CN109860107A - 阵列基板及其制作方法 - Google Patents
阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN109860107A CN109860107A CN201910100218.7A CN201910100218A CN109860107A CN 109860107 A CN109860107 A CN 109860107A CN 201910100218 A CN201910100218 A CN 201910100218A CN 109860107 A CN109860107 A CN 109860107A
- Authority
- CN
- China
- Prior art keywords
- layer
- grid
- protection zone
- gate insulation
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 59
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 238000009413 insulation Methods 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 36
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 18
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000011737 fluorine Substances 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 239000000377 silicon dioxide Substances 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 6
- IKISWBHVWMXUMM-UHFFFAOYSA-N [Si](F)(F)(F)F.[N] Chemical compound [Si](F)(F)(F)F.[N] IKISWBHVWMXUMM-UHFFFAOYSA-N 0.000 claims description 5
- 239000010410 layer Substances 0.000 abstract description 216
- 125000004435 hydrogen atom Chemical group [H]* 0.000 abstract description 10
- 238000005984 hydrogenation reaction Methods 0.000 abstract description 9
- 239000011241 protective layer Substances 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 8
- 239000007769 metal material Substances 0.000 description 8
- 239000011733 molybdenum Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910000809 Alumel Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910001182 Mo alloy Inorganic materials 0.000 description 3
- 229910001080 W alloy Inorganic materials 0.000 description 3
- 238000001994 activation Methods 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- -1 phosphorus ion Chemical class 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请提出了一种阵列基板及其制作方法，该阵列基板包括基板；位于基板上的有源层；位于有源层上的栅绝缘层；位于栅绝缘层上的栅极；位于有源层及栅极之间的保护区；保护区位于栅极两侧，且与栅绝缘层同层设置。本申请通过在将位于所述有源层上的部分区域设置为含氟的无机保护层，防止后续氢化工艺中氢原子进入有源层的掺杂区，避免了有源层载流子迁移率提高的技术问题。
Description
技术领域
本申请涉及显示领域，特别涉及一种阵列基板及其制作方法。
背景技术
在现有薄膜晶体管(TFT)结构中，为了增加薄膜晶体管器件的可靠度，减少工作状态下的漏电，通常采用轻掺杂源极/漏极的结构设计。以较低的离子注入量在源极/漏极端与沟道之间掺杂，形成一浓度缓冲区(等效串联了一个大电阻)来降低源极/漏极端边缘在此区域的电场梯度，从而降低了热载流子的产生几率。
当高能量的离子注入到多晶硅时，容易导致多晶硅晶格受到损伤。在后续的氢化活化制程中，活化工艺能够修复受损晶格，让杂质进入活性位置，氢化工艺以氢原子填补多晶硅原子的未结合键或未饱和键，来减少不稳态数目，从而提升多晶硅的载子迁移率，以及阈值电压的均匀性。
因此，目前亟需一种阵列基板以解决上述问题。
发明内容
本申请提供一种阵列基板及其制作方法，以解决现有阵列基板中多晶硅层载流子迁移率提高的技术问题。
为解决上述技术问题，本申请提供的技术方案如下：
本申请提出了一种阵列基板的制作方法，其包括步骤：
提供一基板；
在所述基板上依次形成有源层、栅绝缘层；
在所述栅绝缘层上形成一第一金属层，经第一图案化处理，使所述第一金属层形成栅极；
对所述有源层进行第一掺杂工艺，使所述有源层形成掺杂区和沟道区；
在所述栅绝缘层上形成第一光阻层，经第二图案化处理，去除所述第一光阻层上第一区和第二区的光阻，所述第一区和所述第二区位于所述栅极的两侧；
以所述第一光阻层、所述栅极作为阻挡层，对所述栅绝缘层进行第二掺杂工艺，使所述第一区所对应的所述栅绝缘层形成第一保护区、所述第二区所对应的所述栅绝缘层形成第二保护区；
剥离所述第一光阻层。
在本申请的制作方法中，所述阵列基板的制作方法还包括步骤：
在所述栅极上形成间绝缘层，并在所述绝缘层上形成第一过孔，使部分所述掺杂区裸露；
在所述间绝缘层上形成第二金属层，经第三图案化处理，使所述第二金属层形成源漏极；
在所述源漏极上形成平坦层。
在本申请的制作方法中，所述间绝缘层包括位于所述栅极上的第一间绝缘层和位于所述第一间绝缘层上的第二间绝缘层；
所述第一间绝缘层的材料包括氮化硅；
所述第二间绝缘层的材料包括氧化硅。
在本申请的制作方法中，所述栅极在所述沟道区的正投影与所述沟道区重合。
在本申请的制作方法中，以所述第一光阻层、所述栅极作为阻挡层，对所述栅绝缘层进行第二掺杂工艺，使所述第一区所对应的所述栅绝缘层形成第一保护区、所述第二区所对应的所述栅绝缘层形成第二保护区的步骤包括：
以所述第一光阻层、所述栅极为阻挡层，使用含氟的等离子对所述栅绝缘层进行掺杂，使所述第一区所对应的所述栅绝缘层形成含氟的第一保护区、所述第二区所对应的所述栅绝缘层形成含氟的第二保护区；
其中，所述第一保护区及所述第二保护区位于所述掺杂区上，且紧邻所述沟道区设置。
本申请还提出了一种阵列基板，其包括：
基板；
位于所述基板上的有源层；
位于所述有源层上的栅绝缘层；
位于所述栅绝缘层上的栅极；以及
位于所述有源层及所述栅极之间的保护区；
所述保护区位于所述栅极两侧，且与所述栅绝缘层同层设置。
在本申请的阵列基板中，所述有源层包括沟道区及掺杂区；
所述掺杂区包括位于所述沟道区一侧的第一掺杂区和位于所述沟道区另一侧的第二掺杂区；
所述栅极在所述沟道区的正投影与所述沟道区重合。
在本申请的阵列基板中，所述保护区包括第一保护区和第二保护区；
所述第一保护区位于所述第一掺杂区上，所述第二保护区位于所述第二掺杂区上，所述第一保护区及所述第二保护区紧邻所述沟道区设置。
在本申请的阵列基板中，所述保护区的材料包括氮氟化硅或氟氧化硅中的一种或一种以上的组合物。
在本申请的阵列基板中，所述阵列基板还包括位于所述栅极上的间绝缘层、位于所述间绝缘层上的源漏极及位于所述源漏极上的平坦层；
所述间绝缘层包括位于所述栅极上的第一间绝缘层和位于所述第一间绝缘层上的第二间绝缘层；
所述第一间绝缘层的材料包括氮化硅；
所述第二间绝缘层的材料包括氧化硅。
有益效果：本申请通过在将位于所述有源层上的部分区域设置为含氟的无机保护层，防止后续氢化工艺中氢原子进入有源层的掺杂区，避免了有源层载流子迁移率提高的技术问题。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一种阵列基板的制作方法步骤图；
图2A～2G为本申请一种阵列基板的制作方法工艺步骤图；
图3为本申请一种阵列基板的膜层结构图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。
请参阅图1，图1为本申请一种阵列基板的制作方法步骤图。
请参阅图2A～2G，图2A～2G为本申请一种阵列基板的制作方法工艺步骤图。
所述阵列基板100的制作方法包括：
S10、提供一基板；
请参阅图2A，在一种实施例中，所述基板101的原材料可以为玻璃基板、石英基板、树脂基板等中的一种。
在一种实施例中，所述基板101还可以为柔性基板。所述柔性基板的材料可以为PI(聚酰亚胺)。
S20、在所述基板上依次形成有源层、栅绝缘层；
请参阅图2A，步骤S20具体包括：
S201、在所述基板上形成一缓冲层；
所述缓冲层102形成于所述基板101上，主要用于缓冲膜层结构之间的压力，并且还可以具有一定阻水氧的功能。
S202、在所述缓冲层102上形成一有源层；
所述有源层103的材料为多晶硅，经图案化处理形成图2A所示的图案。
S203、在所述有源层上形成一栅绝缘层；
所述栅绝缘层104整层设置，且将所述有源层103完全覆盖。所述栅绝缘层104用于将所述有源层103与位于所述栅绝缘层104上的金属层隔离。
在一种实施例中，所述栅绝缘层104的材料通常为氮化硅，也可以使用氧化硅和氮氧化硅等。
S30、在所述栅绝缘层104上形成一第一金属层，经第一图案化处理，使所述第一金属层形成栅极105；
请参阅图2B，所述栅极105的材料可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属中的一种，也可以使用上述几种金属材料的组合物。
在一种实施例中，所述栅极105的金属材料可以为钼。
在本步骤中，首先在所述栅绝缘层104上形成一所述第一金属层。通过对所述第一金属层涂布光阻层，经掩模板(未画出)曝光，显影以及蚀刻的构图工艺处理后，使所述第一金属层形成图2B所示的栅极105，并剥离该光阻层。
S40、对所述有源层103进行第一掺杂工艺，使所述有源层103形成掺杂区和沟道区；
请参阅图2C，以所述栅极105层作为阻挡层，对所述有源层103进行第一掺杂工艺，使所述有源层103形成掺杂区和沟道区1031。所述掺杂区包括第一掺杂区1032和第二掺杂区1033，所述第一掺杂区1032和所述第二掺杂区1033位于所述沟道区1031两侧。
在一种实施例中，所述第一掺杂工艺中所掺杂的离子为高浓度磷离子。所述沟道区1031由于所述栅极105的遮挡未进行离子掺杂。
在一种实施例中，所述栅极105在所述沟道区1031的正投影与所述沟道区1031重合。
S50、在所述栅绝缘层104上形成第一光阻层，经第二图案化处理，去除所述第一光阻层上第一区和第二区的光阻，所述第一区和所述第二区位于所述栅极105的两侧；
请参阅图2D，首先在所述栅绝缘层104上形成一所述第一光阻层106。所述第一光阻层106经掩模板(未画出)曝光，显影的构图工艺处理，去除所述第一光阻层106上第一区1061和第二区1062的光阻。
在一种实施例中，所述第一区1061和所述第二区1062位于所述栅极105的两侧。所述第一区1061与所述第一掺杂区1032对应，所述第二区1062域所述第二掺杂区1033对应。
S60、以所述第一光阻层106、所述栅极105作为阻挡层，对所述栅绝缘层104进行第二掺杂工艺，使所述第一区1061所对应的所述栅绝缘层104形成第一保护区1041、所述第二区1062所对应的所述栅绝缘层104形成第二保护区1042；
请参阅图2E，本步骤主要以所述第一光阻层106、所述栅极105作为阻挡层对所述栅绝缘层104进行第二掺杂工艺。
由于所述第一区1061及所述第二区1062所对应的所述栅绝缘层104未被遮挡，因此所述第一区1061所对应的所述栅绝缘层104形成第一保护区1041、所述第二区1062所对应的所述栅绝缘层104形成第二保护区1042。
所述第一保护区1041及所述第二保护区1042位于所述掺杂区上，且紧邻所述沟道区1031设置。
在一种实施例中，所述第一保护区1041及所述第二保护区1042位于所述栅极105与所述有源层103之间。所述第一保护区1041位于所述第一掺杂区1032上，所述第一保护区1041的面积不大于所述第一掺杂区1032的面积。所述第二保护区1042位于所述第二掺杂区1033上，所述第二保护区1042的面积不大于所述第二掺杂区1033的面积。
在一种实施例中，所述第二掺杂工艺中所掺杂的离子为氟离子。由于所述栅绝缘层104的材料一般包括氮化硅或氧化硅，经离子掺杂后形成氮氟化硅或氟氧化硅。
S70、剥离所述第一光阻层106。
S80、在所述栅极105上形成间绝缘层107，并在所述绝缘层上形成第一过孔，使部分所述掺杂区裸露。
请参阅图2F，首先在所述栅极105上形成第一间绝缘层1071，使所述第一间绝缘层1071覆盖所述栅极105。其次在所述第一间绝缘层1071上形成第二间绝缘层1072。最后在所述第一间绝缘层1071及所述第二间绝缘层1072上形成所述第一过孔108，使部分所述掺杂区裸露。
在一种实施例中，所述第一间绝缘层1071的材料可以包括氮化硅。所述第二间绝缘层1072的材料可以包括氧化硅。
在后续的氢化活化制程中，所述第一间绝缘层1071中的氢原子穿过所述栅极105绝缘层进入所述第一掺杂区1032和所述第二掺杂区1033。由于所述栅极105绝缘层中的所述第一保护区1041和所述第二保护区1042含有氟原子，能够阻挡氢原子向下扩散，因而所述第一保护区1041及所述第二保护区1042所对应的多晶硅层仍保留部分晶格缺陷，成为可以降低薄膜晶体管工作状态下漏电流的“缓冲区”，避免了有源层103载流子迁移率的提高。
S90、在所述间绝缘层107上形成第二金属层，经第三图案化处理，使所述第二金属层形成源漏极；
请参阅图2G，所述源漏极109的材料可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属中的一种，也可以使用上述几种金属材料的组合物。
在一种实施例中，所述源漏极109的金属材料可以为钛铝合金。
在本步骤中，首先在所述第二间绝缘层1072上形成一所述第二金属层。通过对所述第二金属层涂布光阻层，经掩模板(未画出)曝光，显影以及蚀刻的构图工艺处理后，使所述第二金属层形成图2G所示的源漏极109，并剥离该光阻层。
所述源漏极109通过所述第一过孔108与所述第一掺杂区1032及所述第二掺杂区1033电连接。
S100、在所述源漏极109上形成平坦层。
请参阅图2G，所述平坦层110位于所述源漏极109上，用于保证膜层的平整度。在一种实施例中，所述平坦层110的材料可以为有机材料。
本申请通过在将位于所述有源层103上的部分区域设置为含氟的无机保护层，防止后续氢化工艺中氢原子进入有源层103的掺杂区，避免了有源层103载流子迁移率提高的技术问题。
请参阅图3，图3为本申请一种阵列基板的膜层结构图。
所述阵列基板100包括基板101及位于所述基板101上的薄膜晶体管层200。
在一种实施例中，所述基板101的原材料可以为玻璃基板、石英基板、树脂基板等中的一种。
在一种实施例中，所述基板101还可以为柔性基板。所述柔性基板的材料可以为PI(聚酰亚胺)。
所述薄膜晶体管层200包括蚀刻阻挡层型、背沟道蚀刻型或顶栅薄膜晶体管型等结构，具体没有限制。例如顶栅薄膜晶体管型的所述薄膜晶体管层200包括：缓冲层102、有源层103、栅绝缘层104、栅极105、间绝缘层107、源漏极109及平坦层110。
所述缓冲层102形成于所述基板101上，主要用于缓冲膜层结构之间的压力，并且还可以具有一定阻水氧的功能。
所述有源层103形成于所述缓冲层102上。
在一种实施例中，所述有源层103的材料为多晶硅。
所述有源层103经第一掺杂工艺，形成掺杂区和沟道区1031。所述掺杂区包括第一掺杂区1032和第二掺杂区1033，所述第一掺杂区1032位于所述沟道区1031的一侧，所述第二掺杂区1033位于所述沟道区1031的另一侧。
在一种实施例中，所述第一掺杂工艺中所掺杂的离子为高浓度磷离子。所述沟道区1031由于所述栅极105的遮挡未进行离子掺杂。
在一种实施例中，所述栅极105在所述沟道区1031的正投影与所述沟道区1031重合。
所述栅绝缘层104形成于所述有源层103上。所述栅绝缘层104整层设置，且将所述有源层103完全覆盖。所述栅绝缘层104用于将所述有源层103与位于所述栅绝缘层104上的金属层隔离。
在一种实施例中，所述栅绝缘层104的材料通常为氮化硅，也可以使用氧化硅和氮氧化硅等。
所述栅绝缘层104上还设置有保护区。所述保护区包括第一保护区1041和第二保护区1042。所述第一保护区1041及所述第二保护区1042位于所述掺杂区上，且紧邻所述沟道区1031设置。
在一种实施例中，所述第一保护区1041及所述第二保护区1042位于所述栅极105与所述有源层103之间。所述第一保护区1041位于所述第一掺杂区1032上，所述第一保护区1041的面积不大于所述第一掺杂区1032的面积。所述第二保护区1042位于所述第二掺杂区1033上，所述第二保护区1042的面积不大于所述第二掺杂区1033的面积。
在一种实施例中，所述保护区由所述保护区所对应的所述栅绝缘层104经过第二掺杂工艺形成。
在一种实施例中，所述第二掺杂工艺中所掺杂的离子为氟离子。由于所述栅绝缘层104的材料一般包括氮化硅或氧化硅，经离子掺杂后形成氮氟化硅或氟氧化硅。
在一种实施例中，所述保护区的材料包括氮氟化硅或氟氧化硅中的一种或一种以上的组合物。
所述栅极105形成于所述第一绝缘层304上。所述栅极105的金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属中的一种，也可以使用上述几种金属材料的组合物。
在一种实施例中，所述栅极105的金属材料可以为钼。
在一种实施例中，所述栅极105在所述沟道区1031的正投影与所述沟道区1031重合。
所述间绝缘层107位于所述栅极105上。所述间绝缘层107包括位于所述栅极105上的第一间绝缘层1071和位于所述第一间绝缘层1071上的第二间绝缘层1072。
在一种实施例中，所述第一间绝缘层1071的材料可以包括氮化硅。所述第二间绝缘层1072的材料可以包括氧化硅。
第一过孔108，所述第一过孔108贯穿所述第一间绝缘层1071和所述第二间绝缘层1072，使部分所述第一掺杂区1032和所述第二掺杂区1033裸露。
所述源漏极109形成于所述第二间绝缘层1072上。所述源漏极109通过所述第一过孔108与所述第一掺杂区1032及所述第二掺杂区1033电连接。
在一种实施例中，所述源漏极109的材料可以与所述栅极105的相同或不同。在一种实施例中，所述源漏极109的金属材料为钛铝合金。
所述平坦层110位于所述源漏极109上，用于保证膜层的平整度。在一种实施例中，所述平坦层110的材料可以为有机材料。
在后续的氢化活化制程中，所述第一间绝缘层1071中的氢原子穿过所述栅极105绝缘层进入所述第一掺杂区1032和所述第二掺杂区1033。由于所述栅极105绝缘层中的所述第一保护区1041和所述第二保护区1042含有氟原子，能够阻挡氢原子向下扩散，因而所述第一保护区1041及所述第二保护区1042所对应的多晶硅层仍保留部分晶格缺陷，成为可以降低薄膜晶体管工作状态下漏电流的“缓冲区”，避免了有源层103载流子迁移率的提高。
本申请通过在将位于所述有源层103上的部分区域设置为含氟的无机保护层，防止后续氢化工艺中氢原子进入有源层103的掺杂区，避免了有源层103载流子迁移率提高的技术问题
本申请提出了一种阵列基板及其制作方法，所述阵列基板，包括基板；位于所述基板上的有源层；位于所述有源层上的栅绝缘层；位于所述栅绝缘层上的栅极；位于所述有源层及所述栅极之间的保护区；所述保护区位于所述栅极两侧，且与所述栅绝缘层同层设置。本申请通过在将位于所述有源层上的部分区域设置为含氟的无机保护层，防止后续氢化工艺中氢原子进入有源层的掺杂区，避免了有源层载流子迁移率提高的技术问题。
综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，包括步骤：
提供一基板；
在所述基板上依次形成有源层、栅绝缘层；
在所述栅绝缘层上形成一第一金属层，经第一图案化处理，使所述第一金属层形成栅极；
对所述有源层进行第一掺杂工艺，使所述有源层形成掺杂区和沟道区；
在所述栅绝缘层上形成第一光阻层，经第二图案化处理，去除所述第一光阻层上第一区和第二区的光阻，所述第一区和所述第二区位于所述栅极的两侧；
以所述第一光阻层、所述栅极作为阻挡层，对所述栅绝缘层进行第二掺杂工艺，使所述第一区所对应的所述栅绝缘层形成第一保护区、所述第二区所对应的所述栅绝缘层形成第二保护区；
剥离所述第一光阻层。
2.根据权利要求1所述的制作方法，其特征在于，所述阵列基板的制作方法还包括步骤：
在所述栅极上形成间绝缘层，并在所述间绝缘层上形成第一过孔，使部分所述掺杂区裸露；
在所述间绝缘层上形成第二金属层，经第三图案化处理，使所述第二金属层形成源漏极；
在所述源漏极上形成平坦层。
3.根据权利要求2所述的制作方法，其特征在于，所述间绝缘层包括位于所述栅极上的第一间绝缘层和位于所述第一间绝缘层上的第二间绝缘层；
所述第一间绝缘层的材料包括氮化硅；
所述第二间绝缘层的材料包括氧化硅。
4.根据权利要求1所述的制作方法，其特征在于，所述栅极在所述沟道区的正投影与所述沟道区重合。
5.根据权利要求1所述的制作方法，其特征在于，以所述第一光阻层、所述栅极作为阻挡层，对所述栅绝缘层进行第二掺杂工艺，使所述第一区所对应的所述栅绝缘层形成第一保护区、所述第二区所对应的所述栅绝缘层形成第二保护区的步骤包括：
以所述第一光阻层、所述栅极为阻挡层，使用含氟的等离子对所述栅绝缘层进行掺杂，使所述第一区所对应的所述栅绝缘层形成含氟的第一保护区、所述第二区所对应的所述栅绝缘层形成含氟的第二保护区；
其中，所述第一保护区及所述第二保护区位于所述掺杂区上，且紧邻所述沟道区设置。
6.一种阵列基板，其特征在于，包括：
基板；
位于所述基板上的有源层；
位于所述有源层上的栅绝缘层；
位于所述栅绝缘层上的栅极；以及
位于所述有源层及所述栅极之间的保护区；
所述保护区位于所述栅极两侧，且与所述栅绝缘层同层设置。
7.根据权利要求6所述的阵列基板，其特征在于，所述有源层包括沟道区及掺杂区；
所述掺杂区包括位于所述沟道区一侧的第一掺杂区和位于所述沟道区另一侧的第二掺杂区；
所述栅极在所述沟道区的正投影与所述沟道区重合。
8.根据权利要求7所述的阵列基板，其特征在于，所述保护区包括第一保护区和第二保护区；
所述第一保护区位于所述第一掺杂区上，所述第二保护区位于所述第二掺杂区上，所述第一保护区及所述第二保护区紧邻所述沟道区设置。
9.根据权利要求6所述的阵列基板，其特征在于，所述保护区的材料包括氮氟化硅或氟氧化硅中的一种或一种以上的组合物。
10.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括位于所述栅极上的间绝缘层、位于所述间绝缘层上的源漏极及位于所述源漏极上的平坦层；
所述间绝缘层包括位于所述栅极上的第一间绝缘层和位于所述第一间绝缘层上的第二间绝缘层；
所述第一间绝缘层的材料包括氮化硅；
所述第二间绝缘层的材料包括氧化硅。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910100218.7A CN109860107B (zh) | 2019-01-31 | 2019-01-31 | 阵列基板及其制作方法 |
| PCT/CN2019/082641 WO2020155399A1 (zh) | 2019-01-31 | 2019-04-15 | 阵列基板及其制作方法 |
| US16/498,008 US11374038B2 (en) | 2019-01-31 | 2019-04-15 | Array substrate having protection region on same layer as gate insulating layer and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910100218.7A CN109860107B (zh) | 2019-01-31 | 2019-01-31 | 阵列基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109860107A true CN109860107A (zh) | 2019-06-07 |
| CN109860107B CN109860107B (zh) | 2021-03-16 |
Family
ID=66897352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910100218.7A Active CN109860107B (zh) | 2019-01-31 | 2019-01-31 | 阵列基板及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109860107B (zh) |
| WO (1) | WO2020155399A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110797355A (zh) * | 2019-11-27 | 2020-02-14 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130177A (zh) * | 2010-01-15 | 2011-07-20 | 三星电子株式会社 | 晶体管、制造该晶体管的方法及包括该晶体管的电子装置 |
| US20170141231A1 (en) * | 2014-06-26 | 2017-05-18 | Joled Inc. | Thin film transistor and organic el display device |
| CN106847930A (zh) * | 2017-04-01 | 2017-06-13 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及制备方法 |
| US20180158954A1 (en) * | 2015-07-17 | 2018-06-07 | Joled Inc. | Thin film transistor and method for manufacturing thin film transistor |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100397217C (zh) * | 2004-08-27 | 2008-06-25 | 统宝光电股份有限公司 | 具有薄膜晶体管的串联装置及其制作方法 |
| KR100668862B1 (ko) * | 2005-10-25 | 2007-01-16 | 주식회사 하이닉스반도체 | 리세스 채널 트랜지스터 및 그 형성방법 |
| US20100207120A1 (en) * | 2007-09-18 | 2010-08-19 | Sharp Kabushiki Kaisha | Production method of semiconductor device and semiconductor device |
| CN105470195B (zh) * | 2016-01-04 | 2018-11-09 | 武汉华星光电技术有限公司 | Tft基板的制作方法 |
| CN105679705B (zh) * | 2016-01-29 | 2018-10-26 | 武汉华星光电技术有限公司 | 阵列基板的制作方法 |
| CN108122759B (zh) * | 2016-11-30 | 2021-01-26 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及显示装置 |
| CN107195641B (zh) * | 2017-06-30 | 2020-05-05 | 上海天马有机发光显示技术有限公司 | 一种阵列基板及其制备方法、显示面板 |
-
2019
- 2019-01-31 CN CN201910100218.7A patent/CN109860107B/zh active Active
- 2019-04-15 WO PCT/CN2019/082641 patent/WO2020155399A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130177A (zh) * | 2010-01-15 | 2011-07-20 | 三星电子株式会社 | 晶体管、制造该晶体管的方法及包括该晶体管的电子装置 |
| US20170141231A1 (en) * | 2014-06-26 | 2017-05-18 | Joled Inc. | Thin film transistor and organic el display device |
| US20180158954A1 (en) * | 2015-07-17 | 2018-06-07 | Joled Inc. | Thin film transistor and method for manufacturing thin film transistor |
| CN106847930A (zh) * | 2017-04-01 | 2017-06-13 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110797355A (zh) * | 2019-11-27 | 2020-02-14 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109860107B (zh) | 2021-03-16 |
| WO2020155399A1 (zh) | 2020-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109065551B (zh) | Tft阵列基板的制造方法及tft阵列基板 | |
| US10224416B2 (en) | Method for manufacturing low-temperature poly-silicon thin film transistor, low-temperature poly-silicon thin film transistor and display device | |
| CN105304500A (zh) | N型tft的制作方法 | |
| KR100588174B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
| CN109860107A (zh) | 阵列基板及其制作方法 | |
| CN112951853A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| CN105810573A (zh) | 薄膜晶体管的制作方法 | |
| US10916641B2 (en) | Thin film transistor, method of manufacturing thin film transistor, and manufacturing system | |
| CN108511464A (zh) | Cmos型ltps tft基板的制作方法 | |
| CN110047738B (zh) | 掩膜版、薄膜晶体管和阵列基板及制作方法、显示装置 | |
| US20210335850A1 (en) | Display panel and manufacturing method thereof, and electronic equipment | |
| JPH07211912A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US20160035893A1 (en) | Pixel structure and manufacturing method thereof | |
| US20200035709A1 (en) | Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate | |
| CN106128962B (zh) | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN109638034B (zh) | 显示面板的制造方法 | |
| KR102090460B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| US11374038B2 (en) | Array substrate having protection region on same layer as gate insulating layer and manufacturing method thereof | |
| CN110112099A (zh) | 制作ltps tft基板的方法 | |
| CN110047800A (zh) | 阵列基板及其制备方法 | |
| JPH10173197A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR102161585B1 (ko) | 어레이 기판의 제조방법 | |
| JP2004303791A (ja) | 薄膜トランジスタ構造及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |