CN109413841A - 一种用于三维立体封装的叠层pcb结构 - Google Patents
一种用于三维立体封装的叠层pcb结构 Download PDFInfo
- Publication number
- CN109413841A CN109413841A CN201811339853.2A CN201811339853A CN109413841A CN 109413841 A CN109413841 A CN 109413841A CN 201811339853 A CN201811339853 A CN 201811339853A CN 109413841 A CN109413841 A CN 109413841A
- Authority
- CN
- China
- Prior art keywords
- lead bridge
- substrate
- test point
- laminated pcb
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005538 encapsulation Methods 0.000 title claims abstract description 20
- 238000012360 testing method Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000003466 welding Methods 0.000 claims abstract description 15
- 238000005520 cutting process Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 150000003071 polychlorinated biphenyls Chemical group 0.000 description 15
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000006263 metalation reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/163—Monitoring a manufacturing process
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明公开了一种用于三维立体封装的叠层PCB结构包括基板和设置在基板上的至少一个测试点焊盘、至少一个引线桥焊盘、至少一个引线桥，所述引线桥的两端连接有所述引线桥焊盘，所述测试点焊盘设置在所述引线桥围成区域的外围，并与外侧的引线桥焊盘通过PCB走线连接。本发明的一种用于三维立体封装的叠层PCB结构，利用基板上的测试点焊盘，在叠层PCB板电装后进行完整的电测试，提前找到电装后PCB板是否存在开路或短路的问题，若有问题则进行电装返修，从而防止三维立体封装模块在工艺后期出现失效，节省成本，大大提高了生产效率和生产质量。
Description
技术领域
本发明涉及印制电路板技术领域，特别涉及一种用于三维立体封装的叠层PCB结构。
背景技术
立体封装，是一项近几年来新兴的一种集成电路封装技术，现有的立体封装方法由以下工艺实现：叠层PCB板电装、叠层板堆叠、树脂灌封成型、切割成形、表面金属化处理、表面连线雕刻。目前，实现的小型化立体封装模块，在设计时，它的上下层互连由叠层PCB板四周的引线桥来实现电气互连。但是往往叠层PCB板的电子线路很是复杂，在电装时如果工艺控制不当或外部环境影响时，容易造成部分线路短路或开路的缺陷，而现有的叠层PCB板只有在立体封装成形后才可以进行电测试，检验电路是否连接正确，此时发现开路或短路的封装模块只能报废，极大浪费人力物力，由此带来的制作成本上升。
发明内容
为了克服上述现有技术的不足，本发明提供了一种用于三维立体封装的叠层PCB结构，应用此叠层PCB结构可以在现用的工艺上增加一道叠层PCB板电测试工艺来保证电装完整性，从而有效的避免了在模块制造后期才能发现电路开路或短路的情况。
本发明解决其技术问题所采用的技术方案为一种用于三维立体封装的叠层PCB结构，包括基板和设置在基板上的至少一个测试点焊盘、至少一个引线桥焊盘、至少一个引线桥，所述引线桥的两端连接有所述引线桥焊盘，所述测试点焊盘设置在所述引线桥围成区域的外围，并与外侧的引线桥焊盘通过PCB走线连接。
进一步，所述基板上还设置有切割外框和放置内框，所述切割外框的边线位置设置在所述引线桥上，所述放置内框设置在所述切割外框内部。
进一步，所述基板上设置有圆孔、凹槽，所述圆孔设置在所述切割外框内部的4个边角上，所述凹槽设置在所述切割外框的边线上。
进一步，所述基板边缘设置有若干通孔，具体的，所述基板左右两侧边缘各设3个通孔，基板4个角上各设置一个通孔。
本发明的有益效果在于：
本发明的一种用于三维立体封装的叠层PCB结构，利用基板上的测试点焊盘，在叠层PCB板电装后进行完整的电测试，提前找到电装后PCB板是否存在开路或短路的问题，若有问题则进行电装返修，从而防止三维立体封装模块在工艺后期出现失效，节省成本，大大提高了生产效率和生产质量。
附图说明
下面结合附图及具体实施例对本发明作进一步说明，其中：
图1是本发明实施例的结构示意图
图2是图1中A部的局部放大图。
具体实施方式
下面将参照附图对本发明的各个优选的实施方式进行描述。提供以下参照附图的描述，以帮助对由权利要求及其等价物所限定的本发明的示例实施方式的理解。其包括帮助理解的各种具体细节，但它们只能被看作是示例性的。因此，本领域技术人员将认识到，可对这里描述的实施方式进行各种改变和修改，而不脱离本发明的范围和精神。而且，为了使说明书更加清楚简洁，将省略对本领域熟知功能和构造的详细描述。
参照图1和图2，本发明实施例的一种用于三维立体封装的叠层PCB结构,：包括基板1和设置在基板1上的至少一个测试点焊盘2、至少一个引线桥焊盘3、至少一个引线桥4，所述引线桥4的两端连接有所述引线桥焊盘3，所述测试点焊盘2设置在所述引线桥4围成区域的外围，并与外侧的引线桥焊盘3通过PCB走线连接。所述引线桥4用于实现内外测的引线桥焊盘3的电气连接，所述测试点焊盘2用于叠层PCB板的电测试，保证电装完整性。在本实施例中，所述引线桥4围成一个矩形，所述引线桥焊盘3分布在所述引线桥4内外两侧，所述测试点焊盘2设置在引线桥4围成的矩形的外侧，具体的，所述测试点焊盘2在矩形外侧的上下左右各放置两排或两列。所述测试点焊盘2、引线桥焊盘3和引线桥4的形状、数目和放置关系可依据实际情况而定，例如引线桥4可以围成一个圆形，测试点焊盘2可以成任意行数或任意列数放置，或者围成一条或多条圆弧。
进一步，所述基板1上还设置有切割外框5和放置内框6，所述切割外框5的边线设置在所述引线桥4的中间位置，所述放置内框6设置在所述切割外框5内部。所述切割外框5用于定位PCB板切割成型的位置，切割后引线桥的横截面裸露在外面，用于实现电镀后的上下层电气互连，放置内框6的内部区域是电子元器件的布局布线区域，防止电子元器件超出规定区域。
进一步，所述基板上设置有圆孔7、凹槽8，所述圆孔设置在所述切割外框内部的4个边角上，所述凹槽设置在所述切割外框的边线上。设置圆孔7和凹槽8的作用是在模块进行树脂灌封成型这一工艺时有利于树脂的流动，从而减少空腔和气泡。
所述基板1边缘设置有若干通孔9，通孔用于PCB板三维堆叠时的机械定位，具体的，左右两侧边缘各设3个通孔，基板4个角上各设置一个通孔。通孔的位置和数目不作为本发明的限定，本领域技术人员可根据实际情况合理设置。在本实施例中，“边缘”定义为除去切割外框的基板区域所述基板。
应用本实施例的一种用于三维立体封装的叠层PCB结构，在形成三维立体封装时，可以在PCB板电装后增加一道叠层PCB板电测试工艺，利用万用表测试或其他测试工具检查测试点焊盘间是否存在开短路的情况，保证电装完整性，从而有效的避免了在模块制造后期才能发现电路开路或短路的情况。
以上所述，只是本发明的较佳实施方式而已，但本发明并不限于上述实施例，只要其以任何相同或相似手段达到本发明的技术效果，都应属于本发明的保护范围。
Claims (5)
1.一种用于三维立体封装的叠层PCB结构,其特征在于：包括基板(1)和设置在基板(1)上的至少一个测试点焊盘(2)、至少一个引线桥焊盘(3)、至少一个引线桥(4)，所述引线桥(4)的两端连接有所述引线桥焊盘(3)，所述测试点焊盘(2)设置在所述引线桥(4)围成区域的外面，并与外侧的引线桥焊盘(3)通过PCB走线连接。
2.根据权利要求1所述的一种用于三维立体封装的叠层PCB结构,其特征在于:所述基板(1)上还设置有切割外框(5)，所述切割外框(5)的边线设置在所述引线桥(4)上。
3.根据权利要求2所述的一种用于三维立体封装的叠层PCB结构,其特征在于:所述基板(1)上还设置有切割外框(5)和放置内框(6)，所述放置内框(6)设置在切割外框(5)内。
4.根据权利要求2所述的一种用于三维立体封装的叠层PCB结构,其特征在于:所述基板(1)上设置有圆孔(7)、凹槽(8)，所述圆孔(7)设置在所述切割外框(5)内部，所述凹槽(8)设置在所述切割外框(5)的边线上。
5.根据权利要求1所述的一种用于三维立体封装的叠层PCB结构,其特征在于:所述基板(1)边缘设置有若干通孔(9)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811339853.2A CN109413841A (zh) | 2018-11-12 | 2018-11-12 | 一种用于三维立体封装的叠层pcb结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811339853.2A CN109413841A (zh) | 2018-11-12 | 2018-11-12 | 一种用于三维立体封装的叠层pcb结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109413841A true CN109413841A (zh) | 2019-03-01 |
Family
ID=65473005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811339853.2A Pending CN109413841A (zh) | 2018-11-12 | 2018-11-12 | 一种用于三维立体封装的叠层pcb结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109413841A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855871A (ja) * | 1994-08-09 | 1996-02-27 | Nippon Steel Corp | 半導体パッケージ |
| JP2000188370A (ja) * | 1998-12-22 | 2000-07-04 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US20010010397A1 (en) * | 2000-01-31 | 2001-08-02 | Masachika Masuda | Semiconductor device and a method of manufacturing the same |
| TW591725B (en) * | 2001-08-31 | 2004-06-11 | Hitachi Ltd | Manufacturing method for semiconductor device |
| KR20060081751A (ko) * | 2005-01-10 | 2006-07-13 | 삼성전자주식회사 | 배기 터널이 형성된 리드 노출형 패키지의 리드 프레임 |
| US20080204038A1 (en) * | 2007-02-28 | 2008-08-28 | Micronics Japan Co., Ltd. | Multilayer wiring board and method for testing the same |
| JP2012209469A (ja) * | 2011-03-30 | 2012-10-25 | Mitsubishi Electric Corp | 電力用半導体装置 |
| CN103814628A (zh) * | 2011-09-19 | 2014-05-21 | 莫塞德技术公司 | 用于3d封装的电压调节以及制造其的方法 |
| CN108615715A (zh) * | 2018-07-11 | 2018-10-02 | 日月光半导体（昆山）有限公司 | 半导体封装件及其使用的导线框架条 |
| CN209545990U (zh) * | 2018-11-12 | 2019-10-25 | 珠海欧比特电子有限公司 | 一种用于三维立体封装的叠层pcb结构 |
-
2018
- 2018-11-12 CN CN201811339853.2A patent/CN109413841A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855871A (ja) * | 1994-08-09 | 1996-02-27 | Nippon Steel Corp | 半導体パッケージ |
| JP2000188370A (ja) * | 1998-12-22 | 2000-07-04 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US20010010397A1 (en) * | 2000-01-31 | 2001-08-02 | Masachika Masuda | Semiconductor device and a method of manufacturing the same |
| TW591725B (en) * | 2001-08-31 | 2004-06-11 | Hitachi Ltd | Manufacturing method for semiconductor device |
| KR20060081751A (ko) * | 2005-01-10 | 2006-07-13 | 삼성전자주식회사 | 배기 터널이 형성된 리드 노출형 패키지의 리드 프레임 |
| US20080204038A1 (en) * | 2007-02-28 | 2008-08-28 | Micronics Japan Co., Ltd. | Multilayer wiring board and method for testing the same |
| JP2012209469A (ja) * | 2011-03-30 | 2012-10-25 | Mitsubishi Electric Corp | 電力用半導体装置 |
| CN103814628A (zh) * | 2011-09-19 | 2014-05-21 | 莫塞德技术公司 | 用于3d封装的电压调节以及制造其的方法 |
| CN108615715A (zh) * | 2018-07-11 | 2018-10-02 | 日月光半导体（昆山）有限公司 | 半导体封装件及其使用的导线框架条 |
| CN209545990U (zh) * | 2018-11-12 | 2019-10-25 | 珠海欧比特电子有限公司 | 一种用于三维立体封装的叠层pcb结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8797756B2 (en) | Integrated overmolded interconnect tab for surface-mounted circuits | |
| US9629241B2 (en) | Printed circuit board, ball grid array package and wiring method of printed circuit board | |
| TW201606978A (zh) | 具有順形電磁屏蔽結構的半導體封裝件及其製作方法 | |
| JP2016532297A (ja) | 半導体パッケージ構造及びその成形方法 | |
| KR20170067947A (ko) | 측면 차폐부를 가지는 반도체 패키지 및 제조 방법 | |
| CN108899307B (zh) | 一种基板堆叠系统集成模块侧向互连结构的制备方法 | |
| CN209545990U (zh) | 一种用于三维立体封装的叠层pcb结构 | |
| KR20050009036A (ko) | 적층 패키지 및 그 제조 방법 | |
| EP2447994A2 (en) | Electronic component and electronic device | |
| JP2008205335A (ja) | 回路基板、携帯電子機器及び回路基板の製造方法 | |
| CN109413841A (zh) | 一种用于三维立体封装的叠层pcb结构 | |
| CN207690781U (zh) | Qfn封装结构、指纹识别的qfn封装结构及具有其的智能手机 | |
| CN102136459B (zh) | 封装结构及其制法 | |
| CN101373743A (zh) | 单元集合中的单元及其制造方法 | |
| CN205723510U (zh) | 半导体器件 | |
| CN205786943U (zh) | 一种高密度led盲埋孔电路板通断路测试治具 | |
| JP2009277954A (ja) | 回路モジュールの製造方法及び回路モジュール | |
| CN108461456A (zh) | 电子封装构件及其制作方法 | |
| TWI415531B (zh) | 電路板製作方法 | |
| KR200458255Y1 (ko) | 집적회로의 연결구조 | |
| JP2002334953A (ja) | 配線基板の加工方法 | |
| KR20010004340A (ko) | 반도체패키지용 인쇄회로기판 스트립의 구조 및 불량 유닛이 제거된 양호한 인쇄회로기판 스트립의 제조방법 | |
| CN221812093U (zh) | 一种无引脚半导体封装器件 | |
| CN203748100U (zh) | 台阶状线路板 | |
| CN102543909A (zh) | 不规则形状的封装结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Room 102-17, 1st Floor, Building 2, No. 88 Xiangshan Road, Tangjiawan Town, High tech Zone, Zhuhai City, Guangdong Province, 519000 Applicant after: Zhuhai Tanyuxin Technology Co.,Ltd. Address before: 3 / F, R & D building, 1 Baisha Road, Dongan, Tangjiawan Town, Zhuhai, Guangdong 519080 Applicant before: ZHUHAI ORBITA ELECTRONIC Co.,Ltd. |
|
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190301 |