CN108733118B - 一种高电源抑制比快速响应ldo - Google Patents
一种高电源抑制比快速响应ldo Download PDFInfo
- Publication number
- CN108733118B CN108733118B CN201810543856.1A CN201810543856A CN108733118B CN 108733118 B CN108733118 B CN 108733118B CN 201810543856 A CN201810543856 A CN 201810543856A CN 108733118 B CN108733118 B CN 108733118B
- Authority
- CN
- China
- Prior art keywords
- error amplifier
- ldo
- mos tube
- rejection ratio
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004044 response Effects 0.000 title claims abstract description 30
- 239000003990 capacitor Substances 0.000 claims abstract description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract 2
- 150000004706 metal oxides Chemical class 0.000 claims abstract 2
- 239000004065 semiconductor Substances 0.000 claims abstract 2
- 238000004088 simulation Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 5
- 230000001052 transient effect Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及一种高电源抑制比快速响应LDO。包括误差放大器，电阻R1、R2，MOS管Mp、M1、M2、M3，电容C1、CL，误差放大器的第一输入端连接至基准电压源，误差放大器的第二输入端与R1的一端、R2的一端连接，误差放大器的负载管端与R1的另一端、M2的第一端、Mp的第二端、CL的一端相连接，并作为LDO电路的输出端，误差放大器的输出端与C1的一端、M2的控制端连接，M1的第一端与Mp的第一端相连接至VDD，M1的第二端与M1的控制端、Mp的控制端、M3的第二端连接，M2的第二端与C1的另一端、M3的第一端相连接并经一电流源与R2的另一端相连接至GND，M3的控制端连接作为偏置电压输入端，CL的另一端连接至GND。本发明具有高电源抑制比、快速响应且功耗低。
Description
技术领域
本发明应用于应用于增量型的Sigma-delta调制器中，具体涉及一种高电源抑制比快速响应LDO。
背景技术
随着信息技术的高速发展，新一代便携式通信设备能在更短的时间内、更窄的带宽上以及更小的功耗下来传递更多的信息。这就对其连接自然世界与数字处理芯片之间的模数/数模转换电路提出了更高的要求。不仅需要它们工作在更高的频率，还需要有更高的信噪比。电源上的杂波作为噪声的一种，影响着数模/模数转换器的性能。在电源管理芯片中，常在DC-DC转换器后面连接低压差线性稳压器（LDO），通过LDO调节纹波从而提供干净电压源给噪声敏感的模拟/ RF块。而无电容型LDO由于输出端大电容的去除，使得系统在高频段的电源抑制比相比传统结构来的更差，因此如何提高无电容型的电源抑制比成为LDO研究的另一个研究热点。
传统LDO的电源抑制比（PSRR）不够高，而提高电源抑制比的方法主要有：在电源电压后接入RC滤波器，减小电源电压的纹波、增加LDO的级数来提高系统的增益、或者级联两个LDO来提高电源抑制比。接入RC滤波器会导致LDO压降的增加，同时电阻和电容将会占用较大的芯片面积，增加成本，不适用于片上系统；增加LDO的级数来提高增益，可以有效的提高中低频段的电源抑制比，但是增益的提高会带来环路带宽的减小会影响到系统的瞬态响应特性；同时级联两个LDO则会增加系统的功耗，大大降低了LDO的效率。
本发明提出一种高电源抑制比快速响应LDO，应用于增量型的Sigma-delta调制器中，电路结构清晰简单，并且能在快速响应的时候有效提高电源抑制比，实现低功耗。
发明内容
本发明的目的在于提供一种高电源抑制比快速响应LDO，在快速响应的同时提高了电源抑制比且功耗低，满足了在增量型的Sigma-delta调制器中的应用性能。
为实现上述目的，本发明的技术方案是：一种高电源抑制比快速响应LDO，包括误差放大器，电阻R1、R2，MOS管Mp、M1、M2、M3，电容C1、CL，所述误差放大器的第一输入端连接至基准电压源，误差放大器的第二输入端与R1的一端、R2的一端连接，误差放大器的负载管端与R1的另一端、M2的第一端、Mp的第二端、CL的一端相连接，并作为整个LDO电路的输出端，误差放大器的输出端与C1的一端、M2的控制端连接，M1的第一端与Mp的第一端相连接至VDD，M1的第二端与M1的控制端、Mp的控制端、M3的第二端连接，M2的第二端与C1的另一端、M3的第一端相连接并经一电流源与R2的另一端相连接至GND，M3的控制端连接作为偏置电压输入端，CL的另一端连接至GND。
在本发明一实施例中，Mp在LDO电路中为功率管。
在本发明一实施例中，M1、M2构成负反馈网络。
在本发明一实施例中，R1、R2构成反馈网络。
在本发明一实施例中，所述误差放大器包括第一至第五MOS管，第一MOS管的第一端、第二MOS管的第一端相连接作为误差放大器的负载管端，第一MOS管的第二端、第一MOS管的控制端、第二MOS管的控制端相连接至第三MOS管的第二端，第二MOS管的第二端与第四MOS管的第二端连接作为误差放大器的输出端，第三MOS管的控制端作为误差放大器的第一输入端，第三MOS管的第一端与第四MOS管的第一端相连接至第五MOS管的第二端，第四MOS管的控制端作为误差放大器的第二输入端，第五MOS管的第一端连接至GND，第五MOS管的控制端作为偏置电流输入端。
在本发明一实施例中，还包括一用于提供偏置电压、偏置电流的偏置电路。
相较于现有技术，本发明具有以下有益效果：本发明中的高电源抑制比快速响应LDO采用变种的误差放大器来代替传统的误差放大器来抑制误差放大器对电源噪声的放大作用，在功率管栅端和误差放大器输出端之间接入负反馈环路提高了本发明中LDO的电源抑制比，在快速响应的同时提高了电源抑制比且功耗低，精良的设计和不断的完善最终实现了本发明中的应用在增量型的Sigma-delta调制器中的LDO电路。通过瞬态特性和电源抑制比的仿真证实了其性能的可靠，在增量型的Sigma-delta调制器领域有着巨大的应用空间。
附图说明
图1为高电源抑制比的快速响应LDO的结构图。
图2为高电源抑制比快速响应LDO的整体电图。
图3为高电源抑制比快速响应LDO的线性调整率仿真曲线图。
图4为高电源抑制比快速响应LDO的PSRR仿真曲线图。
图5为高电源抑制比快速响应LDO的负载瞬态响应仿真曲线图。
具体实施方式
下面结合附图，对本发明的技术方案进行具体说明。
本发明的一种高电源抑制比快速响应LDO，包括误差放大器，电阻R1、R2，MOS管Mp、M1、M2、M3，电容C1、CL，所述误差放大器的第一输入端连接至基准电压源，误差放大器的第二输入端与R1的一端、R2的一端连接，误差放大器的负载管端与R1的另一端、M2的第一端、Mp的第二端、CL的一端相连接，并作为整个LDO电路的输出端，误差放大器的输出端与C1的一端、M2的控制端连接，M1的第一端与Mp的第一端相连接至VDD，M1的第二端与M1的控制端、Mp的控制端、M3的第二端连接，M2的第二端与C1的另一端、M3的第一端相连接并经一电流源与R2的另一端相连接至GND，M3的控制端连接作为偏置电压输入端，CL的另一端连接至GND。
Mp在LDO电路中为功率管。M1、M2构成负反馈网络。R1、R2构成反馈网络。
所述误差放大器包括第一至第五MOS管，第一MOS管的第一端、第二MOS管的第一端相连接作为误差放大器的负载管端，第一MOS管的第二端、第一MOS管的控制端、第二MOS管的控制端相连接至第三MOS管的第二端，第二MOS管的第二端与第四MOS管的第二端连接作为误差放大器的输出端，第三MOS管的控制端作为误差放大器的第一输入端，第三MOS管的第一端与第四MOS管的第一端相连接至第五MOS管的第二端，第四MOS管的控制端作为误差放大器的第二输入端，第五MOS管的第一端连接至GND，第五MOS管的控制端作为偏置电流输入端。
本实例的高电源抑制比快速响应的LDO电路，还包括一用于提供偏置电压、偏置电流的偏置电路。
以下为本发明的具体实现过程。
本发明中的高电源抑制比快速响应LDO采用SMIC0.18μmCMOS工艺进行仿真验证，其中输入电压为1.8V-3.3V，输出电压为1.6V，负载电容为10pF，采用变种的误差放大器来代替传统的误差放大器来抑制误差放大器对电源噪声的放大作用，在功率管栅端和误差放大器输出端之间接入负反馈环路提高了本发明中LDO的电源抑制比，满足了在增量型的Sigma-delta调制器中的应用性能。
在全频段，传统LDO的电源抑制比主要受LDO的环路增益、输出端负载、以及误差放大器和基准电压的电源抑制比的影响，其电源抑制比不够高。基于本发明中LDO的应用背景，输出端负载是固定值的电容，增大环路增益，可以有效提高低频段的电源抑制比，通过改善误差放大器和基准电压的电源抑制比也能一定程度上改善LDO的电压抑制比。而在无电容型的LDO中，高频段的电源抑制比因为没有输出端大电容变得更加差，因此需要改进电路结构来提高LDO高频段的电源抑制比。
图1为本发明中设计的高电源抑制比快速响应LDO的结构图。图中，EA是负载管与输出电压相连的误差放大器，MOS管Mp为功率管，M2，M3构成负反馈网络，与二极管连接的M1管子共同控制功率管栅端电压，电阻R1、R2构成反馈网络。和常规结构相比，本文采用了一个变种的误差放大器，误差放大器的负载管和输出端相连，有效减小了输入电压纹波通过误差放大器后被放大；设计中还是加入了由MOS管M2和M3构成负反馈环路，当输入电压变化时，通过负反馈环路调节有效降低输入电压对输出电压的影响。同时功率管的栅端与二极管相连，二极管直接与输入电压相连，使得功率管的栅源电压VGS不含电源电压纹波的影响，有效提高电路的中高频段的电源抑制比。
接下来首先分析一下LDO的工作原理，以负载从轻载向重载变化为例，当负载由轻载突变为重载时，负载电流增大，输出电压减小，通过电阻R1，R2，采样到输出电压变化，经过误差放大器放大，误差放大器输出电压增大，经过共源结构M2，共栅结构M3使得功率管栅端电压减小，输出电流变大，输出电压恢复稳定。MOS管M2的源端和输出电压相连，此时栅端电压降低，使得流过M3管子的电流瞬间变得更大，进一步加快功率电流的变化。当负载从重载突变到轻载情况同理。
当电源电压略微增大时，功率管的漏源电流增大，输出电流增大，输出电压被拉高，流过M2管子电流增大，流过采样电阻的电流增大，误差放大器输出端电压减小使得M2管子的电流进一步增大，假设偏置电流均不受电源影响，则此时M3管电流减小，又因为M1管是二极管连接，所以此时功率管栅端电压被拉高，输出电流减小，输出电压恢复稳定值。图2给出了高电源抑制比快速响应LDO的整体电路图，图中左边部分为偏置电路，用于提供偏置电压、偏置电流。
如图3所示为该LDO的线性调整率的仿真曲线图，当负载电流在0A、500uA、1mA之间变化，输入电压从1.8V-3.3V变化，输出电压变化为分别为0.685mV、0.711mV、0.775mV根据线性调整率计算公式，可以得出该LDO的线性调整率为：0.253mV/V、0.263mV/V、0.287mV/V。该LDO的静态电流仅为：41.3uA。如图4为本发明LDO的PSRR仿真曲线图，从图中可以看到，该LDO的PSRR最小可以达到-82dB，在200kHZ仍有-49.33dB。图5为该LDO的负载瞬态响应仿真曲线图，从图中可以看出，当负载电容在采样周期内变化时，系统的负载瞬态响应时间约为313ns。
本发明设计了一款应用于增量型的Sigma-delta调制器中的LDO电路。本发明中的高电源抑制比快速响应LDO采用SMIC0.18μmCMOS工艺进行仿真验证，其中输入电压为1.8V-3.3V，输出电压为1.6V，负载电容为10pF，采用变种的误差放大器来代替传统的误差放大器来抑制误差放大器对电源噪声的放大作用，在功率管栅端和误差放大器输出端之间接入负反馈环路提高了本发明中LDO的电源抑制比，在快速响应的同时提高了电源抑制比且功耗低，满足了在增量型的Sigma-delta调制器中的应用性能。最后对总的设计电路进行了仿真测试，给出了测试后的结果。
以上是本发明的较佳实施例，凡依本发明技术方案所作的改变，所产生的功能作用未超出本发明技术方案的范围时，均属于本发明的保护范围。
Claims (4)
1.一种高电源抑制比快速响应LDO，其特征在于，包括误差放大器，电阻R1、R2，MOS管Mp、M1、M2、M3，电容C1、CL，所述误差放大器的第一输入端连接至基准电压源，误差放大器的第二输入端与R1的一端、R2的一端连接，误差放大器的负载管端与R1的另一端、M2的第一端、Mp的第二端、CL的一端相连接，并作为整个LDO电路的输出端，误差放大器的输出端与C1的一端、M2的控制端连接，M1的第一端与Mp的第一端相连接至VDD，M1的第二端与M1的控制端、Mp的控制端、M3的第二端连接，M2的第二端与C1的另一端、M3的第一端相连接并经一电流源与R2的另一端相连接至GND，M3的控制端连接作为偏置电压输入端，CL的另一端连接至GND；Mp在LDO电路中为功率管；所述误差放大器包括第一至第五MOS管，第一MOS管的第一端、第二MOS管的第一端相连接作为误差放大器的负载管端，第一MOS管的第二端、第一MOS管的控制端、第二MOS管的控制端相连接至第三MOS管的第二端，第二MOS管的第二端与第四MOS管的第二端连接作为误差放大器的输出端，第三MOS管的控制端作为误差放大器的第一输入端，第三MOS管的第一端与第四MOS管的第一端相连接至第五MOS管的第二端，第四MOS管的控制端作为误差放大器的第二输入端，第五MOS管的第一端连接至GND，第五MOS管的控制端作为偏置电流输入端。
2.根据权利要求1所述的一种高电源抑制比快速响应LDO，其特征在于，M1、M2构成负反馈网络。
3.根据权利要求1所述的一种高电源抑制比快速响应LDO，其特征在于，R1、R2构成反馈网络。
4.根据权利要求1所述的一种高电源抑制比快速响应LDO，其特征在于，还包括一用于提供偏置电压、偏置电流的偏置电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810543856.1A CN108733118B (zh) | 2018-05-31 | 2018-05-31 | 一种高电源抑制比快速响应ldo |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810543856.1A CN108733118B (zh) | 2018-05-31 | 2018-05-31 | 一种高电源抑制比快速响应ldo |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108733118A CN108733118A (zh) | 2018-11-02 |
| CN108733118B true CN108733118B (zh) | 2023-04-28 |
Family
ID=63936026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810543856.1A Active CN108733118B (zh) | 2018-05-31 | 2018-05-31 | 一种高电源抑制比快速响应ldo |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108733118B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7015940B2 (ja) * | 2018-10-31 | 2022-02-03 | ローム株式会社 | リニア電源回路 |
| CN111245232B (zh) * | 2020-02-12 | 2021-05-11 | 西安电子科技大学 | 一种快速响应同步降压型dc-dc转换器 |
| CN111414040A (zh) * | 2020-04-10 | 2020-07-14 | 上海兆芯集成电路有限公司 | 低压差线性稳压器 |
| CN111930173B (zh) * | 2020-09-30 | 2021-01-19 | 深圳市芯天下技术有限公司 | 低静态电流快速响应ldo电路及soc系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6541946B1 (en) * | 2002-03-19 | 2003-04-01 | Texas Instruments Incorporated | Low dropout voltage regulator with improved power supply rejection ratio |
| CN104536506A (zh) * | 2015-01-05 | 2015-04-22 | 武汉新芯集成电路制造有限公司 | 线性稳压器 |
| CN104635823A (zh) * | 2013-11-14 | 2015-05-20 | 展讯通信（上海）有限公司 | 低压差线性稳压电路 |
| CN105786079A (zh) * | 2014-12-26 | 2016-07-20 | 上海贝岭股份有限公司 | 带有补偿电路的低压差稳压器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2988869A1 (fr) * | 2012-04-03 | 2013-10-04 | St Microelectronics Rousset | Regulateur a faible chute de tension a etage de sortie ameliore |
| EP2857923B1 (en) * | 2013-10-07 | 2020-04-29 | Dialog Semiconductor GmbH | An apparatus and method for a voltage regulator with improved output voltage regulated loop biasing |
| CN208188715U (zh) * | 2018-05-31 | 2018-12-04 | 福州大学 | 高电源抑制比快速响应的ldo电路 |
-
2018
- 2018-05-31 CN CN201810543856.1A patent/CN108733118B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6541946B1 (en) * | 2002-03-19 | 2003-04-01 | Texas Instruments Incorporated | Low dropout voltage regulator with improved power supply rejection ratio |
| CN104635823A (zh) * | 2013-11-14 | 2015-05-20 | 展讯通信（上海）有限公司 | 低压差线性稳压电路 |
| CN105786079A (zh) * | 2014-12-26 | 2016-07-20 | 上海贝岭股份有限公司 | 带有补偿电路的低压差稳压器 |
| CN104536506A (zh) * | 2015-01-05 | 2015-04-22 | 武汉新芯集成电路制造有限公司 | 线性稳压器 |
Non-Patent Citations (2)
| Title |
|---|
| Qianneng Zhou et al.High-PSＲＲ High-Order Curvature-Compensated CMOS Bandgap Voltage Ｒeference.《Journal of Harbin Institute of Technology ( New Series)》.2015,第22卷(第5期),第116-124页. * |
| 魏榕山等.适用于Sigma-Del t a 调制器的低功耗、快速响应参考电压缓冲器的设计.《中国集成电路》.2016,(第208期),第38-42页. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108733118A (zh) | 2018-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108733118B (zh) | 一种高电源抑制比快速响应ldo | |
| Rincon-Mora et al. | Optimized frequency-shaping circuit topologies for LDOs | |
| Joshi et al. | A 5.6 μ a wide bandwidth, high power supply rejection linear low-dropout regulator with 68 dB of PSR up to 2 MHz | |
| Kim et al. | A capacitorless LDO regulator with fast feedback technique and low-quiescent current error amplifier | |
| CN211878488U (zh) | 宽输入低压差线性稳压电路 | |
| CN111522383A (zh) | 一种应用于超低功耗ldo中的动态偏置电流提升方法 | |
| CN113760029A (zh) | 一种基于全mos基准源的新型低压差线性稳压器 | |
| CN113342110A (zh) | 一种带动态零点补偿的误差放大器电路 | |
| Park et al. | A Wide-Load-Range and High-Slew Capacitor-Less NMOS LDO With Adaptive-Gain Nested Miller Compensation and Pre-Emphasis Inverse Biasing | |
| Han et al. | Ultrahigh PSR output-capacitor-free adaptively biased 2-power-transistor LDO with 200-mV dropout | |
| CN208188718U (zh) | 基于共源共栅电压翻转跟随器结构的快速响应ldo电路 | |
| CN113176802B (zh) | 一种自反馈型多环路全集成低压差线性稳压器电路 | |
| CN208188715U (zh) | 高电源抑制比快速响应的ldo电路 | |
| CN215219541U (zh) | 一种噪声滤波电路及低压差线性稳压器 | |
| CN110825153B (zh) | 高psrr的低压差线性稳压器 | |
| US6812678B1 (en) | Voltage independent class A output stage speedup circuit | |
| CN110858081A (zh) | 一种简单有效的瞬态增强型ldo电路 | |
| CN108733129B (zh) | 一种基于改进型负载电流复制结构的ldo | |
| CN108008755A (zh) | 一种内嵌基准的低压差线性稳压器 | |
| CN109658957B (zh) | 一种应用于三维存储器的稳压器电路及三维存储器 | |
| CN113126685B (zh) | 一种噪声滤波电路及低压差线性稳压器 | |
| CN110879629A (zh) | 一种低压差线性稳压电路 | |
| WO2019118745A2 (en) | Digital low dropout regulator | |
| Park et al. | Design techniques for external capacitor-less LDOs with high PSR over wide frequency range | |
| Huan-ChienYang et al. | High-PSR-bandwidth capacitor-free LDO regulator with 50μA minimized load current requirement for achieving high efficiency at light loads |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240806 Address after: Unit 902-905, North Building, 9th Floor, Wanxiang International Business Center, No. 1692 Gangzhong Road, Xiamen Area, China (Fujian) Pilot Free Trade Zone, Xiamen City, Fujian Province 361000 Patentee after: XIAMEN EOCHIP SEMICONDUCTOR TECHNOLOGY CO.,LTD. Country or region after: China Address before: 350002 No. 523, industrial road, Gulou District, Fujian, Fuzhou Patentee before: FUZHOU University Country or region before: China |