CN208188715U - 高电源抑制比快速响应的ldo电路 - Google Patents

Abstract

本实用新型涉及一种高电源抑制比快速响应的LDO电路。包括误差放大器，电阻R1、R2，MOS管Mp、M1、M2、M3，电容C1、CL，误差放大器的第一输入端连接至基准电压源，误差放大器的第二输入端与R1的一端、R2的一端连接，误差放大器的负载管端与R1的另一端、M2的第一端、Mp的第二端、CL的一端相连接，并作为LDO电路的输出端，误差放大器的输出端与C1的一端、M2的控制端连接，M1的第一端与Mp的第一端相连接至VDD，M1的第二端与M1的控制端、Mp的控制端、M3的第二端连接，M2的第二端与C1的另一端、M3的第一端相连接并经一电流源与R2的另一端相连接至GND，M3的控制端连接作为偏置电压输入端，CL的另一端连接至GND。本实用新型具有高电源抑制比、快速响应且功耗低。

Description

高电源抑制比快速响应的LDO电路

技术领域

本实用新型应用于应用于增量型的Sigma-delta调制器中，具体涉及一种高电源抑制比快速响应的LDO电路。

背景技术

随着信息技术的高速发展，新一代便携式通信设备能在更短的时间内、更窄的带宽上以及更小的功耗下来传递更多的信息。这就对其连接自然世界与数字处理芯片之间的模数/数模转换电路提出了更高的要求。不仅需要它们工作在更高的频率，还需要有更高的信噪比。电源上的杂波作为噪声的一种，影响着数模/模数转换器的性能。在电源管理芯片中，常在DC-DC转换器后面连接低压差线性稳压器（LDO），通过LDO调节纹波从而提供干净电压源给噪声敏感的模拟/ RF块。而无电容型LDO由于输出端大电容的去除，使得系统在高频段的电源抑制比相比传统结构来的更差，因此如何提高无电容型的电源抑制比成为LDO研究的另一个研究热点。

传统LDO的电源抑制比（PSRR）不够高，而提高电源抑制比的方法主要有：在电源电压后接入RC滤波器，减小电源电压的纹波、增加LDO的级数来提高系统的增益、或者级联两个LDO来提高电源抑制比。接入RC滤波器会导致LDO压降的增加，同时电阻和电容将会占用较大的芯片面积，增加成本，不适用于片上系统；增加LDO的级数来提高增益，可以有效的提高中低频段的电源抑制比，但是增益的提高会带来环路带宽的减小会影响到系统的瞬态响应特性；同时级联两个LDO则会增加系统的功耗，大大降低了LDO的效率。

本实用新型提出一种高电源抑制比快速响应的LDO电路，应用于增量型的Sigma-delta调制器中，电路结构清晰简单，并且能在快速响应的时候有效提高电源抑制比，实现低功耗。

发明内容

本实用新型的目的在于提供一种高电源抑制比快速响应的LDO电路，该电路在快速响应的同时提高了电源抑制比且功耗低，满足了在增量型的Sigma-delta调制器中的应用性能。

为实现上述目的，本实用新型的技术方案是：一种高电源抑制比快速响应的LDO电路，包括误差放大器，电阻R1、R2，MOS管Mp、M1、M2、M3，电容C1、CL，所述误差放大器的第一输入端连接至基准电压源，误差放大器的第二输入端与R1的一端、R2的一端连接，误差放大器的负载管端与R1的另一端、M2的第一端、Mp的第二端、CL的一端相连接，并作为整个LDO电路的输出端，误差放大器的输出端与C1的一端、M2的控制端连接，M1的第一端与Mp的第一端相连接至VDD，M1的第二端与M1的控制端、Mp的控制端、M3的第二端连接，M2的第二端与C1的另一端、M3的第一端相连接并经一电流源与R2的另一端相连接至GND，M3的控制端连接作为偏置电压输入端，CL的另一端连接至GND。

在本实用新型一实施例中，Mp在LDO电路中为功率管。

在本实用新型一实施例中，M1、M2构成负反馈网络。

在本实用新型一实施例中，R1、R2构成反馈网络。

在本实用新型一实施例中，所述误差放大器包括第一至第五MOS管，第一MOS管的第一端、第二MOS管的第一端相连接作为误差放大器的负载管端，第一MOS管的第二端、第一MOS管的控制端、第二MOS管的控制端相连接至第三MOS管的第二端，第二MOS管的第二端与第四MOS管的第二端连接作为误差放大器的输出端，第三MOS管的控制端作为误差放大器的第一输入端，第三MOS管的第一端与第四MOS管的第一端相连接至第五MOS管的第二端，第四MOS管的控制端作为误差放大器的第二输入端，第五MOS管的第一端连接至GND，第五MOS管的控制端作为偏置电流输入端。

在本实用新型一实施例中，还包括一用于提供偏置电压、偏置电流的偏置电路。

相较于现有技术，本实用新型具有以下有益效果：本实用新型在快速响应的同时提高了电源抑制比且功耗低，满足了在增量型的Sigma-delta调制器中的应用性能。

附图说明

图1为高电源抑制比的快速响应LDO的结构图。

图2为高电源抑制比快速响应LDO的整体电图。

图3为高电源抑制比快速响应LDO的线性调整率仿真曲线图。

图4为高电源抑制比快速响应LDO的PSRR仿真曲线图。

图5为高电源抑制比快速响应LDO的负载瞬态响应仿真曲线图。

具体实施方式

下面结合附图，对本实用新型的技术方案进行具体说明。

本实用新型提供了一种高电源抑制比快速响应的LDO电路，包括误差放大器，电阻R1、R2，MOS管Mp、M1、M2、M3，电容C1、CL，所述误差放大器的第一输入端连接至基准电压源，误差放大器的第二输入端与R1的一端、R2的一端连接，误差放大器的负载管端与R1的另一端、M2的第一端、Mp的第二端、CL的一端相连接，并作为整个LDO电路的输出端，误差放大器的输出端与C1的一端、M2的控制端连接，M1的第一端与Mp的第一端相连接至VDD，M1的第二端与M1的控制端、Mp的控制端、M3的第二端连接，M2的第二端与C1的另一端、M3的第一端相连接并经一电流源与R2的另一端相连接至GND，M3的控制端连接作为偏置电压输入端，CL的另一端连接至GND。

Mp在LDO电路中为功率管。M1、M2构成负反馈网络。R1、R2构成反馈网络。

所述误差放大器包括第一至第五MOS管，第一MOS管的第一端、第二MOS管的第一端相连接作为误差放大器的负载管端，第一MOS管的第二端、第一MOS管的控制端、第二MOS管的控制端相连接至第三MOS管的第二端，第二MOS管的第二端与第四MOS管的第二端连接作为误差放大器的输出端，第三MOS管的控制端作为误差放大器的第一输入端，第三MOS管的第一端与第四MOS管的第一端相连接至第五MOS管的第二端，第四MOS管的控制端作为误差放大器的第二输入端，第五MOS管的第一端连接至GND，第五MOS管的控制端作为偏置电流输入端。

本实例的高电源抑制比快速响应的LDO电路，还包括一用于提供偏置电压、偏置电流的偏置电路。

以下为本实用新型的具体实现过程。

本实用新型中的高电源抑制比快速响应LDO采用SMIC0.18μmCMOS工艺进行仿真验证，其中输入电压为1.8V-3.3V，输出电压为1.6V，负载电容为10pF，采用变种的误差放大器来代替传统的误差放大器来抑制误差放大器对电源噪声的放大作用，在功率管栅端和误差放大器输出端之间接入负反馈环路提高了本实用新型中LDO的电源抑制比，满足了在增量型的Sigma-delta调制器中的应用性能。

在全频段，传统LDO的电源抑制比主要受LDO的环路增益、输出端负载、以及误差放大器和基准电压的电源抑制比的影响，其电源抑制比不够高。基于本实用新型中LDO的应用背景，输出端负载是固定值的电容，增大环路增益，可以有效提高低频段的电源抑制比，通过改善误差放大器和基准电压的电源抑制比也能一定程度上改善LDO的电压抑制比。而在无电容型的LDO中，高频段的电源抑制比因为没有输出端大电容变得更加差，因此需要改进电路结构来提高LDO高频段的电源抑制比。

图1为本实用新型中设计的高电源抑制比快速响应LDO的结构图。图中，EA是负载管与输出电压相连的误差放大器，MOS管Mp为功率管，M2，M3构成负反馈网络，与二极管连接的M1管子共同控制功率管栅端电压，电阻R1、R2构成反馈网络。和常规结构相比，本文采用了一个变种的误差放大器，误差放大器的负载管和输出端相连，有效减小了输入电压纹波通过误差放大器后被放大；设计中还是加入了由MOS管M2和M3构成负反馈环路，当输入电压变化时，通过负反馈环路调节有效降低输入电压对输出电压的影响。同时功率管的栅端与二极管相连，二极管直接与输入电压相连，使得功率管的栅源电压VGS不含电源电压纹波的影响，有效提高电路的中高频段的电源抑制比。

接下来首先分析一下LDO的工作原理，以负载从轻载向重载变化为例，当负载由轻载突变为重载时，负载电流增大，输出电压减小，通过电阻R1，R2，采样到输出电压变化，经过误差放大器放大，误差放大器输出电压增大，经过共源结构M2，共栅结构M3使得功率管栅端电压减小，输出电流变大，输出电压恢复稳定。MOS管M2的源端和输出电压相连，此时栅端电压降低，使得流过M3管子的电流瞬间变得更大，进一步加快功率电流的变化。当负载从重载突变到轻载情况同理。

当电源电压略微增大时，功率管的漏源电流增大，输出电流增大，输出电压被拉高，流过M2管子电流增大，流过采样电阻的电流增大，误差放大器输出端电压减小使得M2管子的电流进一步增大，假设偏置电流均不受电源影响，则此时M3管电流减小，又因为M1管是二极管连接，所以此时功率管栅端电压被拉高，输出电流减小，输出电压恢复稳定值。图2给出了高电源抑制比快速响应LDO的整体电路图，图中左边部分为偏置电路，用于提供偏置电压、偏置电流。

如图3所示为该LDO的线性调整率的仿真曲线图，当负载电流在0A、500uA、1mA之间变化，输入电压从1.8V-3.3V变化，输出电压变化为分别为0.685mV、0.711mV、0.775mV根据线性调整率计算公式，可以得出该LDO的线性调整率为：0.253mV/V、0.263mV/V、0.287mV/V。该LDO的静态电流仅为：41.3uA。如图4为本实用新型LDO的PSRR仿真曲线图，从图中可以看到，该LDO的PSRR最小可以达到-82dB，在200kHZ仍有-49.33dB。图5为该LDO的负载瞬态响应仿真曲线图，从图中可以看出，当负载电容在采样周期内变化时，系统的负载瞬态响应时间约为313ns。

本实用新型设计了一款应用于增量型的Sigma-delta调制器中的LDO电路。本实用新型中的高电源抑制比快速响应LDO采用SMIC0.18μmCMOS工艺进行仿真验证，其中输入电压为1.8V-3.3V，输出电压为1.6V，负载电容为10pF，采用变种的误差放大器来代替传统的误差放大器来抑制误差放大器对电源噪声的放大作用，在功率管栅端和误差放大器输出端之间接入负反馈环路提高了本实用新型中LDO的电源抑制比，在快速响应的同时提高了电源抑制比且功耗低，满足了在仪表放大器的Sigma-delta调制器中的应用性能。最后对总的设计电路进行了仿真测试，给出了测试后的结果。

以上是本实用新型的较佳实施例，凡依本实用新型技术方案所作的改变，所产生的功能作用未超出本实用新型技术方案的范围时，均属于本实用新型的保护范围。

Claims (6)

1.一种高电源抑制比快速响应的LDO电路，其特征在于，包括误差放大器，电阻R1、R2，MOS管Mp、M1、M2、M3，电容C1、CL，所述误差放大器的第一输入端连接至基准电压源，误差放大器的第二输入端与R1的一端、R2的一端连接，误差放大器的负载管端与R1的另一端、M2的第一端、Mp的第二端、CL的一端相连接，并作为整个LDO电路的输出端，误差放大器的输出端与C1的一端、M2的控制端连接，M1的第一端与Mp的第一端相连接至VDD，M1的第二端与M1的控制端、Mp的控制端、M3的第二端连接，M2的第二端与C1的另一端、M3的第一端相连接并经一电流源与R2的另一端相连接至GND，M3的控制端连接作为偏置电压输入端，CL的另一端连接至GND。

2.根据权利要求1所述的高电源抑制比快速响应的LDO电路，其特征在于，Mp在LDO电路中为功率管。

3.根据权利要求1所述的高电源抑制比快速响应的LDO电路，其特征在于，M1、M2构成负反馈网络。

4.根据权利要求1所述的高电源抑制比快速响应的LDO电路，其特征在于，R1、R2构成反馈网络。

5.根据权利要求1所述的高电源抑制比快速响应的LDO电路，其特征在于，所述误差放大器包括第一至第五MOS管，第一MOS管的第一端、第二MOS管的第一端相连接作为误差放大器的负载管端，第一MOS管的第二端、第一MOS管的控制端、第二MOS管的控制端相连接至第三MOS管的第二端，第二MOS管的第二端与第四MOS管的第二端连接作为误差放大器的输出端，第三MOS管的控制端作为误差放大器的第一输入端，第三MOS管的第一端与第四MOS管的第一端相连接至第五MOS管的第二端，第四MOS管的控制端作为误差放大器的第二输入端，第五MOS管的第一端连接至GND，第五MOS管的控制端作为偏置电流输入端。

6.根据权利要求5所述的高电源抑制比快速响应的LDO电路，其特征在于，还包括一用于提供偏置电压、偏置电流的偏置电路。