[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN108666238A - 芯片贴装装置及半导体器件的制造方法 - Google Patents

芯片贴装装置及半导体器件的制造方法 Download PDF

Info

Publication number
CN108666238A
CN108666238A CN201810258963.XA CN201810258963A CN108666238A CN 108666238 A CN108666238 A CN 108666238A CN 201810258963 A CN201810258963 A CN 201810258963A CN 108666238 A CN108666238 A CN 108666238A
Authority
CN
China
Prior art keywords
substrate
bare chip
attachment
chip
identified
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810258963.XA
Other languages
English (en)
Other versions
CN108666238B (zh
Inventor
牧浩
伊藤博明
横森刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jie Jin Science And Technology Ltd
Original Assignee
Jie Jin Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jie Jin Science And Technology Ltd filed Critical Jie Jin Science And Technology Ltd
Publication of CN108666238A publication Critical patent/CN108666238A/zh
Application granted granted Critical
Publication of CN108666238B publication Critical patent/CN108666238B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

提供一种不将芯片贴装装置的装置结构复杂化就能够判断预维护时期的芯片贴装装置。芯片贴装装置具有将从裸芯片供给部供给的裸芯片贴装到从基板供给部供给的基板上的贴装部、和控制上述贴装部的控制部。上述控制部进行以下动作：(a)通过拍摄装置对上述基板进行拍摄来识别上述基板的位置，(b)通过上述拍摄装置对上述基板及贴装在上述基板上的裸芯片进行拍摄来识别上述基板和贴装在上述基板上的裸芯片的位置，检查上述基板和上述裸芯片的相对位置，(c)基于在上述(a)中识别出的基板的位置和在上述(b)中识别出的基板的位置来诊断基板的固定状态。

Description

芯片贴装装置及半导体器件的制造方法
技术领域
本发明涉及芯片贴装装置(die bonding device)，能够适用于例如具有自我诊断功能的芯片贴装装置。
背景技术
在半导体器件的制造工序的一部分中具有将半导体芯片(以下简称为裸芯片)搭载到布线基板或引线框架等(以下简称为基板)上并组成封装(package)的工序，在组成封装的工序的一部分中具有从半导体晶片(以下简称为晶片)分割裸芯片的工序(切割工序)、和将分割出的裸芯片搭载到基板上的贴装工序。用于贴装工序的半导体制造装置为芯片贴装机等芯片贴装装置。
现有技术文献
专利文献
专利文献1：日本特开平7-141021号公报
发明内容
在以往的芯片贴装机中，在产生不合格品之前不知道装置动作的不良情况。因此，为了防止因装置动作的不良情况导致的贴装不合格，定期地或根据生产数来实施芯片贴装机的预维护。但是，在该方法中，为了完全地防止不合格而需要将安全裕度取得大，因此维护次数变多，处理量(through-put)降低。
本发明的目的在于提供一种不将芯片贴装装置的装置结构复杂化就能够判断预维护时期的芯片贴装装置。
其他课题和新特征将根据本说明书的记述及附图而得以明确。
若简单地说明本发明中的具有代表性的结构的概要则如下。
即，芯片贴装装置具有：裸芯片供给部；基板供给部；将从上述裸芯片供给部供给的裸芯片贴装到从上述基板供给部供给的基板上或已经贴装于上述基板的裸芯片上的贴装部；和控制上述裸芯片供给部、上述基板供给部和上述贴装部的控制部。上述贴装部具有：具备吸附上述裸芯片的筒夹(collet)的贴装头；和能够对上述基板及贴装在上述基板上的裸芯片进行拍摄的第一拍摄装置。上述控制部进行以下动作：(a)通过上述第一拍摄装置对上述基板进行拍摄来识别上述基板的位置，(b)通过上述第一拍摄装置对上述基板及贴装在上述基板上的裸芯片进行拍摄来识别上述基板和贴装在上述基板上的裸芯片的位置，并检查上述基板和上述裸芯片的相对位置，(c)基于在上述(a)中识别出的基板的位置和在上述(b)中识别出的基板的位置来诊断基板的固定状态。
发明效果
根据上述芯片贴装装置，不将芯片贴装装置的装置结构复杂化就能够判断预维护时期。
附图说明
图1是表示实施例的芯片贴装机的概略俯视图。
图2是用于说明从图1所示的箭头A方向观察到的贴装头等的动作的概略侧视图。
图3是表示裸芯片供给部的外观立体图的图。
图4是表示裸芯片供给部的主要部分的概略剖视图。
图5是表示图1的贴装动作的流程图。
图6是表示贴装前后的基板识别的结果的图。
图7是表示变形例1的贴装动作的流程图。
图8是表示变形例2的贴装动作的流程图。
图9是表示贴装前后的裸芯片识别的结果的图。
图10是表示变形例3的芯片贴装机的概略整体俯视图。
图11是用于说明从图10所示的箭头A方向观察到的拾取头、贴装头等的动作的概略侧视图。
附图标记说明
1…裸芯片供给部、11…晶片、12…晶片保持台、13…顶推单元、2…拾取部、21…拾取头、22…筒夹、23…拾取头的Y驱动部、3…对准部、31…中间载台、32…载台识别摄像头、4…贴装部、41…贴装头、42…筒夹、43…贴装头的Y驱动部、44…基板识别摄像头、5…搬送部、51…搬送线、6…基板供给部、7…基板搬出部、8…控制部、9…基板、10…芯片贴装机、BS…贴装载台、D…裸芯片、P…封装区域。
具体实施方式
发明人等研究了高精度地判断预维护时期的方法，其结果为，得到了如下见解：通过使用连续动作中(生产中)的识别结果来诊断影响贴装精度的机构等而能够判断该时期。本发明是基于这个新见解而产生的。
例如，在无法正常地固定基板的情况下，贴装精度不稳定。基板固定是否正常能够通过两次以上的识别来判断。另外，通过对贴装前的裸芯片位置及稳定性与贴装后的裸芯片外观结果进行比较来限定状态差的加工(process)。
具体地说，例如通常在贴装前和贴装后(外观检查)进行基板的识别，对前后进行比较来诊断基板固定状态，或在贴装前监视基于裸芯片背面的裸芯片位置来诊断裸芯片的拾取状态、贴装状态。
由此，不追加新机构等就能够发现影响贴装精度的机构的不良情况。另外，能够准确地判断预维护时期，从而能够不降低品质、谋求提高处理量。
以下，使用附图来说明实施例及变形例。不过，在以下的说明中，存在对相同结构要素标注相同的附图标记并省略重复的说明的情况。此外，关于附图，为了使说明更加明确，而存在与实际样态相比示意地示出各部分的宽度、厚度、形状等的情况，但原则上是一个例子，并不限定对本发明的解释。
【实施例】
图1是实施例的芯片贴装机的概略俯视图。图2是用于说明从图1的箭头A观察到的贴装头及其周边部的概略结构和其动作的概略侧视图。
芯片贴装机10是具有单一搬送线和单一贴装头的芯片贴装机。芯片贴装机10大致具有：裸芯片供给部1，其供给要安装到基板9上的裸芯片D，其中该基板9印制了一个或多个包含布线在内的最终成为单封装的制品区域(以下称为封装区域P)(在图1中为15个部位)；贴装部4，其从裸芯片供给部1拾取裸芯片D并将其贴装到基板9上或已经被贴装好的裸芯片D上；搬送部5，其将基板9搬送到安装位置；基板供给部6，其向搬送部5供给基板9；基板搬出部7，其接受安装好的基板9；和控制部8，其监视并控制各部分的动作。
首先，裸芯片供给部1具有：保持具有多个等级(grade)的裸芯片D的晶片11的晶片保持台12；和从晶片11将裸芯片D顶推的以虚线示出的顶推单元13。在裸芯片供给部1中，晶片保持台12通过配置在其下部的未图示的驱动机构而沿XY方向移动，在从晶片11拾取裸芯片D时以规定的裸芯片成为与顶推单元13在平面上重叠的位置的方式移动。
贴装部4具有：贴装头41，其具有将由顶推单元13顶推的裸芯片D吸附保持在顶端的筒夹42，拾取裸芯片D并将其贴装到搬送来的基板9的封装区域P上；Y驱动部43，其使贴装头41沿Y方向移动；基板识别摄像头(第一拍摄装置)44，其对搬送来的基板9的封装区域P的位置识别标记(未图示)进行拍摄，识别要贴装的裸芯片D的贴装位置；和裸芯片识别摄像头(第二拍摄装置)45，其对拾取到的裸芯片D的背面进行拍摄，识别裸芯片的位置。拾取是基于示出晶片11所具有的裸芯片的等级的分类图(classifying map)来进行的。分类图预先存储在控制部8中。此外，贴装头41具有使筒夹42升降及沿X方向移动的未图示的各驱动部，能够如图2中箭头所示那样沿上下左右移动。
通过这样的结构，贴装头41基于裸芯片识别摄像头45的拍摄数据来对拾取位置、姿势进行修正，并拾取裸芯片D，基于基板识别摄像头44的拍摄数据而将裸芯片D贴装到基板9的封装区域P。
搬送部5具有搬送基板9的两条搬送槽。例如，基板9通过设在两条搬送槽上的未图示的搬送带而移动。
通过这样的结构，基板9通过基板供给部6而被载置到搬送线51上，沿着搬送槽移动至贴装位置，在贴装后移动至基板搬出部7。此外，然后从基板搬出部7朝向基板供给部6移动，由此也能够向基板9的其他封装区域贴装裸芯片、或向裸芯片之上进一步贴装裸芯片。也能够在基板供给部6与基板搬出部7之间多次往复，而多层地贴装裸芯片。
接下来，使用图3及图4来说明裸芯片供给部1的结构。图3是表示裸芯片供给部的外观立体图的图。图4是表示裸芯片供给部的主要部分的概略剖视图。
裸芯片供给部1具有沿水平方向(XY方向)移动的晶片保持台12、和沿上下方向移动的顶推单元13。晶片保持台12具有保持晶片环14的扩展环15、和将保持于晶片环14且粘接有多个裸芯片D的切割带16水平地定位的支承环17。顶推单元13配置在支承环17的内侧。
裸芯片供给部1在裸芯片D被顶推时，使保持着晶片环14的扩展环15下降。其结果为，保持在晶片环14上的切割带16被拉伸，裸芯片D的间隔扩大，通过顶推单元13从裸芯片D下方将裸芯片D顶推，提高了裸芯片D的拾取性。在晶片11与切割带16之间贴附着被称为芯片粘结膜(DAF)18的膜状的粘接材料。在具有芯片粘结膜18的晶片11中，对晶片11和芯片粘结膜18进行切割。因此，在剥离工序中，将晶片11和芯片粘结膜18从切割带16剥离。
控制部8具有：将监视并控制芯片贴装机10的各部分的动作的程序(软件)进行存储的存储器、和执行存储在存储器中的程序的中央处理装置(CPU)。例如，控制部8取入来自基板识别摄像头44的图像信息、贴装头41的位置等各种信息，来控制贴装头41的贴装动作等各结构要素的各动作。
如上述那样，芯片贴装机10具有：识别晶片11上的裸芯片D的姿势的晶片识别摄像头24、对拾取到的裸芯片D的背面进行拍摄来识别裸芯片的位置的裸芯片识别摄像头45、和识别贴装载台BS上的安装位置的基板识别摄像头44。必须进行识别摄像头之间的姿势偏移修正的是参与基于贴装头41进行的拾取的晶片识别摄像头24及裸芯片识别摄像头45、和参与基于贴装头41进行的向安装位置的贴装的基板识别摄像头44。在本实施例中使用晶片识别摄像头24来进行裸芯片D的定位，使用基板识别摄像头44来进行封装区域P的定位及封装区域P与贴装于封装区域P的裸芯片的相对位置的检查。
图5是说明实施例的裸芯片贴装装置中的裸芯片贴装工序的流程图。
在实施例的裸芯片贴装工序中，首先，控制部8从晶片盒取出保持着晶片11的晶片环14并将其载置到晶片保持台12上，将晶片保持台12搬送至进行裸芯片D的拾取的基准位置(晶片装载)。接着，控制部8根据由晶片识别摄像头24获取到的图像，以晶片11的配置位置与该基准位置准确地一致的方式进行微调整。
接着，控制部8使载置了晶片11的晶片保持台12以规定间距进行间距移动，并水平地保持，由此将第一个要拾取的裸芯片D配置到拾取位置(裸芯片搬送)。晶片11预先通过探针等检查装置对每个裸芯片进行检查，生成对每个裸芯片示出合格、不合格的图数据(mapdata)，并将其存储到控制部8的存储装置中。作为拾取对象的裸芯片D为合格品还是不合格品的判定根据图数据来进行。控制部8在裸芯片D为不合格品的情况下，使载置了晶片11的晶片保持台12以规定间距进行间距移动，将接下来要拾取的裸芯片D配置到拾取位置，跳过不合格品的裸芯片D。
控制部8通过晶片识别摄像头24对拾取对象的裸芯片D的主面(上表面)进行拍摄，根据获取到的图像来计算出拾取对象的裸芯片D从上述拾取位置的位置偏移量。控制部8基于该位置偏移量来使载置了晶片11的晶片保持台12移动，将拾取对象的裸芯片D准确地配置到拾取位置(裸芯片确认(步骤S1))。
控制部8通过基板供给部6将基板9载置到搬送线51上(基板装载)。控制部8使基板9移动至贴装位置(基板搬送)。
控制部8为了进行贴装而在贴装前通过基板识别摄像头44对基板进行拍摄来识别基板9的封装区域P的位置，从而进行定位(基板识别(步骤S4))。
控制部8在将拾取对象的裸芯片D准确地配置到拾取位置后，通过包含筒夹42在内的贴装头41从切割带16拾取裸芯片D(步骤S2)，并基于步骤S4的基板识别结果对基板9的封装区域P或已经贴装在基板9的封装区域P上的裸芯片进行芯片贴装(步骤S5)。也可以通过裸芯片识别摄像头45对拾取到的裸芯片D的背面进行拍摄，来检查裸芯片D的位置(步骤S3)。该步骤为选项(OPTION)。
控制部8在贴装了裸芯片D后，检查其贴装位置是否准确。控制部8为了检查贴装安装结果而再次通过基板识别摄像头44对基板9的封装区域P进行拍摄来进行基板9的封装区域P的位置识别(步骤S6)。控制部8通过基板识别摄像头44对裸芯片D进行拍摄来进行裸芯片D的位置识别(步骤S7)，根据基板识别及裸芯片识别结果来进行贴装后的裸芯片D的位置检查。控制部8与事前录入的贴装位置进行比较来进行数值输出和检查、判定。
控制部8进行后述的自我诊断(步骤S9)，若没有异常则进行下一次的贴装(步骤S8)。
以后，遵照相同的步骤将裸芯片D一个一个地贴装到基板9的封装区域P。当一个基板的贴装完成后，将基板9移动至基板搬出部7(基板搬送)，向基板搬出部7交付基板9(基板卸载)。
另外，遵照相同的步骤将裸芯片D一个一个地从切割带16剥离。当除去不合格品的所有裸芯片D的拾取完成后，将曾以晶片11的外形保持了这些裸芯片D的切割带16及晶片环14等向晶片盒卸载。
接下来，使用图6来说明自我诊断(步骤S9)。图6是表示基板识别结果和外观检查结果的图，图6的(A)是基板固定不充分的情况，图6的(B)是基板固定正常的情况。图6的横轴示出贴装次数(开工次数)，纵轴示出基板相对于基准的位置(μm)。图6的(B)的贴装次数为1～304，图6的(A)的贴装次数为870～1000。
控制部8对贴装前后的基板识别结果进行比较来计算出基板的位置移动量，在基板的位置移动量为规定量以上的情况下，判断成基板固定不充分并发出警告。
具体地说，控制部8对步骤S4的基板识别中的封装区域P的位置(PS4)和步骤S6的基板识别中的封装区域P的位置(PS6)进行比较，计算出其差异(基板的位置移动量)。在开工次数多的图6的(A)中，PS4及PS6的变动大，基板的位置移动量也大。在开工次数少的图6的(B)中，PS4及PS6的变动比图6的(A)小，基板的位置移动量也小。此外，在图6的(A)(B)中没有示出基板的位置移动量，但基板的位置移动量为贴装前后的基板的位置之差，能够从图容易地掌握。控制部8在如图6的(A)所示基板的位置移动量大的情况下，判定成基板固定不充分，在如图6的(B)所示基板的位置移动量小的情况下，判定成基板固定正常。
例如，控制部8在基板的位置移动量为1～5μm的情况下判定成基板固定充分(正常)，在5～10μm的情况下判定成通常偏差范围，在10μm以上的情况下判定成基板固定不充分。在判定成基板固定不充分的情况下，可以想到例如机械性夹紧不充分、基于吸附的固定不充分、摄像头、镜头固定不充分，若机械性夹紧不充分则重新考虑高度，若基于吸附的固定不充分则重新考虑漏泄、配管弯折，若摄像头、镜头固定不充分则重新考虑松弛、脱落。
根据以上实施例，可提供不将芯片贴装机的装置结构复杂化就能够判断预维护时期的芯片贴装机及贴装方法。由此，能够提供高精度的芯片贴装机，能够维持高精度。
＜变形例＞
以下，例示了几个具有代表性的变形例。在以下的变形例的说明中，对于具有与在上述的实施例中说明了的结构及功能相同的结构及功能的部分，能够使用与上述的实施例相同的附图标记。并且，关于相关部分的说明，在技术上不矛盾的范围内，上述的实施例中的说明能够被适当引用。另外，上述的实施例的一部分及多个变形例的全部或一部分在技术上不矛盾的范围内，能够被适当复合地适用。
(变形例1)
在实施例中步骤S3为选项(OPTION)，但在变形例1中进行步骤S3。变形例1除自我诊断以外与实施例相同。使用图7来说明变形例1的自我诊断(步骤SA)。图7是表示变形例1的贴装动作的流程图。
控制部8在贴装前进行裸芯片背面的位置检查(可以基于位置检查结果来进行位置修正，也可以不进行)。对步骤S3的裸芯片背面位置检查中的裸芯片D的位置和录入的裸芯片的位置进行比较，计算出其差异(裸芯片的位置移动量)。
例如，控制部8在裸芯片的位置移动量为1～5μm的情况下判定成裸芯片识别、拾取正常，在5～10μm的情况下判定成通常偏差范围，在10μm以上的情况下判定成拾取位置异常。在判定成拾取位置异常的情况下，例如可以想到裸芯片识别不良或拾取时偏移，若为裸芯片识别不良则重新考虑分辨率、录入模型(pattern)等，若为拾取时偏移则重新考虑吸附压力、定时、高度。
(变形例2)
在实施例中步骤S3为选项(OPTION)，但在变形例2中与变形例1同样地进行步骤S3。变形例2除自我诊断以外与实施例相同。使用图8、9来说明变形例2的自我诊断(步骤S9、SB)。
图8是表示变形例2的贴装动作的流程图。图9是表示拾取异常而贴装正常的情况下的裸芯片背面位置检查结果和外观检查结果的图。图9的横轴示出贴装次数(开工次数)，纵轴示出裸芯片相对于基准的位置(μm)。图9的贴装次数为1～320。
控制部8对贴装前后的裸芯片识别结果进行比较来计算出裸芯片的位置移动量，在贴装前的裸芯片背面位置和外观检查结果大幅不同的情况下，判断成基板固定状态或贴装加工具有不良情况并发出警告。
具体地说，控制部8对步骤S3的裸芯片背面位置检查中的裸芯片D的位置(PS3)和步骤S7的裸芯片位置识别中的裸芯片的位置(PS7)进行比较来计算出其差异(裸芯片的位置移动量)。在图9中PS3及PS7的变动方向处于相同倾向，位置移动量较小。
例如，控制部8在裸芯片的位置移动量为1～5μm的情况(裸芯片相对于基准的位置偏移在贴装前后为相同倾向的情况)下判定成基板固定充分(正常)及贴装正常，在5～10μm的情况(裸芯片相对于基准的位置偏移在贴装前后为相同倾向的情况)下判定成通常偏差范围，在10μm以上的情况下判定成基板固定不充分或贴装异常。控制部8在判定成基板固定不充分或贴装异常的情况下，对贴装前后的基板识别结果进行比较来计算出基板的位置移动量，在基板的位置移动量为规定量以上的情况下，判定成基板固定不充分。控制部8在判定成基板固定正常的情况下判定成贴装异常。在判定成贴装异常的情况下，可以想到贴装头或筒夹异常、或者贴装压紧不良。若为贴装头或筒夹异常则确认机械松动，若为贴装压紧不良则重新考虑高度和温度。
(变形例3)
实施例为通过贴装头41从晶片拾取裸芯片D的结构，但变形例3为了缩短贴装头41的移动距离来缩短处理时间，而在裸芯片供给部1与贴装部4之间设置中间载台31。
使用图10、11来说明变形例3的芯片贴装机。图10是变形例3的芯片贴装机的概略俯视图。图11是用于说明从图10的箭头A观察到的拾取头、贴装头及其周边部的概略结构和其动作的概略侧视图。
变形例的芯片贴装机10A是具有单一搬送线和单一贴装头的芯片贴装机。芯片贴装机10A大致具有：向基板9的封装区域P供给要安装的裸芯片D的裸芯片供给部1；从裸芯片供给部1拾取裸芯片的拾取部2；将拾取到的裸芯片D在中间暂时载置的对准部3；拾取对准部的裸芯片D并将其贴装到基板9的封装区域P上或已经贴装好的裸芯片D上的贴装部4；将基板9向安装位置搬送的搬送部5；向搬送部5供给基板9的基板供给部6；接受安装好的基板9的基板搬出部7；和监视并控制各部分的动作的控制部8。
拾取部2具有：拾取头21，其具有将由顶推单元13顶推的裸芯片D吸附保持在顶端的筒夹22，拾取裸芯片D并将其载置到对准部3上；和使拾取头21沿Y方向移动的拾取头的Y驱动部23。拾取是基于示出晶片11所具有的裸芯片的等级的分类图来进行的。分类图预先存储在控制部8中。此外，拾取头21具有使筒夹22升降及沿X方向移动的未图示的各驱动部，能够如图2中箭头所示那样沿上下左右移动。
对准部3具有暂时载置裸芯片D的中间载台31和用于识别中间载台31上的裸芯片D的载台识别摄像头32。
贴装部4具有：贴装头41，其具有与拾取头21相同的构造，从中间载台31拾取裸芯片D，并将其贴装到搬送来的基板9的封装区域P；筒夹42，其安装在贴装头41的顶端且吸附保持裸芯片D；Y驱动部43，其使贴装头41沿Y方向移动；和基板识别摄像头44，其对搬送来的基板9的封装区域P的位置识别标记(未图示)进行拍摄，来识别要贴装的裸芯片D的贴装位置。BS示出贴装区域。此外，贴装头41具有使筒夹42升降及沿X方向移动的未图示的各驱动部，能够如图11中箭头所示那样沿上下左右移动。
通过这样的结构，贴装头41基于载台识别摄像头32的拍摄数据来修正拾取位置、姿势，从中间载台31拾取裸芯片D，基于基板识别摄像头44的拍摄数据而将裸芯片D贴装到基板9的封装区域P。
接着，使用图5来说明变形例3的芯片贴装机中的裸芯片贴装工序。变形例3的裸芯片贴装工序除步骤S2的拾取以外与实施例相同。
控制部8在将拾取对象的裸芯片D准确地配置到拾取位置后，通过包含筒夹22在内的拾取头21从切割带16拾取裸芯片D，将其载置到中间载台31上(裸芯片搬运(handling))。控制部8通过载台识别摄像头32来进行拍摄而进行载置到中间载台31上的裸芯片的姿势偏移(旋转偏移)的检测。控制部8在存在姿势偏移的情况下通过设在中间载台31上的旋转驱动装置(未图示)在与具有安装位置的安装面平行的面上使中间载台31旋转来修正姿势偏移。
控制部8通过包含筒夹42在内的贴装头41从中间载台31拾取裸芯片D(步骤S2)，对基板9的封装区域P或已经贴装在基板9的封装区域P上的裸芯片进行芯片贴装(步骤S5)。也可以通过裸芯片识别摄像头45对拾取到的裸芯片D的背面进行拍摄，来检查裸芯片背面位置(步骤S3)。
变形例3的芯片贴装机能够进行与实施例、变形例1、2相同的自我诊断。另外，芯片贴装机10A具有载台识别摄像头32，因此也可以代替裸芯片识别摄像头45而使用载台识别摄像头32来进行变形例1、2的自我诊断。也可以代替裸芯片识别摄像头45或同时使用对通过拾取头而拾取到的裸芯片的背面进行拍摄的识别摄像头25。
以上，基于实施方式、实施例及变形例具体地说明了本发明人所完成的发明，但本发明并不限定于上述实施方式、实施例及变形例，当然能够进行各种变更。
在变形例1、2中对贴装前的裸芯片的位置识别使用了对裸芯片背面进行拍摄的裸芯片识别摄像头，但也可以使用晶片识别摄像头。
另外，也可以是设为倒装头(flip head)的倒装片焊接机，其中设置使筒夹旋转的驱动部而能够使拾取到的裸芯片的上下反转。另外，可以为具有多组包含拾取部、对准部和贴装部在内的安装部及搬送线的芯片贴装机，也可以为具有多组包含拾取部、对准部和贴装部在内的安装部以及单一的搬送线的芯片贴装机。

Claims (16)

1.一种芯片贴装装置，其特征在于，具有：
裸芯片供给部；
基板供给部；
贴装部，其将从所述裸芯片供给部供给的裸芯片贴装到从所述基板供给部供给的基板上或已经贴装于所述基板的裸芯片上；以及
控制部，其控制所述裸芯片供给部、所述基板供给部和所述贴装部，
所述贴装部具有：
具备吸附所述裸芯片的筒夹的贴装头；和
能够对所述基板及贴装在所述基板上的裸芯片进行拍摄的第一拍摄装置，
所述控制部进行以下动作：
(a)通过所述第一拍摄装置对所述基板进行拍摄来识别所述基板的位置，
(b)通过所述第一拍摄装置对所述基板及贴装在所述基板上的裸芯片进行拍摄来识别所述基板和贴装在所述基板上的裸芯片的位置，检查所述基板和所述裸芯片的相对位置，
(c)基于在所述(a)中识别出的基板的位置和在所述(b)中识别出的基板的位置来诊断所述基板的固定状态。
2.如权利要求1所述的芯片贴装装置，其特征在于，
所述控制部计算出在所述(a)中识别出的基板的位置与在所述(b)中识别出的基板的位置之差即基板位置移动量，在所述基板位置移动量为规定量以上的情况下，判定成所述基板为固定不充分。
3.一种芯片贴装装置，其特征在于，具有：
裸芯片供给部；
基板供给部；
贴装部，其将从所述裸芯片供给部供给的裸芯片贴装到从所述基板供给部供给的基板上或已经贴装于所述基板的裸芯片上；以及
控制部，其控制所述裸芯片供给部、所述基板供给部和所述贴装部，
所述贴装部具有：
具备吸附所述裸芯片的筒夹的贴装头；和
能够对通过所述贴装头拾取到的裸芯片的背面进行拍摄的第二拍摄装置，
所述控制部进行以下动作：
(a)通过所述第二拍摄装置对所述裸芯片进行拍摄来识别所述裸芯片的位置，
(b)基于在所述(a)中识别出的裸芯片的位置和预先录入的裸芯片的位置来诊断裸芯片的拾取偏移或裸芯片识别状态。
4.如权利要求3所述的芯片贴装装置，其特征在于，
所述控制部计算出在所述(a)中识别出的裸芯片的位置与预先录入的裸芯片的位置之差即裸芯片位置移动量，在所述裸芯片位置移动量为规定量以上的情况下，判定成所述裸芯片的拾取偏移或裸芯片识别不良。
5.一种芯片贴装装置，其特征在于，具有：
裸芯片供给部；
基板供给部；
贴装部，其将从所述裸芯片供给部供给的裸芯片贴装到从所述基板供给部供给的基板上或已经贴装于所述基板的裸芯片上；以及
控制部，其控制所述裸芯片供给部、所述基板供给部和所述贴装部，
所述贴装部具有：
具备吸附所述裸芯片的筒夹的贴装头；
能够对所述基板及贴装在所述基板上的裸芯片进行拍摄的第一拍摄装置；和
能够对通过所述贴装头拾取到的裸芯片的背面进行拍摄的第二拍摄装置，
所述控制部进行以下动作：
(a)通过所述第一拍摄装置对所述基板进行拍摄来识别所述基板的位置，
(b)通过所述第二拍摄装置对所述裸芯片进行拍摄来识别所述裸芯片的位置，
(c)通过所述第一拍摄装置对所述基板及贴装在所述基板上的裸芯片进行拍摄来识别所述基板和贴装在所述基板上的裸芯片的位置，检查所述基板和所述裸芯片的相对位置，
(d)基于在所述(b)中识别出的裸芯片的位置和在所述(c)中识别出的裸芯片的位置来诊断基板固定状态及贴装状态。
6.如权利要求5所述的芯片贴装装置，其特征在于，
所述控制部计算出在所述(b)中识别出的裸芯片的位置与在所述(c)中识别出的裸芯片的位置之差即裸芯片位置移动量，在所述裸芯片位置移动量为规定量以上的情况下，判定成所述基板的固定不充分或贴装异常。
7.如权利要求6所述的芯片贴装装置，其特征在于，
所述控制部在判定成所述基板的固定不充分或贴装异常的情况下，
计算出在所述(a)中识别出的基板的位置与在所述(c)中识别出的基板的位置之差即基板位置移动量，在所述基板位置移动量为规定量以上的情况下，判定成所述基板为固定不充分，
在所述基板位置移动量小于规定量的情况下，判定成贴装异常。
8.如权利要求1至7中任一项所述的芯片贴装装置，其特征在于，
所述裸芯片供给部保持晶片环，该晶片环保持贴附有所述裸芯片的切割带，
所述贴装头从所述切割带拾取所述裸芯片。
9.如权利要求1至7中任一项所述的芯片贴装装置，其特征在于，
在所述裸芯片供给部与所述贴装部之间还具有拾取部和对准部，
所述拾取部具有具备吸附所述裸芯片的筒夹的拾取头，
所述对准部具有供所述拾取头拾取到的裸芯片载置的中间载台，
所述贴装头从所述中间载台拾取所述裸芯片。
10.一种半导体器件的制造方法，其特征在于，具有：
(a)工序，对基板进行拍摄来识别所述基板的位置；
(b)工序，将裸芯片贴装到所述基板上或已经贴装于所述基板的裸芯片上；
(c)工序，对所述基板及贴装在所述基板上的裸芯片进行拍摄来识别所述基板和贴装在所述基板上的裸芯片的位置而检查所述基板和所述裸芯片的相对位置；以及
(d)工序，基于在所述(a)工序中识别出的基板的位置和在所述(c)工序中识别出的基板的位置来诊断基板的固定状态。
11.如权利要求10所述的半导体器件的制造方法，其特征在于，
所述(d)工序中，计算出在所述(a)工序中识别出的基板的位置与在所述(c)工序中识别出的基板的位置之差即基板位置移动量，在所述基板位置移动量为规定量以上的情况下，判定成所述基板为固定不充分。
12.一种半导体器件的制造方法，其特征在于，具有：
(a)工序，对通过贴装头拾取到的裸芯片的背面进行拍摄来识别所述裸芯片的位置；
(b)工序，将所述裸芯片贴装到所述基板上或已经贴装于所述基板的裸芯片上；以及
(c)工序，基于在所述(a)中识别出的裸芯片的位置和预先录入的裸芯片的位置来诊断裸芯片的拾取偏移或裸芯片识别状态。
13.如权利要求12所述的半导体器件的制造方法，其特征在于，
所述(c)工序中，计算出在所述(a)中识别出的裸芯片的位置与预先录入的裸芯片的位置之差即裸芯片位置移动量，在所述裸芯片位置移动量为规定量以上的情况下，判定成所述裸芯片的拾取偏移或裸芯片识别不良。
14.一种半导体器件的制造方法，其特征在于，具有：
(a)工序，对基板进行拍摄来识别所述基板的位置；
(b)工序，对通过贴装头拾取到的裸芯片的背面进行拍摄来识别所述裸芯片的位置；
(c)工序，将所述裸芯片贴装到所述基板上或已经贴装于所述基板的裸芯片上；
(d)工序，对所述基板及贴装在所述基板上的裸芯片进行拍摄来识别所述基板和贴装在所述基板上的裸芯片的位置而检查所述基板和所述裸芯片的相对位置；以及
(e)工序，基于在所述(b)工序中识别出的裸芯片的位置和在所述(d)工序中识别出的裸芯片的位置来诊断基板识别及贴装状态。
15.如权利要求14所述的半导体器件的制造方法，其特征在于，
所述(e)工序中，计算出在所述(b)中识别出的裸芯片的位置与在所述(d)中识别出的裸芯片的位置之差即裸芯片位置移动量，在所述裸芯片位置移动量为规定量以上的情况下，判定成所述基板的固定不充分或贴装异常。
16.如权利要求15所述的半导体器件的制造方法，其特征在于，
所述(e)工序中，在判定成所述基板的固定不充分或贴装异常的情况下，
计算出在所述(a)工序中识别出的基板的位置与在所述(d)工序中识别出的基板的位置之差即基板位置移动量，在所述基板位置移动量为规定量以上的情况下，判定成所述基板为固定不充分，
在所述基板位置移动量小于规定量的情况下，判定成贴装异常。
CN201810258963.XA 2017-03-28 2018-03-27 芯片贴装装置及半导体器件的制造方法 Active CN108666238B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017062308A JP6818608B2 (ja) 2017-03-28 2017-03-28 ダイボンディング装置および半導体装置の製造方法
JP2017-062308 2017-03-28

Publications (2)

Publication Number Publication Date
CN108666238A true CN108666238A (zh) 2018-10-16
CN108666238B CN108666238B (zh) 2022-05-27

Family

ID=63782592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810258963.XA Active CN108666238B (zh) 2017-03-28 2018-03-27 芯片贴装装置及半导体器件的制造方法

Country Status (4)

Country Link
JP (1) JP6818608B2 (zh)
KR (1) KR102026145B1 (zh)
CN (1) CN108666238B (zh)
TW (1) TWI683374B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975152A (zh) * 2022-05-20 2022-08-30 深圳市优图科技有限公司 一种用于芯片元器件的高精度自动检测和封装一体化装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744849B (zh) * 2019-04-15 2021-11-01 日商新川股份有限公司 接合裝置以及接合頭的移動量補正方法
JP7377655B2 (ja) * 2019-09-19 2023-11-10 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7373436B2 (ja) * 2020-03-09 2023-11-02 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7570258B2 (ja) * 2021-03-08 2024-10-21 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162723A (zh) * 2006-10-12 2008-04-16 日月光半导体制造股份有限公司 微型摄影模块及其基板
JP2008172203A (ja) * 2007-11-19 2008-07-24 Hitachi High-Technologies Corp 半導体チップの選別装置
CN101252827A (zh) * 2007-02-19 2008-08-27 富士机械制造株式会社 电子电路部件安装装置及精度检查用单元
CN102472711A (zh) * 2009-07-15 2012-05-23 有限会社共同设计企画 基板检查装置
CN103187331A (zh) * 2011-12-30 2013-07-03 鸿富锦精密工业（深圳）有限公司 芯片拾取装置以及芯片贴装系统
JP2015008228A (ja) * 2013-06-25 2015-01-15 ボンドテック株式会社 基板接合方法
CN106486398A (zh) * 2015-08-31 2017-03-08 捷进科技有限公司 芯片贴装机、贴装方法及半导体器件的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06181229A (ja) * 1992-12-14 1994-06-28 Sharp Corp ダイボンド装置
JPH07141021A (ja) 1993-11-16 1995-06-02 Matsushita Electric Ind Co Ltd 動作制御装置
JP2001060795A (ja) 1999-08-20 2001-03-06 Matsushita Electric Ind Co Ltd 電子部品実装装置
JP3993114B2 (ja) * 2003-02-06 2007-10-17 株式会社新川 ダイボンディング方法及び装置
JP2010040738A (ja) * 2008-08-05 2010-02-18 Toshiba Corp 半導体装置の製造装置及び製造方法
JP5576219B2 (ja) * 2010-09-09 2014-08-20 株式会社日立ハイテクインスツルメンツ ダイボンダおよびダイボンディング方法
KR101503151B1 (ko) 2013-08-23 2015-03-16 세메스 주식회사 다이 본딩 장치 및 이를 이용한 다이 본딩 방법
JP2015076411A (ja) 2013-10-04 2015-04-20 株式会社日立ハイテクインスツルメンツ ダイボンダ
KR102238649B1 (ko) * 2014-09-16 2021-04-09 삼성전자주식회사 반도체 칩 본딩 장치
JP6470088B2 (ja) * 2015-04-02 2019-02-13 ファスフォードテクノロジ株式会社 ボンディング装置及びボンディング方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162723A (zh) * 2006-10-12 2008-04-16 日月光半导体制造股份有限公司 微型摄影模块及其基板
CN101252827A (zh) * 2007-02-19 2008-08-27 富士机械制造株式会社 电子电路部件安装装置及精度检查用单元
JP2008172203A (ja) * 2007-11-19 2008-07-24 Hitachi High-Technologies Corp 半導体チップの選別装置
CN102472711A (zh) * 2009-07-15 2012-05-23 有限会社共同设计企画 基板检查装置
CN103187331A (zh) * 2011-12-30 2013-07-03 鸿富锦精密工业（深圳）有限公司 芯片拾取装置以及芯片贴装系统
JP2015008228A (ja) * 2013-06-25 2015-01-15 ボンドテック株式会社 基板接合方法
CN106486398A (zh) * 2015-08-31 2017-03-08 捷进科技有限公司 芯片贴装机、贴装方法及半导体器件的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975152A (zh) * 2022-05-20 2022-08-30 深圳市优图科技有限公司 一种用于芯片元器件的高精度自动检测和封装一体化装置

Also Published As

Publication number Publication date
KR20180109678A (ko) 2018-10-08
KR102026145B1 (ko) 2019-09-30
TW201903910A (zh) 2019-01-16
JP2018166136A (ja) 2018-10-25
TWI683374B (zh) 2020-01-21
CN108666238B (zh) 2022-05-27
JP6818608B2 (ja) 2021-01-20

Similar Documents

Publication Publication Date Title
CN108666238A (zh) 芯片贴装装置及半导体器件的制造方法
US6492187B1 (en) Method for automatically positioning electronic die within component packages
CN106486398B (zh) 芯片贴装机、贴装方法及半导体器件的制造方法
JP6692376B2 (ja) 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法
KR102156690B1 (ko) 전자 부품의 실장 장치와 실장 방법 및 패키지 부품의 제조 방법
JP5996983B2 (ja) 電子部品装着装置
US6820792B2 (en) Die bonding equipment
KR20150109305A (ko) 반도체 패키지 핸들러
CN105845594B (zh) 检查半导体封装的印刷电路板的方法
US6337221B1 (en) Die bonding method for manufacturing fine pitch ball grid array packages
CN110289227A (zh) 芯片贴装装置及半导体器件的制造方法
US6546985B2 (en) Die bonder
US20120218402A1 (en) Component placement process and apparatus
KR100395981B1 (ko) 다이본딩 방법 및 그 장치
KR20150109132A (ko) 반도체 패키지 핸들러
CN114688974B (zh) 面板级封装中半导体裸片的贴片后检测方法和系统
CN112331582B (zh) 芯片贴装装置以及半导体器件的制造方法
KR102598549B1 (ko) 부품 관리 장치 및 부품 관리 방법
CN112530839B (zh) 芯片贴装装置以及半导体器件的制造方法
JPH01202832A (ja) 半導体製造装置のプローバー
KR20110051301A (ko) 소자핸들러
JPS60148196A (ja) 半導体装置の製造装置
JP2002368173A (ja) 電子部品の製造装置及び製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant