CN108109996B - 基于二极管的集成电路抗静电转接板及其制备方法 - Google Patents
基于二极管的集成电路抗静电转接板及其制备方法 Download PDFInfo
- Publication number
- CN108109996B CN108109996B CN201711351294.2A CN201711351294A CN108109996B CN 108109996 B CN108109996 B CN 108109996B CN 201711351294 A CN201711351294 A CN 201711351294A CN 108109996 B CN108109996 B CN 108109996B
- Authority
- CN
- China
- Prior art keywords
- adopting
- silicon
- region
- diode
- based substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 72
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 61
- 239000000463 material Substances 0.000 claims abstract description 61
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 61
- 239000010703 silicon Substances 0.000 claims abstract description 61
- 238000002955 isolation Methods 0.000 claims abstract description 56
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 claims abstract description 34
- 238000011049 filling Methods 0.000 claims abstract description 29
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 23
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 239000007769 metal material Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 97
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 23
- 229910052802 copper Inorganic materials 0.000 claims description 23
- 239000010949 copper Substances 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 21
- 238000001259 photo etching Methods 0.000 claims description 20
- 238000002161 passivation Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 16
- 150000002500 ions Chemical class 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 10
- 238000007747 plating Methods 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 229910052681 coesite Inorganic materials 0.000 claims 1
- 229910052906 cristobalite Inorganic materials 0.000 claims 1
- 229910052682 stishovite Inorganic materials 0.000 claims 1
- 229910052905 tridymite Inorganic materials 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000003292 glue Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种基于二极管的集成电路抗静电转接板及其制备方法，该制备方法包括：(a)选取硅基衬底；(b)在所述硅基衬底中第一指定区域制作二极管；(c)在所述硅基衬底中第二指定区域和第三指定区域分别制作TVS孔和隔离沟槽；(d)采用二氧化硅材料和金属材料分别对所述隔离沟槽和所述TVS孔进行填充；(e)在所述TSV孔与所述二极管上表面制作金属互连线以使所述TSV孔与所述二极管相连接；(f)去除所述硅基衬底底部部分材料，以在所述硅基衬底底部露出所述TSV孔、所述隔离沟槽及所述二极管；(g)在所述TSV孔与所述二极管下表面制作凸点。本发明提供的基于二极管的集成电路抗静电转接板，通过在TSV转接板上加工二极管作为ESD防护器件，增强了层叠封装芯片的抗静电能力。
Description
技术领域
本发明涉及半导体器件设计及制造领域，特别涉及一种基于二极管的集成电路抗静电转接板及其制备方法。
背景技术
目前为止集成电路的特征尺寸已经低至7nm，在单个芯片上集成的晶体管数量已经到达百亿级别，伴随百亿级别的晶体管数量的要求，片上资源和互连线长度问题成为现今集成电路领域发展的瓶颈，3D集成电路被认为是未来集成电路的发展方向，它原有电路的基础上，在Z轴上层叠，以求在最小的面积上集成更多的功能，这种方法克服了原有集成度的限制，采用新兴技术硅片通孔(Through Silicon Vias，简称TSV)，大幅度的提高了集成电路的性能，降低线上延迟，减小芯片功耗。
在半导体行业里面，随着集成电路集成度的提高以及器件特征尺寸的减小，集成电路中静电放电引起的潜在性损坏已经变得越来越明显。据有关报道，集成电路领域的故障中有近35％的故障是由静电释放(Electro-Static discharge，简称ESD)所引发的，因此芯片内部都设计有ESD保护结构来提高器件的可靠性。然而不同芯片的的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力，因此如何提高基于TSV工艺的3D集成电路的抗静电能力成为半导体行业亟待解决的问题。
发明内容
为解决现有技术存在的技术缺陷和不足，本发明提出一种可以提高集成电路的抗静电能力的转接板及其制备方法。
在本发明的一个实施例中提供了一种基于二极管的集成电路抗静电转接板的制备方法。该制备方法包括：
(a)选取硅基衬底；
(b)在所述硅基衬底中第一指定区域制作二极管；
(c)在所述硅基衬底中第二指定区域和第三指定区域分别制作TVS孔和隔离沟槽；
(d)采用二氧化硅材料和金属材料分别对所述隔离沟槽和所述TVS孔进行填充；
(e)在所述TSV孔与所述二极管上表面制作金属互连线以使所述TSV孔与所述二极管相连接；
(f)去除所述硅基衬底底部部分材料，以在所述硅基衬底底部露出所述TSV孔、所述隔离沟槽及所述二极管；
(g)在所述TSV孔与所述二极管下表面制作凸点。
在本发明的一个实施例中，所述硅基衬底的掺杂浓度为3×1014～5×1017cm-3。
在本发明的一个实施例中，步骤(b)包括：
(b1)采用光刻工艺，在所述硅基衬底上表面制作第一离子待注入区域；
(b2)采用带胶离子注入工艺，通过所述第一离子待注入区域掺入硼以在所述硅基衬底中形成P+区域；
(b3)采用光刻工艺，在所述硅基衬底下表面制作第二离子待注入区域；
(b4)采用带胶离子注入工艺，通过所述第二离子待注入区域掺入磷以在所述硅基衬底中形成N+区域；
(b5)在950～1100℃温度下，将包括所述P+区域、所述N+区域的整个材料进行退火处理，以激活所述P+区域与所述N+区域中掺入的杂质；其中，所述P+区域、所述N+区域及所述P+区域与所述N+区域之间的所述硅基衬底形成二极管结构。
在本发明的一个实施例中，步骤(c)包括：
(c1)采用光刻工艺，在所述硅基衬底上制作第一待刻蚀区域与第二待刻蚀区域；
(c2)采用深度反应离子刻蚀工艺，在所述第一待刻蚀区域与所述第二待刻蚀区域刻蚀所述硅基衬底，分别形成所述TSV孔与所述隔离沟槽；
(c3)采用等离子增强化学气相淀积工艺，在所述TSV孔与隔离沟槽内壁淀积二氧化硅材料作为绝缘层；
(c4)采用湿法刻蚀工艺，选择性刻蚀所述氧化层以使所述TSV孔与所述隔离沟槽的内壁平整。
在本发明的一个实施例中，步骤(d)包括：
(d11)采用光刻工艺，在所述隔离沟槽表面形成第一填充区域；
(d12)在690～710℃的温度下，采用化学气相淀积工艺，通过所述第一填充区域在所述隔离沟槽中填充二氧化硅材料。
在本发明的一个实施例中，步骤(d)还包括：
(d21)采用光刻工艺，在所述TSV孔表面形成第二填充区域；
(d22)采用物理气相淀积工艺，通过所述第二填充区域在所述TSV孔中填充铜材料。
在本发明的一个实施例中，步骤(e)包括：
(e1)采用等离子增强化学气相淀积工艺，在包括所述TSV孔、所述隔离沟槽及所述P+区域的整个材料上表面淀积二氧化硅材料作为第一钝化层；
(e2)采用干法刻蚀工艺，选择性刻蚀所述第一钝化层，在所述TSV孔与所述P+区域表面形成第一插塞孔；
(e3)采用化学气相淀积工艺，在所述第一插塞孔中淀积钨材料作为第一插塞；
(e4)采用电化学镀铜工艺，在所述第一插塞表面生长铜材料作为金属互连线以使所述TSV孔与所述二极管相连接。
在本发明的一个实施例中，步骤(f)包括：
(f1)采用机械磨削工艺，对所述硅基衬底进行减薄处理；
(f2)采用化学机械抛光工艺，对所述硅基衬底底部进行平整化处理，以露出所述TSV孔、所述隔离沟槽及所述二极管。
在本发明的一个实施例中，步骤(g)包括：
(g1)采用等离子增强化学气相淀积工艺，在包括所述TSV孔、所述隔离沟槽及所述N+区域的整个材料下表面淀积二氧化硅材料作为第二钝化层；
(g2)采用干法刻蚀工艺，选择性刻蚀所述第二钝化层，在所述TSV孔与所述N+区域表面形成第二插塞孔；
(g3)采用化学气相淀积工艺，在所述第二插塞孔中淀积钨材料作为第二插塞；
(g4)采用电化学镀铜工艺，在述第二插塞表面生长铜材料作为凸点。
在本发明的另一个实施例中，提供了一种基于二极管的集成电路抗静电转接板，该转接板包括：衬底、TSV孔、隔离槽、二极管、插塞、金属互连线、凸点及钝化层；其中，所述转接板由上述任一项所述的方法制备形成。
与现有技术相比，本发明至少具有以下有益效果：
1、本发明提供的集成电路抗静电转接板的制备工艺，其工艺步骤简单，可行性高；
2、本发明提供的集成电路抗静电转接板，通过在TSV转接板上加工二极管作为ESD防护器件，增强了层叠封装芯片的抗静电能力；此外，上述二极管周围采用上下贯通的隔离沟槽，具有较小的漏电流和寄生电容。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种基于二极管的集成电路抗静电转接板的制备方法流程图；
图2a-图2g为本发明实施例提供的一种基于二极管的集成电路抗静电转接板的制备方法示意图；
图3为本发明实施例提供的一种基于二极管的集成电路抗静电转接板的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种基于二极管的集成电路抗静电转接板的制备方法流程图，该制备方法包括：
(a)选取硅基衬底；
(b)在所述硅基衬底中第一指定区域制作二极管；
(c)在所述硅基衬底中第二指定区域和第三指定区域分别制作TVS孔和隔离沟槽；
(d)采用二氧化硅材料和金属材料分别对所述隔离沟槽和所述TVS孔进行填充；
(e)在所述TSV孔与所述二极管上表面制作金属互连线以使所述TSV孔与所述二极管相连接；
(f)去除所述硅基衬底底部部分材料，以在所述硅基衬底底部露出所述TSV孔、所述隔离沟槽及所述二极管；
(g)在所述TSV孔与所述二极管下表面制作凸点。
其中，所述硅基衬底的掺杂浓度为3×1014～5×1017cm-3。
步骤(b)可以包括：
(b1)采用光刻工艺，在所述硅基衬底上表面制作第一离子待注入区域；
(b2)采用带胶离子注入工艺，通过所述第一离子待注入区域掺入硼以在所述硅基衬底中形成P+区域；
(b3)采用光刻工艺，在所述硅基衬底下表面制作第二离子待注入区域；
(b4)采用带胶离子注入工艺，通过所述第二离子待注入区域掺入磷以在所述硅基衬底中形成N+区域；
(b5)在950～1100℃温度下，将包括所述P+区域、所述N+区域的整个材料进行退火处理，以激活所述P+区域与所述N+区域中掺入的杂质；其中，所述P+区域、所述N+区域及所述P+区域与所述N+区域之间的所述硅基衬底形成二极管结构。
步骤(c)可以包括：
(c1)采用光刻工艺，在所述硅基衬底上制作第一待刻蚀区域与第二待刻蚀区域；
(c2)采用深度反应离子刻蚀工艺，在所述第一待刻蚀区域与所述第二待刻蚀区域刻蚀所述硅基衬底，分别形成所述TSV孔与所述隔离沟槽；
(c3)采用等离子增强化学气相淀积工艺，在所述TSV孔与隔离沟槽内壁淀积二氧化硅材料作为绝缘层；
(c4)采用湿法刻蚀工艺，选择性刻蚀所述氧化层以使所述TSV孔与所述隔离沟槽的内壁平整。
步骤(d)可以包括：
(d11)采用光刻工艺，在所述隔离沟槽表面形成第一填充区域；
(d12)在690～710℃的温度下，采用化学气相淀积工艺，通过所述第一填充区域在所述隔离沟槽中填充二氧化硅材料。
步骤(d)还可以包括：
(d21)采用光刻工艺，在所述TSV孔表面形成第二填充区域；
(d22)采用物理气相淀积工艺，通过所述第二填充区域在所述TSV孔中填充铜材料。
步骤(e)可以包括：
(e1)采用等离子增强化学气相淀积工艺，在包括所述TSV孔、所述隔离沟槽及所述P+区域的整个材料上表面淀积二氧化硅材料作为第一钝化层；
(e2)采用干法刻蚀工艺，选择性刻蚀所述第一钝化层，在所述TSV孔与所述P+区域表面形成第一插塞孔；
(e3)采用化学气相淀积工艺，在所述第一插塞孔中淀积钨材料作为第一插塞；
(e4)采用电化学镀铜工艺，在所述第一插塞表面生长铜材料作为金属互连线以使所述TSV孔与所述二极管相连接。
步骤(f)可以包括：
(f1)采用机械磨削工艺，对所述硅基衬底进行减薄处理；
(f2)采用化学机械抛光工艺，对所述硅基衬底底部进行平整化处理，以露出所述TSV孔、所述隔离沟槽及所述二极管。
步骤(g)可以包括：
(g1)采用等离子增强化学气相淀积工艺，在包括所述TSV孔、所述隔离沟槽及所述N+区域的整个材料下表面淀积二氧化硅材料作为第二钝化层；
(g2)采用干法刻蚀工艺，选择性刻蚀所述第二钝化层，在所述TSV孔与所述N+区域表面形成第二插塞孔；
(g3)采用化学气相淀积工艺，在所述第二插塞孔中淀积钨材料作为第二插塞；
(g4)采用电化学镀铜工艺，在述第二插塞表面生长铜材料作为凸点。
本实施例提供的基于二极管的集成电路抗静电转接板的制备方法，通过在TSV转接板上加工二极管作为ESD防护器件，增强了层叠封装集成电路芯片的抗静电能力；此外，该制备方法相对简单，可行性高。
实施例二
本实施例是在实施例一的基础上对本发明的实现方式进行说明。
具体的，请参见图2a～图2g，图2a～图2g为本发明实施例提供的一种基于二极管的集成电路抗静电转接板的制备方法示意图，该制备方法包括如下步骤：
S1、选取衬底201，如图2a所示。
其中，衬底201的厚度为450～550μm，掺杂类型可以为N型也可以为P型，掺杂浓度为3×1014～5×1017cm-3，此外，该衬底201晶向可以是(100)或者(110)或者(111)，此处不做任何限制。
S2、在所述硅基衬底201中第一指定区域制作二极管202；如图2b所示。具体的，S2可以包括如下步骤：
S21、采用光刻工艺，在所述硅基衬底上表面制作第一离子待注入区域；
S22、采用带胶离子注入工艺，通过所述第一离子待注入区域掺入硼以在所述硅基衬底中形成P+区域2021；
S23、采用光刻工艺，在所述硅基衬底下表面制作第二离子待注入区域；
S24、采用带胶离子注入工艺，通过所述第二离子待注入区域掺入磷以在所述硅基衬底中形成N+区域2022；
S25、在950～1100℃温度下，将包括所述P+区域2021、所述N+区域2022的整个材料进行退火处理，以激活所述P+区域与所述N+区域中掺入的杂质；其中，所述P+区域、所述N+区域及所述P+区域与所述N+区域之间的所述硅基衬底形成二极管结构。
S3、在所述硅基衬底201中第二指定区域和第三指定区域分别制作TVS孔203和隔离沟槽204，如图2c所示。具体的，S3可以包括如下步骤：
S31、采用光刻工艺，在所述硅基衬底上制作第一待刻蚀区域与第二待刻蚀区域；
S32、采用深度反应离子刻蚀工艺，在所述第一待刻蚀区域与所述第二待刻蚀区域刻蚀所述硅基衬底201，分别形成所述TSV孔203与所述隔离沟槽204；
S33、采用等离子增强化学气相淀积工艺，在所述TSV孔203与隔离沟槽204内壁淀积二氧化硅材料作为绝缘层；
S34、采用湿法刻蚀工艺，选择性刻蚀所述氧化层以使所述TSV孔203与所述隔离沟槽204的内壁平整；通过该步骤，可以防止TSV孔203侧壁突起形成电场集中区域。
S4、采用二氧化硅材料和铜材料分别对所述TVS孔203和所述隔离沟槽204进行填充；如图2d所示。具体的，S4可以包括如下步骤：
S41、采用光刻工艺，在所述隔离沟槽表面形成第一填充区域；
S42、在690～710℃的温度下，采用化学气相淀积工艺，通过所述第一填充区域在所述隔离沟槽中填充二氧化硅材料；
S43、采用光刻工艺，在所述TSV孔表面形成第二填充区域；
S44、采用物理气相淀积工艺，通过所述第二填充区域在所述TSV孔中填充铜材料。
S5、在所述TSV孔203与所述二极管202上表面制作金属互连线205以使所述TSV孔203与所述二极管202相连接，如图2e所示。具体的，S5可以包括如下步骤：
S51、在所述TSV孔203与所述二极管202上表面淀积二氧化硅材料作为第一钝化层206，选择性刻蚀所述第一钝化层206，在所述TSV孔202与所述二极管202上表面形成第一插塞孔；在所述第一插塞孔中淀积钨材料作为第一插塞207；
S52、采用电化学镀铜工艺，在所述第一插塞207表面生长铜材料作为金属互连线以使所述TSV孔与所述二极管202相连接；其中，同时可利用金属互连线围绕成螺旋状而使其具有电感的特性以更好用于射频集成电路的静电防护。
S6、去除所述衬底201底部部分材料，以在所述衬底201底部露出所述TSV孔203、所述隔离沟槽204及所述二极管202；如图2f所示。具体的，S6、可以包括：
S61、采用机械磨削工艺，对所述衬底201下表面进行减薄处理；
S62、采用化学机械抛光工艺，对所述衬底201下表面进行平整化处理，以在所述衬底201底部露出所述TSV孔203、所述隔离沟槽204及所述二极管202。经该步骤处理过后，衬底201的厚度为300～400μm。
S7、在所述TSV孔203与所述二极管202下表面制作凸点208，如图2g所示。具体的，S7可以包括：
S71、在所述TSV孔203与所述二极管202下表面淀积二氧化硅材料作为第二钝化层209，选择性刻蚀所述第二钝化层209，在所述TSV孔203与所述二极管202下表面形成第二插塞孔；在所述第二插塞孔中淀积铜材料作为第二插塞210；
S72、在所述TSV孔203与所述二极管202下表面的第二插塞210上淀积铜材料作为凸点208。
需要说明的是，隔离沟槽是为了隔断二极管与转接板中其他结构的连接，故隔离沟槽可以制作为封闭结构(例如环状结构)并贯穿衬底材料，二极管位于该封闭结构内部。
本实施例提供的基于二极管的集成电路抗静电转接板的制备方法，通过在TSV转接板上制作二极管作为ESD防护器件，增强了集成电路的的抗静电能力；另外，上述二极管周围采用上下贯通的隔离沟槽，具有较小的漏电流和寄生电容。
实施例三
本实施例是以上述实施例所述的制备方法为基础，重点对基于二极管的集成电路抗静电转接板的结构进行描述。
请参照图3，图3为本发明实施例提供的一种基于二极管的集成电路抗静电转接板的结构示意图。该基于二极管的集成电路抗静电转接板采用上述实施例所述的制备方法制备形成。具体地，该转接板300包括：衬底301、TSV孔302、隔离槽303、二极管304、插塞305、金属互连线306、凸点307及钝化层308；其中，TSV孔302中填充铜材料，隔离槽303中填充二氧化硅材料。
本实施例提供的基于二极管的集成电路抗静电转接板，通过在转接板中制作二极管作为ESD防护器件，增强了集成电路的的抗静电能力；此外，通过在二极管周围设置上下贯通的隔离沟槽，可以减小转接板的漏电流和寄生电容。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (9)
1.一种基于二极管的集成电路抗静电转接板的制备方法，其特征在于，包括：
(a)选取硅基衬底；
(b)在所述硅基衬底中第一指定区域制作二极管，步骤(b)包括：
(b1)采用光刻工艺，在所述硅基衬底上表面制作第一离子待注入区域；
(b2)采用带胶离子注入工艺，通过所述第一离子待注入区域掺入硼以在所述硅基衬底中形成P+区域；
(b3)采用光刻工艺，在所述硅基衬底下表面制作第二离子待注入区域；
(b4)采用带胶离子注入工艺，通过所述第二离子待注入区域掺入磷以在所述硅基衬底中形成N+区域；
(b5)在950～1100℃温度下，将包括所述P+区域、所述N+区域的整个材料进行退火处理，以激活所述P+区域与所述N+区域中掺入的杂质；其中，所述P+区域、所述N+区域及所述P+区域与所述N+区域之间的所述硅基衬底形成二极管结构；
(c)在所述硅基衬底中第二指定区域和第三指定区域分别制作TSV孔和隔离沟槽，所述TSV孔与所述隔离沟槽的深度一致，所述隔离沟槽位于所述TSV孔与所述二极管之间；
(d)采用二氧化硅材料和金属材料分别对所述隔离沟槽和所述TSV孔进行填充；
(e)在所述TSV孔与所述二极管上表面制作金属互连线以使所述TSV孔与所述二极管相连接，所述金属互连线围绕成螺旋状；
(f)去除所述硅基衬底底部部分材料，以在所述硅基衬底底部露出所述TSV孔、所述隔离沟槽及所述二极管；
(g)在所述TSV孔与所述二极管下表面制作凸点；
所述隔离沟槽内填充有SiO2，所述二极管周边被SiO2绝缘层包围，所述TSV孔内填充有铜材料。
2.根据权利要求1所述的制备方法，其特征在于，所述硅基衬底的掺杂浓度为3×1014～5×1017cm-3。
3.根据权利要求1所述的制备方法，其特征在于，步骤(c)包括：
(c1)采用光刻工艺，在所述硅基衬底上制作第一待刻蚀区域与第二待刻蚀区域；
(c2)采用深度反应离子刻蚀工艺，在所述第一待刻蚀区域与所述第二待刻蚀区域刻蚀所述硅基衬底，分别形成所述TSV孔与所述隔离沟槽；
(c3)采用等离子增强化学气相淀积工艺，在所述TSV孔与隔离沟槽内壁淀积二氧化硅材料作为绝缘层；
(c4)采用湿法刻蚀工艺，选择性刻蚀所述氧化层以使所述TSV孔与所述隔离沟槽的内壁平整。
4.根据权利要求3所述的制备方法，其特征在于，步骤(d)包括：
(d11)采用光刻工艺，在所述隔离沟槽表面形成第一填充区域；
(d12)在690～710℃的温度下，采用化学气相淀积工艺，通过所述第一填充区域在所述隔离沟槽中填充二氧化硅材料。
5.根据权利要求4所述的制备方法，其特征在于，步骤(d)还包括：
(d21)采用光刻工艺，在所述TSV孔表面形成第二填充区域；
(d22)采用物理气相淀积工艺，通过所述第二填充区域在所述TSV孔中填充铜材料。
6.根据权利要求5所述的制备方法，其特征在于，步骤(e)包括：
(e1)采用等离子增强化学气相淀积工艺，在包括所述TSV孔、所述隔离沟槽及所述P+区域的整个材料上表面淀积二氧化硅材料作为第一钝化层；
(e2)采用干法刻蚀工艺，选择性刻蚀所述第一钝化层，在所述TSV孔与所述P+区域表面形成第一插塞孔；
(e3)采用化学气相淀积工艺，在所述第一插塞孔中淀积钨材料作为第一插塞；
(e4)采用电化学镀铜工艺，在所述第一插塞表面生长铜材料作为金属互连线以使所述TSV孔与所述二极管相连接。
7.根据权利要求6所述的制备方法，其特征在于，步骤(f)包括：
(f1)采用机械磨削工艺，对所述硅基衬底进行减薄处理；
(f2)采用化学机械抛光工艺，对所述硅基衬底底部进行平整化处理，以露出所述TSV孔、所述隔离沟槽及所述二极管。
8.根据权利要求7所述的制备方法，其特征在于，步骤(g)包括：
(g1)采用等离子增强化学气相淀积工艺，在包括所述TSV孔、所述隔离沟槽及所述N+区域的整个材料下表面淀积二氧化硅材料作为第二钝化层；
(g2)采用干法刻蚀工艺，选择性刻蚀所述第二钝化层，在所述TSV孔与所述N+区域表面形成第二插塞孔；
(g3)采用化学气相淀积工艺，在所述第二插塞孔中淀积钨材料作为第二插塞；
(g4)采用电化学镀铜工艺，在述第二插塞表面生长铜材料作为凸点。
9.一种基于二极管的集成电路抗静电转接板，其特征在于，包括硅基衬底、TSV孔、隔离槽、二极管、插塞、金属互连线、凸点及钝化层；其中，所述转接板由权利要求1～8任一项所述的方法制备形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711351294.2A CN108109996B (zh) | 2017-12-15 | 2017-12-15 | 基于二极管的集成电路抗静电转接板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711351294.2A CN108109996B (zh) | 2017-12-15 | 2017-12-15 | 基于二极管的集成电路抗静电转接板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108109996A CN108109996A (zh) | 2018-06-01 |
| CN108109996B true CN108109996B (zh) | 2021-06-22 |
Family
ID=62217313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711351294.2A Active CN108109996B (zh) | 2017-12-15 | 2017-12-15 | 基于二极管的集成电路抗静电转接板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108109996B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117795688A (zh) * | 2021-07-13 | 2024-03-29 | 任耐特公司 | 薄膜半导体开关器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1841651A (zh) * | 2005-03-29 | 2006-10-04 | 三洋电机株式会社 | 半导体装置的制造方法 |
| TW201036137A (en) * | 2009-03-20 | 2010-10-01 | Ind Tech Res Inst | ESD structure for 3D IC TSV device |
| US8441104B1 (en) * | 2011-11-16 | 2013-05-14 | Analog Devices, Inc. | Electrical overstress protection using through-silicon-via (TSV) |
| CN206022362U (zh) * | 2016-08-27 | 2017-03-15 | 上海长园维安微电子有限公司 | 沟槽引出的集成型低压双向瞬时电压抑制器 |
| WO2017048219A1 (en) * | 2015-09-14 | 2017-03-23 | Intel IP Corporation | Advanced node cost reduction by esd interposer |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200618248A (en) * | 2004-04-30 | 2006-06-01 | Wj Communications Inc | ESD protection structure with sige bjt devices |
| US8232625B2 (en) * | 2009-03-26 | 2012-07-31 | International Business Machines Corporation | ESD network circuit with a through wafer via structure and a method of manufacture |
| JP4924685B2 (ja) * | 2009-09-23 | 2012-04-25 | 株式会社デンソー | 半導体装置及びその製造方法 |
| JP2014165358A (ja) * | 2013-02-26 | 2014-09-08 | Panasonic Corp | 半導体装置及びその製造方法 |
| US9093462B2 (en) * | 2013-05-06 | 2015-07-28 | Qualcomm Incorporated | Electrostatic discharge diode |
| EP2913847B1 (en) * | 2014-02-28 | 2018-04-18 | LFoundry S.r.l. | Method of fabricating a semiconductor device and semiconductor product |
-
2017
- 2017-12-15 CN CN201711351294.2A patent/CN108109996B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1841651A (zh) * | 2005-03-29 | 2006-10-04 | 三洋电机株式会社 | 半导体装置的制造方法 |
| TW201036137A (en) * | 2009-03-20 | 2010-10-01 | Ind Tech Res Inst | ESD structure for 3D IC TSV device |
| US8441104B1 (en) * | 2011-11-16 | 2013-05-14 | Analog Devices, Inc. | Electrical overstress protection using through-silicon-via (TSV) |
| WO2017048219A1 (en) * | 2015-09-14 | 2017-03-23 | Intel IP Corporation | Advanced node cost reduction by esd interposer |
| CN206022362U (zh) * | 2016-08-27 | 2017-03-15 | 上海长园维安微电子有限公司 | 沟槽引出的集成型低压双向瞬时电压抑制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108109996A (zh) | 2018-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7532534B2 (ja) | バックサイドソースコンタクトを備える３次元メモリデバイスを形成するための方法 | |
| CN102386240B (zh) | 圆柱形嵌入式电容器 | |
| US10916468B2 (en) | Semiconductor device with buried local interconnects | |
| KR101791730B1 (ko) | 반도체 구조 및 그 제조 방법 | |
| CN108109957B (zh) | 系统级封装抗静电转接板 | |
| US9257337B2 (en) | Semiconductor structure and manufacturing method thereof | |
| CN108109996B (zh) | 基于二极管的集成电路抗静电转接板及其制备方法 | |
| TWI645531B (zh) | 用於減少矽穿孔（ｔｓｖ）電容變異性之具有改良基板接觸的矽穿孔 | |
| CN108109953B (zh) | 用于系统级封装的tsv转接板 | |
| CN108122889B (zh) | 基于横向二极管的tsv转接板 | |
| CN108109959B (zh) | 基于bjt的集成电路抗静电转接板及其制备方法 | |
| US9478464B2 (en) | Method for manufacturing through-hole silicon via | |
| CN108321155B (zh) | 基于bjt的集成电路抗静电转接板 | |
| CN108091623B (zh) | 基于bjt的系统级封装抗静电转接板 | |
| CN208256669U (zh) | 用于系统级封装的tsv转接板 | |
| CN208422908U (zh) | 基于bjt的系统级封装抗静电转接板 | |
| CN208256668U (zh) | 用于系统级封装的防静电装置 | |
| TWI809463B (zh) | 具有冠狀結構與互連部之下電容器電極的半導體元件結構的製備方法 | |
| CN108054157B (zh) | 用于系统级封装的tsv转接板 | |
| CN106558533B (zh) | 导电插塞结构的形成方法 | |
| CN208315547U (zh) | 基于bjt的集成电路抗静电转接板 | |
| CN107994000B (zh) | 用于系统级封装的tsv转接板及其制备方法 | |
| CN108063115B (zh) | 用于系统级封装的tsv转接板及其制备方法 | |
| CN108109989A (zh) | 集成电路转接板 | |
| CN103367307B (zh) | 穿硅通孔与其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231110 Address after: Room 305, Unit 1, Building 1, No. 17 Qinyuan Road, Songshan Lake Park, Dongguan City, Guangdong Province, 523000 Patentee after: DONGGUAN NANJING ELECTRONICS LTD. Address before: 710065 Xi'an new hi tech Zone, Shaanxi, No. 86 Gaoxin Road, No. second, 1 units, 22 stories, 12202 rooms, 51, B block. Patentee before: XI'AN CREATION KEJI Co.,Ltd. |
|
| TR01 | Transfer of patent right |