[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI645531B - 用於減少矽穿孔（ｔｓｖ）電容變異性之具有改良基板接觸的矽穿孔 - Google Patents

用於減少矽穿孔（ｔｓｖ）電容變異性之具有改良基板接觸的矽穿孔 Download PDF

Info

Publication number
TWI645531B
TWI645531B TW106109918A TW106109918A TWI645531B TW I645531 B TWI645531 B TW I645531B TW 106109918 A TW106109918 A TW 106109918A TW 106109918 A TW106109918 A TW 106109918A TW I645531 B TWI645531 B TW I645531B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
type
contact
item
Prior art date
Application number
TW106109918A
Other languages
English (en)
Other versions
TW201834178A (zh
Inventor
約翰Ｍ 沙法蘭
喬卓尼亞Ｎ 恩杜馬洛
劉覺
沙米 羅森布特
千卓席哈倫 柯蘭達門
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201834178A publication Critical patent/TW201834178A/zh
Application granted granted Critical
Publication of TWI645531B publication Critical patent/TWI645531B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露係關於半導體結構，並且更尤指具有改良型基板接觸之貫穿矽通孔(TSV)結構及製造方法。該基板結構包括：第一物種類型之基板；位在該基板上之一層不同物種類型；貫穿該基板所形成、並包含絕緣體側壁及導電填充材料之貫穿基板通孔；相鄰該貫穿基板通孔之第二物種類型；與該層不同物種類型電接觸之第一接觸；以及與該貫穿基板通孔之該導電填充材料電接觸之第二接觸。

Description

用於減少矽穿孔(TSV)電容變異性之具有改良基板接觸的矽穿孔
本揭露係關於半導體結構，並且更尤指具有改良型基板接觸之貫穿矽通孔(through-silicon via；TSV)結構及製造方法。
貫孔乃是一種介於實體電子電路中諸配線結構(例如：諸配線層)之間的電連接，其貫穿一或多個相鄰的層之平面。舉例而言，在積體電路設計中，貫孔是絕緣氧化物層中的小型開口，在不同配線層之間提供導電性連接。將最下層的金屬連接至擴散或多晶之貫孔一般稱為「接觸」。貫穿矽通孔(TSV)乃是一種完全通過矽晶圓或晶粒之垂直電連接(貫孔)。
TSV電漿處理造成相鄰於TSV之半導體(矽)材料出現空乏區。此空乏導致基板接觸不良，而且還造成TSV之電氣特性出現變異性。此變異性影響攜載中至高頻 信號的能力。更具體地說，TSV程序產生MOS電容器與TSV氧化物電容器串聯現象。半導體(矽)基板中的空乏/反轉現象使TSV(其用於攜載高頻信號)之阻抗增加。儘管氧化物電容因幾何形態而固定，串聯電容仍隨著摻雜與處理而變。
在本揭露之一態樣中，一種結構包含：第一物種類型之基板；一層不同物種類型，位在該基板上；貫穿基板通孔，貫穿該基板所形成、並包含絕緣體側壁及導電填充材料基板；第二物種類型，相鄰該貫穿基板通孔；與第一接觸，該層不同物種類型電接觸；以及第二接觸，與該貫穿基板通孔之該導電填充材料電接觸。
在本揭露之一態樣中，一種結構包含：p型基板；N+層，位在該基板上；貫穿基板通孔，貫穿該基板所形成、並包含絕緣體側壁及導電填充材料、且藉由n型物種所圍繞基板；第一接觸，與該N+層直接電接觸、並藉由該絕緣體側壁與該導電填充材料隔離；以及第二接觸，與該貫穿基板通孔之該導電填充材料電接觸。
在本揭露之一態樣中，一種方法包含：形成位在該基板上之一層第一物種類型；在形成貫孔結構期間將該基板從第一材料類型轉換成第二材料類型；形成與該層第一物種類型直接電接觸之第一接觸；以及形成與該貫孔結構之導電填充材料電接觸之第二接觸。
10‧‧‧結構
12‧‧‧基板或半導體基板
14‧‧‧N+層
16‧‧‧貫孔結構
16'‧‧‧貫穿矽通孔(TSV)
18‧‧‧n型材料、n型半導體或TSV N+層
20‧‧‧絕緣體材料或絕緣體層
22‧‧‧導電材料
24‧‧‧絕緣體層
26a‧‧‧接觸
26b‧‧‧接觸
本揭露乃是藉由本揭露例示性具體實施例的非限制性實施例，參照註記的複數個圖式，在以下詳細說明中作說明。
第1圖根據本揭露之態樣，展示具有N型植入物層之半導體基板。
第2圖根據本揭露之態樣，展示除了其它特徵以外還具有N+轉換之貫孔結構。
第3圖根據本揭露之態樣，展示填充有絕緣體及導電材料之貫孔結構。
第4圖根據本揭露之態樣，展示使受填充貫孔結構與N型植入物層接觸之接觸。
第5圖展示第4圖中代表性所示結構與習知貫穿矽通孔結構之間的電容變異性比較圖。
本揭露係關於半導體結構，並且更尤指具有改良型基板接觸之貫穿矽通孔(TSV)結構及製造方法。更具體地說，本文中所述的TSV結構提供用於使晶粒間及跨佈所有頻率之TSV電容變異性減少之改良型接觸。因此，且有助益的是，對於因TSV電漿蝕刻程序而使p型半導體(矽)基板轉換成n型所造成的TSV阻抗變異性，本文中所述的TSV結構提供一種解決方案。
TSV之電容可隨著不同晶圓及不同晶粒而變。舉例而言，TSV若是藉由BOSCH程序所製造，發現p型半導體(矽)基板會轉換成n型半導體(矽)。這乃藉由掃描 電容顯微術(Scanning Capacitance Microscopy；SCM)而得到確認，假設前提是，硼錯合物(例如：n型物種)表現與n型雜質相似。此外，C-V特性分析顯示半導體(矽)中存在N型層。然而，藉由利用本文中所述之N型植入物層，現有可能對TSV附近的基板產生改良型接觸。具體而言，N型植入物層產生均勻的TSV電容。
本揭露之具有改良型基板接觸之TSV結構可使用若干不同工具按照若干方式來製造。不過，一般來說，該等方法及工具係用於形成微米及奈米級尺寸的結構。用於製造本揭露之具有改良型基板接觸之TSV結構的方法(即技術)已獲得積體電路(IC)技術採用。舉例而言，此等結構乃建置於晶圓上，並且在晶圓的頂端藉由光微影製程所圖案化之材料膜中實現。特別的是，製作該等具有改良型基板接觸之TSV結構使用了三個基本建構塊：(i)在基板上沉積材料薄膜，(ii)藉由光微影成像術在膜上塗敷圖案化遮罩，以及(iii)選擇性地對遮罩進行膜之蝕刻。
第1圖根據本揭露之態樣，展示具有N型植入物之半導體基板。更具體地說，第1圖中所示的結構10包括半導體基板12。在具體實施例中，基板12可以是由任何合適的含Si材料所組成之p型基板，包括但不侷限於Si、SiGe、SiGeC及SiC，這裡僅列舉數例。舉例來說，基板12可以是主體(bulk)基板或絕緣體上矽(SOI)基板。
在具體實施例中，N+層14乃是在基板12中形成，較佳是在TSV圖案化及接觸形成之區域中形成。 在SOI實施例中，N+層14會在絕緣體層(例如：埋置型氧化物層)下面形成。亦即，在SOI實作態樣中，舉例而言，N帶部(N-band)植入物是在埋置型氧化物絕緣體下面建立，並且毗連藉由TSV插置程序所建立之n層。
在更特定具體實施例中，N+層14可使用n型植入物，例如砷及磷，藉由離子佈植程序或擴散層程序所形成。在具體實施例中，離子佈植程序將會是產生N+層14(例如：N+帶部層14)之深離子佈植。如所屬技術領域中具有通常知識者應該理解的是，離子之能量、以及靶材(例如：基板12)之離子物種與組成判定基板12中離子的穿透深度。舉例而言，離子佈植程序的典型離子能量的範圍可以是1keV至10keV；但其它能量也在本文的考量範圍內。離子佈植的深度會導致再穿透數奈米，例如：介於約10nm至約1μm之間。
在第2圖中，貫孔結構16是在基板12中使用標準蝕刻程序所形成，該等標準蝕刻程序將p型基板12轉換成相鄰於貫孔結構16之n型材料18。更具體地說，在具體實施例中，形成貫孔結構16所藉用的是反應性離子蝕刻(reactive ion etching；RIE)程序，並且更特別的是要藉用BOSCH程序，例如：脈衝式或經時間多工處理之蝕刻程序，此程序在兩種模式之間反復交替，用以得到幾乎垂直的貫孔結構16。
舉更特定的實施例來說，在第一模式中，進行標準、幾乎等向性之電漿蝕刻，例如：六氟化硫(SF6)， 後面跟著沉積化學惰性鈍化層(使用例如C4F8(八氟環丁烷)來源氣體，用以產生類似於聚四氟乙烯(Teflon)之物質)之第二模式。在具體實施例中，鈍化層將會保護基板12免於化學侵蝕，並且防止進一步蝕刻基板12。據信在第一模式中，電漿含有從幾乎垂直方向侵蝕基板12之離子，將p型基板轉換成相鄰於貫孔結構16之n型半導體(矽)18，例如：貫孔結構16之底端及側壁。相鄰於貫孔結構16之n型半導體(矽)18與N+層14電氣且直接接觸。此蝕刻/沉積步驟反覆進行許多次，導致僅在受蝕刻凹坑之底端處進行大量非常小的等向性蝕刻步驟。
如第3圖所示，貫孔結構16與絕緣體材料20排齊，並且填充有導電材料22。在具體實施例中，絕緣體材料20是氧化物材料，乃使用習知沉積方法所沉積。舉例而言，絕緣體材料20可藉由化學氣相沉積(chemical vapor deposition；CVD)在貫孔結構16之側壁及底端上沉積。襯墊(liner)沉積過後，可在貫孔結構16中沉積導電材料22，例如：銅、鎢、鋁等。導電材料22可藉由習知的CVD程序來沉積，後面跟著化學機械研磨(chemical mechanical polishing；CMP)，用以將導電材料22及絕緣體材料20從基板12之表面移除。在具體實施例中，絕緣體材料20將會在導電材料22與N+層14之間提供電隔離。
如第4圖所示，基板12之背面經由薄化程序，例如：研磨程序，用以形成貫穿矽通孔16'。基板12之正面上沉積絕緣體層24，例如：層間介電層，而基板12 中形成接觸26a及26b，分別接觸N+層14及TSV 16'之敷金屬(metallization)。在具體實施例中，N+層14乃位在「受排除區域」內，例如：TSV 16'之周界外側。因此，電路中若使用TSV 16'，接觸26a可為電路接地接觸，例如：與接地平面接觸，直接連接至N+層14，例如：NB佈植塊，相鄰於TSV 16'之絕緣體層20。此外，由於TSV N+層18位於TSV 16'之局部處(例如：估計位於離TSV 16'約0.3μm處)，N+層14將會呈良好的電接觸而形成可靠的TSV電容器。按照這種方式，接觸26a可當作歐姆接觸用於對圍繞TSV 16'之TSV N+層18進行靜電控制，導致不同晶粒間及跨佈諸頻率之TSV電容值穩定。還有，使用接觸26b將會避免p-n接面介面及其串聯變異性。
仍請參閱第4圖，接觸26a及26b可藉由所屬技術領域中具有通常知識者已知的習知微影、蝕刻及沉積程序所形成。更具體地說，基板12上方沉積絕緣體層24之後，使絕緣體層24上方形成之阻劑曝露至能量(光)以形成圖案(開口)。用到選擇性化學作用之蝕刻程序(例如：反應性離子蝕刻(RIE))將用於貫穿阻劑之開口在絕緣體層24中形成一或多個溝槽。阻劑可接著藉由習知的氧氣灰化程序或其它已知的條化劑(stripant)來移除。阻劑移除過後，導電材料可藉由任何習知的沉積程序來沉積，例如：化學氣相沉積(CVD)程序，用以形成接觸26a、26b。絕緣體層24之表面上的任何殘餘材料可藉由習知的化學機械研磨(CMP)程序來移除。
第5圖展示第4圖中代表性所示結構與習知貫穿矽通孔結構之間的電容變異性比較圖。在第5圖中，Y軸是電容而X軸是電壓。此外，上圖「A」是根據本文所述態樣之結構；而下圖「B」是習知結構，例如：無接觸的N+層之結構。如圖所示，在「A」中，注意區中就本文所述結構有因低偏壓引起之小電容變異性。經過比較，在「B」所示之習知結構中，如代表不同測試晶粒之數條線之垂直範圍、以及圖中各處線條彼此之間隔所示，有非常大的電容變異性。
本方法如以上所述，係用於製作積體電路晶片。產生之積體電路晶片可由製造商以空白晶圓形式(也就是說，作為具有多個未封裝晶片的單一晶圓)、當作裸晶粒、或以封裝形式來配送。在後例中，晶片乃嵌裝於單晶片封裝(例如：塑膠載體，有導線黏貼至主機板或其它更高層次載體)中、或多晶片封裝(例如：具有表面互連或埋置型互連任一者或兩者的陶瓷載體)中。在任一例子中，該晶片接著與其它晶片、離散電路元件、及/或其它信號處理裝置整合成下列之部分或任一者：(a)諸如主機板之中間產品，或(b)最終產品。最終產品可以是任何包括積體電路晶片的產品，範圍涵蓋玩具及其它具有顯示器、鍵盤或其它輸入裝置的低階應用至進階電腦產品、以及中央處理器。
本揭露之各項具體實施例已為了說明而介紹，但不是意味著窮舉或受限於所揭示的具體實施例。許多修改及變例對於所屬技術領域中具有通常知識者將會顯 而易知，但不會脫離所述具體實施例的範疇及精神。本文中使用的術語是為了最佳闡釋具體實施例之原理、對市場出現之技術所作的實務應用或技術改良、或讓所屬技術領域中具有通常知識者能夠理解本文中所揭示之具體實施例而選擇。

Claims (20)

  1. 一種結構，其包含：第一物種類型之基板；一層不同物種類型，位在該基板上；貫穿基板通孔，貫穿該基板所形成、並包含絕緣體側壁及導電填充材料基板；第二物種類型，相鄰該貫穿基板通孔；第一接觸，與該層不同物種類型電接觸；以及第二接觸，與該貫穿基板通孔之該導電填充材料電接觸。
  2. 如申請專利範圍第1項所述之結構，其中，該基板係Si材料。
  3. 如申請專利範圍第1項所述之結構，其中，該基板係主體基板。
  4. 如申請專利範圍第1項所述之結構，其中，該基板係絕緣體上矽(SOI)，而該層不同物種類型係位於該絕緣體下面。
  5. 如申請專利範圍第1項所述之結構，其中，該層不同物種類型係N+層，其圍繞該貫穿基板通孔、並藉由該絕緣體側壁與該導電填充材料電隔離、且耦合至相鄰該貫穿基板通孔之該第二物種類型。
  6. 如申請專利範圍第1項所述之結構，其中，該第一物種類型屬於P型且該第二物種類型屬於n型。
  7. 如申請專利範圍第1項所述之結構，其中，該第一接觸與該層不同物種類型直接電接觸。
  8. 如申請專利範圍第1項所述之結構，其中，該第一接觸係歐姆接觸，用於對圍繞該貫穿基板通孔之該層不同物種類型進行靜電控制。
  9. 一種結構，其包含：p型基板；N+層，位在該基板上；貫穿基板通孔，貫穿該基板所形成、並包含絕緣體側壁及導電填充材料、且由n型物種所圍繞基板；第一接觸，與該N+層直接電接觸、並藉由該絕緣體側壁與該導電填充材料隔離；以及第二接觸，與該貫穿基板通孔之該導電填充材料電接觸。
  10. 如申請專利範圍第9項所述之結構，其中，該p型基板係Si材料。
  11. 如申請專利範圍第9項所述之結構，其中，該p型基板係主體基板。
  12. 如申請專利範圍第9項所述之結構，其中，該p型基板係絕緣體上矽(SOI)，而該N+層係位於該絕緣體下面。
  13. 如申請專利範圍第9項所述之結構，其中，該第一接觸係歐姆接觸，用於對圍繞該貫穿基板通孔之該N+層進行靜電控制。
  14. 一種方法，其包含：形成位在該基板上之一層第一物種類型；在形成貫孔結構期間將該基板從第一材料類型轉換成第二材料類型；形成與該層第一物種類型直接電接觸之第一接觸；以及形成與該貫孔結構之導電填充材料電接觸之第二接觸。
  15. 如申請專利範圍第14項所述之方法，其中，該層第一物種類型係N+層，其藉由該貫孔結構中所形成之該絕緣體側壁與該導電填充材料隔離。
  16. 如申請專利範圍第15項所述之方法，其中，該貫孔結構係藉由BOSCH蝕刻程序所形成，並且填充有絕緣體襯墊及該導電填充材料。
  17. 如申請專利範圍第16項所述之方法，其中，該第一接觸係藉由該絕緣體側壁與該導電填充材料隔離，其將該貫孔結構之多個側壁排齊。
  18. 如申請專利範圍第16項所述之方法，其中，該絕緣體側壁係設於該導電填充材料與該N+層之間。
  19. 如申請專利範圍第16項所述之方法，其中，該N+層係藉由離子佈植程序所形成。
  20. 如申請專利範圍第16項所述之方法，其中，該貫孔結構係貫穿式貫孔結構，藉由研磨該基板之背面所形成。
TW106109918A 2016-12-12 2017-03-24 用於減少矽穿孔（ｔｓｖ）電容變異性之具有改良基板接觸的矽穿孔 TWI645531B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/375,924 US9847290B1 (en) 2016-12-12 2016-12-12 Through-silicon via with improved substrate contact for reduced through-silicon via (TSV) capacitance variability
US15/375,924 2016-12-12

Publications (2)

Publication Number Publication Date
TW201834178A TW201834178A (zh) 2018-09-16
TWI645531B true TWI645531B (zh) 2018-12-21

Family

ID=60629266

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106109918A TWI645531B (zh) 2016-12-12 2017-03-24 用於減少矽穿孔（ｔｓｖ）電容變異性之具有改良基板接觸的矽穿孔

Country Status (3)

Country Link
US (2) US9847290B1 (zh)
CN (1) CN108231737B (zh)
TW (1) TWI645531B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3903346B1 (en) 2019-02-18 2024-04-03 Yangtze Memory Technologies Co., Ltd. Novel through silicon contact structure and method of forming the same
CN116982149A (zh) * 2021-03-24 2023-10-31 华为技术有限公司 半导体器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040261839A1 (en) * 2003-06-26 2004-12-30 Gee James M Fabrication of back-contacted silicon solar cells using thermomigration to create conductive vias
US20120080802A1 (en) * 2010-09-30 2012-04-05 International Business Machines Corporation Through silicon via in n+ epitaxy wafers with reduced parasitic capacitance
US8441104B1 (en) * 2011-11-16 2013-05-14 Analog Devices, Inc. Electrical overstress protection using through-silicon-via (TSV)
US20140054742A1 (en) * 2012-08-27 2014-02-27 Agency For Science, Technology And Research Semiconductor Structure
US20140322904A1 (en) * 2012-08-30 2014-10-30 SK Hynix Inc. Semiconductor device and method for fabricating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598167B2 (en) * 2004-08-24 2009-10-06 Micron Technology, Inc. Method of forming vias in semiconductor substrates without damaging active regions thereof and resulting structures
US8304863B2 (en) * 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
CN103367307B (zh) * 2012-03-27 2016-03-23 南亚科技股份有限公司 穿硅通孔与其形成方法
CN105633040B (zh) * 2016-02-29 2018-04-27 西安理工大学 一种基于pn结的硅通孔结构及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040261839A1 (en) * 2003-06-26 2004-12-30 Gee James M Fabrication of back-contacted silicon solar cells using thermomigration to create conductive vias
US20120080802A1 (en) * 2010-09-30 2012-04-05 International Business Machines Corporation Through silicon via in n+ epitaxy wafers with reduced parasitic capacitance
US8441104B1 (en) * 2011-11-16 2013-05-14 Analog Devices, Inc. Electrical overstress protection using through-silicon-via (TSV)
US20140054742A1 (en) * 2012-08-27 2014-02-27 Agency For Science, Technology And Research Semiconductor Structure
US20140322904A1 (en) * 2012-08-30 2014-10-30 SK Hynix Inc. Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
CN108231737A (zh) 2018-06-29
US20180166381A1 (en) 2018-06-14
US9847290B1 (en) 2017-12-19
TW201834178A (zh) 2018-09-16
US10446484B2 (en) 2019-10-15
CN108231737B (zh) 2021-05-04

Similar Documents

Publication Publication Date Title
US10916468B2 (en) Semiconductor device with buried local interconnects
CN102403366B (zh) 集成电路装置及形成集成电路装置的方法
US10615072B2 (en) Structure having isolated deep substrate vias with decreased pitch and increased aspect ratio and related method
TWI671852B (zh) 用於共用基板的電路的隔離結構
TWI645531B (zh) 用於減少矽穿孔（ｔｓｖ）電容變異性之具有改良基板接觸的矽穿孔
US11935816B2 (en) Conductive feature with non-uniform critical dimension and method of manufacturing the same
CN108109957B (zh) 系统级封装抗静电转接板
TWI680533B (zh) 藉由裝置隔離結構之後單一層轉移製造所形成的裝置及方法
Zhang et al. Silicon interposer process development for advanced system integration
US10833149B2 (en) Capacitors
US12159910B2 (en) Isolation regions for charge collection and removal
CN108109996B (zh) 基于二极管的集成电路抗静电转接板及其制备方法
CN112185969B (zh) 三维存储器结构及其制备方法
CN108109959B (zh) 基于bjt的集成电路抗静电转接板及其制备方法
US6972492B2 (en) Method and structure to form capacitor in copper damascene process for integrated circuit devices
US10985244B2 (en) N-well resistor
US10504768B1 (en) Contact structures to deep trench isolation structures and method of nanufacturing the same
CN108321155B (zh) 基于bjt的集成电路抗静电转接板
CN108063115B (zh) 用于系统级封装的tsv转接板及其制备方法
CN117133710A (zh) 半导体装置与其制造方法
CN108109961A (zh) 基于二极管的集成电路抗静电转接板及其制备方法
CN108321145A (zh) 集成电路转接板及其制备方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees