CN107872633A - 具有暗像素的图像传感器 - Google Patents

Abstract

本发明题为“具有暗像素的图像传感器”。本发明提供了一种成像传感器，所述成像传感器可包括成像像素阵列和至少两行暗像素。每个成像像素可包括响应于入射光而生成电荷的光电二极管。每个暗像素可包括被屏蔽材料屏蔽入射光的光电二极管。可对所述至少两行暗像素同时进行采样并计算其平均值，以获得平均暗像素电荷水平。可从每个成像像素电荷水平中减去所述平均暗像素电荷水平，以校正所述成像像素电荷水平的噪声。每列暗像素可包括耦接到第一读出电路和第二读出电路的列线。每条列线可耦接到第一电流源和第二电流源。每条列线可耦接到至少一个电容器。

Description

具有暗像素的图像传感器

背景技术

本发明整体涉及成像设备，并且更具体地，涉及具有暗像素的成像设备。

图像传感器常在电子设备，例如，移动电话、相机和计算机中用来捕获图像。在典型布置方式中，图像传感器包括被布置成像素行和像素列的图像像素阵列。可将电路耦接到每个像素列用于从图像像素读出图像信号。

典型的图像像素包含光电二极管，用于响应于入射光而生成电荷。图像像素还可包括用于存储在光电二极管中生成的电荷的电荷存储区。图像传感器可使用全局快门方案或卷帘快门方案进行操作。在全局快门中，图像传感器中的每个像素可同时捕获图像，而在卷帘快门中，每行像素可依次捕获图像。

一些图像传感器可包括以帮助校正像素噪声的暗像素。暗像素可包括光电二极管，该光电二极管被屏蔽以防止暗像素光电二极管暴露在入射光中，从而确保任何生成的电荷都仅仅是噪声。虽然暗像素有助于校正噪声，但是其可能会占用图像传感器中有价值的区域。

因此，期望能够为图像传感器中的暗像素提供改进布置。

附图说明

图1为根据实施方案的例示性电子设备的示意图，该电子设备具有图像传感器和处理电路用于使用图像像素阵列捕获图像。

图2为根据实施方案的例示性像素阵列以及用于从该像素阵列读出图像信号的相关联的读出电路的示意图。

图3A为根据实施方案的例示性图像传感器像素的电路图。

图3B为根据实施方案的用于操作例示性图像传感器像素诸如图3A中的像素的时序图。

图4为根据实施方案的示出像素的读出电路的示意图。

图5为根据实施方案的例示性图像传感器的顶视图，该图像传感器具有成像像素阵列并且不具有任何暗像素。

图6为根据实施方案的例示性图像传感器的顶视图，该图像传感器具有成像像素阵列和对应的暗像素阵列。

图7为根据实施方案的例示性图像传感器的顶视图，该图像传感器具有成像像素阵列和单行暗像素。

图8为根据实施方案的例示性图像传感器的顶视图，该图像传感器具有成像像素阵列和多行暗像素。

具体实施方式

电子设备，诸如，数字相机、计算机、移动电话和其他电子设备可包括图像传感器，所述图像传感器收集入射光以捕获图像。图像传感器可包括图像像素阵列。图像传感器中的像素可包括光敏元件，诸如，将入射光转换为图像信号的光电二极管。图像传感器可具有任何数量(如，数百或数千或更多)的像素。典型的图像传感器可例如具有数十万或数百万像素(如，百万像素)。图像传感器可包括控制电路(诸如，用于操作图像像素的电路)和用于读出图像信号的读出电路，所述图像信号对应于光敏元件所生成的电荷。

图1为例示性成像系统(诸如，电子设备)的示意图，该成像系统使用图像传感器来捕获图像。图1的电子设备10可为便捷式电子设备，诸如相机、移动电话、平板计算机、网络相机、摄像机、视频监控系统、汽车成像系统、具有成像能力的视频游戏系统或者捕获数字图像数据的任何其他所需成像系统或设备。相机模块12可用于将入射光转换成数字图像数据。相机模块12可包括一个或多个透镜14以及一个或多个对应的图像传感器16。透镜14可包括固定透镜和/或可调透镜，并且可包括形成于图像传感器16的成像表面上的微透镜。在图像捕获操作期间，可通过透镜14将来自场景的光聚焦到图像传感器16上。图像传感器16可包括用于将模拟像素数据转换成待提供给存储和处理电路18的对应数字图像数据的电路。如果需要，相机模块12可设置有透镜14阵列和对应图像传感器16阵列。

存储和处理电路18可包括一个或多个集成电路(例如，图像处理电路、微处理器、诸如随机存取存储器和非易失性存储器的存储设备等)，并且可使用与相机模块12分开和/或形成相机模块12的一部分的部件(例如，形成包括图像传感器16的集成电路或者与图像传感器16相关联的模块12内的集成电路的一部分的电路)来实施。可使用处理电路18处理和存储已被相机模块12捕获的图像数据(例如，使用处理电路18上的图像处理引擎、使用处理电路18上的成像模式选择引擎等)。可根据需要使用耦接到处理电路18的有线和/或无线通信路径将经过处理的图像数据提供给外部设备(例如，计算机、外部显示器或其他设备)。如果需要，图像传感器16和处理电路18可使用堆叠芯片布置方式来实施。

如图2所示，图像传感器16可包括含有被布置成行和列的图像传感器像素22(有时在本文称为图像像素或像素)的像素阵列20以及控制和处理电路24。阵列20可包含例如几百或几千行以及几百或几千列图像传感器像素22。控制电路24可耦接到行控制电路26和图像读出电路28(有时称为列控制电路、读出电路、处理电路或列解码器电路)。行控制电路26可从控制电路24接收行地址，并且通过行控制路径30将对应的行控制信号，诸如重置控制信号、行选择控制信号、电荷转移控制信号、双转换增益控制信号和读出控制信号提供给像素22。可将一根或多根导线(诸如，列线32)耦接至阵列20中的像素22的每一列。列线32可用于从像素22读出图像信号以及用于将偏置信号(例如，偏置电流或偏置电压)提供给像素22。如果需要，在像素读出操作期间，可使用行控制电路26选择阵列20中的像素行，并且可沿着列线32读出由该像素行中的图像像素22生成的图像信号。

图像读出电路28可通过列线32接收图像信号(例如，由像素22生成的模拟像素值)。图像读出电路28可包括用于对从阵列20读出的图像信号进行采样和暂时存储的采样保持电路、放大器电路、模拟-数字转换(ADC)电路、偏置电路、列存储器、用于选择性启用或禁用列电路的闩锁电路，或者耦接至阵列20中的一个或多个像素列用于操作像素22以及用于从像素22读出图像信号的其他电路。读出电路28中的ADC电路可将从阵列20接收的模拟像素值转换成对应的数字像素值(有时称为数字图像数据或数字像素数据)。图像读出电路28可针对一个或多个像素列中的像素通过路径25将数字像素数据提供给控制和处理电路24和/或处理器18(图1)。

如果需要，图像像素22可包括一个或多个光敏区，用于响应于图像光而生成电荷。图像像素22内的光敏区可在阵列20上布置成行和列。像素阵列20可设置有滤色器阵列，该滤色器阵列具有多个滤色器元件，滤色器阵列允许单个图像传感器对不同颜色的光进行采样。例如，诸如阵列20中的图像像素的图像传感器像素可设置有滤色器阵列，该滤色器阵列允许单个图像传感器使用被布置成拜耳马赛克图案的对应的红色、绿色和蓝色图像传感器像素对红光、绿光和蓝光(RGB)进行采样。拜耳马赛克图案由重复的2×2个图像像素的单元格组成，其中两个绿色图像像素沿对角线彼此相对，并且邻近与蓝色图像像素沿对角线相对的红色图像像素。在另一个合适的示例中，拜耳图案中的绿色像素被替换为具有宽带滤色器元件(例如，透明滤色器元件、黄色滤色器元件等)的宽带图像像素。这些示例仅仅是示例性的，并且一般来讲，可在任何所需数量的图像像素22上方形成任何所需颜色和任何所需图案的滤色器元件。

图3A中示出了图像传感器16的例示性图像像素22的电路。图3B中示出了展示操作像素22的时序图。如图3A所示，像素22可包括像素电路72和读出电路70。像素22可包括光敏元件，诸如光电二极管42(PD)。偏置电压(例如电压VAAPIX)可供应至正电源线44和46。如果需要，可向电源线44和46两者供应相同的偏置电压(即，线44和46可短接在一起)。另选地，可向正电源线44和46供应不同的偏置电压。入射光在穿过滤色器结构之后由光电二极管42收集。光电二极管42将此光转换成电荷。

在获取图像之前，可使行选择信号RS在t₁处生效。当使信号RS生效时，晶体管64接通，并且在输出路径60上产生对应的输出信号(pixout)，该信号表示电荷存储节点50上的电荷的大小。源极跟随器晶体管66将与节点50上的所存储电荷相关的信号传输至行选择晶体管64。在典型配置中，存在多行和多列像素，诸如在给定图像传感器的图像传感器像素阵列中的像素22。垂直导电路径诸如路径68可与每列像素相关联。路径68可耦接到电流源74。

当在给定行中使信号RS生效时，路径68可用于将输出信号(pixout)从该行路由至读出电路70(在本文有时称为读出电路)。然后可使重置控制信号RST生效。如图3B所示，可使重置控制信号在t2处生效。这使重置晶体管48接通，并将电荷存储节点50(还称为浮动扩散部FD)重置为VAAPIX。然后可使重置控制信号RST在时间t3处失效，以关闭重置晶体管48。在重置过程完成之后，可通过使样本和保持重置信号SHR在t₄处生效来对浮动扩散节点50处的电荷水平进行采样。使样本和保持重置信号SHR生效可导致开关52将输出线60耦接到样本和保持重置电容器56(C_SHR)。因此，重置浮动扩散节点50之后浮动扩散节点50处的电荷水平将被存储在电容器56中。一旦重置电荷水平被存储在电容器56处，便可使样本和保持重置信号在t₅处失效。

接下来，可使转移门控制信号TX在t₆处生效，以接通转移晶体管(转移门)62。当转移晶体管62接通时，由光电二极管42响应于入射光所生成的电荷被转移至电荷存储节点50。在电荷转移完成之后，可使转移门控制信号TX在时间t₇处失效。

一旦电荷从光电二极管42转移到浮动扩散节点50，便可通过使样本和保持信号SHS在t₈处生效来对浮动扩散节点50处的电荷水平进行采样。使样本和保持信号SHR生效可导致开关54将输出线60耦接到样本和保持信号电容器58(C_SHS)。因此，浮动扩散节点50处的样本电荷水平将被存储在电容器58中。一旦样本电荷水平被存储在电容器58处，便可使样本和保持信号在t₉处失效。

电荷存储节点50可使用掺杂半导体的区(例如，通过离子注入、杂质扩散或其他掺杂技术形成于硅基板中的掺杂硅区)来实施。掺杂半导体区(即，浮动扩散部FD)表现出可用于存储从光电二极管42转移来的电荷的电容。

读出电路70可包括耦接到电容器56和58的放大器76。放大器76可耦接到模数转换器78。模数转换器78(有时称为A/D转换器或ADC)可输出表示积聚周期期间像素所接收的光的数字代码。

如果需要，可使用其他类型的图像像素电路来实施传感器16的图像像素。例如，图像传感器14中的图像像素可以是三晶体管像素、各自含四个晶体管的PIN型光电二极管像素、全局快门像素、飞行时间像素等。另外，如果需要，图3A中所示的像素可以堆叠芯片布置方式实施。像素在芯片之间可在像素内任何所需的点处分裂(例如，在转移晶体管和浮动扩散区之间、在源极跟随器晶体管和行选择晶体管之间等)。

图4示出了读出电路70的简化图。如图所示，读出电路70可接收来自输出路径60的像素的一个或多个信号(pixout)。读出电路可存储模拟信号并将该信号转换为从读出电路输出的数字信号。

图5为不具有任何暗像素的例示性图像传感器的顶视图。如图所示，像素阵列20可包括若干成像像素22。每个像素可耦接到列输出线68。每个列输出线可穿过像素阵列中的整个列。每个列输出线可耦接到各自的电流源74和读出电路70。图5中的像素阵列20可包括任何行数和列数的成像像素。例如，像素阵列20可包括多于一百行、多于一千行、多于两千行、小于两千行，或任何其他所需数量的行。类似的，像素阵列20可包括多于一百列、多于一千列、多于两千列、小于两千列，或任何其他所需数量的列。像素阵列20可包括相同数量的列或行、列多于行，或行多于列。每行像素可按顺序读出。因为图5所示的传感器中不存在暗像素，所以该传感器可能易受噪声的影响。在图5中，噪声可混入像素数据中。可能存在结构化行噪声，其能够产生可被用户感知到的伪影。为了减少传感器内的噪声，该传感器中可包括暗像素。

图6为具有额外的暗像素列的示例性图像传感器的顶视图。如图所示，传感器16可包括成像像素阵列22-1(有时称为光学像素)和暗像素阵列22-2。光学像素阵列20-1和暗像素阵列20-2可具有相同数量的行。阵列20-1和阵列20-2可具有相同数量的列，或阵列20-2可具有少于阵列20-1的列。阵列20-2可被屏蔽材料82(例如，金属或对入射光不透明的任何其他所需材料)覆盖。在操作传感器期间，暗像素可与同一行中的成像像素同一时间读出。随后可确定每行的平均暗像素水平。平均暗像素水平可对应于该行的平均噪声量。随后可从相应行的每个光学像素样本中减去每行的平均暗像素水平，以校正噪声。例如，在积聚时间之后，第一行成像像素和第一行暗像素的电荷水平可通过读出电路70进行采样。可计算第一行暗像素中来自暗像素的数据的平均值。随后可从来自第一行光学像素的每个所检测电荷水平中减去第一行暗像素的平均暗像素电荷水平。接下来，可对第二行成像像素和第二行暗像素的电荷水平进行采样。可计算第二行暗像素中来自暗像素的数据的平均值。随后可从来自第二行光学像素的每个所检测电荷水平中减去第二行暗像素的平均暗像素电荷水平。可继续该过程用于阵列中的每一行，从每一行中的光学像素所检测到的电荷水平中减去同一行暗像素的平均电荷水平。一般来讲，可能期望包括尽可能多的暗像素列，以提高噪声校正的准确性。出现的暗像素越多，噪声校正过程就将越准确。然而，暗像素可占用传感器上有价值的空间。

图7为具有用于噪声校正的暗像素的例示性图像传感器的顶视图，该暗像素在图像传感器上占用的空间比图6中的暗像素少。如图7所示，传感器16可包括成像像素阵列22-1(有时称为光学像素)和暗像素行22-2。光学像素阵列20-1可具有任何所需数量的行，但仅包括单行暗像素20-2。阵列20-1和行20-2可具有相同数量的列，或行20-2可具有少于阵列20-1的列。行20-2可被屏蔽材料82(例如，金属或对入射光不透明的任何其他所需材料)覆盖。为了模仿光学像素的输出线的负载，每列暗像素可包括一个或多个电容器84。图7示出了耦接到暗像素的每条列线68的一个电容器84。然而，该示例仅仅是例示性的，并且如果需要，可将多于一个的电容器耦接到每条列线。

在操作传感器期间，每当读出一行光学像素时，可读出暗像素。平均暗像素水平可对应于该行的平均噪声量。随后可从每个光学像素样本中减去平均暗像素水平，以校正噪声。例如，在积聚时间之后，第一行成像像素和该行暗像素的电荷水平可通过读出电路70进行采样。可计算该行暗像素中来自暗像素的数据的平均值。随后可从来自第一行光学像素的每个所检测电荷水平中减去该行暗像素的平均暗像素电荷水平。接下来，可对第二行成像像素和该行暗像素的电荷水平进行采样(即，可再次对该行暗像素进行采样)。可计算该行暗像素中来自暗像素的数据的平均值。随后可从来自第二行光学像素的每个所检测电荷水平中减去该行暗像素的平均暗像素电荷水平。可继续该方法用于阵列中的每行，从正被采样的特定行中光学像素的电荷水平中减去该行暗像素的平均电荷水平。按照这种方法重新使用同一行的暗像素极大地减少了传感器中暗像素的数量(即，仅需一行，而不需要与成像像素数量相同的行)。因为该暗像素用于每行光学像素，所以该行暗像素也称为全局参考行。

为了确保所需准确度的噪声校正，可能需要一定数量的列。例如，可能需要介于二百和三百列暗像素。可能期望减少暗像素所占用的传感器区域量。在图7中，暗像素布置在单行中。为了减少传感器的宽度，暗像素可布置在多行中(即，可包括2行125像素，而不是1行250像素)。

图8为具有多于一个的全局参考像素行的图像传感器的顶视图。如图8所示，传感器16可包括成像像素阵列22-1(在本文中有时称为光学像素)和多行暗像素22-2(在本文中有时称为参考像素)。在图8中，示出了第一行暗像素20-2和第二行暗像素20-2'。光学像素阵列20-1可具有任何所需数量的行，但仅包括两行暗像素。阵列20-1和阵列20-2可具有相同数量的列，或行20-2和20-2’可具有比阵列20-1少的列。行20-2和20-2'可具有相同数量的列或不同数量的列。行20-2和20-2’可被屏蔽材料82(例如，金属或对入射光不透明的任何其他所需材料)覆盖。为了模仿光学像素的输出线的负载，每列暗像素可包括一个或多个电容器84。图8示出了耦接到暗像素的每条列线68的一个电容器84。然而，该示例仅仅是例示性的，并且如果需要，可将多于一个的电容器耦接到每条列线。

在操作传感器16期间，可对暗像素行20-2和20-2’两者中的每个像素同时进行采样。这就是说，因为同一列中的像素通过列线68短接在一起，所以两行的像素输出将在列线68上被加在一起。然而，因为暗像素水平最终将全部相加并计算平均值，所以这对噪声校正性能没有负面影响。每条列线68可耦接到第一电流源和第二电流源74-1和74-2，以及第一读出电路和第二读出电路70-1和70-2。针对列中的每个像素使用电流源和读出电路，可确保暗像素和光学像素之间具有更好的相关性。使用与耦接到列线的像素相同数量的电流源和读出电路，可使噪声校正的效果达到最佳。

在操作传感器期间，每当读出一行光学像素时，可读出两行暗像素。平均暗像素水平可对应于该行的平均噪声量。随后可从每个光学像素样本中减去平均暗像素水平，以校正噪声。例如，在积聚时间之后，第一行成像像素和两行暗像素的电荷水平可通过读出电路70进行采样。可计算两行暗像素中来自暗像素的数据的平均值。随后可从来自第一行光学像素的每个所检测电荷水平中减去两行暗像素的平均暗像素电荷水平。接下来，可对第二行成像像素和两行暗像素的电荷水平进行采样(即，可再次对两行暗像素进行采样)。可计算两行暗像素中来自暗像素的数据的平均值。随后可从来自第二行光学像素的每个所检测电荷水平中减去暗像素的平均暗像素电荷水平。可继续该方法用于阵列中的每行，从正被采样的特定行中光学像素的电荷水平中减去两行暗像素的平均电荷水平。按照这种方法重复使用两行暗像素极大地减少了传感器中暗像素的数量。另外，通过将全局参考行分裂成两个暗像素行，可减少成像传感器的宽度。

在各种实施方案中，成像传感器可包括成像像素阵列以及第一行暗像素和第二行暗像素。每个成像像素可包括响应于入射光而生成电荷的光电二极管，并且成像像素可布置在第一多行和第一多列中。每个暗像素可包括光电二极管，第一行暗像素和第二行暗像素可具有第二多列，并且第二多列的每一列都可包括耦接到第一读出电路和第二读出电路的列线。

屏蔽材料可覆盖暗像素以防止入射光到达暗像素的光电二极管。每条列线都可耦接到第一电流源和第二电流源。每条列线都可耦接到至少一个电容器。第一暗像素可定位于第一行暗像素中，并且第二暗像素可定位于第二行暗像素中。第一暗像素和第二暗像素两者均可定位于第二多列中的第一列。第一暗像素和第二暗像素均可耦接到第一列线。第一列线可以是耦接到第一暗像素和第二暗像素的唯一列线。第一暗像素和第二暗像素可被配置为生成电荷，并且第一暗像素电荷水平和第二暗像素电荷水平可被配置为使用第一列线同时进行采样。第一读出电路和第二读出电路可各自包括第一存储电容器和第二存储电容器。

在各种实施方案中，成像传感器可包括具有被屏蔽材料覆盖的光电二极管的第一多个像素，以及具有光电二极管的第二多个像素。第一多个像素可包括至少两行像素，第一多个像素的光电二极管可被配置为在积聚时间期间生成电荷，并且在积聚时间期间由第一多个像素的每个光电二极管生成的电荷可被配置为同时进行采样。第二多个像素可包括多行和多列，第二多个像素的光电二极管可被配置为在积聚时间期间生成电荷，并且在积聚时间期间由第二多个像素的每个光电二极管生成的电荷可被配置为每次对一行进行采样。

第一多个像素可包括额外的多列，并且额外的多列的每一列都可包括列线。每条列线都可耦接到至少两个读出电路，并且可能存在一个读出电路耦接到用于第一多个像素中每行像素的列线。每条列线都可耦接到至少两个电流源，并且可能存在一个电流源耦接到用于第一多个像素中每行像素的列线。至少两行像素可包括第一数量像素行，每条列线都可耦接到第二数量读出电路，并且第一数量可等于第二数量。每条列线都可耦接到第三数量电流源，并且第一数量可等于第三数量。额外的多列中的列可比多列少。

一种操作包括光学像素阵列和至少两行参考像素的成像传感器的方法可包括，利用光学像素阵列中的每个光学像素在积聚时间期间响应于入射光生成电荷，利用至少两行参考像素中的每个参考像素在积聚时间期间生成电荷，对由每个参考像素生成的电荷同时进行采样以确定由至少两行参考像素生成的平均电荷，对由每个光学像素生成的电荷进行采样，以及基于由至少两行参考像素生成的平均电荷来校正来自每个光学像素的样本。至少两行参考像素可包括多列，并且多列的每一列可包括列线。每条列线都可耦接到至少两个读出电路。每条列线都可耦接到至少两个电流源。对由每个参考像素生成的电荷同时进行采样可包括将来自相应列线上的多列的每一列中的像素的电荷相加。

根据实施方案，成像传感器可包括成像像素阵列以及第一行暗像素和第二行暗像素。每个成像像素可包括响应于入射光而生成电荷的光电二极管，并且其中成像像素可布置在第一多行和第一多列中。每个暗像素可包括光电二极管，第一行暗像素和第二行暗像素可具有第二多列，并且第二多列的每一列都可包括耦接到第一读出电路和第二读出电路的列线。

根据另一个实施方案，屏蔽材料可覆盖暗像素以防止入射光到达暗像素的光电二极管。

根据另一个实施方案，每条列线都可耦接到第一电流源和第二电流源。

根据另一个实施方案，每条列线都可耦接到至少一个电容器。

根据另一个实施方案，第一暗像素可定位于第一行暗像素中，并且第二暗像素可定位于第二行暗像素中，第一暗像素和第二暗像素两者均可定位于第二多列的第一列中，并且第一暗像素和第二暗像素两者均可耦接到第一列线。

根据另一个实施方案，第一列线可以是耦接到第一暗像素和第二暗像素的唯一列线。

根据另一个实施方案，第一暗像素和第二暗像素可被配置为生成电荷，并且第一暗像素电荷水平和第二暗像素电荷水平可被配置为使用第一列线同时进行采样。

根据另一个实施方案，第一读出电路和第二读出电路可各自包括第一存储电容器和第二存储电容器。

根据实施方案，成像传感器可包括具有被屏蔽材料覆盖的光电二极管的第一多个像素，以及具有光电二极管的第二多个像素。第一多个像素可包括至少两行像素，第一多个像素的光电二极管可被配置为在积聚时间期间生成电荷，在积聚时间期间由第一多个像素的每个光电二极管生成的电荷可被配置为同时进行采样，第二多个像素可包括多行和多列，第二多个像素的光电二极管可被配置为在积聚时间期间生成电荷，并且在积聚时间期间由第二多个像素的每个光电二极管生成的电荷可被配置为每次对一行进行采样。

根据另一个实施方案，第一多个像素可包括额外的多列，并且额外的多列的每一列可包括列线。

根据另一个实施方案，每条列线都可耦接到至少两个读出电路，并且可能存在一个读出电路耦接到用于第一多个像素中每行像素的列线。

根据另一个实施方案，每条列线都可耦接到至少两个电流源，并且可能存在一个电流源耦接到用于第一多个像素中每行像素的列线。

根据另一个实施方案，至少两行像素可包括第一数量像素行，每条列线都可耦接到第二数量读出电路，并且第一数量可等于第二数量。

根据另一个实施方案，每条列线都可耦接到第三数量电流源，并且第一数量可等于第三数量。

根据另一个实施方案，额外的多列中的列可比多列少。

根据实施方案，一种操作包括光学像素阵列和至少两行参考像素的成像传感器的方法可包括，利用光学像素阵列中的每个光学像素，在积聚时间期间响应于入射光生成电荷，利用至少两行参考像素中的每个参考像素，在积聚时间期间生成电荷，对由每个参考像素生成的电荷同时进行采样以确定由至少两行参考像素生成的平均电荷，对由每个光学像素生成的电荷进行采样，以及基于由至少两行参考像素生成的平均电荷来校正来自每个光学像素的样本。

根据另一个实施方案，至少两行参考像素可包括多列，并且多列的每一列可包括列线。

根据另一个实施方案，每条列线都可耦接到至少两个读出电路。

根据另一个实施方案，每条列线都可耦接到至少两个电流源。

根据另一个实施方案，对由每个参考像素生成的电荷同时进行采样可包括将来自相应列线上的多列的每一列中的像素的电荷相加。

前述内容仅是对本发明的原理的示例性说明，并且本领域技术人员可以进行各种修改。上述实施方案可单独地或以任意组合方式实施。

Claims (10)

1.一种成像传感器，包括：

成像像素阵列，其中每个成像像素都包括响应于入射光而生成电荷的光电二极管，并且其中所述成像像素布置在第一多行和第一多列中；以及

第一行暗像素和第二行暗像素，其中每个暗像素都包括光电二极管，其中所述第一行暗像素和所述第二行暗像素具有第二多列，并且其中所述第二多列中的每一列都包括耦接到第一读出电路和第二读出电路的列线。

2.根据权利要求1所述的成像传感器，其中屏蔽材料覆盖所述暗像素以防止入射光到达所述暗像素的所述光电二极管。

3.根据权利要求1所述的成像传感器，其中每条列线都耦接到第一电流源和第二电流源。

4.根据权利要求1所述的成像传感器，其中每条列线都耦接到至少一个电容器。

5.根据权利要求1所述的成像传感器，其中第一暗像素定位于所述第一行暗像素中，并且第二暗像素定位于所述第二行暗像素中，其中所述第一暗像素和所述第二暗像素两者均定位于所述第二多列的第一列中，并且其中所述第一暗像素和所述第二暗像素两者均耦接到第一列线。

6.根据权利要求5所述的成像传感器，其中所述第一列线是耦接到所述第一暗像素和所述第二暗像素的唯一列线，其中所述第一暗像素和所述第二暗像素被配置为生成电荷，并且其中所述第一暗像素的电荷水平和所述第二暗像素的电荷水平被配置为使用所述第一列线同时被采样。

7.根据权利要求1所述的成像传感器，其中所述第一读出电路和所述第二读出电路各自包括第一存储电容器和第二存储电容器。

8.一种成像传感器，包括：

具有被屏蔽材料覆盖的光电二极管的第一多个像素，其中所述第一多个像素包括至少两行像素，其中所述第一多个像素的所述光电二极管被配置为在积聚时间期间生成电荷，并且其中在所述积聚时间期间由所述第一多个像素的每个光电二极管生成的所述电荷被配置为同时被采样；以及

具有光电二极管的第二多个像素，其中所述第二多个像素包括多行和多列，其中所述第二多个像素的所述光电二极管被配置为在所述积聚时间期间生成电荷，并且其中在所述积聚时间期间由所述第二多个像素的每个光电二极管生成的所述电荷被配置为每次一行地被采样。

9.一种操作包括光学像素阵列和至少两行参考像素的成像传感器的方法，所述方法包括：

利用所述光学像素阵列中的每个光学像素，在积聚时间期间响应于入射光生成电荷；

利用所述至少两行参考像素中的每个参考像素，在所述积聚时间期间生成电荷；

对由每个参考像素生成的所述电荷同时进行采样，以确定由所述至少两行参考像素生成的平均电荷；

对由每个光学像素生成的所述电荷进行采样；以及

基于由所述至少两行参考像素生成的所述平均电荷，校正来自每个光学像素的样本。

10.根据权利要求9所述的方法，其中所述至少两行参考像素包括多列，其中所述多列中的每一列都包括列线，并且其中每条列线都耦接到至少两个读出电路。