[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN107871796B - 集成电路及其形成方法 - Google Patents

集成电路及其形成方法 Download PDF

Info

Publication number
CN107871796B
CN107871796B CN201710620047.1A CN201710620047A CN107871796B CN 107871796 B CN107871796 B CN 107871796B CN 201710620047 A CN201710620047 A CN 201710620047A CN 107871796 B CN107871796 B CN 107871796B
Authority
CN
China
Prior art keywords
dielectric
dielectric layer
layer
side walls
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710620047.1A
Other languages
English (en)
Other versions
CN107871796A (zh
Inventor
陈志明
曾李全
刘铭棋
刘柏均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107871796A publication Critical patent/CN107871796A/zh
Application granted granted Critical
Publication of CN107871796B publication Critical patent/CN107871796B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0811—MIS diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0312—Inorganic materials including, apart from doping materials or other impurities, only AIVBIV compounds, e.g. SiC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H01L31/1037—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type the devices comprising active layers formed only by AIVBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1808—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only Ge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only AIVBIV alloys, e.g. SiGe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

一些实施例涉及设置在硅衬底上的集成电路(IC)，其包括具有第一导电类型的阱区。介电层设置在硅衬底的上表面上方，并且在阱区的外边缘上方延伸，并且包括使得阱区的内部暴露的开口。SiGe或Ge的外延柱从阱区的内部向上延伸。外延柱包括具有第一导电类型的下部外延区和具有与第一导电类型相反的第二导电类型的上部外延区。介电侧壁结构围绕外延柱并且具有停留在介电层的上表面上的底面。本发明的实施例还涉及形成集成电路的方法。

Description

集成电路及其形成方法
技术领域
本发明的实施例涉及集成电路及其形成方法。
背景技术
基于硅的诸如晶体管和光电二极管的半导体器件在过去三十年中已经广泛使用。近年来，基于可选材料(诸如锗)的半导体器件正变得更加广泛地使用，因为它们可以提供优于硅基半导体器件的优势。例如，纯锗(Ge)以及根据Si1-xGex表现出硅与锗的摩尔比的其硅合金(下文称为“SiGe”)在光电检测器领域中是有优势的，因为它们的带隙比那些仅有硅的材料更可调整。这允许SiGe器件更有效地捕获光子并且使SiGe器件在光电检测器领域中具有吸引力。
发明内容
本发明的实施例提供了一种集成电路(IC)，包括：衬底，包括具有第一导电类型的阱区；介电层，布置在所述衬底的上表面上方，所述介电层在所述阱区的外边缘上方延伸并且包括使得所述阱区的内部暴露的开口；SiGe或Ge的外延柱，从所述阱区的所述内部向上延伸，所述外延柱包括具有所述第一导电类型的下部外延区和具有与所述第一导电类型相反的第二导电类型的上部外延区；以及介电侧壁结构，围绕所述外延柱并具有停留在所述介电层的上表面上的底面。
本发明的又一实施例提供了一种形成集成电路的方法，包括：接收衬底，所述衬底包括阱区；在所述衬底的上表面上方且在所述阱区的上表面上方形成介电层；在所述介电层上方形成氮化硅层；在所述氮化硅层上方形成低k介电层；选择性地去除所述低k介电层的部分和下面的所述氮化硅层的部分以形成暴露所述介电层的上表面的第一凹槽；在所述低k介电层的上表面上方，沿着所述低k介电层的侧壁，沿着所述氮化硅层的侧壁并且在所述介电层的暴露的上表面上方形成共形介电衬里，以部分地填充所述第一凹槽；以及利用在合适的位置处的所述共形介电衬里进行第一蚀刻，以从所述低k介电层的所述上表面和所述介电层的所述上表面去除所述共形介电衬里的部分，从而留下所述共形介电衬里的部分作为沿着所述低k介电层的侧壁并且沿着所述介电层的侧壁的介电侧壁前体结构，并且同时使得所述介电层的上表面区域暴露。
本发明的又一实施例提供了一种形成集成电路的方法，包括：接收衬底；在所述衬底的上表面上方形成第一介电层；在所述第一介电层上方形成第二介电层；选择性地去除所述第二介电层的部分以形成暴露所述第一介电层的上表面的第一凹槽；在所述第二介电层的上表面上方并且沿着所述第二介电层的侧壁，并且在所述第一介电层的暴露的上表面上方形成共形介电衬里以部分地填充所述第一凹槽；进行第一蚀刻以去除所述共形介电衬里的横向部分，从而留下所述共形介电衬里的剩余部分作为沿着所述第二介电层的侧壁的介电侧壁前体结构，同时使得所述第一介电层的上表面区域暴露，其中，从所述介电侧壁前体结构的最内侧壁至所述第二介电层的最近侧壁测量的所述介电侧壁前体结构的厚度大于从所述第一介电层的上表面至所述衬底的上表面测量的所述第一介电层的厚度；进行具有与第一蚀刻不同的蚀刻特性的第二蚀刻，以削薄所述介电侧壁前体结构，并且同时去除所述第一介电层的暴露的上表面区域，从而形成终止于所述衬底的上表面的第二凹槽；以及在所述第二凹槽中形成半导体材料柱。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1示出具有外延柱且具有沿着外延柱的侧壁的介电侧壁结构的半导体结构的一些实施例的截面图，该外延柱包括pn结光电检测器。
图2示出沿着图1所示的截面线获取的图1的半导体结构的顶视图。
图3示出沿着图1所示的截面线获取的图1的半导体结构的顶视图。
图4示出具有外延柱且具有沿着外延柱的侧壁的介电侧壁结构的半导体结构的一些实施例的截面图，该外延柱包括pin结光电检测器。
图5示出具有外延柱且具有圆形上部角的介电侧壁结构的半导体结构的一些实施例的截面图，该外延柱包括光电检测器。
图6示出具有外延柱且具有圆形上部角的介电侧壁结构的半导体结构的一些实施例的截面图，该外延柱包括光电检测器。
图7至图19示出在制造的各个阶段处的半导体结构的一些实施例的一系列截面图。
图20示出用于制造与图7至图19的一些实例一致的半导体结构的方法的一些实施例的流程图。
图21至图24示出在制造的各个阶段处的半导体结构的一些实施例的一系列截面图。
图25示出用于制造与图21至图24的一些实例一致的半导体结构的方法的一些实施例的流程图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
诸如光电二极管的光电检测器可用于诸如数码相机、智能电话和光学传感器等等各种电子器件中。高质量光电检测器通常包括设置在半导体衬底上方的外延生长的半导体材料区。为了形成外延生长的半导体材料，在半导体衬底的上表面上方形成抗蚀保护氧化物(RPO)层，在RPO层上方形成氮化硅层，并且在氮化硅层上方形成诸如未掺杂的硅酸盐玻璃(USG)的介电层。在一些传统方法中，然后利用在合适位置处的掩模进行等离子体蚀刻，以形成穿过介电层、氮化硅层和RPO层中的每个的凹槽，从而暴露半导体衬底的上表面。在凹槽中生长对应于光电检测器的半导体材料。然而，从本发明理解到，等离子体蚀刻中离子的物理轰击可以损坏半导体衬底的暴露的上表面，例如通过引起小的断裂或错位，并且因此可以将先前的半导体衬底的单晶结构改变为多晶晶格结构。当在半导体衬底的该损坏区域上形成外延生长的半导体材料以建立光电检测器时，所得的器件可能由于下面的断裂/错位而遭受不期望的泄漏。
其他传统方法在已经部分地形成凹槽之后但在暴露半导体衬底的上表面之前终止等离子体蚀刻，并且然后使用湿蚀刻来去除RPO层的最终部分以暴露半导体衬底的上表面。尽管该可选方法可以避免或限制对衬底上表面的等离子体损坏，但是从本发明的各个方面理解到，使用该湿蚀刻来去除RPO层可以“底切”氮化硅层。当该“底切”在合适的位置处生长对应于光电检测器的半导体材料时，“底切”可能导致填充问题，其中半导体材料不完全填充凹槽的位于氮化硅层的外边缘下方的最外部分。因此，这种湿法蚀刻方法还可导致低于最佳的器件特性。
本发明提供了优于传统方法的器件和改进光电二极管的器件特性的方法。特别地，本发明的一些实施例提供了包括对应于光电二极管的外延半导体材料柱的半导体器件。该半导体材料柱接触具有很少或没有等离子体损坏的下面的半导体衬底的上表面，并且由配置为在器件的制造期间防止和/或显著限制“底切”的介电侧壁结构围绕。因此，所公开的半导体器件可以提供在某些方面优于传统方法的更好的器件特性。
图1示出根据一些实施例的集成电路(IC)100的截面图；同时图2至图3示出图1的IC 100在各种深度处的顶视图，如图1至图3中的截面线所示，图2至图3现在与图1同时描述。IC 100包括衬底102，该衬底102包括具有第一导电类型(例如，n型)的阱区104，阱区104由隔离区106横向围绕。在一些实施例中，衬底102是单晶硅衬底或绝缘体上硅(SOI)衬底，并且隔离区106是具有与第一导电类型相反的第二导电类型(例如，p型)的阱区。在一些实施例中，在衬底102的上表面上方布置可以表现为RPO层的介电层108。介电层108在阱区104的外边缘上方延伸并覆盖隔离区106，并且包括使阱区104的内部暴露的开口。在介电层108上方设置氮化硅层110，并且在氮化硅层110上方设置低k介电层112。由纯Ge或具有单晶晶格的SiGe合金制成的外延柱114从阱区104的内部向上延伸并穿过介电层108中的开口。
外延柱114包括具有第一导电类型的下部外延区114a和具有第二导电类型的上部外延区114b。下部外延区114a和上部外延区114b在结115处汇合以建立光电二极管。当具有足够能量的入射光子116撞击光电二极管时，创建电子-空穴对，并且该对的载流子通过光电二极管内的内置电场扫过结115。因此，当IC 100暴露于具有足够能量的光子116时，产生光电流，其中空穴朝向器件的阳极移动(例如从结115，穿过下部外延区114a，穿过阱区104，穿过高度掺杂的阱接触区118，向上至下部接触件120并且穿过第一导线122)，并且其中电子朝向器件的阴极移动(例如，从结115，穿过上部外延区114b，穿过上部接触件124，以及穿过第二导线126)。在一些实施例中，第一导线122和第二导线126是设置在衬底102上方的铝铜互连线，并且布置为包括在外延柱114的上表面上方对准的窗口128，并且入射光子116可以穿过窗口128到达外延柱114和其对应的光电二极管。诸如氮化硅涂层的抗反射涂层(ARC)130设置在第一导线122和第二导线126上方，并且衬里窗口128的侧壁和下表面。
值得注意的是，介电侧壁结构132横向围绕外延柱114并且具有停留在介电层108的上表面上的底面，从而使得介电侧壁结构132和介电层108共同地衬里外延柱114的侧壁的全高度。在一些实施例中，介电层108和介电侧壁结构132具有彼此相同的介电材料组分。例如，在一些实施例中，介电层108和介电侧壁结构132两者由二氧化硅(SiO2)制成，并且对于预定的蚀刻可以具有相等的蚀刻速率。在其他实施例中，例如，介电层108和介电侧壁结构132由表现出略微不同的蚀刻速率的材料制成，例如，但是对于预定的蚀刻，蚀刻速率在彼此的35％内、彼此的10％内，或甚至在彼此的5％内。因此，介电层108可以具有第一蚀刻速率，并且介电侧壁结构132可以具有略微不同的第二蚀刻速率，其中在一些实施例中，第一蚀刻速率可以介于第二蚀刻速率的70％和130％之间，或在其他实施例中，第一蚀刻速率甚至在第二蚀刻速率的95％和105％之间。例如，在一些其他实施例中，介电层108和/或介电侧壁结构132可以由氮化硅Si3N4制成，并且可以通过等离子体增强化学汽相沉积(PECVD)或者可以通过热生长来形成。
如本文将进一步理解的，在制造期间，介电侧壁结构132有助于限制对阱区104的上表面的蚀刻损坏并且，由于介电层108和介电侧壁结构132的蚀刻速率相同或相似，有助于防止介电层108底切氮化硅层110。以这种方式，外延柱114可以形成为具有平坦或大致平坦的外侧壁，并且其是垂直或大致垂直的，以有助于通过外延生长良好地填充，而没有间隙或空隙。从上面观察，虽然外延柱114和介电侧壁结构132示出为正方形或矩形，但是应当理解，在其他实施例中，从上面观察，外延柱114和介电侧壁结构132在形状上可以是圆形、椭圆形或多边形和/或可以具有方角或圆角。此外，尽管图1示出下部外延区114a是n型并且上部外延区114b是p型的实例，但是在其他实施例中，下部外延区114a可以是p型，上部外延区114b可以是n型，可以相应地换位提供的其他区域的导电类型。
介电侧壁结构132具有与介电层108的最内侧壁对准的最内侧壁。介电侧壁结构132还将氮化硅层110的内侧壁与外延柱114的外侧壁分离，这有助于限制或防止氮化硅层110的底切。在一些实施例中，介电侧壁结构132的下表面与氮化硅层110的下表面共面，并且低k介电层112的上表面与介电侧壁结构132的上表面和外延柱114的上表面两者共面。在一些实施例中，介电层108用作RPO层，其是硅化物阻挡层以保持下面的硅衬底的电阻率和/或保持下面的硅衬底上方的多晶硅层的电阻率。例如，如果IC 100包括多晶硅电阻器，则可以图案化RPO层以保留在多晶硅电阻器上方的合适的位置处，并且还覆盖衬底102的区域。因此，例如，当在诸如在源极/漏极区和/或栅电极的IC的其他区域上方形成硅化物以形成欧姆接触件时，将RPO层留在多晶硅电阻器上方的合适的位置处以防止硅化物接触多晶硅电阻器，并且因此保持多晶硅电阻器的电阻。
图4示出一些实施例的截面图，其中外延柱114还包括纯Ge的本征区或将下部外延区114a与上部外延区114b分离的SiGe合金的本征区。因此，在图4中，光电二极管包括n型的下部外延区114a、本征Ge或SiGe的中间区115’和p型的上部外延区114b；尽管在其他实施例中可以换位p型和n型掺杂。在图4中，本征区115’的最下部具有从衬底102的上表面测量的第一高度，并且氮化硅层110的最下部具有小于第一高度的第二高度，尽管在其他实施例中可改变下部外延区114a的厚度以将第一高度改变为大于氮化硅层110的高度。
图5示出一些实施例的截面图，其中介电侧壁结构132的内侧壁具有圆形上表面140，并且其中外延柱114的上表面在圆形上表面上方向外张开。因此，在图5中，外延柱114的最上部相对于外延柱114的下部或中间部分向外张开，以覆盖介电侧壁结构132的圆形上表面140。
如图6所示，在一些实施例中，介电侧壁结构132的最上表面可以表现出圆角142，可以与低k介电层112的最上平面垂直间隔开。因此，在一些实施例中，介电侧壁结构132的最上表面可以具有从衬底102的上表面测量的第一高度h1；并且低k介电层112的最上表面可具有从衬底102的上表面测量的第二高度h2，其中第二高度h2大于第一高度h1。
参考图7至图19，提供了在各个制造阶段处的具有介电侧壁结构的半导体器件的一些实施例的一系列截面图。
如图7所示，提供衬底102。在一些实施例中，衬底102是由单晶硅制成的块状硅衬底。当衬底102是硅时，衬底102可以是n型硅、p型硅或本征硅。在其他实施例中，衬底102可以是p型或n型掺杂的其他合适的材料，例如，碳化硅衬底、蓝宝石衬底或绝缘体上半导体(SOI)衬底，和/或可以具有例如在约800-2000纳米之间的厚度。仍在其他实施例中，衬底102可包括二元半导体材料(例如，GaAs)、三元半导体材料(例如，InGaAs)或其他半导体材料。
例如，通过在衬底102的上表面上方形成诸如氧化物、硬掩模和/或光刻胶层的阱掩模(未示出)来在衬底102中形成具有第一导电类型的阱区104。阱掩模使得衬底上表面的对应于阱区104的部分暴露；并且覆盖衬底上表面的其他部分。利用在合适的位置处的阱掩模，将离子注入到衬底102中以形成阱区104，或在衬底102上方形成高度掺杂层，并且然后掺杂剂从高度掺杂层向外扩散到衬底102中以形成阱区104。
例如，通过在衬底102的上表面上方形成诸如氧化物、硬掩模的隔离掩模(未示出)和/或光刻胶层来在衬底102中形成可以具有与第一导电类型相反的第二导电类型的隔离区106。隔离掩模使得衬底上表面的对应于隔离区106的部分暴露；并且覆盖衬底上表面的其他部分。利用在合适的位置处的隔离掩模，将离子注入到衬底中以形成隔离106，或在衬底上方形成高度掺杂层，然后掺杂剂从高度掺杂层向外扩散到衬底中以形成隔离区106。根据实施方式，可以在阱区之前形成隔离区106，反之亦然。
如图8所示，在衬底102的上表面上方形成介电层108，其在一些实施例中可以用作RPO层；并且在介电层108上方形成氮化硅层110，其在一些实施例中可以用作蚀刻停止层。例如，然后在氮化硅层110上方形成诸如USG或氟硅酸盐玻璃(FSG)层的低k介电层112。
如图9所示，通过使用光刻技术在低k介电层112上方图案化柱掩模902，柱掩模902可以由例如光刻胶材料和/或硬掩模制成。柱掩模902在低k介电层112的上表面上方延伸，并且包括使得低k介电层的部分暴露的开口。利用在合适的位置处的柱掩模902，进行蚀刻以去除低k介电层112的暴露部分和氮化硅层110的对应部分。该蚀刻停止在介电层108的上表面上，从而形成第一凹槽904。在一些实施例中，第一凹槽具有约1微米的宽度，在从1微米至约30微米的范围内的长度，以及约30微米的高度。在一些实施例中，例如，在图9中进行的蚀刻是等离子体蚀刻，该蚀刻包括在等离子体室中包括的C4F4、O2和Ar气体物质，且在从1000瓦特至8000瓦特的范围内的施加功率下进行该蚀刻。
如图10所示，然后在低k介电层112的上表面和侧壁上方，沿着氮化硅层110的侧壁并且在介电层108的上表面上方形成共形介电衬里132’，以部分地填充第一凹槽904。在一些实施例中，共形介电衬里132’具有第一厚度t1，并且介电层具有第二厚度t2，其中第一厚度t1大于第二厚度t2。例如，在一些实施例中，第一厚度t1可以在从10埃至2000埃的范围内；并且第二厚度t2可以小于第一厚度t1。在一些实施例中，共形介电衬里132’由SiO2制成，并且可以通过旋涂技术、化学汽相沉积(CVD)、物理汽相沉积(PVD)、等离子体增强CVD(PECVD)或其他技术形成。
如图11所示，利用在合适的位置处的共形介电衬里132’进行各向异性蚀刻或垂直蚀刻以从低k介电层112的上表面和介电层108的上表面去除共形介电衬里132’的部分。因此，该各向异性蚀刻或垂直蚀刻回蚀刻共形介电衬里132’以留下共形介电衬里的部分作为沿着低k介电层112的侧壁且沿着氮化硅层110的侧壁的介电侧壁前体结构132”，并且使得介电层108的上表面区域暴露。由于所使用的各向异性蚀刻或垂直蚀刻的特性，介电侧壁前体结构132”仍然具有至少大致等于t1的厚度，并且其大于介电层108的剩余厚度(～t2)。在一些实施例中，例如，在图11中进行的蚀刻是进行预定时间的干蚀刻工艺，并且该蚀刻包括在等离子体室中包括的C4F4、O2和Ar气体物质。
如图12所示，然后进行各向同性蚀刻或湿蚀刻，以将介电侧壁前体结构(图11的132”)削薄至厚度t1’，并且同时去除介电层108的暴露的上表面区域。以这种方式，可以形成介电侧壁结构132，其具有与介电层108的侧壁对准的侧壁，通过该侧壁暴露阱区104的上表面。在一些实施例中，进行的各向同性或湿蚀刻对应于将衬底浸入稀氢氟酸的水溶液中预定时间。介电侧壁结构132可以具有圆形的上表面，其可以与低k介电层112的上表面大致平齐，或者可以在低k介电层112的上表面下方间隔开。由于进行蚀刻以形成介电侧壁结构132的这种方式，阱区104的暴露的上表面在该阶段没有损坏-例如，阱区的上表面是具有很少或没有错位或断裂的单晶表面区域。此外，因为介电侧壁结构132仍保留在氮化硅层110的内侧壁上方的适当位置处，图12中的凹槽可具有垂直或大致垂直的侧壁，并且介电层108不底切氮化硅层110，这在一些传统方法中会出现。
在图12的一些实施例中，介电侧壁前体结构(图11的132”)和介电层108具有彼此相同的介电材料组分，并且因此以相同的速率蚀刻，以产生对准的、平坦的和/或大致平坦的侧壁，从而用于所得到的蚀刻结构，如图12所示。在其他实施例中，介电侧壁前体结构(图11的132”)和介电层108可以具有略微不同的蚀刻速率。例如，介电侧壁前体结构可以具有第一蚀刻速率，并且介电层108可以具有与第一蚀刻速率不同的第二蚀刻速率，从而用于各向同性蚀刻或湿蚀刻。通常在这种实施例中，第一蚀刻速率将略微大于第二蚀刻速率，例如通过小于百分之三十，从而使得介电层108不底切氮化硅层110，并且通过蚀刻形成的凹槽在其上部处将会较宽以有助于更好地填充，而没有间隙或空隙。
如图13所示，在未损坏的阱区104上直接外延生长Si或SiGe材料的外延柱114而没有空隙或间隙。用于形成外延柱114的外延生长工艺最初使用第一组外延生长条件以形成对应于单晶锗或单晶SiGe的n型区域的下部外延区。然后改变外延生长条件以形成对应于单晶Ge或单晶SiGe的p型区域的上部外延区，p型区域在p-n结处直接接触n型区域。在其他实施例中，p型区域不在p-n结处直接接触n型区域，而是外延生长工艺用于在p型区域和n型区域之间形成Ge的本征区或SiGe的本征区，从而使得形成p-i-n结。在其他实施例中，可以在n型区域之前形成p型区域。在介电侧壁结构132具有圆形上表面的实施例中，外延柱114可以生长为在圆形上表面上方向外张开。在其他实施例中，不生长Ge或SiGe外延材料用于外延柱114，而是可以生长诸如单晶硅、二元半导体材料(例如GaAs)、三元半导体材料(例如InGaAs)或其他半导体材料的其他材料以形成外延柱114。
如图14所示，可以可选地实施化学机械平坦化(CMP)，以使得介电侧壁结构132具有平坦的上表面。该平坦的上表面与外延柱114的最上表面共面，并且与低k介电层112的上表面共面。尽管该CMP操作是可选的，但是后续图示出为继续图14，但是应当理解，后续图可以等效地接着图13(例如，外延柱114的上部仍然在介电侧壁结构132的上表面上方向外张开)。
如图15所示，形成接触开口掩模1502，并且进行蚀刻以形成向下延伸穿过低k介电层112的接触开口1504，以暴露衬底102的上表面。然后可以进行离子注入工艺，使得分子流或带电离子流穿过接触开口以形成高度掺杂的阱接触区118。
如图16所示，例如，形成诸如钨或铝的导电材料。导电材料在低k介电层112上方延伸并向下延伸到接触开口1504中以与高度掺杂的阱接触区118接触。然后进行CMP操作以平坦化导电材料的上表面以建立导电接触件1602，并且然后形成第二低k介电层1604，并且在第二低k介电层1604中形成通孔开口1606。
如图17所示，例如，在第二低k介电层1604上方形成诸如铜铝的导电材料。该导电材料在第二低k介电层1604上方延伸并向下延伸到通孔开口中，并且平坦化导电材料以形成导电通孔1700以及第一导线122和第二导线126。
如图18所示，在该结构上方形成窗口凹槽掩模1802，并且进行蚀刻以去除第二低k介电层1604和/或导线122、126的部分，以形成窗口开口128，窗口开口128增加了在操作期间到达外延柱114的撞击辐射量。
如图19所示，在导线122、126和第二低k介电层1604的上表面上方形成抗反射涂层(ARC)130。类似于窗口开口128，ARC 130增加在操作期间到达外延柱114的撞击辐射量。在一些实施例中，ARC 130是氮化硅层。
现在参照图20的流程图描述对应于图17至图19的一些实施例的示例性方法2000。然而，应当理解，图7至图19中公开的结构不限制于图20的方法2000，相反，可以作为独立于该方法的结构而单独存在。类似地，虽然结合图7至图19来描述图20的方法，但是应当理解，该方法不限制于在图7至图19所公开的结构，相反，可以独立于图7至图19中所公开的结构而单独存在。此外，尽管图20描述的方法2000在本文中示出和描述为一系列步骤或事件，但是应当理解，这些步骤或事件的所示顺序不应解释为限制意义。例如，一些步骤可以以不同的顺序发生和/或与除了本文描述和示出之外的其他步骤或事件同时发生。此外，在本文中并不是所有示出的步骤是对实施本发明的一个或多个方面是必须的，以及本文示出的步骤中的一个或多个可以在一个或多个单独的步骤和/或阶段中之进行。
在2002处，接收包括阱区的衬底。在一些实施例中，步骤2002可以对应于例如图7。
在2004处，在衬底的上表面上方且在阱区的上表面上方形成介电层。在一些实施例中，步骤2004可以对应于例如图8。
在2006处，在介电层上方形成氮化硅层。在一些实施例中，步骤2004可以对应于例如图8。
在2008处，在氮化硅层上方形成低k介电层。在一些实施例中，步骤2004可以对应于例如图8。
在2010处，在低k介电层上方形成并且图案化柱掩模。在一些实施例中，步骤2004可以对应于例如图9。
在2012处，利用在合适的位置处的柱掩模进行蚀刻以去除低k介电层的部分和氮化硅层的部分。蚀刻停止在介电层的上表面上，从而形成第一凹槽。在一些实施例中，步骤2012可以对应于例如图9。
在2014处，在低k介电层的上表面上方，沿着低k介电层的侧壁，沿着氮化硅层的侧壁并且在介电层的上表面上方形成共形介电衬里，以部分地填充第一凹槽。在一些实施例中，步骤2014可以对应于例如图10。
在2016处，利用在合适的位置处的共形介电衬里进行蚀刻以从低k介电层的上表面和介电层的上表面去除共形介电衬里的部分，从而留下共形介电衬里的部分作为介电侧壁前体结构并且使得介电层的上表面区域暴露。在一些实施例中，步骤2016可以对应于例如图11。
在2018处，进行蚀刻以削薄介电侧壁前体结构并且同时去除介电层的暴露的上表面区域，从而形成终止于阱区的上表面并终止于介电侧壁结构的第二凹槽。介电侧壁结构沿着低k介电层的侧壁且沿着氮化硅层的侧壁延伸。在一些实施例中，步骤2018可以对应于例如图12。
在2020处，在第二凹槽中外延生长Si或SiGe材料的柱以完全填充第二凹槽。在一些实施例中，步骤2020可以对应于例如图13。
图21至图24示出根据本发明的一些实施例的可选实施例。
图21对应于先前讨论的图9，其中提供了衬底102。衬底102包括具有第一导电类型的阱区104，和可具有与第一导电类型相反的第二导电类型的隔离区106。在衬底102的上表面上方形成介电层108，其在一些实施例中可用作RPO层；并且在介电层108上方形成氮化硅层110，其在一些实施例中可以用作蚀刻停止层。然后在氮化硅层110上方形成诸如USG或氟硅酸盐玻璃(FSG)层的低k介电层112。利用在合适的位置处的柱掩模902进行蚀刻以去除低k介电层112的暴露部分和氮化硅层110的对应部分。蚀刻停止在介电层108的上表面上，从而形成第一凹槽904。
如图22所示，然后在低k介电层112的上表面和侧壁上方，沿着氮化硅层110的侧壁并且在介电层108的上表面上方形成共形介电衬里132’，以部分地填充第一凹槽904。在一些实施例中，共形介电衬里132’具有第一厚度t1，并且介电层具有第二厚度t2，其中第一厚度t1大于第二厚度t2。
如图23所示，进行诸如化学干蚀刻(CDE)的蚀刻预定时间，以各向异性地或垂直地蚀刻共形介电衬里132’，并且还原位地去除下面的介电层108的部分，该部分随着蚀刻去除共形介电衬里132’的横向部分而暴露。值得注意的是，与图11至图12(其中图11采用各向异性蚀刻，图12采用单独的湿蚀刻)相比，图23中的蚀刻是用于形成介电侧壁结构132的单个原位蚀刻。在一些实施例中，例如，可以进行该原位蚀刻预定时间，在此期间等离子体室包括C4F4、O2和Ar气体物质。
如图24所示，在阱区104上直接外延生长Ge或SiGe材料的外延柱114而没有空隙或间隙，类似于先前关于图13所讨论的。在图24之后，可以如关于图14至图20所示出和所描述的来继续制造工艺以完成器件的制造。
现在参考图25的流程图描述对应于采用图21至图24的一些实施例的示例性方法2500。如上所述，该方法还可以使用先前关于图7至图19描述的一些实施例。
在2502处，接收包括阱区的衬底。在一些实施例中，步骤2502可以对应于例如图7。
在2504处，在衬底的上表面上方且在阱区的上表面上方形成介电层。在一些实施例中，步骤2504可以对应于例如图8。
在2506处，在介电层上方形成氮化硅层。在一些实施例中，步骤2506可以对应于例如图8。
在2508处，在氮化硅层上方形成低k介电层。在一些实施例中，步骤2508可以对应于例如图8。
在2510处，在低k介电层上方形成并且图案化柱掩模。在一些实施例中，步骤2504可以对应于例如图21。
在2512处，利用在合适的位置处的柱掩模，进行蚀刻以去除低k介电层的部分和氮化硅层的部分。蚀刻停止在介电层的上表面上，从而形成第一凹槽。在一些实施例中，步骤2012可以对应于例如图21。
在2514处，在低k介电层的上表面上方，沿着低k介电层的侧壁，沿着氮化硅层的侧壁并且在介电层的上表面上方形成共形介电衬里，以部分地填充第一凹槽。在一些实施例中，步骤2514可以对应于例如图22。
在2516处，利用在合适的位置处的共形介电衬里进行蚀刻，以从低k介电层的上表面去除共形介电衬里的部分，同时留下共形介电衬里的沿着低k介电层和氮化硅的侧壁的部分。在2516中，蚀刻还去除了下面的介电层的部分以暴露衬底的上表面。在一些实施例中，步骤2516可以对应于例如图23。
在2518处，在衬底的暴露的上表面上外延生长Si或SiGe材料的柱。在一些实施例中，步骤2518可以对应于例如图24。
在一些实施例中，本发明涉及设置在硅衬底上的集成电路(IC)，该衬底包括具有第一导电类型的阱区。介电层布置在硅衬底的上表面上方，并且在阱区的外边缘上方延伸，并且包括使阱区的内部暴露的开口。SiGe或Ge的外延柱从阱区的内部向上延伸。外延柱包括具有第一导电类型的下部外延区和具有与第一导电类型相反的第二导电类型的上部外延区。介电侧壁结构围绕外延柱并具有停留在介电层的上表面上的底面。
其他实施例涉及一种方法。在该方法中，接收包括阱区的衬底。在衬底的上表面上方且在阱区的上表面上方形成介电层。在介电层上方形成氮化硅层，并且在氮化硅层上方形成低k介电层。选择性地去除低k介电层的部分和下面的氮化硅层的部分以形成暴露介电层的上表面的第一凹槽。在低k介电层的上表面上方，沿着低k介电层的侧壁，沿着氮化硅层的侧壁并且在介电层的暴露的上表面上方形成共形介电衬里，以部分地填充第一凹槽。利用在合适的位置处的共形介电衬里进行第一蚀刻，以从低k介电层的上表面和介电层的上表面去除共形介电衬里的部分，从而留下共形介电衬里的部分作为沿着低k介电层的侧壁并且沿着介电层的侧壁的介电侧壁前体结构，并且同时使得介电层的上表面区域暴露。
在上述方法中，其中，从所述介电侧壁前体结构的最内侧壁至所述所述氮化硅层测量的所述介电侧壁前体结构的厚度大于从所述介电层的上表面至所述衬底的上表面测量的所述介电层的厚度。
在上述方法中，还包括：进行不同于所述第一蚀刻的第二蚀刻，以削薄所述介电侧壁前体结构，并且同时去除所述介电层的暴露的上表面区域，从而形成终止于所述阱区的上表面的第二凹槽。
在上述方法中，还包括：进行不同于所述第一蚀刻的第二蚀刻，以削薄所述介电侧壁前体结构，并且同时去除所述介电层的暴露的上表面区域，从而形成终止于所述阱区的上表面的第二凹槽，在所述第二凹槽中外延生长Ge或SiGe材料的柱以完全填充所述第二凹槽，而没有空隙或间隙。
在上述方法中，还包括：进行不同于所述第一蚀刻的第二蚀刻，以削薄所述介电侧壁前体结构，并且同时去除所述介电层的暴露的上表面区域，从而形成终止于所述阱区的上表面的第二凹槽，在所述第二凹槽中外延生长Ge或SiGe材料的柱以完全填充所述第二凹槽，而没有空隙或间隙，其中，所述第一蚀刻是各向异性蚀刻，并且所述第二蚀刻是各向同性蚀刻。
在上述方法中，还包括：进行不同于所述第一蚀刻的第二蚀刻，以削薄所述介电侧壁前体结构，并且同时去除所述介电层的暴露的上表面区域，从而形成终止于所述阱区的上表面的第二凹槽，在所述第二凹槽中外延生长Ge或SiGe材料的柱以完全填充所述第二凹槽，而没有空隙或间隙，其中，所述介电侧壁前体结构和所述介电层具有彼此相同的介电材料组分。
在上述方法中，还包括：进行不同于所述第一蚀刻的第二蚀刻，以削薄所述介电侧壁前体结构，并且同时去除所述介电层的暴露的上表面区域，从而形成终止于所述阱区的上表面的第二凹槽，在所述第二凹槽中外延生长Ge或SiGe材料的柱以完全填充所述第二凹槽，而没有空隙或间隙，其中，对于所述第二蚀刻，所述介电侧壁前体结构具有第一蚀刻速率，并且所述介电层具有与所述第一蚀刻速率不同的第二蚀刻速率。
在上述方法中，还包括：进行不同于所述第一蚀刻的第二蚀刻，以削薄所述介电侧壁前体结构，并且同时去除所述介电层的暴露的上表面区域，从而形成终止于所述阱区的上表面的第二凹槽，在所述第二凹槽中外延生长Ge或SiGe材料的柱以完全填充所述第二凹槽，而没有空隙或间隙，其中，对于所述第二蚀刻，所述介电侧壁前体结构具有第一蚀刻速率，并且所述介电层具有与所述第一蚀刻速率不同的第二蚀刻速率，所述第二蚀刻速率比所述第一蚀刻速率小30％或更小。
又一其他实施例涉及一种集成电路(IC)。该IC包括硅衬底，该硅衬底包括具有第一导电类型的阱区。在硅衬底的上表面上方布置介电层。介电层在阱区的外边缘上方延伸，并且包括使阱区的内部暴露的第一开口。氮化硅层布置在介电层上方，并且包括与第一开口对准并且使阱区的内部暴露的第二开口。低k介电层布置在氮化硅层上方，并且包括与第一开口和第二开口对准并且使阱区的内部暴露的第三开口。SiGe或Ge的外延柱从阱区的内部向上延伸至低k介电层的上部区域。外延柱包括具有第一导电类型的下部外延区和具有与第一导电类型相反的第二导电类型的上部外延区。介电侧壁结构围绕外延柱。介电侧壁结构具有停留在介电层的上表面上的底面，并且具有靠近低k介电层的上部区域的上表面。
在上述集成电路中，其中，所述介电层和所述介电侧壁结构具有彼此相同的介电材料组分。
在上述集成电路中，其中，对于预定蚀刻，所述介电层具有第一蚀刻速率，并且所述介电侧壁结构具有不同于所述第一蚀刻速率的第二蚀刻速率，并且其中，所述第一蚀刻速率介于所述第二蚀刻速率的70％和130％之间。
在上述集成电路中，其中，所述外延柱的所述上部外延区和所述下部外延区对应于光电二极管，所述光电二极管配置为吸收在预定波长或波长范围处的入射辐射，所述集成电路还包括：铝铜层互连层，设置在所述衬底上方，其中，所述铝铜层包括在所述外延柱的上表面上方对准的开口，并且穿过所述开口的所述入射辐射穿过所述铝铜层以读取所述光电二极管；以及抗反射涂层，设置在所述铝铜层上方并且衬里所述铝铜层的开口。
在上述集成电路中，其中，所述介电侧壁结构的内侧壁具有圆形上表面，并且其中，所述外延柱的上表面在所述圆形上表面上方向外张开。
在上述集成电路中，其中，所述介电层具有与所述介电侧壁结构的最内侧壁对准的最内侧壁。
在上述集成电路中，还包括：氮化硅层，设置在所述介电层上方，所述氮化硅层具有通过所述介电侧壁结构与所述外延柱的外侧壁间隔开的内侧壁。
在上述集成电路中，还包括：氮化硅层，设置在所述介电层上方，所述氮化硅层具有通过所述介电侧壁结构与所述外延柱的外侧壁间隔开的内侧壁，低k介电层，设置在所述氮化硅层上方；其中，所述低k介电层的上表面与所述介电侧壁结构的上表面和所述外延柱的上表面两者共面。
在上述集成电路中，还包括：氮化硅层，设置在所述介电层上方，所述氮化硅层具有通过所述介电侧壁结构与所述外延柱的外侧壁间隔开的内侧壁，其中，所述介电侧壁结构的下表面与所述氮化硅层的下表面共面。
在上述集成电路中，还包括：氮化硅层，设置在所述介电层上方，所述氮化硅层具有通过所述介电侧壁结构与所述外延柱的外侧壁间隔开的内侧壁，其中，所述外延柱还包括将所述下部外延区与所述上部外延区分离的Si或SiGe的本征区。
在上述集成电路中，还包括：氮化硅层，设置在所述介电层上方，所述氮化硅层具有通过所述介电侧壁结构与所述外延柱的外侧壁间隔开的内侧壁，其中，所述外延柱还包括将所述下部外延区与所述上部外延区分离的Si或SiGe的本征区，所述本征区的最下部具有从所述衬底的上表面测量的第一高度，并且其中，所述氮化硅层的最下部具有小于所述第一高度的第二高度。
又一其他实施例涉及一种方法。在该方法中，接收衬底。在衬底的上表面上方形成第一介电层，并且在第一介电层上方形成第二介电层。选择性地去除第二介电层的部分以形成暴露第一介电层的上表面的第一凹槽。在第二介电层的上表面上方并且沿着第二介电层的侧壁并且在第一介电层的暴露的上表面上方形成共形介电衬里以部分地填充第一凹槽。进行第一蚀刻以去除共形介电衬里的横向部分，从而留下共形介电衬里的剩余部分作为沿着第二介电层的侧壁的介电侧壁前体结构，同时使第一介电层的上表面区域暴露。从介电侧壁前体的最内侧壁至第二介电层的最近侧壁测量的介电侧壁前体结构的厚度大于从第一介电层的上表面至衬底的上表面测量的第一介电层的厚度。进行具有与第一蚀刻不同的蚀刻特性的第二蚀刻，以削薄介电侧壁前体结构，并且同时去除第一介电层的暴露的上表面区域，从而形成终止于衬底的上表面的第二凹槽。在第二凹槽中形成半导体材料柱。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (19)

1.一种集成电路(IC)，包括：
衬底，包括具有第一导电类型的阱区；
介电层，布置在所述衬底的上表面上方，所述介电层在所述阱区的外边缘上方延伸并且包括使得所述阱区的内部暴露的开口；
SiGe或Ge的外延柱，从所述阱区的所述内部向上延伸，所述外延柱包括具有所述第一导电类型的下部外延区和具有与所述第一导电类型相反的第二导电类型的上部外延区；以及
介电侧壁结构，围绕所述外延柱并具有停留在所述介电层的上表面上的底面，
氮化硅层，设置在所述介电层上方，所述氮化硅层具有通过所述介电侧壁结构与所述外延柱的外侧壁间隔开的内侧壁。
2.根据权利要求1所述的集成电路，其中，所述介电层和所述介电侧壁结构具有彼此相同的介电材料组分。
3.根据权利要求1所述的集成电路，其中，对于预定蚀刻，所述介电层具有第一蚀刻速率，并且所述介电侧壁结构具有不同于所述第一蚀刻速率的第二蚀刻速率，并且其中，所述第一蚀刻速率介于所述第二蚀刻速率的70％和130％之间。
4.根据权利要求1所述的集成电路，其中，所述外延柱的所述上部外延区和所述下部外延区对应于光电二极管，所述光电二极管配置为吸收在预定波长或预定波长范围处的入射辐射，所述集成电路还包括：
铝铜互连层，设置在所述衬底上方，其中，所述铝铜互连层包括在所述外延柱的上表面上方对准的开口，并且穿过所述开口的所述入射辐射穿过所述铝铜互连层以读取所述光电二极管；以及
抗反射涂层，设置在所述铝铜互连层上方并且衬里所述铝铜互连层的开口。
5.根据权利要求1所述的集成电路，其中，所述介电侧壁结构的内侧壁具有圆形上表面，并且其中，所述外延柱的上表面在所述圆形上表面上方向外张开。
6.根据权利要求1所述的集成电路，其中，所述介电层具有与所述介电侧壁结构的最内侧壁对准的最内侧壁。
7.根据权利要求1所述的集成电路，还包括：
低k介电层，设置在所述氮化硅层上方；
其中，所述低k介电层的上表面与所述介电侧壁结构的上表面和所述外延柱的上表面两者共面。
8.根据权利要求1所述的集成电路，其中，所述介电侧壁结构的下表面与所述氮化硅层的下表面共面。
9.根据权利要求1所述的集成电路，其中，所述外延柱还包括将所述下部外延区与所述上部外延区分离的Si或SiGe的本征区。
10.根据权利要求9所述的集成电路，其中，所述本征区的最下部具有从所述衬底的上表面测量的第一高度，并且其中，所述氮化硅层的最下部具有小于所述第一高度的第二高度。
11.一种形成集成电路的方法，包括：
接收衬底，所述衬底包括阱区；
在所述衬底的上表面上方且在所述阱区的上表面上方形成介电层；
在所述介电层上方形成氮化硅层；
在所述氮化硅层上方形成低k介电层；
选择性地去除所述低k介电层的部分和下面的所述氮化硅层的部分以形成暴露所述介电层的上表面的第一凹槽；
在所述低k介电层的上表面上方，沿着所述低k介电层的侧壁，沿着所述氮化硅层的侧壁并且在所述介电层的暴露的上表面上方形成共形介电衬里，以部分地填充所述第一凹槽；以及
利用在合适的位置处的所述共形介电衬里进行第一蚀刻，以从所述低k介电层的上表面和所述介电层的上表面去除所述共形介电衬里的部分，从而留下所述共形介电衬里的部分作为沿着所述低k介电层的侧壁并且沿着所述介电层的侧壁的介电侧壁前体结构，并且同时使得所述介电层的上表面区域暴露。
12.根据权利要求11所述的方法，其中，从所述介电侧壁前体结构的最内侧壁至所述氮化硅层测量的所述介电侧壁前体结构的厚度大于从所述介电层的上表面至所述衬底的上表面测量的所述介电层的厚度。
13.根据权利要求11所述的方法，还包括：
进行不同于所述第一蚀刻的第二蚀刻，以削薄所述介电侧壁前体结构，并且同时去除所述介电层的暴露的上表面区域，从而形成终止于所述阱区的上表面的第二凹槽。
14.根据权利要求13所述的方法，还包括：
在所述第二凹槽中外延生长Ge或SiGe材料的柱以完全填充所述第二凹槽，而没有空隙或间隙。
15.根据权利要求14所述的方法，其中，所述第一蚀刻是各向异性蚀刻，并且所述第二蚀刻是各向同性蚀刻。
16.根据权利要求14所述的方法，其中，所述介电侧壁前体结构和所述介电层具有彼此相同的介电材料组分。
17.根据权利要求14所述的方法，其中，对于所述第二蚀刻，所述介电侧壁前体结构具有第一蚀刻速率，并且所述介电层具有与所述第一蚀刻速率不同的第二蚀刻速率。
18.根据权利要求17所述的方法，其中，所述第二蚀刻速率比所述第一蚀刻速率小30％或更小。
19.一种形成集成电路的方法，包括：
接收衬底；
在所述衬底的上表面上方形成第一介电层；
在所述第一介电层上方形成第二介电层；
选择性地去除所述第二介电层的部分以形成暴露所述第一介电层的上表面的第一凹槽；
在所述第二介电层的上表面上方并且沿着所述第二介电层的侧壁，并且在所述第一介电层的暴露的上表面上方形成共形介电衬里以部分地填充所述第一凹槽；
进行第一蚀刻以去除所述共形介电衬里的横向部分，从而留下所述共形介电衬里的剩余部分作为沿着所述第二介电层的侧壁的介电侧壁前体结构，同时使得所述第一介电层的上表面区域暴露，其中，从所述介电侧壁前体结构的最内侧壁至所述第二介电层的最近侧壁测量的所述介电侧壁前体结构的厚度大于从所述第一介电层的上表面至所述衬底的上表面测量的所述第一介电层的厚度；
进行具有与第一蚀刻不同的蚀刻特性的第二蚀刻，以削薄所述介电侧壁前体结构，并且同时去除所述第一介电层的暴露的上表面区域，从而形成终止于所述衬底的上表面的第二凹槽；以及
在所述第二凹槽中形成半导体材料柱。
CN201710620047.1A 2016-09-23 2017-07-26 集成电路及其形成方法 Active CN107871796B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/273,880 US10147829B2 (en) 2016-09-23 2016-09-23 Dielectric sidewall structure for quality improvement in Ge and SiGe devices
US15/273,880 2016-09-23

Publications (2)

Publication Number Publication Date
CN107871796A CN107871796A (zh) 2018-04-03
CN107871796B true CN107871796B (zh) 2019-08-09

Family

ID=61564342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710620047.1A Active CN107871796B (zh) 2016-09-23 2017-07-26 集成电路及其形成方法

Country Status (5)

Country Link
US (5) US10147829B2 (zh)
KR (1) KR102012506B1 (zh)
CN (1) CN107871796B (zh)
DE (1) DE102017118303B4 (zh)
TW (1) TWI658602B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797193B2 (en) * 2018-01-23 2020-10-06 Lumentum Operations Llc Bias control structure for avalanche photodiodes
US11830961B2 (en) * 2018-09-02 2023-11-28 Newport Fab, Llc Silicon nitride hard mask for epitaxial germanium on silicon
CN110943145B (zh) * 2019-12-13 2022-03-25 京东方科技集团股份有限公司 光电二极管及制备方法、显示基板、显示装置
DE102021109737A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Germaniumhaltiger photodetektor und verfahren zu seiner herstellung
US11661337B2 (en) * 2020-10-19 2023-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Comb electrode release process for MEMS structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102916018A (zh) * 2011-08-04 2013-02-06 台湾积体电路制造股份有限公司 在介电层中的双开口中形成的焊盘结构
CN103762263A (zh) * 2013-12-31 2014-04-30 深圳市华星光电技术有限公司 一种感光单元、显示面板的阵列基板及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2867983B2 (ja) 1996-12-03 1999-03-10 日本電気株式会社 フォトディテクタおよびその製造方法
JPH10290023A (ja) 1997-04-15 1998-10-27 Nec Corp 半導体光検出器
JP2003264309A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 光半導体装置および光半導体装置の製造方法
US7459367B2 (en) * 2005-07-27 2008-12-02 International Business Machines Corporation Method of forming a vertical P-N junction device
US7777250B2 (en) * 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
WO2009058470A1 (en) 2007-10-30 2009-05-07 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating butt-coupled electro-absorptive modulators
US7851698B2 (en) * 2008-06-12 2010-12-14 Sunpower Corporation Trench process and structure for backside contact solar cells with polysilicon doped regions
JP5231890B2 (ja) * 2008-07-31 2013-07-10 株式会社東芝 固体撮像装置とその製造方法
KR20100030768A (ko) * 2008-09-11 2010-03-19 삼성전자주식회사 보호막 후면에 차광막을 갖는 시모스 이미지 센서 및 그 제조 방법
US7871854B1 (en) * 2009-08-19 2011-01-18 Freescale Semiconductor, Inc. Method of making a vertical photodetector
US8399949B2 (en) * 2011-06-30 2013-03-19 Micron Technology, Inc. Photonic systems and methods of forming photonic systems
JP5636604B2 (ja) 2012-06-29 2014-12-10 住友電工デバイス・イノベーション株式会社 半導体受光素子
KR102117995B1 (ko) * 2013-06-07 2020-06-03 삼성전자주식회사 씨모스 이미지 센서
US9405063B2 (en) * 2013-06-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated metal grating
US9184191B2 (en) 2013-10-17 2015-11-10 Micron Technology, Inc. Method providing an epitaxial photonic device having a reduction in defects and resulting structure
CN107210308B (zh) 2014-11-13 2018-06-29 光澄科技股份有限公司 光吸收设备
US9799689B2 (en) * 2014-11-13 2017-10-24 Artilux Inc. Light absorption apparatus
US9728501B2 (en) * 2015-12-21 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming trenches

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102916018A (zh) * 2011-08-04 2013-02-06 台湾积体电路制造股份有限公司 在介电层中的双开口中形成的焊盘结构
CN103762263A (zh) * 2013-12-31 2014-04-30 深圳市华星光电技术有限公司 一种感光单元、显示面板的阵列基板及其制作方法

Also Published As

Publication number Publication date
KR20180033070A (ko) 2018-04-02
US10896985B2 (en) 2021-01-19
US20190035955A1 (en) 2019-01-31
US20230369521A1 (en) 2023-11-16
US20240363777A1 (en) 2024-10-31
US10147829B2 (en) 2018-12-04
KR102012506B1 (ko) 2019-08-26
CN107871796A (zh) 2018-04-03
TW201830713A (zh) 2018-08-16
US11749763B2 (en) 2023-09-05
DE102017118303A1 (de) 2018-03-29
US12094989B2 (en) 2024-09-17
US20210167236A1 (en) 2021-06-03
DE102017118303B4 (de) 2023-01-19
TWI658602B (zh) 2019-05-01
US20180090631A1 (en) 2018-03-29

Similar Documents

Publication Publication Date Title
CN107871796B (zh) 集成电路及其形成方法
US11735609B2 (en) Image sensor with shallow trench edge doping
JP6116690B2 (ja) 反射性電極を有するオプトエレクトロニクス半導体チップの製造方法
KR20190054881A (ko) 흡수 강화 반도체 층을 가진 이미지 센서
US7871854B1 (en) Method of making a vertical photodetector
TW202009986A (zh) 絕緣層上半導體（soi）基底及其形成的方法
US9240503B2 (en) Methods of manufacturing and using a photodiode with concave reflector
TWI807558B (zh) 光偵測器、影像感測器及製造光偵測器之方法
CN113380845A (zh) 包括光检测器的半导体结构和形成光检测器的方法
US20230027354A1 (en) Doped semiconductor structure for nir sensors
US20230361137A1 (en) Image sensor with shallow trench edge doping
US20240379726A1 (en) Doped semiconductor structure for nir sensors
US20240072082A1 (en) Passivation for a vertical transfer gate in a pixel sensor
TW202230472A (zh) 半導體元件
TW202213754A (zh) 半導體結構及形成光檢測器的方法
JP2023160728A (ja) イメージセンサ構造およびその形成方法
CN115528050A (zh) 形成半导体装置的方法、光侦测器及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant