CN107436521A - 阵列基板及其像素的制作方法、液晶面板 - Google Patents

Abstract

本发明提供了一种阵列基板，其包括：数据线、栅极线和公共电极线，所述数据线和所述公共电极线沿列方向延伸，所述栅极线沿行方向延伸，所述数据线与所述栅极线交叉设置，所述公共电极线和所述数据线平行设置，且所述公共电极线与所述栅极线不交叉重叠。本发明还提供了一种该阵列基板的像素的制作方法以及具有该阵列基板的液晶面板。本发明通过使公共电极线与栅极线不交叉重叠，从而在二者之间不会产生寄生电容，进而降低显示面板的逻辑功耗。

Description

阵列基板及其像素的制作方法、液晶面板

技术领域

本发明属于液晶显示技术领域，具体地讲，涉及一种阵列基板及其像素的制作方法、液晶面板。

背景技术

随着光电与半导体技术的演进，也带动了平板显示器(Flat Panel Display)的蓬勃发展，而在诸多平板显示器中，液晶显示器(Liquid Crystal Display，简称LCD)因具有高空间利用效率、低消耗功率、无辐射以及低电磁干扰等诸多优越特性，已被应用于生产生活的各个方面。

液晶显示器通常包括相对设置的液晶面板和背光模块，其中由于液晶面板无法发光，因此需要背光模块向液晶面板提供均匀的显示光线，以使液晶面板显示影像。而液晶面板通常包括阵列基板(即Array基板)和彩膜基板(即CF基板)。在目前的阵列基板中，向像素的公共电极提供公共电压的公共电极线与栅极线之间会交叉重叠，它们的交叉重叠部分之间形成的寄生电容较大，从而会增加显示面板的逻辑功耗。

发明内容

为了解决上述现有技术存在的问题，本发明的目的在于提供一种能够消除寄生电容的阵列基板及其像素的制作方法。

根据本发明的一方面，提供了一种阵列基板，其包括：数据线、栅极线和公共电极线，所述数据线和所述公共电极线沿列方向延伸，所述栅极线沿行方向延伸，所述数据线与所述栅极线交叉设置，所述公共电极线和所述数据线平行设置，且所述公共电极线与所述栅极线不交叉重叠。

进一步地，所述阵列基板还包括：多个像素块，所述多个像素块阵列排布，每个像素块包括沿行方向排列的两个像素，所述数据线设置于所述像素块之间，所述栅极线设置于所述像素块之间，所述像素与对应的所述数据线和对应的所述栅极线连接，每个像素块的两个像素之间设置所述公共电极线。

进一步地，每相邻的两列像素块之间设置一条数据线，所述一条数据线与其相邻的两列像素中的每个像素连接。

进一步地，每相邻的两行像素块之间设置两条栅极线，所述两条栅极线之一与其相邻的一行像素块中的位于奇数列的像素连接，所述两条栅极线之另一与其相邻的一行像素块中的位于偶数列的像素连接；或者每相邻的两行像素块之间设置两条栅极线，所述两条栅极线之一与其相邻的一行像素块中的位于偶数列的像素连接，所述两条栅极线之另一与其相邻的一行像素块中的位于奇数列的像素连接。

进一步地，所述像素包括：薄膜晶体管、像素电极、公共电极及液晶，所述薄膜晶体管的栅极连接到对应的栅极线，所述薄膜晶体管的源极或漏极连接到对应的数据线，所述薄膜晶体管的漏极或源极连接到所述像素电极，所述像素电极与所述公共电极彼此间隔，所述液晶设置于所述像素电极和所述公共电极之间，所述公共电极与对应的公共电极线连接。

根据本发明的另一方面，还提供了一种如上述的阵列基板的像素的制作方法，其包括步骤：在基板上形成薄膜晶体管及与该薄膜晶体管间隔的公共电极线；在所述薄膜晶体管的源极或漏极上形成像素电极；形成覆盖所述薄膜晶体管、所述公共电极线及所述像素电极的绝缘材料层；在所述绝缘材料层中形成暴露所述公共电极线的过孔；在所述绝缘材料层上形成公共电极，所述公共电极填充所述过孔以与所述公共电极线连接。

进一步地，形成所述薄膜晶体管和所述公共电极线的方法包括步骤：在所述基板上形成栅极；在所述基板和所述栅极上形成栅极绝缘层；在所述栅极绝缘层上同时形成有源层、位于所述有源层上且彼此间隔的源极和漏极以及与所述有源层间隔的公共电极线。

进一步地，形成所述绝缘材料层的方法包括步骤：形成覆盖所述薄膜晶体管、所述公共电极线及所述像素电极的氮化硅层；形成覆盖所述氮化硅层的有机绝缘材料层。

根据本发明的又一方面，又提供了一种液晶面板，其包括上述的阵列基板。

本发明的有益效果：本发明通过使公共电极线与栅极线不交叉重叠，从而在二者之间不会产生寄生电容，进而降低显示面板的逻辑功耗。

附图说明

通过结合附图进行的以下描述，本发明的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：

图1是根据本发明的实施例的阵列基板的结构示意图；

图2是根据本发明的实施例的像素块的像素的结构俯视图；

图3是根据本发明的实施例的像素的结构侧视图；

图4是根据本发明的实施例的像素的制作方法的流程图。

具体实施方式

以下，将参照附图来详细描述本发明的实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。

在附图中，为了清楚器件，夸大了层和区域的厚度。相同的标号在附图和说明书中始终表示相同的元件。

图1是根据本发明的实施例的阵列基板的结构示意图。

参照图1，根据本发明的实施例的阵列基板包括：多个像素块100、多条数据线200、多条栅极线300以及多条公共电极线400。

多个像素块100阵列排布。这里，每个像素块100包括两个像素PX，这两个像素PX沿行方向排列，但本发明并不限制于此。

数据线200和公共电极线400均沿列方向延伸，而栅极线300沿行方向延伸。应当理解的是，当旋转90°之后，数据线200和公共电极线400均沿行方向延伸，而栅极线300沿列方向延伸。

每相邻的两列像素块100之间设置一条数据线200，在每相邻的两行像素块100之间设置两条栅极线300，而在每个像素块100中的两个像素PX之间设置一条公共电极线400。这样，数据线200和公共电极线400平行设置，而数据线200与栅极线300交叉设置。此外，由于公共电极线400仅设置在每个像素块100中的两个像素PX之间，即公共电极线400设置于像素块100以内，而栅极线300是设置在像素块100之间，因此公共电极线400与栅极线300不交叉重叠，从而在二者之间不会产生寄生电容。

在本实施例中，像素与数据线200和栅极线300的连接方式采取交替连接的方式，具体是：每条数据线200与其相邻的两列像素中的每个像素PX连接。也就是说，每条数据线200与其左相邻的一列像素中的每个像素PX连接，并且每条数据线200与其右相邻的一列像素中的每个像素PX连接。

阵列每相邻的两行像素块100之间的两条栅极线300而言，其中一条栅极线300与其相邻的一行像素块100中的位于奇数列的像素PX连接，其中另一调栅极线300与其相邻的另一行像素块100中的位于偶数列的像素PX连接。也就是说，位于上方的栅极线300与其相邻的位于上方的一行像素块100中的位于奇数列的像素PX连接，而位于下方的栅极线300与其相邻的位于下方的一行像素块100中的位于偶数列的像素PX连接。

图2是根据本发明的实施例的像素块的像素的结构俯视图。

参照图2，每个像素PX包括：薄膜晶体管110、像素电极120、公共电极130及液晶(未示出)，薄膜晶体管110的栅极连接到对应的栅极线300，薄膜晶体管110的源极或漏极连接到对应的数据线200，薄膜晶体管110的漏极或源极连接到像素电极120，像素电极120与公共电极130彼此间隔，所述液晶设置于像素电极120和公共电极130之间，公共电极130与对应的公共电极线400连接。

需要说明的是，虽然在图2中将公共电极130和像素电极120画在了同一平面，这是为了便于示出二者，但是在实际中像素电极120位于公共电极130的下方，并且二者彼此间隔且绝缘，这将在下面进行描述。

图3是根据本发明的实施例的像素的结构侧视图。图4是根据本发明的实施例的像素的制作方法的流程图。

参照图3和图4，在步骤S410中，在基板1000上形成薄膜晶体管110及与该薄膜晶体管110间隔的公共电极线400。

具体地，形成薄膜晶体管110和公共电极线400的方法包括：

首先，在基板1000上形成栅极G。例如，在基板1000上面按适当的厚度镀制栅极金属层(诸如Cr、Mo、Al、Cu等)，对镀制的栅极金属层进行图案化处理以形成栅极G。这里，同时还形成栅极线300，但图3中没有示出栅极线300。栅极线300与栅极G连接。

其次，在基板1000和栅极G上形成栅极绝缘层GI。例如，通过PECVD沉积形成一层绝缘膜以作为栅极绝缘层GI。

最后，在栅极绝缘层GI上同时形成有源层AL、位于有源层AL上且彼此间隔的源极S和漏极D以及与有源层AL间隔的公共电极线400。例如，按照适当的膜厚通过PECVD沉积形成一层有源材料层(a-Si:H)，然后按照一定的膜厚镀制源漏极金属层(诸如Cr、Mo、Al、Cu等)，然后采用Half Tone Mask对源漏极金属层和有源材料层进行图案化处理，以同时形成有源层AL、源极S、漏极D和公共电极线400。这里，同时还形成数据线200，但图3中没有示出数据线200。数据线200与源极S或漏极D连接。

进行完步骤S410之后，接着进行步骤S420。在步骤S420中，在薄膜晶体管110的漏极D上形成像素电极120。应当说明的是，也可以在薄膜晶体管110的源极S上形成像素电极120。例如，按适当的厚度镀制透明电极材料层(ITO或者IZO)，然后对透明电极材料层进行图案化处理，以形成像素电极120。

进行完步骤S420之后，接着进行步骤S430。在步骤S430中，形成覆盖薄膜晶体管110、公共电极线400及像素电极120的绝缘材料层。

具体地，形成绝缘材料层的方法包括：

首先，形成覆盖薄膜晶体管110、公共电极线400及像素电极120的氮化硅层I1。例如，通过PECVD沉积形成一层SiN_x绝缘膜层以作为氮化硅层I1。

接着，形成覆盖氮化硅层I1的有机绝缘材料层I2。例如，通过PECVD沉积形成一层膜厚为的有机绝缘膜，以作为有机绝缘材料层I2。

进行完步骤S430之后，接着进行步骤S440。在步骤S440中，在所述绝缘材料层中形成暴露公共电极线400的过孔GH。例如，可采用干刻蚀的方法在所述绝缘材料层中形成过孔GH。

进行完步骤S440之后，接着进行步骤S450。在步骤S450中，在所述绝缘材料层上形成公共电极130，公共电极130填充过孔GH以与公共电极线400连接。例如，按适当的厚度镀制透明电极材料层(ITO或者IZO)，然后对透明电极材料层进行图案化处理，以形成公共电极130。

综上所述，根据本发明的实施例，公共电极线与栅极线不交叉重叠，从而在二者之间不会产生寄生电容，进而能够降低显示面板的逻辑功耗。

虽然已经参照特定实施例示出并描述了本发明，但是本领域的技术人员将理解：在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式和细节上的各种变化。

Claims (9)

1.一种阵列基板，其特征在于，包括：数据线、栅极线和公共电极线，所述数据线和所述公共电极线沿列方向延伸，所述栅极线沿行方向延伸，所述数据线与所述栅极线交叉设置，所述公共电极线和所述数据线平行设置，且所述公共电极线与所述栅极线不交叉重叠。

2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：多个像素块，所述多个像素块阵列排布，每个像素块包括沿行方向排列的两个像素，所述数据线设置于所述像素块之间，所述栅极线设置于所述像素块之间，所述像素与对应的所述数据线和对应的所述栅极线连接，每个像素块的两个像素之间设置所述公共电极线。

3.根据权利要求2所述阵列基板，其特征在于，每相邻的两列像素块之间设置一条数据线，所述一条数据线与其相邻的两列像素中的每个像素连接。

4.根据权利要求2或3所述阵列基板，其特征在于，每相邻的两行像素块之间设置两条栅极线，所述两条栅极线之一与其相邻的一行像素块中的位于奇数列的像素连接，所述两条栅极线之另一与其相邻的一行像素块中的位于偶数列的像素连接；

或者每相邻的两行像素块之间设置两条栅极线，所述两条栅极线之一与其相邻的一行像素块中的位于偶数列的像素连接，所述两条栅极线之另一与其相邻的一行像素块中的位于奇数列的像素连接。

5.根据权利要求2所述的阵列基板，其特征在于，所述像素包括：薄膜晶体管、像素电极、公共电极及液晶，所述薄膜晶体管的栅极连接到对应的栅极线，所述薄膜晶体管的源极或漏极连接到对应的数据线，所述薄膜晶体管的漏极或源极连接到所述像素电极，所述像素电极与所述公共电极彼此间隔，所述液晶设置于所述像素电极和所述公共电极之间，所述公共电极与对应的公共电极线连接。

6.一种如权利要求5所述的阵列基板的像素的制作方法，其特征在于，包括步骤：

在基板上形成薄膜晶体管及与该薄膜晶体管间隔的公共电极线；

在所述薄膜晶体管的源极或漏极上形成像素电极；

形成覆盖所述薄膜晶体管、所述公共电极线及所述像素电极的绝缘材料层；

在所述绝缘材料层中形成暴露所述公共电极线的过孔；

在所述绝缘材料层上形成公共电极，所述公共电极填充所述过孔以与所述公共电极线连接。

7.根据权利要求6所述的制作方法，其特征在于，形成所述薄膜晶体管和所述公共电极线的方法包括步骤：

在所述基板上形成栅极；

在所述基板和所述栅极上形成栅极绝缘层；

在所述栅极绝缘层上同时形成有源层、位于所述有源层上且彼此间隔的源极和漏极以及与所述有源层间隔的公共电极线。

8.根据权利要求6所述的制作方法，其特征在于，形成所述绝缘材料层的方法包括步骤：

形成覆盖所述薄膜晶体管、所述公共电极线及所述像素电极的氮化硅层；

形成覆盖所述氮化硅层的有机绝缘材料层。

9.一种液晶面板，其特征在于，包括权利要求1至5任一项所述的阵列基板。