[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN107402592B - 启动电路 - Google Patents

启动电路 Download PDF

Info

Publication number
CN107402592B
CN107402592B CN201611093518.XA CN201611093518A CN107402592B CN 107402592 B CN107402592 B CN 107402592B CN 201611093518 A CN201611093518 A CN 201611093518A CN 107402592 B CN107402592 B CN 107402592B
Authority
CN
China
Prior art keywords
nmos tube
tube
grid
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611093518.XA
Other languages
English (en)
Other versions
CN107402592A (zh
Inventor
李小勇
李旋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Muju Microelectronics Co., Ltd
Shanghai Wei Le Microelectronics Co. Ltd.
Original Assignee
Shanghai Wei Le Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Wei Le Microelectronics Co Ltd filed Critical Shanghai Wei Le Microelectronics Co Ltd
Priority to CN201611093518.XA priority Critical patent/CN107402592B/zh
Publication of CN107402592A publication Critical patent/CN107402592A/zh
Application granted granted Critical
Publication of CN107402592B publication Critical patent/CN107402592B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种启动电路，所述启动电路用于基准电压源，包括第一NMOS管和第一PMOS管；所述第一NMOS管的栅极连接有第一电压控制电路，所述第一电压控制电路使得所述第一NMOS管工作于亚阈值区间，所述第一NMOS管的漏极与所述第一PMOS管的栅极电连接；所述第一PMOS管的栅极连接有第二电压控制电路，所述第二电压控制电路中的电流与所述基准电压源的电流大小成正比；所述第一PMOS管的源极接电源电压，所述第一NMOS管的源极接地，所述第一PMOS管的漏极用于输出至所述基准电压源。本发明提供的启动电路由于采用第一NMOS管而不是电阻，使得启动电路占用的芯片面积较小，且有效改善了启动时间。

Description

启动电路
技术领域
本发明属于集成电路技术领域，特别涉及一种启动电路。
背景技术
如图1所示的带隙基准电压源，其作用是用于产生与温度和电源电压VDD无关的基准电压VBG，VBG的典型值为1.2V(伏特)左右。传统的带隙基准电压源启动时会存在失效的情况，此时，IA＝IB＝0，这会引起VBG也为0。图2为基于阈值电压的基准电压源，其启动时也存在失效的情况，此时，IA＝IB＝0，这会引起VOUT也为0。为了解决前述的基准电压源启动失效的问题，通常会为基准电压源增加启动电路，传统的启动电路均包含若干电阻，由于电阻自身的特点，必然会导致启动电路占用芯片面积较大，启动时间较长。
发明内容
本发明要解决的技术问题是为了克服现有技术中基准电压源的启动电路启动时间过长且占用芯片面积较大的缺陷，提供一种占用芯片面积较小且能够改善启动时间的启动电路。
本发明是通过下述技术方案来解决上述技术问题：
一种启动电路，所述启动电路用于基准电压源，其特点在于，包括第一NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)管和第一PMOS(P-Metal-Oxide-Semiconductor，P型金属-氧化物-半导体)管；
所述第一NMOS管的栅极连接有第一电压控制电路，所述第一电压控制电路使得所述第一NMOS管工作于亚阈值区间，所述第一NMOS管的漏极与所述第一PMOS管的栅极电连接；
所述第一PMOS管的栅极连接有第二电压控制电路，所述第二电压控制电路中的电流与所述基准电压源的电流大小成正比；
所述第一PMOS管的源极接电源电压，所述第一NMOS管的源极接地，所述第一PMOS管的漏极用于输出至所述基准电压源。
本方案中，当连接有启动电路的基准电压源启动失败时，基准电压源内部电流等于0，第二电压控制电路中的电流因为与基准电压源的电流大小成正比所以也为0，第一NMOS管工作在亚阈值区间，此时第一NMOS管的漏电流使得第一NMOS管的漏极的电压放电至0，与之相连的第一PMOS管的栅极电压也为0，所以第一PMOS管接通，第一PMOS管的漏极输出电流，该电流被送入基准电压源，使得基准电压源进入正常工作状态。一旦基准电压源电路正常启动，其内部电流逐渐增大至正常值，与其电流成正比的第二电压控制电路中的电流也增大，使得第一NMOS管的漏极的电压增高，第一PMOS管的栅极电压增高使得第一PMOS管截止，第一PMOS管的漏极不再向基准电压源输送电流，即基准电压源恢复正常功能后不再受启动电路的影响。
本方案中的启动电路相对于传统启动电路而言，由于采用第一NMOS管而不是电阻，使得启动电路占用的芯片面积较小，且有效改善了启动时间。
较佳地，所述第二电压控制电路包括第二PMOS管，所述第二PMOS管的源极接电源电压，所述第二PMOS管的漏极、所述第一PMOS管的栅极及所述第一NMOS管的漏极电连接，所述第二PMOS管的栅极用于接至所述基准电压源。
本方案中，第二电压控制电路由第二PMOS管实现，第二PMOS管的栅极电压来自于基准电压源，当基准电压源启动失效时，第二PMOS管截止，第二PMOS管的漏极和第一NMOS管的漏极的电压被第一NMOS管的漏电流放电至0，所以第一PMOS管导通。当基准电压源正常启动后第二PMOS管导通，第二PMOS管的漏极和第一NMOS管的漏极的电压被拉升至电源电压，第一PMOS管截止，启动电路不再对基准电压源产生影响。
较佳地，所述第二电压控制电路还包括第三PMOS管，所述第三PMOS管串接于所述第二PMOS管和所述第一NMOS管之间，所述第三PMOS管的源极与所述第二PMOS管的漏极电连接，所述第三PMOS管的漏极、所述第一NMOS管的漏极以及所述第一PMOS管的栅极电连接，所述第三PMOS管的栅极用于接至所述基准电压源。
本方案中，根据基准电压源的电路的具体需求，第二电压控制电路可以通过增加PMOS管以更精确地复制基准电压源中的电流，从而好的控制第一NMOS管的漏极电压。
较佳地，所述第一电压控制电路包括第二NMOS管、第三NMOS管和第一二极管，所述第一二极管的正极接至电源电压，所述第一二极管的负极、所述第三NMOS管的漏极、所述第三NMOS管的栅极以及所述第二NMOS管的栅极电连接，所述第二NMOS管的漏极、所述第三NMOS管的源极以及所述第一NMOS管的栅极电连接，所述第二NMOS管的源极接地。
本方案中，第一电压控制电路包括第二NMOS管、第三NMOS管和第一二极管，该电路中器件均工作于亚阈值状态，电路中漏电流使得与之相连的第一NMOS管的栅极电压足够低，进而使得第一NMOS管稳定的运行在亚阈值状态。第一电压控制电路的目的是为了产生一个高于0、低于阈值的电压。至于具体需要几个NMOS管和几个二极管，这取决于电源电压的大小，电源电压越大，二极管数量越多，NMOS数量也可增加。
较佳地，所述第一电压控制电路还包括第二二极管，所述第二二极管串接于所述电源电压和所述第一二极管之间，所述第二二极管的正极接至电源电压，所述第二二极管的负极接至所述第一二极管的正极。
较佳地，所述第一电压控制电路还包括第四NMOS管，所述第四NMOS管串接于所述第三NMOS管和所述第二NMOS管之间，所述第四NMOS管的漏极与所述第三NMOS管的源极电连接，所述第四NMOS管的源极与所述第二NMOS管的漏极电连接，所述第四NMOS管的栅极与所述第三NMOS管的栅极电连接。
本方案中，第一电压控制电路通过串接的第二二极管和第四NMOS管使得第一NMOS管的栅极电压足够低，进而使得第一NMOS管稳定的运行在亚阈值状态。
本发明的积极进步效果在于：本发明提供的启动电路使得基准电压源启动失败时能够在较短的时间内恢复正常启动，一旦基准电压源电路正常启动，其内部电流逐渐增大至正常值，与其电流成正比的第二电压控制电路中的电流也增大，使得第一NMOS管的漏极的电压增高，第一PMOS管的栅极电压增高使得第一PMOS管截止，第一PMOS管的漏极不再向基准电压源输送电流，即基准电压源恢复正常功能后不再受启动电路的影响。本发明提供的启动电路相对于传统启动电路而言，由于采用第一NMOS管而不是电阻，使得启动电路占用的芯片面积较小，且有效改善了启动时间。
附图说明
图1为一种常用的带隙基准电压源的电路图。
图2为一种常用的基于阈值电压的基准电压源的电路图。
图3为本发明实施例1的启动电路用于图1中的带隙基准电压源的电路示意图。
图4为本发明实施例2的启动电路用于带隙基准电压源的电路示意图。
图5为本发明实施例3的启动电路用于图2中的基于阈值电压的基准电压源的电路示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
如图3所示，一种启动电路1，启动电路1用于图1所示的带隙基准电压源2，该启动电路1包括第一NMOS管NMOS1和第一PMOS管PMOS1；NMOS1的栅极连接有第一电压控制电路101，第一电压控制电路101包括第二NMOS管NMOS2、第三NMOS管NMOS3和第一二极管D1。第一电压控制电路101使得NMOS1工作于亚阈值区间，NMOS1的漏极与PMOS1的栅极电连接；PMOS1的栅极连接有第二电压控制电路102，第二电压控制电路102包括第二PMOS管PMOS2，第二电压控制电路102中的电流IC与带隙基准电压源2中的电流IA、IB的大小成正比；PMOS1的源极接电源电压，NMOS1的源极接地，PMOS1的漏极用于输出至带隙基准电压源2。PMOS2的源极接电源电压，PMOS2的漏极、PMOS1的栅极及NMOS1的漏极电连接，PMOS2的栅极用于接至基准电压源2。
本实施例中，当带隙基准电压源2启动失败时，带隙基准电压源2内部电流IA、IB等于0，第二电压控制电路102中的电流IC因为与带隙基准电压源2的电流大小成正比所以也为0。第一电压控制电路101中器件均工作于亚阈值状态，电路中漏电流使得与之相连的NMOS1管的栅极电压Vx足够低，进而使得NMOS1稳定的运行在亚阈值状态，此时NMOS1的漏电流使得NMOS1的漏极的电压Vy放电至0，与之相连的PMOS1的栅极电压也为0，所以PMOS1导通，PMOS1管的漏极输出电流，该电流被送入带隙基准电压源2，使得带隙基准电压源2进入正常工作状态。一旦带隙基准电压源2正常启动，其内部电流IA、IB逐渐增大至正常值，与其电流成正比的第二电压控制电路102中的电流IC也增大，使得NMOS1的漏极的电压Vy增高，PMOS1的栅极电压增高使得PMOS1截止，PMOS1的漏极不再向带隙基准电压源2输送电流，即带隙基准电压源2恢复正常功能后不再受启动电路1的影响。
实施例2
如图4所示，与实施例1不同的是，带隙基准电压源2’内部结构与图1有所不同，针对图4中的带隙基准电压源2’，本实施例的启动电路1中第二电压控制电路102还包括第三PMOS管PMOS3，第一电压控制电路101还包括第二二极管D2和第四NMOS管NMOS4。
本实施例中，PMOS3串接于PMOS2和NMOS1之间，PMOS3的源极与PMOS2的漏极电连接，PMOS3的漏极、NMOS1的漏极以及PMOS1的栅极电连接，PMOS3的栅极用于接至带隙基准电压源2’。第二电压控制电路102通过增加PMOS管以更精确地复制带隙基准电压源2’中的电流，从而更好的控制NMOS1的漏极电压。
本实施例中，第二二极管D2串接于电源电压和第一二极管D1之间，第二二极管D2的正极接至电源电压，第二二极管D2的负极接至第一二极管D1的正极。NMOS4串接于NMOS3和NMOS2之间，NMOS4的漏极与NMOS3的源极电连接，NMOS4的源极与NMOS2的漏极电连接，NMOS4的栅极与NMOS3的栅极电连接。
第一电压控制电路101的目的就是为了产生一个高于0、低于阈值的电压。至于具体设计时需要几个NMOS管和几个二极管，这取决于电源电压的大小。电源电压越大，二极管数量越多，NMOS数量也可增加。本实施例中，第一电压控制电路101通过串接的第二二极管D2和NMOS4使得NMOS1的栅极电压足够低，进而使得NMOS1稳定的运行在亚阈值状态。
实施例3
如图5所示，启动电路2用于图2所示的基于阈值电压的基准电压源3，该基于阈值电压的基准电压源3的输出电压为VOUT，与实施例1不同的是，第一电压控制电路101还包括第二二极管D2和第四NMOS管NMOS4。其中，第二二极管D2串接于电源电压和第一二极管D1之间，第二二极管D2的正极接至电源电压，第二二极管D2的负极接至第一二极管D1的正极。NMOS4串接于NMOS3和NMOS2之间，NMOS4的漏极与NMOS3的源极电连接，NMOS4的源极与NMOS2的漏极电连接，NMOS4的栅极与NMOS3的栅极电连接。
本实施例中，第一电压控制电路101通过串接的第二二极管D2和NMOS4使得NMOS1的栅极电压足够低，进而使得NMOS1稳定的运行在亚阈值状态。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (6)

1.一种启动电路，所述启动电路用于基准电压源，其特征在于，包括第一NMOS管和第一PMOS管；
所述第一NMOS管的栅极连接有第一电压控制电路，所述第一电压控制电路使得所述第一NMOS管工作于亚阈值区间，所述第一NMOS管的漏极与所述第一PMOS管的栅极电连接；
所述第一PMOS管的栅极连接有第二电压控制电路，所述第二电压控制电路中的电流与所述基准电压源的电流大小成正比；
所述第一PMOS管的源极接电源电压，所述第一NMOS管的源极接地，所述第一PMOS管的漏极用于输出至所述基准电压源。
2.如权利要求1所述的启动电路，其特征在于，所述第二电压控制电路包括第二PMOS管，所述第二PMOS管的源极接电源电压，所述第二PMOS管的漏极、所述第一PMOS管的栅极及所述第一NMOS管的漏极电连接，所述第二PMOS管的栅极用于接至所述基准电压源。
3.如权利要求2所述的启动电路，其特征在于，所述第二电压控制电路还包括第三PMOS管，所述第三PMOS管串接于所述第二PMOS管和所述第一NMOS管之间，所述第三PMOS管的源极与所述第二PMOS管的漏极电连接，所述第三PMOS管的漏极、所述第一NMOS管的漏极以及所述第一PMOS管的栅极电连接，所述第三PMOS管的栅极用于接至所述基准电压源。
4.如权利要求1所述的启动电路，其特征在于，所述第一电压控制电路包括第二NMOS管、第三NMOS管和第一二极管，所述第一二极管的正极接至电源电压，所述第一二极管的负极、所述第三NMOS管的漏极、所述第三NMOS管的栅极以及所述第二NMOS管的栅极电连接，所述第二NMOS管的漏极、所述第三NMOS管的源极以及所述第一NMOS管的栅极电连接，所述第二NMOS管的源极接地。
5.如权利要求4所述的启动电路，其特征在于，所述第一电压控制电路还包括第二二极管，所述第二二极管串接于电源电压和所述第一二极管之间，所述第二二极管的正极接至电源电压，所述第二二极管的负极接至所述第一二极管的正极。
6.如权利要求5所述的启动电路，其特征在于，所述第一电压控制电路还包括第四NMOS管，所述第四NMOS管串接于所述第三NMOS管和所述第二NMOS管之间，所述第四NMOS管的漏极与所述第三NMOS管的源极电连接，所述第四NMOS管的源极与所述第二NMOS管的漏极电连接，所述第四NMOS管的栅极与所述第三NMOS管的栅极电连接。
CN201611093518.XA 2016-12-01 2016-12-01 启动电路 Active CN107402592B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611093518.XA CN107402592B (zh) 2016-12-01 2016-12-01 启动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611093518.XA CN107402592B (zh) 2016-12-01 2016-12-01 启动电路

Publications (2)

Publication Number Publication Date
CN107402592A CN107402592A (zh) 2017-11-28
CN107402592B true CN107402592B (zh) 2018-11-20

Family

ID=60389439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611093518.XA Active CN107402592B (zh) 2016-12-01 2016-12-01 启动电路

Country Status (1)

Country Link
CN (1) CN107402592B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111552342A (zh) * 2020-05-21 2020-08-18 东南大学 一种低功耗基准电压和基准电流产生电路
CN114138049B (zh) * 2021-12-01 2023-04-11 上海瓴瑞微电子有限公司 用于基准电压源的启动电路及基准电压源

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861771A (en) * 1996-10-28 1999-01-19 Fujitsu Limited Regulator circuit and semiconductor integrated circuit device having the same
CN102135781A (zh) * 2010-01-21 2011-07-27 上海华虹Nec电子有限公司 基准电压电路的启动加速电路
CN102393780A (zh) * 2011-11-30 2012-03-28 中国科学院微电子研究所 稳压电路
CN103235625A (zh) * 2013-04-15 2013-08-07 无锡普雅半导体有限公司 一种低电压跟随的电压基准电路
CN104216455A (zh) * 2014-08-25 2014-12-17 刘银 用于4g通信芯片的低功耗基准电压源电路
CN104536504A (zh) * 2014-12-12 2015-04-22 长沙景嘉微电子股份有限公司 一种自启动基准电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861771A (en) * 1996-10-28 1999-01-19 Fujitsu Limited Regulator circuit and semiconductor integrated circuit device having the same
CN102135781A (zh) * 2010-01-21 2011-07-27 上海华虹Nec电子有限公司 基准电压电路的启动加速电路
CN102393780A (zh) * 2011-11-30 2012-03-28 中国科学院微电子研究所 稳压电路
CN103235625A (zh) * 2013-04-15 2013-08-07 无锡普雅半导体有限公司 一种低电压跟随的电压基准电路
CN104216455A (zh) * 2014-08-25 2014-12-17 刘银 用于4g通信芯片的低功耗基准电压源电路
CN104536504A (zh) * 2014-12-12 2015-04-22 长沙景嘉微电子股份有限公司 一种自启动基准电路

Also Published As

Publication number Publication date
CN107402592A (zh) 2017-11-28

Similar Documents

Publication Publication Date Title
CN104701312B (zh) 静电保护电路以及半导体集成电路装置
CN109842103A (zh) 静电放电保护电路
CN107179800B (zh) 一种带钳位功能的内部电源产生电路
CN103091526B (zh) 电压检测电路
CN107835006A (zh) 低功耗上电复位掉电复位电路
CN108958344A (zh) 基体偏压产生电路
CN107402592B (zh) 启动电路
CN106533144B (zh) 防反接及电流反灌电路
CN101901019A (zh) 一种高压恒流启动的内部电源电路
CN110198029A (zh) 一种芯片电源过压及反接保护电路及方法
CN206498388U (zh) 电平转换电路
CN103376423A (zh) 电源检测装置
CN103646944A (zh) 一种双模静电放电保护io电路
CN103926967B (zh) 低压低功耗基准电压源及低基准电压产生电路
CN106796437B (zh) 传感器装置
CN105224006B (zh) 一种低压cmos基准源
CN204517773U (zh) 一种单端输入迟滞比较电路
CN202586753U (zh) 一种用于宽范围电源输入的内部供电电路
CN110120659A (zh) 静电放电保护装置
CN102710136A (zh) 一种用于宽范围电源输入的内部供电电路
CN107959476A (zh) 低功耗电流饥饿型振荡器电路
CN204031105U (zh) 一种低功耗上电复位por电路
CN209134132U (zh) 双电源切换电路以及装置
CN207625528U (zh) 低压总线信号锁存器
CN108227799A (zh) 一种稳压电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191022

Address after: 201203, room 4, building 3000, 406 East Dragon Road, Shanghai, Pudong New Area

Co-patentee after: Shanghai Muju Microelectronics Co., Ltd

Patentee after: Shanghai Wei Le Microelectronics Co. Ltd.

Address before: 201203, room 4, building 3000, 406 East Dragon Road, Shanghai, Pudong New Area

Patentee before: Shanghai Wei Le Microelectronics Co. Ltd.