CN107835006A - 低功耗上电复位掉电复位电路 - Google Patents

Abstract

低功耗上电复位掉电复位电路，属于模拟集成电路设计领域。在电源电压上升过程中开关管导通，偏置电路输出端电压低，充电管电流大，快速对充电电容充电，系统快速恢复正常工作；在系统电源电压掉电后，掉电放电管导通放电，当电源掉电后再上升过程中，本发明的输出由低电平向高电平翻转，开关管即第二PMOS管M7导通，偏置电路输出端电压低，充电管电流大，快速对充电电容充电，产生对系统复位信号；在系统正常工作后，本发明的输出为低电平，第二PMOS管M7关断，偏置电路电阻大，偏置电路输出端电压高，偏置电路电流小，降低电路功耗，最终实现低功耗上电复位掉电复位电路。本发明工艺简单，在保持系统正常工作的同时降低了功耗。

Description

低功耗上电复位掉电复位电路

技术领域

本发明涉及模拟集成电路设计领域，特别涉及一种低功耗上电复位掉电复位电路。

背景技术

随着现代集成电路快速发展，集成度越来越高，芯片内部数字部分所占比例越来越大。在整个芯片电压上升过程中，由于电源电压有可能产生波动、掉电等不稳定情况，使数字电路供电不稳定，会导致系统不稳定。为了避免在系统电压上升过程和系统工作中发生掉电造成系统不稳定，需要用到上电复位掉电复位电路，在电源电压不稳定时，系统失能；在电源电压稳定时，系统使能。

发明内容

针对上述不足之处，本发明提出一种低功耗上电复位掉电复位电路，提高芯片的可靠性的同时降低了功耗。

本发明的技术方案为：

低功耗上电复位掉电复位电路，包括偏置电路、上电充电管、掉电放电管、充电电容C2、施密特反相器和缓冲输出电路，

所述上电充电管的栅极连接所述偏置电路的输出端，其源极接电源电压VDD，其漏极连接所述掉电放电管的源极和所述施密特反相器的输入端并通过所述充电电容C2后接地；

所述掉电放电管的栅极连接所述偏置电路的输出端，其漏极接地；

所述缓冲输出电路的输入端连接所述施密特反相器的输出端，其输出端作为所述低功耗上电复位掉电复位电路的输出端。

具体的，所述偏置电路包括第一电容C1、第一NMOS管M1、第二NMOS管M2、第一PMOS管M6和分时复用电阻电路，

第一NMOS管M1的栅漏短接并连接第一PMOS管M6的栅极和漏极并作为所述偏置电路的输出端，其源极连接第二NMOS管M2的栅极和漏极；第一PMOS管M6的源极连接电源电压VDD并通过第一电容C1后连接第一NMOS管M1的栅极；

分时复用电阻电路包括第三NMOS管M3、第四NMOS管M4、第五NMOS管M5和第二PMOS管M7，

第三NMOS管M3的栅漏短接并连接第二NMOS管M2的源极和第二PMOS管M7的漏极，其源极连接第四NMOS管M4的栅极和漏极；

第五NMOS管M5的栅漏短接并连接第四NMOS管M4的源极，其源极连接第二PMOS管M7的源极并接地，第二PMOS管M7的栅极连接所述缓冲输出电路的输出端。

具体的，所述上电充电管包括第三PMOS管M8，所述第三PMOS管M8的栅极连接所述偏置电路的输出端，其源极接电源电压VDD，其漏极连接所述施密特反相器的输入端。

具体的，所述掉电放电管包括第四PMOS管M9，所述第四PMOS管M9的栅极连接所述偏置电路的输出端，其源极连接所述施密特反相器的输入端，其漏极接地。

具体的，还包括反向保护管，所述反向保护管包括第四PMOS管M10，所述第四PMOS管M10的栅源短接并连接电源电压VDD，其漏极连接所述施密特反相器的输入端。

具体的，所述缓冲输出电路包括两级反相器。

本发明的有益效果为：

1、实现了系统在电源电压上电到稳定电压时处于复位状态，在实现过程中偏置电路仅仅为MOS管型电阻分压构成，电路实现简单。

2、实现了电源电压在工作过程中掉电后产生复位信号，在实现过程中仅仅只用了一个PMOS管放电，电路实现简单。

3、采用分时复用电阻，在电源电压不稳定时，小电阻分压，偏置电路输出电压低，充电电流大，快速产生复位信号；当系统处于正常工作时，采用大电阻分压，偏置电路输出电压高，充电管电流、放电管电流、偏置电流小，降低了功耗。

4、实施例中只使用了MOS管和电容CAP，工艺实现简单。

附图说明

图1为实施例中低功耗上电复位掉电复位电路的结构示意图。

图2为实施例中低功耗上电复位掉电复位电路工作瞬态样图。

具体实施方式

下面结合附图和具体实施例详细描述本发明。

本发明提出的低功耗上电复位掉电复位电路如图1所示，包括偏置电路、上电充电管、掉电放电管、充电电容C2、施密特反相器和缓冲输出电路，所述上电充电管的栅极连接所述偏置电路的输出端，其源极接电源电压VDD，其漏极连接所述掉电放电管的源极和所述施密特反相器的输入端并通过所述充电电容C2后接地；所述掉电放电管的栅极连接所述偏置电路的输出端，其漏极接地；所述缓冲输出电路的输入端连接所述施密特反相器的输出端，其输出端作为所述低功耗上电复位掉电复位电路的输出端。

本发明中的偏置电路还可以由电阻分压组成。本实施例中偏置电路包括第一电容C1、第一NMOS管M1、第二NMOS管M2、第一PMOS管M6和分时复用电阻电路，第一NMOS管M1的栅漏短接并连接第一PMOS管M6的栅极和漏极并作为所述偏置电路的输出端，其源极连接第二NMOS管M2的栅极和漏极；第一PMOS管M6的源极连接电源电压VDD并通过第一电容C1后连接第一NMOS管M1的栅极；分时复用电阻电路包括第三NMOS管M3、第四NMOS管M4、第五NMOS管M5和第二PMOS管M7，第三NMOS管M3的栅漏短接并连接第二NMOS管M2的源极和第二PMOS管M7的漏极，其源极连接第四NMOS管M4的栅极和源极；第五NMOS管M5的栅漏短接并连接第四NMOS管M4的源极，其源极连接第二PMOS管M7的源极并接地，第二PMOS管M7的栅极连接所述缓冲输出电路的输出端。本实施例中上电充电管和掉电放电管均为PMOS管。

一些实施例中还包括反向保护管，在正常工作时保护电路，掉电时反向导通，也起到放电的作用。施密特反相器可由常规的6个MOS管构成。

本发明的低功耗上电复位掉电复位电路工作时序如图2所示。正常工作条件下，低功耗上电复位掉电复位电路具体工作原理如下：

(1)上电复位：

在系统刚上电时，工作时序为图2中t1～t2时间段，电源电压VDD低，由于偏置电路中NMOS管采用栅极与漏极短接的方式，电源电压VDD未达到NMOS管的阈值电压，处于关断状态，此时电源电压VDD通过第一电容C1耦合，A点(即偏置电路的输出端)电压和电源电压VDD同等变化。电源电压VDD电压较低，B点(即施密特反相器的输入端)电压为低电平，施密特反相器输出高电平，低功耗上电复位掉电复位电路的输出端电压Vporout为电源电压VDD。此时偏置电路由栅极与漏极短接的第一NMOS管M1和第二NMOS管M2、反馈开关管即第二PMOS管M7以及栅极与漏极短接第一PMOS管M6串联构成。电源电压较低，未达到栅极与漏极短接的第一NMOS管M1和第二NMOS管M2、反馈开关管M7的串联导通阈值，偏置电路关断，A点电压为电源电压VDD。此时上电充电管M8关断、掉电放电管M9关断、反向保护管M10关断、施密特输入端B点电压为低电平，输出电压Vporout为电源电压VDD。

随着系统电源电压VDD慢慢上升，工作时序为图2中t2～t4时间段，此时低功耗上电复位掉电复位电路输出电压Vporout为电源电压VDD，电源电压VDD达到栅极与漏极短接的第一NMOS管M1、第二NMOS管M2和反馈开关管M7的串联导通阈值时，偏置电路导通，A点电压是由栅极与漏极短接的第一NMOS管M1、第二NMOS管M2(反馈开关管M7电阻很小)和栅极与漏极短接的第一PMOS管M6分压电压，随着电源电压VDD慢慢升高，上电充电管M8导通并且充电电流逐渐增大，对充电电容C2充电，施密特输入端B点电压由低电平充电到高电平，当施密特反相器输入端B充电到达到施密特反相器翻转电压时，输出电压Vporout由电源电压VDD翻转为低电压，系统正常工作，此时输出电压Vporout反馈到偏置电路，反馈开关管M7关断，偏置电路由栅极与漏极短接的第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第五NMOS管M5和栅极与漏极短接的第一PMOS管M6串联构成，偏置电路电阻增大，将A点电压抬高ΔV(ΔV大概为0.2v)，上电充电管M8和掉电放电管M9关断，偏置电路电流、充电管M8漏电电流和掉电放电管M9漏电电流减小，降低功耗。在整个电源上升过程中A点电压都大于B点电压，反向保护管M10关断、掉电放电管M9关断。分时复用电阻在施密特反相器输出发生翻转时实现自动切换复用。

(2)掉电复位：

系统在工作过程中，若电源电压掉电，导致系统不稳定，需自动检测电源电压掉电，并对系统做复位操作。当电源掉电时，工作时序为图2中t5～t6时间段。A点电压通过第一电容C1耦合，随电源电压VDD快速变化，A点电压降低，当A点电压下降低于B点电压时，掉电放电管M9对B点电压慢慢放电到地；在放电过程中B点电压略大于电源电压，此时上电充电管M8反向导通、反向保护管M10导通都对B电压放电到电源。当电源电压VDD下降至零电平且不再上升时，施密特反相器输出随电源电压VDD为低；当电源电压VDD下降到一定电压(本实施例中设置为电源电压的48％，本发明提供的电路能够做到下降到电源电压的60％后复位)后上升，工作时序为图2中t5～t8时间段。在电源电压VDD下降到一定电压后再上升过程中，电源电压VDD升高，A点电压升高，B点放电能力与充电能力平衡，B点电压保持一定电平不变；电源电压VDD再上升，施密特反相器输入端B点电压保持不变，电源电压VDD慢慢上升，可以等效理解为在电源电压VDD不变的情况下，施密特反相器的输入电压慢慢降低，降低到施密特反相器的反向翻转电压之后，输出由低电平翻转到高电平，此时偏置电路由栅极与漏极短接的第一NMOS管M1、第二NMOS管M2和反馈开关管M7、栅极与漏极短接的第一PMOS管M6串联构成。偏置电路电阻减小，A点电压降低，加快上电充电管充电速度，并且此时A点电压大于B点电压，掉电放电管关断。随着电源电压VDD上升，工作时序为图2中t7～t9时间段。对B点充电，施密特反相器的输入端B点电压慢慢上升，当达到施密特反相器的正向翻转电压时，输出电压Vporout由电源电压VDD翻转为低电压，此时输出电压Vporout反馈到偏置电路，反馈开关管M7关断，偏置电路由栅极与漏极短接的第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第五NMOS管M5和栅极与漏极短接的第一PMOS管M6串联构成，偏置电路电阻增大，将A点电压抬高ΔV(ΔV大概为0.2v)，上电充电管M8和掉电放电管M9关断，偏置电路电流、充电管M8漏电电流和掉电放电管M9漏电电流减小，降低功耗。

本发明的低功耗上电复位掉电复位电路，使得在系统电源电压上升过程中不稳定时处于复位状态；在系统正常工作之后，如果电源电压出现掉电，系统不稳定时，能产生复位信号；并且产生复位信号之后，系统正常工作，通过分时复用电阻降低电路功耗。本电路中仅有MOS管和电容CAP，工艺实现简单。本发明适用于半导体集成电路的上电复位掉电复位电路，解决了功耗低、上电时对系统复位、电源电压不稳定时产生信号对系统复位等问题。

本领域普通技术人员可以理解，在本发明实施例中，所述步骤顺序并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动前提下，对各步骤的先后变化也在本发明的保护范围内。

以上实例仅为本发明的优选例子而已，本发明的使用并不局限于该实例，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.低功耗上电复位掉电复位电路，其特征在于，包括偏置电路、上电充电管、掉电放电管、充电电容(C2)、施密特反相器和缓冲输出电路，

所述上电充电管的栅极连接所述偏置电路的输出端，其源极接电源电压(VDD)，其漏极连接所述掉电放电管的源极和所述施密特反相器的输入端并通过所述充电电容(C2)后接地；

所述掉电放电管的栅极连接所述偏置电路的输出端，其漏极接地；

所述缓冲输出电路的输入端连接所述施密特反相器的输出端，其输出端作为所述低功耗上电复位掉电复位电路的输出端。

2.根据权利要求1所述的低功耗上电复位掉电复位电路，其特征在于，所述偏置电路包括第一电容(C1)、第一NMOS管(M1)、第二NMOS管(M2)、第一PMOS管(M6)和分时复用电阻电路，

第一NMOS管(M1)的栅漏短接并连接第一PMOS管(M6)的栅极和漏极并作为所述偏置电路的输出端，其源极连接第二NMOS管(M2)的栅极和漏极；第一PMOS管(M6)的源极连接电源电压(VDD)并通过第一电容(C1)后连接第一NMOS管(M1)的栅极；

分时复用电阻电路包括第三NMOS管(M3)、第四NMOS管(M4)、第五NMOS管(M5)和第二PMOS管(M7)，

第三NMOS管(M3)的栅漏短接并连接第二NMOS管(M2)的源极和第二PMOS管(M7)的漏极，其源极连接第四NMOS管(M4)的栅极和漏极；

第五NMOS管(M5)的栅漏短接并连接第四NMOS管(M4)的源极，其源极连接第二PMOS管(M7)的源极并接地，第二PMOS管(M7)的栅极连接所述缓冲输出电路的输出端。

3.根据权利要求1所述的低功耗上电复位掉电复位电路，其特征在于，所述上电充电管包括第三PMOS管(M8)，所述第三PMOS管(M8)的栅极连接所述偏置电路的输出端，其源极接电源电压(VDD)，其漏极连接所述施密特反相器的输入端。

4.根据权利要求1所述的低功耗上电复位掉电复位电路，其特征在于，所述掉电放电管包括第四PMOS管(M9)，所述第四PMOS管(M9)的栅极连接所述偏置电路的输出端，其源极连接所述施密特反相器的输入端，其漏极接地。

5.根据权利要求1所述的低功耗上电复位掉电复位电路，其特征在于，还包括反向保护管，所述反向保护管包括第四PMOS管(M10)，所述第四PMOS管(M10)的栅源短接并连接电源电压(VDD)，其漏极连接所述施密特反相器的输入端。

6.根据权利要求1所述的低功耗上电复位掉电复位电路，其特征在于，所述缓冲输出电路包括两级反相器。