[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN107025929B - 存储器装置、静态随机存取存储器阵列及其制造方法 - Google Patents

存储器装置、静态随机存取存储器阵列及其制造方法 Download PDF

Info

Publication number
CN107025929B
CN107025929B CN201610712689.XA CN201610712689A CN107025929B CN 107025929 B CN107025929 B CN 107025929B CN 201610712689 A CN201610712689 A CN 201610712689A CN 107025929 B CN107025929 B CN 107025929B
Authority
CN
China
Prior art keywords
sram
array
bit line
redundancy
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610712689.XA
Other languages
English (en)
Other versions
CN107025929A (zh
Inventor
廖忠志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107025929A publication Critical patent/CN107025929A/zh
Application granted granted Critical
Publication of CN107025929B publication Critical patent/CN107025929B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/227—Timing of memory operations based on dummy memory elements or replica circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H01L27/0207—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本公开提供一种存储器装置、静态随机存取存储器阵列及其制造方法。静态随机存取存储器阵列包括第一、第二SRAM迷你阵列以及一SRAM冗余阵列。第一SRAM迷你阵列包括位于SRAM阵列的第一列中的第一多功能性SRAM单元，第一多功能性SRAM单元的每一个是共用第一位元线。第二SRAM迷你阵列包括位于上述第一列中的第二多功能性SRAM单元，第二多功能性SRAM单元的每一个是共用第二位元线，第一、第二位元线是分别独立受到控制。SRAM冗余阵列是介于第一、第二SRAM迷你阵列之间，SRAM冗余阵列包括位于上述第一列中的多个SRAM阵列邻接冗余单元，第一位元线的第一终端与第二位元线的第二终端是设置于SRAM冗余阵列中。

Description

存储器装置、静态随机存取存储器阵列及其制造方法
技术领域
本发明涉及静态随机存取存储器阵列，特别涉及一种具有至少两个静态随机存取存储器迷你阵列以及设置于两个静态随机存取存储器迷你阵列间的静态随机存取存储器冗余阵列的静态随机存取存储器阵列。
背景技术
静态随机存取存储器是常用于集成电路中。静态随机存取存储器单元具有不需要刷新即可保存数据的优点。随着集成电路对于速度的要求越来越高，静态随机存取存储器单元的读取速度以及写入速度亦变得更加重要。随着静态随机存取存储器单元的尺寸日益缩小，使得上述的要求更难以实现。举例来说，形成于静态随机存取存储器单元的字元线以及位元线的金属线的薄膜电阻将变得更高，因此静态随机存取存储器单元的字元线以及位元线的RC延迟将增加，将无法改善读取速度以及写入速度。
当进入纳米时代时，静态随机存取存储器单元的尺寸将可被作的非常大以增加静态随机存取存储器单元的效能。然而，这将带来两个问题。第一，每个位元线必须连接至静态随机存取存储器单元的更多行，如此将诱发更高的位元线金属耦合电容值(bit-linemetal coupling capacitance)，使得差动位元线(位元线以及反相位元线)的差动速度将被降低。第二，每个字元线亦必须连接至静态随机存取存储器单元的更多列，将导致字元线变长，使得电阻值变大并增加RC延迟。
发明内容
本发明一实施例提供一种静态随机存取存储器阵列，包括一第一静态随机存取存储器迷你阵列、一第二静态随机存取存储器迷你阵列以及一静态随机存取存储器冗余阵列。第一静态随机存取存储器迷你阵列包括位于静态随机存取存储器阵列的一第一列中的一第一多功能性静态随机存取存储器单元，其中第一多功能性静态随机存取存储器单元的每一个是共用一第一位元线。第二静态随机存取存储器迷你阵列包括位于第一列中的一第二多功能性静态随机存取存储器单元，其中第二多功能性静态随机存取存储器单元的每一个是共用一第二位元线，第一位元线以及第二位元线是分别独立受到控制。静态随机存取存储器冗余阵列是介于第一静态随机存取存储器迷你阵列以及第二静态随机存取存储器迷你阵列之间，其中静态随机存取存储器冗余阵列包括位于第一列中的多个静态随机存取存储器阵列邻接冗余单元，第一位元线的一第一终端以及第二位元线的一第二终端是设置于静态随机存取存储器冗余阵列中。
本发明另一实施例提供一种存储器装置，包括一第一功能性存储器单元、一第一冗余存储器单元、一第二冗余存储器单元以及一第二功能性存储器单元。第一功能性存储器单元是位于一存储器阵列的一列中，其中第一功能性存储器单元包括一第一位元线以及一第一反相位元线的第一部分。第一冗余存储器单元是位于上述列中，并相邻于第一功能性存储器单元，其中第一位元线以及上述第一反相位元线的第二部分是设置于第一冗余存储器单元中。第二冗余存储器单元是位于上述列中，并相邻于第一冗余存储器单元。第二功能性存储器单元是位于上述列中，并相邻于第二冗余存储器单元，其中第二功能性存储器单元包括一第二位元线以及一第二的第一部分，第二位元线以及第二反相位元线的第二部分是设置于第二冗余存储器单元中，第一位元线是与第二位元线物理性地分离，以及第一反相位元线是与第二反相位元线物理性地分离。
本发明另一实施例提供一种静态随机存取存储器阵列制造方法，步骤包括：设置一静态随机存取存储器冗余阵列介于并邻接于一第一静态随机存取存储器迷你阵列以及一第二静态随机存取存储器迷你阵列之间，其中静态随机存取存储器冗余阵列包括位于一第一列中的多个静态随机存取存储器冗余单元，其中第一静态随机存取存储器迷你阵列包括并位于第一列中的一第一多功能性静态随机存取存储器单元，第二静态随机存取存储器迷你阵列包括位于第一列中的一第二多功能性静态随机存取存储器单元；将第一多功能性静态随机存取存储器单元中的多个第一晶体管电性连接至一第一位元线，其中第一位元线是延伸至静态随机存取存储器冗余单元的一第一静态随机存取存储器冗余单元中；将第二多功能性静态随机存取存储器单元中的多个第二晶体管连接至一第二位元线，第二位元线是与第一位元线物理性地分离，其中第二位元线是直接延伸至静态随机存取存储器冗余单元的一第二静态随机存取存储器冗余单元中，以及第一位元线以及第二位元线是分别独立受到控制。
附图说明
本发明可通过阅读以下的详细说明以及范例并配合相应的附图以更详细地了解。需要强调的是，依照业界的标准操作，各种特征部件并未依照比例绘制，并且仅用于对其进行说明目的。事实上，为了清楚论述，各种特征部件的尺寸可以任意地增加或减少。
图1、2是显示根据本发明一些实施例所述的静态随机存取存储器单元的电路图。
图3是显示根据本发明一些实施例所述的位于静态随机存取存储器单元阵列中的层的剖视图。
图4是显示根据本发明一些实施例所述的静态随机存取存储器阵列的示意图。
图5A、5B是显示根据本发明一些实施例所述的静态随机存取存储器单元以及静态随机存取存储器阵列邻接冗余单元的电路图。
图6A～6E是显示根据本发明一些实施例所述的静态随机存取存储器单元布局的示意图。
图7A～7E是显示根据本发明一些实施例所述的静态随机存取存储器阵列邻接冗余单元布局的示意图。
图8是显示根据本发明一些实施例所述的静态随机存取存储器阵列布局的示意图。
图9是显示根据本发明一些实施例所述的静态随机存取存储器阵列的示意图。
图10是显示根据本发明一些实施例所述的静态随机存取存储器阵列邻接冗余单元布局的示意图。
图11是显示根据本发明一些实施例所述的N型阱/P型阱带状单元(strap cell)的示意图。
附图标记说明：
10～静态随机存取存储器单元
1000～网格
102～正电源电压节点
104～正电源电压节点
106～接地电压节点
108～接地电压节点
110～数据储存节点
1104～N型阱带状区域
1106～P型阱带状区域
1108～虚线
1110～短划线
1112～第一接点
112～数据储存节点
114～位元线
114’～位元线的终端
114A～位元线
114B～位元线
114C～位元线
116～反相位元线
116’～反相位元线的终端
116A～反相位元线
116B～反相位元线
116C～反相位元线
118～位元线节点
120～反相位元线节点
202A～静态随机存取存储器迷你阵列
202B～静态随机存取存储器迷你阵列
204～静态随机存取存储器冗余阵列
206～控制电路
206A～控制电路
206B～控制电路
208～边缘冗余单元
210～N型阱/P型阱带状单元
602～N型阱
602～n型阱区
604～P型阱
604A～p型阱区
604B～p型阱区
606A～主动区
606B～主动区
606C～主动区
606D～主动区
608A～栅极电极
608A～栅极电极
608B～栅极电极
610A～源极/漏极接点栓塞
610C～接点栓塞
612A～栅极接点栓塞
614A～介层窗接点
614B～介层窗接点
614C～介层窗接点
614D～介层窗接点
618～导电线路
620A～介层窗接点
620B～介层窗接点
622～网格
702～箭头
702A～箭头
702B～箭头
706～网格
708～网格
900～静态随机存取存储器阵列
902A～电源电压线
902B～电源电压线
904A～正电源电压线
904B～正电源电压线
PD-1～下拉晶体管
PD-2～下拉晶体管
PG-1～通道闸晶体管
PG-2～通道闸晶体管
PU-1～上拉晶体管
PU-2～上拉晶体管
具体实施方式
本发明接下来将会提供许多不同的实施例以实施本发明中不同的特征。各特定实施例中的组成及配置将会在以下作描述以简化本发明。这些为实施例并非用于限定本发明。此外，一第一元件形成于一第二元件“上方”、“之上”、“之下”或“上”可包含实施例中的该第一元件与第二元件直接接触，或也可包含该第一元件与第二元件之间更有其他额外元件使该第一元件与第二元件无直接接触。各种元件可能以任意不同比例显示以使图示清晰简洁。在本说明书的各种例子中可能会出现重复的元件符号以便简化描述，但这不代表在各个实施例及/或图示之间有何特定的关连。
此外，空间相关术语，例如“下面(beneath)”、“下方(below)”、“下部(lower)”、“上方(above)”、“上部(upper)”等空间相关术语在此被用于描述图中例示的一个元件或特征部件与另一元件或特征部件的关系。空间相关术语可包括设备于使用或操作中除了图中描绘的方位以外的不同方位。设备可以其它方式被定向(旋转90度或处于其它方位)，并且在此使用的空间相关描述词应可被相应地理解。
本发明各种示例性实施例是提供一静态随机存取存储器单元、一静态随机存取存储器冗余单元以及对应的静态随机存取存储器阵列。将讨论一些实施例的一些变化。于各个视图以及示例性实施例中，相同的标号是用以表示相同的元件。除此之外，尽管各个实施例中是描述特定的静态随机存取存储器布局，但亦可应用其它类型的存储器单元配置，例如只读存储器单元、动态随机存取存储器(DRAM)单元、磁性存储器(MRAM)单元、相变随机存取存储器(PRAM)单元以及可变电阻式存储器(RRAM)单元。
图1是显示根据本发明一些实施例所述的静态随机存取存储器单元10的电路图。静态随机存取存储器单元10包括为P型金氧半导体晶体管的上拉晶体管PU-1以及上拉晶体管PU-2，以及为N型金氧半导体晶体管的下拉晶体管PD-1以及下拉晶体管PD-2。通道闸晶体管PG-1以及通道闸晶体管PG-2的栅极是由字元线所控制，字元线用以判断静态随机存取存储器单元10是否被选取。由上拉晶体管PU-1、上拉晶体管PU-2、下拉晶体管PD-1以及下拉晶体管PD-2所形成的栓锁是用以储存一个位元，其中该位元的两互补值是储存于数据储存(storage data,SD)节点110以及数据储存节点112中。储存的位元可通过互补的位元线写入或者读取自静态随机存取存储器单元10，互补的位元线包括位元线114以及反相位元线(bit line bar)116。静态随机存取存储器单元10是通过具有正电源电压的正电源电压节点Vdd(亦表示为CVdd)供电。静态随机存取存储器单元10亦连接至为电接地的电源供应电压Vss(亦表示为CVss)。上拉晶体管PU-1以及下拉晶体管PD-1是形成一第一反相器。上拉晶体管PU-2以及下拉晶体管PD-2是形成一第二反相器。第一反相器的输出端是连接至通道闸晶体管PG-2以及第二反向器的输入端。
上拉晶体管PU-1以及上拉晶体管PU-2的源极是分别连接至正电源电压节点102以及正电源电压节点104，正电源电压节点102以及正电源电压节点104更连接至电源供应电压(以及电源供应线)Vdd。下拉晶体管PD-1以及下拉晶体管PD-2的源极是分别连接至接地电压节点106以及接地电压节点108，接地电压节点106以及接地电压节点108更连接至电源供应电压(以及电源供应线)Vss。上拉晶体管PU-1以及下拉晶体管PD-1的栅极是连接至上拉晶体管PU-2以及下拉晶体管PD-2的漏极，并且所形成的连接节点是作为数据储存节点110。上拉晶体管PU-2以及下拉晶体管PD-2的栅极是连接至上拉晶体管PU-1以及下拉晶体管PD-1的漏极，并且所形成的连接节点是作为数据储存节点112。通道闸晶体管PG-1的源极/漏极区域是连接至位元线114的位元线节点118。通道闸晶体管PG-2的源极/漏极区域是连接至反相位元线116的反相位元线节点120。
图2是显示静态随机存取存储器单元10的替代电路图，其中图1中的上拉晶体管PU-1以及下拉晶体管PD-1是表示为第一反相器Inverter-1，以及上拉晶体管PU-2以及下拉晶体管PD-2是表示为第二反相器Inverter-2。第一反相器Inverter-1的输出端(例如对应至数据储存节点112)是连接至通道闸晶体管PG-1以及第二反相器Inverter-2的输入端。第二反相器Inverter-2的输出端(例如对应至数据储存节点110)是连接至通道闸晶体管PG-2以及第一反相器Inverter-1的输入端。因此，上拉晶体管PU-2/下拉晶体管PD-2以及上拉晶体管PU-1/下拉晶体管PD-1是形成一对交叉连接的反相器Inverter-1以及Inverter-2。
图3是显示根据本发明一些实施例所述的位于静态随机存取存储器单元10中的多层的剖视图，其中层是形成于半导体晶片或者晶圆上。值得注意的是，图3仅示意性地显示内连线结构的各个层位以及晶体管，并非反映实际的静态随机存取存储器单元10的剖视图。内连线结构包括接点层位、OD(其中术语”OD”是代表”主动区”)层位、介层窗接点层位(层位Via_0、层位Via_1、层位Via_2以及层位Via_3)、以及金属层层位(层位M1、层位M2、层位M3以及层位M4)。每个所述层位包括一个或者多个介电层以及导电性特征部件形成于其中。位于相同层位中的导电性特征部件是具有同时形成的基本上彼此等高的上表面以及下表面，并可同时形成。接点层位可包括栅极接点(亦表示为接点栓塞)，用以将晶体管(例如前述的上拉晶体管PU-1以及上拉晶体管PU-2)的栅极电极连接至覆盖于其上的层位(例如层位Via_0)，而源极/漏极接点(标示为”接点”)是用以将晶体管的源极/漏极区域连接至覆盖于其上的层位。
一般而言，多个静态随机存取存储器单元是设置于半导体晶片中以作为静态随机存取存储器阵列。图4是显示根据本发明一些实施例所述的静态随机存取存储器阵列200的示意图。静态随机存取存储器阵列200包括至少两个静态随机存取存储器迷你阵列202A以及202B。每个静态随机存取存储器迷你阵列202A以及202B包括多功能性存储器单元(静态随机存取存储器单元10)。于一实施例中，静态随机存取存储器阵列200中的每个静态随机存取存储器单元10具有如图1～3所示的电路布局。其它静态随机存取存储器电路布局可用于其它实施例中。举例来说，图1～3是显示具有六个晶体管的六埠(six port)静态随机存取存储器电路布局。其它实施例可包括具有不同数目的埠的静态随机存取存储器单元10，例如八埠静态随机存取存储器电路布局，以及各个实施例并非以特定的存储器单元电路为限。
每个静态随机存取存储器迷你阵列202A以及静态随机存取存储器迷你阵列202B中的静态随机存取存储器单元10是设置于行以及列中。于一实施例中，每个静态随机存取存储器迷你阵列202A以及静态随机存取存储器迷你阵列202B可包括至少八列四行(表示为”8x4”)的静态随机存取存储器单元，例如64x64个静态随机存取存储器单元、128x128个静态随机存取存储器单元、256x256个静态随机存取存储器单元等等。静态随机存取存储器迷你阵列202A中的静态随机存取存储器单元的数目可等于或者不同于静态随机存取存储器迷你阵列202B中的静态随机存取存储器单元的数目。然而，静态随机存取存储器迷你阵列202A以及静态随机存取存储器迷你阵列202B中的列数通常为相同的。于其它实施例中，可包括具有不同数目的存储器单元的静态随机存取存储器迷你阵列，例如更少或者更多的存储器单元。
如图4中所示，静态随机存取存储器冗余阵列204是设置于静态随机存取存储器迷你阵列202A以及静态随机存取存储器迷你阵列202B之间。于一实施例中，静态随机存取存储器冗余阵列204包括两行的静态随机存取存储器阵列邻接冗余单元50。静态随机存取存储器阵列邻接冗余单元50的第一行是邻接于静态随机存取存储器迷你阵列202A，而静态随机存取存储器阵列邻接冗余单元50的第二行是邻接于静态随机存取存储器迷你阵列202B。静态随机存取存储器冗余阵列204中列的数目通常与静态随机存取存储器迷你阵列202A以及静态随机存取存储器迷你阵列202B相同。静态随机存取存储器阵列邻接冗余单元50的大小(尺寸)通常与静态随机存取存储器单元10相同。静态随机存取存储器阵列邻接冗余单元50可并入静态随机存取存储器阵列200中，以拉近静态随机存取存储器迷你阵列202A以及静态随机存取存储器迷你阵列202B，使得静态随机存取存储器迷你阵列202A以及静态随机存取存储器迷你阵列202B可彼此紧邻以减少半导体晶片中存储器单元整体布局的尺寸。除此之外，尽管本发明仅提到两个迷你阵列，但存储器阵列的其它实施例可包括任意数目的迷你阵列，其中前述的迷你阵列是具有多个冗余阵列是设置于两者之间。以下将提供有关每个静态随机存取存储器单元10以及静态随机存取存储器阵列邻接冗余单元50的布局的详细叙述。
一般而言，相同列中的静态随机存取存储器单元10以及静态随机存取存储器迷你阵列202A/202B是共用同一位元线114(标示为114A/114B)以及反相位元线116(标示为116A/116B)。举例来说，相同列中的每个静态随机存取存储器单元10以及静态随机存取存储器迷你阵列包括一部分的位元线以及反相位元线，当与相同列中其它静态随机存取存储器单元10以及静态随机存取存储器迷你阵列结合时，是形成连续的导电线路(位元线以及反相位元线)。位元线114以及反相位元线116是电性连接至控制电路206(标示为206A/206B)，控制电路206是用以启动一些位元线114和/或反相位元线116，以选取静态随机存取存储器阵列200中的特定列进行读取和/或写入操作。于一些实施例中，控制电路206更可包括放大器，用以强化一读取和/或写入信号。举例来说，控制电路206可包括选取电路、驱动电路、感测放大器电路、或者上述电路的结合等。
如图4中所示，静态随机存取存储器迷你阵列202A中的静态随机存取存储器单元10更通过位元线114A以及反相位元线116A电性连接至控制电路206A，而静态随机存取存储器迷你阵列202B中的静态随机存取存储器单元10更通过位元线114B以及反相位元线116B电性连接至控制电路206B。控制电路206A是与控制电路206B物理性地分离以及独立。因此，静态随机存取存储器迷你阵列202A的列与静态随机存取存储器迷你阵列202B的列是分别独立受到控制。于各个实施例中，静态随机存取存储器阵列的每一列中的位元线114/反相位元线116的终端是设置于静态随机存取存储器冗余阵列204中。通过包括静态随机存取存储器冗余阵列204，可得知静态随机存取存储器迷你阵列202A以及静态随机存取存储器迷你阵列202B可被设置为非常靠近。因此，相较于两个独立设置的静态随机存取存储器阵列，本发明的实施例是提供具有更小的体积/更大的密度的更大的静态随机存取存储器阵列200(例如结合两个静态随机存取存储器迷你阵列)，同时每个静态随机存取存储器迷你阵列仍独立受到控制。因此，将可有利地降低因连接至单一位元线BL/BLB而具有过多静态随机存取存储器单元的过载控制电路所造成的风险。
图4更显示静态随机存取存储器阵列200更可包括额外的冗余单元围绕于静态随机存取存储器迷你阵列202A、静态随机存取存储器迷你阵列202B以及静态随机存取存储器冗余阵列204的周围。举例来说，静态随机存取存储器阵列200的每一行为边缘冗余单元208的起始以及结束。边缘冗余单元208可具有任何合适的配置，并可用以改善鳍和/或金属特征部件的均匀度。
于另一实施例中，静态随机存取存储器阵列200的每一列为N型阱/P型阱带状单元210的起始以及结束。N型阱/P型阱带状单元210可具有任何合适的配置，并可用以避免静态随机存取存储器单元10直接紧靠于半导体晶片的OD层位的隔离区(例如浅沟渠隔离区)。举例来说，图11是显示静态随机存取存储器阵列200一示范布局，其中静态随机存取存储器阵列是具有邻近包括功能性静态随机存取存储器单元10的静态随机存取存储器迷你阵列202B的N型阱/P型阱带状单元210。静态随机存取存储器阵列200还包括N型阱602(例如掺杂有n型掺杂物的半导体基板)以及P型阱604(例如掺杂有p型掺杂物的半导体基板)。于图11中，虚线1108通常表示介于独立单元(例如静态随机存取存储器单元10以及N型阱/P型阱带状单元210)之间的边界，而短划线(dashed line)1110通常表示介于N型阱602以及P型阱604之间的边界。于每个N型阱602中，P+掺杂区可包括于源极/漏极区中，例如半导体鳍片(semiconductor fin)的源极/漏极区中。同样地，于每个P型阱604中，N+掺杂区可包括于源极/漏极区中，例如半导体鳍片的源极/漏极区中。有关功能性静态随机存取存储器单元10的细节将叙述于有关图6A～6E的描述中。
N型阱/P型阱带状单元210包括相邻于功能性静态随机存取存储器单元10的冗余区域1102(例如具有冗余栅极电极和/或冗余鳍状结构)。N型阱/P型阱带状单元210还包括N型阱带状区域(strap area)1104，N型阱带状区域1104包括具有适当浓度的n型掺杂物(例如磷(例如31P)、砷、或者前述的结合等)的第一主动区。第一接点1112是位于第一主动区中，并电性连接至n型阱。P型阱带状区域1106是设置相邻于N型阱带状区域1104，以及P型阱带状区域1106包括具有适当浓度的p型掺杂物(例如硼(例如11B)、硼、氟化硼(BF2)、或者前述的结合等)的第二主动区。第二接点1114是设置于第二主动区中，并电性连接至p型阱。N型阱带状区域1104以及P型阱带状区域1106更可包括冗余栅极电极和/或冗余鳍状结构。栅极和/或源极/漏极接点可提供至N型阱/P型阱带状单元210中的冗余栅极和/或冗余源极/漏极区域，使得排列更加密集以提高制造的界限。于N型阱带状区域1104中，额外的介层窗接点以及金属导体是将第一接点电性连接至电源电压Vdd。于P型阱带状区域1106中，额外的介层窗接点以及金属导体是将第二接点1114电性连接至接地电压Vss。
图5A是显示根据本发明一些实施例所述的位于同一静态随机存取存储器迷你阵列(例如位于如图4所示的静态随机存取存储器迷你阵列202A或者202B)的同一列中的静态随机存取存储器单元10A以及10B的电路图。图5B是显示根据本发明一些实施例所述的位于同一静态随机存取存储器冗余阵列(例如位于如图4所示的静态随机存取存储器冗余阵列204)的同一列中的静态随机存取存储器阵列邻接冗余单元50A以及50B的电路图。如图5A、5B所示，静态随机存取存储器邻接冗余单元50A/50B的电路布局是类似于静态随机存取存储器单元10A/10B。然而，静态随机存取存储器单元10A/10B是共用一连续的位元线以及一连续的反相位元线(例如位元线114以及反相位元线116)，而静态随机存取存储器邻接冗余单元50A/50B包括物理性地分离的位元线/反相位元线(例如位元线114A/114B以及反相位元线116A/116B)。除此之外，静态随机存取存储器阵列邻接冗余单元50(例如静态随机存取存储器阵列邻接冗余单元50A/50B)的通道闸晶体管(例如PG-1/PG-2)的栅极是直接电性连接至接地电压(例如电接地)以永久地取消选取静态随机存取存储器阵列200中的静态随机存取存储器阵列邻接冗余单元50。反之，静态随机存取存储器单元10(例如静态随机存取存储器单元10A/10B)的通道闸晶体管(例如PG-1/PG-2)的栅极是通过字元线电性连接，字元线是用以选取或者取消选取特定静态随机存取存储器单元10的行以便进行读取/写入操作。
图6A～6D是显示根据本发明一些实施例所述的功能性存储器单元(例如静态随机存取存储器单元10)的特征部件的布局的示意图。图6A～6D是显示位于静态随机存取存储器单元10的不同层位(例如图3中的OD层位、接点层位、层位via_0、层位M1、层位via_1、层位M2)中的特征部件，以下将依序描述以清楚说明。
首先参阅图6A，图6是显示静态随机存取存储器单元10中OD层位(如图3所示)中的特征部件以及各个晶体管上覆的栅极电极。一个n型阱区602是位于静态随机存取存储器单元10的中央，而两个p型阱区604A以及604B是位于n型阱区602的相对两侧。栅极电极608A是与n型阱区602中位于下层的主动区606A形成上拉晶体管PU-1。于一实施例中，主动区606A为鳍基底(fin-based)，并包括一个或者多个鳍状结构设置于栅极电极608A之下(例如栅极电极608A可设置于主动区606A上并沿着主动区606A的侧壁延伸)。栅极电极608A更与p型阱区604A中位于下层的主动区606B形成下拉晶体管PD-1。于一实施例中，主动区606B为鳍基底，并包括一个或者多个连续鳍状结构设置于栅极电极608A之下(例如栅极电极608A可设置于主动区606B上并沿着主动区606B的侧壁延伸)。栅极电极608C是与主动区606B形成通道闸晶体管PG-1。于一实施例中，栅极电极608C是设置于主动区606B上并沿着主动区606B的侧壁延伸。
图6A更显示栅极电极608B是与位于n型阱区602中位于下层的主动区606C形成上拉晶体管PU-2。于一实施例中，主动区606C为鳍基底，并包括一个或者多个连续鳍状结构设置于栅极电极608B之下(例如栅极电极608B可设置于主动区606C上并沿着主动区606C的侧壁延伸)。栅极电极608B更与p型阱区604B中位于下层的主动区606D形成下拉晶体管PD-2(位于n型阱区602相对于p型阱区604A的一第二侧)。于一实施例中，主动区606D为鳍基底，并包括一个或者多个连续鳍状结构设置于栅极电极608B之下(例如栅极电极608B可设置于主动区606D上并沿着主动区606D的侧壁延伸)。栅极电极608D是与主动区606D形成通道闸晶体管PG-2。于一实施例中，栅极电极608D是设置于主动区606D上并沿着主动区606D的侧壁延伸。
根据本发明一些实施例，通道闸晶体管PG-1、通道闸晶体管PG-2、上拉晶体管PU-1、上拉晶体管PU-2、下拉晶体管PD-1以及下拉晶体管PD-2为如前所述的鳍式场效晶体管，其中主动区606A～606D包括一个或者多个鳍状结构。根据本发明另一实施例，道闸晶体管PG-1、通道闸晶体管PG-2、上拉晶体管PU-1、上拉晶体管PU-2、下拉晶体管PD-1以及下拉晶体管PD-2的一个或者多个为具有主动区掺杂于半导体基板的上表面的平面式金氧半导体装置。主动区606是于个别的栅极电极的相对两侧提供各个晶体管的源极/漏极。图6A是显示根据本发明一些实施例所述的每个主动区606A～606D中的一单一鳍。根据其它实施例，每个主动区606A～606D中鳍可为单一鳍、双鳍、三鳍或者更多，以及每个主动区606A～606D中鳍的数量可与静态随机存取存储器单元10中的其它主动区相同或者不同。
图6B是显示静态随机存取存储器单元10中位于接点层位(如图3所示)以及更低的层位中的特征部件。如图6B所示，数据储存节点110(如图1所示)包括源极/漏极接点栓塞610A以及栅极接点栓塞612A，源极/漏极接点栓塞610A以及栅极接点栓塞612A为静态随机存取存储器单元10(如图3所示)的接点层位中的特征部件。源极/漏极接点栓塞610A为延伸的，并具有沿着X方向的纵向方向，其纵向方向是平行于栅极电极608A以及栅极电极608B的延伸方向。栅极接点栓塞612A的一部分是位于栅极电极608A上，并电性连接至栅极电极608A。根据本发明一些实施例，栅极接点栓塞612A具有沿着Y方向的纵向方向，即垂直于X方向。于实际半导体晶片上的静态随机存取存储器单元10的制造过程中，接点栓塞610A以及接点栓塞612A可形成单一连续对接的接点栓塞。
数据储存节点112包括源极/漏极接点栓塞610B以及栅极接点栓塞612B。栅极接点栓塞612B的一部分是覆盖源极/漏极接点栓塞610B。由于数据储存节点110是对称于数据储存节点112，因此栅极接点栓塞612B以及源极/漏极接点栓塞610B的细节是分别类似于栅极接点栓塞612A以及源极/漏极接点栓塞610A，在此即不加以描述以精简说明。
图6B亦显示连接至栅极电极608C以及栅极电极608D的栅极接点612C，栅极接点612C可用以将栅极电极608C以及栅极电极608D电性耦接至一个或者多个字元线，以下将提供更详细的说明。
除此之外，延伸的接点栓塞610C是用以将下拉晶体管PD-1以及下拉晶体管PD-2的源极区域连接至接地电压线(例如电接地线)。延伸的接点栓塞610C为接地电压节点106以及接地电压节点108(如图1所示)的一部分。延伸的接点栓塞610C具有平行于X方向的纵向方向，并覆盖于静态随机存取存储器单元10的角落。除此之外，延伸的接点栓塞610C更延伸至位于不同列但邻接静态随机存取存储器单元10的相邻静态随机存取存储器单元中(如图6E所示)。延伸的接点栓塞610C更可被位于不同行但彼此邻接的两个相邻静态随机存取存储器单元共用(如图6E所示)。
此外，接点栓塞610D是用以将上拉晶体管PU-1以及上拉晶体管PU-2的源极区连接至正电源电压线(例如电源电压线)。接点栓塞610D为正电源电压节点102以及正电源电压节点104的一部分(如图1所示)。接点栓塞610D更可被位于不同行但彼此邻接的两个相邻静态随机存取存储器单元共用(如图6E所示)。
图6B更显示接点栓塞610E以及接点栓塞610F是用以将通道闸晶体管PG-1以及通道闸晶体管PG-2的源极/漏极区分别连接至位元线以及反相位元线。接点栓塞610E以及接点栓塞610F是分别为位元线节点118以及反相位元线节点120的一部分(如图1所示)。接点栓塞610E以及接点栓塞610F更可被位于不同行但彼此邻接的两个相邻静态随机存取存储器单元共用(如图6E所示)。
图6C是显示位于静态随机存取存储器单元10中的层位M1、层位via_0(如图3所示)以及更低的层位中的特征部件。于图6C中，介层窗接点614(标示为614A～614E)是设置于层位via_0(如图3所示)中，而导电线路616、导电线路618、位元线114、正电源电压线、反相位元线116是设置于层位M1(如图3所示)中。举例来说，层位M1中的各个导电线路是设置于层位via_0中的各个介层窗接点上。
如图6C所示，介层窗接点614A是连接至栅极接点612C(例如通道闸晶体管PG-1或者通道闸晶体管PG-2的栅极接点)。介层窗接点614A更连接至导电线路616，用以将通道闸晶体管PG-1以及通道闸晶体管PG-2的栅极电极电性耦接至一个或者多个字元线(图6D将提供更详细的描述)。介层窗接点614A以及导电线路616更延伸至位于不同列但彼此邻接的两个相邻静态随机存取存储器单元，并被其所共用(如图6E所示)。
除此之外，介层窗接点614B是连接至延伸的接点栓塞610C(例如下拉晶体管PD-1以及下拉晶体管PD-2的源极接点)。介层窗接点614B更连接至导电线路618，用以将下拉晶体管PD-1以及下拉晶体管PD-2的源极电性耦接至接地电压线(图6D将提供更详细的描述)。除此之外，介层窗接点614B以及导电线路更延伸至位于不同列但彼此邻接的两个相邻静态随机存取存储器单元，并被其所共用(如图6E所示)。
此外，介层窗接点614C是连接至接点栓塞610D(例如上拉晶体管PU-1以及上拉晶体管PD-2的源极接点)。介层窗接点614C更连接至正电源电压线，以将上拉晶体管PU-1以及上拉晶体管PU-2电性连接至正电源电压。因此，介层窗接点614C为正电源电压节点102以及正电源电压节点104的一部分(如图1所示)。介层窗接点614C更可被位于不同行但彼此邻接的两个相邻静态随机存取存储器单元共用(如图6E所示)。于一实施例中，一单一、连续的正电源电压线是被静态随机存取存储器阵列中同一列的所有静态随机存取存储器单元共用，静态随机存取存储器单元包括位于不同静态随机存取存储器迷你阵列中的静态随机存取存储器单元。于另一实施例中，一连续的正电源电压线是被单一静态随机存取存储器迷你阵列中同一列的静态随机存取存储器单元共用，但位于不同静态随机存取存储器迷你阵列中的静态随机存取存储器单元是具有不同且物理性地分离的正电源电压线(如图9所示)。
更如图6C所示，介层窗接点614D以及介层窗接点614E是分别连接至接点栓塞610E以及接点栓塞610F(例如通道闸晶体管PG-1以及通道闸晶体管PG-2的源极/漏极接点)。介层窗接点614D以及介层窗接点614E更分别连接至位元线114以及反相位元线116。因此，介层窗接点614D以及介层窗接点614E是分别为位元线节点118以及反相位元线节点120的一部分(如图1所示)。介层窗接点614D以及介层窗接点614E更可被位于不同行但彼此邻接的两个相邻静态随机存取存储器单元共用(如图6E所示)。除此之外，如前所述，位于静态随机存取存储器迷你阵列中的同一列的静态随机存取存储器单元是共用一连续的位元线以及连续的反相位元线。举例来说，位于所示的静态随机存取存储器单元10中的位元线114以及反相位元线116的一部分是连接至位于相同列中其它静态随机存取存储器单元的位元线114以及反相位元线116的一部分，以形成静态随机存取存储器迷你阵列中每一行的连续位元线以及连续反向位元线。然而，位于不同列或者不同静态随机存取存储器迷你阵列中的静态随机存取存储器单元的通道闸晶体管的源极/漏极接点是电性连接至物理性地隔离的位元线以及反相位元线(如图8所示)。
图6D是显示位于静态随机存取存储器单元10中的层位M2、层位via_1(如图3所示)以及更低的层位中的特征部件。于图6中，介层窗接点620(标示为620A以及620B)是设置于层位via_1(如图3所示)中，而字元线以及接地电压线是设置于层位M2(如图3所示)中。举例来说，层位M2中的各个导电线路是设置于层位via_1中各个介层窗接点上。
如图6D所示，介层窗接点620A是连接至导电线路616，导电线路616用以将栅极接点612C(例如通道闸晶体管PG-1或者通道闸晶体管PG-2的栅极接点)电性连接至字元线。因此，静态随机存取存储器单元10包括电性连接至通道闸晶体管的栅极的字元线节点。于一实施例中，同一行中的静态随机存取存储器单元是共用相同且连续的字元线，字元线是用以选取或者取消选取阵列中的静态随机存取存储器单元。举例来说，为了选取特定的静态随机存取存储器单元，是提供一正电压至位元线/反相位元线以及对应于该静态随机存取存储器单元的字元线。字元线节点可延伸至位于不同列但邻接静态随机存取存储器单元10的相邻静态随机存取存储器单元中，并被其所共用(如图6E所示)。
除此之外，介层窗接点620B是连接至导电线路618，导电线路618用以将源极接点610C(例如下拉晶体管PD-1或者下拉晶体管PD-2的源极接点)电性连接至接地电压线。因此，静态随机存取存储器单元10包括接地电压节点106以及接地电压节点108(如图1所示)，以及介层窗接点620A。接地电压节点106以及接地电压节点108更延伸至位于不同列和/或行但邻接静态随机存取存储器单元10的相邻静态随机存取存储器单元中，并被其所共用(如图6E所示)。于一实施例中，同一行中的静态随机存取存储器单元是共用一个或者多个连续接地电压线。
图6E是显示多个相邻的静态随机存取存储器单元10(标示为静态随机存取存储器单元10A～10D)是排列于网格(grid)622中。于图6E中，虚线650通常表示介于静态随机存取存储器单元之间的边界。于各种实施例中，可改变静态随机存取存储器单元10的方向以提供网格622改善的对称性以及重复性。于一实施例中，静态随机存取存储器阵列中的每个静态随机存取存储器迷你阵列(例如图4所示的静态随机存取存储器迷你阵列202A以及202B)包括多个相邻的网格622，以提供静态随机存取存储器单元10所需的行数以及列数。
于一实施例中，网格622为2x2的网格，具有4个静态随机存取存储器单元10A、10B、10C以及10D，每个静态随机存取存储器单元具有不同的方向。静态随机存取存储器单元10A是与前述图6A～6D具有相同的方向。静态随机存取存储器单元10B是设置于与静态随机存取存储器单元10A同一列但不同行中。静态随机存取存储器单元10B为静态随机存取存储器单元10A沿着介于静态随机存取存储器单元10A以及静态随机存取存储器单元10B之间的边界以及X方向(例如沿着字元线的纵向方向)垂直翻转的镜像。静态随机存取存储器单元10C是设置于与静态随机存取存储器单元10A同一行但不同列中。静态随机存取存储器单元10C为静态随机存取存储器单元10A沿着介于静态随机存取存储器单元10A以及静态随机存取存储器单元10C之间的边界以及Y方向(例如沿着位元线的纵向方向)水平翻转的镜像。静态随机存取存储器单元10D是设置于与静态随机存取存储器单元10B同一行以及与静态随机存取存储器单元10C同一列中。静态随机存取存储器单元10D为静态随机存取存储器单元10B沿着介于静态随机存取存储器单元10D以及静态随机存取存储器单元10B之间的边界以及Y方向(例如沿着位元线的纵向方向)水平翻转的镜像。静态随机存取存储器单元10D更为静态随机存取存储器单元10C沿着介于静态随机存取存储器单元10D以及静态随机存取存储器单元10B之间的边界以及X方向(例如沿着字元线的纵向方向)垂直翻转的镜像。
每个静态随机存取存储器单元10A～10D包括个别的数据储存节点110以及数据储存节点112，用以储存互补的位元。然而，相邻的静态随机存取存储器单元10A～10D可于相邻的静态随机存取存储器单元10A～10D的间的边界上共用节点。举例来说，静态随机存取存储器单元10A以及静态随机存取存储器单元10B是与各自相邻的静态随机存取存储器单元10C以及静态随机存取存储器单元10D共用字元线节点(例如通道闸晶体管PG-2的字元线节点)以及接地电压节点108。静态随机存取存储器单元10A以及静态随机存取存储器单元10B更与各自相邻的SRAM单元10C以及静态随机存取存储器单元10D共用通道闸晶体管PG-2的栅极电极。于另一实施例中，静态随机存取存储器单元10A以及静态随机存取存储器单元10C是与各自相邻的静态随机存取存储器单元10B以及静态随机存取存储器单元10D共用接地电压节点106、正电源电压节点102以及反相位元线节点120。
尽管图中未明确地显示，但每个静态随机存取存储器单元10A～10D更于静态随机存取存储器阵列中介于其它相邻的静态随机存取存储器单元(未显示)之间的边界上共用其它特征部件。举例来说，静态随机存取存储器单元10A是与位于同一行中并位于静态随机存取存储器单元10A左侧的相邻静态随机存取存储器单元(未明确地显示)共用字元线节点(例如通道闸晶体管PG-1的字元线节点)、接地电压节点106以及通道闸晶体管PG-1的栅极电极。于另一实施例中，静态随机存取存储器单元10A是与位于同一列中并位于静态随机存取存储器单元10A上方的相邻静态随机存取存储器单元(未明确地显示)共用接地电压节点108、正电源电压节点104以及字元线节点。
网格622的布局将被重复以提供任何所需尺寸的静态随机存取存储器迷你阵列(例如静态随机存取存储器迷你阵列202A或者202B)。如图6E所示，位于同一列以及同一迷你阵列中的静态随机存取存储器单元10是共用连续的位元线114、连续的正电源电压线、以及连续的反相位元线116。同样地，位于同一行中的静态随机存取存储器单元10是共用连续的字元线以及连续的接地电压。通过于静态随机存取存储器阵列中提供不同方向的静态随机存取存储器单元10，将重复对称的网格以形成任何所需尺寸的静态随机存取存储器阵列。由于网格622中特征部件的对称性，介于相邻的静态随机存取存储器单元之间的共同特征部件可位于同一位置，将有利于减少半导体晶片中静态随机存取存储器阵列的整体尺寸。
图7A～7C是显示根据本发明一些实施例所述的冗余存储器单元(例如静态随机存取存储器阵列邻接冗余单元50)的特征部件的布局的示意图。图7A～7C是显示位于静态随机存取存储器阵列邻接冗余单元50的不同层位(例如图3所示的OD层位、接点层位、层位via_0、层位M1、层位via_1、层位M2)中的特征部件，以下将依序描述以清楚说明。
首先参阅图7A，图7A是显示静态随机存取存储器阵列邻接冗余单元50中位于OD层位中的特征部件、上覆的栅极电极以及各个晶体管的接点层位(如图3所示)。静态随机存取存储器阵列邻接冗余单元50位于OD层位、层位via_0中的各个特征部件以及栅极电极是与静态随机存取存储器单元10相同，相同的标号是用以表示相同的元件。举例来说，SRAM阵列邻接冗余单元50包括通道闸晶体管PG-1、通道闸晶体管PG-2、上拉晶体管PU-1、上拉晶体管PU-2、下拉晶体管PD-1以及下拉晶体管PD-2。上拉晶体管PU-1/下拉晶体管PD-1的栅极以及漏极是电性连接至上拉晶体管PU-2/下拉晶体管PD-2个别的漏极以及栅极，以提供数据储存节点110以及数据储存节点112。此外，如前所述的额外源极/漏极接点以及栅极接点亦可提供至静态随机存取存储器阵列邻接冗余单元50中晶体管的各个主动区/栅极电极。除此之外，于同一静态随机存取存储器阵列邻接冗余单元50中，源极/漏极接点至通道闸晶体管PG-2所形成的反相位元线节点120可被省略，后续将提出更详细的说明。因此，上述特征部件的详述将被省略以精简说明。
图7B是显示位于静态随机存取存储器阵列邻接冗余单元50中的层位M1、层位via_0(如图3所示)以及更低的层位中的特征部件。于图7B中，介层窗接点(标示为614A～614E)是设置于层位via_0(如图3所示)中，而导电线路616、导电线路618、位元线114、正电源电压线、以及反相位源线116是设置于层位M1(如图3所示)中。举例来说，层位M1中的各个导电线路是设置于层位via_0中的各个介层窗接点上。
于各个实施例中，位于静态随机存取存储器阵列邻接冗余单元50中的层位M1以及层位via_0中的特征部件是类似于静态随机存取存储器单元10的对应特征部件，相同的标号是用以表示相同的元件。举例来说，介层窗接点614C是连接至接点栓塞610D(例如上拉晶体管PU-1以及上拉晶体管PU-2的源极接点)。介层窗接点614C更连接至正电源电压线(例如电源电压线)，正电源电压线是用以将上拉晶体管PU-1以及上拉晶体管PU-2的源极电性连接至正电源电压。因此，介层窗接点614C为正电源电压节点102以及正电源电压节点401的一部分(如图1所示)。
如图所示，介层窗接点614A是连接至栅极接点612C(例如通道闸晶体管PG-1或者通道闸晶体管PG-2的栅极接点)。介层窗接点614A是连接至导电线路618，以将通道闸晶体管PG-1以及通道闸晶体管PG-2的栅极电极直接电性耦接至接地电压线(例如电接地)，图7将提出更详细的描述。除此之外，介层窗接点614B是连接至延伸的接点栓塞610C(例如下拉晶体管PD-1以及下拉晶体管PD-2的源极接点)。介层窗接点614B更连接至与介层窗接点614A相同的同一导电线路618，以将下拉晶体管PD-1以及下拉晶体管PD-2的源极电性耦接至层位M2中的接地电压线(如图3、7C所示)。
位元线114以及反相位元线116的终端是设置于静态随机存取存储器阵列邻接冗余单元50中。举例来说，位元线114的终端114’以及反相位元线116的终端116’是设置于静态随机存取存储器阵列邻接冗余单元50中。于各个实施例中，如箭头702所示，位元线114、正电源电压线以及反相位元线116可延伸至位于静态随机存取存储器阵列邻接冗余单元50(如图8所示)的同一列中的静态随机存取存储器单元10(未显示)，并被其共用。
图7B更显示介层窗接点614D是连接至接点栓塞610E(例如通道闸晶体管PG-1的源极/漏极接点)，接点栓塞610E是连接至位元线114。因此，介层窗接点614D为位元线节点118的一部分。于所示的实施例中，反相位元线116可能终止于通道闸晶体管PG-2的源极/漏极之前，而反相位元线116并未与静态随机存取存储器阵列邻接冗余单元50中的任何特征部件电性连接。当静态随机存取存储器阵列邻接冗余单元50是被永久地取消选取且不被用来储存数据时，则不用考虑未连接的反相位元线116的问题。于另一实施例中，反相位元线116是以与静态随机存取存储器单元10相同的方式电性连接至通道闸晶体管PG-2的源极/漏极区(如图6C、7E所示)。
图7C是显示位于静态随机存取存储器阵列邻接冗余单元50中的层位M2、层位via_1(如图3所示)以及更低层位中的特征部件。于图7C中，介层窗接点620(标示为620A以及620B)是设置于层位via_1中(如图3所示)，而字元线以及接地电压线是设置于层位M2中(如图3所示)。举例来说，层位M2中的各个导电线路是设置于层位via_1中的各个介层窗接点上。
于各个实施例中，位于静态随机存取存储器阵列邻接冗余单元50中的层位M2以及层位via_2中的特征部件是类似于静态随机存取存储器单元10中对应的特征部件，相同的标号是表示相同的元件。举例来说，介层窗接点620B是连接至导电线路618，以将源极接点610C(例如下拉晶体管PD-1或者下拉晶体管PD-2的源极接点)电性连接至接地电压线。如前所述，于静态随机存取存储器阵列邻接冗余单元50中，导电线路618亦电性连接至通道闸晶体管PG-1以及通道闸晶体管PG-2的栅极。因此，介层窗接点620B更可用以将通道闸晶体管PG-1以及通道闸晶体管PG-2的栅极直接连接至接地电压，即永久地取消选取静态随机存取存储器阵列邻接冗余单元50。除此之外，提供电接点至字元线的介层窗接点620A(如图6D所示)可自静态随机存取存储器阵列邻接冗余单元50中省略。然而，字元线仍可设置于静态随机存取存储器阵列邻接冗余单元50中以改善层位M2中的图案均匀度。于另一实施例中，字元线可被导电线路取代以作为单元的接地连接，图9、10将提出更详细的描述。
图7D是显示排列于网格706中的多个相邻静态随机存取存储器阵列邻接冗余单元50(标示为静态随机存取存储器阵列邻接冗余单元50A～50D)。于图7D中，虚线704通常表示介于静态随机存取存储器单元之间的边界。于各个实施例中，可改变静态随机存取存储器阵列邻接冗余单元50的方向以符合邻接于静态随机存取存储器阵列邻接冗余单元50的静态随机存取存储器迷你阵列中的静态随机存取存储器单元10的对称性(如图6E、8所示)。于一实施例中，静态随机存取存储器冗余阵列(例如图4中的静态随机存取存储器冗余阵列204)包括多个相邻的网格706，以提供静态随机存取存储器阵列邻接冗余单元50的两个或多个行。
于一实施例中，网格706为2x2的网格，具有4个静态随机存取存储器阵列邻接冗余单元50A、50B、50以及50D，每个静态随机存取存储器阵列邻接冗余单元是具有不同的方向。于一实施例中，静态随机存取存储器阵列邻接冗余单元50A具有与静态随机存取存储器单元10A相同的方向(如图6E所示)；静态随机存取存储器阵列邻接冗余单元50B具有与静态随机存取存储器单元10B相同的方向(如图6E所示)；静态随机存取存储器阵列邻接冗余单元50C具有与静态随机存取存储器单元10C相同的方向(如图6E所示)；以及静态随机存取存储器阵列邻接冗余单元50D具有与静态随机存取存储器单元10D相同的方向(如图6E所示)。举例来说，静态随机存取存储器阵列邻接冗余单元50B的方向为静态随机存取存储器阵列邻接冗余单元50A沿着X方向垂直翻转的镜像。静态随机存取存储器阵列邻接冗余单元50C的方向为静态随机存取存储器阵列邻接冗余单元50A沿着Y方向水平翻转的镜像。静态随机存取存储器阵列邻接冗余单元50D的方向为静态随机存取存储器阵列邻接冗余单元50C沿着Y方向水平翻转的镜像。
相邻的静态随机存取存储器阵列邻接冗余单元50A～50D可共用介于相邻的静态随机存取存储器阵列邻接冗余单元50A～50D之间的边界上的节点。举例来说，静态随机存取存储器阵列邻接冗余单元50A以及50B是与各别相邻的静态随机存取存储器阵列邻接冗余单元50C以及50D共用同一接地电压节点108。于另一实施例中，静态随机存取存储器阵列邻接冗余单元50A以及50C是与各别邻接的静态随机存取存储器阵列邻接冗余单元50B以及50D共用同一接地电压节点106、正电源电压节点102以及反相位元线节点120。
尽管图中未明确地显示，每个静态随机存取存储器阵列邻接冗余单元50A～50D更可于介于静态随机存取存储器阵列200中其它相邻功能性静态随机存取存储器单元以及静态随机存取存储器阵列邻接冗余单元(未显示)之间的边界上共用其它特征部件。于一实施例中，网格706可直接于不同行中邻接静态随机存取存储器单元10，以及于不同列中直接邻接静态随机存取存储器阵列邻接冗余单元(例如于图4中网格706为静态随机存取存储器冗余阵列204的部分)。静态随机存取存储器阵列邻接冗余单元可与相邻的静态随机存取存储器阵列邻接冗余单元50共用同一接地电压节点106至网格706的左侧/右侧(未明确地显示)。除此之外，静态随机存取存储器阵列邻接冗余单元更与未于同一列且位于网格706上方/下方的相邻静态随机存取存储器单元10共用同一接地电压节点108、正电源电压节点104以及字元线节点(未明确地显示)。
如图7D所示，静态随机存取存储器阵列中的位元线114以及反相位元线116是终止于静态随机存取存储器阵列邻接冗余单元50中。举例来说，位元线114A以及反相位元线116A是终止于静态随机存取存储器阵列邻接冗余单元50A以及50C中，而位元线114B以及反相位元线116B是终止于静态随机存取存储器阵列邻接冗余单元50B以及50D中。因此，尽管静态随机存取存储器阵列邻接冗余单元50A以及50B(或者50C以及50D)是设置于同一列中，静态随机存取存储器阵列邻接冗余单元50A(或者50C)中的位元线114A/反相位元线116A与静态随机存取存储器阵列邻接冗余单元50B(或者50D)中的位元线114B/反相位元线116B是物理性地隔离。除此之外，位元线114A/反相位元线116A可延伸至第一静态随机存取存储器迷你阵列(例如静态随机存取存储器迷你阵列202A)中，并用以选取其中的静态随机存取存储器单元，而位元线114B/反相位元线116B可延伸至第二静态随机存取存储器迷你阵列(例如静态随机存取存储器迷你阵列202B)中，并用以选取其中的静态随机存取存储器单元。位元线114A/反相位元线116A可被独立的控制电路(例如控制电路206A)控制，而位元线114B/反相位元线116B亦可被独立的控制电路(例如控制电路206B)控制。
由于网格706的布局是类似于网格622的布局(例如具有功能性静态随机存取存储器单元10)，网格706可直接邻接于功能性静态随机存取存储器迷你阵列。因此，静态随机存取存储器迷你阵列可紧邻设置于集成电路晶片上，但仍然保持独立的位元线、反相位元线以及控制电路。除此之外，于一实施例中，每个静态随机存取存储器阵列邻接冗余单元50的尺寸是与功能性静态随机存取存储器单元10相同(如图6E所示)，可使得布局整合以及规划更加轻松。因此，可于半导体晶片中提供更大数量的功能性静态随机存取存储器单元，并可减少控制电路过载的风险以及具有较小的面积。
图7E是显示根据本发明另一实施例所述的排列于网格708中的多个相邻静态随机存取存储器阵列邻接冗余单元50(标示为静态随机存取存储器阵列邻接冗余单元50A～50D)。网格708是类似于网格706，相同的标号是表示相同的元件。于图7E中，如箭头702A所示，位元线114A/反相位元线116A是延伸至相邻的第一静态随机存取存储器迷你阵列中，而位元线114A/反相位元线116A用以选取/取消选取第一静态随机存取存储器迷你阵列中的功能性静态随机存取存储器单元10。同样地，如箭头702B所示，位元线114B/反相位元线116B是延伸至相邻的第二静态随机存取存储器迷你阵列中，而位元线114B/反相位元线116B用以选取/取消选取第二静态随机存取存储器迷你阵列中的功能性静态随机存取存储器单元10。位元线114A以及反相位元线116A是与位元线114B以及反相位元线116B物理性地分离。除此之外，于网格708中，位元线114C以及反相位元线116C可延伸两个位于同一列中的相邻静态随机存取存储器阵列邻接冗余单元50(例如单元50A/50B或者单元50C/50D)，而每个位元线114C/反相位元线116C的整体可设置于同一列中的相邻静态随机存取存储器阵列邻接冗余单元50中(例如单元50A/50B或者单元50C/50D)。于图7E中，一些反相位元线116C是电性连接至静态随机存取存储器阵列邻接冗余单元50A～50D的反相位元线节点120。
图8是显示具有静态随机存取存储器迷你阵列202A、相邻于静态随机存取存储器迷你阵列202A的静态随机存取存储器冗余阵列204、以及相邻于静态随机存取存储器冗余阵列204的静态随机存取存储器迷你阵列202B的静态随机存取存储器阵列200的一部分。静态随机存取存储器冗余阵列204是设置于并邻接于静态随机存取存储器迷你阵列202A以及202B之间。于图8中，静态随机存取存储器迷你阵列202A以及静态随机存取存储器迷你阵列202B包括排列为网格622的功能性静态随机存取存储器单元(如图6E所示)。静态随机存取存储器冗余阵列204包括排列围网格706的静态随机存取存储器阵列邻接冗余单元50(如图7D所示)。位于静态随机存取存储器迷你阵列202A的同一列中的静态随机存取存储器单元10是共用同一位元线114A以及反相位元线116A。位于静态随机存取存储器迷你阵列202B的同一列中的静态随机存取存储器单元10是共用同一位元线114B以及反相位元线116B。位元线114A的终端是设置于静态随机存取存储器冗余阵列204中，且位元线114A是与位元线114B物理性地分离。同样地，反相位元线116A的终端是设置于静态随机存取存储器冗余阵列204中，且反相位元线116A是与位元线116B物理性地分离。位元线114A/反相位元线116A与位元线114B/反相位元线116B是独立受到控制。因此，静态随机存取存储器冗余阵列204可在没有具有太多静态随机存取存储器单元位于单一列中的过载位元线/反相位元线的风险下，拉近两个静态随机存取存储器迷你阵列，以建立具有更大数量的静态随机存取存储器阵列。
除此之外，于静态随机存取存储器阵列200中，正电源电压线是连续于同一列的所有单元中。举例来说，单一连续的正电源电压线设置横跨静态随机存取存储器阵列200的每一列(例如横跨SRAM迷你阵列202A、静态随机存取存储器冗余阵列204以及静态随机存取存储器迷你阵列202B的单元)。于另一实施例中，如图9、10所示，静态随机存取存储器迷你阵列202A中的正电源电压线是与静态随机存取存储器迷你阵列202B中的正电源电压线物理性地分离。
图9是显示静态随机存取存储器阵列900的一实施例的示意图。静态随机存取存储器阵列900可类似于静态随机存取存储器阵列200(如图4所示)，相同的标号是表示相同的元件。举例来说，静态随机存取存储器阵列900包括至少两个静态随机存取存储器迷你阵列202A以及202B，以及介于并紧邻于静态随机存取存储器迷你阵列202A以及202B之间的静态随机存取存储器冗余阵列204。静态随机存取存储器阵列202A/202B包括排列为任意数量的行以及列的功能性静态随机存取存储器单元10。静态随机存取存储器冗余阵列204包括静态随机存取存储器阵列邻接冗余单元50的两个或者多个行。不同于静态随机存取存储器阵列200，静态随机存取存储器阵列900中的正电源电压线904A以及正电源电压线904B是终止于静态随机存取存储器冗余阵列204中。正电源电压线904A以及正电源电压线904B可电性连接至额外的电源电压线902，电源电压线902是正交于正电源电压线904A以及正电源电压线904B。电源电压线902允许独立供电的正电源电压线904A。因此，静态随机存取存储器迷你阵列202A中的正电源电压线904A是与正电源电压线904B物理性地隔离，并且静态随机存取存储器迷你阵列202A可与静态随机存取存储器迷你阵列202B分开独立操作以及供电。于上述的实施例中将可节省功率以及改善可靠性。
图10是显示排列于网格1000中的多个相邻静态随机存取存储器阵列邻接冗余单元50(标示为静态随机存取存储器阵列邻接冗余单元50A～50D)。网格1000可类似于网格706(如图7D中所示)，相同的标号代表相同的元件。然而，于网格1000中，同一列中的正电源电压线904A以及正电源电压线904B是物理性地分离，并终止于静态随机存取存储器阵列邻接冗余单元50中。举例来说，电源电压线604A以及电源电压线904B的终端是设置于静态随机存取存储器阵列邻接冗余单元50A～50D中。除此之外，正电源电压线904A可通过介层窗接点1002A电性连接至电源电压线902A，介层窗接点1002A是设置于层位via_1(如图3所示)中。正电源电压线904B可通过介层窗接点1002B电性连接至电源电压线902B，介层窗接点1002B是设置于层位via_1(如图3所示)中。电源电压线902A以及电源电压线902B是设置于层位M2(如图3所示)中，并大致上垂直于正电源电压线904A以及正电源电压线904B。举例来说，电源电压线902A以及电源电压线902B是物理性地平行于接地电压线，以及电源电压线902A以及电源电压线902B取代原先设置于层位M2中位于功能性静态随机存取存储器单元网格上的字元线(如图6E所示)。电源电压线902A是与电源电压线902B物理性地分离，使得可独立供电至正电源电压线904A以及正电源电压线904B。
因为正电源电压线904A以及正电源电压线904B可终止于静态随机存取存储器阵列邻接冗余单元50中，电源电压线904A/904B并不会接触到正电源电压节点102(例如上拉晶体管PU-1的源极)。因此，于一实施例中，静态随机存取存储器阵列邻接冗余单元50的正电源电压节点102并未电性连接至正电源电压，并可排除正电源电压节点的电接点。于另一实施例中，可包括上述的电接点以将正电源电压节点102电性连接至正电源电压线904A/904B。然而，当静态随机存取存储器阵列邻接冗余单元50非为功能性存储器单元时，未连接的电性连接则不构成问题。于一实施例中，静态随机存取存储器冗余阵列(例如图10中的静态随机存取存储器冗余阵列204)包括多个相邻的网格1000以提供静态随机存取存储器阵列邻接冗余单元50的两个或者以上的行以及任何数目的列。
因此，如前所述，本发明各个实施例提供具有至少两个静态随机存取存储器迷你阵列以及设置介于两个静态随机存取存储器迷你阵列之间的静态随机存取存储器冗余阵列的静态随机存取存储器阵列。静态随机存取存储器冗余阵列包括静态随机存取存储器阵列邻接冗余单元，静态随机存取存储器阵列邻接冗余单元是永久地取消选取(例如其通道闸直接连接至电接地)。连续的位元线以及反相位元线是被静态随机存取存储器迷你阵列的每一列共用，以及上述连续的位元线以及反相位元线是终止于静态随机存取存储器冗余阵列中。因此，每个静态随机存取存储器迷你阵列的位元线以及反相位元线是与其它静态随机存取存储器迷你阵列的位元线以及反相位元线物理性地隔离。于一实施例中，每个静态随机存取存储器迷你阵列的正电源电压线亦可与其它静态随机存取存储器迷你阵列的正电源电压线物理性地隔离。除此之外，每个静态随机存取存储器迷你阵列的位元线以及反相位元线是被静态随机存取存储器迷你阵列专用的控制电路所控制。通过包括静态随机存取存储器冗余阵列，可结合静态随机存取存储器迷你阵列以于没有过载位元线或者反相位元线的风险下，提供具有更多数量的静态随机存取存储器单元的单一静态随机存取存储器阵列。
根据本发明一实施例，一种静态随机存取存储器阵列包括一第一静态随机存取存储器迷你阵列、一第二静态随机存取存储器迷你阵列以及一静态随机存取存储器冗余阵列。第一静态随机存取存储器迷你阵列包括位于静态随机存取存储器阵列的一第一列中的一第一多功能性静态随机存取存储器单元，其中第一多功能性静态随机存取存储器单元的每一个是共用一第一位元线。第二静态随机存取存储器迷你阵列包括位于第一列中的一第二多功能性静态随机存取存储器单元，其中第二多功能性静态随机存取存储器单元的每一个是共用一第二位元线，第一位元线以及第二位元线是分别独立受到控制。静态随机存取存储器冗余阵列是介于第一静态随机存取存储器迷你阵列以及第二静态随机存取存储器迷你阵列之间，其中静态随机存取存储器冗余阵列包括位于第一列中的多个静态随机存取存储器阵列邻接冗余单元，第一位元线的一第一终端以及第二位元线的一第二终端是设置于静态随机存取存储器冗余阵列中。
根据本发明一实施例，一种存储器装置包括一第一功能性存储器单元、一第一冗余存储器单元、一第二冗余存储器单元以及一第二功能性存储器单元。第一功能性存储器单元是位于一存储器阵列的一列中，其中第一功能性存储器单元包括一第一位元线以及一第一反相位元线的第一部分。第一冗余存储器单元是位于上述列中，并相邻于第一功能性存储器单元，其中第一位元线以及上述第一反相位元线的第二部分是设置于第一冗余存储器单元中。第二冗余存储器单元是位于上述列中，并相邻于第一冗余存储器单元。第二功能性存储器单元是位于上述列中，并相邻于第二冗余存储器单元，其中第二功能性存储器单元包括一第二位元线以及一第二的第一部分，第二位元线以及第二反相位元线的第二部分是设置于第二冗余存储器单元中，第一位元线是与第二位元线物理性地分离，以及第一反相位元线是与第二反相位元线物理性地分离。
根据本发明一实施例，一种静态随机存取存储器阵列制造方法，步骤包括：设置一静态随机存取存储器冗余阵列介于并邻接于一第一静态随机存取存储器迷你阵列以及一第二静态随机存取存储器迷你阵列之间，其中静态随机存取存储器冗余阵列包括位于一第一列中的多个静态随机存取存储器冗余单元，其中第一静态随机存取存储器迷你阵列包括并位于第一列中的一第一多功能性静态随机存取存储器单元，第二静态随机存取存储器迷你阵列包括位于第一列中的一第二多功能性静态随机存取存储器单元；将第一多功能性静态随机存取存储器单元中的多个第一晶体管电性连接至一第一位元线，其中第一位元线是延伸至静态随机存取存储器冗余单元的一第一静态随机存取存储器冗余单元中；将第二多功能性静态随机存取存储器单元中的多个第二晶体管连接至一第二位元线，第二位元线是与第一位元线物理性地分离，其中第二位元线是直接延伸至静态随机存取存储器冗余单元的一第二静态随机存取存储器冗余单元中，以及第一位元线以及第二位元线是分别独立受到控制。
前述的实施例或者示例已概述本发明的特征，本领域技术人员可更佳地理解本发明的各个方面。本领域技术人员应当理解，他们可轻易地使用本发明作为用于设计或者修改其他过程以及结构以实施相同的目的和/或实现本发明所介绍的实施例或示例的相同优点。本领域技术人员可理解的是，上述等效构造并未脱离本发明的精神和范围，并且可于不脱离本发明的精神和范围进行各种改变、替换和更改。

Claims (19)

1.一种静态随机存取存储器阵列，其特征在于，包括：
一第一静态随机存取存储器迷你阵列，包括位于上述静态随机存取存储器阵列的一第一列中的多个第一多功能性静态随机存取存储器单元，其中上述第一多功能性静态随机存取存储器单元的每一个是共用一第一位元线；
一第二静态随机存取存储器迷你阵列，包括位于上述第一列中的多个第二多功能性静态随机存取存储器单元，其中上述第二多功能性静态随机存取存储器单元的每一个是共用一第二位元线，上述第一位元线以及上述第二位元线是分别独立受到控制；以及
一静态随机存取存储器冗余阵列，介于上述第一静态随机存取存储器迷你阵列以及上述第二静态随机存取存储器迷你阵列之间，其中静态随机存取存储器冗余阵列包括位于上述第一列中的多个静态随机存取存储器阵列邻接冗余单元，上述第一位元线的一第一终端以及上述第二位元线的一第二终端是设置于上述静态随机存取存储器冗余阵列中，
其中每个上述静态随机存取存储器阵列邻接冗余单元是被永久地取消选取。
2.如权利要求1所述的静态随机存取存储器阵列，其中每个上述静态随机存取存储器阵列邻接冗余单元包括：
一第一反相器；
一第二反相器，其中上述第一反相器的一第一输入端是电性连接至上述第二反相器的一第二输出端，并且上述第二反相器的一第二输入端是电性连接至上述第一反相器的一第一输出端；
一第一通道闸晶体管，电性连接至上述第一输入端；以及
一第二通道闸晶体管，电性连接至上述第二输入端。
3.如权利要求2所述的静态随机存取存储器阵列，其中上述第一通道闸晶体管以及上述第二通道闸晶体管的栅极直接电性连接至电接地。
4.如权利要求1所述的静态随机存取存储器阵列，其中上述第一多功能性静态随机存取存储器单元的每一个共用一第一反相位元线，其中上述第二多功能性静态随机存取存储器单元的每一个共用一第二反相位元线，上述第一反相位元线以及上述第二反相位元线分别独立受到控制，上述第一反相位元线的一第三终端以及上述第二反相位元线的一第四终端设置于上述静态随机存取存储器冗余阵列中。
5.如权利要求1所述的静态随机存取存储器阵列，其中上述第一多功能性静态随机存取存储器单元的每一个共用一第一电源电压线，其中上述第二多功能性静态随机存取存储器单元的每一个共用一第二电源电压线，上述第一电源电压线的一第五终端以及上述第二电源电压线的一第六终端设置于上述静态随机存取存储器冗余阵列中。
6.如权利要求1所述的静态随机存取存储器阵列，还包括一第三位元线，介于上述第一位元线以及上述第二位元线之间，其中上述第三位元线是完全设置于上述静态随机存取存储器冗余阵列中。
7.如权利要求1所述的静态随机存取存储器阵列，其中位于上述第一列中的上述静态随机存取存储器阵列邻接冗余单元包括：
一第一静态随机存取存储器阵列邻接冗余单元，相邻于上述第一多功能性静态随机存取存储器单元的一个；以及
一第二静态随机存取存储器阵列邻接冗余单元，相邻于上述第二多功能性静态随机存取存储器单元的一个以及上述第一静态随机存取存储器阵列邻接冗余单元。
8.如权利要求7所述的静态随机存取存储器阵列，其中上述第一静态随机存取存储器阵列邻接冗余单元具有一第一方向，上述第二静态随机存取存储器阵列邻接冗余单元具有一第二方向，上述第二方向为上述第一方向沿着一第一边界垂直翻转，上述第一边界是介于上述第一静态随机存取存储器阵列邻接冗余单元以及上述第二静态随机存取存储器阵列邻接冗余单元之间。
9.如权利要求8所述的静态随机存取存储器阵列，其中上述静态随机存取存储器冗余阵列还包括：
一第三静态随机存取存储器阵列邻接冗余单元，位于上述静态随机存取存储器阵列的一第二列中，并相邻于上述第一静态随机存取存储器阵列邻接冗余单元，其中上述第三静态随机存取存储器阵列邻接冗余单元具有一第三方向，上述第三方向为上述第一方向沿着一第二边界水平翻转，上述第二边界是介于上述第一静态随机存取存储器阵列邻接冗余单元以及上述第三静态随机存取存储器阵列邻接冗余单元之间；以及
一第四静态随机存取存储器阵列邻接冗余单元，位于上述第二列中，并相邻于上述第二静态随机存取存储器阵列邻接冗余单元，其中上述第四静态随机存取存储器阵列邻接冗余单元具有一第四方向，上述第四方向为上述第二方向沿着一第三边界水平翻转，上述第三边界是介于上述第二静态随机存取存储器阵列邻接冗余单元以及上述第四静态随机存取存储器阵列邻接冗余单元之间。
10.如权利要求1所述的静态随机存取存储器阵列，还包括一连续的电源电压线，上述第一多功能性静态随机存取存储器单元以及上述第二多功能性静态随机存取存储器单元共用上述连续的电源电压线。
11.一种存储器装置，包括：
一第一功能性存储器单元，位于一存储器阵列的一列中，其中上述第一功能性存储器单元包括一第一位元线以及一第一反相位元线的第一部分；
一第一冗余存储器单元，位于上述列中，并相邻于上述第一功能性存储器单元，其中上述第一位元线以及上述第一反相位元线的第二部分是设置于上述第一冗余存储器单元中；
一第二冗余存储器单元，位于上述列中，并相邻于上述第一冗余存储器单元；以及
一第二功能性存储器单元，位于上述列中，并相邻于上述第二冗余存储器单元，其中上述第二功能性存储器单元包括一第二位元线以及一第二反相位元线的第一部分，上述第二位元线以及上述第二反相位元线的第二部分是设置于上述第二冗余存储器单元中，上述第一位元线是与上述第二位元线物理性地分离，上述第一反相位元线是与上述第二反相位元线物理性地分离，
其中上述第一冗余存储器单元以及上述第二冗余存储器单元是被永久地取消选取。
12.如权利要求11所述的存储器装置，其中上述第一功能性存储器单元包括：
一第一对交叉连接反相器，具有两个数据储存节点；
一第一通道闸晶体管，电性连接至上述第一对交叉连接反相器；以及
一第二通道闸晶体管，电性连接至上述第一对交叉连接反相器，其中上述第一通道闸晶体管以及上述第二通道闸晶体管的栅极是电性连接至一字元线。
13.如权利要求11所述的存储器装置，其中上述第一冗余存储器单元包括：
一第二对交叉连接反相器；
一第三通道闸晶体管，电性连接至上述第二对交叉连接反相器；以及
一第四通道闸晶体管，电性连接至上述第二对交叉连接反相器，其中上述第三通道闸晶体管以及上述第四通道闸晶体管的栅极是直接电性连接至电接地。
14.如权利要求11所述的存储器装置，还包括：
一第三位元线，设置介于上述第一位元线以及上述第二反相位元线之间，并与上述第一位元线以及上述第二反相位元线物理性地分离；以及
一第三反相位元线，设置介于上述第一反相位元线以及上述第二反相位元线之间，并与上述第一反相位元线以及上述第二反相位元线物理性地分离。
15.如权利要求11所述的存储器装置，还包括：
一第一电源电压线，具有一第一部分位于上述第一功能性存储器单元中，以及一第二部分设置于上述第一冗余存储器单元中；以及
一第二电源电压线，具有一第三部分位于上述第二功能性存储器单元中，以及一第四部分设置于上述第二冗余存储器单元中，其中上述第二电源电压线是与上述第一电源电压线物理性地分离并独立供电。
16.如权利要求11所述的存储器装置，其中上述第一位元线以及上述第一反相位元线是由一第一控制电路所控制，上述第二位元线以及上述第二反相位元线是由中一第二控制电路所控制，上述第二控制电路与上述第一控制电路物理性地分离。
17.一种静态随机存取存储器阵列制造方法，包括：
设置一静态随机存取存储器冗余阵列介于并邻接于一第一静态随机存取存储器迷你阵列以及一第二静态随机存取存储器迷你阵列之间，其中上述静态随机存取存储器冗余阵列包括位于一第一列中的多个静态随机存取存储器冗余单元，其中上述第一静态随机存取存储器迷你阵列包括并位于上述第一列中的一第一多功能性静态随机存取存储器单元，上述第二静态随机存取存储器迷你阵列包括位于上述第一列中的一第二多功能性静态随机存取存储器单元；
将上述第一多功能性静态随机存取存储器单元中的多个第一晶体管电性连接至一第一位元线，其中上述第一位元线是延伸至上述静态随机存取存储器冗余单元的一第一静态随机存取存储器冗余单元中；
将上述第二多功能性静态随机存取存储器单元中的多个第二晶体管连接至一第二位元线，上述第二位元线是与上述第一位元线物理性地分离，其中上述第二位元线是直接延伸至上述静态随机存取存储器冗余单元的一第二静态随机存取存储器冗余单元中，上述第一位元线以及上述第二位元线是分别独立受到控制，
其中每个上述静态随机存取存储器冗余单元是被永久地取消选取。
18.如权利要求17所述的静态随机存取存储器阵列制造方法，还包括：
将上述第一静态随机存取存储器冗余单元的一第三晶体管以及上述第二静态随机存取存储器冗余单元的一第四晶体管电性连接至设置于上述第一位元线以及上述第二位元线之间的一第三位元线，其中上述第三位元线是与上述第一位元线以及上述第二位元线物理性地分离。
19.如权利要求17所述的静态随机存取存储器阵列制造方法，还包括：
将上述第一多功能性静态随机存取存储器单元的多个第五晶体管电性连接至一第一电源电压线；以及
将上述第二多功能性静态随机存取存储器单元的多个第六晶体管电性连接至一第二电源电压线，上述第二电源电压线是与上述第一电源电压线物理性地分离。
CN201610712689.XA 2016-01-29 2016-08-24 存储器装置、静态随机存取存储器阵列及其制造方法 Active CN107025929B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662289048P 2016-01-29 2016-01-29
US62/289,048 2016-01-29
US15/144,467 2016-05-02
US15/144,467 US9721645B1 (en) 2016-01-29 2016-05-02 SRAM arrays and methods of manufacturing same

Publications (2)

Publication Number Publication Date
CN107025929A CN107025929A (zh) 2017-08-08
CN107025929B true CN107025929B (zh) 2020-06-30

Family

ID=59382852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610712689.XA Active CN107025929B (zh) 2016-01-29 2016-08-24 存储器装置、静态随机存取存储器阵列及其制造方法

Country Status (3)

Country Link
US (4) US9721645B1 (zh)
CN (1) CN107025929B (zh)
TW (1) TWI601136B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721645B1 (en) * 2016-01-29 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM arrays and methods of manufacturing same
US10074605B2 (en) * 2016-06-30 2018-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell and array structure having a plurality of bit lines
US10236057B2 (en) * 2017-05-25 2019-03-19 Globalfoundries Singapore Pte. Ltd. Memory cells and methods for writing data to memory cells
US10157987B1 (en) * 2017-08-14 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-based strap cell structure
CN109427388B (zh) * 2017-09-04 2020-09-25 华为技术有限公司 一种存储单元和静态随机存储器
CN112489701B (zh) * 2017-09-22 2023-12-05 联华电子股份有限公司 静态随机存取存储器组成的存储器元件
US11404423B2 (en) 2018-04-19 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd Fin-based strap cell structure for improving memory performance
US10460794B1 (en) 2018-07-13 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM array
US10916550B2 (en) 2018-10-30 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Memory devices with gate all around transistors
US11062763B2 (en) 2019-04-09 2021-07-13 Micron Technology, Inc. Memory array with multiplexed digit lines
US10763212B1 (en) * 2019-04-18 2020-09-01 Nanya Technology Corporation Semiconductor structure
US11069784B2 (en) * 2019-05-17 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11244983B2 (en) * 2019-06-25 2022-02-08 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM memory cell layout for minimizing bitcell area
US11508735B2 (en) 2019-08-28 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Cell manufacturing
US11296080B2 (en) 2020-06-15 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain regions of semiconductor devices and methods of forming the same
US11205474B1 (en) * 2020-07-10 2021-12-21 Taiwan Semiconductor Manufacturing Company Limited SRAM design with four-poly-pitch
US11587872B2 (en) * 2021-02-12 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for improving memory performance and/or logic performance
US11990511B2 (en) 2021-08-27 2024-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain device and method of forming thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971762A (zh) * 2005-11-23 2007-05-30 三星电子株式会社 非易失性半导体存储器及为其编程的方法
CN1993766A (zh) * 2004-08-06 2007-07-04 飞思卡尔半导体公司 存储器位线的段隔离
JP2008198243A (ja) * 2007-02-08 2008-08-28 Toshiba Corp 半導体記憶装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3597501B2 (ja) 2001-11-20 2004-12-08 松下電器産業株式会社 半導体集積回路
KR20110007263A (ko) 2003-08-28 2011-01-21 노파르티스 아게 블런트-말단 및 3＇-변형체를 갖는 간섭 ｒｎａ 이중나선
US7161844B2 (en) 2004-03-30 2007-01-09 Silicon Storage Technology, Inc. Method and apparatus for compensating for bitline leakage current
JP4477456B2 (ja) * 2004-09-06 2010-06-09 富士通マイクロエレクトロニクス株式会社 半導体メモリ
US7236396B2 (en) * 2005-06-30 2007-06-26 Texas Instruments Incorporated Area efficient implementation of small blocks in an SRAM array
TW200744099A (en) 2006-05-30 2007-12-01 Himax Tech Ltd Memory and the redundancy repair method thereof
DE502007004920D1 (de) * 2007-05-07 2010-10-14 Rational Ag Verfahren zum Führen zumindest eines Garvorgangs
JP2009130210A (ja) * 2007-11-26 2009-06-11 Toshiba Corp 半導体装置
US8687437B2 (en) 2010-11-30 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Write assist circuitry
US8630132B2 (en) 2011-05-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM read and write assist apparatus
US8693235B2 (en) 2011-12-06 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for finFET SRAM arrays in integrated circuits
US8987831B2 (en) * 2012-01-12 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cells and arrays
US8605523B2 (en) 2012-02-17 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking capacitive loads
US8964492B2 (en) 2012-07-27 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking mechanism for writing to a memory cell
US8760948B2 (en) 2012-09-26 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple bitcells tracking scheme semiconductor memory array
US8937845B2 (en) 2012-10-31 2015-01-20 Freescale Semiconductor, Inc. Memory device redundancy management system
US8982643B2 (en) 2012-12-20 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Shared tracking circuit
US9324413B2 (en) 2013-02-15 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Write assist circuit, memory device and method
US8929160B2 (en) 2013-02-28 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking circuit
US9254998B2 (en) * 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device with a capping substrate
US9117510B2 (en) 2013-03-14 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit for memory write data operation
US9129707B2 (en) * 2013-10-02 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Dual port SRAM with dummy read recovery
US9928899B2 (en) * 2015-12-29 2018-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Flying and twisted bit line architecture for dual-port static random-access memory (DP SRAM)
US9721645B1 (en) * 2016-01-29 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM arrays and methods of manufacturing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1993766A (zh) * 2004-08-06 2007-07-04 飞思卡尔半导体公司 存储器位线的段隔离
CN1971762A (zh) * 2005-11-23 2007-05-30 三星电子株式会社 非易失性半导体存储器及为其编程的方法
JP2008198243A (ja) * 2007-02-08 2008-08-28 Toshiba Corp 半導体記憶装置

Also Published As

Publication number Publication date
US20180308540A1 (en) 2018-10-25
US10283193B2 (en) 2019-05-07
TWI601136B (zh) 2017-10-01
US20190267078A1 (en) 2019-08-29
US20170358343A1 (en) 2017-12-14
US9721645B1 (en) 2017-08-01
CN107025929A (zh) 2017-08-08
US10515688B2 (en) 2019-12-24
US10026470B2 (en) 2018-07-17
US20170221548A1 (en) 2017-08-03
TW201727642A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
CN107025929B (zh) 存储器装置、静态随机存取存储器阵列及其制造方法
US11935882B2 (en) Static random access memory device
CN107025928B (zh) 集成电路结构
CN106816440B (zh) 集成电路结构
CN106409331B (zh) 具有带单元的存储器阵列
CN107025931B (zh) 静态随机存取存储器阵列、追踪单元以及阵列配置方法
US11133057B2 (en) Memory array with bit-lines connected to different sub-arrays through jumper structures
US20140153323A1 (en) Methods for Operating SRAM Cells
CN109427391B (zh) 半导体存储器件、用于其的写入辅助电路及其控制方法
US9905292B2 (en) Three dimensional dual-port bit cell and method of using same
US20230363133A1 (en) Memory Device and Method for Forming Thereof
EP4436327A2 (en) Sram device including buried bit line and buried word line using backside metal
US20230389258A1 (en) Integrated circuit including static random access memory device
CN118692530A (zh) 存储器装置
KR20240143947A (ko) 백사이드 메탈을 이용한 매장된 비트라인 및 워드라인을 포함하는 에스램 메모리 장치
TW202439919A (zh) 記憶體裝置
KR20240143757A (ko) 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant