CN106449550B - 芯片封装模块 - Google Patents
芯片封装模块 Download PDFInfo
- Publication number
- CN106449550B CN106449550B CN201610991911.4A CN201610991911A CN106449550B CN 106449550 B CN106449550 B CN 106449550B CN 201610991911 A CN201610991911 A CN 201610991911A CN 106449550 B CN106449550 B CN 106449550B
- Authority
- CN
- China
- Prior art keywords
- chip
- magnetic
- substrate
- spiral
- packaged
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 102
- 239000004020 conductor Substances 0.000 claims description 21
- 239000003292 glue Substances 0.000 claims description 13
- 238000000926 separation method Methods 0.000 claims description 4
- 238000004804 winding Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 description 21
- 239000010408 film Substances 0.000 description 18
- 239000000853 adhesive Substances 0.000 description 16
- 230000001070 adhesive effect Effects 0.000 description 16
- 230000035699 permeability Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000006249 magnetic particle Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 229910000859 α-Fe Inorganic materials 0.000 description 5
- 239000000945 filler Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005347 demagnetization Effects 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910000889 permalloy Inorganic materials 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供的芯片封装模块包括：待封装芯片、导磁性中间层以及封装基板，所述待封装芯片设置有集成磁性器件，所述导磁性中间层固定连接于所述待封装芯片与所述封装基板之间。由于导磁性中间层可以将集成磁性器件产生的磁场向边缘引导，从而可以减少进入封装基板中的磁场，进而可以减小磁场在封装基板中产生的涡流，提高上述待封装芯片的性能。
Description
技术领域
本发明涉及电气元件领域，具体而言，涉及一种芯片封装模块。
背景技术
电子封装是指把构成系统的元器件和芯片按照电路要求布置、键合、互联、组装并且与外部环境隔离。电子封装能够为芯片提供机械支撑、环境保护和电气连接等重要功能，但是，电子封装会影响到芯片和元件的性能。随着集成磁性器件在芯片中密度的增加、功率的增大，电子封装对具有集成磁性器件的芯片的性能影响也越来越大。
现有技术是将具有集成磁性器件的芯片直接安装在引线框架或封装基板的表面。具有集成磁性器件的芯片的性能容易受到封装中产生的涡流影响，造成芯片中的集成磁性器件的功耗增大、品质因数下降、耦合减弱，甚至不能正常工作的情况。现有技术已不能满足具有集成磁性器件的芯片的封装需要。
发明内容
有鉴于此，本发明提供了一种芯片封装模块，在芯片与封装基板之间设置有导磁性中间层，以改善现有的电子封装由于涡流影响，造成芯片中的集成磁性器件出现功耗增大、品质因数下降、耦合减弱的不足。
为实现上述目的，本发明提供如下技术方案：
一种芯片封装模块，包括待封装芯片、导磁性中间层以及封装基板，所述待封装芯片设置有集成磁性器件，所述导磁性中间层固定连接于所述待封装芯片与所述封装基板之间。
优选地，上述的芯片封装模块中，所述导磁性中间层为导磁胶，所述待封装芯片与所述封装基板通过所述导磁胶粘接。
导磁胶可以将集成磁性器件产生的磁场向芯片的边缘引导，从而可以减小进入封装基板的磁场，避免出现由于产生涡流而影响集成磁性器件的性能的情况。
优选地，上述的芯片封装模块中，所述导磁性中间层为磁性薄膜，所述磁性薄膜的形状不小于所述待封装芯片的形状。优选的所述磁性薄膜的形状与所述封装芯片的形状相匹配。
磁性薄膜的形状与待封装芯片的形状相匹配，既可以使待封装芯片中集成磁性器件的磁场被磁性薄膜导向边缘，又由于磁性薄膜的形状与待封装芯片的形状相匹配，不会浪费多余的磁性薄膜，降低了磁性薄膜的成本。
优选地，上述的芯片封装模块中，所述磁性薄膜的一面通过粘合剂与所述待封装芯片粘接，所述磁性薄膜的另一面通过粘合剂与所述封装基板连接。
磁性薄膜可以通过粘合剂分别与待封装芯片以及封装基板相连接。当然，也可以通过其他的方式与待封装芯片以及封装基板连接，具体的连接方式不应该理解为是对本发明的限制。
在芯片封装模块中，所述磁性薄膜可以沉积于所述待封装芯片上将与所述封装基板相粘合的一面，所述磁性薄膜的远离所述待封装芯片的一面通过粘合剂与所述封装基板粘接。
磁性薄膜还可以沉积于封装基板上，并且磁性薄膜远离封装基板的一面通过粘合剂与待封装芯片粘接。
优选地，上述的芯片封装模块中，所述待封装芯片与所述封装基板相对的一面通过焊接部实现电连接，例如使用焊球或铜柱凸点与所述封装基板连接，所述待封装芯片与所述封装基板之间设有具有磁性颗粒的填充物。
在填充物中，增加磁性颗粒，可以使填充物的相对磁导率大于1，从而引导磁场到上述待封装芯片的边缘，减小封装基板的金属部分中产生的涡流。
优选地，上述的芯片封装模块中，所述待封装芯片包括衬底以及介质层，所述集成磁性器件为螺旋形线圈，所述衬底的表面开设有螺旋形凹槽，所述螺旋形线圈与所述螺旋形凹槽相匹配，所述螺旋形线圈设置于所述螺旋形凹槽内，所述介质层覆盖所述衬底的设置有所述螺旋形线圈的一面，所述衬底的远离所述介质层的一面与所述导磁性中间层固定连接。
芯片中的集成磁性器件可以为螺旋形线圈，即嵌入式电感。导磁性中间层可以将螺旋形线圈(即嵌入式电感)产生的磁场向待封装芯片的边缘引导，减小进入封装基板中的磁场，以提高螺旋形线圈(即嵌入式电感)的性能。并且，螺旋形线圈可以通过介质层中的金属以引线键合的方式与外界进行电连接。
优选地，上述的芯片封装模块中，所述待封装芯片包括衬底以及介质层，所述集成磁性器件为堆叠式变压器，所述衬底与所述介质层固定连接。所述堆叠式变压器包括第一螺旋形线圈、第二螺旋形线圈、第一导体通路以及第二导体通路。所述第一螺旋形线圈设置于所述衬底的内部，所述第二螺旋形线圈设置于所述介质层的内部，所述第一导体通路以及第二导体通路均设置于所述介质层的内部，且所述第一导体通路以及第二导体通路位于所述第一螺旋形线圈以及第二螺旋形线圈之间，所述第一导体通路与所述第一螺旋形线圈的一端相连接，所述第二导体通路与所述第一螺旋形线圈的另一端相连接，所述衬底远离所述介质层的一面与所述导磁性中间层固定连接。
优选地，上述的芯片封装模块中，所述待封装芯片包括衬底以及介质层，所述集成磁性器件为嵌入式变压器，所述嵌入式变压器为交缠式变压器或分隔式变压器，若所述嵌入式变压器为交缠式变压器，所述交缠式变压器包括至少一个第三螺旋形线圈，所述衬底的表面开设有至少一个螺旋形凹槽，所述至少一个螺旋形凹槽的数量与所述至少一个第三螺旋形线圈的数量相同，且第三螺旋形线圈对应设置于螺旋形凹槽内，所述介质层覆盖所述衬底的设置有所述第三螺旋形线圈的一面，所述衬底的远离所述介质层的一面与所述导磁性中间层固定连接；若所述嵌入式变压器为分隔式变压器，所述分隔式变压器包括第四螺旋形线圈以及第五螺旋形线圈，所述衬底的相对的表面分别开设有第四螺旋形凹槽以及第五螺旋形凹槽，所述第四螺旋形线圈设置于所述第四螺旋形凹槽内，所述第五螺旋形线圈设置于所述第五螺旋形凹槽内，所述介质层覆盖所述衬底的设置有所述第四螺旋形线圈的一面，所述衬底的设置有所述第五螺旋形线圈的一面与所述导磁性中间层固定连接。
集成磁性器件可以为交缠式变压器，也可以为其他的集成磁性器件。集成磁性器件的具体类型不应该理解为是对本发明的限制。
本发明提供的芯片封装模块包括待封装芯片、导磁性中间层以及封装基板。待封装芯片中设置有集成磁性器件。导磁性中间层设置在待封装芯片以及封装基板之间。由于导磁性中间层可以将集成磁性器件产生的磁场向待封装芯片的边缘引导，从而可以减少进入封装基板中的磁场，进而可以减小磁场在封装基板中产生的涡流，提高上述待封装芯片的性能。
附图说明
为了更清楚的说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明第一实施例提供的芯片封装模块的部分结构示意图；
图2是与图1对应的性能曲线示意图；
图3a是本发明第二实施例提供的芯片封装模块的部分结构示意图；
图3b是图3a中第一螺旋形线圈以及第二螺旋形线圈的结构示意图；
图4是与图3a对应的性能曲线示意图；
图5是与图3a对应的另一性能曲线示意图；
图6a是本发明第三实施例的一种具体实施方式提供的芯片封装模块的部分结构示意图；
图6b是图6a中第三螺旋形线圈的结构示意图；
图6c是本发明第三实施例的另一种具体实施方式提供的芯片封装模块的部分结构示意图；
图7是本发明第四实施例提供的芯片封装模块的部分结构示意图；
图8是本发明第五实施例提供的芯片封装模块的部分结构示意图；
图9是本发明第六实施例提供的芯片封装模块的部分结构示意图；
图10是本发明第七实施例提供的芯片封装模块的结构示意图。
具体实施方式
下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
详情请参见图1，图1示出了本发明第一实施例提供的芯片封装模块100，该芯片封装模块100包括待封装芯片110、导磁性中间层120以及封装基板130。导磁性中间层120的一面与所述芯片110固定连接，导磁性中间层120的另一面与所述封装基板130固定连接。
待封装芯片110可以包括衬底115、介质层116以及集成磁性器件111。所述集成磁性器件111具体可以为螺旋形线圈112，详情请参见图1。在衬底115的表面开设螺旋形凹槽1151，螺旋形线圈112可以设置于衬底115的螺旋形凹槽1151中。所述介质层116覆盖衬底115的设置有螺旋形线圈112的一面，衬底115的远离介质层116的一面与导磁性中间层120固定连接。
衬底115的材料通常为硅或玻璃。螺旋形凹槽1151从衬底115的表面延伸至衬底115的内部，螺旋形线圈112具体可以由导电材料填充制成。
介质层116具体可以由绝缘材料制成，其中也可以有金属材料，集成磁性器件111可以通过介质层116中的金属材料以引线键合的方式和外界进行电连接。
导磁性中间层120具体可以为导磁胶。在聚合物未固化前的可流动的状态下，向聚合物中掺入一定比例的磁性颗粒，使得固化后的聚合物的相对磁导率大于1，该聚合物便可以用作导磁胶。根据掺入的磁性颗粒的比例的不同，通常可以将聚合物的相对磁导率提升到1.01至20的范围，导磁胶固化后的厚度在1至200微米。磁性颗粒具体可以为铁氧体颗粒、导磁合金颗粒等。
封装基板130中可以设有金属平面(图未示)，封装基板130中的金属平面可以与芯片110平行。封装基板130和芯片110可以通过导磁胶粘接，具体参见图1。在本实施例及后续实施例中提到的封装基板130也可以是引线框架的芯片焊盘，常用材料为铜合金或者铁镍合金。
应当理解，导磁胶可以用于粘接芯片110与封装基板130，也可以用于粘接芯片110与引线框架(图未示)。
本发明第一实施例提供的芯片封装模块100的工作原理为：
导磁性中间层120(即第一实施例中的导磁胶)粘接于芯片110与封装基板130之间，芯片110的衬底115中的集成磁性器件111(即第一实施例中的螺旋形线圈112)在通电后会产生磁场，即如图1示出的带箭头的虚线，其中，箭头所指的方向为磁场的方向。
螺旋形线圈112于通电后产生的磁场可以被导磁胶引导至芯片110的边缘，从而可以减少进入封装基板130的磁场，进而可以减小磁场在封装基板130中产生的涡流，提高芯片110的性能。
具体地，以相对磁导率为10，厚度为20微米的导磁胶为例，该导磁胶将上述的芯片110粘接于封装基板130，该封装基板130内具体可以设有厚度为35微米的金属平面，上述的芯片110的品质因数Q的仿真结果如图2中的曲线a1所示。相对于未使用导磁性中间层120(即相对磁导率为10，厚度为20微米的导磁胶)的曲线a2，使用导磁性中间层120的芯片110的品质因数有了显著的改善。例如，10MHz时，a1的品质因数为10.7，a2的品质因数为5.9，详情请参见图2。
上述的螺旋形线圈112具体可以用作电感器，第一实施例示出的螺旋形线圈112可以作为嵌入式电感，应当理解，线圈位于芯片110表面的片上电感结构也同样适用于本发明提供的芯片封装模块100。
详情请参见图3a，图3a示出了本发明第二实施例提供的芯片封装模块200，第二实施例与第一实施例相比，区别在于：集成磁性器件为堆叠式变压器213。
堆叠式变压器213包括第一螺旋形线圈2131、第二螺旋形线圈2132、第一导体通路2133以及第二导体通路2134，详情请参见图3b。第一螺旋形线圈2131与第一实施例中的螺旋形线圈112相同，均设置于衬底215。第二螺旋形线圈2132则设置于介质层216内，第一导体通路2133以及第二导体通路2134同样设置于介质层216内，且第一导体通路2133以及第二导体通路2134位于第一螺旋形线圈2131以及第二螺旋形线圈2132之间，详情请参见图3a。并且，第一导体通路2133与第一螺旋形线圈2131的一端相连接，第二导体通路2134与第一螺旋形线圈2131的另一端相连接。
详情请参见图4，未设置导磁性中间层220(即相对磁导率为1)时，第一螺旋形线圈2131的电感曲线如图4中c2所示，第二螺旋形线圈2132的电感曲线如图4中的b2所示，两个线圈之间的耦合系数的曲线如图5中的d2所示。
使用相对磁导率为10，厚度为20微米的导磁胶作为导磁性中间层220时，第一螺旋形线圈2131的电感曲线如图4中c1所示，第二螺旋形线圈2132的电感曲线如图4中的b1所示，两个线圈之间的耦合系数的曲线如图5中的d1所示。
图4表明，设置导磁性中间层220与未设置导磁性中间层220相比，第一螺旋形线圈2131的电感值提升了37％，第二螺旋形线圈2132的电感值提升了20％。图5表明，设置导磁性中间层220与未设置导磁性中间层220相比，两个线圈之间的耦合系数提升了7％。
图4与图5中的第一螺旋形线圈2131以及第二螺旋形线圈2132的线宽均可以为30微米，第一螺旋形线圈2131以及第二螺旋形线圈2132的线间距均可以为20微米，第一螺旋形线圈2131以及第二螺旋形线圈2132的圈数均可以为八圈；第一螺旋形线圈2131的厚度可以为150微米，第二螺旋形线圈2132的厚度可以为5微米。封装基板230中的金属平面的厚度具体可以为35微米。上述具体参数仅用于举例展示技术效果，不构成对磁性器件设计的限制。
本发明第二实施例提供的芯片封装模块200的工作原理与第一实施例提供的芯片封装模块100的工作原理相同，在此便不做赘述。
详情请参见图6a，图6a示出了本发明第三实施例的一种具体实施方式提供的芯片封装模块300，图6a示出的芯片封装模块300与第一实施例相比，区别在于：
所述集成磁性器件为交缠式变压器314，该交缠式变压器314包括多个第三螺旋形线圈3141，详情请参见图6b。衬底315的表面开设有多个螺旋形凹槽3151，螺旋形凹槽3151的数量与第三螺旋形线圈3141的数量相同，第三螺旋形线圈3141对应设置于螺旋形凹槽3151内。多个第三螺旋形线圈3141的数量包括两个，两个第三螺旋形线圈3141中的一个可以为交缠式变压器314的主线圈，两个第三螺旋形线圈3141中的另一个可以为交缠式变压器314的副线圈，详情请参见图6b。
详情请参见图6c，图6c示出了本发明第三实施例的另一种具体实施方式提供的芯片封装模块300，图6c示出的芯片封装模块300与第一实施例相比，区别在于：
所述集成磁性器件为分隔式变压器324，所述分隔式变压器324包括第四螺旋形线圈3241以及第五螺旋形线圈3242，所述衬底325的相对的表面分别开设有第四螺旋形凹槽3251以及第五螺旋形凹槽3252，所述第四螺旋形线圈3241设置于所述第四螺旋形凹槽3251内，所述第五螺旋形线圈3242设置于所述第五螺旋形凹槽3252内，所述介质层316覆盖所述衬底325的设置有所述第四螺旋形线圈3241的一面，所述衬底325的设置有所述第五螺旋形线圈3242的一面与所述导磁性中间层320固定连接，详情请参见图6c。
其中，第四螺旋形线圈3241可以使用现有技术的通孔技术，例如硅通孔(Through-Silicon-Via)或者玻璃通孔(Through-Glass-Via)技术，连接到芯片远离待封装基板的一面，以便进行电连接(图中未示出)。
所述集成磁性器件可以为主线圈和副线圈都嵌入在芯片衬底中的变压器，包括主线圈和副线圈从同一侧表面嵌入芯片的变压器，详情请参见图6a；以及主线圈和副线圈从两侧的表面嵌入芯片的变压器，详情请参见图6c。
本发明第三实施例提供的芯片封装模块300的工作原理与第一实施例提供的芯片封装模块100的工作原理相同，在此便不做赘述。
应当理解，变压器的线圈可以设置于衬底内，与第二实施例以及第三实施例类似，也可以设置在芯片310的表面。
详情请参见图7，图7示出了本发明第四实施例提供的芯片封装模块400，第四实施例与第一实施例相比，区别在于：
所述导磁性中间层420为磁性薄膜，且磁性薄膜的一面通过粘合剂440与待封装芯片410粘接，磁性薄膜的另一面通过粘合剂440与封装基板430连接。磁性薄膜的形状不小于待封装芯片，优选的，磁性薄膜的形状可以与待封装芯片410的形状匹配。
现有的磁性薄膜有不同的形成方式，例如FPC(Ferrite Polymer Composite)、FPF(Ferrite-Plated Film)等。磁性薄膜的生产控制准确，相对磁导率比较稳定，薄膜形状可以剪裁。并且，薄膜本身也具有一定的柔性，若封装基板430的表面不平坦，也比较容易贴附。磁性薄膜常见的厚度为50至1000微米，且相对磁导率通常为10至500。
本发明第四实施例提供的芯片封装模块400的工作原理与第一实施例提供的芯片封装模块100的工作原理相同，在此便不做赘述，由于磁性薄膜具有更高的磁导率和更厚的厚度，对品质因数的改进效果会更好。
可以理解，本实施例中的磁性薄膜也可以由铁氧体薄片取代，铁氧体薄片的厚度通常在50至1000微米之间，铁氧体薄片的磁材料更为致密，相对磁导率可以达到600至6000的范围。
详情请参见图8，图8示出了本发明第五实施例提供的芯片封装模块500，第五实施例与第一实施例相比，区别在于：
所述导磁性中间层520为磁性薄膜，磁性薄膜沉积于芯片510待粘合的一面，磁性薄膜远离芯片510的一面通过粘合剂540与封装基板530粘接。
可以理解，磁性薄膜也可以沉积于封装基板530与待封装芯片510相对的一面，磁性薄膜的远离封装基板530的一面可以通过粘合剂与芯片510粘接。
磁性薄膜有多种沉积方式，例如电化学方式或物理方式(例如溅射)。可以用于磁性薄膜沉积的材料很多，例如，铁镍合金，钴基合金等。
本发明第五实施例提供的芯片封装模块500的工作原理与第一实施例提供的芯片封装模块100的工作原理相同，在此便不做赘述。
详情请参见图9，图9示出了本发明第六实施例提供的芯片封装模块600，第六实施例与第一实施例相比，区别在于：
所述待封装芯片610与封装基板630相对的一面通过焊接部650与封装基板630连接，且该芯片610中的集成磁性器件611通过焊接部650与封装基板630相连。焊接部650具体可以包括焊球或铜柱凸点。导磁性中间层620为具有磁性颗粒的填充物。填充物还可以增加焊接的可靠性。
本发明第六实施例提供的芯片封装模块600的工作原理与第一实施例提供的芯片封装模块100的工作原理相同，在此便不做赘述。
详情请参见图10，图10示出了本发明第七实施例提供的芯片封装模块700，第七实施例与第一实施例相比，区别在于：
衬底715包含螺线形线圈760。第七实施例示出的螺线形线圈760产生的磁场770从螺线形线圈760的两端发散，部分磁场770会经过芯片710与封装基板730的接触面附近。设置于芯片710与封装基板730之间的导磁性中间层720同样也可以减小封装基板730对螺线形线圈760性能的影响，提高螺线形线圈760的性能。具体地，如图10所示的螺线形线圈760具体可以为螺线管线圈。
上述的实施例中，可以使用多个长条形的磁性薄膜拼接成磁性薄膜组，从而可以减小磁性薄膜的退磁因子(demagnetizing factor)，并且抑制在磁性薄膜中产生的涡流。
上述的所有实施例中，由于不同实施例中的芯片封装模块的结构不同，因此相应的附图标记也会对应变化。应当理解，附图标记的变化的目的只是作为对实施例的区分，不应该理解为是对本发明的限制。
本发明提供的芯片封装模块由于导磁性中间层可以将集成磁性器件产生的磁场向待封装芯片的边缘引导，从而可以减少进入封装基板中的磁场，进而可以减小磁场在封装基板中产生的涡流，提高上述待封装芯片的性能。
为使本发明实施例的目的、技术方案和优点更加清楚，上面结合本发明实施例中的附图，对本发明实施例中的技术方案进行了清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以上对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
Claims (4)
1.一种芯片封装模块，其特征在于，所述模块包括：待封装芯片、导磁性中间层以及封装基板，所述待封装芯片设置有集成磁性器件，所述导磁性中间层固定连接于所述待封装芯片与所述封装基板之间；其中，所述导磁性中间层为导磁胶，所述导磁胶的相对磁导率为1.01至20，所述导磁胶的厚度为1微米至200微米；
所述待封装芯片包括衬底以及介质层，所述集成磁性器件包括交缠式变压器，所述交缠式变压器包括至少一个第三螺旋形线圈，所述衬底的表面开设有至少一个螺旋形凹槽，所述至少一个螺旋形凹槽的数量与所述至少一个第三螺旋形线圈的数量相同，且第三螺旋形线圈对应设置于螺旋形凹槽内，所述介质层覆盖所述衬底的设置有所述第三螺旋形线圈的一面，所述衬底的远离所述介质层的一面与所述导磁性中间层固定连接；
所述至少一个第三螺旋形线圈包括两个第三螺旋形线圈，所述两个第三螺旋形线圈的其中一个第三螺旋形线圈为所述交缠式变压器的主线圈，所述两个第三螺旋形线圈的另一个第三螺旋形线圈为所述交缠式变压器的副线圈；所述主线圈和所述副线圈均嵌入所述衬底中的变压器。
2.根据权利要求1所述的芯片封装模块，其特征在于：所述封装基板为引线框架。
3.一种芯片封装模块，其特征在于：所述模块包括：待封装芯片、导磁性中间层以及封装基板，所述待封装芯片设置有集成磁性器件，所述导磁性中间层固定连接于所述待封装芯片与所述封装基板之间；其中，所述导磁性中间层为导磁胶，所述导磁胶的相对磁导率为1.01至20，所述导磁胶的厚度为1微米至200微米；
所述待封装芯片包括衬底以及介质层，所述集成磁性器件还包括堆叠式变压器，所述衬底与所述介质层固定连接，
所述堆叠式变压器包括第一螺旋形线圈、第二螺旋形线圈、第一导体通路以及第二导体通路，所述第一螺旋形线圈设置于所述衬底的内部，所述第二螺旋形线圈设置于所述介质层的内部，所述第一导体通路以及第二导体通路均设置于所述介质层的内部，且所述第一导体通路以及第二导体通路位于所述第一螺旋形线圈以及第二螺旋形线圈之间，所述第一导体通路与所述第一螺旋形线圈的一端相连接，所述第二导体通路与所述第一螺旋形线圈的另一端相连接，
所述衬底远离所述介质层的一面与所述导磁性中间层固定连接。
4.一种芯片封装模块，其特征在于：所述模块包括：待封装芯片、导磁性中间层以及封装基板，所述待封装芯片设置有集成磁性器件，所述导磁性中间层固定连接于所述待封装芯片与所述封装基板之间；其中，所述导磁性中间层为导磁胶，所述导磁胶的相对磁导率为1.01至20，所述导磁胶的厚度为1微米至200微米；
所述待封装芯片包括衬底以及介质层，所述集成磁性器件还包括分隔式变压器，所述分隔式变压器包括第四螺旋形线圈以及第五螺旋形线圈，所述衬底的相对的表面分别开设有第四螺旋形凹槽以及第五螺旋形凹槽，所述第四螺旋形线圈设置于所述第四螺旋形凹槽内，所述第五螺旋形线圈设置于所述第五螺旋形凹槽内，所述介质层覆盖所述衬底的设置有所述第四螺旋形线圈的一面，所述衬底的设置有所述第五螺旋形线圈的一面与所述导磁性中间层固定连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610991911.4A CN106449550B (zh) | 2016-11-10 | 2016-11-10 | 芯片封装模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610991911.4A CN106449550B (zh) | 2016-11-10 | 2016-11-10 | 芯片封装模块 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106449550A CN106449550A (zh) | 2017-02-22 |
| CN106449550B true CN106449550B (zh) | 2020-05-12 |
Family
ID=58206884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610991911.4A Active CN106449550B (zh) | 2016-11-10 | 2016-11-10 | 芯片封装模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106449550B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10872843B2 (en) | 2017-05-02 | 2020-12-22 | Micron Technology, Inc. | Semiconductor devices with back-side coils for wireless signal and power coupling |
| US20180323253A1 (en) * | 2017-05-02 | 2018-11-08 | Micron Technology, Inc. | Semiconductor devices with through-substrate coils for wireless signal and power coupling |
| US20180323369A1 (en) | 2017-05-02 | 2018-11-08 | Micron Technology, Inc. | Inductors with through-substrate via cores |
| CN111554663A (zh) * | 2020-05-26 | 2020-08-18 | 厦门圣德斯贵电子科技有限公司 | 一种电子芯片的磁场屏蔽结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203179874U (zh) * | 2013-04-07 | 2013-09-04 | 江阴长电先进封装有限公司 | 一种圆片级高q值硅基电感结构 |
| CN104160513A (zh) * | 2011-09-06 | 2014-11-19 | 美国亚德诺半导体公司 | 芯片上具有磁性的小尺寸和全集成的功率转换器 |
| CN206293428U (zh) * | 2016-11-10 | 2017-06-30 | 成都线易科技有限责任公司 | 芯片封装模块 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005353911A (ja) * | 2004-06-11 | 2005-12-22 | Toshiba Corp | 半導体装置 |
| JP5658429B2 (ja) * | 2008-07-03 | 2015-01-28 | ルネサスエレクトロニクス株式会社 | 回路装置 |
-
2016
- 2016-11-10 CN CN201610991911.4A patent/CN106449550B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104160513A (zh) * | 2011-09-06 | 2014-11-19 | 美国亚德诺半导体公司 | 芯片上具有磁性的小尺寸和全集成的功率转换器 |
| CN203179874U (zh) * | 2013-04-07 | 2013-09-04 | 江阴长电先进封装有限公司 | 一种圆片级高q值硅基电感结构 |
| CN206293428U (zh) * | 2016-11-10 | 2017-06-30 | 成都线易科技有限责任公司 | 芯片封装模块 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106449550A (zh) | 2017-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6447369B2 (ja) | コイル部品 | |
| US20210225588A1 (en) | Method for manufacturing coil component having resin walls | |
| JP6181133B2 (ja) | コイル部品アセンブリ、コイル部品及びその製造方法 | |
| KR101792281B1 (ko) | 파워 인덕터 및 그 제조 방법 | |
| US7868431B2 (en) | Compact power semiconductor package and method with stacked inductor and integrated circuit die | |
| US11769621B2 (en) | Inductor with an electrode structure | |
| CN106449550B (zh) | 芯片封装模块 | |
| US8217748B2 (en) | Compact inductive power electronics package | |
| JP2003133135A (ja) | コイル部品 | |
| CN107887109B (zh) | 表面安装在电路板的电子部件 | |
| US20160240304A1 (en) | Coil component | |
| JP6614207B2 (ja) | コイル部品アセンブリ、コイル部品及びその製造方法 | |
| JP6716867B2 (ja) | コイル部品およびその製造方法 | |
| JP6716866B2 (ja) | コイル部品 | |
| CN112992476B (zh) | 变压器，以及封装模块 | |
| JP2021503718A (ja) | 磁性層を有する基板対応インダクタ | |
| KR101761944B1 (ko) | 권선형 인덕터 | |
| US11202371B2 (en) | Multilayer substrate | |
| JP6477262B2 (ja) | コイル部品 | |
| JP6447368B2 (ja) | コイル部品 | |
| WO2019021764A1 (ja) | アクチュエータ、およびアクチュエータの製造方法 | |
| CN206293428U (zh) | 芯片封装模块 | |
| JP6520480B2 (ja) | コイル部品 | |
| JP4835131B2 (ja) | 受動素子パッケージ及びその製造方法、半導体モジュール、並びにこれらの実装構造 | |
| CN114628108B (zh) | 线圈部件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240509 Address after: 610000 846, southern section of Tianfu Avenue, Huayang street, Tianfu New District, Chengdu, Sichuan Patentee after: CHENGDU XIANYI TECHNOLOGY CO.,LTD. Country or region after: China Address before: No. 846, south section of Tianfu Avenue, Tianfu New District, Chengdu, Sichuan 610213 Patentee before: CHENGDU XIANYI TECHNOLOGY CO.,LTD. Country or region before: China Patentee before: University of Electronic Science and Technology of China |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240809 Address after: D30, 6th Floor, Fubao Logistics Building, east of Taohua Road, Futian Free Trade Zone, Shenzhen, Guangdong Province, 518000, China Patentee after: Shenzhen Xinqu Semiconductor Co.,Ltd. Country or region after: China Address before: 610000 846, southern section of Tianfu Avenue, Huayang street, Tianfu New District, Chengdu, Sichuan Patentee before: CHENGDU XIANYI TECHNOLOGY CO.,LTD. Country or region before: China |