CN106206620A - 薄膜晶体管阵列基板及其制备方法和显示器件 - Google Patents
薄膜晶体管阵列基板及其制备方法和显示器件 Download PDFInfo
- Publication number
- CN106206620A CN106206620A CN201610802170.0A CN201610802170A CN106206620A CN 106206620 A CN106206620 A CN 106206620A CN 201610802170 A CN201610802170 A CN 201610802170A CN 106206620 A CN106206620 A CN 106206620A
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- layer
- metal level
- metal
- array base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 73
- 239000010409 thin film Substances 0.000 title claims abstract description 70
- 229910052751 metal Inorganic materials 0.000 claims abstract description 140
- 239000002184 metal Substances 0.000 claims abstract description 140
- 230000004888 barrier function Effects 0.000 claims abstract description 123
- 238000000034 method Methods 0.000 claims abstract description 100
- 230000008569 process Effects 0.000 claims abstract description 73
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000012528 membrane Substances 0.000 claims abstract description 33
- 230000003287 optical effect Effects 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 28
- 239000010408 film Substances 0.000 claims description 19
- 238000000059 patterning Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 229910044991 metal oxide Inorganic materials 0.000 claims description 9
- 150000004706 metal oxides Chemical class 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 7
- 239000007769 metal material Substances 0.000 claims description 6
- 238000002425 crystallisation Methods 0.000 claims description 5
- 230000008025 crystallization Effects 0.000 claims description 5
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 238000009826 distribution Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 238000004380 ashing Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 238000006386 neutralization reaction Methods 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000011521 glass Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004286 SiNxOy Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910000085 borane Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- UORVGPXVDQYIDP-UHFFFAOYSA-N trihydridoboron Substances B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种薄膜晶体管阵列基板及其制备方法和显示器件，方法包括：采用第一道光罩制程对形成在基板上的多晶硅膜层进行图案化处理；采用第二道光罩制程对依次形成在图案化多晶硅膜层和未被多晶硅膜层覆盖的基板上的第一金属层、第二绝缘层和第二金属层进行图案化处理；采用第三道光罩制程对形成在第二绝缘层、第二金属层上和未被覆盖的第一绝缘层上的第三绝缘层进行图案化处理；采用第四道光罩制程对形成在接触孔中和第三绝缘层上的第三金属层进行图案化处理；采用第五道光罩制程在第三金属层和未被覆盖的第三绝缘层上制备像素限定层和间隔层。其只需5道光罩制程即可完成阵列基板的制备，有效提高了阵列基板的制备效率，降低了制备成本。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种薄膜晶体管阵列基板及其制备方法和显示器件。
背景技术
目前，在显示技术领域，液晶显示器(Liquid Crystal Display，LCD)与有机发光二极管显示器(Organic Light Emitting Diode，OLED)等平板显示技术已经逐步取代CRT显示器。其中，OLED具有自发光、发光效率高、响应时间短、清晰度和对比度高、近180°视角、使用温度范围宽、可实现柔性显示与大面积全色显示等优势，已成为目前常用的显示器件。
OLED通常由薄膜晶体管阵列基板和电激发光层组成自发光器件。但是，传统的薄膜晶体管阵列基板制备过程工艺复杂，特别是在光罩工艺步骤中，通常需要8道以上的光罩工艺。如此多的光罩工艺步骤，使得工艺设备也就多，制备时间也长，由此明显影响了薄膜晶体管阵列基板的制备效率和制备成本，导致薄膜晶体管阵列基板制备效率较低，制备成本较高。
发明内容
基于此，有必要针对传统的薄膜晶体管阵列基板制备工艺中光罩工艺步骤较多导致其制备效率较低，制备成本较高的问题，提供一种薄膜晶体管阵列基板及其制备方法和显示器件。
为实现本发明目的提供的一种薄膜晶体管阵列基板制备方法，包括如下步骤：
采用镀膜与晶化工艺在基板上制备多晶硅膜层，并采用第一道光罩制程对所述多晶硅膜层进行图案化处理，得到图案化多晶硅膜层；
在所述图案化多晶硅膜层和未被所述多晶硅膜层覆盖的基板上依次形成第一绝缘层、第一金属层、第二绝缘层和第二金属层，并采用第二道光罩制程对所述第一金属层、所述第二绝缘层和所述第二金属层进行图案化处理，形成间隔预设距离的TFT区和电容区；
在图案化处理后的所述第二绝缘层和所述第二金属层上以及未被覆盖的所述第一绝缘层上形成第三绝缘层，并采用第三道光罩制程对所述第三绝缘层进行图案化处理，在所述第三绝缘层中形成接触孔；
在所述接触孔中和所述第三绝缘层上形成第三金属层，并采用第四道光罩制程对所述第三金属层进行图案化处理，形成所述TFT区的源极和漏极以及与所述源极或漏极相连的作为有机发光二极管的第一电极的阳极；
采用第五道光罩制程在图案化处理后的所述第三金属层和未被所述第三金属层覆盖的所述第三绝缘层上制备形成图案化的像素限定层和间隔层，得到薄膜晶体管阵列基板。
在其中一个实施例中，所述采用第二道光罩制程对所述第一金属层、所述第二绝缘层和所述第二金属层进行图案化处理，包括如下步骤：
采用半色调掩膜进行黄光工艺，在所述第二金属层上形成间隔所述预设距离的且厚度不同的光刻胶图层；
通过多步刻蚀—灰化—刻蚀工艺对所述光刻胶图层、所述第二金属层、所述第二绝缘层和所述第一金属层进行刻蚀，并剥离所述光刻胶，形成间隔所述预设距离的所述TFT区和所述电容区；
其中，所述TFT区中包括依次形成于所述第一绝缘层上的所述第一金属层和所述第二绝缘层；所述电容区中包括依次形成于所述第一绝缘层上的所述第一金属层、所述第二绝缘层和所述第二金属层，所述第二绝缘层完全覆盖所述第一金属层，所述第二金属层部分覆盖所述第二绝缘层。
在其中一个实施例中，所述采用第二道光罩制程对所述第一金属层、所述第二绝缘层和所述第二金属层进行图案化处理之后，还包括如下步骤：
以所述第一金属层作为掩膜，对未被所述第一金属层覆盖的所述多晶硅膜层进行自对准注入掺杂杂质离子。
在其中一个实施例中，所述在所述接触孔中和所述第三绝缘层上形成第三金属层之后，还包括在所述第三金属层上形成金属氧化物层的步骤。
在其中一个实施例中，所述采用第五道光罩制程在图案化处理后的所述第三金属层和未被所述第三金属层覆盖的所述第三绝缘层上制备形成图案化的像素限定层和间隔层，包括如下步骤：
采用涂布工艺在图案化处理后的所述第三金属层和未被所述第三金属层覆盖的所述第三绝缘层上涂覆光敏性材料层；
利用半色调掩膜对所述光敏性材料层进行曝光，并经过显影后形成不同厚度分布的所述像素限定层和间隔层。
相应的，本发明还提供了一种薄膜晶体管阵列基板，采用如上任一所述的薄膜晶体管阵列基板制备方法进行制备，包括：
基板；
形成于所述基板上并进行图案化的多晶硅膜层；
形成于所述图案化的多晶硅膜层上和未被所述多晶硅膜层覆盖的基板上的第一绝缘层；其中，所述第一绝缘层包括TFT区和电容区，所述TFT区和所述电容区间隔预设距离；
依次形成于所述第一绝缘层上并位于所述TFT区的栅极和第二绝缘层，以及依次形成于所述第一绝缘层上并位于所述电容区的电容下极板、第二绝缘层和电容上极板；其中，所述电容上极板形成于所述第二绝缘层的部分表面上；
形成于所述第二绝缘层、所述电容上极板和未被覆盖的第一绝缘层上的第三绝缘层；其中，所述第三绝缘层中包括多个接触孔，多个接触孔分别贯穿至所述多晶硅膜层表面、所述电容下极板表面和所述电容上极板表面；
形成在所述接触孔中的源极、漏极和形成于未被覆盖的所述第三绝缘层上的阳极；其中，所述阳极覆盖部分所述第三绝缘层的表面，并与所述源极或所述漏极相连；
依次形成于未被覆盖的所述第三绝缘层上的像素限定层和间隔层；其中，所述像素限定层覆盖所述阳极的一部分并露出所述阳极的大部分区域。
在其中一个实施例中，所述栅极、所述电容下极板和所述电容上极板采用相同的金属或金属合金材料制备形成。
在其中一个实施例中，所述源极、所述漏极和所述阳极采用相同的金属材料和/或金属氧化物材料同时制备形成。
在其中一个实施例中，所述第一绝缘层的材质为氧化硅和氮化硅中的至少一种；
所述第二绝缘层的材质和所述第三绝缘层的材质均为氮化硅、氧化硅和氮氧化硅中的至少一种。
相应的，本发明还提供了一种显示器件，包括：
如上任一所述的薄膜晶体管阵列基板；
形成于所述薄膜晶体管阵列基板上的有机发光层；
形成于所述有机发光层上的作为有机发光二极管第二电极的阴极层。
上述薄膜晶体管阵列基板制备方法，通过在基板上形成图案化多晶硅膜层之后，采用一道光罩制程形成图案化的第一金属层和第二金属层，同时还通过一道光罩制程形成像素限定层和间隔层，从而将传统的8道以上的光罩工艺有效缩短至5道，最终只需采用5道光罩制程即可完成薄膜晶体管阵列基板的制备，有效提高了薄膜晶体管阵列基板的制备效率，同时还降低了制备成本。
附图说明
图1a为采用本发明的薄膜晶体管阵列基板制备方法在基板上形成多晶硅膜层后的剖面结构示意图；
图1b为采用本发明的薄膜晶体管阵列基板制备方法对基板上的多晶硅膜层进行图案化处理后的剖面结构示意图；
图2a为采用本发明的薄膜晶体管阵列基板制备方法在图案化处理后的多晶硅膜层上依次形成第一绝缘层、第一金属层、第二绝缘层和第二金属层后的剖面结构示意图；
图2b为采用本发明的薄膜晶体管阵列基板制备方法在第二金属层上形成光刻胶图层后的剖面结构示意图；
图2c为采用本发明的薄膜晶体管阵列基板制备方法对形成光刻胶图层后的基板中的膜层进行第一步刻蚀后的剖面结构示意图；
图2d为采用本发明的薄膜晶体管阵列基板制备方法对完成第一步刻蚀后的基板中的膜层进行灰化工艺后的剖面结构示意图；
图2e为采用本发明的薄膜晶体管阵列基板制备方法对完成灰化工艺后的基板上的膜层进行第二步刻蚀后的剖面结构示意图；
图2f为采用本发明的薄膜晶体管阵列基板制备方法对完成第二步刻蚀后的基板中的光刻胶图层进行剥离后的剖面结构示意图；
图3a为采用本发明的薄膜晶体管阵列基板制备方法在剥离光刻胶图层后的基板中形成第三绝缘层后的剖面结构示意图；
图3b为采用本发明的薄膜晶体管阵列基板制备方法对第三绝缘层进行图案化处理后的剖面结构示意图；
图4a为采用本发明的薄膜晶体管阵列基板制备方法在图案化处理后的第三绝缘层上形成第三金属层后的剖面结构示意图；
图4b为采用本发明的薄膜晶体管阵列基板制备方法对第三金属层进行图案化处理后的剖面结构示意图；
图5为采用本发明的薄膜晶体管阵列基板制备方法在图案化处理的后的第三金属层和未被第三金属层覆盖的第三绝缘层上制备形成图案化像素限定层和间隔层后的剖面结构示意图。
具体实施方式
为使本发明技术方案更加清楚，以下结合附图及具体实施例对本发明作进一步详细说明。
参见图1a，作为本发明的薄膜晶体管阵列基板制备方法的一具体实施例，首先采用镀膜和晶化工艺在基板101上形成多晶硅膜层103。具体的，首先采用镀膜工艺在基板101上制备非晶硅膜层，进而再采用激光晶化等晶化工艺将非晶硅转换为多晶硅。其中，基板101可为玻璃基板、薄金属基板和柔性塑料基板中的任意一种。并且，在该步骤中所采用的镀膜工艺可为物理气相沉积工艺和化学气相沉积工艺中的任一种。同时，在基板101上沉积形成多晶硅膜层103时，还可先在基板101上沉积一层缓冲层102，进而再在缓冲层102上沉积形成非晶硅膜层，最终再通过准分子激光退火或固相退火或其他退火工艺对非晶硅膜层进行退火，使得非晶硅膜层结晶转化为多晶硅膜层103。
此处需要说明的是，在基板101上沉积的缓冲层102可为氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiNxOy)中的至少一种材料。并且，在缓冲层102上沉积形成的非晶硅膜层的厚度可为40nm—70nm。
参见图1b，当在基板101上沉积形成多晶硅膜层103后，此时则采用第一道光罩制程对多晶硅膜层103进行图案化处理，从而得到图案化多晶硅膜层103。其中，在该步骤中，具体可通过黄光(Photo)工艺、刻蚀(Etch)工艺与湿法剥离(Strip)工艺，得到图案化的多晶硅膜层103。通过第一道光罩制程对多晶硅膜层103进行图案化处理，实现了TFT区和电容区的分区。
参见图2a，当在基板101上形成图案化多晶硅膜层103后，进而再采用镀膜工艺在多晶硅膜层103上和未被多晶硅膜层103覆盖的基板101上依次形成第一绝缘层104、第一金属层105、第二绝缘层106和第二金属层107。应当指出的是，制备第一绝缘层104、第一金属层105、第二绝缘层106和第二金属层107所采用的镀膜工艺同样可为物理气相沉积工艺或化学气相沉积工艺。其中，第一绝缘层104作为栅极绝缘层，可为氧化硅和氮化硅中的至少一种。参见图2e，第一金属层105则包括阵列基板101中位于TFT区的栅极105a、位于电容区的电容下极板105b、以及栅极布线(图中未示出)。并且，第一金属层105优选采用Mo、MoW、Al、Cu等金属或金属合金中至少一种材料制备而成。第二绝缘层106则优选采用氮化硅、氧化硅和氮氧化硅中的至少一种。参见图2e，第二金属层107具体包括阵列基板101中位于电容区的电容上极板107a和电路布线(图中未示出)，其材质与第一金属层105相同。
当在多晶硅膜层103上形成第一绝缘层104、第一金属层105、第二绝缘层106和第二金属层107之后，即可采用第二道光罩制程进行图案化的第一金属层105和第二金属层107的制备，以实现TFT区中的栅极105a、电容区中的电容下极板105b和电容上极板107a的制备。
具体的，参见图2b，首先，采用半色调掩膜进行黄光工艺，在第二金属层107上形成间隔预设距离且厚度不同的光刻胶图层。此处，需要说明的是，所形成的光刻胶图层包括位于TFT区并形成于第二金属层107上的第一光刻胶图层108a、位于电容区并形成于第二金属层107上厚度相对较薄的第二光刻胶图层108b、以及位于电容区并形成于第二金属层107上厚度较厚的第三光刻胶图层108c。即，第二光刻胶图层108b和第三光刻胶图层108c均位于电容区并形成在第二金属层107上，不同的是，第二光刻胶图层108b的厚度小于第三光刻胶图层108c的厚度。
进而，参见图2c，对形成的光刻胶图层以及第二金属层107、第二绝缘层106和第一金属层105进行全刻蚀工艺，将未被光刻胶图层覆盖的第二金属层107、第二绝缘层106和第一金属层105去除，形成预设间隔的TFT区和电容区。其中，位于TFT区的第一金属层105即为薄膜晶体管阵列基板100中的栅极105a，位于电容区的第一金属层105为电容下极板105b，位于电容区的第二金属层107为电容上极板107a。
然后，参见图2d，采用灰化工艺去除位于TFT区且覆盖在第二金属层107上的全部第一光刻胶图层108a，位于电容区并覆盖在第二金属层107上的全部第二光刻胶图层108b、以及位于电容区且覆盖在第二金属层107上的部分第三光刻胶图层108c。其中，经过灰化工艺后剩余的部分第三光刻胶图层108c即为图2d中所示的第四光刻胶图层108d。
参见图2e，进而继续采用刻蚀工艺对沉积在第二绝缘层106上，且未被第四光刻胶图层108d覆盖的第二金属层107进行刻蚀，以去除未被第四光刻胶图层108d覆盖的第二金属层107。
最后，参见图2f，再通过湿法剥离工艺将覆盖在第二金属层107上的第四光刻胶图层108d的光刻胶剥离，从而得到最终所需要的第一金属层105和第二金属层107图形结构。此时，即可完成薄膜晶体管阵列基板100中TFT区栅极105a和电容区的电容极板(包括电容下极板105b和电容上极板107a)的制备。此处，需要说明的是，在该步骤中形成的预设间隔的TFT区和电容区中，TFT区中包括依次形成于第一绝缘层104上的第一金属层105(即，为薄膜晶体管阵列基板100中的栅极105a)和第二绝缘层106；电容区中包括依次形成于第一绝缘层104上的第一金属层105(即，为薄膜晶体管阵列基板100中电容下极板105b)、第二绝缘层106(电容介质层)和第二金属层107(电容上极板107a)。并且，第二绝缘层106完全覆盖第一金属层105，第二金属层107部分覆盖第二绝缘层106。
进一步的，当在基板101上制备形成预设区域的TFT区和电容区后，为了能够改善TFT区中源极和漏极区域对应的多晶硅膜层103的导电性，优选的，可利用图案化的第一金属层105作为掩膜，对源极和漏极区域对应的多晶硅膜层103进行自对准注入掺杂杂质离子。如：进行P掺杂，一般用硼烷(B2H6)作为原料气体。
参见图3a，当通过上述步骤在基板101上形成图案化的第一金属层105和第二金属层107后，进而采用镀膜工艺在图案化处理后的第一绝缘层104、第二绝缘层106和第二金属层107上制备形成第三绝缘层109。其中，第三绝缘层109优选采用氮化硅、氧化硅和氮氧化硅中至少一种材料制备。图3a中所示的实施例即为采用两种材料所制备的第三绝缘层109。
进而，参见图3b，当采用镀膜工艺形成第三绝缘层109后，则继续采用第三道光罩制程对第三绝缘层109进行图案化处理，从而在第三绝缘层109中形成接触孔1091。其中，其具体可采用黄光工艺、刻蚀工艺和湿法剥离工艺制备形成接触孔1091。
当在第三绝缘层109中形成接触孔1091后，即可进行电极(源极、漏极和阳极)的制备。具体的，参见图4a，首先，采用镀膜工艺在接触孔1091中以及第三绝缘层109上沉积形成第三金属层110。此处，需要说明的是，第三金属层110具体可由Ti、Mo、Al、Cu和Ag中的至少一种形成。如：第三金属层110可形成Ti/Al/Ti或Mo/Al/Mo等多层金属结构。同时，优选的，为了增加表面功函数，还可在第三金属层110上沉积形成一层金属氧化物层(图中未示出)。如：ITO或IZO。
进而，参见图4b，当在接触孔1091中和第三绝缘层109上形成第三金属层110后，即可采用第四道光罩制程对第三金属层110进行图案化处理，形成位于TFT的源极110a和漏极110b，以及作为有机发光二极管第一电极的阳极110c。此处，需要说明的是，源极110a或漏极110b和阳极110c在该步骤中同时制备形成，且源极110a或漏极110b均可作为电容区的阳极110c。即，采用黄光工艺、刻蚀工艺和湿法剥离工艺形成所需要的图案化第三金属层110。其中，阳极110c和源极110a、漏极110b以及信号线布线(图中未示出)均由同一膜层(即，第三金属层110)构成。其通过由第三金属层110同时形成源极110a、漏极110b和阳极110c以及信号线布线，实现了源极110a或漏极110b与阳极110c的合并，从而相较于传统的阵列基板101制备过程中分别制备源极110a、漏极110b和阳极110c的方式有效减少了光罩制程，从而达到了节省薄膜晶体管阵列基板100的制备时间，提高了制备效率，同时还降低了制备成本。
最后，参见图5，当通过采用第三金属层110同时制备完成源极110a、漏极110b和阳极110c后，再采用第五道光罩制程在图案化处理后的第三金属层110和未被第三金属层110覆盖的第三绝缘层109上制备形成图案化的像素限定层111和间隔层112，从而最终得到薄膜晶体管阵列基板100。
其中，在本发明的薄膜晶体管阵列基板制备方法的一具体实施例中，像素限定层111和间隔层112可由光敏材料制备形成。具体的，首先，采用采用涂布工艺在图案化处理后的第三金属层110和未被第三金属层110覆盖的第三绝缘层109上涂覆光敏性材料层。进而，再利用半色调掩膜对光敏性材料层进行曝光，并经过显影后形成不同厚度分布的像素限定层111和间隔层112。
由此，本发明的薄膜晶体管阵列基板制备方法，通过利用半色调掩膜技术，采用一道光罩制程即可形成薄膜晶体管阵列基板100中图案化的第一金属层105和第二金属层107，同时采用一道光罩制程制备形成像素限定层111和间隔层112，最终实现了只需5道光罩制程即可实现薄膜晶体管阵列基板100的制备。其相较于传统的阵列基板101制备流程，明显减少了光罩工艺次数，从而有效节省了制备时间，提高了制备效率。并且，采用本发明的薄膜晶体管阵列基板制备方法所制备形成的薄膜晶体管阵列基板100可以利用三层金属(分别为第一金属层105、第二金属层107和第三金属层110)进行扫描线、信号线和电源线的布线。
进一步的，在上述任一种薄膜晶体管阵列基板制备方法中，当完成薄膜晶体管阵列基板之后，直接通过蒸镀或印刷工艺形成有机发光层和阴极层，构成有机发光二极管结构，进而再通过玻璃盖封装或薄膜封装即可实现有机发光显示器件的制备。
相应的，基于上述任一种薄膜晶体管阵列基板制备方法的原理，本发明还提供了一种薄膜晶体管阵列基板。由于本发明提供的薄膜晶体管阵列基板的结构与本发明提供的薄膜晶体管阵列基板制备方法相对应，因此重复之处不再赘述。
参见图5，作为本发明的薄膜晶体管阵列基板100的一具体实施例，其包括：基板101，形成于基板上并进行图案化的多晶硅膜层103，形成于图案化的多晶硅膜层103上和未被多晶硅膜层103覆盖的基板上的第一绝缘层104。其中，第一绝缘层104包括间隔预设距离的TFT区和电容区。
同时，本发明的薄膜晶体管阵列基板100还包括依次形成于第一绝缘层104上并位于TFT区的栅极105a和第二绝缘层106，以及依次形成于第一绝缘层104上并位于电容区的电容下极板105b、第二绝缘层106和电容上极板107a。其中，电容上极板107a形成于第二绝缘层106的部分表面上。
进一步的，本发明的薄膜晶体管阵列基板100还包括形成于第二绝缘层106、电容上极板107a和未被覆盖的第一绝缘层104上的第三绝缘层109。其中，第三绝缘层109中包括多个接触孔，多个接触孔分别贯穿至多晶硅膜层103表面、电容下极板105b表面和电容上极板107a表面。
并且，本发明的薄膜晶体管阵列基板还包括形成在接触孔中的源极110a、漏极110b和形成于未被覆盖的第三绝缘层109上的阳极110c。其中，阳极110c覆盖部分第三绝缘层109的表面，并与源极110a或漏极110b相连，从而实现源极110a或漏极110b与阳极110c的合并。
同时，本发明的薄膜晶体管阵列基板100还包括依次形成于第三金属层以及未被第三金属层覆盖的第三绝缘层109上的像素限定层111和间隔层112。其中，像素限定层111覆盖阳极110c的一部分并露出阳极110c的大部分区域。更进一步的，还需要说明的是，在本发明的薄膜晶体管阵列基板100的一具体实施例中，基板101为玻璃基板、薄金属基板或柔性塑料基板。形成在基板101上的非晶硅膜层103的厚度为40nm—70nm。
并且，栅极105a、电容下极板105b和电容上极板107a采用相同的金属材料或金属合金材料制备形成。源极110a、漏极110b和阳极110c则采用相同的金属材料和/或金属氧化物材料同时制备形成。优选的，源极110a、漏极110b和阳极110c采用金属材料与金属氧化物材料同时制备形成，其中，金属氧化物材料位于金属材料之上，通过一次成膜制程形成。具体的，源极110a、漏极110b和阳极110c底层采用金属或金属合金，顶层则采用金属氧化物材料制备形成。其中，金属氧化物可为氧化铟锡(ITO)和氧化铟锌(IZO)中的至少一种。
另外，还需要说明的是，在本发明的薄膜晶体管阵列基板100的一具体实施例中，第一绝缘层104的材质为氧化硅和氮化硅中的至少一种。第二绝缘层106的材质和第三绝缘层109的材质均为氮化硅、氧化硅和氮氧化硅中的至少一种。
相应的，本发明还提供了一种显示器件，包括如上任一所述的薄膜晶体管阵列基板100，形成于薄膜晶体管阵列基板上的有机发光层以及形成于有机发光层上的作为有机发光二极管第二电极的阴极层。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种薄膜晶体管阵列基板制备方法，其特征在于，包括如下步骤：
采用镀膜与晶化工艺在基板上制备多晶硅膜层，并采用第一道光罩制程对所述多晶硅膜层进行图案化处理，得到图案化多晶硅膜层；
在所述图案化多晶硅膜层和未被所述多晶硅膜层覆盖的基板上依次形成第一绝缘层、第一金属层、第二绝缘层和第二金属层，并采用第二道光罩制程对所述第一金属层、所述第二绝缘层和所述第二金属层进行图案化处理，形成间隔预设距离的TFT区和电容区；
在图案化处理后的所述第二绝缘层和所述第二金属层上以及未被覆盖的所述第一绝缘层上形成第三绝缘层，并采用第三道光罩制程对所述第三绝缘层进行图案化处理，在所述第三绝缘层中形成接触孔；
在所述接触孔中和所述第三绝缘层上形成第三金属层，并采用第四道光罩制程对所述第三金属层进行图案化处理，形成所述TFT区的源极和漏极以及与所述源极或漏极相连的作为有机发光二极管的第一电极的阳极；
采用第五道光罩制程在图案化处理后的所述第三金属层和未被所述第三金属层覆盖的所述第三绝缘层上制备形成图案化的像素限定层和间隔层，得到薄膜晶体管阵列基板。
2.根据权利要求1所述的方法，其特征在于，所述采用第二道光罩制程对所述第一金属层、所述第二绝缘层和所述第二金属层进行图案化处理，包括如下步骤：
采用半色调掩膜进行黄光工艺，在所述第二金属层上形成间隔所述预设距离的且厚度不同的光刻胶图层；
通过多步刻蚀—灰化—刻蚀工艺对所述光刻胶图层、所述第二金属层、所述第二绝缘层和所述第一金属层进行刻蚀，并剥离所述光刻胶，形成间隔所述预设距离的所述TFT区和所述电容区；
其中，所述TFT区中包括依次形成于所述第一绝缘层上的所述第一金属层和所述第二绝缘层；所述电容区中包括依次形成于所述第一绝缘层上的所述第一金属层、所述第二绝缘层和所述第二金属层，所述第二绝缘层完全覆盖所述第一金属层，所述第二金属层部分覆盖所述第二绝缘层。
3.根据权利要求1或2所述的方法，其特征在于，采用所述第二道光罩制程对所述第一金属层、所述第二绝缘层和所述第二金属层进行图案化处理之后，还包括如下步骤：
以所述第一金属层作为掩膜，对未被所述第一金属层覆盖的所述多晶硅膜层进行自对准注入掺杂杂质离子。
4.根据权利要求1所述的薄膜晶体管阵列制备方法，其特征在于，所述在所述接触孔中和所述第三绝缘层上形成第三金属层之后，还包括在所述第三金属层上形成金属氧化物层的步骤。
5.根据权利要求1所述的薄膜晶体管阵列制备方法，其特征在于，所述采用第五道光罩制程在图案化处理后的所述第三金属层和未被所述第三金属层覆盖的所述第三绝缘层上制备形成图案化的像素限定层和间隔层，包括如下步骤：
采用涂布工艺在图案化处理后的所述第三金属层和未被所述第三金属层覆盖的所述第三绝缘层上涂覆光敏性材料层；
利用半色调掩膜对所述光敏性材料层进行曝光，并经过显影后形成不同厚度分布的所述像素限定层和间隔层。
6.一种薄膜晶体管阵列基板，其特征在于，采用权利要求1至5任一项所述的薄膜晶体管阵列基板制备方法进行制备，包括：
基板；
形成于所述基板上的并经图案化的多晶硅膜层；
形成于所述图案化的多晶硅膜层上和未被所述多晶硅膜层覆盖的基板上的第一绝缘层；其中，所述第一绝缘层包括TFT区和电容区，所述TFT区和所述电容区间隔预设距离；
依次形成于所述第一绝缘层上并位于所述TFT区的栅极和第二绝缘层，以及依次形成于所述第一绝缘层上并位于所述电容区的电容下极板、第二绝缘层和电容上极板；其中，所述电容上极板形成于所述第二绝缘层的部分表面上；
形成于所述第二绝缘层、所述电容上极板和未被覆盖的第一绝缘层上的第三绝缘层；其中，所述第三绝缘层中包括多个接触孔，多个接触孔分别贯穿至所述多晶硅膜层表面、所述电容下极板表面和所述电容上极板表面；
形成在所述接触孔中的源极、漏极和形成于未被覆盖的所述第三绝缘层上的阳极；其中，所述阳极覆盖部分所述第三绝缘层的表面，并与所述源极或所述漏极相连；
依次形成于未被覆盖的所述第三绝缘层上的像素限定层和间隔层；其中，所述像素限定层覆盖所述阳极一部分并露出所述阳极的大部分区域。
7.根据权利要求6所述的薄膜晶体管阵列基板，其特征在于，所述栅极、所述电容下极板和所述电容上极板采用相同的金属或金属合金材料制备形成。
8.根据权利要求6所述的薄膜晶体管阵列基板，其特征在于，所述源极、所述漏极和所述阳极采用相同的金属材料和/或金属氧化物材料同时制备形成。
9.根据权利要求6所述的薄膜晶体管阵列基板，其特征在于，所述第一绝缘层的材质为氧化硅和氮化硅中的至少一种；
所述第二绝缘层的材质和所述第三绝缘层的材质均为氮化硅、氧化硅和氮氧化硅中的至少一种。
10.一种显示器件，其特征在于，包括：
权利要求6至9任一项所述的薄膜晶体管阵列基板；
形成于所述薄膜晶体管阵列基板上的有机发光层；
形成于所述有机发光层上的作为有机发光二极管第二电极的阴极层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610802170.0A CN106206620B (zh) | 2016-09-05 | 2016-09-05 | 薄膜晶体管阵列基板及其制备方法和显示器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610802170.0A CN106206620B (zh) | 2016-09-05 | 2016-09-05 | 薄膜晶体管阵列基板及其制备方法和显示器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106206620A true CN106206620A (zh) | 2016-12-07 |
| CN106206620B CN106206620B (zh) | 2019-02-15 |
Family
ID=58067108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610802170.0A Active CN106206620B (zh) | 2016-09-05 | 2016-09-05 | 薄膜晶体管阵列基板及其制备方法和显示器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106206620B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107240610A (zh) * | 2017-06-16 | 2017-10-10 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、显示基板及制备方法、显示装置 |
| CN108666354A (zh) * | 2018-05-14 | 2018-10-16 | 昆山国显光电有限公司 | 显示面板和显示装置 |
| CN108922867A (zh) * | 2018-06-25 | 2018-11-30 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
| CN109885214A (zh) * | 2019-03-07 | 2019-06-14 | 南京中电熊猫液晶显示科技有限公司 | 一种内嵌式触控阵列基板及其制造方法 |
| CN111129324A (zh) * | 2019-12-16 | 2020-05-08 | 武汉华星光电半导体显示技术有限公司 | Oled显示器及其制作方法 |
| US10651250B2 (en) | 2018-06-25 | 2020-05-12 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel and method for manufacturing same |
| CN113628974A (zh) * | 2021-07-27 | 2021-11-09 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板的制备方法和阵列基板 |
| CN114514626A (zh) * | 2020-09-04 | 2022-05-17 | 应用材料公司 | 具有无机像素包封阻挡层的oled面板 |
| US12144206B2 (en) | 2023-07-14 | 2024-11-12 | Applied Materials, Inc. | Conductive oxide overhang structures for OLED devices |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070056556A (ko) * | 2005-11-30 | 2007-06-04 | 엘지.필립스 엘시디 주식회사 | Ｔｆｔ 어레이 기판 및 그 제조방법 |
| US20080283841A1 (en) * | 2006-10-18 | 2008-11-20 | Mitsubishi Electric Corporation | Tft substrate and manufacturing method, and display device with the same |
| CN102270605A (zh) * | 2010-06-03 | 2011-12-07 | 三星移动显示器株式会社 | 平板显示设备及其制造方法 |
| CN102386207A (zh) * | 2010-08-30 | 2012-03-21 | 三星移动显示器株式会社 | 有机发光显示设备及其制造方法 |
| CN105655347A (zh) * | 2016-01-04 | 2016-06-08 | 昆山国显光电有限公司 | 一种tft背板、其制备方法及显示装置 |
-
2016
- 2016-09-05 CN CN201610802170.0A patent/CN106206620B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070056556A (ko) * | 2005-11-30 | 2007-06-04 | 엘지.필립스 엘시디 주식회사 | Ｔｆｔ 어레이 기판 및 그 제조방법 |
| US20080283841A1 (en) * | 2006-10-18 | 2008-11-20 | Mitsubishi Electric Corporation | Tft substrate and manufacturing method, and display device with the same |
| CN102270605A (zh) * | 2010-06-03 | 2011-12-07 | 三星移动显示器株式会社 | 平板显示设备及其制造方法 |
| CN102386207A (zh) * | 2010-08-30 | 2012-03-21 | 三星移动显示器株式会社 | 有机发光显示设备及其制造方法 |
| CN105655347A (zh) * | 2016-01-04 | 2016-06-08 | 昆山国显光电有限公司 | 一种tft背板、其制备方法及显示装置 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107240610A (zh) * | 2017-06-16 | 2017-10-10 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、显示基板及制备方法、显示装置 |
| CN108666354A (zh) * | 2018-05-14 | 2018-10-16 | 昆山国显光电有限公司 | 显示面板和显示装置 |
| US10651250B2 (en) | 2018-06-25 | 2020-05-12 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel and method for manufacturing same |
| CN108922867A (zh) * | 2018-06-25 | 2018-11-30 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
| WO2020000586A1 (zh) * | 2018-06-25 | 2020-01-02 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
| CN109885214A (zh) * | 2019-03-07 | 2019-06-14 | 南京中电熊猫液晶显示科技有限公司 | 一种内嵌式触控阵列基板及其制造方法 |
| CN111129324A (zh) * | 2019-12-16 | 2020-05-08 | 武汉华星光电半导体显示技术有限公司 | Oled显示器及其制作方法 |
| CN114514626A (zh) * | 2020-09-04 | 2022-05-17 | 应用材料公司 | 具有无机像素包封阻挡层的oled面板 |
| US11910657B2 (en) | 2020-09-04 | 2024-02-20 | Applied Materials, Inc. | OLED panel with inorganic pixel encapsulating barrier |
| CN114514626B (zh) * | 2020-09-04 | 2024-04-02 | 应用材料公司 | 具有无机像素包封阻挡层的oled面板 |
| US12082447B2 (en) | 2020-09-04 | 2024-09-03 | Applied Materials, Inc. | OLED panel with inorganic pixel encapsulating barrier |
| US12120938B1 (en) | 2020-09-04 | 2024-10-15 | Applied Materials, Inc. | Methods of fabricating OLED panel with inorganic pixel encapsulating barrier |
| CN113628974A (zh) * | 2021-07-27 | 2021-11-09 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板的制备方法和阵列基板 |
| CN113628974B (zh) * | 2021-07-27 | 2023-10-31 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板的制备方法和阵列基板 |
| US12144206B2 (en) | 2023-07-14 | 2024-11-12 | Applied Materials, Inc. | Conductive oxide overhang structures for OLED devices |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106206620B (zh) | 2019-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106206620A (zh) | 薄膜晶体管阵列基板及其制备方法和显示器件 | |
| CN104078424B (zh) | 低温多晶硅tft阵列基板及其制备方法、显示装置 | |
| CN107808895B (zh) | 透明oled显示器及其制作方法 | |
| CN104362125B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104218041B (zh) | 阵列基板及制备方法和显示装置 | |
| CN102543860B (zh) | 一种低温多晶硅tft阵列基板的制造方法 | |
| CN104253159B (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
| CN104576705B (zh) | 一种阵列基板及制作方法、显示装置 | |
| KR101280827B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| CN107068725B (zh) | 有源矩阵有机发光二极管背板及其制造方法 | |
| CN103745955B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN104218094B (zh) | 一种薄膜晶体管、显示基板及显示装置 | |
| KR20130094161A (ko) | 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법 | |
| CN102651337A (zh) | 一种多晶硅tft阵列基板的制造方法 | |
| TWI253870B (en) | Active organic electroluminescence display and fabricating method thereof | |
| CN102983151A (zh) | 有机发光显示装置及其制造方法 | |
| CN102280466A (zh) | 显示设备及其制造方法 | |
| WO2019184252A1 (zh) | 柔性tft背板的制作方法及柔性tft背板 | |
| US9214476B1 (en) | Pixel structure | |
| CN107146809A (zh) | 阵列基板及其制造方法 | |
| CN106876327A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN104091810A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN110112142A (zh) | 阵列基板及其制造方法、显示面板及电子装置 | |
| CN106847837A (zh) | 一种互补型薄膜晶体管及其制作方法和阵列基板 | |
| TWI239790B (en) | Organic light-emitting device and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |