CN106206441A - 金属栅极的制备方法 - Google Patents
金属栅极的制备方法 Download PDFInfo
- Publication number
- CN106206441A CN106206441A CN201610771544.7A CN201610771544A CN106206441A CN 106206441 A CN106206441 A CN 106206441A CN 201610771544 A CN201610771544 A CN 201610771544A CN 106206441 A CN106206441 A CN 106206441A
- Authority
- CN
- China
- Prior art keywords
- dummy grid
- metal gates
- work function
- regulating course
- function regulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 80
- 239000002184 metal Substances 0.000 title claims abstract description 80
- 238000002360 preparation method Methods 0.000 title claims abstract description 28
- 239000010410 layer Substances 0.000 claims abstract description 49
- 230000001105 regulatory effect Effects 0.000 claims abstract description 48
- 239000011229 interlayer Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000003701 mechanical milling Methods 0.000 claims description 7
- 239000012528 membrane Substances 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 6
- 229910052735 hafnium Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 5
- 238000000465 moulding Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009415 formwork Methods 0.000 description 1
- 230000000574 ganglionic effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明的金属栅极的制备方法，包括：提供半导体衬底，半导体衬底包括具有第一伪栅极的第一区域和具有第二伪栅极的第二区域，且具有覆盖第一伪栅极和第二伪栅极的层间介质层，第一伪栅极高度高于第二伪栅极高度；化学机械研磨层间介质层，暴露出第一伪栅极；去除第一伪栅极，形成第一沟槽；在第一沟槽的侧壁和底壁及层间介质层上形成第一功函数调节层和第一金属栅极；化学机械研磨第一金属栅极、第一功函数调节层及层间介质层，暴露出第二伪栅极；去除第二伪栅极，形成第二沟槽；在第二沟槽的侧壁和底壁及层间介质层上形成第二功函数调节层和第二金属栅极；去除第二沟槽外的第二金属栅极和第二功函数调节层。本发明能简化金属栅极的制备工艺。
Description
技术领域
本发明涉及半导体集成电路制造技术领域，尤其涉及一种金属栅极的制备方法。
背景技术
在CMOS晶体管器件和电路制备中，随着CMOS集成电路制造工艺的发展以及关键尺寸的缩小，由于SiO2栅氧化层介质厚度的减小使得栅极漏电流增加，同时为了避免多晶硅栅极的耗尽效应，HKMG(high k metal gate)工艺成为主流，尤其是28nm以下工艺结点。
现在通常采用的HKMG工艺都是gate last，然而high k又可以分为high k last和high k first。并且，由于NMOS和PMOS的阈值电压不同，NMOS和PMOS需要使用不同的功函数调节层。金属栅极(metal gate)的形成过程可以分为一次成型和两次成型。其中，一次成型是指NMOS和PMOS区域的伪栅极同时去除，并且最终通过一次金属沉积和研磨形成功函数调节层和金属栅极，只是中间过程中的部分功函数调节层需要选择性刻蚀。然而，一次成型中功函数调节层和金属栅极的选择性刻蚀难度较大，为了降低难度采用两次成型工艺，两次成型是指先去除PMOS区域的伪栅极，然后完成PMOS区域的功函数调节层和金属栅极的沉积，再去除NMOS区域的伪栅极，并完成NMOS区域的功函数调节层和金属栅极的沉积，但是两次成型工艺过程更冗长。
发明内容
本发明的目的在于提供金属栅极的制备方法，解决现有技术中金属栅极制备工艺冗长的问题。
为解决上述技术问题，本发明提供一种金属栅极的制备方法，包括：
提供半导体衬底，所述半导体衬底具有相互隔离的第一区域和第二区域，所述第一区域具有位于所述半导体衬底表面的第一伪栅极，所述第二区域具有位于所述半导体衬底表面的第二伪栅极，所述半导体衬底表面具有覆盖所述第一伪栅极和所述第二伪栅极的层间介质层，其中，所述第一伪栅极的高度高于所述第二伪栅极的高度；
化学机械研磨所述层间介质层，暴露出所述第一伪栅极；
去除所述第一伪栅极，形成第一沟槽；
在所述第一沟槽的侧壁和底壁及所述层间介质层上形成第一功函数调节层，并在所述第一功函数调节层上形成第一金属栅极；
化学机械研磨所述第一金属栅极、第一功函数调节层及所述层间介质层，暴露出所述第二伪栅极；
去除所述第二伪栅极，形成第二沟槽；
在所述第二沟槽的侧壁和底壁及所述层间介质层上形成第二功函数调节层，并在所述第第二功函数调节层上形成第二金属栅极；
去除所述第二沟槽外的所述第二金属栅极和所述第二功函数调节层。
可选的，所述第一伪栅极的高度比所述第二伪栅极的高度高
可选的，形成所述第一伪栅极和所述第二伪栅极的步骤包括：
在所述半导体衬底表面形成多晶硅膜层；
选择性刻蚀所述多晶硅膜层，形成分立的多晶硅栅极；
刻蚀部分多晶硅栅极，形成所述第二伪栅极，剩余的部分多晶硅栅极形成所述第一伪栅极，使得所述第一伪栅极的高度高于所述第二伪栅极的高度。
可选的，所述第一区域用于形成PMOS，所述第二区域用于形成NMOS，所述第一区域和所述第二区域之间通过浅沟槽隔离结构隔离。
可选的，所述层间介质层为氧化硅，所述层间介质层的厚度为
可选的，所述第一功函数调节层的材料为Co、Ni、Cu、Pt、Ta、Ni、Hf、Ti、Al中的一种或其化合物，所述第一功函数调节层的厚度为
可选的，所述第一金属栅极的材料为铝、钨、铜中的一种，所述第一金属栅极的厚度为
可选的，所述第二功函数调节层的材料为Co、Ni、Cu、Pt、Ta、Ni、Hf、Ti、Al中的一种或其化合物，所述第二功函数调节层的厚度为
可选的，所述第二金属栅极的材料为铝、钨、铜中的一种，所述第二金属栅极的厚度为
可选的，采用化学机械研磨工艺去除所述第二沟槽之外的所述第二功函数调节层以及所述第二金属栅极。
与现有技术相比，本发明提供的金属栅极的制备方法中，第一伪栅极的高度高于第二伪栅极的高度，不必在层间介质层的表面形成掩膜，仅采用一步化学机械研磨工艺，即可将第一伪栅极暴露出来，从而形成第一金属栅极。同时，采用一步化学机械研磨去除第一沟槽以外的第一金属栅极、第一功函数调节层及层间介质层，从而将第二伪栅极暴露出来，形成第二金属栅极。本发明中，利用第一伪栅极与第二伪栅极之间的高度差，能够避免去除第一伪栅极和第二伪栅极前在层间介质层上形成掩膜、光阻等工艺，从而简化形成金属栅极的制备工艺。
附图说明
图1为本发明一实施例中金属栅极制备方法的流程图；
图2为本发明一实施例中第一伪栅极和第二伪栅极的结构示意图；
图3为本发明一实施例中暴露出第一伪栅极的结构示意图；
图4为本发明一实施例中形成第一沟槽的结构示意图；
图5为本发明一实施例中形成第一功函数调节层及第一金属栅极的结构示意图；
图6为本发明一实施例中暴露出第二伪栅极的结构示意图；
图7为本发明一实施例中形成第二沟槽的结构示意图；
图8为本发明一实施例中形成第二功函数调节层和第二金属栅极的结构示意图；
图9为本发明一实施例中形成金属栅极的结构示意图。
具体实施方式
下面将结合示意图对本发明的栅极的制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供的金属栅极的制备方法中，第一伪栅极的高度高于第二伪栅极的高度，不必在层间介质层的表面形成掩膜，仅采用一步化学机械研磨工艺，即可将第一伪栅极暴露出来，从而形成第一金属栅极。同时，采用一步化学机械研磨去除第一沟槽以外的第一金属栅极、第一功函数调节层及层间介质层，从而将第二伪栅极暴露出来，形成第二金属栅极。本发明中，利用第一伪栅极与第二伪栅极之间的高度差，能够避免去除第一伪栅极和第二伪栅极前在层间介质层上形成掩膜、光阻等工艺，从而简化形成金属栅极的制备工艺。
下文结合附图对本发明的金属栅极的制备方法进行详细说明，图1为栅极制备方法的流程图，图2～图9为各步骤对应的结构示意图，金属栅极的制备方法包括如下步骤：
首先，参考图2所示，执行步骤S1，提供半导体衬底100，所述半导体衬底100可以为硅衬底、锗硅衬底、碳硅衬底、SOI衬底等本领域技术人员所公知的衬底结构。所述半导体衬底100中具有相互隔离的第一区域110和第二区域120，其中，所述第一区域110用于形成PMOS，所述第二区域120用于形成NMOS，所述第一区域110和所述第二区域120之间通过浅沟槽隔离结构130隔离。当然，本发明的其他实施例中还可以为：第一区域110用于形成NMOS，第二区域120用于形成PMOS，本发明对此不予限定。本实施例中，所述第一区域110具有位于所述半导体衬底100表面的第一伪栅极111以及围绕所述第一伪栅极111的第一侧墙112，所述第二区域120具有位于所述半导体衬底100表面的第二伪栅极121以及围绕所述第二伪栅极121的第二侧墙122，并且，所述半导体衬底100表面覆盖有层间介质层140，而且，所述第一伪栅极111和所述第二伪栅极121被所述层间介质层140所覆盖，层间介质层140用于保护半导体衬底100中的其他结构，例如，保护形成于半导体衬底100底部的源极、漏极、阱区等结构，本实施例中，所述层间介质层140为氧化硅，所述层间介质层的厚度为
继续参考图2中所示，第一伪栅极111的高度高于第二伪栅极121的高度，即图2中的H，所述第一伪栅极111的高度比所述第二伪栅极121的高度高例如，需要说明的是，第一伪栅极111高于第二伪栅极121的高度根据工艺设计需要进行设定的，例如，最终形成的金属栅极的高度、层间介质层进行化学机械研磨需要去除的厚度等。
本实施例中，形成所述第一伪栅极111和所述第二伪栅极121的步骤包括：首先，在所述半导体衬底100表面形成多晶硅膜层；接着，在多晶硅膜层的表面形成图案化的光阻，以图案化的光阻为掩膜选择性刻蚀所述多晶硅膜层，从而形成分立的多晶硅栅极；之后，在半导体衬底100的表面形成覆盖层，覆盖其中的一部分多晶硅栅极，并刻蚀剩余的部分多晶硅栅极，使得刻蚀的部分多晶硅栅极的高度下降，从而形成所述第二伪栅极，剩余的没有刻蚀的部分多晶硅栅极则形成所述第一伪栅极，使得所述第一伪栅极的高度高于所述第二伪栅极的高度。此外，本发明中还可以通过其他的工艺形成第一伪栅极和第二伪栅极，只要能使得第一伪栅极的高度高于第二伪栅极的高度，此亦在本发明保护的思想范围之内。
其次，参考图3所示，执行步骤S2，化学机械研磨所述层间介质层140，暴露出所述第一伪栅极112。可以理解的是，第一伪栅极111的高度高于第二伪栅极121的高度，不必在层间介质层140的表面形成掩膜及光阻等，仅采用化学机械研磨工艺，即可将第一伪栅极111暴露出来，从而简化了工艺步骤。
之后，参考图4所示，执行步骤S3，去除所述第一伪栅极111，形成第一沟槽113。本实施例中，第一伪栅极111为多晶硅材料，可以采用TAMH溶液湿法腐蚀第一伪栅极111，从而将第一伪栅极去除。
参考图5所示，执行步骤S4，在所述第一沟槽113的侧壁和底壁及所述层间介质层140上形成第一高k介质层(图中未示出)、第一功函数调节层114及第一阻挡层(图中未示出)，并在所述第一功函数调节层114上形成第一金属栅极115，第一金属栅极115填充第一沟槽113。本实施例中，所述第一功函数调节层114的材料为Co、Ni、Cu、Pt、Ta、Ni、Hf、Ti、Al中的一种或其化合物，所述第一功函数调节层114的厚度为所述第一金属栅115的材料为铝、钨、铜中的一种，所述第一金属栅极115的厚度为本实施例中，第一区域的PMOS优选采用氮化钛作为作为功函数调节层。
参考图6所示，执行步骤S5，化学机械研磨所述第一金属栅极115、第一功函数调节层114及所述层间介质层140，暴露出所述第二伪栅极121。同样的，第一伪栅极111的高度高于第二伪栅极121的高度，不必在层间介质层140的表面形成掩膜及光阻等，仅采用化学机械研磨工艺，即可将第二伪栅极121暴露出来，从而简化了工艺步骤。
之后，参考图7所示，执行步骤S6，去除所述第二伪栅极121，形成第二沟槽123。本实施例中，第二伪栅极121为多晶硅材料，可以采用TAMH溶液湿法腐蚀第二伪栅极121，从而将第二伪栅极去除。
再次，参考图8所示，执行步骤S7，在所述第二沟槽123的侧壁和底壁及所述层间介质层140上形成第二高k介质层(图中未示出)、第二功函数调节层124及第二阻挡层(图中未示出)，并在所述第二功函数调节层124上形成第二金属栅极125，第二金属栅极125填充第二沟槽123。本实施例中，所述第二功函数调节层的材料为Co、Ni、Cu、Pt、Ta、Ni、Hf、Ti、Al中的一种或其化合物，所述第二功函数调节层的厚度为所述第二金属栅极的材料为铝、钨、铜中的一种，所述第二金属栅极的厚度为本实施例中，第二区域的NMOS优选采用钛铝合金或碳化钛作为功函数调节层。
最后，执行步骤S8，去除所述第二沟槽123以外的所述第二金属栅极125和所述第二功函数调节层124。本发明中，同样可以不再层间介质层140上形成掩膜、光阻层，仅采用化学机械研磨工艺即可去除所述第二沟槽之外的所述第二功函数调节层以及所述第二金属栅极，从而简化工艺。
综上所述，本发明提供的金属栅极的制备方法中，第一伪栅极的高度高于第二伪栅极的高度，不必在层间介质层的表面形成掩膜，仅采用一步化学机械研磨工艺，即可将第一伪栅极暴露出来，从而形成第一金属栅极。同时，采用一步化学机械研磨去除第一沟槽以外的第一金属栅极、第一功函数调节层及层间介质层，从而将第二伪栅极暴露出来，形成第二金属栅极。本发明中，利用第一伪栅极与第二伪栅极之间的高度差，能够避免去除第一伪栅极和第二伪栅极前在层间介质层上形成掩膜、光阻等工艺，从而简化形成金属栅极的制备工艺。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种金属栅极的制备方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底具有相互隔离的第一区域和第二区域，所述第一区域具有位于所述半导体衬底表面的第一伪栅极，所述第二区域具有位于所述半导体衬底表面的第二伪栅极，所述半导体衬底表面具有覆盖所述第一伪栅极和所述第二伪栅极的层间介质层，其中，所述第一伪栅极的高度高于所述第二伪栅极的高度；
化学机械研磨所述层间介质层，暴露出所述第一伪栅极；
去除所述第一伪栅极，形成第一沟槽；
在所述第一沟槽的侧壁和底壁及所述层间介质层上形成第一功函数调节层，并在所述第一功函数调节层上形成第一金属栅极；
化学机械研磨所述第一金属栅极、第一功函数调节层及所述层间介质层，暴露出所述第二伪栅极；
去除所述第二伪栅极，形成第二沟槽；
在所述第二沟槽的侧壁和底壁及所述层间介质层上形成第二功函数调节层，并在所述第第二功函数调节层上形成第二金属栅极；
去除所述第二沟槽外的所述第二金属栅极和所述第二功函数调节层。
2.如权利要求1所述的金属栅极的制备方法，其特征在于，所述第一伪栅极的高度比所述第二伪栅极的高度高
3.如权利要求2所述的金属栅极的制备方法，其特征在于，形成所述第一伪栅极和所述第二伪栅极的步骤包括：
在所述半导体衬底表面形成多晶硅膜层；
选择性刻蚀所述多晶硅膜层，形成分立的多晶硅栅极；
刻蚀部分多晶硅栅极，形成所述第二伪栅极，剩余的部分多晶硅栅极形成所述第一伪栅极，使得所述第一伪栅极的高度高于所述第二伪栅极的高度。
4.如权利要求1所述的金属栅极的制备方法，其特征在于，所述第一区域用于形成PMOS，所述第二区域用于形成NMOS，所述第一区域和所述第二区域之间通过浅沟槽隔离结构隔离。
5.如权利要求1所述的金属栅极的制备方法，其特征在于，所述层间介质层为氧化硅，所述层间介质层的厚度为
6.如权利要求1所述的金属栅极的制备方法，其特征在于，所述第一功函数调节层的材料为Co、Ni、Cu、Pt、Ta、Ni、Hf、Ti、Al中的至少一种或其化合物，所述第一功函数调节层的厚度为
7.如权利要求6所述的金属栅极的制备方法，其特征在于，所述第一金属栅极的材料为铝、钨、铜中的一种，所述第一金属栅极的厚度为
8.如权利要求1所述的金属栅极的制备方法，其特征在于，所述第二功函数调节层的材料为Co、Ni、Cu、Pt、Ta、Ni、Hf、Ti、Al中的至少一种或其化合物，所述第二功函数调节层的厚度为
9.如权利要求8所述的金属栅极的制备方法，其特征在于，所述第二金属栅极的材料为铝、钨、铜中的一种，所述第二金属栅极的厚度为
10.如权利要求9所述的金属栅极的制备方法，其特征在于，采用化学机械研磨工艺去除所述第二沟槽之外的所述第二功函数调节层以及所述第二金属栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610771544.7A CN106206441A (zh) | 2016-08-30 | 2016-08-30 | 金属栅极的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610771544.7A CN106206441A (zh) | 2016-08-30 | 2016-08-30 | 金属栅极的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106206441A true CN106206441A (zh) | 2016-12-07 |
Family
ID=58089282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610771544.7A Pending CN106206441A (zh) | 2016-08-30 | 2016-08-30 | 金属栅极的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106206441A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107785323A (zh) * | 2017-09-26 | 2018-03-09 | 上海华力微电子有限公司 | 金属栅极的制备方法 |
| CN107833861A (zh) * | 2017-09-26 | 2018-03-23 | 上海华力微电子有限公司 | 金属栅极的制备方法 |
| CN108695259A (zh) * | 2018-05-21 | 2018-10-23 | 上海华力集成电路制造有限公司 | 具有hkmg的mos晶体管的制造方法 |
| CN108875098A (zh) * | 2017-05-10 | 2018-11-23 | 中国科学院微电子研究所 | 一种高k金属栅的化学机械研磨工艺建模方法和装置 |
| CN110571194A (zh) * | 2018-06-05 | 2019-12-13 | 中芯国际集成电路制造（天津）有限公司 | 半导体器件的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103165429A (zh) * | 2011-12-15 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极形成方法 |
| CN103854980A (zh) * | 2012-11-29 | 2014-06-11 | 中国科学院微电子研究所 | 形成半导体器件替代栅的方法以及制造半导体器件的方法 |
| CN105336594A (zh) * | 2014-07-28 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
-
2016
- 2016-08-30 CN CN201610771544.7A patent/CN106206441A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103165429A (zh) * | 2011-12-15 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极形成方法 |
| CN103854980A (zh) * | 2012-11-29 | 2014-06-11 | 中国科学院微电子研究所 | 形成半导体器件替代栅的方法以及制造半导体器件的方法 |
| CN105336594A (zh) * | 2014-07-28 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108875098A (zh) * | 2017-05-10 | 2018-11-23 | 中国科学院微电子研究所 | 一种高k金属栅的化学机械研磨工艺建模方法和装置 |
| CN107785323A (zh) * | 2017-09-26 | 2018-03-09 | 上海华力微电子有限公司 | 金属栅极的制备方法 |
| CN107833861A (zh) * | 2017-09-26 | 2018-03-23 | 上海华力微电子有限公司 | 金属栅极的制备方法 |
| CN107785323B (zh) * | 2017-09-26 | 2020-07-31 | 上海华力微电子有限公司 | 金属栅极的制备方法 |
| CN108695259A (zh) * | 2018-05-21 | 2018-10-23 | 上海华力集成电路制造有限公司 | 具有hkmg的mos晶体管的制造方法 |
| CN108695259B (zh) * | 2018-05-21 | 2020-11-24 | 上海华力集成电路制造有限公司 | 具有hkmg的mos晶体管的制造方法 |
| CN110571194A (zh) * | 2018-06-05 | 2019-12-13 | 中芯国际集成电路制造（天津）有限公司 | 半导体器件的制造方法 |
| CN110571194B (zh) * | 2018-06-05 | 2021-11-19 | 中芯国际集成电路制造（天津）有限公司 | 半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8846491B1 (en) | Forming a diffusion break during a RMG process | |
| TWI608547B (zh) | 形成三閘極鰭式場效電晶體裝置之方法及其結果裝置 | |
| TWI514549B (zh) | 半導體元件與其形成方法 | |
| CN106206441A (zh) | 金属栅极的制备方法 | |
| US8680597B2 (en) | Method and apparatus for improving gate contact | |
| US8691673B2 (en) | Semiconductor structure with suppressed STI dishing effect at resistor region | |
| CN109494219B (zh) | 集成电路 | |
| US9496362B1 (en) | Contact first replacement metal gate | |
| DE102017115111B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
| TW201818453A (zh) | 形成垂直電晶體裝置之方法 | |
| US8735258B2 (en) | Integrated circuit resistor fabrication with dummy gate removal | |
| DE102016205180B4 (de) | Verfahren zum Herstellen von Transistoren mit mehreren Schwellspannungen | |
| EP2525396A2 (en) | Combined substrate high-k metal gate device and oxide-polysilicon gate device, and process of fabricating same | |
| CN103871882B (zh) | 半导体装置及其制造方法 | |
| CN106935495A (zh) | 半导体元件的制造方法 | |
| CN108493159A (zh) | 栅极的制造方法 | |
| JPH04304633A (ja) | 半導体装置の製造方法 | |
| US8647949B2 (en) | Structure and method of fabricating a transistor having a trench gate | |
| JP2014207361A (ja) | 半導体装置及びその製造方法 | |
| US10170353B2 (en) | Devices and methods for dynamically tunable biasing to backplates and wells | |
| CN106252284A (zh) | 金属栅极的制备方法 | |
| CN113394111A (zh) | 金属栅的制造方法 | |
| JP2006032648A (ja) | パターン形成方法を含む半導体装置の製造方法 | |
| JP5833214B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| CN106298489A (zh) | 栅极的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161207 |
|
| RJ01 | Rejection of invention patent application after publication |