[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN106158786A - 半导体封装体及其制作方法 - Google Patents

半导体封装体及其制作方法 Download PDF

Info

Publication number
CN106158786A
CN106158786A CN201510177522.3A CN201510177522A CN106158786A CN 106158786 A CN106158786 A CN 106158786A CN 201510177522 A CN201510177522 A CN 201510177522A CN 106158786 A CN106158786 A CN 106158786A
Authority
CN
China
Prior art keywords
chip
semiconductor package
heat radiation
package body
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510177522.3A
Other languages
English (en)
Inventor
徐守谦
藤岛浩幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CN201510177522.3A priority Critical patent/CN106158786A/zh
Publication of CN106158786A publication Critical patent/CN106158786A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体封装体及其制作方法，半导体封装体包括绝缘层、芯片、热接口材料、散热盖体以及重配置线路层。绝缘层具有容纳开口。芯片设置于容纳开口内。芯片具有主动表面、相对于主动表面的背面以及连接主动表面与背面的侧表面。热接口材料填充于容纳开口中以至少包覆芯片的侧表面并且暴露出主动表面。重配置线路层与散热盖体分别配置于绝缘层的两侧。散热盖体通过热接口材料与芯片热耦接。重配置线路层覆盖于芯片的主动表面与热接口材料，且重配置线路层与芯片电性连接。本发明的半导体封装体具有良好的散热效率。

Description

半导体封装体及其制作方法
技术领域
本发明是有关于一种封装体及其制作方法，且特别是有关于一种半导体封装体及其制作方法。
背景技术
为满足电子产品的轻薄短小的需求，作为电子产品的核心元件的半导体封装体也朝微型化(Miniaturization)的方向发展。近年来，业界发展出一种芯片尺寸封装体(Chip Scale Package，简称CSP)的微型化半导体封装体，其特点在于，前述芯片尺寸封装体的尺寸约等于其芯片的尺寸或略大于其芯片的尺寸。另一方面，半导体封装体除了需在尺寸上微型化外，也需提高集成度(integrity)以及与电路板等外部电子元件电性连接所用的输入/输出端子(Input/Output，简称I/O)的数量，才满足电子产品在高性能与高处理速度上的需求。为求能在芯片的主动表面的有限面积上布设更多数量的输入/输出端子(I/O)，于是晶圆级半导体封装体，例如晶圆级芯片尺寸封装体(Wafer LevelChip Scale Packaging，简称WLCSP)便应运而生。
现有的晶圆级芯片尺寸封装体的制作一般是先通过压模制程(moldingprocess)使封装胶体包覆芯片的晶背以及连接晶背的侧表面，并且暴露出相对于晶背的主动表面。之后，在封装胶体以及芯片的主动表面上形成重配置线路层，并使芯片的主动表面上的输入/输出端子(I/O)与重配置线路层电性连接。一般来说，通过压模制程所形成的封装胶体的厚度较厚，并不利晶圆级芯片尺寸封装体的微型化。此外，由于封装胶体的热传导系数较低、散热效果差，因此芯片所产生的热大多是通过重配置线路传递至外界，其散热面积或散热途径有限，故散热效率不佳。在热无法快速地传递至外界而积累于晶圆级芯片尺寸封装体的内部的情况下，容易造成晶圆级芯片尺寸封装体产生翘曲(warpage)。
发明内容
本发明提供一种半导体封装体及其制作方法，其能制作出具有良好的散热效率的半导体封装体。
本发明提出一种半导体封装体，包括绝缘层、芯片、热接口材料、散热盖体以及重配置线路层。绝缘层具有容纳开口。芯片设置于容纳开口内。芯片具有主动表面、相对于主动表面的背面以及连接主动表面与背面的侧表面。热接口材料填充于容纳开口中以至少包覆芯片的侧表面并且暴露出主动表面。重配置线路层与散热盖体分别配置于绝缘层的两侧，散热盖体通过热接口材料与芯片热耦接。重配置线路层覆盖于芯片的主动表面与热接口材料，且重配置线路层与芯片电性连接。
在本发明的一实施例中，上述的热接口材料包覆芯片的背面与侧表面。
在本发明的一实施例中，上述的散热盖体与绝缘层及接口材料接触。
在本发明的一实施例中，上述的热接口材料暴露出芯片的背面，且散热盖体与绝缘层、热接口材料以及芯片的背面接触。
在本发明的一实施例中，上述的绝缘层具有第一表面及与第一表面相对的第二表面。散热盖体配置于第一表面上，而重配置线路层配置于第二表面上，且芯片的背面切齐于绝缘层的第一表面。
在本发明的一实施例中，上述的重配置线路层包括交替堆叠的至少一图案化导电层与至少一图案化介电层。
在本发明的一实施例中，上述的半导体封装体还包括多个焊球。这些焊球通过重配置线路层与芯片电性连接。
本发明提出一种半导体封装体的制作方法，其包括以下步骤。在载体上形成散热盖体。在散热盖体上形成绝缘层绝缘层具有至少一容纳开口以暴露出部分的散热盖体。将芯片配置于容纳开口中并且于容纳开口中填入热接口材料，以使热接口材料包覆芯片并且暴露出芯片的主动表面。在绝缘层、热接口材料以及芯片的主动表面上形成重配置线路层，其中重配置线路层与芯片电性连接。
在本发明的一实施例中，上述的导体封装体的制作方法还包括在重配置线路层上形成多个焊球，其中这些焊球通过重配置线路层与芯片电性连接。
在本发明的一实施例中，上述的导体封装体的制作方法还包括令散热盖体与载体分离。
本发明提出一种半导体封装体的制作方法，其包括以下步骤。在载体上形成散热材料层。在散热材料层上形成绝缘材料层。绝缘材料层具有多个容纳开口以暴露出部分的散热材料层。将多个芯片分别配置于这些容纳开口中并且于这些容纳开口中填入热接口材料，以使热接口材料包覆这些芯片并且暴露出这些芯片的主动表面。在绝缘材料层、热接口材料以及这些芯片的主动表面上形成重配置线路结构，其中重配置线路结构包括多个重配置线路层，且各个重配置线路层分别与对应的芯片电性连接。
在本发明的一实施例中，上述的半导体封装体的制作方法还包括这些重配置线路层上形成多组焊球，其中各组焊球分别通过其中一重配置线路层与对应的芯片电性连接。
在本发明的一实施例中，上述的半导体封装体的制作方法还包括令散热材料层与载体分离。
在本发明的一实施例中，上述的半导体封装体的制作方法还包括沿着预定切割线切割散热材料层、绝缘材料层及重配置线路结构，以形成多个半导体封装体。
基于上述，本发明的半导体封装体可通过热接口材料至少包覆位于绝缘层的容纳开口内的芯片的侧表面，并以散热盖体接触热接口材料，因而具有良好的散热效率。另一方面，本发明所提出的半导体封装体的制作方法可制作出上述具有良好的散热效率的半导体封装体。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1G示出本发明一实施例的半导体封装体的制作流程；
图2是本发明另一实施例的半导体封装体的示意图。
附图标记说明：
10：载体；
100、100A：半导体封装体；
110：散热材料层；
110a：散热盖体；
120：绝缘材料层；
120a：绝缘层；
121：容纳开口；
121a：第一表面；
122a：第二表面；
130：芯片；
131：主动表面；
132：背面；
133：侧表面；
140：热接口材料；
150：重配置线路结构；
151：重配置线路层；
151a、151b：图案化导电层；
151c：图案化介电层；
B：焊球；
D：间距；
L：预定切割线。
具体实施方式
图1A至图1G示出本发明一实施例的半导体封装体的制作流程。请参考图1A，先提供载体10，并在载体10上形成散热材料层110。举例来说，载体10可为硬质材料或可挠性材料所构成的板材，或者是离形膜(如热释放胶膜、紫外光释放胶膜或其他适当的胶膜)，但本发明对于载体10的材质不作任何的限制。此处，散热材料层110例如是通过胶合的方式而暂时性地固定于载体10上，以利于后续制程的进行。在本实施例中，散热材料层110可以是由铝、镁、铜、银、金或其他导热性佳的金属或金属合金所构成，或者是石墨或其他导热性佳等非金属材质所构成。
接着，请参考图1B，在散热材料层110上形成绝缘材料层120，其中绝缘材料层120的材质可为聚酰亚胺(Polyimide)、环氧树脂、硅(Si)、硅氧化物(SiOx)或其他适当的绝缘材料。此处，绝缘材料层120可具有多个容纳开口121，以暴露出部分的散热材料层110。举例来说，绝缘材料层120的制作可以是先在散热材料层110上全面性地形成一层绝缘材料，再通过曝光显影或雷射开孔等制程在前述绝缘材料的特定区域形成容纳开口121，以得到图案化的绝缘材料层120。又或者是，通过喷墨印刷、网版印刷、淋幕式印刷、喷涂印刷或是干膜贴附等方式，直接在散热材料层110上形成具有容纳开口121的绝缘材料层120，但本发明对于形成图案化的绝缘材料层120的制作方法不作任何的限制。
接着，请参考图1C，将多个芯片130分别配置于这些容纳开口121中并且在这些容纳开口121中填入热接口材料140，其中热接口材料140可为导热胶、导热膏、导热胶膜或导热胶带。需说明的是，本发明并不限制置放芯片130在容纳开口121中以及填入热接口材料140在容纳开口121中的先后顺序，举凡可使热接口材料140至少包覆芯片130的侧表面133并且暴露出芯片130的主动表面131的制作程序皆可适用。
在本实施例中，其例如是先填入热接口材料140于容纳开口121中，再将芯片130置入已填有热接口材料140的容纳开口121中，并使芯片130中相对于主动表面131的背面132与散热材料层110维持间距D(即芯片130的背面132未与散热材料层110接触)。在另一实施例中，其例如是先将芯片130置入容纳开口121中，使芯片130的背面132与散热材料层110接触。接着，沿着芯片130的侧表面133与容纳开口121的内壁之间的间隙填入热接口材料140于容纳开口121中。在又一实施例中，其例如是先将芯片130置入容纳开口121中，使芯片130的背面132与散热材料层110接触。接着，利用真空压合的方式将导热胶带或导热胶膜压入容纳开口121中。若有需要时，另将导热胶带或导热胶膜覆盖住芯片130的主动表面131的部分移除以暴露出主动表面131。
接着，请参考图1D，利用重配置线路制程在绝缘材料层120、热接口材料140以及各个芯片130的主动表面131上形成重配置线路结构150，其中重配置线路结构150包括多个重配置线路层151，且各个重配置线路层151分别与对应的芯片130电性连接。详细而言，各个重配置线路层151包括交替堆叠的图案化导电层151a、151b以及图案化介电层151c，其中各个重配置线路层151是以图案化导电层151a连接对应的芯片130的主动表面131，且部分的图案化导电层151a会与热接口材料140接触。另一方面，图案化介电层151c会暴露出图案化导电层151b。需说明的是，重配置线路层例如是多层线路结构，其线路的层数可视实际需求而有所增减。
接着，请参考图1E，进行植球以及回焊(reflow)制程以在这些重配置线路层151上形成多组焊球B，其中各组焊球B分别连接对应的重配置线路层151中的图案化导电层151b，进而与对应的芯片130电性连接。一般而言，焊球B的材料可包括锡或锡铅合金或无铅焊料。接着，请参考图1F，将载体10自散热材料层110移除，即分离散热材料层110与载体10。
最后，请同时参考图1F与图1G，沿着任两相邻的芯片130之间的预定切割线L进行单体化制程，以形成多个半导体封装体100。举例来说，刀具或雷射会沿着预定切割线L切割通过散热材料层110、绝缘材料层120及重配置线路结构150的图案化介电层151c，主要是以不损及焊球B为原则。至此，半导体封装体100的制作已大致完成，其中切割后的散热材料层110构成半导体封装体100的散热盖体110a，且切割后的绝缘材料层120构成半导体封装体100的绝缘层120a。
由于在上述半导体封装体100的制作过程中，其可利用图案化的绝缘材料层120(即具有多个容纳开口121的绝缘材料层120)来取代现有的压模制程中所使用的框架，因此可免去现有的半导体封装中的部分制作程序及所需的辅具，进而有助于缩减的半导体封装体100的封装厚度并降低其制作成本。
请继续参考图1G，在本实施例中，半导体封装体100包括散热盖体110a、绝缘层120a、芯片130、热接口材料140以及重配置线路层151。芯片130设置于绝缘层120a的容纳开口121内。热接口材料140填充于容纳开口121中以包覆芯片130的侧表面133以及背面132，并且暴露出主动表面131。重配置线路层151与散热盖体110a分别配置于绝缘层120a的相对两侧，由于散热盖体110a与绝缘层120a及热接口材料140接触而未直接接触芯片130的背面132，因此本实施例的散热盖体110a例如是通过热接口材料140与芯片130热耦接。
另一方面，重配置线路层151覆盖于芯片130的主动表面131与热接口材料140，其中重配置线路层151例如是通过图案化导电层151a连接芯片130的主动表面131以与芯片130电性连接，且部分的图案化导电层151a会与热接口材料140接触。焊球B分别连接重配置线路层151中的图案化导电层151b，以与芯片130电性连接。此处，焊球B与芯片13分别位于重配置线路层151的相对两侧。
在本实施例中，芯片130的背面132与侧表面133由热接口材料140所包覆，故能提高芯片130的散热面积。再者，散热盖体110a可通过热接口材料140与芯片130热耦接，因此芯片130运作时所产生的热便能通过热接口材料150以及散热盖体110a迅速地传递至外界。此外，由于部分的图案化导电层151a会与热接口材料140接触，因此重配置线路层151中所产生的热也能通过热接口材料140以及散热盖体110a迅速地传递至外界，或者是通过焊球B传递至外界。据此，半导体封装体100便不易因热积累于其内部而产生翘曲。
以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2是本发明另一实施例的半导体封装体的示意图。请参照图2，本实施例的半导体封装体100A与上述实施例的半导体封装体100大致相似，两者之间主要的差异在于：本实施例的热接口材料140暴露出芯片130的背面132，且散热盖体110a与绝缘层120a、热接口材料140以及芯片130的背面132接触。详细而言，绝缘层120a具有第一表面121a及与第一表面121a相对的第二表面122a，散热盖体110a配置于第一表面121a上，而重配置线路层151配置于第二表面122a上，且芯片130的背面132例如是切齐于绝缘层120a的第一表面121a。
综上所述，本发明的半导体封装体可通过热接口材料至少包覆位于绝缘层的容纳开口内的芯片的侧表面，并以散热盖体接触热接口材料，使散热盖体通过热接口材料与芯片热耦接。如此为之，芯片运作时产生的热便能通过热接口材料以及散热盖体迅速地传递至外界。此外，由于部分的图案化导电层会与热接口材料接触，因此重配置线路层中所产生的热也能通过热接口材料以及散热盖体迅速地传递至外界，或者是通过焊球传递至外界。据此，本发明的半导体封装体可具有良好的散热效率，而不容易因受热而产生翘曲。
另一方面，本发明所提出的半导体封装体的制作方法不仅可制作出上述具有良好的散热效率的半导体封装体，其还可利用图案化的绝缘材料层(即具有多个容纳开口的绝缘材料层)来取代现有的压模制程中所使用的框架，藉以免去现有的半导体封装中的部分制作程序及所需的辅具，故有助于缩减的半导体封装体的封装厚度并降低其制作成本。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (15)

1.一种半导体封装体，其特征在于，包括：
绝缘层，具有容纳开口；
芯片，设置于所述容纳开口内，所述芯片具有主动表面、相对于所述主动表面的背面以及连接所述主动表面与所述背面的侧表面；
热接口材料，填充于所述容纳开口中以至少包覆所述芯片的所述侧表面并且暴露出所述主动表面；
散热盖体；以及
重配置线路层，其中所述重配置线路层与所述散热盖体分别配置于所述绝缘层的两侧，所述散热盖体通过所述热接口材料与所述芯片热耦接，而所述重配置线路层覆盖于所述芯片的所述主动表面与所述热接口材料，且所述重配置线路层与所述芯片电性连接。
2.根据权利要求1所述的半导体封装体，其特征在于，所述热接口材料包覆所述芯片的所述背面与所述侧表面。
3.根据权利要求2所述的半导体封装体，其特征在于，所述散热盖体与所述绝缘层及所述热接口材料接触。
4.根据权利要求1所述的半导体封装体，其特征在于，所述热接口材料暴露出所述芯片的所述背面，且所述散热盖体与所述绝缘层、所述热接口材料以及所述芯片的所述背面接触。
5.根据权利要求4所述的半导体封装体，其特征在于，所述绝缘层具有第一表面及与所述第一表面相对的第二表面，所述散热盖体配置于所述第一表面上，而所述重配置线路层配置于所述第二表面上，且所述芯片的所述背面切齐于所述绝缘层的所述第一表面。
6.根据权利要求1所述的半导体封装体，其特征在于，所述重配置线路层包括交替堆叠的至少一图案化导电层与至少一图案化介电层。
7.根据权利要求1所述的半导体封装体，其特征在于，还包括：
多个焊球，通过所述重配置线路层与所述芯片电性连接。
8.根据权利要求7所述的半导体封装体，其特征在于，所述些焊球与所述芯片分别位于所述重配置线路层的两侧。
9.一种半导体封装体的制作方法，其特征在于，包括：
在载体上形成散热盖体；
在所述散热盖体上形成绝缘层，所述绝缘层具有至少一容纳开口以暴露出部分的所述散热盖体；
将芯片配置于所述容纳开口中并且在所述容纳开口中填入热接口材料，以使所述热接口材料包覆所述芯片并且暴露出所述芯片的主动表面；以及
在所述绝缘层、所述热接口材料以及所述芯片的所述主动表面上形成重配置线路层，其中所述重配置线路层与所述芯片电性连接。
10.根据权利要求9所述的半导体封装体的制作方法，其特征在于，还包括：
在所述重配置线路层上形成多个焊球，其中所述些焊球通过所述重配置线路层与所述芯片电性连接。
11.根据权利要求10所述的半导体封装体的制作方法，其特征在于，还包括：
令所述散热盖体与所述载体分离。
12.一种半导体封装体的制作方法，其特征在于，包括：
在载体上形成散热材料层；
在所述散热材料层上形成绝缘材料层，所述绝缘材料层具有多个容纳开口以暴露出部分的所述散热材料层；
将多个芯片分别配置于所述些容纳开口中并且在该些容纳开口中填入热接口材料，以使所述热接口材料包覆该些芯片并且暴露出该些芯片的主动表面；以及
在所述绝缘材料层、所述热接口材料以及该些芯片的主动表面上形成重配置线路结构，其中所述重配置线路结构包括多个重配置线路层，且各所述重配置线路层分别与对应的芯片电性连接。
13.根据权利要求12所述的半导体封装体的制作方法，其特征在于，还包括：
在该些重配置线路层上形成多组焊球，其中各组焊球分别通过其中一重配置线路层与对应的芯片电性连接。
14.根据权利要求13所述的半导体封装体的制作方法，其特征在于，还包括：
令所述散热材料层与所述载体分离。
15.根据权利要求12所述的半导体封装体的制作方法，其特征在于，还包括：
沿着预定切割线切割所述散热材料层、所述绝缘材料层及所述重配置线路结构，以形成多个半导体封装体。
CN201510177522.3A 2015-04-15 2015-04-15 半导体封装体及其制作方法 Pending CN106158786A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510177522.3A CN106158786A (zh) 2015-04-15 2015-04-15 半导体封装体及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510177522.3A CN106158786A (zh) 2015-04-15 2015-04-15 半导体封装体及其制作方法

Publications (1)

Publication Number Publication Date
CN106158786A true CN106158786A (zh) 2016-11-23

Family

ID=57336929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510177522.3A Pending CN106158786A (zh) 2015-04-15 2015-04-15 半导体封装体及其制作方法

Country Status (1)

Country Link
CN (1) CN106158786A (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113366616A (zh) * 2018-11-29 2021-09-07 Qorvo美国公司 热增强型封装和其制作过程
US11923313B2 (en) 2019-01-23 2024-03-05 Qorvo Us, Inc. RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US11961813B2 (en) 2019-01-23 2024-04-16 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046535B2 (en) 2018-07-02 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12062571B2 (en) 2021-03-05 2024-08-13 Qorvo Us, Inc. Selective etching process for SiGe and doped epitaxial silicon
US12062701B2 (en) 2018-04-04 2024-08-13 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US12125825B2 (en) 2019-01-23 2024-10-22 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12129168B2 (en) 2019-12-23 2024-10-29 Qorvo Us, Inc. Microelectronics package with vertically stacked MEMS device and controller device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1567577A (zh) * 2003-06-10 2005-01-19 矽品精密工业股份有限公司 具有高散热效能的半导体封装件及其制法
CN1677650A (zh) * 2004-03-31 2005-10-05 矽品精密工业股份有限公司 具有增层结构的半导体封装件及其制法
US8564114B1 (en) * 2010-03-23 2013-10-22 Amkor Technology, Inc. Semiconductor package thermal tape window frame for heat sink attachment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1567577A (zh) * 2003-06-10 2005-01-19 矽品精密工业股份有限公司 具有高散热效能的半导体封装件及其制法
CN1677650A (zh) * 2004-03-31 2005-10-05 矽品精密工业股份有限公司 具有增层结构的半导体封装件及其制法
US8564114B1 (en) * 2010-03-23 2013-10-22 Amkor Technology, Inc. Semiconductor package thermal tape window frame for heat sink attachment

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12062700B2 (en) 2018-04-04 2024-08-13 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12062701B2 (en) 2018-04-04 2024-08-13 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US12125739B2 (en) 2018-04-20 2024-10-22 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US12046535B2 (en) 2018-07-02 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
CN113366616B (zh) * 2018-11-29 2024-03-26 Qorvo美国公司 热增强型封装和其制作过程
US11942389B2 (en) 2018-11-29 2024-03-26 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
CN113366616A (zh) * 2018-11-29 2021-09-07 Qorvo美国公司 热增强型封装和其制作过程
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11961813B2 (en) 2019-01-23 2024-04-16 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12062623B2 (en) 2019-01-23 2024-08-13 Qorvo Us, Inc. RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
US12112999B2 (en) 2019-01-23 2024-10-08 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12125825B2 (en) 2019-01-23 2024-10-22 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923313B2 (en) 2019-01-23 2024-03-05 Qorvo Us, Inc. RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US12129168B2 (en) 2019-12-23 2024-10-29 Qorvo Us, Inc. Microelectronics package with vertically stacked MEMS device and controller device
US12062571B2 (en) 2021-03-05 2024-08-13 Qorvo Us, Inc. Selective etching process for SiGe and doped epitaxial silicon

Similar Documents

Publication Publication Date Title
CN106158786A (zh) 半导体封装体及其制作方法
US20140367850A1 (en) Stacked package and method of fabricating the same
CN205609512U (zh) 半导体封装体
US8420951B2 (en) Package structure
JP2004119863A (ja) 回路装置およびその製造方法
JP2004071898A (ja) 回路装置およびその製造方法
US8390013B2 (en) Semiconductor package structure and fabricating method of semiconductor package structure
JP2009117450A (ja) モジュールおよびその製造方法
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
US20180218974A1 (en) Wiring board and electronic package
US20150090481A1 (en) Package carrier and manufacturing method thereof
US10741465B2 (en) Circuit module and method of manufacturing the same
US20200258832A1 (en) Electronic device
US9437529B2 (en) Chip package structure and manufacturing method thereof
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
KR101440339B1 (ko) 원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법
JP2004207278A (ja) 回路装置およびその製造方法
CN106876340A (zh) 半导体封装结构及其制作方法
CN107170715B (zh) 半导体封装结构及其制作方法
US8384216B2 (en) Package structure and manufacturing method thereof
JP2008108967A (ja) リードフレームおよびそれを用いた半導体パッケージの製造方法
KR101617023B1 (ko) 금속 포스트를 구비하는 인쇄회로기판 및 이의 제조 방법
KR102109042B1 (ko) 반도체 패키지
TWI579964B (zh) 堆疊封裝裝置及其製造方法
TWI553798B (zh) 半導體封裝體及其製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161123