CN105762160B - 背照式全局像素单元结构及其制备方法 - Google Patents

Abstract

本发明提供了一种背照式全局像素单元结构及其制备方法，通过采用挡光隔离沟槽和附加电容上极板对入射光进行反射，避免入射光进入电容结构的电荷信号存储区，并且附加电容结构形成于电容结构对应的硅衬底的背面，可以与电容结构并联，不会占用像素单元中过多的面积，不影响像素单元中光电二极管的感光面积，不会降低器件的灵敏度，还可以增加全局像素单元的存储电容值，降低全局像素单元的读出噪声和提高全局像素单元的整体性能。

Description

背照式全局像素单元结构及其制备方法

技术领域

本发明涉及半导体技术领域，具体涉及一种背照式全局像素单元结构及其制备方法。

背景技术

图像传感器是指将光信号转换为电信号的装置，通常大规模商用的图像传感器芯片包括电荷耦合器件(CCD)和互补金属氧化物半导体(CMOS)图像传感器芯片两大类。

CMOS图像传感器和传统的CCD传感器相比具有的低功耗，低成本和与CMOS工艺兼容等特点，因此得到越来越广泛的应用。现在CMOS图像传感器不仅用于消费电子领域，例如微型数码相机(DSC)，手机摄像头，摄像机和数码单反(DSLR)中，而且在汽车电子，监控，生物技术和医学等领域也得到了广泛的应用。

CMOS图像传感器的像素单元是图像传感器实现感光的核心器件。最常用像素单元为包含一个光电二极管和多个晶体管的有源像素结构，这些器件中光电二极管是感光单元，实现对光线的收集和光电转换，其它的MOS晶体管是控制单元，主要实现对光电二极管的选中，复位，信号放大和读出的控制。

CMOS图像传感器按照入射光进入光电二极管的路径不同，可以分为前照式和背照式两种图像传感器，前照式是指入射光从硅片正面进入光电二极管的图像传感器，而背照式是指入射光从硅片背面进入光电二极管的图像传感器。

在CMOS图像传感器中像素单元的灵敏度直接和像素单元中光电二极管的面积占整个像素单元面积的比例成正比，我们把这个比例定义为填充因子。通常的前照式图像传感器由于光电二极管之间存在用于信号控制的多个晶体管，因此占用了大量的面积，通常CMOS图像传感器中像素单元的填充因子在20％到50％之间，这就意味着50％到80％的面积上的入射光是被屏蔽掉的，不能参与光电转换的过程，因而造成了入射光的损失和像素单元灵敏度的降低。同时像素单元上面有后道金属互连和介质层覆盖，入射光需要穿过介质层才能到达光电二极管表面，从而造成了入射光的损耗和降低了灵敏度。

为了提高CMOS图像传感器中光电二极管的面积和减少介质层对入射光的损耗，采用背照式CMOS图像传感器工艺，即入射光从硅片的背面进入光电二极管，从而减小介质层对入射光的损耗，提高像素单元的灵敏度。

在数码相机中通常有两种快门控制方式:机械快门和电子快门。机械快门通过安装在CMOS图像传感器前面的机械件的开合来控制曝光时间；电子快门通过像素单元的时序控制来改变积分时间，从而达到控制曝光时间的目的。由于机械快门需要机械件，会占用数码相机的面积，因此不适用于便携式的数码相机，而且对于视频监控应用而言，由于通常是进行视频采集，因此一般采用电子快门控制曝光时间。电子快门又分为两种：卷帘式和全局曝光式。卷帘式电子快门每行之间的曝光时间是不一致的，在拍摄高速物体是容易造成拖影现象；全局曝光式电子快门的每一行在同一时间曝光，然后同时将电荷信号存储在像素单元的存储节点，最后将存储节点的信号逐行输出，由于所有行在同一时间进行曝光，所以不会造成拖影现象。

随着CMOS图像传感器在工业、车载、道路监控和高速相机中越来越广泛的应用,对于可以捕捉高速运动物体图像的图像传感器的需求进一步提高。为了监控高速物体,CMOS图像传感器需要使用全局曝光的像素单元，而全局曝光像素单元中的用于存储电荷信号的存储节点对于光源的寄生响应是一个非常重要的指标。在实际应用中，根据每个像素单元使用晶体管的数目，全局曝光像素单元有4T、5T、6T、8T和12T等，虽然各种像素单元中的晶体管数目不同，但它们对其中的存储电容的防漏光要求是相同的。以8T全局曝光像素单元为例，如图1所示，电荷存储节点就是其中的MOS电容C1和C2，存储节点的光源寄生响应是指存储节点电容对入射光的寄生响应，对于像素单元而言，入射到像素单元表面的光线如果入射到存储节点C1和C2上，C1和C2在入射光的照射下也可以像光电二极管一样产生光电响应，由于入射光在C1和C2上产生的电荷会影响原来存储在上面的由光电二极管产生的电压信号，造成了信号的失真。

为了减小存储节点的光源寄生响应，当采用前照式工艺时，C1和C2上面可以使用完全不透光的金属屏蔽层来防止入射光线的影响，且由于后道介质和金属互连层较厚，即使是斜入射光也不能进入MOS电容的电荷存储区，因此入射光不会造成电容上存储信号的失真。但在使用背照式工艺的全局像素单元上入射光则可能会进入MOS电容的电荷存储区，如图2所示为传统的背照式工艺的全局像素单元截面图，该像素单元结构包括：硅衬底1’，位于硅衬底1’正面的光电二极管2’、电容结构4’、金属互连层3’和位于金属互连层3’之间的隔离介质6’，以及位于硅衬底1’背面的表面金属隔离层5’；电容结构4’具有上极板43’、下极板41’和介质层42’；由于有一定入射角度的入射光仅在用于像素单元之间防止串扰的金属隔离上被反射，有部分光线还是会通过硅衬底入射到MOS电容的下极板，影响MOS电容上存储的电荷信号。因此需要一种在使用背照工艺的全局像素单元中防止斜入射光对MOS电容存储电荷产生影响的结构和方法。

同时存储电容C1和C2的电容值也直接影响全局像素单元的读出噪声，存储电容C1和C2的电容值越大则像素单元的读出噪声越小，其性能就越优异，常规的存储电容C1和C2使用MOS电容，其电容值的大小和其面积成正比，但如果增加存储电容面积则需要减小光电二极管的感光面积，就会降低像素单元的灵敏度，因此为了保证像素单元中光电二极管区域的感光面积，存储电容的面积受到限制。所以如果能够在不影响光电二极管感光面积的条件下增加存储电容的电容值，则全局像素单元可以在不牺牲灵敏度的情况下降低读出噪声，提高性能。

发明内容

为了克服以上问题，本发明旨在提供一种背照式全局像素单元结构及其制备方法，通过形成一个主MOS电容和一个附件电容，以增加存储电容的电容值和降低像素单元的读出噪声，同时可以避免入射光对MOS存储电容中电荷信号的影响，防止存储电容中信号的失真。

为了达到上述目的，本发明提供了一种背照式全局像素单元结构，包括硅衬底、位于所述硅衬底正面的金属互连层、光电二极管、以及电容结构；所述电容结构具有上极板、下极板和介于上极板和下极板之间的介质层；还包括：

位于所述硅衬底背面的且对应于所述电容结构上方的附加电容结构；

位于所述电容结构和所述附加电容结构周围的且穿透整个硅衬底的挡光隔离沟槽；其中，所述挡光隔离沟槽包围所述电容结构的下极板。

优选地，所述附加电容结构具体包括：位于所述硅衬底背面且在所述电容结构上方的附加电容下极板、在所述附加电容下极板上的附加电容介质层、在所述附加电容介质层上的附加电容上极板；其中，所述附加电容下极板采用离子注入方式形成，所述附加电容上极板为表面金属隔离层。

优选地，所述挡光隔离沟槽内填充有挡光金属层。

优选地，所述挡光金属层的材料为钨或铜。

优选地，所述附加电容介质层的材料为氧化硅、氮化硅或氮氧化硅。

为了达到上述目的，本发明还提供了一种所述的背照式全局像素单元结构的制备方法，其包括：

步骤01：在所述硅衬底的正面形成所述光电二极管、所述电容结构和所述金属互连层；

步骤02：将所述硅衬底的背面减薄；

步骤03：在减薄后的所述硅衬底的背面形成隔离沟槽；

步骤04：在所述硅衬底的背面以及所述隔离沟槽侧壁和底部形成附加电容介质层材料；

步骤05：在所述附加电容介质层材料上形成金属层，其中部分金属层填充满所述隔离沟槽，以形成所述挡光隔离沟槽；

步骤06：去除位于所述硅衬底的背面上方的金属层，且刻蚀停止于所述硅衬底的背面上的附加电容介质层材料表面；

步骤07：在对应于所述电容结构上方的所述硅衬底的背面部分进行离子注入，形成附加电容下极板；

步骤08：在完成所述步骤07的硅衬底的背面形成表面金属隔离层材料；

步骤09：刻蚀表面金属隔离层材料和附加电容介质层材料，形成所述附加电容上极板和所述附加电容介质层的图案。

优选地，所述步骤03中，采用干法刻蚀工艺来形成所述隔离沟槽。

优选地，所述步骤05中，采用气相沉积或电镀方式来形成所述金属层。

优选地，所述步骤07具体包括：首先，在完成步骤06的硅衬底上涂布光刻胶，经显影和曝光，在光刻胶中刻蚀出开口，开口对准待形成附加电容下极板的上方区域；然后，对待形成附加电容下极板的区域进行离子注入，以形成附加电容下极板；再去除光刻胶。

优选地，所述步骤06中，采用化学机械抛光工艺研磨去除所述硅衬底的背面上方的金属层。

本发明的背照式全局像素单元结构及其制备方法，通过干法刻蚀在电容下极板周围形成深槽隔离区、然后在深槽隔离内填入金属挡光层，最后通过和后续硅衬底表面的金属隔离一起构成包围电容下极板的复合挡光结构，由于深槽金属隔离和表面金属隔离都有不透光的特性，入射光线被复合结构全部反射，从而避免了硅表面和侧面入射光对MOS电容的电荷信号存储区的影响，可以防止存储信号的失真。同时通过在原有MOS电容位置对应的硅衬底位置通过离子注入形成附加电容下极板，通过淀积和刻蚀形成的附加电容介质层和表面金属隔离区域形成的附加电容上极板，共同形成了一个由表面金属、介质层和硅衬底构成的附加电容结构，通过附加电容和原有的MOS电容并联，可以增加全局像素单元中存储电容的电容值，降低读出噪声。

附图说明

图1为现有的8T全局曝光像素单元的电路结构示意图

图2为常规的背照式全局像素单元的截面结构示意图

图3为本发明的一个较佳实施例的背照式全局像素单元结构的截面结构示意图

图4为本发明的一个较佳实施例的背照式全局像素单元结构的制备方法的流程示意图

图5-14为本发明的一个较佳实施例的背照式全局像素单元结构的制备方法的各步骤示意图

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

本发明的背照式全局曝光像素单元结构能够防漏光和增加存储电容电容值，以防止入射光对电容中遁出的电荷信号的影响，避免输出信号的失真，还可以增加全局像素单元中电容的电容值以提高信噪比，最终能得到高质量的图像。本发明的背照式全局像素单元结构可应用于CMOS图像传感器，可用于4T、5T、6T、8T和12T等各种需要MOS存储电容的全局像素单元结构中。这里，电容结构采用CMOS工艺中的MOS存储电容，其包括MOS常规电容和MOS变容电容；MOS电容按照掺杂类型又可以分为N型和P型；

以下结合附图3-14和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。

请参阅图3，本实施例中，以MOS变容电容为例进行说明；本实施例的背照式全局像素单元结构，包括P型硅衬底1、位于P型硅衬底1正面的金属互连层3、位于金属互连层3之间的金属互连间介质层6、光电二极管2、电容结构4、以及位于P型硅衬底1背面的且对应于电容结构4上方的附加电容结构7；

电容结构4具有N型多晶硅上极板43、N型掺杂的下极板41和介于上极板43和下极板41之间的介质层42；介质层42的材料可以采用常规的绝缘材料，例如氧化硅、氮化硅或氮氧化硅等；P型硅衬底1上的金属互连层3之间具有金属互连间介质层6用于将金属互连层3之间进行隔离；

将P型硅衬底1的背面朝上时，附加电容结构7位于P型硅衬底1背面且对应于电容结构4上方；本实施例中，附加电容结构7具体包括：位于P型硅衬底1背面且在电容结构4上方的N型掺杂的附加电容下极板73、在附加电容下极板73上的附加电容介质层72、在附加电容介质层72上的附加电容上极板71；其中，附加电容介质层72的材料为氧化硅、氮化硅或氮氧化硅；附加电容介质层72的厚度可以为10～200埃；附加电容下极板73采用离子注入方式形成，可以采用As或P等掺杂离子进行离子注入；附加电容上极板71为表面金属隔离层；表面金属隔离层的采用可以为铝；这里，附加电容上极板71既可以起到附加电容上极板的作用，还可以起到表面金属隔离的作用，照射到附加电容上极板71的入射光被附加电容上极板71反射掉，避免了该部分的入射光进入硅衬底1中的电容结构4的电荷信号存储区，能够防止存储信号的失真。

挡光隔离沟槽8位于电容结构4和附加电容结构7的周围且穿透整个硅衬底1；如图3所示，挡光隔离沟槽8包围电容结构4的下极板41。挡光隔离沟槽8内填充有挡光金属层，挡光金属层的材料可以为常用的金属材料，例如钨或铜；较佳的，在挡光隔离沟槽8与挡光金属层之间还具有隔离层，用于阻挡挡光金属层中金属元素的扩散；隔离层的材料与附加电容介质层72的材料相同，可以是同一工艺步骤形成。这里，挡光隔离沟槽8位于电容结构4和附加电容结构7的周围，可以将进入硅衬底1中的入射光反射回去，避免该部分的入射光进入硅衬底1中的电容结构的电荷信号存储区，能够防止存储信号的失真，还可以防止像素单元结构中的光电二极管2之间的串扰。附加电容结构7的上极板71同时作为表面金属隔离层，在电容结构4相对应的硅衬底1的背面采用离子注入方式形成附加电容下极板73，不会增加电容占整个像素单元的面积，即不影响像素单元结构中光电二极管的感光面积，克服了传统的电容面积受到光电二极管设置的限制的问题，从而附加电容结构的设置不会降低像素单元的灵敏度；此外，附加电容结构和硅衬底正面的电容结构的并联，可以增加全局像素单元的存储电容值，降低全局像素单元的读出噪声和提高全局像素单元的性能。

本实施例中，挡光隔离沟槽8与附加电容结构7共同构成了一个复合挡光结构，由于挡光隔离沟槽8和附加电容结构7的附加电容上极板都71具有不透光性和光反射性，该复合挡光结构可以将入射光全部反射，避免了硅衬底表面和侧面入射光对电容结构的电荷信号存储区的影响，有效地防止了存储信号的失真。

,本实施例中，请参阅图4，上述背照式全局像素单元结构的制备方法，包括以下步骤：

步骤01：请参阅图5，在硅衬底1的正面形成光电二极管2、电容结构4和金属互连层3；

具体的，可以采用常规的CMOS工艺制造技术，在P型硅衬底1上制备常规的光电二极管2，用于电荷信号存储的MOS电容结构的上极板43、下极板41和上极板43与下极板41之间的介质层42，用于器件之间互连的金属互连层3，以及用于将金属互连层3之间进行隔离的金属互连间介质层6；P型硅衬底1的厚度可以为700～900μm；

步骤02：请参阅图6，将硅衬底1的背面减薄；

具体的，采用研磨工艺将硅衬底1的背面厚度进行减薄，例如，从700～900μm减薄至1～10μm左右；将减薄后的硅衬底1的背面朝；

步骤03：请参阅图7，在减薄后的硅衬底1的背面形成隔离沟槽8’；

这里，光电二极管2对应的硅衬底1的背面位置为感光面，即是挡光隔离沟槽之间以外的光电二极管2的上方。采用干法刻蚀工艺对硅衬底1进行刻蚀，以形成隔离沟槽8’；

步骤04：请参阅图8，在硅衬底1的背面以及隔离沟槽8’侧壁和底部形成附加电容介质层材料9；

具体的，可以但不限于采用化学气相沉积法来沉积附加电容介质层材料9，附加电容介质层9的厚度可以为10～200埃；

步骤05：请参阅图9，在附加电容介质层材料9上形成金属层10，其中部分金属层10填充满隔离沟槽8’，以形成挡光隔离沟槽8；

具体的，可以采用气相沉积或电镀工艺来形成钨或铜等金属层10，金属层10作为隔离沟槽8’的挡光层，金属层10填充满隔离沟槽8’，以形成挡光隔离沟槽8；

步骤06：请参阅图10，去除位于硅衬底1的背面上方的金属层10，且刻蚀停止于硅衬底1的背面上的附加电容介质层材料9表面；

具体的，可以采用化学机械抛光工艺来研磨去除硅衬底1的背面上方的金属层10，并且，通过终点检测技术例如通过扫描电子显微镜观察，使研磨过程在去除硅衬底1的背面上的金属层10以后停止在附加电容介质层材料9表面。

步骤07：请参阅图11-12，在对应于电容结构4上方的硅衬底1的背面部分进行离子注入，形成附加电容下极板73；

具体的，首先，在完成步骤06的硅衬底1上涂布光刻胶11，经显影和曝光，在光刻胶11中刻蚀出开口，开口对准待形成附加电容下极板73的上方区域；然后，对待形成附加电容下极板73的区域进行离子注入，以形成附加电容下极板73；再去除光刻胶11；可以看出，这里可以通过正常的CMOS工艺来形成与电容结构对应的附加电容下极板，因此本实施例的方法无论是理论上还是实际操作均是简单易行的。

步骤08：请参阅图13，在完成步骤07的硅衬底1的背面形成表面金属隔离层材料71’；

具体的，可以但不限于采用物理气相沉积工艺来沉积表面金属隔离层材料71’。

步骤09：请参阅图14，刻蚀表面金属隔离层材料71’和附加电容介质层材料9，形成附加电容上极板71和附加电容介质层72的图案。

具体的，经光刻和刻蚀工艺，刻蚀出附加电容上极板和附加电容介质层的图案；也即是将光电二极管的感光区域的表面金属隔离层和附加电容介质层去除，仅保留位于挡光隔离沟槽表面以及挡光隔离沟槽之间的表面金属隔离层部分和附加电容介质层部分。

综上所述，本发明通过采用挡光隔离沟槽和附加电容上极板对入射光进行反射，避免入射光进入电容结构的电荷信号存储区，并且附加电容结构形成于电容结构对应的硅衬底的背面，可以与电容结构并联，不会占用像素单元中过多的面积，不影响像素单元中光电二极管的感光面积，不会降低器件的灵敏度，还可以增加全局像素单元的存储电容值，降低全局像素单元的读出噪声和提高全局像素单元的整体性能。

虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (10)

1.一种背照式全局像素单元结构，包括硅衬底、位于所述硅衬底正面的金属互连层、光电二极管、以及电容结构；电容结构是MOS电容且MOS电容存在光源寄生效应；所述电容结构具有上极板、下极板和介于上极板和下极板之间的介质层；其特征在于，还包括：

位于所述硅衬底背面的且对应于所述电容结构上方的附加电容结构；附加电容结构是MOS电容且MOS电容存在光源寄生效应；所述电容结构和附加电容结构为所述背照式全局像素单元的电荷存储节点，且所述电容结构和附加电容结构并联；所述附加电容上电极为表面金属隔离层，且表面金属隔离层不透光；

位于所述电容结构和所述附加电容结构周围的且穿透整个硅衬底的挡光隔离沟槽；其中，所述挡光隔离沟槽包围所述电容结构的下极板。

2.根据权利要求1所述的背照式全局像素单元结构，其特征在于，所述附加电容结构具体包括：位于所述硅衬底背面且在所述电容结构上方的附加电容下极板、在所述附加电容下极板上的附加电容介质层、在所述附加电容介质层上的附加电容上极板；其中，所述附加电容下极板采用离子注入方式形成。

3.根据权利要求1所述的背照式全局像素单元结构，其特征在于，所述挡光隔离沟槽内填充有挡光金属层。

4.根据权利要求3所述的背照式全局像素单元结构，其特征在于，所述挡光金属层的材料为钨或铜。

5.根据权利要求2所述的背照式全局像素单元结构，其特征在于，所述附加电容介质层的材料为氧化硅、氮化硅或氮氧化硅。

6.一种权利要求1所述的背照式全局像素单元结构的制备方法，其特征在于，包括：

步骤01：在所述硅衬底的正面形成所述光电二极管、所述电容结构和所述金属互连层；其中电容结构是MOS电容且MOS电容存在光源寄生效应；

步骤02：将所述硅衬底的背面减薄；

步骤03：在减薄后的所述硅衬底的背面形成隔离沟槽；

步骤04：在所述硅衬底的背面以及所述隔离沟槽侧壁和底部形成附加电容介质层材料；

步骤05：在所述附加电容介质层材料上形成金属层，其中部分金属层填充满所述隔离沟槽，以形成所述挡光隔离沟槽；

步骤06：去除位于所述硅衬底的背面上方的金属层，且刻蚀停止于所述硅衬底的背面上的附加电容介质层材料表面；

步骤07：在对应于所述电容结构上方的所述硅衬底的背面部分进行离子注入，形成附加电容下极板；

步骤08：在完成所述步骤07的硅衬底的背面形成表面金属隔离层材料；

步骤09：刻蚀表面金属隔离层材料和附加电容介质层材料，形成所述附加电容上极板和所述附加电容介质层的图案；其中，所述电容结构和附加电容结构为所述背照式全局像素单元的电荷存储节点，且所述电容结构和附加电容结构并联。

7.根据权利要求6所述的方法，其特征在于，所述步骤03中，采用干法刻蚀工艺来形成所述隔离沟槽。

8.根据权利要求6所述的方法，其特征在于，所述步骤05中，采用气相沉积或电镀方式来形成所述金属层。

9.根据权利要求6所述的方法，其特征在于，所述步骤07具体包括：首先，在完成步骤06的硅衬底上涂布光刻胶，经显影和曝光，在光刻胶中刻蚀出开口，开口对准待形成附加电容下极板的上方区域；然后，对待形成附加电容下极板的区域进行离子注入，以形成附加电容下极板；再去除光刻胶。

10.根据权利要求6所述的方法，其特征在于，所述步骤06中，采用化学机械抛光工艺研磨去除所述硅衬底的背面上方的金属层。

Images