[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN105493238A - 形成埋入式垂直电容器的方法和由此形成的结构 - Google Patents

形成埋入式垂直电容器的方法和由此形成的结构 Download PDF

Info

Publication number
CN105493238A
CN105493238A CN201380079118.1A CN201380079118A CN105493238A CN 105493238 A CN105493238 A CN 105493238A CN 201380079118 A CN201380079118 A CN 201380079118A CN 105493238 A CN105493238 A CN 105493238A
Authority
CN
China
Prior art keywords
capacitor
substrate
electric conducting
conducting material
device layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380079118.1A
Other languages
English (en)
Inventor
R·加斯卡兰
K·俊
P·莫罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105493238A publication Critical patent/CN105493238A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/373—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

描述了在器件层下方形成无源元件的方法。那些方法和结构可以包括在基板中形成至少一个无源结构，例如电容器和电阻器结构，其中所述无源结构垂直设置于所述基板之内。在所述无源结构的顶表面上形成绝缘体层，在所述绝缘体层上形成器件层，并且形成接触部以将设置在所述器件层中的器件耦合到所述至少一个无源结构。

Description

形成埋入式垂直电容器的方法和由此形成的结构
背景技术
随着微电子技术向更高性能发展，在器件内集成诸如电容器等高性能无源元件变得越来越重要。已经在后端器件层处理方案中实现了绝缘体上金属(MIM)电容器。然而，由于诸如管芯尺寸缩小和RC延迟限制等因素的原因，这种后端实施方式可能受到限制。
附图说明
尽管说明书以具体指出并清晰地要求保护某些实施例结束，但在结合附图阅读时，从发明的以下描述中可以更容易确定这些实施例的优点，在附图中：
图1a-1q表示根据各个实施例的结构的截面图。
图2a-2k表示根据实施例的结构的截面图。
图3表示根据实施例的结构的截面图。
图4表示根据实施例的系统的示意图。
图5表示根据现有技术的结构的截面图。
具体实施方式
在以下具体实施方式中，参考了附图，附图通过例示的方式示出了可以实践方法和结构的具体实施例。用足够的细节描述了这些实施例以使本领域的技术人员能够实践这些实施例。应当理解，各个实施例尽管不同，但未必是相互排斥的。例如，结合一个实施例，可以在其它实施例中实施本文中所述的特定特征、结构或特性而不脱离实施例的精神和范围。另外，要理解的是，可以修改每个所公开的实施例内的个体要素的位置或布置而不脱离实施例的精神和范围。因此，不应以限制性意义理解以下具体实施方式，并且经适当解释，实施例的范围仅由所附权利要求以及为权利要求授权的等价物的完整范围来限定。在附图中，遍及若干视图，类似的附图标记可以指代相同或相似的功能。
描述了形成并利用微电子结构(例如形成在器件层下方的无源元件)的方法和相关联的结构。那些方法/结构可以包括：在基板中形成至少一个电容器结构，其中，电容器结构垂直设置在所述基板之内，以在电容器结构的顶表面上形成绝缘体层，从而在绝缘体层上形成器件层；以及形成接触部以将设置在器件层中的器件耦合到至少一个电容器结构。本文中的实施例使电容器阵列能够形成在器件层下方的基板中。可以通过使用接触部将这些电容器阵列连接到器件层，所述接触部通过位于器件层与下方基板之间的薄绝缘体进行桥接。本文中的电容器实施例为器件应用增大了可用电容，并且减少了RC延迟。
图1a-1q示出了形成微电子结构(例如，埋在器件之下的垂直电容器阵列)的实施例的截面图，这种垂直电容器的阵列埋在绝缘体上硅(SOI)基板之下。在实施例中，基板100可以包括用于形成电容器的垂直阵列的任何适合的材料(图1a)。在实施例中，基板100可以包括以下材料中的至少一种：硅材料、非硅材料、单晶硅材料、多晶硅材料、压电材料、III-V族材料和/或其它机电基板材料。在实施例中，基板可以包括薄的III-V、III-N和/或锗层。在实施例中，基板100不包括诸如晶体管元件等非无源元件。在实施例中，基板200包括硅晶片的一部分。
开口102可以形成在基板100中。开口102可以包括深孔/沟槽102，并且可以包括垂直沟槽102的阵列。在实施例中，至少一个开口102可以包括至少大约5微米的深度103，并且在一些情况下，可以包括介于大约5微米到大约40微米之间的深度103。可以使用适于特定应用的光刻和蚀刻工艺来形成开口102。
牺牲材料104可以形成在至少一个开口102中(图1b)。在一些实施例中，牺牲材料104可以包括光致抗蚀剂材料，但是可以使用可以稍后从开口中去除的任何适合的材料。在实施例中，可以对牺牲材料104进行图案化和蚀刻以形成连接开口106、108(图1c-1d)。然后，可以利用诸如干法和/或湿法蚀刻工艺110等去除工艺110来去除牺牲材料104，其中，可以形成合并的电容器开口111(图1e)。在其它实施例中，仅可以形成非合并的单个电容器开口113。
合并的电容器开口111可以用于提供本文接下来描述的两个相邻的垂直电容器的合并。可以形成合并的电容器开口111，以使得可以将两个或更多的相邻的单个电容器开口113合并在一起，从而共享接下来在两个或更多的相邻的垂直电容器结构之间形成的导电材料。
在实施例中，例如，可以通过使用诸如氧化工艺等形成工艺在垂直电容器开口111、113中形成诸如硼硅酸盐玻璃(BSG)材料112等电介质材料112(图1f)。电介质材料112可以用于用掺杂剂(例如在BSG材料的情况下是硼材料)对基板100进行掺杂。根据特定应用，其它掺杂剂材料是可行的。可以通过使用退火工艺114在基板100内分布掺杂剂。退火工艺114的时间和温度可以根据特定应用而变化，但对于BSG材料，在一些情况下，工艺可以包括介于大约900与大约1000摄氏度之间，并可以包括大约30分钟的厚度。遍布基板100的掺杂剂分布可以根据特定设计而变化。
可以去除电介质材料112并且可以保留掺杂基板101，掺杂基板101可以包括导电基板101(图1g)。掺杂的导电基板101可以包括来自电介质材料112的掺杂剂，对于BSG而言，电介质材料112可以包括硼，但是根据特定应用可以包括其它掺杂剂。电容器电介质材料116可以形成在垂直电容器开口111、113中/可以填塞垂直电容器开口111、113(图1h)。在实施例中，电容器电介质116可以包括氧化物材料，但在一些情况下，可以包括其它电介质。
可以在设置在垂直电容器开口111、113中的电容器电介质材料116上形成可以包括电极材料118的导电材料118(图1i)。可以包括诸如钨等任何适合的导电材料的导电材料118可以形成在垂直电容器开口111、113内并可以包括电极材料118。可以使导电材料118平坦化(图1j)。导电材料118可以包括垂直电容器119、121的一部分(其中，如在合并的电容器121的情况下，单个垂直电容器119不与相邻的垂直电容器合并)。垂直电容器119、121还包括电容器电介质116，电容器电介质116将电容器材料(电极)118与导电基板101分开，其中，导电基板101充当垂直电容器119、121的导电电容器电极。
绝缘体材料120可以形成在平坦化的导电层118的顶部部分上和导电基板101的顶部部分上(图1k)。绝缘体材料120可以包括电介质材料，例如但不限于氧化物材料。在实施例中，绝缘体材料120可以包括介于大约50nm到大约100nm之间的厚度。在实施例中，器件层122可以形成在绝缘体材料120上(图1l)。在实施例中，可以通过使用层转移工艺(例如，通过利用Smart-CutTM、ELTRAN和受控剥落(controlledspalling)中的一种)在绝缘体材料120上形成/放置器件层122。也可以采用薄膜处理来形成器件层122。
在实施例中，器件层122可以包括电路元件(例如，包括三栅极和纳米线晶体管结构的晶体管结构)，和任何其它适合的电路元件。例如，电路元件可以包括用于处理器管芯中的逻辑电路。金属化层和绝缘材料可以包括在器件层126以及导电接触部/凸块中，导电接触部/凸块可以将金属层/互连线耦合到外部器件。在实施例中，图1m描绘了包括设置在器件层122中的至少一个晶体管器件124的器件层122。至少一个晶体管器件124可以包括源极/漏极126、栅极电介质130和栅极128，并且在一些实施例中，至少一个晶体管器件124可以包括平面晶体管器件、纳米线晶体管器件和三栅极晶体管器件的其中之一。根据特定应用，设置在器件层122中的晶体管器件124的类型可以包括任何适合类型的晶体管器件124。
在实施例中，至少一个接触部134可以形成为与晶体管器件124相邻(图1n)。例如，接触部134可以包括例如钨的导电材料。在实施例中，可以通过器件层122和绝缘体层120形成接触部134以接触单个垂直电容器结构119和合并的垂直电容器结构121的导电材料118中的至少一个。
在实施例中，晶体管器件124的源极漏极部分126的其中之一可以与接触部134的一端物理接触/导电耦合，并且接触部134的另一端可以与(单个或合并的)垂直电容器接触。在实施例中，合并的垂直电容器结构121可以增加设置在基板101内的垂直电容器阵列的电容量。在实施例中，基板101可以包括基本垂直的、非合并的电容器119的阵列(图1o)。如在本文中的实施例中，现有技术的金属绝缘体金属(MIM)电容器520(图5，现有技术)通常位于器件层522的上方后端区域530中，并且不位于基板500中的器件层522下方。现有技术中的电容器520与器件524之间的布线距离533易于导致大的RC延迟。同样，器件层的后端区域中的拥堵以及管芯尺寸的缩小易于限制现有技术器件的电容可用性，而本文中的实施例大大增加了电容器供应并减小了RC延迟。
在另一个实施例中，导电基板101可以包括接地电极，其中，接触部134的一端可以与导电基板101直接耦合，并且其中，接触部的另一端可以与器件层的器件(例如晶体管)耦合(重新参照图1p)。在另一个实施例中，垂直电容器119的阵列可以包括电容器电介质116与电容器导电材料118交替的多个层(图1q)。图1q的多层实施例中的层数以及合并在一起的垂直电容器的数量(例如，如图1m中所示)可以根据特定应用而变化。
图2a-2k描绘了在设置在器件层下方的基板中形成电阻器结构的实施例的截面图，其中，电阻器被理解为位于微电子结构的第一区域中，并且器件层位于微电子结构的第二区域中，其中，第一区域与第二区域相对。在实施例中，基板200可以包括用于形成无源结构(例如电容器和电阻器)的体材料。基板200通常不包括非无源元件，并且位于器件层下方。在实施例中，基板200可以包括以下材料中的至少一种：硅、非硅材料、单晶硅材料、多晶硅材料、压电材料、III-V材料和/或其它机电基板材料。
开口202可以形成在基板200中。开口202可以包括深孔/沟槽202，并且可以包括垂直沟槽202的阵列。在实施例中，至少一个开口202可以包括至少大约5微米的深度203，并且在一些情况下，可以包括介于大约5微米到大约40微米之间的深度203。可以使用适于特定应用的光刻和蚀刻工艺来形成开口202。
在实施例中，例如，可以通过使用诸如氧化工艺等形成工艺在垂直电容器开口102中形成诸如硼硅酸盐玻璃(BSG)材料204等电介质材料204(图2b)。电介质材料204可以用于用掺杂剂(例如在BSG材料的情况下是硼材料)对基板200进行掺杂。根据特定应用，其它掺杂剂材料是可行的。可以通过使用退火工艺205在基板200内分布掺杂剂(图2c)。退火工艺205的时间和温度可以根据特定应用而变化，但对于BSG材料，在一些情况下，工艺可以包括介于大约x的温度于大约y的时间之间。可以形成掺杂区域207，其中，掺杂剂的量大于掺杂区域207外部(例如，在相对未掺杂的基板200中)。掺杂剂的量和掺杂剂分布曲线可以根据特定应用而变化。
可以去除电介质材料204(图2d)。掺杂的导电基板201可以包括来自电介质材料204的掺杂剂，在BSG的情况下，电介质材料204可以包括硼，但是根据特定应用电介质材料204可以包括其它掺杂剂。
牺牲材料206可以形成在至少一个开口202中(图2e)。在一些实施例中，牺牲材料206可以包括光致抗蚀剂材料，但可以使用可以稍后从开口中去除的任何适合的材料。在实施例中，可以对牺牲材料206进行图案化和蚀刻以形成垂直合并的电容器开口208和/或单个垂直电容器开口和电阻器开口209(图2f)。在一些实施例中，可以形成单个非合并的电容器开口以替代合并的电容器开口208，或除合并的电容器开口208之外还形成单个非合并的电容器开口。
然后可以利用诸如干法和/或湿法蚀刻工艺210等去除工艺210来去除牺牲材料204，从而留下合并的电容器开口208和电阻器开口209(图2g)。在另一个实施例中，除电阻器开口209之外，可以形成基本非合并的单个电容器开口(例如，类似于图1o中的垂直电容器)。合并的单个开口和电阻器开口的数量可以根据特定应用而变化。
电容器电介质材料211可以形成在电容器开口208和电阻器开口209中/可以填塞电容器开口208和电阻器开口209(图2h)。可以在设置在电容器开口208和电阻器开口209中的电容器电介质材料211上形成可以包括电极材料210的导电材料210(图2i)。可以包括诸如钨等任何适合的导电材料的导电材料210可以包括用于垂直电容器的电极材料和用于电阻器的电阻器材料。在一些实施例中，对于垂直电容器和电阻器，导电材料210可以相同，并且在其它实施例中，导电材料210可以与电阻器材料不同，其中，可以在电阻器开口209中形成单独的电阻器材料。在实施例中，当电容器电极材料210与电阻器材料不同时，根据特定应用，可能需要附加的图案化、沉积和蚀刻步骤。
可以使导电材料210平坦化(图2j)。导电材料210可以包括垂直电容器221的一部分，并且还可以包括垂直电阻器213的一部分(其中，描绘了合并的垂直电容器)。垂直电容器221还可以包括电容器电介质207，电容器电介质207将导电材料(电极)210与导电基板201分开，其中，导电基板201充当用于垂直电容器221的导电基板电极。
在实施例中，垂直电阻器213可以包括比现有技术的电阻器更高的精确度。在图2k中，当形成单个垂直电容器时，可以在电容器221的顶部部分上和电阻器213的顶部部分上、以及基板201的顶部部分上形成绝缘体层220。器件层222可以形成在绝缘体层220上，其中，接触部234可以形成为与器件224(例如晶体管224器件)相邻。接触部234可以通过绝缘体层220将器件224耦合以接触垂直电容器221的顶部部分的导电材料和电阻器213的顶部部分的电阻器材料。
在实施例中，本文中的实施例的垂直电容器和晶体管(例如图1o的垂直电容器和图2k的垂直电阻器)还可以包括封装结构的一部分，例如有机内核封装、3D器件、以及无核无凸块构建层(BBUL)封装结构。
在实施例中，实施例的器件层可以与能够在微电子器件之间提供电连通的任何适合类型的封装结构耦合，所述微电子器件例如是管芯以及可以与封装结构耦合的下一级部件(例如，电路板)。在另一个实施例中，器件层可以与封装结构耦合，封装结构可以包括能够在管芯和与器件层耦合的上方集成电路(IC)封装之间提供电连通的任何适合类型的封装结构。
例如，在本文的各附图中所描述的器件层可以包括硅逻辑管芯或存储器管芯，或任何类型的适合的微电子器件/管芯。在一些实施例中，器件层还可以包括多个管芯，根据特定实施例，所述多个管芯可以相互堆叠。在一些情况下，器件层的(多个)管芯可以位于/附接/嵌入在封装结构的前侧、后侧上或前侧和后侧的某种组合上/中。在实施例中，(多个)管芯可以部分地或完全嵌入在实施例的封装结构中。
本文所包括的埋入式无源元件结构的各个实施例使得能够使用器件区域下方的基板中的垂直电容器阵列并且允许为本文中的实施例减小RC延迟。整个管芯的位于器件层下方的大部分可以用于无源元件，例如本文中的电容器和电阻器。由于在实施例中晶体管与无源元件之间的物理距离较短，所以根据本文中的实施例的结构能够实现高性能的应用。在晶体管接触部与电容器/晶体管之间通过绝缘体层形成了直通的接触部，从而使得在一些情况下，可以将整个基板层用于电容器和其它无源元件。由于开口非常深而不会干扰器件层处理，所以本文中的实施例可以供应相当大量的电容。另外，由于直通的接触部仅有绝缘体的深度，所以最小的RC延迟实现了高性能应用，例如移动应用和射频集成电路(RFIC)应用。实施例的等效串联电阻(ESR)比现有技术的后端MIM(见图5)的电阻要低得多。
现在转向图3，示出了计算系统300的实施例。系统300包括设置在主板310或其它电路板上的若干部件。主板310包括第一侧312和相对的第二侧314，并且可以将各种部件设置在第一和第二侧312、314的任意一侧或两侧上。在所示的实施例中，计算系统300包括设置在主板的第一侧312上的封装结构340，其中，封装结构340可以包括无源元件中的任何元件，例如本文所述实施例的垂直电容器和垂直电阻器结构。
系统300可以包括任何类型的计算系统，例如，手持式或者移动计算设备(例如，手机、智能电话、移动互连网设备、音乐播放器、平板计算机、膝上型计算机、上网本等)。然而，公开的实施例不限于手持式和其它移动计算设备，并且这些实施例可以应用于其它类型的计算系统，例如台式计算机和服务器。
主板310可以包括任何适合类型的电路板或者能够在设置在板上的各种部件中的一个或多个部件之间提供电连通的其它基板。例如，在一个实施例中，主板310包括印刷电路板(PCB)，所述印刷电路板包括通过电介质材料层彼此分开并通过导电过孔而互连的多个金属层。金属层中的任何一个或多个层可以形成所需的电路图案，以在与板310耦合的部件之间为(或许结合其它金属层)电信号布线。然而，应当理解，所公开的实施例不限于上述PCB，并且此外，该主板310可以包括任何其它适合的基板。
除封装结构340之外，还可以在主板310的侧面312、314中的任意一侧或两侧上设置一个或多个附加的部件。例如，如图所示，部件301a可以设置在主板310的第一侧312上，并且部件301b可以设置在主板的相对侧314上。可以设置在主板310上的附加部件包括其它IC器件(例如，处理器件、存储器件、信号处理器件、无线通信器件、图形控制器和/或驱动器、音频处理器和/或控制器等)、功率输送部件(例如，电压调节器和/或其它功率管理设备、诸如电池等电源、和/或诸如电容器等无源器件)、以及一个或多个用户接口设备(例如，音频输入设备、音频输出设备、小键盘或诸如触摸屏显示器等其它入口设备和/或图形显示器等)、以及这些和/或其它设备的任何组合。
在一个实施例中，计算系统300包括辐射防护屏。在其它实施例中，计算系统300包括冷却溶液。在又一个实施例中，计算系统300包括天线。在又一个其它实施例中，组件300可以设置在外壳或壳体内。在主板310设置在外壳内时，计算机系统300的一些部件(例如，诸如显示器或小键盘等用户接口设备、和/或诸如电池等电源)可以与主板310(和/或设置在该主板上的部件)电耦合，但还可以与外壳机械耦合。
图4是根据实施例的计算机系统的示意图。如图所描绘的计算机系统400(也被称为电子系统400)能够体现/包括封装结构，所述封装结构包括如本公开内容中所阐述的若干公开的实施例及其等价物中的任一个。计算机系统400可以是诸如上网本计算机等移动设备。计算机系统400可以是诸如无线智能电话等移动设备。计算机系统400可以是台式计算机。计算机系统400可以是手持式阅读器。计算机系统400可以与汽车是一体的。计算机系统400可以与电视是一体的。
在实施例中，电子系统400是包括用于将电子系统400的各个部件电耦合的系统总线420的计算机系统。系统总线420是根据各个实施例的单个总线或总线的任何组合。电子系统400包括向集成电路410供电的电压源430。在一些实施例中，电压源430通过系统总线420向集成电路410供应电流。
集成电路410电气地、通信地耦合到系统总线420，并且包括根据实施例的任何电路或电路的组合，其包括本文中所包括的各个实施例的封装/器件结构。在实施例中，集成电路410包括处理器412，处理器412能够包括任何类型的封装结构，所述封装结构包括根据本文中的实施例的垂直无源结构。如本文中所使用的，处理器412可以表示任何类型的电路，例如但不限于：微处理器、微控制器、图形处理器、数字信号处理器、或另一种处理器。在实施例中，处理器412包括本文中所公开的封装结构的实施例中的任何一个。在实施例中，在处理器的存储器缓存中发现有SRAM实施例。
能够包括在集成电路410中的其它类型的电路是定制电路或专用集成电路(ASIC)，例如用于无线设备(例如：蜂窝式电话、智能电话、寻呼机、便携式计算机、双向无线电设备、以及类似的电子系统)中的通信电路414。在实施例中，处理器412包括管芯上存储器416，例如静态随机存取存储器(SRAM)。在实施例中，处理器412包括嵌入式管芯上存储器416，例如嵌入式动态随机存取存储器(eDRAM)。
在实施例中，集成电路410与后续的集成电路411互补。在实施例中，双集成电路411包括诸如eDRAM等嵌入式管芯上存储器417。双集成电路411包括RFIC双处理器413和双通信电路415以及诸如SRAM等双管芯上存储器417。双通信电路415可以被配置成用于RF处理。
至少一个无源器件480耦合到后续集成电路411。在实施例中，电子系统400还包括外部存储器440，外部存储器440继而可以包括适于特定应用的一种或多种存储元件，例如：采用RAM形式的主存储器442、一个或多个硬盘驱动器444、和/或处理可移除介质446(软盘、光盘(CD)、数字多功能盘(DVD)、闪速存储器驱动器、和现有技术中已知的其它可移除介质)的一个或多个驱动器。外部存储器440也可以是嵌入式存储器448。在实施例中，电子系统400还包括显示设备450和音频输出460。在实施例中，电子系统400包括诸如控制器470等输入设备，控制器470可以是键盘、鼠标、触摸板、小键盘、跟踪球、游戏控制器、麦克风、语音识别设备、或将信息输入到电子系统400中的任何其它输入设备。在实施例中，输入设备470包括照相机。在实施例中，输入设备470包括数字录音机。在实施例中，输入设备470包括照相机和数字录音机。
尽管以上描述已经指定了可以用于实施例的方法中的某些步骤和材料，但本领域的技术人员将认识到，可以做出很多修改和替换。因此，其旨在使所有的这种修改、变化、替换和添加被认为是落在由所附权利要求所限定的实施例的精神和范围内。另外，本文中所提供的附图仅示出了属于实施例的实践的示例性微电子器件和相关联的封装结构的部分。因此，实施例不限于本文中所描述的结构。

Claims (30)

1.一种形成结构的方法，包括：
在基板中形成至少一个开口，其中，所述基板不包括晶体管；
在所述开口中形成导电材料；
在所述导电材料上形成绝缘体材料；
在所述绝缘体材料上形成器件层；以及
通过所述绝缘体材料形成接触部以将所述导电材料连接到设置在所述器件层中的器件。
2.根据权利要求1所述的方法，还包括：其中，所述开口包括至少大约5微米的深度。
3.根据权利要求1所述的方法，还包括：其中，所述导电材料包括金属材料。
4.根据权利要求1所述的方法，还包括：其中，所述基板包括体硅区域，并且所述基板设置在所述器件层下方。
5.根据权利要求1所述的方法，还包括：其中，形成电介质材料以填塞所述导电材料，其中，所述电介质材料设置在所述基板与所述导电材料之间。
6.根据权利要求1所述的方法，还包括在所述器件层中形成至少一个晶体管。
7.根据权利要求1所述的方法，还包括：其中，使用层转移工艺和薄膜工艺的其中之一来形成所述器件层。
8.根据权利要求1所述的方法，还包括：在与所述导电材料邻近的所述基板中形成电阻器材料。
9.根据权利要求1所述的方法，还包括：其中，所述导电材料包括垂直电容器结构的一部分。
10.根据权利要求9所述的方法，还包括：其中，所述垂直电容器结构还包括所述导电材料和所述电介质材料的交替层。
11.根据权利要求1所述的方法，还包括：其中，用掺杂的电介质填充所述开口，其中，对所述掺杂的电介质进行退火并且所述掺杂的电介质对所述基板进行掺杂。
12.一种形成结构的方法，包括：
在基板中形成至少一个电容器结构，其中，所述电容器结构垂直设置在所述基板内；
在所述电容器结构的顶表面上形成绝缘体层；
在所述绝缘体层上形成器件层；以及
形成接触部以将设置在所述器件层中的器件耦合到所述至少一个电容器结构。
13.根据权利要求12所述的方法，还包括：在所述基板中形成所述电容器结构的阵列。
14.根据权利要求12所述的方法，还包括：其中，至少两个相邻电容器结构的所述导电材料是物理接合的。
15.根据权利要求12所述的方法，还包括：其中，所述接触部形成为与设置在所述器件层中的晶体管器件相邻并且通过所述绝缘体层而接触至少一个电容器。
16.根据权利要求12所述的方法，还包括：其中，所述接触部形成为与设置在所述器件层中的晶体管器件相邻并且接触所述基板的与至少一个电容器相邻的区域。
17.根据权利要求16所述的方法，还包括：其中，所述接触部包括用于公共接地平面的对电极。
18.根据权利要求12所述的方法，还包括：其中，所述器件层包括逻辑管芯的一部分。
19.根据权利要求12所述的方法，还包括：其中，所述基板包括SOI器件的一部分，并且其中，所述基板不包括晶体管。
20.一种结构，包括：
设置在基板中的至少一个电容器结构，其中，所述电容器结构垂直设置在所述基板内；
设置在所述电容器结构的顶表面上的绝缘体层；
设置在所述绝缘体层上的器件层；以及
通过绝缘体材料而耦合设置的接触部，其中，所述接触部将所述器件层中的器件与所述至少一个电容器耦合。
21.根据权利要求20所述的结构，还包括：其中，所述接触部与设置在所述器件层中的晶体管相邻，并且直接接触所述电容器结构的导电材料的顶部部分。
22.根据权利要求20所述的结构，还包括：其中，所述至少一个电容器结构包括大于大约5微米的深度。
23.根据权利要求20所述的结构，还包括：其中，所述至少一个电容器结构包括垂直设置在所述基板中的导电材料，其中，所述至少一个电容器包括填塞所述导电材料的一部分的电介质材料。
24.根据权利要求23所述的结构，还包括：其中，至少两个相邻的电容器结构的所述导电材料物理接合。
25.根据权利要求20所述的结构，还包括：其中，所述器件层包括至少一个晶体管器件。
26.根据权利要求20所述的结构，还包括：设置在所述基板中并与所述至少一个电容器结构相邻的电阻器结构。
27.根据权利要求20所述的结构，还包括：其中，所述接触部的一端与所述晶体管相邻设置，并且所述接触的另一端与所述基板的一部分上的至少一个电容器相邻设置。
27.根据权利要求20所述的结构，还包括：其中，所述基板不包括非无源电路元件。
28.根据权利要求20所述的结构，还包括：其中，所述基板包括绝缘体上硅基板的一部分。
29.根据权利要求20所述的结构，还包括系统，所述系统包括：
通信耦合到所述结构的总线；以及
通信耦合到所述总线的eDRAM。
CN201380079118.1A 2013-09-25 2013-09-25 形成埋入式垂直电容器的方法和由此形成的结构 Pending CN105493238A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/061538 WO2015047233A1 (en) 2013-09-25 2013-09-25 Methods of forming buried vertical capacitors and structures formed thereby

Publications (1)

Publication Number Publication Date
CN105493238A true CN105493238A (zh) 2016-04-13

Family

ID=52744142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380079118.1A Pending CN105493238A (zh) 2013-09-25 2013-09-25 形成埋入式垂直电容器的方法和由此形成的结构

Country Status (6)

Country Link
US (2) US9646972B2 (zh)
EP (1) EP3050078A4 (zh)
KR (1) KR102142937B1 (zh)
CN (1) CN105493238A (zh)
TW (1) TWI556286B (zh)
WO (1) WO2015047233A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103188A (zh) * 2017-06-20 2018-12-28 台湾积体电路制造股份有限公司 用以形成半导体装置的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455189B1 (en) 2015-06-14 2016-09-27 Darryl G. Walker Package including a plurality of stacked semiconductor devices including a capacitance enhanced through via and method of manufacture
WO2018203887A1 (en) * 2017-05-03 2018-11-08 Intel Corporation Vertical capacitors
CN107154406B (zh) * 2017-05-12 2021-01-26 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
US10867752B2 (en) 2017-09-28 2020-12-15 Samsung Electro-Mechanics Co., Ltd. Capacitor and method of manufacturing the same
IT201800000947A1 (it) 2018-01-15 2019-07-15 St Microelectronics Srl Piastrina a semiconduttore con condensatore sepolto, e metodo di fabbricazione della piastrina a semiconduttore
US10937789B2 (en) 2018-06-07 2021-03-02 International Business Machines Corporation Nanosheet eDRAM
US10546917B1 (en) 2018-08-30 2020-01-28 Taiwan Semiconductor Manufacturing Company, Ltd. Trench capacitor layout structure and method of forming same background
FR3086454B1 (fr) * 2018-09-21 2021-01-15 St Microelectronics Tours Sas Condensateur
US10629474B1 (en) * 2019-01-16 2020-04-21 Semiconductor Components Industries, Llc Integrated isolation capacitance structure
JP7033321B2 (ja) * 2019-03-15 2022-03-10 大林株式会社 塀構造、塀材及び塀の構築方法
JP2022143282A (ja) * 2021-03-17 2022-10-03 キオクシア株式会社 半導体装置及びその製造方法
US20230299001A1 (en) * 2022-03-21 2023-09-21 Apple Inc. Dual Contact and Power Rail for High Performance Standard Cells

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030116798A1 (en) * 2001-12-24 2003-06-26 Park Cheol Soo Semiconductor device having trench capacitor and method for fabricating the same
US20050079680A1 (en) * 2003-10-14 2005-04-14 Promos Technologies Inc. Method of forming deep trench capacitors
US20060275982A1 (en) * 2004-01-16 2006-12-07 Yuzo Fukuzaki Semiconductor memory device, semiconductor device, and method for production thereof
CN101379619A (zh) * 2006-01-09 2009-03-04 国际商业机器公司 包括沟槽电容器和沟槽电阻器的半导体结构
US20100283093A1 (en) * 2009-05-07 2010-11-11 International Business Machines Corporation Structure and Method to Form EDRAM on SOI Substrate

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890144A (en) * 1987-09-14 1989-12-26 Motorola, Inc. Integrated circuit trench cell
US4905065A (en) 1987-05-12 1990-02-27 Advanced Micro Devices, Inc. High density dram trench capacitor isolation employing double epitaxial layers
JPH03171663A (ja) * 1989-11-29 1991-07-25 Toshiba Corp 半導体記憶装置およびその製造方法
JPH0775248B2 (ja) * 1990-06-07 1995-08-09 株式会社東芝 ダイナミック型半導体メモリ
US6010939A (en) 1998-03-31 2000-01-04 Vlsi Technology, Inc. Methods for making shallow trench capacitive structures
US6251740B1 (en) * 1998-12-23 2001-06-26 Lsi Logic Corporation Method of forming and electrically connecting a vertical interdigitated metal-insulator-metal capacitor extending between interconnect layers in an integrated circuit
DE10128718B4 (de) * 2001-06-13 2005-10-06 Infineon Technologies Ag Grabenkondensator einer DRAM-Speicherzelle mit metallischem Collarbereich und nicht-metallischer Leitungsbrücke zum Auswahltransistor
US6815751B2 (en) * 2002-07-01 2004-11-09 International Business Machines Corporation Structure for scalable, low-cost polysilicon DRAM in a planar capacitor
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US7633110B2 (en) * 2004-09-21 2009-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell
US7459743B2 (en) * 2005-08-24 2008-12-02 International Business Machines Corporation Dual port gain cell with side and top gated read transistor
US7276751B2 (en) * 2005-09-09 2007-10-02 International Business Machines Corporation Trench metal-insulator-metal (MIM) capacitors integrated with middle-of-line metal contacts, and method of fabricating same
US7335553B2 (en) * 2005-09-14 2008-02-26 United Microelectronics Corp. Method for forming trench capacitor and memory cell
US20080160713A1 (en) * 2006-12-29 2008-07-03 Kangguo Cheng Simultaneously forming high-speed and low-power memory devices on a single substrate
TWI329080B (en) 2007-06-12 2010-08-21 Chung Shan Inst Of Science Wheeled devices rim and method of manufacturing thereof
DE102008007002B4 (de) 2008-01-31 2013-03-28 Advanced Micro Devices, Inc. Verfahren zum Bilden von Substratkontakten für moderne SOI-Bauelemente auf der Grundlage einer tiefen Grabenkondensatorkonfiguration
US7989270B2 (en) * 2009-03-13 2011-08-02 Stats Chippac, Ltd. Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
US8492818B2 (en) * 2010-09-14 2013-07-23 International Business Machines Corporation High capacitance trench capacitor
US9196672B2 (en) * 2012-01-06 2015-11-24 Maxim Integrated Products, Inc. Semiconductor device having capacitor integrated therein
US9059322B2 (en) * 2012-09-24 2015-06-16 International Business Machines Corporation Semiconductor-on-insulator (SOI) deep trench capacitor
US9178080B2 (en) * 2012-11-26 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench structure for high density capacitor
US9349789B1 (en) * 2014-12-09 2016-05-24 International Business Machines Corporation Coaxial carbon nanotube capacitor for eDRAM

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030116798A1 (en) * 2001-12-24 2003-06-26 Park Cheol Soo Semiconductor device having trench capacitor and method for fabricating the same
US20050079680A1 (en) * 2003-10-14 2005-04-14 Promos Technologies Inc. Method of forming deep trench capacitors
US20060275982A1 (en) * 2004-01-16 2006-12-07 Yuzo Fukuzaki Semiconductor memory device, semiconductor device, and method for production thereof
CN101379619A (zh) * 2006-01-09 2009-03-04 国际商业机器公司 包括沟槽电容器和沟槽电阻器的半导体结构
US20100283093A1 (en) * 2009-05-07 2010-11-11 International Business Machines Corporation Structure and Method to Form EDRAM on SOI Substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103188A (zh) * 2017-06-20 2018-12-28 台湾积体电路制造股份有限公司 用以形成半导体装置的方法
CN109103188B (zh) * 2017-06-20 2022-07-12 台湾积体电路制造股份有限公司 用以形成半导体装置的方法以及半导体装置
US11810945B2 (en) 2017-06-20 2023-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Trench capacitor and method of forming the same

Also Published As

Publication number Publication date
KR102142937B1 (ko) 2020-08-10
TWI556286B (zh) 2016-11-01
US20160204110A1 (en) 2016-07-14
EP3050078A4 (en) 2017-05-17
KR20160061959A (ko) 2016-06-01
WO2015047233A1 (en) 2015-04-02
US20170221901A1 (en) 2017-08-03
TW201532125A (zh) 2015-08-16
US9818751B2 (en) 2017-11-14
EP3050078A1 (en) 2016-08-03
US9646972B2 (en) 2017-05-09

Similar Documents

Publication Publication Date Title
CN105493238A (zh) 形成埋入式垂直电容器的方法和由此形成的结构
US9721898B2 (en) Methods of forming under device interconnect structures
CN104995130B (zh) 形成与器件衬底耦合的埋藏的微电机结构的方法以及由此形成的结构
CN105765752A (zh) 形成磁随机存取存储器蚀刻间隔体的方法以及由此形成的结构
US9972616B2 (en) Methods of forming tuneable temperature coefficient FR embedded resistors
US20160148868A1 (en) Precision intralevel metal capacitor fabrication
CN103098212B (zh) 高密度闸流管随机存取存储器装置及方法
US9178012B2 (en) Plated trench capacitor structures
CN110390119A (zh) 感测放大器的布局图
US8959009B1 (en) Modeling dielectric coating of conductor
WO2023070616A1 (en) Three-dimensional memory device having staircase structure and method for forming the same
US20240206179A1 (en) Three-dimensional memory devices and methods for forming the same
CN103597596A (zh) 使用贯穿基板过孔的信号路径

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160413