CN105280751A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN105280751A CN105280751A CN201510278644.1A CN201510278644A CN105280751A CN 105280751 A CN105280751 A CN 105280751A CN 201510278644 A CN201510278644 A CN 201510278644A CN 105280751 A CN105280751 A CN 105280751A
- Authority
- CN
- China
- Prior art keywords
- film
- semiconductor device
- concave portions
- interlayer dielectric
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 283
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 110
- 230000005540 biological transmission Effects 0.000 claims abstract description 84
- 239000011229 interlayer Substances 0.000 claims description 178
- 238000000034 method Methods 0.000 claims description 54
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 40
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 40
- 239000010410 layer Substances 0.000 claims description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 25
- 230000004888 barrier function Effects 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 description 67
- 230000003287 optical effect Effects 0.000 description 56
- 230000003667 anti-reflective effect Effects 0.000 description 28
- 239000013256 coordination polymer Substances 0.000 description 23
- 239000010949 copper Substances 0.000 description 22
- 230000004048 modification Effects 0.000 description 22
- 238000012986 modification Methods 0.000 description 22
- 101150015939 Parva gene Proteins 0.000 description 21
- 238000009792 diffusion process Methods 0.000 description 21
- 238000005229 chemical vapour deposition Methods 0.000 description 20
- 239000012535 impurity Substances 0.000 description 16
- 238000007667 floating Methods 0.000 description 14
- 150000002500 ions Chemical class 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 12
- 229910021332 silicide Inorganic materials 0.000 description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 12
- 230000035945 sensitivity Effects 0.000 description 11
- 238000002955 isolation Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000011049 filling Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000000227 grinding Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 101100495845 Caenorhabditis elegans cht-1 gene Proteins 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000011514 reflex Effects 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000011796 hollow space material Substances 0.000 description 1
- 210000004276 hyalin Anatomy 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Classifications
-
- H01L27/14645—
-
- H01L31/145—
-
- H01L27/14603—
-
- H01L27/1462—
-
- H01L27/14621—
-
- H01L27/14627—
-
- H01L27/14629—
-
- H01L27/14636—
-
- H01L27/14685—
-
- H01L27/14689—
-
- H01L31/18—
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
本发明涉及半导体器件及其制造方法。公开了具有改进的性能的半导体器件。在半导体器件中，在半导体基板的主表面之上形成绝缘膜部分以覆盖光电二极管，在与光电二极管的中心重叠的部分中的绝缘膜部分的上表面中形成凹形部分，并且在绝缘膜部分之上形成透射膜以闭合凹形部分。通过凹形部分和透射膜形成空间，并且该空间被布置为在平面图中与光电二极管的中心重叠。
Description
对相关申请的交叉引用
这里，通过引用并入2014年5月27日提交的日本专利申请No.2014-109583的公开(包括说明书、附图和摘要)的全部内容。
技术领域
本发明涉及半导体器件及其制造方法，并且可优选用于例如包含固态图像传感器的半导体器件及其制造方法中。
背景技术
使用CMOS(互补金属氧化物半导体)的CMOS图像传感器正被开发作为要用于数字照相机等中的固态图像传感器(以下，也简称为图像传感器)。该CMOS图像传感器具有用于分别检测光的以矩阵图案布置的多个像素。在每一个像素中形成光电转换元件，诸如用于检测光以产生电荷的光电二极管。
在这种CMOS图像传感器中，为了随着像素数量的增加提高光进入每一个像素的效率，在每一个像素中的光电二极管之上形成光学波导。
日本未审查专利申请公开No.2012-186364(专利文献1)公开了在固态图像传感器中设置要在半导体基板中形成以将光转换成信号电荷的光接收部分和具有在透光层中形成的芯部的光学波导的技术。另外，非专利文献1公开了在光电二极管之上形成包含氮化硅膜的光学波导的技术。
[现有技术文献]
[专利文献]
[专利文献1]日本未审查专利申请公开No.2012-186364
[非专利文献]
[非专利文献1]H.Watanabeetal.,"A1.4micronfront-sideilluminatedimagesensorwithnovellightguidingstructureconsistingofstackedlightpipes",2011IEEEInternationalElectronDevicesMeeting(IEDM2011),pp.179-182(2011)。
发明内容
在包含这种CMOS图像传感器的半导体器件中，通过在包含例如氧化硅膜的绝缘膜之中在要用作光学波导的部分中形成凹形部分，以及通过在形成的凹形部分中嵌入包含例如氮化硅膜并且要用作光学波导的绝缘膜。光学波导内部的折射率可大于光学波导外部的折射率。
但是，难以用包含例如氮化硅膜的绝缘膜填充凹形部分的内部。还难以在用绝缘膜填充凹形部分之后通过研磨或抛光使在凹形部分外部形成的绝缘膜平坦化。
并且，进入光电二极管的入射光在通过嵌入凹形部分中的包含绝缘膜的光学波导时衰减，由此，进入光电二极管的入射光的光量减少，这导致CMOS图像传感器的灵敏度的降低以及半导体器件的性能的降低。
从本说明书的描述和附图，其它的问题和新的特征将变得清楚。
根据一个实施例，在半导体器件中，绝缘膜部分在半导体基板的主表面之上形成以覆盖光电二极管；在与光电二极管的中心重叠的部分中的绝缘膜部分的上表面中形成凹形部分；以及透射膜在绝缘膜部分之上形成以闭合凹形部分。通过凹形部分和透射膜形成空间，并且该空间被布置为在平面图中与光电二极管的中心重叠。
根据另一实施例，在半导体器件的制造方法中，绝缘膜部分在半导体基板的主表面之上形成以覆盖光电二极管；在与光电二极管的中心重叠的部分中的绝缘膜部分的上表面中形成凹形部分；以及透射膜在绝缘膜部分之上形成以闭合凹形部分。通过凹形部分和透射膜形成空间，并且该空间被布置为在平面图中与光电二极管的中心重叠。
根据一个实施例，可以提高半导体器件的性能。
附图说明
图1是示出像素的配置例子的电路图；
图2是示出第一实施例的半导体器件中的像素的平面图；
图3是示出要形成第一实施例的半导体器件的半导体基板和元件区域的平面图；
图4是示出在第一实施例的半导体器件的周边电路区域中形成的晶体管的平面图；
图5是示出第一实施例的半导体器件的配置的截面图；
图6是示出第一实施例的半导体器件的配置的截面图；
图7是示出第一实施例的半导体器件的像素的例子的平面图；
图8是示出第一实施例的半导体器件的像素的另一例子的平面图；
图9是示出第一实施例的半导体器件的像素的另一例子的截面图；
图10是示意性地示出n型阱与p型阱之间的边界处的杂质浓度的变化的示图；
图11是示出第一实施例的半导体器件的制造步骤的一部分的制造处理流程图；
图12是示出第一实施例的半导体器件的制造步骤的一部分的制造处理流程图；
图13是示出第一实施例的半导体器件的制造步骤的截面图；
图14是示出第一实施例的半导体器件的制造步骤的截面图；
图15是示出第一实施例的半导体器件的制造步骤的截面图；
图16是示出第一实施例的半导体器件的制造步骤的截面图；
图17是示出第一实施例的半导体器件的制造步骤的截面图；
图18是示出第一实施例的半导体器件的制造步骤的截面图；
图19是示出第一实施例的半导体器件的制造步骤的截面图；
图20是示出第一实施例的半导体器件的制造步骤的截面图；
图21是示出第一实施例的半导体器件的制造步骤的截面图；
图22是示出第一实施例的半导体器件的制造步骤的截面图；
图23是示出第一实施例的半导体器件的制造步骤的截面图；
图24是示出第一实施例的半导体器件的制造步骤的截面图；
图25是示出第一实施例的半导体器件的制造步骤的截面图；
图26是示出第一实施例的半导体器件的制造步骤的截面图；
图27是示出第一实施例的半导体器件的制造步骤的截面图；
图28是示出第一实施例的半导体器件的制造步骤的截面图；
图29是示出第一实施例的变型的半导体器件的配置的截面图；
图30是示出第一实施例的变型的半导体器件的配置的截面图；
图31是示出第一实施例的变型的半导体器件的制造步骤的截面图；
图32是示出第一实施例的变型的半导体器件的制造步骤的截面图；
图33是示出第一实施例的变型的半导体器件的制造步骤的截面图；
图34是示出第一实施例的变型的半导体器件的制造步骤的截面图；
图35是示出第一实施例的变型的半导体器件的制造步骤的截面图；
图36是示出第一实施例的变型的半导体器件的制造步骤的截面图；
图37是示出第一实施例的变型的半导体器件的制造步骤的截面图；
图38是示出第一实施例的变型的半导体器件的制造步骤的截面图；
图39是示出第一比较例的半导体器件的配置的截面图；
图40是示出第二比较例的半导体器件的配置的截面图；
图41是示出第二实施例的半导体器件的配置的截面图；
图42是示出第二实施例的半导体器件的制造步骤的一部分的制造处理流程图；
图43是示出第二实施例的半导体器件的制造步骤的截面图；
图44是示出第二实施例的半导体器件的制造步骤的截面图；
图45是示出第二实施例的半导体器件的制造步骤的截面图；
图46是示出第三实施例的半导体器件的配置的截面图；
图47是示出第三实施例的半导体器件的配置的截面图；
图48是示出第三实施例的半导体器件的制造步骤的一部分的制造处理流程图；
图49是示出第三实施例的半导体器件的制造步骤的截面图；
图50是示出第三实施例的半导体器件的制造步骤的截面图；以及
图51是示出第三实施例的半导体器件的制造步骤的截面图。
具体实施方式
在以下的实施例中，为了方便，当必要时，通过将实施例分成多个部分或实施例进行描述；但是，除非另外指示，否则，它们不相互独立，而是一方作为变更例、细节、补充说明等与其它部分或全部有关。
在以下的实施例中，当提到要素的数等(包含个数、数值、量、范围等)时，除非另外指示，或者除了当该数在原理上明显限于特定数时，该数不限于特定数，而可以比特定数多或少。
在以下的实施例中，不用说，除非另外指示，或者除了当被认为在原理上明显必不可少时，构成要素(包含要素步骤等)不总是必不可少的。类似地，在以下的实施例中，当提到构成要素等的形状和位置关系等时，除非另外指示，或者除了当被认为在原理上明显是另外的情况时，也应包括与该形状等基本上相同或类似的那些。这也适用于上述的数值和范围。
以下，将参照附图详细描述典型的实施例。在用于解释实施例的各图中，将用相同的附图标记示出具有相同功能的组件，并且将省略其重复的描述。在以下的实施例中，除非特别必要，将不在原理上重复相同或类似部分的描述。
在要用于实施例中的图中，即使在截面图中，为了易于理解图，也可省略阴影。相反，即使在平面图中，出于相同的原因，也可使用阴影。
在截面图或平面图中，各部分的尺寸不与实际器件的尺寸对应，并且，出于相同的原因，特定部分可被显示为相对大。即使平面图或截面图对应，各部分的尺寸也可在改变之后被显示。
当在以下的实施例中由A至B代表范围时，除非另外指示，它代表从A至B(包含)。
(第一实施例)以下，将参照附图详细描述第一实施例的半导体器件的结构和制造步骤。在第一实施例中，将描述半导体器件包含CMOS图像传感器的例子。
<半导体器件的配置>图1是示出像素的配置例子的电路图。在图1中示出一个像素，但在诸如照相机的电子装置中实际使用的像素数可以为几百万个。
如图1所示，像素PU例如由光电二极管PD和四个MOSFET形成。这些MOSFET为n沟道型；并且，RST是复位晶体管，TX是传送晶体管，SEL是选择晶体管，以及AMI是放大晶体管。传送晶体管TX传送由光电二极管PD产生的电荷。除了这些晶体管以外，还可以并入其它晶体管或诸如电容元件的元件。在这些晶体管的耦接中，存在各种变型和应用形式。这里，MOSFET是金属氧化物半导体场效应晶体管的缩写，并且也可由MISFET示出。另外，FET是场效应晶体管的缩写。
多个像素PU被布置于后面将参照图3描述的像素区域1A中。
在图1所示的电路例子中，光电二极管PD和传送晶体管TX被串联耦接于接地电势GND与节点n1之间。复位晶体管RST耦接于节点n1与电源电势VDD之间。选择晶体管SEL和放大晶体管AMI被串联耦接于电源电势VDD与输出线OL之间。该放大晶体管AMI的栅电极与节点n1耦接。复位晶体管RST的栅电极与复位线LRST耦接。选择晶体管SEL的栅电极与选择线SL耦接，而传送晶体管TX的栅电极与传送线LTX耦接。
例如，传送线LTX和复位线LRST被激活以具有H电平，由此导致传送晶体管TX和复位晶体管RST处于ON状态。结果，通过传送存储于光电二极管PD中的电荷，光电二极管PD被耗尽。之后，导致传送晶体管TX处于OFF状态。
之后，当诸如例如照相机的电子装置中的机械快门被打开时，在快门被打开的同时通过入射光在光电二极管PD中产生电荷，所述电荷被存储于其中。即，光电二极管PD通过接收入射光产生电荷。换句话说，光电二极管PD接收入射光以转换成电荷。
随后，在快门被关闭之后，复位线LRST被激活以具有L电平，由此导致复位晶体管RST处于OFF状态。并且，选择线SL和传送线LTX被激活以具有H电平，由此导致选择晶体管SEL和传送晶体管TX处于ON状态。由此，通过光电二极管PD产生的电荷被传送到传送晶体管TX的端部(后面描述的图2所示的浮置扩散FD)，该端部接近节点n1。此时，浮置扩散FD的电势变为与从光电二极管PD传送的电荷对应的值，并且该值通过放大晶体管AMI被放大以在输出线OL中出现。输出线OL的电势作为输出信号被读出。
图2是示出第一实施例的半导体器件中的像素的平面图。
如图2所示，第一实施例的半导体器件中的像素PU(参见图1)具有其中布置光电二极管PD和传送晶体管TX的有源(active)区域AcTP和其中布置复位晶体管RST的有源区域AcR两者。像素PU还具有其中布置选择晶体管SEL和放大晶体管AMI的有源区域AcAS和其中布置与接地电势线耦接的插塞Pg的有源区域AcG两者。
栅电极Gr被布置于有源区域AcR中，并且插塞Pr1和Pr2被布置于栅电极Gr的两侧的源极/漏极区域之上。复位晶体管RST由栅电极Gr和该源极/漏极区域形成。
栅电极Gt被布置于有源区域AcTP中，并且光电二极管PD在平面图中被布置于栅电极Gt的两侧中的一侧。具有作为电荷存储部分或浮置扩散层的功能的浮置扩散FD在平面图中被布置于栅电极Gt的两侧中的另一侧。光电二极管PD是p-n结二极管，并且例如由多个n型或p型杂质区域即半导体区域形成。浮置扩散FD例如由n型杂质区域即由半导体区域形成。插塞Pfd被布置于浮置扩散FD之上。
栅电极Ga和Gs被布置于有源区域AcAS中；插塞Pa被布置于有源区域AcAS的接近栅电极Ga的端部中；并且插塞Ps被布置于其接近栅电极Gs的端部中。栅电极Ga和Gs中的每一个栅电极的两侧为源极/漏极区域，并且被串联耦接的选择晶体管SEL和放大晶体管AMI由栅电极Ga和Gs以及该源极/漏极区域形成。
插塞Pg被布置于有源区域AcG之上。插塞Pg与接地电势线耦接。因此，有源区域AcG用作用于向半导体基板的阱区域施加接地电势GND的电源区域。
以上的插塞Pr1、Pr2、Pg、Pfd、Pa和Ps通过多个布线层(例如，后面描述的图5所示的布线M1至M3)被耦接在一起。分别位于栅电极Gr、Gt、Ga和Gs之上的插塞Prg、Ptg、Pag和Psg通过多个布线层(例如，后面描述的图5所示的布线M1至M3)被耦接在一起。由此，可形成图1所示的电路。
图3是示出要形成第一实施例的半导体器件的半导体基板和元件区域的平面图。如图3所示，半导体基板1S在半导体基板1S的顶表面侧具有多个元件区域CHP，并且一个元件区域CHP具有像素区域1A和与像素区域1A不同的周边电路区域2A。多个像素PU被布置于像素区域1A中。因此，上述的有源区域AcTP在半导体基板1S的顶表面侧的像素区域1A中形成。逻辑电路被布置于周边电路区域2A中。逻辑电路计算例如从像素区域1A输出的输出信号，使得基于计算的结果输出图像数据。
这里，半导体基板1S应具有作为一个主表面的顶表面和位置与顶表面相对的作为另一主表面的后表面两者，并且应在顶表面侧形成元件区域CHP。
图4是示出在第一实施例的半导体器件的周边电路区域中形成的晶体管的平面图。
如图4所示，作为逻辑晶体管的晶体管LT被布置于周边电路区域2A中。晶体管LT由电子用作载流子的N型MOSFET(NMOSFET)和空穴用作载流子的P型MOSFET两者形成；并且，图4所示的晶体管LT是例如NMOSFET的形成逻辑电路的晶体管中的一个。在半导体基板1S的顶表面侧的周边电路区域2A中形成有源区域AcL。栅电极Glt被布置于有源区域AcL中，并且包含将在后面参照图6描述的高浓度半导体区域NR的源极/漏极区域形成在栅电极Glt的两侧以及形成在有源区域AcL内部。插塞Pt1和Pt2被布置于源极/漏极区域之上即有源区域AcL之上。
在图4中仅示出一个晶体管LT。但是，在周边电路区域2A中布置多个晶体管。可通过用多个布线层(例如，后面描述的图6所示的布线M1至M3)将位于这些晶体管的源极/漏极区域之上或者位于栅电极之上的插塞耦接在一起形成逻辑电路。作为替代方案，可在逻辑电路中并入诸如例如电容元件的晶体管以外的元件或具有另一配置的晶体管。
以下，将描述晶体管LT是n沟道型MISFET的例子，但晶体管LT可以是例如要在形成CMISFET时使用的p沟道型MISFET。
<像素区域和周边电路区域中的元件结构>随后，将描述像素区域和周边电路区域中的元件结构。图5和图6是各自示出第一实施例的半导体器件的配置的截面图。图5与图2中的A-A截面对应。图6与图4中的B-B截面对应。
如图5所示，在像素区域1A的有源区域AcTP中形成包含p型阱PWL和n型阱NWL的光电二极管PD、以及传送晶体管TX，该像素区域1A是半导体基板1S的作为其主表面的顶表面的部分区域。如图6所示，在周边电路区域2A的有源区域AcL中形成晶体管LT，该周边电路区域2A是半导体基板1S的作为其主表面的顶表面的另一区域。
半导体基板1S由包含诸如例如磷(P)和砷(As)的n型杂质(施主)的单晶硅形成。元件隔离区域LCS被布置于有源区域AcTP的外周。由此，被元件隔离区域LCS包围的半导体基板1S的露出区域用作诸如有源区域AcTP的有源区域。
在有源区域AcTP和有源区域AcL中形成p型阱PWL，该p型阱PWL作为其中已引入诸如硼(B)的p型杂质的半导体区域。
如图5所示，作为其中已引入诸如磷(P)和砷(As)的n型杂质的半导体区域的n型阱NWL在像素区域1A的有源区域AcTP中形成以包含于p型阱PWL中。通过p型阱PWL和n型阱NWL形成光电二极管PD。
在n型阱NWL的顶表面的一部分中形成p+型半导体区域PR。形成p+型半导体区域PR，以便控制基于在半导体基板1S的顶表面中形成的许多界面状态所出现的电子的产生。即，即使在不照射光的状态下，由于因界面状态的影响而产生电子，因此在半导体基板1S的顶表面区域中也可导致暗电流的增加。因此，可通过在电子用作多数载流子的n型阱NWL的顶表面中形成空穴用作多数载流子的p+型半导体区域PR，来控制在不照射光的状态下可出现的电子的产生，由此允许控制暗电流的增加。
栅电极Gt形成为在平面图中与n型阱NWL的一部分重叠。栅电极Gt经由栅绝缘膜GOX被布置于半导体基板1S之上，并且在栅电极Gt的两侧的侧壁中形成作为侧壁绝缘膜的侧壁SW。
在本申请的说明书中，“在平面图中”意味着从与半导体基板1S的作为其主表面的顶表面垂直的方向观看的情况。
在栅电极Gt的一侧(光电二极管PD的相对侧)形成其中已引入诸如例如磷(P)和砷(As)的n型杂质的n型高浓度半导体区域NR。n型高浓度半导体区域NR是用作浮置扩散FD的半导体区域，并且也是传送晶体管TX的漏极区域。
在光电二极管PD的顶表面中，即，在n型阱NWL和p+型半导体区域PR两者的顶表面中，形成盖帽(cap)绝缘膜CAP。形成盖帽绝缘膜CAP，以便使半导体基板1S的顶表面特性即其界面特性维持在良好状况中。在盖帽绝缘膜CAP之上形成抗反射膜ARF。即，在n型阱NWL之上形成抗反射膜ARF。
另一方面，如图6所示，经由栅绝缘膜GOX，在周边电路区域2A中的有源区域AcL中的p型阱PWL之上形成栅电极Glt，并且在栅电极Glt的两侧的侧壁中形成侧壁SW。在位于在两侧的侧壁中形成了侧壁SW的栅电极Glt的两侧更远的p型阱PWL中形成源极/漏极区域。源极/漏极区域具有LDD(轻掺杂漏极)结构，并且包含n型低浓度半导体区域NM即n-型半导体区域NM和n型高浓度半导体区域NR即n+型半导体区域NR两者。在n型高浓度半导体区域NR的顶表面中形成包含诸如例如硅化镍的金属硅化物的硅化物层SIL。
不在用作浮置扩散FD的n型高浓度半导体区域NR的顶表面中形成硅化物层。即，不在浮置扩散FD的上层部分中形成硅化物层。
层间绝缘膜IL1在像素区域1A中形成以覆盖包含栅电极Gt和抗反射膜ARF的半导体基板1S，并且形成插塞Pfd，该插塞Pfd通过贯穿层间绝缘膜IL1到达作为浮置扩散FD的n型高浓度半导体区域NR。即，层间绝缘膜IL1经由抗反射膜ARF和盖帽绝缘膜CAP在像素区域1A中的半导体基板1S的顶表面之上形成以覆盖光电二极管PD。层间绝缘膜IL1在周边电路区域2A中形成以覆盖包含栅电极Glt的半导体基板1S，并且形成通过贯穿层间绝缘膜IL1到达n型高浓度半导体区域NR的顶表面即在上层部分中形成的硅化物层SIL的插塞Pt1和Pt2。
层间绝缘膜IL1由其材料为例如TEOS(正硅酸乙酯)的氧化硅膜形成。通过在层间绝缘膜IL1中形成的接触孔中嵌入例如钛膜和在钛膜之上形成的氮化钛膜即包含钛/氮化钛膜的阻挡(barrier)导体膜以及在阻挡导体膜之上形成的钨膜，形成插塞Pfd、Pt1和Pt2。
也在层间绝缘膜IL1中形成图5和图6未示出的插塞。图5和图6未示出的复位晶体管RST、选择晶体管SEL和放大晶体管AMI中的每一个也具有经由栅绝缘膜在p型阱PWL之上形成的栅电极和在栅电极的两侧的p型阱PWL中形成的源极/漏极区域两者(参见图2)。由于选择晶体管SEL和放大晶体管AMI被串联耦接，因此它们在它们之间共享源极/漏极区域(参见图2)。
例如，在像素区域1A和周边电路区域2A中在层间绝缘膜IL1之上形成层间绝缘膜IL2，并且在层间绝缘膜IL2中形成布线M1。层间绝缘膜IL2例如由氧化硅膜形成，但其不限于此，并且层间绝缘膜IL2可由介电常数比氧化硅膜低的低介电常数膜形成。低介电常数膜包含例如SiOC膜。布线M1由例如铜(Cu)布线形成并且可通过使用镶嵌(damascene)处理形成。如后面将描述的变型所述，布线M1也可由铝(Al)布线形成，而不限于Cu布线。
当布线M1包含例如Cu布线时，在层间绝缘膜IL2之上形成包含诸如例如碳氮化硅(SiCN)膜的绝缘膜的衬里(liner)膜LF1。衬里膜LF1是用于防止包含例如Cu布线的布线M1的扩散的扩散防止膜。衬里膜LF1也是用于保护层间绝缘膜IL2的保护膜。
在衬里膜LF1之上形成包含例如氧化硅膜或低介电常数膜的层间绝缘膜IL3，并且在层间绝缘膜IL3中形成包含例如Cu布线的布线M2。当布线M2包含例如Cu布线时，在层间绝缘膜IL3之上形成包含诸如例如SiCN膜的绝缘膜的衬里膜LF2。衬里膜LF2是用于防止包含例如Cu布线的布线M2的扩散的扩散防止膜。衬里膜LF2是用于保护层间绝缘膜IL3的保护膜。
在衬里膜LF2之上形成包含例如氧化硅膜或低介电常数膜的层间绝缘膜IL4，并且在层间绝缘膜IL4中形成包含例如Cu布线的布线M3。当布线M3包含例如Cu布线时，在层间绝缘膜IL4之上形成包含诸如例如SiCN膜的绝缘膜的衬里膜LF3。衬里膜LF3是用于防止包含例如Cu布线的布线M3的扩散的扩散防止膜。衬里膜LF3也是用于保护层间绝缘膜IL4的保护膜。在衬里膜LF3之上形成包含例如氧化硅膜或低介电常数膜的层间绝缘膜IL5。
由此，通过在多个层间绝缘膜IL2至IL5之中的多个层间绝缘膜IL2至IL4中的每一个中分别形成的多个布线M1至M3，形成布线层WL1(参见图6)。当层间绝缘膜IL1至IL5、衬里膜LF1至LF3、抗反射膜ARF和盖帽绝缘膜CAP被统称为绝缘膜部分IF1时，绝缘膜部分IF1在半导体基板1S的主表面之上即在其顶表面之上形成以覆盖光电二极管PD。在这种情况下，绝缘膜部分IF1包含：层间绝缘膜IL1；以及其中交替层叠用作多个第一绝缘层的层间绝缘膜IL2至IL4中的每一个和用作多个第二绝缘层的衬里膜LF1至LF3中的每一个的层叠绝缘膜。优选衬里膜LF1至LF3中的每一个包含与层间绝缘膜IL2至IL4中的任一个不同的材料。
这里，可以不在所有的层间绝缘膜IL2至IL5中形成布线，例如，就像不在层间绝缘膜IL5中形成的那样，并且，可通过在层间绝缘膜IL2至IL5中的一些中形成的布线形成布线层WL1。
在像素区域1A中，布线M1至M3形成为在平面图中不与光电二极管PD重叠。为了进入光电二极管PD的光不被布线M1至M3阻挡而这样做。
在像素区域1A中，在层间绝缘膜IL1至IL5和衬里膜LF1至LF3中形成通过贯穿例如层间绝缘膜IL1至IL5和衬里膜LF1至LF3而到达抗反射膜ARF的凹形部分CC1。凹形部分CC1形成为在平面图中与光电二极管PD的中心CP重叠。当层间绝缘膜IL1至IL5、衬里膜LF1至LF3、抗反射膜ARF和盖帽绝缘膜CAP如上面描述的那样被统称为绝缘膜部分IF1时，因此在绝缘膜部分IF1的上表面中在平面图中与光电二极管PD的中心CP重叠的部分中形成凹形部分CC1。
在本申请的说明书中，平面图中的光电二极管PD的中心意味着平面图中的光电二极管PD的重心。
在图5所示的例子中，凹形部分CC1形成为通过贯穿层间绝缘膜IL1至IL5和衬里膜LF1至IF3而到达抗反射膜ARF的上表面。即，凹形部分CC1被形成以从绝缘膜部分IF1的上表面延伸到其中途。作为替代方案，凹形部分CC1可形成为通过贯穿包含例如层间绝缘膜IL5、衬里膜LF3、层间绝缘膜IL4、衬里膜LF2、层间绝缘膜IL3、衬里膜LF1和层间绝缘膜IL2的层叠绝缘膜而到达层间绝缘膜IL1。
在像素区域1A和周边电路区域2A中，在层间绝缘膜IL5之上形成包含例如氧化硅膜或低介电常数膜的透射膜TF1。
在像素区域1A中，透射膜TF1使入射光透射以进入光电二极管PD。透射膜TF1还是在层间绝缘膜IL5之上即在绝缘膜部分IF1之上形成以闭合凹形部分CC1的透射膜部分。透射膜TF1的厚度为例如100至500nm。当透射膜TF1包含例如氧化硅膜或低介电常数膜时，可以提高透射膜TF1对可见光的透射率。
通过凹形部分CC1和透射膜TF1形成中空的空间SP1。如上所述，在绝缘膜部分IF1的上表面中在平面图中与光电二极管PD的中心CP重叠的部分中形成凹形部分CC1。因此，空间SP1被布置为在平面图中与光电二极管PD的中心CP重叠。
空间SP1是通过其将入射光引导到光电二极管PD的中空光学波导WG1。即，已通过透射膜TF1的光在通过作为中空光学波导WG1的空间SP1之后进入光电二极管PD。因此，已通过透射膜TF1并且进入光学波导WG1的入射光可在不衰减的情况下被引导到光电二极管PD。
在周边电路区域2A中，形成通过贯穿透射膜TF1、层间绝缘膜IL5和衬里膜LF3而到达在层间绝缘膜IL4中形成的布线M3的插塞Pt3。在周边电路区域2A中，在透射膜TF1之上形成电极焊盘EP1，并且电极焊盘EP1与插塞Pt3电耦接。
在像素区域1A和周边电路区域2A中，在透射膜TF1之上形成包含例如氮化硅膜的保护膜PF1。
在像素区域1A中，在保护膜PF1中在位于凹形部分CC1上方的部分中形成通过贯穿保护膜PF1而到达透射膜TF1的开口OP1。在开口OP1中形成滤色层CF。即，在透射膜TF1之上在位于凹形部分CC1上方的部分中形成滤色层CF。
滤色层CF是透射具有诸如例如红色(R)、绿色(G)和蓝色(B)的特定颜色的光并且不透射具有其它颜色的光的膜。换句话说，滤色层CF是透射具有特定范围内的波长的光并且不透射具有其它波长的光的膜。因此，滤色层CF包含例如以红色(R)、绿色(G)和蓝色(B)中的每一个着色的膜。
在周边电路区域2A中，保护膜PF1在透射膜TF1之上形成以覆盖电极焊盘EP1。在电极焊盘EP1之上的保护膜PF1中形成通过贯穿保护膜PF1而到达电极焊盘EP1的开口OP2，并且在开口OP2的底部露出电极焊盘EP1。
在像素区域1A中，在滤色层CF之上形成其上表面为凸形的微透镜ML。微透镜ML是其上表面弯曲的凸透镜并且包含透射光的膜。
当在图5中光照射到像素PU(参见图1)上时，入射光首先通过微透镜ML。之后，光通过滤色层CF和透射膜TF1，并然后在通过用作中空光学波导WG1的空间SP1之后进入抗反射膜ARF。在抗反射膜ARF中，通过控制入射光的反射，足够量的入射光进入光电二极管PD。
在光电二极管PD中，入射光的能量大于硅的带隙，由此，入射光被吸收以通过光电转换产生空穴-电子对。此时产生的电子在n型阱NWL中被积累。然后，传送晶体管TX在适当的定时被接通。具体而言，向传送晶体管TX的栅电极施加大于或等于阈值电压的电压。然后，在紧接栅绝缘膜下方的沟道形成区域中形成沟道区域，由此，用作传送晶体管TX的源极区域的n型阱NWL和用作传送晶体管TX的漏极区域的n型高浓度半导体区域NR被一起电导通。结果，在n型阱NWL中积累的电子在通过沟道区域之后到达漏极区域，并且从漏极区域传到布线层以被取出到外部电路中。
可在用作传送晶体管的漏极区域的n型高浓度半导体区域NR的顶表面中即在上层部分中形成硅化物层SIL。由此，可以减小n型高浓度半导体区域NR与插塞Pfd之间的耦接电阻。
<中空光学波导的布置>随后，将描述平面图中的中空光学波导的布置。在包含诸如例如用于单镜头反光照相机的CMOS图像传感器的高度灵敏CMOS图像传感器的半导体器件中，在平面图中，具有矩形形状的像素的一个边的长度超过1μm，例如，为约2至4μm。以下，将例示描述像素的一个边的长度超过1μm的情况。
图7是示出第一实施例的半导体器件的像素的例子的平面图。在图7所示的例子中，有源区域AcTP在平面图中具有矩形形状，有源区域AcTP具有：边SD1、与边SD1相交的边SD2、面向边SD1的边SD3、以及面向边SD2的边SD4。
在绝缘膜部分IF1(参见图5)的上表面中在平面图中与光电二极管PD的中心CP重叠的部分中形成用作中空光学波导WG1的空间SP1即凹形部分CC1。由此，已通过微透镜ML(参见图5)和滤色层CF(参见图5)的光在通过中空光学波导WG1之后至少进入平面图中的光电二极管PD的中心部分。因此，已通过微透镜ML和滤色层CF的光在进入光电二极管PD的中心部分之前不衰减，并由此可提高CMOS图像传感器的灵敏度。
优选在平面图中在形成光电二极管PD的区域中形成凹形部分CC1。在这种情况下，用作中空光学波导WG1的空间SP1在平面图中被布置于形成光电二极管PD的区域中。存在这样的担心：由于例如存在晶体缺陷等，因此可在平面图中的光电二极管PD的外周产生作为即使在不照射光的状态下也流动的电流的暗电流；并且要捕获的图像可被劣化。因此，通过在平面图中在形成光电二极管PD的区域中布置中空光学波导WG1，光几乎不照射到平面图中的光电二极管PD的外周上，由此使得能够减少暗电流。
这里，将考虑平面图中的光电二极管PD的外周的位置和平面图中的中空光学波导WG1的外周的位置与平面图中的有源区域AcTP的外周的位置相同的情况。并且假定：有源区域AcTP的边SD1和SD3中的每一个边的长度为长度LN1；并且其边SD2和SD4中的每一个边的长度为长度LN2。在这种情况下，沿边SD1和SD3的方向上的中空光学波导WG1的宽度WD1与有源区域AcTP的边SD1和SD3中的每一个边的长度LN1几乎相同；并且沿边SD2和SD4的方向上的中空光学波导WG1的宽度WD2与其边SD2和SD4中的每一个边的长度LN2几乎相同。
在图7所示的例子中，例如，假定：长度LN1为3.2μm；长度LN2为2.4μm；宽度WD1等于长度LN1；宽度WD2等于长度LN2；并且中空光学波导WG1的深度DP1(参见图5)为3.5至3.9μm。在这种情况下，作为中空光学波导WG1的深度DP1与其宽度WD1或宽度WD2之比的纵横比(aspectratio)RT1变为1.1至1.6。作为替代方案，例如，假定：长度LN1为5.7μm；长度LN2为4μm；宽度WD1等于长度LN1；宽度WD2等于长度LN2；并且中空光学波导WG1的深度DP1为4.3μm。在这种情况下，作为中空光学波导WG1的深度DP1与其宽度WD1或宽度WD2之比的纵横比RT1变为1.1或0.75。
图8是示出第一实施例的半导体器件的像素的另一例子的平面图。图9是示出第一实施例的半导体器件的像素的另一例子的截面图。图9是沿图8中的C-C线获取的截面图。在图9中，省略了盖帽绝缘膜CAP(参见图5)和位于盖帽绝缘膜CAP之上的部分的图示。
并且，在图8所示的例子中，与图7所示的例子类似，有源区域AcTP在平面图中具有矩形形状，该有源区域AcTP具有：边SD1；与边SD1相交的边SD2；面向边SD1的边SD3；以及面向边SD2的边SD4。
另一方面，在图8所示的例子中，作为光电二极管PD的两个光电二极管PD1和PD2被布置于一个有源区域AcTP中，以在平面图中相互分隔开。在这种情况下，在一个有源区域AcTP中形成一个像素PU，但所述一个像素PU包含两个光电二极管PD1和PD2。
在图8所示的例子中，在绝缘膜部分IF1(参见图5)的上表面中在平面图中与作为光电二极管PD1的中心CP的中心CP1和作为光电二极管PD2的中心CP的中心CP2两者重叠的部分中形成作为中空光学波导WG1的空间SP1即凹形部分CC1。由此，已通过微透镜ML(参见图5)和滤色层CF(参见图5)的光在通过中空光学波导WG1之后进入平面图中的光电二极管PD1的至少中心部分和平面图中的光电二极管PD2的至少中心部分两者。因此，已通过微透镜ML和滤色层CF的光在进入光电二极管PD1和PD2的中心部分中的每一个之前不衰减，并由此可提高CMOS图像传感器的灵敏度。
在图8所示的例子中，例如，假定：长度LN1为3.2μm；长度LN2为2.4μm；宽度WD1等于长度LN1；宽度WD2等于长度LN2；并且中空光学波导WG1的深度DP1(参见图5)为3.5至3.9μm。在这种情况下，作为中空光学波导WG1的深度DP1与其宽度WD1或宽度WD2之比的纵横比RT1变为1.1至1.6。
图10是示意性地示出n型阱与p型阱之间的边界处的杂质浓度的变化的示图。图10示出图9所示的区域AR1中的杂质浓度的变化。
在本申请的说明书中，平面图中的光电二极管PD的外周被定义为n型阱NWL与p型阱PWL之间的边界。并且，n型阱NWL与p型阱PWL之间的边界被定义为n型杂质浓度与p型杂质浓度彼此相等的位置。
如图10所示，可检测n型杂质浓度的范围的下限为例如1×1015cm-3的n型阱NWL的位置被设定为位置CN1。类似地，可检测p型杂质浓度的范围的下限为例如1×1015cm-3的p型阱PWL的位置被设定为位置CN2。在这种情况下，n型杂质浓度和p型杂质浓度变得彼此相等的位置CN3位于位置CN1与CN2之间。
可通过利用例如扫描电容显微镜(SCN)测量图5所示的半导体器件的截面中的杂质浓度分布，确定位置CN1和CN2。由此，例如，位置CN1与CN2之间的中间位置可被确定为位置CN3。
<半导体器件的制造方法>
随后，将描述第一实施例的半导体器件的制造方法。
图11和图12是各自示出第一实施例的半导体器件的制造步骤的一部分的制造处理流程图。图13至28是各自示出第一实施例的半导体器件的制造步骤的截面图。这里，在第一实施例的半导体器件的制造步骤之中，图11和图12主要示出像素区域1A中的制造步骤。图13至28的截面图中的每一个与图5中的A-A截面或图6中的B-B截面对应。
如图13和图14所示，作为半导体基板1S，提供包含诸如例如磷(P)或砷(As)的n型杂质的n型单晶硅基板(图11中的步骤S11)。
随后，在半导体基板1S中形成元件隔离区域LCS。元件隔离区域LCS包含热氧化膜。例如，通过用氮化硅膜覆盖半导体基板1S的要用作诸如有源区域AcTP和有源区域AcL的有源区域的区域并然后通过经受热氧化，形成包含诸如氧化硅膜的绝缘部件的元件隔离区域LCS。这种元件隔离方法被称为LOCOS(硅局域氧化)方法。通过该元件隔离区域LCS分割即形成诸如有源区域AcTP和有源区域AcL的有源区域。
这里，在像素区域1A中形成有源区域AcTP，并且在周边电路区域2A中形成有源区域AcL。
可通过使用STI(浅沟槽隔离)方法而不是LOCOS方法形成元件隔离区域。在这种情况下，元件隔离区域包含嵌入半导体基板1S中的沟槽中的绝缘部件。通过使用例如上述的氮化硅膜作为掩模蚀刻半导体基板1S来形成隔离沟槽。随后，通过在隔离沟槽中嵌入诸如氮化硅膜的绝缘膜来形成元件隔离区域。
随后，如图13和图14所示，在像素区域1A和周边电路区域2A中形成p型阱PWL(图11中的步骤S12)。
在步骤S12中，通过使用光刻技术和离子注入方法，在有源区域AcTP和AcL中，诸如硼(B)的p型杂质被引入到半导体基板1S中。由此，在像素区域1A和周边电路区域2A中形成p型阱PWL。p型阱PWL的导电类型是p型，这与作为半导体基板1S的导电类型的n型相反。
随后，如图15和图16所示，经由栅绝缘膜GOX在像素区域1A中形成栅电极Gt，并且经由栅绝缘膜GOX在周边电路区域2A中形成栅电极Glt(图11中的步骤S13)。
在像素区域1A和周边电路区域2A中，通过使半导体基板1S经受热氧化，首先在p型阱PWL的顶表面中形成包含氧化硅膜的栅绝缘膜GOX。可以使用氮化硅膜、氧氮化硅膜等作为栅绝缘膜GOX。作为替代方案，可以使用所谓的高介电膜，诸如通过将氧化镧引入到氧化铪中形成的铪基绝缘膜，即，所具有的介电常数比氮化硅膜的介电常数高的膜。可通过使用例如CVD(化学气相沉积)方法形成这些膜。
可使得像素区域1A中的栅绝缘膜的厚度与周边电路区域2A中的栅绝缘膜的厚度不同。在这种情况下，可通过使得周边电路区域2A中的栅绝缘膜比像素区域1A中的栅绝缘膜薄来提高周边电路的操作速度，通过以下来实现这一点：在像素区域1A和周边电路区域2A中氧化半导体基板1S；之后，去除周边电路区域2A中的氧化物膜；然后在像素区域1A和周边电路区域2A中氧化半导体基板1S。
随后，例如，通过使用CVD方法等，在包含栅绝缘膜GOX的半导体基板1S之上形成多晶硅膜作为导电膜。导电膜然后被图案化。具体而言，在导电膜之上形成光致抗蚀剂膜即抗蚀剂膜(未示出)，然后通过使用光刻技术将其曝光和显影，由此允许光致抗蚀剂膜留在要形成栅电极Gt和Glt的区域中。随后，通过使用抗蚀剂膜作为掩模来蚀刻导电膜和氧化硅膜。由此，经由包含氧化硅膜的栅绝缘膜GOX在像素区域1A中形成包含导电膜的栅电极Gt，并且经由包含氧化硅膜的栅绝缘膜GOX在周边电路区域2A中形成包含导电膜的栅电极Glt。随后，通过灰化等去除抗蚀剂膜。这种包括从抗蚀剂膜形成到其去除的步骤被称为图案化。此时，可以形成例如图2所示的其它晶体管即复位晶体管RST、选择晶体管SEL和放大晶体管AMI的栅电极Gr、栅电极Gs和栅电极Ga。
随后，如图15和图16所示，n型阱NWL在像素区域1A中形成以包含于栅电极Gt的一侧(图15中的左侧)的p型阱PWL中(图11中的步骤S14)。
通过使用例如在栅电极Gt的所述一侧开口的抗蚀剂膜(未示出)作为掩模，n型杂质离子被离子注入。由此，如图15所示，形成包含于p型阱PWL中的n型阱NWL。通过p型阱PWL和n型阱NWL形成光电二极管PD。n型阱NWL的一部分形成为在平面图中与传送晶体管的栅电极Gt重叠。通过由此重叠n型阱NWL的一部分与传送晶体管的栅电极Gt，也可导致n型阱NWL用作传送晶体管的源极区域。
随后，如图15和图16所示，在像素区域1A中，在n型阱NWL的顶表面区域中形成p+型半导体区域PR(图11中的步骤S15)。通过使用例如光刻技术和离子注入方法，p型杂质离子被离子注入到n型阱NWL的顶表面区域中。由此，如图15所示，在n型阱NWL的顶表面区域中形成p+型半导体区域PR。
随后，如图15和图16所示，在周边电路区域2A中，在栅电极Glt的两侧的p型阱PWL中形成n型低浓度半导体区域NM。例如，通过使用其中周边电路区域2A开口的抗蚀剂膜(未示出)和栅电极Glt两者作为掩模，离子注入n型杂质离子。由此，在栅电极Glt的两侧的p型阱PWL中形成n型低浓度半导体区域NM。
随后，如图17和图18所示，在像素区域1A中形成盖帽绝缘膜CAP(图11中的步骤S16)。
首先在栅电极Gt和Glt的侧壁中形成包含绝缘膜的侧壁SW。例如，通过使用CVD方法等在半导体基板1S之上沉积氧化硅膜、氮化硅膜或包含它们的层叠膜作为绝缘膜，然后通过使用RIE(反应离子蚀刻)方法等各向异性蚀刻绝缘膜。由此，包含绝缘膜的侧壁SW可留在栅电极Gt和Glt的侧壁中。
在由此形成侧壁SW之后，在像素区域1A中形成盖帽绝缘膜CAP。通过使用例如CVD方法等在半导体基板1S之上形成氧化硅膜作为绝缘膜，然后绝缘膜被图案化。由此，在像素区域1A中，在栅电极Gt的所述一侧的n型阱NWL和p+型半导体区域PR两者的顶表面区域中形成包含氧化硅膜的盖帽绝缘膜CAP。作为替代方案，可以使用氮化硅膜而不是氧化硅膜作为形成盖帽绝缘膜CAP的绝缘膜。
在上述的流程中，在形成侧壁SW之后形成盖帽绝缘膜CAP和抗反射膜ARF。但是，可在形成侧壁SW时使用在光电二极管PD之上形成的抗蚀剂图案作为掩模通过使用RIE方法进行蚀刻来形成抗反射膜ARF。在这种情况下，盖帽绝缘膜CAP、栅绝缘膜GOX和抗反射膜ARF包含与侧壁SW的材料相同的材料。
随后，如图17和图18所示，在像素区域1A中形成抗反射膜ARF(图11中的步骤S17)。例如，通过CVD方法等在半导体基板1S之上形成氧氮化硅膜作为抗反射膜ARF，然后氧氮化硅膜被图案化。由此，在栅电极Gt的所述一侧的盖帽绝缘膜CAP之上形成抗反射膜ARF。
随后，如图17和图18所示，在像素区域1A中，在栅电极Gt的另一侧(图17中的右侧)的p型阱PWL中形成n型高浓度半导体区域NR(图11中的步骤S18)。通过使用例如抗反射膜ARF和栅电极Gt作为掩模，离子注入n型杂质离子。由此，如图17所示，在传送晶体管TX的栅电极Gt的另一侧(图17中的右侧)的p型阱PWL中形成n型高浓度半导体区域NR。n型高浓度半导体区域NR也是传送晶体管TX的漏极区域，并且也是用作光电二极管PD的浮置扩散FD的半导体区域。
在步骤S18中，优选在周边电路区域2A中在通过栅电极Glt和侧壁SW形成的复合体的两侧的p型阱PWL中形成n型高浓度半导体区域NR。通过使用例如栅电极Glt和侧壁SW作为掩模，n型杂质离子被离子注入。由此，如图18所示，可以形成晶体管LT的源极/漏极区域，即，具有包含n型低浓度半导体区域NM和n型高浓度半导体区域NR两者的LDD结构的源极/漏极区域。
这里，可通过使用步骤S18形成例如图2所示的其它晶体管即复位晶体管RST、选择晶体管SEL和放大晶体管AMI的源极/漏极区域。
当在周边电路区域2A中形成p型MISFET时，可在周边电路区域2A中形成要用作p型MISFET的源极/漏极区域的p型高浓度半导体区域。p型杂质离子例如被离子注入到周边电路区域2A中的未示出p型MISFET的栅电极的两侧的n型阱中。例如，可以使用硼(B)作为p型杂质离子。在这种情况下，硼可被离子注入到有源区域AcG中。
通过上述的步骤，在半导体基板1S的像素区域1A中形成光电二极管PD、传送晶体管TX、以及图17和图18未示出的其它晶体管即复位晶体管RST、选择晶体管SEL和放大晶体管AMI(参见图2)。在半导体基板1S的周边电路区域2A中形成作为MISFET的晶体管LT。
随后，如图17和图18所示，形成硅化物层(图11中的步骤S19)。在周边电路区域2A中的n型高浓度半导体区域NR和栅电极Glt之上形成硅化物层SIL，而不在像素区域1A中的浮置扩散FD之上形成硅化物层SIL。但是，也可在浮置扩散FD之上形成硅化物层。
随后，如图19和图20所示，在像素区域1A和周边电路区域2A中，在半导体基板1S之上形成层间绝缘膜IL1(图11中的步骤S20)。在这种情况下，在像素区域1A中，层间绝缘膜IL1经由抗反射膜ARF和盖帽绝缘膜CAP在半导体基板1S的顶表面之上形成以覆盖光电二极管PD。
例如通过使用TEOS气体作为材料气体的CVD方法在半导体基板1S之上沉积氧化硅膜。之后，如果必要的话，通过使用CMP(化学机械抛光)方法等将层间绝缘膜IL1的顶表面平坦化。
随后，如图19和图20所示，通过将层间绝缘膜IL1图案化，形成接触孔CHfd、CHt1和CHt2。通过贯穿层间绝缘膜IL1到达作为浮置扩散FD和传送晶体管TX的漏极区域的n型高浓度半导体区域NR的接触孔CHfd被形成在n型高浓度半导体区域NR上方。并且，通过贯穿层间绝缘膜IL1到达作为晶体管LT的源极/漏极区域的n型高浓度半导体区域NR的顶表面即在上层部分中形成的硅化物层SIL的接触孔CHt1和CHt2被形成在作为源极/漏极区域的n型高浓度半导体区域NR上方。
在这种情况下，也在传送晶体管TX的栅电极Gt之上形成接触孔。并且，在这种情况下，在例如图2所示的其它晶体管即复位晶体管RST、选择晶体管SEL和放大晶体管AMI的栅电极Gr、栅电极Gs、栅电极Ga和源极/漏极区域之上形成接触孔。
随后，如图19和图20所示，通过在接触孔CHfd、CHt1和CHt2中嵌入导电膜形成插塞Pfd、Pt1和Pt2。
首先在包含接触孔CHfd、CHt1和CHt2中的每一个接触孔的底表面和侧表面的层间绝缘膜IL1之上形成钛/氮化钛膜。钛/氮化钛膜通过包含钛膜和位于钛膜之上的氮化钛膜的层叠膜形成，并且可通过使用例如溅射方法形成。钛/氮化钛膜具有通过其例如防止作为要在后面步骤中嵌入的膜的材料的钨扩散到硅中的所谓的扩散阻挡特性。
然后，钨膜在半导体基板1S的整个主表面之上形成以填充接触孔CHfd、CHt1和CHt2。可通过使用例如CVD方法形成该钨膜。然后，可通过利用例如CMP方法去除在层间绝缘膜IL1之上形成的不必要的钛/氮化钛膜和钨膜，形成插塞Pfd、Pt1和Pt2。
随后，如图21和图22所示，在像素区域1A和周边电路区域2A中，在层间绝缘膜IL1之上形成包含层间绝缘膜IL2至IL4和布线M1至M3的布线层WL1(图12中的步骤S21)。
通过使用例如CVD方法等，在层间绝缘膜IL1之上形成包含诸如例如氧化硅膜、SiOC膜等的低介电常数膜的层间绝缘膜IL2。随后，通过将层间绝缘膜IL2图案化，形成布线沟槽。随后，通过溅射方法等，在包含布线沟槽的内部的层间绝缘膜IL2之上沉积包含钽(Ta)膜和位于Ta膜之上的氮化钽(TaN)膜的层叠膜作为阻挡膜。随后，通过溅射方法等在阻挡膜之上沉积薄铜膜作为籽膜(seedfilm)(未示出)，并且通过电解镀覆方法在籽膜之上沉积铜膜。随后，通过CMP方法等去除层间绝缘膜IL2之上的不必要的阻挡膜、籽层和铜膜。可通过由此在布线沟槽中嵌入阻挡膜、籽膜和铜膜形成布线M1(单镶嵌方法)。
随后，通过CVD方法等在层间绝缘膜IL2之上形成包含诸如例如碳氮化硅(SiCN)膜的绝缘膜的衬里膜LF1，并且通过CVD方法等在衬里膜LF1之上形成包含例如氧化硅膜或低介电常数膜的层间绝缘膜IL3。衬里膜LF1是用于防止包含例如Cu布线的布线M1的扩散的扩散防止膜。衬里膜LF1也是用于保护层间绝缘膜IL2的保护膜。随后，可通过与用于布线M1的方法相同的方法在层间绝缘膜IL3中形成布线M2。
随后，通过CVD方法等在层间绝缘膜IL3之上形成包含诸如例如SiCN膜的绝缘膜的衬里膜LF2，并且通过CVD方法等在衬里膜LF2之上形成包含例如氧化硅膜或低介电常数膜的层间绝缘膜IL4。衬里膜LF2是用于防止包含例如Cu布线的布线M2的扩散的扩散防止膜。衬里膜LF2也是用于保护层间绝缘膜IL3的保护膜。随后，可通过与用于布线M1的方法相同的方法在层间绝缘膜IL4中形成布线M3。
随后，通过CVD方法等在层间绝缘膜IL4之上形成包含诸如例如SiCN膜的绝缘膜的衬里膜LF3，并且通过CVD方法等在衬里膜LF3之上形成包含例如氧化硅膜或低介电常数膜的层间绝缘膜IL5。衬里膜LF3是用于防止包含例如Cu布线的布线M3的扩散的扩散防止膜。衬里膜LF3也是用于保护层间绝缘膜IL4的保护膜。
由此，通过分别在层间绝缘膜IL2至IL5之中的层间绝缘膜IL2至IL4中的每一个中形成的布线M1至M3，形成布线层WL1(参见图22)。当层间绝缘膜IL1至IL5、衬里膜LF1至LF3、抗反射膜ARF和盖帽绝缘膜CAP被统称为绝缘膜部分IF1时，在像素区域1A和周边电路区域2A中，绝缘膜部分IF1在半导体基板1S的主表面之上即在其顶表面之上形成以覆盖光电二极管PD。
在这种情况下，形成绝缘膜部分IF1的步骤包含：形成层间绝缘膜IL1的步骤；和形成其中交替层叠用作第一绝缘层的层间绝缘膜IL2至IL4中的每一个和用作第二绝缘层的衬里膜LF1至LF3中的每一个的层叠绝缘膜的步骤。优选衬里膜LF1至LF3中的每一个包含与层间绝缘膜IL2至IL4中的任一个层间绝缘膜的材料不同的材料。
这里，可以不在所有的层间绝缘膜IL2至IL5中形成布线，例如，如不在层间绝缘膜IL5中形成的那样，并且可通过在层间绝缘膜IL2至IL5中的一些中形成布线来形成布线层WL1。
随后，如图23和图24所示，形成凹形部分CC1(图12中的步骤S22)。
在步骤S22中，在像素区域1A中，在层间绝缘膜IL1至IL5和衬里膜LF1至LF3中形成通过贯穿层间绝缘膜IL1至IL5和衬里膜LF1至LF3到达抗反射膜ARF的凹形部分CC1。凹形部分CC1形成为在平面图中与光电二极管PD的中心CP重叠。当层间绝缘膜IL1至IL5、衬里膜LF1至LF3、抗反射膜ARF和盖帽绝缘膜CAP如上所述被统称为绝缘膜部分IF1时，因此在绝缘膜部分IF1的上表面中在平面图中与光电二极管PD的中心CP重叠的部分中形成凹形部分CC1。
具体而言，首先通过在层间绝缘膜IL5之上涂布抗蚀剂液体来形成抗蚀剂膜RF1，并且形成的抗蚀剂膜RF1被图案化曝光和显影。由此，形成开口OR1，该开口OR1通过贯穿抗蚀剂膜RF1而到达位于光电二极管PD上方的部分中的层间绝缘膜IL5。然后，形成包含其中形成有开口OR1的抗蚀剂膜RF1的抗蚀剂图案RP1。
之后，通过使用抗蚀剂图案RP1作为掩模，蚀刻在抗蚀剂图案RP1的开口OR1的底表面处露出的部分中的层间绝缘膜IL5和位于层间绝缘膜IL5之下的部分中的绝缘膜部分IF1两者。可通过使用例如蚀刻气体的干蚀刻方法来蚀刻绝缘膜部分IF1。由此，形成通过贯穿位于例如光电二极管PD上方的部分中的层间绝缘膜IL5、衬里膜LF3、层间绝缘膜IL4、衬里膜LF2、层间绝缘膜IL3、衬里膜LF1、层间绝缘膜IL2和层间绝缘膜IL1而到达抗反射膜ARF的上表面的凹形部分CC1。作为替代方案，可以形成通过贯穿包含层间绝缘膜IL5、衬里膜LF3、层间绝缘膜IL4、衬里膜LF2、层间绝缘膜IL3、衬里膜LF1和层间绝缘膜IL2的层叠绝缘膜而到达层间绝缘膜IL1的凹形部分CC1。
优选在平面图中在形成光电二极管PD的区域中形成凹形部分CC1。由此，光几乎不照射到平面图中的光电二极管PD的外周上，并由此可减少暗电流。
当布线M1至M3如上所述包含Cu布线时，绝缘膜部分IF1包含衬里膜LF1至LF3。在这种情况下，如果留下位于光电二极管PD上方的部分中的衬里膜LF1至LF3，那么入射光被各自包含与层间绝缘膜IL2至IL5中的每一个层间绝缘膜的材料不同的材料的衬里膜LF1至LF3中的任一个与层间绝缘膜IL2至IL5中的任一个之间的界面反射，由此导致入射光衰减。因此，当不在位于光电二极管PD上方的部分中的绝缘膜部分IF1的上表面中形成凹形部分CC1且绝缘膜部分IF1被留下以用作光学波导时，层间绝缘膜IL1至IL5可被留下，但必须去除位于光电二极管PD上方的部分中的衬里膜LF1至LF3。因此，当形成衬里膜LF1至LF3中的每一个时，执行通过蚀刻去除位于光电二极管PD上方的部分中的衬里膜LF1至LF3中的每一个的步骤，这产生了可增加半导体器件的制造步骤中的步骤数的担心。
另一方面，在第一实施例中，在位于光电二极管PD上方的部分中的绝缘膜部分IF1中形成凹形部分CC1，由此，可在形成凹形部分CC1的步骤中一并去除位于光电二极管PD上方的部分中的衬里膜LF1至LF3。由此，可以减少半导体器件的制造步骤中的步骤数。
虽然没有示出，但然后通过使用例如氧等离子体的灰化来去除抗蚀剂图案RP1。
随后，如图25和图26所示，在层叠基板11S的顶表面之上形成透射膜TF1(图12中的步骤S23)。
如图25和图26所示，首先提供包含例如半导体基板的层叠基板11S，并且通过CVD方法等在层叠基板11S的主表面之上即在其顶表面之上形成包含例如氧化硅膜并且透射可见光的透射膜TF1。可导致透射膜TF1的厚度为例如100至500nm。
随后，如图25和图26所示，在像素区域1A和周边电路区域2A中，其顶表面之上形成有透射膜TF1的层叠基板11S被层叠于层间绝缘膜IL5(图12中的步骤S24)。
如图25和图26所示，在层叠基板11S的顶表面和半导体基板1S的顶表面相互面对的状态下在低温例如在常温将层叠基板11S层叠到半导体基板1S。随后，已层叠了层叠基板11S的半导体基板1S经受退火，即，例如400℃或更低的相对低温的热处理，由此允许增大层叠基板11S的透射膜TF1和半导体基板1S的层间绝缘膜IL5之间的界面中即结合表面中的粘接力。由此，在层叠基板11S的顶表面之上形成的透射膜TF1和在半导体基板1S的顶表面之上形成的层间绝缘膜IL5被结合在一起。即，在层叠基板11S的顶表面之上形成的透射膜TF1和在半导体基板1S的顶表面之上形成的绝缘膜部分IF1被结合在一起。
随后，如图27和图28所示，在像素区域1A和周边电路区域2A中，在透射膜TF1留在半导体基板1S的顶表面之上的状态下，层叠到半导体基板1S的层叠基板11S被去除(图12中的步骤S25)。
具体而言，层叠到半导体基板1S的层叠基板11S可在透射膜TF1留在半导体基板1S的顶表面之上的状态下通过研磨或抛光基板11S而被去除。作为替代方案，包含例如单晶硅的层叠基板11S可通过研磨或抛光基板11S以使得其厚度薄并然后通过使用智能切割(smartcut)方法等剥离减薄的层叠基板11S而被去除。智能切割方法是这样的方法：其中，通过使用离子注入方法将氢原子引入到减薄的层叠基板11S与透射膜TF1之间的界面中，并且进一步通过使用热处理切割硅晶体的键合(bonding)，来剥离层叠基板11S。
由此，透射膜TF1可在层间绝缘膜IL5之上形成以闭合凹形部分CC1。即，用作使入射光透射以进入光电二极管PD的透射膜部分的透射膜TF1在绝缘膜部分IF1之上形成以闭合凹形部分CC1。并且，通过凹形部分CC1与透射膜TF1形成空间SP1。如上所述，在绝缘膜部分IF1的上表面中在平面图中与光电二极管PD的中心CP重叠的部分中形成凹形部分CC1。因此，空间SP1被布置为在平面图中与光电二极管PD的中心CP重叠。
空间SP1是入射光通过其被引导到光电二极管PD的中空光学波导WG1。即，已通过透射膜TF1的光在通过作为中空光学波导WG1的空间SP1之后进入光电二极管PD。因此，已通过透射膜TF1并且进入光学波导WG1的入射光可在不衰减的情况下被引导到光电二极管PD。
随后，如图6所示，在周边电路区域2A中形成通过贯穿透射膜TF1、层间绝缘膜IL5和衬里膜LF3而到达在层间绝缘膜IL4中形成的布线M3的插塞Pt3。并且，在周边电路区域2A中，电极焊盘EP1在透射膜TF1之上形成以与插塞Pt3电耦接。
随后，如图5和图6所示，在像素区域1A和周边电路区域2A中，通过CVD方法等在透射膜TF1之上形成包含例如氮化硅膜的保护膜PF1(图12中的步骤S26)。并且，在周边电路区域2A中，保护膜PF1在透射膜TF1之上形成以覆盖电极焊盘EP1。
随后，如图5所示，在像素区域1A中，在保护膜PF1中在平面图中位于凹形部分CC1上方的部分中形成通过贯穿保护膜PF1而到达透射膜TF1的开口OP1，并且在开口OP1中形成滤色层CF(图12中的步骤S27)。即，在平面图中，在位于凹形部分CC1上方的部分中的透射膜TF1之上，形成滤色层CF。滤色层CF是透射具有诸如例如红色(R)、绿色(G)和蓝色(B)的特定颜色的光并且不透射具有其它颜色的光的膜。
并且，如图6所示，在周边电路区域2A中，在电极焊盘EP1之上的保护膜PF1中形成通过贯穿保护膜PF1而到达电极焊盘EP1的开口OP2。电极焊盘EP1在开口OP2的底部处被露出。
随后，在滤色层CF之上形成其上表面为凸形的微透镜ML(图12中的步骤S28)。微透镜ML是其上表面弯曲的凸透镜并且包含透射光的膜。可例如通过在滤色层CF之上形成透明膜并然后通过将所形成的膜加热和熔融以卷起(rollup)膜的上表面，形成微透镜ML。
可通过上述的步骤制造第一实施例的半导体器件。
<第一实施例的变型的半导体器件及其制造方法>随后，将描述第一实施例的变型。图29和图30是各自示出第一实施例的变型的半导体器件的配置的截面图。图29与图2中的A-A截面对应。图30与图4中的B-B截面对应。
在本变型的半导体器件中，布线M1至M3包含Al布线而不是Cu布线。因此，如图29和图30所示，可以不提供用作用于防止布线M1至M3的扩散的扩散防止膜的衬里膜LF1至LF3(参见图5和图6)。
因此，在层间绝缘膜IL1之上形成包含例如氧化硅膜或低介电常数膜的层间绝缘膜IL2，并且在层间绝缘膜IL2中形成包含例如Al布线的布线M1。在层间绝缘膜IL2之上形成包含例如氧化硅膜或低介电常数膜的层间绝缘膜IL3，并且在层间绝缘膜IL3中形成包含例如Al布线的布线M2。在层间绝缘膜IL3之上形成包含例如氧化硅膜或低介电常数膜的层间绝缘膜IL4，并且在层间绝缘膜IL4中形成包含例如Al布线的布线M3。在层间绝缘膜IL4之上形成包含例如氧化硅膜或低介电常数膜的层间绝缘膜IL5。
由此，通过分别在层间绝缘膜IL2至IL5之中的层间绝缘膜IL2至IL4中的每一个中形成的布线M1至M3，形成布线层WL1(参见图30)。当层间绝缘膜IL1至IL5、抗反射膜ARF和盖帽绝缘膜CAP被统称为绝缘膜部分IF1时，绝缘膜部分IF1在半导体基板1S的主表面之上即在其顶表面之上形成以覆盖光电二极管PD。还在像素区域1A中形成通过贯穿层间绝缘膜IL1至IL5而到达抗反射膜ARF的凹形部分CC1。当层间绝缘膜IL1至IL5、抗反射膜ARF和盖帽绝缘膜CAP被统称为绝缘膜部分IF1时，因此在绝缘膜部分IF1的上表面中在平面图与光电二极管PD的中心CP重叠的部分中形成凹形部分CC1。
在本变型的半导体器件中，其它部分(包含位于层间绝缘膜IL2之下的部分、透射膜TF1和位于透射膜TF1上方的部分)与第一实施例的半导体器件的相同。
图31至图38是各自示出第一实施例的变型的半导体器件的制造步骤的截面图。图31至38的截面图中的每一个与图29中的A-A截面或图30中的B-B截面对应。
在本变型中，与第一实施例类似，在执行图11中的步骤S11至步骤S20的步骤以形成层间绝缘膜IL1之后，在层间绝缘膜IL1之上形成包含层间绝缘膜IL2至IL5和布线M1至M3的布线层WL1(图12中的步骤S21)。
但是，与第一实施例不同，在本变型中不形成衬里膜LF1至LF3。因此，如图31和图32所示，在层间绝缘膜IL1之上形成包含例如氧化硅膜或低介电常数膜的层间绝缘膜IL2，并且在层间绝缘膜IL2中形成包含例如Al布线的布线M1。在层间绝缘膜IL2之上形成包含例如氧化硅膜或低介电常数膜的层间绝缘膜IL3，并且在层间绝缘膜IL3中形成包含例如Al布线的布线M2。在层间绝缘膜IL3之上形成包含例如氧化硅膜或低介电常数膜的层间绝缘膜IL4，并且在层间绝缘膜IL4中形成包含例如Al布线的布线M3。在层间绝缘膜IL4之上形成包含例如氧化硅膜或低介电常数膜的层间绝缘膜IL5。
随后，与第一实施例类似，如图33和图34所示，通过执行图12中的步骤S22形成凹形部分CC1。随后，与第一实施例类似，如图35和图36所示，通过执行图12中的步骤S23在层叠基板11S的顶表面之上形成透射膜TF1。随后，与第一实施例类似，如图35和图36所示，通过执行图12中的步骤S24对层叠基板11S进行层叠。随后，与第一实施例类似，如图37和图38所示，通过执行图12中的步骤S25去除层叠基板11S。随后，如图29和图30所示，可通过执行图12中的步骤S26至步骤S28的步骤制造本变型的半导体器件。
<进入光电二极管的入射光的衰减>随后，将通过与第一比较例和第二比较例的半导体器件的情况相比，描述在通过光学波导之后进入光电二极管PD的入射光的衰减。图39是示出第一比较例的半导体器件的配置的截面图。图40是示出第二比较例的半导体器件的配置的截面图。
在第一比较例的半导体器件中，如图39所示，不在位于光电二极管PD上方的部分中的绝缘膜部分IF1中形成凹形部分CC1(参见图5)。因此，已通过微透镜ML和滤色层CF的光在通过在层间绝缘膜IL1至IL5中形成的光学波导WG101之后进入光电二极管PD。
但是，在第一比较例的半导体器件中，在光学波导WG101内的折射率与光学波导WG101外的折射率之间不存在差异。因此，通过光学波导WG101的光不能限于光学波导WG101内，并且，在已通过滤色层CF的光之中，到达光电二极管PD的光的比率不能增大。因此，进入光电二极管PD的入射光的光量减少，由此不能提高CMOS图像传感器的灵敏度。
在第二比较例的半导体器件中，如图40所示，在位于光电二极管PD上方的部分中的绝缘膜部分IF1中形成凹形部分CC1，但是，由于凹形部分CC1的内部被包含例如氮化硅膜等的绝缘膜IF101填充，因此不形成空间SP1(参见图5)。并且，通过绝缘膜IF101形成光学波导WG102。
在第二比较例的半导体器件中，可以认为导致绝缘膜IF101包含氮化硅膜，所述氮化硅膜具有比各自包含例如氧化硅膜的层间绝缘膜IL1至IL5的折射率大的折射率。即，可以认为使得光学波导WG102内的折射率大于光学波导WG102外的折射率。由此，通过光学波导WG102的光被凹形部分CC1的侧表面反射，由此允许光限于光学波导WG102内。
但是，在第二比较例的半导体器件的制造步骤中，难以在形成凹形部分CC1之后用绝缘膜IF101填充凹形部分CC1的内部。还难以在用绝缘膜IF101填充凹形部分CC1之后通过研磨或抛光膜IF101将层间绝缘膜IL5之上即凹形部分CC1外的绝缘膜IF101平坦化。因此，存在这样的担心：半导体器件的制造步骤中的步骤数或者每个步骤所需要的时间段可增加；由此可增加制造成本。
并且，进入光电二极管PD的入射光在通过包含嵌入凹形部分CC1中的绝缘膜IF101的光学波导WG102的同时被衰减，由此减少进入光电二极管PD的入射光的光量，这导致CMOS图像传感器的灵敏度的降低以及半导体器件的性能的降低。
在包含诸如例如用于单镜头反光照相机的CMOS图像传感器的高度灵敏CMOS图像传感器的半导体器件中，如上面参照图7和图8描述的那样，在平面图中，具有矩形形状的像素的一个边的长度超过1μm，例如，为约2至4μm。在具有其长度大于1μm的一个边的这种大像素中，当形成具有大于例如1μm的宽度的凹形部分CC1且填充其内部时，必须形成具有与凹形部分CC1的深度几乎相同的厚度的绝缘膜IF101。由于如上面参照图5描述的那样凹形部分CC1的深度DP可以为3至5μm，因此必须在形成绝缘膜IF101之后通过研磨或抛光膜IF101去除具有约3至5μm的厚度且位于层间绝缘膜IL5之上的绝缘膜IF101。因此，当像素的一个边的长度超过1μm时，存在这样的担心：半导体器件的制造步骤中的步骤数或者每个步骤所需要的时间段可进一步增加；由此，可进一步增加制造成本。另外，当包含氮化硅膜的绝缘膜IF101被沉积为是厚的时，由于氮化硅膜具有高应力，因此半导体基板1S可翘曲，这也产生半导体基板1S可破裂的问题。
在图39所示的第一比较例中，如上所述，与第一实施例类似，示出布线M1至M3包含Cu布线的情况，并且示出绝缘膜部分IF1除了层间绝缘膜IL1至IL5以外还包含衬里膜LF1至LF3的情况。在这种情况下，如果位于光电二极管PD上方的部分中的衬里膜LF1至LF3被留下，那么入射光被各自包含与层间绝缘膜IL2至IL5中的每一个层间绝缘膜的材料不同的材料的衬里膜LF1至LF3中的任一个与层间绝缘膜IL2至IL5中的任一个之间的界面反射，由此导致入射光衰减。
因此，当不在位于光电二极管PD上方的部分中的绝缘膜部分IF1的上表面中形成凹形部分CC1且绝缘膜部分IF1被留下以用作光学波导时，层间绝缘膜IL1至IL5可被留下，但必须去除位于光电二极管PD上方的部分中的衬里膜LF1至LF3。因此，当形成衬里膜LF1至LF3中的每一个时，执行通过蚀刻去除位于光电二极管PD上方的部分中的衬里膜LF1至LF3中的每一个的步骤，这产生可增加半导体器件的制造步骤中的步骤数的担心。
在上述专利文献1中描述的技术中，提供具有通过氮化硅在透光层中形成的芯部和在平面图中沿芯部的整个外周环状形成的气隙两者的光学波导。但是，在上述专利文献1中描述的技术中，为了减少从包含氮化硅的芯部泄漏的光的量，气隙被设置为具有比芯部的折射率小的折射率的部分，并且，通过使用气隙作为包覆层，形成具有芯部和包覆层两者的光学波导。因此，进入光学波导的光限于芯部中，但是，与光通过中空光学波导的情况相比，光进一步衰减。
<本实施例的主要特征和效果>在第一实施例的半导体器件中，绝缘膜部分IF1在半导体基板1S的主表面之上形成以覆盖光电二极管PD，凹形部分CC1在绝缘膜部分IF1的上表面中在与光电二极管PD的中心CP重叠的部分中形成，并且透射膜TF1在绝缘膜部分IF1之上形成以闭合凹形部分CC1。通过凹形部分CC1和透射膜TF1形成空间SP1，并且空间SP1被布置为在平面图中与光电二极管PD的中心CP重叠。
由此，入射光在通过用作中空光学波导WG1的空间SP1之后，至少进入平面图中的光电二极管PD的中心部分。因此，入射光在通过光学波导的同时不衰减，由此可提高CMOS图像传感器的灵敏度和半导体器件的性能两者。
并且，不必在形成凹形部分CC1之后用绝缘膜填充凹形部分CC1的内部，并且不必在用绝缘膜填充凹形部分CC1之后通过研磨或抛光绝缘膜将层间绝缘膜IL5之上即凹形部分CC1外的绝缘膜平坦化。因此，可以减少半导体器件的制造步骤中的步骤数或每个步骤所需要的时间段；由此可降低制造成本。当像素的一个边的长度超过1μm时，减少半导体器件的制造步骤中的步骤数或每个步骤所需要的时间段的效果进一步增加；并且，降低制造成本的效果进一步增加。
与形成凹形部分CC1并然后用绝缘膜填充凹形部分CC1的内部使得留下空间的情况相比，可进一步减少平面图中的空间的位置及其高度位置的变动。
并且，即使当布线M1至M3包含Cu布线且绝缘膜部分IF1包含衬里膜LF1至LF3时，位于光电二极管PD上方的部分中的衬里膜LF1至LF3也可在形成凹形部分CC1的步骤中被一并去除。由此，可减少半导体器件的制造步骤中的步骤数。并且，入射光不被各自包含与层间绝缘膜IL2至IL5中的每一个层间绝缘膜的材料不同的材料的衬里膜LF1至LF3中的任一个与层间绝缘膜IL2至IL5中的任一个之间的界面反射。因此，可以提高CMOS图像传感器的灵敏度和半导体器件的性能两者。
(第二实施例)在第二实施例中，将描述其中进一步在第一实施例的半导体器件中的凹形部分的侧表面中形成侧壁绝缘膜的例子。
第二实施例的半导体器件的配置和周边电路区域中的元件结构与已参照图1至4和图6描述的第一实施例的半导体器件的相同，并因此将省略其描述。
<像素区域中的元件结构>随后，将描述像素区域中的元件结构。图41是示出第二实施例的半导体器件的配置的截面图。图41与图2中的A-A截面对应。
除了在凹形部分CC1的侧表面中形成侧壁绝缘膜SWF以外，第二实施例中的像素区域中的元件结构与参照图5描述的第一实施例中的像素区域中的元件结构相同。
另一方面，如图41所示，在第二实施例中，在凹形部分CC1的侧表面中形成侧壁绝缘膜SWF。侧壁绝缘膜SWF包含例如氧化硅膜、氮化硅膜、或由氧化硅膜和氮化硅膜形成的层叠膜。由此，当通过中空光学波导WG1的光进入凹形部分CC1的侧表面时，光可被侧壁绝缘膜SWF的顶表面或者被侧壁绝缘膜SWF与凹形部分CC1的侧表面之间的界面反射，由此，通过中空光学波导WG1之后到达光电二极管PD的光的光量可增加。作为替代方案，当侧壁绝缘膜SWF包含层叠膜时，光甚至可以通过层之间的界面被反射，由此到达光电二极管PD的光的光量可增加。因此，可以提高CMOS图像传感器的灵敏度和半导体器件的性能两者。
这里，也可在凹形部分CC1的底表面中形成侧壁绝缘膜SWF。
<半导体器件的制造方法>随后，将描述第二实施例的半导体器件的制造方法。
图42是示出第二实施例的半导体器件的制造步骤的一部分的制造处理流程图。图43至45是各自示出第二实施例的半导体器件的制造步骤的截面图。在第二实施例的半导体器件的制造步骤之中，图42主要示出像素区域1A中的制造步骤。图43至45的截面图中的每一个与图2中的A-A截面或图4中的B-B截面对应。
在第二实施例中，与第一实施例类似，在执行图11中的步骤S11至步骤S20的步骤以形成层间绝缘膜IL1以后，通过执行与图12中的步骤S21相同的步骤在层间绝缘膜IL1之上形成布线层WL1(图42中的步骤S31)。随后，通过执行与图12中的步骤S22相同的步骤形成凹形部分CC1(图42中的步骤S32)。
随后，如图43和图44所示，在像素区域1A和周边电路区域2A中，在凹形部分CC1的侧表面之上以及在层间绝缘膜IL5之上形成侧壁绝缘膜SWF(图42中的步骤S33)。在步骤S33中，通过CVD方法等在凹形部分CC1的侧表面之上以及在层间绝缘膜IL5之上形成包含例如氧化硅膜、氮化硅膜、或由氧化硅膜和氮化硅膜形成的层叠膜的侧壁绝缘膜SWF。
这里，也可在凹形部分CC1的底表面中形成侧壁绝缘膜SWF。
随后，在像素区域1A和周边电路区域2A中，凹形部分CC1外部的侧壁绝缘膜SWF被去除(图42中的步骤S34)。在步骤S34中，如图45所示，在像素区域1A中，例如，通过回蚀(etchingback)侧壁绝缘膜SWF等，凹形部分CC1的外部以及凹形部分CC1的底表面中的侧壁绝缘膜SWF被去除。在执行步骤S34之后获得的周边电路区域2A中的截面结构与图22所示的截面结构相同。
这里，通过用抗蚀剂膜覆盖凹形部分CC1的一部分并且通过回蚀侧壁绝缘膜SWF，侧壁绝缘膜SWF可留在凹形部分CC1的底表面中。
随后，与第一实施例类似，通过执行与图23中的步骤S23相同的步骤，在层叠基板11S的顶表面之上形成透射膜TF1(图42中的步骤S35)。随后，与第一实施例类似，通过执行与图12中的步骤S24相同的步骤，对层叠基板11S进行层叠(图42中的步骤S36)。随后，与第一实施例类似，通过执行与图12中的步骤S25相同的步骤，去除层叠基板11S(图42中的步骤S37)。随后，如图41和图6所示，通过执行与图12中的步骤S26至步骤S28相同的步骤(图42中的步骤S38至步骤S40)，可制造第二实施例的半导体器件。
<本实施例的主要特征和效果>第二实施例的半导体器件具有与第一实施例的半导体器件的特征相同的特征，诸如，例如，空间SP1被布置为在平面图中与光电二极管PD的中心CP重叠的事实，由此第二实施例的半导体器件具有与第一实施例的半导体器件的效果相同的效果。
除此之外，在第二实施例的半导体器件中，在凹形部分CC1的侧表面中形成侧壁绝缘膜SWF。由此，当通过中空光学波导WG1的光进入凹形部分CC1的侧表面时，光可被侧壁绝缘膜SWF的顶表面或者被侧壁绝缘膜SWF与凹形部分CC1的侧表面之间的界面反射，由此，在通过中空光学波导WG1之后到达光电二极管PD的光的光量可增加。作为替代方案，当侧壁绝缘膜SWF包含层叠膜时，光甚至可以通过层之间的界面被反射，由此到达光电二极管PD的光的光量可增加。因此，与第一实施例相比，可进一步提高CMOS图像传感器的灵敏度和半导体器件的性能。
(第三实施例)在第一实施例中，已描述了这样的例子：其中，通过层叠其上形成有用于闭合凹形部分的透射膜的层叠基板使得结合透射膜，并然后通过在留下透射膜的状态下去除层叠基板，来闭合凹形部分。另一方面，将在第三实施例中描述通过粘接其中形成有微透镜和滤色层的支撑基板来闭合凹形部分的例子。
第三实施例的半导体器件的配置与参照图1至4描述的第一实施例的半导体器件的配置相同，并由此将省略其描述。
<像素区域和周边电路中的元件结构>随后，将描述像素区域和周边电路区域中的每一个中的元件结构。图46和图47是各自示出第三实施例的半导体器件的配置的截面图。图46与图2中的A-A截面对应。图47与图4中的B-B截面对应。
除了位于层间绝缘膜IL5上方的部分以外，第三实施例中的像素区域和周边电路中的每一个中的元件结构与参照图5和图6描述的第一实施例的半导体器件中的像素区域和周边电路区域中的每一个中的元件结构相同。
另一方面，如图46所示，在第三实施例中，在像素区域1A和周边电路区域2A中，在不形成透射膜TF1(参见图5和图6)的情况下直接在层间绝缘膜IL5之上形成保护膜PF1。
这里，当层间绝缘膜IL1至IL5、衬里膜LF1至LF3、抗反射膜ARF和盖帽绝缘膜CAP被统称为绝缘膜部分IF1时，绝缘膜部分IF1在半导体基板1S的主表面之上即在其顶表面之上形成以覆盖光电二极管PD。在像素区域1A中，在绝缘膜部分IF1的上表面中在平面图中与光电二极管PD的中心CP重叠的部分中形成凹形部分CC1。
在周边电路区域2A中，形成通过贯穿层间绝缘膜IL5和衬里膜LF3而到达布线M3的插塞Pt3。并且，在周边电路区域2A中，在层间绝缘膜IL5之上形成电极焊盘EP1，并且电极焊盘EP1与插塞Pt3电耦接。
在像素区域1A中，在保护膜PF1之上形成滤色层CF。在进入光电二极管PD的入射光之中，滤色层CF透射具有特定颜色的光。滤色层CF是在保护膜PF1之上即在绝缘膜部分IF1之上形成以闭合凹形部分CC1的透射膜部分。通过凹形部分CC1和滤色层CF形成中空空间SP1。如上所述，在绝缘膜部分IF1的上表面中在平面图中与光电二极管PD的中心CP重叠的部分中形成凹形部分CC1。因此，空间SP1被布置为在平面图中与光电二极管PD的中心CP重叠。
在周边电路区域2A中，保护膜PF1在层间绝缘膜IL5之上形成以覆盖电极焊盘EP1。在电极焊盘EP1之上的保护膜PF1中形成通过贯穿保护膜PF1而到达电极焊盘EP1的开口OP2，并且电极焊盘EP1在开口OP2的底部处被露出。
在像素区域1A中，在位于凹形部分CC1上方的部分中的滤色层CF之上形成其上表面为凸形的微透镜ML。并且，透明支撑基板21S在滤色层CF之上形成以覆盖微透镜ML。
<半导体器件的制造方法>随后，将描述第三实施例的半导体器件的制造方法。
图48是示出第三实施例的半导体器件的制造步骤的一部分的制造处理流程图。图49至51是各自示出第三实施例的半导体器件的制造步骤的截面图。在第三实施例的半导体器件的制造步骤之中，图48主要示出像素区域1A中的制造步骤。图49至51的截面图中的每一个与图46中的A-A截面或图47中的B-B截面对应。
在第三实施例中，与第一实施例类似，在执行图11中的步骤S11至步骤S20的步骤以形成层间绝缘膜IL1之后，通过执行与图12中的步骤S21相同的步骤，在层间绝缘膜IL1之上形成布线层WL1(参见图22)(图48中的步骤S41)。
随后，如图50所示，在周边电路区域2A中形成通过贯穿层间绝缘膜IL5和衬里膜LF3而到达布线M3的插塞Pt3。并且，在周边电路区域2A中，电极焊盘EP1在层间绝缘膜IL5之上形成以与插塞Pt3电耦接。
随后，如图49和图50所示，在像素区域1A和周边电路区域2A中，通过CVD方法等在层间绝缘膜IL5之上形成包含例如氧化硅膜的保护膜PF1(图48中的步骤S42)。并且，在周边电路区域2A中，保护膜PF1在层间绝缘膜IL5之上形成以覆盖电极焊盘EP1。
随后，如图51所示，形成凹形部分CC1(图48中的步骤S43)。在步骤S43中，在像素区域1A中形成通过贯穿保护膜PF1、层间绝缘膜IL1至IL5和衬里膜LF1至LF3而到达抗反射膜ARF的凹形部分CC1。凹形部分CC1形成为在平面图中与光电二极管PD的中心CP重叠。当层间绝缘膜IL1至IL5、衬里膜LF1至LF3、抗反射膜ARF和盖帽绝缘膜CAP如上所述被统称为绝缘膜部分IF1时，因此在绝缘膜部分IF1的上表面中在平面图中与光电二极管PD的中心CP重叠的部分中形成凹形部分CC1。可使得形成凹形部分CC1的具体步骤与图12中的步骤S22相同。
随后，如图46所示，在支撑基板21S的顶表面侧形成微透镜ML(图48中的步骤S44)。如图46所示，首先提供包含例如透明玻璃基板等的支撑基板21S，并且在支撑基板21S的主表面侧即在其顶表面侧形成微透镜ML。随后，如图46所示，滤色层CF在支撑基板21S的顶表面之上形成以覆盖微透镜ML(图48中的步骤S45)。
随后，如图46所示，在像素区域1A中，其顶表面之上形成有微透镜ML和滤色层CF的支撑基板21S被粘接于保护膜PF1(图48中的步骤S46)。如图46所示，在支撑基板21S的顶表面和半导体基板1S的顶表面相互面对并且微透镜ML和凹形部分CC1相互面对的状态下，支撑基板21S被粘接于半导体基板1S。由此，在支撑基板21S的顶表面之上形成以覆盖微透镜ML的滤色层CF和在半导体基板1S的顶表面之上形成的保护膜PF1被相互粘接。即，在支撑基板21S的顶表面之上形成以覆盖微透镜ML的滤色层CF和在半导体基板1S的顶表面之上形成的绝缘膜部分IF1被相互粘接。
在这种情况下，用作透射膜部分的滤色层在层间绝缘膜IL5之上形成以闭合凹形部分CC1。即，用作透射进入光电二极管PD的入射光的透射膜部分的滤色层CF在绝缘膜部分IF1之上形成以闭合凹形部分CC1。并且，通过凹形部分CC1和滤色层CF形成空间SP1。如上所述，在绝缘膜部分IF1的上表面中在平面图中与光电二极管PD的中心CP重叠的部分中形成凹形部分CC1。因此，空间SP1被布置为在平面图中与光电二极管PD的中心CP重叠。
在绝缘膜部分IF1之上形成包含滤色层CF的透射膜部分，并且在位于凹形部分CC1上方的部分中的滤色层CF之上形成微透镜ML。
与第一实施例类似，可在滤色层CF和微透镜ML留在半导体基板1S的顶表面之上的状态下去除已粘接于半导体基板1S的支撑基板21S。
另一方面，在支撑基板21S的一部分(当支撑基板21S粘接于半导体基板1S时，所述部分在平面图中位于周边电路区域2A中)中，例如，形成开口等。因此，在周边电路区域2A中，支撑基板21S不粘接于在保护膜PF1的开口OP2的底部处露出的电极焊盘EP1和保护膜PF1两者。由此，如图46和图47所示，可制造第三实施例的半导体器件。
<本实施例的主要特征和效果>第三实施例的半导体器件具有与第一实施例的半导体器件的特征相同的特征，诸如，例如，空间SP1被布置为在平面图中与光电二极管PD的中心CP重叠的事实，由此第三实施例的半导体器件具有与第一实施例的半导体器件的效果相同的效果。
除此之外，在第三实施例的半导体器件中，通过粘接其中形成有微透镜ML和滤色层CF的支撑基板21S，闭合凹形部分CC1。由此，当凹形部分CC1闭合时，可维持通过支撑基板21S闭合凹形部分CC1的状态，由此，与具有在半导体器件的制造期间仅通过透射膜TF1闭合凹形部分CC1的状态的第一实施例相比，可进一步容易地闭合凹形部分CC1。
以上已基于优选实施例具体描述了本发明的发明人作出的发明，但本发明不应限于实施例，并且，不用说，在不背离本发明的要旨的范围内，可对本发明作出各种修改。
Claims (17)
1.一种半导体器件，包括：
半导体基板；
光电转换元件，在半导体基板的第一主表面中形成，并且接收入射光以转换成电荷；
绝缘膜部分，在半导体基板的第一主表面之上形成以覆盖光电转换元件；
凹形部分，在平面图中与光电转换元件的中心重叠的部分中的绝缘膜部分的上表面中形成；以及
透射膜部分，在绝缘膜部分之上形成以闭合凹形部分并且使入射光透射，
其中，通过凹形部分和透射膜部分形成空间，以及
其中，所述空间被布置为在平面图中与光电转换元件的中心重叠。
2.根据权利要求1所述的半导体器件，
其中，在平面图中，凹形部分在形成光电转换元件的区域中形成。
3.根据权利要求1所述的半导体器件，包含：
滤色层，在位于凹形部分上方的部分中的透射膜部分之上形成；以及
微透镜，在滤色层之上形成。
4.根据权利要求1所述的半导体器件，
其中，透射膜部分包含氧化硅膜。
5.根据权利要求1所述的半导体器件，包含在凹形部分的侧表面中形成的侧壁绝缘膜。
6.根据权利要求5所述的半导体器件，
其中，侧壁绝缘膜包含氧化硅膜或氮化硅膜。
7.根据权利要求1所述的半导体器件，
其中，绝缘膜部分包含：
层间绝缘膜，在半导体基板的第一主表面之上形成以覆盖光电转换元件；以及
层叠绝缘膜，在所述层叠绝缘膜中，在层间绝缘膜之上交替层叠多个第一绝缘层中的每一个和多个第二绝缘层中的每一个，以及
其中，第二绝缘层中的每一个包含与第一绝缘层中的每一个的材料不同的材料，
其中，凹形部分通过贯穿层叠绝缘膜而到达层间绝缘膜，以及
其中，通过在第一绝缘层的一些中形成的布线来形成布线层。
8.根据权利要求1所述的半导体器件，
其中，透射膜部分是滤色层，以及
其中，半导体器件还具有在位于凹形部分上方的部分中的滤色层之上形成的微透镜。
9.一种半导体器件的制造方法，包括以下步骤：
(a)在半导体基板的第一主表面之上形成用于接收入射光以转换成电荷的光电转换元件；
(b)在半导体基板的第一主表面之上形成绝缘膜部分以覆盖光电转换元件；
(c)在平面图中与光电转换元件的中心重叠的部分中的绝缘膜部分的上表面之上形成凹形部分；以及
(d)在绝缘膜部分之上形成使入射光透射的透射膜部分以闭合凹形部分，
其中，在步骤(d)中，通过凹形部分和透射膜部分形成空间，以及
其中，所述空间被布置为在平面图中与光电转换元件的中心重叠。
10.根据权利要求9所述的半导体器件的制造方法，
其中，步骤(d)包括以下步骤：
(d1)在层叠基板的第二主表面之上形成透射膜部分；
(d2)通过在层叠基板的第二主表面与半导体基板的第一主表面相互面对的状态中将层叠基板层叠于半导体基板，来将透射膜部分与绝缘膜部分结合在一起；以及
(d3)在透射膜部分留在半导体基板的第一主表面之上的状态中去除被层叠于半导体基板的层叠基板。
11.根据权利要求9所述的半导体器件的制造方法，
其中，在步骤(c)中，在平面图中，在形成光电转换元件的区域中形成凹形部分。
12.根据权利要求9所述的半导体器件的制造方法，包括以下步骤：
(e)在位于凹形部分上方的部分中的透射膜部分之上形成滤色层；以及
(f)在滤色层之上形成微透镜。
13.根据权利要求9所述的半导体器件的制造方法，
其中，在步骤(d)中，形成包含氧化硅膜的透射膜部分。
14.根据权利要求9所述的半导体器件的制造方法，包括以下步骤：
(g)在步骤(d)之前，在凹形部分的侧表面之上形成侧壁绝缘膜。
15.根据权利要求14所述的半导体器件的制造方法，
其中，在步骤(g)中，形成包含氧化硅膜或氮化硅膜的侧壁绝缘膜。
16.根据权利要求9所述的半导体器件的制造方法，
其中，步骤(b)包括以下步骤：
(b1)在半导体基板的第一主表面之上形成层间绝缘膜以覆盖光电转换元件；以及
(b2)在层间绝缘膜之上形成层叠绝缘膜，在所述层叠绝缘膜中，交替层叠多个第一绝缘层中的每一个和多个第二绝缘层中的每一个，
其中，第二绝缘层中的每一个包含与第一绝缘层中的每一个的材料不同的材料，
其中，在步骤(c)中，形成通过贯穿层叠绝缘膜而到达层间绝缘膜的凹形部分，以及
其中，在步骤(b2)中，通过在第一绝缘层的一些中形成布线，来形成布线层。
17.根据权利要求9所述的半导体器件的制造方法，
其中，步骤(d)包括以下步骤：
(d4)在支撑基板的第三主表面侧形成微透镜；
(d5)在支撑基板的第三主表面之上形成用作透射膜部分的滤色层，以覆盖微透镜；以及
(d6)通过在平面图中在支撑基板的第三主表面与半导体基板的第一主表面相互面对且微透镜与凹形部分相互面对的状态下将支撑基板粘接于半导体基板，将形成为覆盖微透镜的滤色层与绝缘膜部分粘接在一起。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014109583A JP6235412B2 (ja) | 2014-05-27 | 2014-05-27 | 半導体装置およびその製造方法 |
| JP2014-109583 | 2014-05-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105280751A true CN105280751A (zh) | 2016-01-27 |
Family
ID=54702714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510278644.1A Pending CN105280751A (zh) | 2014-05-27 | 2015-05-27 | 半导体器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20150349015A1 (zh) |
| JP (1) | JP6235412B2 (zh) |
| CN (1) | CN105280751A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107689381A (zh) * | 2016-08-04 | 2018-02-13 | 力晶科技股份有限公司 | 影像感测器及其制作方法 |
| CN113764439A (zh) * | 2021-09-08 | 2021-12-07 | 京东方科技集团股份有限公司 | 光电子集成基板及其制作方法、光电子集成电路 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6173259B2 (ja) | 2014-06-02 | 2017-08-02 | キヤノン株式会社 | 光電変換装置および撮像システム |
| JP6444066B2 (ja) | 2014-06-02 | 2018-12-26 | キヤノン株式会社 | 光電変換装置および撮像システム |
| JP6556511B2 (ja) * | 2015-06-17 | 2019-08-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN106407881B (zh) * | 2015-07-29 | 2020-07-31 | 财团法人工业技术研究院 | 生物辨识装置及方法与穿戴式载体 |
| JP2017069553A (ja) | 2015-09-30 | 2017-04-06 | キヤノン株式会社 | 固体撮像装置、その製造方法及びカメラ |
| JP6744748B2 (ja) | 2016-04-06 | 2020-08-19 | キヤノン株式会社 | 固体撮像装置及びその製造方法 |
| JP6667431B2 (ja) | 2016-12-27 | 2020-03-18 | キヤノン株式会社 | 撮像装置、撮像システム |
| JP6664353B2 (ja) | 2017-07-11 | 2020-03-13 | キヤノン株式会社 | 光電変換装置、光電変換装置を備えた機器、光電変換装置の製造方法 |
| TWI646678B (zh) * | 2017-12-07 | 2019-01-01 | 晶相光電股份有限公司 | 影像感測裝置 |
| KR102651181B1 (ko) * | 2017-12-26 | 2024-03-26 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 촬상 소자 및 촬상 장치 |
| US11121162B2 (en) * | 2019-05-07 | 2021-09-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light pipe structure with high quantum efficiency |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340498A (ja) * | 2004-05-27 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 固体撮像素子 |
| CN101606243A (zh) * | 2006-11-17 | 2009-12-16 | 德萨拉北美公司 | 在利用光学堆栈的相机系统中减小内部噪声的结构及方法 |
| KR20120003182A (ko) * | 2010-07-02 | 2012-01-10 | 한국전자통신연구원 | 이미지 센서 및 그의 제조방법 |
| CN103229498A (zh) * | 2010-11-29 | 2013-07-31 | 株式会社尼康 | 摄像元件及摄像装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003282851A (ja) * | 2002-03-27 | 2003-10-03 | Sony Corp | 固体撮像装置の製造方法 |
| WO2004027875A1 (ja) * | 2002-09-20 | 2004-04-01 | Sony Corporation | 固体撮像装置及びその製造方法 |
| KR20110015473A (ko) * | 2002-12-13 | 2011-02-15 | 소니 주식회사 | 고체 촬상 소자 및 그 제조방법 |
| US7119319B2 (en) * | 2004-04-08 | 2006-10-10 | Canon Kabushiki Kaisha | Solid-state image sensing element and its design support method, and image sensing device |
| JP4822683B2 (ja) * | 2004-10-08 | 2011-11-24 | パナソニック株式会社 | 固体撮像装置およびその製造方法 |
| KR100807214B1 (ko) * | 2005-02-14 | 2008-03-03 | 삼성전자주식회사 | 향상된 감도를 갖는 이미지 센서 및 그 제조 방법 |
| US7524690B2 (en) * | 2006-08-10 | 2009-04-28 | United Microelectronics Corp. | Image sensor with a waveguide tube and a related fabrication method |
| JP2008210975A (ja) * | 2007-02-26 | 2008-09-11 | Sony Corp | 固体撮像装置及びその製造方法 |
| JP2011023409A (ja) * | 2009-07-13 | 2011-02-03 | Panasonic Corp | 固体撮像装置 |
| JP2012038986A (ja) * | 2010-08-10 | 2012-02-23 | Sony Corp | 固体撮像装置とその製造方法、並びに電子機器 |
| JP2012146797A (ja) * | 2011-01-11 | 2012-08-02 | Fujifilm Corp | 固体撮像素子及びその製造方法 |
| JP2012186364A (ja) * | 2011-03-07 | 2012-09-27 | Panasonic Corp | 固体撮像体装置及びその製造方法 |
| US20120267741A1 (en) * | 2011-04-21 | 2012-10-25 | Panasonic Corporation | Solid-state imaging device and method for manufacturing the same |
| US20130010165A1 (en) * | 2011-07-05 | 2013-01-10 | United Microelectronics Corp. | Optical micro structure, method for fabricating the same and applications thereof |
| US9041153B2 (en) * | 2011-09-29 | 2015-05-26 | Broadcom Corporation | MIM capacitor having a local interconnect metal electrode and related structure |
-
2014
- 2014-05-27 JP JP2014109583A patent/JP6235412B2/ja not_active Expired - Fee Related
-
2015
- 2015-05-14 US US14/712,898 patent/US20150349015A1/en not_active Abandoned
- 2015-05-27 CN CN201510278644.1A patent/CN105280751A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340498A (ja) * | 2004-05-27 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 固体撮像素子 |
| CN101606243A (zh) * | 2006-11-17 | 2009-12-16 | 德萨拉北美公司 | 在利用光学堆栈的相机系统中减小内部噪声的结构及方法 |
| KR20120003182A (ko) * | 2010-07-02 | 2012-01-10 | 한국전자통신연구원 | 이미지 센서 및 그의 제조방법 |
| CN103229498A (zh) * | 2010-11-29 | 2013-07-31 | 株式会社尼康 | 摄像元件及摄像装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107689381A (zh) * | 2016-08-04 | 2018-02-13 | 力晶科技股份有限公司 | 影像感测器及其制作方法 |
| CN113764439A (zh) * | 2021-09-08 | 2021-12-07 | 京东方科技集团股份有限公司 | 光电子集成基板及其制作方法、光电子集成电路 |
| CN113764439B (zh) * | 2021-09-08 | 2024-02-20 | 京东方科技集团股份有限公司 | 光电子集成基板及其制作方法、光电子集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015225939A (ja) | 2015-12-14 |
| US20150349015A1 (en) | 2015-12-03 |
| JP6235412B2 (ja) | 2017-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105280751A (zh) | 半导体器件及其制造方法 | |
| US10249674B2 (en) | Semiconductor device and electronic apparatus including a semiconductor device having bonded sensor and logic substrates | |
| US9666624B2 (en) | Mechanisms for forming image-sensor device with deep-trench isolation structure | |
| US8941204B2 (en) | Apparatus and method for reducing cross talk in image sensors | |
| CN105023928B (zh) | 形成具有嵌入的滤色器的背照式图像传感器的方法和装置 | |
| TWI323035B (en) | Backside illuminated image sensor | |
| US9257326B2 (en) | Method of making backside illuminated image sensors | |
| JP5358130B2 (ja) | 裏面照射イメージセンサ | |
| US8003428B2 (en) | Method of forming an inverted lens in a semiconductor structure | |
| CN102637712B (zh) | 半导体装置及其制造方法 | |
| US20130134536A1 (en) | Solid-state imaging device and method of manufacturing the solid-state imaging device | |
| US20070246745A1 (en) | Complementary metal oxide semiconductor image sensor and method for fabricating the same | |
| CN102637705B (zh) | 半导体器件制造方法 | |
| KR20150033606A (ko) | 고체 촬상 소자, 고체 촬상 소자의 제조 방법, 및, 전자기기 | |
| TW201906189A (zh) | 光感測裝置 | |
| KR20080015643A (ko) | 내부 렌즈들을 구비하는 이미지 센서 및 그 제조방법 | |
| KR20090034429A (ko) | 이미지 센서 및 그 제조방법 | |
| CN101281917A (zh) | 集成电路 | |
| TWI771875B (zh) | 影像感測裝置以及其製造方法 | |
| KR20090068808A (ko) | 이미지 센서 및 그 제조 방법 | |
| US7667749B2 (en) | Image sensor having a partial light-shielding layer and method for fabricating the same | |
| CN105374835A (zh) | 半导体器件及其制造方法 | |
| KR20080013566A (ko) | 이미지 센서 및 그 형성 방법 | |
| KR20080083479A (ko) | 반도체 소자의 제조방법 | |
| KR100667650B1 (ko) | 이미지 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160127 |