[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN105051706B - 用于具有pcie协议栈的低功率phy的操作的设备、方法和系统 - Google Patents

用于具有pcie协议栈的低功率phy的操作的设备、方法和系统 Download PDF

Info

Publication number
CN105051706B
CN105051706B CN201380074810.5A CN201380074810A CN105051706B CN 105051706 B CN105051706 B CN 105051706B CN 201380074810 A CN201380074810 A CN 201380074810A CN 105051706 B CN105051706 B CN 105051706B
Authority
CN
China
Prior art keywords
state
interface
conversion circuit
signal
physical layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380074810.5A
Other languages
English (en)
Other versions
CN105051706A (zh
Inventor
C·G·波尔
S·W·里姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105051706A publication Critical patent/CN105051706A/zh
Application granted granted Critical
Publication of CN105051706B publication Critical patent/CN105051706B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)
  • Power Sources (AREA)

Abstract

一种用于促进PCIeTM通信协议的协议栈和低功率通信标准的PHY层之间的通信的转换电路。在实施例中，转换电路包括用于在两个或多个PHY接口标准之间不同地转换信令的逻辑。一个或多个PHY接口标准可包括快速PCI(PIPE)规范的PHY接口和相对低功率通信协议的标准。在另一实施例中，低功率通信标准是参考M‑PHY模块接口(RMMI)规范。

Description

用于具有PCIE协议栈的低功率PHY的操作的设备、方法和系统
背景
1.技术领域
本文所讨论的实施例一般涉及互连技术。
2.背景技术
为了提供系统内的不同设备之间的通信，使用一些类型的互连机制。根据系统实现，各种各样的此类互连是可能的。通常为了实现两个设备彼此通信，它们共享共同的通信协议。
用于计算机系统中的设备之间的通信的一个典型协议是根据基于快速PCI TM规范基础规范版本3.0(2010年11月18日发布)(在下文中称为PCIe TM规范)的链路的快速外围部件互连(快速PCI TM(PCIeTM))通信协议。该通信协议是加载/存储输入/输出(IO)互连系统的一个示例。根据该协议以非常高的速度串行地执行设备之间的通信。为了在不考虑功率效率的情况下实现最大性能，开发了有关该协议的各种参数，因为PCIeTM通信协议是在台式计算机的情况下开发的。因此，其许多特征不按比例缩小成可包括在移动系统中的较低功率解决方案。
为设备设计了各种其他通信协议，以使用比根据PCIe的通信所需的功率电平低的功率电平交换信息。随着历代计算和联网技术变得对功率效率的渐进性改善越来越敏感，对整合设备内和/之间的通信的低功率解决方案的需求与日俱增。
附图说明
以解说方式且非限定地在如下附图中示出本发明的多个实施例，在附图中：
图1是示出了根据实施例的用于交换数据分组的设备的要素的框图。
图2是示出了根据实施例的用于与物理(PHY)层电路通信的方法的要素的流程图。
图3是示出了根据实施例的用于处理数据分组的设备的要素的框图。
图4是示出了根据实施例的PHY层接口信号转换的要素的表格。
图5是示出了根据实施例的PHY层接口信号转换的要素的状态图。
图6示出了根据实施例的PHY层的功率状态转换的状态图。
图7A是示出了根据实施例的用于生成电空闲控制信号的操作的状态图。
图7B是示出了根据实施例的用于生成电气空闲控制信号的电路的要素的框图。
图7C是示出了根据实施例的生成电气空闲控制信号的时序图。
图8是示出了根据一个实施例的计算机系统的要素的框图。
详细描述
本文所讨论的各种实施例提供了呈现例如尤其适用于移动设备(包括平板计算机、蜂窝电话(诸如，智能电话)、电子阅读器、UltrabooksTM等等)的低功率操作特性的输入/输出(10)互连架构。
在各个实施例中，给定通信协议的协议栈可用于不同通信协议的物理(PHY)单元、或与给定通信协议的PHY单元不同的至少PHY单元。PHY单元可包括逻辑层和提供在互连(诸如，联网两个设备或替代地连接两个单独的半导体管芯的链路)上的信息信号的实际、物理通信的物理或电气层。这种半导体管芯可在单个集成电路(IC)封装或例如经由电路板布线、迹线等等耦合的单独的封装中。此外，PHY单元执行数据分组的组帧/解帧，执行链路训练和初始化，和处理数据分组以用于在物理互连上传递/从物理互连接收等等。
虽然不同的实现是可能的，但是在一个实施例中，协议堆栈可以是基于常规个人计算机(PC)的通信协议，诸如根据诸如快速PCI TM基础规范版本3.0(2010年11月18日发布)、应用了协议扩展的进一步版本、或另一此类协议的PCITM规范的PCIeTM通信协议(在下文中称为PCI eTM规范)，但PHY单元不是根据这种PCIeTM通信协议。该PHY单元可与为了实现低功率操作的目的专门设计的转换电路接口对接(interface)以允许将常规PCIeTM上协议栈与该低功率PHY电路整合。以这种方式，支持PCIeTM通信协议的特征的硬件的宽泛传统基础可被充分利用以易于并入以低功率操作的便携式和其他非基于PC的因素。虽然本发明的范围不限于此，但在一个实施例中，该PHY单元可以是根据移动平台改装的PHY单元，诸如，根据移动行业处理器接口(MIPI)联盟(是为移动计算设备制定标准的团体)的M-PHY规范版本1.00.00-2011年2月8日(MIPI委员会2011年4月28日批准)(在下文中称为MIPI规范)的所谓的M-PHY。然而，可使用诸如根据其他低功率规范的诸如用于将多管芯封装中的各个管芯耦合到一起的其他低功率PHY单元、或定制的低功率解决方案。如本文所使用的术语“低功率”意味着处于低于常规PC系统的功耗水平，并且可适用于各个各样的移动可便携式设备。作为示例，“低功率”可以是消耗比常规PCIeTM PHY单元少的功率的PHY单元。
以这种方式，通过将传统PCIeTM协议栈的特征与不同类型的PHY单元汇聚，已开发用于PCIeTM的传统部件的广泛再利用可被充分利用，以并入移动或其他便携的或低功率平台。同样地，实施例可以是与具有大传统基础的普遍存在的PCIeTM架构兼容的软件。此外，实施例还可实现移动设计的PHY(例如，M-PHY)的直接PHY再利用。以这种方式，可采用传送的有效功率/比特，连同对电磁接口/射频接口(EMI/RFI)友好的方法，实现低活动和空闲功率，因为在PHY可以在不干扰相关联的无线电的时钟速率下进行操作(由于PHY的时钟频率的谐波不干扰典型无线电解决方案所进行操作的常见无线电频率(例如，1.8,1.9,2.4千兆赫兹(GHz)或其他此类无线电频率))。作为替代或附加，根据一个实施例的片上系统(SoC)可作为在第一IC中实现并且可直接或间接耦合至包括无线电解决方案的第二IC的根联合体进行操作，第二IC可包括多个无线通信设备中的一个或多个设备。这种设备可从诸如根据BluetoothTM规范的低功率短距离通信系统、局域无线通信(诸如，根据给定的电气和电子工程师协会(IEEE)802.11标准的所谓的WiFiTM系统)到较高功率的无线系统(诸如给定的蜂窝通信协议(诸如，3G or 4G通信协议))的范围内。
图1示出了根据实施例的用于交换数据分组的设备的要素。设备100可包括在一个或多个半导体部件(诸如，集成电路(IC))内的软件、固件和/或硬件以提供设备100和与之耦合的另一设备(未示出)之间的数据通信的处理。在实施例中，设备100包括供设备100经由耦合至设备100的链路140参与低功率通信的PHY 130。在一个或多个方面，与低功率PHY层130的通信可能需要比用于PCIeTM通信的与PHY通信低的功率量。作为说明而非限制，PHY层130可用于根据与PCIeTM通信协议不同的规范的通信，其中此类通信用于设备100与MIPI(或其他)低功率设备交换信息。
设备100可进一步包括协议栈逻辑，例如包括用于经由转换电路110与PHY层130交换通信的PCIe协议栈150。在说明实施例中，PHY单元130和PCIe协议堆栈150可进行操作以根据低功率通信标准不同地处理经由链路140交换的分组。互连140可包括将设备100与另一设备或部件耦合的物理链路。
由PCIe协议栈150执行的分组处理可根据一种或多种传统PCIeTM分组处理技术。可根据具体实现细节改变的用于实现传统PCIeTM分组处理技术的PCIe协议栈150的特定机制是在本文献的范围之外并且可不限于某些实施例。
作为说明而非限制，PCIeTM栈150的多个部分可包括不同地提供用于实现PCIeTM通信的至少一些功能的事务层154、数据链路层152和/或介质访问控制(MAC)层120。例如，事务层154可在高级软件160(例如，OS)下进行操作以至少部分地生成事务层分组(TLP)，事务层分组(TLP)可以是在时间上间隔的基于请求或响应的分组，从而允许链路携载其他通信量(traffic)同时目标设备收集用于响应的数据。在实施例中，事务层154可进一步处理基于信用的流量控制。在这方面，事务层154的一个职责可以是分组(即，事务层分组(TLP))的组装和分解，以及处理基于信用的流量控制。
然后，链路层152可对由事务层154生成的TCP排序并且确保两个端点之间的可靠TLP传递(包括处理错误检验)和确认处理。因此，链路层152可充当事务层154和PHY层130之间的一个中间阶段，并且提供用于通过链路在两个部件之间交换TLP的可靠机制。链路层152的一侧可接受由事务层154组装的TLP，应用标识符，计算并应用错误检测代码，例如，循环恢复代码(CRC)，以及向PHY层130发送经修改的TLP。
在实施例中，MAC层120与链路层152交换此类分组并且执行用于其MAC处理的一个或多个操作。由MAC层120执行的分组处理可包括，例如，一个或多个加扰/去扰处理、条带化/去条带化处理、逐条去偏斜处理等等。在某些实施例中，MAC层120可替代地是链路层152的部件。由MAC层120处理的分组可以是PHY层130要从设备100经由互连140发送的通信的基础。作为附加或替代，PHY层130经由互连140所接收的通信可导致MAC层120的其他分组处理。
在一个实施例中，由PHY层130表示的物理层将分组物理地传输至外部设备。这种物理层可包括用于准备供发射的输出信息的发射部分和用于在将其传递给链路层152之前识别和准备所接收的信息的接收机部分。被串行化并且传输至外部设备的符号可被提供给发射机。来自外部设备的串行化符号被提供给接收机，并且接收机将所接收的信号转换成位流。位流可被去串行化并被提供至逻辑子块。由PHY层130执行的分组处理可根据低功率通信标准(例如，MIPI M-PHY规范)的一种或多种传统分组处理技术。可根据具体实现细节改变的用于实现传统MIPI M-PHY分组处理技术的PHY层130的特定机制是在本文献的范围之外并且可不限于某些实施例。
互连140可被实现为可以是两对单向接线的差分线对。在一些实现中，可使用多组差分对来增加带宽。值得注意的是，根据PCIeTM通信协议，要求在每个方向中的差分对的数量是相同的。然而，根据各种实施例，可在每个方向提供不同数量的对，从而允许更有效且低功率的操作。
在实施例中，设备100的转换电路110用于帮助MAC层120和PHY层130之间的通信。转换电路110可包括用于不同地转换两个或更多个PHY接口标准之间的信令的逻辑。在实施例中，两个或更多个PHY接口标准包括用于将与PCIeTM标准兼容的PHY层与MAC层、数据链路层或也可与PCIeTM标准兼容的其他协议栈逻辑接口连接的第一接口标准。这种第一接口可包括快速PCI(PIPE)规范的PHY接口，诸如，快速PCI架构(英特尔公司的快速PCI 3.0修订版0.5，2008年8月)的PHY接口。作为说明而非示例，MAC层120可包括具有与PIPE规范兼容的转换电路110的PIPE接口逻辑112的接口170的PIPE接口逻辑125。
作为附加或替代，两个或更多PHY接口标准可包括用于将根据低功率规范(例如，MIPI)的协议栈与用于根据低功率规范交换通信的PHY层接口连接的第二接口标准。这种第二接口可包括诸如在MIPI联盟的M-PHYSM版本2.0的规范(2012年6月22日发布)中所述的参考M-PHY模块接口(RMMI)规范。作为示例而非限制，PHY层130可包括具有与RMMI规范兼容的转换电路110的接口逻辑114的接口175的RMMI接口逻辑135。
在实施例中，转换电路110提供通过根据PIPE规范的接口112交换的一个或多个通信和通过根据RMMI规范的接口114交换的一个或多个对应通信之间的变换。通过转换电路110的这种转换或变换可允许在不修改PCIe协议堆栈150的传统硬件或PHY层130的传统硬件的情况下集成PCIeTM功能和低功率通信标准(例如，MIPI)功能。
图2示出了根据实施例的用于与协议栈和物理层交换通信的方法200的要素。例如，方法200可被执行用于与根据一个通信标准(例如，PCIeTM规范的标准)进行操作的协议栈和根据相对低功率通信标准(诸如，MIPI PHY规范)进行操作的物理层电路交换的通信。在实施例中，方法200通过包括转换电路110中的一些或全部特征的设备来执行。
方法200可包括，在210处，转换电路发送描述物理层的状态的信息，其中该信息被从转换电路经由第一通信路径发送到协议栈。例如，转换电路可从协议栈接收对此类状态信息的请求。可通过通信路径接收请求，但某些实施例不限于此。响应于这种请求，转换电路可访问PHY的一个或多个寄存器以确定能力状态或配置状态。例如，这种寄存器访问可包括交换电路经由第二接口交换一个或多个RMMI控制接口信号。
方法200可进一步包括，在220，转换电路基于描述物理层的状态的信息从协议栈接收第一信号。例如，第一信号可以基于标识物理层的能力的协议栈和获得或设置物理层的配置的协议栈中的一个或多个。第一信号可用于控制物理层逻辑以用于采用物理层逻辑发射和/或接收数据。可经由与快速外围部件互连(PIPE)规范的物理接口兼容的转换电路的第一接口接收第一信号。在实施例中，第一接口与在210处使用的第一通信路径不同，例如，与第一通信路径平行，是关于第一通信路径的边带信道等等。
方法200可进一步包括，在230处，转换电路基于第一信号将第二信号发送至物理层，第二信号供物理层交换用于协议栈的通信。例如，转换电路可包括用于执行转换、变换和/或其他过程以基于第一信号生成第二信号的逻辑。转换电路可基于协议栈和/或PHY层的当前状态提供RMMI信号和PIPE信号之间的智能变换。在实施例中，经由与参考移动物理模块接口(RMMI)规范兼容的转换电路的第二接口发送第二信号。
方法200可包括一个或多个其他操作(未示出)以进一步代表协议栈促进与物理层的通信。作为说明而非限制，转换电路可经由第二接口接收标识物理层的功率状态的控制信号－例如，MIPI PHY规范中描述的功率状态。转换电路的状态机逻辑可在包括各对应于PCIeTM规范的不同相应功率状态的多个状态的一组状态之间转换。在一个实施例中，这种状态机逻辑的一个或多个状态转换可以基于所接收的控制信号。状态机逻辑可转换至使转换电路向协议栈指示PHY功率状态转换完成的状态。例如，转换电路可指示在PCIeTM功率状态之间相关联的转换，包括脉冲PIPE接口的PhyStatus信号。
在实施例中，协议栈可在例如各对应于根据PCIeTM规范的相应功率状态的第二组状态之间转换。在这种实施例中，方法200可进一步包括转换电路从协议栈接收基于在第二组状态之间的协议栈转换的第一控制信号。基于第一控制信号，转换电路可进一步经由第二接口发送第二控制信号以使物理层从第一功率状态转换至第二功率状态。例如，第一功率状态和第二功率状态可各自根据MIPI规范。在实施例中，转换电路可将根据PCIeTM规范的不同功率状态与根据MIPI规范的相同功率状态相对应。
图3示出了根据实施例的用于交换数据分组的设备300的要素。例如，设备300可包括设备100中的一些或全部特征。在实施例中，设备300包括用于执行方法200的操作的逻辑。
设备300可包括供设备300参与与另一设备(未示出)的低功率通信的PHY层逻辑330。设备300可进一步包括PCIeTM协议栈和供PCIeTM协议栈与PHY层逻辑330通信的PCIeTM协议栈。作为说明而非限制，PCIeTM协议栈可包括MAC层逻辑320、链路层电路360以及，在实施例中，一个或多个较高级的协议栈层(未示出)。
在实施例中，MAC层逻辑320包括用于从链路层电路360接收分组并且执行此类分组的MAC处理的发射分组逻辑MAC Tx 322。MAC层逻辑320的分组处理可导致生成在与同PIPE规范兼容的转换电路310的接口中传送的一个或多个信号PIPE TX 342。作为替代或附加，MAC层逻辑320可包括用于接收在与转换电路310的这种PIPE接口中传送的一个或多个信号PIPE RX 344的接收逻辑MAC Rx 324。MAC Rx 324可执行用于生成随后被提供至链路层电路360的分组的其他MAC分组处理。
转换电路310可执行一个或多个操作以将符合一个PHY接口标准的信号转换或以其他方式转变成符合不同的PHY接口标准的相应信号。在实施例中，转换电路310包括用于接收PIPE TX 342并用于生成表示PIPE TX342中的信息的一个或多个信号RMMI TX 350的发射(Tx)逻辑312。Tx逻辑312可然后经由与同RMMI规范兼容的PHY层逻辑330的接口传送RMMI TX350。作为替代或附加，转换电路310可以包括用于经由与PHY层逻辑330的这种RMMI接口接收一个或多个信号RMMI RX 354的接收(Rx)逻辑314。Rx逻辑314可生成用于表示RMMI RX 354中的信息的PIPE RX 344中的一些或所有，并且经由与MAC层逻辑320的PIPE接口传送PIPE RX 344。
在实施例中，PHY层逻辑330包括用于基于RMMI TX 350发射差分信号对TXDP、TXDN的发射机M-PHY Tx 332。作为替代或附加，PHY层逻辑330可包括用于接收差分信号对RXDP、RXDN的接收机M-PHY Rx334，其中M-PHY Rx 334基于信号对RXDP、RXDN生成RMMI RX 354。在实施例中，可根据MIPI M-PHY规范交换信号TXDP、TXDN和/或信号RXDP、RXDN。
转换电路310可进一步提供用于配置PHY层逻辑330以便不同地接收、生成和/或发射信号的的一个或多个信号。作为说明而非限制，Tx逻辑312可提供用于配置M-PHY Tx 332的一个或多个配置信号RMMI Ctrl 352。作为替代或附加，RX逻辑314可提供用于配置M-PHYRx 334的一个或多个配置信号RMMI Ctrl 356。基于RMMI Ctrl 352的M-PHY Tx 332的配置可确定用于表示RMMI TX 350中的信息的TXPD、TXPN的一个或多个特征。作为替代或附加，基于RMMI Ctrl 356的M-PHY Rx 334的配置可确定用于表示RXPD、RXPN中的信息的RMMI RX354的一个或多个特征。
例如，RMMI TX 350的一些或所有信号可各对应于MIPI PHY规范的M-TX-DATA接口信号中的相应M-TX-DATA接口信号。类似地，RMMI TX352的一些或所有信号可各对应于MIPIPHY规范的M-TX-CTRL接口信号中的相应M-TX-CTRL接口信号。作为替代或附加，RMMI RX354中的一些或所有信号可各对应于MIPI PHY规范的M-RX-DATA接口信号中的相应M-RX-DATA接口信号，并且RMMI Ctrl 356中的一些或全部信号可各对应于MIPI PHY规范的M-RX-CTRL接口信号中的相应M-RX-CTRL接口信号。
在实施例中，PIPE RX 344、RMMI TX 350、RMMI Ctrl 352、和RMMI Cfg 356中的一个或多个可基于设备300的状态和/或经由PHY层逻辑330与设备300通信的设备的状态。例如，转换电路310可包括用于使用RMMI Ctrl 352的通信和/或RMMI Ctrl 356的通信检索状态信息的控制逻辑316。作为替代或附加，控制逻辑316可评估PIPE TX 342或RMMI RX 354中表示的信息以检测系统状态，包括但不限于，PHY层逻辑330的功率状态、经由PHY层逻辑330耦合至设备300的设备的存在或活动等等中的一个或多个。
作为替代或附加，控制逻辑316可通过和与MAC层逻辑320的PIPE接口不同的通信路径370被耦合至设备300的协议栈逻辑，诸如链路层电路360。从这个意义上来说，通信路径370可被认为是例如用于为协议栈提供访问PHY层逻辑330的一个或多个寄存器(未示出)的边带路径。控制逻辑316可访问此类寄存器以检索PHY状态信息，该信息随后可经由通信路径370传送到链路层360。通过转换电路310的PIPE-到-RMMI转换和/或RMMI-到-PIPE转换可进一步基于经由通信路径370交换的此类信息。
作为说明而非限制，经由通信路径370从链路层电路360发送的请求可被转换成用于经由RMMI Ctrl 352和/或RMMI Ctrl 356通信的基于RMMI的M-CTRL信令。这种RMMI信令可用于访问PHY层逻辑330的能力、配置和/或状态属性。例如，MIPI PHY标准不同地指定信号发射(M-TX)和信号接收(M-RX)的属性、以及M-TX-CTRL服务访问点(SAP)和M-RX-CTRLSAP以向协议栈逻辑提供对此类属性的访问。在实施例中，链路层电路360可经由路径370交换通信以不同地获得、设置、或以其他方式访问PHY层逻辑330的一个或多个寄存器(未示出)中的属性信息。例如在链路的建立或链接的运行时间操作期间，可以执行这种访问，以使协议栈发现一个或多个PHY能力和/或对PHY层逻辑330进行编程以在特定高速(HS)GEAR或其他期望配置下进行工作。通信路径370可旁路一个或多个协议栈层-例如，包括MAC层逻辑320-但某些实施例不限于此。
图4示出了根据实施例的转换电路如何不同地提供在与MAC层逻辑交换的PIPE信号410和与PHY层逻辑交换的相应RMMI信号420之间的转换的表400。例如，PIPE信号410可以是诸如包括PIPE TX 342和/或PIPE RX 344的接口的信号。作为替代或附加，RMMI信号420可以是诸如包括RMMI TX 350、RMMI Ctrl 352、RMMI RX 354和/或RMMI Ctrl 356的接口的信号。
如表400所示，可从MAC层接收PIPE信号410的并行接口时钟信号PCLK以同步数据传送。相应地，RMMI信号420可包括一个或多个相应的时钟信号，诸如接收控制接口时钟RX_CfgClk、发射控制接口时钟TX_CfgClk和/或符号时钟TX_SymbolClk。例如，转换电路可传递并输出所接收的PCLK作为RX_CfgClk和TX_CfgClk两者。
作为替代或附加，MAC层可提供根据PIPE规范的重置信号Reset#，以用于重置PHY发射机和/或PHY接收机。基于Reset#，转换逻辑可生成用于分别不同地重置M-PHY接收机和M-PHY发射机的RX_Reset信号和TX_Reset中的一个或两者。例如，RESET#可以是有效低信号，该有效低信号由转换电路反转并且被提供为有效高信号TX_Reset、RX_Reset中的每一个。
在实施例中，转换电路可为MAC层提供PIPE状态信号PhyStatus以传达包括例如功率管理状态转换、速率改变、和接收机检测的一个或多个PHY层操作的完成。PhyStatus可由转换电路相关于指示M-PHY发射机正进入或离开SAVE状态的TX_SaveState_Status_N信号和/或指示M-PHY发射机是否准备好接受TX_Symbol总线上的新数据的TX_PhyDIRDY信号生成。此处参照图5讨论了根据一个实施例的如何基于TX_SaveState_Status_N和TX_PhyDIRDY中的一个或两个生成PhyStatus的示例。
作为替代或附加，转换电路可基于从PHY层接收的根据RMMI规范的相应符号Rx_Symbol[19:0]向MAC层提供并行PCIeTM数据输出信号RxData[19:0]。可进一步提供PIPE信号RxDataK[l:0]以向MAC层传达在给定时刻RxData[19:0]的特定位是控制位还是数据位。RxDataK[l:0]可包括或以其他方式基于RMMI信号Rx_DataNCtrl[l:0]，PHY层通过RMMI信号Rx_DataNCtrl[l:0]指示通过一些或所有Rx_Symbol位传达的符号的类型(例如，数据符号或控制符号)。
在实施例中，转换电路提供有效信号RxValid以向MAC层传达当前是否存在采用RxData[19:0]和RxDataK[l:0]表示的有效数据。RxValid可包括或以其他方式基于RMMI信号RX_PhyDORDY，PHY层采用RMMI信号RX_PhyDORDY指示数据在RX_Symbol的信号线的对应范围内是可用的。
作为替代或附加，转换电路可向MAC层传达指示是否检测到PHY接收机的电空闲(例如，包括指示是否检测到信标信号)的信号RxElecIdle。可通过转换电路相关于指示M-PHY接收机是否正接收猝发数据的RMMI信号RX_Burst和指示M-PHY接收机是否正离开HIBERN8功率状态的RX_Hibern8Exit生成RxElecIdle。此处参照图7A-7C讨论可如何基于信号RX_Burst和RX_Hibern8Exit生成RxElecIdle的示例。
PIPE信号410可进一步包括用于向MAC层传达各种PHY接收机状态信息的信号RxStatus[2:0]。在一个实施例中，RxStatus[2:0]包括或以其他方式基于RMMI信号RX_SymbolErr，PHY层采用RMMI信号RX_SymbolErr指示与所接收的符号的解码相关联的各种错误中的任一个。
在实施例中，并行PCIeTM数据输入总线TxData[19:0]根据PIPE规范将发射数据从MAC层交换至转换电路。基于TxData[19:0]，转换电路可向M-PHY发射机提供根据RMMI规范的对应的BURST发射数据TX_Symbol[19:0]。MAC层可进一步提供指示在给定时刻TxData[19:0]的特定位是控制位还是数据位的PIPE信号TxDataK[l:0]。基于TxDataK[l:0]，转换电路可向PHY层传达信号TX_ProtDORDY，信号TX_ProtDORDY指示在TX_Symbol的对应总线范围内数据是否可用。
作为替代或附加，转换电路可从MAC层接收PIPE信号TxElecIdle，PIPE信号TxElecIdle指示PHY发射机是否被置于电空闲状态。TxElecIdle可被转换成对应的RMMI信号TX_Burst以向PHY层指示是否发起发射BURST。
在实施例中，转换电路用于维持PHY层的功率状态信息。这种功率状态信息的维持可包括或以其他方式基于转换电路将PIPE规范中所描述的功率状态与RMMI规范中所描述的相应功率状态相映射。在实施例中，一个PHY接口规范中所描述的功率状态可被不同地映射至另一PHY接口规范中所描述的不同功率状态。例如，PIPE规范的第一PHY功率状态可在一个系统状态下映射至RMMI规范的一个功率状态，但在不同系统状态下映射至相同RMMI规范的另一功率状态。
PIPE信号410可包括，例如，用于MAC层向转换电路指示PHY功率状态的信号PowerDown[2:0]。基于PowerDown[2:0]，转换电路可向PHY层传达RMMI规范的对应PHY功率状态。此处参照图5讨论了根据一个实施例的可如何生成PowerDown[2:0]的示例。
图5示出了用于提供与PHY和协议栈的通信的状态图500的要素，其中PHY和协议栈的相应操作是根据不同的相应通信标准。这种PHY的操作可包括转换逻辑依次实现状态图500的状态以不同地将PCIeTM规范的PHY功率状态与MIPI规范的PHY功率状态相关联。可采用耦合在根据PCIeTM规范进行操作的协议栈和由协议栈控制的MIPI PHY之间的转换电路的状态机逻辑来实现状态图500。在实施例中，这种状态机逻辑可使转换电路根据PIPE接口标准交换信号-例如，包括用于指示PHY状态、PHY状态转换的完成和/或其他此类状态信息的一个或多个信号。例如，这种PIPE信号可包括PhyStatus信号、PowerDown[2:0]信号等。可基于转换电路的RMMI接口和/或PIPE接口的活动交换这种PIPE信号。
在实施例中，状态图500包括重启状态505，重启状态505例如对应于PHY和/或协议栈的初始或其他基线状态。从重启状态505出发，状态机可在502处转换到对应于一个或多个低功率PHY状态中任一个的状态510-例如，包括PCIeTM 3.0规范的P1和/或P2。在实施例中，多个PCIeTM PHY功率状态可与相同的MIPI PHY功率状态相关联-例如，其中状态图500的一个或多个状态不对P1和P2彼此区分，并且将P1和P2两者与相同的MIPI PHY状态(例如，HIBERN8)相关联。可响应于协议栈采用PIPE信息PowerDown[l:0]指示向相对低功率PHY状态(例如，对应于PCIeTM功率状态P2的状态)的转换，发生从状态510到状态515的转换512。状态515可供转换电路发出PIPE接口的PhyStatus信号的脉冲。这种脉冲的完成可导致回到状态510的转换514。
作为替代或附加，可响应于指示较高功率状态P0的PowerDown[l:0]，发生从状态510到状态520的转换516。转换516可进一步响应于RMMI控制接口M-CTRL是空闲的(例如，可用于被转换逻辑用来读取MTX状态)的指示。状态520可供转换电路发信号给MIPI PHY以退出HIBERN8功率状态。这种信令(以及，在实施例中，M-CTRL的可用性)可随后导致到用于经由M-PHY发射机(MTX)的M-CTRL状态信息进行读取的状态525的转换522。当MTX状态信息准备好时，状态图在524处转换至状态530以用于检查已读取的MTX状态。
如果状态信息指示MTX不处于SLEEP(休眠)或STALL(停止)，则状态机逻辑可在526处转换回状态525以执行MTX状态的另一读取。否则，状态机逻辑在532处转换至状态535以用于发出PIPE信号PhyStatus的脉冲。在执行PhyStatus脉冲之后，状态机逻辑在534处转换至状态540以用于在转换电路功能上等同于特定PCIeTM PHY功率状态(例如，PCIeTM3.0规范的P0)的MIPI功率状态下对MTX进行操作。这可以是通过发起转换516的PIPE信号PowerDown[2:0]请求或以其他方式指示的PCIeTM功率状态。
随后，可响应于来自协议栈的指示较高功率状态的信号，作出从状态540到状态545的转换542。例如，转换542可响应于指示MTX将转换至对应于PCIeTM功率状态P0的状态的PIPE信号PowerDown[2:0]。在实施例中，状态545供转换电路等待M-PHY发射机准备好接受新数据。例如，可响应于指示M-PHY发射机准备好用于新数据的RMMI接口的TX_DIRDY信号，执行到状态550的转换544。状态550可供转换电路发出PIPE接口的PhyStatus信号的脉冲。这种脉冲的完成可导致到状态555的转换552以使转换电路将MTX转换至高功率状态，例如，转换电路对应于PCIeTM功率状态P0的MIPI功率状态。这可以是通过发起转换542的PIPE信号PowerDown[2:0]请求或以其他方式指示的PCIeTM功率状态。
可随后响应于指示低功率状态的信号(例如，响应于指示PHY将转换至转换电路对应于PCIeTM功率状态P0的MIPI功率状态的PIPE信号PowerDown[2:0])，执行从状态550返回到状态535的转换554。转换554可进一步响应于指示MTX进入SAVE(保存)状态的PIPE信号TX_SaveState_Status_N。替代地，状态机逻辑可在546处响应于来自协议栈的指示比P0低的功率状态的信号，从状态540转换至状态560。例如，转换546可响应于指示PHY将转换至对应于PCIeTM功率状态P1、P2中的一个的状态的PIPE信号PowerDown[2:0]。
状态560可包括确定M-CTRL接口是否空闲以及何时空闲以在562处转换至状态565的状态逻辑，状态565使转换电路将M-TX至于MIPI HIBERN8状态。在进入HIBERN8状态之后，并且当M-CTRL接口空闲时，状态机逻辑可在564处转换至状态570以经由M-CTRL接口读取MTX状态信息。状态机可在572处转换至状态575以用于检查MTX已被读取。如果MTX状态被确定为不是HIBERN8，则执行在574处返回状态570的转换以重新读取MTX状态。如果MTX状态被确定为HIBERN8，则执行返回至状态515的转换576。
图6示出了根据实施例的协议栈逻辑的操作的状态图600的要素。协议栈逻辑可执行与PHY的通信，其中PHY和协议栈的相应操作根据各自不同的通信标准。例如，可通过PCIe协议栈150的状态机逻辑执行状态图600。例如，可采用链路层电路360或其他链路层逻辑执行状态图600，但某些实施例不限于此。
状态图600包括各自标记成指示相应的PCIeTM PHY状态并进一步在中括号中指示与该PCIeTM PHY状态相关联的相应的MIPI PHY状态的各种状态。例如，协议栈逻辑、转换电路和/或PHY层逻辑可根据实施例进行操作以使PCIeTM PHY状态和MIPI PHY状态如图6中所示的彼此相映射、对应或以其他方式相关联。
状态图600可包括表示在系统上电或其他重启事件之后的初始或其他基线状态的检测状态610。还可从状态图600的一个或多个其他状态(例如，包括热重启状态620、L2状态630、环回状态640和禁用状态660中的一个或多个)进入。在实施例中，检测状态610可被映射至MIPI PHY功率状态HIBERN8或以其他方式与MIPI PHY功率状态HIBERN8相关联。
状态图600可进一步包括将从检测状态610进入的配置(CFG)状态650。在CFG状态650中，协议栈可例如经由通信路径370与转换电路交换通信，以发现MIPI M-PHY的能力和/或配置MIPI M-PHY的属性。用于确定M-PHY能力和/或配置的这种通信可提供用于经配置的SUB-LINK宽度、速率序列、数据率等下的MIPI MTX和MRX发送和接收数据。作为附加或替代，可实现逐通道去偏斜，可启用/禁用加扰等等。CFG状态650可与MIPI功率状态LS-MODE和HS-MODE中的任一个相关联。例如，在实例中，CFG状态650可对应于LS-MODE，其中CFG状态650从检测状态610进入。
在CFG状态650的操作完成之后，状态机逻辑可转换至禁用状态660以禁用一个或多个经配置的链路，例如，其中确定不使用一个或多个链路。禁用状态660可与MIPI功率状态HIBERN8相关联。作为替代或附加，CFG状态650的操作完成，状态机逻辑可转换至回环状态640，在实施例中，回环状态640与MIPI功率状态HS-MODE相关联。回环状态640可用于在返回至检测610之前，为了检测和故障隔离目的在环回主机和环回从机之间循环数据。
状态图600可进一步包括PCIeTM链路功率状态L0的L0状态670，其对应于PCIeTMPHY功率状态P0。在PCIe中，L0是用于待发送和接收的数据和控制分组的正常操作状态。可从L0状态670进入状态图600的其他功率管理状态LI 690和L2630。L0状态670可与MIPI功率状态HS-BURST和STALL中的任一个相关联。例如，在L0状态670期间，MIPI PHY中的发送子链路的所有经配置的通道可被允许进入STALL状态。当一个通道进入STALL时，可要求子链路的所有经配置的通道进入STALL。作为附加或替代，在L0状态670期间，可要求MIPI PHY中的接收子链路的所有经配置的通道支持进入STALL状态。可允许每个子链路独立地进入并离开STALL。
状态图600可进一步包括将从L0状态670或在实施例中从L1状态690进入的恢复状态680。例如，恢复状态680可与MIPI功率状态HS-BURST相关联。在恢复状态680期间，MIPIPHY可与MTX和MRX中的一个或两者交换训练序列。恢复状态680可提供链路带宽、位锁定、符号锁定、逐通道去偏斜等等的(重新)配置。
在实施例中，恢复状态680还可用于进入禁用状态660、热重启状态620、检测状态610或CFG状态650。
热重启620可包括用于实现热重启的操作(例如，根据PCIeTM规范)以返回至检测状态610。在实施例中，热重启620可与MIPI功率状态HIBERN8相关联。
在实施例中，状态图600包括用于PCIeTM链路功率状态L1的L1状态690，其对应于PCIeTM PHY功率状态P1。L1状态690可从L0状态670进入，并且可用于进入恢复状态680。例如，作为节电状态的L1状态690可与MIPI功率状态HIBERN8相关联。状态图600可进一步包括PCIeTM链路功率状态L2的L2状态630，其对应于PCIeTM PHY功率状态P2。在PCIe中，功率可在L2中积极保留，例如，其中可关闭MTX和MRX电路中的大部分。L2状态630可与MIPI功率状态HIBERN8相关联。L2状态630可从L0状态670进入，并且可用于进入检测状态610。
图7A是示出了根据实施例的用于确定待传送到协议栈的信令的操作的状态图700。可采用耦合在根据PCIeTM规范进行操作的协议栈和由协议栈控制的MIPI PHY之间的转换电路的状态机逻辑来实现状态图700。例如，除了实现状态图500的转换电路110之外，转换电路110还可包括用于实现状态图700的状态机逻辑。
在实施例中，状态图700包括对应于处于HIBERN8状态下的MIPI PHY的状态702、当MIPI PHY不处于HIBERN8下但不交换数据的BURST时的状态704、和当MIPI PHY交换数据的BURST时的状态712。从状态702到状态706的转换704可响应于采用RMMI信号RX_Hibern8Exit断言HIBERN8离开。从状态706回到状态702的转换708可响应于通过RX_Hibern8Exit的解除断言指示HIBERN8进入。从状态706到状态712的转换710可响应于在RX_Hibern8Exit的断言期间通过RMMI信号RX_Burst指示数据猝发。从状态712回到状态702的转换714可响应于RX_Hibern8Exit的随后解除断言。
图7B示出了用于基于采用各种RMMI信号指示的MIPI PHY状态生成PIPE信号RxElecIdle的电路720的要素。电路702可包括在诸如用于实现状态图700的转换电路中。电路720可执行在基于RMMI信号RX_Burst的输入和基于RMMI信号RX_Hibern8Exit的另一输入之间的复用。对于电路720，这些输入是此类RMMI信号的相应的反转版本，即，！RX_Burst和！RX_Hibern8Exit，但某些实施例不限于此。可基于例如，根据状态图700是否处于猝发状态712的在！RX_Burst和！RX_Hibern8ExitPIPE之间的复用确定PIPE信号RxElecIdle，。
图7C是示出了基于RMMI信号RX_Burst和RX_Hibern8Exit生成RxElecIdle的时序图730。如时序图730所示，在状态机RX Eidle SM(对应于状态图700)不处于猝发状态712的时刻t0、t3之间，RxElecIdle是RX_Hibern8Exit的逻辑反相。在RX Eidle SM到猝发状态的转换之后，RxElecIdle是RX_Burst的逻辑反相，并且保持如此直到在该示例中在时刻t5之后发生的RX_Hibern8Exit的下一后续解除断言。
图8示出了用于处理根据实施例交换的数据分组的计算机系统800的要素。计算机系统800包括耦合到控制器中枢815的处理器805和系统存储器810。处理器805包括任何处理元件，如微处理器、主处理器、嵌入式处理器、协处理器、或其他处理器。处理器805通过前侧总线(FSB)耦合到控制器中枢815。
在一个实施例中，如下所述，FSB 806是串行点对点互连。在另一实施例中，链路806包括兼容不同的互连标准的串行、差分互连架构。
系统存储器810包括任何存储器设备，如随机存取存储器(RAM)、非易失性(NV)存储器、或可由计算机系统800中的设备访问的其他存储器。
系统存储器810通过存储器接口816耦合到控制器中枢815。存储器接口的示例包括双数据率(DDR)存储器接口、双通道DDR存储器接口、以及动态RAM(DRAM)存储器接口。
在一个实施例中，控制器中枢815是PCIeTM互连分层结构中的根中枢、根联合体、或根控制器。控制器中枢815的示例包括芯片组、存储器控制器中枢(MCH)、北桥、互连控制器中枢(ICH)、南桥、以及根控制器/中枢。通常，术语芯片组指的是两个物理上分开的控制器中枢，即耦合到互连控制器中枢(ICH)的存储器控制器中枢(MCH)。注意，当前系统通常包括与处理器805集成的MCH，而控制器815用于按下述类似的方式与I/O设备通信。在一些实施例中，通过根联合体815可任选地支持对等路由。
在此，控制器中枢815通过串行链路819耦合到交换机/桥接器820。
输入/输出模块817和821(也可被称为接口/端口817和821)包括/实现用于提供控制器中枢815与交换机820之间的通信的分层协议栈。在一个实施例中，多个设备能够被耦合到交换机820。
交换机/桥接器820可进一步经由串行链路823和相应的输入/输出模块822和826耦合至设备825。交换机/桥接器820将来自设备825的分组/消息上行地路由至(即沿分层结构向上朝根联合体)控制器中枢815，从控制器805或系统存储器810下行地(即，沿分层结构向下远离根控制器)路由至设备825。在一个实施例中，交换机820被称为多个虚拟PCI到PCI桥接设备的逻辑部件。设备825包括要耦合到电子系统的任何内部或外部设备或组件，如I/O设备、网络接口控制器(NIC)、插卡、音频处理器、网络处理器、硬盘驱动器、存储设备、CD/DVD ROM、监视器、打印机、鼠标、键盘、路由器、便携式存储设备、火线设备、通用串行总线(USB)设备、扫描仪、以及其他输入/输出设备。通常，在PCIeTM常用语中，诸如设备，被称为端点。虽然并未具体示出，但设备825可包括用于支持传统或其他版本PCI设备的PCIeTM到PCI/PCI-X桥接器。PCIeTM中的端点设备通常被分类成传统、PCIe、或根联合体集成端点。
图形加速器830也通过串行链路832耦合到控制器中枢815。在一个实施例中，图形加速器830耦合到MCH，MCH耦合到ICH。交换机820以及相应的I/O设备825随后耦合到ICH。I/O模块831和818也用于实现分层协议栈，以在图形加速器830与控制器中枢815之间通信。类似于以上的MCH讨论，图形控制器或图形加速器830本身可集成在处理器805中。
在一个实现中，方法包括，通过转换电路，发送描述物理层的状态的信息，其中该信息被从转换电路经由第一通信路径发送到协议栈。该方法进一步包括基于描述物理层的状态的信息从协议栈接收第一信号，其中经由与快速外围部件互连(PIPE)规范的物理接口兼容的第一接口接收第一信号，第一接口与第一通信路径不同。该方法进一步包括基于第一信号将第二信号发送至物理层，第二信号用于物理层交换协议栈的通信，其中经由与参考移动物理模块接口(RMMI)规范兼容的第二接口发送第二信号。
在实施例中，该方法进一步包括经由通信路径接收来自协议栈的请求，并且响应于请求，访问PHY的一个或多个寄存器以标识能力状态或配置状态，其中物理层的状态包括所标识的能力状态或配置状态。在另一实施例中，该方法进一步包括经由第二接口接收标识物理层的功率状态的控制信号，并且通过转换电路的第一状态机逻辑，在包括各自对应于快速外围部件互连规范的不同相应功率状态的多个状态的第一组状态之间转换，包括基于所接收的控制信号执行第一状态转换。在另一实施例中，第一接口包括用于指示功率状态转换完成的PhyStatus信号，该方法进一步包括，基于所接收的控制信号，脉冲Phystatus信号。
在另一实施例中，协议栈在各自对应于根据快速外围部件互连规范的相应功率状态的第二组状态之间转换，并且该方法进一步包括基于在第二组状态之间的协议栈转换从协议栈接收第一控制信号。该方法进一步包括基于第一控制信号经由第二接口发送第二控制信号，第二控制信号用于将物理层从第一功率状态转换至第二功率状态，第一功率状态和第二功率状态各自根据移动行业处理器接口(MIPI)规范。
在另一实施例中，转换电路将根据快速外围部件互连规范的不同功率状态各自与根据MIPI规范的相同功率状态相对应。在另一实施例中，该方法进一步包括基于经由第二接口接收的控制信号在第三组状态之间转换该转换电路，并且基于在第三组状态之间的转换，经由第一接口发送指示物理层的电空闲状态的信号。在另一实施例中，基于在第三组状态之间的转换发送指示电空闲状态的信号包括，响应于在第三组状态之间的转换，在指示通过物理层的数据猝发的接收的第一RMMI控制信号和指示物理层的冬眠状态的第二RMMI控制信号之间进行复用。基于在第三组状态之间的转换发送指示电空闲状态的信号进一步包括，基于在第三组状态之间的转换，生成指示电空闲状态的信号。
在另一实现中，设备包括转换电路，转换电路包括用于发送描述物理层的状态的信息的控制逻辑，其中该信息被从转换电路经由第一通信路径发送到协议栈。转换电路进一步包括用于将转换电路耦合至协议栈的第一接口，第一接口与快速外围部件互连(PIPE)规范的物理接口兼容，第一接口进一步用于基于描述物理层的状态的信息接收第一信号，其中独立于第一通信路径从协议栈接收第一信号，其中基于第一信号，转换电路用于生成供物理层交换协议栈的通信的第二信号。转换电路进一步包括用于将转换电路耦合至物理层的第二接口，第二接口与参考移动物理模块接口(RMMI)规范兼容，第二接口进一步用于将第二信号发送至物理层。
在实施例中，控制逻辑进一步用于经由通信路径接收来自协议栈的请求，并且响应于请求，访问包括能力状态或配置状态的PHY的一个或多个寄存器，其中物理层的状态包括能力状态或配置状态。在另一实施例中，第二接口进一步用于接收标识物理层的功率状态的控制信号，转换电路进一步包括用于在包括各自对应于快速外围部件互连规范的不同相应功率状态的多个状态的第一组状态之间转换的第一状态机逻辑，其中第一状态机逻辑用于基于所接收的控制信号执行第一状态转换。
在另一实施例中，第一接口用于发送指示功率状态转换的完成的PhyStatus信号，其中Phystatus信号的脉冲基于所接收的控制信号。在另一实施例中，协议栈在各自对应于根据快速外围部件互连规范的相应功率状态的第二组状态之间转换，该设备进一步包括基于在第二组状态之间的协议栈的转换从协议栈接收第一控制信号的转换电路。第二接口用于基于第一控制信号发送第二控制信号，第二控制信号用于将物理层从第一功率状态转换至第二功率状态，第一功率状态和第二功率状态各自根据移动行业处理器接口(MIPI)规范。
在另一实施例中，转换电路用于将根据快速外围部件互连规范的不同PHY功率状态分别与根据MIPI规范的相同PHY功率状态相对应。在另一实施例中，转换电路进一步包括用于基于经由第二接口接收的控制信号在第三组状态之间转换的第二状态机逻辑，其中基于第二状态机逻辑的转换，第一接口用于发送指示物理层的电空闲状态的信号。
在另一实现中，系统包括协议栈、用于交换用于协议栈的通信的物理层电路和耦合在协议栈和物理层之间的转换电路。转换电路包括用于发送描述物理层的状态的信息的控制逻辑，其中该信息被从转换电路经由第一通信路径发送到协议栈。转换电路进一步包括用于将转换电路耦合至协议栈的第一接口，第一接口与快速外围部件互连(PIPE)规范的物理接口兼容，第一接口进一步用于基于描述物理层的状态的信息接收第一信号，其中独立于第一通信路径从协议栈接收第一信号，其中基于第一信号，转换电路用于生成供物理层交换协议栈的通信的第二信号。转换电路进一步包括用于将转换电路耦合至物理层的第二接口，第二接口与参考移动物理模块接口(RMMI)规范兼容，第二接口进一步用于将第二信号发送至物理层。
在实施例中，控制逻辑进一步用于经由通信路径接收来自协议栈的请求，并且响应于请求，访问包括能力状态或配置状态的PHY的一个或多个寄存器，其中物理层的状态包括能力状态或配置状态。在另一实施例中，第二接口进一步用于接收标识物理层的功率状态的控制信号，转换电路进一步包括用于在包括各自对应于快速外围部件互连规范的不同相应功率状态的多个状态的第一组状态之间转换的第一状态机逻辑，其中第一状态机逻辑用于基于所接收的控制信号执行第一状态转换。在另一实施例中，第一接口用于发送指示功率状态转换的完成的PhyStatus信号，其中Phystatus信号的脉冲基于所接收的控制信号。
在另一实施例中，协议栈用于在各自对应于根据快速外围部件互连规范的相应功率状态的第二组状态之间转换，转换电路用于基于在第二组状态之间的协议栈的转换从协议栈接收第一控制信号。第二接口用于基于第一控制信号发送第二控制信号，第二控制信号用于将物理层从第一功率状态转换至第二功率状态，第一功率状态和第二功率状态各自根据移动行业处理器接口(MIPI)规范。
在另一实施例中，转换电路用于将根据快速外围部件互连规范的不同PHY功率状态各自与根据MIPI规范的相同PHY功率状态相对应。在另一实施例中，转换电路进一步包括用于基于经由第二接口接收的控制信号在第三组状态之间转换的第二状态机逻辑，其中基于第二状态机逻辑的转换，第一接口用于发送指示物理层的电空闲状态的信号。
本文描述了用于提供设备互连的技术和架构。在前面的描述中，为了便于说明，阐述了很多具体细节以便提供对特定实施例的透彻理解。然而，对本领域技术人员显而易见的是，某些实施例可在无需这些具体细节的情况下实施。在其他情况下，以框图形式示出结构和设备以避免使说明变得晦涩。
在本说明书中对“一个实施例”或“实施例”的引用意思指和该实施例一起描述的特定特征、结构或特征可以被包括在本发明的至少一个实施例中。在本说明书中的不同位置处出现短语“在一个实施例中”不一定全都指同一个实施例。
以对计算机存储器内数据位的操作的算法和符号表示，来呈现本文描述的一些部分。这些算法描述和表示是计算机领域内技术人员使用的手法，它最有效地将其工作本质传达给本领域内其它技术人员。算法在本文中被一般地构思成达到所要求结果的自洽步骤序列。这些步骤需要对物理量进行物理操控。通常但非必须，这些量采用能被存储、传输、组合、比较、以及以其他方式操控的电信号或磁信号的形式。主要出于常见用途的考虑，将这些信号称为位、值、要素、符号、字符、项、数字等被证明是方便的。
然而，应当记住，所有这些和/或类似的术语用于与适当的物理量关联，并且仅仅是应用于这些量的方便的标记。除非明确指明，否则如从本文描述中显而易见的，可以理解，在全文中，利用诸如“处理”或“计算”或“运算”或“确定”或“显示”等术语的讨论，指的是计算机系统或类似电子计算设备的动作和进程，该计算机系统或类似电子计算设备操纵在该计算机系统的寄存器和存储器内表示为物理(电子)量的数据并将其转换成在该计算机系统存储器或寄存器或其他这样的信息存储、传输或显示设备内类似地表示为物理量的其他数据。
某些实施例还涉及用于执行本文操作的装置。这些装置可专门构造来用于所需目的，或其可包括通用计算机，该通用计算机由存储在该计算机内的计算机程序有选择地激活或重新配置。这种计算机程序可以存储在计算机可读存储介质中，这些计算机可读存储介质例如但不限于任何类型的盘，包括软盘、光盘、CD-ROM、磁光盘、只读存储器(ROM)、诸如动态RAM(DRAM)的随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡、或适用于存储电子指令且耦合至计算机系统总线的任何类型的介质。
本文呈现的算法及显示并非固有地与任何特定计算机或其它装置相关。各种通用系统可使用根据本文中的教导程序，或者可以证明便于构造更加专用的装置来执行所需的方法步骤。各种这些系统的所需结构将从本申请中的描述中呈现。另外，不参考任何特定编程语言来描述某些实施例。可以理解，可以使用多种编程语言来实现本文所描述的这些实施例的示教。
除了本文描述的，可对所披露的实施例及其实现作出多种修改而不脱离其范围。因此，本文中的示例和范例应当被解释成解说性的，而非限制性的。本发明的范围应当单独参照后面的权利要求书予以界定。

Claims (22)

1.一种用于数据分组的通信的方法，所述方法包括：通过转换电路：
发送描述物理层的状态的信息，其中所述信息被从转换电路经由第一通信路径发送到协议栈；
基于描述物理层的状态的信息从协议栈接收第一信号，其中经由与快速外围部件互连规范的物理接口兼容的第一接口接收所述第一信号，所述第一接口与第一通信路径不同；以及
基于第一信号将第二信号发送至物理层，第二信号用于物理层交换协议栈的通信，其中经由与参考移动物理模块接口规范兼容的第二接口发送第二信号。
2.如权利要求1所述的方法，还包括：
经由所示通信路径接收来自协议栈的请求；
响应于所述请求，访问PHY的一个或多个寄存器以标识能力状态或配置状态，其中物理层的状态包括所标识的能力状态或配置状态。
3.如权利要求1和2中的任一项所述的方法，还包括：
经由第二接口接收标识物理层的功率状态的控制信号；
通过转换电路的第一状态机逻辑，在包括各自对应于快速外围部件互连规范的不同相应功率状态的多个状态的第一组状态之间转换，包括基于所接收的控制信号执行第一状态转换。
4.如权利要求3所述的方法，其特征在于，第一接口包括用于指示功率状态转换完成的PhyStatus信号，所述方法进一步包括：
基于所接收的控制信号，脉冲化PhyStatus信号。
5.如权利要求1和4中的任一项所述的方法，其特征在于，协议栈在各自对应于根据快速外围部件互连规范的相应功率状态的第二组状态之间转换，所述方法进一步包括：
基于在第二组状态之间的协议栈的转换从协议栈接收第一控制信号；以及
基于第一控制信号经由第二接口发送第二控制信号，所述第二控制信号用于将物理层从第一功率状态转换至第二功率状态，所述第一功率状态和第二功率状态各自根据移动行业处理器接口规范。
6.如权利要求5所述的方法，其特征在于，所述转换电路将根据快速外围部件互连规范的不同功率状态各自与根据移动行业处理器接口规范的相同功率状态相对应。
7.如权利要求1至2中任一项所述的方法，还包括：
基于经由第二接口接收的控制信号在第三组状态之间转换所述转换电路；以及
基于在第三组状态之间的转换，经由第一接口发送指示物理层的电空闲状态的信号。
8.如权利要求7所述的方法，其特征在于，基于在第三组状态之间的转换发送指示电空闲状态的信号包括：
响应于在第三组状态之间的转换，在指示由物理层的数据猝发的接收的第一参考移动物理模块接口控制信号和指示物理层的冬眠状态的第二参考移动物理模块接口控制信号之间进行复用；以及
基于在第三组状态之间的转换，生成指示电空闲状态的信号。
9.一种用于数据分组的通信的设备，所述设备包括：转换电路，包括：
用于发送用于描述物理层的状态的信息的控制逻辑，其中所述信息被从转换电路经由第一通信路径发送到协议栈；
用于将转换电路耦合至协议栈的第一接口，所述第一接口与快速外围部件互连规范的物理接口兼容，所述第一接口进一步用于基于用于描述物理层的状态的信息接收第一信号，其中所述第一信号是独立于第一通信路径从协议栈接收的，其中基于所述第一信号，所述转换电路用于生成供物理层交换协议栈的通信的第二信号；以及
用于将转换电路耦合至物理层的第二接口，所述第二接口与参考移动物理模块接口规范兼容，第二接口进一步用于将第二信号发送至物理层。
10.如权利要求9所述的设备，控制逻辑进一步用于经由所述通信路径接收来自协议栈的请求，并且响应于请求，访问包括能力状态或配置状态的PHY的一个或多个寄存器，其中物理层的状态包括能力状态或配置状态。
11.如权利要求9和10中任一项所述的设备，第二接口进一步用于接收标识物理层的功率状态的控制信号，所述转换电路进一步包括：
用于在包括各自对应于快速外围部件互连规范的不同相应功率状态的多个状态的第一组状态之间转换的第一状态机逻辑，其中所述第一状态机逻辑用于基于所接收的控制信号执行第一状态转换。
12.如权利要求11所述的设备，其特征在于，所述第一接口用于发送指示功率状态转换的完成的PhyStatus信号，其中PhyStatus信号的脉冲基于所接收的控制信号。
13.如权利要求9和12中的任一项所述的设备，其特征在于，协议栈在各自对应于根据快速外围部件互连规范的相应功率状态的第二组状态之间转换，所述设备进一步包括：
所述转换电路基于在第二组状态之间的协议栈的转换从协议栈接收第一控制信号；以及
第二接口用于基于第一控制信号发送第二控制信号，所述第二控制信号用于将物理层从第一功率状态转换至第二功率状态，所述第一功率状态和第二功率状态各自根据移动行业处理器接口规范。
14.如权利要求13所述的设备，其特征在于，所述转换电路用于将根据快速外围部件互连规范的不同PHY功率状态各自与根据移动行业处理器接口规范的相同PHY功率状态相对应。
15.如权利要求9至10中任一项所述的设备，所述转换电路还包括：
用于基于经由第二接口接收的控制信号在第三组状态之间转换的第二状态机逻辑，其中基于第二状态机逻辑的转换，所述第一接口用于发送指示物理层的电空闲状态的信号。
16.一种用于数据分组的通信的系统，所述系统包括：
协议栈；
用于交换协议栈的通信的物理层电路；
耦合在协议栈和物理层之间的转换电路，所述转换电路包括：
用于发送描述物理层的状态的信息的控制逻辑，其中所述信息被从转换电路经由第一通信路径发送到协议栈；
用于将转换电路耦合至协议栈的第一接口，所述第一接口与快速外围部件互连规范的物理接口兼容，所述第一接口进一步用于基于描述物理层的状态的信息接收第一信号，其中第一信号是独立于第一通信路径从协议栈接收的，其中基于所述第一信号，所述转换电路用于生成供物理层交换协议栈的通信的第二信号；以及
用于将转换电路耦合至物理层的第二接口，所述第二接口与参考移动物理模块接口规范兼容，所述第二接口进一步用于将第二信号发送至物理层。
17.如权利要求16所述的系统，所述控制逻辑进一步用于经由所述通信路径接收来自协议栈的请求，并且响应于请求，访问包括能力状态或配置状态的PHY的一个或多个寄存器，其中物理层的状态包括能力状态或配置状态。
18.如权利要求16和17中任一项所述的系统，所述第二接口进一步用于接收标识物理层的功率状态的控制信号，所述转换电路进一步包括：用于在包括各自对应于快速外围部件互连规范的不同相应功率状态的多个状态的第一组状态之间转换的第一状态机逻辑，其中所述第一状态机逻辑用于基于所接收的控制信号执行第一状态转换。
19.如权利要求18所述的系统，其特征在于，所述第一接口用于发送指示功率状态转换的完成的PhyStatus信号，其中PhyStatus信号的脉冲基于所接收的控制信号。
20.如权利要求16至17中任一项所述的系统，其特征在于，协议栈用于在各自对应于根据快速外围部件互连规范的相应功率状态的第二组状态之间转换，所述转换电路用于基于在第二组状态之间的协议栈的转换从协议栈接收第一控制信号；以及
第二接口用于基于第一控制信号发送第二控制信号，所述第二控制信号用于将物理层从第一功率状态转换至第二功率状态，所述第一功率状态和第二功率状态各自根据移动行业处理器接口规范。
21.如权利要求20所述的系统，其特征在于，所述转换电路用于将根据快速外围部件互连规范的不同PHY功率状态各自与根据移动行业处理器接口规范的相同PHY功率状态相对应。
22.如权利要求16至17中任一项所述的系统，所述转换电路还包括：用于基于经由第二接口接收的控制信号在第三组状态之间转换的第二状态机逻辑，其中基于第二状态机逻辑的转换，所述第一接口用于发送指示物理层的电空闲状态的信号。
CN201380074810.5A 2013-04-17 2013-04-17 用于具有pcie协议栈的低功率phy的操作的设备、方法和系统 Active CN105051706B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/037000 WO2014171937A1 (en) 2013-04-17 2013-04-17 Device, method and system for operation of a low power phy with a pcie protocol stack

Publications (2)

Publication Number Publication Date
CN105051706A CN105051706A (zh) 2015-11-11
CN105051706B true CN105051706B (zh) 2018-07-24

Family

ID=51731717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380074810.5A Active CN105051706B (zh) 2013-04-17 2013-04-17 用于具有pcie协议栈的低功率phy的操作的设备、方法和系统

Country Status (5)

Country Link
US (1) US9575552B2 (zh)
EP (1) EP2987087A4 (zh)
KR (1) KR101725536B1 (zh)
CN (1) CN105051706B (zh)
WO (1) WO2014171937A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9652020B2 (en) * 2014-06-18 2017-05-16 Qualcomm Incorporated Systems and methods for providing power savings and interference mitigation on physical transmission media
US9697168B2 (en) * 2015-03-25 2017-07-04 Intel Corporation Apparatus, system and method for sharing physical layer logic across multiple protocols
US9723610B2 (en) * 2015-04-07 2017-08-01 Qualcomm Incorporated Multi-layer timing synchronization framework
WO2017052661A1 (en) * 2015-09-26 2017-03-30 Intel Corporation Multichip package link error detection
US20170286357A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Method, Apparatus And System For Communicating Between Multiple Protocols
US10198394B2 (en) * 2016-05-24 2019-02-05 Intel Corporation Reduced pin count interface
US10127184B2 (en) 2016-09-27 2018-11-13 Intel Corporation Low overheard high throughput solution for point-to-point link
US10444999B2 (en) 2016-10-13 2019-10-15 Qualcomm Incorporated Universal flash storage (UFS) host design for supporting embedded UFS and UFS card
US9960811B1 (en) 2016-10-27 2018-05-01 Hewlett Packard Enterprise Development Lp DC bias signals isolatable from transmission protocols
US10310585B2 (en) * 2016-10-27 2019-06-04 Qualcomm Incorporated Replacement physical layer (PHY) for low-speed peripheral component interconnect (PCI) express (PCIe) systems
US10705142B2 (en) * 2016-12-29 2020-07-07 Intel Corporation Device, system and method for providing on-chip test/debug functionality
US10963035B2 (en) * 2017-10-11 2021-03-30 Qualcomm Incorporated Low power PCIe
US20190324523A1 (en) * 2018-12-21 2019-10-24 Michelle C. Jen Alternate physical layer power mode
US11625084B2 (en) * 2019-08-15 2023-04-11 Intel Corporation Method of optimizing device power and efficiency based on host-controlled hints prior to low-power entry for blocks and components on a PCI express device
US11755525B2 (en) 2021-04-14 2023-09-12 SK Hynix Inc. System including PIPE5 to PIPE4 converter and method thereof
CN113489595B (zh) * 2021-06-28 2023-02-28 苏州浪潮智能科技有限公司 一种实现分离式mac和phy电磁兼容的系统、方法
TWI782694B (zh) * 2021-09-06 2022-11-01 智原科技股份有限公司 時序調整電路、時序不對稱消除方法及接收電路
TWI805469B (zh) * 2022-08-12 2023-06-11 創意電子股份有限公司 半導體晶片及序列檢查電路
US12026369B2 (en) * 2022-10-14 2024-07-02 Qualcomm Incorporated Configurable flash memory physical interface in a host device
CN116662231A (zh) * 2023-04-26 2023-08-29 珠海妙存科技有限公司 一种基于m-phy接口的速率匹配方法及其存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1323480A (zh) * 1998-08-19 2001-11-21 英特尔公司 网络控制器
CN101523364A (zh) * 2006-08-18 2009-09-02 Nxp股份有限公司 Mac和phy接口配置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7865744B2 (en) * 2002-09-04 2011-01-04 Broadcom Corporation System and method for optimizing power consumption in a mobile environment
US8090263B2 (en) 2007-08-24 2012-01-03 Mission Technology Group Inc. System and method for expanding PCIe compliant signals over a fiber optic medium with no latency
TWI408557B (zh) * 2010-03-18 2013-09-11 Faraday Tech Corp 高速輸入輸出系統及其節能控制方法
US8407504B2 (en) 2010-06-30 2013-03-26 Intel Corporation Systems and methods for implementing reduced power states
US8395416B2 (en) * 2010-09-21 2013-03-12 Intel Corporation Incorporating an independent logic block in a system-on-a-chip
WO2012052450A1 (en) * 2010-10-18 2012-04-26 St-Ericsson Sa System and method to detect and communicate loss and retention of synchronization in a real-time data transfer scheme
US20130272368A1 (en) * 2011-09-28 2013-10-17 Wei-Lien Yang Low power data recovery using over-clocking
US9081907B2 (en) * 2012-10-29 2015-07-14 Qualcomm Incorporated Operating M-PHY based communications over peripheral component interconnect (PCI)-based interfaces, and related cables, connectors, systems and methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1323480A (zh) * 1998-08-19 2001-11-21 英特尔公司 网络控制器
CN101523364A (zh) * 2006-08-18 2009-09-02 Nxp股份有限公司 Mac和phy接口配置

Also Published As

Publication number Publication date
CN105051706A (zh) 2015-11-11
KR20150120444A (ko) 2015-10-27
WO2014171937A1 (en) 2014-10-23
EP2987087A1 (en) 2016-02-24
US20150220140A1 (en) 2015-08-06
KR101725536B1 (ko) 2017-04-11
US9575552B2 (en) 2017-02-21
EP2987087A4 (en) 2016-12-28

Similar Documents

Publication Publication Date Title
CN105051706B (zh) 用于具有pcie协议栈的低功率phy的操作的设备、方法和系统
CN104322033B (zh) 使用第二协议的扩展功能结构来控制第一协议的物理链路
CN101571842B (zh) 一种用于arinc429通讯的pci板卡装置
CN104838636B (zh) 具有全双工差分对的usb接口上的以太网
US10282341B2 (en) Method, apparatus and system for configuring a protocol stack of an integrated circuit chip
CN104798010B (zh) 至少部分的串行存储协议兼容帧转换
CN103827841B (zh) 可配置带宽的io连接器
CN107209739A (zh) 电压模式和电流模式设备枚举
CN103944895A (zh) 一种异构传感网络的数据融合装置
CN104350720B (zh) 提供用于双向串行互连的串行协议的装置、方法和系统
KR101679333B1 (ko) 트랜잭션 계층 패킷의 싱글 엔드형 통신을 위한 방법, 장치 및 시스템
CN103677671A (zh) 一种电口模块的数据读写方法和系统
CN103200081A (zh) 一种面向异构网络环境的物联网网关开发平台
CN107741915A (zh) 一种基于sdio接口的fpga板级通信装置及通信方法
CN104380274B (zh) 用于优化的链路训练及管理的装置和方法
CN104156333A (zh) 一种基于fpga的uart多接口扩展系统和方法
CN104699654A (zh) 一种基于chi片内互联总线与qpi片间互联总线互联适配系统和方法
CN103558812B (zh) 基于fpga和arm的mvb网络四类设备网卡
CN106909524B (zh) 一种片上系统及其通信交互方法
CN105068955B (zh) 一种局部总线结构及数据交互方法
CN106789496A (zh) 一种用于运载火箭的光纤惯组1553b通讯接口电路
CN104050121B (zh) 双收双发可编程arinc429通讯接口芯片
CN107704407A (zh) 一种用于spi和uart之间数据处理的系统和方法
CN103607286B (zh) 基于PowerPC嵌入式系统的多功能通信接口机装置
CN104516852B (zh) I/o链路的线路划分复用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant