CN103827841B - 可配置带宽的io连接器 - Google Patents

Abstract

互连设备的系统和方法，可以包括具有一个或多个设备侧数据通道和收发器逻辑的输入/输出（10）接口，用于接收带宽配置命令。收发器逻辑也可以基于带宽配置命令配置一个或多个设备侧数据通道的发送带宽。此外，收发器逻辑可以基于带宽配置命令配置一个或多个设备侧数据通道的接收带宽。

Description

可配置带宽的IO连接器

技术领域

概括地说，实施例涉及输入/输出（IO）接口。具体地说，实施例涉及具有收发器逻辑的IO连接器，所述收发器逻辑动态地重新配置IO连接器的上行和下行带宽。

背景技术

计算系统可以包括一个或多个USB（通用串行总线，例如，USB规范3.0，Rev.1.0，2008年11月12日，USB Implementers Forum）端口以支持与外围部件（例如键盘、鼠标、摄像头等）的IO通信。然而，由于连接器和内部主机互连约束，典型的USB端口可能被限制到某个带宽。

附图说明

通过阅读以下说明书和所附权利要求，并通过参考以下附图，本发明的实施例的各种优点对本领域的技术人员将会变得明显，其中：

图1是根据实施例的在主机平台和外围设备之间的非对称带宽连接示例的框图；

图2是根据实施例的在主机平台和设备之间配置连接的方法的示例的流程图；

图3是根据实施例的设备侧数据通道的示例的框图；

图4是根据实施例的在主机平台和外围设备之间的串行化连接的示例的框图；

图5是根据实施例的具有多个凹处（bay）的输入/输出（IO）连接器的示例的立体图；和

图6是在其中数据在耦合到IO连接器的外围设备之间直接传送的架构的示例的框图。

具体实施方式

实施例可以包括具有收发器逻辑以及一个或多个设备侧数据通道的输入/输出（IO）连接器，用于接收带宽配置命令。收发器逻辑还可以基于带宽配置命令配置一个或多个设备侧数据通道的发送带宽。此外，收发器逻辑可以基于带宽配置命令配置一个或多个设备侧数据通道的接收带宽。

实施例也可以包括主机设备用来产生带宽配置命令，和具有一个或多个设备侧数据通道和收发器逻辑以接收带宽配置命令的IO连接器。收发器逻辑可以基于带宽配置命令配置一个或多个设备侧数据通道的发送带宽，并且基于带宽配置命令配置一个或多个设备侧数据通道的接收带宽。

其他实施例可以涉及计算机实现方法，其中带宽配置命令被发布到包括一个或多个设备侧数据通道的IO连接器。可以基于带宽配置命令配置一个或多个设备侧数据通道的发送带宽。所述方法还可以提供基于配置命令配置一个或多个设备侧数据通道的接收带宽。

现在转到图1，显示了在主机平台10和外围设备12之间的非对称连接。主机平台10可以包括，例如，个人数字助理（PDA）、移动互联网设备（MID）、无线智能电话、媒体播放器、成像设备、智能平板、膝上计算机、桌面个人计算机（PC）、服务器等，或者其任何组合。因此，主机平台10可能包括芯片组部件，例如处理器14和/或平台控制器中心（PCH）16，其被配置用于与平台10的用户交互，并控制平台10的各种硬件和软件相关功能。此外，外围设备14可以包括，例如，键盘、鼠标、摄像头、PDA、MID、无线智能电话、媒体播放器、成像设备、智能平板、外部硬盘驱动器等，或者其任何组合。

示出的主机平台10也包括IO连接器18，其具有缓冲器（例如，硅片、半导体封装）22和多个设备侧数据通道20（20a、20b），其中外围设备12可以包括对应的IO连接器（未显示），其可以配对（例如，被插入）主机平台10的IO连接器18。总之，缓冲器22可以包括收发器逻辑（未显示）以基于系统和/或用户相关的考虑来动态配置设备侧数据通道20的发送（TX）带宽和接收（RX）带宽。例如，示出的设备侧数据通道20包括总共八个通道，其中第一组设备侧数据通道20a具有单个（x1）通道被配置用来从外围设备12接收数据，而第二组设备侧数据通道20b具有7个（x7）通道被配置用来发送数据到外围设备12。因此，就下行链路（例如，主机到设备）数据速率不同于上行链路（例如，设备到主机）数据速率的意义而言，连接可以被认为是非对称的。

示出的示例对于以下情况可以是有益的，其中相对大量的数据被从主机平台10传送到外围设备12，例如，介质内容下载到手持媒体播放器的情况，或者很大的数据备份到外部硬盘驱动器的情况。相反，可以替代地配置设备侧数据通道20以使得接收带宽大于发送带宽（例如，从外部硬盘驱动器进行系统恢复），或者使得接收带宽等于发送带宽。因此，用于八个通道架构的有效RX:TX端口配置可以包括0:8、1:7、2:6、3:5、4:4、5:3等。可以管理发送带宽和接收带宽的配置，作为对系统和/或用户相关的考虑的响应。例如，示出的主机平台10的处理器14和/或PCH16可以得到/识别关于期望的下行链路和上行链路数据速率或者使用模型（例如，介质下载、外部驱动器恢复）的用户输入，并基于用户输入发布带宽配置命令到IO连接器18。事实上，主机设备可以检测用户请求以发送相对大量的数据到外围设备12或者从外围设备12发送相对大量的数据，并且沿任何一个方向自动增加带宽，而无需用户明确请求在链路中的更多带宽。

图2显示了在主机平台和外围设备之间配置连接的方法24。方法24可以实现为存储在下面的设备中的一组逻辑指令：机器或者计算机可读存储介质，例如随机访问存储器（RAM）、只读存储器（ROM）、可编程ROM（PROM）、闪存等；可配置逻辑，例如可编程逻辑阵列（PLA）、现场可编程门阵列（FPGA）、复杂可编程逻辑设备（CPLD）；使用电路技术的固定功能逻辑硬件，例如专用集成电路（ASIC）、CMOS或者晶体管-晶体管逻辑（TTL）技术，或者其任何组合。例如，用于执行在方法24中显示的操作的计算机程序代码可以以一个或多个编程语言的任何组合写成，所述编程语言包括面向对象编程语言（例如C++等等）和传统的过程化编程语言（例如“C”编程语言或者相似的编程语言）。而且，方法24可以使用任何前述电路技术实现。

处理框26提供接收用户输入，其中用户输入可以通过图形用户界面（GUI）或者其他合适的系统部件（例如，键盘、小键盘、触摸屏、麦克风）得到。如已经注意到的，用户输入可以指示用户已经请求某个下行链路和/或上行链路数据速率、某个使用模型等等。主机设备也可以与外围设备协商通道带宽和/或方向。在这样的情况下，可以经由IO连接器在主机平台和外围设备之间交换一个或多个通道带宽协商消息。带宽配置命令可以基于用户输入在框28处产生，并且发布到IO连接器的收发器逻辑。示出的框30接收带宽配置命令，其中带宽配置命令可以被用于配置设备侧数据通道的带宽。特别地，一个或多个设备侧数据通道的发送带宽可以基于带宽配置命令在框32处配置，然而框34可以基于带宽配置命令配置设备侧数据通道的接收带宽。

图3显示了设备侧数据通道36的示例，其包括IO触头（例如，针脚、焊接点、插槽）38、耦合到IO触头38的发送器40和耦合到IO触头38的接收器42。数据通道36可以容易地替换为任何设备侧数据通道20（图1），并且可以根据环境采用差分信号（例如，两个导线）或者单端型信号（例如，一个导线）。此外，示出的数据通道36可以包括其他发送和/或接收部件，例如编码、解码、调制、解调单元（未显示）等等。数据通道36的发送器40和接收器42还可以耦合到缓冲器的逻辑（例如，收发器逻辑）44，例如缓冲器22（图1），其中逻辑44可以将数据通道36配置为发送通道或者接收通道。例如，逻辑44可以选择性地激活发送器40并且停用接收器42以将数据通道36配置为发送通道。相似地，逻辑44可以选择性地停用发送器40并且激活接收器42以将数据通道配置为接收通道。

或者，逻辑44可以使发送器40和接收器42两者保持激活，并且选择性地取消与发送器40和/或接收器42相关联的一个或多个信号波。这样的方法可以被认为是双向同时发出信号的形式。例如，如果数据通道36将会被配置作为发送通道，则逻辑44可以提供从数据通道36的全部能量减去在IO触头38接收到的任何上行链路信号波，以有效地取消会被接收器42获得的任何波。相似地，如果数据通道36将会被配置作为接收通道，则逻辑44可以提供从数据通道36的全部能量减去任何下行链路信号波，以有效地取消与发送器40相关联的波。也可以使用其他用于配置数据通道36的方向的技术。

简单地讲，在以下操作过程中可以实现若干可能的收发器配置：1）单向的，2）双向的和3）同时双向的。在单向的情况下，发送器总是发送器而接收器总是接收器。在双向的情况下，数据通道可以被配置为在链路的每一侧的RX或者TX。对于同时双向的配置，发送器和接收器可以共享相同的触头并且在相同时间使用它们。

图4显示了在主机平台46和外围设备48之间的串行化连接。特别地，示出的主机平台具有耦合到PCH52的处理器50，其反过来具有到IO连接器54的连接56，其是两个（x2）主机侧数据通道宽。在示出的示例中，连接56的每个主机侧数据通道以8GB/s的数据速率运行，其中IO连接器54具有缓冲器58，其仅有单个（x1）设备侧数据通道60与外围设备48通信。因此，在显示的示例中，已经配置比主机侧数据通道更少的设备侧数据通道用于运行。为了匹配设备侧数据速率与主机侧数据速率，示出的缓冲器58的收发器逻辑配置设备侧数据通道60以16GB/s与外围设备交换数据。特别地，缓冲器58的收发器逻辑可以串行化在连接56的主机侧数据通道上接收到的数据，并且在串行化数据在设备侧通道60发送之前提高串行化数据的数据速率。相似地，缓冲器58的收发器逻辑可以反串行化在设备侧数据通道60上接收到的数据，并且在反串行化数据在连接56的主机侧通道发送之前减少反串行化数据的数据速率。示出的方法可以因此使IO连接器54能够动态适应在主机平台和外围设备之间的数据速率不匹配，并实现提高的数据速率。

现在转到图5，示出了IO连接器62，其具有并排放置在共享外壳内的多个凹处64（64a-64d）。每个凹处64具有一组设备侧数据线，如果外围设备的对应的连接器（例如连接器68）与正在讨论的凹处64配对，那么所述数据线可以耦合到外围设备（未显示）。每个示出的凹处64还具有相关联的缓冲器70（70a-70b），其能够动态地配置对应凹处64的发送带宽和接收带宽。替代的配置可以包括带有共享缓冲器的单个半导体封装/硅片，其配置所有凹处64的发送带宽和接收带宽。如将会讨论的，多个外围设备可以经由IO连接器62连接到主机平台。

IO连接器62可以例如合并USB技术、显示端口（DP，例如，嵌入式显示端口标准（eDP）版本1.3，2011年1月，视频电子标准协会）技术、高清晰度多媒体接口（HDMI，例如，HDMI规范，版本1.3a，2006年11月10日，HDMI Licensing，LLC）技术、Thunderbolt（例如，ThunderboltTM技术：The Transformational PC I/O，2011，英特尔公司）技术、外围部件互联高速（PCI-e，例如，PCI Express x16图形150W-ATX规范1.0，PCI特别兴趣组）技术等等。

图6显示了主机平台72包括带有两个激活的凹处的IO连接器74的场景。在示出的示例中，第一外围设备76连接到第一缓冲器80的设备侧数据通道78，第二外围设备82耦合到第二缓冲器86的设备侧数据通道84。第一缓冲器80可以与第二缓冲器86通信，以便在他们对应的凹处和设备76、82之间直接路由数据。此外，可以完成在设备76、82之间直接路由数据而不涉及主机侧数据通道92，或者主机平台72的芯片组部件（例如处理器88或者PCH90）。

例如，设备76、82可以是外部硬盘驱动器，其中大量数据将会在驱动器之间传送。在这种情况下，数据可以以绕过全部主机设备的方式传送，并且减少要求用于操作平台72的能量的量。此外，由于在缓冲器80、86之间的短距离，在缓冲器80、86之间的链路81可以由单端信号实现。事实上，如果缓冲器80、86合并在单一的硅片上，那么链路81可以是虚拟的。

因此，在这里描述的技术利用独特的硅缓冲器和IO布线的缩放潜力来支持实质上的可扩展性改进。此外，在IO数据线上非对称带宽的使用可以向主机平台-外围设备配置提供实质上更多的灵活性和功能，其从一个使用模型到另一个可以改变。此外，促进在外围设备之间的直接通信可以释放有价值的主机处理资源，并且可以防止到主机设备的链路饱和。此外，通过将设备侧数据通道配置成突发-休眠-突发模式可以实现功率管理优势，在所述模式中所有通道临时性地被转换为发送通道。通过在空闲和/或低IO活动时期选择性地停用主机侧数据通道还以减少能量消耗。

本发明的实施例适用于与各种类型的半导体集成电路（“IC”）芯片一起使用。这些IC芯片的示例包括但不限于处理器、控制器、芯片组部件、可编程逻辑阵列（PLA）、存储器芯片、网络芯片、片上系统（SoC）、SSD/NAND控制器ASIC等。此外，在一些附图中，信号导线由线表示。一些可以是不同的以指示更多成分信号路径，具有数字标签以指示若干成分信号路径，和/或在一端或多端具有箭头以指示主要信息流方向。然而这不应当以限制方式进行解释。相反，这样的增加的细节可以结合一个或多个示例性实施例使用，以促进对电路更简单的理解。任何所表示的信号线，无论是否具有额外的信息，都可以实际上包括可以沿多个方向行进一个或多个信号，并且可以以任何合适类型的信号机制实现，例如，以差分对实现的数字或模拟线、光纤线和/或单端线。

尽管给出了示例尺寸/模型/值/范围，但本发明的实施例并不限于此。随着制造技术（例如，光刻法）随时间成熟，期望的是可以制造出更小尺寸的设备。此外，为了解释和讨论的简单，并且为了不模糊本发明实施例的某些方面，在附图中可以示出或不示出周知的到IC芯片和其他部件的电源/接地连接。进一步的，为了避免模糊本发明的实施例，可以以框图形式显示布置，并且考虑到关于这种框图布置的实现方式的细节高度依靠实现实施例的平台这一事实，即这样的细节应当处在本领域的技术人员的见识之内。当陈述特定细节（例如，电路）是为了描述本发明实施例的示例时，对于本领域的技术人员来说明显的是，可以不具有这些特定细节或者以这些特定细节的变化来实践本发明的实施例。因此说明书被视为解释性的而不是限制性的。

术语“耦合”在这里可以被用来指所讨论部件之间的任何类型的直接的或者间接的关系，并且可以应用于电的、机械的、流体的、光学的、电磁的、机电的或者其他连接。此外，术语“第一”、“第二”等这里仅仅用于便于讨论，除非另行指出否则不带有特定的时间或者按时间顺序的意义。

本领域的技术人员根据前面的描述将会理解，本发明的实施例的宽泛技术可以以各种形式实现。因此，尽管已经结合其特定的示例描述了本发明的实施例，但本发明的实施例的真实范围不应被如此限制，这是因为通过研究附图、说明书和以下权利要求，其他修改对于有经验的实践者将会变得明显。

Claims (37)

1.一种用于带宽配置的系统，包括：

主机设备，用于产生在具有主机侧数据速率的移动主机平台和具有设备侧数据速率的外围设备之间的带宽配置命令，其中所述带宽配置命令是至少基于包括传送数据的请求的用户输入而产生的；和

与所述外围设备通信的输入/输出(IO)连接器，所述IO连接器包括一个或多个设备侧数据通道，所述IO连接器用于基于从所述主机设备接收到的所述带宽配置命令定义所述移动主机平台和所述外围设备之间的发送带宽和接收带宽，其中所述带宽配置命令包括在所述移动主机平台和所述外围设备之间的经协商的通道宽度和方向，以及收发器逻辑，用于，

接收所述带宽配置命令，

基于所述带宽配置命令，动态配置所述一个或多个设备侧数据通道的所述发送带宽，以及

基于所述带宽配置命令，动态配置所述一个或多个设备侧数据通道的所述接收带宽，

其中所述带宽配置命令用于匹配所述主机侧数据速率和所述设备侧数据速率，并且沿任一方向自动增加带宽而无需对更多带宽的明确请求。

2.如权利要求1所述的系统，其中所述一个或多个设备侧数据通道中的每个包括：

一个或多个IO触头；

耦合到所述一个或多个IO触头的发送器；以及

耦合到所述一个或多个IO触头的接收器。

3.如权利要求2所述的系统，其中所述收发器逻辑用于基于所述带宽配置命令，选择性地激活所述发送器和所述接收器中的至少一个。

4.如权利要求2所述的系统，其中所述收发器逻辑用于基于所述带宽配置命令，选择性地取消与所述发送器和所述接收器中的至少一个相关联的一个或多个信号波。

5.如权利要求1所述的系统，进一步包括具有主机侧数据速率的一个或多个主机侧数据通道，其中所述收发器逻辑用于匹配所述一个或多个设备侧数据通道的设备侧数据速率与所述主机侧数据速率。

6.如权利要求5所述的系统，其中所述收发器逻辑用于，

配置比主机侧数据通道更少的设备侧数据通道用于运行，

串行化在所述主机侧数据通道上接收到的数据，

增加串行化数据的数据速率，

反串行化在所述设备侧数据通道上接收到的数据，以及

减少反串行化数据的数据速率。

7.如权利要求6所述的系统，其中所述收发器逻辑用于配置单个设备侧数据通道用于运行。

8.如权利要求1所述的系统，其中所述IO连接器进一步包括多个凹处，每个凹处包括一个或多个设备侧数据通道，所述逻辑用于在所述多个凹处中的两个或者更多个之间直接路由数据。

9.如权利要求1所述的系统，其中所述收发器逻辑用于将所述发送带宽配置成大于所述接收带宽。

10.如权利要求1所述的系统，其中所述收发器逻辑用于将所述接收带宽配置成大于所述发送带宽。

11.如权利要求1所述的系统，其中所述收发器逻辑用于将所述接收带宽配置成等于所述发送带宽。

12.如权利要求1所述的系统，其中所述主机设备用于识别用户输入，并且其中所述带宽配置命令是基于所述用户输入产生的。

13.如权利要求1所述的系统，其中所述IO连接器进一步包括：

外壳；

半导体封装，其中所述半导体封装包括所述收发器逻辑；以及

耦合到所述半导体封装的基底，其中所述基底包括所述设备侧数据通道，并且所述设备侧数据通道放置在所述外壳内。

14.如权利要求1所述的系统，其中所述主机设备用于发布通道宽度协商消息到所述IO连接器，所述IO连接器用于经由至少一个所述设备侧数据通道发送所述通道宽度协商消息。

15.一种输入/输出(IO)连接器，包括：

一个或多个设备侧数据通道，其用于与外围设备通信并且用于定义具有主机侧数据速率的移动主机平台和具有设备侧数据速率的所述外围设备之间的发送带宽和接收带宽；和

收发器逻辑，其用于，

接收带宽配置命令，其中所述带宽配置命令包括在所述移动主机平台和所述外围设备之间的经协商的通道宽度和方向，

基于所述带宽配置命令，动态配置所述一个或多个设备侧数据通道的所述发送带宽，以及

基于所述带宽配置命令，动态配置所述一个或多个设备侧数据通道的所述接收带宽，

其中所述带宽配置命令用于匹配所述主机侧数据速率和所述设备侧数据速率，并且沿任一方向自动增加带宽而无需对更多带宽的明确请求。

16.如权利要求15所述的IO连接器，其中所述一个或多个设备侧数据通道中的每个包括：

一个或多个IO触头；

耦合到所述一个或多个IO触头的发送器；以及

耦合到所述一个或多个IO触头的接收器。

17.如权利要求16所述的IO连接器，其中所述收发器逻辑用于基于所述带宽配置命令，选择性地激活所述发送器和所述接收器中的至少一个。

18.如权利要求16所述的IO连接器，其中所述收发器逻辑用于基于所述带宽配置命令，选择性地取消与所述发送器和所述接收器中的至少一个相关联的一个或多个信号波。

19.如权利要求15所述的IO连接器，进一步包括具有主机侧数据速率的一个或多个主机侧数据通道，其中所述收发器逻辑用于匹配所述一个或多个设备侧数据通道的设备侧数据速率与所述主机侧数据速率。

20.如权利要求19所述的IO连接器，其中所述逻辑用于，

配置比主机侧数据通道更少的设备侧数据通道用于运行，

串行化在所述主机侧数据通道上接收到的数据，

增加串行化数据的数据速率，

反串行化在所述设备侧数据通道上接收到的数据，以及

减少反串行化数据的数据速率。

21.如权利要求20所述的IO连接器，其中所述收发器逻辑用于配置单个设备侧数据通道用于运行。

22.如权利要求15所述的IO连接器，进一步包括多个凹处，每个凹处包括一个或多个设备侧数据通道，所述逻辑用于在所述多个凹处中的两个或者更多个之间直接路由数据。

23.如权利要求15所述的IO连接器，其中所述收发器逻辑用于将所述发送带宽配置成大于所述接收带宽。

24.如权利要求15所述的IO连接器，其中所述收发器逻辑用于将所述接收带宽配置成大于所述发送带宽。

25.如权利要求15所述的IO连接器，其中所述收发器逻辑用于将所述接收带宽配置成等于所述发送带宽。

26.如权利要求15所述的IO连接器，进一步包括：

外壳；

半导体封装，其中所述半导体封装包括所述收发器逻辑；以及

耦合到所述半导体封装的基底，其中所述基底包括所述设备侧数据通道，并且所述设备侧数据通道放置在所述外壳内。

27.一种计算机实现的用于带宽配置的方法，包括：

将带宽配置命令发布到包括用于与外围设备通信并且用于定义具有主机侧数据速率的移动主机平台和具有设备侧数据速率的所述外围设备之间的发送带宽和接收带宽的一个或多个设备侧数据通道的输入/输出(IO)连接器，其中所述带宽配置命令包括在所述移动主机平台和所述外围设备之间的经协商的通道宽度和方向；

基于所述带宽配置命令，动态配置所述一个或多个设备侧数据通道的所述发送带宽；以及

基于所述带宽配置命令，动态配置所述一个或多个设备侧数据通道的所述接收带宽，

其中所述带宽配置命令用于匹配所述主机侧数据速率和所述设备侧数据速率，并且沿任一方向自动增加带宽而无需对更多带宽的明确请求。

28.如权利要求27所述的方法，进一步包括基于所述带宽配置命令，选择性地激活每个设备侧数据通道的发送器和接收器中的至少一个。

29.如权利要求27所述的方法，进一步包括基于所述带宽配置命令，选择性地取消与每个设备侧数据通道的发送器和接收器中的至少一个相关联的一个或多个信号波。

30.如权利要求27所述的方法，进一步包括匹配一个或多个设备侧数据通道的设备侧数据速率与和IO连接器相关联的一个或多个主机侧数据通道的主机侧数据速率。

31.如权利要求30所述的方法，进一步包括：

配置比主机侧数据通道更少的设备侧数据通道用于运行；

串行化在所述主机侧数据通道上接收到的数据；

增加串行化数据的数据速率；

反串行化在所述设备侧数据通道上接收到的数据；以及

减少反串行化数据的数据速率。

32.如权利要求31所述的方法，其中配置单个设备侧数据通道用于运行。

33.如权利要求27所述的方法，其中所述IO连接器进一步包括多个凹处，每个凹处包括一个或多个设备侧数据通道，所述方法进一步包括在所述多个凹处中的两个或者更多个之间直接路由数据。

34.如权利要求27所述的方法，进一步包括将所述发送带宽配置成大于所述接收带宽。

35.如权利要求27所述的方法，进一步包括将所述接收带宽配置成大于所述发送带宽。

36.如权利要求27所述的方法，进一步包括将所述接收带宽配置成等于所述发送带宽。

37.如权利要求27所述的方法，进一步包括发布通道宽度协商消息到所述IO连接器。