[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN104752439A - 一种阵列基板、显示装置及阵列基板制造方法 - Google Patents

一种阵列基板、显示装置及阵列基板制造方法 Download PDF

Info

Publication number
CN104752439A
CN104752439A CN201510005537.1A CN201510005537A CN104752439A CN 104752439 A CN104752439 A CN 104752439A CN 201510005537 A CN201510005537 A CN 201510005537A CN 104752439 A CN104752439 A CN 104752439A
Authority
CN
China
Prior art keywords
layer
insulating barrier
hole
auxiliary layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510005537.1A
Other languages
English (en)
Other versions
CN104752439B (zh
Inventor
李松
罗丽媛
钱栋
刘刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai Tianma AM OLED Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Shanghai Tianma AM OLED Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201510005537.1A priority Critical patent/CN104752439B/zh
Publication of CN104752439A publication Critical patent/CN104752439A/zh
Application granted granted Critical
Publication of CN104752439B publication Critical patent/CN104752439B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种阵列基板及其制作工艺流程。所述阵列基板包括:衬底基板,分为显示区和非显示区;薄膜晶体管层,位于所述衬底基板上;所述显示区的所述薄膜晶体管层包含在所述衬底基板上依次设置的第一辅助层和源漏极金属层,所述源漏极金属层与所述第一辅助层电连接。通过采用本发明所述的阵列基板,能够实现降低VDD走线上的压降,减小有机发光二极管上驱动电压的差异,进而达到消除面板显示亮度不均的目的。

Description

一种阵列基板、显示装置及阵列基板制造方法
技术领域
本发明涉及平板显示技术,且特别涉及一种有机发光二极管阵列基板、显示装置及阵列基板制造方法。
背景技术
有机发光显示器(Organic Light-Emitting Diode,OLED)的驱动方法分为被动矩阵式(Passive Matrix,PM)和主动矩阵式(Active Matrix,AM)两种。相比被动矩阵式驱动,主动矩阵式驱动具有显示信息量大、功耗低、器件寿命长、画面对比度高等优点。如图1所示,现有技术的一种主动矩阵式有机发光显示器的像素单元的等效电路包括:开关管M1、驱动管M2、存储电容C1以及有机发光二极管D1。其中,开关管M1在栅极被扫描信号Vscan(n)选通时打开,引入数据信号Vdata。驱动管M2一般工作在饱和区,其栅源电压Vgs(也就是数据信号Vdata)决定了流过其电流的大小,进而为有机发光二极管D1提供了稳定的电流。其中,VDD为电源电压,提供有机发光二极管D1发光所需要的能源,也就是说VDD影响有机发光二极管D1的发光亮度。而存储电容C1的作用是在一帧的时间内维持驱动管M2栅极电压的稳定。
当然,也可以附加其它阈值补偿电路,用于补偿驱动晶体管M2的阈值漂移,使得流过驱动管M2的电流不受其阈值电压漂移的影响。
目前的设计上,所有的像素都是通过显示区域外围和内部的VDD走线连接在一起,但是随着分辨率的提高,每个像素单元越来越小,故当VDD走线变得非常细且非常长的时候会造成比较大的压降,导致不同像素单元VDD的电压有差异,从而导致有机发光二极管D1的驱动电压有差异,严重时可能会导致面板显示亮度不均一。
发明内容
鉴于现有技术存在的不足,本发明提供了一种触控显示装置及其制造方法。
为了实现上述目的,本发明的实施例提出一种阵列基板,包括:衬底基板,分为显示区和非显示区;薄膜晶体管层,位于所述衬底基板上;所述显示区的所述薄膜晶体管层包含在所述衬底基板上依次设置的第一辅助层和源漏极金属层,所述源漏极金属层与所述第一辅助层电连接。
本发明的实施例还提出一种阵列基板,包括:衬底基板,分为显示区和非显示区;薄膜晶体管层,位于所述衬底基板上;第二辅助层,位于所述非显示区的所述薄膜晶体管层上;第一电极层,位于所述非显示区的所述第二辅助层上,并与所述第二辅助层电连接。
同时,本发明还提出一种制造所述阵列基板的制造方法,包括:提供衬底基板,所述衬底基板分为显示区和非显示区;在所述衬底基板上形成薄膜晶体管层,其中,所述显示区的所述薄膜晶体管层包含在所述衬底基板上依次设置的第一辅助层和源漏极金属层,所述源漏极金属层与所述第一辅助层电连接。
通过采用本发明所述的一种阵列基板,能够实现降低VDD走线上的压降,减小有机发光二极管上驱动电压的差异,进而达到消除面板显示亮度不均的目的。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是现有技术提供的有机发光显示器的像素单元的等效电路图;
图2是本发明实施例提供的一种阵列基板在显示区的剖视图;
图3是本发明实施例提供的另一种阵列基板显示区结构的剖视图;
图4是本发明实施例提供的一种阵列基板非显示区结构的剖视图;
图5是本发明实施例提供的另一种阵列基板非显示区结构的剖视图;
图6A至图6P是本发明实施例提供的一种阵列基板的制造方法流程图;
图7A至图7P是本发明实施例提供的另一种阵列基板的制造方法流程图;
图8A至图8M是本发明实施例提供的另一种阵列基板的制造方法流程 图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图2所示为本发明实施例提供的一种阵列基板10在显示区的剖视图。
如图2所示,在衬底基板101上设置有隔离层102,在隔离层102上设置有薄膜晶体管层,薄膜晶体管层包含依次设置在隔离层102上的半导体层103、设置在半导体层103上的栅极绝缘层104、设置在栅极绝缘层104上的栅极金属层105、设置在栅极金属层105上的第三绝缘层106、设置在第三绝缘层106上的第一辅助层107、设置在第一辅助层107上的层间绝缘层108以及设置在层间绝缘层108上的源漏电极层。
薄膜晶体管层包括多个薄膜晶体管单元和多个电容单元,如图2中下层电容电极141、第三绝缘层106和上层电容电极142共同形成一个电容单元。其中,薄膜晶体管层中栅极金属层105与下层电容电极141同层,第一辅助层107与上层电容电极142同层,这样,在制作第一辅助层107的过程中可以不用额外增加工艺步骤,利用制作上层电容电极142的工艺步骤即可以同时制作第一辅助层107。
在薄膜晶体管层中的源漏电极层包括至少与半导体层103部分交叠的第一电极110和第二电极111、与第一电极110电连接的多条信号线220,第一电极110可以为源极或漏极,源漏电极层可以为单层金属层,也可以为金属复合层,复合金属层的材料为钛-铝-钛三层结构。在第一辅助层107上具有第四通孔109,第四通孔109暴露部分在第一辅助层107,第一辅助层107通过第四通孔109与第一电极110电连接,并且第一辅助层107位于信号线220下方,优选的,第一辅助层107的形状与信号线220的形状相同,为沿着信号线220延伸方向延伸的连续图形,第一辅助层107的形状也可以与信号线220的形状不相同,例如为沿着信号线220延伸方向延伸的非连续图形,即在第一辅助层上存在有多个镂空区域,使得第一辅助层107被分割成为多个相 互间隔的图形,每个相互间隔的图形的形状可以相同也可以不相同,例如其图形可以是长条状、块状等等,每个相互间隔的图形分别通过多个通孔与第一电极110电连接。
在薄膜晶体管层上设置有平坦化层112,平坦化层112具有第六通孔113,第六通孔暴露第二电极111。在平坦化层112上设置有机发光电极层,所述有机发光电极层包含阳极反射层114、像素定义层115、有机发光层117和阴极层118。其中,阳极反射层114通过第六通孔113与第二电极111接触。在阳极反射层114上设置像素定义层115,像素定义层115围绕有机发光电极层限定出像素单元,同时像素定义层具有第七通孔116,第七通孔116暴露部分阳极反射层114。在像素定义层115和阳极反射层114上设置有机发光层117,有机发光层117通过第七通孔116与阳极反射层114接触。在有机发光层117和像素定义层115上设置有阴极层118。
在本实施例中所述的阵列基板10上,在薄膜晶体管层内包含了第一辅助层107,第一辅助层107的材料为金属材料钼(Mo),并且第一辅助层107通过第四通孔109与第一电极110相接触,即两者实现了并联,根据电学原理我们可知,并联后的电阻小于二者中的任意一个,即通过采用此种并联方式,可以降低第一电极110的整体电阻。其中,优选的方式是第一辅助层107所采用的材料的电阻率小于第一电极110所采用材料的电阻率。通过采用以上所述结构设计,可以实现降低VDD走线上的压降,减小有机发光二极管上驱动电压的差异,进而达到消除面板显示亮度不均的目的。
图3所示为本发明实施例提供的另一种阵列基板20在显示区的剖视图。
如图3所示,在衬底基板101上设置有隔离层102,在隔离层102上设置有薄膜晶体管层,薄膜晶体管层包含依次设置在隔离层102上的半导体层103、设置在半导体层103上的栅极绝缘层104、设置在栅极绝缘层104上的栅极金属层105、设置在栅极金属层105上的第三绝缘层106、设置在第三绝缘层106上的第一辅助层107、设置在第一辅助层107上的层间绝缘层108以及设置在层间绝缘层108上的源漏电极层。
在薄膜晶体管层上具有多个薄膜晶体管单元和多个电容单元,如图3中下层电容电极141、第三绝缘层106和上层电容电极142共同形成一个电容单 元。其中,薄膜晶体管层中栅极金属层105与下层电容电极141同层,第一辅助层107与上层电容电极142同层,这样,在制作第一辅助层107的过程中可以不用额外增加工艺步骤,利用制作上层电容电极142的工艺步骤即可以同时制作第一辅助层107。
在薄膜晶体管层中的源漏电极层分为第一电极110和第二电极111,第一电极110可以为源极或漏极及与源极或漏极直接电连接的多条信号线220,第一电极110和第二电极111可以为金属层,也可以为复合金属层,复合金属层的材料为钛-铝-钛三层结构。第一辅助层107通过第五通孔121与半导体层103电连接,同时第一辅助层107通过第四通孔109与第一电极110电连接,并且第一辅助层107位于第一电极110下方。优选地,第一辅助层107的形状与第一电极110的形状相同,第一辅助层107的形状也可以与第一电极110的形状不相同,例如为非连续图形,即在第一辅助层上存在有多个镂空区域,使得第一辅助层107被分割成为多个相互间隔的图形,每个相互间隔的图形的形状可以相同也可以不相同,例如其图形可以是长条状、块状等等,每个相互间隔的图形分别通过多个通孔与第一电极110电连接。
在薄膜晶体管层上设置有平坦化层112,平坦化层112具有第六通孔113,第六通孔暴露第二电极111。在平坦化层112上设置有机发光电极层,所述有机发光电极层包含阳极反射层114、像素定义层115、有机发光层117和阴极层118。其中,阳极反射层114通过第六通孔113与第二电极111接触。在阳极反射层114上设置像素定义层115,像素定义层115围绕有机发光电极层限定出像素单元,同时像素定义层具有第七通孔116,第七通孔116暴露部分阳极反射层114。在像素定义层115和阳极反射层114上设置有机发光层117,有机发光层117通过第七通孔116与阳极反射层114接触。在有机发光层117和像素定义层115上设置有阴极层118。
在本实施例中所述的阵列基板20上,在薄膜晶体管层内包含了第一辅助层107,第一辅助层107的材料为金属材料钼(Mo),并且第一辅助层107通过第五通孔121与半导体电连接,同时第一辅助层107通过第四通孔109与第一电极110电连接,即第一辅助层107与第一电极110两者实现了并联,根据电学原理我们可知,并联后的电阻小于二者中的任意一个,即通过采用 此种并联方式,可以降低第一电极110的体电阻。其中,优选的方式是第一辅助层107所采用的材料的电阻率小于第一电极110所采用材料的电阻率。通过采用以上所述结构设计,可以实现降低VDD走线上的压降,减小有机发光二极管上驱动电压的差异,进而达到消除面板显示亮度不均的目的。
图4所示为本发明实施例提供的一种阵列基板30在非显示区的剖视图。
如图4所示,在衬底基板101上设置有隔离层102,在隔离层102上设置有薄膜晶体管层,薄膜晶体管层包含依次设置在隔离层102上的半导体层103、设置在半导体层103上的栅极绝缘层104、设置在栅极绝缘层104上的栅极金属层105、设置在栅极金属层105上的第三绝缘层106、设置在第三绝缘层106上的源漏电极层107、设置在源漏电极层107上的层间绝缘层108以及设置在层间绝缘层108上的第二辅助层130。
在薄膜晶体管层上设置有平坦化层112,平坦化层112具有至少一个第一通孔133,本实施例中具有两个第二通孔133,第一通孔133暴露部分第二辅助层130,在平坦化层112上设置有像素定义层115,在像素定义层115上设置有阴极层118,阴极层118通过第一通孔133与第二辅助层130电连接。
在本实施例中所述的阵列基板30上,在薄膜晶体管层上设置了第二辅助层130,第二辅助层130为复合金属层,复合金属层的材料为钛-铝-钛三层结构。第二辅助层130通过第一通孔133与阴极层118电连接,阴极层118为复合金属层,复合金属层的材料为镁-银二层结构,即采用第二辅助层130作为电源信号传输的中介层,通过采用此种结构设计方式,与传统电源信号传输相比,在不额外增加工艺步骤的前提下,降低了材料的电阻率,减小有机发光二极管上驱动电压的差异,进而达到消除面板显示亮度不均的目的。
图5所示为本发明实施例提供的另一种阵列基板40在非显示区的剖视图。
如图5所示,在衬底基板101上设置有隔离层102,在隔离层102上设置有薄膜晶体管层,薄膜晶体管层包含依次设置在隔离层102上的半导体层103、设置在半导体层103上的栅极绝缘层104、设置在栅极绝缘层104上的栅极金属层105、设置在栅极金属层105上的第三绝缘层106、设置在第三绝缘层106上的源漏电极层107、设置在源漏电极层107上的层间绝缘层108以及设置在 层间绝缘层108上的第二辅助层130。
在薄膜晶体管层上设置有平坦化层112,平坦化层112具有至少一个第三通孔131,本实例中具有两个第三通孔131,第三通孔131暴露部分第二辅助层130。在平坦化层112和第二辅助层上设置有阳极反射层114,阳极反射层114通过第三通孔131与第二辅助层130电连接。在平坦化层112和阳极反射层114上设置有像素定义层115,像素定义层115具有至少一个第二通孔132,第二通孔132数量与第三通孔131数量相同,本实施例中具有两个第二通孔132,第二通孔132暴露部分阳极反射层114。在阳极反射层和像素定义层115上设置有阴极层118,阴极层118通过第二通孔132与阳极反射层114电连接。
在本实施例中所述的阵列基板40上,在薄膜晶体管层上设置了第二辅助层130,第二辅助层130为复合金属层,复合金属层的材料为钛-铝-钛三层结构。第二辅助层130通过第三通孔131与阳极反射层114电连接,阳极反射层114为复合金属层,复合金属层的材料为氧化铟锡-银-氧化铟锡三层结构,并且阳极反射层114通过第二通孔132与阴极层118电连接,阴极层118为复合金属层,复合金属层的材料为镁-银二层结构。本实施的结构与图4所示的阵列基板30中区别点在于,第二辅助层130与阴极层118之间增加了一阳极反射层114,即第二辅助层130与阳极反射层114二者实现了并联之后再与阴极层118电连接,根据电学原理,可知,并联后的电阻小于二者中的任意一个,进一步降低了电源信号传输介质的整体电阻率,即通过采用此种并联方式,与传统电源信号传输相比,在不额外增加工艺步骤的前提下,降低了材料的电阻率,减小有机发光二极管上驱动电压的差异,进而达到消除面板显示亮度不均的目的。
图6A至图6P是本发明实施例提供的一种阵列基板的制造方法流程图。
步骤一,如图6A所示,首先提供衬底基板101,衬底基板101通常选用透明玻璃基板。
步骤二,如图6B所示,在衬底基板上101上形成隔离层102,以覆盖所述衬底基板101,为了防止衬底基板101中有害物质,如碱金属离子对多晶硅层性能的影响,在沉积隔离层102之前要进行预清洗,然后采用PECVD法在所述衬底基板101上沉积形成隔离层102。
步骤三,如图6C所示,在隔离层102上形成半导体层103。采用PECVD法在所述隔离层102上沉积一层非晶硅,采用高温烤箱对所述非晶硅层进行脱氢工艺处理,以防止在晶化过程中出现氢爆现象以及降低晶化后薄膜内部缺陷态密度作用。脱氢工艺完成后,进行LTPS(Low Temperature Poly Silicon,低温多晶硅)工艺过程,采用激光煺火工艺(ELA)、金属诱导结晶工艺(MIC)、固相结晶工艺(SPC)等结晶化手段对非晶硅层进行结晶化处理,在隔离层102上形成多晶硅层。接着,在多晶硅层上,通过曝光的方法形成不同的离子注入区域,并对所述多晶硅层进行离子注入,分别形成沟道区和源漏极区域。接着,对所述多晶硅层进行光刻,在所述隔离层102上形成图形化的半导体层103。
步骤四,如图6D所示,在半导体层103上形成栅极绝缘层104,栅极绝缘层104的材质例如为氮硅化物、氧硅化物等介电材质。
步骤五,如图6E所示,在栅极绝缘层104上形成采用溅射工艺形成栅极金属层105,然后通过光刻工艺处理,在栅极绝缘层104上形成栅极电极线和公共电极线,同时还形成多个电容单元的下层电容电极141,栅极金属层105和下层电容电极141的材质例如钼铝合金、铬金属、钼金属或是其它低电阻的导电材质。
步骤六,如图6F所示,采用PECVD法在栅极金属层105上形成第三绝缘层106,第三绝缘层106的材质例如为氮硅化物、氧硅化物等介电材质。
步骤七,如图6G所示,对非显示区的第三绝缘层106和栅极金属层104进行刻蚀,在非显示区的衬底基板上形成源漏电极通孔。
步骤八,如图6H所示,在第三绝缘层106上形成一层金属层,材料为钼,图案化金属层,在显示区的第三绝缘层106上形成第一辅助层107和多个电容单元的上层电容电极142,其中上层电容电极142、第三绝缘层106和下层电容电极141共同形成一电容单元,在非显示区,金属层被图案化为源极和漏极。
步骤九,如图6I所示,在第三绝缘层106、第一辅助层107和上层个电极142上形成层间绝缘层108,其材质例如为氮硅化物、氧硅化物等介电材质。
步骤十,如图6J所示,图案化层间绝缘层108,在显示区的层间绝缘层 108上形成源漏电极通孔和第四通孔109,源漏电极通孔分别暴露部分半导体层103,第四通孔109暴露部分第一辅助层107。
步骤十一,如图6K所示,采用溅射法在层间绝缘层108上形成数据金属层,数据金属层的材质例如钼铝合金、铬金属、钼金属或是其它低电阻的导电材质。然后通过光刻工艺处理,在显示区,数据金属层被图案化为第一电极110和第二电极111,在非显示区数据金属层被图案化为第二辅助层130。第一电极110通过第四通孔109与第一辅助层107电连接,第一电极110和第二电极111通过源漏电极通孔与半导体层103电连接。
步骤十二,如图6L所示,在层间绝缘层108上形成平坦化层112,平坦化层112的材料为有机膜。并在显示区的平坦化层112上形成第六通孔113,第六通孔113暴露部分第二电极111,在非显示区的平坦化层112上形成至少一个第三通孔131,第三通孔131暴露部分第二辅助层130。
步骤十三,如图6M所示,在平坦化层112上形成阳极反射层114,阳极反射层114为复合金属层,复合金属层的材料为氧化铟锡-银-氧化铟锡三层结构。在显示区,阳极反射层114通过第六通孔113与第二电极111电连接,在非显示区阳极反射层114通过第三通孔131与第二辅助层130电连接。
步骤十四,如图6N所示,在阳极反射层114上形成像素定义层115,并图案化像素定义层115,在显示区的像素定义层115上形成第七通孔116,第七通孔116暴露部分阳极电极层114,在非显示区的像素定义层上形成至少两个第二通孔132,第二通孔132暴露部分阳极反射层114。
步骤十五,如图6O所示,在显示区的像素定义层115上形成有机发光层117,图案化有机发光层117,有机发光层117通过第七通孔116与阳极反射层114电连接。
步骤十六,如图6P所示,在像素定义层115和有机发光层117上形成阴极层118,阴极层118为复合金属层,复合金属层的材料为镁-银二层结构。在显示区,阴极层118与有机发光层117电连接,在非显示区,阴极层118通过第二通孔132与阳极反射层114电连接。
至此,形成了如图6P所示的阵列基板,阵列基板在显示区包含一辅助层107,所述第一辅助层107通过第四通孔109与第一电极110电连接,即二者 实现了并联,根据电学原理我们可知,并联后的电阻小于二者中的任意一个,即通过采用此种并联方式,可以降低第一电极110的体电阻,即实现降低VDD走线上的压降。同时,阵列基板在非显示区包含一第二辅助层130,所述第二辅助层130通过第三通孔131与阳极反射层114电连接,阳极反射层114通过第二通孔132与阴极层电连接,即第二辅助层130与阳极反射层114二者实现了并联之后再与阴极层118电连接,进一步降低了电源信号传输介质的体电阻率。即通过采用此种结构设计,与传统电源信号传输结构相比,在不额外增加工艺步骤的前提下,降低了材料的电阻率,减小有机发光二极管上驱动电压的差异,进而达到消除面板显示亮度不均的目的。
图7A至图7P是本发明实施例提供的另一种阵列基板的制造方法流程图。本发明实施例与前一实施例所述的阵列基板在非显示区的制作工艺流程相同,其区别点在于在显示区的制作工艺流程不同,接下来将具体描述在显示区所述阵列基板的制作工艺流程。
步骤一,如图7A所示,首先提供衬底基板101,衬底基板101通常选用透明玻璃基板。
步骤二,如图7B所示,在衬底基板上101上形成隔离层102,以覆盖所述衬底基板101,为了防止衬底基板101中有害物质,如碱金属离子对多晶硅层性能的影响,在沉积隔离层102之前要进行预清洗,然后采用PECVD法在所述衬底基板101上沉积形成隔离层102。
步骤三,如图7C所示,在隔离层102上形成半导体层103。采用PECVD法在所述隔离层102上沉积一层非晶硅,采用高温烤箱对所述非晶硅层进行脱氢工艺处理,以防止在晶化过程中出现氢爆现象以及降低晶化后薄膜内部缺陷态密度作用。脱氢工艺完成后,进行LTPS工艺过程,采用激光煺火工艺(ELA)、金属诱导结晶工艺(MIC)、固相结晶工艺(SPC)等结晶化手段对非晶硅层进行结晶化处理,在隔离层102上形成多晶硅层。接着,在多晶硅层上,通过曝光的方法形成不同的离子注入区域,并对所述多晶硅层进行离子注入,分别形成沟道区和源漏极区域。接着,对所述多晶硅层进行光刻,在所述隔离层102上形成图形化的半导体层103。
步骤四,如图7D所示,在半导体层103上形成栅极绝缘层104,栅极绝 缘层104的材质例如为氮硅化物、氧硅化物等介电材质。
步骤五,如图7E所示,在栅极绝缘层104上形成采用溅射工艺形成栅极金属层105,然后通过光刻工艺处理,在栅极绝缘层104上形成栅极电极线和公共电极线,同时还形成多个电容单元的下层电容电极141,栅极金属层105和下层电容电极141的材质例如钼铝合金、铬金属、钼金属或是其它低电阻的导电材质。
步骤六,如图7F所示,采用PECVD法在栅极金属层105上形成第三绝缘层106,第三绝缘层106的材质例如为氮硅化物、氧硅化物等介电材质。
步骤七,如图7G所示,对显示区的第三绝缘层106刻蚀,第三绝缘层上上形成第五通孔121,第五通孔121暴露部分半导体层103。
步骤八,如图7H所示,在第三绝缘层106上形成一层金属层,材料为钼,图案化金属层,在第三绝缘层106上形成第一辅助层107和多个电容单元的上层电容电极142,第一辅助层107通过第五通孔121与半导体层103电连接,其中上层电容电极142、第三绝缘层106和下层电容电极141共同形成一电容单元,在非显示区,金属层被图案化为源极和漏极。
步骤九,如图7I所示,在第三绝缘层106、第一辅助层107和上层个电极142上形成层间绝缘层108,其材质例如为氮硅化物、氧硅化物等介电材质。
步骤十,如图7J所示,图案化层间绝缘层108,在层间绝缘层108上形成源漏电极通孔,源漏电极通孔暴露部分半导体层103和部分第一辅助层107。
步骤十一,如图7K所示,采用溅射法在层间绝缘层108上形成数据金属层,数据金属层的材质例如钼铝合金、铬金属、钼金属或是其它低电阻的导电材质。然后通过光刻工艺处理,数据金属层被图案化为第一电极110和第二电极111,第一电极110和第二电极111通过源漏电极通孔与半导体层103电连接。
步骤十二,如图7L所示,在层间绝缘层108上形成平坦化层112,平坦化层112的材料为有机膜。在平坦化层112上形成第六通孔113,第六通孔113暴露部分第二电极111。
步骤十三,如图7M所示,在平坦化层112上形成阳极反射层114,阳极反射层114为复合金属层,复合金属层的材料为氧化铟锡-银-氧化铟锡三层结 构。阳极反射层114通过第六通孔113与第二电极111电连接。
步骤十四,如图7N所示,在阳极反射层114上形成像素定义层115,并图案化像素定义层115,在像素定义层115上形成第七通孔116,第七通孔116暴露部分阳极电极层114。
步骤十五,如图7O所示,在像素定义层115上形成有机发光层117,图案化有机发光层117,有机发光层117通过第七通孔116与阳极反射层114电连接。
步骤十六,如图7P所示,在像素定义层115和有机发光层117上形成阴极层118,阴极层118为复合金属层,复合金属层的材料为镁-银二层结构。阴极层118与有机发光层117电连接。
至此,形成了如图7P所示的在显示区的阵列基板,阵列基板在显示区包含一辅助层107,所述第一辅助层107通过第四通孔109与第一电极110电连接,即二者实现了并联,根据电学原理我们可知,并联后的电阻小于二者中的任意一个,即通过采用此种并联方式,可以降低第一电极110的体电阻。通过采用以上所述结构设计,可以实现降低VDD走线上的压降,减小有机发光二极管上驱动电压的差异,进而达到消除面板显示亮度不均的目的。
图8A至图8M是本发明实施例提供的另一种阵列基板的制造方法流程图。本发明实施例与6A至图6P所述实施例在显示区的制作工艺流程相同,其区别点在于在非显示区的制作工艺流程不同,接下来将具体描述在非显示区阵列基板的制作工艺流程。
步骤一,如图8A所示,首先提供衬底基板101,衬底基板101通常选用透明玻璃基板。
步骤二,如图8B所示,在衬底基板上101上形成隔离层102,以覆盖所述衬底基板101,为了防止衬底基板101中有害物质,如碱金属离子对多晶硅层性能的影响,在沉积隔离层102之前要进行预清洗,然后采用PECVD法在所述衬底基板101上沉积形成隔离层102。
步骤三,如图8C所示,在隔离层102上形成半导体层103。采用PECVD法在所述隔离层102上沉积一层非晶硅,采用高温烤箱对所述非晶硅层进行脱氢工艺处理,以防止在晶化过程中出现氢爆现象以及降低晶化后薄膜内部 缺陷态密度作用。脱氢工艺完成后,进行LTPS工艺过程,采用激光煺火工艺(ELA)、金属诱导结晶工艺(MIC)、固相结晶工艺(SPC)等结晶化手段对非晶硅层进行结晶化处理,在隔离层102上形成多晶硅层。接着,在多晶硅层上,通过曝光的方法形成不同的离子注入区域,并对所述多晶硅层进行离子注入,分别形成沟道区和源漏极区域。接着,对所述多晶硅层进行光刻,在所述隔离层102上形成图形化的半导体层103。
步骤四,如图8D所示,在半导体层103上形成栅极绝缘层104,栅极绝缘层104的材质例如为氮硅化物、氧硅化物等介电材质。
步骤五,如图8E所示,在栅极绝缘层104上形成采用溅射工艺形成栅极金属层105,然后通过光刻工艺处理,在栅极绝缘层104上形成栅极电极线和公共电极线,同时还形成多个电容单元的下层电容电极141,栅极金属层105和下层电容电极141的材质例如钼铝合金、铬金属、钼金属或是其它低电阻的导电材质。
步骤六,如图8F所示,采用PECVD法在栅极金属层105上形成第三绝缘层106,第三绝缘层106的材质例如为氮硅化物、氧硅化物等介电材质。
步骤七,如图8G所示,对非显示区的第三绝缘层106和栅极金属层104进行刻蚀,在非显示区的衬底基板上形成源漏电极通孔。
步骤八,如图8H所示,在第三绝缘层106上形成一层金属层,材料为钼,图案化金属层,金属层被图案化为源极S和漏极D。
步骤九,如图8I所示,在第三绝缘层106、第一辅助层107和上层个电极142上形成层间绝缘层108,其材质例如为氮硅化物、氧硅化物等介电材质。
步骤十,如图8J所示,采用溅射法在层间绝缘层108上形成数据金属层,数据金属层的材质例如钼铝合金、铬金属、钼金属或是其它低电阻的导电材质。然后通过光刻工艺处理,在非显示区数据金属层被图案化为第二辅助层130。
步骤十一,如图8K所示,在层间绝缘层108上形成平坦化层112,平坦化层112的材料为有机膜。在非显示区的平坦化层112上形成至少一个第一通孔133,第一通孔133暴露部分第二辅助层130。
步骤十二,如图8L所示,在阳极反射层114上形成像素定义层115,并 图案化像素定义层115,使得第一通孔133暴露部分第二辅助层130。
步骤十三,如图8M所示,在像素定义层115上形成阴极层118,阴极层118为复合金属层,复合金属层的材料为镁-银二层结构。阴极层118通过第一通孔133与第二辅助层130电连接。
至此,形成了如图8M所示的阵列基板,阵列基板在非显示区包含一第二辅助层130,所述第二辅助层130通过第一通孔133与阴极层118电连接,即第二辅助层130作为了传递电源信号的中阶层,通过采用此种结构设计,与传统电源信号传输结构相比,进一步降低了电源信号传输介质的体电阻率。即在不额外增加工艺步骤的前提下,降低了材料的电阻率,减小有机发光二极管上驱动电压的差异,进而达到消除面板显示亮度不均的目的。
本发明还提供一种显示装置,该显示装置包括如上述图2、图3、图4和图5所述实施例中的阵列基板,该阵列基板的结构和制作工艺流程与前述实施例相同,在此不一一赘述。
以上对本发明实施例所提供的一种阵列基板、显示装置及其及阵列基板制造方法进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (21)

1.一种阵列基板,包括:
衬底基板,分为显示区和非显示区;
薄膜晶体管层,位于所述衬底基板上;
所述显示区的所述薄膜晶体管层包含在所述衬底基板上依次设置的第一辅助层和源漏极金属层,所述源漏极金属层与所述第一辅助层电连接。
2.根据权利要求1所述的阵列基板,其特征在于,在所述源漏极金属层与所述第一辅助层之间还包括层间绝缘层,所述层间绝缘层具有至少一个过孔,所述第一辅助层通过所述过孔与所述源漏极金属层电连接。
3.根据权利要求2所述的阵列基板,其特征在于,所述源漏极金属层包括第一极、第二极和与所述第一极直接电连接的多条信号线,所述薄膜晶体管层还包括设置在所述衬底基板的半导体层,所述第一辅助层位于所述半导体层和所述第一极之间,且所述第一极通过所述第一辅助层与所述半导体层电连接。
4.根据权利要求2所述的阵列基板,其特征在于,所述源漏极金属层包括第一极、第二极和与所述第一极直接电连接的多条信号线,所述第一辅助层位于所述衬底基板和所述信号线之间,且所述第一辅助层与所述信号线电连接。
5.根据权利要求3或4所述的阵列基板,其特征在于,在所述显示区,在所述阵列基板上还包括设置在所述薄膜晶体管层上的有机电致发光层,所述有机电致发光层包含依次设置的阳极反射层、有机发光电极层和阴极层,像素定义层围绕所述有机发光电极层限定出像素单元,所述第二极与所述阳极反射层电连接。
6.根据权利要求1所述的阵列基板,其特征在于,所述第一辅助层采用电阻率小于所述源漏极金属层电阻率的材料。
7.根据权利要求4所述的阵列基板,其特征在于,所述第一辅助层的形状可以与所述信号线的形状相同,为沿着信号线延伸方向延伸的连续图形。
8.一种阵列基板,包括:
衬底基板,分为显示区和非显示区;
薄膜晶体管层,位于所述衬底基板上;
第二辅助层,位于所述非显示区的所述薄膜晶体管层上;
第一电极层,位于所述非显示区的所述第二辅助层上,并与所述第二辅助层电连接。
9.根据权利要求8所述的阵列基板,其特征在于,还包括设置于所述第二辅助层和所述第一电极层之间的第一绝缘层和第二绝缘层,所述第一绝缘层和所述第二绝缘层具有至少一个第一通孔,暴露部分所述第二辅助层,所述第一电极层通过所述第一过孔与所述第二辅助层电连接。
10.根据权利要求9所述的阵列基板,其特征在于,在所述阵列基板的非显示区包括依次设置在所述薄膜晶体管层上的平坦化层、阳极反射层、像素定义层和阴极层,其中,所述第一电极层与所述阴极层同层,所述第一绝缘层与所述平坦化层同层,所述第二绝缘层与所述像素定义层同层,所述阴极层通过所述第一通孔与所述第二辅助层电连接。
11.根据权利要求8所述的阵列基板,其特征在于,还包括设置于所述所述第二辅助层和所述第一电极层之间的第一绝缘层和第二绝缘层,所述第一绝缘层具有至少一个第二通孔,暴露部分所述第二辅助层,在所述第一绝缘层和所述第二绝缘层之间设置有第二电极层,所述第二电极层通过所述第二通孔与所述第二辅助层电连接,所述第二绝缘层具有至少一个第三通孔,所述第一电极层通过所述第三通孔与所述第二电极层电连接。
12.根据权利要求11所述的阵列基板,其特征在于,在所述阵列基板的非显示区上包括依次设置在所述薄膜晶体管层上的平坦化层、阳极反射层、像素定义层和阴极层,其中,所述第一绝缘层与平坦化层同层,所述第二绝缘层与所述像素定义层同层,所述第一电极层与所述阴极层同层,所述第二电极层与所述阳极反射层同层,所述阴极层通过所述第三通孔与所述阳极反射层电连接,所述阳极反射层通过所述第二通孔与所述第二辅助层电连接。
13.根据权利要求8所述的阵列基板,其特征在于,所述第二辅助层采用电阻率小于所述第一电极层电阻率的材料。
14.根据权利要求8所述的阵列基板,其特征在于,所述第二辅助层采用的材料为复合金属材料,为钛、铝、钛三层材料叠加构成。
15.一种制造如权利要求1或8所述的阵列基板的制造方法,包括:
提供衬底基板,所述衬底基板分为显示区和非显示区;
在所述衬底基板上形成薄膜晶体管层,其中,所述显示区的所述薄膜晶体管层包含在所述衬底基板上依次设置的第一辅助层和源漏极金属层,所述源漏极金属层与所述第一辅助层电连接。
16.如权利要求15所述的阵列基板的制造方法,其特征在于,所述形成薄膜晶体管层的步骤包括:
在所述衬底基板上形成半导体层;
在所述半导体层上形成栅极绝缘层;
在所述栅极绝缘层上形成栅极金属层;
在所述栅极金属层上形成第三绝缘层;
在所述第三绝缘层上形成第一导电层,图案化所述第一导电层,在所述显示区的薄膜晶体管层形成第一辅助层,在所述非显示区形成薄膜晶体管层的源漏电极;
在所述第一第一辅助层上覆盖层间绝缘层,图案化所述层间绝缘层,形成第四通孔以暴露部分所述第一辅助层;
在所述层间绝缘层上形成第二导电层,图案化所述第二导电层,在所述显示区的薄膜晶体管层形成第一极和第二极,所述第二导电层在所述非显示区的薄膜晶体管层上形成第二辅助层,所述第一极通过所述第四通孔与所述第一辅助层电连接。
17.如权利要求15所述的阵列基板的制造方法,其特征在于,所述形成薄膜晶体管层的步骤包括:
在所述衬底基板上形成半导体层;
在所述半导体层上形成栅极绝缘层;
在所述栅极绝缘层上形成栅极金属层;
在所述栅极金属层上形成第三绝缘层,图案化所述第三绝缘层,在所述显示区的薄膜晶体管层内形成第五通孔,所述第五通孔暴露部分所述半导体层;
在所述第三绝缘层上形成第一导电层,图案化所述第一导电层,在所述显示区的薄膜晶体管层内形成第一辅助层,在所述非显示区的薄膜晶体管层内形成源漏电极,所述第一辅助层通过所述第五通孔与所述半导体层接触;
在所述第一导电层上形成层间绝缘层,图案化所述层间绝缘层,在所述显示区的薄膜晶体管层内形成第四通孔,所述第四通孔暴露部分所述第一辅助层;
在所述层间绝缘层上形成第二导电层,图案化所述第二导电层,在所述显示区的薄膜晶体管层内形成第一极和第二极,所述第一极通过所述第四通孔与所述第一辅助层电连接,在所述非显示区的薄膜晶体管层上形成第二辅助层。
18.一种制造如权利要求16或17所述的阵列基板的制造方法,其特征在于,在所述非显示区,在所述第二辅助层上形成第一电极层,形成所述第一电极层的步骤包含:
在所述第二辅助层上形成第一绝缘层,图案化所述第一绝缘层,暴露部分所述第二辅助层;
在所述第一绝缘层和所述第二辅助层上覆盖第二绝缘层,图案化所述第二绝缘层形成第一通孔,以暴露部分所述第二辅助层;
在所述第二绝缘层上形成所述第一电极层,所述第一电极层通过所述第一通孔与所述第二辅助层接触。
19.一种制造如权利要求16或17所述的阵列基板的制造方法,其特征在于,在所述非显示区,在所述第二辅助层上还形成第二电极层,形成所述第一电极层的步骤包含:
在所述第二辅助层上形成所述第一绝缘层,图案化所述第一绝缘层,形成第三通孔,所述第三通孔暴露部分所述第二辅助层,
在所述第一绝缘层上形成第二电极层,所述第二电极层通过所述第三通孔与所述第二辅助层电连接,
在所述第二电极层上形成所述第二绝缘层,图案化所述第二绝缘层,形成第二通孔,所述第二通孔暴露部分所述第二电极层,
在所述第二绝缘层上形成所述第一电极层,所述第一电极层通过所述第二通孔与所述第二电极层电连接。
20.一种显示装置,其特征在于,包含如权利要求1所述的阵列基板。
21.一种显示装置,其特征在于,包含如权利要求8所述的阵列基板。
CN201510005537.1A 2015-01-05 2015-01-05 一种阵列基板、显示装置及阵列基板制造方法 Active CN104752439B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510005537.1A CN104752439B (zh) 2015-01-05 2015-01-05 一种阵列基板、显示装置及阵列基板制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510005537.1A CN104752439B (zh) 2015-01-05 2015-01-05 一种阵列基板、显示装置及阵列基板制造方法

Publications (2)

Publication Number Publication Date
CN104752439A true CN104752439A (zh) 2015-07-01
CN104752439B CN104752439B (zh) 2017-12-26

Family

ID=53591872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510005537.1A Active CN104752439B (zh) 2015-01-05 2015-01-05 一种阵列基板、显示装置及阵列基板制造方法

Country Status (1)

Country Link
CN (1) CN104752439B (zh)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185816A (zh) * 2015-10-15 2015-12-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN106206673A (zh) * 2016-09-09 2016-12-07 深圳市华星光电技术有限公司 Amoled显示装置
CN106252357A (zh) * 2016-08-24 2016-12-21 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、液晶面板
CN106653819A (zh) * 2017-02-17 2017-05-10 京东方科技集团股份有限公司 阵列基板和显示装置
CN107871776A (zh) * 2017-10-31 2018-04-03 昆山国显光电有限公司 有机电致发光器件、显示器及移动通信设备
CN108365132A (zh) * 2018-02-07 2018-08-03 深圳市华星光电半导体显示技术有限公司 一种顶发光oled基板及其制备方法、oled显示面板
WO2019071711A1 (zh) * 2017-10-13 2019-04-18 深圳市华星光电半导体显示技术有限公司 Oled面板的制作方法及oled面板
CN110073495A (zh) * 2018-11-02 2019-07-30 京东方科技集团股份有限公司 阵列基板及其制作方法、电子装置
CN110429116A (zh) * 2019-07-24 2019-11-08 武汉华星光电半导体显示技术有限公司 一种阵列基板、显示面板及阵列基板的制造方法
CN110579913A (zh) * 2019-08-09 2019-12-17 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2020019759A1 (zh) * 2018-07-24 2020-01-30 云谷(固安)科技有限公司 显示面板及其制作方法
CN111063695A (zh) * 2019-12-10 2020-04-24 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN111223887A (zh) * 2018-11-27 2020-06-02 乐金显示有限公司 显示设备
WO2020248804A1 (zh) * 2019-06-14 2020-12-17 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN112670325A (zh) * 2020-12-23 2021-04-16 湖北长江新型显示产业创新中心有限公司 显示面板及显示装置
CN113193025A (zh) * 2021-04-27 2021-07-30 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
WO2021169568A1 (zh) * 2020-02-27 2021-09-02 京东方科技集团股份有限公司 显示母板及其制备方法、显示基板和显示装置
CN113366652A (zh) * 2019-07-12 2021-09-07 深圳市柔宇科技股份有限公司 显示面板及制备方法
WO2021184372A1 (zh) * 2020-03-20 2021-09-23 京东方科技集团股份有限公司 显示面板及显示装置
WO2023039937A1 (zh) * 2021-09-17 2023-03-23 深圳市华星光电半导体显示技术有限公司 显示面板和移动终端
US11774818B2 (en) 2020-11-10 2023-10-03 Hefei Boe Optoelectronics Technology Co., Ltd. Display panel and electronic apparatus
CN117615605A (zh) * 2023-10-31 2024-02-27 惠科股份有限公司 一种显示面板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04331924A (ja) * 1991-05-07 1992-11-19 Sanyo Electric Co Ltd 液晶表示装置
KR20100053136A (ko) * 2008-11-12 2010-05-20 삼성전자주식회사 표시 장치
CN101728421A (zh) * 2008-10-29 2010-06-09 索尼株式会社 有机电致发光显示器及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04331924A (ja) * 1991-05-07 1992-11-19 Sanyo Electric Co Ltd 液晶表示装置
CN101728421A (zh) * 2008-10-29 2010-06-09 索尼株式会社 有机电致发光显示器及其制造方法
KR20100053136A (ko) * 2008-11-12 2010-05-20 삼성전자주식회사 표시 장치

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185816A (zh) * 2015-10-15 2015-12-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN106252357A (zh) * 2016-08-24 2016-12-21 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、液晶面板
CN106252357B (zh) * 2016-08-24 2019-05-21 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、液晶面板
CN106206673A (zh) * 2016-09-09 2016-12-07 深圳市华星光电技术有限公司 Amoled显示装置
WO2018045658A1 (zh) * 2016-09-09 2018-03-15 深圳市华星光电技术有限公司 Amoled显示装置
CN106206673B (zh) * 2016-09-09 2019-03-12 深圳市华星光电技术有限公司 Amoled显示装置
CN106653819B (zh) * 2017-02-17 2020-02-14 京东方科技集团股份有限公司 阵列基板和显示装置
CN106653819A (zh) * 2017-02-17 2017-05-10 京东方科技集团股份有限公司 阵列基板和显示装置
US11011551B2 (en) 2017-02-17 2021-05-18 Boe Technology Group Co., Ltd. Array substrate with a plurality of different signal lines
WO2018149100A1 (zh) * 2017-02-17 2018-08-23 京东方科技集团股份有限公司 阵列基板和显示装置
WO2019071711A1 (zh) * 2017-10-13 2019-04-18 深圳市华星光电半导体显示技术有限公司 Oled面板的制作方法及oled面板
US10756291B2 (en) 2017-10-13 2020-08-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method of manufacturing an OLED panel and OLED panel
CN107871776A (zh) * 2017-10-31 2018-04-03 昆山国显光电有限公司 有机电致发光器件、显示器及移动通信设备
US11038139B2 (en) 2017-10-31 2021-06-15 Kunshan Go-Visionox Opto-Electronics Co., Ltd Organic electroluminescent devices, displays and mobile communication devices
CN108365132B (zh) * 2018-02-07 2020-02-14 深圳市华星光电半导体显示技术有限公司 一种顶发光oled基板及其制备方法、oled显示面板
CN108365132A (zh) * 2018-02-07 2018-08-03 深圳市华星光电半导体显示技术有限公司 一种顶发光oled基板及其制备方法、oled显示面板
US11552161B2 (en) 2018-07-24 2023-01-10 Yungu (Gu'an) Technology Co., Ltd. Display panels and methods for manufacturing the same
WO2020019759A1 (zh) * 2018-07-24 2020-01-30 云谷(固安)科技有限公司 显示面板及其制作方法
CN110073495B (zh) * 2018-11-02 2022-11-18 京东方科技集团股份有限公司 阵列基板及其制作方法、电子装置
CN110073495A (zh) * 2018-11-02 2019-07-30 京东方科技集团股份有限公司 阵列基板及其制作方法、电子装置
CN111223887B (zh) * 2018-11-27 2023-10-27 乐金显示有限公司 显示设备
CN111223887A (zh) * 2018-11-27 2020-06-02 乐金显示有限公司 显示设备
WO2020248804A1 (zh) * 2019-06-14 2020-12-17 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN113366652A (zh) * 2019-07-12 2021-09-07 深圳市柔宇科技股份有限公司 显示面板及制备方法
US11302770B2 (en) 2019-07-24 2022-04-12 Wuhan China Star Optoelectronics Semicondutor Display Technology Co., Ltd. Array substrate, display panel, and manufacturing method of array substrate
WO2021012408A1 (zh) * 2019-07-24 2021-01-28 武汉华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制造方法
CN110429116A (zh) * 2019-07-24 2019-11-08 武汉华星光电半导体显示技术有限公司 一种阵列基板、显示面板及阵列基板的制造方法
CN110579913A (zh) * 2019-08-09 2019-12-17 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN111063695A (zh) * 2019-12-10 2020-04-24 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN113394244A (zh) * 2020-02-27 2021-09-14 京东方科技集团股份有限公司 显示母板及其制备方法、显示基板和显示装置
WO2021169568A1 (zh) * 2020-02-27 2021-09-02 京东方科技集团股份有限公司 显示母板及其制备方法、显示基板和显示装置
US12004376B2 (en) 2020-02-27 2024-06-04 Chengdu Boe Optoelectronics Technology Co., Ltd. Display motherboard, preparation method thereof, display substrate and display device
WO2021184372A1 (zh) * 2020-03-20 2021-09-23 京东方科技集团股份有限公司 显示面板及显示装置
US12127436B2 (en) 2020-03-20 2024-10-22 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device
US11774818B2 (en) 2020-11-10 2023-10-03 Hefei Boe Optoelectronics Technology Co., Ltd. Display panel and electronic apparatus
CN112670325A (zh) * 2020-12-23 2021-04-16 湖北长江新型显示产业创新中心有限公司 显示面板及显示装置
CN113193025A (zh) * 2021-04-27 2021-07-30 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN113193025B (zh) * 2021-04-27 2024-05-07 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
WO2023039937A1 (zh) * 2021-09-17 2023-03-23 深圳市华星光电半导体显示技术有限公司 显示面板和移动终端
JP2023544658A (ja) * 2021-09-17 2023-10-25 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司 表示パネル及び携帯端末
CN117615605A (zh) * 2023-10-31 2024-02-27 惠科股份有限公司 一种显示面板及其制作方法

Also Published As

Publication number Publication date
CN104752439B (zh) 2017-12-26

Similar Documents

Publication Publication Date Title
CN104752439A (zh) 一种阵列基板、显示装置及阵列基板制造方法
KR102662898B1 (ko) 유기 발광 표시 장치
CN105355646B (zh) 阵列基板及其制备方法、显示装置
KR101699911B1 (ko) 유기 발광 표시 장치
US20160013251A1 (en) El display device
US20050087740A1 (en) Organic electroluminescent display device of top emission type
CN105789266A (zh) 一种oled阵列基板及其制备方法、显示装置
US20080074356A1 (en) Control circuit for stacked oled device
KR20140088369A (ko) 유기 발광 표시 장치
CN104659063A (zh) 显示基板及其制造方法、显示面板和掩膜板
CN103489894A (zh) 有源矩阵有机电致发光显示器件、显示装置及其制作方法
JP2004111369A (ja) 有機電界発光表示装置及びその製造方法
TWI720495B (zh) 顯示裝置及顯示裝置之驅動方法
CN107134474B (zh) 薄膜晶体管及其制作方法、有机电致发光显示器
CN103943649A (zh) Oled显示面板及其驱动方法
KR20060053228A (ko) 표시 장치 및 어레이 기판
CN100508207C (zh) 双板有机电致发光器件及其制造方法
TWI584319B (zh) 電容器及包括彼之有機發光二極體顯示器
CN103165826A (zh) 双面有机发光二极管及其制造方法、显示装置
KR20110054464A (ko) 표시 장치
CN110634922A (zh) 一种显示面板和显示装置
CN111326673B (zh) 显示装置
CN1250052C (zh) 显示装置
KR20140111839A (ko) 유기 발광 표시 장치
CN208111487U (zh) 阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211101

Address after: No.8, liufangyuan Henglu, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Patentee after: WUHAN TIANMA MICROELECTRONICS Co.,Ltd.

Patentee after: Wuhan Tianma Microelectronics Co.,Ltd. Shanghai Branch

Patentee after: Tianma Micro-Electronics Co.,Ltd.

Address before: 201201, 889, Qing Qing Road, Shanghai, Pudong New Area

Patentee before: SHANGHAI TIANMA AM-OLED Co.,Ltd.

Patentee before: Tianma Micro-Electronics Co.,Ltd.