CN104518768A - 半导体装置 - Google Patents

Abstract

本发明的目的在于提供一种适合于小型化的半导体装置。该半导体装置的特征在于，具有：将多个频带的RF信号进行放大的功率放大器(16)；与该功率放大器的输出连接的输出匹配电路(18)；一端与该输出匹配电路的输出连接的第1电容器(30)；多条输出路径(34)；与该第1电容器的另一端连接，并根据频带使该RF信号进入该多条输出路径中的某一条的开关(32)；以及具有多个分别与该多条输出路径串联连接的第2电容器的多个第2电容器(40)，该第1电容器和该多个第2电容器中的至少一方与该开关由同一MMIC(46)构成。

Description

半导体装置

技术领域

本发明涉及一种例如作为移动终端用的多频带放大器使用的半导体装置。

背景技术

在专利文献1中，公开了针对RF信号的各个频带而切换输出路径的开关电路。该开关电路由多个场效应晶体管构成。

专利文献1：日本特开2005－269129号公报

非专利文献：Nick Cheng，James P.Young，“Challenges andRequirements of Multimode Multiband Power Amplifiers for MobileApplications”Compound Semiconductor Integrated Circuit Symposium(CSICS)，pp.1-4，2011

例如，由于在移动终端等中使用具有正电位的单一的电池，所以，作为开关的结构要素而使用增强型的场效应晶体管(FET)。该场效应晶体管在向形成为RF信号的路径的漏极-源极之间施加有正的DC偏置电压的状态下使用。而且，如果向栅极施加正电压，则沟道开启，漏极-源极之间成为导通状态，如果将栅极置为0V，则沟道夹断，漏极-源极之间成为截止状态。

为了使得上述DC偏置电压不漏出，需要在开关的前后设置DC切断用的电容器。专利文献1的DC切断用的电容器由SMD(SurfaceMount Device)部件构成。

优选具有开关的半导体装置尽可能的小型化。但是，存在如果由SMD部件形成DC切断用的电容器，则导致半导体装置大型化的问题。

发明内容

本发明就是为了解决上述课题而提出的，其目的在于提供一种适合于小型化的半导体装置。

本申请的发明所涉及的半导体装置的特征在于，具有：功率放大器，其将多个频带的RF信号进行放大；输出匹配电路，其与该功率放大器的输出连接；第1电容器，其一端与该输出匹配电路的输出连接；多条输出路径；开关，其与该第1电容器的另一端连接，根据频带使该RF信号进入该多条输出路径中的某一条；多个第2电容器，其具有分别与该多条输出路径串联连接的第2电容器。而且，该第1电容器和该多个第2电容器中的至少一方与该开关由同一单片微波集成电路构成。

本申请的发明所涉及的半导体装置的特征在于，具有：功率放大器，其将多个频带的RF信号进行放大；输出匹配电路，其与该功率放大器的输出连接；第1电容器，其一端与该输出匹配电路的输出连接；多条输出路径；开关，其与该第1电容器的另一端连接，根据频带使该RF信号进入该多条输出路径中的某一条；多个第2电容器，其具有分别与该多条输出路径串联连接的第2电容器。而且，该第1电容器的电容比该多个第2电容器中的任何一个第2电容器的电容大。

发明的效果

根据本发明，能够通过使用MMIC构成开关和与开关连接的电容器，或者通过使开关的前段的电容器的电容比开关的后段的电容器的电容大，从而提供一种适合于小型化的半导体装置。

附图说明

图1是本发明的实施方式1所涉及的半导体装置的电路图。

图2是MMIC的放大图。

图3是表示偏移电容△C与合成电容C_TOTAL的关系的曲线图。

图4是表示分支数N与电容器总面积的关系的曲线图。

图5是本发明的实施方式2所涉及的半导体装置的电路图。

图6是表示在多个第2电容器的电容是均等的情况下的输出功率的频率特性的曲线图。

图7是表示本发明的实施方式2所涉及的半导体装置的输出功率的频率特性的曲线图。

标号的说明

10半导体装置，12输入端子，14输入匹配电路，16功率放大器，18输出匹配电路，20输出端子，30第1电容器，32开关，34多个输出路径，36、38输出路径，40多个第2电容器，42、44第2电容器，50、52输出端子，60、62、64电源端子，70、71、72、73、74、75第1保护电路，80、81、82、83、84、85第2保护电路，90、92、94第3保护电路，100半导体装置，110多个第3电容器，112、114第3电容器

具体实施方式

参照附图，对本发明的实施方式所涉及的半导体装置进行说明。有时对相同或者对应的结构要素标注相同的标号，并省略重复说明。

实施方式1

图1是本发明的实施方式1所涉及的半导体装置10的电路图。半导体装置10具有与输入端子12连接的输入匹配电路14。输入匹配电路14的输出与将多个频带的RF信号放大的多级功率放大器16连接。

功率放大器16的输出与输出匹配电路18连接。输出匹配电路18的输出经由功率放大器16的输出端子20，而与第1电容器30的一端连接。第1电容器30的另一端与开关32连接。开关32与多条输出路径34连接。多条输出路径34具有2条输出路径，即，输出路径36和输出路径38。即，与开关32连接的输出路径数(分支数N)是2。此外，分支数N也可以是大于或等于3。

开关32基于控制信号，使RF信号进入输出路径36或者输出路径38。开关32例如由增强型的FET构成。能够通过根据分支数N的数量而组合多个FET，从而构成与分支数N相对应的开关32。而且，通过向形成为RF信号的路径的FET的漏极-源极之间施加正的DC偏置电压，将栅极电位从0V切换为正电压，从而将沟道从OFF(夹断状态)切换为ON(导通状态)。此外，开关32优选由高电子迁移率晶体管(HEMT)形成。

多条输出路径34与多个第2电容器40连接。具体地说，输出路径36、38分别与第2电容器42、44串联连接。由此，多条输出路径34分别与第2电容器42、44串联连接。输出路径36、38的终端分别与输出端子50、52连接。

第1电容器30和多个第2电容器40是为了防止向开关32的漏极-源极之间所施加的DC偏置电压向功率放大器16或者输出端子50、52漏出而设置的。简单地说，第1电容器30和多个第2电容器40是为了DC切断用而设置的。

第1电容器30、开关32以及多个第2电容器40由1个单片微波集成电路(MMIC46)构成。第1电容器30和多个第2电容器40由MMIC46内的MIM(Metal Insulator Metal)电容器构成。

优选MMIC46利用SOI(Silicon On Insulator)技术形成。即，优选MMIC46在形成于绝缘膜上的硅中形成，但并不限定于此。

第1电容器30、开关32以及多个第2电容器40由1个MMIC46形成，因此，与将第1电容器和多个第2电容器作为SMD部件的情况相比，半导体装置适合于小型化。

图2是MMIC46的放大图。在图2中，示出了比图1更详细的MMIC46的构造。在MMIC46中，为了向开关32施加DC电压，设置有电源端子60、62、64。电源端子60、62、64分别与开关32的栅极、源极、漏极连接，但是，在图2中没有示出该连接。

在MMIC46中，为了抑制由于静电导致的半导体装置10的劣化，设置有由二极管形成的3种保护电路。第1保护电路70、71、72、73、74、75设置在行进于半导体装置10中的RF信号的信号路径与接地之间，以使得ESD电涌流向接地。

第1保护电路70、71与第1电容器30的两端连接。第1保护电路72、73与第2电容器42的两端连接。第1保护电路74、75与第2电容器44的两端连接。例如，如果在第1电容器30的一端发生ESD电涌，则在第1保护电路70上出现击穿现象，ESD电涌流向接地。

第2保护电路80、81、82、83、84、85设置在信号路径与电源端子60、62、64之间。第2保护电路80、81与第1电容器30的两端连接。第2保护电路82、83与第2电容器42的两端连接。第2保护电路84、85与第2电容器44的两端连接。例如，如果在电源端子60侧发生ESD电涌，则在第2保护电路80、81与第1保护电路70、71上出现击穿现象，ESD电涌经由信号路径和保护电路70、71流向接地。

第3保护电路90、92、94分别与第1电容器30、第2电容器42、第2电容器44并联连接。第3保护电路90与第1电容器30并联连接。第3保护电路92与第2电容器42并联连接。第3保护电路94与第2电容器44并联连接。第3保护电路90、92、94分别具有正向二极管和反向二极管。

例如，在第1电容器30的右侧发生的ESD电涌经由第1保护电路71而流向接地，并且经由第3保护电路90以及第1保护电路70而流向接地。

如上所述，与第1电容器30和多个第2电容器40连接有由二极管构成的保护电路，因此，能够避免由于ESD电涌导致的半导体装置10的劣化。此外，第1～第3保护电路由二极管形成，但是，也可以由FET形成。

下面，说明半导体装置10的动作。从输入端子12向半导体装置10输入的RF信号，通过功率放大器16进行放大。放大后的RF信号进入开关32。而且，RF信号利用开关32，根据频带确定行进路径，而进入多条输出路径34中的某一条。

另外，通常，输出匹配电路用于将功率放大器16的最后级晶体管的输出阻抗(5Ω左右)变换为50Ω。但是，在本发明的实施方式1所涉及的半导体装置10中，在开关32的前后设置有第1电容器30和多个第2电容器40，因此，从功率放大器16对输出端子50、52侧进行观察时的阻抗成为具有比50[Ω]更高的容量性的阻抗(50+jY[Ω])。由此，需要对应于阻抗的增加量而扩大输出匹配电路18的阻抗变换比，因此，输出匹配电路18变得大型化而增加损耗。

为了避免输出匹配电路18的大型化以及损耗增加，需要将第1电容器30和多个第2电容器40的合成电容(下面，有时简称为合成电容)变大。另一方面，由MIM形成的电容器的电容与电容器的面积成正比，因此，如果通过将电容器的面积变大而增大合成电容，则由于该增加量使得该半导体装置10大型化。即，抑制输出匹配电路18的大型化以及损耗增加与将电容器变小是折衷关系。

本发明的实施方式1的半导体装置为了解决上述折衷的问题，将第1电容器30的电容设为比多个第2电容器40中的任何一个第2电容器的电容大。即，第1电容器30的电容C_IN与第2电容器的电容C_OUT通过以下公式表示。

【公式1】

C_IN＝C_AVE+N·ΔC…公式1

【公式2】

C_{OUT_k}＝C_AVE-ΔC…公式2

【公式3】

$C_{\mathrm{AVE}}=\frac{C_{\mathrm{IN}}+\underset{k=1}{\overset{N}{\mathrm{\Σ}}}{C}_{\mathrm{OUT}\_k}}{N+1}$ …公式3

在这里，

N＝开关32的分支数(N与构成多个第2电容器的第2电容器的数量相等)

k＝1、2、…、N

C_AVE是第1电容器和多个第2电容器的平均电容

△C是偏移电容

图3是表示将C_AVE设为5[pF]时的偏移电容△C与合成电容C_TOTAL的关系的曲线图。当分支数为0时，△C＝0，合成电容C_TOTAL为极大值。但是，在分支数大于1的情况下，合成电容C_TOTAL取极大值时的△C成为大于0的C_OPT。因此，优选对第1电容器30的电容和多个第2电容器40的电容进行调整，使△C＝C_OPT，以使得合成电容C_TOTAL取得极大值。

C_OPT由下述公式得到。

【公式4】

$C_{\mathrm{OPT}}=\left\{\frac{(N+1)\sqrt{N}-2N}{N\·(N-1)}\right\}\·C_{\mathrm{AVE}}$ …公式4

如上所述，通过使△C＝C_OPT，与将第1电容器和多个第2电容器的各个第2电容器设为均等的电容的情况相比，能够不改变第1电容器30和多个第2电容器40的总面积，而使合成电容增加。如果使合成电容增加，则能够抑制输出匹配电路18的阻抗变换比，因此能够避免输出匹配电路18的大型化以及损耗增加。

由此，根据本发明的实施方式1所涉及的半导体装置10，能够抑制输出匹配电路18的大型化以及损耗增加，还能够避免电容器的大型化。此外，由于输出匹配电路18的损耗降低，因此行进有RF信号的半导体装置10整体的功效提高，因此，例如能够在移动终端中使用半导体装置10时，延长电池的续航时间。

在这里，如果将上述得到C_OPT的公式代入公式1、2，则得到下述的公式。

【公式5】

$C_{\mathrm{IN}}=\sqrt{N}\·C_{\mathrm{OUT}\_k}$ …公式5

至此，描述了与△C＝0的情况相比不改变电容器总面积，通过使△C＝C_OPT而增加合成电容的情况。但是，也可以使合成电容与△C＝0的情况保持一致，并通过使△C＝C_OPT而减小电容器总面积。图4表示在应用公式5时的分支数N与电容器总面积的关系。将△C＝0时的电容器总面积设为100。△C＝C_OPT的曲线表示能够维持与△C＝0的情况相同合成电容，并减小电容器总面积的情况。在这种情况下，能够减小电容器总面积，因此，适合于将半导体装置10小型化。

总之，可以将通过使△C＝C_OPT而实现的效果任意应用于以下两种情形：在使电容器总面积与△C＝0的情况一致的同时，使合成电容增加；或者在使合成电容与△C＝0的情况一致的同时，使电容器总面积减小。无论哪种情况，都能够得到适合于小型化的半导体装置。

另外，优选以满足公式5的方式确定C_IN和C_OUT，将合成电容设为极大值。但是，如果考虑半导体装置10的制造波动，则应该在能够得到上述效果的范围内，使C_IN和C_OUT的值具有变化幅度。因此，可以在满足下述的关系的范围内设定C_IN和C_OUT。

【公式6】

$0.8\sqrt{N\·}{C}_{\mathrm{OUT}\_k}\≤C_{\mathrm{IN}}\≤1.2\sqrt{N\·}{C}_{\mathrm{OUT}\_k}$ …公式6

本发明的实施方式1所涉及的半导体装置10通过2种方式形成为适合于小型化的结构。第1种方式是将第1电容器30、开关32以及多个第2电容器40由1个MMIC46形成。第2种方式是使△C>0。对于第2种方式，存在下述2种模式：在保持与△C＝0的情况相同的电容器总面积的同时提高合成电容，由此抑制输出匹配电路的大型化以及损耗增加的模式；以及与△C＝0的情况相比减小电容器总面积的模式。因此，可以使用第1种方式或者第2种方式中的任意一种而提供适合于小型化的半导体装置10。

在本发明的实施方式1中，将第1电容器30、开关32以及多个第2电容器40由1个MMIC46构成，但是，也可以将第1电容器30和多个第2电容器40中的至少一方与开关32由单片微波集成电路构成。除此之外，能够在不丧失本发明的特征的范围内对半导体装置10的结构进行适当地变更。此外，这些变形也能够应用于实施方式2所涉及的半导体装置。

实施方式2

本发明的实施方式2所涉及的半导体装置与实施方式1的共同点较多，因此将与实施方式1的不同点作为中心进行说明。图5是本发明的实施方式2所涉及的半导体装置100的电路图。半导体装置100具有多个第3电容器110。多个第3电容器110具有将输出路径36和接地连接的第3电容器112、将输出路径38和接地连接的第3电容器114。即，多个第3电容器110由分别将多个输出路径34和接地连接的第3电容器112、114构成。

对于输出路径36，为了得到良好的RF特性，而调整第2电容器42和第3电容器112的电容。对于输出路径38，为了得到良好的RF特性，而调整第2电容器44和第3电容器114的电容。

图6、7是表示多频带放大器(半导体装置)的输出功率的频率特性的曲线图。频带A的信号进入输出路径36，频带B的信号进入输出路径38。图6表示在没有第3电容器112、114、并且多个第2电容器40的电容均等的情况下的输出功率的频率特性。

在该情况下，图中由36表示的输出路径36的频率特性与由38表示的输出路径38的频率特性相等，因此，无法在频带A和频带B两方中均得到良好的RF特性。因此，为了提高RF特性在不良频带(频带B)中的性能，而不得不使半导体装置整体的尺寸大型化。

另一方面，图7是表示图5的半导体装置的输出功率的频率特性的曲线图。即，图7表示在将第2电容器42、44和第3电容器112、114的电容针对各个输出路径36、38进行了优化的情况下的输出功率的频率特性。或者说，为了针对频带不同的各个RF信号而优化输出功率的频率特性，对多个输出路径34分别调整第2电容器42、44和第3电容器112、114的电容。在该情况下，能够在所有频带中得到良好的RF特性。由此，不需要使半导体装置整体的尺寸大型化。

如上所述，对针对各条输出路径所设置的第2电容器和第3电容器的电容进行调整，优化输出功率的频率特性，因此，与仅调整第2电容器的电容的情况相比，能够容易优化输出功率的频率特性。

也可以省略第3电容器112、114，而仅通过第2电容器42、44进行上述的优化。在该情况下，例如，在多条输出路径34中，形成下述情况，即，与行进有低频带的RF信号的输出路径连接的第2电容器，具有比与行进有高频带的RF信号的输出路径连接的第2电容器大的电容。

此外，可以将实施方式1所涉及的半导体装置10的特征和实施方式2所涉及的半导体装置100的特征进行适当的组合。

Claims (12)

1.一种半导体装置，其特征在于，具有：

功率放大器，其将多个频带的RF信号进行放大；

输出匹配电路，其与所述功率放大器的输出连接；

第1电容器，其一端与所述输出匹配电路的输出连接；

多条输出路径；

开关，其与所述第1电容器的另一端连接，根据频带使所述RF信号进入所述多条输出路径中的某一条；以及

多个第2电容器，其具有分别与所述多条输出路径串联连接的第2电容器，

所述第1电容器和所述多个第2电容器中的至少一方，与所述开关由同一单片微波集成电路构成。

2.根据权利要求1所述的半导体装置，其特征在于，

所述单片微波集成电路在形成于绝缘膜上的硅中形成。

3.根据权利要求1或2所述的半导体装置，其特征在于，

所述第1电容器的电容比所述多个第2电容器中的任何一个第2电容器的电容大。

4.一种半导体装置，其特征在于，具有：

功率放大器，其将多个频带的RF信号进行放大；

输出匹配电路，其与所述功率放大器的输出连接；

第1电容器，其一端与所述输出匹配电路的输出连接；

多条输出路径；

开关，其与所述第1电容器的另一端连接，根据频带使所述RF信号进入所述多条输出路径中的某一条；以及

多个第2电容器，其具有分别与所述多条输出路径串联连接的第2电容器，

所述第1电容器的电容比所述多个第2电容器中的任何一个第2电容器的电容大。

5.根据权利要求4所述的半导体装置，其特征在于，

调整所述第1电容器的电容和所述多个第2电容器的电容，以使所述第1电容器和所述多个第2电容器的合成电容取得极大值。

6.根据权利要求4或5所述的半导体装置，其特征在于，

所述第1电容器的电容C_IN和所述第2电容器的电容C_OUT满足下述公式，

【公式1】

$0.8\sqrt{N\·}{C}_{\mathrm{OUT}\_k}\≤C_{\mathrm{IN}}\≤1.2\sqrt{N\·}{C}_{\mathrm{OUT}\_k}$

k＝1、2、…、N，N是构成所述多个第2电容器的第2电容器的数量。

7.根据权利要求1或4所述的半导体装置，其特征在于，

具有：

第1保护电路，其设置在所述RF信号的信号路径和接地之间，以使得ESD电涌流向接地；

电源端子，其为了向所述开关施加DC电压而设置；以及

第2保护电路，其设置在所述信号路径和所述电源端子之间，以使得ESD电涌经由所述信号路径和所述第1保护电路而流向所述接地。

8.根据权利要求7所述的半导体装置，其特征在于，

具有多个第3保护电路，该多个第3保护电路与所述第1电容器以及所述多个第2电容器的各个第2电容器并联连接，流过ESD电涌。

9.根据权利要求8所述的半导体装置，其特征在于，

所述第1～第3保护电路由二极管或者FET形成。

10.根据权利要求1或4所述的半导体装置，其特征在于，

在所述多个输出路径中，与行进有低频带的RF信号的输出路径连接的所述第2电容器，具有比与行进有高频带的RF信号的输出路径连接的第2电容器大的电容。

11.根据权利要求1或4所述的半导体装置，其特征在于，

具有多个第3电容器，该多个第3电容器由分别将所述多条输出路径和接地连接的第3电容器构成，

对所述多条输出路径分别调整所述第2电容器和所述第3电容器的电容，以针对频带不同的各个RF信号而优化输出功率的频率特性。

12.根据权利要求1或4所述的半导体装置，其特征在于，

所述开关由高电子迁移率晶体管形成。