CN104462006A - 系统级芯片中的多个处理器核间配置同步方法和设备 - Google Patents

Abstract

本发明实施例提供一种系统级芯片中的多个处理器核间配置同步方法和设备，系统级芯片包括同步模块和M个处理器核，M≥2，此方法包括：第一处理器核向同步模块发送配置更改消息，第一处理器核为M个处理器核中的任一处理器核，配置更改消息包括N个待配置的配置参数和第一个待配置的配置参数的待存储的地址，N≥1；同步模块接收第一处理器核发送的配置更改消息，根据所述第一个配置参数的待存储的地址，确定每个待配置的配置参数待存储的寄存器，以及将N个待配置的配置参数，一一对应地存储至确定的N个寄存器中，以完成M个处理器核间的配置同步。从而配置同步过程中减少占用的总线带宽，提高总线带宽的利用率。

Description

系统级芯片中的多个处理器核间配置同步方法和设备

技术领域

本发明实施例涉及通信技术领域，尤其涉及一种系统级芯片中的多个处理器核间配置同步方法和设备。

背景技术

系统级芯片(英文：System on Chip，简称：SoC)中包括多个处理器核和同步模块，该同步模块会通过总线与这些多个处理器核互联，并且都有访问权限，该多个处理器核包括：中央处理器(英文：CPU)、数字信号处理器(英文：Digital Signal Processor，简称：DSP)、硬件加速器(英文：HardwareAccelerator，简称：HAC)以及直接内存访问(英文：Direct Memory Access，简称：DMA)等，当这些处理器核间需要进行配置同步时，发起更改配置的处理器核对该同步模块进行配置，从而可以完成各个处理器核间的配置同步。具体配置过程为，发起更改配置的处理器核依次向该同步模块发送多个配置指令，每个配置指令中包括待配置的参数，然后该同步模块依次根据该多个配置指令进行相关配置，然后依次向该主控的核返回配置成功响应，以完成配置同步过程。

然而，现有技术中在一次配置过程中，发起更改配置的处理器核需要向该同步模块发送多个配置指令，占用较大的总线带宽，造成总线带宽利用率低。

发明内容

本发明实施例提供一种系统级芯片中的多个处理器核间配置同步方法和设备，用于配置同步过程中减少占用的总线带宽，提高总线带宽的利用率。

第一方面，本发明实施例提供一种系统级芯片中的多个处理器核间配置同步方法，所述系统级芯片包括同步模块和M个处理器核，所述M为大于或等于2的整数；

所述方法包括：

第一处理器核向所述同步模块发送配置更改消息，所述第一处理器核为所述M个处理器核中的任一处理器核，所述配置更改消息包括N个待配置的配置参数和所述N个待配置的配置参数中第一个待配置的配置参数的待存储的地址，所述N为大于或等于2的整数，所述N个待配置的配置参数为所述第一处理器核需要与所述M个处理器核中除所述第一处理器核之外的处理器核进行配置同步的配置参数；

所述同步模块接收所述第一处理器核发送的所述配置更改消息；

所述同步模块根据所述第一个配置参数的待存储的地址，确定所述N个待配置的配置参数中每个待配置的配置参数待存储的寄存器；

所述同步模块将所述N个待配置的配置参数，一一对应地存储至所述确定的N个寄存器中，以完成所述M个处理器核间的配置同步。

在第一方面的第一种可能的实现方式中，所述同步模块接收第一处理器核发送的配置更改消息，包括：

所述同步模块接收所述第一处理器核发送的第一消息，所述第一消息包括第一数据和第一地址；

当所述同步模块确定所述第一地址属于预设地址时，确定所述第一消息为所述配置更改消息，所述第一数据为所述N个待配置的配置参数，所述第一地址为所述N个待配置的配置参数中第一个待配置的配置参数的待存储的地址。

结合第一方面或第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，所述同步模块接收第一处理器核发送的配置更改消息之后，还包括：

所述同步模块接收业务消息，所述业务消息为所述M个处理器核中任一处理器核发送的；

当所述同步模块确定所述业务消息不符合所述同步后的配置时，所述同步模块丢弃所述业务消息。

结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式，在第一方面的第三种可能的实现方式中，所述配置更改消息中包括的待配置的配置参数的个数为4个。

结合第一方面或第一方面的第一种至第三种可能的实现方式中的任意一种，在第一方面的第四种可能的实现方式中，所述配置更改消息为128位比特信息。

结合第一方面或第一方面的第一种至第四种可能的实现方式中的任意一种，在第一方面的第五种可能的实现方式中，所述方法，还包括：

所述第一处理器核向所述同步模块发送配置读取消息，所述配置读取消息包括N个待读取的配置参数中的第一个待读取的配置参数的存储的地址；

所述同步模块接收所述第一处理器核发送的所述配置读取消息；

所述同步模块根据所述N个待读取的配置参数中的第一个待读取的配置参数的存储的地址，确定存储所述N个待读取的配置参数的寄存器；

所述同步模块从所述存储所述N个待读取的配置参数的寄存器中，将所述N个待读取的配置参数发送给所述第一处理器核。

第二方面，本发明实施例提供一种系统级芯片，包括：M个处理器核、同步模块和总线，所述M为大于或等于2的整数，所述同步模块与所述M个处理器核通过所述总线通信连接；

第一处理器核，用于通过所述总线向所述同步模块发送配置更改消息，所述第一处理器核为所述M个处理器核中的任一处理器核，所述配置更改消息包括N个待配置的配置参数和所述N个待配置的配置参数中第一个待配置的配置参数的待存储的地址，所述N为大于或等于2的整数，所述N个待配置的配置参数为所述第一处理器核需要与所述M个处理器核中除所述第一处理器核之外的处理器核进行配置同步的配置参数；

所述同步模块，用于通过所述总线接收所述第一处理器核发送的所述配置更改消息；根据所述第一个待配置的配置参数的待存储的地址，确定所述N个待配置的配置参数中每个待配置的配置参数待存储的寄存器；以及将所述N个待配置的配置参数，一一对应地存储至所述确定的N个寄存器中，以完成所述M个处理器核间的配置同步。

在第二方面的第一种可能的实现方式中，所述同步模块用于通过所述总线接收第一处理器核发送的配置更改消息，包括：

所述同步模块，用于通过所述总线接收所述处理器核发送的第一消息，所述第一消息包括第一数据和第一地址；确定所述第一地址是否属于预设地址；以及当确定所述第一地址属于预设地址时，确定所述第一消息为所述配置更改消息，所述第一数据为所述N个待配置的配置参数，所述第一地址为所述M个待配置的配置参数中第一个待配置的配置参数的待存储的地址。

结合第二方面或第二方面的第一种可能的实现方式，在第二方面的第二种可能的实现方式中，所述同步模块还用于，在通过所述总线接收第一处理器核发送的配置更改消息之后，通过所述总线接收业务消息，所述业务消息为所述M个处理器核中任一处理器核发送的；并确定所述业务消息是否符合所述同步后的配置；当确定所述业务消息不符合所述同步后的配置时，丢弃所述业务消息。

结合第二方面或第二方面的第一种可能的实现方式或第二方面的第二种可能的实现方式，在第二方面的第三种可能的实现方式中，所述配置更改消息中包括的待配置的配置参数的个数为4个。

结合第二方面或第二方面的第一种至第三种可能的实现方式中的任意一种，在第二方面的第四种可能的实现方式中，所述配置更改消息为128位比特信息。

结合第二方面或第二方面的第一种至第四种可能的实现方式中的任意一种，在第二方面的第五种可能的实现方式中，所述第一处理器核，还用于通过所述总线向所述同步模块发送配置读取消息，所述配置读取消息包括N个待读取的配置参数中的第一个待读取的配置参数的存储的地址；

所述同步模块，还用于通过所述总线接收第一处理器核发送的所述配置读取消息；以及根据所述N个待读取的配置参数中的第一个待读取的配置参数的存储的地址，确定存储所述N个待读取的配置参数的寄存器；从所述存储所述N个待读取的配置参数的寄存器中，通过所述总线将所述N个待读取的配置参数发送给所述第一处理器核。

本发明实施例提供一种系统级芯片中的多个处理器核间配置同步方法和设备，通过第一处理器核向同步模块发送配置更改消息；同步模块根据所述第一个配置参数的待存储的地址，确定该N个待配置的配置参数中每个待配置的配置参数待存储的寄存器，以及将该N个待配置的配置参数，一一对应地存储至该确定的N个寄存器中，从而完成该M个处理器核间的配置同步。由于第一处理器核可以将多个配置参数通过同一个配置更改消息发送给同步模块，多个配置参数的传输过程只占用了一次总线带宽，与现有技术相比，占用的总线带宽较少，提高总线带宽的利用率。处理器核间的配置同步通过消息来进行，大大提高了软件效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明系统级芯片中的多个处理器核间配置同步方法实施例一的流程图；

图2为本发明系统级芯片中的多个处理器核间配置同步方法实施例二的流程图；

图3为本发明系统级芯片中的多个处理器核间配置同步方法实施例三的流程图；

图4为本发明系统级芯片实施例一的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明系统级芯片中的多个处理器核间配置同步方法实施例一的流程图，如图1所示，本实施例的系统级芯片包括同步模块和M个处理器核，该M为大于或等于2的整数，本实施例的方法可以包括：

S101、第一处理器核向同步模块发送配置更改消息。

本实施例中，该系统级芯片中的每个处理器核都会发起与其它处理器核进行配置同步过程，此处以该系统级芯片中的任意一个处理器核为例，该任意一个处理器核称为第一处理器核，当该第一处理器核需要与该系统级芯片中的其它处理器核(即该系统级芯片中的该M个处理器核中除该第一处理器核之外的处理器核)进行配置同步时，该第一处理器核向该系统级芯片中的同步模块发送配置更改消息，该配置更改消息包括N个配置参数和该N个配置参数中第一个配置参数的待存储的地址，该N为大于或等于2的整数，该N个配置参数分别是该第一处理器核需要与该系统级芯片中该M个处理器核中除该第一处理器核之外的处理器核进行配置同步的配置参数。若该第一处理器核需要同步4个配置，则该第一处理器核将该4个配置的配置参数携带在配置更改消息发送给同步模块。可选地，该第一处理器核通过该第一处理器核与该同步模块之间通信的总线将该配置更改消息发送给该同步模块。

S102、该同步模块接收该第一处理器核发送的该配置更改消息。

S103、该同步模块根据第一个待配置的配置参数的待存储的地址，确定N个待配置的配置参数中每个待配置的配置参数待存储的寄存器。

本实施例中，该同步模块接收该第一处理器核发送的该配置更改消息，然后从该配置更改消息中获取该N个待配置的配置参数和一个地址，该地址为该N个待配置的配置参数中第一个待配置的配置参数的待存储的地址，然后该同步模块根据该第一个待配置的配置参数的待存储的地址确定一个寄存器，该寄存器的地址为该第一个待配置的配置参数的待存储的地址。由于这N个待配置的配置参数需要分别存储在N个相邻的寄存器中，因此，该同步模块可以确定该第一个待配置的配置参数存储的寄存器的下一个寄存器作为第二个待配置的配置参数存储的寄存器，确定该第二个待配置的配置参数存储的寄存器的下一个寄存器作为第三个待配置的配置参数存储的寄存器，确定该第三个待配置的配置参数存储的寄存器的下一个寄存器作为第四个待配置的配置参数存储的寄存器，以此类推，确定该第N-1个待配置的配置参数存储的寄存器的下一个寄存器作为第N个待配置的配置参数存储的寄存器。

S104、该同步模块将该N个待配置的配置参数，一一对应地存储至该确定的N个寄存器中，以完成该M个处理器核间的配置同步。

本实施例中，该同步模块在确定该N个待配置的配置参数中每个待配置的配置参数所存储的寄存器后，该同步模块将该每个待配置的配置参数，一一一对应地存储至该每个待配置的配置参数待存储的寄存器中，从而完成了该系统级芯片中M个处理器核间的配置同步，即完成了上述N个配置的同步。

本实施例，通过第一处理器核向同步模块发送配置更改消息；同步模块根据所述第一个配置参数的待存储的地址，确定该N个待配置的配置参数中每个待配置的配置参数待存储的寄存器，以及将该N个待配置的配置参数，一一对应地存储至该确定的N个寄存器中，从而完成该M个处理器核间的配置同步。由于第一处理器核可以将多个配置参数通过同一个配置更改消息发送给同步模块，多个配置参数的传输过程只占用了一次总线带宽，与现有技术相比，占用的总线带宽较少，提高总线带宽的利用率。处理器核间的配置同步通过消息来进行，大大提高了软件效率。

而且现有技术中，在一次配置同步过程完成并且想开启下一次配置同步时，处理器核需要先关闭上一次的配置同步事件，进行多次配置之后，再次开启同步事件，才能开启下一次配置同步。而在本实施例中，通过配置更改消息来进行配置同步，处理器核可以随时发送配置更改消息来开启下一次配置同步，中间省略了关闭和开启同步事件的操作，大大节省了访问时间和开销，提高了业务处理速率，加速了多任务处理之间的通信速率。

可选地，本实施例中的配置更改消息为128位比特信息，现有技术中一个配置命令为32位比特信息，因此，该配置更改消息可以包括4个配置参数。

图2为本发明系统级芯片中的多个处理器核间配置同步方法实施例二的流程图，如图2所示，本实施例的系统级芯片包括同步模块和M个处理器核，该M为大于或等于2的整数，本实施例的方法可以包括：

S201、同步模块接收第一处理器核发送的第一消息，该第一消息包括第一数据和第一地址。

S202、当该同步模块确定该第一地址属于预设地址时，确定该第一消息为该配置更改消息，该第一数据为N个待配置的配置参数，该第一地址为所述N个待配置的配置参数中第一个待配置的配置参数的待存储的地址。

本实施例中，由于本实施例中用于进行配置同步的配置更改消息与业务消息均属于消息，当同步模块接收到一个消息时，需要判断该消息为业务类消息还是配置类消息。具体地，该同步模块接收到该第一处理器核发送的第一消息，该第一消息包括数据域和地址域，该数据域包括第一数据，该地址域包括第一地址，该同步模块判断该第一地址是否属于预设地址，该预设地址包括用于存储配置参数的各个寄存器的地址，当该第一地址属于该预设地址时，说明需要将数据存储至该第一地址对应的寄存器中，从而可以确定该第一消息为配置更改消息，该第一数据为N个待配置的配置参数，该第一地址为该N个待配置的配置参数中第一个待配置的配置参数的待存储的地址。当该同步模块确定该第一地址不属于该预设地址时，可以确定该第一消息为业务消息，同步模块根据业务消息执行的操作，与现有技术类似，此处不再赘述。

S203、该同步模块根据该第一个配置参数的待存储的地址，确定该N个待配置的配置参数中每个待配置的配置参数待存储的寄存器。

S204、该同步模块将该N个待配置的配置参数，一一对应地存储至该确定的N个寄存器中，以完成该M个处理器核间的配置同步。

本实施例中，S203和S204的具体实现过程可以参见本发明方法实施例一中S103和S104的相关记载，此处不再赘述。

本实施例，通过同步模块接收第一处理器核发送的第一消息，该第一消息包括第一数据和第一地址，当确定该第一地址属于预设地址时，确定该第一消息为该配置更改消息，该第一数据为N个待配置的配置参数，该第一地址为所述N个待配置的配置参数中第一个待配置的配置参数的待存储的地址；根据该第一个配置参数的待存储的地址，确定该N个待配置的配置参数中每个待配置的配置参数待存储的寄存器；将该N个待配置的配置参数，一一对应地存储至该确定的N个寄存器中，以完成该M个处理器核间的配置同步。由于第一处理器核可以将多个配置参数通过同一个配置更改消息发送给同步模块，多个配置参数的传输过程只占用了一次总线带宽，与现有技术相比，占用的总线带宽较少，提高总线带宽的利用率。处理器核间的配置同步通过消息来进行，大大提高了软件效率。

可选地，在本发明上述各方法实施例的基础上，该同步模块接收第一处理器核发送的配置更改消息之后，还包括：该同步模块接收业务消息，该业务消息为该M个处理器核中任一处理器核发送的；当该同步模块确定该业务消息不符合该同步后的配置时，该同步模块丢弃该业务消息。本实施例中，该同步模块接收到该第一处理器核发送的配置更改消息之后，还可以接收该第一处理器核发送的业务消息，或者接收该M个处理器核中除该第一处理器核之外的其它处理器核发送的业务消息。该同步模块需要确定该业务消息是否符合该配置更改消息所对应的同步后的配置，当该业务消息不符合该同步后的配置，则该同步模块丢弃该业务消息；当该业务消息符号该同步后的配置，该同步模块根据该业务消息进行相关处理，此处与现有技术类似，不再赘述。其中，判断该业务消息是否符合该同步后的配置的一种可行的实现方式中，该业务模块可以获取该业务消息中一部分数据，例如32比特信息，判断该32比特信息是否为该同步的配置中的预设信息，若是，则该业务消息符号同步后的配置，若否，则该业务消息不符号该同步后的配置。

图3为本发明系统级芯片中的多个处理器核间配置同步方法实施例三的流程图，如图3所示，本实施例的系统级芯片包括同步模块和M个处理器核，该M为大于或等于2的整数，本实施例的方法可以包括：

S301、第一处理器核向同步模块发送配置读取消息。

本实施例中，该系统级芯片中的每个处理器核都会发起与其它处理器核进行配置同步过程，此处以该系统级芯片中的任意一个处理器核为例，该任意一个处理器核称为第一处理器核，当该第一处理器核需要与该系统级芯片中的其它处理器核(即该系统级芯片中的该M个处理器核中除该第一处理器核之外的处理器核)进行配置同步时，此处以一次需要进行N个配置同步为例，N为大于或等于2的整数，该第一处理器核可以获取系统级芯片中当前这N个配置的配置参数。具体地，该第一处理器核向同步模块发送配置读取消息，该配置读取消息包括N个待读取的配置参数中的第一个待读取的配置参数的存储的地址。

S302、该同步模块接收该第一处理器核发送的该配置读取消息。

S303、该同步模块根据该N个待读取的配置参数中的第一个待读取的配置参数的存储的地址，确定存储该N个待读取的配置参数的寄存器。

本实施例中，该同步模块接收该第一处理器核发送的该配置读取消息，然后从该配置读取消息中的地址，该地址为该N个待读取的配置参数中第一个待读取的配置参数的存储的地址，然后该同步模块根据该第一个待读取的配置参数的存储的地址确定一个寄存器，该寄存器的地址为该第一个待读取的配置参数的存储的地址。由于这N个待读取的配置参数需要分别存储在N个相邻的寄存器中，因此，该同步模块可以确定该第一个待读取的配置参数存储的寄存器的下一个寄存器作为第二个待读取的配置参数存储的寄存器，确定该第二个待读取的配置参数存储的寄存器的下一个寄存器作为第三个待读取的配置参数存储的寄存器，确定该第三个待读取的配置参数存储的寄存器的下一个寄存器作为第四个待读取的配置参数存储的寄存器，以此类推，确定该第N-1个待读取的配置参数存储的寄存器的下一个寄存器作为第N个待读取的配置参数存储的寄存器。

S304、该同步模块从该存储该N个待读取的配置参数的寄存器中，将该N个待读取的配置参数发送给该第一处理器核。

本实施例中，该同步模块可以从上述N个寄存器中获取该N个寄存器中存储的待读取的配置参数，再将该N个待读取的配置参数发送给该第一处理器核。然后，该第一处理器核可以根据该N个待读取的配置参数向该同步模块发送配置更改消息，该第一处理器核如何根据寄存器中存储的配置参数确定当前需要发送给同步模块的配置参数的过程与现有技术类似，此处不再赘述。后续该第一处理器核与该同步模块可以执行本发明上述方法实施例一或二的技术方案。

可选地，该配置读取消息也可以为128比特信息。该配置读取消息与上述的配置更改消息均为配置消息，其中，当配置消息包括指示信息，当该指示信息指示该配置消息用于更改配置时，该配置消息为配置更改消息，当该指示信息指示该配置消息用于读取配置时，该配置消息为配置读取消息。

本实施例，通过第一处理器核向同步模块发送配置读取消息；该同步模块接收该第一处理器核发送的该配置读取消息；该同步模块根据该N个待读取的配置参数中的第一个待读取的配置参数的存储的地址，确定存储该N个待读取的配置参数的寄存器；从该存储该N个待读取的配置参数的寄存器中，将该N个待读取的配置参数发送给该第一处理器核。由于第一处理器核可以通过同一个配置读取消息向同步模块读取多个寄存器中的配置参数，多个配置参数的传输过程只占用了一次总线带宽，与现有技术相比，占用的总线带宽较少，提高总线带宽的利用率。

图4为本发明系统级芯片实施例一的结构示意图，如图4所示，本实施例的系统级芯片可以包括：同步模块11、总线12和M个处理器核，此处仅示出M个处理器核中的一个处理器核，该处理器核称为第一处理器核13，该M个处理器核的其它处理器核与第一处理器核13类似，该M为大于或等于2的整数，同步模块11与第一处理器核通过总线12通信连接；可选地，该系统级芯片可以包括存储器(图中未示出)，该存储器用于存储执行系统级芯片中的多个处理器核间配置同步方法，该存储器通过总线12与同步模块11、第一处理器核13通信连接。

其中，第一处理器核13，用于通过总线12向同步模块11发送配置更改消息，第一处理器核13为所述M个处理器核中的任一处理器核，所述配置更改消息包括N个待配置的配置参数和所述N个待配置的配置参数中第一个待配置的配置参数的待存储的地址，所述N为大于或等于2的整数，所述N个待配置的配置参数为第一处理器核13需要与M个处理器核中除所述第一处理器核之外的处理器核进行配置同步的配置参数；

同步模块11，用于通过总线12接收第一处理器核13发送的所述配置更改消息；根据所述第一个待配置的配置参数的待存储的地址，确定所述N个待配置的配置参数中每个待配置的配置参数待存储的寄存器；以及将所述N个待配置的配置参数，一一对应地存储至所述确定的N个寄存器中，以完成所述至少两个处理器核间的配置同步。

可选地，同步模块11用于通过总线12接收第一处理器核发送的配置更改消息，包括：同步模块11，用于通过总线12接收所述处理器核发送的第一消息，所述第一消息包括第一数据和第一地址；确定所述第一地址是否属于预设地址；以及当确定所述第一地址属于预设地址时，确定所述第一消息为所述配置更改消息，所述第一数据为所述N个待配置的配置参数，所述第一地址为所述M个待配置的配置参数中第一个待配置的配置参数的待存储的地址。

可选地，同步模块11还用于，在通过总线12接收第一处理器核13发送的配置更改消息之后，通过总线12接收业务消息，所述业务消息为所述M个处理器核中任一处理器核发送的；并确定所述业务消息是否符合所述同步后的配置；当确定所述业务消息不符合所述同步后的配置时，丢弃所述业务消息。

可选地，所述配置更改消息中包括的待配置的配置参数的个数为4个。

可选地，所述配置更改消息为128位比特信息。

可选地，第一处理器核13，还用于通过总线12向同步模块11发送配置读取消息，所述配置读取消息包括N个待读取的配置参数中的第一个待读取的配置参数的存储的地址；

同步模块11，还用于通过总线12接收第一处理器核发送的所述配置读取消息；以及根据所述N个待读取的配置参数中的第一个待读取的配置参数的存储的地址，确定存储所述N个待读取的配置参数的寄存器；从所述存储所述N个待读取的配置参数的寄存器中，通过总线12将所述N个待读取的配置参数发送给所述第一处理器核。

本实施例的系统级芯片，可以用于执行本发明上述各方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。

可选地，上述提及的处理器核可以为CPU、DSP、HAC以及DMA等，同步模块可以为系统级芯片中的消息管理模块。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：只读内存(英文：Read-Only Memory，简称：ROM)、随机存取存储器(英文：Random Access Memory，简称：RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (12)

1.一种系统级芯片中的多个处理器核间配置同步方法，其特征在于，所述系统级芯片包括同步模块和M个处理器核，所述M为大于或等于2的整数；

所述方法包括：

第一处理器核向所述同步模块发送配置更改消息，所述第一处理器核为所述M个处理器核中的任一处理器核，所述配置更改消息包括N个待配置的配置参数和所述N个待配置的配置参数中第一个待配置的配置参数的待存储的地址，所述N为大于或等于2的整数，所述N个待配置的配置参数为所述第一处理器核需要与所述M个处理器核中除所述第一处理器核之外的处理器核进行配置同步的配置参数；

所述同步模块接收所述第一处理器核发送的所述配置更改消息；

所述同步模块根据所述第一个配置参数的待存储的地址，确定所述N个待配置的配置参数中每个待配置的配置参数待存储的寄存器；

所述同步模块将所述N个待配置的配置参数，一一对应地存储至所述确定的N个寄存器中，以完成所述M个处理器核间的配置同步。

2.根据权利要求1所述的方法，其特征在于，所述同步模块接收第一处理器核发送的配置更改消息，包括：

所述同步模块接收所述第一处理器核发送的第一消息，所述第一消息包括第一数据和第一地址；

当所述同步模块确定所述第一地址属于预设地址时，确定所述第一消息为所述配置更改消息，所述第一数据为所述N个待配置的配置参数，所述第一地址为所述N个待配置的配置参数中第一个待配置的配置参数的待存储的地址。

3.根据权利要求1或2所述的方法，其特征在于，所述同步模块接收第一处理器核发送的配置更改消息之后，还包括：

所述同步模块接收业务消息，所述业务消息为所述M个处理器核中任一处理器核发送的；

当所述同步模块确定所述业务消息不符合所述同步后的配置时，所述同步模块丢弃所述业务消息。

4.根据权利要求1-3任意一项所述的方法，其特征在于，所述配置更改消息中包括的待配置的配置参数的个数为4个。

5.根据权利要求1-4任意一项所述的方法，其特征在于，所述配置更改消息为128位比特信息。

6.根据权利要求1-5任意一项所述的方法，其特征在于，所述方法，还包括：

所述第一处理器核向所述同步模块发送配置读取消息，所述配置读取消息包括N个待读取的配置参数中的第一个待读取的配置参数的存储的地址；

所述同步模块接收所述第一处理器核发送的所述配置读取消息；

所述同步模块根据所述N个待读取的配置参数中的第一个待读取的配置参数的存储的地址，确定存储所述N个待读取的配置参数的寄存器；

所述同步模块从所述存储所述N个待读取的配置参数的寄存器中，将所述N个待读取的配置参数发送给所述第一处理器核。

7.一种系统级芯片，其特征在于，包括：M个处理器核、同步模块和总线，所述M为大于或等于2的整数，所述同步模块与所述M个处理器核通过所述总线通信连接；

第一处理器核，用于通过所述总线向所述同步模块发送配置更改消息，所述第一处理器核为所述M个处理器核中的任一处理器核，所述配置更改消息包括N个待配置的配置参数和所述N个待配置的配置参数中第一个待配置的配置参数的待存储的地址，所述N为大于或等于2的整数，所述N个待配置的配置参数为所述第一处理器核需要与所述M个处理器核中除所述第一处理器核之外的处理器核进行配置同步的配置参数；

所述同步模块，用于通过所述总线接收所述第一处理器核发送的所述配置更改消息；根据所述第一个待配置的配置参数的待存储的地址，确定所述N个待配置的配置参数中每个待配置的配置参数待存储的寄存器；以及将所述N个待配置的配置参数，一一对应地存储至所述确定的N个寄存器中，以完成所述M个处理器核间的配置同步。

8.根据权利要求7所述的系统级芯片，其特征在于，所述同步模块用于通过所述总线接收第一处理器核发送的配置更改消息，包括：

所述同步模块，用于通过所述总线接收所述处理器核发送的第一消息， 所述第一消息包括第一数据和第一地址；确定所述第一地址是否属于预设地址；以及当确定所述第一地址属于预设地址时，确定所述第一消息为所述配置更改消息，所述第一数据为所述N个待配置的配置参数，所述第一地址为所述M个待配置的配置参数中第一个待配置的配置参数的待存储的地址。

9.根据权利要求7或8所述的系统级芯片，其特征在于，所述同步模块还用于，在通过所述总线接收第一处理器核发送的配置更改消息之后，通过所述总线接收业务消息，所述业务消息为所述M个处理器核中任一处理器核发送的；并确定所述业务消息是否符合所述同步后的配置；当确定所述业务消息不符合所述同步后的配置时，丢弃所述业务消息。

10.根据权利要求7-9任意一项所述的系统级芯片，其特征在于，所述配置更改消息中包括的待配置的配置参数的个数为4个。

11.根据权利要求7-10任意一项所述的系统级芯片，其特征在于，所述配置更改消息为128位比特信息。

12.根据权利要求7-11任意一项所述的系统级芯片，其特征在于，所述第一处理器核，还用于通过所述总线向所述同步模块发送配置读取消息，所述配置读取消息包括N个待读取的配置参数中的第一个待读取的配置参数的存储的地址；

所述同步模块，还用于通过所述总线接收所述第一处理器核发送的所述配置读取消息；以及根据所述N个待读取的配置参数中的第一个待读取的配置参数的存储的地址，确定存储所述N个待读取的配置参数的寄存器；从所述存储所述N个待读取的配置参数的寄存器中，通过所述总线将所述N个待读取的配置参数发送给所述第一处理器核。