[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN104299919A - 无芯层封装结构及其制造方法 - Google Patents

无芯层封装结构及其制造方法 Download PDF

Info

Publication number
CN104299919A
CN104299919A CN201310294203.1A CN201310294203A CN104299919A CN 104299919 A CN104299919 A CN 104299919A CN 201310294203 A CN201310294203 A CN 201310294203A CN 104299919 A CN104299919 A CN 104299919A
Authority
CN
China
Prior art keywords
layer
packaging
base plate
copper foil
line pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310294203.1A
Other languages
English (en)
Other versions
CN104299919B (zh
Inventor
禹龙夏
周鄂东
罗文伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liding Semiconductor Technology Qinhuangdao Co ltd
Zhen Ding Technology Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Zhending Technology Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201310294203.1A priority Critical patent/CN104299919B/zh
Priority to TW102126025A priority patent/TWI506753B/zh
Priority to US14/331,330 priority patent/US9362248B2/en
Publication of CN104299919A publication Critical patent/CN104299919A/zh
Application granted granted Critical
Publication of CN104299919B publication Critical patent/CN104299919B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明涉及一种无芯层封装结构，其包括一个封装基板、形成于封装基板上的封装胶体、芯片及多个电性接触垫。封装基板包括靠近封装胶体的介电层及埋于介电层内的第一内层导电线路图形。封装胶体包覆芯片。芯片与封装基板电性相连。多个电性接触垫从封装胶体远离封装基板侧露出，且围绕芯片设置。每个电性接触垫均通过一个贯穿封装胶体的第一导电柱与第一内层导电线路图形相连。每个第一导电柱靠近第一内层导电线路图形的端部收容于介电层中，且每一个第一导电柱的平行于封装基板的截面从电性接触垫侧至第一内层导电线路图形侧逐渐增大。本发明还涉及无芯层封装结构的制作方法。

Description

无芯层封装结构及其制造方法
技术领域
本发明涉及半导体封装制作技术领域，尤其涉及一种无芯层封装结构及其制造方法。
背景技术
随着对智能移动设备的需求的日益增加，在封装技术领域，对封装产品轻薄化的要求也更为迫切。为使最终成型的产品能够更加轻薄短小，以适用于逐渐轻薄化的移动电子设备，普遍采用的做法是将芯片内埋在核层（core）中。但是，为使芯片埋入核层，需要将核层制作的足够厚或是将内埋的芯片制作的足够薄。因此，两者均不利于实现最终成型产品的轻薄化。
发明内容
有鉴于此，有必要提供一种克服上述问题的无芯层封装结构及其制造方法。
一种无芯层封装结构的制作方法，包括步骤：提供一个承载基板，所述承载基板包括多个基本单元，每一基本单元均具有一个产品区及围绕所述产品区的周边区，所述承载基板从上至下依次包括蚀刻截止层及第一铜箔层；在每个产品区均移除部分第一铜箔层，以在每个产品区均形成一个凹槽，露出部分所述蚀刻截止层；在每个产品区围绕所述凹槽的第一铜箔层上均形成多个电性接触垫；在从每个所述凹槽露出的部分蚀刻截止层上用粘晶胶体粘结一个芯片，所述芯片远离所述蚀刻截止层侧具有多个电极垫；在每个产品区的第一铜箔层侧均形成一个封装胶体，每个所述封装胶体均包覆相应的芯片、粘晶胶体及相应的多个电性接触垫，并覆盖从所述芯片与所述电性接触垫之间的间隙露出的第一铜箔层及蚀刻截止层；在所述封装胶体远离所述承载基板侧形成一个封装基板，所述封装基板包括一个介电层及埋于所述介电层中的多个第一内层导电线路图形，多个第一内层导电线路图形与多个封装胶体一一对应，每个所述第一内层导电线路图形均通过多个第一导电柱与相应的多个电性接触垫相连，每个所述第一导电柱均贯穿相应的封装胶体，且每个所述第一导电柱靠近相应的第一内层导电线路图形的端部位于所述介电层中，每个第一导电柱的平行于所述封装基板的截面自所述电性接触垫侧至所述第一内层导电线路图形侧逐渐增大；移除所述蚀刻截止层及所述第一铜箔层，露出每个产品区的所述多个电性接触垫、粘晶胶体及封装胶体；及切割移除每个所述基本单元的周边区，得到多个无芯层封装结构。
一种无芯层封装结构，其包括一个封装基板、形成于所述封装基板上的封装胶体、芯片及多个电性接触垫。所述封装基板包括靠近所述封装胶体的介电层及埋于所述介电层内的第一内层导电线路图形。所述封装胶体包覆所述芯片。所述芯片与所述封装基板电性相连。所述多个电性接触垫从所述封装胶体远离所述封装基板侧露出，且围绕所述芯片设置。每个电性接触垫均通过一个贯穿所述封装胶体的第一导电柱与所述第一内层导电线路图形电性相连。每个第一导电柱靠近所述第一内层导电线路图形的端部收容于所述介电层中，且每个第一导电柱的平行于所述封装基板的截面从所述电性接触垫侧至所述第一内层导电线路图形侧逐渐增大。
本发明采用无芯层内埋封装的形式将芯片封装于所述封装基板的一侧，免去了为使芯片与所述核层厚度相适应而带来的困扰且可使封装产品成型后的厚度减小。另外，本发明所述无芯层封装结构采用普通的电路板材料及常规的生产设备便可以实现大规模的生产，提高了生产效率，同时也降低了成本。
附图说明
图1是本发明第一实施例所提供的承载基板的俯视图。
图2是图1所述的承载基板的一个基本单元的剖视图。
图3是图2所提供的承载基板的第一铜箔层侧层压具有开口的第一光致抗蚀层，蚀刻露出的第一铜箔层后形成第一凹槽的剖视图。
图4是从图3中剥去第一光致抗蚀层后的剖视图。
图5是在图4中的第一铜箔层上设置一层具有多个开口的电镀阻挡层，并在从每个开口露出的铜面上电镀形成电性接触垫后的剖视图。
图6是从图5中移除所述电镀阻挡层后的剖视图。
图7是在图6所示的第一凹槽中贴装芯片后的剖视图。
图8是在图7所述第一铜箔层侧形成封装胶体后的剖视图。
图9是在图8所述的封装胶体侧层压第一覆铜基板后的剖视图。
图10是在图9的基础上形成第一盲孔后的剖视图。
图11是在图10的基础上形成第二盲孔后的剖视图。
图12是在图11的基础上电镀填孔并形成第一内层导电线路图形后的剖视图。
图13是在图12的基础上层压第二覆铜基板并形成第三盲孔后的剖视图。
图14是在图13的基础上电镀填孔并形成第二内层导电线路图形后的剖视图。
图15是在图14的基础上层压第三覆铜基板并形成第四盲孔后的剖视图。
图16是在图15的基础上电镀填孔并形成外层导电线路图形后的剖视图。
图17是在图16的基础上形成具有多个开口的防焊层后的剖视图。
图18是在图17的基础上移除所述离型层后的剖视图。
图19是在图18的基础上移除所述蚀刻截止层后的剖视图。
图20是在图19的基础上移除所述第一铜箔层后的剖视图。
图21是在图20的基础上切割并移除所述周边区得到所述无芯层封装结构的剖视图。
图22是本发明第二实施例提供的在图7的基础上将两个相同的基板压合在一起后的剖面图。
图23是在图22的基础上完成图8至图16的步骤后将两个相同的结构分开的剖面图。
主要元件符号说明
无芯层封装结构 100、200
封装体 110、210
承载基板 111、211
离型层 1111、2111
蚀刻截止层 1112、2112
第一铜箔层 1113、2113
基本单元 1114
产品区 1115、2115
周边区 1116、2116
第一光致抗蚀层 112
通孔 1121
凹槽 1122
第一电镀阻挡层 113
第一开口 1131
电性接触垫 1132
芯片 114
电极垫 1141
粘晶胶体 1142
封装胶体 115
封装基板 120、220
第一增层结构 121
第一覆铜基板 1210
第一介电层 1211
第二铜箔层 1212
第一盲孔 1214
第二盲孔 1215
第一内层导电线路图形 1216
第一导电柱 1217
第二导电柱 1218
第二增层结构 122
第二覆铜基板 1220
第二介电层 1221
第三铜箔层 1222
第三盲孔 1223
第一导电孔 1224
第二内层导电线路图形 1225
第三增层结构 123
第三覆铜基板 1230
第三介电层 1231
第四铜箔层 1232
第四盲孔 1233
第二导电孔 1234
外层导电线路图形 1235
防焊层 124
开口 1241
焊垫 1242
介电层 125
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
本发明第一实施例提供一种无芯层封装结构100的制造方法，其包括以下步骤：
第一步，请参阅图1及图2，提供承载基板111。本实施例中，所述承载基板111包括离型层1111、蚀刻截止层1112及第一铜箔层1113。所述离型层1111可采用铜、铝等金属材料制成。所述蚀刻截止层1112位于所述离型层1111与所述第一铜箔层1113之间。所述蚀刻截止层1112为镍层。所述离型层1111与所述蚀刻截止层1112均起支撑作用。所述承载基板111包括多个基本单元1114。每个基本单元1114均用于形成一个无芯层封装结构100。图1中，以虚线相隔开，实际生产中基本单元1114的数量并不以此为限。每一基本单元1114均具有产品区1115及环绕产品区1115的回字形周边区1116，图1中，以实线将所述产品区1115与周边区1116隔开。本实施例中，在对每个所述基本单元1114进行处理直至形成所述无芯层封装结构100的各个步骤均相同且同时进行，为便于说明，从第二步至形成无芯层封装结构100的各个步骤所对应的附图中，均以绘出一个基本单元1114为例进行说明。
第二步，请参阅图3及图4，每个基本单元1114的产品区1115均移除部分第一铜箔层1113，形成一个凹槽1122，露出部分所述蚀刻截止层1112。
本实施例中，所述凹槽1122可通过以下步骤形成：在所述第一铜箔层1113上形成一层具有多个通孔1121的第一光致抗蚀层112，露出部分所述第一铜箔层1113；通过化学蚀刻的方法移除露出的部分所述第一铜箔层1113，以形成一个凹槽1122，露出部分所述蚀刻截止层1112；移除所述第一光致抗蚀层112。
第三步，请参图5及图6，每个产品区1115围绕所述凹槽1122的第一铜箔层1113上均形成多个电性接触垫1132。
本实施例中，所述多个电性接触垫1132可通过以下步骤形成：在所述第一铜箔层1113及露出的部分所述蚀刻截止层1112上形成一层第一电镀阻挡层113，所述第一电镀阻挡层113具有围绕所述凹槽1122的多个第一开口1131，露出部分第一铜箔层1113；在从所述第一开口1131露出的铜面上电镀形成电性接触垫1132；移除所述第一电镀阻挡层113，得到多个电性接触垫1132。
第四步，请参图7，在每个所述凹槽1122露出的部分蚀刻截止层1112上，利用粘晶胶体1142粘结一个芯片114。每个所述芯片114远离所述蚀刻截止层1112侧均具有多个电极垫1141。
第五步，请参图8，在每个产品区1115的第一铜箔层1113侧均形成一个封装胶体115。每个所述封装胶体115均包覆相应的芯片114及相应的多个电性接触垫1132，并覆盖所述产品区1115内从所述电性接触垫1132与所述芯片114之间的间隙露出的第一铜箔层1113及蚀刻截止层1112。每个所述周边区1116的第一铜箔层1113均未被所述封装胶体115覆盖。所述封装胶体115可通过转移模封或压缩模封的方法形成于所述第一铜箔层1113侧。所述封装胶体115的材料为环氧模塑料（epoxy molding compound）。
至此，形成封装体110，所述封装体110包括承载基板111、形成于所述第一铜箔层1113侧的封装胶体115、埋设于所述封装胶体115中芯片114及多个电性接触垫1132。可以理解的是，其它实施例中，可直接提供所述封装体110，省去第一步至第五步的制作。
第六步至第十二步为在所述封装胶体115远离所述承载基板111侧形成一个封装基板120的过程，所述封装基板120包括第一增层结构121、第二增层结构122、第三增层结构123及防焊层124，具体步骤如下：
第六步至第八步为在所述承载基板111的封装胶体115侧形成所述第一增层结构121的制作过程，具体如下：
第六步，请参图9，在所述封装胶体115远离所述承载基板111侧层压一个第一覆铜基板1210。所述第一覆铜基板1210包括第一介电层1211及第二铜箔层1212。所述第一介电层1211位于所述承载基板111与第二铜箔层1212之间，且包覆多个所述封装胶体115，并覆盖多个所述周边区1116的第一铜箔层1113。所述第二铜箔层1212为电镀种子层，其远较所述第一铜箔层1113薄。
第七步，请参图10，采用激光烧蚀的方法自所述第二铜箔层1212向所述第一铜箔层1113形成多个第一盲孔1214。每个第一盲孔1214均贯穿所述第一覆铜基板1210及对应的封装胶体115，且所述多个第一盲孔1214与多个所述电性接触垫1132一一对应，以露出相应的电性接触垫1132。
第八步，请参图11，采用激光烧蚀的方法自所述第二铜箔层1212向所述第一铜箔层1113形成多个第二盲孔1215。每个第二盲孔1215均贯穿所述第一介电层1211、第二铜箔层1212及对应的封装胶体115，且所述多个第二盲孔1215与所述多个电极垫1141一一对应，以露出相应的电极垫1141。优选地，本实施例中，所述第二盲孔1215通过紫外线（UV）激光烧蚀的方法形成。
第九步，请参图12，在每个所述第一盲孔1214中均形成第一导电柱1217，在每个第二盲孔1215中均形成第二导电柱1218，并通过半加成法在所述第一介电层1211远离所述芯片114侧形成多个第一内层导电线路图形1216。所述第一内层导电线路图形1216与所述封装胶体115一一对应。具体地，首先，于所述第二铜箔层1212侧形成一层图案化的第二电镀阻挡层（图未示），露出多个所述第一盲孔1214、第二盲孔1215及部分所述第二铜箔层1212；然后，通过电镀的方式分别在所述第一盲孔1214及所述第二盲孔1215中形成第一导电柱1217及第二导电柱1218，所述第一导电柱1217填满所述第一盲孔1214，所述第二导电柱1218填满所述第二盲孔1215，并于所述第一导电柱1217及第二导电柱1218靠近所述第二铜箔层1212侧及露出的部分所述第二铜箔层1212上镀一层形状与所述第二电镀阻挡层的图案化结构互补的面铜，以形成多个所述第一内层导电线路图形1216，所述电极垫1141与对应的第一内层导电线路图形1216通过所述第二导电柱1218电性相连，所述电性接触垫1132与对应的第一内层导电线路图形1216通过所述第一导电柱1217电性相连；接着，移除所述第二电镀阻挡层，露出被所述第二电镀阻挡层覆盖的第二铜箔层1212；最后，快速蚀刻移除被第二电镀阻挡层图形覆盖的第二铜箔层1212。
至此，完成所述第一增层结构121的制作。所述第一增层结构121包括第一介电层1211及形成于所述第一介电层1211远离所述封装胶体115侧的第一内层导电线路图形1216。所述第一内层导电线路图形1216通过贯穿所述第一介电层1211的多个第一导电柱1217与所述电性接触垫1132电性相连。所述第一内层导电线路图形1216通过贯穿所述第一介电层1211的多个第二导电柱1218与所述多个电极垫1141电性相连。每个第一导电柱1217及第二导电柱1218均贯穿所述封装胶体115，且每个第一导电柱1217及第二导电柱1218靠近所述第一内层导电线路图形1216的端部均位于所述第一介电层1211中。
第十步，请参图13及图14，在所述第一增层结构121的所述第一内层导电线路图形1216侧形成所述第二增层结构122。
具体地，首先，在所述第一内层导电线路图形1216侧层压一层第二覆铜基板1220。所述第二覆铜基板1220包括第二介电层1221及第三铜箔层1222。所述第二介电层1221位于所述第一内层导电线路图形1216与所述第三铜箔层1222之间。所述第三铜箔层1222为电镀种子层，其厚度与所述第二铜箔层1212的厚度相当，且远较所述第一铜箔层1113薄。然后，采用激光烧蚀的方式自所述第三铜箔层1222向所述第一内层导电线路图形1216形成多个第三盲孔1223。每个所述第三盲孔1223均贯穿所述第三铜箔层1222及第二介电层1221，对应露出部分所述第一内层导电线路图形1216。在所述第三铜箔层1222侧形成一层图案化的第三电镀阻挡层（图未示），露出所述第三盲孔1223及部分所述第三铜箔层1222。通过电镀方式将所述第三盲孔1223制成第一导电孔1224，并于所述第一导电孔1224靠近所述第三铜箔层1222侧及露出的部分所述第三铜箔层1222上镀上一层与所述第三电镀阻挡层图案化结构互补的面铜，以形成多个第二内层导电线路图形1225。所述第二内层导电线路图形1225与所述第一内层导电线路图形1216一一对应，且通过所述第一导电孔1224电性相连。接着，移除所述第三电镀阻挡层，露出被其遮盖的第三铜箔层1222。最后，快速蚀刻移除被所述第三电镀阻挡层遮盖的第三铜箔层1222。
至此，完成第二增层结构122的制作。所述第二增层结构122位于所述第一增层结构121的所述第一内层导电线路图形1216侧。所述第二增层结构122包括第二介电层1221及形成于所述第二介电层1221远离所述第一内层导电线路图形1216侧的第二内层导电线路图形1225。所述第二内层导电线路图形1225通过多个贯穿所述第二介电层1221的第一导电孔1224与对应的所述第一内层导电线路图形1216电性相连。
第十一步，请参图15及图16，在所述第二增层结构122的所述第二内层导电线路图形1225侧形成所述第三增层结构123。
具体地，首先，在所述第二内层导电线路图形1225侧层压一层第三覆铜基板1230。所述第三覆铜基板1230包括第三介电层1231及第四铜箔层1232。所述第三介电层1231位于所述第二内层导电线路图形1225与所述第四铜箔层1232之间。所述第四铜箔层1232为电镀种子层，其厚度与所述第三铜箔层的厚度相当，且远较所述第一铜箔层1113薄。然后，采用激光烧蚀的方式自所述第四铜箔层1232向所述第二内层导电线路图形1225形成多个第四盲孔1233。每个所述第四盲孔1233均贯穿所述第四铜箔层1232及第三介电层1231，以对应露出部分所述第二内层导电线路图形1225。在所述第四铜箔层1232侧形成一层图案化的第四电镀阻挡层（图未示），以露出所述第四盲孔1233及部分所述第四铜箔层1232。通过电镀方式在所述第四盲孔1233中形成第二导电孔1234，并于所述第二导电孔1234靠近所述第四铜箔层1232侧及露出的部分所述第四铜箔层1232上镀一层与所述第四电镀阻挡层的图案化结构互补的面铜，以形成多个外层导电线路图形1235。所述外层导电线路图形1235与所述第二内层导电线路图形1225一一对应，且通过所述第二导电孔1234电性相连。接着，移除所述第四电镀阻挡层，露出被其遮盖的部分所述第四铜箔层1232。最后，通过快速蚀刻的方式移除露出的第四铜箔层1232。
至此，完成所述第三增层结构123的制作。所述第三增层结构123形成于所述第二增层结构122的第二内层导电线路图形1225侧。所述第三增层结构123包括第三介电层1231及形成于所述第三介电层1231远离所述第二内层导电线路图形1225侧的外层导电线路图形1235。所述外层导电线路图形1235通过多个贯穿所述第三介电层1231的第二导电孔1234与对应的所述第二内层导电线路图形1225电性相连。至此，实现所述外层导电线路图形1235与对应的所述电性接触垫1132及所述电极垫1141的电导通。
此时，所述第一介电层1211、第二介电层1221及第三介电层1231共同构成一个介电层125。
可以理解的是，也可以不形成第三增层结构123，以适应更加轻薄化的需求。此时，所述第二内层导电线路图形1225即为外层导电线路图形。所述第一介电层1211及第二介电层1221共同构成一个介电层125。当然，也可以在所述外层导电线路图形侧形成第四增层结构或更多层增层结构。
第十二步，请参图17，在所述外层导电线路图形1235上及从所述外层导电线路图形1235露出的第三介电层1231上形成一层防焊层124。所述防焊层124具有多个开口1241，以露出部分所述外层导电线路图形1235，形成多个焊垫1242。
可以理解的是，在第十二步完成后，还可以在露出来的焊垫1242上进行表面处理，以避免所述焊垫1242表面氧化，进而影响其电气特性。表面处理处理的方式可采用化学镀金、化学镀镍等方式形成保护层，或者在焊垫1242上形成有机保焊膜（OSP）来保护焊垫1242。
至此，完成所述封装基板120的制作。
所述封装基板120从上至下依次包括第一介电层1211、第一内层导电线路图形1216、第二介电层1221、第二内层导电线路图形1225、第三介电层1231、外层导电线路图形1235及防焊层124。多个第一导电柱1217贯穿所述第一介电层1211，从所述第一介电层1211靠近所述外层导电线路图形1235的表面凸出，并向所述第一介电层1211远离所述外层导电线路图形1235的表面延伸直至与所述电性接触垫1132一一对应电性相连。多个第二导电柱1218贯穿所述第一介电层1211，从所述第一介电层1211靠近所述外层导电线路图形1235的表面凸出，并向所述第一介电层1211远离所述外层导电线路图形1235的表面延伸直至与所述电极垫1141一一对应电性相连。所述第一导电柱1217围绕所述第二导电柱1218设置。所述第一内层导电线路图形1216位于所述第一介电层1211与第二介电层1221之间，且与所述第一导电柱1217及第二导电柱1218电性相连。所述第二内层导电线路图形1225与所述第一内层导电线路图形1216通过所述第二介电层1221中的第一导电孔1224电性相连。所述外层导电线路图形1235与所述第二内层导电线路图形1225通过所述第三介电层1231中的第二导电孔1234电性相连。防焊层124形成于所述外层导电线路图形1235远离所述第一介电层1211侧，且具有多个开口1241，露出部分所述外层导电线路图形1235形成焊垫1242。
第十三步，请参图18，化学蚀刻移除所述离型层1111，露出所述蚀刻截止层1112。
第十四步，请参图19，化学蚀刻移除所述蚀刻截止层1112，露出所述第一铜箔层1113、部分所述封装胶体115及所述粘晶胶体1142。
第十五步，请参图20，化学蚀刻移除第一铜箔层1113，露出所述电性接触垫1132及被所述第一铜箔层1113覆盖的部分所述封装胶体115。
第十六步，请参图21沿每个所述基本单元1114的产品区1115与周边区1116的分界线（图1中的实线，即，图20中的虚线）切割，得到多个无芯层封装结构100。
至此，本实施例中，所述无芯层封装结构100制作完成。
可以理解的是，本技术方案提供的无芯层封装结构100的制作方法还可以包括在所述电性接触垫1132及焊垫1242上形成焊球的步骤。
可以理解的是，其他实施例中，所述承载基板111可只包括蚀刻截止层1112及第一铜箔层1113，此时便无需进行第十三步的步骤。
可以理解的是，其它实施例中，在每个基本单元1114的产品区1115的第一铜箔层1113侧均形成一个封装胶体115之前，所述电极垫1141与所述电性接触垫1132可直接通过打线的方式实现电性连接，以省去形成第二盲孔1215的步骤。
可以理解的是，本技术方案提供的无芯层封装结构100的制作方法中，在形成盲孔时，也可采用二氧化碳激光烧蚀的方式。但是由于二氧化碳激光烧蚀能力的限制，需在进行激光烧蚀前，先对相应铜箔层进行化学微蚀刻处理，以去掉部分铜箔层，使所述铜箔层变得更薄。
可以理解的是，本技术方案提供的无芯层封装结构100的制作方法中，在形成第一增层结构121时，可在所述承载基板111的封装胶体115侧层压一层第一介电层，再通过于所述第一介电层远离所述封装胶体115侧表面化学镀铜形成第二铜箔层作为电镀种子层，而非直接层压一层第一覆铜基板1210。当然，在形成第二增层结构122与第三增层结构123时也可采用上述同样的方式。
可以理解的是，所述离型层11111与所述蚀刻截止层1112也可采用非金属材料如树脂等制成。此时，在移除所述离型层1111与蚀刻截止层1112时，通过化学溶剂溶解的方式移除。
本发明所述无芯层封装结构采用普通的电路板材料及常规的生产设备便可以实现大规模的生产，提高了生产效率，同时也降低了成本。
请参图21，本技术方案还提供一种无芯层封装结构100。所述无芯层封装结构100包括封装基板120、封装胶体115、芯片114及多个电性接触垫1132。
所述封装基板120包括介电层125、第一内层导电线路图形1216、第二内层导电线路图形1225、外层导电线路图形1235及防焊层124。所述第一内层导电线路图形1216及所述第二内层导电线路图形1225埋于所述介电层125中。所述外层导电线路图形1235形成于所述介电层125的一侧。所述第二内层导电线路图形1225位于所述第一内层导电线路图形1216与所述外层导电线路图形1235之间。所述外层导电线路图形1235通过所述介电层125中的第一导电孔1224、第二导电孔1234及所述第二内层导电线路图形1225与所述第一内层导电线路图形1216电性相连。所述防焊层124形成于所述外层导电线路图形1235上。所述防焊层124具有多个开口1241，露出部分所述外层导电线路图形1235，以定义每个开口1241露出的部分所述外层导电线路图形1235为一个焊垫1242。
所述封装胶体115形成于所述封装基板120远离所述外层导电线路图形1235侧。所述封装胶体115包覆所述芯片114。所述芯片114与所述封装基板120电性连接。所述芯片114远离所述第一内层导电线路图形1216侧形成有一个粘晶胶体1142。所述粘晶胶体1142从所述封装胶体115远离所述外层导电线路图形1235侧露出。所述芯片114靠近所述第一内层导电线路图形1216侧具有多个电极垫1141。所述芯片114的每个电极垫1141均通过一个第二导电柱1218与所述第一内层导电线路图形1216电性相连。每个第二导电柱1218靠近所述电极垫1141的端部位于所述封装胶体115中。每个第二导电柱1218靠近所述第一内层导电线路图形1216的端部位于所述介电层125中，且每个所述第二导电柱1218的平行于所述封装基板120的截面均从从相应的电极垫1141侧至所述第一内层导电线路图形1216侧逐渐增大。
所述多个电性接触垫1132从所述封装胶体115远离所述封装基板120侧露出。所述多个电性接触垫1132围绕所述芯片114设置，且每个电性接触垫1132均通过一个第一导电柱1217与所述第一内层导电线路图形1216电性相连。每个第一导电柱1217的靠近相应的电性接触垫1132的端部位于所述封装胶体115中。每个第一导电柱1217靠近所述第一内层导电线路图形1216的端部位于所述介电层125中。也就是说，每个第一导电柱1217在所述无芯层封装结构100的厚度方向上均贯穿所述封装胶体及部分所述介电层125。每个所述第一导电柱1217平行于所述封装基板120的截面均从相应的电性接触垫1132侧至所述第一内层导电线路图形1216侧逐渐增大。
可以理解的是，其它实施例中，所述电极垫1141与所述电性接触垫1132也可以通过一根焊线电性连接。也就是说，每个电极垫1141均通过电性接触垫1132与封装基板120电性相连。
可以理解的是，其他实施例中，所述封装基板120也可仅包括介电层125，埋于所述介电层125的第一内层导电线路图形1216、外层导电线路图形1235及防焊层124。所述外层导电线路图形1235通过所述介电层125中的第一导电孔1224与所述第一内层导电线路图形1216电性相连。
本发明采用无芯层内埋封装的形式将芯片封装于所述封装基板的一侧，免去了为使芯片与所述核层厚度相适应而带来的困扰。本发明利用所述封装胶体将所述芯片封装埋入两侧导通的所述封装基板的一侧，以实现3D内部互联封装，能够有效的降低无芯层封装结构成型后的厚度，使产品更加轻薄。
本技术方案第二实施例提供一种所述无芯层封装结构的制作方法，其与本技术方案第一实施例中提供的所述无芯层封装结构100的制作方法大致相同，具体差别如下：
为便于说明，本实施例亦以绘出一个基本单元2114为例进行说明。
第一步，参图22，提供两个封装体210、一介电胶层216及两片铜箔217。所述封装体210具有与第一实施例中所述封装体110相同的结构。所述封装体210包括承载基板211。所述承载基板211包括离型层2111、蚀刻截止层2112及第一铜箔层2113。所述封装体210具有相应的产品区2115及围绕所述产品区2115的周边区2116。把所述两个封装体210、介电胶层216及两片铜箔217按封装体210、铜箔217、介电胶层216、铜箔217及封装体210的顺序压合在一起。所述离型层2111较所述第一铜箔层2113靠近所述介电胶层216。所述铜箔217与所述产品区2115对应。所述本领域技术人员可以理解，所述两个铜箔217也可以省略不要。
第二步，请一并参阅图9至图17及图23，在所述两个离型层2111远离所述第一铜箔层2113侧同时形成封装基板220。所述封装基板220的形成过程及方法与第一实施例中所述封装基板120的形成过程及方法相同。
第三步，参图23，将所述介电胶层216、所述铜箔217与所述承载基板211分开。
第四步，请一并参阅图8至21及图23，蚀刻移除所述离型层2111、蚀刻截止层2112及第一铜箔层2113并切割去除所述周边区2116，得到多个所述无芯层封装结构。
本技术方案第二实施例可在一定程度上较所述第一实施例提供的无芯层封装结构制作方法有更高的生产效率。
可以理解的是，对于本领域的普通技术人员来说，可以根据本技术方案的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本技术方案权利要求的保护范围。

Claims (10)

1.一种无芯层封装结构的制作方法，包括步骤：
提供一个承载基板，所述承载基板包括多个基本单元，每一基本单元均具有一个产品区及围绕所述产品区的周边区，所述承载基板从上至下依次包括蚀刻截止层及第一铜箔层；
在每个产品区均移除部分第一铜箔层，以在每个产品区均形成一个凹槽，露出部分所述蚀刻截止层；
在每个产品区围绕所述凹槽的第一铜箔层上均形成多个电性接触垫；
在从每个所述凹槽露出的部分蚀刻截止层上用粘晶胶体粘结一个芯片，所述芯片远离所述蚀刻截止层侧具有多个电极垫；
在每个产品区的第一铜箔层侧均形成一个封装胶体，每个所述封装胶体均包覆相应的芯片、粘晶胶体及相应的多个电性接触垫，并覆盖从所述芯片与所述电性接触垫之间的间隙露出的第一铜箔层及蚀刻截止层；
在所述封装胶体远离所述承载基板侧形成一个封装基板，所述封装基板包括一个介电层及埋于所述介电层中的多个第一内层导电线路图形，多个第一内层导电线路图形与多个封装胶体一一对应，每个所述第一内层导电线路图形均通过多个第一导电柱与相应的多个电性接触垫相连，每个所述第一导电柱均贯穿相应的封装胶体，且每个所述第一导电柱靠近相应的第一内层导电线路图形的端部位于所述介电层中，每个第一导电柱的平行于所述封装基板的截面自所述电性接触垫侧至所述第一内层导电线路图形侧逐渐增大；
移除所述蚀刻截止层及所述第一铜箔层，露出每个产品区的所述多个电性接触垫、粘晶胶体及封装胶体；及
切割移除每个所述基本单元的周边区，得到多个无芯层封装结构。
2.如权利要求1所述的无芯层封装结构的制作方法，其特征在于，在每个产品区的第一铜箔层侧均形成一个封装胶体后得到一个封装体，所述封装体包括所述承载基板、形成于所述第一铜箔层侧的封装胶体、埋设于所述封装胶体中的芯片及多个电性接触垫，在所述承载基板的封装胶体侧形成一个封装基板之前，提供两个所述封装体及一个介电胶层，所述无芯层封装结构的制作方法还包括通过所述介电胶层将所述两个封装体粘结在一起，使得每个封装体的承载基板均较相应的封装胶体靠近所述介电胶片；在所述封装体的封装胶体侧形成一个封装基板之后，移除所述蚀刻截止层及第一铜箔层之前，移除所述介电胶层，使两个封装胶体侧形成有封装基板的封装体彼此分离。
3.如权利要求1所述的无芯层封装结构的制作方法，其特征在于，所述封装基板的形成方法包括步骤：在所述承载基板的封装胶体侧层压一个第一覆铜基板，所述第一覆铜基板包括第一介电层及第二铜箔层，所述第一介电层位于所述承载基板与第二铜箔层之间，且包覆所述多个封装胶体，并覆盖所述周边区的第一铜箔层；
自所述第二铜箔层向所述第一铜箔层形成多个第一盲孔，每个第一盲孔均贯穿相应的所述第一覆铜基板及所述封装胶体，且所述多个第一盲孔与所述多个电性接触垫一一对应，以露出相应的电性接触垫；
在每个所述第一盲孔中均形成第一导电柱，并在所述第一介电层远离所述芯片侧形成多个所述第一内层导电线路图形；
在每个所述第一内层导电线路图形侧均形成一个第二介电层及一个外层导电线路图形，每个所述第二介电层均位于相应的所述外层导电线路图形与所述第一内层导电线路图形之间，并电连接所述外层导电线路图形及相应的第一内层导电线路图形，其中，所述第一介电层及第二介电层共同构成所述封装基板的介电层。
4.如权利要求3所述的无芯层封装结构的制作方法，其特征在于，自所述第二铜箔层向所述第一铜箔层形成多个第一盲孔之后，在所述第一介电层远离所述芯片侧形成多个所述第一内层导电线路图形之前，所述封装基板的形成方法还包括步骤:自所述第二铜箔层向所述第一铜箔层形成多个第二盲孔，每个所述第二盲孔均贯穿所述第一覆铜基板及相应的封装胶体，且所述多个第二盲孔与所述多个电极垫一一对应，以露出相应的电极垫；在每个第二盲孔中形成第二导电柱，以使所述电极垫与所述第一内层导电线路图形电性相连，所述电极垫通过所述第二导电柱、第一内层导电线路图形及第一导电柱与所述电性接触垫电性相连，每一个第二导电柱的平行于所述封装基板的截面自所述电极垫侧至所述第一内层导电线路图形侧逐渐增大。
5.如权利要求1所述的无芯层封装结构的制作方法，其特征在于，在每个所述凹槽露出的部分蚀刻截止层上用粘晶胶体粘结一个芯片之后，在每个产品区的第一铜箔层侧均形成一个封装胶体之前，还包括步骤：通过打线的方式使所述电极垫与所述电性接触垫电性相连。
6.一种无芯层封装结构，其包括一个封装基板、形成于所述封装基板上的封装胶体、芯片及多个电性接触垫，所述封装基板包括靠近所述封装胶体的介电层及埋于所述介电层内的第一内层导电线路图形，所述封装胶体包覆所述芯片，所述芯片与所述封装基板电性相连，所述多个电性接触垫从所述封装胶体远离所述封装基板侧露出，且围绕所述芯片设置，每个电性接触垫均通过一个贯穿所述封装胶体的第一导电柱与所述第一内层导电线路图形电性相连，每个第一导电柱靠近所述第一内层导电线路图形的端部收容于所述介电层中，且每个第一导电柱的平行于所述封装基板的截面从所述电性接触垫侧至所述第一内层导电线路图形侧逐渐增大。
7.如权利要求6所述的无芯层封装结构，其特征在于，所述芯片靠近所述封装基板侧具有多个电极垫，每个电极垫均通过贯穿所述封装胶体的第二导电柱与所述第一内层导电线路图形电性相连，每个第二导电柱靠近所述第一内层导电线路图形的端部收容于所述介电层中，且每一个第二导电柱的平行于所述封装基板的截面自所述电极垫侧至所述第一内层导电线路图形侧逐渐增大。
8.如权利要求7所述的无芯层封装结构，其特征在于，所述芯片远离所述封装基板侧形成有粘晶胶体，所述粘晶胶体从所述封装胶体远离所述封装基板侧露出。
9.如权利要求6所述的无芯层封装结构，其特征在于，所述芯片靠近所述封装基板侧具有多个电极垫，每个电极垫均通过一根焊线与一个电性接触垫电性相连。
10.如权利要求6所述的无芯层封装结构，其特征在于，所述无芯层封装结构还包括外层导电线路图形，所述外层导电线路图形形成于所述介电层远离所述封装胶体侧，且所述外层导电线路图形通过所述介电层中的导电孔与所述第一内层导电线路图形电性相连。
CN201310294203.1A 2013-07-15 2013-07-15 无芯层封装结构及其制造方法 Active CN104299919B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310294203.1A CN104299919B (zh) 2013-07-15 2013-07-15 无芯层封装结构及其制造方法
TW102126025A TWI506753B (zh) 2013-07-15 2013-07-19 無芯層封裝結構及其製造方法
US14/331,330 US9362248B2 (en) 2013-07-15 2014-07-15 Coreless package structure and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310294203.1A CN104299919B (zh) 2013-07-15 2013-07-15 无芯层封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN104299919A true CN104299919A (zh) 2015-01-21
CN104299919B CN104299919B (zh) 2017-05-24

Family

ID=52276489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310294203.1A Active CN104299919B (zh) 2013-07-15 2013-07-15 无芯层封装结构及其制造方法

Country Status (3)

Country Link
US (1) US9362248B2 (zh)
CN (1) CN104299919B (zh)
TW (1) TWI506753B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611036A (zh) * 2016-07-12 2018-01-19 碁鼎科技秦皇岛有限公司 封装基板及其制作方法、封装结构
CN109216525A (zh) * 2017-07-04 2019-01-15 英属开曼群岛商錼创科技股份有限公司 发光模块及显示装置
US11127341B2 (en) 2017-07-04 2021-09-21 PlayNitride Inc. Light emitting module and display device
CN114976623A (zh) * 2022-04-15 2022-08-30 盛合晶微半导体(江阴)有限公司 一种封装结构及其封装方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7149051B2 (ja) * 2014-06-30 2022-10-06 ダウ グローバル テクノロジーズ エルエルシー エチレン系ポリマー
US11596056B2 (en) 2018-10-02 2023-02-28 Skyworks Solutions, Inc. Methods and devices related to reduced packaging substrate deformation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120139095A1 (en) * 2010-12-03 2012-06-07 Manusharow Mathew J Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same
US20120161316A1 (en) * 2010-12-22 2012-06-28 Javier Soto Gonzalez Substrate with embedded stacked through-silicon via die
CN102822963A (zh) * 2010-04-06 2012-12-12 英特尔公司 利用无芯封装件形成用于电磁干扰屏蔽的金属填充的管芯背侧薄膜

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101551898B1 (ko) * 2007-10-05 2015-09-09 신꼬오덴기 고교 가부시키가이샤 배선 기판, 반도체 장치 및 이들의 제조 방법
TWI402017B (zh) * 2008-07-23 2013-07-11 Nec Corp 半導體裝置及其製造方法
US8901724B2 (en) * 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8742561B2 (en) * 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8372666B2 (en) * 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8866287B2 (en) * 2012-09-29 2014-10-21 Intel Corporation Embedded structures for package-on-package architecture
US20140376195A1 (en) * 2013-06-25 2014-12-25 Qinglei Zhang Methods of forming dual sided coreless package structures with land side capacitor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102822963A (zh) * 2010-04-06 2012-12-12 英特尔公司 利用无芯封装件形成用于电磁干扰屏蔽的金属填充的管芯背侧薄膜
US20120139095A1 (en) * 2010-12-03 2012-06-07 Manusharow Mathew J Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same
US20120161316A1 (en) * 2010-12-22 2012-06-28 Javier Soto Gonzalez Substrate with embedded stacked through-silicon via die

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611036A (zh) * 2016-07-12 2018-01-19 碁鼎科技秦皇岛有限公司 封装基板及其制作方法、封装结构
CN109216525A (zh) * 2017-07-04 2019-01-15 英属开曼群岛商錼创科技股份有限公司 发光模块及显示装置
US11127341B2 (en) 2017-07-04 2021-09-21 PlayNitride Inc. Light emitting module and display device
CN114976623A (zh) * 2022-04-15 2022-08-30 盛合晶微半导体(江阴)有限公司 一种封装结构及其封装方法
CN114976623B (zh) * 2022-04-15 2023-09-19 盛合晶微半导体(江阴)有限公司 一种封装结构及其封装方法

Also Published As

Publication number Publication date
US9362248B2 (en) 2016-06-07
CN104299919B (zh) 2017-05-24
TW201515181A (zh) 2015-04-16
TWI506753B (zh) 2015-11-01
US20150014849A1 (en) 2015-01-15

Similar Documents

Publication Publication Date Title
US10490478B2 (en) Chip packaging and composite system board
JP5945564B2 (ja) パッケージキャリアおよびその製造方法
CN104332412A (zh) 封装基板、封装结构以及封装基板的制作方法
CN104299919A (zh) 无芯层封装结构及其制造方法
US20130170148A1 (en) Package carrier and manufacturing method thereof
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
WO2005078796A1 (ja) 電子部品及びその製造方法
JP2016111332A (ja) パッケージ構造およびその製造方法
CN103717013B (zh) 一种印制电路板的制造方法
CN103632988A (zh) 层叠封装结构及其制作方法
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
KR20140081193A (ko) 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 그 제조방법
CN103681559A (zh) 芯片封装基板和结构及其制作方法
CN103796451A (zh) 印刷布线板及印刷布线板的制造方法
CN104241231A (zh) 芯片封装基板及其制作方法
CN105489565A (zh) 嵌埋元件的封装结构及其制法
CN105246249A (zh) 电路基板及其制造方法
CN206584922U (zh) 预包封无导线可电镀引线框架封装结构
CN105514053A (zh) 半导体封装件及其制法
CN101534613B (zh) 一种具有断差结构的电路板的制作方法
CN105762131A (zh) 封装结构及其制法
CN103094223A (zh) 封装基板及其制法
CN104396008A (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法
CN103811362A (zh) 层叠封装结构及其制作方法
CN103400810A (zh) 半导体芯片的层叠封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161128

Address after: No. 18, Tengfei Road, Qinhuangdao Economic & Technological Development Zone, Hebei, China

Applicant after: Qi Ding Technology Qinhuangdao Co.,Ltd.

Applicant after: Zhen Ding Technology Co.,Ltd.

Address before: 066000 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18

Applicant before: HONGQISHENG PRECISION ELECTRONICS (QINHUANGDAO) Co.,Ltd.

Applicant before: Zhen Ding Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220720

Address after: No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province

Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd.

Patentee after: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee after: Zhen Ding Technology Co.,Ltd.

Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee before: Zhen Ding Technology Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240204

Address after: 18-2 Tengfei Road, Economic and Technological Development Zone, Qinhuangdao City, Hebei Province

Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd.

Country or region after: China

Patentee after: Zhen Ding Technology Co.,Ltd.

Country or region after: Taiwan, China

Address before: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province

Patentee before: Liding semiconductor technology Qinhuangdao Co.,Ltd.

Country or region before: China

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee before: Zhen Ding Technology Co.,Ltd.

Country or region before: Taiwan, China