CN104051501B - 集成电路的支撑结构 - Google Patents
集成电路的支撑结构 Download PDFInfo
- Publication number
- CN104051501B CN104051501B CN201410006691.6A CN201410006691A CN104051501B CN 104051501 B CN104051501 B CN 104051501B CN 201410006691 A CN201410006691 A CN 201410006691A CN 104051501 B CN104051501 B CN 104051501B
- Authority
- CN
- China
- Prior art keywords
- groove structure
- substrate
- integrated circuit
- groove
- supporting construction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010276 construction Methods 0.000 title claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 145
- 238000000034 method Methods 0.000 claims abstract description 55
- 239000000463 material Substances 0.000 claims description 67
- 238000012856 packing Methods 0.000 claims description 39
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000007789 sealing Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 8
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 19
- 239000013078 crystal Substances 0.000 description 12
- 238000005520 cutting process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H01L27/14634—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
具体地，本发明提供了用于集成电路的一个或多个支撑结构和用于形成这种支撑结构的技术。支撑结构包括一个或多个沟槽结构，诸如环绕集成电路外围所形成的第一沟槽结构和第二沟槽结构。在一些实施例中，根据局部衬底蚀刻形成一个或多个沟槽结构，使得在衬底的区域内形成相应的沟槽结构。在一些实施例中，根据非连续的衬底蚀刻形成一个或多个沟槽结构，使得相应的沟槽结构包括通过衬底的分离区域间隔开的一个或多个沟槽部分。支撑结构减弱到达集成电路的应力能，并且有利于从集成电路释放工艺感生电荷。
Description
技术领域
本发明总体上涉及半导体领域，更具体地，涉及集成电路的支撑结构。
背景技术
在半导体晶圆上制造集成电路的过程中，实施各种工艺技术，诸如，形成一层或多层，蚀刻不需要的材料，进行化学机械抛光以去除多余的材料或使半导体晶圆的表面光滑，切割半导体晶圆以从其上分离相应的集成电路，或其他工艺技术。这类工艺技术可能导致集成电路上的应力，诸如由于切割半导体晶圆所产生的机械应力，该应力会导致集成电路的破裂或其他损害。工艺感生电荷（process-induced charge）会降低集成电路的性能。
发明内容
为解决上述问题，本发明提供了一种用于集成电路的支撑结构，包括：第一沟槽结构，形成在衬底内，第一沟槽结构包括与衬底的材料不同的填充材料；以及第二沟槽结构，形成在衬底内，第二沟槽结构包括第二填充材料，第二沟槽结构是基本紧邻第一沟槽结构形成的。
其中，支撑结构是基本沿着集成电路的外围形成的。
其中，第一沟槽结构从衬底的底面延伸到衬底的区域内，第二沟槽结构从衬底的顶面延伸到衬底的第二区域内。
其中，第一沟槽结构的顶面延伸到第二沟槽结构的底面的上方。
其中，第一沟槽结构形成为环绕集成电路的第一环，第二沟槽结构形成为环绕集成电路的第二环，第一环与第二环同心。
其中，衬底包括位于第一沟槽结构和第二沟槽结构之间的中间区域。
其中，第一沟槽结构、第二沟槽结构、以及衬底的第一沟槽结构和第二沟槽结构之间的部分包括位于集成电路和第二集成电路之间的密封环。
其中，集成电路包括像素阵列、黑电平校准区域、或焊盘中的至少一个。
其中，第一沟槽结构从衬底的顶面到衬底的底面形成，第二沟槽结构从衬底的顶面到衬底的底面形成。
其中，第一沟槽结构包括一个或多个沟槽部分，通过衬底的分离区域将第一沟槽结构的第一沟槽部分与第一沟槽结构的第二沟槽部分间隔开。
其中，第二沟槽结构包括一个或多个沟槽部分，通过衬底的分离区域将第二沟槽结构的第一沟槽部分与第二沟槽结构的第二沟槽部分间隔开。
其中，第一沟槽结构包括第一沟槽部分，第二沟槽结构包括偏离第一沟槽部分的第二沟槽部分。
此外，还提供了一种用于形成集成电路的支撑结构的方法，包括：在衬底内形成第一沟槽结构，从衬底的顶面至少到集成电路的底面形成第一沟槽结构，集成电路形成在衬底内；使用与衬底的材料不同的填充材料填充第一沟槽结构；在衬底内形成第二沟槽结构，从衬底的顶面到衬底的底面形成第二沟槽结构；以及使用第二填充材料填充第二沟槽结构。
其中，形成第一沟槽结构包括：利用划线蚀刻工艺，使得第一沟槽结构包括一个或多个沟槽部分，通过衬底的分离区域将第一沟槽结构的第一沟槽部分与第一沟槽结构的第二沟槽部分间隔开。
其中，形成第二沟槽结构包括：利用划线蚀刻工艺，使得第二沟槽结构包括一个或多个沟槽部分，通过衬底的分离区域将第二沟槽结构的第一沟槽部分与第二沟槽结构的第二沟槽部分间隔开。
其中，形成第一沟槽结构包括形成第一沟槽部分，形成第二沟槽结构包括形成偏离第一沟槽部分的第二沟槽部分。
此外，还提供了一种用于形成集成电路的支撑结构的方法，包括：在衬底内形成第一沟槽结构，第一沟槽结构从衬底的底面延伸到衬底的区域内；使用与衬底的材料不同的填充材料填充第一沟槽结构；在衬底内形成第二沟槽结构，第二沟槽结构从衬底的顶面延伸到衬底的第二区域内；以及使用第二填充材料填充第二沟槽结构。
其中，形成第二沟槽结构包括：将第二沟槽结构形成到第一沟槽结构的顶面下方的深度。
其中，形成第一沟槽结构包括：将第一沟槽结构形成为环绕集成电路的第一环。
其中，形成第二沟槽结构包括：将第二沟槽结构形成为环绕集成电路的第二环，第一环与第二环同心。
附图说明
图1是根据一些实施例的示出形成用于集成电路的支撑结构的方法的流程图。
图2A是根据一些实施例的支撑结构的示图。
图2B是根据一些实施例的沿图2A的线208所截取的支撑结构的示例性截面图。
图3是根据一些实施例的示出形成用于集成电路的支撑结构的方法的流程图。
图4A是根据一些实施例的支撑结构的示图。
图4B是根据一些实施例的沿图4A的线408所截取的支撑结构的示例性截面图。
图4C是根据一些实施例的支撑结构的示图。
图4D是根据一些实施例的支撑结构的示图。
图5是根据一些实施例的支撑结构的示图。
具体实施方式
现在参考附图描述要求保护的主题，其中在通篇描述中，相同的参考符号通常用于表示相同的元件。在接下来的描述中，为了说明的目的，阐述多个具体细节以提供对要求保护主题的理解。但是，很明显，在没有这类具体细节的情况下也可以实施要求保护的主题。在其他实例中，为帮助描述要求保护的主题，以框图形式示出了结构和器件。
可以在半导体晶圆上形成一个或多个集成电路。例如，半导体晶圆可以包括：包含第一图像传感器的第一集成电路；包含第二图像传感器且邻近第一集成电路所形成的第二集成电路；或其他集成电路。第一图像传感器可以包括像素阵列、黑电平校准区域、焊盘或其他器件。半导体晶圆上集成电路的制造可以在内部形成有至少一些集成电路的至少一些半导体晶圆上生成应力。例如，在切割工艺的过程中，切割半导体晶圆以将集成电路与其他集成电路间隔开，应力能会通过例如在内部形成有至少一些集成电路的半导体晶圆内产生裂缝而损害集成电路。此外，工艺感生电荷会降低集成电路的性能。因此，如本文中所提供的，形成用于集成电路的包括一个或多个沟槽结构的支撑结构。例如，支撑结构包括形成为环绕集成电路外围的第一环的第一沟槽结构。支撑结构包括形成为第二环的第二沟槽结构，第二环与第一环同心且环绕集成电路的外围。形成第一沟槽结构和第二沟槽结构，使得通过第一沟槽结构、第二沟槽结构、或第一沟槽结构和第二沟槽结构两者阻挡应力或对应力重新定向，同时仍允许通过内部形成有支撑结构的衬底的剩余部分从集成电路释放工艺感生电荷。
图1示出了根据一些实施例形成用于集成电路202的支撑结构的方法100，图2A和图2B示出了通过这类方法所形成的一个或多个支撑结构。在一个实例中，如图2A的实例200所示，半导体晶圆包括集成电路202和第二集成电路210。为了减弱诸如由于将集成电路202与第二集成电路210分离开的切割工艺212所产生的集成电路202上的应力（例如，应力能260和应力能262），形成包括一个或多个沟槽结构（诸如，第一沟槽结构206和第二沟槽结构204）的支撑结构。如与沿图2A的线208所截取的截面图相对应的图2B的实例250所示，形成支撑结构，使得能够通过形成支撑结构的衬底的剩余部分从集成电路202释放工艺感生电荷264。
在102中，在半导体晶圆的衬底252（诸如硅衬底）内形成第一沟槽结构206。在一些实施例中，衬底252的厚度（t1）270介于约0.5μm和约5μm之间。在一些实施例中，形成第一沟槽结构206而露出半导体晶圆的第一面。在一些实施例中，利用划线蚀刻工艺形成第一沟槽结构206。在一些实施例中，利用干蚀刻工艺形成第一沟槽结构206。例如，在衬底252包括硅材料的情况下，使用硅干蚀刻工艺。在一些实施例中，如在页面的左边至右边测量的，第一沟槽结构206的宽度（w1）278介于约5μm和约200μm之间。在一些实施例中，第一沟槽结构206的高度（h1）274介于衬底252厚度（t1）270的约50%和约90%之间。第一沟槽结构206从衬底252的底面延伸到衬底252的区域内，使得衬底部分268保留在衬底252的顶面和第一沟槽结构206的顶面之间。在这一方法中，如图2B的实例250所示，通过移动穿过衬底部分268可以从集成电路202释放工艺感生电荷264。在104中，使用与衬底252的材料不同的填充材料填充第一沟槽结构206。在一些实施例中，填充材料包括周围空气或氧气，使得在第一沟槽结构206中没有形成额外的材料。也就是说，尽管本文中使用第一沟槽“结构”206，但在一些实施例中这类“结构”包括衬底252中的开口。在一些实施例中，填充材料包括介电材料或其他材料。例如，填充材料包括氧化硅（SiO）、氮化硅（SiN）、二氧化硅（SiO2）或其它介电材料。在一些实施例中，第一沟槽结构206具有基本上垂直的轮廓，从而可以帮助阻挡应力能262或对该应力能重新定向。也就是说，如图2B的实例250所示，由于衬底252的材料与第一沟槽结构206的材料不同，所以第一沟槽结构206的填充材料和衬底252之间的界面能够阻挡应力能262或将应力能262重新定向为远离集成电路202。
在实例中，衬底252包括硅材料且第一沟槽结构206包括与衬底252的硅材料不同的填充材料，使得当应力能262移动穿过衬底252，遇到不同材料之间的界面时，（例如，通过改变衬底252内的方向）应力能262在衬底252内与穿透（penetrating）第一沟槽结构206相反的方向上继续传播（应力能重新定向262a），该第一沟槽结构206的材料与衬底252的材料不同。例如，应力能262改变方向（应力能重新定向262a），使得应力能262在衬底252内与穿透到第一沟槽结构206的填充材料内的相反的方向上继续传播。这样，基于衬底252和第一沟槽结构206之间的材料类型的差异而减弱应力能（诸如由半导体晶圆切断或切割所产生的应力能）。应该理解，当第一沟槽结构206填充周围空气且因此包括衬底252中的开口的情况下，这类方法依然可行。
在106中，在半导体晶圆的衬底252内形成第二沟槽结构204。在一些实施例中，在形成且填充第一沟槽结构206之后，旋转半导体晶圆，诸如从第一面翻转到第二面以用于第二沟槽结构204的形成和填充。例如，实施第二蚀刻以形成第二沟槽结构204。在一些实施例中，诸如使用划线蚀刻工艺以与用于形成第一沟槽结构206的相似方式来形成第二沟槽结构204。在一些实施例中，如在页面的左边至右边测量的，第二沟槽结构204的宽度（w2）276介于约5μm和约200μm之间。在一些实施例中，第二沟槽结构204的高度（h2）272介于衬底252的厚度（t1）270的约50%和约90%之间。基本紧邻第一沟槽结构206形成第二沟槽结构204。在一些实施例中，衬底252的中间区域保留在第一沟槽结构206和第二沟槽结构204之间。第二沟槽结构204从衬底252的顶面延伸到衬底252的第二区域内，使得衬底部分266保留在第二沟槽结构204的底面和硅衬底252的底面之间。在实例中，第一沟槽结构206的顶面延伸到第二沟槽结构204的底面上方。也就是说，第二沟槽结构204形成为第一沟槽结构206的顶面以下的深度。这样，如图2B的实例250所示，可以通过移动穿过衬底部分266、衬底252在第一沟槽结构206和第二沟槽结构204之间的中间区域以及衬底部分268来从集成电路202释放工艺感生电荷264。
在108中，第二沟槽结构204填充第二填充材料，诸如介电材料。在一些实施例中，第二填充材料与在第一沟槽结构206中所使用的填充材料相同。在一些实施例中，第二填充材料与在第一沟槽结构206中所使用的填充材料不同。在一些实施例中，填充材料包括周围空气或氧气使得在第二沟槽结构204中没有形成额外的材料。也就是说，尽管在本文中使用第二沟槽“结构”204，但在一些实施例中这类“结构”包括衬底252中的开口。如图2B的实例250所示，与第一沟槽结构206相同，第二沟槽结构204的填充材料与衬底252之间的界面能够阻挡应力能260或对应力能260重新定向（应力能重新定向260a）以远离集成电路202。在第二沟槽结构204填充周围空气且因此包括衬底252中的开口的情况下，这类方法依然可行。在一些实施例中，支撑结构包括一个或多个额外的沟槽结构（未示出）。
在一些实施例中，如图2A的实例200所示，基本环绕集成电路202外围形成支撑结构。在实例中，形成第一沟槽结构206作为环绕集成电路202的第一环。应该理解，本文中所使用的“环”并不限于圆环，而是也包括诸如椭圆、矩形等的其他形状。形成第二沟槽结构204作为环绕集成电路202的第二环。第一环与第二环同心。在实例中，形成第一沟槽结构206、第二沟槽结构204、以及衬底的第一沟槽结构206与第二沟槽结构204之间的部分作为位于集成电路202和第二集成电路210之间的密封环。
在一些实施例中，集成电路202包括图像传感器。图像传感器包括像素阵列、黑电平校准区域和/或焊盘。在一些实施例中，在衬底252上方形成抗反射涂层254，使得通过像素阵列（诸如光电二极管）检测到的光不会反射到远处。在抗反射涂层254上方形成缓冲层256。在缓冲层256上方形成介电层258。这样，实施衬底252的局部蚀刻以形成支撑结构，该支撑结构可以减弱应力能260、262和/或有利于释放工艺感生电荷264。
图3示出了根据一些实施例形成用于集成电路202的支撑结构的方法300，以及图4A至图4C示出了通过此类方法所形成的一个或多个支撑结构。在实例中，如图4A的实例400所示，半导体晶圆包括集成电路202和第二集成电路210。为了减弱诸如由于将集成电路202与第二集成电路210分离开的切割工艺212所产生的集成电路202上的应力（例如，应力能262和应力能260），形成包括一个或多个沟槽结构（诸如，第一沟槽结构406和第二沟槽结构404）的支撑结构。如图4C的实例480所示，形成支撑结构使得能够通过形成支撑结构的衬底252的保留部分从集成电路202释放工艺感生电荷264。
在302中，在衬底252内形成第一沟槽结构406。在一些实施例中，利用划线蚀刻工艺形成第一沟槽结构406。在一些实施例中，如横穿页面的测量，第一沟槽结构406的宽度介于约5μm和约200μm之间。在一些实施例中，如与沿图4A的线408所截取的截面图相对应的图4B的实例450所示，从衬底252的顶面至衬底的底面形成第一沟槽结构406。第一沟槽结构406包括通过衬底252的分离区间隔开的一个或多个沟槽部分。例如，第一沟槽结构406包括第一沟槽部分406a和第二沟槽部分406b。通过衬底252的分离区252b将第一沟槽部分406a与第二沟槽部分406b间隔开。在一些实施例中，第一沟槽部分406a和第二沟槽部分406b具有相同或不同的深度。在一些实施例中，第一沟槽部分406a和第二沟槽部分406b具有相同或不同的长度。这样，如图4C的实例480所示，可以通过移动穿过一个或多个分离区域从集成电路202释放工艺感生电荷264。在304中，使用与衬底252的材料不同的填充材料来填充第一沟槽结构406。在一些实施例中，填充材料包括周围空气或氧气，使得在第一沟槽结构206中没有形成额外的材料。也就是说，尽管本文中使用第一沟槽“结构”406，但在一些实施例中，此类“结构”包括衬底252中的开口。如图4C的实例480所示，第一沟槽结构406的填充材料与衬底252之间的界面能够阻挡应力能262或重新定向应力能262（应力能重新定向262a）以远离集成电路202。
在306中，在半导体晶圆的衬底252内形成第二沟槽结构404。在一些实施例中，利用划线蚀刻工艺形成第二沟槽结构404。在一些实施例中，如横穿页面测量的，第二沟槽结构404的宽度介于约5μm和约200μm之间。在一些实施例中，如图4B的实例450所示，从衬底252的顶面到衬底的底面形成第二沟槽结构404。第二沟槽结构404包括通过衬底252的分离区间隔开的一个或多个沟槽部分。例如，第二沟槽结构404包括第一沟槽部分404a和第二沟槽部分404b。通过衬底252的分离区域252a将第一沟槽部分404a与第二沟槽部分404b间隔开。在一些实施例中，第一沟槽部分404a和第二沟槽部分404b具有相同或不同的深度。在一些实施例中，第一沟槽部分404a和第二沟槽部分404b具有相同或不同的长度。这样，如图4C的实例480所示，可以通过移动穿过诸如分离区域252a和分离区域252b的一个或多个分离区域从集成电路202释放工艺感生电荷264。在308中，使用第二填充材料填充第二沟槽结构404。在一些实施例中，第二填充材料与在第一沟槽结构206中所使用的填充材料相同。在一些实施例中，第二填充材料与在第一沟槽结构206中所使用的填充材料不同。在一些实施例中，填充材料包括周围空气或氧气，使得在第二沟槽结构204中没有形成额外的材料。也就是说，尽管本文中使用第二沟槽“结构”204，但在一些实施例中，这类“结构”包括在衬底252中的开口。如图4C的实例480所示，与第一沟槽结构206相同，第二沟槽结构404的填充材料和衬底252之间的界面能够阻挡应力能260或重新定向应力能260（应力能重新定向260a），以远离集成电路202。在第二沟槽结构204填充周围空气并因此包括衬底252中的开口的情况下，这类方法依然可行。在一些实施例中，第一沟槽结构406的第一沟槽部分406a偏离第二沟槽结构404的第一沟槽部分404a。
在一些实施例中，集成电路202包括图像传感器。图像传感器包括像素阵列、黑电平校准区域和/或焊盘。如图4B的实例450所示，在一些实施例中，在衬底252上方形成抗反射涂层254。在抗反射涂层254上方形成缓冲层256。在缓冲层256上方形成介电层258。这样，对衬底252实施非连续蚀刻以形成支撑结构，该支撑结构可以减弱应力能260、262和/或有利于工艺感生电荷264的释放。
在一些实施例中，如图4D的实例490所示，形成支撑结构使得第一沟槽结构406和第二沟槽结构404的高度（h3）492小于衬底252的厚度（t1）270。例如，在集成电路202的底面高于衬底252底面的情况下，将第一沟槽结构406和第二沟槽结构404形成到至少与集成电路202的底面相对应的深度。
在一些实施例中，支撑结构包括一个或者多个额外的沟槽结构。也就是说，可以在衬底252内形成任意数量的沟槽结构。例如，如图5的实例500所示，可以在衬底252内形成第三沟槽结构502。第三沟槽结构502可以帮助阻挡应力能或重新定向应力能以远离集成电路。
根据本发明的一方面，公开了一种用于集成电路的支撑结构。支撑结构包括在衬底内形成的第一沟槽结构。第一沟槽结构的填充材料不同于衬底的材料。支撑结构包括在衬底内基本紧邻第一沟槽结构形成的第二沟槽结构。第二沟槽结构包括第二填充材料。
根据本发明的另一方面，提供了一种用于形成支撑结构的方法。方法包括在衬底内形成第一沟槽结构。从衬底的顶面到衬底的底面形成第一沟槽结构。使用与衬底材料不同的填充材料填充第一沟槽结构。在衬底内形成第二沟槽结构。从衬底的顶面到衬底的底面形成第二沟槽结构。使用第二填充材料填充第二沟槽结构。
根据本发明的又一方面，提供了一种用于形成支撑结构的方法。方法包括在衬底内形成第一沟槽结构。第一沟槽结构从衬底的底面延伸到衬底区域内。使用与衬底材料不同的填充材料填充第一沟槽结构。在衬底内形成第二沟槽结构。第二沟槽结构从衬底的顶面延伸到衬底的第二区域内。使用第二填充材料填充第二沟槽结构。
尽管已经用相关语言将主题描述为结构特征或方法行为，但应该理解，附加权利要求的主题不必限定以上描述的具体的特征和行为。相反，公开以上描述的具体特征和行为作为实施权利要求的示例性形式。
本文中提供了实施例的各种操作。描述一些操作或所有操作的顺序不能解释为隐含这些操作必须根据该顺序。本领域普通技术人员应该理解，可选的顺序具有这类描述的优势。此外，应该理解，不是本文中提供的每一个实施例中都具有所有的操作。应该理解，通过彼此相关的具体尺寸（诸如，结构尺寸或方向）示出本文中所描述的层、部件、元件等，例如，在一些实施例中，为了简化和易于理解的目的，相同部件的实际尺寸基本不同于本文中所示的尺寸。此外，存在本文中提及的用于形成层、部件，元件等的各种存在的技术，诸如蚀刻技术、注入技术、掺杂技术、旋涂技术、溅射技术（例如磁溅射或离子束溅射）、生长技术（例如热生长）或沉积技术（例如化学汽相沉积（CVD）、物理汽相沉积（PVD）、等离子体增强化学汽相沉积（PECVD）或原子层沉积（ALD））。
此外，除非详细描述，否则“第一”、“第二”等并不意指暗示时间侧面、空间方位、顺序等。相反，这类术语仅仅用做部件、元件、项目等的标识符、名称等。例如，第一沟道和第二沟道通常对应于沟道A和沟道B或两个不同或两个完全相同的沟道或相同的沟道。
另外，本文中使用的“示例性的”意为用作实例、事例、说明等，并且并不必须是有利的。如本申请中所使用的，“或”意指包括“或”而不是排除“或”。此外，除非详细说明或在上下文中清楚地直接表示为单数形式，否则在本申请中所使用的“一”或“一个”通常解释为“一个或多个”。此外，A和B中至少一个等通常意为A或B或者A和B这两者。此外，在某种程度上，“包括”、“具有”、“有”、“用”或它们的变体用于细节描述或权利要求，这种术语意指以类似于“包括”的方式包含。
此外，尽管关于一种或多种实现方式示出和描述了本发明，但本领域普通技术人员将可以根据阅读和理解说明书和附图进行等同的变化或修改。本发明包括所有此类的修改或变化，且仅由权利要求的范围来限定本发明。
Claims (20)
1.一种用于集成电路的支撑结构，包括：
第一沟槽结构，形成在衬底内，所述第一沟槽结构包括与所述衬底的材料不同的填充材料；以及
第二沟槽结构，形成在所述衬底内，所述第二沟槽结构包括第二填充材料，所述第二沟槽结构是紧邻所述第一沟槽结构形成的；
所述衬底包括用于形成所述支撑结构且用于从所述集成电路释放工艺感生电荷的保留部分。
2.根据权利要求1所述的支撑结构，所述支撑结构是沿着所述集成电路的外围形成的。
3.根据权利要求1所述的支撑结构，所述第一沟槽结构从所述衬底的底面延伸到所述衬底的区域内，所述第二沟槽结构从所述衬底的顶面延伸到所述衬底的第二区域内。
4.根据权利要求3所述的支撑结构，所述第一沟槽结构的顶面延伸到所述第二沟槽结构的底面的上方。
5.根据权利要求2所述的支撑结构，所述第一沟槽结构形成为环绕所述集成电路的第一环，所述第二沟槽结构形成为环绕所述集成电路的第二环，所述第一环与所述第二环同心。
6.根据权利要求1所述的支撑结构，所述衬底包括位于所述第一沟槽结构和所述第二沟槽结构之间的中间区域。
7.根据权利要求1所述的支撑结构，所述第一沟槽结构、所述第二沟槽结构、以及所述衬底的所述第一沟槽结构和所述第二沟槽结构之间的部分包括位于所述集成电路和第二集成电路之间的密封环。
8.根据权利要求1所述的支撑结构，所述集成电路包括像素阵列、黑电平校准区域、或焊盘中的至少一个。
9.根据权利要求1所述的支撑结构，所述第一沟槽结构从所述衬底的顶面到所述衬底的底面形成，所述第二沟槽结构从所述衬底的顶面到所述衬底的底面形成。
10.根据权利要求1所述的支撑结构，所述第一沟槽结构包括一个或多个沟槽部分，通过所述衬底的分离区域将所述第一沟槽结构的第一沟槽部分与所述第一沟槽结构的第二沟槽部分间隔开。
11.根据权利要求1所述的支撑结构，所述第二沟槽结构包括一个或多个沟槽部分，通过所述衬底的分离区域将所述第二沟槽结构的第一沟槽部分与所述第二沟槽结构的第二沟槽部分间隔开。
12.根据权利要求1所述的支撑结构，所述第一沟槽结构包括第一沟槽部分，所述第二沟槽结构包括偏离所述第一沟槽部分的第二沟槽部分。
13.一种用于形成集成电路的支撑结构的方法，包括：
在衬底内形成第一沟槽结构，从所述衬底的顶面至少到集成电路的底面形成所述第一沟槽结构，所述集成电路形成在所述衬底内；
使用与所述衬底的材料不同的填充材料填充所述第一沟槽结构；
在衬底内形成第二沟槽结构，从所述衬底的顶面到所述衬底的底面形成所述第二沟槽结构；以及
使用第二填充材料填充所述第二沟槽结构；
所述衬底包括用于形成所述支撑结构且用于从所述集成电路释放工艺感生电荷的保留部分。
14.根据权利要求13所述的用于形成集成电路的支撑结构的方法，形成所述第一沟槽结构包括：利用划线蚀刻工艺，使得所述第一沟槽结构包括一个或多个沟槽部分，通过所述衬底的分离区域将所述第一沟槽结构的第一沟槽部分与所述第一沟槽结构的第二沟槽部分间隔开。
15.根据权利要求13所述的用于形成集成电路的支撑结构的方法，形成所述第二沟槽结构包括：利用划线蚀刻工艺，使得所述第二沟槽结构包括一个或多个沟槽部分，通过所述衬底的分离区域将所述第二沟槽结构的第一沟槽部分与所述第二沟槽结构的第二沟槽部分间隔开。
16.根据权利要求13所述的用于形成集成电路的支撑结构的方法，形成所述第一沟槽结构包括形成第一沟槽部分，形成所述第二沟槽结构包括形成偏离所述第一沟槽部分的第二沟槽部分。
17.一种用于形成集成电路的支撑结构的方法，包括：
在衬底内形成第一沟槽结构，所述第一沟槽结构从所述衬底的底面延伸到所述衬底的区域内；
使用与所述衬底的材料不同的填充材料填充所述第一沟槽结构；
在所述衬底内形成第二沟槽结构，所述第二沟槽结构从所述衬底的顶面延伸到所述衬底的第二区域内；以及
使用第二填充材料填充所述第二沟槽结构；
所述衬底包括用于形成所述支撑结构且用于从所述集成电路释放工艺感生电荷的保留部分。
18.根据权利要求17所述的用于形成集成电路的支撑结构的方法，形成所述第二沟槽结构包括：
将所述第二沟槽结构形成到所述第一沟槽结构的顶面下方的深度。
19.根据权利要求17所述的用于形成集成电路的支撑结构的方法，形成所述第一沟槽结构包括：
将所述第一沟槽结构形成为环绕所述集成电路的第一环。
20.根据权利要求19所述的用于形成集成电路的支撑结构的方法，形成所述第二沟槽结构包括：
将所述第二沟槽结构形成为环绕所述集成电路的第二环，所述第一环与所述第二环同心。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361798793P | 2013-03-15 | 2013-03-15 | |
| US61/798,793 | 2013-03-15 | ||
| US13/893,652 | 2013-05-14 | ||
| US13/893,652 US9640456B2 (en) | 2013-03-15 | 2013-05-14 | Support structure for integrated circuitry |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104051501A CN104051501A (zh) | 2014-09-17 |
| CN104051501B true CN104051501B (zh) | 2017-03-01 |
Family
ID=51504132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410006691.6A Active CN104051501B (zh) | 2013-03-15 | 2014-01-07 | 集成电路的支撑结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104051501B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101626018A (zh) * | 2008-07-07 | 2010-01-13 | 精工电子有限公司 | 半导体器件 |
| CN102842597A (zh) * | 2011-06-20 | 2012-12-26 | 株式会社东芝 | 半导体芯片和半导体器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7923808B2 (en) * | 2007-11-20 | 2011-04-12 | International Business Machines Corporation | Structure of very high insertion loss of the substrate noise decoupling |
| US7897477B2 (en) * | 2009-01-21 | 2011-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming an isolation structure |
-
2014
- 2014-01-07 CN CN201410006691.6A patent/CN104051501B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101626018A (zh) * | 2008-07-07 | 2010-01-13 | 精工电子有限公司 | 半导体器件 |
| CN102842597A (zh) * | 2011-06-20 | 2012-12-26 | 株式会社东芝 | 半导体芯片和半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104051501A (zh) | 2014-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107039503B (zh) | 水平栅极环绕纳米线晶体管的底部隔离 | |
| US8906730B2 (en) | Method of forming membranes with modified stress characteristics | |
| US11177306B2 (en) | Support structure for integrated circuitry | |
| US9716141B2 (en) | Applications for nanopillar structures | |
| CN108493225A (zh) | 显示器件的封装方法、显示装置及其制作方法 | |
| CN101345233A (zh) | 浅沟槽隔离工艺中库伊效应的测试结构及监测方法 | |
| JP2012049466A5 (zh) | ||
| CN104051501B (zh) | 集成电路的支撑结构 | |
| CN102856200A (zh) | 形成超级结mosfet的pn柱层的方法 | |
| US11456367B2 (en) | Trench gate structure and method of forming a trench gate structure | |
| US20050260826A1 (en) | Yield improvement in silicon-germanium epitaxial growth | |
| US8877600B2 (en) | Method for manufacturing a hybrid SOI/bulk semiconductor wafer | |
| CN105489501B (zh) | 沟槽型超级结的制造方法 | |
| US8655138B2 (en) | Waveguide structure and related fabrication method | |
| KR101880326B1 (ko) | 매입형 플러그를 갖춘 웨이퍼 | |
| CN117238841B (zh) | 深沟槽隔离结构的形成方法和图像传感器的制造方法 | |
| CN105384141A (zh) | Mems器件和制造mems器件的方法 | |
| WO2008139897A1 (ja) | 半導体装置の製造方法および半導体装置 | |
| US20120261789A1 (en) | Wafer with Spacer Including Horizontal Member | |
| CN204289395U (zh) | 一种半导体器件 | |
| CN105336715B (zh) | Pmu泵浦结构及其形成方法 | |
| JPS63292645A (ja) | 半導体装置のトレンチアイソレ−ション形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |