BRPI1002395A2

BRPI1002395A2 - Dispositivo de captação de imagem de estado sólido, e, sistema de câmera

Info

Publication number: BRPI1002395A2
Application number: BRPI1002395-0A
Authority: BR
Inventors: Funatsu Eiichi; Ebihara Hiroaki; Kudoh Yoshiharu
Original assignee: Sony Corporation
Priority date: 2009-02-09
Filing date: 2010-02-02
Publication date: 2014-02-11
Also published as: KR20100091109A; TWI422021B; US20130308008A1; JP5584982B2; EP2216820A2; CN101800861B; US9525835B2; TW201407758A; TW201106475A; US8520105B2; EP2216820A3; CN101800861A; JP2010183040A; US20170085815A1; RU2010103236A; US20100134648A1; US9712765B2

Abstract

DISPOSITIVO DE CAPTAÇÃO DE IMAGEM DE ESTADO SÓLIDO, E, SISTEMA DE CÂMERA Um dispositivo de captação de imagem de estado sólido incluindo uma unidade de pixel, em que uma pluralidade de elementos de conversão fotoelétricos, tendo diferentes sensibilidades, é disposta; e uma unidade de leitura de pixel, configurada para ler e adicionar sinais de saída da pluralidade de elementos de conversão fotoelétricos da unidade de pixel e para obter um sinal de saída aparentemente de um pixel. A unidade de pixel inclui uma unidade absorvedora configurada para absorver carga elétrica em excesso de um elemento de conversão fotoelétrico com uma alta sensibilidade.

Description

"DISPOSITIVO DE CAPTAÇÃO DE IMAGEM DE ESTADO SÓLIDO, E, SISTEMA DE CÂMERA"

FUNDAMENTOS DA INVENÇÃO

1. Campo da Invenção

A presente invenção refere-se a um dispositivo de captação de imagem de estado sólido, representado por um sensor de imagem semicondutor de óxido metálico complementar (CMOS) e a um sistema de câmera.

2. Descrição da Técnica Relacionada

Nos últimos anos, os sensores de imagem CMOS têm atraído a atenção como dispositivos de captação de imagem de estado-sólido (sensores de imagem), em lugar de dispositivos acoplados por carga (CCDs).

Isto ocorre porque os sensores de imagem CMOS superam os seguintes problemas.

Isto é, os problemas incluem que um processo de manufatura dedicado é necessário para fabricar pixéis de CCD, uma pluralidade de voltagens de suprimento de força é necessária para sua operação e é necessário fazer com que uma pluralidade de circuitos integrados (ICs) periféricos seja operada em uma maneira combinada.

Os sensores de imagem CMOS superam estes vários problemas de CCDs, tais como aquele em que o sistema torna-se muito complicado.

Os sensores de imagem CMOS podem ser manufaturados utilizando-se um processo de manufatura similar ao processo de manufaturar ICs CMOS gerais. Também um sensor de imagem CMOS pode ser acionado por um único suprimento de força. Além disso, um circuito analógico e um circuito lógico, empregando processos CMOS, podem ser misturados em um único chip.

Por conseguinte, o número de ICs periféricos em um sensor de imagem CMOS pode ser reduzido. Isto é, os sensores CMOS têm múltiplas grandes vantagens.

Um circuito de saída de um CCD é geralmente uma saída de 1- canal (ch) empregando um amplificador de difusão flutuante (FD) com uma camada de difusão flutuante.

Ao contrário, um sensor de imagem CMOS tem um amplificador FD em cada pixel e geralmente emprega um esquema de saída paralela-comum, que selecionar uma linha de uma formação de pixéis e simultaneamente lê e emite sinais da linha em uma direção da coluna. Em razão de ser difícil obter-se suficiente força impulsora

empregando-se os amplificadores FD dispostos nos pixéis, é necessário que a velocidade dos dados seja diminuída. Neste sentido, o processamento paralelo é considerado ser vantajoso.

Tais sensores de imagem CMOS têm sido largamente usados como dispositivos de captação de imagem em aparelhos de captura de imagem tais como câmeras digitais, câmera de vídeo, câmeras de monitoramento e câmeras em-veículo.

A técnica de adicionarem-se sinais de saída de múltiplos fotodiodos (PDs) com diferentes sensibilidades e emitir sinal de soma como um sinal de saída de um pixel é eficaz como um método de realizar um sensor de imagem CMOS com uma elevada faixa dinâmica. Em particular, os fotodiodos enterrados (BPDs) são largamente usados como PDs. Uma vez que há um nível de superfície devido a defeitos tais como ligações oscilantes na superfície de um substrato em que os PDs são formados, uma grande quantidade de carga elétrica (corrente escura) é gerada devido à energia térmica. Como resultado, torna-se difícil ler um sinal correto. No caso de BPDs, a carga elétrica acumulando partes de PDs é enterrada no substrato. Desta maneira, a quantidade de corrente escura introduzida no sinal é reduzida. A sensibilidade de um PD pode ser mudada mudando-se o tempo de exposição ou provendo-se um filtro de densidade neutra (ND). Este método tem as seguintes vantagens: Uma mais elevada faixa dinâmica do que a conseguida simplesmente usando-se um grande pixel pode ser conseguida; e

Embora a saída relativa à quantidade de luz incidente seja não- linear, a saída pode ser facilmente mudada de volta para ser linear. Quando uma imagem colorida é obtida, é fácil realizar o processamento de cor. SUMÁRIO DA INVENÇÃO Quando há carga elétrica em excesso de um BPD com uma

alta sensibilidade, a carga elétrica em excesso flui para dentro de um BPD com uma baixa sensibilidade. Assim torna-se difícil emitir dados corretos.

Ao contrário, quando o tempo de exposição é reduzido, de modo que nenhuma carga elétrica em excesso seja gerada e um BPD com uma alta sensibilidade não seja saturado, a faixa dinâmica não é estendida.

A presente invenção provê um dispositivo de captação de imagem de estado sólido e um sistema de câmera que pode absorver carga elétrica em excesso de um elemento de conversão fotoelétrico com uma alta sensibilidade, que possa realizar uma saída de dados correta e que possa realizar uma alta faixa dinâmica.

Um dispositivo de captação de imagem de estado sólido de acordo com uma forma de realização da presente invenção inclui uma unidade de pixel em que uma pluralidade de elementos de conversão fotoelétricos, tendo diferentes sensibilidades, é disposta; e uma unidade de leitura de pixel, configurada para ler e adicionar sinais de saída pela pluralidade de elementos de conversão fotoelétricos da unidade de pixel e para obter um sinal de saída aparentemente de um pixel. A unidade de pixel inclui uma unidade absorvedora para absorver carga elétrica em excesso de um elemento de conversão fotoelétrico com uma alta sensibilidade. Um sistema de câmera de acordo com uma forma de realização da presente invenção inclui um dispositivo de captação de imagem de estado sólido; um sistema óptico configurado para formar uma imagem de um motivo fotográfico sobre o dispositivo de captação de imagem de estado sólido; e um circuito e processamento de sinal do dispositivo de captação de imagem de estado sólido. 0 dispositivo de captação de imagem de estado sólido inclui uma unidade de pixel, em que uma pluralidade de elementos de conversão fotoelétricos, tendo diferentes sensibilidades, é disposta e uma unidade de leitura de pixel, configurada para ler e adicionar sinais de saída da pluralidade de elementos de conversão fotoelétricos da unidade de pixel e para obter um sinal de saída aparentemente de um pixel. A unidade de pixel inclui uma unidade absorvedora configurada para absorver carga elétrica em excesso de um elemento de conversão fotoelétrico com uma alta sensibilidade.

De acordo com uma forma de realização da presente invenção,

a carga elétrica em excesso de um elemento de conversão fotoelétrico com uma alta sensibilidade pode ser absolvida; uma saída de dados correta pode ser realizada; e uma alta faixa dinâmica pode ser realizada.

BREVE DESCRIÇÃO DOS DESENHOS A Fig. 1 é um diagrama ilustrando um exemplo de estrutura de

um sensor de imagem CMOS (dispositivo de captação de imagem de estado sólido) de acordo com uma forma de realização da presente invenção;

A Fig. 2 é um diagrama ilustrando um exemplo de um circuito de pixel do sensor de imagem CMOS de acordo com a presente forma de realização;

A Fig. 3 é um diagrama ilustrando um exemplo de arranjo do circuito de pixel de acordo com uma primeira forma de realização;

A Fig. 4 é um gráfico ilustrando um exemplo de saída de cada

pixel; A Fig. 5 é um diagrama ilustrando a geração de carga elétrica em excesso;

As Figs. 6 A e 6B são diagramas descrevendo um trajeto de excesso da primeira forma de realização;

A Fig. 7 é um diagrama descrevendo o trajeto de excesso da primeira forma de realização e ilustrando o potencial dos elétrons ao longo da linha VEB-VIB ilustrada na Fig. 6A;

A Fig. 8 inclui diagramas descrevendo o trajeto de excesso da primeira forma de realização e ilustrando o potencial ao longo da linha VIII- VIII ilustrada na Fig. 6B;

A Fig. 9 inclui tabelas de regulação de acordo com a primeira forma de realização, ilustrando um exemplo do caso em que a sensibilidade de cada BPD é mudada de acordo com um tempo de exposição;

A Fig. 10 inclui tabelas de regulação de acordo com a primeira forma de realização, ilustrando um exemplo do caso em que a sensibilidade de cada BPD é mudada provendo-se um filtro de densidade neutra ou similar;

As Figs. IlA e IlB são diagramas descrevendo um trajeto de excesso de uma segunda forma de realização;

A Fig. 12 é um diagrama descrevendo o trajeto de excesso da segunda forma de realização e ilustrando o potencial de elétrons ao longo da linha XIB -XIB ilustrada na Fig. 1 IA;

A Fig. 13 inclui diagramas descrevendo o trajeto de excesso da segunda forma de realização e ilustrando o potencial ao longo da linha XIII- XIII ilustrada na Fig. 11B;

As Figs. 14A e 14B são diagramas descrevendo um trajeto de excesso de uma terceira forma de realização;

A Fig. 15 inclui diagramas descrevendo o trajeto de excesso da terceira forma de realização e ilustrando o potencial de elétrons ao longo da linha XIVB-XIVB ilustrada na Fig. 14A; A Fig. 16 inclui diagramas descrevendo o trajeto de excesso da terceira forma de realização e ilustrando o potencial ao longo da linha XVI- XVI ilustrada na Fig. 14B;

A Fig. 17 inclui tabelas de regulação de acordo com a terceira forma de realização, ilustrando um exemplo do caso em que a sensibilidade de cada BPD é mudada de acordo com um tempo de exposição;

A Fig. 18 inclui tabelas de regulação de acordo com uma quarta forma de realização, ilustrando um exemplo do caso em que a sensibilidade de cada BPD é mudada provendo-se um filtro ND ou similar;

A Fig. 19 é um diagrama ilustrando um exemplo de arranjo de um circuito de pixel de acordo com a quarta forma de realização no caso em que quatro BPDs com diferentes sensibilidades são compartilhados por uma difusão flutuante (FD);

A Fig. 20 inclui tabelas de regulação exemplares de acordo com a quarta forma de realização;

As Figs. 21A e 21B são diagramas descrevendo um trajeto de excesso de uma quinta forma de realização;

A Fig. 22 inclui diagramas descrevendo o trajeto de excesso da quinta forma de realização e ilustrando o potencial de elétrons ao longo da linha XXEB-XXIB ilustrada na Fig. 2IA;

A Fig. 23 é um diagrama ilustrando um exemplo de arranjo de um circuito de pixel de acordo com uma sexta forma de realização;

As Figs. 24A e 24B são diagramas descrevendo um trajeto de excesso da sexta forma de realização;

A Fig. 25 é um diagrama descrevendo o trajeto de excesso da sexta forma de realização e ilustrando o potencial de elétrons ao longo da linha XXIVB-XXIVB ilustrada na Fig. 24A;

A Fig. 26 é um diagrama ilustrando um exemplo de um circuito de pixel de um sensor de imagem CMOS de acordo com uma sétima forma de realização;

A Fig. 27 é uin diagrama ilustrando um exemplo de arranjo do circuito de pixel de acordo com a sétima forma de realização;

As Figs. 28A e 28B são diagramas descrevendo um trajeto de excesso da sétima forma de realização;

A Fig. 29 inclui diagramas descrevendo o trajeto de excesso da sétima forma de realização e ilustrando o potencial de elétrons ao longo da linha XXVIIIB-XXVIIIB ilustrada na Fig. 28A;

A Fig. 30 é um diagrama em bloco ilustrando um exemplo de estrutura de um dispositivo de captação de imagem de estado sólido (sensor de imagem CMOS) incluindo conversores de analógico-para-digital (ADCs) em paralelo de coluna de acordo com uma oitava forma de realização; e

A Fig. 31 é um diagrama ilustrando um exemplo da configuração de um sistema de câmera a que o dispositivo de captação de imagem de estado sólido de acordo com uma forma de realização da presente invenção é aplicado.

DESCRIÇÃO DAS FORMAS DE REALIZAÇÃO

PREFERIDAS

As formas de realização da presente invenção serão descritas com referência aos desenhos.

A descrição será dada na seguinte ordem:

1. Primeira forma de realização

2. Segunda forma de realização

3. Terceira forma de realização

4. Quarta forma de realização

5. Quinta forma de realização

6. Sexta forma de realização

7. Sétima fonna de realização

8. Oitava forma de realização 9. Nona forma de realização

1. Primeira forma de realização

A Fig. 1 é um diagrama ilustrando um exemplo de estrutura de um sensor de imagem CMOS (dispositivo de captação de imagem de estado sólido) de acordo com um a forma de realização da presente invenção.

Um sensor de imagem CMOS 100 inclui uma seção de arranjo de pixel 110, um circuito de seleção de linha (Vdec) 120 servindo como uma unidade de acionamento de pixel e um circuito de leitura de coluna (AFE) 130.

A seção de arranjo de pixel 110 inclui múltiplos circuitos de pixel 110A, que são dispostos em duas dimensões (matriz) de linhas M χ colunas N.

Uma linha de controle de reajuste LRST, uma linha de controle de transferência LTRG e uma linha de controle de seleção LSEL disposta na seção de arranjo de pixel 110 são agrupadas como um conjunto para cada linha do arranjo de pixel.

A linha de controle de reajuste LRST, a linha de controle de transferência LTRG e a linha de controle de seleção LSEL são acionadas pelo circuito de seleção de linha 120.

O circuito de seleção de linha 120 controla a operação dos pixéis dispostos em uma linha arbitrária na seção de arranjo de pixel 110. O circuito de seleção de linha 220 controla os pixéis através da linhas de controle LSEL, LRST e LTRG.

A Fig. 2 é um diagrama ilustrando um exemplo de um circuito de pixel do sensor de imagem CMOS de acordo com a presente forma de realização.

O circuito de pixel 110A inclui quatro BPDs lllaa Illd para realizar a conversão fotoelétrica.

O circuito de pixel 11OA inclui transistores de transferência (TGs) 112a a 112d, que são individualmente providos para os BPDs Illa a llld. O circuito de pixel IlOA também inclui um transistor de reajuste 113, um transistor de amplificação 114 e um transistor de seleção 115, como elementos ativos.

O circuito de pixel IOA é formado como um circuito de pixel

compartilhante, em que os quatro BPDs Illa a llld compartilham o transistor de reajuste 113, o transistor de amplificação 114 e o transistor de seleção 115.

Quando os circuitos de pixel IlOA são dispostos em duas dimensões de linhas M χ colunas N, as linhas de controle M LRST, linhas de controle M LSEL e linhas de controle 4M LTR são providas.

Os BPDs Illa a llld realizam conversão fotoelétrica da luz incidente de conversão em carga elétrica (elétrons neste caso), cuja quantidade é de acordo com a quantidade de luz incidente. Os BPDs lllaa llld são conectados a uma difusão flutuante

FD via os transistores de transferência 112a a 112d, respectivamente.

As linhas de controle de transferência LTRGa a LTRGd são conectadas às portas dos transistores de transferência 112a a 112d, respectivamente.

Os transistores de transferência 112a a 112d transferem

elétrons obtidos por conversão fotoelétrica realizada pelos BPDs lllaq llld, de acordo com os potenciais das linhas de controle de transferência LTRGa a LTRGd ao FD de difusão flutuante.

O transistor de reajuste 113 é conectado entre uma linha de suprimento de força LVDD e o FD de difusão flutuante.

O transistor de reajuste 113 reajusta o potencial do FD de difusão flutuante, de acordo com um potencial aplicado à linha de controle de reajuste LRST, ao potencial VDD da linha de suprimento de força LVDD.

A porta do transistor de amplificação 114 é conectada para o FD de difusão flutuante.

A porta do transistor de amplificação 114 é conectada via o transistor de seleção 115, a uma linha de sinal LVSL.

Quando o transistor de seleção 115 é ligado de acordo com a linha de controle de seleção LSEL, o transistor de amplificação 114 emite um sinal, de acordo com o potencial do FD de difusão flutuante, à linha de sinal LVSL.

Uma saída de voltagem de cada pixel é emitida através da linha de sinal LVSL para o circuito de leitura de coluna 130.

O circuito de leitura de coluna 130 converte uma saída de sinal analógico para a linha de sinal LVSL em um sinal digital e emite o sinal digital.

A seguir, será descrito o caso em que carga elétrica acumulada em um BPD inclui elétrons. Entretanto, uma forma de realização da presente invenção é também aplicável ao caso em que a carga elétrica inclui furos. Nesse caso, é somente necessário comutar um semicondutor tipo-P em um semicondutor tipo-N.

A Fig. 3 é um diagrama ilustrando um exemplo de arranjo do circuito de pixel de acordo com a presente forma de realização.

No exemplo da Fig. 3, os BPDs lllaa Illd são dispostos em um quadrado de 2 χ 1 de cada pixel. O FD de difusão flutuante é arranjado no centro dos quatro BPDs lllaalll d.

O circuito de leitura de coluna 130 inclui um conversor de analógico-para-digital (ADC) provido em cada coluna.

Os BPDs lllaa Illd têm diferentes sensibilidades a a d. As sensibilidades dos BPDs Illa a Illd podem ser mudadas, por exemplo, provendo-se filtros ND e mudando-se a quantidade de luz incidente ou mudando-se o tempo de exposição.

Os sinais detectados pelos BPDs lllaa Illd são adicionados por um ADC em cada coluna e o sinal de soma é emitido.

A Fig. 4 é um gráfico ilustrando um exemplo de uma saída de

cada pixel.

Na Fig. 4, a quantidade de luz incidente é plotada na abscissa e um sinal de saída é plotado na ordenada.

A Fig. 4 ilustra o caso em que a resolução de um ADC na ocasião dos sinais de leitura dos BPDs lllaallldéde 10 bits e a relação de sensibilidade a:b:c:d dos BPDs Illa a Illd é a:b:c:d = 8:4:2:1.

A faixa dinâmica do sensor é determinada pelo valor máximo e o valor mínimo da quantidade de luz que pode ser lida.

De acordo com a estrutura da primeira forma de realização, embora o valor mínimo da quantidade de luz que pode ser lida permaneça substancialmente imutado, o valor máximo é aumentado em oito vezes. Por conseguinte, a faixa dinâmica pode ser estendida.

Entretanto, o método de adicionar sinais detectados pelos BPDs lllaa Illd com diferentes sensibilidades tem o problema de que um BPD com uma alta sensibilidade torna-se saturado quando a quantidade de luz aumenta, resultando na geração de carga elétrica em excesso.

Por exemplo, na Fig. 4, quando a quantidade de luz está dentro da faixa de Ix a 2x, como ilustrado na Fig. 5, a carga elétrica em excesso é gerada no BPD 111a.

A menos que a carga elétrica em excesso seja absorvida, a carga elétrica em excesso flui para dentro dos pixéis periféricos. Torna-se assim difícil obter-se um valor de saída correto.

Ao contrário, na primeira forma de realização, um trajeto em excesso OFP é provido como uma unidade absorvedora de cada um dos BPD 111 para a difusão flutuante FD e carga elétrica em excesso gerada em cada um dos BPDs 111 é descarregada na difusão flutuante FD.

Uma unidade absorvente é formada utilizando-se um trajeto de excesso que absorve a carga elétrica em excesso em cada um dos BPDs 111.

As Figs. 6A e 6B são diagramas descrevendo o trajeto de excesso da primeira forma de realização. A Fig. 6A é uma vista de topo de um pixel de acordo com a primeira forma de realização, a seta representando a implantação de íon para a formação do trajeto de excesso, e a Fig. 6B é uma vista seccional do BPD 111, do transistor de transferência (TG) 112 e da difusão flutuante FD tomada ao longo da linha VIB-VIB ilustrada na Fig. 6A, o símbolo 'd' representando a profundidade da face dianteira do substrato e os pontos 'x' defeitos de ligação oscilante. Também a Fig. 7 é um diagrama descrevendo o trajeto de

excesso da primeira forma de realização e ilustrando o potencial de elétrons ao longo da linha VIB-VIB ilustrada na Fig. 6A, com o símbolo 'd' representando a profundidade da face dianteira do substrato e o símbolo 'p' representando o potencial. A Fig. 8 inclui diagramas descrevendo o trajeto de excesso da

primeira forma de realização e ilustrando o potencial ao longo da linha VIII- VIII ilustrada na Fig. 6B: I - quando a porta de transferência é desligada e II - quando a porta de transferência é ligada. O símbolo 'f representa uma película isolante de porta e os pontos aglomerados na situação II a carga elétrica acumulada.

A Fig. 8 ilustra o potencial abaixo de uma porta de transferência do transistor de transferência (TG) 112.

Na primeira forma de realização, a carga elétrica em excesso gerada no BPD 111 é descarregada através do trajeto de excesso provido no transistor de transferência (TG) 112 para a difusão flutuante FD.

Um potencial positivo (p. ex., voltagem de suprimento de força) é suprido para a difusão flutuante FD. A carga elétrica em excesso é descarregada da difusão flutuante FD.

Ao prover o trajeto de excesso no transistor de transferência (TG) 112, a carga elétrica em excesso pode ser descarregada sem aumentar a área.

Quando a porta poli-Si da porta (porta de transferência) do transistor de transferência (TG) 112 é dopada com tipo-N, é desejável aplicar- se um potencial negativo (p. ex., -1 V) à linha de controle de transferência LTRG em um estado desligado, ou dopar a porta poli-Si da porta de transferência com tipo-P e aplicar 0 V.

Uma vez que há um nível de superfície devido a um defeito, tal como uma ligação oscilante, na interface de transistor, uma grande quantidade de carga elétrica é gerada pela energia térmica.

Assim, se houver um trajeto de excesso na interface de transistor, a carga elétrica gerada pelo nível de superfície flui para dentro do BPD Ille torna-se difícil ler os dados corretos.

Ao contrário, quando uma voltagem negativa é aplicada à porta de transferência (ou quando a porta poli-Si é tornada tipo-P), como ilustrado na Fig. 8, o potencial na interface de transistor da porta de transferência torna-se mais elevado e furos são acumulados.

Por conseguinte, a geração de carga elétrica na interface de transistor pode ser suprimida.

Entretanto, se o potencial na interface de transistor for aumentada, torna-se difícil prover um trajeto de excesso na interface de transistor.

Portanto, o trajeto de excesso da primeira forma de realização é provida em uma posição mais profunda do que a interface de transistor (interface SÍ-SÍO2) do transistor de transferência (TG) 112, como ilustrado na Fig. 6(B) e Fig. 8.

Por exemplo, quando a profundidade do BPD 111 é 2 a 4 μηι e a profundidade da difusão flutuante FD é de cerca de 0,4 μηι, o trajeto de excesso OFP é provido na profundidade de cerca de 0,2 a 0,5 μιτι. Desta maneira, a introdução de ruído devido ao nível de superfície pode ser evitada.

Também, uma vez que o trajeto de excesso OFP é suficientemente distante de um canal (p. ex., 200 a 300 nm), não há efeito sobre a transferência da carga elétrica. O trajeto de excesso OFP pode ser formado injetando-se uma quantidade muito pequena de impureza, que torna o silício um semicondutor tipo-N, tal como As.

A Fig. 7 é um diagrama ilustrando o potencial de elétrons na seção VTB-VIB na direção horizontal e na direção da profundidade.

O trajeto de excesso da primeira forma de realização é

formado de modo que o potencial de elétrons localmente torne-se menor, em comparação com as seções periféricas.

Desta maneira, se a carga elétrica acumulada no BPD 111 exceder um certo valor, a quantidade excedente é descarregada através do

trajeto de excesso para a difusão flutuante FD.

As partes (A) a (F) das Figs. 9 e 10 são tabelas de regulação de acordo com a primeira forma de realização onde:

- Ta representa o tempo de exposição de BPDa; Tb representa o tempo de exposição de BPDb; Tc representa o tempo de exposição de

BPDc; e Td representa o tempo de exposição de BPDd;

- ia representa o reajuste BPDa; ib representa o reajuste BPDb; ic representa o reajuste BPDc; e id representa o reajuste BPDd;

- iia representa o reajuste FD para leitura do BPDa; iib representa o reajuste FD para leitura do BPDb; iic representa o reajuste FD

para leitura do BPDc; e iid representa o reajuste FD para leitura do BPDd; e

- iiia representa a transferência de BPDa para FD; iiib representa a transferência de BPDb para FD; iiic representa a transferência de BPDc para FD; e iiid representa a transferência de BPDd para FD.

As partes (A) a (F) da Fig. 9 ilustram um exemplo do caso em que as sensibilidades de a a d dos BPDs lllaa Illd são mudadas de acordo com o tempo de exposição.

A relação de sensibilidade entre os BPDs Illa a Illd é determinada de acordo com o tempo de exposição: a:b:c:d = Ta:Tb:Tc:Td.

Ao contrário, as partes (A) a (F) da Fig. 10 ilustram um exemplo do caso em que as sensibilidades de a α d dos BPDs lllaallld são mudadas provendo-se, por exemplo, filtros ND.

Neste caso, os tempos de exposição dos BPDs lllaallld são tornados iguais a T.

Durante um período de exposição, a linha de controle de reajuste LRST é feita ficar em um nível elevado (H), desse modo ligando o transistor de reajuste 113. Por conseguinte, o potencial de suprimento de força VDD é suprido à difusão flutuante FD.

Quando lendo carga elétrica dos BPDs 111, é necessário desligar o transistor de reajuste 113 e separar a difusão flutuante FD da linha de suprimento de força LVDD.

Assim, se a leitura não for realizada em uma apropriada ordem, a carga elétrica em excesso OFC descarregada através do trajeto de excesso OFP para a difusão flutuante FD é introduzida dentro da carga elétrica transferida das BPDs 111 para a difusão flutuante FD. Portanto, na primeira forma de realização, a leitura dos BPDs 111 é realizada na ordem descendente de sensibilidade.

Por exemplo, quando os níveis das sensibilidades satisfazem a relação a>b>c>d, os sinais são lidos dos BPDs Illa a Illd na ordem descendente de sensibilidade: BPD 11 la, BPD 111b, BPD lllce BPD 11 ld.

Desta maneira, mesmo quando a carga elétrica em excesso OFC é introduzida dentro da carga elétrica transferida dos BPDs 111, um valor de saída correto pode ser obtido de ADC.

Por exemplo, quando o valor de saída relativo à quantidade de luz tiver as características ilustradas na Fig. 4, sob a condição de que a quantidade de luz 2x a 4x seja incidente, a carga elétrica em excesso OFC pode ser gerada no BPD 11 Ia e no BPD 11 lb.

Entretanto, o BPD Illc e o BPD Illd não são saturados e nenhuma carga elétrica em excesso é gerada.

Sob esta condição, quando a carga elétrica é primeiro lida do BPD 111a, a carga elétrica em excesso OFC do BPD Illb é introduzida dentro da difusão flutuante FD. Entretanto, uma vez que a saída do BPD Illa esteja saturada, o valor lido de ADC permanece 1024, que é imutado. Em seguida, quando um sinal é lido de BPD 111b, a carga

elétrica já foi lida de BPD Illa e o BPD Illa não é saturado. Assim, a introdução da carga elétrica em excesso OFC não ocorre.

Similarmente, quando a carga elétrica é lida de BPD 11 Ic e de BPD 11 ld, uma vez que não haja BPD 111 que esteja saturado, a introdução da carga elétrica em excesso OFC não ocorre.

Assim, o valor de saída de ADC não é afetado pela carga elétrica em excesso e um valor de saída correto pode ser obtido.

Como descrito acima, de acordo com a primeira forma de realização, as seguintes vantagens podem ser conseguidas no sensor de imagem CMOS, cuja faixa dinâmica é estendida adicionando-se saídas de múltiplos BPDs com diferentes sensibilidades.

De acordo com a primeira forma de realização, mesmo sob a condição de que um BPD com uma alta sensibilidade seja saturado, um valor de saída correto pode ser obtido descarregando-se a carga elétrica em excesso do BPD para o suprimento de força.

Utilizando-se os transistores de transferência 112 e a difusão flutuante FD como o trajeto de excesso OFP, a carga elétrica em excesso pode ser apropriadamente processada sem aumentar a área.

Separando-se o trajeto de excesso OFP da interface de transistor, a introdução de ruído devida ao nível de superfície pode ser evitada.

Lendo-se os sinais dos BPDs em ordem descendente de sensibilidade, a carga elétrica em excesso é evitada de ser introduzida dentro da difusão flutuante FD e um valor de saída correto pode ser obtido.

Embora o caso em que BPDs são usados como elementos para realizar conversão fotoelétrica tenha sido descrito acima, a primeira forma de realização é também eficaz no caso onde PDs que não sejam enterrados sejam usados.

O caso em que sinais dos BPDs são lidos utilizando-se ADC e são adicionados foi descrito. Alternativamente, o método de processar a carga elétrica em excesso OFC utilizando-se os transistores de transferência e a difusão flutuante FD é também eficaz no caso em que sinais dos BPDs sejam simultaneamente lidos para a difusão flutuante FD e sejam adicionados.

2. Segunda Forma de Realização

Em seguida, uma segunda forma de realização da presente invenção será descrita.

A estrutura total de um sensor de imagem CMOS de acordo com a segunda forma de realização pode ser a estrutura ilustrada na Fig. 1, como na primeira forma de realização.

A estrutura de um circuito de pixel de acordo com a segunda forma de realização pode ser a estrutura ilustrada na Fig. 2, como na primeira forma de realização.

O arranjo do circuito de pixel de acordo com a segunda forma de realização pode ser o arranjo ilustrado na Fig. 3, como na primeira forma de realização.

As sensibilidades aad dos BPDs lllaa Illd de acordo com a segunda forma de realização são diferentes, como na primeira forma de realização. O sinal de saída e a faixa dinâmica de um pixel de acordo com a segunda forma de realização são iguais que os da primeira forma de realização, como ilustrado na Fig. 4.

Também na segunda forma de realização, a carga elétrica em excesso é gerada do BPD 111 com uma alta sensibilidade, como ilustrado na Fig. 5.

As Figs. Ila e IlB são diagramas descrevendo um trajeto de excesso da segunda forma de realização.

A Fig. 11A é uma vista de topo de um pixel de acordo com a segunda forma de realização, a seta representando a implantação de íon N para a formação do trajeto de excesso, e a Fig. 1IB é uma vista seccional do BPD 111, do transistor de transferência (TG) 112 e da difusão flutuante FD, tomada ao longo da linha XIB-XIB ilustrada na Fig. 11A, o símbolo 'd' representando a profundidade da face dianteira do substrato e os pontos 'x' defeitos de ligação oscilante

Também na Fig. 12 há um diagrama descrevendo o elevada temperatura da segunda forma de realização e ilustrando o potencial de elétrons ao longo da linha XIB-XIB ilustrada na Fig. 1 IA.

A Fig. 13 inclui os diagramas descrevendo o trajeto de excesso da segunda forma de realização e ilustrando o potencial ('p') ao longo da linha XIII-XIII ilustrada na Fig. 11B: I - quando a porta de transferência é desligada e II - quando a porta de transferência é ligada. O símbolo 'f representa uma película isolante de porta e os pontos aglomerados na situação II a carga elétrica acumulada.

A Fig. 13 ilustra o potencial embaixo de uma porta de transferência do transistor de transferência (TG) 112.

Também na segunda forma de realização, a carga elétrica em excesso OFC gerada no BPD 111 é descarregada através do trajeto de excesso OFP formado na porta de transferência que é o transistor de transferência 112 para a difusão flutuante FD.

Um potencial positivo (p. ex., voltagem de suprimento de força) é suprido à difusão flutuante FD. A carga elétrica em excesso é descarregada da difusão flutuante FD.

Provendo-se o trajeto de excesso no transistor de transferência

112, a carga elétrica em excesso pode ser descarregada sem aumentar a área.

Também na segunda forma de realização, como na primeira forma de realização, quando a porta poli-Si da porta de transferência é dopada com tipo-N, é desejável aplicar-se um potencial negativo (p. ex., -1 V) à linha de controle de transferência LTRG em um estado desligado ou dopar a porta poli-Si da porta de transferência com tipo-P e aplicar 0 V.

Se o potencial na interface de transistor for aumentada, torna- se difícil prover um trajeto de excesso na interface de transistor.

Portanto, o trajeto de excesso OFP da segunda forma de realização é provido em uma posição um pouco mais profunda do que a da interface de transistor (interface S1-SÍO2) do transistor de transferência (TG) 112, como ilustrado na Fig. 11 (B).

Por exemplo, quando a profundidade do BPD 111 é 2 a 4 μιη e a profundidade da difusão flutuante FD é de cerca de 0,4 μιη, o trajeto de excesso OFP é provido na profundidade de cerca de 50 a 100 mn.

A profundidade pode mudar de acordo com o processo. Basicamente, uma posição um pouco mais profunda do que a da junção PD na superfície BPD é desejável.

Desta maneira, a introdução de ruído devido ao nível de superfície pode ser evitada.

Também a eficiência de transferência na ocasião de ligar o transistor de transferência 112 (porta de transferência) e transferir a carga elétrica pode ser melhorada. O trajeto de excesso OFP pode ser formado injetando-se uma quantidade muito pequena de impureza, que toma o silício um semicondutor tipo-N, tal como AS.

A Fig. 12 é um diagrama ilustrando o potencial na seção XIB- XIB na direção horizontal e na direção de profundidade, com o símbolo 'd' representando a profundidade da face dianteira do substrato e o símbolo 'p' representando o potencial.

O trajeto de excesso da segunda forma de realização é formado de modo que o potencial de elétrons localmente torne-se menor, em comparação com as seções periféricas.

Desta maneira, se a carga elétrica acumulada no BPD 111 exceder um certo valor, a quantidade excedente é descarregada através do trajeto de excesso OFP para a difusão flutuante FD.

As tabelas de regulação de acordo com a segunda forma de realização são as mesmas que aquelas da primeira forma de realização, como ilustrado nas partes (A) a (F) das Figs. 9 e 10.

Como descrito acima, de acordo com a segunda forma de realização, as seguintes vantagens podem ser conseguidas no sensor de imagem CMOS, cuja faixa dinâmica é estendida adicionando-se as saídas de múltiplos BPDs com diferentes sensibilidades.

De acordo com a segunda forma de realização, mesmo sob a condição de que um BPD com uma alta sensibilidade esteja saturado, um valor de saída correto pode ser obtido descarregando-se carga elétrica em excesso do BPD para o suprimento de força.

Utilizando-se os transistores de transferência 112 e a difusão flutuante FD como o trajeto de excesso OFP, a carga elétrica em excesso OFC pode ser apropriadamente processada sem aumentar a área.

Lendo-se os sinais dos BPDs em ordem descendente de sensibilidade, a carga elétrica em excesso OFC pode ser evitada de ser introduzida dentro da difusão flutuante FD e um valor de saída correto pode ser obtido.

Embora o caso em que BPDs sejam usados como elementos par realizar a conversão fotoelétrica tenha sido descrito acima, a segunda forma de realização é também eficaz no caso em que os PDs que não estejam enterrados sejam usados.

O caso em que os sinais dos BPDs são lidos utilizando-se ADC e são adicionados foi descrito.

Alternativamente, o método de processar a carga elétrica em excesso OFC utilizando-se os transistores de transferência (TG) 112 e a difusão flutuante FD é também eficaz no caso em que sinais dos BPDs sejam simultaneamente lidos para a difusão flutuante FD e sejam adicionados.

3. Terceira Forma de Realização

Em seguida, uma terceira forma de realização da presente invenção será descrita.

A estrutura global de um sensor de imagem CMOS de acordo com a terceira forma de realização pode ser a estrutura ilustrada na Fig. 1, como na primeira forma de realização.

A estrutura de um circuito de pixel de acordo com a terceira forma de realização pode ser a estrutura ilustrada na Fig. 2, como na primeira forma de realização.

O arranjo do circuito de pixel de acordo com a terceira forma de realização pode ser o arranjo ilustrado na Fig. 3, como na primeira forma de realização.

As sensibilidades a até d dos BPDs Illa a llld, de acordo com a terceira forma de realização, são diferentes, como na primeira forma de realização.

O sinal de saída e a faixa dinâmica de um pixel de acordo com a terceira forma de realização são os mesmos que os da primeira forma de realização, como ilustrado na Fig. 4.

As Figs. 14A e 14B são diagramas descrevendo um trajeto de excesso da terceira forma de realização.

A Fig. 14A é uma vista de topo de um pixel de acordo com a

terceira forma de realização e a Fig. 14B é uma vista seccional do BPD 111, do transistor de transferência (TG) 112 e da difusão flutuante FD5 tomada ao longo da linha XIVB-XIYB ilustrada na Fig. 14A.

Também a Fig. 15 inclui diagramas descrevendo o trajeto de excesso da terceira forma de realização e ilustrando o potencial (‘p’) de elétrons ao longo da linha XIVB-XIVB ilustrada na Fig. 14A em duas situações: I - pixel que está saturado (com alta sensibilidade); e II - pixel que não está saturado (com baixa sensibilidade).

A Fig. 16 inclui diagramas descrevendo o trajeto de excesso da 15 terceira forma de realização e ilustrando o potencial ao longo da linha XVI- XVI ilustrada na Fig. 14B: I - quando a porta de transferência é desligada (BPD que está saturado); II - quando a porta de transferência é desligada (BPD que não está saturado); e III - quando a porta de transferência é ligada. O símbolo ‘f representa uma película isolante de porta.

A Fig. 16 ilustra o potencial embaixo da porta de transferência

do transistor de transferência (TG) 112.

Na terceira forma de realização, a carga elétrica em excesso OFC é descarregada através da interface de transistor do transistor de transferência 112, que serve como o trajeto de excesso OFP, para a difusão flutuante FD, como ilustrado nas Figs. 14A a 16.

Especificamente, o potencial de um canal do transistor de transferência 112 é reduzido.

Desta maneira, se a carga elétrica acumulada no BPD 111 exceder uma certa quantidade, a quantidade excedente é descarregada através do canal do transistor de transferência (TG) 112 para a difusão flutuante FD. Entretanto, quando a interface de transistor serve como trajeto de excesso OFP, a carga elétrica gerada no nível de superfície é introduzida dentro do BPD 111.

Sabe-se que a geração de carga elétrica no nível de superfície pode ser grandemente suprimida terminando-se o nível de defeito da interface de transistor utilizando-se hidrogênio H ou deutério D.

Entretanto, quando o processo de terminar é insuficiente ou quando H ou D terminado diminui, o nível de defeito é deixado. Como resultado, o ruído que ocorreu no nível de superfície é introduzido dentro de alguns dos BPDs 111.

Portanto, na terceira forma de realização, como ilustrado na Fig. 14(B) e Fig. 16, o BPD 111 é estendido subjacente à porta de transferência e o trajeto de excesso OFP é provido na direção vertical do BPD 111 para o canal.

Além disso, o potencial entre o BPD 111 e a interface de transistor é feito o mais elevado do trajeto de excesso OFP.

Provendo-se uma barreira entre a interface de transistor e o BPD 111 como acima, a carga elétrica gerada na interface de transistor é suprimida de ser introduzida dentro do BPD 111.

A barreira entre o BPD 111 e a interface de transistor é provida próximo da interface de transistor. Quando um potencial positivo é aplicado à linha de controle de transferência LTRG, o potencial da barreira muda grandemente. Portanto, não ocorre falha na ocasião da transferência. Também, com referência ao BPD 111 que não é saturado, aplicando-se um potencial negativo à linha de controle de transferência LTRG, a geração de carga elétrica na interface de transistor pode ser evitada.

Na terceira forma de realização, como ilustrado nas Figs. 14A a 16, o trajeto de excesso OFP é ligado aplicando-se um potencial positivo ou um potencial terra (p. ex., 0 V) à porta do transistor de transferência (TG) 112 conectado ao BPD saturado 111, com uma alta sensibilidade. A geração de elétrons pelo nível de superfície é suprimida aplicando-se um potencial negativo (p. ex., -1 V) à porta do transistor de transferência 112 conectado ao BPD 111 com uma baixa sensibilidade.

Desta maneira, embora ruído do nível de superfície possa ser introduzido dentro do BPD 111 com uma alta sensibilidade, ruído é dificilmente introduzido dentro do BPD 111 com uma baixa sensibilidade.

Portanto, qualquer que seja o ruído do nível de superfície que seja introduzido dentro do BPD 111 com uma alta sensibilidade, pode ser determinado comparando-se a saída do BPF 111 com uma elevada sensibilidade com uma saída do BPD 111 com uma baixa sensibilidade.

Por exemplo, presume-se que a relação de sensibilidade entre o BPD lllaeo BPD 11 Ib seja de a:b = 2:1 e os sinais lidos do BPD lllae do BPF Illb são indicados por Sa e Sb. Quando luz incidente que entra no BPD 11 Ia é a mesma que aquela que entra no BPD 11 lb, a relação entre Sa e Sb é como segue, levando-se em consideração o ruído:

2(Sb-Sb1/2-l)<Sa<2(Sb+Sb1/2+l) (1)

1 /0

Portanto, quando Sa > 2 (Sb+Sb + 1), é determinado que a carga elétrica do nível de superfície é introduzida. Em conseqüência, o valor de saída pode ser corrigido.

Realmente, em razão da quantidade de luz incidente que entra em cada BPD 111 não ser completamente igual e a quantidade de luz mudar por causa de um assunto fotográfico ou de o próprio dispositivo de captação mover-se, a relação entre Sa e Sb pode ser diferente da expressão (1). É portanto desejável prover-se alguma margem.

Por exemplo, quando cerca de 20% de margem é provida, se o

1 í")

valor de saída Sa tomar-se Sa > 2,4 (Sb + Sb " + 1) com respeito ao valor de saída Sb, o valor de saída Sa é corrigido. As partes (A) a (F) da Fig. 17 e as partes (A) a (F) da Fig. 18 são tabelas de regulação exemplares de acordo com a terceira forma de realização, onde:

-Ta representa o tempo de exposição de BPDa; Tb representa o tempo de exposição de BPDb; Tc representa o tempo de exposição de BPDc; e Td representa o tempo de exposição de BPDd;

- iia representa o reajuste FD para leitura do BPDa; iib representa o reajuste FD para leitura do BPDb; iic representa o reajuste FD para leitura do BPDc; e iid representa o reajuste FD para leitura do BPDd; e

As partes (A) a (B) da Fig. 17 ilustram um exemplo do caso em que as sensibilidades a a d dos BPDs lllaa Illd são mudas de acordo com o tempo de exposição.

Ao contrário, as partes (A) a (F) da Fig. 18 ilustra um exemplo do caso em que as sensibilidades de a a d dos BPDs lllaallld são mudadas provendo-se, por exemplo, filtros ND.

Os tempos de exposição dos BPDs Illa a Illd são tomados

iguais a T.

Nas Figs. 17 e 18, o caso em que os níveis das sensibilidades satisfazem a relação a>b>c>d é ilustrado.

No BPD 111a, BPD IllB e BPD 111c, as voltagens de porta dos transistores de transferência 112 são aumentadas após o reajuste, a fim de ligar o trajeto de excesso OFP. Ao contrário, no BPD llld, a voltagem aplicada à porta do transistor de transferência (TG) 112 é mantida em um baixo nível, mesmo após o reajuste, e o ruído do nível de superfície é evitado de ser introduzido dentro do BPD llld.

Nos períodos de leitura, as voltagens aplicadas às portas de

todos os transistores de transferência 112a a 112d (TRGa a TRGd) são mantidos em um baixo nível, desse modo desligando o trajeto de excesso OFP.

Desta maneira, a carga elétrica em excesso é evitada de ser introduzida dentro da difusão flutuante FD nos períodos de leitura.

Nos períodos de exposição, a linha de controle de reajuste LRST é mantida em um alto nível (H), desse modo ligando o transistor de reajuste 113. Por conseguinte, a voltagem de suprimento de força VDD é suprida à difusão flutuante FD.

Nos exemplos das Figs. 17 e 18, o trajeto de excesso OFP dos

transistores de transferência individuais 112a a 112d é ligado mesmo antes do reajuste dos BPDs individuais Illa a llld. Portanto, a carga elétrica em excesso OFC é descarregada para a difusão flutuante FD.

Isto evita que a carga elétrica em excesso OFC SEJA introduzida dentro dos BPDs lllaa llld, quando os BPDs lllaa llld são saturados antes de serem restabelecidos.

Por exemplo, quando o BPD Illb está saturado, a menos que a carga elétrica em excesso, gerada no BPD 11b, seja absorvida, a carga elétrica em excesso é introduzida dentro do BPD Illa em um período do reajuste do BPD 11 Ia para o reajuste do BPD 111b.

Como ilustrado nas Figs. 17 e 18, a carga elétrica em excesso OFC pode ser evitada de ser introduzida dentro dos BPDs lllaalld ligando- se o trajeto de excesso OFP nos períodos antes do reajuste dos BPDs individuais lllaallld. Como descrito acima, de acordo com a terceira forma de realização, as seguintes vantagens podem ser conseguidas no sensor de imagem CMOS, cuja faixa dinâmica é estendida adicionando-se saídas de múltiplos BPDs com diferentes sensibilidades.

De acordo com a terceira forma de realização, mesmo sob a

condição de que um BPD com uma alta sensibilidade seja saturado, um valor de saída correto pode ser obtido descarregando-se a carga elétrica em excesso do BPD para o suprimento de força.

Utilizando-se os transistores de transferência 112 e a difusão

flutuante FD como o trajeto de excesso OFP, a carga elétrica em excesso OFC pode ser apropriadamente processada sem aumentar a área.

Aplicando-se uma baixa voltagem à porta do transistor de transferência 112 conectado a um BPD com uma baixa sensibilidade, o ruído do nível de superfície da interface de transistor pode ser evitado de ser introduzido dentro do BPF e um correto valor de saída pode ser obtido.

Mesmo quando ruído do nível de superfície é introduzido dentro de um BPF com uma alta sensibilidade, uma correta saída pode ser obtida realizando-se uma correção utilizando-se o valor de saída lido de um BPD com uma baixa sensibilidade.

4. Quarta Fonna de Realização

Em seguida, uma quarta forma de realização da presente invenção será descrita.

A estrutura total de um sensor de imagem CMOS de acordo com a quarta forma de realização pode ser a estrutura ilustrada na Fig. 1, como na primeira à terceira formas de realização.

A estrutura de um circuito de pixel de acordo com a quarta forma de realização pode ser a estrutura ilustrada na Fig. 2, como nas primeira à terceira formas de realização.

As sensibilidades de a a d dos BPDs Illa a llld de acordo com a quarta forma de realização são diferentes, como na primeira forma de realização.

O sinal de saída e a faixa dinâmica de um pixel de acordo com a quarta forma de realização são os mesmos da primeira forma de realização, como ilustrado na Fig. 4.

Também na quarta forma de realização, a carga elétrica em excesso é gerada pelo BPD 111 com uma alta sensibilidade, como ilustrado na Fig. 5.

Um trajeto de excesso da quarta forma de realização é o mesmo que o da terceira forma de realização. Como ilustrado nas Figs. 14A a 16, a carga elétrica em excesso é descarregada através da interface de transistor do transistor de transferência 112, que serve como o trajeto de excesso, para a difusão flutuante FD.

Também o ponto em que uma saída do BPD 111 com uma alta sensibilidade pode ser corrigida utilizando-se uma saída do BPD 111 com uma baixa sensibilidade é o mesmo que o da terceira forma de realização.

Em um parte de cabeça de acordo com a quarta forma de realização, o BPD 111 com uma alta sensibilidade e o BPD 111 com uma baixa sensibilidade são dispostos próximos entre si.

A Fig. 19 é um diagrama ilustrando um exemplo de arranjo do circuito de pixel de acordo com a quarta forma de realização, no caso em que os quatro BPDs Illa a llld com diferentes sensibilidades são compartilhados por uma difusão flutuante FD.

A Fig. 19 ilustra o caso em que os níveis das sensibilidades dos BPDs lllaallld satisfazem a relação a>b>c>d.

Neste caso, o BPD Illa com o mais elevada sensibilidade é vertical e horizontalmente adjacente somente ao BPD Illc e ao BPD llld, porém não ao BPD 11IA e ao BPD 11 lb.

Com tal estrutura, a maior parte da carga elétrica em excesso gerada no BPD Illa ou no BPD Illb escoa para dentro do BPD adjacente

11 Ic ou BPD lllde dificilmente qualquer carga elétrica em excesso flui para dentro do BPD 11 Ia e do BPD 11 lb.

As partes (A) a (F) da Fig. 20 são tabelas de regulação exemplares de acordo com a quarta forma de realização onde:

- ia representa o reajuste BPDa; ib representa o reajuste BPDb;

ic representa o reajuste BPDc; e id representa o reajuste BPDd;

- iiia representa a transferência de BPDa para FD; iiib representa a transferência de BPDb para FD; iiic representa a transferência de

BPDc para FD; e iiid representa a transferência de BPDd para FD.

Na quarta forma de realização, as sensibilidades de a a d dos BPDs Illa a llld são mudadas de acordo com o tempo de exposição. A relação de sensibilidade entre os BPDs lllaa llldé determinada de acordo com o tempo de exposição: a:b:c:d = Ta:Tb:Tc:Td.

Nos BPD 111a, BPD Illb e BPD Illc as voltagens de porta dos transistores de transferência 112 são aumentadas após o reajuste, a fim de ligar o trajeto de excesso OFP.

Em um período de quando o BPD Illa é restabelecido até quando o BPD Illc é restabelecido, um potencial negativo (p. ex., -1 V) é aplicado à porta de transferência do BPD 111a.

Em um período de quando o BPD Illb é restabelecido a quanto o BPD Illc é restabelecido, um potencial negativo é aplicado à porta de transferência do BPD 111b. Desta maneira, o período em que a carga elétrica é gerada pela interface de transistor é reduzido e a introdução da carga elétrica dentro dos BPDs 111 é suprimida.

Uma vez que o trajeto de excesso está fechado no período e que a voltagem negativo é aplicada às portas de transferência do BPD lllae do BPD 11 lb, a carga elétrica em excesso flui para dentro dos BPD adjacente IllceBPD llld.

Observe-se que os períodos em que o potencial negativo é aplicado às portas de transferência do BPD Illa e do BPD Illb são anteriores ao reajuste do BPD 11Ic e do BPD llld.

Se a carga elétrica em excesso escoar para dentro do BPD

11 Ic e do BPD llld, toda a carga elétrica em excesso é descarregada para o suprimento de força pelo reajuste e a carga elétrica não é introduzida dentro de um sinal a ser obtido.

Ao mesmo tempo, um potencial positivo ou um potencial terra (Ο V) é aplicado às portas de transferência do BPD Illc e BPD llld em períodos anteriores ao reajuste do BPD 11Ic e do BPD llld. Assim, o trajeto de excesso é aberto.

Portanto, mesmo quando o BPD Illc e o BPD llld estão saturados, a carga elétrica em excesso é descarregada através da difusão flutuante FD para o suprimento de força.

Como descrito acima, de acordo com o arranjo e um método de acionamento do circuito de pixel da quarta forma de realização, além das vantagens da terceira forma de realização, a quantidade de carga elétrica gerada na interface de transistor e introduzida dentro de um BPD com uma alta sensibilidade é reduzida, desse modo obtendo-se um correto valor de saída.

5. Quinta Fonna de Realização

Em seguida, uma quinta forma de realização da presente invenção será descrita. A estrutura total de um sensor de imagem CMOS de acordo com a quinta forma de realização pode ser a estrutura ilustrada na Fig. 1, como na primeira forma de realização.

A estrutura de um circuito de pixel de acordo com a quinta forma de realização pode ser a estrutura ilustrada na Fig. 2, como na primeira forma de realização.

O arranjo do circuito de pixel de acordo com quinta forma de realização pode ser o arranjo ilustrado na Fig. 3, como na primeira forma de realização.

As sensibilidades de a a D dos BPDs Illa a llld de acordo com a quinta forma de realização são diferentes, como na primeira forma de realização.

O sinal de saída e a faixa dinâmica de um pixel de acordo com a quinta forma de realização são os mesmos que os da primeira forma de realização, como ilustrado na Fig. 4.

Na quinta forma de realização, a carga elétrica em excesso gerada no BPD 111 é ab sorvida por uma drenagem de excesso vertical (VOD).

As Figuras 21A e 2IB são diagramas descrevendo um trajeto de excesso da quinta forma de realização.

A Fig. 21A é uma vista de topo de um pixel de acordo com a quinta forma de realização e a Fig. 2IB é uma vista seccional do BPD 111, do transistor de transferência (TG) 112 e da difusão flutuante FD tomada ao longo da linha XXIB-XXIB ilustrada na Fig. 21 A.

Também a Fig. 22 inclui diagramas descrevendo o trajeto de excesso da quinta forma de realização e ilustrando o potencial (‘p’) de elétrons ao longo da linha XXIB-XXIB ilustrada na Fig. 21A em duas situações: I - pixel que está saturado (com alta sensibilidade); e II - pixel que não está saturado (com baixa sensibilidade). Como ilustrado nas Figs. 2IB e 22, na quinta forma de realização a carga elétrica em excesso OFC é descarregada para um substrato N utilizando-se um poço-P e para o substrato N como o trajeto de excesso OFP.

Especificamente, o potencial de uma voltagem de substrato VSUB é ajustada, de modo que, no poço-P circundando o BPD 111, uma parte que separa N+ do BPD 111 e do substrato N toma-se a mais baixa.

Desta maneira, se a carga elétrica acumulada no BPD 111 exceder uma certa quantidade, a quantidade excedente é descarregada através de VOD para o substrato N.

Ao contrário, quando o BPD 111 é usado sob uma condição que o BPD 111 não seja saturado, é desnecessário descarregar a carga elétrica em excesso do trajeto de excesso.

Em tal caso, o potencial da voltagem de substrato VSUB é ajustada de modo que o potencial de poço-P entre o BPD llleo substrato N tome-se mais elevado reduzindo-se uma voltagem aplicada ao substrato N. Desta maneira, o número de elétrons saturados no BPD 111 pode ser aumentado.

Como descrito acima, de acordo com a quinta forma de realização, as seguintes vantagens podem ser conseguidas no sensor de imagem CMOS, cuja faixa dinâmica é estendida adicionando-se saídas de múltiplos BPDs com diferentes sensibilidades.

De acordo com a quinta forma de realização, mesmo sob a condição de que um BPD com uma alta sensibilidade esteja saturado, um valor de saída correto pode ser obtido descarregando-se a carga elétrica em excesso do BPD para o suprimento de força.

Também mudando-se o potencial de poço-P que separa N+ de um BPD e o substrato N dependendo de se o BPD está saturado ou não, o número de elétrons saturados no BPD pode ser aumentado quando o BPD não está separado.

6. Sexta Forma de Realização

Em seguida, uma sexta forma de realização da presente invenção será descrita.

A estrutura total de um sensor de imagem CMOS de acordo com a sexta forma de realização pode ser a estrutura ilustrada na Fig. 1, como na primeira forma de realização.

A estrutura de um circuito de pixel de acordo com a sexta forma de realização pode ser a estrutura ilustrada na Fig. 2, como na primeira forma de realização.

A Fig. 23 é um diagrama ilustrando um exemplo de arranjo de um circuito de pixel de acordo com a sexta forma de realização.

No exemplo da Fig. 23, os BPDs Illa a llld são dispostos em um quadrado de 2 x 1 em cada pixel. A difusão flutuante FD é disposta no centro dos BPDs lllaa 111 d. O circuito de leitura de coluna 130 inclui um ADC provido em cada coluna.

Os BPDs lllaa llld têm diferentes sensibilidades de a a d. As sensibilidades dos BPDs lllaa llld podem ser mudadas, por exemplo, provendo-se filtros ND e mudando-se a quantidade de luz incidente ou mudando-se o tempo de exposição.

Os sinais detectados pelos BPDs lllaa llld são adicionados por um ADC em cada coluna e o sinal de soma é emitido. Uma drenagem de excesso horizontal (HOD), que descarrega carga elétrica em excesso, é conectada a cada BPD 111. A HOD é compartilhada pelos BPDs 111 adjacentes.

Na sexta forma de realização, a carga elétrica em excesso, gerada em cada BPD 111, é descarregada usando-se a drenagem de excesso horizontal (HOD) como um trajeto de excesso. As Figs. 24A e 24Β são diagramas descrevendo um trajeto de excesso da sexta forma de realização.

A Fig. 24A é uma vista de topo de um pixel de acordo com a sexta forma de realização e a Fig. 24B é uma vista seccional do BPD 111, do transistor de transferência (TG) 112 e da difusão flutuante FD, tomada ao longo da linha XXTVB-XXIVB ilustrada na Fig. 24A.

Também a Fig. 25 é um diagrama descrevendo o trajeto de excesso da sexta forma de realização e ilustrando o potencial de elétrons ao longo da linha XXIVB-XXIVB ilustrada na Fig. 24A.

Um método de descarregar carga elétrica em excesso em um pixel de acordo com a sexta forma de realização será descrito com referência à Fig. 25.

No poço-P circundando o BPD 111, o potencial de uma parte que separa N+ do BPD Ille N+ do HOD é o mais baixo.

Desta maneira, se a carga elétrica acumulada no BPD 111 exceder uma certa quantidade, a quantidade excedente é descarregada através da HOD para o substrato N.

Como descrito acima, de acordo com a sexta forma de realização, as seguintes vantagens podem ser conseguidas no sensor de imagem CMOS, cuja faixa dinâmica é estendida adicionando-se saídas de múltiplos BPDs com diferentes sensibilidades.

Isto é, de acordo com a sexta forma de realização, mesmo sob a condição de que um BPD com uma alta sensibilidade esteja saturado, um valor de saída correto pode ser obtido descarregando-se carga elétrica em excesso do BPD através da drenagem de excesso horizontal (HOD) para o suprimento de força.

7. Sétima Forma de Realização

Em seguida, será descrita uma sétima forma de realização da presente invenção. A estrutura total de um sensor de imagem CMOS de acordo com a sétima forma de realização pode ser a estrutura ilustrada na Fig. 1, como na primeira forma de realização.

A Fig. 26 é um diagrama ilustrando um exemplo de um circuito de pixel do sensor de imagem CMOS de acordo com a sétima forma de realização.

Um circuito de pixel IlOB de acordo com a sétima forma de realização inclui, além da estrutura do circuito de pixel 11OA da primeira forma de realização, transistores de excesso 116a a 116d (OFGa a OFGd) para processar carga elétrica em excesso, gerada nos BPDs lllaalll d.

Os BPDs lllaallld são conectados à linha de suprimento de força LVDD via os transistores de excesso 116a a 116d (OFGa a OFGd), respectivamente. Um certo potencial Vref é aplicado às portas dos transistores de excesso 116a a 116d (OFGa a OFGd).

A Fig. 27 é um diagrama ilustrando um exemplo de arranjo do circuito de pixel de acordo com a sétima forma de realização.

No exemplo da Fig. 27, os BPDs Illa a llld são dispostos em um quadrado de 2 x 1 em cada pixel. A difusão flutuante FD é disposta no centro dos BPDs lllaa llld. O circuito de leitura de coluna 130 inclui um ADC provido em cada coluna.

Os BPDs lllaa llld têm diferentes sensibilidades de a a d. As sensibilidades dos BPDs lllaa llld podem ser mudadas, por exemplo, provendo-se filtros ND e mudando-se a quantidade de luz incidente ou mudando-se o tempo de exposição. Os sinais detectados pelos BPDs Illa a llld são adicionados por um ADC em cada coluna e o sinal de soma é emitido.

Os transistores de excesso 116a a 116 d (OFGa a OFGd) são providos de acordo com os BPDs lllaa llld, respectivamente. Cada um dos transistores de excesso 116a a 116d (OFGa a OFGd) compartilha uma drenagem de excesso horizontal (HOD) que descarrega carga elétrica em excesso com os BPDs adjacentes 111.

Na sétima forma de realização, a carga elétrica em excesso gerada em cada BPD 111 é descarregada utilizando-se a drenagem de excesso horizontal (HOD).

As Figs. 28A e 28B são diagramas descrevendo um trajeto de excesso da sétima forma de realização.

A Fig. 28A é uma vista de topo de um pixel de acordo com a sétima forma de realização e a Fig. 28B é uma vista seccional do BPD 111, do transistor de transferência (TG) 112 e da difusão flutuante FD tomada ao longo da linha XXVIIIB-XXVIIIB ilustrada na Fig. 28A.

Também a Fig. 29 inclui diagramas descrevendo o trajeto de excesso da sétima forma de realização e ilustrando o potencial (‘p’) dos elétrons ao longo da linha XXVIIIB-XVIIIB ilustrada na Fig. 28A em duas situações: I - pixel que está saturado (com alta sensibilidade); e II - pixel que não está saturado (com baixa sensibilidade).

Como ilustrado nas Figs. 28A, 28B e 29, na sétima forma de realização a carga elétrica em excesso OFC é descarregada utilizando a porta de excesso (OFG) e a drenagem de excesso horizontal (HOD) como o trajeto de excesso OFP.

Um método de descarregar carga elétrica em excesso em um pixel de acordo com a sétima forma de realização será descrita com referência à Fig. 29.

Quando um BPD 111 com uma alta sensibilidade é saturado, o potencial Vref aplicado ao elétrodo porta da porta de excesso (OFG) é ajustado como segue.

Isto é, o potencial Vref é ajustado de modo que o potencial de um canal do transistor de excesso 116 (OFG) torne-se menor do que aquela de um canal do transistor de transferência (TG) 112 ou poço-P (não ilustrado). Desta maneira, se um potencial que é de um certo valor ou maior for acumulado no BPD 111, a carga elétrica extravasando em excesso é descarregada através do transistor de excesso 116 (OFG) para a drenagem de excesso (HOD).

Ao contrário, sob a condição de que nenhum dos BPDs 111 seja saturado, o potencial da linha de controle de transferência LTRG pode ser ajustada de modo que os potenciais dos canais das portas dos transistores de excesso 116 (OFG) tomem-se mais elevados.

Desta maneira, o número de elétrons saturados nos BPDs 111 pode ser aumentado.

Como descrito acima, de acordo com a sétima forma de realização, as seguintes vantagens podem ser conseguidas no sensor de imagem CMOS, cuja faixa dinâmica é estendida pela adição de saídas de múltiplos BPDs com diferentes sensibilidades.

De acordo com a sétima forma de realização, mesmo sob a condição de que um BPD com uma alta sensibilidade seja saturado, um valor de saída correto pode ser obtido descarregando-se a carga elétrica em excesso do BPD através da drenagem de excesso horizontal (HOD) para o suprimento de força.

Também mudando-se o potencial de um canal da porta de excesso de um BPD, dependendo de se o BPD é saturado ou não, o número de elétrons saturados no BPD pode ser aumentado quando o BPF não está saturado.

Como descrito acima, de acordo com as primeira à sétima formas de realização da presente invenção, as seguintes vantagens podem ser conseguidas nos sensores de imagem CMOS, cujas faixas dinâmicas são estendidas pela adição de saídas de múltiplos BPDs com diferentes sensibilidades.

De acordo com as primeira e segunda formas de realização, sob a condição de que um BPD com uma alta sensibilidade esteja saturado, um valor de saída correto pode ser obtido descarregando-se a carga elétrica em excesso do BPD para o suprimento de força.

Utilizando-se os transistores de transferência e a difusão flutuante FD como o trajeto de excesso, a carga elétrica em excesso pode ser apropriadamente processada sem aumentar a área.

Separando-se o trajeto de excesso da interface de transistor, pode ser evitada a introdução de ruído devido ao nível da superfície.

Lendo-se sinais dos BPDs em ordem descendente de sensibilidade, a carga elétrica em excesso pode ser evitada de ser introduzida dentro da difusão flutuante FD e um valor de saída correto pode ser obtido.

De acordo com a terceira forma de realização, mesmo sob a condição de que um BPD com uma alta sensibilidade esteja saturado, um valor de saída correto pode ser obtido descarregando-se a carga elétrica em excesso do BPD para o suprimento de força.

Utilizando-se os transistores de transferência e a difusão flutuante FD como o trajeto de excesso, a carga elétrica em excesso pode ser apropriadamente processada sem reduzir o tamanho dos BPDs ou o número de pixéis ou sem aumentar a área de chip.

Aplicando-se uma baixa voltagem à porta do transistor de transferência conectado a um BPD com uma baixa sensibilidade, o ruído do nível de superfície da interface de transistor pode ser evitado de ser introduzido dentro do BPD e um valor de saída correto pode ser obtido.

Mesmo quando ruído do nível de superfície é introduzido em um BPD com uma alta sensibilidade, uma correta saída pode ser obtida realizando-se uma correção utilizando-se o valor de saída lido de um BPD com uma baixa sensibilidade.

De acordo com o arranjo e o método de impulsão do circuito de pixel da quarta forma de realização, além das vantagens da terceira forma de realização, a quantidade de carga elétrica gerada na interface de transistor e introduzida dentro de um BPD com uma alta sensibilidade é reduzida, desse modo obtendo-se um valor de saída correto.

Também mudando-se o potencial do poço-P que separa N+ de um BPD e o substrato N, dependendo de se o BPD está saturado ou não, o número de elétrons saturados no BPD pode ser aumentado quando o BPD não está saturado.

De acordo com a sexta forma de realização, mesmo sob a condição de que um BPD com uma alta sensibilidade esteja saturado, um valor de saída correto pode ser obtido descarregando-se a carga elétrica em excesso do BPD através da drenagem de excesso horizontal (HOD) para o suprimento de força.

De acordo com a sétima forma de realização, mesmo sob a condição de que um BPD com uma alta sensibilidade esteja saturado, um valor de saída correto pode ser obtido descarregando-se a carga elétrica em excesso do BPD através da drenagem de excesso horizontal (HOD) para o suprimento de força.

Também mudando-se o potencial de um canal da porta de excesso de um BPD dependendo de seu o BPD está saturado ou não, o número de elétrons saturados no BPD pode ser aumentado quando o BPD não está saturado.

Os sensores de imagem CMOS de acordo com as formas de realização não são particularmente limitados. Por exemplo, os sensores de imagem CMOS podem ser configurados como sensores de imagem CMOS incluindo, por exemplo, ADCs em paralelo de coluna. 8. Oitava Forma de Realização

A Fig. 30 é um diagrama em bloco ilustrando um exemplo de estrutura de um dispositivo de captação de imagem de estado sólido (sensor de imagem CMOS) incluindo ADCs em paralelo de coluna de acordo com uma oitava forma de realização.

Como ilustrado na Fig. 30, um dispositivo de captação de imagem de estado sólido 300 inclui uma seção de formação de pixel 310 servindo como uma unidade de captação de imagem, um circuito de seleção de linha 320 servindo como uma unidade impulsora de pixel, um circuito de varredura de transferência horizontal 330 e um circuito de controle de regulação 340.

O dispositivo de captação de imagem de estado sólido 300 inclui ainda um grupo ADC 350, um conversor de digital-para-analógico (a seguir abreviado como “DAC”) 360, um circuito amplificador (S/A) 370 e um circuito e processamento de sinal 380.

A seção de formação de pixel 310 é configurada arranjando-se

os pixéis, tais como aqueles ilustrados na Fig. 2, cada um incluindo um fotodiodo e um amplificador intrapixel, em uma matriz.

Também no dispositivo de captação de imagem de estado sólido 300, os seguintes circuitos são dispostos como circuitos de controle para seqüencialmente Ier os sinais da seção de formação de pixel 310.

Isto é, no dispositivo de captação de imagem de estado sólido 300, o circuito de controle de regulação 340, que gera um sincronismo interno, o circuito de seleção de linha 320, que controla os endereços de linha e varredura de linha, e o circuito de varredura de transferência horizontal 330, 25 que controla os endereços de coluna e a varredura de coluna, são dispostos como circuitos de controle.

O grupo ADC 350 inclui ADCs em paralelo de coluna, cada um incluindo um comparador 351, um contador 352 e um engate 353.

O comparador 351 compara uma voltagem de referência Vslop, que é uma forma de onda em rampa (RAMP), que é obtida mudando- se uma voltagem de referência gerada pelo DAC 360 para ser uma voltagem escalonada, com um sinal analógico obtido para cada linha de linha de pixéis através das linhas de sinal de coluna.

O contador 352 conta um tempo de comparação do

comparador 351.

O grupo ADC 350 tem uma função de conversão de sinal digital de n-bits e inclui blocos ADC em paralelo de coluna, dispostos nas linhas de sinal verticais individuais (linhas de coluna).

Uma saída de cada engate 353 é conectada a uma linha de

transferência horizontal 390 com, por exemplo, uma largura de 2n-bits.

Também, circuitos amplificadores 2N (S/A) 370 e circuitos de processamento de sinal 380, cujo número corresponde à linha de transferência horizontal 390, são arranjados.

No grupo ADC 350, um sinal analógico, lido para uma linha

de sinal vertical (potencial Vs 1), é comparado com uma voltagem de referência Vslop (forma de onda inclinada que muda linearmente em um certo gradiente) utilizando-se o comparador 351 disposto em cada coluna.

Nesta ocasião, o contador 352, disposto em cada coluna, como no comparador 351, está operando. Uma vez que o potencial Vslop com uma forma de onda em rampa e o valor do contador mudam com uma correspondência de um-para-um, o potencial da linha de sinal vertical (sinal analógico) Vsl é convertido em um sinal digital.

Uma mudança da voltagem de referência Vslop corresponde à conversão de uma mudança de voltagem em uma mudança no tempo. Esse tempo é contado utilizando-se um certo ciclo (relógio), desse modo obtendo- se um sinal digital.

Quando o sinal elétrico analógico Vsl e a voltagem de referência Vslop intersectam-se, a saída do comparador 351 é invertida e o relógio de entrada do contador 352 é parado. Portanto, a conversão AD é completada.

Após o período de conversão AD precedente estar completado, o circuito de varredura de transferência horizontal 330 introduz dados mantidos no engate 353 para o circuito e processamento de sinal 380, via a linha de transferência horizontal 390 e do circuito amplificador (S/A) 370, desse modo gerando uma imagem bidimensional.

Desta maneira, o processamento de saída em paralelo-coluna é

realizado.

O dispositivo de captação de imagem de estado sólido com as vantagens precedentes pode ser aplicado como um dispositivo de captação de imagem de uma câmera digital ou uma câmera de vídeo.

9. Nona Forma de Realização

A Fig. 31 é um diagrama ilustrando um exemplo da configuração de um sistema de câmeras a que é aplicado um dispositivo de captação de imagem de estado sólido, de acordo com uma forma de realização da presente invenção.

Um sistema de câmera 400 inclui, como ilustrado na Fig. 31, um dispositivo de captação de imagem 410 a que é aplicável o sensor de imagem CMOS (dispositivo de captação de imagem de estado sólido) 100 ou 300, de acordo com uma forma de realização da presente invenção.

O sistema de câmera 400 inclui ainda um sistema óptico que dirige a luz incidente para uma região de pixel do dispositivo de captação de imagem 410 (que forma uma imagem de um assunto fotográfico), tal como uma lente 420, que forma uma imagem da luz incidente (luz de imagem) em uma face de captação de imagem.

O sistema de câmera 400 também inclui um circuito impulsor (DRV) 430 que aciona o dispositivo de captação de imagem 410, e um circuito e processamento de sinal (PRC) 440, que processa um sinal de saída do dispositivo de captação de imagem 410.

O circuito de acionamento 430 inclui um gerador de regulação (não ilustrado nos desenhos), que gera vários sinais de sincronização, incluindo um pulso de partida que aciona os circuitos do dispositivo de 5 captação de imagem 410 e um pulso de sincronização. O circuito de acionamento 430 aciona o dispositivo de captação de imagem 410 utilizando um determinado sinal de sincronização.

Também o circuito e processamento de sinal 440 aplica determinado processamento de sinal a um sinal de saída do dispositivo de captação de imagem 410.

Um sinal de imagem processado no circuito e processamento de sinal 440 é gravado em um meio de gravação, tal como uma memória. Uma cópia impressa da infomiação de imagem gravada no meio de gravação é gerada utilizando-se uma impressora ou similar. Também o sinal de imagem processado 15 no circuito e processamento de sinal 440 é exibido como uma imagem móvel em um monitor, incluindo um display de cristal líquido ou similar.

Como descrito acima, em um de aparelho de captação de imagem, tal como uma câmera estática digital, podem ser conseguidos um consumo de baixa energia e câmera altamente precisa, incluindo-se o dispositivo de captação de imagem acima descrito 100 ou 300 como o dispositivo de captação de imagem 410.

O presente pedido contém assunto relacionado com aquele descrito no Pedido de Patente Prioritário Japonês JP 2009-027895, depositado no Escritório de Patente Japonês em 9 de fevereiro de 2009, cujo inteiro conteúdo é por este meio incorporado por referência.

Deve ser entendido por aqueles hábeis na técnica que várias modificações, combinações, subcombinações e alterações podem ocorrer, dependendo das exigências do projeto e outros fatores, na medida em que eles se situem dentro do escopo das reivindicações anexas ou de seus equivalentes.

Claims

1. Dispositivo de captação de imagem de estado sólido, caracterizado pelo fato de compreender: uma unidade de pixel, em que uma pluralidade de elementos de conversão fotoelétricos, tendo diferentes sensibilidades, é disposta; e uma unidade de leitura de pixel, configurada para Ier e adicionar sinais de saída da pluralidade de elementos de conversão fotoelétricos da unidade de pixel e para obter um sinal de saída aparentemente de um pixel, em que a unidade de pixel inclui uma unidade absorvedora, configurada para absorver carga elétrica em excesso de um elemento de conversão fotoelétrico com uma alta sensibilidade.

2. Dispositivo de captação de imagem de estado sólido de acordo com a reivindicação 1, caracterizado pelo fato de a unidade de pixel incluir uma difusão flutuante, configurada para amplificar a carga elétrica transferida da pluralidade de elementos de conversão fotoelétricos e emitir a carga elétrica amplificada, e em que a unidade absorvedora inclui um trajeto de excesso configurado para descarregar carga elétrica em excesso da pluralidade de elementos de conversão fotoelétricos para a difusão flutuante.

3. Dispositivo de captação de imagem de estado sólido de acordo com a reivindicação 2, caracterizado pelo fato de, em um período de exposição, uma voltagem de suprimento de força ser suprida à difusão flutuante e a carga elétrica em excesso, que foi descarregada para a difusão flutuante, escoar para dentro de um suprimento de força.

4. Dispositivo de captação de imagem de estado sólido de acordo com a reivindicação 2 ou 3, caracterizado pelo fato de a unidade de leitura de pixel Ier os sinais da pluralidade de elementos de conversão fotoelétricos em uma ordem descendente de sensibilidade.

5. Dispositivo de captação de imagem de estado sólido de acordo com qualquer uma das reivindicações 2 a 4, caracterizado pelo fato de a unidade de pixel incluir transistores de transferência, cada transistor de transferência sendo configurado para seletivamente transferir carga elétrica de um correspondente da pluralidade de elementos de conversão fotoelétricos para a difusão flutuante e em que o trajeto de excesso é formado nos transistores de transferência.

6. Dispositivo de captação de imagem de estado sólido de acordo com a reivindicação 5, caracterizado pelo fato de o trajeto de excesso ser formado em um local mais profundo do que uma interface de transistor de cada um dos transistores de transferência.

7. Dispositivo de captação de imagem de estado sólido de acordo com a reivindicação 6, caracterizado pelo fato de um potencial entre cada um da pluralidade de elementos de conversão fotoelétricos e da interface de transferência de um correspondente dos transistores de transferência ser o mais elevado dentro do trajeto de excesso.

8. Dispositivo de captação de imagem de estado sólido de acordo com qualquer uma das reivindicações 5 a 7, caracterizado pelo fato de a unidade de leitura de pixel controlar a ligação/desligamento do trajeto de excesso controlando as voltagens de porta dos transistores de transferência.

9. Dispositivo de captação de imagem de estado sólido de acordo com a reivindicação 8, caracterizado pelo fato de o trajeto de excesso ser ligado somente em um elemento de conversão fotoelétrico, onde a carga elétrica é gerada.

10. Dispositivo de captação de imagem de estado sólido de acordo com qualquer uma das reivindicações 1 a 9, caracterizado pelo fato de a unidade de absorção descarregar carga elétrica em excesso gerada em cada um da pluralidade de elementos de conversão fotoelétricos, utilizando-se uma drenagem de excesso como um trajeto de excesso.

11. Dispositivo de captação de imagem de estado sólido de acordo com qualquer uma das reivindicações 1 a 9, caracterizado pelo fato a unidade absorvente descarregar carga elétrica em excesso gerada em cada um da pluralidade de elementos de conversão fotoelétricos pela utilização de um transistor de excesso e uma drenagem de excesso como um trajeto de excesso.

12. Sistema de câmera, caracterizado pelo fato de compreender: um dispositivo de captação de imagem de estado sólido; um sistema óptico configurado para formar uma imagem de um assunto fotográfico no dispositivo de captação de imagem de estado sólido; e um circuito de processamento de sinal, configurado para processar um sinal de imagem de saída do dispositivo de captação de imagem de estado sólido, em que o dispositivo de captação de imagem de estado sólido inclui uma unidade de pixel, em que uma pluralidade de elementos de conversão fotoelétricos, tendo diferentes sensibilidades, é disposta, e uma unidade de leitura de pixel, configurada para Ier e adicionar sinais de saída da pluralidade de elementos de conversão fotoelétricos da unidade de pixel e para obter um sinal de saída aparentemente de um pixel, e em que a unidade de pixel inclui uma unidade absorvedora, configurada para absorver carga elétrica em excesso de um elemento de conversão fotoelétrico com uma alta sensibilidade.