NL8500434A - Geintegreerde geheugenschakeling met blokselektie. - Google Patents

Description

’ · » PHN 11.290 '1 .

N.V. Philips' Gloeilampenfabrieken te Eindhoven.

Geïntegreerde geheugenschakeling net blokselektie.

• De uitvinding heeft betrekking op een geïntegreerde geheugenschakeling, die is opgedeeld in een aantal geheugenblokken net elk in rijen en kolommen gerangschikte geheugencellen, waarbij de in een kolom gerangschikte geheugencellen op een kolomselektielijn zijn 5 aangesloten, de in een rij gerangschikte geheugencellen op een rijselek-tielijn zijn aangesloten en in een geheugenblok een rij geheugencellen activeerbaar is via een logische rijselektiepoort, waaraan een rij-selektiesignaal en een blokselektiesignaal RS en BS wordt tcegevoerd.

Een dergelijke geheugenschakeling is bekend uit ISSCC, Digest 10 of technical papers, Februari 1983 bladzijden 58-9. In deze schakeling wordt het blokselektiesignaal BS en het rijselektiesignaal RS aan een EN-poort toegevoerd voor het kiezen van een rij geheugencellen in een geheugenblok. In de praktijk bestaat een EN-poort uit een inverterende EN-poort, waarvan de uitgang op een inverterende versterker 15 is aangesloten zodat de schakeling groot (6 trans istoren) en traag is (tengevolge 2 poortvertragingen). Een verdere mogelijkheid is het selekteren van een rij in een geheugenblok met behulp van1 een inverterende OF-poort die dan de geïnverteerde blokselektie- en rijselektiesignalen BS en RS dient te ontvangen. Deze oplossing leidt in het geval dat 20 ODS-tr ans is toren worden toegepast-echter eveneens tot een grote trage blokselektieschakeling, cmdat de PMDS—transistoren zeer breed moeten worden gemaakt cm eenzelfde (als bij de EN-poort) strocmvoorzienings-capaciteit te realiseren, waardoor de ingangscapaciteiten groot zijn.

De OF-poort schakelt wel snel, maar.het vraagt meer tijd om deze ingangs-25 capaciteiten op te laden. In bijvoorbeeld een 256 k-geheugen dient het blokselektiesignaal BS 256 (of 512, 1024 naargelang de geheugenorganisa-tie) blokse lekt ie schakelingen parallel aan te sturen.

Een geïntegreerde geheugenschakeling volgens de uitvinding heeft tot kenmerk, dat de logische rij selektiepoort twee in serie 30 geschakelde transistoren bevat, waarvan van een eerste transistor een eerste hoofdelektrode het blokselektiesignaal BS ontvangt en een tweede hoofdelektrode zowel met een rijselektielijn als'net een BAD Van transistor is verbonden, waarvan de

P ς Π Ω L 7 A

PHN 11.290 2 tweede hcofdelektrode roet massa is verbonden en de stuurelektrode het geïnverteerde blokselektiesignaal BS ontvangt.

Een voorkeursuitvoeringsvorm"van een geïntegreerde statische geheugenschakeling met CMOS transistoren volgens de uitvinding heeft 5 tot kenmerk, dat in een derde transistor is voorzien, waarvan de hoofdelektroden met die van de tweede transistor zijn verbonden, waarbij de eerste transistor van het P-MOS type en de tweede en derde, transistor van het N-MDS type zijn, waarbij aan de stuurelektrode van de eerste en de tweede transistor het geïnverteerde blokselektiesignaal BS 10 wordt tqegevoerd en aan de stuurelektrode van de derde transistor het geïnverteerd rijselektiesignaal RS wordt toegevoerd. .Een dergelijke geheugenschakeling heeft het voordeel, dat indien in hetzelfde geheugen-blok een andere rij wordt gekozen, het niet meer nodig is om de voorgaand aekozen rijselektielijn via dé met het geïnverteerde blokselektiesignaal 15 BS gestuurde tweede transistor te ontladen, hetgeen betekent dat het geheugen sneller informatie kan opnemen' en kan afgeven. Het gebruik van CMOS transistoren (PMQS en NMOS transistoren) heeft het op zich tekende voordeel, dat de geheugenschakeling een zeer lage energiedissipatie heeft.

20 De uitvinding zal hierna werden toegelicht aan de hand van in een tekening weergegeven voorbeelden, in welke tekening : / figuur 1 een geheugenschakeling met blokselektie volgens de uitvinding weergeeft, figuur 2-een detail van een geheugenblok volgens figuur 2 toont, 25 en figuur 3 een poortschakeling voor het geheugenblok uit figuur 2 toont.

In figuur 1 is een geheugenschakeling 10 weergegeven, waarvan het geheugendeel in acht geheugenblokken ]_ tot en met _8 is opgedeeld.

30 Elk geheugenblok bevat in rijen en kolommen gerangschikte geheugencellen, die net een kolomadres CA en een rij adres RA worden· geselecteerd.

Het rij adres wordt aan een rijdecoderschakeling JJ_ toegevoerd en een eerste deel van hét kolomadres CA wordt aan kolamadresschakelingen 12a en 12b toegeveerd. Het verdere deel van het kolomadres CA wordt verder 35 aan een blokselektieschakeling 13 toegevoerd, waarbij een geheugencel in een geheugenblok met het adres CA en RA selekteerbaar is zoals verderop zal worden toegelicht. Zoals in figuur 1 zichtbaar wordt een geselekteerd met behulp van de rij- en kolomdeccderschakelingen - « A « m « PHN 11.290 3 ‘ 11, 12a en 12b maar tevens met de blokselektiéschakeling 13, die daarvoor aan de respectievelijke geheugenblokken 1 tot en net 8 respek-tievelijk de blokselektiesignalert -BS1, BS1 tot en met BS8, BS8 toevoert. De zin van een dergelijke adressering in een geheugenschakéling 5 zal aan de hand van figuur 2 worden toegelicht.

In figuur 2 is een detail van de geheugenschakeling in figuur 1 weergegeven. De geheugenblokken 2 tot en met _8 zijn weergegeven, daarbij zijn in elk geheugenblok de rijen en kolomen geheugen-cellen weergegeven. Inblok 1 is rij 1 van de geheugencellen aangeduid 10 met 1c1. De eerste cel van deze rij is genummerd 1cT1 de tweède cel is genummerd 1c12 enzovoorts. Eenzelfde codering is toegepast voor de cellen en rijen in de verdere geheugenblokken. Een geheugencel in een blok wordt als volgt geselekteerd : via- de kolomlijnen CAI of CA2 of ... CAn wordt in elk blok één kolom 15 aangestuurd. De lijnen CA1 in elk blok kunnen door dezelfde schakeling worden aangestuurd maar kunnen ook door een aparte buffer worden aangestuurd. De keuze van een rij geheugencellen in een blok geschiedt met behulp van de selektiepoort P, die daarvoor een rijselektiesignaal via.de lijn XS1 of XS2 of ... XSm krijgt toegevoerd. De selektiepoort 20 P in het geheugenblok j (1 j 8) en in rij i van het geheugenblok j wordt met Pji aangeduid. Verder wordt aan de poortschakeling het blokselektiesignaal BSj en bet geïnverteerde blokselektiesignaal BSj toegevoerd. Doordat het rijselektiesignaal XSi niet alle geheugencellen van alle rijen iC1, iC2, ... iCn (1^i^ n) behoeft aan te sturen maar 25 slechts een aantal (8) selektiepoorten P wordt een wezenlijk snellere aansturing van een rij in een blok gerealiseerd. Daar nu een groot aantal van deze logische selektiepoorten P in het geheugen voorkomen, namelijk één per rij per geheugenblok niet (al) te groot, in oppervlakte zijn. Volgens de stand van de techniek worden voor deze poorten 30 EN-poorten gebruikt, die bij CMOS—transistoren met zes transistoren worden uitgevoerd. Deze poortschakeling vereist een groot integratie-oppervlak. De NOR-poort in figuur 2 vraagt een veel geringer oppervlak en heeft een veel geringer aantal transistoren, zoals in figuur 3 wordt getoond.. De in figuur 3 weergegeven rij selektiepoort Pji bevat twee in serie 35 geschakelde transistoren 31 en 32, waarbij aan “transistor 32 een verdere transistor 33 parallel is geschakeld. De transistoren 32 en 33 zijn N-kanaal jyDS—transistoren en transistor 31 is een P-kanaal MOS transistor.

BAD ÖfflGlR/atuurelektroden van de transistoren 31 en 32 wordt het rijselektie-ft C Λ Λ / 7 / PHN 11.290 . 4 signaal XSi toegevoerd en aan de stuurelektrode van transistor 33 wordt het blokselektiesignaal BSj toegevoerd. Hst is duidelijk *dat de rijselektielijn Lji, die in een blok j“rij i activeert,een hoog signaal voert indien het signaal BSj hoog is en het signaal XSi laag is.

5 het signaal op de selektielijn Lji is laag indien of het signaal BSj hoog is of het rijselektiesignaal XSi hoog is. Bij de getoonde uitveeringsvorm van de pcortselektieschakeling Pji heeft transistor 31 een kanaalbreedte van 8 micrometer, transistor 32 een kanaalbreedte van 4 mier one ter en transistor 33 heeft een kanaalbreedte van 2 micro-10 meter. Duidelijk is nu dat een dergelijke kleine poortschakeling een lage capacitieve belasting voor de stuurlijnen BSj, BSj en XSi vormen, en derhalve zullen deze poortschakelingen slechts een kleine delay veroorzaken hetgeen van voordeel is.

Opgemerkt dient te wórden, dat transistor 32 op zich overbodig 15 is, indien na elke selektie van een geheugencel en vóór een volgende selektie van een geheugencel in een andere rij in hetzelfde blok het blokselektiesignaal BSj even "laag" wordt gemaakt, vaardoor de rijselektie-. lijn Lji wordt ontladen. Hoewel door deze maatregel de selektiepoort Pji nog enigszins wordt verkleind, wordt door het noodzakelijkerwijs "laag" 20 maken van het blokselektiesignaal BSj (BSj is "hoog") de werking van het geheugen vertraagd, hetgeen ongewenst is.

Verder dient er opgemerkt te worden, dat ofschoon in het voorgaande slechts een opdeling in de richting van de rijen is beschreven (elke rijselektielijn is in feite’vervangen-door een aantal rijselektielijnen 25 in de verscheidene blokken) een zelfde verdeling gemaakt zou kunnen worden in kolem-r ichting. Hierbij zouden dan dezelfde se lekt iepoor ten kunnen worden gebruikt.

Het opdelen van een geheugen in geheugenblokken met blokselektie {in rij- en/of in kolonrrichting) is vooral van voordeel voor geheugens 30 van 128 kbit of groter (256 kb etc.) 35

BAD ORIGINAL

Claims (7)

1. Geïntegreerde geheugenschakeling, die is opgedeeld in een aantal geheugenblokken met elk in rijen en kolommen gerangschikte ge-heugencellen, waarbij de in een^kolom gerangschikte geheugencellen op een kolcmselektielijn zijn aangesloten, de in een rij gerang- s schikte geheugencellen op een rijselektielijn zijn aangesloten en in een geheugenblok een rij geheugencellen activeerbaar is via een logische rijselektiepoort, waaraan een rijselektiesignaal en een blok-selektiesignaal RS en BS wordt toegevoerd, met het kenmerk, dat de logische rijselektiepoort twee in serie geschakelde transistoren bevat, 10 waarvan van een eerste transistor een eerste hoofdelektrode het blok-selekties ignaal BS ontvangt en. een tweede hoofdelektrode zowel met een rijselektielijn als met een eerste hoofdelektrode van de tweede transistor is verbonden, waarvan de tweede hoofdelektrode met massa is verbonden en de stuurelekturode het geïnverteerde blokselektiesignaal BS 15 ontvangt.

2. Geheugenschakeling volgens conclusie 1, met het kenmerk, dat de transistoren van het N-MOS type veldeffecttransistoren zijn, waarbij de eerste transistor het rijselektiesignaal RS op diens stuur-elektrode ontvangt.

3. Geheugenschakeling volgens conclusie 1, met het kenmerk, dat de tweede transistor een N-MOS type.en dat de eerste transistor een P-MOS veldeffecttransistor is, die op diens stuurelëktrode het geïnverteerde rijselektiesignaal RS ontvangt.

4. Geheugenschakeling volgens conclusie 3, met het kenmerk, 25 dat de logische poortschakeling een verdere N-MOS type veldeffecttransistor bevat, waarvan de hoofdelektroden met die van de tweede transistor zijn verbonden en waarvan de stuurelektrcde het geïnverteerde rijselektiesignaal RS ontvangt.

5. Geheugenschakeling volgens conclusie 1, met het kenmerk, dat 3Q in een derde transistor is voorzien, waarvan de hoofdelektroden met die van de tweede transistor zijn verbonden, waarbij, de eerste transistor van het P-MOS type en de tweede en derde transistor van het N-MOS type zijn, waarbij aan de stuurelektrcde van de eerste en de tweede transistor het geïnverteerde blokselektiesignaal BS wordt toegevoerd en 35 aan de stuurelektrode van de derde transistor-het geïnverteerde rijse-lektiesignaal RS wordt toegevoerd. PHN 11.290 ‘ 6

6. Geheugenschakeling volgens, een der voorgaande conclusies niet het kenmerk, dat zowel in rij- als in kolomrichting de geheugen-schakeling in blokken is verdeeld, waarbij een kolom in een blok activeer baar is via een logische kolomselektiepoort, waaraan een 5 kolanselektiesignaal CS, een blokselektiesignaal BS en een geïnverteerd blokselektiesignaal BS wordt toegevoerd.

7. Geheugenschakeling volgens conclusie 6, met het kenmerk, dat de logische kolcm- en rijselektiepoorten hetzelfde zijn. 10 15 20 i 25 30 35 BOTÖT3 4