WO2024204118A1

WO2024204118A1 - 振動型角速度センサ

Info

Publication number: WO2024204118A1
Application number: PCT/JP2024/011795
Authority: WO
Inventors: 孝文森口
Original assignee: 住友精密工業株式会社
Priority date: 2023-03-31
Filing date: 2024-03-25
Publication date: 2024-10-03

Abstract

この振動型角速度センサ（１００）は、振動子（１０）に入力される駆動信号の周波数を制御するための周波数信号を出力する位相同期回路（２６）を備える。位相同期回路（２６）は、振動子（１０）からの検出信号と周波数信号に基づいて生成された基準信号とを比較する比較器（４１）と、演算増幅器（５０）とコンデンサ（７０）とを有し、比較器（４１）からの出力に基づいて積分器出力信号を出力する積分器（４２）と、積分器（４２）からの積分器出力信号に基づいて、所定の周波数の周波数信号を出力する発振器（４３）と、振動子（１０）の起動時に積分器（４２）のコンデンサ（７０）をバイパスするように短絡する短絡スイッチ部（４４）と、を含む。

Description

振動型角速度センサ

　この発明は、振動型角速度センサに関し、特に、位相同期回路を備える振動型角速度センサに関する。

　従来、位相同期回路を備える振動型角速度センサが知られている。このような振動型角速度センサは、たとえば、特許第３８０８７７４号公報に開示されている。

　上記特許第３８０８７７４号公報には、位相ロックループ（位相同期回路）を備える振動形構造のジャイロスコープが記載されている。この振動形構造のジャイロスコープは、平面状の振動形構造を含む。この平面状の振動形構造において、平面に沿う第１軸に沿った１次振動が励起されている状態で、平面に垂直な軸の周りに振動形構造が回転された場合には、コリオリの力により、振動形構造において第１軸から傾いた第２軸に沿った２次振動が励起される。この２次振動に基づいて、振動形構造の平面に垂直な軸周りの回転の角速度が測定される。上記特許第３８０８７７４号公報に記載の振動型角速度センサでは、位相同期回路を用いることによって、振動形構造に励起される１次振動の周波数が調整される。

特許第３８０８７７４号公報

　ここで、上記特許第３８０８７７４号公報には明記されていないが、上記特許第３８０８７７４号公報に記載されるような位相同期回路（位相ロックループ）は、一般的にフィルタ回路を有している。位相同期回路におけるフィルタ回路は、演算増幅器とコンデンサとを用いた積分器によって構成されている場合がある。この場合において、演算増幅器の２つの入力の間に誤差などの偏りがある場合には、振動形構造（振動子）の振動が開始される起動時において、積分器の演算増幅器の２つの入力間の偏りが積分されることに起因して、積分器からの出力が偏る場合がある。この場合には、位相同期回路から出力される信号の周波数がずれることに起因して、起動時に振動子に入力される駆動信号の周波数がずれるため、振動子の起動が正常に行われない。したがって、演算増幅器を用いた積分器を有する位相同期回路により振動子の振動を制御する場合に、振動子の起動が正常に行われなくなることを抑制することが望まれている。

　この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、演算増幅器を用いた積分器を有する位相同期回路により振動子の振動を制御する場合に、振動子の起動が正常に行われなくなることを抑制可能な振動型角速度センサを提供することである。

　上記目的を達成するために、この発明の一の局面による振動型角速度センサは、振動子と、振動子に入力される駆動信号の周波数を制御するための周波数信号を出力する位相同期回路と、振動子に印加される角速度を検出する検出回路と、を備え、位相同期回路は、振動子からの検出信号と周波数信号に基づいて生成された基準信号とを比較する比較器と、演算増幅器とコンデンサとを有し、比較器からの出力に基づいて積分器出力信号を出力する積分器と、積分器からの積分器出力信号に基づいて、所定の周波数の周波数信号を出力する発振器と、振動子の起動時に積分器のコンデンサをバイパスするように短絡する短絡スイッチ部と、を含む。なお、ここで言う「積分器出力信号」は、積分器により積分された出力の信号と、短絡スイッチ部により積分器のコンデンサをバイパスするように短絡された状態の積分器から出力された信号とを含む。

　この発明の一の局面による振動型角速度センサは、上記のように、振動子の起動時に積分器のコンデンサをバイパスするように短絡する短絡スイッチ部を含む。これにより、振動子の起動時において、演算増幅器の２つの入力間に偏りがある場合にも、短絡スイッチ部によってコンデンサをバイパスするように短絡することによって演算増幅器による積分回路が形成されなくなるため、演算増幅器の２つの入力間の偏りが積分されることを抑制できる。そのため、起動時において積分器からの出力が偏ることを抑制することができるため、起動時に振動子に入力される駆動信号の周波数がずれることを抑制することができる。その結果、演算増幅器を用いた積分器を有する位相同期回路により振動子の振動を制御する場合に、振動子の起動が正常に行われなくなることを抑制することができる。

　上記一の局面による振動型角速度センサにおいて、好ましくは、積分器は、演算増幅器の反転入力端子と出力端子との間にコンデンサが接続された負帰還回路を有し、短絡スイッチ部は、振動子の起動時に積分器の負帰還回路におけるコンデンサをバイパスするように短絡する。このように構成すれば、負帰還回路にコンデンサが接続された演算増幅器を有する積分器において、短絡スイッチ部によってコンデンサをバイパスするように短絡することによって、演算増幅器による積分回路が形成されなくなるため、振動子の起動時に、演算増幅器の２つの入力間の偏りが積分されることを抑制することができる。その結果、負帰還回路にコンデンサが接続された演算増幅器を用いた積分器を有する位相同期回路により振動子の振動を制御する場合に、振動子の起動が正常に行われなくなることを抑制することができる。

　この場合、好ましくは、短絡スイッチ部は、振動子の起動時に積分器における演算増幅器の反転入力端子と出力端子とを短絡する。このように構成すれば、短絡スイッチ部によって演算増幅器の反転入力端子と出力端子とを短絡することによって、積分器において演算増幅器の非反転入力端子に対する入力をそのまま出力するバッファ回路であるボルテージフォロア回路を形成することができる。そのため、積分器をバッファ回路とすることができるので、演算増幅器の反転入力端子と非反転入力端子との２つの端子の入力間に偏りがある場合にも、振動子の起動時における積分器からの出力が偏ることをより抑制することができる。その結果、振動子の起動が正常に行われなくなることをより抑制することができる。

　上記一の局面による振動型角速度センサにおいて、好ましくは、短絡スイッチ部は、振動子の起動時から所定の時間が経過した後に、短絡状態から開放状態に切り替わり、位相同期回路は、短絡スイッチ部が開放状態に切り替わることによって、振動子からの検出信号に基づいたフィードバック制御による周波数信号を出力する。このように構成すれば、振動子の起動時から所定の時間が経過した後に短絡スイッチ部を短絡状態から開放状態に切り替えるという比較的簡単な制御によって、起動が正常に行われなくなることを抑制できるとともに、起動時から所定の時間が経過することによって振動子から正常な検出信号が取得されている状態で、位相同期回路によるフィードバック制御を行うことができる。そのため、振動子の起動が正常に行われなくなることを容易に抑制することができる。

　上記一の局面による振動型角速度センサにおいて、好ましくは、積分器の入力側に接続され、演算増幅器の反転入力端子と非反転入力端子との間のオフセット量を調整するオフセット調整回路をさらに備え、積分器は、比較器からの出力とオフセット調整回路からの出力とに基づいて、所定の電圧値を有する積分器出力信号を出力する。ここで、オフセット調整回路による調整量が大きい場合には、オフセット調整回路からの出力に起因して、演算増幅器の２つの入力間の偏りが比較的大きくなるため、振動子の起動時における積分器からの出力の偏りがより大きくなる。そのため、オフセット調整回路によって演算増幅器の反転入力端子と非反転入力端子との間のオフセット量を調整する場合に、振動子の起動時に短絡スイッチ部によって積分器のコンデンサをバイパスするように短絡することによって、積分器からの出力が偏ることを効果的に抑制することができる。その結果、オフセット調整回路によって演算増幅器の反転入力端子と非反転入力端子との間のオフセット量を調整する場合に、振動子の起動が正常に行われなくなることを効果的に抑制することができる。なお、ここで言う「オフセット量」とは、端子間の電位差、または、電流差を含む概念として記載している。

　上記一の局面による振動型角速度センサにおいて、好ましくは、発振器の入力側に接続され、発振器から出力される周波数信号の周波数を調整するための周波数調整回路をさらに備え、発振器は、振動子の起動時において、短絡スイッチ部によりコンデンサをバイパスするように短絡された積分器からの積分器出力信号と、周波数調整回路からの出力とに基づいて、所定の起動周波数を有する周波数信号を出力する。このように構成すれば、コンデンサをバイパスするように短絡された積分器からの出力と、周波数調整回路からの出力とに基づいて、振動子が正常に起動するレベル（数値）の起動周波数を有する周波数信号を容易に出力することができる。そのため、振動子の起動が正常に行われなくなることを容易に抑制することができる。

　上記一の局面による振動型角速度センサにおいて、好ましくは、位相同期回路を含み、駆動信号により振動子に１次振動を誘起させる１次側制御回路と、検出回路を含む２次側制御回路とをさらに備え、１次側制御回路における位相同期回路は、振動子に誘起された１次振動を検出した検出信号に基づいたフィードバック制御による周波数信号を出力し、２次側制御回路における検出回路は、振動子に印加される角速度に起因して振動子に発生する２次振動を検出する。このように構成すれば、振動子の駆動を制御する１次側制御回路と、角速度の検出を行う２次側制御回路との２つの制御ループによって動作する振動型角速度センサにおいて、振動子の起動時に短絡スイッチ部によってコンデンサをバイパスするように短絡することによって、１次側制御回路による振動子の起動が正常に行われなくなることを効果的に抑制することができる。

　上記一の局面による振動型角速度センサにおいて、好ましくは、積分器の出力側に接続され、積分器からの積分器出力信号を外部に出力するための出力増幅回路をさらに備える。このように構成すれば、出力増幅回路によって積分器からの積分器出力信号を外部に出力することができるので、外部から振動子の起動時における積分器出力信号を確認することができる。そのため、出力増幅回路からの出力を監視することによって、振動子の起動時における制御が正常に行われているか否かを容易に判別することができる。

　上記一の局面による振動型角速度センサにおいて、好ましくは、振動子は、リング型の振動子を含む。このように構成すれば、同じ直径の円板形状の振動子よりも振動させる面積を小さくすることができるので、振動子を振動させるために供給する電力を比較的小さくすることができる。

　本発明によれば、上記のように、演算増幅器を用いた積分器を有する位相同期回路により振動子の振動を制御する場合に、振動子の起動が正常に行われなくなることを抑制することができる。

一実施形態による振動型角速度センサの構成を示したブロック図である。一実施形態による振動型角速度センサの振動子が１次振動により振動している状態を示した平面図である。一実施形態による振動型角速度センサの振動子が２次振動により振動している状態を示した平面図である。ＰＬＬ回路の構成を示したブロック図である。振動子の起動時における動作を説明するためのフロー図である。

　以下、本発明の実施形態を図面に基づいて説明する。

　（振動型角速度センサの構成）
　図１～図４を参照して、本発明の一実施形態による振動型角速度センサ１００の構成について説明する。振動型角速度センサ１００は、デジタルカメラ、スマートフォン、携帯ゲーム機、ロボット、カーナビゲーション、および、車両などにおいて角速度を検出するためのセンサである。振動型角速度センサ１００は、たとえば、ＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍｓ）デバイスである。

　図１に示すように、振動型角速度センサ１００は、振動子１０と、１次側制御回路２０と、２次側制御回路３０とを備えている。１次側制御回路２０は、駆動信号により振動子１０に１次振動を誘起させる閉じた制御ループを有する。２次側制御回路３０は、振動子１０に印加される角速度に起因して振動子１０に発生する２次振動を検出することによって、振動子１０に印加される角速度を検出する閉じた制御ループを有する。なお、２次側制御回路３０は、請求の範囲における「検出回路」の一例である。

　図２および図３に示すように、振動子１０は、リング型の振動子１０である。振動型角速度センサ１００では、所定の方向に振動する振動子１０に対して回転運動が加えられることにより発生するコリオリの力ｆ_ｃによって、振動子１０の振動が変化する。振動型角速度センサ１００は、振動子１０の振動の変化に基づいて、角速度を検出するように構成されている。

　図２に示すように、リング形状の振動子１０は、振動子１０の中心に対して回転対称な振動をするように構成されている。振動子１０において、１次側制御回路２０による駆動信号に基づいて、Ｙ方向への振動と、Ｙ方向に直交するＸ方向への振動とを交互に繰り返す１次振動が誘起される。１次側制御回路２０は、振動子１０の固有振動数で振動するように駆動信号を制御する。

　そして、図３に示すように、振動子１０は、回転運動（たとえば、車両の旋回による回転運動）が加えられることにより発生するコリオリの力ｆ_ｃによって、所定の方向としてＸ方向およびＹ方向に対して傾いた方向の振動をする。たとえば、図２に示すように、振動子１０に１次振動が生じている状態で、振動子１０に対して垂直な軸（紙面に垂直な軸）周りに角速度Ωが生じた場合、コリオリの力ｆ_ｃが発生する。コリオリの力ｆ_ｃにより振動子１０に印加された角速度よって、１次振動に対して傾いた方向に振動する２次振動（図３参照）が振動子１０に発生する。２次側制御回路３０は、２次振動によって生じる信号を０にするように振動子１０に対して駆動信号を入力する。この２次振動によって生じる信号を０にするように入力される駆動信号の大きさに応じて、２次側制御回路３０は、振動子１０に印加された角速度に対応するセンサ出力を出力する。

　詳細には、図１に示すように、１次側制御回路２０は、増幅回路２１と、同期検波回路２２と、ループフィルタ２３と、変調回路２４と、駆動回路２５と、ＰＬＬ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）回路２６と、基準信号生成回路２７とを含む。そして、振動子１０、増幅回路２１、同期検波回路２２、ループフィルタ２３、変調回路２４および駆動回路２５が、この順で接続されており、閉じた制御ループを構成している。ループフィルタ２３は、たとえば積分回路を含む。なお、ＰＬＬ回路２６は、請求の範囲における「位相同期回路」の一例である。

　１次側制御回路２０では、振動子１０から出力された１次振動の検出信号が、増幅回路２１によって増幅される。なお、増幅回路２１によって増幅された検出信号は、正弦波形状を有する。増幅回路２１によって増幅された検出信号に基づいて、ＰＬＬ回路２６および基準信号生成回路２７により基準信号（同期信号）が生成される。ＰＬＬ回路２６および基準信号生成回路２７による基準信号の生成の詳細は後述する。生成された基準信号は、同期検波回路２２および変調回路２４に出力される。なお、生成された基準信号は、後述する２次側制御回路３０の同期検波回路３２および変調回路３４にも出力される。

　そして、増幅回路２１によって増幅された検出信号が、基準信号に基づいて同期検波回路２２によって検波される。同期検波回路２２から出力された信号は、ループフィルタ２３によって積分されて、一定の大きさの信号にされて出力される。その後、ループフィルタ２３からの出力が、基準信号生成回路２７において生成された基準信号に基づいて、変調回路２４によって、パルス状の信号にされる。そして、変調回路２４によってパルス状にされた信号が、駆動回路２５に入力されるとともに、駆動回路２５から出力される駆動信号により、振動子１０に１次振動が誘起される。

　２次側制御回路３０における信号も、１次側制御回路２０における信号と同様である。２次側制御回路３０は、増幅回路３１と、同期検波回路３２と、ループフィルタ３３と、変調回路３４と、駆動回路３５と、増幅回路３６とを含む。そして、振動子１０、増幅回路３１、同期検波回路３２、ループフィルタ３３、変調回路３４および駆動回路３５が、この順で接続されており、閉じた制御ループを構成している。なお、ループフィルタ３３は、たとえば積分回路からなる。また、ループフィルタ３３の出力が、増幅回路３６に入力される。２次側制御回路３０では、振動子１０に発生した２次振動の検出信号が入力される。そして、１次側制御回路２０と同様の制御処理が行われることによって、２次振動の検出信号が略０になるように、振動子１０に駆動信号が出力される。また、２次側制御回路３０において、増幅回路３６から出力された信号が、振動子１０に印加された角速度の大きさを示すセンサ出力として出力される。

　〈基準信号の生成の詳細〉
　図４に示すように、ＰＬＬ回路２６は、振動子１０に入力される駆動信号の周波数を制御するための周波数信号を出力する。基準信号生成回路２７は、ＰＬＬ回路２６からの周波数信号に基づいて、基準信号を出力する。ＰＬＬ回路２６と基準信号生成回路２７とにおいて、振動子１０の１次振動を検出した検出信号に基づいたフィードバック制御によって、振動子１０を所定の周波数において振動させるための周波数信号を出力する制御が行われる。ＰＬＬ回路２６は、比較器４１、積分器４２、発振器４３、短絡スイッチ部４４、オフセット調整回路４５、周波数調整回路４６、および、出力増幅回路４７を含む。

　比較器４１は、振動子１０からの１次振動の検出信号と基準信号とを比較する。具体的には、比較器４１は、増幅回路２１により増幅された振動子１０からの１次振動の検出信号と、基準信号生成回路２７により生成された基準信号とを比較する。比較器４１は、検出信号と基準信号との位相を比較する位相比較器である。比較器４１は、検出信号と基準信号との比較結果である比較信号を、積分器４２に対して出力する。比較信号は、１次振動の検出信号と基準信号との位相差を表す信号である。

　積分器４２は、比較器４１からの出力に基づいて、積分器出力信号を出力する。積分器４２は、演算増幅器５０、抵抗器６０、および、コンデンサ７０を有する。演算増幅器５０は、オペアンプ（ＯＰアンプ）である。演算増幅器５０は、反転入力端子５１および非反転入力端子５２の２つの入力端子と、出力端子５３とを有する。演算増幅器５０は、反転入力端子５１と非反転入力端子５２との２つの入力間の電位差を増幅して出力端子５３から出力するように構成された集積回路である。本実施形態では、積分器４２は、演算増幅器５０の反転入力端子５１と出力端子５３との間にコンデンサ７０が接続された負帰還回路を有している。すなわち、積分器４２では、演算増幅器５０（オペアンプ）とコンデンサ７０とによる積分回路が形成されている。積分器４２の演算増幅器５０の負帰還回路において、抵抗器６０とコンデンサ７０とが直列に接続されている。積分器４２は、比較器４１からの出力である比較信号を積分した積分器出力信号を発振器４３に対して出力する。演算増幅器５０において、比較器４１からの比較信号は、反転入力端子５１に入力される。非反転入力端子５２には、一定の大きさの基準電位が印加される。

　また、積分器４２の入力側には、オフセット調整回路４５が接続されている。オフセット調整回路４５は、反転入力端子５１と非反転入力端子５２との間の電位差または電流差であるオフセット量を調整する。オフセット調整回路４５は、演算増幅器５０の反転入力端子５１に接続されており、反転入力端子５１に対して、予め設定された所定の大きさを有する直流信号であるオフセット調整信号を出力する。したがって、積分器４２は、比較器４１からの出力である比較信号と、オフセット調整回路４５からの出力であるオフセット調整信号とに基づいて、比較信号とオフセット調整信号とが合成された入力信号を積分することによって、所定の電圧値を有する積分器出力信号を出力する。なお、オフセット調整信号は、ＰＬＬ回路２６におけるフィードバック制御が適切に行われるように設定された値を有する。したがって、オフセット調整信号は、反転入力端子５１と非反転入力端子５２との間のオフセット量（電位差または電流差）を無くすように調整するものに限られない。オフセット調整回路４５からの出力であるオフセット調整信号は、たとえば、基準信号の位相を調整するための信号である。

　また、積分器４２の出力側には、出力増幅回路４７が接続されている。出力増幅回路４７は、積分器４２からの積分器出力信号を外部に出力するために設けられている。出力増幅回路４７は、入力された積分器出力信号を増幅して出力する。たとえば、出力増幅回路４７は、演算増幅器（オペアンプ）による増幅回路を含む。

　発振器４３は、積分器４２からの積分器出力信号に基づいて、所定の周波数の周波数信号を出力する。発振器４３は、たとえば、入力された電圧に応じて発振する周波数が変化する電圧制御発振器（Ｖｏｌｔａｇｅ－ｃｏｎｔｒｏｌｌｅｄ　ｏｓｃｉｌｌａｔｏｒ：ＶＣＯ）である。発振器４３は、入力される電圧に応じた周波数の周波数信号を出力する。周波数信号は、たとえば、パルス信号である。

　また、発振器４３の入力側には周波数調整回路４６が接続されている。周波数調整回路４６は、発振器４３から出力される周波数信号の周波数の値を調整するための周波数調整信号を出力する。周波数調整回路４６は、予め設定された所定の大きさの直流信号である周波数調整信号を出力する。すなわち、発振器４３には、積分器４２からの積分器出力信号と周波数調整回路４６からの出力である周波数調整信号とが入力される。発振器４３は、積分器４２からの積分器出力信号と周波数調整回路４６からの周波数調整信号とが合成された信号が入力されることによって、入力に応じた周波数を有する周波数信号を出力する。発振器４３から出力された周波数信号は、基準信号生成回路２７に出力される。ＰＬＬ回路２６では、増幅回路２１によって増幅された１次振動の検出信号に基づいて、フィードバック制御により、振動子１０が固有振動数で振動するように、出力される周波数信号の周波数が制御される。たとえば、本実施形態では、基準信号生成回路２７からの基準信号の周波数が、振動子１０に入力される駆動信号の周波数となる。振動子１０の１次振動の周波数は、この駆動信号の周波数と略等しい値となる。なお、発振器４３からの周波数信号の周波数は、基準信号生成回路２７からの基準信号および振動子１０に入力される駆動信号の周波数の基準となる値となる。たとえば、基準信号生成回路２７は、分周器を含んでおり、発振器４３からの周波数信号に基づいて、周波数信号の周波数の値を整数分の１にした値の周波数を有する基準信号を生成する。したがって、発振器４３からの周波数信号の周波数が基準信号の周波数の逓倍（ｎ倍：ｎは整数）となるため、発振器４３から出力される周波数信号の周波数を制御することによって、基準信号の周波数が制御される。本実施形態では、ＰＬＬ回路２６におけるフィードバック制御によって、基準信号生成回路２７からの基準信号の周波数が振動子１０の固有振動数と一致するように、周波数信号が制御される。

　なお、オフセット調整回路４５から出力されるオフセット調整信号の大きさ（電圧値または電流値）、および、周波数調整回路４６から出力される周波数調整信号の大きさ（電圧値または電流値）は、予め設定されて不揮発性メモリなどの記憶部に記憶されている。周波数調整信号の大きさは、たとえば、出力増幅回路４７からの信号を監視することによって、予め設定される。言い換えれば、出力増幅回路４７は、周波数調整回路４６からの出力を設定するために積分器４２からの出力である積分器出力信号を外部に出力する。

　ここで、本実施形態のＰＬＬ回路２６では、振動子１０の起動時における動作が正常に行われるために、短絡スイッチ部４４が設けられている。本実施形態では、短絡スイッチ部４４は、振動子１０の起動時に積分器４２の負帰還回路におけるコンデンサ７０をバイパスするように短絡する。具体的には、短絡スイッチ部４４は、振動子１０の起動時に積分器４２における演算増幅器５０の反転入力端子５１と出力端子５３とを短絡する。言い換えれば、短絡スイッチ部４４は、演算増幅器５０の反転入力端子５１と出力端子５３との間に、演算増幅器５０に並列に接続されている。短絡スイッチ部４４は、入力された信号に基づいて回路の導通のオンオフを切り替える。短絡スイッチ部４４は、たとえば、アナログスイッチを含む。

　〈振動子の起動〉
　次に、図５を参照して、振動子１０の起動方法について説明する。具体的には、振動子１０の起動時におけるＰＬＬ回路２６の動作について説明する。

　まず、ステップＳ１において、振動子１０の起動が開始される。たとえば、図示しないＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）などの制御装置から、振動型角速度センサ１００に電源が供給される。振動子１０の起動時において、短絡スイッチ部４４は、オンの状態（短絡状態）にされる。振動子１０の起動時では、短絡スイッチ部４４が短絡状態のため、積分器４２の演算増幅器５０は、抵抗器６０およびコンデンサ７０がバイパスされた状態となり、反転入力端子５１と出力端子５３とが短絡した状態となる。したがって、積分器４２において、積分回路が形成されず、演算増幅器５０の非反転入力端子５２に対する入力をそのまま出力するバッファ回路であるボルテージフォロア回路が形成される。そのため、振動子１０の起動時において、積分器４２からは、非反転入力端子５２に印加される基準電位がそのまま出力される。すなわち、振動子１０の起動時において、積分器４２から出力される積分器出力信号は、基準電位を有する直流信号となる。

　したがって、本実施形態では、発振器４３は、振動子１０の起動時において、短絡スイッチ部４４によりコンデンサ７０をバイパスするように短絡された積分器４２からの積分器出力信号と、周波数調整回路４６からの出力とに基づいて、所定の起動周波数を有する周波数信号を出力する。すなわち、発振器４３は、振動子１０の起動時において、基準電位を有する積分器出力信号と、周波数調整回路４６からの予め設定された所定の大きさの周波数調整信号とが合成された信号が入力されることによって、所定の起動周波数を有する周波数信号を出力する。言い換えれば、周波数調整回路４６から出力される信号は、振動子１０の起動時において発振器４３から起動周波数の周波数信号が出力されるように予め設定されている。起動周波数の値は、振動子１０に誘起される１次振動の周波数が、振動子１０の固有振動数に近い値となるレベル（数値）である。本実施形態では、振動子１０の１次振動の周波数（振動数）が、発振器４３から出力される周波数信号に基づいて基準信号生成回路２７において生成される基準信号の周波数と略等しい値となるため、起動周波数の値は、基準信号の周波数が振動子１０の固有振動数に近い値となるレベル（数値）である。なお、ここで言う「固有振動数に近い値」とは、固有振動数に等しい値も含む概念として記載している。

　なお、振動子１０の起動時では、振動子１０に１次振動が誘起されていないため、振動子１０からの駆動信号が検出されないか、または、駆動信号の出力が非常に小さい。そのため、演算増幅器５０の２つの入力間に偏りがある場合において、短絡スイッチ部４４を短絡状態（オン状態）にしない場合には、比較器４１から正常な比較信号が得られず、オフセット調整回路４５からのオフセット調整信号が積分器４２において積分されることとなるため、積分器４２からの積分器出力信号が偏った値となる場合がある。その場合には、発振器４３から出力される周波数信号の周波数が起動周波数とは異なる値となる。すなわち、発振器４３から、振動子１０が固有振動数に近い値の周波数で振動するレベル（数値）の起動周波数を有する周波数信号が出力されず、基準信号生成回路２７において生成される基準信号が振動子１０の固有振動数に近い値とならない。振動型角速度センサ１００では、振動子１０が固有振動数に近い値で振動している場合にフィードバック制御が正常に動作するように構成されているため、固有振動数に近い値の周波数を有する基準信号を生成するための周波数信号が出力されない場合には、振動子１０の起動が正常に行われない。本実施形態では、振動子１０の起動時に、短絡スイッチ部４４が短絡状態となることによって、積分器４２から基準電位の積分器出力信号が出力されるため、振動子１０の起動が正常に行われなくなることが抑制される。

　次に、ステップＳ２において、短絡スイッチ部４４が、短絡状態から開放状態に切り替えられる。本実施形態では、短絡スイッチ部４４は、振動子１０の起動時から所定の時間が経過した後に、短絡状態から開放状態に切り替わる。たとえば、所定の時間が経過した後に信号が切り替わるリセット回路などを用いることによって、振動子１０の起動時から所定の時間が経過した後に、短絡スイッチ部４４がオンの状態からオフの状態に切り替えられる。所定の時間は、たとえば、数百ミリ秒である。

　本実施形態では、ＰＬＬ回路２６は、短絡スイッチ部４４が開放状態に切り替わることによって、振動子１０からの検出信号に基づいたフィードバック制御による周波数信号を出力する。すなわち、ＰＬＬ回路２６において、固有振動数に近い周波数で振動している振動子１０からの１次振動の検出信号が入力されるとともに、比較器４１において検出信号と基準信号生成回路２７からの基準信号との位相が比較されることによって、基準信号の周波数が固有振動数となるように、フィードバック制御によって周波数信号が制御される。

　［本実施形態の効果］
　本実施形態では、以下のような効果を得ることができる。

　本実施形態では、上記のように、振動型角速度センサ１００のＰＬＬ回路２６（位相同期回路）は、振動子１０の起動時に積分器４２のコンデンサ７０をバイパスするように短絡する短絡スイッチ部４４を含む。これにより、振動子１０の起動時において、演算増幅器５０の２つの入力間に偏りがある場合にも、短絡スイッチ部４４によってコンデンサ７０をバイパスするように短絡することによって演算増幅器５０による積分回路が形成されなくなるため、演算増幅器５０の２つの入力間の偏りが積分されることを抑制できる。そのため、起動時において積分器４２からの出力が偏ることを抑制することができるため、起動時に振動子１０に入力される駆動信号の周波数がずれることを抑制することができる。その結果、演算増幅器５０を用いた積分器４２を有するＰＬＬ回路２６（位相同期回路）により振動子１０の振動を制御する場合に、振動子１０の起動が正常に行われなくなることを抑制することができる。

　また、本実施形態では、上記のように、積分器４２は、演算増幅器５０の反転入力端子５１と出力端子５３との間にコンデンサ７０が接続された負帰還回路を有する。短絡スイッチ部４４は、振動子１０の起動時に積分器４２の負帰還回路におけるコンデンサ７０をバイパスするように短絡する。これにより、負帰還回路にコンデンサ７０が接続された演算増幅器５０を有する積分器４２において、短絡スイッチ部４４によってコンデンサ７０をバイパスするように短絡することによって、演算増幅器５０による積分回路が形成されなくなるため、振動子１０の起動時に、演算増幅器５０の２つの入力間の偏りが積分されることを抑制することができる。その結果、負帰還回路にコンデンサ７０が接続された演算増幅器５０を用いた積分器４２を有するＰＬＬ回路２６（位相同期回路）により振動子１０の振動を制御する場合に、振動子１０の起動が正常に行われなくなることを抑制することができる。

　また、本実施形態では、上記のように、短絡スイッチ部４４は、振動子１０の起動時に積分器４２における演算増幅器５０の反転入力端子５１と出力端子５３とを短絡する。これにより、短絡スイッチ部４４によって演算増幅器５０の反転入力端子５１と出力端子５３とを短絡することによって、積分器４２において演算増幅器５０の非反転入力端子５２に対する入力をそのまま出力するバッファ回路であるボルテージフォロア回路を形成することができる。そのため、積分器４２をバッファ回路とすることができるので、演算増幅器５０の反転入力端子５１と非反転入力端子５２との２つの端子の入力間に偏りがある場合にも、振動子１０の起動時における積分器４２からの出力が偏ることをより抑制することができる。その結果、振動子１０の起動が正常に行われなくなることをより抑制することができる。

　また、本実施形態では、上記のように、短絡スイッチ部４４は、振動子１０の起動時から所定の時間が経過した後に、短絡状態から開放状態に切り替わる。ＰＬＬ回路２６（位相同期回路）は、短絡スイッチ部４４が開放状態に切り替わることによって、振動子１０からの検出信号に基づいたフィードバック制御による周波数信号を出力する。これにより、振動子１０の起動時から所定の時間が経過した後に短絡スイッチ部４４を短絡状態から開放状態に切り替えるという比較的簡単な制御によって、起動が正常に行われなくなることを抑制できるとともに、起動時から所定の時間が経過することによって振動子１０から正常な検出信号が取得されている状態で、ＰＬＬ回路２６によるフィードバック制御を行うことができる。そのため、振動子１０の起動が正常に行われなくなることを容易に抑制することができる。

　また、本実施形態では、上記のように、振動型角速度センサ１００は、積分器４２の入力側に接続され、演算増幅器５０の反転入力端子５１と非反転入力端子５２との間のオフセット量を調整するオフセット調整回路４５を備える。積分器４２は、比較器４１からの出力とオフセット調整回路４５からの出力とに基づいて、所定の電圧値を有する積分器出力信号を出力する。ここで、オフセット調整回路４５による調整量が大きい場合には、オフセット調整回路４５からの出力に起因して、演算増幅器５０の２つの入力間の偏りが比較的大きくなるため、振動子１０の起動時における積分器４２からの出力の偏りがより大きくなる。そのため、オフセット調整回路４５によって演算増幅器５０の反転入力端子５１と非反転入力端子５２との間のオフセット量を調整する場合に、振動子１０の起動時に短絡スイッチ部４４によって積分器４２のコンデンサ７０をバイパスするように短絡することによって、積分器４２からの出力が偏ることを効果的に抑制することができる。その結果、オフセット調整回路４５によって演算増幅器５０の反転入力端子５１と非反転入力端子５２との間のオフセット量を調整する場合に、振動子１０の起動が正常に行われなくなることを効果的に抑制することができる。

　また、本実施形態では、上記のように、振動型角速度センサ１００は、発振器４３の入力側に接続され、発振器４３から出力される周波数信号の周波数を調整するための周波数調整回路４６を備える。発振器４３は、振動子１０の起動時において、短絡スイッチ部４４によりコンデンサ７０をバイパスするように短絡された積分器４２からの積分器出力信号と、周波数調整回路４６からの出力とに基づいて、所定の起動周波数を有する周波数信号を出力する。これにより、コンデンサ７０をバイパスするように短絡された積分器４２からの出力と、周波数調整回路４６からの出力とに基づいて、振動子１０が正常に起動するレベル（数値）の起動周波数を有する周波数信号を容易に出力することができる。そのため、振動子１０の起動が正常に行われなくなることを容易に抑制することができる。

　また、本実施形態では、上記のように、振動型角速度センサ１００は、ＰＬＬ回路２６（位相同期回路）を含み、駆動信号により振動子１０に１次振動を誘起させる１次側制御回路２０と、２次側制御回路３０（検出回路）とを備える。１次側制御回路２０におけるＰＬＬ回路２６は、振動子１０に誘起された１次振動を検出した検出信号に基づいたフィードバック制御による周波数信号を出力し、２次側制御回路３０（検出回路）は、振動子１０に印加される角速度に起因して振動子１０に発生する２次振動を検出する。これにより、振動子１０の駆動を制御する１次側制御回路２０と、角速度の検出を行う２次側制御回路３０との２つの制御ループによって動作する振動型角速度センサ１００において、振動子１０の起動時に短絡スイッチ部４４によってコンデンサ７０をバイパスするように短絡することによって、１次側制御回路２０による振動子１０の起動が正常に行われなくなることを効果的に抑制することができる。

　また、本実施形態では、上記のように、振動型角速度センサ１００は、積分器４２の出力側に接続され、積分器４２からの積分器出力信号を外部に出力するための出力増幅回路４７を備える。これにより、出力増幅回路４７によって積分器４２からの積分器出力信号を外部に出力することができるので、外部から振動子１０の起動時における積分器出力信号を確認することができる。そのため、出力増幅回路４７からの出力を監視する（モニタする）ことによって、振動子１０の起動時における制御が正常に行われているか否かを容易に判別することができる。

　また、本実施形態では、上記のように、振動子１０は、リング型の振動子１０を含む。これにより、同じ直径の円板形状の振動子１０よりも振動させる面積を小さくすることができるので、振動子１０を振動させるために供給する電力を比較的小さくすることができる。

　（変形例）
　なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく請求の範囲によって示され、さらに請求の範囲と均等の意味および範囲内でのすべての変更（変形例）が含まれる。

　たとえば、上記実施形態では、ＰＬＬ回路２６（位相同期回路）の積分器４２において、反転入力端子５１と出力端子５３との間において、抵抗器６０とコンデンサ７０とが直列に接続されている負帰還回路が形成されている例を示したが、本発明はこれに限られない。本発明では、位相同期回路の積分器は、負帰還回路にコンデンサが接続された積分回路以外で構成されてもよい。また、積分器において、演算増幅器の反転入力端子と出力端子との間において、抵抗器が接続されず、コンデンサのみが接続された負帰還回路が形成されていてもよい。また、積分器において、コンデンサと並列に抵抗器が接続されていてもよいし、コンデンサと直列に接続されている抵抗器に対して並列に、さらにコンデンサが接続されていてもよい。

　また、上記実施形態では、短絡スイッチ部４４を、演算増幅器５０の反転入力端子５１と出力端子５３とを短絡するように接続する例を示したが、本発明はこれに限られない。本発明では、短絡スイッチ部を、コンデンサのみをバイパスするように接続してもよい。すなわち、短絡スイッチ部を、コンデンサと直列に抵抗器が接続されている場合において、抵抗器をバイパスせずにコンデンサのみをバイパスするようにコンデンサの入力側と出力側とを短絡するように接続してもよい。

　また、上記実施形態では、短絡スイッチ部４４を、振動子１０の起動時から所定の時間が経過した後に短絡状態から開放状態に切り替える例を示したが、本発明はこれに限られない。本発明では、振動子の１次振動による検出信号に基づいて、短絡スイッチ部を短絡状態から開放状態に切り替えるようにしてもよい。たとえば、マイコン（マイクロコントローラ）などの演算装置による制御によって、振動子の起動時から所定の時間が経過した後に短絡スイッチ部のオン（短絡状態）とオフ（開放状態）とを切り替えるようにしてもよい。また、振動子の１次振動による検出信号に基づいて、振動子が所定の周波数で振動していることが確認された場合に短絡スイッチ部を開放状態に切り替えるようにしてもよい。

　また、上記実施形態では、積分器４２の入力側にオフセット調整回路４５が接続されている例を示したが、本発明はこれに限られない。本発明では、積分器の入力側にオフセット調整回路を接続しないようにしてもよい。その場合にも、積分器の演算増幅器自身の入力誤差に起因して出力に偏りが生じる場合があるため、振動子の起動時に短絡スイッチ部を短絡状態とすることによって、振動子の起動が正常に行われないことを抑制することができる。

　また、上記実施形態では、発振器４３の入力側に周波数調整回路４６が接続されている例を示したが、本発明はこれに限られない。本発明では、発振器の入力側に周波数調整回路を接続しないようにしてもよい。たとえば、振動子の起動時における積分器からの出力が、発振器から起動周波数の周波数信号を出力するために適切な出力である場合には、周波数調整回路を接続しないようにしてもよい。

　また、上記実施形態では、振動子１０、増幅回路２１、同期検波回路２２、ループフィルタ２３、変調回路２４および駆動回路２５により構成された１次側制御回路２０と、振動子１０、増幅回路３１、同期検波回路３２、ループフィルタ３３、変調回路３４および駆動回路３５により構成された２次側制御回路３０との２つの閉じた制御ループを備え、ＰＬＬ回路２６が１次側制御回路２０に含まれる例を示したが、本発明はこれに限られない。本発明では、増幅回路、同期検波回路、ループフィルタ、変調回路および駆動回路からなる構成以外の構成により制御ループが構成されていてもよい。また、上記実施形態では、ループフィルタ２３および３３として積分回路が用いられる例を示したが、たとえば、積分回路以外のループフィルタを用いてもよい。

　また、上記実施形態では、積分器４２の出力側に出力増幅回路４７が接続されている例を示したが、本発明はこれに限られない。本発明では、積分器の出力側に出力増幅回路を接続しないようにしてもよい。また、積分器からの積分器出力信号を外部に出力する場合に、増幅器が含まれない出力回路を積分器の出力側に接続するようにしてもよい。

　また、上記実施形態では、振動子１０がリング型である例を示したが、本発明はこれに限られない。本発明では、振動子１０は、円板形状、多角形板状、多角形環状、または、多角形形状を有するように構成してもよい。また、振動子を、音叉型、Ｈ字型、または、ワイングラス型の形状を有するように構成してもよい。

　また、上記実施形態では、短絡スイッチ部４４がアナログスイッチである例を示したが、本発明はこれに限られない。本発明では、短絡スイッチ部は、メカニカルリレーであってもよいし、ＭＯＳＦＥＴ（ｍｅｔａｌ―ｏｘｉｄｅ―ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ｆｉｅｌｄ―ｅｆｆｅｃｔ　ｔｒａｎｓｉｓｔｏｒ）などのスイッチング素子を含む半導体リレーであってもよい。

　１０　振動子
　２０　１次側制御回路
　２６　ＰＬＬ回路（位相同期回路）
　３０　２次側制御回路（検出回路）
　４１　比較器
　４２　積分器
　４３　発振器
　４４　短絡スイッチ部
　４５　オフセット調整回路
　４６　周波数調整回路
　４７　出力増幅回路
　５０　演算増幅器
　５１　反転入力端子
　５２　非反転入力端子
　５３　出力端子
　７０　コンデンサ
　１００　振動型角速度センサ

Claims

　振動子と、
　前記振動子に入力される駆動信号の周波数を制御するための周波数信号を出力する位相同期回路と、
　前記振動子に印加される角速度を検出する検出回路と、を備え、
　前記位相同期回路は、
　　前記振動子からの検出信号と前記周波数信号に基づいて生成された基準信号とを比較する比較器と、
　　演算増幅器とコンデンサとを有し、前記比較器からの出力に基づいて積分器出力信号を出力する積分器と、
　　前記積分器からの前記積分器出力信号に基づいて、所定の周波数の前記周波数信号を出力する発振器と、
　　前記振動子の起動時に前記積分器の前記コンデンサをバイパスするように短絡する短絡スイッチ部と、を含む、振動型角速度センサ。
　前記積分器は、前記演算増幅器の反転入力端子と出力端子との間に前記コンデンサが接続された負帰還回路を有し、
　前記短絡スイッチ部は、前記振動子の起動時に前記積分器の前記負帰還回路における前記コンデンサをバイパスするように短絡する、請求項１に記載の振動型角速度センサ。
　前記短絡スイッチ部は、前記振動子の起動時に前記積分器における前記演算増幅器の前記反転入力端子と前記出力端子とを短絡する、請求項２に記載の振動型角速度センサ。
　前記短絡スイッチ部は、前記振動子の起動時から所定の時間が経過した後に、短絡状態から開放状態に切り替わり、
　前記位相同期回路は、前記短絡スイッチ部が開放状態に切り替わることによって、前記振動子からの前記検出信号に基づいたフィードバック制御による前記周波数信号を出力する、請求項１に記載の振動型角速度センサ。
　前記積分器の入力側に接続され、前記演算増幅器の反転入力端子と非反転入力端子との間のオフセット量を調整するオフセット調整回路をさらに備え、
　前記積分器は、前記比較器からの出力と前記オフセット調整回路からの出力とに基づいて、所定の電圧値を有する前記積分器出力信号を出力する、請求項１に記載の振動型角速度センサ。
　前記発振器の入力側に接続され、前記発振器から出力される前記周波数信号の周波数を調整するための周波数調整回路をさらに備え、
　前記発振器は、前記振動子の起動時において、前記短絡スイッチ部により前記コンデンサをバイパスするように短絡された前記積分器からの前記積分器出力信号と、前記周波数調整回路からの出力とに基づいて、所定の起動周波数を有する前記周波数信号を出力する、請求項１に記載の振動型角速度センサ。
　前記位相同期回路を含み、前記駆動信号により前記振動子に１次振動を誘起させる１次側制御回路と、
　前記検出回路を含む２次側制御回路とをさらに備え、
　前記１次側制御回路における前記位相同期回路は、前記振動子に誘起された１次振動を検出した前記検出信号に基づいたフィードバック制御による前記周波数信号を出力し、
　前記２次側制御回路における前記検出回路は、前記振動子に印加される角速度に起因して前記振動子に発生する２次振動を検出する、請求項１に記載の振動型角速度センサ。
　前記積分器の出力側に接続され、前記積分器からの前記積分器出力信号を外部に出力するための出力増幅回路をさらに備える、請求項１に記載の振動型角速度センサ。
　前記振動子は、リング型の前記振動子を含む、請求項１に記載の振動型角速度センサ。