[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2024176408A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2024176408A1
WO2024176408A1 PCT/JP2023/006571 JP2023006571W WO2024176408A1 WO 2024176408 A1 WO2024176408 A1 WO 2024176408A1 JP 2023006571 W JP2023006571 W JP 2023006571W WO 2024176408 A1 WO2024176408 A1 WO 2024176408A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
semiconductor layer
semiconductor
electrode
display device
Prior art date
Application number
PCT/JP2023/006571
Other languages
English (en)
French (fr)
Inventor
忠芳 宮本
Original Assignee
シャープディスプレイテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープディスプレイテクノロジー株式会社 filed Critical シャープディスプレイテクノロジー株式会社
Priority to PCT/JP2023/006571 priority Critical patent/WO2024176408A1/ja
Publication of WO2024176408A1 publication Critical patent/WO2024176408A1/ja

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements

Definitions

  • the present invention relates to a display device.
  • a thin film transistor is provided for each sub-pixel that constitutes the display area in which images are displayed.
  • the semiconductor layer that constitutes the TFT include a semiconductor layer made of polysilicon with high mobility, and a semiconductor layer made of an oxide semiconductor such as In-Ga-Zn-O with low leakage current.
  • Patent Document 1 discloses a display device having a hybrid structure in which a first TFT using a polysilicon semiconductor and a second TFT using an oxide semiconductor are formed on a substrate.
  • TFTs with a semiconductor layer made of a polysilicon semiconductor with high mobility are suitable for use in peripheral circuits such as gate drivers provided around the display area
  • TFTs with a semiconductor layer made of an oxide semiconductor with small leakage current are suitable for use as switching TFTs for each subpixel.
  • the TFTs for the peripheral circuits and the TFTs for switching each subpixel can be formed on the same substrate, but the manufacturing process becomes complicated because a semiconductor layer made of a polysilicon semiconductor and a semiconductor layer made of an oxide semiconductor are formed on the same substrate, leaving room for improvement.
  • the present invention was made in consideration of these points, and its purpose is to form a TFT suitable for switching and peripheral circuits of each subpixel by using a semiconductor layer made of an oxide semiconductor, rather than a semiconductor layer made of a polysilicon semiconductor.
  • the display device comprises a base substrate, and a thin-film element layer provided on the base substrate, in which a first semiconductor film made of an oxide semiconductor, a first inorganic insulating film, a first metal film, a second inorganic insulating film, a second semiconductor film made of an oxide semiconductor, and a second metal film are laminated in this order, and the thin-film element layer includes a first thin-film transistor provided in a frame region surrounding a display region, the first thin-film transistor having a first semiconductor layer formed by the first semiconductor film and a second semiconductor layer formed by the second semiconductor film, and a first semiconductor layer formed by the first semiconductor film or the second semiconductor film.
  • a second thin film transistor having a third semiconductor layer formed thereon is provided for each sub-pixel constituting the display region, and the first thin film transistor includes the first semiconductor layer in which a first source region and a first drain region are defined so as to be spaced apart from each other and a first channel region is defined between the first source region and the first drain region, the second semiconductor layer in which a second source region and a second drain region are defined so as to be spaced apart from each other and a second channel region is defined between the second source region and the second drain region, and a second thin film transistor on the first semiconductor layer and the second semiconductor layer.
  • the second thin film transistor includes a first gate electrode formed of the first metal film and provided through the first inorganic insulating film and the second inorganic insulating film, a first source electrode formed of the second metal film and electrically connected to the first source region and the second source region, and a first drain electrode provided by the second metal film so as to be spaced apart from the first source electrode and electrically connected to the first drain region and the second drain region.
  • the second thin film transistor includes the third semiconductor layer in which a third source region and a third drain region are defined so as to be spaced apart from each other and a third channel region is defined between the third source region and the third drain region, a second gate electrode provided on the third semiconductor layer through the first inorganic insulating film or the second inorganic insulating film and formed of the first metal film, and a second source electrode and a second drain electrode provided by the second metal film so as to be spaced apart from each other and electrically connected to the third source region and the third drain region, respectively.
  • the subpixel includes a transparent electrode formed of the first semiconductor film or the second semiconductor film and made conductive.
  • TFTs suitable for switching and peripheral circuits of each subpixel by using a semiconductor layer made of an oxide semiconductor, rather than a semiconductor layer made of a polysilicon semiconductor.
  • FIG. 1 is a plan view showing a schematic configuration of a liquid crystal display device according to a first embodiment of the present invention.
  • FIG. 2 is a plan view showing a schematic configuration of a sub-pixel in a display region of the liquid crystal display device according to the first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view of the liquid crystal display taken along line III-III in FIG.
  • FIG. 4 is a plan view of a peripheral TFT constituting the liquid crystal display device according to the first embodiment of the present invention.
  • 5A to 5C are cross-sectional views showing a part of a manufacturing process of the active matrix substrate constituting the liquid crystal display device according to the first embodiment of the present invention.
  • FIG. 1 is a plan view showing a schematic configuration of a liquid crystal display device according to a first embodiment of the present invention.
  • FIG. 2 is a plan view showing a schematic configuration of a sub-pixel in a display region of the liquid crystal display device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing a part of the manufacturing process of the active matrix substrate subsequent to FIG.
  • FIG. 7 is a cross-sectional view showing a part of the manufacturing process of the active matrix substrate subsequent to FIG. 8 is a cross-sectional view showing a part of the manufacturing process of the active matrix substrate subsequent to FIG.
  • FIG. 9 is a cross-sectional view showing a part of the manufacturing process of the active matrix substrate subsequent to FIG.
  • FIG. 10 is a cross-sectional view showing a part of the manufacturing process of the active matrix substrate subsequent to FIG.
  • FIG. 11 is a cross-sectional view showing a part of the manufacturing process of the active matrix substrate subsequent to FIG.
  • FIG. 12 is a cross-sectional view showing a part of the manufacturing process of the active matrix substrate subsequent to FIG.
  • FIG. 13 is a cross-sectional view showing a part of the manufacturing process of the active matrix substrate subsequent to FIG.
  • FIG. 14 is a cross-sectional view showing a part of the manufacturing process of the active matrix substrate subsequent to FIG.
  • FIG. 15 is a cross-sectional view of a display region of an active matrix substrate constituting a liquid crystal display device according to a second embodiment of the present invention.
  • FIG. 16 is a cross-sectional view of a display region of an active matrix substrate constituting a liquid crystal display device according to a third embodiment of the present invention.
  • FIG. 17 is a cross-sectional view of a display region of an active matrix substrate constituting a liquid crystal display device according to a fourth embodiment of the present invention.
  • FIG. 1 is a plan view showing a schematic configuration of a liquid crystal display device 100a of this embodiment.
  • FIG. 2 is a plan view showing a schematic configuration of a sub-pixel P in a display region D of the liquid crystal display device 100a.
  • FIG. 3 is a cross-sectional view of the liquid crystal display device 100a taken along line III-III in FIG. 1.
  • FIG. 4 is a plan view of an extra-pixel TFT 9f constituting the liquid crystal display device 100a.
  • the liquid crystal display device 100a includes, for example, a rectangular display area D for displaying images, and a frame area F provided around the periphery of the display area D.
  • a rectangular display area D is illustrated, but this rectangular shape also includes, for example, an approximately rectangular shape with arc-shaped sides, arc-shaped corners, or a shape with a notch in one of the sides.
  • a plurality of sub-pixels P are arranged in a matrix.
  • a sub-pixel P for performing a red gradation display, a sub-pixel P for performing a green gradation display, and a sub-pixel P for performing a blue gradation display are arranged adjacent to one another.
  • one pixel is composed of, for example, three adjacent sub-pixels P for performing red, green, and blue gradation display.
  • peripheral circuits M such as gate drivers and source drivers are provided along two adjacent sides of the display region D that extend in the X and Y directions in the drawing.
  • the liquid crystal display device 100a includes an active matrix substrate 30a, a counter substrate 50 disposed opposite the active matrix substrate 30a, and a liquid crystal layer 60 disposed between the active matrix substrate 30a and the counter substrate 50.
  • the active matrix substrate 30a includes a base substrate 10 and a thin-film element layer 25a disposed on the base substrate 10.
  • the base substrate 10 and the base substrate 40 described below are formed, for example, from a transparent resin substrate made of polyimide resin or a glass substrate.
  • the thin-film element layer 25a includes a base coat film 11 provided on a base substrate 10, a plurality of in-pixel TFTs 9d and a plurality of out-pixel TFTs 9f provided on the base coat film 11, a protective insulating film 19 and a planarizing film 20 provided in order on the plurality of in-pixel TFTs 9d and the plurality of out-pixel TFTs 9f, a plurality of pixel electrodes 21a provided on the planarizing film 20, and an alignment film 22 provided on the plurality of pixel electrodes 21a.
  • a plurality of gate lines 14g are provided so as to extend parallel to each other in the X direction in the figure, as shown in FIG.
  • a plurality of source lines 18f are provided so as to extend parallel to each other in the Y direction in the figure, as shown in FIG.
  • an in-pixel TFT 9d is provided at the intersection of the gate line 14g and the source line 18f, that is, for each subpixel P.
  • a plurality of out-of-pixel TFTs 9f are provided as part of the peripheral circuit M in the frame region F of the thin-film element layer 25a.
  • a base coat film 11 a first semiconductor film, a first gate insulating film (first inorganic insulating film) 13, a first metal film, a second gate insulating film (second inorganic insulating film) 15, a second semiconductor film, a second metal film, a protective insulating film 19, and a planarization film 20 are laminated in this order on a base substrate 10.
  • the gate line 14g is formed from the first metal film.
  • the source line 18f is formed from the second metal film.
  • the base coat film 11, the first gate insulating film 13, the second gate insulating film 15, and the protective insulating film 19 are each composed of a single layer or a laminated film of an inorganic insulating film such as silicon nitride, silicon oxide, or silicon oxynitride.
  • the first semiconductor layer 12a and third semiconductor layer 12b side of the base coat film 11, the first semiconductor layer 12a and third semiconductor layer 12b side of the first gate insulating film 13, the second semiconductor layer 16a and transparent electrode 16bc side of the second gate insulating film 15, and the second semiconductor layer 16a side of the etch stopper layer 17a are each composed of a silicon oxide film, for example.
  • the in-pixel TFT 9d is provided as a second TFT, and includes a third semiconductor layer 12b provided on the base coat film 11, a second gate electrode 14b provided on the third semiconductor layer 12b via a first gate insulating film 13, and a second source electrode 18c and a second drain electrode 18d provided on the second gate insulating film 15 so as to be spaced apart from each other.
  • the third semiconductor layer 12b is formed of the first semiconductor film made of an oxide semiconductor such as In-Ga-Zn-O, and includes a third source region 12ba and a third drain region 12bb that are defined to be spaced apart from each other, and a third channel region 12bc that is defined between the third source region 12ba and the third drain region 12bb, as shown in FIG. 3.
  • the In-Ga-Zn-O-based semiconductor is a ternary oxide of In (indium), Ga (gallium), and Zn (zinc), and the ratio (composition ratio) of In, Ga, and Zn is not particularly limited.
  • the In-Ga-Zn-O-based semiconductor may be amorphous or crystalline.
  • crystalline In-Ga-Zn-O-based semiconductor a crystalline In-Ga-Zn-O-based semiconductor whose c-axis is oriented approximately perpendicular to the layer surface is preferable.
  • another oxide semiconductor instead of the In-Ga-Zn-O-based semiconductor, another oxide semiconductor may be included.
  • Other oxide semiconductors may include, for example, In-Sn-Zn-O based semiconductors (e.g., In 2 O 3 -SnO 2 -ZnO; InSnZnO), where the In-Sn-Zn-O based semiconductor is a ternary oxide of In (indium), Sn (tin) and Zn (zinc).
  • oxide semiconductors may include In-Al-Zn-O based semiconductors, In-Al-Sn-Zn-O based semiconductors, Zn-O based semiconductors, In-Zn-O based semiconductors, Zn-Ti-O based semiconductors, Cd-Ge-O based semiconductors, Cd-Pb-O based semiconductors, CdO (cadmium oxide), Mg-Zn-O based semiconductors, In-Ga-Sn-O based semiconductors, In-Ga-O based semiconductors, Zr-In-Zn-O based semiconductors, Hf-In-Zn-O based semiconductors, Al-Ga-Zn-O based semiconductors, Ga-Zn-O based semiconductors, In-Ga-Zn-Sn-O based semiconductors, InGaO 3 (ZnO) 5 , magnesium zinc oxide (Mg x Zn 1-x O), cadmium zinc oxide (Cd x Zn 1-x O), and the
  • ZnO in an amorphous state, a polycrystalline state, a microcrystalline state in which the amorphous state and the polycrystalline state are mixed, or a semiconductor in which no impurity element is added may be used, to which one or more impurity elements selected from among group 1 elements, group 13 elements, group 14 elements, group 15 elements, group 17 elements, and the like are added.
  • the second gate electrode 14b is provided so as to overlap the third channel region 12bc of the third semiconductor layer 12b, and is configured to control the conduction between the third source region 12ba and the third drain region 12bb of the third semiconductor layer 12b.
  • the second gate electrode 14b is a protruding portion that protrudes to the side of the gate line 14g (Y direction in the figure), and is formed of the first metal film, similar to the gate line 14g.
  • the second source electrode 18c and the second drain electrode 18d are electrically connected to the third source region 12ba and the third drain region 12bb of the third semiconductor layer 12b, respectively, through a third contact hole Hc and a fourth contact hole Hd formed in the stacked film of the first gate insulating film 13 and the second gate insulating film 15, as shown in FIG. 3.
  • the second source electrode 18c and the second drain electrode 18d are formed of a second metal film, similar to the source line 18f.
  • the second source electrode 18c is a protruding portion that protrudes to the side of the source line 18f (X direction in the figure), as shown in FIG. 3.
  • the extra-pixel TFT 9f includes a first semiconductor layer 12a provided on the base coat film 11, a second semiconductor layer 16a provided on the second gate insulating film 15, a first gate electrode 14a provided on the first semiconductor layer 12a and the second semiconductor layer 16a via the first gate insulating film 13 and the second gate insulating film 15, and a first source electrode 18a and a first drain electrode 18b provided on the second semiconductor layer 16a so as to be spaced apart from each other, and is provided as a first TFT constituting a peripheral circuit M (e.g., a gate driver, etc.).
  • a peripheral circuit M e.g., a gate driver, etc.
  • the first semiconductor layer 12a is formed of a first semiconductor film, similar to the third semiconductor layer 12b. As shown in FIG. 3, the first semiconductor layer 12a includes a first source region 12aa and a first drain region 12ab that are spaced apart from each other, and a first channel region 12ac that is defined between the first source region 12aa and the first drain region 12ab.
  • the second semiconductor layer 16a is formed of the second semiconductor film made of an oxide semiconductor such as an In-Ga-Zn-O system. As shown in FIG. 3, the second semiconductor layer 16a includes a second source region 16aa and a second drain region 16ab that are spaced apart from each other, and a second channel region 16ac that is defined between the second source region 16aa and the second drain region 16ab.
  • the second semiconductor layer 16a may be made of an oxide semiconductor having the same composition as the first semiconductor layer 12a and the third semiconductor layer 12b, or may be made of an oxide semiconductor having a different composition from the first semiconductor layer 12a and the third semiconductor layer 12b.
  • the first gate electrode 14a is provided so as to overlap the first channel region 12ac of the first semiconductor layer 12a and the second channel region 16ac of the second semiconductor layer 16a, and is configured to control the conduction between the first source region 12aa and the first drain region 12ab of the first semiconductor layer 12a, and the conduction between the second source region 16aa and the second drain region 16ab of the second semiconductor layer 16a.
  • the first gate electrode 14a is formed of a first metal film, similar to the gate line 14g and the second gate electrode 14b.
  • the first source electrode 18a and the first drain electrode 18b are laminated on the second source region 16aa and the second drain region 16ab, and are electrically connected to the second source region 16aa and the second drain region 16ab of the second semiconductor layer 16a, respectively, and are also electrically connected to the first source region 12aa and the first drain region 12ab of the first semiconductor layer 12a through the first contact hole Ha and the second contact hole Hb formed in the laminated film of the first gate insulating film 13 and the second gate insulating film 15, respectively.
  • the first source electrode 18a and the first drain electrode 18b are formed of the second metal film, similar to the source line 18f, the second source electrode 18c, and the second drain electrode 18d.
  • an etch stopper layer 17a is provided between the first source electrode 18a and the first drain electrode 18b and the second channel region 16ac of the second semiconductor layer 16a, as shown in FIG. 3.
  • the planarization film 20 has a flat surface in the display area D and is made of a transparent organic resin material such as polyimide resin or acrylic resin.
  • the pixel electrodes 21a are arranged in a matrix on the planarization film 20 in correspondence with the sub-pixels P of the display area D.
  • each pixel electrode 21a is electrically connected to the second drain electrode 18d of the in-pixel TFT 9d through a contact hole He formed in the laminated film of the protective insulating film 19 and the planarization film 20.
  • a slit S for orienting the liquid crystal layer 60 is provided in each pixel electrode 21a so as to penetrate the pixel electrode 21a.
  • Each pixel electrode 21a is made of a transparent conductive film such as indium tin oxide (ITO) or indium zinc oxide (IZO).
  • a transparent electrode 16bc formed of the second semiconductor film and made into a conductor is provided so as to overlap with the third semiconductor layer 12b.
  • the transparent electrode 16bc is provided on the transparent electrode 16bc and electrically connected to a capacitance line 18e formed of the second metal film.
  • the transparent electrode 16bc is provided so as to constitute an auxiliary capacitance together with the pixel electrode 21a provided via the protective insulating film 19 and the planarization film 20.
  • the alignment film 22 and the alignment film 42 described below are made of, for example, polyimide resin whose surface has been subjected to a rubbing treatment.
  • the counter substrate 50 includes a base substrate 40 such as a transparent resin substrate or glass substrate, a color filter layer 41 provided on the base substrate 40, and an alignment film 42 provided on the color filter layer 41.
  • the color filter layer 41 includes a plurality of colored layers 41a provided corresponding to a plurality of sub-pixels P, and a black matrix 41b provided between each of the colored layers 41a. Note that the sub-pixels P that perform red, green, and blue gradation display are provided with colored layers 41a colored red, green, and green, respectively.
  • the liquid crystal layer 60 is made of, for example, a nematic liquid crystal material having electro-optical properties.
  • the liquid crystal layer 60 is sealed between the active matrix substrate 30a and the counter substrate 50 by a sealant provided in a frame shape so as to bond the active matrix substrate 30a and the counter substrate 50 to each other in the frame region F.
  • the liquid crystal display device 100a configured as described above applies a predetermined voltage to the liquid crystal layer 60 and auxiliary capacitance disposed between the pixel electrode 21a and the transparent electrode 16bc, and changes the orientation state of the liquid crystal layer 60 due to an electric field generated in the direction along the substrate surface, i.e., the horizontal direction, thereby adjusting the transmittance of light passing through each subpixel P and displaying an image.
  • Figures 5 to 14 are cross-sectional views successively showing a part of the manufacturing process of the active matrix substrate 30a.
  • a silicon nitride film (about 50 nm thick) and a silicon oxide film (about 250 nm thick) are sequentially formed on a base substrate 10 such as a resin substrate by, for example, a plasma CVD (Chemical Vapor Deposition) method, thereby forming a base coat film 11.
  • a plasma CVD (Chemical Vapor Deposition) method thereby forming a base coat film 11.
  • a first semiconductor film made of an oxide semiconductor such as an InGaZnO4 film (thickness: about 30 nm) is formed by, for example, a sputtering method on the substrate surface on which the base coat film 11 is formed, and then the first semiconductor film is patterned to form a first semiconductor layer 12a, a third semiconductor layer 12b, etc., as shown in FIG. 5.
  • a silicon oxide film (about 100 nm thick) is formed by, for example, plasma CVD on the substrate surface on which the first semiconductor layer 12a and other layers are formed, thereby forming the first gate insulating film 13 as shown in FIG. 6.
  • a first metal film such as a molybdenum film (about 100 nm thick) is formed by, for example, a sputtering method on the substrate surface on which the first gate insulating film 13 is formed, and then the first metal film is patterned to form the first gate electrode 14a, the second gate electrode 14b (and the gate line 14g), etc., as shown in FIG. 7.
  • a silicon nitride film (about 150 nm thick) and a silicon oxide film (about 100 nm thick) are sequentially formed by, for example, plasma CVD on the substrate surface on which the first gate electrode 14a and the like are formed, to form the second gate insulating film 15 as shown in FIG. 8.
  • a part of the first semiconductor layer 12a is made conductive, and the first source region 12aa, the first drain region 12ab, and the first channel region 12ac are formed in the first semiconductor layer 12a, and a part of the third semiconductor layer 12b is made conductive, and the third source region 12ba, the third drain region 12bb, and the third channel region 12bc are formed in the third semiconductor layer 12b.
  • a second semiconductor film made of an oxide semiconductor such as an InGaZnO4 film (having a thickness of about 30 nm) is formed by, for example, a sputtering method on the substrate surface on which the second gate insulating film 15 is formed, and then the second semiconductor film is patterned to form a second semiconductor layer 16a, a fourth semiconductor layer 16b, etc., as shown in FIG. 9.
  • a silicon oxide film (about 100 nm thick) is formed, for example, by plasma CVD, on the substrate surface on which the second semiconductor layer 16a etc. are formed, and then the silicon oxide film, the first gate insulating film 13 and the second gate insulating film 15 are patterned to form an etch stopper layer 17a, a first contact hole Ha, a second contact hole Hb, a third contact hole Hc and a fourth contact hole Hd etc., as shown in FIG. 10.
  • a titanium film (about 50 nm thick), an aluminum film (about 400 nm thick), and a titanium film (about 200 nm thick) are sequentially formed by, for example, a sputtering method to form a second metal film, and then the second metal film is patterned to form a first source electrode 18a, a first drain electrode 18b, a second source electrode 18c, a second drain electrode 18d (and a source line 18f and a capacitance line 18e), etc., as shown in FIG. 11.
  • a silicon nitride film (about 300 nm thick) is formed by, for example, plasma CVD on the substrate surface on which the first source electrode 18a and the like are formed, to form a protective insulating film 19.
  • an acrylic photosensitive resin film (about 2 ⁇ m thick) is applied by, for example, spin coating or slit coating, and the applied film is pre-baked, exposed, developed, and post-baked to form a planarization film 20 having contact holes, as shown in FIG. 12.
  • the fourth semiconductor layer 16b becomes a conductive transparent electrode 16bc as shown in FIG. 12, as the oxide semiconductor is reduced by the silicon nitride film formed on its surface as the protective insulating film 19.
  • a part of the second semiconductor layer 16a is conductive by heat treatment after the protective insulating film 19 is formed, and the second source region 16aa, the second drain region 16ab, and the second channel region 16ac are formed in the second semiconductor layer 16a.
  • the protective insulating film 19 exposed from the contact hole in the planarization film 20 is removed to make the contact hole reach the second drain electrode 18d of the in-pixel TFT 9d, forming a contact hole He, as shown in FIG. 13.
  • a transparent conductive film such as an ITO film (about 100 nm thick) is formed, for example, by a sputtering method, on the substrate surface on which the contact holes He are formed, and then the transparent conductive film is patterned to form pixel electrodes 21a, etc., as shown in FIG. 9.
  • a polyimide resin film is applied, for example by a printing method, to the substrate surface on which the pixel electrodes 21a etc. are formed, and then the resin film is subjected to baking and rubbing treatments to form the alignment film 22.
  • the active matrix substrate 30a of this embodiment can be manufactured.
  • a photosensitive resin containing a black pigment is applied onto a base substrate 40 such as a resin substrate by, for example, a spin coating method or a slit coating method, and the applied photosensitive resin is partially exposed to light.
  • the resist is developed and patterned to form a black matrix 41b.
  • an acrylic photosensitive resin colored, for example, red, green, or blue is applied to the substrate surface on which the black matrix 41b is formed, and the applied photosensitive resin is partially exposed to light and then developed for patterning to form a colored layer of the selected color (for example, a red layer) 41a. Furthermore, a similar process is repeated for the other two colors to form colored layers of the other two colors (for example, a green layer and a blue layer) 41a, thereby forming the color filter layer 41.
  • a polyimide resin film is applied, for example, by a printing method, to the substrate surface on which the color filter layer 41 is formed, and the resin film is then subjected to baking and rubbing treatments to form the alignment film 42.
  • the opposing substrate 50 of this embodiment can be manufactured.
  • the active matrix substrate 30a and the counter substrate 50 manufactured as described above are bonded together via a sealant, and a liquid crystal material is sealed between the active matrix substrate 30a and the counter substrate 50 to form a liquid crystal layer 60, thereby manufacturing the liquid crystal display device 100a.
  • the pixel TFT 9d of each subpixel P in the display region D includes a third semiconductor layer 12b formed of a first semiconductor film made of an oxide semiconductor with a small leakage current, a second gate electrode 14b provided on the third semiconductor layer 12b via a first gate insulating film 13, and a second source electrode 18c and a second drain electrode 18d provided on the second gate insulating film 15 so as to be spaced apart from each other.
  • the second source electrode 18c and the second drain electrode 18d are electrically connected to the third source region 12ba and the third drain region 12bb of the third semiconductor layer 12b, respectively.
  • each subpixel P is provided with a transparent electrode 16bc formed of a second semiconductor film made of an oxide semiconductor and made into a conductor. Therefore, in each subpixel P, an auxiliary capacitance is formed between the pixel electrode 21a and the transparent electrode 16bc, and a lateral electric field can be applied to the liquid crystal layer 60 via the pixel electrode 21a and the transparent electrode 16bc.
  • each sub-pixel P a predetermined voltage is applied to the liquid crystal layer 60 and the auxiliary capacitance disposed between the pixel electrode 21a and the transparent electrode 16bc based on a source signal input from the source line 18f via the in-pixel TFT 9d having a small leakage current, and the orientation state of the liquid crystal layer 60 is changed, thereby adjusting the transmittance of light passing through each sub-pixel P, thereby enabling reliable image display.
  • the extra-pixel TFT 9f provided in the frame region F includes a first semiconductor layer 12a formed of a first semiconductor film made of an oxide semiconductor, a second semiconductor layer 16a formed of a second semiconductor film made of an oxide semiconductor, a first gate electrode 14a provided on the first semiconductor layer 12a and the second semiconductor layer 16a via a first gate insulating film 13 and a second gate insulating film 15, and a first source electrode 18a and a first drain electrode 18b provided on the second semiconductor layer 16a so as to be spaced apart from each other.
  • the first source electrode 18a is electrically connected to the first source region 12aa of the first semiconductor layer 12a and the second source region 16aa of the second semiconductor layer 16a.
  • the first drain electrode 18b is electrically connected to the first drain region 12ab of the first semiconductor layer 12a and the second drain region 16ab of the second semiconductor layer 16a.
  • a channel current flows through both the first channel region 12ac of the first semiconductor layer 12a and the second channel region 16ac of the second semiconductor layer 16a, so that the on-current can be improved. Therefore, the in-pixel TFT 9d and the out-of-pixel TFT 9f suitable for switching of each subpixel P and the peripheral circuit M can be formed using a semiconductor layer made of an oxide semiconductor without using a semiconductor layer made of a polysilicon semiconductor.
  • an etch stopper layer 17a formed of a silicon oxide film is provided between the second semiconductor layer 16a and the first source electrode 18a and the first drain electrode 18b. Therefore, even if a protective insulating film 19 made of a silicon nitride film is laminated on the etch stopper layer 17a, the second channel region 16ac of the second semiconductor layer 16a is not made into a conductor.
  • a protective insulating film 19 made of a silicon nitride film is laminated on the fourth semiconductor layer 16b, so that the fourth semiconductor layer 16b is made into a conductor and the transparent electrode 16bc is formed. This makes it easy to separately create the second semiconductor layer 16a and the transparent electrode 16bc made into a conductor using the second semiconductor film made of an oxide semiconductor.
  • Fig. 15 shows a second embodiment of a display device according to the present invention.
  • Fig. 15 is a cross-sectional view of a display region D of an active matrix substrate 30b constituting a liquid crystal display device of this embodiment. Note that in the following embodiments, the same parts as those in Figs. 1 to 14 are given the same reference numerals and detailed description thereof will be omitted.
  • a liquid crystal display device 100a is illustrated having an active matrix substrate 30a in which the third semiconductor layer 12b and transparent electrode 16bc of the in-pixel TFT 9d are arranged vertically (in the thickness direction of the substrate), but in this embodiment, a liquid crystal display device is illustrated having an active matrix substrate 30b in which the third semiconductor layer 16c and transparent electrode 16d of the in-pixel TFT 9db are arranged horizontally (in the direction along the substrate surface).
  • the liquid crystal display device of this embodiment like the liquid crystal display device 100a of the first embodiment described above, includes, for example, a rectangular display area D for displaying images, and a frame area F provided around the periphery of the display area D.
  • the liquid crystal display device of this embodiment also includes an active matrix substrate 30b (see FIG. 15), a counter substrate 50 arranged to face the active matrix substrate 30b, and a liquid crystal layer 60 arranged between the active matrix substrate 30b and the counter substrate 50.
  • the active matrix substrate 30b includes a base substrate 10 and a thin-film element layer 25b provided on the base substrate 10.
  • the thin-film element layer 25b includes a base coat film 11 provided on a base substrate 10, a plurality of in-pixel TFTs 9db and a plurality of out-pixel TFTs 9f (see FIG. 3) provided on the base coat film 11, a protective insulating film 19 and a planarizing film 20 provided in order on the plurality of in-pixel TFTs 9db and the plurality of out-pixel TFTs 9f, a plurality of pixel electrodes 21b provided on the planarizing film 20, and an alignment film 22 provided on the plurality of pixel electrodes 21b.
  • a plurality of gate lines 14g and a plurality of source lines 18f are provided, similar to the thin-film element layer 25a of the first embodiment.
  • an in-pixel TFT 9db is provided at each intersection of the gate line 14g and the source line 18f, and an out-pixel TFT 9f is provided in the frame region F.
  • a base coat film 11 a first semiconductor film, a first gate insulating film (first inorganic insulating film) 13, a first metal film, a second gate insulating film (second inorganic insulating film) 15, a second semiconductor film, a second metal film, a protective insulating film 19, and a planarization film 20 are laminated in this order on a base substrate 10.
  • the in-pixel TFT 9db is provided as a second TFT, and includes a second gate electrode 14b provided on the first gate insulating film 13, a third semiconductor layer 16c provided on the second gate electrode 14b via a second gate insulating film 15, and a second source electrode 18cb and a second drain electrode 18db provided on the third semiconductor layer 16c so as to be spaced apart from each other.
  • the third semiconductor layer 16c is formed by the second semiconductor film made of an oxide semiconductor such as an In-Ga-Zn-O system, and as shown in FIG. 15, includes a third source region 16ca and a third drain region 16cb that are spaced apart from each other, and a third channel region 16cc that is defined between the third source region 16ca and the third drain region 16cb.
  • an oxide semiconductor such as an In-Ga-Zn-O system
  • the second gate electrode 14b is provided so as to overlap the third channel region 16cc of the third semiconductor layer 16c, and is configured to control the conduction between the third source region 16ca and the third drain region 16cb of the third semiconductor layer 16c.
  • the second source electrode 18cb and the second drain electrode 18db are stacked on the third source region 16ca and the third drain region 16cb, and are electrically connected to the third source region 16ca and the third drain region 16cb of the third semiconductor layer 16c, respectively.
  • the second source electrode 18cb and the second drain electrode 18db are formed of a second metal film, similar to the source line 18f.
  • an etch stopper layer 17b is provided between the third semiconductor layer 16c and the second source electrode 18cb and the second drain electrode 18db.
  • the second source electrode 18cb is a protrusion that protrudes to the side of the source line 18f.
  • each pixel electrode 21b is arranged in a matrix on the planarization film 20 in correspondence with the sub-pixels P in the display area D.
  • each pixel electrode 21b is electrically connected to the second drain electrode 18db of the in-pixel TFT 9d through a contact hole He formed in the laminated film of the protective insulating film 19 and the planarization film 20.
  • each pixel electrode 21b is provided with a slit S for orienting the liquid crystal layer 60 so as to penetrate each pixel electrode 21b, similar to the pixel electrode 21a of the first embodiment.
  • Each pixel electrode 21b is made of a transparent conductive film such as indium tin oxide (ITO) or indium zinc oxide (IZO).
  • a transparent electrode 16d formed from the second semiconductor film and made into a conductor is provided so as not to overlap with the third semiconductor layer 16c.
  • the transparent electrode 16d is provided on the transparent electrode 16d and electrically connected to a capacitance line 18eb formed from the second metal film.
  • the transparent electrode 16d is provided so as to constitute an auxiliary capacitance together with the pixel electrode 21b provided via the protective insulating film 19 and the planarization film 20.
  • the liquid crystal display device of this embodiment is configured to display images by applying a predetermined voltage to the liquid crystal layer 60 and auxiliary capacitance disposed between the pixel electrode 21b and the transparent electrode 16d, and changing the orientation state of the liquid crystal layer 60 due to the electric field generated in the horizontal direction, thereby adjusting the transmittance of light passing through each subpixel P.
  • the liquid crystal display device of this embodiment can be manufactured by not forming the third semiconductor layer 12b when forming the first semiconductor layer 12a, forming the third semiconductor layer 16c and the fourth semiconductor layer that will become the transparent electrode 16d when forming the second semiconductor layer 16a, forming the etch stopper layer 17b when forming the etch stopper layer 17a, and appropriately changing the other pattern shapes in the active matrix substrate manufacturing process of the first embodiment.
  • the in-pixel TFT 9db of each subpixel P in the display region D includes a third semiconductor layer 16c formed of a second semiconductor film made of an oxide semiconductor with a small leakage current, a second gate electrode 14b provided on the third semiconductor layer 16c via a second gate insulating film 15, and a second source electrode 18cb and a second drain electrode 18db provided on the third semiconductor layer 16c so as to be spaced apart from each other.
  • the second source electrode 18cb and the second drain electrode 18db are electrically connected to the third source region 16ca and the third drain region 16cb of the third semiconductor layer 16c, respectively.
  • each subpixel P is provided with a transparent electrode 16d formed of a second semiconductor film made of an oxide semiconductor and made into a conductor. Therefore, in each subpixel P, an auxiliary capacitance is formed between the pixel electrode 21b and the transparent electrode 16d, and a lateral electric field can be applied to the liquid crystal layer 60 via the pixel electrode 21b and the transparent electrode 16d.
  • each sub-pixel P a predetermined voltage is applied to the liquid crystal layer 60 and the auxiliary capacitance disposed between the pixel electrode 21b and the transparent electrode 16d based on a source signal input from the source line 18f via the in-pixel TFT 9db having a small leakage current, and the orientation state of the liquid crystal layer 60 is changed, thereby adjusting the transmittance of light passing through each sub-pixel P, thereby enabling reliable image display.
  • the extra-pixel TFT 9f provided in the frame region F includes a first semiconductor layer 12a formed of a first semiconductor film made of an oxide semiconductor, a second semiconductor layer 16a formed of a second semiconductor film made of an oxide semiconductor, a first gate electrode 14a provided on the first semiconductor layer 12a and the second semiconductor layer 16a via a first gate insulating film 13 and a second gate insulating film 15, and a first source electrode 18a and a first drain electrode 18b provided on the second semiconductor layer 16a so as to be spaced apart from each other.
  • the first source electrode 18a is electrically connected to the first source region 12aa of the first semiconductor layer 12a and the second source region 16aa of the second semiconductor layer 16a.
  • the first drain electrode 18b is electrically connected to the first drain region 12ab of the first semiconductor layer 12a and the second drain region 16ab of the second semiconductor layer 16a.
  • a channel current flows through both the first channel region 12ac of the first semiconductor layer 12a and the second channel region 16ac of the second semiconductor layer 16a, so that the on-current can be improved. Therefore, the in-pixel TFT 9db and the out-of-pixel TFT 9f suitable for switching of each subpixel P and the peripheral circuit M can be formed using a semiconductor layer made of an oxide semiconductor without using a semiconductor layer made of a polysilicon semiconductor.
  • an etch stopper layer 17a formed of a silicon oxide film is provided between the second semiconductor layer 16a and the first source electrode 18a and the first drain electrode 18b, so even if a protective insulating film 19 made of a silicon nitride film is laminated on the etch stopper layer 17a, the second channel region 16ac of the second semiconductor layer 16a is not made conductive.
  • an etch stopper layer 17b is provided between the third semiconductor layer 16c and the second source electrode 18cb and the second drain electrode 18db, so even if a protective insulating film 19 made of a silicon nitride film is laminated on the etch stopper layer 17b, the third channel region 16cc of the third semiconductor layer 16c is not made conductive.
  • a protective insulating film 19 made of a silicon nitride film is laminated on the transparent electrode 16d, so the fourth semiconductor layer is made conductive to form the transparent electrode 16d. This makes it easy to create the second semiconductor layer 16a and the third semiconductor layer 16c, and the conductive transparent electrode 16d, using the second semiconductor film made of an oxide semiconductor.
  • Third Embodiment 16 shows a third embodiment of a display device according to the present invention, in which FIG. 16 is a cross-sectional view of a display region D of an active matrix substrate 30c constituting a liquid crystal display device of this embodiment.
  • a liquid crystal display device 100a is illustrated having an active matrix substrate 30a in which the third semiconductor layer 12b and transparent electrode 16bc of the in-pixel TFT 9d are arranged vertically, but in this embodiment, a liquid crystal display device is illustrated having an active matrix substrate 30c in which the third semiconductor layer 16c and transparent electrode 12t of the in-pixel TFT 9db are arranged horizontally.
  • the liquid crystal display device of this embodiment like the liquid crystal display device 100a of the first embodiment described above, includes, for example, a rectangular display area D for displaying images, and a frame area F provided around the periphery of the display area D.
  • the liquid crystal display device of this embodiment also includes an active matrix substrate 30c (see FIG. 16), a counter substrate 50 arranged to face the active matrix substrate 30c, and a liquid crystal layer 60 arranged between the active matrix substrate 30c and the counter substrate 50.
  • the active matrix substrate 30c includes a base substrate 10 and a thin-film element layer 25c disposed on the base substrate 10.
  • the thin-film element layer 25c includes a base coat film 11 provided on a base substrate 10, a plurality of in-pixel TFTs 9db and a plurality of out-pixel TFTs 9f (see FIG. 3) provided on the base coat film 11, a protective insulating film 19 and a planarizing film 20 provided in order on the plurality of in-pixel TFTs 9db and the plurality of out-pixel TFTs 9f, a plurality of pixel electrodes 21b provided on the planarizing film 20, and an alignment film 22 provided on the plurality of pixel electrodes 21b.
  • a plurality of gate lines 14g and a plurality of source lines 18f are provided, similar to the thin-film element layer 25a of the first embodiment.
  • an in-pixel TFT 9db is provided at each intersection of the gate line 14g and the source line 18f, and an out-pixel TFT 9f is provided in the frame region F.
  • a base coat film 11 a first semiconductor film, a first gate insulating film (first inorganic insulating film) 13, a first metal film, a second gate insulating film (second inorganic insulating film) 15, a second semiconductor film, a second metal film, a protective insulating film 19, and a planarization film 20 are laminated in this order on a base substrate 10.
  • a transparent electrode 12t formed of the first semiconductor film and made into a conductor is provided so as not to overlap with the third semiconductor layer 16c.
  • the transparent electrode 12t is a portion exposed from the first gate insulating film 13 of the fourth semiconductor layer 12d as shown in FIG. 16.
  • the transparent electrode 12t is provided on the transparent electrode 12t and electrically connected to a capacitance line 18eb formed of the second metal film.
  • the transparent electrode 12t is provided so as to constitute an auxiliary capacitance together with the pixel electrode 21b provided via the protective insulating film 19 and the planarization film 20.
  • the liquid crystal display device of this embodiment is configured to display images by applying a predetermined voltage to the liquid crystal layer 60 and auxiliary capacitance disposed between the pixel electrode 21b and the transparent electrode 12t, and changing the orientation state of the liquid crystal layer 60 due to the electric field generated in the horizontal direction, thereby adjusting the transmittance of light passing through each subpixel P.
  • the liquid crystal display device of this embodiment can be manufactured by forming the fourth semiconductor layer 12d (which becomes the transparent electrode 12t) when forming the first semiconductor layer 12a, forming the third semiconductor layer 16c when forming the second semiconductor layer 16a, and forming the etch stopper layer 17b when forming the etch stopper layer 17a in the active matrix substrate manufacturing process of the first embodiment described above, and by appropriately changing the other pattern shapes.
  • the in-pixel TFT 9db of each subpixel P in the display region D includes a third semiconductor layer 16c formed of a second semiconductor film made of an oxide semiconductor with a small leakage current, a second gate electrode 14b provided on the third semiconductor layer 16c via a second gate insulating film 15, and a second source electrode 18cb and a second drain electrode 18db provided on the third semiconductor layer 16c so as to be spaced apart from each other.
  • the second source electrode 18cb and the second drain electrode 18db are electrically connected to the third source region 16ca and the third drain region 16cb of the third semiconductor layer 16c, respectively.
  • each subpixel P is provided with a transparent electrode 12t formed of a first semiconductor film made of an oxide semiconductor and made into a conductor. Therefore, in each subpixel P, an auxiliary capacitance is formed between the pixel electrode 21b and the transparent electrode 12t, and a lateral electric field can be applied to the liquid crystal layer 60 via the pixel electrode 21b and the transparent electrode 12t.
  • each sub-pixel P a predetermined voltage is applied to the liquid crystal layer 60 and the auxiliary capacitance disposed between the pixel electrode 21b and the transparent electrode 12t based on a source signal input from the source line 18f via the in-pixel TFT 9db having a small leakage current, and the orientation state of the liquid crystal layer 60 is changed, thereby adjusting the transmittance of light passing through each sub-pixel P, thereby enabling reliable image display.
  • the extra-pixel TFT 9f provided in the frame region F includes a first semiconductor layer 12a formed of a first semiconductor film made of an oxide semiconductor, a second semiconductor layer 16a formed of a second semiconductor film made of an oxide semiconductor, a first gate electrode 14a provided on the first semiconductor layer 12a and the second semiconductor layer 16a via a first gate insulating film 13 and a second gate insulating film 15, and a first source electrode 18a and a first drain electrode 18b provided on the second semiconductor layer 16a so as to be spaced apart from each other.
  • the first source electrode 18a is electrically connected to the first source region 12aa of the first semiconductor layer 12a and the second source region 16aa of the second semiconductor layer 16a.
  • the first drain electrode 18b is electrically connected to the first drain region 12ab of the first semiconductor layer 12a and the second drain region 16ab of the second semiconductor layer 16a.
  • a channel current flows through both the first channel region 12ac of the first semiconductor layer 12a and the second channel region 16ac of the second semiconductor layer 16a, so that the on-current can be improved. Therefore, the in-pixel TFT 9db and the out-of-pixel TFT 9f suitable for switching of each subpixel P and the peripheral circuit M can be formed using a semiconductor layer made of an oxide semiconductor without using a semiconductor layer made of a polysilicon semiconductor.
  • an etch stopper layer 17a formed of a silicon oxide film is provided between the second semiconductor layer 16a and the first source electrode 18a and the first drain electrode 18b, so even if a protective insulating film 19 made of a silicon nitride film is laminated on the etch stopper layer 17a, the second channel region 16ac of the second semiconductor layer 16a is not made into a conductor.
  • an etch stopper layer 17b is provided between the third semiconductor layer 16c and the second source electrode 18cb and the second drain electrode 18db, so even if a protective insulating film 19 made of a silicon nitride film is laminated on the etch stopper layer 17b, the third channel region 16cc of the third semiconductor layer 16c is not made into a conductor.
  • a protective insulating film 19 made of a silicon nitride film is laminated on the transparent electrode 12t, so most of the fourth semiconductor layer 12d is made into a conductor to form the transparent electrode 12t. This makes it easy to create the second semiconductor layer 16a and the third semiconductor layer 16c, and the conductive transparent electrode 12t, using the first and second semiconductor films made of oxide semiconductors.
  • Fig. 17 shows a fourth embodiment of the display device according to the present invention, in which Fig. 17 is a cross-sectional view of a display region D of an active matrix substrate 30d constituting the liquid crystal display device of this embodiment.
  • a liquid crystal display device 100a is illustrated having an active matrix substrate 30a in which the third semiconductor layer 12b and transparent electrode 16bc of the in-pixel TFT 9d are arranged vertically, but in this embodiment, a liquid crystal display device is illustrated having an active matrix substrate 30d in which the third semiconductor layer 12b and transparent electrode 12t of the in-pixel TFT 9d are arranged horizontally.
  • the liquid crystal display device of this embodiment like the liquid crystal display device 100a of the first embodiment described above, includes, for example, a rectangular display area D for displaying images, and a frame area F provided around the periphery of the display area D.
  • the liquid crystal display device of this embodiment also includes an active matrix substrate 30d (see FIG. 17), a counter substrate 50 arranged to face the active matrix substrate 30d, and a liquid crystal layer 60 arranged between the active matrix substrate 30d and the counter substrate 50.
  • the active matrix substrate 30d includes a base substrate 10 and a thin-film element layer 25d disposed on the base substrate 10.
  • the thin-film element layer 25d includes a base coat film 11 provided on a base substrate 10, a plurality of in-pixel TFTs 9d and a plurality of out-pixel TFTs 9f (see FIG. 3) provided on the base coat film 11, a protective insulating film 19 and a planarizing film 20 provided in order on the plurality of in-pixel TFTs 9d and the plurality of out-pixel TFTs 9f, a plurality of pixel electrodes 21b provided on the planarizing film 20, and an alignment film 22 provided on the plurality of pixel electrodes 21b.
  • a plurality of gate lines 14g and a plurality of source lines 18f are provided, similar to the thin-film element layer 25a of the first embodiment.
  • an in-pixel TFT 9d is provided at each intersection of the gate line 14g and the source line 18f, and an out-pixel TFT 9f is provided in the frame region F.
  • a base coat film 11 a first semiconductor film, a first gate insulating film (first inorganic insulating film) 13, a first metal film, a second gate insulating film (second inorganic insulating film) 15, a second semiconductor film, a second metal film, a protective insulating film 19, and a planarization film 20 are laminated in this order on a base substrate 10.
  • a transparent electrode 12t formed from the first semiconductor film and made conductive is provided so as not to overlap with the third semiconductor layer 12b.
  • the liquid crystal display device of this embodiment is configured to display images by applying a predetermined voltage to the liquid crystal layer 60 and auxiliary capacitance disposed between the pixel electrode 21b and the transparent electrode 12t, and changing the orientation state of the liquid crystal layer 60 due to the electric field generated in the horizontal direction, thereby adjusting the transmittance of light passing through each subpixel P.
  • the liquid crystal display device of this embodiment can be manufactured by forming the fourth semiconductor layer 12d (which becomes the transparent electrode 12t) when forming the first semiconductor layer 12a in the active matrix substrate manufacturing process of the first embodiment described above, and not forming the fourth semiconductor layer 16b when forming the second semiconductor layer 16a, and by appropriately changing the other pattern shapes.
  • the in-pixel TFT 9d of each subpixel P in the display region D includes a third semiconductor layer 12b formed of a first semiconductor film made of an oxide semiconductor with a small leakage current, a second gate electrode 14b provided on the third semiconductor layer 12b via a first gate insulating film 13, and a second source electrode 18c and a second drain electrode 18d provided on the second gate insulating film 15 so as to be spaced apart from each other.
  • the second source electrode 18c and the second drain electrode 18d are electrically connected to the third source region 12ba and the third drain region 12bb of the third semiconductor layer 12b, respectively.
  • each subpixel P is provided with a transparent electrode 12t formed of a first semiconductor film made of an oxide semiconductor and made into a conductor. Therefore, in each subpixel P, an auxiliary capacitance is formed between the pixel electrode 21b and the transparent electrode 12t, and a lateral electric field can be applied to the liquid crystal layer 60 via the pixel electrode 21b and the transparent electrode 12t.
  • each sub-pixel P a predetermined voltage is applied to the liquid crystal layer 60 and the auxiliary capacitance disposed between the pixel electrode 21b and the transparent electrode 12t based on a source signal input from the source line 18f via the in-pixel TFT 9d having a small leakage current, and the orientation state of the liquid crystal layer 60 is changed, thereby adjusting the transmittance of light passing through each sub-pixel P, thereby enabling reliable image display.
  • the extra-pixel TFT 9f provided in the frame region F includes a first semiconductor layer 12a formed of a first semiconductor film made of an oxide semiconductor, a second semiconductor layer 16a formed of a second semiconductor film made of an oxide semiconductor, a first gate electrode 14a provided on the first semiconductor layer 12a and the second semiconductor layer 16a via a first gate insulating film 13 and a second gate insulating film 15, and a first source electrode 18a and a first drain electrode 18b provided on the second semiconductor layer 16a so as to be spaced apart from each other.
  • the first source electrode 18a is electrically connected to the first source region 12aa of the first semiconductor layer 12a and the second source region 16aa of the second semiconductor layer 16a.
  • the first drain electrode 18b is electrically connected to the first drain region 12ab of the first semiconductor layer 12a and the second drain region 16ab of the second semiconductor layer 16a.
  • a channel current flows through both the first channel region 12ac of the first semiconductor layer 12a and the second channel region 16ac of the second semiconductor layer 16a, so that the on-current can be improved. Therefore, the in-pixel TFT 9d and the out-of-pixel TFT 9f suitable for switching of each subpixel P and the peripheral circuit M can be formed using a semiconductor layer made of an oxide semiconductor without using a semiconductor layer made of a polysilicon semiconductor.
  • an etch stopper layer 17a formed of a silicon oxide film is provided between the second semiconductor layer 16a and the first source electrode 18a and the first drain electrode 18b. Therefore, even if a protective insulating film 19 made of a silicon nitride film is laminated on the etch stopper layer 17a, the second channel region 16ac of the second semiconductor layer 16a is not made conductive. In contrast, in each subpixel P, a protective insulating film 19 made of a silicon nitride film is laminated on the transparent electrode 12t, so that most of the fourth semiconductor layer 12d is made conductive to form the transparent electrode 12t. This makes it possible to easily create the second semiconductor layer 16a and the conductive transparent electrode 12t separately using the first and second semiconductor films made of oxide semiconductors.
  • a display device has been exemplified in which the electrode of the TFT connected to the pixel electrode is used as the drain electrode, but the present invention can also be applied to a display device in which the electrode of the TFT connected to the pixel electrode is called the source electrode.
  • a liquid crystal display device has been described as an example of a display device, but the present invention can be applied to a display device having a plurality of light-emitting elements driven by a current, for example, by using the transparent electrode of each subpixel as an anode, and can be applied to a display device having, for example, QLEDs (Quantum-dot light emitting diodes), which are light-emitting elements that use a quantum dot-containing layer.
  • QLEDs Quantum-dot light emitting diodes
  • the present invention is useful for flexible display devices.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)

Abstract

額縁領域（Ｆ）の第１ＴＦＴ（９ｆ）は、酸化物半導体からなる第１及び第２半導体層（１２ａ，１６ａ）と、第１及び第２半導体層（１２ａ，１６ａ）に第１及び第２無機絶縁膜（１３，１５）を介して設けられた第１ゲート電極（１４ａ）と、第１及び第２ソース領域（１２ａａ，１６ａａ）に接続された第１ソース電極（１８ａ）と、第１及び第２ドレイン領域（１２ａｂ，１６ａｂ）に接続された第１ドレイン電極（１８ｂ）とを備え、酸化物半導体からなる第３半導体層（１２ｂ）を備えた第２ＴＦＴ（９ｄ）が設けられたサブ画素には、酸化物半導体を導体化した透明電極（１６ｂｃ）が設けられている。

Description

表示装置
　本発明は、表示装置に関するものである。
　液晶表示装置や有機エレクトロルミネッセンス（electroluminescence、以下、「ＥＬ」とも称する）表示装置等の表示装置では、画像表示を行う表示領域を構成するサブ画素毎に薄膜トランジスタ（thin film transistor、以下「ＴＦＴ」とも称する）が設けられている。ここで、ＴＦＴを構成する半導体層としては、例えば、移動度が高いポリシリコンからなる半導体層、リーク電流が小さいＩｎ－Ｇａ－Ｚｎ－Ｏ等の酸化物半導体からなる半導体層等がよく知られている。
　例えば、特許文献１には、ポリシリコン半導体を用いた第１のＴＦＴ、及び酸化物半導体を用いた第２のＴＦＴが基板上にそれぞれ形成されたハイブリッド構造を有する表示装置が開示されている。
特開２０２０－１７５５８号公報
　ところで、移動度が高いポリシリコン半導体からなる半導体層を備えたＴＦＴは、表示領域の周囲に設けられたゲートドライバー等の周辺回路用のＴＦＴに適しており、リーク電流が小さい酸化物半導体からなる半導体層を備えたＴＦＴは、各サブ画素のスイッチング用のＴＦＴに適している。ここで、上記特許文献１に開示されたハイブリッド構造を有する表示装置では、周辺回路用のＴＦＴ及び各サブ画素のスイッチング用のＴＦＴを同一基板上に形成することができるものの、ポリシリコン半導体からなる半導体層と、酸化物半導体からなる半導体層とを同一基板上に形成するために、製造プロセスが複雑になるので、改善の余地がある。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、ポリシリコン半導体からなる半導体層を用いずに酸化物半導体からなる半導体層を用いて、各サブ画素のスイッチング及び周辺回路に適したＴＦＴを形成することにある。
　上記目的を達成するために、本発明に係る表示装置は、ベース基板と、上記ベース基板上に設けられ、酸化物半導体からなる第１半導体膜、第１無機絶縁膜、第１金属膜、第２無機絶縁膜、酸化物半導体からなる第２半導体膜、及び第２金属膜が順に積層された薄膜素子層とを備え、上記薄膜素子層には、上記第１半導体膜により形成された第１半導体層と、上記第２半導体膜により形成された第２半導体層とを有する第１薄膜トランジスタが表示領域の周囲の額縁領域に設けられ、上記第１半導体膜又は上記第２半導体膜により形成された第３半導体層を有する第２薄膜トランジスタが上記表示領域を構成するサブ画素毎に設けられ、上記第１薄膜トランジスタは、互いに離間するように第１ソース領域及び第１ドレイン領域が規定されて該第１ソース領域及び該第１ドレイン領域の間に第１チャネル領域が規定された上記第１半導体層と、互いに離間するように第２ソース領域及び第２ドレイン領域が規定されて該第２ソース領域及び該第２ドレイン領域の間に第２チャネル領域が規定された上記第２半導体層と、上記第１半導体層及び上記第２半導体層に上記第１無機絶縁膜及び上記第２無機絶縁膜を介して設けられ、上記第１金属膜により形成された第１ゲート電極と、上記第２金属膜により設けられ、上記第１ソース領域及び上記第２ソース領域に電気的に接続された第１ソース電極と、該第１ソース電極と離間するように上記第２金属膜により設けられ、上記第１ドレイン領域及び上記第２ドレイン領域に電気的に接続された第１ドレイン電極とを備え、上記第２薄膜トランジスタは、互いに離間するように第３ソース領域及び第３ドレイン領域が規定されて該第３ソース領域及び該第３ドレイン領域の間に第３チャネル領域が規定された上記第３半導体層と、該第３半導体層に上記第１無機絶縁膜又は上記第２無機絶縁膜を介して設けられ、上記第１金属膜により形成された第２ゲート電極と、互いに離間するように上記第２金属膜により設けられ、上記第３ソース領域及び上記第３ドレイン領域に電気的にそれぞれ接続された第２ソース電極及び第２ドレイン電極とを備え、上記サブ画素には、上記第１半導体膜又は上記第２半導体膜により形成され、導体化された透明電極が設けられていることを特徴とする。
　本発明によれば、ポリシリコン半導体からなる半導体層を用いずに酸化物半導体からなる半導体層を用いて、各サブ画素のスイッチング及び周辺回路に適したＴＦＴを形成することができる。
図１は、本発明の第１の実施形態に係る液晶表示装置の概略構成を示す平面図である。 図２は、本発明の第１の実施形態に係る液晶表示装置の表示領域のサブ画素の概略構成を示す平面図である。 図３は、図１中のIII－III線に沿った液晶表示装置の断面図である。 図４は、本発明の第１の実施形態に係る液晶表示装置を構成する周辺ＴＦＴの平面図である。 図５は、本発明の第１の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の製造工程の一部を示す断面図である。 図６は、図５に続くアクティブマトリクス基板の製造工程の一部を示す断面図である。 図７は、図６に続くアクティブマトリクス基板の製造工程の一部を示す断面図である。 図８は、図７に続くアクティブマトリクス基板の製造工程の一部を示す断面図である。 図９は、図８に続くアクティブマトリクス基板の製造工程の一部を示す断面図である。 図１０は、図９に続くアクティブマトリクス基板の製造工程の一部を示す断面図である。 図１１は、図１０に続くアクティブマトリクス基板の製造工程の一部を示す断面図である。 図１２は、図１１に続くアクティブマトリクス基板の製造工程の一部を示す断面図である。 図１３は、図１２に続くアクティブマトリクス基板の製造工程の一部を示す断面図である。 図１４は、図１３に続くアクティブマトリクス基板の製造工程の一部を示す断面図である。 図１５は、本発明の第２の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の表示領域の断面図である。 図１６は、本発明の第３の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の表示領域の断面図である。 図１７は、本発明の第４の実施形態に係る液晶表示装置を構成するアクティブマトリクス基板の表示領域の断面図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
　《第１の実施形態》
　図１～図１４は、本発明に係る表示装置の第１の実施形態を示している。なお、以下の各実施形態では、表示装置として、液晶表示装置を例示する。ここで、図１は、本実施形態の液晶表示装置１００ａの概略構成を示す平面図である。また、図２は、液晶表示装置１００ａの表示領域Ｄのサブ画素Ｐの概略構成を示す平面図である。また、図３は、図１中のIII－III線に沿った液晶表示装置１００ａの断面図である。また、図４は、液晶表示装置１００ａを構成する画素外ＴＦＴ９ｆの平面図である。
　液晶表示装置１００ａは、図１に示すように、例えば、矩形状に設けられた画像表示を行う表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを備えている。なお、本実施形態では、矩形状の表示領域Ｄを例示したが、この矩形状には、例えば、辺が円弧状になった形状、角部が円弧状になった形状、辺の一部に切り欠きがある形状等の略矩形状も含まれる。
　表示領域Ｄには、複数のサブ画素Ｐ（図２参照）がマトリクス状に配列されている。また、表示領域Ｄでは、例えば、赤色の階調表示を行うためのサブ画素Ｐ、緑色の階調表示を行うためのサブ画素Ｐ、及び青色の階調表示を行うためのサブ画素Ｐが互いに隣り合うように設けられている。なお、表示領域Ｄでは、例えば、赤色、緑色及び青色の階調表示を行うための互いに隣り合う３つのサブ画素Ｐにより、１つの画素が構成されている。
　額縁領域Ｆには、図１に示すように、表示領域Ｄの図中のＸ方向及びＹ方向に延びる隣り合う２辺に沿ってゲートドライバーやソースドライバー等の周辺回路Ｍが設けられている。
　また、液晶表示装置１００ａは、図３に示すように、アクティブマトリクス基板３０ａと、アクティブマトリクス基板３０ａに対向するように設けられた対向基板５０と、アクティブマトリクス基板３０ａ及び対向基板５０の間に設けられた液晶層６０とを備えている。
　アクティブマトリクス基板３０ａは、図３に示すように、ベース基板１０と、ベース基板１０上に設けられた薄膜素子層２５ａと備えている。
　ベース基板１０及び後述するベース基板４０は、例えば、ポリイミド樹脂製の透明な樹脂基板やガラス基板等により形成されている。
　薄膜素子層２５ａは、図３に示すように、ベース基板１０上に設けられたベースコート膜１１と、ベースコート膜１１上に設けられた複数の画素内ＴＦＴ９ｄ及び複数の画素外ＴＦＴ９ｆと、複数の画素内ＴＦＴ９ｄ及び複数の画素外ＴＦＴ９ｆ上に順に設けられた保護絶縁膜１９及び平坦化膜２０と、平坦化膜２０上に設けられた複数の画素電極２１ａと、複数の画素電極２１ａ上に設けられた配向膜２２とを備えている。また、薄膜素子層２５ａ（アクティブマトリクス基板３０ａ）の表示領域Ｄには、図２に示すように、図中のＸ方向に互いに平行に延びるように複数のゲート線１４ｇが設けられている。また、薄膜素子層２５ａ（アクティブマトリクス基板３０ａ）の表示領域Ｄには、図２に示すように、図中のＹ方向に互いに平行に延びるように複数のソース線１８ｆが設けられている。ここで、薄膜素子層２５ａ（アクティブマトリクス基板３０ａ）では、図２に示すように、表示領域Ｄにおいて、ゲート線１４ｇ及びソース線１８ｆが交差する部分に、すなわち、サブ画素Ｐ毎に画素内ＴＦＴ９ｄが設けられている。なお、複数の画素外ＴＦＴ９ｆは、図３に示すように、薄膜素子層２５ａの額縁領域Ｆに周辺回路Ｍの一部として設けられている。
　薄膜素子層２５ａでは、図３に示すように、ベース基板１０上に、ベースコート膜１１、第１半導体膜、第１ゲート絶縁膜（第１無機絶縁膜）１３、第１金属膜、第２ゲート絶縁膜（第２無機絶縁膜）１５、第２半導体膜、第２金属膜、保護絶縁膜１９及び平坦化膜２０が順に積層されている。ここで、ゲート線１４ｇは、上記第１金属膜により形成されている。また、ソース線１８ｆは、上記第２金属膜により形成されている。
　ベースコート膜１１、第１ゲート絶縁膜１３、第２ゲート絶縁膜１５及び保護絶縁膜１９は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。ここで、ベースコート膜１１の後述する第１半導体層１２ａ及び第３半導体層１２ｂ側、第１ゲート絶縁膜１３の第１半導体層１２ａ及び第３半導体層１２ｂ側、第２ゲート絶縁膜１５の後述する第２半導体層１６ａ及び透明電極１６ｂｃ側、並びに後述するエッチストッパー層１７ａの第２半導体層１６ａ側は、例えば、酸化シリコン膜により構成されている。
　画素内ＴＦＴ９ｄは、図３に示すように、ベースコート膜１１上に設けられた第３半導体層１２ｂと、第３半導体層１２ｂ上に第１ゲート絶縁膜１３を介して設けられた第２ゲート電極１４ｂと、第２ゲート絶縁膜１５上に互いに離間するように設けられた第２ソース電極１８ｃ及び第２ドレイン電極１８ｄとを備え、第２ＴＦＴとして設けられている。
　第３半導体層１２ｂは、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系等の酸化物半導体からなる上記第１半導体膜により形成され、図３に示すように、互いに離間するように規定された第３ソース領域１２ｂａ及び第３ドレイン領域１２ｂｂと、第３ソース領域１２ｂａ及び第３ドレイン領域１２ｂｂの間に規定された第３チャネル領域１２ｂｃとを備えている。ここで、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、Ｇａ及びＺｎの割合（組成比）は、特に限定されない。また、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、アモルファスでもよいし、結晶質でもよい。なお、結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体が好ましい。また、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体の代わりに、他の酸化物半導体を含んでいてもよい。他の酸化物半導体としては、例えば、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系半導体（例えば、Ｉｎ２Ｏ３－ＳｎＯ２－ＺｎＯ；ＩｎＳｎＺｎＯ）を含んでもよい。ここで、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系半導体は、Ｉｎ（インジウム）、Ｓｎ（スズ）及びＺｎ（亜鉛）の三元系酸化物である。また、他の酸化物半導体としては、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ａｌ－Ｓｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｏ系半導体、Ｉｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｔｉ－Ｏ系半導体、Ｃｄ－Ｇｅ－Ｏ系半導体、Ｃｄ－Ｐｂ－Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｓｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｏ系半導体、Ｚｒ－Ｉｎ－Ｚｎ－Ｏ系半導体、Ｈｆ－Ｉｎ－Ｚｎ－Ｏ系半導体、Ａｌ－Ｇａ－Ｚｎ－Ｏ系半導体、Ｇａ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｚｎ－Ｓｎ－Ｏ系半導体、ＩｎＧａＯ３（ＺｎＯ）５、酸化マグネシウム亜鉛（ＭｇｘＺｎ１－ｘＯ）、酸化カドミウム亜鉛（ＣｄｘＺｎ１－ｘＯ）等を含んでいてもよい。なお、Ｚｎ－Ｏ系半導体としては、１族元素、１３族元素、１４族元素、１５族元素、１７族元素等のうち１種又は複数種の不純物元素が添加されたＺｎＯの非晶質（アモルファス）状態のもの、多結晶状態のもの、非晶質状態と多結晶状態が混在する微結晶状態のもの、又は何も不純物元素が添加されていないものを用いることができる。
　第２ゲート電極１４ｂは、図３に示すように、第３半導体層１２ｂの第３チャネル領域１２ｂｃに重なるように設けられ、第３半導体層１２ｂの第３ソース領域１２ｂａ及び第３ドレイン領域１２ｂｂの間の導通を制御するように構成されている。ここで、第２ゲート電極１４ｂは、図２に示すように、ゲート線１４ｇの側方（図中のＹ方向）に突出した突出部であり、ゲート線１４ｇと同様に、第１金属膜により形成されている。
　第２ソース電極１８ｃ及び第２ドレイン電極１８ｄは、図３に示すように、第１ゲート絶縁膜１３及び第２ゲート絶縁膜１５の積層膜に形成された第３コンタクトホールＨｃ及び第４コンタクトホールＨｄを介して第３半導体層１２ｂの第３ソース領域１２ｂａ及び第３ドレイン領域１２ｂｂに電気的にそれぞれ接続されている。ここで、第２ソース電極１８ｃ及び第２ドレイン電極１８ｄは、ソース線１８ｆと同様に、第２金属膜により形成されている。なお、第２ソース電極１８ｃは、図３に示すように、ソース線１８ｆの側方（図中のＸ方向）に突出した突出部である。
　画素外ＴＦＴ９ｆは、図３及び図４に示すように、ベースコート膜１１上に設けられた第１半導体層１２ａと、第２ゲート絶縁膜１５上に設けられた第２半導体層１６ａと、第１半導体層１２ａ及び第２半導体層１６ａに第１ゲート絶縁膜１３及び第２ゲート絶縁膜１５を介して設けられた第１ゲート電極１４ａと、第２半導体層１６ａ上に互いに離間するように設けられた第１ソース電極１８ａ及び第１ドレイン電極１８ｂとを備え、周辺回路Ｍ（例えば、ゲートドライバ等）を構成する第１ＴＦＴとして設けられている。
　第１半導体層１２ａは、第３半導体層１２ｂと同様に、第１半導体膜により形成されている。また、第１半導体層１２ａは、図３に示すように、互いに離間するように規定された第１ソース領域１２ａａ及び第１ドレイン領域１２ａｂと、第１ソース領域１２ａａ及び第１ドレイン領域１２ａｂの間に規定された第１チャネル領域１２ａｃとを備えている。
　第２半導体層１６ａは、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系等の酸化物半導体からなる上記第２半導体膜により形成されている。また、第２半導体層１６ａは、図３に示すように、互いに離間するように規定された第２ソース領域１６ａａ及び第２ドレイン領域１６ａｂと、第２ソース領域１６ａａ及び第２ドレイン領域１６ａｂの間に規定された第２チャネル領域１６ａｃとを備えている。なお、第２半導体層１６ａは、第１半導体層１２ａ及び第３半導体層１２ｂと同じ組成の酸化物半導体により構成されていても、第１半導体層１２ａ及び第３半導体層１２ｂと異なる組成の酸化物半導体により構成されていてもよい。
　第１ゲート電極１４ａは、図３及び図４に示すように、第１半導体層１２ａの第１チャネル領域１２ａｃ、及び第２半導体層１６ａの第２チャネル領域１６ａｃに重なるように設けられ、第１半導体層１２ａの第１ソース領域１２ａａ及び第１ドレイン領域１２ａｂの間の導通、並びに第２半導体層１６ａの第２ソース領域１６ａａ及び第２ドレイン領域１６ａｂの間の導通を制御するように構成されている。ここで、第１ゲート電極１４ａは、ゲート線１４ｇ及び第２ゲート電極１４ｂと同様に、第１金属膜により形成されている。
　第１ソース電極１８ａ及び第１ドレイン電極１８ｂは、図３及び図４に示すように、第２ソース領域１６ａａ及び第２ドレイン領域１６ａｂ上に積層されて第２半導体層１６ａの第２ソース領域１６ａａ及び第２ドレイン領域１６ａｂに電気的にそれぞれ接続されていると共に、第１ゲート絶縁膜１３及び第２ゲート絶縁膜１５の積層膜に形成された第１コンタクトホールＨａ及び第２コンタクトホールＨｂを介して第１半導体層１２ａの第１ソース領域１２ａａ及び第１ドレイン領域１２ａｂに電気的にそれぞれ接続されている。ここで、第１ソース電極１８ａ及び第１ドレイン電極１８ｂは、ソース線１８ｆ、第２ソース電極１８ｃ及び第２ドレイン電極１８ｄと同様に、第２金属膜により形成されている。また、第１ソース電極１８ａ及び第１ドレイン電極１８ｂと第２半導体層１６ａの第２チャネル領域１６ａｃとの間には、図３に示すように、エッチストッパー層１７ａが設けられている。
　平坦化膜２０は、表示領域Ｄにおいて、平坦な表面を有し、例えば、ポリイミド樹脂やアクリル樹脂等の透明な有機樹脂材料等により構成されている。
　複数の画素電極２１ａは、図３に示すように、表示領域Ｄの複数のサブ画素Ｐに対応して、平坦化膜２０上にマトリクス状に設けられている。ここで、各画素電極２１ａは、図３に示すように、保護絶縁膜１９及び平坦化膜２０の積層膜に形成されたコンタクトホールＨｅを介して、画素内ＴＦＴ９ｄの第２ドレイン電極１８ｄに電気的に接続されている。また、各画素電極２１ａには、図２に示すように、液晶層６０を配向させるためのスリットＳが各画素電極２１ａを貫通するように設けられている。なお、各画素電極２１ａは、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等の透明導電膜により構成されている。
　各サブ画素Ｐの画素電極２１ａのベース基板１０側には、図３に示すように、上記第２半導体膜により形成され、導体化された透明電極１６ｂｃが第３半導体層１２ｂと重なるように設けられている。ここで、透明電極１６ｂｃは、図３に示すように、透明電極１６ｂｃ上に設けられて上記第２金属膜により形成された容量線１８ｅに電気的に接続されている。なお、透明電極１６ｂｃは、保護絶縁膜１９及び平坦化膜２０を介して設けられた画素電極２１ａと共に、補助容量を構成するように設けられている。
　配向膜２２及び後述する配向膜４２は、例えば、ラビング処理が表面に行われたポリイミド樹脂により構成されている。
　対向基板５０は、図３に示すように、透明な樹脂基板やガラス基板等のベース基板４０と、ベース基板４０上に設けられたカラーフィルター層４１と、カラーフィルター層４１上に設けられた配向膜４２とを備えている。ここで、カラーフィルター層４１は、図３に示すように、複数のサブ画素Ｐに対応して設けられた複数の着色層４１ａと、各着色層４１ａの間に設けられたブラックマトリクス４１ｂとを備えている。なお、赤色、緑色及び青色の階調表示を行う各サブ画素Ｐには、赤色、緑色及び緑色に着色された着色層４１ａがそれぞれ設けられている。
　液晶層６０は、例えば、電気光学特性を有するネマチック液晶材料により構成されている。ここで、液晶層６０は、アクティブマトリクス基板３０ａ及び対向基板５０を額縁領域Ｆで互いに接着するように枠状に設けられたシール材により、アクティブマトリクス基板３０ａ及び対向基板５０の間に封入されている。
　上記構成の液晶表示装置１００ａは、画素電極２１ａと透明電極１６ｂｃとの間に配置する液晶層６０及び補助容量に所定の電圧を印加して、基板表面に沿う方向、すなわち、横方向に生じる電界によって、液晶層６０の配向状態を変えることにより、各サブ画素Ｐを透過する光の透過率を調整して、画像表示を行うようになっている。
　次に、本実施形態の液晶表示装置１００ａの製造方法について、アクティブマトリクス基板３０ａの製造方法を中心に説明する。ここで、図５～図１４は、アクティブマトリクス基板３０ａの製造工程の一部を連続的に示す断面図である。
　＜アクティブマトリクス基板製造工程＞
　まず、樹脂基板等のベース基板１０上に、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法により、窒化シリコン膜（厚さ５０ｎｍ程度）及び酸化シリコン膜（厚さ２５０ｎｍ程度）を順に成膜することにより、ベースコート膜１１を形成する。
　続いて、ベースコート膜１１が形成された基板表面に、例えば、スパッタリング法により、ＩｎＧａＺｎＯ４膜（厚さ３０ｎｍ程度）等の酸化物半導体からなる第１半導体膜を成膜した後に、その第１半導体膜をパターニングすることにより、図５に示すように、第１半導体層１２ａ及び第３半導体層１２ｂ等を形成する。
　その後、第１半導体層１２ａ等が形成された基板表面に、例えば、プラズマＣＶＤ法により、酸化シリコン膜（厚さ１００ｎｍ程度）を成膜することにより、図６に示すように、第１ゲート絶縁膜１３を形成する。
　さらに、第１ゲート絶縁膜１３が形成された基板表面に、例えば、スパッタリング法により、モリブデン膜（厚さ１００ｎｍ程度）等の第１金属膜を成膜した後に、その第１金属膜をパターニングすることにより、図７に示すように、第１ゲート電極１４ａ、第２ゲート電極１４ｂ（及びゲート線１４ｇ）等を形成する。
　続いて、第１ゲート電極１４ａ等が形成された基板表面に、例えば、プラズマＣＶＤ法により、窒化シリコン膜（厚さ１５０ｎｍ程度）及び酸化シリコン膜（厚さ１００ｎｍ程度）を順に成膜することにより、図８に示すように、第２ゲート絶縁膜１５を形成する。なお、第２ゲート絶縁膜１５を形成した後の熱処理により、第１半導体層１２ａの一部を導体化して、第１半導体層１２ａに第１ソース領域１２ａａ、第１ドレイン領域１２ａｂ及び第１チャネル領域１２ａｃが形成されると共に、第３半導体層１２ｂの一部を導体化して、第３半導体層１２ｂに第３ソース領域１２ｂａ、第３ドレイン領域１２ｂｂ及び第３チャネル領域１２ｂｃが形成される。
　その後、第２ゲート絶縁膜１５が形成された基板表面に、例えば、スパッタリング法により、ＩｎＧａＺｎＯ４膜（厚さ３０ｎｍ程度）等の酸化物半導体からなる第２半導体膜を成膜した後に、その第２半導体膜をパターニングすることにより、図９に示すように、第２半導体層１６ａ及び第４半導体層１６ｂ等を形成する。
　さらに、第２半導体層１６ａ等が形成された基板表面に、例えば、プラズマＣＶＤ法により、酸化シリコン膜（厚さ１００ｎｍ程度）を成膜した後に、その酸化シリコン膜、第１ゲート絶縁膜１３及び第２ゲート絶縁膜１５をパターニングすることにより、図１０に示すように、エッチストッパー層１７ａ、第１コンタクトホールＨａ、第２コンタクトホールＨｂ、第３コンタクトホールＨｃ及び第４コンタクトホールＨｄ等を形成する。
　続いて、エッチストッパー層１７ａ等が形成された基板表面に、例えば、スパッタリング法により、チタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ４００ｎｍ程度）及びチタン膜（厚さ２００ｎｍ程度）等を順に成膜して第２金属膜を形成した後に、その第２金属膜をパターニングすることにより、図１１に示すように、第１ソース電極１８ａ、第１ドレイン電極１８ｂ、第２ソース電極１８ｃ、第２ドレイン電極１８ｄ（、ソース線１８ｆ及び容量線１８ｅ）等を形成する。
　その後、第１ソース電極１８ａ等が形成された基板表面に、例えば、プラズマＣＶＤ法により、窒化シリコン膜（厚さ３００ｎｍ程度）を成膜して、保護絶縁膜１９を形成し、さらに、例えば、スピンコート法やスリットコート法により、アクリル系の感光性樹脂膜（厚さ２μｍ程度）を塗布した後に、その塗布膜に対して、プリベーク、露光、現像及びポストベークを行うことにより、図１２に示すように、コンタクトホールを有する平坦化膜２０を形成する。なお、第４半導体層１６ｂは、その表面に保護絶縁膜１９として成膜された窒化シリコン膜によって、酸化物半導体が還元されることにより、図１２に示すように、導体化された透明電極１６ｂｃとなる。また、第２半導体層１６ａは、保護絶縁膜１９を形成した後の熱処理により、その一部が導体化されて、第２半導体層１６ａに第２ソース領域１６ａａ、第２ドレイン領域１６ａｂ及び第２チャネル領域１６ａｃが形成される。
　続いて、平坦化膜２０のコンタクトホールから露出する保護絶縁膜１９を除去することにより、図１３に示すように、そのコンタクトホールを画素内ＴＦＴ９ｄの第２ドレイン電極１８ｄに到達させて、コンタクトホールＨｅを形成する。
　さらに、コンタクトホールＨｅが形成された基板表面に、例えば、スパッタリング法により、ＩＴＯ膜（厚さ１００ｎｍ程度）等の透明導電膜を成膜した後に、その透明導電膜をパターニングすることにより、図９に示すように、画素電極２１ａ等を形成する。
　最後に、画素電極２１ａ等が形成された基板表面に、例えば、印刷法により、ポリイミドの樹脂膜を塗布した後に、その樹脂膜に対して、ベーキング及びラビング処理を行うことにより、配向膜２２を形成する。
　以上のようにして、本実施形態のアクティブマトリクス基板３０ａを製造することができる。
　＜対向基板製造工程＞
　まず、樹脂基板等のベース基板４０上に、例えば、スピンコート法又はスリットコート法により、黒色顔料を含有する感光性樹脂を塗布し、その塗布された感光性樹脂を部分的に露光した後に、現像することによりパターニングして、ブラックマトリクス４１ｂを形成する。
　続いて、ブラックマトリクス４１ｂが形成された基板表面に、例えば、赤、緑又は青に着色されたアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂を部分的に露光した後に、現像することによりパターニングして、選択した色の着色層（例えば、赤色層）４１ａを形成する。さらに、他の２色についても同様な工程を繰り返して、他の２色の着色層（例えば、緑色層及び青色層）４１ａを形成して、カラーフィルター層４１を形成する。
　その後、カラーフィルター層４１が形成された基板表面に、例えば、印刷法により、ポリイミドの樹脂膜を塗布した後に、その樹脂膜に対して、ベーキング及びラビング処理を行うことにより、配向膜４２を形成する。
　以上のようにして、本実施形態の対向基板５０を製造することができる。
　さらに、上記のように製造されたアクティブマトリクス基板３０ａと対向基板５０とをシール材を介して貼り合わせ、アクティブマトリクス基板３０ａ及び対向基板５０の間に液晶材料を封入することにより、液晶層６０を形成することにより、液晶表示装置１００ａを製造することができる。
　以上説明したように、本実施形態の液晶表示装置１００ａによれば、表示領域Ｄの各サブ画素Ｐの画素内ＴＦＴ９ｄが、リーク電流の小さい酸化物半導体からなる第１半導体膜により形成された第３半導体層１２ｂと、第３半導体層１２ｂ上に第１ゲート絶縁膜１３を介して設けられた第２ゲート電極１４ｂと、第２ゲート絶縁膜１５上に互いに離間するように設けられた第２ソース電極１８ｃ及び第２ドレイン電極１８ｄとを備えている。ここで、第２ソース電極１８ｃ及び第２ドレイン電極１８ｄは、第３半導体層１２ｂの第３ソース領域１２ｂａ及び第３ドレイン領域１２ｂｂに電気的にそれぞれ接続されている。また、各サブ画素Ｐには、酸化物半導体からなる第２半導体膜により形成され、導体化された透明電極１６ｂｃが設けられている。そのため、各サブ画素Ｐでは、画素電極２１ａと透明電極１６ｂｃとの間に補助容量を形成すると共に、画素電極２１ａ及び透明電極１６ｂｃを介して液晶層６０に横電界を印加することができる。これにより、各サブ画素Ｐにおいて、リーク電流の小さい画素内ＴＦＴ９ｄを介してソース線１８ｆから入力されるソース信号に基づいて、画素電極２１ａと透明電極１６ｂｃとの間に配置する液晶層６０及び補助容量に所定の電圧を印加して、液晶層６０の配向状態を変えることにより、各サブ画素Ｐを透過する光の透過率を調整して、画像表示を確実に行うことができる。また、額縁領域Ｆに設けられた画素外ＴＦＴ９ｆが、酸化物半導体からなる第１半導体膜により形成された第１半導体層１２ａと、酸化物半導体からなる第２半導体膜により形成された第２半導体層１６ａと、第１半導体層１２ａ及び第２半導体層１６ａに第１ゲート絶縁膜１３及び第２ゲート絶縁膜１５を介して設けられた第１ゲート電極１４ａと、第２半導体層１６ａ上に互いに離間するように設けられた第１ソース電極１８ａ及び第１ドレイン電極１８ｂとを備えている。ここで、第１ソース電極１８ａは、第１半導体層１２ａの第１ソース領域１２ａａ及び第２半導体層１６ａの第２ソース領域１６ａａに電気的に接続されている。また、第１ドレイン電極１８ｂは、第１半導体層１２ａの第１ドレイン領域１２ａｂ及び第２半導体層１６ａの第２ドレイン領域１６ａｂに電気的に接続されている。これにより、画素外ＴＦＴ９ｆがオン状態になると、第１半導体層１２ａの第１チャネル領域１２ａｃと第２半導体層１６ａの第２チャネル領域１６ａｃとの双方にチャネル電流が流れるので、オン電流を向上させることができる。したがって、ポリシリコン半導体からなる半導体層を用いずに酸化物半導体からなる半導体層を用いて、各サブ画素Ｐのスイッチング及び周辺回路Ｍに適した画素内ＴＦＴ９ｄ及び画素外ＴＦＴ９ｆをそれぞれ形成することができる。
　また、本実施形態の液晶表示装置１００ａによれば、画素外ＴＦＴ９ｆにおいて、第２半導体層１６ａと第１ソース電極１８ａ及び第１ドレイン電極１８ｂとの間には、酸化シリコン膜により形成されたエッチストッパー層１７ａが設けられているので、エッチストッパー層１７ａ上に窒化シリコン膜からなる保護絶縁膜１９が積層されても、第２半導体層１６ａの第２チャネル領域１６ａｃが導体化されない。これに対して、画素内ＴＦＴ９ｄでは、第４半導体層１６ｂ上に窒化シリコン膜からなる保護絶縁膜１９が積層されるので、第４半導体層１６ｂが導体化されて透明電極１６ｂｃが形成される。これにより、酸化物半導体からなる第２半導体膜を用いて、第２半導体層１６ａと、導体化された透明電極１６ｂｃとを容易に作り分けることができる。
　《第２の実施形態》
　図１５は、本発明に係る表示装置の第２の実施形態を示している。ここで、図１５は、本実施形態の液晶表示装置を構成するアクティブマトリクス基板３０ｂの表示領域Ｄの断面図である。なお、以下の各実施形態において、図１～図１４と同じ部分については同じ符号を付して、その詳細な説明を省略する。
　上記第１の実施形態では、画素内ＴＦＴ９ｄの第３半導体層１２ｂと透明電極１６ｂｃとを縦方向（基板厚さ方向）に配置させたアクティブマトリクス基板３０ａを備えた液晶表示装置１００ａを例示したが、本実施形態では、画素内ＴＦＴ９ｄｂの第３半導体層１６ｃと透明電極１６ｄとを横方向（基板表面に沿う方向）に配置させたアクティブマトリクス基板３０ｂを備えた液晶表示装置を例示する。
　本実施形態の液晶表示装置は、上記第１の実施形態の液晶表示装置１００ａと同様に、例えば、矩形状に設けられた画像表示を行う表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを備えている。
　また、本実施形態の液晶表示装置は、アクティブマトリクス基板３０ｂ（図１５参照）と、アクティブマトリクス基板３０ｂに対向するように設けられた対向基板５０と、アクティブマトリクス基板３０ｂ及び対向基板５０の間に設けられた液晶層６０とを備えている。
　アクティブマトリクス基板３０ｂは、図１５に示すように、ベース基板１０と、ベース基板１０上に設けられた薄膜素子層２５ｂと備えている。
　薄膜素子層２５ｂは、図１５に示すように、ベース基板１０上に設けられたベースコート膜１１と、ベースコート膜１１上に設けられた複数の画素内ＴＦＴ９ｄｂ及び複数の画素外ＴＦＴ９ｆ（図３参照）と、複数の画素内ＴＦＴ９ｄｂ及び複数の画素外ＴＦＴ９ｆ上に順に設けられた保護絶縁膜１９及び平坦化膜２０と、平坦化膜２０上に設けられた複数の画素電極２１ｂと、複数の画素電極２１ｂ上に設けられた配向膜２２とを備えている。また、薄膜素子層２５ｂの表示領域Ｄには、上記第１の実施形態の薄膜素子層２５ａと同様に、複数のゲート線１４ｇ及び複数のソース線１８ｆが設けられている。ここで、薄膜素子層２５ｂでは、表示領域Ｄにおいて、ゲート線１４ｇ及びソース線１８ｆが交差する部分毎に画素内ＴＦＴ９ｄｂが設けられ、額縁領域Ｆにおいて、画素外ＴＦＴ９ｆが設けられている。
　薄膜素子層２５ｂでは、上記第１の実施形態の薄膜素子層２５ａと同様に、図１５に示すように、ベース基板１０上に、ベースコート膜１１、第１半導体膜、第１ゲート絶縁膜（第１無機絶縁膜）１３、第１金属膜、第２ゲート絶縁膜（第２無機絶縁膜）１５、第２半導体膜、第２金属膜、保護絶縁膜１９及び平坦化膜２０が順に積層されている。
　画素内ＴＦＴ９ｄｂは、図１５に示すように、第１ゲート絶縁膜１３上に設けられた第２ゲート電極１４ｂと、第２ゲート電極１４ｂ上に第２ゲート絶縁膜１５を介して設けられた第３半導体層１６ｃと、第３半導体層１６ｃ上に互いに離間するように設けられた第２ソース電極１８ｃｂ及び第２ドレイン電極１８ｄｂとを備え、第２ＴＦＴとして設けられている。
　第３半導体層１６ｃは、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系等の酸化物半導体からなる上記第２半導体膜により形成され、図１５に示すように、互いに離間するように規定された第３ソース領域１６ｃａ及び第３ドレイン領域１６ｃｂと、第３ソース領域１６ｃａ及び第３ドレイン領域１６ｃｂの間に規定された第３チャネル領域１６ｃｃとを備えている。
　第２ゲート電極１４ｂは、図１５に示すように、第３半導体層１６ｃの第３チャネル領域１６ｃｃに重なるように設けられ、第３半導体層１６ｃの第３ソース領域１６ｃａ及び第３ドレイン領域１６ｃｂの間の導通を制御するように構成されている。
　第２ソース電極１８ｃｂ及び第２ドレイン電極１８ｄｂは、図１５に示すように、第３ソース領域１６ｃａ及び第３ドレイン領域１６ｃｂ上に積層されて第３半導体層１６ｃの第３ソース領域１６ｃａ及び第３ドレイン領域１６ｃｂに電気的にそれぞれ接続されている。ここで、第２ソース電極１８ｃｂ及び第２ドレイン電極１８ｄｂは、ソース線１８ｆと同様に、第２金属膜により形成されている。また、第３半導体層１６ｃと第２ソース電極１８ｃｂ及び第２ドレイン電極１８ｄｂとの間には、エッチストッパー層１７ｂが設けられている。なお、第２ソース電極１８ｃｂは、ソース線１８ｆの側方に突出した突出部である。
　複数の画素電極２１ｂは、図１５に示すように、表示領域Ｄの複数のサブ画素Ｐに対応して、平坦化膜２０上にマトリクス状に設けられている。ここで、各画素電極２１ｂは、図１５に示すように、保護絶縁膜１９及び平坦化膜２０の積層膜に形成されたコンタクトホールＨｅを介して、画素内ＴＦＴ９ｄの第２ドレイン電極１８ｄｂに電気的に接続されている。また、各画素電極２１ｂには、上記第１の実施形態の画素電極２１ａと同様に、液晶層６０を配向させるためのスリットＳが各画素電極２１ｂを貫通するように設けられている。なお、各画素電極２１ｂは、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等の透明導電膜により構成されている。
　各サブ画素Ｐの画素電極２１ｂのベース基板１０側には、図１５に示すように、上記第２半導体膜により形成され、導体化された透明電極１６ｄが第３半導体層１６ｃと重ならないように設けられている。ここで、透明電極１６ｄは、図１５に示すように、透明電極１６ｄ上に設けられて上記第２金属膜により形成された容量線１８ｅｂに電気的に接続されている。なお、透明電極１６ｄは、保護絶縁膜１９及び平坦化膜２０を介して設けられた画素電極２１ｂと共に、補助容量を構成するように設けられている。
　本実施形態の液晶表示装置は、画素電極２１ｂと透明電極１６ｄとの間に配置する液晶層６０及び補助容量に所定の電圧を印加して、横方向に生じる電界によって、液晶層６０の配向状態を変えることにより、各サブ画素Ｐを透過する光の透過率を調整して、画像表示を行うように構成されている。
　本実施形態の液晶表示装置は、上記第１の実施形態のアクティブマトリクス基板製造工程において、第１半導体層１２ａを形成する際に第３半導体層１２ｂを形成せず、第２半導体層１６ａを形成する際に、第３半導体層１６ｃ、及び透明電極１６ｄとなる第４半導体層をも形成し、エッチストッパー層１７ａを形成する際にエッチストッパー層１７ｂをも形成し、その他のパターン形状を適宜変更することにより、製造することができる。
　以上説明したように、本実施形態のアクティブマトリクス基板３０ｂを備えた液晶表示装置によれば、表示領域Ｄの各サブ画素Ｐの画素内ＴＦＴ９ｄｂが、リーク電流の小さい酸化物半導体からなる第２半導体膜により形成された第３半導体層１６ｃと、第３半導体層１６ｃに第２ゲート絶縁膜１５を介して設けられた第２ゲート電極１４ｂと、第３半導体層１６ｃ上に互いに離間するように設けられた第２ソース電極１８ｃｂ及び第２ドレイン電極１８ｄｂとを備えている。ここで、第２ソース電極１８ｃｂ及び第２ドレイン電極１８ｄｂは、第３半導体層１６ｃの第３ソース領域１６ｃａ及び第３ドレイン領域１６ｃｂに電気的にそれぞれ接続されている。また、各サブ画素Ｐには、酸化物半導体からなる第２半導体膜により形成され、導体化された透明電極１６ｄが設けられている。そのため、各サブ画素Ｐでは、画素電極２１ｂと透明電極１６ｄとの間に補助容量を形成すると共に、画素電極２１ｂ及び透明電極１６ｄを介して液晶層６０に横電界を印加することができる。これにより、各サブ画素Ｐにおいて、リーク電流の小さい画素内ＴＦＴ９ｄｂを介してソース線１８ｆから入力されるソース信号に基づいて、画素電極２１ｂと透明電極１６ｄとの間に配置する液晶層６０及び補助容量に所定の電圧を印加して、液晶層６０の配向状態を変えることにより、各サブ画素Ｐを透過する光の透過率を調整して、画像表示を確実に行うことができる。また、額縁領域Ｆに設けられた画素外ＴＦＴ９ｆが、酸化物半導体からなる第１半導体膜により形成された第１半導体層１２ａと、酸化物半導体からなる第２半導体膜により形成された第２半導体層１６ａと、第１半導体層１２ａ及び第２半導体層１６ａに第１ゲート絶縁膜１３及び第２ゲート絶縁膜１５を介して設けられた第１ゲート電極１４ａと、第２半導体層１６ａ上に互いに離間するように設けられた第１ソース電極１８ａ及び第１ドレイン電極１８ｂとを備えている。ここで、第１ソース電極１８ａは、第１半導体層１２ａの第１ソース領域１２ａａ及び第２半導体層１６ａの第２ソース領域１６ａａに電気的に接続されている。また、第１ドレイン電極１８ｂは、第１半導体層１２ａの第１ドレイン領域１２ａｂ及び第２半導体層１６ａの第２ドレイン領域１６ａｂに電気的に接続されている。これにより、画素外ＴＦＴ９ｆがオン状態になると、第１半導体層１２ａの第１チャネル領域１２ａｃと第２半導体層１６ａの第２チャネル領域１６ａｃとの双方にチャネル電流が流れるので、オン電流を向上させることができる。したがって、ポリシリコン半導体からなる半導体層を用いずに酸化物半導体からなる半導体層を用いて、各サブ画素Ｐのスイッチング及び周辺回路Ｍに適した画素内ＴＦＴ９ｄｂ及び画素外ＴＦＴ９ｆをそれぞれ形成することができる。
　また、本実施形態のアクティブマトリクス基板３０ｂを備えた液晶表示装置によれば、画素外ＴＦＴ９ｆにおいて、第２半導体層１６ａと第１ソース電極１８ａ及び第１ドレイン電極１８ｂとの間には、酸化シリコン膜により形成されたエッチストッパー層１７ａが設けられているので、エッチストッパー層１７ａ上に窒化シリコン膜からなる保護絶縁膜１９が積層されても、第２半導体層１６ａの第２チャネル領域１６ａｃが導体化されない。また、画素内ＴＦＴ９ｄｂにおいて、第３半導体層１６ｃと第２ソース電極１８ｃｂ及び第２ドレイン電極１８ｄｂとの間には、エッチストッパー層１７ｂが設けられているので、エッチストッパー層１７ｂ上に窒化シリコン膜からなる保護絶縁膜１９が積層されても、第３半導体層１６ｃの第３チャネル領域１６ｃｃが導体化されない。これに対して、各サブ画素Ｐでは、透明電極１６ｄ上に窒化シリコン膜からなる保護絶縁膜１９が積層されるので、第４半導体層が導体化されて透明電極１６ｄが形成される。これにより、酸化物半導体からなる第２半導体膜を用いて、第２半導体層１６ａ及び第３半導体層１６ｃと、導体化された透明電極１６ｄとを容易に作り分けることができる。
　《第３の実施形態》
　図１６は、本発明に係る表示装置の第３の実施形態を示している。ここで、図１６は、本実施形態の液晶表示装置を構成するアクティブマトリクス基板３０ｃの表示領域Ｄの断面図である。
　上記第１の実施形態では、画素内ＴＦＴ９ｄの第３半導体層１２ｂと透明電極１６ｂｃとを縦方向に配置させたアクティブマトリクス基板３０ａを備えた液晶表示装置１００ａを例示したが、本実施形態では、画素内ＴＦＴ９ｄｂの第３半導体層１６ｃと透明電極１２ｔとを横方向に配置させたアクティブマトリクス基板３０ｃを備えた液晶表示装置を例示する。
　本実施形態の液晶表示装置は、上記第１の実施形態の液晶表示装置１００ａと同様に、例えば、矩形状に設けられた画像表示を行う表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを備えている。
　また、本実施形態の液晶表示装置は、アクティブマトリクス基板３０ｃ（図１６参照）と、アクティブマトリクス基板３０ｃに対向するように設けられた対向基板５０と、アクティブマトリクス基板３０ｃ及び対向基板５０の間に設けられた液晶層６０とを備えている。
　アクティブマトリクス基板３０ｃは、図１６に示すように、ベース基板１０と、ベース基板１０上に設けられた薄膜素子層２５ｃと備えている。
　薄膜素子層２５ｃは、図１６に示すように、ベース基板１０上に設けられたベースコート膜１１と、ベースコート膜１１上に設けられた複数の画素内ＴＦＴ９ｄｂ及び複数の画素外ＴＦＴ９ｆ（図３参照）と、複数の画素内ＴＦＴ９ｄｂ及び複数の画素外ＴＦＴ９ｆ上に順に設けられた保護絶縁膜１９及び平坦化膜２０と、平坦化膜２０上に設けられた複数の画素電極２１ｂと、複数の画素電極２１ｂ上に設けられた配向膜２２とを備えている。また、薄膜素子層２５ｃの表示領域Ｄには、上記第１の実施形態の薄膜素子層２５ａと同様に、複数のゲート線１４ｇ及び複数のソース線１８ｆが設けられている。ここで、薄膜素子層２５ｃでは、表示領域Ｄにおいて、ゲート線１４ｇ及びソース線１８ｆが交差する部分毎に画素内ＴＦＴ９ｄｂが設けられ、額縁領域Ｆにおいて、画素外ＴＦＴ９ｆが設けられている。
　薄膜素子層２５ｃでは、上記第１の実施形態の薄膜素子層２５ａと同様に、図１６に示すように、ベース基板１０上に、ベースコート膜１１、第１半導体膜、第１ゲート絶縁膜（第１無機絶縁膜）１３、第１金属膜、第２ゲート絶縁膜（第２無機絶縁膜）１５、第２半導体膜、第２金属膜、保護絶縁膜１９及び平坦化膜２０が順に積層されている。
　各サブ画素Ｐの画素電極２１ｂのベース基板１０側には、図１６に示すように、上記第１半導体膜により形成され、導体化された透明電極１２ｔが第３半導体層１６ｃと重ならないように設けられている。ここで、透明電極１２ｔは、図１６に示すように、第４半導体層１２ｄの第１ゲート絶縁膜１３から露出する部分である。また、透明電極１２ｔは、図１６に示すように、透明電極１２ｔ上に設けられて上記第２金属膜により形成された容量線１８ｅｂに電気的に接続されている。なお、透明電極１２ｔは、保護絶縁膜１９及び平坦化膜２０を介して設けられた画素電極２１ｂと共に、補助容量を構成するように設けられている。
　本実施形態の液晶表示装置は、画素電極２１ｂと透明電極１２ｔとの間に配置する液晶層６０及び補助容量に所定の電圧を印加して、横方向に生じる電界によって、液晶層６０の配向状態を変えることにより、各サブ画素Ｐを透過する光の透過率を調整して、画像表示を行うように構成されている。
　本実施形態の液晶表示装置は、上記第１の実施形態のアクティブマトリクス基板製造工程において、第１半導体層１２ａを形成する際に（透明電極１２ｔとなる）第４半導体層１２ｄをも形成し、第２半導体層１６ａを形成する際に、第３半導体層１６ｃをも形成し、エッチストッパー層１７ａを形成する際にエッチストッパー層１７ｂをも形成し、その他のパターン形状を適宜変更することにより、製造することができる。
　以上説明したように、本実施形態のアクティブマトリクス基板３０ｃを備えた液晶表示装置によれば、表示領域Ｄの各サブ画素Ｐの画素内ＴＦＴ９ｄｂが、リーク電流の小さい酸化物半導体からなる第２半導体膜により形成された第３半導体層１６ｃと、第３半導体層１６ｃに第２ゲート絶縁膜１５を介して設けられた第２ゲート電極１４ｂと、第３半導体層１６ｃ上に互いに離間するように設けられた第２ソース電極１８ｃｂ及び第２ドレイン電極１８ｄｂとを備えている。ここで、第２ソース電極１８ｃｂ及び第２ドレイン電極１８ｄｂは、第３半導体層１６ｃの第３ソース領域１６ｃａ及び第３ドレイン領域１６ｃｂに電気的にそれぞれ接続されている。また、各サブ画素Ｐには、酸化物半導体からなる第１半導体膜により形成され、導体化された透明電極１２ｔが設けられている。そのため、各サブ画素Ｐでは、画素電極２１ｂと透明電極１２ｔとの間に補助容量を形成すると共に、画素電極２１ｂ及び透明電極１２ｔを介して液晶層６０に横電界を印加することができる。これにより、各サブ画素Ｐにおいて、リーク電流の小さい画素内ＴＦＴ９ｄｂを介してソース線１８ｆから入力されるソース信号に基づいて、画素電極２１ｂと透明電極１２ｔとの間に配置する液晶層６０及び補助容量に所定の電圧を印加して、液晶層６０の配向状態を変えることにより、各サブ画素Ｐを透過する光の透過率を調整して、画像表示を確実に行うことができる。また、額縁領域Ｆに設けられた画素外ＴＦＴ９ｆが、酸化物半導体からなる第１半導体膜により形成された第１半導体層１２ａと、酸化物半導体からなる第２半導体膜により形成された第２半導体層１６ａと、第１半導体層１２ａ及び第２半導体層１６ａに第１ゲート絶縁膜１３及び第２ゲート絶縁膜１５を介して設けられた第１ゲート電極１４ａと、第２半導体層１６ａ上に互いに離間するように設けられた第１ソース電極１８ａ及び第１ドレイン電極１８ｂとを備えている。ここで、第１ソース電極１８ａは、第１半導体層１２ａの第１ソース領域１２ａａ及び第２半導体層１６ａの第２ソース領域１６ａａに電気的に接続されている。また、第１ドレイン電極１８ｂは、第１半導体層１２ａの第１ドレイン領域１２ａｂ及び第２半導体層１６ａの第２ドレイン領域１６ａｂに電気的に接続されている。これにより、画素外ＴＦＴ９ｆがオン状態になると、第１半導体層１２ａの第１チャネル領域１２ａｃと第２半導体層１６ａの第２チャネル領域１６ａｃとの双方にチャネル電流が流れるので、オン電流を向上させることができる。したがって、ポリシリコン半導体からなる半導体層を用いずに酸化物半導体からなる半導体層を用いて、各サブ画素Ｐのスイッチング及び周辺回路Ｍに適した画素内ＴＦＴ９ｄｂ及び画素外ＴＦＴ９ｆをそれぞれ形成することができる。
　また、本実施形態のアクティブマトリクス基板３０ｃを備えた液晶表示装置によれば、画素外ＴＦＴ９ｆにおいて、第２半導体層１６ａと第１ソース電極１８ａ及び第１ドレイン電極１８ｂとの間には、酸化シリコン膜により形成されたエッチストッパー層１７ａが設けられているので、エッチストッパー層１７ａ上に窒化シリコン膜からなる保護絶縁膜１９が積層されても、第２半導体層１６ａの第２チャネル領域１６ａｃが導体化されない。また、画素内ＴＦＴ９ｄｂにおいて、第３半導体層１６ｃと第２ソース電極１８ｃｂ及び第２ドレイン電極１８ｄｂとの間には、エッチストッパー層１７ｂが設けられているので、エッチストッパー層１７ｂ上に窒化シリコン膜からなる保護絶縁膜１９が積層されても、第３半導体層１６ｃの第３チャネル領域１６ｃｃが導体化されない。これに対して、各サブ画素Ｐでは、透明電極１２ｔ上に窒化シリコン膜からなる保護絶縁膜１９が積層されるので、第４半導体層１２ｄの大部分が導体化されて透明電極１２ｔが形成される。これにより、酸化物半導体からなる第１半導体膜及び第２半導体膜を用いて、第２半導体層１６ａ及び第３半導体層１６ｃと、導体化された透明電極１２ｔとを容易に作り分けることができる。
　《第４の実施形態》
　図１７は、本発明に係る表示装置の第４の実施形態を示している。ここで、図１７は、本実施形態の液晶表示装置を構成するアクティブマトリクス基板３０ｄの表示領域Ｄの断面図である。
　上記第１の実施形態では、画素内ＴＦＴ９ｄの第３半導体層１２ｂと透明電極１６ｂｃとを縦方向に配置させたアクティブマトリクス基板３０ａを備えた液晶表示装置１００ａを例示したが、本実施形態では、画素内ＴＦＴ９ｄの第３半導体層１２ｂと透明電極１２ｔとを横方向に配置させたアクティブマトリクス基板３０ｄを備えた液晶表示装置を例示する。
　本実施形態の液晶表示装置は、上記第１の実施形態の液晶表示装置１００ａと同様に、例えば、矩形状に設けられた画像表示を行う表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを備えている。
　また、本実施形態の液晶表示装置は、アクティブマトリクス基板３０ｄ（図１７参照）と、アクティブマトリクス基板３０ｄに対向するように設けられた対向基板５０と、アクティブマトリクス基板３０ｄ及び対向基板５０の間に設けられた液晶層６０とを備えている。
　アクティブマトリクス基板３０ｄは、図１７に示すように、ベース基板１０と、ベース基板１０上に設けられた薄膜素子層２５ｄと備えている。
　薄膜素子層２５ｄは、図１７に示すように、ベース基板１０上に設けられたベースコート膜１１と、ベースコート膜１１上に設けられた複数の画素内ＴＦＴ９ｄ及び複数の画素外ＴＦＴ９ｆ（図３参照）と、複数の画素内ＴＦＴ９ｄ及び複数の画素外ＴＦＴ９ｆ上に順に設けられた保護絶縁膜１９及び平坦化膜２０と、平坦化膜２０上に設けられた複数の画素電極２１ｂと、複数の画素電極２１ｂ上に設けられた配向膜２２とを備えている。また、薄膜素子層２５ｄの表示領域Ｄには、上記第１の実施形態の薄膜素子層２５ａと同様に、複数のゲート線１４ｇ及び複数のソース線１８ｆが設けられている。ここで、薄膜素子層２５ｄでは、表示領域Ｄにおいて、ゲート線１４ｇ及びソース線１８ｆが交差する部分毎に画素内ＴＦＴ９ｄが設けられ、額縁領域Ｆにおいて、画素外ＴＦＴ９ｆが設けられている。
　薄膜素子層２５ｄでは、上記第１の実施形態の薄膜素子層２５ａと同様に、図１７に示すように、ベース基板１０上に、ベースコート膜１１、第１半導体膜、第１ゲート絶縁膜（第１無機絶縁膜）１３、第１金属膜、第２ゲート絶縁膜（第２無機絶縁膜）１５、第２半導体膜、第２金属膜、保護絶縁膜１９及び平坦化膜２０が順に積層されている。
　各サブ画素Ｐの画素電極２１ｂのベース基板１０側には、図１７に示すように、上記第１半導体膜により形成され、導体化された透明電極１２ｔが第３半導体層１２ｂと重ならないように設けられている。
　本実施形態の液晶表示装置は、画素電極２１ｂと透明電極１２ｔとの間に配置する液晶層６０及び補助容量に所定の電圧を印加して、横方向に生じる電界によって、液晶層６０の配向状態を変えることにより、各サブ画素Ｐを透過する光の透過率を調整して、画像表示を行うように構成されている。
　本実施形態の液晶表示装置は、上記第１の実施形態のアクティブマトリクス基板製造工程において、第１半導体層１２ａを形成する際に（透明電極１２ｔとなる）第４半導体層１２ｄをも形成し、第２半導体層１６ａを形成する際に、第４半導体層１６ｂを形成せず、その他のパターン形状を適宜変更することにより、製造することができる。
　以上説明したように、本実施形態のアクティブマトリクス基板３０ｄを備えた液晶表示装置によれば、表示領域Ｄの各サブ画素Ｐの画素内ＴＦＴ９ｄが、リーク電流の小さい酸化物半導体からなる第１半導体膜により形成された第３半導体層１２ｂと、第３半導体層１２ｂ上に第１ゲート絶縁膜１３を介して設けられた第２ゲート電極１４ｂと、第２ゲート絶縁膜１５上に互いに離間するように設けられた第２ソース電極１８ｃ及び第２ドレイン電極１８ｄとを備えている。ここで、第２ソース電極１８ｃ及び第２ドレイン電極１８ｄは、第３半導体層１２ｂの第３ソース領域１２ｂａ及び第３ドレイン領域１２ｂｂに電気的にそれぞれ接続されている。また、各サブ画素Ｐには、酸化物半導体からなる第１半導体膜により形成され、導体化された透明電極１２ｔが設けられている。そのため、各サブ画素Ｐでは、画素電極２１ｂと透明電極１２ｔとの間に補助容量を形成すると共に、画素電極２１ｂ及び透明電極１２ｔを介して液晶層６０に横電界を印加することができる。これにより、各サブ画素Ｐにおいて、リーク電流の小さい画素内ＴＦＴ９ｄを介してソース線１８ｆから入力されるソース信号に基づいて、画素電極２１ｂと透明電極１２ｔとの間に配置する液晶層６０及び補助容量に所定の電圧を印加して、液晶層６０の配向状態を変えることにより、各サブ画素Ｐを透過する光の透過率を調整して、画像表示を確実に行うことができる。また、額縁領域Ｆに設けられた画素外ＴＦＴ９ｆが、酸化物半導体からなる第１半導体膜により形成された第１半導体層１２ａと、酸化物半導体からなる第２半導体膜により形成された第２半導体層１６ａと、第１半導体層１２ａ及び第２半導体層１６ａに第１ゲート絶縁膜１３及び第２ゲート絶縁膜１５を介して設けられた第１ゲート電極１４ａと、第２半導体層１６ａ上に互いに離間するように設けられた第１ソース電極１８ａ及び第１ドレイン電極１８ｂとを備えている。ここで、第１ソース電極１８ａは、第１半導体層１２ａの第１ソース領域１２ａａ及び第２半導体層１６ａの第２ソース領域１６ａａに電気的に接続されている。また、第１ドレイン電極１８ｂは、第１半導体層１２ａの第１ドレイン領域１２ａｂ及び第２半導体層１６ａの第２ドレイン領域１６ａｂに電気的に接続されている。これにより、画素外ＴＦＴ９ｆがオン状態になると、第１半導体層１２ａの第１チャネル領域１２ａｃと第２半導体層１６ａの第２チャネル領域１６ａｃとの双方にチャネル電流が流れるので、オン電流を向上させることができる。したがって、ポリシリコン半導体からなる半導体層を用いずに酸化物半導体からなる半導体層を用いて、各サブ画素Ｐのスイッチング及び周辺回路Ｍに適した画素内ＴＦＴ９ｄ及び画素外ＴＦＴ９ｆをそれぞれ形成することができる。
　また、本実施形態のアクティブマトリクス基板３０ｄを備えた液晶表示装置によれば、画素外ＴＦＴ９ｆにおいて、第２半導体層１６ａと第１ソース電極１８ａ及び第１ドレイン電極１８ｂとの間には、酸化シリコン膜により形成されたエッチストッパー層１７ａが設けられているので、エッチストッパー層１７ａ上に窒化シリコン膜からなる保護絶縁膜１９が積層されても、第２半導体層１６ａの第２チャネル領域１６ａｃが導体化されない。これに対して、各サブ画素Ｐでは、透明電極１２ｔ上に窒化シリコン膜からなる保護絶縁膜１９が積層されるので、第４半導体層１２ｄの大部分が導体化されて透明電極１２ｔが形成される。これにより、酸化物半導体からなる第１半導体膜及び第２半導体膜を用いて、第２半導体層１６ａと、導体化された透明電極１２ｔとを容易に作り分けることができる。
　《その他の実施形態》
　上記各実施形態では、画素電極に接続されたＴＦＴの電極をドレイン電極とした表示装置を例示したが、本発明は、画素電極に接続されたＴＦＴの電極をソース電極と呼ぶ表示装置にも適用することができる。
　また、上記各実施形態では、表示装置として液晶表示装置を例に挙げて説明したが、本発明は、例えば、各サブ画素の透明電極を陽極とすることにより、電流によって駆動される複数の発光素子を備えた表示装置に適用することができ、例えば、量子ドット含有層を用いた発光素子であるＱＬＥＤ（Quantum-dot light emitting diode）を備えた表示装置に適用することができる。
　以上説明したように、本発明は、フレキシブルな表示装置について有用である。
Ｄ　　　　　表示領域
Ｆ　　　　　額縁領域
Ｈａ　　　　第１コンタクトホール
Ｈｂ　　　　第２コンタクトホール
Ｐ　　　　　サブ画素
９ｄ，９ｄｂ，９ｄｄ　　画素内ＴＦＴ（第２薄膜トランジスタ）
９ｆ　　　　画素外ＴＦＴ（第１薄膜トランジスタ）
１０　　　　樹脂基板（ベース基板）
１２ａ　　　第１半導体層
１２ａａ　　第１ソース領域
１２ａｂ　　第１ドレイン領域
１２ａｃ　　第１チャネル領域
１２ｂ　　　第３半導体層
１２ｂａ　　第３ソース領域
１２ｂｂ　　第３ドレイン領域
１２ｂｃ　　第３チャネル領域
１２ｄ　　　第４半導体層）
１２ｔ　　　透明電極
１３　　　　第１ゲート絶縁膜
１４ａ　　　第１ゲート電極
１４ｂ　　　第２ゲート電極
１５　　　　第２ゲート絶縁膜
１６ａ　　　第２半導体層
１６ａａ　　第２ソース領域
１６ａｂ　　第２ドレイン領域
１６ａｃ　　第２チャネル領域
１６ｂ　　　第４半導体層
１６ｂｃ　　透明電極
１６ｃ　　　第３半導体層
１６ｃａ　　第３ソース領域
１６ｃｂ　　第３ドレイン領域
１６ｃｃ　　第３チャネル領域
１７ａ　　　エッチストッパー層
１８ａ　　　第１ソース電極
１８ｂ　　　第１ドレイン電極
１８ｃ，１８ｃｂ　　第２ソース電極
１８ｄ，１８ｄｂ　　第２ドレイン電極
１８ｅ　　　容量線
２１ａ，２１ｂ，２１ｃ，２１ｄ　　画素電極
２５ａ，２５ｂ，２５ｃ，２５ｄ　　薄膜素子層
５０　　　　対向基板
６０　　　　液晶層
１００ａ　　液晶表示装置

Claims (10)

  1. 　ベース基板と、
    　上記ベース基板上に設けられ、酸化物半導体からなる第１半導体膜、第１無機絶縁膜、第１金属膜、第２無機絶縁膜、酸化物半導体からなる第２半導体膜、及び第２金属膜が順に積層された薄膜素子層とを備え、
    　上記薄膜素子層には、上記第１半導体膜により形成された第１半導体層と、上記第２半導体膜により形成された第２半導体層とを有する第１薄膜トランジスタが表示領域の周囲の額縁領域に設けられ、上記第１半導体膜又は上記第２半導体膜により形成された第３半導体層を有する第２薄膜トランジスタが上記表示領域を構成するサブ画素毎に設けられ、
    　上記第１薄膜トランジスタは、互いに離間するように第１ソース領域及び第１ドレイン領域が規定されて該第１ソース領域及び該第１ドレイン領域の間に第１チャネル領域が規定された上記第１半導体層と、互いに離間するように第２ソース領域及び第２ドレイン領域が規定されて該第２ソース領域及び該第２ドレイン領域の間に第２チャネル領域が規定された上記第２半導体層と、上記第１半導体層及び上記第２半導体層に上記第１無機絶縁膜及び上記第２無機絶縁膜を介して設けられ、上記第１金属膜により形成された第１ゲート電極と、上記第２金属膜により設けられ、上記第１ソース領域及び上記第２ソース領域に電気的に接続された第１ソース電極と、該第１ソース電極と離間するように上記第２金属膜により設けられ、上記第１ドレイン領域及び上記第２ドレイン領域に電気的に接続された第１ドレイン電極とを備え、
    　上記第２薄膜トランジスタは、互いに離間するように第３ソース領域及び第３ドレイン領域が規定されて該第３ソース領域及び該第３ドレイン領域の間に第３チャネル領域が規定された上記第３半導体層と、該第３半導体層に上記第１無機絶縁膜又は上記第２無機絶縁膜を介して設けられ、上記第１金属膜により形成された第２ゲート電極と、互いに離間するように上記第２金属膜により設けられ、上記第３ソース領域及び上記第３ドレイン領域に電気的にそれぞれ接続された第２ソース電極及び第２ドレイン電極とを備え、
    　上記サブ画素には、上記第１半導体膜又は上記第２半導体膜により形成され、導体化された透明電極が設けられていることを特徴とする表示装置。
  2. 　請求項１に記載された表示装置において、
    　上記第１薄膜トランジスタは、上記第２半導体層と上記第１ソース電極及び上記第１ドレイン電極との間に設けられたエッチストッパー層を備えていることを特徴とする表示装置。
  3. 　請求項２に記載された表示装置において、
    　上記エッチストッパー層の少なくとも上記第２半導体層側は、酸化シリコン膜により形成されていることを特徴とする表示装置。
  4. 　請求項１～３の何れか１つに記載された表示装置において、
    　上記第１ソース電極は、上記第１無機絶縁膜及び上記第２無機絶縁膜の積層膜に形成された第１コンタクトホールを介して上記第１ソース領域に電気的に接続されていると共に、上記第２ソース領域上に積層されて該第２ソース領域に電気的に接続され、
    　上記第１ドレイン電極は、上記第１無機絶縁膜及び上記第２無機絶縁膜の積層膜に形成された第２コンタクトホールを介して上記第１ドレイン領域に電気的に接続されていると共に、上記第２ドレイン領域上に積層されて該第２ドレイン領域に電気的に接続されていることを特徴とする表示装置。
  5. 　請求項１～４の何れか１つに記載された表示装置において、
    　上記ベース基板の上記薄膜素子層側に該ベース基板と対向するように設けられた対向基板と、
    　上記ベース基板及び上記対向基板の間に設けられた液晶層とを備え、
    　上記薄膜素子層は、上記サブ画素において、上記液晶層側に設けられて上記第２ドレイン電極に電気的に接続された画素電極を備え、
    　上記画素電極及び上記透明電極を介して上記液晶層に電界を印加するように構成されていることを特徴とする表示装置。
  6. 　請求項５に記載された表示装置において、
    　上記透明電極には、上記第２金属膜により形成された容量線が電気的に接続されていることを特徴とする表示装置。
  7. 　請求項１～６の何れか１つに記載された表示装置において、
    　上記第３半導体層は、上記第１半導体膜により形成され、
    　上記透明電極は、上記第２半導体膜により構成され、
    　上記透明電極は、上記第３半導体層と重なるように設けられていることを特徴とする表示装置。
  8. 　請求項１～６の何れか１つに記載された表示装置において、
    　上記第３半導体層及び上記透明電極は、上記第２半導体膜により構成され、
    　上記透明電極は、上記第３半導体層と重ならないように設けられていることを特徴とする表示装置。
  9. 　請求項１～６の何れか１つに記載された表示装置において、
    　上記第３半導体層は、上記第２半導体膜により形成され、
    　上記透明電極は、上記第１半導体膜により構成され、
    　上記透明電極は、上記第３半導体層と重ならないように設けられていることを特徴とする表示装置。
  10. 　請求項１～６の何れか１つに記載された表示装置において、
    　上記第３半導体層及び上記透明電極は、上記第１半導体膜により構成され、
    　上記透明電極は、上記第３半導体層と重ならないように設けられていることを特徴とする表示装置。
PCT/JP2023/006571 2023-02-22 2023-02-22 表示装置 WO2024176408A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2023/006571 WO2024176408A1 (ja) 2023-02-22 2023-02-22 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2023/006571 WO2024176408A1 (ja) 2023-02-22 2023-02-22 表示装置

Publications (1)

Publication Number Publication Date
WO2024176408A1 true WO2024176408A1 (ja) 2024-08-29

Family

ID=92500445

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/006571 WO2024176408A1 (ja) 2023-02-22 2023-02-22 表示装置

Country Status (1)

Country Link
WO (1) WO2024176408A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060091A (ja) * 2010-09-13 2012-03-22 Semiconductor Energy Lab Co Ltd 半導体素子、半導体装置及び半導体素子の作製方法
US20160197196A1 (en) * 2015-01-07 2016-07-07 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same
JP2017011173A (ja) * 2015-06-24 2017-01-12 国立研究開発法人物質・材料研究機構 多層構成の薄膜トランジスタ及びその製造方法並びにアクティブマトリクス駆動ディスプレイ
JP2020043252A (ja) * 2018-09-12 2020-03-19 三菱電機株式会社 薄膜トランジスタ基板及びその製造方法並びに表示装置
US20200395426A1 (en) * 2019-06-13 2020-12-17 Samsung Display Co., Ltd Thin film transistor substrate and display apparatus including the same
US20210118968A1 (en) * 2019-10-22 2021-04-22 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060091A (ja) * 2010-09-13 2012-03-22 Semiconductor Energy Lab Co Ltd 半導体素子、半導体装置及び半導体素子の作製方法
US20160197196A1 (en) * 2015-01-07 2016-07-07 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same
JP2017011173A (ja) * 2015-06-24 2017-01-12 国立研究開発法人物質・材料研究機構 多層構成の薄膜トランジスタ及びその製造方法並びにアクティブマトリクス駆動ディスプレイ
JP2020043252A (ja) * 2018-09-12 2020-03-19 三菱電機株式会社 薄膜トランジスタ基板及びその製造方法並びに表示装置
US20200395426A1 (en) * 2019-06-13 2020-12-17 Samsung Display Co., Ltd Thin film transistor substrate and display apparatus including the same
US20210118968A1 (en) * 2019-10-22 2021-04-22 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP7547556B2 (ja) 表示装置
US10714557B2 (en) Substrate for display device and display device including the same
US10317763B2 (en) Display device
US10651258B2 (en) Organic light emitting display device with improved aperture ratio
KR101684853B1 (ko) 반도체장치, 게이트선 구동회로, 표시장치 및 전자기기
KR20200052782A (ko) 표시 장치
US10361229B2 (en) Display device
KR101658533B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20200060071A (ko) 표시 장치
KR20120065854A (ko) 산화물 박막 트랜지스터의 제조방법
KR101622733B1 (ko) 산화물 박막 트랜지스터의 제조방법
US20170184893A1 (en) Semiconductor apparatus, method of manufacturing same, and liquid crystal display apparatus
CN110890386A (zh) 薄膜晶体管基板、液晶显示装置及有机电致发光显示装置
US20210041733A1 (en) Array substrate, method manufacturing same and touch display panel
US8357937B2 (en) Thin film transistor liquid crystal display device
KR101640812B1 (ko) 산화물 박막 트랜지스터의 제조방법
TW201423976A (zh) 用於顯示設備的基板、包含該基板的顯示設備及製造該顯示設備的方法
WO2018168984A1 (ja) アクティブマトリクス基板および表示装置
WO2024176408A1 (ja) 表示装置
WO2018021291A1 (ja) タッチパネル付き表示装置
WO2017158843A1 (ja) 表示パネル及び表示パネルの製造方法
US9244306B2 (en) Color filter substrate, display panel and method for producing color filter substrate
KR20120075110A (ko) 산화물 박막 트랜지스터의 제조방법
WO2019187070A1 (ja) トランジスタおよび表示装置
WO2019187069A1 (ja) トランジスタおよび表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23924060

Country of ref document: EP

Kind code of ref document: A1