[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2023228402A1 - 電子制御装置、パワー半導体素子のゲート駆動方法 - Google Patents

電子制御装置、パワー半導体素子のゲート駆動方法 Download PDF

Info

Publication number
WO2023228402A1
WO2023228402A1 PCT/JP2022/021730 JP2022021730W WO2023228402A1 WO 2023228402 A1 WO2023228402 A1 WO 2023228402A1 JP 2022021730 W JP2022021730 W JP 2022021730W WO 2023228402 A1 WO2023228402 A1 WO 2023228402A1
Authority
WO
WIPO (PCT)
Prior art keywords
power semiconductor
voltage
switching
gate
gate drive
Prior art date
Application number
PCT/JP2022/021730
Other languages
English (en)
French (fr)
Inventor
昌宏 土肥
武 幾山
拓也 飯沼
Original Assignee
日立Astemo株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立Astemo株式会社 filed Critical 日立Astemo株式会社
Priority to PCT/JP2022/021730 priority Critical patent/WO2023228402A1/ja
Publication of WO2023228402A1 publication Critical patent/WO2023228402A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Definitions

  • the present invention relates to the configuration of an electronic control device and its control, and particularly relates to a gate drive circuit and gate drive method for a power semiconductor element mounted on an electronic control device.
  • ECUs electronice control units
  • ECUs which include ECUs, engine control units, and inverters used in advanced driver-assistance systems (ADAS)
  • ADAS advanced driver-assistance systems
  • ECUs which include ECUs, engine control units, and inverters used in advanced driver-assistance systems (ADAS)
  • ADAS advanced driver-assistance systems
  • ECUs generally include input processing circuits that process input from sensors and switches, and AD conversion. It is equipped with circuits, microcontrollers, power supply circuits, output processing circuits, power semiconductor elements, etc.
  • inverters convert direct current to alternating current by controlling the switching of power semiconductor elements such as IGBTs (Insulated Gate Bipolar Transistors) and SiC-power MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors).
  • IGBTs Insulated Gate Bipolar Transistors
  • SiC-power MOSFETs Metal-Oxide-Semiconductor Field-Effect Transistors
  • Patent Document 1 states, ⁇ During the main discharge period, the command discharge current of the gate of the switching element is set to increase monotonically, and the gate discharge current is controlled to the set command discharge current, thereby turning the switching element into the OFF state. During the switching and main charging period, the drive circuit sets the command charging current of the gate of the switching element in a monotonically decreasing manner, and controls the gate charging current to the set command charging current, thereby switching the switching element to the ON state. Disclosed. (Summary of Patent Document 1, etc.)
  • the drive circuit described in Patent Document 1 is characterized by driving by monotonically increasing the discharging current during the main discharging period and monotonically decreasing the charging current during the main charging period.
  • This gate driving method is a feedforward type, and is driven with a constant gate current value that monotonically increases or monotonically decreases and a constant time for starting and stopping increasing or decreasing, which is recorded in advance in a memory.
  • the fixed feedforward type of drive does not provide optimal drive for variations in characteristics such as temperature dependence and threshold voltage of the driven power semiconductor elements, so there is room for improvement in the switching characteristics of power semiconductor elements. There is.
  • an object of the present invention is to provide a highly reliable and low-loss electronic control device that is capable of high-speed switching operations while suppressing surge voltages during switching operations of power semiconductor devices.
  • Another object of the present invention is to provide a gate driving method for a power semiconductor device.
  • the present invention includes a microcomputer, a power semiconductor element, and a gate drive circuit that generates a gate drive current of the power semiconductor element based on a command from the microcomputer, and The circuit detects the start of switching on and off by detecting a change in the output voltage of the power semiconductor element, and increases the gate drive current during the on-switching and before the peak voltage is reached,
  • the present invention is characterized in that the gate drive current is reduced during the off-time switching and before the peak voltage is reached.
  • the present invention also provides a gate driving method for a power semiconductor device, comprising: (a) detecting the start of a switching on or off operation by detecting a change in the voltage between the drain terminal and the source terminal of the power semiconductor device; (b) increasing the gate drive current before the peak voltage is reached during on-time switching of the power semiconductor element; and (c) increasing the peak voltage during off-time switching of the power semiconductor element. and reducing the gate drive current before reaching the point.
  • a highly reliable and low-loss electronic control device capable of high-speed switching operation while suppressing surge voltage during switching operation of the power semiconductor element, and a power A gate driving method for a semiconductor device can be realized.
  • FIG. 1 is a diagram showing a schematic configuration of a gate drive circuit according to Example 1 of the present invention.
  • 2 is a diagram showing a schematic configuration of a gate drive circuit according to Example 2 of the present invention.
  • FIG. FIG. 7 is a diagram showing a schematic configuration of a gate drive circuit according to Example 3 of the present invention.
  • 5 is a timing chart during off-operation of the power semiconductor element. 5 is a timing chart when the power semiconductor element is turned on.
  • FIG. 4 is a diagram showing a schematic configuration of a gate drive circuit according to Example 4 of the present invention. It is a figure showing the schematic structure of the electronic control device concerning Example 5 of the present invention.
  • the names of the terminals of the power semiconductor element are unified as gate terminal, drain terminal, and source terminal, but in the case of IGBT, the drain terminal can be read as collector terminal, and the source terminal can be read as emitter terminal. can.
  • IGBTs and SiC-power MOSFETs as power semiconductor elements, it is possible to target all power devices that control on and off switching by gate voltage, and Si-power MOSFETs and It may also be a GaN-power MOSFET or the like.
  • FIG. 1 With reference to FIG. 1, FIG. 4, and FIG. 5, an electronic control device and a gate driving method for a power semiconductor element according to a first embodiment of the present invention will be described.
  • FIG. 1 is a schematic configuration diagram of the electronic control device of this embodiment, mainly showing the configuration of the gate drive circuit 1.
  • 4 and 5 are timing charts when the power semiconductor element 20 is turned off and turned on, respectively.
  • the electronic control device of this embodiment includes a microcontroller (hereinafter referred to as "microcomputer") 10, a power semiconductor element 20, and a gate drive circuit 1 as main components. .
  • a microcontroller hereinafter referred to as "microcomputer”
  • a power semiconductor element 20
  • a gate drive circuit 1 as main components.
  • it is provided with an input processing circuit, an AD conversion circuit, a power supply circuit, an output processing circuit, etc., but these are omitted in FIG.
  • FIG. 1 shows a configuration diagram of one arm for driving the power semiconductor element 20.
  • the motor is driven using three phases of the upper and lower arms, which are connected above and below the configuration for one arm.
  • the same configuration as in Figure 1 is used as a gate drive circuit for six arms. and one microcontroller. Even when a plurality of arms are driven, the operation is the same as that of a single-phase arm, so here, the embodiment of the present invention will be described as the operation of one arm.
  • the microcomputer 10 outputs a PWM gate drive signal 11 to the gate drive circuit 1.
  • the gate drive circuit 1 includes an on-drive current switching section 32 and an off-drive current switching section 33 that switch the gate drive current of the power semiconductor element 20, and a gate-on drive section 30 and a gate-off switch that drive the power semiconductor element 20 with a set drive current.
  • a driving section 31 an output transmission section 40 connected to the drain terminal 22 of the power semiconductor element 20, a constant voltage generation section 41 that generates a constant voltage for output detection, and a constant voltage generation section 41 for filtering the voltage of the output detection terminal 42.
  • the inter-insulation communication unit 12 switches the microcomputer 10 from a low voltage section (not shown) in which the microcomputer 10 is mounted to a high voltage section in which the gate drive circuit 1 is mounted. (not shown).
  • the gate drive current that has been supplied from the gate on drive section 30 until then is stopped. Thereafter, the gate-off drive section 31 outputs the first off-drive current set from the off-drive current switching section 33 and starts off-driving the power semiconductor element 20 .
  • the voltage at the gate terminal 24 gradually decreases with the start of off-driving, and becomes constant when it approaches the threshold of the power semiconductor element 20.
  • the output voltage which is the voltage between the drain terminal 22 and the source terminal 23 (hereinafter referred to as "output voltage"
  • output voltage begins to rise, and switching during off-time is started.
  • the output transmission section 40 connected to the drain terminal 22 detects this increase in output voltage as a change in AC voltage.
  • the constant voltage generation section 41 generates a constant DC voltage (for example, 5V) to bias the output detection terminal 42. As shown in FIG. 4, as the output voltage increases, the voltage at the output detection terminal 42 increases from a constant voltage of 5 V, for example, by AC detection of the output voltage increase.
  • the off-filter adjustment section 43 has the functions of preventing false detection due to output voltage noise and adjusting the delay time (delay circuit) until switching to the second off-drive current, and filters the voltage of the output detection terminal 42. It is transmitted to the output off detection section 45.
  • the output off detection unit 45 performs a comparison operation with respect to a reference voltage (for example, 6V) higher than a constant voltage (for example, 5V) of the voltage at the output detection terminal 42, and performs off switching when the voltage at the output detection terminal 42 exceeds 6V. Detects that the has started.
  • a reference voltage for example, 6V
  • a constant voltage for example, 5V
  • this off-switching detection occurs only once for each off-command of the PWM gate drive signal 11, the result of one detection is latched for one PWM period and cleared with the next PWM signal. With this operation, multiple detections during one switching can be avoided, and erroneous switching operations of the gate drive current due to erroneous detection due to switching noise or the like can be prevented.
  • the off detection signal 47 is transmitted to the off drive current switching section 33, and the off drive current switching section 33 switches from the first off drive current to the second with a smaller current.
  • the drive current is switched to the off drive current, and the power semiconductor element 20 is driven via the gate off drive section 31.
  • the gate drive current is reduced during off-time switching and before the peak voltage is reached.
  • the off-surge voltage depends on various parameters such as the difference in the type and characteristics of the power semiconductor element 20, and the parasitic inductance and parasitic capacitance of the bus bar of the power module on which the power semiconductor element 20 is mounted. Therefore, the effective switching timing for reducing the gate drive current often differs depending on the electronic control device.
  • the off-filter adjustment section 43 may be placed at any position on the path from the drain terminal 22 to the gate-off drive section 31, but in order to adjust the signal delay and eliminate false detection due to noise in changes in the output voltage. In this embodiment, it is arranged before the output-off detection section 45 because it has a filter function.
  • the inter-insulation communication section 12 switches the microcomputer 10 from a low voltage section (not shown) in which the microcomputer 10 is mounted to a high voltage section in which the gate drive circuit 1 is mounted. (not shown).
  • the gate drive circuit 1 When an ON command is transmitted to the gate drive circuit 1, first, the gate drive current that has been supplied from the gate-off drive section 31 is stopped. Next, the set first on-drive current is output from the on-drive current switching section 32, and the on-drive of the power semiconductor element 20 is started.
  • the voltage at the gate terminal 24 gradually increases when the on-drive starts, and becomes constant when it approaches the threshold of the power semiconductor element 20. At this time, the output voltage begins to drop and on-time switching begins.
  • the output transmission section 40 connected to the drain terminal 22 detects this decrease in output voltage as a change in AC voltage. In this way, the output transmission section 40 can detect changes in the output voltage of both the on-operation and off-operation of the power semiconductor element 20 in an AC manner.
  • the gate drive circuit 1 that drives the power semiconductor element 20 operates with a voltage based on the voltage of the source terminal 23, but on the other hand, the output voltage of the power semiconductor element 20, which is the drain terminal 22, and the source terminal Since the voltage across 22 is high when the power semiconductor element 20 is off, the output transmission section 40 connected to the drain terminal 22 needs to have a high breakdown voltage configuration.
  • a high-voltage capacitive coupling is used in the output transmission section 40 to transmit changes in the output voltage of both the on-operation and off-operation of the power semiconductor element 20 as an AC signal.
  • capacitive coupling increases and decreases in the output voltage can be transmitted as AC signals.
  • the output transmission section 40 transmits the decrease in the output voltage as an AC signal.
  • the constant voltage generation section 41 generates a constant DC voltage (for example, 5V) to bias the output detection terminal 42.
  • the power semiconductor 20 starts to turn on, the output voltage starts to decrease, and the voltage at the output detection terminal 42 decreases from a constant voltage (for example, 5V) due to the output transmission section 40.
  • the on-filter adjustment section 44 has the functions of preventing false detection due to output voltage noise and adjusting the delay time (delay circuit) until switching to the second on-drive current, and filters the voltage of the output detection terminal 42. It is transmitted to the output-on detection section 46.
  • the off-filter adjustment It is also possible to share the unit 43 and the on-filter adjustment unit 44.
  • the output-on detection unit 46 performs a comparison operation with respect to a reference voltage (for example, 4V) that is lower than a constant voltage (for example, 5V) of the voltage at the output detection terminal 42, and performs on-switching when the voltage at the output detection terminal 42 falls below 4V. Detects that the has started.
  • a reference voltage for example, 4V
  • a constant voltage for example, 5V
  • the output-on detection section 46 detects the start of on-switching, it is transmitted to the on-drive current switching section 32 by an on-detection signal 48, and the on-drive current switching section 32 switches from the first on-drive current to the second on-drive current having a larger current.
  • the drive current is switched to the on-drive current of , and the power semiconductor element 20 is driven via the gate-on drive section 30 .
  • the gate drive current is increased during on-time switching and before the peak voltage is reached.
  • the recovery surge voltage of the paired arm is generated by the recovery operation of the freewheeling diode 21 that occurs when the current flowing in the forward direction to the freewheeling diode 21 of the power semiconductor element 20 of the paired arm is turned off. It depends on various parameters such as the difference in the characteristics of the diode 21 and the parasitic inductance and parasitic capacitance of the bus bar of the power module on which the power semiconductor element 20 and the freewheeling diode 21 are mounted. Therefore, the effective switching timing for reducing the gate drive current often differs depending on the electronic control device.
  • the on-filter adjustment section 44 may be placed at any position on the path from the drain terminal 22 to the gate-on drive section 30, but in order to adjust the signal delay and eliminate false detection due to noise in changes in the output voltage. In this embodiment, it is arranged before the output-on detection section 46 because it has a filter function.
  • the output-off detection section 45 and the output-on detection section 46 detect the start of off-switching and on-switching, respectively, and since they do not need to be detected at the same time, they can be integrated into one. In this case, since the detection voltage is different between on and off, it is necessary to switch the detection voltage. Therefore, by integrating the gate drive circuit 1 of this embodiment into one semiconductor integrated circuit, the semiconductor chip area can be reduced, which is effective in reducing costs.
  • the electronic control device of this embodiment includes the output transmission section 40 connected to the drain terminal 22 of the power semiconductor element 20, the constant voltage generation section 41, the output off detection section 45, and the output on detection section 46.
  • the off-filter adjustment section 43, and the on-filter adjustment section 44 can detect a change in the output voltage and detect the start of on-switching or the start of off-switching.
  • the off-drive current switching section 33 switches and reduces the drive current from the first off-drive current to the second off-drive current, thereby reducing the off-surge voltage of the output voltage. I can do it. Since it is possible to reduce the off-surge voltage, it is possible to increase the first off-drive current and speed up the off-switching of the power semiconductor element 20 compared to the case where the present invention is not implemented. Therefore, switching loss during off-time can be reduced.
  • the on-drive current switching unit 32 can increase the gate drive current from the first on-drive current to the second on-drive current.
  • the gate drive current after the recovery surge voltage generated by the recovery operation of the freewheeling diode 21 of the pair arm, the switching speed of the output voltage is increased without increasing the recovery surge voltage, and the on-switching Loss can be reduced.
  • the junction temperature of the power semiconductor element is lowered due to loss reduction, the chip area of the power semiconductor element can be reduced, and costs can also be reduced.
  • FIG. 2 is a schematic configuration diagram of the electronic control device of this embodiment, mainly showing the configuration of the gate drive circuit 2.
  • the gate drive circuit 2 shown in FIG. 2 is a specific circuit example of the configuration of the gate drive circuit 1 shown in FIG.
  • a constant current drive method that drives the gate with a constant current
  • a constant voltage drive method that generates a gate drive current using a drive voltage and a resistance. This embodiment is an example in which the present invention is applied to a constant current drive method.
  • the command of the PWM gate drive signal 11 transmitted from the microcomputer 10 is transmitted by the inter-insulation communication section 12 from a low voltage section (not shown) where the microcomputer 10 is mounted to a high voltage section (not shown) where the gate drive circuit 2 is mounted.
  • the signal is transmitted to
  • the on control switch 74 When the PWM gate drive signal 11 is an off command, the on control switch 74 is switched from the on control reference voltage 75 to the power supply voltage VCC8. As a result, the on-control amplifier 73 drives the PMOS FET 66 to control the on-control amplifier negative feedback terminal 72 from the on-control reference voltage 75 to the power supply voltage VCC8 by negative feedback operation. Due to this negative feedback operation, the on-time gate drive current determined by the on-control amplifier negative feedback terminal 72 and the resistors 64 and 65 becomes zero, and the on-side gate drive current is turned off.
  • the inverter 76 controls the off control switch 78 connected to the non-inverting input of the off-control amplifier 77, so that the non-inverting input of the off-control amplifier 77 changes from the off reference voltage 70 level to the off control reference voltage 81. Switch to .
  • the off-control amplifier 77 controls the off-control amplifier negative feedback terminal 80 from the off-reference voltage 70 level to the same voltage as the off-control reference voltage 81 by negative feedback operation by driving the NMOS FET 67.
  • the gate drive current at the OFF time is a constant current determined by the voltage at the OFF control amplifier negative feedback terminal 80 and the resistors 68 and 69, the OFF control amplifier negative feedback terminal 80 changes from the OFF reference voltage 70 level to the OFF control amplifier negative feedback terminal 80. By switching to the reference voltage 81, the gate drive current at the off time flows.
  • the OFF current switching switch 79 is on, the OFF current switching switch 84 is OFF, and negative feedback control of the OFF control amplifier 77 causes the first OFF drive shown in FIG.
  • the current is a current value obtained by dividing the ON control reference voltage 75 by the resistance value of the resistor 69.
  • the constant voltage source 54 is a voltage source that outputs a constant voltage, and outputs 5V, for example.
  • the voltage between the drain terminal 22 and the source terminal 23, which is the output voltage of the power semiconductor element 20 is a constant voltage.
  • the voltage is the same as that of the constant voltage source 54, which is 5V in this case.
  • the power semiconductor element 20 starts to turn off due to the gate drive current flowing during the off time, and the output voltage of the power semiconductor element 20 increases. do.
  • the capacitor 50 is connected to the drain terminal 22, and increases the voltage at the output detection terminal 42 as the output voltage increases.
  • the capacitance 51 has the effect of attenuating the transmission of the output voltage to the output detection terminal 42, and can suppress excessive voltage changes at the output detection terminal 42 when the output voltage has a high voltage amplitude.
  • the increase in output voltage during off-time is transmitted to the output detection terminal 42, and the resistor 55 and capacitance 57 adjust the delay time Doff for switching the signal to the second off-drive current.
  • the resistor 55 and the capacitance 57 also serve as a filter to prevent erroneous detection of noise in the output voltage.
  • the OFF detection comparator 61 detects a rise in the output voltage when the input signal exceeds the OFF detection reference voltage 59, and switches the OFF current switching switch 79 from ON to OFF and the OFF current switching switch 84 from OFF to OFF. Switch on.
  • the negative feedback control of the off-control amplifier 77 switches to the second off-drive current obtained by dividing the off-control reference voltage 81 by the resistance values of the resistors 68 and 69.
  • the OFF control switch 78 is switched to the OFF reference voltage 70 side, and the gate drive current at the OFF time is stopped due to the negative feedback operation of the OFF control amplifier 77. Further, the on-control switch 74 switches from the power supply voltage VCC8 to the on-control reference voltage 75, and due to the negative feedback operation of the on-control amplifier 73, the on-control amplifier negative feedback terminal 72 becomes the same voltage as the on-control reference voltage 75. As a result, the on-side gate drive current flows.
  • the on-current switching switch 63 is off, the on-current switching switch 83 is on, and the first on-drive current shown in FIG.
  • the current value is divided by the resistance value of 64 and 65.
  • the power semiconductor element 20 By starting the gate drive at the time of on, the power semiconductor element 20 starts to turn on, and the output voltage decreases. As shown in FIG. 5, a decrease in the output voltage is transmitted through the capacitance 50 as a voltage decrease at the output detection terminal 42.
  • a resistor 56 and a capacitor 58 adjust the delay time Don for switching the signal to the second on-drive current. Further, the resistor 56 and the capacitance 58 also serve as a filter to prevent erroneous detection of noise in the output voltage.
  • the on-detection comparator 62 detects a drop in the output voltage when the input voltage falls below the on-detection reference voltage 60, turns on the on-current switching switch 63 from off to on, and turns on the on-current switching switch 83. toggle off. Thereby, the gate drive current at the time of on is switched to the second on-drive current obtained by dividing the on-control reference voltage 75 by the resistance values of the resistors 64 and 65.
  • the first on-drive current, the second on-drive current, and the first off-drive current are changed.
  • the second off-drive current switching method has been described.
  • the switching speed of the output voltage can be sped up without increasing the recovery surge voltage. , on-switching loss can be reduced.
  • FIG. 3 is a schematic configuration diagram of the electronic control device of this embodiment, mainly showing the configuration of the gate drive circuit 3.
  • the gate drive circuit 3 shown in FIG. 3 is of a constant current drive type as in the second embodiment, and has a first on-drive current, a second on-drive current, and a first off-drive current and a second off-drive.
  • the current switching method is different from the second embodiment.
  • the other configurations are the same as in Example 2 (FIG. 2).
  • the off-detection comparator 61 detects an increase in the output voltage of the power semiconductor element 20, and the off-current changeover switch 95 is switched from on to off.
  • the first OFF drive current is obtained by dividing the OFF control reference voltage 81 by the resistance value of the parallel resistance of resistors 93 and 94
  • the second OFF drive current is obtained by dividing the OFF control reference voltage 81 by the resistance value of the resistor 93. Can be switched to drive current.
  • the on-detection comparator 62 detects a drop in the output voltage of the power semiconductor element 20, and the on-current switching switch 92 is switched from off to on.
  • the first on-drive current is obtained by dividing the on-control reference voltage 75 by the resistance value of the resistor 90
  • the second on-drive current is obtained by dividing the on-control reference voltage 75 by the resistance value of the parallel resistance of the resistors 90 and 91. It is possible to switch to the drive current.
  • this embodiment does not switch the negative feedback loop, making it easier to stabilize the amplifier.
  • FIG. 6 is a schematic configuration diagram of the electronic control device of this embodiment, mainly showing the configuration of the gate drive circuit 6.
  • This embodiment is an example in which the present invention is applied to a constant voltage drive type gate drive circuit.
  • the gate drive current when the gate is off flows through the difference voltage between the gate terminal 24 and the off reference voltage 70 and the resistor 102.
  • the gate can be driven with a simple configuration in which a MOS FET is connected to the gate terminal 24 via a resistor and turned on and off, and is therefore widely used.
  • the PWM gate drive signal 11 output from the microcomputer 10 is an off command
  • the signal is transmitted by the insulation communication section 12, passes through the inverter 109, and turns off the PMOS FET 105.
  • the PMOS FET 104 is also turned off through the NAND 108.
  • the gate drive current flowing through the PMOS FET 105 and the PMOS FET 104 during the on state is turned off.
  • the NMOS FET 106 connected to the inverter 109 is turned on, and the NMOS FET 107 is also turned on through the AND 110.
  • the first off-drive current starts flowing, and the off-operation of the power semiconductor element 20 starts.
  • the operations from the OFF operation of the power semiconductor element 20 to the OFF detection comparator 61 are the same as those described in the second and third embodiments.
  • the off-detection comparator 61 detects a rise in the output voltage of the power semiconductor element 20, the NMOS FET 107 is turned off through the inverter 111 and the AND 110, thereby reducing the off-drive current and switching to the second off-drive current.
  • the off-surge voltage of the output voltage can be reduced by reducing the gate drive current from the first off-drive current to the second off-drive current. can do.
  • the NMOS FET 106 and the NMOS FET 107 are turned off.
  • the PMOS FET 105 is turned on, a first on-drive current determined by the voltage difference between the power supply voltage VCC8 and the gate terminal 24, and the resistor 101 flows, and the power semiconductor element 20 starts to turn on.
  • the operations from the ON operation of the power semiconductor element 20 to the ON detection comparator 62 are the same as those described in the second and third embodiments.
  • the on-detection comparator 62 detects a drop in the output voltage of the power semiconductor element 20
  • the PMOS FET 104 is turned on through the NAND 108, thereby increasing the current from the PMOS FET 104 in addition to the first on-drive current.
  • On-drive current flows.
  • the constant voltage drive method as with the constant current drive method, by increasing the gate drive current from the first on-drive current to the second on-drive current, the recovery surge voltage of the opposite arm can be reduced. On-time switching loss can be reduced without increasing .
  • FIG. 7 is a diagram showing a schematic configuration of the electronic control device of this embodiment, and shows an example of an inverter equipped with the gate drive circuit described in any of the first to fourth embodiments.
  • the electronic control device of this embodiment is an inverter 126 that converts DC power from a high voltage battery 120 into three-phase AC power, supplies it to a motor 121, and controls its drive.
  • the power semiconductor element 20B and freewheeling diode 21B forming the upper arm and the power semiconductor element 20A and freewheeling diode 21A forming the lower arm are connected in series to form the W-phase arm. ing.
  • the power semiconductor element 20B and the power semiconductor element 20A are driven and controlled by gate drive currents generated by gate drive circuits 122B and 122A, respectively.
  • the gate drive circuit described in any of the first to fourth embodiments is used for the gate drive circuits 122B and 122A.
  • the gate drive circuits 122B and 122A generate gate drive currents according to the ON command and OFF command of the PWM gate drive signals 11B and 11A from the microcomputer 10, respectively, and input them to the power semiconductor element 20B and the power semiconductor element 20A.
  • the U-phase and V-phase also have arms configured in the same way as the W-phase, and the U-phase, V-phase, and W-phase arms are connected in parallel between the high voltage battery 120 and the motor 121.
  • An inverter 126 is configured.
  • a U-phase output terminal 125, a V-phase output terminal 124, and a W-phase output terminal 123 are connected between the upper and lower arms of the U-phase, V-phase, and W-phase, respectively, and are connected to the motor 121.
  • the inverter 126 of this embodiment is configured as described above, and the gate drive circuit of the present invention can reduce the switching loss of the power semiconductor elements mounted inside, and improve the conversion efficiency of the inverter. Effective in improving maximum output power.
  • the present invention is not limited to the above-described embodiments, and includes various modifications.
  • the embodiments described above are described in detail to explain the present invention in an easy-to-understand manner, and the present invention is not necessarily limited to having all the configurations described.
  • it is possible to replace a part of the configuration of one embodiment with the configuration of another embodiment and it is also possible to add the configuration of another embodiment to the configuration of one embodiment.
  • On detection signal 50, 51, 57, 58... Capacitance, 53, 55, 56... Resistance, 54... Constant voltage source, 59 ...Reference voltage for off detection, 60...Reference voltage for on detection, 61...Comparator for off detection, 62...Comparator for on detection, 63, 83, 92... Switch for switching on current, 64, 65, 68, 69 , 90, 91, 93, 94, 100, 101, 102, 103...Resistance, 66, 104, 105...PMOS FET, 67, 106, 107...NMOS FET, 70...Off reference voltage, 72...On control amplifier negative Feedback terminal, 73... Amplifier for on control, 74... Switch for on control, 75...

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

パワー半導体素子を搭載する電子制御装置において、パワー半導体素子のスイッチング動作時のサージ電圧を抑制しつつ、高速なスイッチング動作が可能な高信頼かつ低損失な電子制御装置を提供する。マイコンと、パワー半導体素子と、前記マイコンからの指令に基づいて前記パワー半導体素子のゲート駆動電流を生成するゲート駆動回路と、を備え、前記ゲート駆動回路は、前記パワー半導体素子の出力電圧の変化を検知することでスイッチングのオンとオフの動作開始を検知し、前記オン時のスイッチング中であってピーク電圧到達前にゲート駆動電流を増加させ、前記オフ時のスイッチング中であってピーク電圧到達前にゲート駆動電流を低減することを特徴とする。

Description

電子制御装置、パワー半導体素子のゲート駆動方法
　本発明は、電子制御装置の構成とその制御に係り、特に、電子制御装置に搭載されるパワー半導体素子のゲート駆動回路及びゲート駆動方法に関する。
　電子制御技術の進化に伴い、エンジンをはじめとする様々な機能や装置において、電子制御による自動車の性能向上が図られている。現在の自動車には多い場合には１００個以上の電子制御装置（Electronic Control Unit：ECU）が搭載され、様々な先進技術の制御をつかさどる重要な部品となっている。これらのECUには、小型軽量化と共に、低コスト化、高効率化が求められている。
　先進運転支援システム（Advanced Driver-Assistance Systems：ADAS）に活用されるECUやエンジンコントロールユニット、インバータを含む広義のECUには、一般的に、センサやスイッチの入力を処理する入力処理回路、AD変換回路、マイコン、電源回路、出力処理回路、パワー半導体素子等が搭載されている。
　例えば、インバータでは、IGBT（Insulated Gate Bipolar Transistor）やSiC-パワーMOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor）等のパワー半導体素子をスイッチング制御することで、直流電流を交流電流に変換している。インバータの変換効率を向上させるためには、パワー半導体素子のスイッチング損失の低減が有効であるが、パワー半導体素子のスイッチング損失とスイッチング時のサージ電圧にはトレードオフの関係があるため、スイッチング損失の少ない高効率なパワー半導体素子のゲート駆動回路及びゲート駆動方法が検討されている。
　本技術分野の背景技術として、例えば、特許文献１のような技術がある。特許文献１には、「メイン放電期間においては、スイッチング素子のゲートの指令放電電流を単調増加させて設定し、設定した指令放電電流にゲート放電電流を制御することにより、スイッチング素子をオフ状態に切り替え、メイン充電期間においては、スイッチング素子のゲートの指令充電電流を単調減少させて設定し、設定した指令充電電流にゲート充電電流を制御することにより、スイッチング素子をオン状態に切り替える駆動回路」が開示されている。（特許文献１の要約等）
特開２０１６－１７４４５５号公報
　上記特許文献１に記載された駆動回路は、メイン放電期間に放電電流を単調増加させ、メイン充電期間に充電電流を単調減少させ駆動することを特徴としている。このゲート駆動方式は、フィードフォワード形式であり、予めメモリに記録された単調増加または単調減少させる一定のゲート電流値、及び増加または減少する開始・停止する一定の時間で駆動される。
　しかしながら、一定の決まった駆動のフィードフォワード形式では、駆動されるパワー半導体素子の温度依存性や閾値電圧などの特性ばらつきに対して最適な駆動とならないため、パワー半導体素子のスイッチング特性の改善の余地がある。
　そこで、本発明の目的は、パワー半導体素子を搭載する電子制御装置において、パワー半導体素子のスイッチング動作時のサージ電圧を抑制しつつ、高速なスイッチング動作が可能な高信頼かつ低損失な電子制御装置及びパワー半導体素子のゲート駆動方法を提供することにある。
　上記課題を解決するために、本発明は、マイコンと、パワー半導体素子と、前記マイコンからの指令に基づいて前記パワー半導体素子のゲート駆動電流を生成するゲート駆動回路と、を備え、前記ゲート駆動回路は、前記パワー半導体素子の出力電圧の変化を検知することでスイッチングのオンとオフの動作開始を検知し、前記オン時のスイッチング中であってピーク電圧到達前にゲート駆動電流を増加させ、前記オフ時のスイッチング中であってピーク電圧到達前にゲート駆動電流を低減することを特徴とする。
　また、本発明は、パワー半導体素子のゲート駆動方法であって、（ａ）パワー半導体素子のドレイン端子－ソース端子間電圧の変化を検知することでスイッチングのオンまたはオフの動作開始を検知するステップと、（ｂ）前記パワー半導体素子のオン時のスイッチング中であってピーク電圧到達前にゲート駆動電流を増加するステップと、（ｃ）前記パワー半導体素子のオフ時のスイッチング中であってピーク電圧到達前にゲート駆動電流を低減するステップと、を有することを特徴とする。
　本発明によれば、パワー半導体素子を搭載する電子制御装置において、パワー半導体素子のスイッチング動作時のサージ電圧を抑制しつつ、高速なスイッチング動作が可能な高信頼かつ低損失な電子制御装置及びパワー半導体素子のゲート駆動方法を実現することができる。
　上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の実施例１に係るゲート駆動回路の概略構成を示す図である。 本発明の実施例２に係るゲート駆動回路の概略構成を示す図である。 本発明の実施例３に係るゲート駆動回路の概略構成を示す図である。 パワー半導体素子のオフ動作時のタイミングチャートである。 パワー半導体素子のオン動作時のタイミングチャートである。 本発明の実施例４に係るゲート駆動回路の概略構成を示す図である。 本発明の実施例５に係る電子制御装置の概略構成を示す図である。
　以下、図面を用いて本発明の実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。
　また、各実施例において、パワー半導体素子の各端子の名称として、ゲート端子、ドレイン端子、ソース端子に統一したが、IGBTの場合は、ドレイン端子をコレクタ端子、ソース端子をエミッタ端子と読み替えることができる。また、パワー半導体素子として、IGBTやSiC-パワーMOSFETを想定しているが、ゲート電圧によりオンとオフのスイッチングを制御する全てのパワーデバイスを対象とすることが可能であり、Si-パワーMOSFETやGaN-パワーMOSFET等であっても良い。
　図１及び図４，図５を参照して、本発明の実施例１に係る電子制御装置及びパワー半導体素子のゲート駆動方法について説明する。
　図１は、本実施例の電子制御装置の概略構成図であり、ゲート駆動回路１の構成をメインに示している。図４及び図５は、それぞれパワー半導体素子２０のオフ動作時、オン動作時のタイミングチャートである。
　本実施例の電子制御装置は、図１に示すように、主要な構成として、マイクロコントローラ（以下、「マイコン」と呼ぶ）１０と、パワー半導体素子２０と、ゲート駆動回路１とを備えている。これ以外にも、入力処理回路や、AD変換回路、電源回路、出力処理回路等を備えているが、図１では省略している。
　なお、図１には、パワー半導体素子２０を駆動するための１アーム分の構成図を示している。一般的に、インバータ等では、この１アーム分の構成を上下に接続した上下アームを３相用いてモータ駆動を行っており、その場合は、図１と同じ構成を６アーム分のゲート駆動回路と１つのマイコンで構成される。複数アームで駆動される場合であっても、それぞれ単相アームの動作と同じであるので、ここでは、１アームの動作として本発明の実施例を説明する。
　マイコン１０は、ゲート駆動回路１に対して、ＰＷＭゲート駆動信号１１を出力する。
　ゲート駆動回路１は、パワー半導体素子２０のゲート駆動電流を切り替えるオン駆動電流切替部３２及びオフ駆動電流切替部３３と、パワー半導体素子２０を設定された駆動電流で駆動するゲートオン駆動部３０及びゲートオフ駆動部３１と、パワー半導体素子２０のドレイン端子２２に接続された出力伝達部４０と、出力検出用の定電圧を生成する定電圧生成部４１と、出力検出端子４２の電圧をフィルタするためのオフフィルタ調整部４３及びオンフィルタ調整部４４と、フィルタ後の信号でパワー半導体素子２０のオフ開始、オン開始をそれぞれ検出する出力オフ検出部４５及び出力オン検出部４６と、絶縁間通信部１２とで構成される。
　図１及び図４を用いて、本実施例のゲート駆動回路１によるパワー半導体素子２０のオフ動作を説明する。
　マイコン１０からＰＷＭゲート駆動信号１１によりオフ駆動が指令されると、絶縁間通信部１２によりマイコン１０が実装される低電圧部（図示せず）から、ゲート駆動回路１が実装される高電圧部（図示せず）に信号が伝達される。
　ゲート駆動回路１にオフ指令が伝達されると、それまでゲートオン駆動部３０から供給していたゲート駆動電流を停止する。その後、ゲートオフ駆動部３１はオフ駆動電流切替部３３から設定された第１のオフ駆動電流を出力しパワー半導体素子２０のオフ駆動を開始する。
　図４に示すように、オフ駆動開始によりゲート端子２４の電圧は徐々に低下し、パワー半導体素子２０の閾値付近になると一定となる。この時、出力電圧であるドレイン端子２２とソース端子２３間の電圧（以下、「出力電圧」と呼ぶ）が上昇し始め、オフ時のスイッチングが開始される。
　ドレイン端子２２に接続された出力伝達部４０は、この出力電圧の上昇をＡＣ電圧の変化として検知する。定電圧生成部４１では、一定のＤＣ電圧（例えば５Ｖ）を生成し、出力検出端子４２をバイアスする。図４のように、出力電圧の上昇により、出力検出端子４２の電圧は、例えば一定電圧の５Ｖから出力電圧上昇のＡＣ検出により電圧上昇する。
　オフフィルタ調整部４３は、出力電圧のノイズによる誤検出の防止と、第２のオフ駆動電流に切り替わるまでの遅延時間調整（遅延回路）の働きを持ち、出力検出端子４２の電圧をフィルタして出力オフ検出部４５に伝達する。
　出力オフ検出部４５は、出力検出端子４２の電圧の一定電圧（例えば５Ｖ）より高い基準電圧（例えば６Ｖ）に対して比較動作を行い、出力検出端子４２の電圧が６Ｖを超えた時にオフスイッチングが開始したことを検知する。
　このオフスイッチングの検出は、ＰＷＭゲート駆動信号１１のオフ指令毎に１回しか発生しないため、１回検出した結果は１ＰＷＭの期間はラッチされ、次のＰＷＭ信号でクリアされる。この動作により、１回のスイッチング中における複数の検出を避けることができ、スイッチングノイズ等による誤検出によるゲート駆動電流の誤った切替動作を防ぐことができる。
　出力オフ検出部４５でオフスイッチング開始が検出されると、オフ検出信号４７によりオフ駆動電流切替部３３に伝達され、オフ駆動電流切替部３３では第１のオフ駆動電流からより電流の少ない第２のオフ駆動電流に駆動電流が切り替わり、ゲートオフ駆動部３１を介してパワー半導体素子２０を駆動する。つまり、オフ時のスイッチング中であってピーク電圧到達前にゲート駆動電流を低減させる。オフスイッチング中にゲート駆動電流を第２のオフ駆動電流に減少させることで、出力電圧変化のスイッチング速度は変わらずにオフサージ電圧を低減することが可能となる。
　ここで、オフサージ電圧は、パワー半導体素子２０の種類や特性の違い、またパワー半導体素子２０を搭載するパワーモジュールのバスバーなどの寄生インダクタンス、寄生容量などの様々なパラメータに依存している。そのため、効果的なゲート駆動電流低減の切替タイミングは、電子制御装置毎に異なる場合が多い。
　そこで、オフフィルタ調整部４３によって出力電圧の変化からゲート駆動電流が切替るまでの時間を調整することで、ゲート駆動電流の切替によるオフサージ電圧の抑制の最適なタイミングの調整が可能となる。
　なお、オフフィルタ調整部４３は、ドレイン端子２２からゲートオフ駆動部３１までの経路のどの位置に配置しても良いが、信号の遅延の調整と出力電圧の変化におけるノイズによる誤検知を除去するためのフィルタ機能を持つため、本実施例では出力オフ検出部４５の前段に配置している。
　次に、図１及び図５を用いて、本実施例のゲート駆動回路１によるパワー半導体素子２０のオン動作を説明する。
　マイコン１０からＰＷＭゲート駆動信号１１によりオン駆動が指令されると、絶縁間通信部１２によりマイコン１０が実装される低電圧部（図示せず）から、ゲート駆動回路１が実装される高電圧部（図示せず）に信号が伝達される。
　ゲート駆動回路１にオン指令が伝達されると、先ず、それまでゲートオフ駆動部３１から供給していたゲート駆動電流を停止する。次に、オン駆動電流切替部３２から設定された第１のオン駆動電流を出力し、パワー半導体素子２０のオン駆動を開始する。
　図５に示すように、オン駆動開始によりゲート端子２４の電圧は徐々に上昇し、パワー半導体素子２０の閾値付近になると一定となる。この時、出力電圧は低下し始め、オン時のスイッチングが開始される。
　ドレイン端子２２に接続された出力伝達部４０は、この出力電圧の低下をＡＣ電圧の変化として検知する。このように、出力伝達部４０はパワー半導体素子２０のオン動作とオフ動作の両方の出力電圧の変化をＡＣ的に検知することが可能である。
　ここで、パワー半導体素子２０を駆動するゲート駆動回路１は、ソース端子２３の電圧を基準にした電圧で動作しているが、一方でパワー半導体素子２０の出力電圧であるドレイン端子２２とソース端子２２間の電圧はパワー半導体素子２０がオフ時に高電圧となるため、ドレイン端子２２に接続される出力伝達部４０には高耐圧の構成が必要となる。
　そこで、本実施例では、出力伝達部４０に高耐圧の静電容量結合を用いてパワー半導体素子２０のオン動作とオフ動作の両方の出力電圧の変化をＡＣ信号として伝達する。静電容量結合を用いることで、出力電圧の上昇と低下をＡＣ信号として伝達可能となる。
　図５に示すように、パワー半導体素子２０のオン動作時には、出力伝達部４０により出力電圧の低下をＡＣ信号として伝達する。定電圧生成部４１では、一定のＤＣ電圧（例えば５Ｖ）を生成し、出力検出端子４２をバイアスする。パワー半導体２０がオン動作を開始し、出力電圧が低下し始め、出力伝達部４０により出力検出端子４２の電圧は一定電圧（例えば５Ｖ）から低下する。
　オンフィルタ調整部４４は、出力電圧のノイズによる誤検出の防止と、第２のオン駆動電流に切り替わるまでの遅延時間調整（遅延回路）の働きを持ち、出力検出端子４２の電圧をフィルタして出力オン検出部４６に伝達する。
　ここで、オフフィルタ調整部４３による第２のオフ駆動電流への切り替え遅延調整時間と、オンフィルタ調整部４４の第２のオン駆動電流への切り替え遅延調整時間が同じであれば、オフフィルタ調整部４３とオンフィルタ調整部４４は共通化することも可能である。
　出力オン検出部４６は、出力検出端子４２の電圧の一定電圧（例えば５Ｖ）より低い基準電圧（例えば４Ｖ）に対して比較動作を行い、出力検出端子４２の電圧が４Ｖを下回った時にオンスイッチングが開始したことを検知する。
　このオンスイッチングの検出は、ＰＷＭゲート駆動信号１１のオン指令毎に１回しか発生しないため、１回検出した結果は１ＰＷＭの期間はラッチされ、次のＰＷＭ信号でクリアされる。この動作により、１回のスイッチング中における複数の検出を避けることができ、スイッチングノイズ等による誤検出によるゲート駆動電流の誤った切替動作を防ぐことができる。
　出力オン検出部４６でオンスイッチング開始が検出されると、オン検出信号４８によりオン駆動電流切替部３２に伝達され、オン駆動電流切替部３２では第１のオン駆動電流からより電流の多い第２のオン駆動電流に駆動電流が切り替わり、ゲートオン駆動部３０を介してパワー半導体素子２０を駆動する。つまり、オン時のスイッチング中であってピーク電圧到達前にゲート駆動電流を増加させる。
　オンスイッチング中にゲート駆動電流を第２のオン駆動電流に増加させることで、図５に示す対アームの出力電圧のリカバリサージは変化せずに、リカバリサージが終わった後にゲート端子２４の電圧を上昇させ、高速にオンスイッチングさせることで出力電圧が高速に低下する。これにより、スイッチング損失の低減が可能となる。
　ここで、対アームのリカバリサージ電圧とは、対アームのパワー半導体素子２０の還流ダイオード２１に順方向に流れる電流がオフする際に発生する還流ダイオード２１のリカバリ動作により発生するものであり、還流ダイオード２１の特性の違い、またパワー半導体素子２０及び還流ダイオード２１を搭載するパワーモジュールのバスバーなどの寄生インダクタンス、寄生容量などの様々なパラメータに依存している。そのため、効果的なゲート駆動電流低減の切替タイミングは、電子制御装置毎に異なる場合が多い。
　そこで、オンフィルタ調整部４４によって出力電圧の変化からゲート駆動電流が切替るまでの時間を調整することで、ゲート駆動電流の切替による対アームのリカバリサージ電圧の抑制の最適なタイミングの調整が可能となる。
　なお、オンフィルタ調整部４４は、ドレイン端子２２からゲートオン駆動部３０までの経路のどの位置に配置しても良いが、信号の遅延の調整と出力電圧の変化におけるノイズによる誤検知を除去するためのフィルタ機能を持つため、本実施例では出力オン検出部４６の前段に配置している。
　また、出力オフ検出部４５と出力オン検出部４６は、それぞれオフスイッチングとオンスイッチングの開始を検出するものであり、同時に検出する必要はないため、１つに統合することも可能である。この場合、検出電圧はオン時とオフ時でそれぞれ異なるため、検出電圧の切替が必要となる。したがって、本実施例のゲート駆動回路１を１つの半導体集積回路に集積することにより、半導体チップ面積を低減することができ、コスト低減に効果がある。
　以上説明したように、本実施例の電子制御装置では、パワー半導体素子２０のドレイン端子２２に接続される出力伝達部４０、及び定電圧生成部４１、出力オフ検出部４５、出力オン検出部４６、オフフィルタ調整部４３、オンフィルタ調整部４４により、出力電圧の変化を検知して、オンスイッチング開始またはオフスイッチング開始を検知することができる。
　オフ動作時には、オフスイッチング開始検知後に、オフ駆動電流切替部３３により第１のオフ駆動電流から第２のオフ駆動電流に駆動電流を切り替えて低減することで、出力電圧のオフサージ電圧を低減することができる。オフサージ電圧を低減することが可能となるため、本発明を実施しない場合と比較して、第１のオフ駆動電流を増加させることができ、パワー半導体素子２０のオフスイッチングを高速化することが可能となり、オフ時のスイッチング損失を低減することができる。
　一方、オン動作時には、オンスイッチング開始検知後に、オン駆動電流切替部３２により第１のオン駆動電流から第２のオン駆動電流にゲート駆動電流を増加させることができる。これにより、対アームの還流ダイオード２１のリカバリ動作で発生するリカバリサージ電圧が発生した後にゲート駆動電流を増加させることで、リカバリサージ電圧を増加させることなく、出力電圧のスイッチングを高速化し、オンスイッチング損失を低減することができる。
　本発明により、パワー半導体素子２０の出力電圧の変化を検知して、ゲート駆動電流をタイミング良く切り替えて駆動することで、スイッチング損失の低減が可能となる。
　また、損失低減によりパワー半導体素子の接合温度が下がるため、パワー半導体素子のチップ面積の低減が可能であり、コスト低減も可能となる。
　図２を参照して、本発明の実施例２に係る電子制御装置及びパワー半導体素子のゲート駆動方法について説明する。
　図２は、本実施例の電子制御装置の概略構成図であり、ゲート駆動回路２の構成をメインに示している。図２に示すゲート駆動回路２は、図１のゲート駆動回路１の構成を具体的な回路例として示したものである。
　一般的に、ゲート駆動回路は、一定の電流でゲート駆動する定電流駆動方式と、駆動電圧と抵抗でゲート駆動電流を生成する定電圧駆動方式の２通りがある。本実施例は、定電流駆動方式に本発明を適用した場合の実施例である。
　マイコン１０から送信されたＰＷＭゲート駆動信号１１の指令は、絶縁間通信部１２によりマイコン１０が実装される低電圧部（図示せず）からゲート駆動回路２が実装される高電圧部（図示せず）に信号が伝達される。
　ＰＷＭゲート駆動信号１１がオフ指令の場合は、オン制御用スイッチ７４がオン制御用基準電圧７５から電源電圧ＶＣＣ８に切り替わる。これにより、オン制御用増幅器７３はＰＭＯＳ ＦＥＴ６６を駆動することにより、負帰還動作でオン制御用増幅器負帰還端子７２をオン制御用基準電圧７５から電源電圧ＶＣＣ８に制御する。この負帰還動作により、オン制御用増幅器負帰還端子７２と抵抗６４，６５により決まるオン時のゲート駆動電流がゼロとなり、オン側のゲート駆動電流がオフする。
　一方で、インバータ７６によりオフ制御用増幅器７７の非反転入力に接続されるオフ制御用スイッチ７８を制御し、オフ制御用増幅器７７の非反転入力がオフ基準電圧７０レベルからオフ制御用基準電圧８１に切り替わる。これにより、オフ制御用増幅器７７はＮＭＯＳ ＦＥＴ６７を駆動することにより、負帰還動作でオフ制御用増幅器負帰還端子８０をオフ基準電圧７０レベルからオフ制御用基準電圧８１と同じ電圧に制御する。オフ時のゲート駆動電流は、オフ制御用増幅器負帰還端子８０の電圧と抵抗６８，６９により決まる一定の電流となるため、オフ制御用増幅器負帰還端子８０がオフ基準電圧７０レベルからオフ制御用基準電圧８１に切り替わることでオフ時のゲート駆動電流が流れる。
　ここで、オフ動作開始時は、オフ電流切替用スイッチ７９はオン、オフ電流切替用スイッチ８４はオフしており、オフ制御用増幅器７７の負帰還制御により、図４に示す第１のオフ駆動電流は、オン制御用基準電圧７５を抵抗６９の抵抗値で割った電流値となる。
　オン側のゲート駆動電流とオフ側のゲート駆動電流は同時に流れてしまうと電源電圧ＶＣＣ８からオフ基準電圧７０に貫通する電流が流れてしまうため、オン側のゲート駆動電流とオフ側のゲート駆動電流が切り替わる際は、両方を一旦オフしてから、切り替える制御を行うことで貫通電流が流れることを防ぐ。
　ここで、定電圧源５４は一定電圧を出力する電圧源であり、例えば５Ｖを出力するとする。パワー半導体素子２０がオン、もしくはオフのスイッチング中でない場合は、パワー半導体素子２０の出力電圧であるドレイン端子２２とソース端子２３間の電圧は一定の電圧となっているため、出力検出端子４２の電圧は、定電圧源５４と同じ電圧となり、この場合は５Ｖとなっている。
　実施例１で説明したように、図４のタイミングチャートに示すタイミングで、オフ時のゲート駆動電流が流れることにより、パワー半導体素子２０がオフ動作を開始し、パワー半導体素子２０の出力電圧が上昇する。
　ここで、静電容量５０は、ドレイン端子２２に接続されており、出力電圧の上昇に伴い、出力検出端子４２の電圧を上昇させる。静電容量５１は、出力電圧の出力検出端子４２への伝達を減衰させる効果があり、出力電圧が高電圧の振幅のときに出力検出端子４２の過剰な電圧変化を抑制することができる。
　図４のように、オフ時の出力電圧の上昇を出力検出端子４２に伝達し、抵抗５５と静電容量５７で、その信号を第２のオフ駆動電流に切り替えるための遅延時間Ｄｏｆｆを調整する。また、抵抗５５と静電容量５７は、出力電圧のノイズを誤検出しないためのフィルタとしての役割も果たす。
　オフ検出用比較器６１は、入力信号がオフ検出用基準電圧５９を超えた場合に出力電圧の上昇を検知し、オフ電流切替用スイッチ７９をオンからオフ、オフ電流切替用スイッチ８４をオフからオンに切り替える。
　これにより、オフ制御用増幅器７７の負帰還制御により、オフ制御用基準電圧８１を抵抗６８，６９の抵抗値で割った第２のオフ駆動電流に切り替わる。
　このように、第１のオフ駆動電流から第２のオフ駆動電流に駆動電流を切り替えて低減することで、出力電圧のオフサージ電圧を低減することができる。オフサージ電圧を低減することが可能となるため、本発明を実施しない場合と比較して、第１のオフ駆動電流を増加させることができ、パワー半導体素子２０のオフスイッチングを高速化することが可能となり、オフ時のスイッチング損失を低減することができる。
　一方、ＰＷＭゲート駆動信号１１がオン指令の場合は、オフ制御用スイッチ７８がオフ基準電圧７０側に切り替わることで、オフ制御用増幅器７７の負帰還動作によりオフ時のゲート駆動電流が停止する。また、オン制御用スイッチ７４が電源電圧ＶＣＣ８からオン制御用基準電圧７５に切り替わり、オン制御用増幅器７３の負帰還動作により、オン制御用増幅器負帰還端子７２がオン制御用基準電圧７５と同じ電圧に制御されることでオン側のゲート駆動電流が流れる。
　ここで、オン動作開始時は、オン電流切替用スイッチ６３はオフ、オン電流切替用スイッチ８３はオンしており、図５に示す第１のオン駆動電流は、オン制御用基準電圧７５を抵抗６４，６５の抵抗値で割った電流値となる。
　オン時のゲート駆動開始により、パワー半導体素子２０がオン動作を開始し、出力電圧が低下する。図５のように出力電圧の低下を静電容量５０を介して出力検出端子４２の電圧低下として伝達する。抵抗５６と静電容量５８で、その信号を第２のオン駆動電流に切り替えるための遅延時間Ｄｏｎを調整する。また、抵抗５６と静電容量５８は、出力電圧のノイズを誤検出しないためのフィルタとしての役割も果たす。
　オン検出用比較器６２は、入力電圧がオン検出用基準電圧６０を下回った場合に、出力電圧の低下を検出し、オン電流切替用スイッチ６３をオフからオン、オン電流切替用スイッチ８３をオンからオフに切り替える。これにより、オン時のゲート駆動電流は、オン制御用基準電圧７５を抵抗６４，６５の抵抗値で割った第２のオン駆動電流に切り替わる。
　本実施例では、オン制御用増幅器７３、及びオフ制御用増幅器７７のそれぞれの負帰還端子を切り替えることで、第１のオン駆動電流と第２のオン駆動電流、及び第１のオフ駆動電流と第２のオフ駆動電流の切替え方法を述べた。
　他の手段として、オン制御用基準電圧７５、及びオフ制御用基準電圧８１をそれぞれ切り替えることでも駆動電流を切り替えることが可能であるが、増幅器は有限の信号帯域を持ち、電流切替に要する時間が必要となる。パワー半導体素子２０の高速なスイッチングが必要でない場合は、オン制御用基準電圧７５、及びオフ制御用基準電圧８１をそれぞれ切り替える構成の方がより単純な構成であり有効である。
　以上説明したように、対アームの還流ダイオード２１のリカバリ動作で発生するリカバリサージ電圧が発生した後にゲート駆動電流を増加させることで、リカバリサージ電圧を増加させることなく、出力電圧のスイッチングを高速化し、オンスイッチング損失を低減することができる。
　図３を参照して、本発明の実施例３に係る電子制御装置及びパワー半導体素子のゲート駆動方法について説明する。
　図３は、本実施例の電子制御装置の概略構成図であり、ゲート駆動回路３の構成をメインに示している。図３に示すゲート駆動回路３は、実施例２と同様に定電流駆動方式であり、第１のオン駆動電流と第２のオン駆動電流、及び第１のオフ駆動電流と第２のオフ駆動電流の切替え方法が実施例２と異なっている。その他の構成は、実施例２（図２）と同様である。
　実施例２と同じように、オフ時はオフ検出用比較器６１によりパワー半導体素子２０の出力電圧の上昇を検知し、オフ電流切替用スイッチ９５をオンからオフに切り替える。これにより、オフ制御用基準電圧８１を抵抗９３，９４の並列抵抗の抵抗値で割った第１のオフ駆動電流から、オフ制御用基準電圧８１を抵抗９３の抵抗値で割った第２のオフ駆動電流に切り替えることができる。
　一方、同様に、オン時はオン検出用比較器６２によりパワー半導体素子２０の出力電圧の低下を検知し、オン電流切替用スイッチ９２をオフからオンに切り替える。これにより、オン制御用基準電圧７５を抵抗９０の抵抗値で割った第１のオン駆動電流から、オン制御用基準電圧７５を抵抗９０，９１の並列抵抗の抵抗値で割った第２のオン駆動電流に切り替えることが可能である。
　本実施例は、実施例２のような増幅器の負帰還端子の切り替えとは異なり、負帰還のループは切替え無いため、増幅器の安定性がとりやすい。
　図６を参照して、本発明の実施例４に係る電子制御装置及びパワー半導体素子のゲート駆動方法について説明する。
　図６は、本実施例の電子制御装置の概略構成図であり、ゲート駆動回路６の構成をメインに示している。本実施例は、定電圧駆動方式のゲート駆動回路に本発明を適用した場合の実施例である。
　定電圧駆動方式は、電源電圧ＶＣＣ８に接続されたＰＭＯＳ ＦＥＴ１０５をオンさせることで電源電圧ＶＣＣ８とゲート端子２４間の差電圧と抵抗１０１でオン時のゲート駆動電流が流れる。オフ時のゲート駆動電流も同様に、ＮＭＯＳ ＦＥＴ１０６をオンさせることでゲート端子２４とオフ基準電圧７０の差電圧と抵抗１０２でオフ時のゲート駆動電流が流れる。このように、抵抗を介してゲート端子２４にＭＯＳ ＦＥＴを接続してオンオフさせる単純な構成でゲート駆動できるため、一般的に広く使用されている。
　本実施例では、マイコン１０から出力されたＰＷＭゲート駆動信号１１がオフ指令のとき、絶縁間通信部１２により信号が伝達され、インバータ１０９を通りＰＭＯＳ ＦＥＴ１０５をオフさせる。また、同じくＮＡＮＤ１０８を通してＰＭＯＳ ＦＥＴ１０４もオフさせる。これにより、ＰＭＯＳ ＦＥＴ１０５とＰＭＯＳ ＦＥＴ１０４を介して流れていたオン時のゲート駆動電流がオフされる。
　この後、インバータ１０９に接続されたＮＭＯＳ ＦＥＴ１０６がオンし、同じくＡＮＤ１１０を通してＮＭＯＳ ＦＥＴ１０７もオンする。これにより、第１のオフ駆動電流が流れ始め、パワー半導体素子２０のオフ動作を開始する。
　パワー半導体素子２０のオフ動作から、オフ検出用比較器６１までの動作は、実施例２及び実施例３で説明した動作と同じである。オフ検出用比較器６１でパワー半導体素子２０の出力電圧の上昇を検知すると、インバータ１１１、ＡＮＤ１１０を通してＮＭＯＳ ＦＥＴ１０７をオフすることで、オフ駆動電流が低減し第２のオフ駆動電流に切り替わる。
　このように、定電圧駆動方式であっても、定電流駆動方式と同様に、第１のオフ駆動電流から第２のオフ駆動電流にゲート駆動電流を低減せることで出力電圧のオフサージ電圧を低減することができる。これにより、本発明を実施しない場合と比較して、第１のオフ駆動電流を増加させることができ、パワー半導体素子２０のオフスイッチングを高速化することが可能となり、オフ時のスイッチング損失を低減することができる。
　ＰＷＭゲート駆動信号１１がオン指令の場合は、先ず、ＮＭＯＳ ＦＥＴ１０６とＮＭＯＳ ＦＥＴ１０７がオフする。次に、ＰＭＯＳ ＦＥＴ１０５がオンして、電源電圧ＶＣＣ８とゲート端子２４の差電圧と抵抗１０１で決まる第１のオン駆動電流が流れ、パワー半導体素子２０がオン動作を開始する。
　パワー半導体素子２０のオン動作から、オン検出用比較器６２までの動作は、実施例２及び実施例３で説明した動作と同じである。オン検出用比較器６２でパワー半導体素子２０の出力電圧の低下を検知すると、ＮＡＮＤ１０８を通してＰＭＯＳ ＦＥＴ１０４をオンさせることで、第１のオン駆動電流に加えてＰＭＯＳ ＦＥＴ１０４からの電流が増加し、第２のオン駆動電流が流れる。このように、定電圧駆動方式であっても、定電流駆動方式と同様に、第１のオン駆動電流から第２のオン駆動電流にゲート駆動電流を増加させることで、対アームのリカバリサージ電圧を増加させることなく、オン時のスイッチング損失を低減できる。
　図７を参照して、本発明の実施例５に係る電子制御装置について説明する。
　図７は、本実施例の電子制御装置の概略構成を示す図であり、実施例１から実施例４のいずれかで説明したゲート駆動回路を搭載するインバータの例を示している。
　本実施例の電子制御装置は、図７に示すように、高電圧バッテリ１２０からの直流電力を三相交流電力に電力変換してモータ１２１に供給し、駆動制御するインバータ１２６である。
　Ｗ相を例に説明すると、上アームを構成するパワー半導体素子２０Ｂ及び還流ダイオード２１Ｂと、下アームを構成するパワー半導体素子２０Ａ及び還流ダイオード２１Ａとが直列に接続され、Ｗ相のアームを構成している。
　パワー半導体素子２０Ｂ及びパワー半導体素子２０Ａは、それぞれゲート駆動回路１２２Ｂ，１２２Ａによって生成されたゲート駆動電流により駆動制御される。このゲート駆動回路１２２Ｂ，１２２Ａに、実施例１から実施例４のいずれかで説明したゲート駆動回路が用いられる。
　ゲート駆動回路１２２Ｂ，１２２Ａは、それぞれマイコン１０からのＰＷＭゲート駆動信号１１Ｂ，１１Ａのオン指令、オフ指令に応じてゲート駆動電流を生成して、パワー半導体素子２０Ｂ及びパワー半導体素子２０Ａへ入力する。
　Ｕ相，Ｖ相についても、Ｗ相と同様にアームが構成されており、高電圧バッテリ１２０とモータ１２１の間で、Ｕ相，Ｖ相，Ｗ相の各アームが並列に接続される形でインバータ１２６が構成されている。
　Ｕ相，Ｖ相，Ｗ相の各上下アーム間には、それぞれＵ相出力端子１２５、Ｖ相出力端子１２４、Ｗ相出力端子１２３が接続されており、モータ１２１に結線されている。
　本実施例のインバータ１２６は、以上のように構成されており、本発明のゲート駆動回路により、内部に搭載されたパワー半導体素子のスイッチング損失を低減することができ、インバータの変換効率の向上や最大出力電力の向上に効果がある。
　なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
　１，２，３，６，１２２Ａ，１２２Ｂ…ゲート駆動回路、８…電源電圧ＶＣＣ、１０…マイクロコントローラ（マイコン）、１１，１１Ａ，１１Ｂ…ＰＷＭゲート駆動信号、１２…絶縁間通信部、２０，２０Ａ，２０Ｂ…パワー半導体素子、２１，２１Ａ，２１Ｂ…還流ダイオード、２２…ドレイン端子、２３…ソース端子、２４…ゲート端子、３０…ゲートオン駆動部、３１…ゲートオフ駆動部、３２…オン駆動電流切替部、３３…オフ駆動電流切替部、４０…出力伝達部、４１…定電圧生成部、４２…出力検出端子、４３…オフフィルタ調整部、４４…オンフィルタ調整部、４５…出力オフ検出部、４６…出力オン検出部、４７，８２…オフ検出信号、４８，７１…オン検出信号、５０，５１，５７，５８…静電容量、５３，５５，５６…抵抗、５４…定電圧源、５９…オフ検出用基準電圧、６０…オン検出用基準電圧、６１…オフ検出用比較器、６２…オン検出用比較器、６３，８３，９２…オン電流切替用スイッチ、６４，６５，６８，６９，９０，９１，９３，９４，１００，１０１，１０２，１０３…抵抗、６６，１０４，１０５…ＰＭＯＳ ＦＥＴ、６７，１０６，１０７…ＮＭＯＳ ＦＥＴ、７０…オフ基準電圧、７２…オン制御用増幅器負帰還端子、７３…オン制御用増幅器、７４…オン制御用スイッチ、７５…オン制御用基準電圧、７６，１０９，１１１…インバータ、７７…オフ制御用増幅器、７８…オフ制御用スイッチ、７９，８４，９５…オフ電流切替用スイッチ、８０…オフ制御用増幅器負帰還端子、８１…オフ制御用基準電圧、１０８…ＮＡＮＤ、１１０…ＡＮＤ、１２０…高電圧バッテリ、１２１…モータ、１２３…Ｗ相出力端子、１２４…Ｖ相出力端子、１２５…Ｕ相出力端子、１２６…インバータ。

Claims (10)

  1. 　マイコンと、
    　パワー半導体素子と、
    　前記マイコンからの指令に基づいて前記パワー半導体素子のゲート駆動電流を生成するゲート駆動回路と、を備え、
    　前記ゲート駆動回路は、前記パワー半導体素子の出力電圧の変化を検知することでスイッチングのオンとオフの動作開始を検知し、
    　前記オン時のスイッチング中であってピーク電圧到達前にゲート駆動電流を増加させ、
    　前記オフ時のスイッチング中であってピーク電圧到達前にゲート駆動電流を低減する電子制御装置。
  2. 　請求項１に記載の電子制御装置であって、
    　前記ゲート駆動回路は、前記パワー半導体素子の出力電圧を検知する静電容量結合を有する電子制御装置。
  3. 　請求項１に記載の電子制御装置であって、
    　前記ゲート駆動回路は、オン／オフ動作開始の検知からゲート駆動電流を増減させるまでのタイミングを調整する遅延回路を有する電子制御装置。
  4. 　請求項１に記載の電子制御装置であって、
    　前記ゲート駆動回路は、定電流駆動方式または定電圧駆動方式である電子制御装置。
  5. 　請求項１に記載の電子制御装置であって、
    　前記ゲート駆動回路は、前記マイコンからのオン指令に応じてスイッチングのオン動作開始を１回だけ検出し、当該検出した結果を次のオフ指令までラッチし、
    　前記マイコンからのオフ指令に応じてスイッチングのオフ動作開始を１回だけ検出し、当該検出した結果を次のオン指令までラッチする電子制御装置。
  6. 　パワー半導体素子のゲート駆動方法であって、
    　（ａ）パワー半導体素子のドレイン端子－ソース端子間電圧の変化を検知することでスイッチングのオンまたはオフの動作開始を検知するステップと、
    　（ｂ）前記パワー半導体素子のオン時のスイッチング中であってピーク電圧到達前にゲート駆動電流を増加するステップと、
    　（ｃ）前記パワー半導体素子のオフ時のスイッチング中であってピーク電圧到達前にゲート駆動電流を低減するステップと、
    　を有するパワー半導体素子のゲート駆動方法。
  7. 　請求項６に記載のパワー半導体素子のゲート駆動方法であって、
    　前記（ａ）ステップにおいて、静電容量結合を用いて前記パワー半導体素子のドレイン端子－ソース端子間電圧の変化を検知するパワー半導体素子のゲート駆動方法。
  8. 　請求項６に記載のパワー半導体素子のゲート駆動方法であって、
    　前記（ｂ）ステップまたは前記（ｃ）ステップにおいて、前記パワー半導体素子のオン／オフ動作開始の検知からゲート駆動電流を増減させるまでのタイミングを所定の時間遅延させるパワー半導体素子のゲート駆動方法。
  9. 　請求項６に記載のパワー半導体素子のゲート駆動方法であって、
    　一定の電流でゲート駆動する定電流駆動方式または駆動電圧と抵抗でゲート駆動電流を生成する定電圧駆動方式のいずれかであるパワー半導体素子のゲート駆動方法。
  10. 　請求項６に記載のパワー半導体素子のゲート駆動方法であって、
    　マイコンからのオン指令に応じてスイッチングのオン動作開始を１回だけ検出し、当該検出した結果を次のオフ指令までラッチし、
    　マイコンからのオフ指令に応じてスイッチングのオフ動作開始を１回だけ検出し、当該検出した結果を次のオン指令までラッチするパワー半導体素子のゲート駆動方法。
PCT/JP2022/021730 2022-05-27 2022-05-27 電子制御装置、パワー半導体素子のゲート駆動方法 WO2023228402A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/021730 WO2023228402A1 (ja) 2022-05-27 2022-05-27 電子制御装置、パワー半導体素子のゲート駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/021730 WO2023228402A1 (ja) 2022-05-27 2022-05-27 電子制御装置、パワー半導体素子のゲート駆動方法

Publications (1)

Publication Number Publication Date
WO2023228402A1 true WO2023228402A1 (ja) 2023-11-30

Family

ID=88918837

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/021730 WO2023228402A1 (ja) 2022-05-27 2022-05-27 電子制御装置、パワー半導体素子のゲート駆動方法

Country Status (1)

Country Link
WO (1) WO2023228402A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291631A (ja) * 1993-03-31 1994-10-18 Hitachi Ltd 電圧駆動形素子の駆動方法及びその回路
JP2000232347A (ja) * 1999-02-08 2000-08-22 Toshiba Corp ゲート回路及びゲート回路制御方法
JP2020061903A (ja) * 2018-10-12 2020-04-16 株式会社デンソー ゲート駆動装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291631A (ja) * 1993-03-31 1994-10-18 Hitachi Ltd 電圧駆動形素子の駆動方法及びその回路
JP2000232347A (ja) * 1999-02-08 2000-08-22 Toshiba Corp ゲート回路及びゲート回路制御方法
JP2020061903A (ja) * 2018-10-12 2020-04-16 株式会社デンソー ゲート駆動装置

Similar Documents

Publication Publication Date Title
US6744644B2 (en) Soft-start of DC link capacitors for power electronics and drive systems
US7948276B2 (en) Gate driver circuit, switch assembly and switch system
US10615787B2 (en) Switch drive circuit for switch reducing LC resonance
JP4343897B2 (ja) 電力変換装置
JP2018182818A (ja) スイッチング素子駆動装置
US20180159522A1 (en) Driver circuit and semiconductor module having same
JPH04502997A (ja) 整流の絶縁破壊を回避するための直列誘導子を使用しかつｍｏｓｆｅｔの代用としてｉｇｂｔを使用してスイッチング回路の機能を広げる改良式スイッチング回路
US10998843B2 (en) External adjustment of a drive control of a switch
CN110401335B (zh) 驱动电路、功率模块以及电力变换系统
US9331188B2 (en) Short-circuit protection circuits, system, and method
US20150381166A1 (en) Gate drive circuit with a voltage stabilizer and a method
JP2019110431A (ja) 半導体装置およびパワーモジュール
US11621709B2 (en) Power module with built-in drive circuits
JP6163981B2 (ja) 駆動装置および電力変換システム
JP6298735B2 (ja) 半導体駆動装置ならびにそれを用いた電力変換装置
WO2023228402A1 (ja) 電子制御装置、パワー半導体素子のゲート駆動方法
CN118077128A (zh) 电力用半导体元件的驱动电路、电力用半导体模块以及电力变换装置
JP7262945B2 (ja) ゲート駆動回路および電圧駆動型ワイドギャップ半導体の駆動方法
CN112039505A (zh) 用于运行电路的方法、电路以及机动车
US11496041B2 (en) Gate drive device, gate drive method, power semiconductor module, and electric power conversion device
US11070202B2 (en) Signal transmission circuit, switch driving device, and power module
JP2001274665A (ja) 電圧駆動型素子の駆動方法および駆動回路
WO2024018612A1 (ja) 半導体装置および電力変換装置
WO2022230337A1 (ja) 半導体スイッチング素子の駆動装置およびその駆動方法、電力変換装置
US20240356430A1 (en) Driving device and power converter

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22943802

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2024522864

Country of ref document: JP