[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2023177209A1 - 발광 다이오드 및 그것을 갖는 발광 소자 - Google Patents

발광 다이오드 및 그것을 갖는 발광 소자 Download PDF

Info

Publication number
WO2023177209A1
WO2023177209A1 PCT/KR2023/003469 KR2023003469W WO2023177209A1 WO 2023177209 A1 WO2023177209 A1 WO 2023177209A1 KR 2023003469 W KR2023003469 W KR 2023003469W WO 2023177209 A1 WO2023177209 A1 WO 2023177209A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
barrier
light emitting
emitting diode
active layer
Prior art date
Application number
PCT/KR2023/003469
Other languages
English (en)
French (fr)
Inventor
민대홍
백용현
강지훈
Original Assignee
서울바이오시스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스주식회사 filed Critical 서울바이오시스주식회사
Publication of WO2023177209A1 publication Critical patent/WO2023177209A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other

Definitions

  • the present disclosure relates to light emitting diodes, and more particularly, to light emitting diodes that emit light in multiple bands at a single chip level.
  • Nitride semiconductors are used as light sources in display devices, traffic lights, lighting, and optical communication devices, and are mainly used in light emitting diodes or laser diodes that emit blue or green light. Additionally, nitride semiconductors can also be used in heterojunction bipolar transistors (HBT) and high electron mobility transistors (HEMT).
  • HBT heterojunction bipolar transistors
  • HEMT high electron mobility transistors
  • a light emitting diode using a nitride semiconductor has a heterojunction structure with a quantum well structure between the N contact layer and the P contact layer.
  • a light emitting diode emits light according to the composition of the well layer in the quantum well structure.
  • light emitting diodes are designed to emit light in a spectrum with a single peak, that is, monochromatic light.
  • the problem that the present disclosure aims to solve is to provide a light emitting diode that emits light of a multi-band spectrum at the single chip level and a light emitting device having the same.
  • Another problem that the present disclosure aims to solve is to provide a new technology that can adjust the relative intensity between bands of a multi-band spectrum.
  • Another problem that the present disclosure aims to solve is to provide a new technology that can increase the intensity of light in a relatively short wavelength band even under low current density conditions.
  • a light emitting diode includes a first conductive semiconductor layer; a second conductive semiconductor layer; a lower active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; and an upper active layer disposed between the lower active layer and the second conductivity type semiconductor layer, wherein the lower active layer emits light with a shorter wavelength than the upper active layer, and the upper active layer includes a plurality of well layers and a plurality of barrier layers. wherein at least one barrier layer among the plurality of barrier layers includes a first barrier layer and a second barrier layer having a lower n-type impurity doping concentration than the first barrier layer, and the first barrier layer includes the It is closer to the first conductive semiconductor layer than to the second barrier layer.
  • the lower active layer may emit light having a first peak intensity below 500 nm, and the upper active layer may emit light having a second peak intensity above 500 nm.
  • the second barrier layer may be doped with a lower doping concentration than the first barrier layer or may be formed without intentional doping.
  • Both of the plurality of barrier layers may include the first barrier layer and the second barrier layer.
  • More than half of the plurality of barrier layers, excluding some barrier layers, may include the first barrier layer and the second barrier layer, and the barrier layers including the first barrier layer and the second barrier layer may include the first barrier layer and the second barrier layer. 2 It can be placed close to the conductive semiconductor layer.
  • Half of the plurality of barrier layers may include the first barrier layer and the second barrier layer, and the barrier layers including the first barrier layer and the second barrier layer are close to the second conductive semiconductor layer. can be placed.
  • Less than half of the plurality of barrier layers may include the first barrier layer and the second barrier layer, and the barrier layers including the first barrier layer and the second barrier layer may be connected to the second conductive semiconductor layer. Can be placed close together.
  • At least two of the plurality of barrier layers may include the first barrier layer and the second barrier layer, and the second barrier layers of the at least two barrier layers may have different doping concentrations.
  • the at least two barrier layers may be arranged in order of high or low doping concentration.
  • Barrier layers including the first barrier layer and the second barrier layer may be disposed close to the second conductive semiconductor layer.
  • the plurality of well layers may each include In, the In content profile in the upper active layer may have peak points and valley points, and the doping profile of the n-type impurity in the upper active layer may have peak points and valley points. And, peak points of the doping profile of the n-type impurity may be located away from valley points of the In content profile.
  • Peak points of the doping profile of the n-type impurity may be located between the peak point and the valley point of the In content profile.
  • Peak points of the n-type impurity doping profile may be located between two peak points of the In content profile.
  • the doping profile of the n-type impurity may be left and right asymmetric based on the peak point of the doping profile of the n-type impurity.
  • the light emitting diode includes a V-pit generation layer disposed between the first conductive semiconductor layer and the lower active layer; And it may further include a superlattice layer disposed between the V-pit generation layer and the lower active layer.
  • the light emitting diode may further include an electron block layer disposed between the second conductive semiconductor layer and the upper active layer.
  • the intensity of light emitted from the lower active layer may be greater than the intensity of light emitted from the upper active layer.
  • a light emitting device includes a first lead and a second lead; a housing covering the first and second leads and defining a cavity; and a light emitting diode disposed in the cavity of the housing and electrically connected to the first and second leads, wherein the light emitting diode includes: a first conductivity type semiconductor layer; a second conductive semiconductor layer; a lower active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; and an upper active layer disposed between the lower active layer and the second conductivity type semiconductor layer, wherein the lower active layer emits light with a shorter wavelength than the upper active layer, and the upper active layer includes a plurality of well layers and a plurality of barrier layers.
  • At least one barrier layer among the plurality of barrier layers includes a first barrier layer and a second barrier layer having a lower n-type impurity doping concentration than the first barrier layer, and the first barrier layer includes the It is closer to the first conductive semiconductor layer than to the second barrier layer.
  • the plurality of well layers may each include In, the In content profile in the upper active layer may have peak points and valley points, and the doping profile of the n-type impurity in the upper active layer may have peak points and valley points. And, peak points of the doping profile of the n-type impurity may be located away from valley points of the In content profile.
  • the light emitting device can emit white light without a phosphor.
  • FIG. 1 is a schematic cross-sectional view illustrating a light emitting diode according to a first embodiment of the present disclosure.
  • FIG. 2 is a schematic partial cross-sectional view showing a portion of FIG. 1 enlarged.
  • Figure 3 is a schematic band diagram for explaining a light emitting diode according to a first embodiment of the present disclosure.
  • FIG. 4 is a schematic cross-sectional view illustrating the long-wavelength side active area of the light emitting diode according to the first embodiment of the present disclosure.
  • Figure 5 shows profiles of In content and Si content in the long-wavelength side active region of the light emitting diode according to the first embodiment of the present disclosure.
  • Figure 6A is a schematic band diagram for explaining a light emitting diode according to a second embodiment of the present disclosure.
  • Figure 6B shows the profiles of In content and Si content in the long-wavelength side active region of the light emitting diode according to the second embodiment of the present disclosure.
  • Figure 7A is a schematic band diagram for explaining a light emitting diode according to a third embodiment of the present disclosure.
  • Figure 7B shows the profiles of In content and Si content in the long-wavelength side active region of the light emitting diode according to the third embodiment of the present disclosure.
  • Figure 8A is a schematic band diagram for explaining a light emitting diode according to a fourth embodiment of the present disclosure.
  • Figure 8B shows the profile of In content and Si content in the long-wavelength side active region of the light emitting diode according to the fourth embodiment of the present disclosure.
  • Figure 9A is a schematic band diagram for explaining a light emitting diode according to a fifth embodiment of the present disclosure.
  • Figure 9B shows the profile of In content and Si content in the long-wavelength side active region of the light emitting diode according to the fifth embodiment of the present disclosure.
  • FIG. 10A is a schematic band diagram for explaining a light emitting diode according to a sixth embodiment of the present disclosure.
  • Figure 10B shows the profile of In content and Si content in the long-wavelength side active region of the light emitting diode according to the sixth embodiment of the present disclosure.
  • Figure 11 is a graph for explaining the light intensity according to the wavelength of the light emitting diode manufactured according to the first embodiment of the present disclosure.
  • Figure 12A is a schematic plan view for explaining a light-emitting device according to an embodiment of the present disclosure.
  • Figure 12B is a schematic cross-sectional view taken along line A-A' in Figure 12A.
  • Figure 12C is a schematic cross-sectional view taken along line B-B' in Figure 12A.
  • Figure 13 is a schematic cross-sectional view for explaining a light-emitting device according to another embodiment of the present disclosure.
  • FIG. 1 is a schematic cross-sectional view for explaining the light emitting diode 100 according to the first embodiment of the present disclosure
  • FIG. 2 is an enlarged schematic partial cross-sectional view of a portion of FIG. 1
  • FIG. 3 is a schematic cross-sectional view illustrating a light emitting diode 100 according to the first embodiment of the present disclosure
  • 1 is a schematic band diagram for explaining the light emitting diode according to the first embodiment
  • FIG. 4 is a schematic cross-sectional view for explaining the long wavelength side active area of the light emitting diode according to the first embodiment of the present disclosure.
  • the light emitting diode 100 includes a lower active layer 30 and an upper active layer 60. Furthermore, the light emitting diode 100 may include a substrate 21, a first conductive semiconductor layer 23, a V-pit generation layer 27, and a second conductive semiconductor layer 33, and may additionally include electronic It may further include a block layer 31.
  • the substrate 21 is a growth substrate for growing a gallium nitride-based semiconductor layer, and may be, for example, a sapphire substrate, GaN substrate, SiC substrate, Si substrate, or spinel substrate.
  • the substrate 21 may have protrusions and may be, for example, a patterned sapphire substrate.
  • the present disclosure is not limited to this, and may be a substrate with a flat top surface, for example, a sapphire substrate.
  • the first conductivity type semiconductor layer 23 may include a nitride-based semiconductor layer doped with n-type impurities, and may be formed, for example, of a GaN layer doped with Si.
  • the Si doping concentration in the first conductive semiconductor layer 23 may be 5 ⁇ 10 17 /cm3 to 5 ⁇ 10 19 /cm3.
  • the first conductive semiconductor layer 23 uses MOCVD (Metal Organic Chemical Vapor Deposition) technology to supply a metal source gas into the chamber at 150 Torr to 200 Torr at 1000°C to 1200°C (e.g., 1050°C to 1100°C). Can be grown under growth pressure.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • the first conductive semiconductor layer 23 may include an n-type contact layer. Additionally, in order to grow the first conductive semiconductor layer 23 on the substrate 21, a nuclear layer and a high-temperature buffer layer may be additionally formed. A nuclear layer, a high-temperature buffer layer, and a first conductive semiconductor layer 23 may be formed continuously in a chamber on the substrate 21, and the real potential formed in the high-temperature buffer layer is transferred to the first conductive semiconductor layer 23. It can be.
  • the first conductive semiconductor layer 23 may have a first refractive index (n1), and the surface in contact with the patterned substrate 21 of the first conductive semiconductor layer 23 may be an interface where the refractive index changes.
  • the substrate 21 may have a refractive index that is smaller than the refractive index of the first conductive semiconductor layer 23, and therefore, when the light generated in the active layers 30 and 60 is incident on the substrate 21, it has a refractive index with respect to the normal line of the interface. It can be refracted at an angle greater than the angle of incidence. Therefore, by adopting the substrate 21 having a refractive index smaller than that of the first conductive semiconductor layer 23, light can be evenly distributed from the top surface of the substrate 21 to the side surface.
  • the first conductive semiconductor layer 23 may have a band gap energy higher than the energy of light generated by the light emitting diode 100. Therefore, the first conductive semiconductor layer 23 has a low light absorption rate with respect to the light generated by the light emitting diode 100.
  • the V-pit creation layer 27 is located on the first conductivity type semiconductor layer 23.
  • the V-pit creation layer 27 may be formed of, for example, a GaN layer.
  • the V-pit generation layer 27 may be grown at a relatively lower temperature than the first conductive semiconductor layer 23, for example, about 900° C., and accordingly, the V-pits (27v) in the V-pit generation layer 27 ) are formed.
  • V-pit creation layer 27 By growing the V-pit creation layer 27 at a relatively lower temperature than the first conductive semiconductor layer 23, the crystal quality of the growing nitride semiconductor layer is artificially lowered and three-dimensional growth is promoted to form V-pits ( 27v) can be generated.
  • the V-pits 27v may have a hexagonal pyramid shape when the growth plane of the nitride semiconductor layer is a c-plane. V-pits 27v may be formed at the top of the real potential 27d.
  • the V-pit creation layer 27 may be formed to have a thickness thinner than the first conductivity type semiconductor layer 23, for example, about 450 nm to 600 nm.
  • the size of the V-pits 27v formed in the V-pit creation layer 27 can be adjusted through the growth conditions and growth time of the V-pit creation layer 27.
  • the maximum width of the entrance of the V-pits 27v formed in the V-pit creation layer 27 may generally exceed about 200 nm.
  • the maximum width of the entrance of the V-pit 27v may be greater than the thickness of at least one of the lower active layer 30 and the upper active layer 60.
  • the maximum width of the entrance of the V-pit 27v may be smaller than the thickness of the first conductive semiconductor layer 23. Accordingly, a plurality of wavelengths contributing to the white wavelength exceed the active layer, and light mixing can be effectively achieved in the first conductive semiconductor layer 23.
  • the V-pit creation layer 27 is described as being a single layer, but it is not limited thereto and may be a multi-layer.
  • the V-pit generation layer 27 may include at least two of GaN, AlGaN, InGaN, or AlGaInN layers.
  • the thickness of the V-pit creation layer 27 particularly affects the size of the V-pit 27v. Moreover, the size of the V-pit (27v) is considered to play a major role in generating multi-band spectrum light.
  • the V-pit generation layer 27 may have a higher bandgap energy than the energy of light generated by the light emitting diode 100, and therefore has a low light absorption rate with respect to the light generated by the light emitting diode 100. Furthermore, with respect to light generated from the light emitting diode 100, the light absorption rate of the V-pit generation layer 27 may be higher than the light absorption rate of the electron blocking layer 31. In particular, when a plurality of peak wavelengths are formed in the light emitting diode 100, the light absorption rate in the V-pit generation layer 27 may be higher than that in the electron block layer 31 for the spectrum of light having a relatively shorter peak wavelength. there is.
  • the V-pit creation layer 27 may have a refractive index (n2) that is smaller than the refractive index of the well layers 30a and 60a of the active layers 30 and 60.
  • the V-pit creation layer 27 may have a refractive index (n2) greater than the refractive index of the barrier layers 30b and 60b of the active layers 30 and 60.
  • the refractive index of the V-pit creation layer 27 has a value between the refractive indexes of the well layers 30a and 60a and the refractive indexes of the barrier layers 30b and 60b, the rapid change in refractive index of the well layer and the barrier layer is alleviated. It can help extract light by playing a role.
  • the superlattice layer 29 may be disposed on the V-pit creation layer 27.
  • the superlattice layer 29 may be grown along the V-pits 27v of the V-pit creation layer 27.
  • the superlattice layer 29 may be formed of multiple pairs of InGaN/GaN, for example.
  • the superlattice layer 29 may be adopted to improve the crystal quality of the lower active layer 30 and upper active layer 60 formed on the V-pit generation layer 27.
  • the lower active layer 30 and the upper active layer 60 may be disposed on the superlattice layer 29.
  • the lower active layer 30 and the upper active layer 60 may have a multi-quantum well structure and may emit light by recombination of electrons and holes.
  • the lower active layer 30 and the upper active layer 60 are located on the V-pit creation layer 27 and can be grown along the shape of the V-pits 27v formed in the V-pit creation layer 27.
  • the lower active layer 30 and the upper active layer 60 may be implemented with at least one of group II-VI and group III-V compound semiconductors.
  • the lower active layer 30 includes a plurality of well layers 30a and a plurality of barrier layers 30b, and the well layers 30a and barrier layers 30b are arranged alternately.
  • the well layer 30a and the barrier layer 30b may be formed of a semiconductor material having a composition formula of InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1). You can.
  • the upper active layer 60 may also have a structure in which a plurality of well layers 60a and a plurality of barrier layers 60b are alternately arranged.
  • the lower active layer 30 emits light of a shorter wavelength than the upper active layer 60, and therefore, the well layer of the lower active layer 30 may have a wider bandgap than the well layer 60a of the upper active layer 60.
  • the In content in the well layer of the lower active layer 30 is less than the In content in the well layer 60a of the upper active layer 60.
  • the lower active layer 30 and the upper active layer 60 may be grown along the shape of the top surface of the V-pit creation layer 27, including a region grown along the flat surface of the V-pit creation layer 27 and It may include an area formed along the slope of the V-pit.
  • FIG. 2 is an enlarged view of the area where the lower active layer 30 and the upper active layer 60 are grown along the flat surface of the V-pit creation layer 27.
  • the crystal plane of the flat surface of the V-pit generation layer 27 is a (0001) plane
  • the lower active layer 30 and the upper active layer 60 can be grown in a direction perpendicular to the flat surface.
  • the slope of the V-pit (27v) has a crystal plane of (10-11) or ⁇ 10-11 ⁇
  • the lower and upper active layers 30 and 600 grown along the slope of the V-pit (27v) are [ 10-11] or ⁇ 10-11> direction.
  • the crystal plane ⁇ 10-11 ⁇ of the V-pit inclined surface and the vector ⁇ 10-11> are the six inclined surfaces of the hexagonal pyramid-shaped V-pit and the 6 Indicates the dog inclined axis.
  • the well layers 30a formed outside the V-pit 27v in the lower active layer 30 have the third refractive index n3, and the well layers 30a formed along the slope of the V-pit 27v have the third refractive index n3. It has a refractive index (n4), and the third refractive index (n3) may be greater than the fourth refractive index (n4).
  • the light emitting diode 100 may include regions with different refractive indices within the lower active layer 30. When the direction from the lower active layer 30 to the substrate 21 is referred to as the first direction, and the direction perpendicular to the first direction is referred to as the second direction, regions having different refractive indexes according to the second direction are included, thereby facilitating light extraction.
  • a plurality of regions having the fourth refractive index n4 may be arranged, and regions having the third refractive index n3 may be arranged between regions having the fourth refractive index n4.
  • the well layers 60a formed outside the V-pit 27v in the upper active layer 60 have the fifth refractive index n5, and the well layers 60a formed along the slope of the V-pit 27v have the fifth refractive index n5. It has a refractive index (n6), and the fifth refractive index (n5) may be greater than the sixth refractive index (n6).
  • the upper active layer 60 may include regions with different refractive indices within one layer.
  • the first direction When the direction from the upper active layer 60 to the substrate 21 is referred to as the first direction and the direction perpendicular to the first direction is referred to as the second direction, a region in which the upper active layer 60 has different refractive indexes according to the second direction Since it includes them, it can be more effective in light extraction and can be effective in implementing white light and colored light.
  • the upper active layer 60 may include a plurality of regions having a sixth refractive index (n6), and the regions having the fifth refractive index (n5) are between the regions having the sixth refractive index (n6). can be placed.
  • the fifth refractive index (n5) may have a refractive index greater than the third refractive index (n3)
  • the sixth refractive index (n6) may have a refractive index greater than the fourth refractive index (n4).
  • the first refractive index, the second refractive index, the third refractive index, and the fifth refractive index may have a relationship of n1 ⁇ n2 ⁇ n3 ⁇ n5.
  • the composition ratio of group III elements, that is, In, Al, and Ga, of the well layers in the active layers 30 and 60 may be selected according to the required light.
  • the upper active layer 60 and lower active layer 30 may emit light of different peak wavelengths.
  • the band of light emitted from the upper active layer 60 and the band of light emitted from the lower active layer 30 may be spaced apart from each other.
  • the band of light emitted from the upper active layer 60 and the band of light emitted from the lower active layer 30 may partially overlap. Additionally, a partially overlapping area may be arranged between a plurality of peaks and may have at least a partial amount of light.
  • the lower active layer 30 may emit light with a shorter wavelength than the wavelength of light emitted from the upper active layer 60.
  • the peak wavelength of light emitted by the lower active layer 30 may be in the range of about 350-500 nm.
  • the lower active layer 30 may include an InGaN well layer and a GaN barrier layer, and the thickness of the well layer and the barrier layer are, for example, about 3.0 nm and about 5.8 nm, respectively, within the well layer to emit short wavelengths.
  • the indium concentration may be about 10-20%.
  • the upper active layer 60 may emit light having a peak wavelength longer than the peak wavelength of light emitted from the lower active layer 30.
  • the peak wavelength of light emitted from the upper active layer 60 may be in the range of about 500-600 nm.
  • the upper active layer 60 may include an InGaN well layer 60a and a GaN barrier layer 60b, and the thickness of the well layer and the barrier layer may be determined by the thickness of the well layer 30a and the barrier layer of the lower active layer 30. It may be thicker than the thickness of (30b), for example, about 3.5 nm and about 10 nm, respectively.
  • the indium concentration in the well layer 60a of the upper active layer 60 is higher than the indium concentration in the well layer 30a of the lower active layer 30, for example, may be about 20-40%.
  • the present disclosure is not limited thereto, and the materials and thicknesses of each of the active layers 30 and 60 are not limited to those presented above.
  • the barrier layers 30b and 60b may include Al and may be formed of, for example, AlGaN or InAlGaN.
  • the well layers 30a and 60a may also include Al and may be formed of InAlGaN, for example.
  • the last barrier layer among the barrier layers 30b of the lower active layer 30 may contact the first barrier layer among the barrier layers 60b of the upper active layer 60.
  • the last barrier layer 30b of the lower active layer 30 may serve as the first barrier layer of the upper active layer 60.
  • the second conductive semiconductor layer 33 is disposed on the upper active layer 60. As shown in FIGS. 1 and 2, an electron blocking layer 31 may be disposed between the second conductive semiconductor layer 33 and the upper active layer 60.
  • the electron block layer 31 may include, for example, a p-type AlxGa1-xN layer.
  • the second conductive semiconductor layer 33 may be formed of a semiconductor layer doped with p-type impurities, for example, GaN.
  • the second conductive semiconductor layer 33 may be formed as a single layer or multiple layers, and may include a p-type contact layer.
  • the second conductive semiconductor layer 33 may have a seventh refractive index (n7).
  • the second conductive semiconductor layer 33 may have a band gap higher than the energy of light generated by the light emitting diode 100, and therefore may have a relatively low light absorption rate. As shown in FIG. 1, the second conductive semiconductor layer 33 may have a concave groove on the top of the V-pit 27v.
  • the second conductive semiconductor layer 33 does not completely fill the V-pits 27v, the light generated within the V-pits 27v passes through the second conductive semiconductor layer 33. It can reduce optical loss that may occur during operation. However, it is not necessarily limited to this, and the second conductive semiconductor layer 33 may be formed to fill the V-pit 27v to improve light extraction by generating light refraction due to the gentle surface.
  • the second conductive semiconductor layer 33 which has a different refractive index from the active layers 30 and 60, is disposed in the V-pit 27v, scattering and total internal reflection of light generated in the active layers 30 and 60 are increased.
  • the light extraction efficiency of the light emitting diode can be increased.
  • the upper active layer 60 is disposed closer to the second conductivity type semiconductor layer 33 than the lower active layer 30.
  • holes have relatively slow mobility compared to electrons. Holes injected from the second conductive semiconductor layer 33 mainly combine with electrons in the upper active layer 60, and therefore, the number of holes injected into the lower active layer 30 is relatively small and The intensity of the light emitted is weaker than the intensity of the light emitted from the upper active layer 60. This phenomenon is especially serious when operating under low current densities, for example, less than 35 mA/cm2.
  • the present disclosure provides a structure for solving this problem, which will be described in detail below with reference to FIGS. 3, 4, and 5.
  • each barrier layer 60b of the upper active layer 60 includes a first barrier layer 60b1 and a second barrier layer 60b2.
  • the second barrier layer 60b2 is disposed closer to the second conductive semiconductor layer 33 than the first barrier layer 60b1.
  • the first barrier layer 60b1 and the second barrier layer 60b2 have a difference in doping concentration of n-type impurities.
  • the first barrier layer 60b1 is grown by doping n-type impurities at a higher concentration than the second barrier layer 60b2, and the second barrier layer 60b2 has a doping concentration lower than that of the first barrier layer 60b1. Doped with or grown without intentional doping. That is, the doping profile of the n-type impurity doped into the barrier layer 60b of the upper active layer 60 may be asymmetrical with respect to the center of the barrier layer 60b.
  • a profile of the In content and a doping profile of n-type impurities such as Si can be seen.
  • a peak (Pin) is formed at the center of each well layer (60a), and a valley (Vin) is formed at the center of the barrier layer (60b).
  • a peak (Psi) is formed in an area biased from the center of the barrier layer 60b toward the 1-conductivity-type semiconductor layer 23, and the first conductivity-type semiconductor layer ( 23)
  • a valley (Vsi) is formed in the area biased toward the side.
  • the peak (Pin) of the In content profile and the valley (Vsi) of the Si doping profile are formed in different regions and do not coincide with each other. Additionally, the valley (Vin) of the In content profile and the peak (Psi) of the Si doping profile are formed in different regions and do not coincide with each other.
  • the peak (Psi) of Si is located in the area between the two peaks (Pin) of the In content profile, and is located closer to the peak (Pin) closer to the first conductivity type semiconductor layer 23.
  • the peak (Psi) of the Si doping profile is disposed between at least one valley (Vin) of the In content profile and a peak (Pin) of the In content profile disposed on one side of the at least one valley (Vin),
  • a valley (Vsi) of the Si doping profile may be disposed between at least one valley (Vin) of the In content profile and a peak (Pin) of the In content profile located on the other side of the at least one valley (Vin).
  • the horizontal distance (d1) from the valley (Vin) point of the In content profile to the peak (Psi) of the Si doping profile is from the valley (Vin) point of the In content profile to the valley (Vsi) of the Si doping profile. It may be different from the horizontal distance (d2) of .
  • d1 may be shorter than d2.
  • the doping profile of Si may be left-right asymmetric based on the peak (Psi). Additionally, the heights of the peaks Psi in the Si doping profile may be different from each other. For example, the closer to the first conductive semiconductor layer 23, the higher the peak Psi may be. Alternatively, the doping profile of Si may have different slopes on the left and right based on the peak (Psi). Therefore, gradual control of the electron movement speed becomes possible.
  • the doping profile of Si may have a plurality of peaks (Psi), and the difference in Si doping concentration of the plurality of peaks (Psi) may be within 50% of the doping concentration of the highest peak (Psi).
  • the barrier layers 60b formed between the well layers 60a of the upper active layer 60 have a relatively low doping concentration compared to the barrier layers 30b of the lower active layer 30.
  • the barrier layers 60b of the upper active layer 60 each include a second barrier layer 60b2 having a lower doping concentration than the first barrier layer 60b1, and the second barrier layer 60b2 is It is disposed closer to the second conductive semiconductor layer 33 than to the first barrier layer 60b1. Accordingly, when holes are injected from the second conductive semiconductor layer 33, the holes injected into the upper active layer 60 first encounter the second barrier layer 60b2, which is close to the second conductive semiconductor layer 33. .
  • the doping concentration of the second barrier layer 60b2 relatively low, the coupling between electrons and holes can be intentionally reduced, and the mobility of holes can be improved. Additionally, since the mobility of holes is improved, the injection efficiency of holes transferred to the lower active layer 30 increases, and the effective number of holes capable of combining with electrons in the lower active layer 30 increases.
  • the first barrier layer 60b1 formed on the barrier layer 60b of the upper active layer 60 is adjacent to the second barrier layer 60b2, which has a relatively low doping concentration within the same barrier layer 60b, and the first barrier layer 60b1 is formed on the barrier layer 60b of the upper active layer 60. It may have a lower doping concentration than that of layer 60b1. Accordingly, an electron-rich region and an electron-poor region are formed together within the single barrier layer 60b. The electron-rich region is close to the first conductivity type semiconductor layer 23, and the electron-poor region is close to the first conductivity type semiconductor layer 23. 2 is disposed close to the conductive semiconductor layer 33, and holes first reach the electron-poor region.
  • the thickness of the highly doped first barrier layer 60b1 within the barrier layer 60b of the upper active layer 60 becomes relatively thin, the possibility of holes tunneling without being trapped in the barrier layer 60b increases. I do it. Accordingly, holes can more easily pass through the upper active layer 60, thereby increasing the luminous efficiency of the lower active layer 30, and a white light-emitting device having a desired CIE(X,Y) range can be implemented. Additionally, cool white light can be easily implemented by increasing the emission intensity of the lower active layer 30, which emits light of short wavelength.
  • the doping concentration of each of the second barrier layers 60b2 in the barrier layers 60b may be similar or the same, and accordingly, the mobility of holes may be similar to that of the upper active layer 60. It can be uniform within the entire area, and strain changes occurring within the upper active layer 60 can be reduced.
  • the present disclosure is not limited to this.
  • FIG. 6A is a schematic band diagram for explaining a light emitting diode according to a second embodiment of the present disclosure
  • FIG. 6B is a diagram showing the In content and Si content in the long wavelength side active region of the light emitting diode according to the second embodiment of the present disclosure. Shows the profile.
  • the light emitting diode according to this embodiment is generally similar to the light emitting diode 100 described with reference to FIGS. 1 to 5, but the doping concentration of the second barrier layers 60b2 is different. There is a difference.
  • the doping concentration doped in the second barrier layers 60b2 is lower than the doping concentration doped in the first barrier layers 60b1, and further, on the side of the first conductive semiconductor layer 23, the second conductive semiconductor layer
  • the doping concentration in the second barrier layers 60b2 may decrease toward the (33) side.
  • the doping concentration of the second barrier layer 60b2 closest to the first conductive semiconductor layer 23 is the highest among the second barrier layers 60b2, and the second barrier closest to the second conductive semiconductor layer 33
  • the doping concentration of the layer 60b2 is the lowest among the second barrier layers 60b2.
  • the doping concentration may sequentially decrease from the second barrier layer 60b2 closest to the first conductivity type semiconductor layer 23 to the second barrier layer 60b2 closest to the second conductivity type semiconductor layer 33. That is, the height of the peak (Psi) of the Si doping profile may change sequentially.
  • a peak (Pin) is formed at the center of each well layer (60a), and a valley (Vin) is formed at the center of the barrier layer (60b).
  • a peak (Psi) is formed in an area biased from the center of the barrier layer 60b toward the 1-conductivity-type semiconductor layer 23, and the first conductivity-type semiconductor layer ( 23)
  • a valley (Vsi) is formed in the area biased toward the side.
  • the peak (Pin) of the In content profile and the valley (Vsi) of the Si doping profile are formed in different regions and do not coincide with each other. Additionally, the valley (Vin) of the In content profile and the peak (Psi) of the Si doping profile are formed in different regions and do not coincide with each other.
  • the peak (Psi) of Si is located in the area between the two peaks (Pin) of the In content profile, and is located closer to the peak (Pin) closer to the first conductivity type semiconductor layer 23.
  • the peak (Psi) of the Si doping profile is disposed between at least one valley (Vin) of the In content profile and a peak (Pin) of the In content profile disposed on one side of the at least one valley (Vin),
  • a valley (Vsi) of the Si doping profile may be disposed between at least one valley (Vin) of the In content profile and a peak (Pin) of the In content profile located on the other side of the at least one valley (Vin).
  • the horizontal distance (d1) from the valley (Vin) point of the In content profile to the peak (Psi) of the Si doping profile is from the valley (Vin) point of the In content profile to the valley (Vsi) of the Si doping profile. It may be different from the horizontal distance (d2) of .
  • d1 may be shorter than d2.
  • the doping profile of Si may be left and right asymmetric based on the peak (Psi). Additionally, the heights of the peaks Psi in the Si doping profile may be different from each other. For example, the closer to the first conductive semiconductor layer 23, the higher the peak Psi may be. Alternatively, the doping profile of Si may have different slopes on the left and right based on the peak (Psi). Therefore, gradual control of the electron movement speed becomes possible.
  • the first full width at half maximum (FWHM) included in any first peak (Psi) and the second full width at half maximum (FWHM) included in the second peak (Psi) disposed adjacent to the first peak (Psi) may have different values. You can.
  • the full width at half maximum (FWHM) of the peak Psi located relatively higher among the plurality of peaks Psi may be formed to be smaller.
  • a peak (Psi) with a smaller full width at half maximum (FWHM) may be disposed close to the first conductivity type semiconductor layer 23. Therefore, the excitation rate of the short-wavelength active layer can be increased even at low current density.
  • FIG. 7A is a schematic band diagram for explaining a light emitting diode according to a third embodiment of the present disclosure
  • FIG. 7B is a diagram showing the In content and Si content in the long wavelength side active region of the light emitting diode according to the third embodiment of the present disclosure. Shows the profile.
  • the light emitting diode according to this embodiment is generally similar to the light emitting diode 100 described with reference to FIGS. 1 to 6B, but the doping concentration of the second barrier layers 60b2 is different. There is a difference.
  • the doping concentration doped in the second barrier layers 60b2 is lower than the doping concentration doped in the first barrier layers 60b1, and further, on the side of the first conductive semiconductor layer 23, the second conductive semiconductor layer
  • the doping concentration in the second barrier layers 60b2 may increase toward the (33) side.
  • the doping concentration of the second barrier layer 60b2 closest to the first conductive semiconductor layer 23 is the lowest among the second barrier layers 60b2, and the second barrier closest to the second conductive semiconductor layer 33
  • the doping concentration of the layer 60b2 is the highest among the second barrier layers 60b2.
  • the doping concentration may sequentially increase from the second barrier layer 60b2 closest to the first conductivity type semiconductor layer 23 to the second barrier layer 60b2 closest to the second conductivity type semiconductor layer 33.
  • a peak (Pin) is formed at the center of each well layer (60a), and a valley (Vin) is formed at the center of the barrier layer (60b).
  • a peak (Psi) is formed in an area biased from the center of the barrier layer 60b toward the 1-conductivity-type semiconductor layer 23, and the first conductivity-type semiconductor layer ( 23)
  • a valley (Vsi) is formed in the area biased toward the side.
  • the peak (Pin) of the In content profile and the valley (Vsi) of the Si doping profile are formed in different regions and do not coincide with each other. Additionally, the valley (Vin) of the In content profile and the peak (Psi) of the Si doping profile are formed in different regions and do not coincide with each other.
  • the peak (Psi) of Si is located in the area between the two peaks (Pin) of the In content profile, and is located closer to the peak (Pin) closer to the first conductivity type semiconductor layer 23.
  • the peak (Psi) of the Si doping profile is disposed between at least one valley (Vin) of the In content profile and a peak (Pin) of the In content profile disposed on one side of the at least one valley (Vin),
  • a valley (Vsi) of the Si doping profile may be disposed between at least one valley (Vin) of the In content profile and a peak (Pin) of the In content profile located on the other side of the at least one valley (Vin).
  • the horizontal distance (d1) from the valley (Vin) point of the In content profile to the peak (Psi) of the Si doping profile is from the valley (Vin) point of the In content profile to the valley (Vsi) of the Si doping profile. It may be different from the horizontal distance (d2) of .
  • d1 may be shorter than d2.
  • the doping profile of Si may be left and right asymmetric based on the peak (Psi). Additionally, the heights of the peaks Psi in the Si doping profile may be different from each other. For example, the closer to the second conductive semiconductor layer 33, the higher the peak Psi may be. Alternatively, the doping profile of Si may have different slopes on the left and right based on the peak (Psi). Therefore, gradual control of the electron movement speed becomes possible.
  • the first full width at half maximum (FWHM) included in any first peak (Psi) and the second full width at half maximum (FWHM) included in the second peak (Psi) disposed adjacent to the first peak (Psi) may have different values. You can.
  • the full width at half maximum (FWHM) of the peak Psi located relatively higher among the plurality of peaks Psi may be formed to be smaller.
  • a peak (Psi) with a smaller full width at half maximum (FWHM) may be disposed close to the second conductivity type semiconductor layer 33. Therefore, light can be emitted in a wide area from the short-wavelength active layer to the long-wavelength active layer, thereby maintaining the balance of multiple wavelengths for implementing white light.
  • FIG. 8A is a schematic band diagram for explaining a light emitting diode according to a fourth embodiment of the present disclosure
  • FIG. 8B is a diagram showing the In content and Si content in the long wavelength side active region of the light emitting diode according to the fourth embodiment of the present disclosure. Shows the profile.
  • the light emitting diode according to this embodiment is generally similar to the light emitting diode described with reference to FIGS. 1 to 5, but has a first barrier layer 60b1 and a second barrier layer 60b2 with different doping concentrations. Instead of being formed on all of the barrier layers 60b, it is formed on all of the barrier layers 60b except for some of the plurality of barrier layers 60b of the upper active layer 60. In particular, an electron-poor region may not be formed in the barrier layer 60b closest to the first conductive semiconductor layer 23, and electron-poor regions may be formed in other barrier layers 60b excluding this. In one embodiment, an electron-deficient region may be formed in more than half of the barrier layers 60b.
  • the barrier layers 60b in which the electron-deficient region is formed may be barrier layers 60b close to the second conductive semiconductor layer 33.
  • the number of barrier layers (EBn) including electron-poor regions compared to the total number of barrier layers (Bn) may be 1:0.49 to 1:0.99.
  • a peak (Pin) is formed at the center of each well layer (60a), and a valley (Vin) is formed at the center of the barrier layer (60b).
  • a peak (Psi) is formed in an area biased from the center of the barrier layer 60b toward the 1-conductivity-type semiconductor layer 23, and the first conductivity-type semiconductor layer ( 23)
  • a valley (Vsi) is formed in the area biased toward the side.
  • the peak (Pin) of the In content profile and the valley (Vsi) of the Si doping profile are formed in different regions and do not coincide with each other. Additionally, the valley (Vin) of the In content profile and the peak (Psi) of the Si doping profile are formed in different regions and do not coincide with each other.
  • the peak (Psi) of Si is located in the area between the two peaks (Pin) of the In content profile, and is located closer to the peak (Pin) closer to the first conductivity type semiconductor layer 23.
  • the peak (Psi) of the Si doping profile is disposed between at least one valley (Vin) of the In content profile and a peak (Pin) of the In content profile disposed on one side of the at least one valley (Vin),
  • a valley (Vsi) of the Si doping profile may be disposed between at least one valley (Vin) of the In content profile and a peak (Pin) of the In content profile located on the other side of the at least one valley (Vin).
  • the horizontal distance (d3) from the valley (Vin) point of the In content profile to the peak (Psi) of the Si doping profile is the valley (Vsi) of the adjacent Si doping profile from the valley (Vin) point of the adjacent In content profile. ) may be different from the horizontal distance (d4).
  • d4 may be shorter than d3.
  • the doping profile of Si may be left and right asymmetric based on the peak (Psi). Additionally, the heights of the peaks Psi in the Si doping profile may be different from each other. For example, the closer to the first conductive semiconductor layer 23, the higher the peak Psi may be. Alternatively, the doping profile of Si may have different slopes on the left and right based on the peak (Psi). Therefore, gradual control of the electron movement speed becomes possible.
  • the first full width at half maximum (FWHM) included in any first peak (Psi) and the second full width at half maximum (FWHM) included in the second peak (Psi) disposed adjacent to the first peak (Psi) may have different values. You can.
  • the full width at half maximum (FWHM) of the peak Psi located relatively higher among the plurality of peaks Psi may be formed to be smaller.
  • a peak (Psi) with a smaller full width at half maximum (FWHM) may be disposed close to the first conductivity type semiconductor layer 23. Therefore, it is possible to prevent a decrease in turn-on voltage by preventing overflow of electrons.
  • the mobility of holes can be reduced just before the holes enter the lower active layer 30, and as a result, the holes that have entered the lower active layer 30 are in the lower active layer 30. You can increase the effective time you can stay. Accordingly, the probability of electrons and holes being combined in the lower active layer 30 increases, allowing the luminous intensity of short-wavelength light emitted from the lower active layer 30 to be adjusted, and a white light-emitting device having a desired CIE (X, Y) range. can be provided.
  • CIE X, Y
  • the doping concentrations of the second barrier layers 60b2 in the electron-poor region may be similar or the same, but the present disclosure is not limited thereto.
  • the doping concentration of the second barrier layers 60b2 may be higher as it approaches the first conductivity type semiconductor layer 23, and the doping concentration of the second barrier layers 60b2 may be higher as it approaches the first conductivity type semiconductor layer 23. The closer it is to 33), the higher it may be.
  • the doping concentration of the second barrier layers 60b2 may be increased or decreased at a constant rate as a percentage of the doping concentration of the first barrier layers 60b1.
  • the doping concentration can be increased or decreased at a constant rate, such as %.
  • FIG. 9A is a schematic band diagram for explaining a light emitting diode according to a fifth embodiment of the present disclosure
  • FIG. 9B is a diagram showing the In content and Si content in the long wavelength side active region of the light emitting diode according to the fifth embodiment of the present disclosure. Shows the profile.
  • the light emitting diode according to this embodiment is generally similar to the light emitting diode described with reference to FIGS. 1 to 5, but has a first barrier layer 60b1 and a second barrier layer 60b2 with different doping concentrations. Instead of being formed on all of the barrier layers 60b, it is formed on all of the barrier layers 60b except for some of the plurality of barrier layers 60b of the upper active layer 60. In particular, an electron-poor region may not be formed in the barrier layer 60b closest to the first conductive semiconductor layer 23, and electron-poor regions may be formed in other barrier layers 60b excluding this. In one embodiment, electron-poor regions may be formed in half of the barrier layers 60b.
  • the barrier layers 60b in which the electron-deficient region is formed may be barrier layers 60b close to the second conductive semiconductor layer 33.
  • the number of barrier layers (EBn) including electron-poor regions compared to the total number of barrier layers (Bn) may be 1:0.5.
  • composition profile of FIG. 9B is generally similar to that of FIG. 8B, but the content difference between at least two Si peaks (Psi) disposed close to the first conductivity type semiconductor layer 23 may be within 10%. Additionally, the barrier layer disposed adjacent to the electronic barrier layer may be undoped, and the Si peak (Psi) of the barrier layer adjacent to the undoped barrier layer has the highest Si peak (Psi) content among the barrier layers (60b). It may be less than half of that.
  • the mobility of holes can be reduced just before the holes enter the lower active layer 30, and as a result, the holes that have entered the lower active layer 30 are in the lower active layer 30. You can increase the effective time you can stay. Accordingly, the probability of electrons and holes being combined in the lower active layer 30 increases, making it possible to control the luminous intensity of short-wavelength light emitted from the lower active layer 30, and a white light-emitting device having a desired CIE (X, Y) range. can be provided.
  • CIE X, Y
  • the doping concentrations of the second barrier layers 60b2 in the electron-poor region may be similar or the same, but the present disclosure is not limited thereto.
  • the doping concentration of the second barrier layers 60b2 may be higher as it approaches the first conductivity type semiconductor layer 23, and the doping concentration of the second barrier layers 60b2 may be higher as it approaches the first conductivity type semiconductor layer 23. The closer it is to 33), the higher it may be.
  • the doping concentration of the second barrier layers 60b2 may be increased or decreased at a constant rate as a percentage of the doping concentration of the first barrier layers 60b1.
  • FIG. 10A is a schematic band diagram for explaining a light emitting diode according to a sixth embodiment of the present disclosure
  • FIG. 10B is a diagram showing the In content and Si content in the long wavelength side active region of the light emitting diode according to the sixth embodiment of the present disclosure. Shows the profile.
  • the light emitting diode according to this embodiment is generally similar to the light emitting diode described with reference to FIGS. 1 to 5, but has a first barrier layer 60b1 and a second barrier layer 60b2 with different doping concentrations. Instead of being formed on all of the barrier layers 60b, it is formed on some of the barrier layers 60b of the upper active layer 60. In particular, an electron-poor region is not formed in the barrier layer 60b closest to the first conductivity type semiconductor layer 23, and an electron-poor region is formed in the barrier layer 60b closest to the second conductivity type semiconductor layer 33. It can be. In one embodiment, electron-poor regions may be formed in less than half of the barrier layers 60b.
  • the barrier layers 60b in which the electron-deficient region is formed may be barrier layers 60b close to the second conductive semiconductor layer 33.
  • the number of barrier layers (EBn) including electron-poor regions compared to the total number of barrier layers (Bn) may be 1:0.01 to 1:0.49.
  • more than half of the number of barrier layers 60b have a difference in concentration of each Si peak (Psi) of less than 10%, and at least one barrier layer may have a difference in Si concentration of more than 50%. there is.
  • the full width at half maximum (FWHM) of the Si concentration (Psi) of the at least one barrier layer may be greater than the full width at half maximum (FWHM) of the Si concentration (Psi) of the other barrier layers.
  • the barrier layer disposed closest to the second conductive semiconductor layer 33 may have the largest full width at half maximum (FWHM) of the Si concentration (Psi).
  • the slope of the Si concentration (Psi) profile of the barrier layer disposed close to the second type semiconductor layer 33 may be gentler than that of other barrier layers.
  • the mobility of holes can be reduced after they enter the upper active layer 60, and as a result, the holes that have entered the upper active layer 60 will stay in the upper active layer 60.
  • the effective time can be increased. Accordingly, the probability of electrons and holes being combined in the upper active layer 60 increases, making it possible to control the luminous intensity of long-wavelength light emitted from the upper active layer 60, and a white light-emitting device having a desired CIE (X, Y) range. can be provided.
  • the effective time of holes existing in the lower active layer 30 and the upper active layer 60 can be increased. Accordingly, it is possible to implement a white light-emitting device having a white CIE (X, Y) range by adjusting the intensity of short-wavelength and long-wavelength light.
  • Figure 11 is a graph for explaining the light intensity according to the wavelength of the light emitting diode manufactured according to the first embodiment of the present disclosure.
  • the light emitting diode of the example is formed so that the barrier layers 60b of the upper active layer 60 all have a first barrier layer 60b1 and the second barrier layer 60b2, and the light emitting diode of the comparative example is formed so that the barrier layers 60b of the upper active layer 60 have both a first barrier layer 60b1 and a second barrier layer 60b2.
  • the barrier layers 60b are formed without the second barrier layer 60b2 and have the barrier layers 60b doped at a uniform concentration. That is, the barrier layers 60b of the comparative example all have only electron-rich regions, and the barrier layers 60b of the example all have electron-rich regions and electron-poor regions.
  • the electroluminescence spectrum was measured at the same current density of 35A/cm2.
  • the light emitting diode of the comparative example had a dominant intensity of a long-wavelength peak of 500 nm or more emitted from the upper active layer 60, and the peak of short-wavelength light of 500 nm or less emitted from the lower active layer 30 hardly occurred. Since most of the holes are combined with electrons in the upper active layer 60, they do not reach the lower active layer 30, so it is judged that the peak intensity of the upper active layer 60 appears high, but the peak intensity of the lower active layer 30 does not appear. . As a result, the light emitting diode of the comparative example fails to implement white light and emits yellow light. Moreover, in the light emitting diode structure of the comparative example, it is judged that it is difficult to implement white light because it is more difficult for holes to reach the lower active layer 30 under a low current density of 35 A/cm2 or less.
  • the intensity of light emitted from the upper active layer 60 was relatively reduced compared to the comparative example, and the intensity of light emitted from the lower active layer 30 was significantly increased.
  • the intensity of light emitted from the lower active layer 30 was significantly increased.
  • the peak intensity of long-wavelength light and the peak intensity of short-wavelength light can be adjusted by changing the structure of the barrier layer 60b of the upper active layer 60, and various white light can be realized by adjusting the two peak intensities.
  • holes can be smoothly supplied to the lower active layer 30 even under low current density conditions, making white light possible even under low current density conditions.
  • the CIE(X, Y) color coordinates can be adjusted by adjusting the arrangement and doping concentration of the electron-rich and electron-poor regions described above.
  • Light emitting diodes have color coordinates (x, y) of (0.012, 0.494), (0.2, 0.4), (0.2, 0.32), (0.04) on the CIE 1931 color space chromaticity diagram without using a phosphor. , 0.32), light located within an area surrounded by four coordinate points can be implemented.
  • FIG. 12A is a schematic plan view for explaining the light emitting device 1000 according to an embodiment of the present disclosure
  • FIG. 12B is a schematic cross-sectional view taken along the cutting line A-A' of FIG. 12A
  • FIG. 12C is a schematic cross-sectional view of FIG. 12A. This is a schematic cross-sectional view taken along the perforation line B-B'.
  • the light emitting device 1000 includes a first lead 121a, a second lead 121b, a housing 123, light emitting diode chips 125a, 125b, and a reflector ( 127), bonding wires 129, and molding portion 131.
  • the first lead 121a and the second lead 121b are made of a conductive material, for example, metal.
  • the bottom surfaces of the first lead 121a and the second lead 121b may be partially removed by half cutting, and thus may include relatively thin regions.
  • the first lead 121a and the second lead 121b may include anchors 121e protruding upward from the upper surfaces of the leads 121a and 121b, as shown in FIG. 12C.
  • Anchors 121e may be formed at the edges of the leads 121a and 121b, and in particular, may be placed on top of the half-cut areas. The anchors 121e prevent the leads 121a and 121b from being separated from the housing 123.
  • the anchors 121e may include a region whose thickness changes when viewed in cross section. Additionally, the upper and lower surfaces of the anchors 121e may not be parallel and may have an asymmetric shape. The upwardly protruding portion of the upper surface of the anchors 121e has an angle, and the protruding angle may be less than 60 degrees based on the mounting surface of the light emitting diode chip. Due to this shape, the bonding with the housing 123 can be further strengthened.
  • the housing 123 covers the side surfaces of the leads 121a and 121b and covers a portion of the top surface.
  • the housing 123 forms a cavity on the leads 121a and 121b.
  • the housing 123 may be formed of, for example, epoxy molding compound (EMC).
  • the light emitting diode chips 125a and 125b may be placed on the first lead 121a and may be electrically connected to the first and second leads 121a and 121b through bonding wires 129.
  • the light emitting diode chips 125a and 125b may include the light emitting diodes 100, 200, and 300 described in the previous embodiments.
  • the light emitting diode chips 125a and 125b may emit light of the same color, but are not limited thereto, and may also emit light of different colors.
  • the reflector 127 may be formed on the inner wall of the housing 123.
  • the reflector 127 may be formed of a material with a higher reflectivity than the housing 123 and may include, for example, white silicon.
  • the molding portion 131 covers the light emitting diode chips 125a and 125b.
  • the molding part 131 may fill the cavity of the housing 123.
  • the molding part 131 may be formed of transparent silicon.
  • the molding part 131 may not include phosphor. Since the light emitting diode chips 125a and 125b emit mixed-color light, the required mixed-color light can be realized without using the phosphor 133.
  • the molding part 131 may include a phosphor 133. Since the light emitting diode chips 125a and 125b emit mixed light, the amount of phosphor 133 used may be relatively small compared to conventional light emitting devices.
  • FIG. 13 is a schematic cross-sectional view illustrating a light emitting device 2000 according to another embodiment of the present disclosure.
  • the light emitting device 2000 includes a first lead 221a, a second lead 221b, a housing 223, light emitting diode chips 225, a reflector 227, an adhesive 229, and a wavelength. It may include a converter 231.
  • the first lead 221a and the second lead 221b are made of a conductive material, for example, metal.
  • the bottom surfaces of the first lead 221a and the second lead 221b may be partially removed by half cutting, and thus may include relatively thin regions. Additionally, the first lead 221a and the second lead 221b may be separated from each other by etching.
  • through holes may be formed in each of the first lead 221a and the second lead 221b. The through hole may communicate with an area where the bottom surface has been partially removed. The through holes are filled with the housing 223 and thus prevent the leads 221a and 221b from being separated from the housing 223. Through holes can be applied selectively.
  • the leads 221a and 221b include surfaces facing each other.
  • the surfaces of the leads 221a and 221b facing each other may be symmetrical.
  • Surfaces of the leads 221a and 221b that face each other may include a first surface s1 and a second surface s2.
  • the first surface s1 may include an area having a first radius of curvature
  • the second surface s2 may include an area having a second radius of curvature.
  • the first radius of curvature may have a different value from the second radius of curvature. As shown in FIG. 13, the first radius of curvature of the first surface s1 may be smaller than the second radius of curvature of the second surface s2.
  • the first and second leads 221a and 221b may include a vertical surface and a curved surface on opposing sides, that is, a third surface s3 and a fourth surface s4.
  • the sides opposing each other may be symmetrical, but the present disclosure is not limited thereto.
  • the third surface s3 and the fourth surface s4 may include areas having a radius of curvature different from that of the first surface s1 and the second surface s2.
  • the third surface s3 and the fourth surface s4 may include a region having a radius of curvature greater than that of the first surface s1 and the second surface s2.
  • the coupling force between the leads 221a and 221b and the housing 223 can be strengthened.
  • the housing 223 covers a portion of the upper surface and a portion of the lower surface of the leads 221a and 221b.
  • the housing 223 can fill an area where the bottom surface has been partially removed by half cutting, and can fill through holes formed in the leads 221a and 221b.
  • the housing 223 forms a cavity on the leads 221a and 221b.
  • Housing 223 may be formed of, for example, epoxy molding compound (EMC).
  • the light emitting diode chip 225 may be electrically connected to the first lead 221a and the second lead 221b by flip bonding.
  • the light emitting diode chip 225 may include the light emitting diodes 100, 200, and 300 described in the previous embodiments.
  • the wavelength converter 231 is disposed on the light emitting diode chip 225.
  • the wavelength converter 231 may be attached to the light emitting diode chip 225 through an adhesive 229.
  • the adhesive 229 may at least partially cover not only the top surface but also the side surfaces of the light emitting diode chip 225.
  • the adhesive 229 covering the side surface of the light emitting diode chip 225 may decrease in thickness toward the lower surface of the light emitting diode chip 225.
  • the wavelength converter 231 may include a phosphor. Since the light emitting diode chip 225 emits mixed light, the amount of phosphor used may be relatively small compared to conventional light emitting devices. By using a phosphor together with the light-emitting diode chip 225 that emits mixed-color light, mixed-color light with desired color coordinates can be easily implemented.
  • the reflector 227 may be formed between the inner wall of the housing 223 and the wavelength converter 231.
  • the reflector 227 may be in contact with the side of the wavelength converter 231 and the inner wall of the molding portion 223.
  • Reflector 227 may also surround the sides of light emitting diode chip 225.
  • An adhesive 229 may be disposed between the reflector 227 and the light emitting diode chip 225.
  • the reflector 227 may be formed of a material with a higher reflectivity than the housing 223, and the reflector 227 may include areas with different heights when viewed in cross section. For example, it may include white silicon.
  • Reflector 227 may include a concave top surface. The lowest height of the concave portion may be located lower than the top surface of the wavelength converter 231 (indicated by a dotted line), and the top of the reflector 227 may be located higher than the top surface of the wavelength converter 231. Accordingly, the light emitted from the wavelength converter 231 in the lateral direction may be reflected on the concave upper surface of the reflector 227, and thus the light may be collected toward the top of the light emitting diode chip 225.
  • the light-emitting devices 1000 and 2000 according to this embodiment can easily implement mixed-color light with desired color coordinates by using phosphors together with the light-emitting diode chips 125a, 125b, and 225 that emit mixed-color light.
  • the color coordinates (x, y) are located within an area surrounded by four coordinate points: (0.012, 0.494), (0.2, 0.4), (0.2, 0.32), and (0.04, 0.32). Cyan light can be realized.
  • the light-emitting devices 1000 and 2000 according to this embodiment can implement white light of the above color coordinates without a phosphor by adopting the light-emitting diode described above.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 다이오드 및 그것을 갖는 발광 소자가 제공된다. 일 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층; 제2 도전형 반도체층; 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 하부 활성층; 및 상기 하부 활성층과 제2 도전형 반도체층 사이에 배치된 상부 활성층을 포함하고, 상기 하부 활성층은 상기 상부 활성층보다 단파장의 광을 방출하고, 상기 상부 활성층은 복수의 우물층과 복수의 장벽층을 포함하되, 상기 복수의 장벽층들 중 적어도 하나의 장벽층은 제1 장벽층 및 상기 제1 장벽층보다 낮은 n형 불순물 도핑 농도를 갖는 제2 장벽층을 포함하고, 상기 제1 장벽층은 상기 제2 장벽층보다 상기 제1 도전형 반도체층에 더 가깝다.

Description

발광 다이오드 및 그것을 갖는 발광 소자
본 개시는 발광 다이오드에 관한 것으로, 특히, 단일칩 레벨에서 복수 대역의 광을 방출하는 발광 다이오드에 관한 것이다.
질화물 반도체는 디스플레이 장치, 신호등, 조명이나 광통신 장치의 광원으로 이용되며, 청색이나 녹색을 발광하는 발광 다이오드(light emitting diode)나 레이저 다이오드(laser diode)에 주로 사용되고 있다. 또한, 질화물 반도체는 이종 접합 바이폴라 트랜지스터(HBT) 및 고전자 이동도 트랜지스터(HEMT) 등에도 사용될 수 있다.
일반적으로, 질화물 반도체를 이용한 발광 다이오드는 N 컨택층과 P 컨택층 사이에 양자우물구조를 갖는 이종접합 구조를 가진다. 발광 다이오드는 양자우물구조 내의 우물층의 조성에 따라 광을 방출한다. 내부 양자 효율을 증가시키고, 광 흡수에 의한 손실을 줄이기 위해 발광 다이오드는 단일 피크를 갖는 스펙트럼의 광, 즉 단색광을 방출하도록 설계된다.
조명 등에서 방출되는 혼색광, 예컨대 백색광은 단일 피크의 단색광으로는 구현될 수 없다. 따라서, 서로 다른 단색광을 방출하는 복수의 발광 다이오드들을 함께 사용하거나 발광 다이오드에서 방출된 광을 파장변환하는 형광체를 사용하여 백색광을 구현하는 기술이 일반적으로 사용되고 있다.
형광체의 사용은 형광체 자체의 비용이나 스토크 쉬프트로 알려진 효율 저하 등의 문제를 수반한다. 또한, 형광체를 발광 다이오드 상에 도포하기 위한 많은 공정상의 문제점 및 형광체를 담지하는 담지체의 황변과 같은 문제를 수반한다.
복수의 발광 다이오드들을 혼합하여 사용하는 것은 또한 공정을 복잡하게 하며 서로 다른 재료로 제조된 발광 다이오드들을 준비해야 하는 불편함이 있다.
단일칩의 발광 다이오드를 이용하여 복수 대역의 스펙트럼을 갖는 광을 구현할 수 있다면, 서로 다른 재료를 이용하여 발광 다이오드들을 제조할 필요가 없으며, 형광체 사용량을 줄이거나 또는 형광체 사용을 배제할 수 있다.
본 개시가 해결하고자 하는 과제는 단일칩 레벨에서 멀티 밴드 스펙트럼의 광을 방출하는 발광 다이오드 및 그것을 갖는 발광 소자를 제공하는 것이다.
본 개시가 해결하고자 하는 또 다른 과제는, 멀티 밴드 스펙트럼의 밴드들 간의 상대적인 강도를 조절할 수 있는 새로운 기술을 제공하는 것이다.
본 개시가 해결하고자 하는 또 다른 과제는, 낮은 전류 밀도 조건하에서도 상대적으로 단파장 밴드의 광의 강도를 증가시킬 수 있는 새로운 기술을 제공하는 것이다.
본 개시의 일 실시예에 따른 발광 다이오드는 제1 도전형 반도체층; 제2 도전형 반도체층; 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 하부 활성층; 및 상기 하부 활성층과 제2 도전형 반도체층 사이에 배치된 상부 활성층을 포함하고, 상기 하부 활성층은 상기 상부 활성층보다 단파장의 광을 방출하고, 상기 상부 활성층은 복수의 우물층과 복수의 장벽층을 포함하되, 상기 복수의 장벽층들 중 적어도 하나의 장벽층은 제1 장벽층 및 상기 제1 장벽층보다 낮은 n형 불순물 도핑 농도를 갖는 제2 장벽층을 포함하고, 상기 제1 장벽층은 상기 제2 장벽층보다 상기 제1 도전형 반도체층에 더 가깝다.
상기 하부 활성층은 500nm 미만에서 제1 피크 강도를 갖는 광을 방출할 수 있고, 상기 상부 활성층은 500nm 이상에서 제2 피크 강도를 갖는 광을 방출할 수 있다.
상기 제2 장벽층은 상기 제1 장벽층보다 낮은 도핑 농도로 도핑되거나 또는 의도적인 도핑 없이 형성될 수 있다.
상기 복수의 장벽층들 모두 상기 제1 장벽층 및 제2 장벽층을 포함할 수 있다.
상기 복수의 장벽층들 중 일부 장벽층을 제외하고 절반 이상이 상기 제1 장벽층 및 제2 장벽층을 포함할 수 있으며, 상기 제1 장벽층 및 제2 장벽층을 포함하는 장벽층들은 상기 제2 도전형 반도체층에 가깝게 배치될 수 있다.
상기 복수의 장벽층들 중 절반이 상기 제1 장벽층 및 제2 장벽층을 포함할 수 있으며, 상기 제1 장벽층 및 제2 장벽층을 포함하는 장벽층들은 상기 제2 도전형 반도체층에 가깝게 배치될 수 있다.
상기 복수의 장벽층들 중 절반 이하가 상기 제1 장벽층 및 제2 장벽층을 포함할 수 있으며, 상기 제1 장벽층 및 제2 장벽층을 포함하는 장벽층들은 상기 제2 도전형 반도체층에 가깝게 배치될 수 있다.
상기 복수의 장벽층들 중 적어도 2개의 장벽층들이 상기 제1 장벽층 및 제2 장벽층을 포함할 수 있으며, 상기 적어도 2개의 장벽층들의 제2 장벽층들은 서로 다른 도핑 농도를 가질 수 있다.
상기 적어도 2개의 장벽층들은 도핑 농도가 높은 순서 또는 낮은 순서로 배열될 수 있다.
상기 제1 장벽층 및 제2 장벽층을 포함하는 장벽층들은 상기 제2 도전형 반도체층에 가깝게 배치될 수 있다.
상기 복수의 우물층은 각각 In을 포함할 수 있으며, 상기 상부 활성층 내 In 함량 프로파일은 피크 포인트들과 밸리 포인트들을 갖고, 상기 상부 활성층 내 상기 n형 불순물의 도핑 프로파일은 피크 포인트들과 밸리 포인트들을 가지며, 상기 n형 불순물의 도핑 프로파일의 피크 포인트들은 상기 In 함량 프로파일의 밸리 포인트들에서 떨어져 위치할 수 있다.
상기 n형 불순물의 도핑 프로파일의 피크 포인트들은 상기 In 함량 프로파일의 피크 포인트와 밸리 포인트 사이에 위치할 수 있다.
상기 n형 불순물의 도핑 프로파일의 피크 포인트들은 상기 In 함량 프로파일의 두 개의 피크 포인트들 사이에 위치할 수 있다.
상기 n형 불순물의 도핑 프로파일은 상기 n형 불순물의 도핑 프로파일의 피크 포인트를 기준으로 좌우 비대칭일 수 있다.
상기 발광 다이오드는 상기 제1 도전형 반도체층과 상기 하부 활성층 사이에 배치된 V-피트 생성층; 및 상기 V-피트 생성층과 상기 하부 활성층 사이에 배치된 초격자층을 더 포함할 수 있다.
상기 발광 다이오드는 상기 제2 도전형 반도체층과 상기 상부 활성층 사이에 배치된 전자 블록층을 더 포함할 수 있다.
상기 하부 활성층에서 방출되는 광의 강도가 상기 상부 활성층에서 방출되는 광의 강도보다 더 클 수 있다.
본 개시의 일 실시예에 따른 발광 소자는, 제1 리드 및 제2 리드; 상기 제1 리드 및 제2 리드를 덮고 캐비티를 정의하는 하우징; 및 상기 하우징의 캐비티 내에 배치되어 상기 제1 및 제2 리드에 전기적으로 접속된 발광 다이오드를 포함하되, 상기 발광 다이오드는, 제1 도전형 반도체층; 제2 도전형 반도체층; 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 하부 활성층; 및 상기 하부 활성층과 제2 도전형 반도체층 사이에 배치된 상부 활성층을 포함하고, 상기 하부 활성층은 상기 상부 활성층보다 단파장의 광을 방출하고, 상기 상부 활성층은 복수의 우물층과 복수의 장벽층을 포함하되, 상기 복수의 장벽층들 중 적어도 하나의 장벽층은 제1 장벽층 및 상기 제1 장벽층보다 낮은 n형 불순물 도핑 농도를 갖는 제2 장벽층을 포함하고, 상기 제1 장벽층은 상기 제2 장벽층보다 상기 제1 도전형 반도체층에 더 가깝다.
상기 복수의 우물층은 각각 In을 포함할 수 있으며, 상기 상부 활성층 내 In 함량 프로파일은 피크 포인트들과 밸리 포인트들을 갖고, 상기 상부 활성층 내 상기 n형 불순물의 도핑 프로파일은 피크 포인트들과 밸리 포인트들을 가지며, 상기 n형 불순물의 도핑 프로파일의 피크 포인트들은 상기 In 함량 프로파일의 밸리 포인트들에서 떨어져 위치할 수 있다.
상기 발광 소자는 형광체 없이 백색광을 방출할 수 있다.
도 1은 본 개시의 제1 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다.
도 2는 도 1의 일부를 확대 도시한 개략적인 부분 단면도이다.
도 3은 본 개시의 제1 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 밴드 다이어그램이다.
도 4는 본 개시의 제1 실시예에 따른 발광 다이오드의 장파장측 활성 영역을 설명하기 위한 개략적인 단면도이다.
도 5는 본 개시의 제1 실시예에 따른 발광 다이오드의 장파장측 활성 영역내 In 함량 및 Si 함량의 프로파일을 보여준다.
도 6A는 본 개시의 제2 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 밴드다이어그램이다.
도 6B는 본 개시의 제2 실시예에 따른 발광 다이오드의 장파장측 활성 영역내 In 함량 및 Si 함량의 프로파일을 보여준다.
도 7A는 본 개시의 제3 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 밴드 다이어그램이다.
도 7B는 본 개시의 제3 실시예에 따른 발광 다이오드의 장파장측 활성 영역내 In 함량 및 Si 함량의 프로파일을 보여준다.
도 8A는 본 개시의 제4 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 밴드 다이어그램이다.
도 8B는 본 개시의 제4 실시예에 따른 발광 다이오드의 장파장측 활성 영역내 In 함량 및 Si 함량의 프로파일을 보여준다.
도 9A는 본 개시의 제5 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 밴드 다이어그램이다.
도 9B는 본 개시의 제5 실시예에 따른 발광 다이오드의 장파장측 활성 영역내 In 함량 및 Si 함량의 프로파일을 보여준다.
도 10A는 본 개시의 제6 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 밴드 다이어그램이다.
도 10B는 본 개시의 제6 실시예에 따른 발광 다이오드의 장파장측 활성 영역내 In 함량 및 Si 함량의 프로파일을 보여준다.
도 11은 본 개시의 제1 실시예에 따라 제작된 발광 다이오드의 파장에 따른 광 강도를 설명하기 위한 그래프이다.
도 12A는 본 개시의 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도이다.
도 12B는 도 12A의 절취선 A-A'를 따라 취해진 개략적인 단면도이다.
도 12C는 도 12A의 절취선 B-B'를 따라 취해진 개략적인 단면도이다.
도 13은 본 개시의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 개략적인 단면도이다.
이하, 첨부한 도면들을 참조하여 본 개시 사항의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 본 개시 사항이 속하는 기술분야의 통상의 기술자에게 본 개시 사항의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 개시 사항은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 “상부에” 또는 “상에” 있다고 기재된 경우 각 부분이 다른 부분의 “바로 상부” 또는 “바로 상에” 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 개시의 제1 실시예에 따른 발광다이오드(100)를 설명하기 위한 개략적인 단면도이고, 도 2는 도 1의 일부를 확대 도시한 개략적인 부분 단면도이며, 도 3은 본 개시의 제1 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 밴드 다이어그램이고, 도 4는 본 개시의 제1 실시예에 따른 발광 다이오드의 장파장측 활성 영역을 설명하기 위한 개략적인 단면도이다.
도 1, 도 2, 도 3, 및 도 4를 참조하면, 본 개시의 제1 실시예에 따른 발광 다이오드(100)는 하부 활성층(30) 및 상부 활성층(60)을 포함한다. 나아가, 상기 발광 다이오드(100)는 기판(21), 제1 도전형 반도체층(23), V-피트 생성층(27), 제2 도전형 반도체층(33)을 포함할 수 있으며, 추가적으로 전자 블록층(31)을 더 포함할 수 있다.
기판(21)은 질화 갈륨계 반도체층을 성장시키기 위한 성장 기판으로, 예컨대, 사파이어 기판, GaN 기판, SiC 기판, Si 기판, 스피넬 기판 등일 수 있다. 기판(21)은 돌출부들을 가질 수 있으며, 예컨대 패터닝된 사파이어 기판일 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 평평한 상면을 갖는 기판, 예컨대 사파이어 기판일 수도 있다.
제1 도전형 반도체층(23)은 n형 불순물이 도핑된 질화물계 반도체층을 포함할 수 있으며, 예컨대 Si가 도핑된 GaN층으로 형성될 수 있다. 제1 도전형 반도체층(23)에 도핑된 Si 도핑 농도는 5×1017/㎤ 내지 5×1019/㎤ 일 수 있다. 제1 도전형 반도체층(23)은 MOCVD (Metal Organic Chemical Vapor Deposition) 기술을 사용하여 챔버 내로 금속 소스 가스를 공급하여 1000℃ 내지 1200℃(예를 들면, 1050℃ 내지 1100℃)에서 150Torr 내지 200Torr의 성장 압력 하에서 성장될 수 있다.
제1 도전형 반도체층(23)은 n형 컨택층을 포함할 수 있다. 또한, 기판(21) 상에 제1 도전형 반도체층(23)을 성장시키기 위해, 핵층 및 고온 버퍼층이 추가로 형성될 수 있다. 기판(21) 상에 핵층, 고온 버퍼층, 및 제1 도전형 반도체층(23)이 챔버 내에서 연속적으로 형성될 수 있으며, 고온 버퍼층 내에 형성된 실전위는 제1 도전형 반도체층(23)으로 전사될 수 있다.
제1 도전형 반도체층(23)은 제1 굴절률(n1)을 가질 수 있으며, 제1 도전형 반도체층(23)이 패터닝된 기판(21)과 접하는 면은 굴절률이 변화하는 계면일 수 있다. 기판(21)은 제1 도전형 반도체층(23)의 굴절률보다 작은 굴절률을 가질 수 있으며, 따라서 활성층들(30, 60)에서 생성된 광이 기판(21)으로 입사될 때 계면의 법선에 대해 입사각 보다 더 큰 각도로 굴절될 수 있다. 따라서, 제1 도전형 반도체층(23)보다 작은 굴절률을 갖는 기판(21)을 채택함으로써 기판(21) 상면부터 측면에 이르기까지 광을 고르게 분포시킬 수 있다.
제1 도전형 반도체층(23)은 발광 다이오드(100)에서 생성되는 광의 에너지보다 높은 밴드갭 에너지를 가질 수 있다. 따라서 제1 도전형 반도체층(23)은 발광 다이오드(100)에서 생성되는 광에 대하여 낮은 광 흡수율을 가진다.
도 1에 도시된 바와 같이 V-피트 생성층(27)은 제1 도전형 반도체층(23) 상에 위치한다. 본 개시의 일 실시예에서 V-피트 생성층(27)은 예를 들어 GaN층으로 형성될 수 있다. V-피트 생성층(27)은 제1 도전형 반도체층(23)보다 상대적으로 낮은 온도, 예컨대 약 900℃에서 성장될 수 있으며, 이에 따라 V-피트 생성층(27)에서 V-피트(27v)들이 형성된다.
V-피트 생성층(27)을 제1 도전형 반도체층(23)보다 상대적으로 낮은 온도에서 성장함으로써, 성장되는 질화물 반도체층의 결정 품질을 인위적으로 저하시키고 3차원 성장을 촉진하여 V-피트(27v)를 생성할 수 있다.
V-피트들(27v)은 질화물 반도체층의 성장면이 c면(c-plane)인 경우, 육각뿔 형상을 가질 수 있다. V-피트들(27v)은 실전위(27d)의 상단에서 형성될 수 있다.
V-피트 생성층(27)은 제1 도전형 반도체층(23)보다 얇은 두께로 형성될 수 있으며, 예를 들어 약 450nm 내지 600nm의 두께로 형성될 수 있다. V-피트 생성층(27) 내에 형성되는 V-피트들(27v)의 크기는 V-피트 생성층(27)의 성장 조건 및 성장 시간 등을 통해 조절될 수 있다. 일 실시예에 있어서, V-피트 생성층(27)에 형성된 V-피트(27v)의 입구 최대 폭은 대체로 약 200nm를 초과할 수 있다. 또는 V-피트(27v)의 입구 최대 폭은 하부 활성층(30) 및 상부 활성층(60) 중 적어도 하나의 두께보다 클 수 있다. 나아가 V-피트(27v)의 입구 최대 폭은 제1 도전형 반도체층(23)의 두께보다 작을 수 있다. 따라서, 백색 파장에 기여하는 복수의 파장들이 활성층을 초과하여 제1 도전형 반도체층(23)에서도 광의 혼합이 효과적으로 이루어질 수 있다.
본 실시예에서, V-피트 생성층(27)이 단일층인 것으로 설명하지만, 이에 한정되는 것은 아니며, 다중층일 수도 있다. 예를 들어, V-피트 생성층(27)은 GaN, AlGaN, InGaN, 또는 AlGaInN층들 중 적어도 두 개의 층을 포함할 수 있다.
V-피트 생성층(27)의 두께는 특히 V-피트(27v)의 크기에 영향을 미친다. 더욱이, V-피트(27v)의 크기는 멀티 밴드 스펙트럼의 광을 생성하는데 주요한 역할을 수행하는 것으로 고려된다.
V-피트 생성층(27)은 발광 다이오드(100)에서 생성되는 광의 에너지보다 높은 밴드갭 에너지를 가질 수 있으며, 따라서 발광 다이오드(100)에서 생성되는 광에 대하여 낮은 광 흡수율을 가진다. 나아가 발광 다이오드(100)에서 생성되는 광에 대하여 전자 블록층(31)의 광 흡수율 보다 V-피트 생성층(27)의 광 흡수율이 더 높을 수 있다. 특히 발광 다이오드(100)에서 복수의 피크 파장이 형성되는 경우, 상대적으로 더 짧은 피크 파장을 가지는 광의 스펙트럼에 대하여 V-피트 생성층(27)에서의 광 흡수율이 전자 블록층(31)보다 높을 수 있다. 따라서 백색 광 형성에 기여도가 낮은 파장의 광이 반도체층에서 흡수될 수 있으므로 백색 광 형성에 기여도가 높은 파장의 광량이 상대적으로 증가하게 되어, 발광 다이오드(100)에서 백색광 구현이 가능해진다. 또한 V-피트 생성층(27)은 활성층들(30, 60)의 우물층(30a, 60a)의 굴절률보다 작은 굴절률(n2)을 가질 수 있다. 또는 V-피트 생성층(27)은 활성층들(30, 60)의 장벽층(30b, 60b)의 굴절률보다 큰 굴절률(n2)을 가질 수 있다. V-피트 생성층(27)의 굴절률이 우물층(30a, 60a)의 굴절률과 장벽층(30b, 60b)의 굴절률의 사이의 값을 가지므로, 우물층과 장벽층의 급격한 굴절률 변화를 완화하는 역할을 하여 광 추출에 도움을 줄 수 있다.
초격자층(29)이 V-피트 생성층(27) 상에 배치될 수 있다. 초격자층(29)은 V-피트 생성층(27)의 V-피트(27v)를 따라 성장될 수 있다. 초격자층(29)은 예를 들어, InGaN/GaN의 복수 쌍으로 형성될 수 있다. 초격자층(29)은 V-피트 생성층(27) 상에 형성되는 하부 활성층(30) 및 상부 활성층(60)의 결정 품질을 개선하기 위해 채택될 수 있다.
하부 활성층(30) 및 상부 활성층(60)은 초격자층(29) 상에 배치될 수 있다. 하부 활성층(30) 및 상부 활성층(60)은 다중 양자우물 구조를 가질 수 있으며, 전자와 정공의 재결합에 의해 광을 방출할 수 있다.
하부 활성층(30) 및 상부 활성층(60)은 V-피트 생성층(27) 상에 위치하며, V-피트 생성층(27)에 형성된 V-피트(27v)의 형상을 따라 성장될 수 있다. 상기 하부 활성층(30) 및 상부 활성층(60)은 예로서 II족-VI족 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다.
도 2에 도시된 바와 같이, 하부 활성층(30)은 복수의 우물층(30a)과 복수의 장벽층(30b)을 포함하며, 상기 우물층(30a)과 장벽층(30b)은 교대로 배치된다. 상기 우물층(30a)과 장벽층(30b)은 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y<1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 예를 들어, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, 또는 InP/GaAs의 페어 중 적어도 하나를 포함할 수 있다.
상기 상부 활성층(60) 또한 하부 활성층(30)과 같이 복수의 우물층(60a)과 복수의 장벽층(60b)이 교대로 배치된 구조를 가질 수 있다. 하부 활성층(30)은 상부 활성층(60)보다 단파장의 광을 방출하며, 따라서, 하부 활성층(30)의 우물층은 상부 활성층(60)의 우물층(60a)보다 넓은 밴드갭을 가질 수 있다. 예를 들어, 하부 활성층(30)의 우물층 내 In의 함량은 상부 활성층(60)의 우물층(60a) 내 In의 함량보다 적다.
상기 하부 활성층(30) 및 상부 활성층(60)은 상기 V-피트 생성층(27)의 상면 형상을 따라 성장될 수 있는데, 상기 V-피트 생성층(27)의 평평한 면을 따라 성장된 영역과 V-피트의 경사면을 따라 형성된 영역을 포함할 수 있다. 도 2는 하부 활성층(30) 및 상부 활성층(60)이 V-피트 생성층(27)의 평평한 면을 따라 성장된 영역을 확대 도시한 것이다.
V-피트 생성층(27)의 평평한 면의 결정면이 (0001) 면인 경우, 하부 활성층(30) 및 상부 활성층(60)은 평평한 면에 수직한 [0001] 방향으로 성장될 수 있다. 한편, V-피트(27v)의 경사면은 (10-11) 또는 {10-11}의 결정면을 가지며, V-피트(27v)의 경사면을 따라 성장된 하부 및 상부 활성층들(30, 600은 [10-11] 또는 <10-11> 방향으로 성장될 수 있다. 상기 V-pit 경사면의 결정면 {10-11}과 벡터<10-11>는 육각뿔 형태의 V-pit의 6개 경사면과 6개 경사축을 나타낸다.
하부 활성층(30)에서 V-피트(27v) 바깥쪽에 형성된 우물층들(30a)은 제3 굴절률(n3)을 갖고, V-피트(27v)의 경사면을 따라 형성된 우물층들(30a)은 제4 굴절률(n4)을 가지며, 제3 굴절률(n3)은 제4 굴절률(n4)보다 클 수 있다. 발광 다이오드(100)는 하부 활성층(30) 내에서 서로 다른 굴절률을 갖는 영역들을 포함할 수 있다. 하부 활성층(30)으로부터 기판(21)을 향하는 방향을 제1 방향, 제1 방향에 수직한 방향을 제2 방향이라고 할 때, 제2 방향에 따라 서로 다른 굴절률을 갖는 영역들을 포함하므로 광 추출에 더욱 효과적일 수 있으며, 또한, 백색 광 또는 유색 광의 구현에 효과적일 수 있다. 또한, 굴절률에 의한 광 굴절을 통하여 광의 측면 발광을 증가시켜, 하부 활성층(30) 및 상부 활성층(60) 각각에서 발생된 광이 직접적으로 서로에게 미치는 영향을 감소시킬 수 있다.
다른 실시 형태로, 제4굴절률(n4)을 갖는 영역은 복수 개 배치될 수 있으며, 제3 굴절률(n3)을 갖는 영역은 제4 굴절률(n4)을 갖는 영역들 사이에 배치될 수 있다.
상부 활성층(60)에서 V-피트(27v) 바깥쪽에 형성된 우물층들(60a)은 제5 굴절률(n5)을 갖고, V-피트(27v)의 경사면을 따라 형성된 우물층들(60a)은 제6 굴절률(n6)을 가지며, 제5 굴절률(n5)은 제6 굴절률(n6)보다 클 수 있다. 상부 활성층(60)은 하나의 층 내에서 서로 다른 굴절률을 갖는 영역들을 포함할 수 있다. 상부 활성층(60)으로부터 기판(21)을 향하는 방향을 제1 방향, 제1 방향에 수직한 방향을 제2 방향이라고 할 때, 상부 활성층(60)이 제2 방향에 따라 서로 다른 굴절률을 갖는 영역들을 포함하므로 광 추출에 더욱 효과적일 수 있으며, 백색 광 및 유색 광의 구현에 효과적일 수 있다.
다른 실시 형태로, 상부 활성층(60)은 제6 굴절률(n6)을 갖는 복수의 영역을 포함할 수 있으며, 제5 굴절률(n5)을 갖는 영역들은 제6 굴절률(n6)을 갖는 영역들 사이에 배치될 수 있다.
제5 굴절률(n5)은 제3 굴절률(n3)보다 큰 굴절률을 가질 수 있고, 제6 굴절률(n6)은 제4 굴절률(n4)보다 큰 굴절률을 가질 수 있다. 제1 굴절률, 제2 굴절률, 제3 굴절률, 제5 굴절률은 n1≤n2<n3<n5의 관계를 가질 수 있다.
본 실시예에서 2개의 활성층들(30, 60)이 배치된 것으로 도시 및 설명하지만, 더 많은 수의 활성층들이 배치될 수도 있다.
활성층(30, 60) 내 우물층들의 III족 원소, 즉, In, Al, Ga의 조성비는 요구되는 광에 따라 선택될 수 있다. 상부 활성층(60)과 하부 활성층(30)은 서로 다른 피크 파장의 광을 방출할 수 있다. 일 실시예에서, 상부 활성층(60)에서 방출되는 광의 밴드와 하부 활성층(30)에서 방출되는 광의 밴드는 서로 이격될 수 있다. 다른 실시예에서, 상부 활성층(60)에서 방출되는 광의 밴드와 하부 활성층(30)에서 방출되는 광의 밴드는 부분적으로 중첩될 수도 있다. 또한 부분적으로 중첩된 영역은 복수의 피크 사이에 배치될 수 있으며, 적어도 일부의 광량을 가질 수 있다.
일 실시예에 있어서, 상기 하부 활성층(30)은 상부 활성층(60)에서 방출된 광의 파장보다 단파장의 광을 방출할 수 있다. 상기 하부 활성층(30)이 방출하는 광의 피크 파장은 약 350-500nm 범위 내일 수 있다. 일 예로, 상기 하부 활성층(30)은 InGaN 우물층 및 GaN 장벽층을 포함할 수 있으며, 우물층 및 장벽층의 두께는 각각 예컨대, 약 3.0nm, 약 5.8nm 로 단파장을 방출하기 위해 우물층 내 인듐 농도는 약 10~20%일 수 있다.
상기 상부 활성층(60)은 상기 하부 활성층(30)에서 방출되는 광의 피크 파장보다 장파장의 피크 파장을 갖는 광을 방출할 수 있다. 상부 활성층(60)에서 방출되는 광의 피크 파장은 약 500-600nm 범위 내 일 수 있다. 일 예로, 상부 활성층(60)은 InGaN 우물층(60a) 및 GaN 장벽층(60b)을 포함할 수 있으며, 우물층 및 장벽층의 두께는 하부 활성층(30)의 우물층(30a) 및 장벽층(30b)의 두께보다 두꺼울 수 있으며, 예를 들어, 각각 약 3.5nm, 약 10nm일 수 있다. 상부 활성층(60)의 우물층(60a) 내 인듐 농도는 하부 활성층(30)의 우물층(30a) 내 인듐 농도보다 높으며, 예를 들어, 약 20-40%일 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 상기 활성층(30, 60) 각각의 물질 및 두께 등이 위에 제시된 것에 한정되는 것은 아니다. 예를 들어, 장벽층들(30b, 60b)은 Al을 포함할 수 있으며, 예를 들어, AlGaN 또는 InAlGaN으로 형성될 수 있다. 우물층들(30a, 60a) 또한 Al을 포함할 수 있으며, 예를 들어, InAlGaN으로 형성될 수 있다.
하부 활성층(30)의 장벽층들(30b) 중 마지막 장벽층은 상부 활성층(60)의 장벽층들(60b) 중 첫번째 장벽층과 접할 수 있다. 하부 활성층(30)의 마지막 장벽층(30b)이 상부 활성층(60)의 첫번째 장벽층의 역할을 수행할 수도 있다.
제2 도전형 반도체층(33)은 상부 활성층(60) 상에 배치된다. 도 1 및 도 2에 도시된 바와 같이, 상기 제2 도전형 반도체층(33)과 상부 활성층(60)사이에 전자 블록층(31)이 배치될 수 있다. 전자 블록층(31)은 예를 들어 p형 AlxGa1-xN층을 포함할 수 있다.
제2 도전형 반도체층(33)은 p형 불순물이 도핑된 반도체층, 예컨대 GaN으로 형성될 수 있다. 제2 도전형 반도체층(33)은 단일층 또는 다중층으로 형성될 수 있으며, p형 콘택층을 포함할 수 있다. 제2 도전형 반도체층(33)은 제7 굴절률(n7)을 가질 수 있다. 제2 도전형 반도체층(33)은 발광 다이오드(100)에서 생성되는 광의 에너지보다 높은 밴드갭을 가질 수 있으며, 따라서, 상대적으로 낮은 광 흡수율을 가질 수 있다. 도 1에 도시한 바와 같이, 제2 도전형 반도체층(33)은 V-피트(27v) 상부에 오목한 홈을 가질 수 있다. 본 실시예에서 제2 도전형 반도체층(33)은 V-피트(27v)를 완전히 메우지 않기 때문에, V-피트(27v) 내에서 생성된 광이 제2 도전형 반도체층(33)을 통과하는 동안 발생될 수 있는 광 손실을 줄일 수 있다. 그러나 반드시 이에 한정되는 것은 아니며, 제2 도전형 반도체층(33)가 V-피트(27v)를 채우도록 형성되어 완만한 표면으로 인한 광 굴절을 발생시켜 광 추출을 개선할 수도 있다.
또한 활성층들(30, 60)과 다른 굴절률을 갖는 제2 도전형 반도체층(33)이 V-피트(27v) 내에 배치되므로, 활성층(30, 60)에서 발생된 광의 산란 및 내부 전반사가 증가되어 발광 다이오드의 광 추출 효율이 증가될 수 있다.
한편, 상부 활성층(60)은 하부 활성층(30)보다 제2 도전형 반도체층(33)에 더 가깝게 배치된다. 일반적으로, 정공은 전자에 비해 이동도가 상대적으로 느리다. 제2 도전형 반도체층(33)으로부터 주입된 정공들은 상부 활성층(60)에서 주로 전자와 결합하게 되며, 따라서, 하부 활성층(30)으로 주입되는 정공의 개수가 상대적으로 적어 하부 활성층(30)에서 방출되는 광의 강도가 상부 활성층(60)에 방출되는 광의 강도보다 약하다. 이러한 현상은 특히, 낮은 전류 밀도, 예를 들어, 35mA/cm2 이하의 전류 밀도 하에서 동작할 경우 더욱 심각하다. 본 개시는 이를 해결하기 위한 구조를 제공하며, 이하에서 도 3, 도 4, 및 도 5를 참조하여 상세하게 설명한다.
도 3 및 도 4를 참조하면, 상부 활성층(60)의 각각의 장벽층(60b)은 제1 장벽층(60b1) 및 제2 장벽층(60b2)을 포함한다. 제2 장벽층(60b2)은 제1 장벽층(60b1)보다 제2 도전형 반도체층(33)에 더 가깝게 배치된다. 제1 장벽층(60b1)과 제2 장벽층(60b2)은 n형 불순물의 도핑 농도에 차이가 있다. 제1 장벽층(60b1)은 제2 장벽층(60b2)보다 높은 농도로 n형 불순물이 도핑되어 성장되며, 제2 장벽층(60b2)은 제1 장벽층(60b1)의 도핑 농도보다 낮은 도핑 농도로 도핑되거나 의도적인 도핑없이 성장된다. 즉, 상부 활성층(60)의 장벽층(60b) 내에 도핑되는 n형 불순물의 도핑 프로파일은 장벽층(60b)의 중심을 기준으로 비대칭 형상일 수 있다.
도 5를 참조하면, In 함량의 프로파일 및 n형 불순물, 예컨대 Si의 도핑 프파일을 볼 수 있다. In 함량 프로파일을 보면, 각 우물층(60a)의 중심에서 피크(Pin)가 형성되며, 장벽층(60b)의 중심에서 밸리(Vin)가 형성된다. 한편, Si의 도핑 프로파일을 보면, 장벽층(60b)의 중심에서 1 도전형 반도체층(23)측으로 치우친 영역에서 피크(Psi)가 형성되며, 우물층(60a)으로부터 제1 도전형 반도체층(23)측으로 치우친 영역에서 밸리(Vsi)가 형성된다. 따라서, In 함량 프로파일의 피크(Pin)와 Si의 도핑 프로파일의 밸리(Vsi)는 서로 다른 영역에 형성되며 서로 일치하지 않는다. 또한, In 함량 프로파일의 밸리(Vin)와 Si의 도핑 프로파일의 피크(Psi)는 서로 다른 영역에 형성되며 서로 일치하지 않는다. Si의 피크(Psi)는 In 함량 프로파일의 2개의 피크들(Pin) 사이의 영역에 위치하며, 제1 도전형 반도체층(23)에 가까운 피크(Pin)에 더 가깝게 위치한다.
또는 In 함량 프로파일의 적어도 하나의 밸리(Vin)와 상기 적어도 하나의 밸리(Vin)의 일측에 배치되는 In 함량 프로파일의 피크(Pin) 사이에서 Si의 도핑 프로파일의 피크(Psi)가 배치되고, 상기 In 함량 프로파일의 적어도 하나의 밸리(Vin)와 상기 적어도 하나의 밸리(Vin)의 타측에 배치되는 In 함량 프로파일의 피크(Pin) 사이에서 Si의 도핑 프로파일의 밸리(Vsi)가 배치될 수 있다. 이때 상기 In 함량 프로파일의 밸리(Vin) 지점부터 Si의 도핑 프로파일의 피크(Psi)까지의 수평거리(d1)는 상기 In 함량 프로파일의 밸리(Vin) 지점부터 Si의 도핑 프로파일의 밸리(Vsi)까지의 수평거리(d2)와 상이할 수 있다. 바람직하게는 d1은 d2보다 짧을 수 있다.
Si의 도핑 프로파일은 피크(Psi)를 기준으로 좌우 비대칭일 수 있다. 또한, Si의 도핑 프로파일에서 피크들(Psi)의 높이는 서로 다를 수 있으며, 예를 들어, 제1 도전형 반도체층(23)에 가까울수록 피크(Psi)의 높이가 더 높을 수 있다. 또는 Si의 도핑 프로파일은 피크(Psi)를 기준으로 좌우의 기울기가 다를 수도 있다. 따라서 전자 이동 속도에 대한 완급 조절이 가능해진다.
Si의 도핑 프로파일은 피크(Psi)는 복수개 형성될 수 있으며, 복수개의 피크(Psi)들의 Si 도핑 농도 차이는 가장 높은 피크(Psi)의 도핑농도 대비 50% 이내 일 수 있다.
본 발명의 실시예에 따르면, 상부 활성층(60)의 우물층들(60a) 사이에 형성된 장벽층들(60b)은 하부 활성층(30)의 장벽층들(30b)에 비해 상대적으로 낮은 도핑 농도를 갖는다. 나아가, 상부 활성층(60)의 장벽층들(60b)은 각각 제1 장벽층(60b1)에 비해 더 낮은 도핑 농도를 갖는 제2 장벽층(60b2)을 포함하며, 제2 장벽층(60b2)은 제1 장벽층(60b1)보다 제2 도전형 반도체층(33)에 더 가깝게 배치된다. 이에 따라, 제2 도전형 반도체층(33)으로부터 정공이 주입될 때, 상부 활성층(60)에 주입된 정공은 제2 도전형 반도체층(33)에 가까운 제2 장벽층(60b2)을 먼저 만난다. 이때, 제2 장벽층(60b2)의 도핑 농도를 상대적으로 낮게 하여, 전자와 정공의 결합을 의도적으로 저하시킬 수 있으며, 정공의 이동도를 향상시킬 수 있다. 또한 정공의 이동도가 향상되므로, 하부 활성층(30)으로 전달되는 정공의 주입 효율이 증가하며, 하부 활성층(30)에서 전자와 결합 가능한 정공의 유효 개수가 증가한다.
더욱이, 상부 활성층(60)의 장벽층(60b)에 형성된 제1 장벽층(60b1) 동일한 장벽층(60b) 내에서 도핑 농도가 상대적으로 낮은 제2 장벽층(60b2)에 인접하며, 제1 장벽층(60b1)의 도핑 농도보다 낮은 도핑 농도를 가질 수 있다. 이에 따라, 단일 장벽층(60b) 내에서 전자 풍부한(rich) 영역과 전자 부족한(poor) 영역이 함께 형성되는데, 전자 풍부한 영역이 제1 도전형 반도체층(23)에 가깝고, 전자 부족한 영역은 제2 도전형 반도체층(33)에 가깝게 배치되며, 정공이 전자 부족한 영역에 먼저 도달하게 된다. 하지만 전자 풍부한 영역의 전도도가 전자 부족한 영역의 전도도보다 더 크므로 정공은 전도도가 더 큰 전자 풍부한 영역을 통과하여 우물층(60a)으로 진입할 가능성이 높아지며, 이로 인하여 상부 활성층(60)의 발광 효율이 증가한다. 또한 전자 풍부한 영역은 정공의 터널링이 가능하기 때문에 하부 활성층(30)으로의 정공 주입 효율을 증가시킬 수 있으며, 이에 따라, 원하는 CIE(X, Y)의 범위를 가지는 백색 발광소자를 구현할 수 있다.
나아가, 상부 활성층(60)의 장벽층(60b) 내에서 고농도로 도핑된 제1 장벽층(60b1)의 두께가 상대적으로 얇아지므로, 정공이 장벽층(60b)에 트랩되지 않고 터널링할 가능성이 증가하게 된다. 따라서 정공이 상부 활성층(60)을 더욱 쉽게 통과할 수 있어 하부 활성층(30)의 발광 효율을 증가시킬 수 있으며, 원하는 CIE(X,Y)의 범위를 가지는 백색 발광소자를 구현할 수 있다. 또한 단파장의 광을 방출하는 하부 활성층(30)의 발광 강도 증가에 의해 냉백색광(cool white light)을 쉽게 구현할 수 있다.
본 실시예에 있어서, 장벽층들(60b) 내 각각의 제2 장벽층(60b2)에 도핑되는 도핑 농도는 서로 유사하거나 동일할 수 있으며, 이에 따라, 정공의 이동도가 상부 활성층(60)의 전체 영역내에서 균일할 수 있으며, 상부 활성층(60) 내에 발생하는 스트레인 변화를 감소시킬 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니다.
도 6A는 본 개시의 제2 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 밴드 다이어그램이고, 도 6B는 본 개시의 제2 실시예에 따른 발광 다이오드의 장파장측 활성 영역내 In 함량 및 Si 함량의 프로파일을 보여준다.
도 6A를 참조하면, 본 실시예에 따른 발광 다이오드는 도 1 내지 도 5를 참조하여 설명한 발광 다이오드(100)와 대체로 유사하나, 제2 장벽층들(60b2)에 도핑되는 도핑 농도가 서로 다른 것에 차이가 있다.
제2 장벽층들(60b2) 내에 도핑되는 도핑 농도는 제1 장벽층들(60b1)에 도핑되는 도핑 농도보다 낮으며, 나아가, 제1 도전형 반도체층(23) 측에서 제2 도전형 반도체층(33) 측으로 갈수록 제2 장벽층들(60b2) 내의 도핑 농도가 감소할 수 있다. 제1 도전형 반도체층(23)에 가장 가까운 제2 장벽층(60b2)의 도핑 농도가 제2 장벽층들(60b2) 중에서 가장 높고, 제2 도전형 반도체층(33)에 가장 가까운 제2 장벽층(60b2)의 도핑 농도가 제2 장벽층들(60b2) 중 가장 낮다. 제1 도전형 반도체층(23)에 가장 가까운 제2 장벽층(60b2)으로부터 제2 도전형 반도체층(33)에 가장 가까운 제2 장벽층(60b2)으로 도핑 농도가 순차적으로 감소할 수 있다. 즉, Si의 도핑 프로파일의 피크(Psi)의 높이가 순차적으로 다르게 변화할 수 있다.
도 6B를 참조하면, In 함량의 프로파일 및 n형 불순물, 예컨대 Si의 도핑 프로파일을 볼 수 있다. In 함량 프로파일을 보면, 각 우물층(60a)의 중심에서 피크(Pin)가 형성되며, 장벽층(60b)의 중심에서 밸리(Vin)가 형성된다. 한편, Si의 도핑 프로파일을 보면, 장벽층(60b)의 중심에서 1 도전형 반도체층(23)측으로 치우친 영역에서 피크(Psi)가 형성되며, 우물층(60a)으로부터 제1 도전형 반도체층(23)측으로 치우친 영역에서 밸리(Vsi)가 형성된다. 따라서, In 함량 프로파일의 피크(Pin)와 Si의 도핑 프로파일의 밸리(Vsi)는 서로 다른 영역에 형성되며 서로 일치하지 않는다. 또한, In 함량 프로파일의 밸리(Vin)와 Si의 도핑 프로파일의 피크(Psi)는 서로 다른 영역에 형성되며 서로 일치하지 않는다. Si의 피크(Psi)는 In 함량 프로파일의 2개의 피크들(Pin) 사이의 영역에 위치하며, 제1 도전형 반도체층(23)에 가까운 피크(Pin)에 더 가깝게 위치한다.
또는 In 함량 프로파일의 적어도 하나의 밸리(Vin)와 상기 적어도 하나의 밸리(Vin)의 일측에 배치되는 In 함량 프로파일의 피크(Pin) 사이에서 Si의 도핑 프로파일의 피크(Psi)가 배치되고, 상기 In 함량 프로파일의 적어도 하나의 밸리(Vin)와 상기 적어도 하나의 밸리(Vin)의 타측에 배치되는 In 함량 프로파일의 피크(Pin) 사이에서 Si의 도핑 프로파일의 밸리(Vsi)가 배치될 수 있다. 이때 상기 In 함량 프로파일의 밸리(Vin) 지점부터 Si의 도핑 프로파일의 피크(Psi)까지의 수평거리(d1)는 상기 In 함량 프로파일의 밸리(Vin) 지점부터 Si의 도핑 프로파일의 밸리(Vsi)까지의 수평거리(d2)와 상이할 수 있다. 바람직하게는 d1은 d2보다 짧을 수 있다.
Si의 도핑 프로파일은 피크(Psi)를 기준으로 좌우 비대칭일 수 있다. 또한, Si의 도핑 프로파일에서 피크들(Psi)의 높이는 서로 다를 수 있으며, 예를 들어, 제1 도전형 반도체층(23)에 가까울수록 피크(Psi)의 높이가 더 높을 수 있다. 또는 Si의 도핑 프로파일은 피크(Psi)를 기준으로 좌우의 기울기가 다를 수도 있다. 따라서 전자 이동 속도에 대한 완급 조절이 가능해진다. 임의의 제1 피크(Psi)가 포함하는 제1 반치폭(FWHM)과 제1 피크(Psi)에 인접하여 배치되는 제2 피크(Psi)가 포함하는 제2 반치폭(FWHM)은 서로 다른 값을 가질 수 있다. 바람직하게는 복수의 피크(Psi)중 피크(Psi)의 위치가 상대적으로 더 높게 배치된 피크(Psi)의 반치폭(FWHM)이 더 작게 형성 될 수 있다. 또한 반치폭(FWHM)이 더 작은 피크(Psi)가 제1 도전형 반도체층(23)에 가깝게 배치될 수 있다. 따라서, 낮은 전류밀도에서도 단파장 활성층의 여기율을 증가시킬 수 있다.
도 7A는 본 개시의 제3 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 밴드 다이어그램이고, 도 7B는 본 개시의 제3 실시예에 따른 발광 다이오드의 장파장측 활성 영역내 In 함량 및 Si 함량의 프로파일을 보여준다.
도 7A를 참조하면, 본 실시예에 따른 발광 다이오드는 도 1 내지 도 6B를 참조하여 설명한 발광 다이오드(100)와 대체로 유사하나, 제2 장벽층들(60b2)에 도핑되는 도핑 농도가 서로 다른 것에 차이가 있다.
제2 장벽층들(60b2) 내에 도핑되는 도핑 농도는 제1 장벽층들(60b1)에 도핑되는 도핑 농도보다 낮으며, 나아가, 제1 도전형 반도체층(23) 측에서 제2 도전형 반도체층(33) 측으로 갈수록 제2 장벽층들(60b2) 내의 도핑 농도가 증가할 수 있다. 제1 도전형 반도체층(23)에 가장 가까운 제2 장벽층(60b2)의 도핑 농도가 제2 장벽층들(60b2) 중에서 가장 낮고, 제2 도전형 반도체층(33)에 가장 가까운 제2 장벽층(60b2)의 도핑 농도가 제2 장벽층들(60b2) 중 가장 높다. 제1 도전형 반도체층(23)에 가장 가까운 제2 장벽층(60b2)으로부터 제2 도전형 반도체층(33)에 가장 가까운 제2 장벽층(60b2)으로 도핑 농도가 순차적으로 증가할 수 있다.
도 7B를 참조하면, In 함량의 프로파일 및 n형 불순물, 예컨대 Si의 도핑 프로파일을 볼 수 있다. In 함량 프로파일을 보면, 각 우물층(60a)의 중심에서 피크(Pin)가 형성되며, 장벽층(60b)의 중심에서 밸리(Vin)가 형성된다. 한편, Si의 도핑 프로파일을 보면, 장벽층(60b)의 중심에서 1 도전형 반도체층(23)측으로 치우친 영역에서 피크(Psi)가 형성되며, 우물층(60a)으로부터 제1 도전형 반도체층(23)측으로 치우친 영역에서 밸리(Vsi)가 형성된다. 따라서, In 함량 프로파일의 피크(Pin)와 Si의 도핑 프로파일의 밸리(Vsi)는 서로 다른 영역에 형성되며 서로 일치하지 않는다. 또한, In 함량 프로파일의 밸리(Vin)와 Si의 도핑 프로파일의 피크(Psi)는 서로 다른 영역에 형성되며 서로 일치하지 않는다. Si의 피크(Psi)는 In 함량 프로파일의 2개의 피크들(Pin) 사이의 영역에 위치하며, 제1 도전형 반도체층(23)에 가까운 피크(Pin)에 더 가깝게 위치한다.
또는 In 함량 프로파일의 적어도 하나의 밸리(Vin)와 상기 적어도 하나의 밸리(Vin)의 일측에 배치되는 In 함량 프로파일의 피크(Pin) 사이에서 Si의 도핑 프로파일의 피크(Psi)가 배치되고, 상기 In 함량 프로파일의 적어도 하나의 밸리(Vin)와 상기 적어도 하나의 밸리(Vin)의 타측에 배치되는 In 함량 프로파일의 피크(Pin) 사이에서 Si의 도핑 프로파일의 밸리(Vsi)가 배치될 수 있다. 이때 상기 In 함량 프로파일의 밸리(Vin) 지점부터 Si의 도핑 프로파일의 피크(Psi)까지의 수평거리(d1)는 상기 In 함량 프로파일의 밸리(Vin) 지점부터 Si의 도핑 프로파일의 밸리(Vsi)까지의 수평거리(d2)와 상이할 수 있다. 바람직하게는 d1은 d2보다 짧을 수 있다.
Si의 도핑 프로파일은 피크(Psi)를 기준으로 좌우 비대칭일 수 있다. 또한, Si의 도핑 프로파일에서 피크들(Psi)의 높이는 서로 다를 수 있으며, 예를 들어, 제2 도전형 반도체층(33)에 가까울수록 피크(Psi)의 높이가 더 높을 수 있다. 또는 Si의 도핑 프로파일은 피크(Psi)를 기준으로 좌우의 기울기가 다를 수도 있다. 따라서 전자 이동 속도에 대한 완급 조절이 가능해진다. 임의의 제1 피크(Psi)가 포함하는 제1 반치폭(FWHM)과 제1 피크(Psi)에 인접하여 배치되는 제2 피크(Psi)가 포함하는 제2 반치폭(FWHM)은 서로 다른 값을 가질 수 있다. 바람직하게는 복수의 피크(Psi)중 피크(Psi)의 위치가 상대적으로 더 높게 배치된 피크(Psi)의 반치폭(FWHM)이 더 작게 형성 될 수 있다. 또한 반치폭(FWHM)이 더 작은 피크(Psi)가 제2 도전형 반도체층(33)에 가깝게 배치될 수 있다. 따라서, 단파장 활성층부터 장파장 활성층까지 넓은 영역에서 발광이 이루어지게 하여, 백색광 구현을 위한 복수 파장의 밸런스를 맞출 수 있다.
도 8A는 본 개시의 제4 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 밴드 다이어그램이고, 도 8B는 본 개시의 제4 실시예에 따른 발광 다이오드의 장파장측 활성 영역내 In 함량 및 Si 함량의 프로파일을 보여준다.
도 8A를 참조하면, 본 실시예에 따른 발광 다이오드는 도 1 내지 도 5를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 도핑 농도가 서로 다른 제1 장벽층(60b1)과 제2 장벽층(60b2)이 모든 장벽층들(60b)에 형성되는 대신, 상부 활성층(60)의 복수의 장벽층들(60b) 중 일부를 제외한 장벽층들(60b)에 형성된다. 특히, 제1 도전형 반도체층(23)에 가장 가까운 장벽층(60b)에는 전자 부족한 영역이 형성되지 않고, 이를 제외한 다른 장벽층들(60b)에 전자 부족한 영역이 형성될 수 있다. 일 실시예에 있어서, 장벽층들(60b) 중 절반을 초과하는 장벽층들(60b)에 전자 부족한 영역이 형성될 수 있다. 전자 부족한 영역이 형성되는 장벽층들(60b)은 제2 도전형 반도체층(33)에 가까운 장벽층들(60b)일 수 있다. 상부 활성층(60) 내에서 전체 장벽층의 개수(Bn) 대비 전자 부족한 영역을 포함하는 장벽층의 개수(EBn)는 1: 0.49~1:0.99 일 수 있다.
도 8B를 참조하면, In 함량의 프로파일 및 n형 불순물, 예컨대 Si의 도핑 프로파일을 볼 수 있다. In 함량 프로파일을 보면, 각 우물층(60a)의 중심에서 피크(Pin)가 형성되며, 장벽층(60b)의 중심에서 밸리(Vin)가 형성된다. 한편, Si의 도핑 프로파일을 보면, 장벽층(60b)의 중심에서 1 도전형 반도체층(23)측으로 치우친 영역에서 피크(Psi)가 형성되며, 우물층(60a)으로부터 제1 도전형 반도체층(23)측으로 치우친 영역에서 밸리(Vsi)가 형성된다. 따라서, In 함량 프로파일의 피크(Pin)와 Si의 도핑 프로파일의 밸리(Vsi)는 서로 다른 영역에 형성되며 서로 일치하지 않는다. 또한, In 함량 프로파일의 밸리(Vin)와 Si의 도핑 프로파일의 피크(Psi)는 서로 다른 영역에 형성되며 서로 일치하지 않는다. Si의 피크(Psi)는 In 함량 프로파일의 2개의 피크들(Pin) 사이의 영역에 위치하며, 제1 도전형 반도체층(23)에 가까운 피크(Pin)에 더 가깝게 위치한다.
또는 In 함량 프로파일의 적어도 하나의 밸리(Vin)와 상기 적어도 하나의 밸리(Vin)의 일측에 배치되는 In 함량 프로파일의 피크(Pin) 사이에서 Si의 도핑 프로파일의 피크(Psi)가 배치되고, 상기 In 함량 프로파일의 적어도 하나의 밸리(Vin)와 상기 적어도 하나의 밸리(Vin)의 타측에 배치되는 In 함량 프로파일의 피크(Pin) 사이에서 Si의 도핑 프로파일의 밸리(Vsi)가 배치될 수 있다. 이때 상기 In 함량 프로파일의 밸리(Vin) 지점부터 Si의 도핑 프로파일의 피크(Psi)까지의 수평거리(d3)는 상기 인접한 In 함량 프로파일의 밸리(Vin) 지점부터 인접한 Si의 도핑 프로파일의 밸리(Vsi)까지의 수평거리(d4)와 상이할 수 있다. 바람직하게는 d4는 d3보다 짧을 수 있다.
Si의 도핑 프로파일은 피크(Psi)를 기준으로 좌우 비대칭일 수 있다. 또한, Si의 도핑 프로파일에서 피크들(Psi)의 높이는 서로 다를 수 있으며, 예를 들어, 제1 도전형 반도체층(23)에 가까울수록 피크(Psi)의 높이가 더 높을 수 있다. 또는 Si의 도핑 프로파일은 피크(Psi)를 기준으로 좌우의 기울기가 다를 수도 있다. 따라서 전자 이동 속도에 대한 완급 조절이 가능해진다. 임의의 제1 피크(Psi)가 포함하는 제1 반치폭(FWHM)과 제1 피크(Psi)에 인접하여 배치되는 제2 피크(Psi)가 포함하는 제2 반치폭(FWHM)은 서로 다른 값을 가질 수 있다. 바람직하게는 복수의 피크(Psi)중 피크(Psi)의 위치가 상대적으로 더 높게 배치된 피크(Psi)의 반치폭(FWHM)이 더 작게 형성 될 수 있다. 또한 반치폭(FWHM)이 더 작은 피크(Psi)가 제1 도전형 반도체층(23)에 가깝게 배치될 수 있다. 따라서, 전자의 오버플로우를 방지하여 턴온전압의 저하를 방지할 수 있다.
본 실시예에 따르면, 정공이 하부 활성층(30)으로 진입하기 직전에 정공의 이동도(모빌리티)를 감소시킬 수 있으며, 그 결과, 하부 활성층(30)에 진입한 정공들이 하부 활성층(30)에 머무를 수 있는 유효시간을 증가시킬 수 있다. 이에 따라, 하부 활성층(30)에서 전자와 정공이 결합될 확률이 증가하여 하부 활성층(30)에서 방출되는 단파장 광의 발광강도를 조절할 수 있고, 원하는 CIE(X,Y)의 범위를 가지는 백색 발광소자를 제공할 수 있다.
본 실시예에서, 전자 부족한 영역의 제2 장벽층들(60b2)의 도핑 농도는 서로 유사하거나 동일할 수 있으나, 본 개시가 이에 한정되는 것은 아니다. 도 6 또는 도 7을 참조하여 설명한 바와 같이, 제2 장벽층들(60b2)에 도핑되는 도핑 농도는 제1 도전형 반도체층(23)에 가까울수록 더 높을 수도 있고, 제2 도전형 반도체층(33)에 가까울수록 더 높을 수도 있다. 예를 들어, 제2 장벽층들(60b2)에 도핑되는 도핑 농도는 제1 장벽층들(60b1)에 도핑되는 도핑 농도에 대한 백분율로 일정한 비율로 증가 또는 감소될 수 있다. 일 예로, 제1 도전형 반도체층(23)에 가까운 제2 장벽층(60b2)에서 제2 도전형 반도체층(33)에 가까운 제2 장벽층(60b2)으로 예컨대, 0%, 30%, 60%와 같이, 일정한 비율로 도핑 농도가 증가하거나 그 반대로 감소할 수 있다.
도 9A는 본 개시의 제5 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 밴드 다이어그램이고, 도 9B는 본 개시의 제5 실시예에 따른 발광 다이오드의 장파장측 활성 영역내 In 함량 및 Si 함량의 프로파일을 보여준다.
도 9A를 참조하면, 본 실시예에 따른 발광 다이오드는 도 1 내지 도 5를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 도핑 농도가 서로 다른 제1 장벽층(60b1)과 제2 장벽층(60b2)이 모든 장벽층들(60b)에 형성되는 대신, 상부 활성층(60)의 복수의 장벽층들(60b) 중 일부를 제외한 장벽층들(60b)에 형성된다. 특히, 제1 도전형 반도체층(23)에 가장 가까운 장벽층(60b)에는 전자 부족한 영역이 형성되지 않고, 이를 제외한 다른 장벽층들(60b)에 전자 부족한 영역이 형성될 수 있다. 일 실시예에 있어서, 장벽층들(60b) 중 절반의 장벽층들(60b)에 전자 부족한 영역이 형성될 수 있다. 전자 부족한 영역이 형성되는 장벽층들(60b)은 제2 도전형 반도체층(33)에 가까운 장벽층들(60b)일 수 있다. 상부 활성층(60) 내에서 전체 장벽층의 개수(Bn) 대비 전자 부족한 영역을 포함하는 장벽층의 개수(EBn)는 1: 0.5 일 수 있다.
도9B의 조성 프로파일은 대체로 도 8B와 유사하나, 제1 도전형 반도체층(23)에 가깝게 배치된 적어도 두개의 Si 피크(Psi)의 함량 차이는 10%이내 일 수 있다. 또한 전자 장벽층에 인접하도록 배치된 장벽층은 언도핑 될 수 있으며, 언도핑된 장벽층에 인접한 장벽층의 Si 피크(Psi)는 장벽층(60b) 중 제일 높은 함량의 Si 피크(Psi) 함량 대비 절반 이하일 수 있다.
본 실시예에 따르면, 정공이 하부 활성층(30)으로 진입하기 직전에 정공의 이동도(모빌리티)를 감소시킬 수 있으며, 그 결과, 하부 활성층(30)에 진입한 정공들이 하부 활성층(30)에 머무를 수 있는 유효시간을 증가시킬 수 있다. 이에 따라, 하부 활성층(30)에서 전자와 정공이 결합될 확률이 증가하여 하부 활성층(30)에서 방출되는 단파장 광의 발광강도를 조절할 수 있고, 원하는 CIE(X, Y)의 범위를 가지는 백색 발광소자를 제공할 수 있다.
본 실시예에서, 전자 부족한 영역의 제2 장벽층들(60b2)의 도핑 농도는 서로 유사하거나 동일할 수 있으나, 본 개시가 이에 한정되는 것은 아니다. 도 6 또는 도 7을 참조하여 설명한 바와 같이, 제2 장벽층들(60b2)에 도핑되는 도핑 농도는 제1 도전형 반도체층(23)에 가까울수록 더 높을 수도 있고, 제2 도전형 반도체층(33)에 가까울수록 더 높을 수도 있다. 예를 들어, 제2 장벽층들(60b2)에 도핑되는 도핑 농도는 제1 장벽층들(60b1)에 도핑되는 도핑 농도에 대한 백분율로 일정한 비율로 증가 또는 감소될 수 있다.
도 10A는 본 개시의 제6 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 밴드 다이어그램이고, 도 10B는 본 개시의 제6 실시예에 따른 발광 다이오드의 장파장측 활성 영역내 In 함량 및 Si 함량의 프로파일을 보여준다.
도 10A를 참조하면, 본 실시예에 따른 발광 다이오드는 도 1 내지 도 5를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 도핑 농도가 서로 다른 제1 장벽층(60b1)과 제2 장벽층(60b2)이 모든 장벽층들(60b)에 형성되는 대신, 상부 활성층(60)의 복수의 장벽층들(60b) 중 일부 장벽층(60b)에 형성된다. 특히, 제1 도전형 반도체층(23)에 가장 가까운 장벽층(60b)에는 전자 부족한 영역이 형성되지 않고, 제2 도전형 반도체층(33)에 가까운 장벽층(60b)에 전자 부족한 영역이 형성될 수 있다. 일 실시예에 있어서, 장벽층들(60b) 중 절반 미만의 장벽층들(60b)에 전자 부족한 영역이 형성될 수 있다. 전자 부족한 영역이 형성되는 장벽층들(60b)은 제2 도전형 반도체층(33)에 가까운 장벽층들(60b)일 수 있다. 상부 활성층(60) 내에서 전체 장벽층의 개수(Bn) 대비 전자 부족한 영역을 포함하는 장벽층의 개수(EBn)는 1: 0.01~1:0.49 일 수 있다.
도 10B를 참조하면, 장벽층들(60b)의 개수 중 절반 이상은 각 Si 피크(Psi)들의 농도 차이가 10%이내이며, 적어도 하나의 장벽층은 Si 농도가 차이가 50%이상 차이 날 수 있다. 또한 상기 적어도 하나의 장벽층의 Si 농도(Psi)의 가지는 반치폭(FWHM)은 다른 장벽층들의 Si 농도(Psi)의 반치폭 (FWHM)보다 클 수 있다. 바람직하게는 제2 도전형 반도체층(33)에 가장 가깝게 배치되는 장벽층의 Si 농도(Psi)의 가지는 반치폭(FWHM)이 가장 클 수 있다. 또한 상기 제2 형 반도체층(33)에 가깝게 배치된 장벽층의 Si 농도(Psi) 프로파일의 기울기는 다른 장벽층보다 완만하게 형성될 수 있다.
본 실시예에 따르면, 정공이 상부 활성층(60)에 진입한 후 정공의 이동도(모빌리티)를 감소시킬 수 있으며, 그 결과, 상부 활성층(60)에 진입한 정공들이 상부 활성층(60)에 머무를 수 있는 유효시간을 증가시킬 수 있다. 이에 따라, 상부 활성층(60)에서 전자와 정공이 결합될 확률이 증가하여 상부 활성층(60)에서 방출되는 장파장 광의 발광강도를 조절할 수 있고, 원하는 CIE(X,Y)의 범위를 가지는 백색 발광소자를 제공할 수 있다. 또한 하부 및 상부 활성층(30, 60) 전체 영역에 존재하는 정공의 모빌리티를 감소시켜서 하부 활성층(30) 및 상부 활성층(60)에 존재하는 정공의 유효시간을 증가시킬 수 있다. 이에 따라, 단파장과 장파장 광의 강도를 조절하여 백색 CIE(X,Y)의 범위를 가지는 백색 발광소자를 구현할 수 있다.
도 11은 본 개시의 제1 실시예에 따라 제작된 발광 다이오드의 파장에 따른 광 강도를 설명하기 위한 그래프이다. 실시예의 발광 다이오드는 상부 활성층(60)의 장벽층들(60b)이 모두 제1 장벽층(60b1) 및 제2 장벽층(60b2)을 갖도록 형성된 것이고, 비교예의 발광 다이오드는 상부 활성층(60)의 장벽층들(60b)이 제2 장벽층(60b2) 없이 균일한 농도로 도핑된 장벽층들(60b)을 갖도록 형성된 것이다. 즉, 비교예의 장벽층들(60b)은 모두 전자 풍부한 영역만을 가지며, 실시예의 장벽층들(60b)은 모두 전자 풍부한 영역과 전자 부족한 영역을 갖는다. 동일한 전류 밀도 35A/cm2에서 전계 발광 스펙트럼을 측정하였다.
도 11을 참조하면, 비교예의 발광 다이오드는 상부 활성층(60)에서 방출된500nm 이상의 장파장 피크의 강도가 우세하며, 하부 활성층(30)에서 방출되는 500nm 이하의 단파장 광의 피크는 거의 발생하지 않았다. 정공이 상부 활성층(60)에서 대부분 전자와 결합되기 때문에 하부 활성층(30)까지 도달하지 못하여, 상부 활성층(60)의 피크 강도가 높게 나타난 대신 하부 활성층(30)의 피크 강도는 나타나지 않은 것으로 판단된다. 결과적으로, 비교예의 발광 다이오드는 백색광을 구현하지 못하고, 황색광을 발광한다. 더욱이, 비교예의 발광 다이오드 구조에서는 35A/cm2 이하의 낮은 전류 밀도하에서 정공이 하부 활성층(30)까지 도달하는 것이 더욱 어려워 백색광 구현이 어렵다고 판단된다.
이에 반해, 실시예의 발광 다이오드는 상부 활성층(60)에서 방출되는 광의 강도가 비교예에 비해 상대적으로 감소하고, 하부 활성층(30)에서 방출되는 광의 강도가 상당히 증가하였다. 상부 활성층(60) 내에 전자 풍부한 영역과 전자 부족한 영역을 함께 형성함으로써, 상부 활성층(60)으로 주입된 정공의 상당 부분이 상부 활성층(60)에서 전자와 결합하지 않고 하부 활성층(30)으로 주입되어 하부 활성층(30)에서 광을 발생시킨 것이다. 이에 따라, 상부 활성층(60) 뿐만 아니라 하부 활성층(30)에서도 상당한 강도의 피크가 생성되었다. 장파장 광의 피크 강도와 단파장 광의 피크 강도는 상부 활성층(60)의 장벽층(60b)의 구조를 변경함으로써 조절될 수 있으며, 두 피크 강도의 조절을 통해 다양한 백색광 구현이 가능하다. 또한 저전류 밀도 하에서도 정공이 하부 활성층(30)으로 원활하게 공급될 수 있어, 저전류 밀도 조건 하에서도 백색광 구현이 가능하다. 백색광 구현에 있어서 CIE(X, Y) 색좌표는 앞서 설명한 전자 풍부한 영역과 전자 부족한 영역의 배치 및 도핑 농도를 조절함으로써 조절될 수 있다.
본 발명의 실시예들에 따른 발광 다이오드는 형광체를 사용하지 않고도 CIE 1931 색공간 색도도 상에서 색좌표 (x, y)가 (0.012, 0.494), (0.2, 0.4), (0.2, 0.32), (0.04, 0.32)의 4개의 좌표점으로 둘러싸인 영역 내에 위치하는 광을 구현할 수 있다.
도 12A는 본 개시의 일 실시예에 따른 발광 소자(1000)를 설명하기 위한 개략적인 평면도이고, 도 12B는 도 12A의 절취선 A-A'를 따라 취해진 개략적인 단면도이며, 도 12C는 도 12A의 절취선 B-B'를 따라 취해진 개략적인 단면도이다.
도 12A, 도 12B, 및 도 12C를 참조하면, 상기 발광 소자(1000)는 제1 리드(121a), 제2 리드(121b), 하우징(123), 발광 다이오드 칩들(125a, 125b), 반사기(127), 본딩와이어들(129), 및 몰딩부(131)를 포함할 수 있다.
제1 리드(121a)와 제2 리드(121b)는 도전성 재료로 형성되며, 예를 들어 금속으로 형성될 수 있다. 제1 리드(121a) 및 제2 리드(121b)는 하프 컷팅에 의해 바닥면이 부분적으로 제거될 수 있으며, 이에 따라, 상대적으로 얇은 영역들을 포함할 수 있다. 또한, 제1 리드(121a) 및 제2 리드(121b)는 도 12C에 도시한 바와 같이, 리드들(121a, 121b)의 상면으로부터 위로 돌출된 앵커들(121e)을 포함할 수 있다. 앵커들(121e)은 리드들(121a, 121b)의 가장자리에 형성될 수 있으며, 특히, 하프 컷팅된 영역들 상부에 배치될 수 있다. 앵커들(121e)은 리드들(121a, 121b)이 하우징(123)으로부터 분리되는 것을 방지한다. 엥커들(121e)은 단면으로 볼 때 두께가 변화하는 영역을 포함할 수 있다. 또한 엥커들(121e)의 상면과 하면은 평행하지 않을 수 있으며, 비대칭 형태일 수 있다. 엥커들(121e)의 상면의 위로 돌출된 일부분은 각도를 가지고 있으며, 돌출된 각도는 발광 다이오드 칩의 마운팅 면을 기준으로 60도 이하일 수 있다. 이러한 형상으로 인하여 하우징(123)과의 접합이 더욱 강화될 수 있다.
하우징(123)은 리드들(121a, 121b)의 측면을 덮고 상면 일부를 덮는다. 하우징(123)은 리드들(121a, 121b) 상부에 캐비티를 형성한다. 하우징(123)은 예를 들어 에폭시 몰딩 컴파운드(EMC)로 형성될 수 있다.
발광 다이오드 칩들(125a, 125b)은 제1 리드(121a) 상에 배치될 수 있으며, 본딩 와이어들(129)을 통해 제1 및 제2 리드들(121a, 121b)에 전기적으로 연결될 수 있다. 발광 다이오드 칩들(125a, 125b)은 앞의 실시예들에 설명한 발광 다이오드들(100, 200, 300)을 포함할 수 있다. 발광 다이오드 칩들(125a, 125b)은 서로 동일한 색상의 광을 방출할 수 있으나, 이에 한정되는 것은 아니며, 서로 다른 색상의 광을 방출할 수도 있다.
반사기(127)는 하우징(123)의 내측벽에 형성될 수 있다. 반사기(127)는 하우징(123)보다 반사율이 높은 물질로 형성될 수 있으며, 예를 들어, 화이트 실리콘을 포함할 수 있다.
몰딩부(131)는 발광 다이오드 칩들(125a, 125b)을 덮는다. 몰딩부(131)는 하우징(123)의 캐비티를 채울 수 있다. 몰딩부(131)는 투명 실리콘으로 형성될 수 있다. 일 실시예에 있어서, 몰딩부(131)는 형광체를 포함하지 않을 수 있다. 발광 다이오드 칩들(125a, 125b)이 혼색광을 방출하므로, 형광체(133)의 사용없이도 요구되는 혼색광을 구현할 수 있다. 다른 실시예에 있어서, 몰딩부(131)는 형광체(133)를 포함할 수 있다. 발광 다이오드 칩들(125a, 125b)이 혼색광을 방출하므로, 형광체(133)의 사용량은 종래의 발광 소자에 비해 상대적으로 적을 수 있다.
도 13은 본 개시의 또 다른 실시예에 따른 발광 소자(2000)를 설명하기 위한 개략적인 단면도이다.
도 13을 참조하면, 발광 소자(2000)는 제1 리드(221a), 제2 리드(221b), 하우징(223), 발광 다이오드 칩들(225), 반사기(227), 접착제(229), 및 파장변환기(231)를 포함할 수 있다.
제1 리드(221a)와 제2 리드(221b)는 도전성 재료로 형성되며, 예를 들어 금속으로 형성될 수 있다. 제1 리드(221a) 및 제2 리드(221b)는 하프 컷팅에 의,해 바닥면이 부분적으로 제거될 수 있으며, 이에 따라, 상대적으로 얇은 영역들을 포함할 수 있다. 또한, 제1 리드(221a) 및 제2 리드(221b)는 에칭에 의해 서로 분리될 수 있다. 나아가, 도면에 도시하지는 않았지만, 제1 리드(221a) 및 제2 리드(221b) 각각에 관통홀이 형성될 수 있다. 관통홀은 바닥면이 부분적으로 제거된 영역으로 연통될 수 있다. 관통홀들은 하우징(223)으로 채워지며 따라서, 리드들(221a, 221b)이 하우징(223)으로부터 분리되는 것을 방지한다. 관통홀은 선택적으로 적용 가능하다.
리드들(221a, 221b)은 서로 마주보는 면을 포함한다. 리드들(221a, 221b)의 서로 마주보는 면은 대칭일 수 있다. 리드들(221a, 221b) 각각의 서로 마주보는 면은 제1면(s1)과 제2면(s2)을 포함할 수 있다. 제1면(s1)은 제1 곡률 반경을 가지는 영역을 포함할 수 있으며, 제2면(s2)은 제2 곡률 반경을 가지는 영역을 포함할 수 있다. 제1 곡률 반경은 제2 곡률 반경과 다른 값을 가질 수 있다. 도 13에 도시한 바와 같이, 제1면(s1)의 제1 곡률 반경이 제2면(s2)의 제2 곡률 반경보다 작을 수 있다.
한편, 상기 제1 및 제2 리드들(221a, 221b)은 서로 대향하는 측면에 수직면과 함께 곡면, 즉, 제3면(s3) 및 제4면(s4)을 포함할 수 있다. 서로 대항하는 측면들은 대칭일 수 있으나, 본 개시가 이에 한정되는 것은 아니다. 제3면(s3) 및 제4면(s4)은 제1면(s1) 및 제2면(s2)의 곡률 반경과 다른 곡률반경을 갖는 영역을 포함할 수 있다. 예컨대, 제3면(s3) 및 제4면(s4)은 제1면(s1) 및 제2면(s2)의 곡률 반경보다 더 큰 곡률 반경을 갖는 영역을 포함할 수 있다.
리드들(221a, 221b)의 측면들이 각각 서로 다른 곡률 반경을 갖는 영역들을 포함함으로써 리드들(221a, 221b)과 하우징(223)의 결합력을 강화 시킬 수 있다.
하우징(223)은 리드들(221a, 221b)의 상면 일부를 덮고 하면 일부를 덮는다. 하우징(223)은 특히 하프컷팅에 의해 바닥면이 부분적으로 제거된 영역을 채울 수 있으며, 리드들(221a, 221b)에 형성된 관통홀들을 채울 수 있다.
하우징(223)은 리드들(221a, 221b) 상부에 캐비티를 형성한다. 하우징(223)은 예를 들어 에폭시 몰딩 컴파운드(EMC)로 형성될 수 있다.
발광 다이오드 칩(225)은 제1 리드(221a) 및 제2 리드(221b) 상에 플립 본딩되어 전기적으로 연결될 수 있다. 발광 다이오드 칩(225)은 앞의 실시예들에 설명한 발광 다이오드들(100, 200, 300)을 포함할 수 있다.
파장변환기(231)는 발광 다이오드 칩(225) 상부에 배치된다. 파장변환기(231)는 접착제(229)를 통해 발광 다이오드 칩(225)에 접착될 수 있다. 접착제(229)는 발광 다이오드 칩(225) 상면뿐만 아니라 측면을 적어도 부분적으로 덮을 수 있다. 발광 다이오드 칩(225)의 측면을 덮는 접착제(229)는 발광 다이오드 칩(225)의 하면으로 갈수록 두께가 감소할 수 있다.
파장변환기(231)는 형광체를 포함할 수 있다. 발광 다이오드 칩(225)이 혼색광을 방출하므로, 형광체의 사용량은 종래의 발광 소자에 비해 상대적으로 적을 수 있다. 혼색광을 방출하는 발광 다이오드 칩(225)과 함께 형광체를 사용함으로써 원하는 색좌표를 갖는 혼색광을 쉽게 구현할 수 있다.
반사기(227)는 하우징(223)의 내측벽과 파장변환기(231) 사이에 형성될 수 있다. 반사기(227)는 파장변환기(231)의 측면에 접할 수 있으며 몰딩부(223)의 내측벽에 접할 수 있다. 반사기(227)는 또한 발광 다이오드 칩(225)의 측면을 둘러쌀 수 있다. 반사기(227)과 발광 다이오드 칩(225) 사이에 접착제(229)가 배치될 수 있다.
반사기(227)는 하우징(223)보다 반사율이 높은 물질로 형성될 수 있고, 반사기(227)는 단면으로 볼 때 높이가 다른 영역을 포함할 수 있다. 예를 들어, 화이트 실리콘을 포함할 수 있다. 반사기(227)는 오목한 상면을 포함할 수 있다. 오목부의 최저 높이는 파장변환기(231)의 상면(점선으로 표시됨)보다 낮게 위치할 수 있으며, 반사기(227)의 최상단은 파장변환기(231)의 상면보다 높게 위치할 수 있다. 이에 따라, 파장변환기(231)로부터 측면방향으로 방출된 광은 반사기(227)의 오목한 상면에서 반사될 수 있으며, 따라서 광을 발광 다이오드 칩(225)의 상부 방향으로 모아줄 수 있다.
본 실시예에 따른 발광 소자들(1000, 2000)은 혼색광을 방출하는 발광 다이오드 칩(125a, 125b, 225)과 함께 형광체를 사용함으로써 원하는 색좌표의 혼색광을 쉽게 구현할 수 있다. 특히, CIE 1931 색공간 색도도 상에서 색좌표 (x, y)가 (0.012, 0.494), (0.2, 0.4), (0.2, 0.32), (0.04, 0.32)의 4개의 좌표점으로 둘러싸인 영역 내에 위치하는 시안광을 구현할 수 있다. 또한, 본 실시예에 따른 발광 소자들(1000, 2000)은 앞서 설명한 발광 다이오드를 채택함으로써 형광체 없이도 위 색좌표의 백색광을 구현할 수 있다.
본 개시의 특정 실시예들 및 양태들이 본 명세서에서 예시되고 설명되었지만, 다양한 다른 변경 및 변형들이 본 개시의 기술적 사상 및 범위를 벗어나지 않고 이루어질 수 있다. 더욱이, 여기에 다양한 양태들이 설명되었지만, 이러한 양태들은 조합하여 이용될 필요는 없다. 따라서, 첨부된 청구항이 여기에 도시되고 설명된 실시예들의 범위 내에서의 모든 변경 및 변형들을 포함하도록 의도된다.

Claims (20)

  1. 제1 도전형 반도체층;
    제2 도전형 반도체층;
    제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 하부 활성층; 및
    상기 하부 활성층과 제2 도전형 반도체층 사이에 배치된 상부 활성층을 포함하고,
    상기 하부 활성층은 상기 상부 활성층보다 단파장의 광을 방출하고,
    상기 상부 활성층은 복수의 우물층과 복수의 장벽층을 포함하되,
    상기 복수의 장벽층들 중 적어도 하나의 장벽층은 제1 장벽층 및 상기 제1 장벽층보다 낮은 n형 불순물 도핑 농도를 갖는 제2 장벽층을 포함하고,
    상기 제1 장벽층은 상기 제2 장벽층보다 상기 제1 도전형 반도체층에 더 가까운 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 하부 활성층은 500nm 미만에서 제1 피크 강도를 갖는 광을 방출하고,
    상기 상부 활성층은 500nm 이상에서 제2 피크 강도를 갖는 광을 방출하는 발광 다이오드.
  3. 청구항 1에 있어서,
    상기 제2 장벽층은 상기 제1 장벽층보다 낮은 도핑 농도로 도핑되거나 또는 의도적인 도핑 없이 형성된 발광 다이오드.
  4. 청구항 1에 있어서,
    상기 복수의 장벽층들 모두 상기 제1 장벽층 및 제2 장벽층을 포함하는 발광 다이오드.
  5. 청구항 1에 있어서,
    상기 복수의 장벽층들 중 일부 장벽층을 제외하고 절반 이상이 상기 제1 장벽층 및 제2 장벽층을 포함하되,
    상기 제1 장벽층 및 제2 장벽층을 포함하는 장벽층들은 상기 제2 도전형 반도체층에 가깝게 배치된 발광 다이오드.
  6. 청구항 1에 있어서,
    상기 복수의 장벽층들 중 절반이 상기 제1 장벽층 및 제2 장벽층을 포함하되,
    상기 제1 장벽층 및 제2 장벽층을 포함하는 장벽층들은 상기 제2 도전형 반도체층에 가깝게 배치된 발광 다이오드.
  7. 청구항 1에 있어서,
    상기 복수의 장벽층들 중 절반 이하가 상기 제1 장벽층 및 제2 장벽층을 포함하되,
    상기 제1 장벽층 및 제2 장벽층을 포함하는 장벽층들은 상기 제2 도전형 반도체층에 가깝게 배치된 발광 다이오드.
  8. 청구항 1에 있어서,
    상기 복수의 장벽층들 중 적어도 2개의 장벽층들이 상기 제1 장벽층 및 제2 장벽층을 포함하되, 상기 적어도 2개의 장벽층들의 제2 장벽층들은 서로 다른 도핑 농도를 갖는 발광 다이오드.
  9. 청구항 8에 있어서,
    상기 적어도 2개의 장벽층들은 도핑 농도가 높은 순서 또는 낮은 순서로 배열된 발광 다이오드.
  10. 청구항 9에 있어서,
    상기 제1 장벽층 및 제2 장벽층을 포함하는 장벽층들은 상기 제2 도전형 반도체층에 가깝게 배치된 발광 다이오드.
  11. 청구항 1에 있어서,
    상기 복수의 우물층은 각각 In을 포함하되,
    상기 상부 활성층 내 In 함량 프로파일은 피크 포인트들과 밸리 포인트들을 갖고,
    상기 상부 활성층 내 상기 n형 불순물의 도핑 프로파일은 피크 포인트들과 밸리 포인트들을 가지며,
    상기 n형 불순물의 도핑 프로파일의 피크 포인트들은 상기 In 함량 프로파일의 밸리 포인트들에서 떨어져 위치하는 발광 다이오드.
  12. 청구항 11에 있어서,
    상기 n형 불순물의 도핑 프로파일의 피크 포인트들은 상기 In 함량 프로파일의 피크 포인트와 밸리 포인트 사이에 위치하는 발광 다이오드.
  13. 청구항 11에 있어서,
    상기 n형 불순물의 도핑 프로파일의 피크 포인트들은 상기 In 함량 프로파일의 두 개의 피크 포인트들 사이에 위치하는 발광 다이오드.
  14. 청구항 11에 있어서,
    상기 n형 불순물의 도핑 프로파일은 상기 n형 불순물의 도핑 프로파일의 피크 포인트를 기준으로 좌우 비대칭인 발광 다이오드.
  15. 청구항 1에 있어서,
    상기 제1 도전형 반도체층과 상기 하부 활성층 사이에 배치된 V-피트 생성층; 및
    상기 V-피트 생성층과 상기 하부 활성층 사이에 배치된 초격자층을 더 포함하는 발광 다이오드.
  16. 청구항 15에 있어서,
    상기 제2 도전형 반도체층과 상기 상부 활성층 사이에 배치된 전자 블록층을 더 포함하는 발광 다이오드.
  17. 청구항 1에 있어서,
    상기 하부 활성층에서 방출되는 광의 강도가 상기 상부 활성층에서 방출되는 광의 강도보다 더 큰 발광 다이오드.
  18. 제1 리드 및 제2 리드;
    상기 제1 리드 및 제2 리드를 덮고 캐비티를 정의하는 하우징; 및
    상기 하우징의 캐비티 내에 배치되어 상기 제1 및 제2 리드에 전기적으로 접속된 발광 다이오드를 포함하되,
    상기 발광 다이오드는,
    제1 도전형 반도체층;
    제2 도전형 반도체층;
    제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 하부 활성층; 및
    상기 하부 활성층과 제2 도전형 반도체층 사이에 배치된 상부 활성층을 포함하고,
    상기 하부 활성층은 상기 상부 활성층보다 단파장의 광을 방출하고,
    상기 상부 활성층은 복수의 우물층과 복수의 장벽층을 포함하되,
    상기 복수의 장벽층들 중 적어도 하나의 장벽층은 제1 장벽층 및 상기 제1 장벽층보다 낮은 n형 불순물 도핑 농도를 갖는 제2 장벽층을 포함하고,
    상기 제1 장벽층은 상기 제2 장벽층보다 상기 제1 도전형 반도체층에 더 가까운 발광 소자.
  19. 청구항 18에 있어서,
    상기 복수의 우물층은 각각 In을 포함하되,
    상기 상부 활성층 내 In 함량 프로파일은 피크 포인트들과 밸리 포인트들을 갖고,
    상기 상부 활성층 내 상기 n형 불순물의 도핑 프로파일은 피크 포인트들과 밸리 포인트들을 가지며,
    상기 n형 불순물의 도핑 프로파일의 피크 포인트들은 상기 In 함량 프로파일의 밸리 포인트들에서 떨어져 위치하는 발광 소자.
  20. 청구항 18에 있어서,
    형광체 없이 백색광을 방출하는 발광 소자.
PCT/KR2023/003469 2022-03-17 2023-03-15 발광 다이오드 및 그것을 갖는 발광 소자 WO2023177209A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263320892P 2022-03-17 2022-03-17
US63/320,892 2022-03-17
US18/120,168 US20230335673A1 (en) 2022-03-17 2023-03-10 Light emitting diode and light emitting device having the same
US18/120,168 2023-03-10

Publications (1)

Publication Number Publication Date
WO2023177209A1 true WO2023177209A1 (ko) 2023-09-21

Family

ID=88024016

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/003469 WO2023177209A1 (ko) 2022-03-17 2023-03-15 발광 다이오드 및 그것을 갖는 발광 소자

Country Status (2)

Country Link
US (1) US20230335673A1 (ko)
WO (1) WO2023177209A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020195606A1 (en) * 2001-01-16 2002-12-26 Edmond John Adam Group III nitride LED with undoped cladding layer and multiple quantum well
KR100674858B1 (ko) * 2005-07-07 2007-01-29 삼성전기주식회사 백색 발광소자
KR20170134222A (ko) * 2016-05-26 2017-12-06 서울바이오시스 주식회사 고효율 장파장 발광 소자
KR102015908B1 (ko) * 2013-02-21 2019-08-29 삼성전자주식회사 반도체 발광소자
KR102212561B1 (ko) * 2014-08-11 2021-02-08 삼성전자주식회사 반도체 발광 소자 및 반도체 발광 소자 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020195606A1 (en) * 2001-01-16 2002-12-26 Edmond John Adam Group III nitride LED with undoped cladding layer and multiple quantum well
KR100674858B1 (ko) * 2005-07-07 2007-01-29 삼성전기주식회사 백색 발광소자
KR102015908B1 (ko) * 2013-02-21 2019-08-29 삼성전자주식회사 반도체 발광소자
KR102212561B1 (ko) * 2014-08-11 2021-02-08 삼성전자주식회사 반도체 발광 소자 및 반도체 발광 소자 패키지
KR20170134222A (ko) * 2016-05-26 2017-12-06 서울바이오시스 주식회사 고효율 장파장 발광 소자

Also Published As

Publication number Publication date
US20230335673A1 (en) 2023-10-19

Similar Documents

Publication Publication Date Title
WO2017095154A1 (ko) 발광소자 및 이를 포함하는 조명장치
WO2016064134A2 (en) Light emitting device and method of fabricating the same
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2021256839A1 (ko) 단일칩 복수 대역 발광 다이오드 및 그 응용품
WO2021158016A1 (ko) 단일칩 복수 대역 발광 다이오드
WO2014058224A1 (ko) 발광소자
WO2014046527A1 (ko) 발광소자
WO2013015472A1 (ko) 반도체 발광소자 및 그 제조방법
WO2018212416A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
WO2021210919A1 (ko) 단일칩 복수 대역 발광 다이오드
WO2022240179A1 (ko) 복수 대역 발광 다이오드
WO2020138842A1 (en) Micro light emitting diode and manufacturing method of micro light emitting diode
WO2017122996A1 (ko) 자외선 발광소자
WO2023027474A1 (ko) 발광 다이오드 및 그것을 갖는 발광 소자
WO2017003095A1 (ko) 발광소자 패키지 이를 포함하는 발광소자 모듈
KR20100049451A (ko) 질화물 반도체 소자
WO2022186593A1 (ko) 단일칩 복수 대역 발광 다이오드 및 그 제조 방법
WO2022177306A1 (ko) 단일칩 복수 대역 발광 다이오드, 그것을 갖는 발광 소자 및 발광 모듈
WO2016080671A1 (ko) 발광소자 및 조명시스템
WO2023177209A1 (ko) 발광 다이오드 및 그것을 갖는 발광 소자
WO2014021651A1 (ko) 발광 소자
WO2016072661A1 (ko) 자외선 발광소자 및 조명시스템
WO2019212254A1 (ko) 발광 소자 패키지
WO2020111429A1 (ko) 발광 소자
WO2023277608A1 (ko) 복수 대역 발광 다이오드

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23771088

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023771088

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2023771088

Country of ref document: EP

Effective date: 20241017