[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2023175437A1 - 半導体装置、及び、半導体装置の作製方法 - Google Patents

半導体装置、及び、半導体装置の作製方法 Download PDF

Info

Publication number
WO2023175437A1
WO2023175437A1 PCT/IB2023/052054 IB2023052054W WO2023175437A1 WO 2023175437 A1 WO2023175437 A1 WO 2023175437A1 IB 2023052054 W IB2023052054 W IB 2023052054W WO 2023175437 A1 WO2023175437 A1 WO 2023175437A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
transistor
light
semiconductor
insulating layer
Prior art date
Application number
PCT/IB2023/052054
Other languages
English (en)
French (fr)
Inventor
保坂泰靖
神長正美
井口貴弘
三澤千恵子
佐藤亜美
土橋正佳
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to CN202380025998.8A priority Critical patent/CN118922949A/zh
Publication of WO2023175437A1 publication Critical patent/WO2023175437A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/60—Circuit arrangements for operating LEDs comprising organic material, e.g. for operating organic light-emitting diodes [OLED] or polymer light-emitting diodes [PLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices

Definitions

  • One embodiment of the present invention relates to a semiconductor device, a display device, a display module, and an electronic device.
  • One embodiment of the present invention relates to a method for manufacturing a semiconductor device and a method for manufacturing a display device.
  • the technical field of one embodiment of the present invention includes semiconductor devices, display devices, light-emitting devices, power storage devices, storage devices, lighting devices, input devices (e.g., touch sensors), input/output devices (e.g., touch panels), and devices equipped with them. Examples include electronic devices, their driving methods, and their manufacturing methods.
  • Semiconductor devices having transistors are widely applied to display devices and electronic devices, and there is a demand for higher integration and higher speed of semiconductor devices. For example, when applying a semiconductor device to a high-definition display device, a highly integrated semiconductor device is required. 2. Description of the Related Art As one means of increasing the degree of integration of transistors, the development of microsized transistors is progressing.
  • VR virtual reality
  • AR augmented reality
  • SR substitute reality
  • MR mixed reality
  • XR Extended Reality
  • Display devices for XR are desired to have high definition and high color reproducibility in order to enhance the sense of reality and immersion.
  • Examples of devices that can be applied to the display device include a light emitting device including a light emitting device (also referred to as a light emitting element) such as a liquid crystal display device, an organic EL (Electro Luminescence) element, and a light emitting diode (LED).
  • a light emitting device also referred to as a light emitting element
  • a light emitting element such as a liquid crystal display device, an organic EL (Electro Luminescence) element, and a light emitting diode (LED).
  • Patent Document 1 discloses a display device for VR using an organic EL device (also referred to as an organic EL element).
  • An object of one embodiment of the present invention is to provide a semiconductor device having a microsized transistor and a method for manufacturing the same.
  • an object of one embodiment of the present invention is to provide a semiconductor device in which transistors are arranged at high density, and a method for manufacturing the same.
  • an object of one embodiment of the present invention is to provide a semiconductor device including a transistor with a large on-state current, and a method for manufacturing the same.
  • Another object of one embodiment of the present invention is to provide a highly integrated semiconductor device and a method for manufacturing the same.
  • Another object of one embodiment of the present invention is to provide a semiconductor device with good electrical characteristics and a method for manufacturing the same.
  • Another object of one embodiment of the present invention is to provide a highly reliable semiconductor device and a method for manufacturing the same.
  • an object of one embodiment of the present invention is to provide a method for manufacturing a semiconductor device with high productivity.
  • an object of one embodiment of the present invention is to provide a novel semiconductor device and a method for manufacturing the same.
  • One embodiment of the present invention includes a first transistor, a second transistor, and an insulating layer, and the first transistor includes a first conductive layer, a second conductive layer, and a first conductive layer.
  • the second transistor includes a semiconductor layer, a first gate insulating layer, and a first gate electrode, and the second transistor includes a third conductive layer, a fourth conductive layer, a second semiconductor layer, It has a second gate insulating layer and a second conductive layer, and the insulating layer has an upper surface of the first conductive layer, a side surface of the first semiconductor layer, a lower surface of the second semiconductor layer, has an opening that is in contact with and reaches the first conductive layer, the first conductive layer has a function as one of a source electrode or a drain electrode of the first transistor, and the second conductive layer has an opening that reaches the first conductive layer.
  • the third conductive layer has a function as the other of the source electrode or the drain electrode of the first transistor and a second gate electrode of the second transistor, and the third conductive layer has a function as the other of the source electrode or the drain electrode of the first transistor. or has a function as one of the drain electrodes, the fourth conductive layer has a function as the other of the source electrode or the drain electrode of the second transistor, and the first semiconductor layer has the function of the first conductive layer.
  • the first gate electrode is in contact with the top surface, the inner wall of the opening, and the side surface and top surface of the second conductive layer, and the first gate electrode is connected to the inner wall of the opening on the first semiconductor layer through the first gate insulating layer.
  • the second conductive layer is provided on the second semiconductor layer via the second gate insulating layer and is in contact with the lower surface of the first semiconductor layer.
  • the third conductive layer is in contact with the side surface and top surface of one of the side edges of the second semiconductor layer, and the fourth conductive layer is in contact with the side surface and top surface of the other side edge of the second semiconductor layer. It is.
  • the first semiconductor layer and the second semiconductor layer each include an oxide semiconductor.
  • one embodiment of the present invention includes a first transistor, a second transistor, and an insulating layer
  • the first transistor includes a first conductive layer, a second conductive layer, and an insulating layer
  • the second transistor includes a second conductive layer, a third conductive layer, a second semiconductor layer, and a gate insulating layer.
  • the insulating layer is in contact with an upper surface of the first conductive layer, a side surface of the first semiconductor layer, and a lower surface of the second semiconductor layer, and , has an opening reaching the first conductive layer
  • the first semiconductor layer has an upper surface of the first conductive layer, an inner wall of the opening, and one side surface and upper surface of the source electrode or the drain electrode of the second transistor.
  • the first conductive layer has a function as one of the source electrode or the drain electrode of the first transistor
  • the second conductive layer has the function of the other of the source electrode or the drain electrode of the first transistor.
  • the third conductive layer has a function as the other of the source electrode and the drain electrode of the second transistor.
  • the first gate electrode is provided on the first semiconductor layer via the gate insulating layer so as to have a region overlapping with the inner wall of the opening, and the second conductive layer is provided on the side of the second semiconductor layer.
  • the third conductive layer is in contact with the side surface and top surface of one of the end portions, the third conductive layer is in contact with the side surface and top surface of the other side end portion of the second semiconductor layer, and the second gate electrode is connected to This is a semiconductor device provided on a second semiconductor layer.
  • the first semiconductor layer and the second semiconductor layer each include an oxide semiconductor.
  • a first conductive film is formed, the first conductive film is processed to form a first conductive layer, and a first insulating layer is formed over the first conductive layer. forming a first metal oxide film on the first insulating layer, processing the first metal oxide film to form a first semiconductor layer, and forming a first semiconductor layer on the first semiconductor layer.
  • a second conductive film is formed, and the second conductive film is processed to form a second conductive layer covering a part of the upper surface and side surfaces of the first semiconductor layer, and a third conductive layer.
  • a second insulating layer is formed on the first semiconductor layer, a second conductive layer, a third conductive layer, and the first insulating layer, and a second insulating layer is formed on the second insulating layer.
  • 3 is formed, and the third conductive film, the second insulating layer, and the first insulating layer are processed to form the third conductive film, the second insulating layer, and the first insulating layer.
  • An opening is formed in the layer, the third conductive film is processed to form a fourth conductive layer, and the upper surface of the first conductive layer, the inner wall of the opening, the upper surface of the fourth conductive layer, and the second conductive layer are formed.
  • a second metal oxide film is formed to cover a part of the upper surface of the insulating layer, and the second metal oxide film is processed to have a region that overlaps with the inner wall of the opening.
  • a semiconductor layer is formed, a third insulating layer is formed on the second semiconductor layer, a fourth conductive layer, and a second insulating layer, and a fourth conductive film is formed on the third insulating layer.
  • a semiconductor device having a microsized transistor and a method for manufacturing the same can be provided.
  • a semiconductor device in which transistors are arranged at high density and a method for manufacturing the same can be provided.
  • a semiconductor device including a transistor with a large on-current and a method for manufacturing the same can be provided.
  • a highly integrated semiconductor device and a method for manufacturing the same can be provided.
  • a semiconductor device with good electrical characteristics and a method for manufacturing the same can be provided.
  • a highly reliable semiconductor device and a method for manufacturing the same can be provided.
  • a method for manufacturing a semiconductor device with high productivity can be provided.
  • a novel semiconductor device and a method for manufacturing the same can be provided.
  • FIG. 1A is a plan view showing an example of a semiconductor device.
  • FIG. 1B is a cross-sectional view showing an example of a semiconductor device.
  • FIG. 2A is a plan view showing an example of a semiconductor device.
  • FIG. 2B is a cross-sectional view showing an example of a semiconductor device.
  • FIG. 3A is a plan view showing an example of a semiconductor device.
  • FIG. 3B is a cross-sectional view showing an example of a semiconductor device.
  • FIG. 4A is a plan view showing an example of a semiconductor device.
  • FIG. 4B is a cross-sectional view showing an example of a semiconductor device.
  • FIG. 5A is a plan view showing an example of a semiconductor device.
  • FIG. 5B is a cross-sectional view showing an example of a semiconductor device.
  • FIG. 6A is a plan view showing an example of a semiconductor device.
  • FIG. 6B is a cross-sectional view showing an example of a semiconductor device.
  • 7A to 7C are cross-sectional views showing an example of a semiconductor device.
  • 8A to 8C are cross-sectional views showing an example of a semiconductor device.
  • 9A to 9C are cross-sectional views showing an example of a method for manufacturing a semiconductor device.
  • 10A to 10C are cross-sectional views showing an example of a method for manufacturing a semiconductor device.
  • 11A to 11C are cross-sectional views showing an example of a method for manufacturing a semiconductor device.
  • FIG. 12A to 12C are cross-sectional views illustrating an example of a method for manufacturing a semiconductor device.
  • 13A to 13C are cross-sectional views illustrating an example of a method for manufacturing a semiconductor device.
  • 14A to 14D are circuit diagrams of pixel circuits.
  • 15A to 15D are circuit diagrams of pixel circuits.
  • FIG. 16 is a perspective view showing an example of a display device.
  • FIG. 17 is a cross-sectional view showing an example of a display device.
  • FIG. 18 is a cross-sectional view showing an example of a display device.
  • FIG. 19 is a cross-sectional view showing an example of a display device.
  • FIG. 20 is a cross-sectional view showing an example of a display device.
  • FIG. 20 is a cross-sectional view showing an example of a display device.
  • FIG. 21 is a cross-sectional view showing an example of a display device.
  • FIG. 22 is a cross-sectional view showing an example of a display device.
  • 23A to 23H are diagrams showing examples of pixels.
  • 24A to 24K are diagrams showing examples of pixels.
  • 25A to 25F are diagrams illustrating configuration examples of light emitting devices.
  • 26A to 26C are diagrams showing configuration examples of light emitting devices.
  • 27A and 27B are diagrams illustrating a configuration example of a light receiving device.
  • 27C to 27E are diagrams illustrating configuration examples of a display device.
  • 28A to 28D are diagrams illustrating an example of an electronic device.
  • 29A to 29F are diagrams illustrating an example of an electronic device.
  • 30A to 30G are diagrams illustrating an example of an electronic device.
  • FIG. 31 is a cross-sectional view showing an example of a semiconductor device.
  • FIG. 32 is a cross-sectional STEM image of the semiconductor device.
  • film and “layer” can be interchanged depending on the situation or circumstances.
  • conductive layer can be changed to the term “conductive film.”
  • insulating film can be changed to the term “insulating layer.”
  • a device manufactured using a metal mask or FMM fine metal mask, high-definition metal mask
  • a device with a MM (metal mask) structure is sometimes referred to as a device with an MML (metal maskless) structure.
  • SBS Side By Side
  • materials and configurations can be optimized for each light emitting device, which increases the degree of freedom in selecting materials and configurations, making it easier to improve brightness and reliability.
  • holes or electrons may be referred to as “carriers”.
  • a hole injection layer or an electron injection layer is called a “carrier injection layer”
  • a hole transport layer or an electron transport layer is called a “carrier transport layer”
  • a hole blocking layer or an electron blocking layer is called a “carrier injection layer.”
  • the carrier injection layer, carrier transport layer, and carrier block layer described above may not be clearly distinguishable depending on their respective cross-sectional shapes or characteristics.
  • one layer may serve as two or three functions among a carrier injection layer, a carrier transport layer, and a carrier block layer.
  • a light emitting device has an EL layer between a pair of electrodes.
  • the EL layer has at least a light emitting layer.
  • the layers (also referred to as functional layers) included in the EL layer include a light emitting layer, a carrier injection layer (a hole injection layer and an electron injection layer), a carrier transport layer (a hole transport layer and an electron transport layer), and Examples include carrier block layers (hole block layers and electron block layers).
  • a light-receiving device (also referred to as a light-receiving element) has an active layer that functions as at least a photoelectric conversion layer between a pair of electrodes.
  • island-like refers to a state in which two or more layers formed in the same process and using the same material are physically separated.
  • an island-shaped light emitting layer indicates that the light emitting layer and an adjacent light emitting layer are physically separated.
  • a tapered shape refers to a shape in which at least a part of the side surface of the structure is inclined with respect to the substrate surface or the surface to be formed.
  • it refers to a shape having a region in which the angle between the inclined side surface and the substrate surface or the surface to be formed (also referred to as a taper angle) is less than 90 degrees.
  • the side surface of the structure, the substrate surface, or the surface to be formed does not necessarily have to be completely flat, and may be substantially planar with a minute curvature or may be substantially planar with minute irregularities.
  • a mask layer (also referred to as a sacrificial layer) is a layer located above at least a light emitting layer (more specifically, a layer that is processed into an island shape among the layers constituting the EL layer). , has a function of protecting the light emitting layer during the manufacturing process.
  • step breakage refers to a phenomenon in which a layer, film, or electrode is separated due to the shape of the surface on which it is formed (for example, a step difference).
  • the planar shapes roughly match means that at least a portion of the outlines of the laminated layers overlap. For example, this includes a case where the upper layer and the lower layer are processed using the same mask pattern or partially the same mask pattern. However, strictly speaking, the contours may not overlap, and the upper layer may be located inside the lower layer, or the upper layer may be located outside the lower layer, and in this case, it is also said that the planar shapes roughly match.
  • One embodiment of the present invention includes one horizontal channel transistor (described later) and one vertical channel transistor (described later), and includes a source electrode, a drain electrode, or a gate of the horizontal channel transistor.
  • This is a semiconductor device in which one of the electrodes is electrically connected to one of the source electrode, drain electrode, or gate electrode of a vertical channel transistor.
  • the semiconductor device can occupy a smaller area within the substrate plane than a semiconductor device having two lateral channel transistors.
  • a semiconductor device of one embodiment of the present invention, a method for manufacturing the same, and the like will be described with reference to FIGS. 1A to 15D.
  • FIG. 1A shows a plan view (also referred to as a top view) of the semiconductor device 10.
  • FIG. 1B shows a cross-sectional view taken along the dashed line A1-A2 shown in FIG. 1A. Note that some components of the semiconductor device 10 are omitted in FIG. 1A. Regarding the plan view of the semiconductor device, some of the constituent elements are omitted in the subsequent drawings as well, similar to FIG. 1A.
  • the semiconductor device 10 includes a transistor M1 and a transistor M2 on a substrate 102.
  • the transistor M1 includes a conductive layer 112a stacked on the substrate 102, a semiconductor layer 109 provided on the insulating layer 110, a side surface and a top surface of one of the side ends of the semiconductor layer 109, and one side of the insulating layer 110.
  • the conductive layer 116a in contact with the upper surface, the side surface and the upper surface of the other side end of the semiconductor layer 109, and the conductive layer 116b in contact with the other upper surface of the insulating layer 110, the upper surface of the semiconductor layer 109, the upper surface of the conductive layer 116a, and the upper surface of the conductive layer 116a.
  • the conductive layer 112b includes an insulating layer 107 having a region in contact with side surfaces, the upper surface and side surfaces of the conductive layer 116b, and a part of the upper surface of the insulating layer 110, and a conductive layer 112b on the insulating layer 107.
  • the semiconductor layer 109 functions as a semiconductor layer in which a channel is formed.
  • the conductive layer 116a functions as either a source electrode or a drain electrode, and the conductive layer 116b functions as the other source electrode or drain electrode.
  • Insulating layer 107 functions as a gate insulating layer.
  • the conductive layer 112b functions as a gate electrode.
  • the transistor M2 includes a conductive layer 112a on the substrate 102, an insulating layer 110 laminated on the conductive layer 112a, a conductive layer 112b provided on the insulating layer 107, and an inner wall of an opening 141 provided in the insulating layer 110 and the like.
  • the conductive layer 104 includes an insulating layer 106 having an upper surface, side surfaces, and a region in contact with the upper surface of the conductive layer 112b, and a conductive layer 104 provided on the insulating layer 106 so as to have a region overlapping with the inner wall of the opening 141.
  • the conductive layer 112a functions as either a source electrode or a drain electrode, and the conductive layer 112b functions as the other source electrode or drain electrode.
  • the semiconductor layer 108 functions as a semiconductor layer in which a channel is formed.
  • the insulating layer 106 functions as a gate insulating layer.
  • the conductive layer 104 functions as a gate electrode.
  • the transistor M2 is located at a height between the upper surface of the conductive layer 112a and the lower surface of the conductive layer 112b in a cross-sectional view (see FIG. 1B), and overlaps with the conductive layer 104 via the insulating layer 106.
  • a region of the semiconductor layer 108 functions as a channel formation region. That is, the length of this region becomes the channel length of transistor M2. Therefore, in the transistor M2, the channel length can be determined by adjusting the thickness of the insulating layer (the insulating layer 110 and the insulating layer 107) provided between the conductive layer 112a and the conductive layer 112b. Therefore, a transistor with a short channel length can be manufactured with high precision. Furthermore, when a plurality of transistors M2 are manufactured, variations in characteristics among the transistors M2 can also be reduced.
  • the transistor M2 is provided in a region where the semiconductor layer 108 overlaps with the opening 141 in a plan view (see FIG. 1A), the outer circumference of the opening 141, more precisely, the channel of the transistor M2 in the opening 141.
  • the outer circumferential length of the formation region becomes the channel width of the transistor M2. Note that in FIG. 1B, the width of the opening 141 in the X direction is narrower toward the conductive layer 112a and wider toward the conductive layer 112b.
  • the outer circumference of the channel forming region at the part where the width of the opening 141 in the X direction is the narrowest may be defined as the channel width of the transistor M2, or conversely, the width of the opening 141 in the X direction may be the narrowest.
  • the outer circumferential length of the channel formation region in the wide portion may be defined as the channel width of the transistor M2.
  • an intermediate value between the two may be defined as the channel width of the transistor M2.
  • the conductive layer 112b functions as the gate electrode in the transistor M1, and functions as the other of the source electrode and the drain electrode in the transistor M2. That is, the gate electrode of the transistor M1 and the other of the source electrode or the drain electrode of the transistor M2 are electrically connected. Therefore, it can be said that the semiconductor device 10 of one embodiment of the present invention includes two transistors (transistor M1 and transistor M2) that are electrically connected.
  • the drain current flows through the region between the conductive layer 116a and the conductive layer 116b of the semiconductor layer 109, whereas in the transistor M2, the drain current flows between the conductive layer 112a and the conductive layer 112b of the semiconductor layer 108. Drain current flows through the region between the two. That is, in the transistor M1, the drain current flows in a direction substantially parallel to the substrate surface, whereas in the transistor M2, the drain current flows in a direction substantially perpendicular to the substrate surface. .
  • a transistor like the transistor M1, in which the source electrode and the drain electrode are arranged in the lateral direction (the X direction or the Y direction shown in FIGS. 1A and 1B), and the drain current flows in the lateral direction, is referred to as a "lateral channel”. Also called a type transistor.
  • a transistor in which the source electrode and the drain electrode are arranged in the vertical direction (Z direction shown in FIGS. 1A and 1B) and the drain current flows in the vertical direction is referred to as a "vertical channel type" transistor. Also called "transistor”.
  • the area occupied by the transistor in the substrate plane can be significantly reduced compared to the horizontal channel transistor.
  • one of the two transistors included in the semiconductor device is a vertical channel transistor. Therefore, in the semiconductor device 10 of one embodiment of the present invention, the area occupied by the semiconductor device in the substrate plane can be reduced compared to a semiconductor device in which two lateral channel transistors are arranged laterally. Further, in the semiconductor device 10 of one embodiment of the present invention, one of the two transistors included in the semiconductor device (transistor M1) is a lateral channel transistor.
  • a semiconductor device in which transistors are arranged at high density can be realized. Further, a highly integrated semiconductor device can be realized. For example, when the semiconductor device 10 of one embodiment of the present invention is used in a pixel circuit (described later) of a display device, the display device can have higher definition.
  • Substrate 102 There are no major restrictions on the material used for the substrate 102. Depending on the purpose, it may be determined by taking into consideration the presence or absence of translucency and heat resistance to withstand heat treatment. For example, a glass substrate such as barium borosilicate glass or alumino borosilicate glass, a ceramic substrate, a quartz substrate, a sapphire substrate, etc. can be used. Further, a semiconductor substrate, a flexible substrate, a bonded film, a base film, etc. may be used.
  • a glass substrate such as barium borosilicate glass or alumino borosilicate glass, a ceramic substrate, a quartz substrate, a sapphire substrate, etc.
  • a semiconductor substrate, a flexible substrate, a bonded film, a base film, etc. may be used.
  • the semiconductor substrate examples include a semiconductor substrate made of silicon or germanium, or a compound semiconductor substrate made of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide, or gallium oxide.
  • the semiconductor substrate may be a single crystal semiconductor or a polycrystalline semiconductor.
  • the substrate 102 can be, for example, 6th generation (1500 mm x 1850 mm), 7th generation (1870 mm x 2200 mm), 8th generation (2200 mm x 2400 mm), A glass substrate with a large area, such as 9th generation (2400 mm x 2800 mm) or 10th generation (2950 mm x 3400 mm), can be used. Thereby, a large-sized display device can be manufactured. Furthermore, by increasing the size of the substrate, more display devices can be produced from one substrate, and production costs can be reduced.
  • a flexible substrate, a bonded film, a base film, or the like may be used as the substrate 102.
  • polyester resins such as polyethylene terephthalate (PET) and polyethylene naphthalate (PEN), polyacrylonitrile resins, acrylic resins, polyimide resins, and polymethyl methacrylate.
  • Resin polycarbonate (PC) resin, polyethersulfone (PES) resin, polyamide resin (nylon, aramid, etc.), polysiloxane resin, cycloolefin resin, polystyrene resin, polyamideimide resin, polyurethane resin, polyvinyl chloride resin, polychloride Vinylidene resin, polypropylene resin, polytetrafluoroethylene (PTFE) resin, ABS resin, cellulose nanofiber, etc. can be used.
  • a lightweight semiconductor device can be provided. Furthermore, by using the above material for the substrate 102, a semiconductor device that is resistant to impact can be provided. Furthermore, by using the above material for the substrate 102, a semiconductor device that is less likely to be damaged can be provided.
  • the flexible substrate used for the substrate 102 may be made of a material having a coefficient of linear expansion of 1 ⁇ 10 ⁇ 3 /K or less, 5 ⁇ 10 ⁇ 5 /K or less, or 1 ⁇ 10 ⁇ 5 /K or less, for example.
  • aramid is suitable as a flexible substrate used for the substrate 102 because it has a low coefficient of linear expansion.
  • a conductive layer (conductive layer 116a, conductive layer 116b) functions as a source electrode and a drain electrode of transistor M1
  • a conductive layer (conductive layer 112b) functions as a gate electrode of transistor M1
  • a source electrode and drain electrode of transistor M2 In addition to the conductive layers (conductive layer 112a, conductive layer 112b) and the conductive layer (conductive layer 104) that functions as the gate electrode of transistor M2, various wirings, electrodes, etc.
  • Conductive materials that can be used for the conductive layer include aluminum (Al), chromium (Cr), copper (Cu), silver (Ag), gold (Au), platinum (Pt), tantalum (Ta), and nickel ( Ni), titanium (Ti), molybdenum (Mo), tungsten (W), hafnium (Hf), vanadium (V), niobium (Nb), manganese (Mn), magnesium (Mg), zirconium (Zr), beryllium ( A metal element selected from Be), an alloy containing the above-mentioned metal elements, an alloy combining the above-mentioned metal elements, etc. can be used.
  • a semiconductor such as polycrystalline silicon containing an impurity element such as phosphorus, or a silicide such as nickel silicide may be used.
  • the method for forming the conductive material is not particularly limited, and various methods such as vapor deposition, chemical vapor deposition (CVD), sputtering, and spin coating can be used.
  • a Cu-X alloy (X is Mn, Ni, Cr, Fe, Co, Mo, Ta, or Ti) may be applied as the conductive material. Since the layer formed of the Cu-X alloy can be processed by a wet etching process, it is possible to suppress manufacturing costs. Further, as the conductive material, an aluminum alloy containing one or more elements selected from titanium, tantalum, tungsten, molybdenum, chromium, neodymium, and scandium may be used.
  • conductive materials that can be used for the conductive layer indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin containing titanium oxide, etc.
  • Conductive materials with oxygen can also be used, such as oxides, indium zinc oxide, indium tin oxide doped with silicon oxide.
  • conductive materials containing nitrogen such as titanium nitride, tantalum nitride, and tungsten nitride can also be used.
  • the conductive layer can also have a laminated structure in which a conductive material containing oxygen, a conductive material containing nitrogen, and a material containing the metal element described above are appropriately combined.
  • the conductive layer may have a single-layer structure of an aluminum layer containing silicon, a two-layer structure in which a titanium layer is stacked on an aluminum layer, a two-layer structure in which a titanium layer is stacked on a titanium nitride layer, or a tungsten layer on a titanium nitride layer.
  • a two-layer structure in which a tungsten layer is laminated on a tantalum nitride layer a two-layer structure in which a tungsten layer is laminated on a tantalum nitride layer, and a three-layer structure in which a titanium layer is laminated, an aluminum layer is laminated on the titanium layer, and a titanium layer is laminated on top of that. good.
  • the conductive layer may have a laminated structure in which a material containing the aforementioned metal element and a conductive material containing oxygen are combined.
  • a layered structure may be used in which a material containing the aforementioned metal element and a conductive material containing nitrogen are combined.
  • a laminated structure may be used in which a material containing the aforementioned metal element, a conductive material containing oxygen, and a conductive material containing nitrogen are combined.
  • a conductive layer is formed by laminating a conductive layer containing copper on a conductive layer containing at least one of indium or zinc and oxygen, and further containing at least one of indium or zinc and oxygen on top of the conductive layer containing at least one of indium or zinc and oxygen. It may also have a three-layer structure in which conductive layers are laminated. In this case, it is preferable that the side surfaces of the conductive layer containing copper are also covered with a conductive layer containing at least one of indium or zinc and oxygen. Further, for example, a plurality of conductive layers containing at least one of indium or zinc and oxygen may be stacked and used as the conductive layer.
  • the conductive layer 112a and the conductive layer 112b in contact with the semiconductor layer 108, and the conductive layer 116a and the conductive layer 116b in contact with the semiconductor layer 109 are oxidized.
  • a conductive material that converts the semiconductor into an n-type semiconductor For example, a conductive material containing nitrogen may be used.
  • a conductive material containing titanium or tantalum and nitrogen may be used.
  • another conductive material may be provided over the conductive material containing nitrogen.
  • Insulating layer 106, insulating layer 107, insulating layer 110 In addition to the insulating layer (insulating layer 107) functioning as a gate insulating layer of transistor M1, the insulating layer (insulating layer 106) functioning as a gate insulating layer of transistor M2, and the insulating layer 110 functioning as an interlayer film, the present invention
  • Various insulating layers that constitute the semiconductor device 10 of one embodiment include aluminum nitride, aluminum oxide, aluminum nitride oxide, aluminum oxynitride, magnesium oxide, silicon nitride, silicon oxide, silicon nitride oxide, silicon oxynitride, gallium oxide, and aluminum oxide.
  • a material selected from germanium, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, hafnium oxide, tantalum oxide, aluminum silicate, etc. is used in a single layer or in a stacked manner.
  • a mixture of a plurality of materials among oxide materials, nitride materials, oxynitride materials, and nitrided oxide materials may be used.
  • oxynitride refers to a material containing more oxygen than nitrogen.
  • nitrided oxide refers to a material containing more nitrogen than oxygen. Note that the content of each element can be measured using, for example, Rutherford Backscattering Spectrometry (RBS) method.
  • RBS Rutherford Backscattering Spectrometry
  • an insulating material containing reduced hydrogen and oxygen is preferably used for the insulating layer 106, the insulating layer 107, and the insulating layer 110.
  • silicon oxide is preferably used for each of the insulating layer 106, the insulating layer 107, and the insulating layer 110.
  • an insulating material that is difficult for impurities to pass through for an insulating layer located above or below the transistors M1 and M2 (none of which are shown).
  • a single layer of an insulating material containing boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium, zirconium, lanthanum, neodymium, hafnium, or tantalum Alternatively, it may be used in a laminated manner.
  • Examples of insulating materials that are difficult for impurities to pass through include aluminum oxide, aluminum nitride, aluminum oxynitride, aluminum nitride oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, hafnium oxide, tantalum oxide, Examples include silicon nitride.
  • impurities can be prevented from entering the transistor M1 and M2 side from above and below the transistors M1 and M2. Since diffusion can be suppressed, the reliability of the semiconductor device 10 can be improved.
  • an insulating layer that can function as a planarization layer may be used as the insulating layer located above or below the transistors M1 and M2.
  • an insulating layer that can function as a planarization layer heat-resistant organic materials such as polyimide, acrylic resin, benzocyclobutene resin, polyamide, and epoxy resin can be used.
  • heat-resistant organic materials such as polyimide, acrylic resin, benzocyclobutene resin, polyamide, and epoxy resin can be used.
  • low dielectric constant materials low-k materials
  • siloxane resins low-k materials
  • PSG phosphorus glass
  • BPSG phosphorus boron glass
  • the siloxane resin corresponds to a resin containing Si-O-Si bonds formed using a siloxane-based material as a starting material.
  • an organic group for example, an alkyl group or an aryl group
  • a fluoro group may be used as a substituent. Further, the organic group may have a fluoro group.
  • a chemical mechanical polishing (CMP) process may be performed on the surface of the insulating layer that can function as a planarization layer.
  • CMP chemical mechanical polishing
  • the semiconductor layer 109 that functions as a semiconductor layer in which the channel of the transistor M1 is formed, and the semiconductor layer 108 that functions as a semiconductor layer in which the channel of the transistor M2 is formed include a single crystal semiconductor, a polycrystalline semiconductor, a microcrystalline semiconductor, Alternatively, an amorphous semiconductor or the like can be used alone or in combination.
  • the semiconductor material silicon, germanium, etc. can be used, for example. Further, a compound semiconductor such as silicon germanium, silicon carbide, gallium arsenide, or a nitride semiconductor may be used.
  • an organic substance having semiconductor properties or a metal oxide having semiconductor properties also referred to as an oxide semiconductor
  • these semiconductor materials may contain impurities as dopants.
  • oxide semiconductors have a band gap of 2 eV or more
  • transistors also referred to as "OS transistors”
  • the off-state current is significantly smaller than when using this material. Therefore, the power consumption of the semiconductor device 10 can be reduced.
  • OS transistors operate stably even in high-temperature environments, with little variation in characteristics. For example, even in a high-temperature environment, the off-state current hardly increases. Specifically, the off-state current hardly increases even under an environmental temperature of room temperature or higher and 200° C. or lower. Furthermore, the on-state current is less likely to decrease even in a high-temperature environment. Therefore, a semiconductor device using an OS transistor operates stably even in a high-temperature environment and has high reliability.
  • examples of silicon that can be used for the semiconductor layer in which the channel is formed include single crystal silicon, polycrystalline silicon, microcrystalline silicon, amorphous silicon, and the like.
  • examples of polycrystalline silicon include low temperature polysilicon (LTPS).
  • a transistor using amorphous silicon for the semiconductor layer in which a channel is formed can be formed on a large glass substrate and can be manufactured at low cost.
  • a transistor using polycrystalline silicon for a semiconductor layer in which a channel is formed has high field effect mobility and can operate at high speed.
  • a transistor using microcrystalline silicon for a semiconductor layer in which a channel is formed has higher field effect mobility than a transistor using amorphous silicon, and can operate at high speed.
  • OS transistors are used for both transistor M1 and transistor M2. That is, an oxide semiconductor is used for both the semiconductor layer 108 and the semiconductor layer 109. Since the OS transistor has a high dielectric strength voltage between the source and the drain, the channel length can be shortened. Therefore, the on-state current of the transistor can be increased.
  • metal oxides that can be used in the semiconductor layer in which the channel of the OS transistor is formed include indium oxide, gallium oxide, and zinc oxide. It is preferable that the metal oxide contains at least indium (In) or zinc (Zn). Moreover, it is preferable that the metal oxide has two or three selected from indium, element M, and zinc.
  • element M is gallium, aluminum, silicon, boron, yttrium, tin, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, cobalt, and magnesium.
  • the element M is preferably one or more selected from aluminum, gallium, yttrium, and tin.
  • indium tin oxide containing silicon or the like can be used.
  • the element M is one or more selected from gallium, aluminum, yttrium, and tin.
  • element M is preferably gallium.
  • composition of the metal oxide used in the semiconductor layer in which the channel is formed greatly affects the electrical characteristics and reliability of the OS transistor.
  • the atomic ratio of indium is greater than or equal to the atomic ratio of zinc.
  • the atomic ratio of indium is greater than or equal to the atomic ratio of tin.
  • a metal oxide in which the atomic ratio of indium is higher than the atomic ratio of tin can be used. Furthermore, it is preferable to use a metal oxide in which the atomic ratio of zinc is higher than the atomic ratio of tin.
  • a metal oxide in which the atomic ratio of indium is higher than the atomic ratio of aluminum can be used. Furthermore, it is preferable to use a metal oxide in which the atomic ratio of zinc is higher than that of aluminum.
  • In-Ga-Zn oxide for the semiconductor layer in which the channel of the OS transistor is formed, use a metal oxide in which the atomic ratio of indium to the number of atoms of the metal element is higher than the atomic ratio of gallium. I can do it. Furthermore, it is more preferable to use a metal oxide in which the atomic ratio of zinc is higher than the atomic ratio of gallium.
  • a metal oxide is used in which the atomic ratio of indium to the number of atoms of the metal element is higher than the atomic ratio of element M. be able to. Furthermore, it is more preferable to use a metal oxide in which the atomic ratio of zinc is higher than the atomic ratio of element M.
  • the sum of the atomic ratios of the metal elements can be the atomic ratio of the element M.
  • the atomic ratio of the element M can be the sum of the atomic ratio of gallium and the atomic ratio of aluminum.
  • the atomic ratio of indium, element M, and zinc is within the above-mentioned range.
  • the ratio of the number of indium atoms to the number of atoms of the metal element contained in the metal oxide is 30 atom % or more and 100 atom % or less, preferably 30 atom % or more and 95 atom % or less, more preferably 35 atom % or more and 95 atom %. % or less, more preferably 35 atom % or more and 90 atom % or less, more preferably 40 atom % or more and 90 atom % or less, more preferably 45 atom % or more and 90 atom % or less, more preferably 50 atom % or more and 80 atom % or less.
  • a metal oxide whose content is more preferably 60 atom % or more and 80 atom % or less, more preferably 70 atom % or more and 80 atom % or less.
  • the ratio of the number of indium atoms to the total number of atoms of indium, element M, and zinc is within the above range.
  • the ratio of the number of atoms of indium to the number of atoms of the metal element contained is sometimes referred to as the content rate of indium.
  • a transistor with a large on-current can be obtained.
  • a circuit that can operate at high speed can be manufactured. Furthermore, it becomes possible to reduce the area occupied by the circuit. For example, when applying the transistor to a large display device or a high-definition display device, even if the number of wires increases, signal delay in each wire can be reduced, and display unevenness can be suppressed. . Furthermore, since the area occupied by the circuit can be reduced, the frame of the display device can be made narrower.
  • the composition of metal oxides can be analyzed using, for example, energy dispersive X-ray spectroscopy (EDX), X-ray photoelectron spectroscopy (XPS), or inductively coupled plasma mass spectroscopy.
  • Analysis method ICP-MS: Inductively Coupled Plasma-Mass Spectrometry
  • ICP-AES Inductively Coupled Plasma-Atomic Em Spectrometry
  • analysis may be performed by combining two or more of these methods. Note that for elements with low content rates, the actual content rate and the content rate obtained by analysis may differ due to the influence of analysis accuracy. For example, when the content of element M is low, the content of element M obtained by analysis may be lower than the actual content.
  • the nearby composition includes a range of ⁇ 30% of the desired atomic ratio.
  • the atomic ratio of indium when the atomic ratio of indium is 1, the atomic ratio of M is greater than 0.1. 2 or less, including cases where the atomic ratio of zinc is greater than 0.1 and 2 or less.
  • a sputtering method or an atomic layer deposition (ALD) method can be suitably used to form the metal oxide.
  • the atomic ratio of the target and the atomic ratio of the metal oxide may be different.
  • the atomic ratio of the metal oxide may be smaller than the atomic ratio of the target.
  • the atomic ratio of zinc contained in the target may be about 40% or more and 90% or less.
  • GBT Gate Bias Temperature
  • PBTS Positive Bias Temperature Stress
  • NBTS Negative Bias Temperature Stress
  • the PBTS test and NBTS test performed under light irradiation are respectively PBTIS (Positive Bias Temperature Illumination Stress) test and NBTIS (Negative Bias Temperature Illumination Stress) test. It is called the Illumination Stress test.
  • n-type transistor In an n-type transistor, a positive potential is applied to the gate when the transistor is turned on (state where current flows), so the amount of variation in threshold voltage in the PBTS test is an indicator of the reliability of the transistor. This is one of the important items to pay attention to.
  • the transistor By using a metal oxide that does not contain gallium or has a low gallium content in the semiconductor layer in which the channel of the transistor is formed, the transistor can have high reliability against application of a positive bias. In other words, a transistor with a small threshold voltage variation in the PBTS test can be obtained. Further, when using a metal oxide containing gallium, it is preferable that the gallium content is lower than the indium content. Thereby, a highly reliable transistor can be realized.
  • One of the factors that causes the threshold voltage to fluctuate in the PBTS test is defect levels at or near the interface between the semiconductor layer where the channel of the transistor is formed and the gate insulating layer.
  • the greater the defect level density the more significant the deterioration in the PBTS test.
  • threshold voltage fluctuations in PBTS tests can be suppressed by using metal oxides that do not contain gallium or have a low gallium content in the semiconductor layer where the transistor channel is formed.
  • gallium contained in metal oxides has a property of attracting oxygen more easily than other metal elements (for example, indium or zinc). Therefore, it is presumed that at the interface between the metal oxide containing a large amount of gallium and the gate insulating layer, gallium combines with excess oxygen in the gate insulating layer, making it easier to generate carrier (electron in this case) trap sites. . Therefore, when a positive potential is applied to the gate, carriers are trapped at the interface between the semiconductor layer where the channel of the transistor is formed and the gate insulating layer, causing the threshold voltage to fluctuate. .
  • In-Ga-Zn oxide for the semiconductor layer in which the channel of the transistor is formed, it is preferable to use a metal oxide in which the atomic ratio of indium is higher than the atomic ratio of gallium. Further, it is more preferable to use a metal oxide in which the atomic ratio of zinc is higher than the atomic ratio of gallium. In other words, it is preferable to apply a metal oxide in which the atomic ratio of metal elements satisfies In>Ga and Zn>Ga to the semiconductor layer in which the channel of the transistor is formed.
  • the ratio of the number of gallium atoms to the number of atoms of the metal elements contained is greater than 0 atom % and less than 50 atom %, preferably 0.1 atom % or more and 40 atom %.
  • the following is more preferably 0.1 atomic % or more and 35 atomic % or less, more preferably 0.1 atomic % or more and 30 atomic % or less, more preferably 0.1 atomic % or more and 25 atomic % or less, and more preferably 0.1 It is preferable to use a metal oxide whose content is 0.1 atomic % or more and 15 atomic % or less, more preferably 0.1 atomic % or more and 10 atomic % or less, more preferably 0.1 atomic % or more and 15 atomic % or less.
  • a metal oxide that does not contain gallium may be applied to the semiconductor layer in which the channel of the OS transistor is formed.
  • In--Zn oxide can be applied to the semiconductor layer.
  • the field effect mobility of the transistor can be increased by increasing the ratio of the number of atoms of indium to the number of atoms of the metal element contained in the metal oxide.
  • the metal oxide becomes highly crystalline, which suppresses fluctuations in the electrical characteristics of the transistor and increases reliability. be able to.
  • a metal oxide that does not contain gallium and zinc, such as indium oxide may be applied to the semiconductor layer. By using a metal oxide that does not contain gallium, it is possible to make threshold voltage fluctuations extremely small, especially in PBTS tests.
  • an oxide containing indium and zinc can be used for the semiconductor layer in which the channel of the OS transistor is formed.
  • the present invention can also be applied to the case where element M is used instead of gallium. It is preferable to use a metal oxide in which the atomic ratio of indium is higher than the atomic ratio of element M to the semiconductor layer in which the channel of the OS transistor is formed. Further, it is preferable to use a metal oxide in which the atomic ratio of zinc is higher than the atomic ratio of element M.
  • the electrical characteristics of the transistor may change.
  • a transistor applied to a region where light can enter has small fluctuations in electrical characteristics under light irradiation and high reliability against light. Reliability with respect to light can be evaluated, for example, by the amount of variation in threshold voltage in an NBTIS test.
  • a transistor with high reliability against light can be realized.
  • a metal oxide in which the atomic ratio of element M is greater than or equal to that of indium has a larger band gap, making it possible to reduce the amount of variation in threshold voltage in transistor NBTIS tests.
  • the band gap of the metal oxide of the semiconductor layer in which the channel of the transistor is formed is preferably 2.0 eV or more, more preferably 2.5 eV or more, further preferably 3.0 eV or more, and even more preferably 3.2 eV or more. is preferable, more preferably 3.3 eV or more, further preferably 3.4 eV or more, even more preferably 3.5 eV or more.
  • the ratio of the number of atoms of element M to the number of atoms of metal elements contained is 20 atom % or more and 70 atom % or less, preferably 30 atom % or more and 70 atom % or less. , more preferably 30 atom % or more and 60 atom % or less, more preferably 40 atom % or more and 60 atom % or less, and even more preferably 50 atom % or more and 60 atom % or less.
  • In-Ga-Zn oxide is used for the semiconductor layer in which the channel of the transistor is formed, it is possible to use a metal oxide in which the atomic ratio of indium to the number of atoms of the metal element is equal to or lower than the atomic ratio of gallium.
  • the ratio of the number of gallium atoms to the number of atoms of the metal element contained is 20 atom % or more and 60 atom % or less, preferably 30 atom % or more and 60 atom % or less, A metal oxide having a content of more preferably 40 atom % or more and 60 atom % or less, more preferably 50 atom % or more and 60 atom % or less can be suitably used.
  • the electrical characteristics and reliability of the transistor vary depending on the composition of the metal oxide applied to the semiconductor layer in which the channel of the transistor is formed. Therefore, by changing the composition of the metal oxide depending on the electrical characteristics and reliability required of the transistor, a display device that has both excellent electrical characteristics and high reliability can be realized.
  • the semiconductor layer in which the channel of the transistor is formed may have a stacked structure having two or more metal oxide layers.
  • the two or more metal oxide layers included in the semiconductor layer may have the same or approximately the same composition.
  • the two or more metal oxide layers included in the semiconductor layer in which the channel of the transistor is formed may have different compositions.
  • a first metal oxide layer having a composition of In:M:Zn 1:3:4 [atomic ratio] or a composition close to that, and In:M:Zn provided on the first metal oxide layer.
  • a stacked structure including a second metal oxide layer having an atomic ratio of 1:1:1 or a composition close to this can be suitably used.
  • the element M it is particularly preferable to use gallium or aluminum. For example, using a laminated structure of one selected from indium oxide, indium gallium oxide, and IGZO and one selected from IAZO, IAGZO, and ITZO (registered trademark), etc. Good too.
  • a metal oxide layer with crystallinity As the semiconductor layer in which the channel of the transistor is formed.
  • a metal oxide layer having a CAAC (C-Axis Aligned Crystal) structure, a polycrystalline structure, a nano-crystalline (NC) structure, or the like can be used.
  • CAAC C-Axis Aligned Crystal
  • NC nano-crystalline
  • the semiconductor layer in which the channel of the OS transistor is formed may have a stacked structure of two or more metal oxide layers with different crystallinities.
  • the layered structure includes a first metal oxide layer and a second metal oxide layer provided on the first metal oxide layer, and the second metal oxide layer
  • the structure can include a region having higher crystallinity than the oxide layer.
  • the second metal oxide layer can have a region having lower crystallinity than the first metal oxide layer.
  • the two or more metal oxide layers included in the semiconductor layer may have the same or approximately the same composition.
  • a stacked structure of two or more metal oxide layers having different crystallinity can be formed.
  • the two or more metal oxide layers included in the semiconductor layer may have different compositions.
  • the semiconductor device 10A shown in FIGS. 2A and 2B differs from the semiconductor device 10 shown in FIGS. 1A and 1B in that the transistor M2 is provided so as to overlap the transistor M1.
  • the semiconductor device 10A has a structure in which the lower surface of the semiconductor layer 108, which functions as a semiconductor layer in which the channel of the transistor M2 is formed, is in contact with the upper surface of the conductive layer 112a, which functions as the gate electrode of the transistor M1. are doing.
  • the conductive layer 112a functions as the gate electrode of the transistor M1, and also functions as either the source electrode or the drain electrode of the transistor M2. That is, the semiconductor device 10A has a configuration in which the gate electrode of the transistor M1 and one of the source electrode or the drain electrode of the transistor M2 are electrically connected.
  • the semiconductor device 10A includes a semiconductor layer 109 that functions as a semiconductor layer in which the channel of the transistor M1 is formed, a semiconductor layer 108 that functions as a semiconductor layer in which the channel of the transistor M2 is formed, have an overlapping configuration.
  • the area occupied by the semiconductor device 10A in the plane of the substrate can be made smaller than the area occupied by the semiconductor device 10 shown in FIGS. 1A and 1B. Therefore, a highly integrated semiconductor device can be realized.
  • one end of the conductive layer 104 that functions as the gate electrode of the transistor M2 extends toward the transistor M1, and functions as a semiconductor layer in which the channel of the transistor M1 is formed.
  • the semiconductor layer 109 has a structure that covers one side end portion of the semiconductor layer 109.
  • an insulating layer 106 that functions as a gate insulating layer of the transistor M2 extends toward the transistor M1 side, and a semiconductor layer 109 that functions as a semiconductor layer in which a channel of the transistor M1 is formed, and a gate electrode or drain of the transistor M1. It has a structure located under a conductive layer 116b that functions as the other electrode.
  • the conductive layer 103 functions as a gate electrode of the transistor M1.
  • the conductive layer 104 functions as one of a source electrode or a drain electrode of the transistor M1, and also functions as a gate electrode of the transistor M2. That is, the semiconductor device 10B has a configuration in which one of the source electrode or the drain electrode of the transistor M1 and the gate electrode of the transistor M2 are electrically connected. It can also be said that the transistor M1 in the semiconductor device 10B corresponds to the transistor M2 of the semiconductor device 10, and the transistor M2 in the semiconductor device 10B corresponds to the transistor M1 of the semiconductor device 10. With this configuration, effects similar to those obtained with the semiconductor device 10 can be obtained.
  • the semiconductor device 10C shown in FIGS. 4A and 4B has a configuration of the gate electrode of the transistor M1, a configuration of one of the source electrode or the drain electrode of the transistor M1, a configuration of the other source electrode or the drain electrode of the transistor M2, and a configuration of the gate electrode of the transistor M1, a configuration of the other source electrode or the drain electrode of the transistor M2, and
  • the structure of the gate insulating layer M2 is different from that of the semiconductor device 10 shown in FIGS. 1A and 1B.
  • the conductive layer 112b that functions as either the source electrode or the drain electrode of the transistor M1 extends to the transistor M2 side, and functions as a semiconductor layer in which the channel of the transistor M2 is formed.
  • the lower surface of the semiconductor layer 108 is in contact with the lower surface of the semiconductor layer 108.
  • the insulating layer 106 that functions as a gate insulating layer of the transistor M2 extends toward the transistor M1 side, and includes a conductive layer 112b, a semiconductor layer 109 that functions as a semiconductor layer in which a channel of the transistor M1 is formed, and a source of the transistor M1. and a conductive layer 112c functioning as the other electrode or drain electrode.
  • the conductive layer 103 functions as a gate electrode of the transistor M1.
  • the conductive layer 112b functions as one of the source electrode and the drain electrode of the transistor M1, and also functions as the other source electrode and the drain electrode of the transistor M2. That is, in the semiconductor device 10C, one of the source electrode or the drain electrode of the transistor M1 and the other of the source electrode or the drain electrode of the transistor M2 are electrically connected.
  • the conductive layer 112c functions as the other of the source electrode and the drain electrode of the transistor M1.
  • the insulating layer 106 functions as a gate insulating layer of the transistor M1 and also functions as a gate insulating layer of the transistor M2. With this configuration, effects similar to those obtained with the semiconductor device 10 can be obtained. Further, since the semiconductor device 10 does not include the insulating layer 107, the number of steps can be reduced.
  • the conductive layer 103 functions as a gate electrode of the transistor M1.
  • the conductive layer 112a functions as one of the source electrode and the drain electrode of the transistor M1, and also functions as one of the source electrode and the drain electrode of the transistor M2.
  • the conductive layer 112d functions as the other of the source electrode and the drain electrode of the transistor M1.
  • the conductive layer 112b functions as the other of the source electrode and the drain electrode of the transistor M2.
  • the conductive layer 112b is provided extending over the transistor M1 via the insulating layer 110. That is, the semiconductor device 10D has a configuration in which one of the source electrode or the drain electrode of the transistor M1 and one of the source electrode or the drain electrode of the transistor M2 are electrically connected. With this configuration, effects similar to those obtained with the semiconductor device 10 can be obtained.
  • the semiconductor device 10E shown in FIGS. 6A and 6B has a configuration of the gate electrode of the transistor M1, a configuration of the gate insulating layer of the transistor M1, a configuration of one of the source electrode or the drain electrode of the transistor M1, and a source electrode of the transistor M2.
  • the configuration of one of the drain electrodes and the configuration of the other source or drain electrode of the transistor M2 are different from the semiconductor device 10 shown in FIGS. 1A and 1B.
  • the conductive layer 112e functions as a gate electrode of the transistor M1. Further, the insulating layer 107 and the insulating layer 110 function as a gate insulating layer of the transistor M1. Further, the conductive layer 112a functions as one of the source electrode and the drain electrode of the transistor M1, and also functions as one of the source electrode and the drain electrode of the transistor M2. The conductive layer 112d functions as the other of the source electrode and the drain electrode of the transistor M1. The conductive layer 112b functions as the other of the source electrode and the drain electrode of the transistor M2.
  • the thickness of the gate insulating layer of the transistor M1 is thicker than the thickness of the gate insulating layer of the transistor M1 included in the semiconductor device 10. Further, one of the source electrode or the drain electrode of the transistor M1 is electrically connected to one of the source electrode or the drain electrode of the transistor M2. With this configuration, effects similar to those obtained with the semiconductor device 10 can be obtained.
  • the semiconductor device 10F shown in FIG. 7A has the following points: the other of the source electrode or the drain electrode (conductive layer 112b) of the transistor M2 is in contact with the upper surface of the semiconductor layer (semiconductor layer 108) in which the channel of the transistor M2 is formed; This differs from the semiconductor device 10 shown in FIGS. 1A and 1B in that the lower surface of the semiconductor layer is in contact with the upper surface of the gate insulating layer (insulating layer 107) of the transistor M1.
  • the other configurations are the same as those of the semiconductor device 10. With this configuration, effects similar to those obtained with the semiconductor device 10 can be obtained.
  • the semiconductor device 10G shown in FIG. 7B has the point that the other of the source electrode or the drain electrode (conductive layer 112b) of the transistor M2 is in contact with the upper surface of the semiconductor layer (semiconductor layer 108) in which the channel of the transistor M2 is formed. This is different from the semiconductor device 10A shown in FIGS. 2A and 2B.
  • the other configurations are the same as those of the semiconductor device 10A. With this configuration, effects similar to those obtained with the semiconductor device 10A can be obtained.
  • the semiconductor device 10H shown in FIG. 7C has a point that the other of the source electrode or the drain electrode (conductive layer 112b) of the transistor M2 is in contact with the upper surface of the semiconductor layer (semiconductor layer 108) in which the channel of the transistor M2 is formed. This is different from the semiconductor device 10B shown in FIGS. 3A and 3B.
  • the other configurations are the same as those of the semiconductor device 10B. With this configuration, effects similar to those obtained with the semiconductor device 10B can be obtained.
  • the semiconductor device 10I shown in FIG. 8A has the point that the other of the source electrode or the drain electrode (conductive layer 112b) of the transistor M2 is in contact with the upper surface of the semiconductor layer (semiconductor layer 108) in which the channel of the transistor M2 is formed. This is different from the semiconductor device 10C shown in FIGS. 4A and 4B.
  • the other configurations are the same as those of the semiconductor device 10C. With this configuration, effects similar to those obtained with the semiconductor device 10C can be obtained.
  • the semiconductor device 10J shown in FIG. 8B is characterized in that the other of the source electrode or the drain electrode (conductive layer 112b) of the transistor M2 is in contact with the upper surface of the semiconductor layer (semiconductor layer 108) in which the channel of the transistor M2 is formed. This is different from the semiconductor device 10D shown in FIGS. 5A and 5B.
  • the other configurations are the same as those of the semiconductor device 10D. With this configuration, effects similar to those obtained with the semiconductor device 10D can be obtained.
  • the semiconductor device 10K shown in FIG. 8C has the following point: the other of the source electrode or the drain electrode (conductive layer 112b) of the transistor M2 is in contact with the upper surface of the semiconductor layer (semiconductor layer 108) in which the channel of the transistor M2 is formed. This is different from the semiconductor device 10E shown in FIGS. 6A and 6B.
  • the other configurations are the same as those of the semiconductor device 10E. With this configuration, effects similar to those obtained with the semiconductor device 10E can be obtained.
  • Insulating layers, semiconductor layers, conductive layers for forming electrodes or wiring, etc. may be formed using a sputtering method, a CVD method, a vacuum evaporation method, a pulsed laser deposition (PLD) method, an ALD method, etc. I can do it.
  • the CVD method may be a plasma enhanced CVD (PECVD) method or a thermal CVD method.
  • PECVD plasma enhanced CVD
  • thermal CVD method a metal organic chemical vapor deposition (MOCVD) method may be used.
  • Insulating layers, semiconductor layers, conductive layers, etc. that make up semiconductor devices can be coated using spin coating, dip coating, spray coating, inkjet coating, dispensing, screen printing, offset printing, slit coating, roll coating, curtain coating, knife coating, etc. It may be formed by a method.
  • the PECVD method can obtain high-quality films at relatively low temperatures.
  • a film formation method that does not use plasma during film formation such as MOCVD, ALD, or thermal CVD
  • damage is less likely to occur on the surface on which the film is formed.
  • wiring, electrodes, elements (transistors, capacitors, etc.) included in a semiconductor device may be charged up by receiving charges from plasma. At this time, the accumulated charges may destroy wiring, electrodes, elements, etc. included in the semiconductor device.
  • a film forming method that does not use plasma such plasma damage does not occur, so that the yield of semiconductor devices can be increased. Furthermore, since no plasma damage occurs during film formation, a film with fewer defects can be obtained.
  • the CVD method and the ALD method are film-forming methods in which a film is formed by a reaction on the surface of an object, unlike film-forming methods in which particles emitted from a target or the like are deposited. Therefore, this is a film forming method that is not easily affected by the shape of the object to be processed and has good step coverage.
  • the ALD method has excellent step coverage and excellent thickness uniformity, and is therefore suitable for coating the surface of an opening with a high aspect ratio.
  • the ALD method since the ALD method has a relatively slow film formation rate, it may be preferable to use it in combination with other film formation methods such as the CVD method, which has a fast film formation rate.
  • the composition of the obtained film can be controlled by the flow rate ratio of source gases.
  • a film having an arbitrary composition can be formed by changing the flow rate ratio of source gases.
  • by changing the flow rate ratio of the raw material gas while forming the film it is possible to form a film in which the composition changes continuously.
  • a photolithography method or the like can be used.
  • an island-shaped layer may be formed by a film formation method using a shielding mask.
  • the layer may be processed by a nanoimprint method, a sandblasting method, a lift-off method, or the like.
  • a resist mask is formed on the layer (thin film) to be processed, a part of the layer (thin film) is selectively removed using the resist mask as a mask, and then the resist mask is removed.
  • one method is to form a photosensitive layer and then perform exposure and development to process the layer into a desired shape.
  • the light used for exposure can be, for example, i-line (wavelength 365 nm), g-line (wavelength 436 nm), h-line (wavelength 405 nm), or a mixture of these.
  • ultraviolet light, KrF laser light, ArF laser light, etc. can also be used.
  • exposure may be performed using immersion exposure technology.
  • extreme ultraviolet (EUV) light or X-rays may be used.
  • an electron beam can be used instead of the light used for exposure. It is preferable to use extreme ultraviolet light, X-rays, or electron beams because extremely fine processing becomes possible. Note that when exposure is performed by scanning a beam such as an electron beam, a photomask is not necessary.
  • Dry etching, wet etching, sandblasting, etc. can be used to remove (etch) the layer (thin film). Further, a combination of these etching methods may be used.
  • a conductive layer 112a is formed on the substrate 102, and an insulating layer 110 is formed on the conductive layer 112a (see FIG. 9A).
  • an insulating substrate having an insulating surface is used as the substrate 102.
  • the insulating substrate include a glass substrate, a quartz substrate, a sapphire substrate, a stabilized zirconia substrate (such as an yttria-stabilized zirconia substrate), and a resin substrate.
  • a semiconductor substrate or a conductive substrate may be used as the substrate 102, if necessary.
  • the semiconductor substrate include a semiconductor substrate made of silicon or germanium, or a compound semiconductor substrate made of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide, or gallium oxide.
  • a semiconductor substrate having an insulator region inside the semiconductor substrate described above such as an SOI (Silicon On Insulator) substrate.
  • conductive substrates include graphite substrates, metal substrates, alloy substrates, and conductive resin substrates.
  • substrates in which a conductor or a semiconductor is provided on an insulator substrate a substrate in which a conductor or an insulator is provided in a semiconductor substrate, a substrate in which a semiconductor or an insulator is provided in a conductor substrate, and the like.
  • these substrates provided with elements may be used.
  • Elements provided on the substrate include capacitive elements, resistive elements, switch elements, light emitting elements, memory elements, and the like.
  • the conductive film that becomes the conductive layer 112a can be formed, for example, by a sputtering method using the above-mentioned material. Furthermore, after forming a resist mask (not shown) on the conductive film by a photolithography process, the conductive film is processed to form the conductive layer 112a, which will later become either the source electrode or the drain electrode of the transistor M2. Form. One or both of a wet etching method and a dry etching method may be used to process the conductive film.
  • the wiring is preferably formed of a material with low electrical resistance. Therefore, it is preferable that the conductive layer 112a be formed of a material with low electrical resistance. Alternatively, it is preferable that a conductive layer formed of a material having lower electrical resistance than the conductive layer 112a be stacked above or below the conductive layer 112a.
  • a conductive oxide material for the conductive layer 112a, and to use a metal, an alloy, or a nitride thereof that can be used for the above-mentioned conductive layer 104 etc. for the conductive layer laminated with the conductive layer 112a.
  • a conductive layer having lower electrical resistance than the conductive layer 112a in contact with the conductive layer 112a when the conductive layer 112a is used as a wiring, the wiring resistance can be reduced.
  • the insulating layer 110 can be formed by PECVD using the above-mentioned materials, for example.
  • the insulating layer 110 may have a laminated structure of two or more layers. In this case, it is preferable that the surfaces of each layer be formed successively in a vacuum without exposing them to the atmosphere. This makes it possible to suppress atmospheric impurities from adhering to the surface of each layer. Examples of the impurities include water and organic substances.
  • the substrate temperature during formation of the insulating layer 110 is preferably 180°C or more and 450°C or less, more preferably 200°C or more and 450°C or less, further preferably 250°C or more and 450°C or less, and even more preferably 300°C or more and 450°C or less. is preferable, more preferably 300°C or more and 400°C or less, and even more preferably 350°C or more and 400°C or less.
  • impurities for example, water and hydrogen
  • the insulating layer 110 is formed before the semiconductor layer 109, there is no need to worry about oxygen being desorbed from the semiconductor layer 109 due to heat applied during the formation of the insulating layer 110.
  • Heat treatment may be performed after forming the insulating layer 110. By performing the heat treatment, water and hydrogen can be released from the surface and inside of the insulating layer 110.
  • the temperature of the heat treatment is preferably 150°C or higher and lower than the strain point of the substrate, more preferably 200°C or higher and 450°C or lower, further preferably 250°C or higher and 450°C or lower, and even more preferably 300°C or higher and 450°C or lower. Further, the temperature is preferably 300°C or more and 400°C or less, and even more preferably 350°C or more and 400°C or less.
  • the heat treatment can be performed in an atmosphere containing one or more of a rare gas, nitrogen, or oxygen. Dry air (CDA: Clean Dry Air) may be used as the atmosphere containing nitrogen or the atmosphere containing oxygen. Note that the atmosphere preferably contains as little hydrogen, water, and the like as possible.
  • the atmosphere it is preferable to use a high-purity gas having a dew point of -60°C or lower, preferably -100°C or lower.
  • a high-purity gas having a dew point of -60°C or lower, preferably -100°C or lower.
  • a process of supplying oxygen 160 to the insulating layer 110 is performed (see FIG. 9B).
  • the oxygen 160 include oxygen radicals, oxygen atoms, oxygen atom ions, oxygen molecular ions, and the like.
  • a method for supplying the oxygen 160 for example, an ion implantation method, an ion doping method, a plasma immersion ion implantation method, or a plasma treatment can be used.
  • a device also referred to as a plasma etching device or a plasma ashing device
  • plasma treatment may be performed in an atmosphere containing oxygen.
  • oxygen may be supplied to the insulating layer 110 by plasma treatment in an atmosphere containing an oxidizing gas such as dinitrogen monoxide (N 2 O).
  • an oxidizing gas such as dinitrogen monoxide (N 2 O).
  • a metal oxide film 109f that will later become the semiconductor layer 109 is formed on the insulating layer 110 (see FIG. 9C).
  • the metal oxide film 109f is preferably formed by a sputtering method using a metal oxide target.
  • the metal oxide film 109f is preferably a dense film with as few defects as possible. Further, it is preferable that the metal oxide film 109f is a highly pure film in which impurities containing hydrogen elements are reduced as much as possible. In particular, it is preferable to use a crystalline metal oxide film as the metal oxide film 109f.
  • oxygen gas when forming the metal oxide film 109f.
  • oxygen gas when forming the metal oxide film 109f oxygen can be suitably supplied into the insulating layer 110.
  • V O oxygen vacancies in the semiconductor layer 109 and defects in which hydrogen is present in the oxygen vacancies
  • oxygen gas and an inert gas for example, helium gas, argon gas, xenon gas, etc.
  • an inert gas for example, helium gas, argon gas, xenon gas, etc.
  • oxygen flow rate ratio oxygen flow rate ratio
  • the lower the oxygen flow rate ratio the lower the crystallinity of the metal oxide film 109f, making it possible to realize a transistor M1 with a large on-current.
  • the substrate temperature during formation of the metal oxide film 109f may be at least room temperature and at most 250°C, preferably at least room temperature and at most 200°C, more preferably at least room temperature and at most 140°C.
  • crystallinity can be lowered by forming the metal oxide film 109f with the substrate temperature at room temperature or without heating the substrate.
  • the semiconductor layer 109 has a laminated structure, after the first metal oxide film is formed, the next metal oxide film is formed continuously without exposing the surface to the atmosphere. is preferred.
  • Heat treatment may be performed after forming the metal oxide film 109f.
  • water and hydrogen can be desorbed from the surface and inside of the metal oxide film 109f.
  • oxygen can be supplied from the insulating layer 110 to the metal oxide film 109f.
  • the heat treatment may improve the film quality of the metal oxide film 109f (for example, reduce defects, improve crystallinity, etc.). Note that the heat treatment conditions that can be used after forming the insulating layer 110 described above can be applied as the conditions for the heat treatment.
  • the heat treatment does not need to be performed if it is unnecessary. Further, the heat treatment may not be performed here, but may also serve as the heat treatment performed in a later step. Further, in some cases, the heat treatment can also be used as a treatment at a high temperature in a later process (for example, a film forming process).
  • the metal oxide film 109f is processed into an island shape to form a semiconductor layer 109 (see FIG. 10A).
  • a wet etching method and a dry etching method can be used for forming the semiconductor layer 109.
  • a wet etching method can be suitably used to form the semiconductor layer 109.
  • a portion of the insulating layer 110 in a region that does not overlap with the semiconductor layer 109 may be etched and the film thickness may become thinner. Note that in etching the metal oxide film 109f, by using a material with a high selectivity for the insulating layer 110, it is possible to prevent the thickness of the insulating layer 110 from becoming thin.
  • a conductive film 116f which will later become the conductive layer 116a and the conductive layer 116b, is formed on the semiconductor layer 109 and the insulating layer 110 (see FIG. 10B).
  • the conductive film 116f can be formed, for example, by a sputtering method using the above-mentioned material.
  • the conductive film is processed to form a conductive layer 116a that covers a part of the upper surface and side surfaces of the semiconductor layer 109; A conductive layer 116b is formed respectively (see FIG. 10C).
  • the conductive layer 116a and the conductive layer 116b are conductive layers that later become a source electrode and a drain electrode of the transistor M1.
  • One or both of a wet etching method and a dry etching method can be used to form the conductive layer 116a and the conductive layer 116b.
  • a wet etching method can be suitably used to form the conductive layer 116a and the conductive layer 116b.
  • the thickness of the semiconductor layer 109 in the region not overlapping with the conductive layer 116a and the conductive layer 116b is determined by the thickness of the semiconductor layer 109 in the region overlapping with the conductive layer 116a and the conductive layer 116b.
  • the film thickness may become thinner.
  • the thickness of the insulating layer 110 in a region that does not overlap with the conductive layer 116a and the conductive layer 116b may be thinner than the thickness of the insulating layer 110 in the region that overlaps with the conductive layer 116a and the conductive layer 116b.
  • a cleaning process may be performed after forming the conductive layer 116a and the conductive layer 116b.
  • As the cleaning process wet cleaning using a cleaning liquid or the like, or cleaning by plasma processing using plasma can be used. The above-mentioned cleaning may be performed in combination as appropriate.
  • the surface of the semiconductor layer 109 may be damaged.
  • V O is formed, and V O H may also be formed therein.
  • the damaged layer can be removed.
  • impurities for example, metals and organic substances attached to the surface of the semiconductor layer 109 during formation of the conductive layers 116a and 116b can be removed.
  • a cleaning liquid containing one or more of phosphoric acid, oxalic acid, and hydrochloric acid can be used.
  • a cleaning solution containing phosphoric acid can be suitably used for wet cleaning.
  • the concentration of the cleaning liquid is preferably determined in consideration of the etching rate for the semiconductor layer 109.
  • the phosphoric acid concentration is preferably 0.01 weight% or more and 5 weight% or less, more preferably 0.02 weight% or more and 4 weight% or less, and even more preferably 0.05 weight% or more and 3 weight% or less. It is preferably 0.1 weight% or more and 2 weight% or less, and even more preferably 0.15 weight% or more and 1 weight% or less.
  • the concentration within the above-mentioned range, it is possible to suppress the disappearance of the semiconductor layer 109, and to prevent the damaged layer of the semiconductor layer 109 and impurities attached to the semiconductor layer 109 (for example, metals and organic substances). ) can be efficiently removed.
  • a gas containing one or more of oxygen, ozone, nitrogen, dinitrogen monoxide (N 2 O), and argon can be used for the plasma treatment. It is preferable to use a gas containing oxygen for the plasma treatment.
  • a gas containing dinitrogen monoxide (N 2 O) organic substances on the surface of the semiconductor layer 109 can be suitably removed.
  • Plasma treatment can be performed using, for example, a PECVD device or an etching device.
  • an insulating layer 107 which will later become a gate insulating layer of the transistor M1, is formed over the semiconductor layer 109, the conductive layer 116a, the conductive layer 116b, and the insulating layer 110 (see FIG. 11A).
  • the insulating layer 107 can be formed, for example, by PECVD using the above-mentioned materials.
  • an insulating material containing reduced hydrogen and oxygen is preferably used for the insulating layer 107. This makes it difficult for the semiconductor layer 109 having a region in contact with the insulating layer 107 to become n-type. Further, since oxygen can be efficiently supplied from the insulating layer 107 to the semiconductor layer 109, oxygen vacancies (V O ) in the semiconductor layer 109 can be reduced.
  • the semiconductor layer 109 is a layer that functions as a semiconductor layer in which a channel of the transistor M1 will be formed later. Therefore, by using the above-described material for the insulating layer 107, a transistor M1 that exhibits good electrical characteristics and is highly reliable can be realized.
  • the insulating layer 107 By increasing the temperature during formation of the insulating layer 107 that functions as the gate insulating layer of the transistor M1, the insulating layer can have fewer defects. However, if the temperature during formation of the insulating layer 107 is high, oxygen may be released from the semiconductor layer 109, and oxygen vacancies (V O ) and V O H in the semiconductor layer 109 may increase.
  • the substrate temperature during formation of the insulating layer 107 is preferably 180°C or more and 450°C or less, more preferably 200°C or more and 450°C or less, further preferably 250°C or more and 450°C or less, and even more preferably 300°C or more and 450°C or less. is preferable, and more preferably 300°C or more and 400°C or less.
  • the substrate temperature during formation of the insulating layer 107 By setting the substrate temperature during formation of the insulating layer 107 within the above range, defects in the insulating layer 107 can be reduced, and desorption of oxygen from the semiconductor layer 109 can be suppressed. Therefore, it is possible to realize a transistor M1 that exhibits good electrical characteristics and is highly reliable.
  • the surface of the semiconductor layer 109 may be subjected to plasma treatment.
  • plasma treatment Through the plasma treatment, impurities such as water adsorbed on the surface of the semiconductor layer 109 can be reduced. Therefore, impurities at the interface between the semiconductor layer 109 and the insulating layer 107 can be reduced, and a highly reliable transistor M1 can be realized. This is particularly suitable when the surface of the semiconductor layer 109 is exposed to the atmosphere between the formation of the semiconductor layer 109 and the formation of the insulating layer 107.
  • Plasma treatment can be performed, for example, in an atmosphere of oxygen, ozone, nitrogen, dinitrogen monoxide, argon, or the like. Further, it is preferable that the plasma treatment and the formation of the insulating layer 107 are performed continuously without exposure to the atmosphere.
  • a conductive film 112f that will later become the conductive layer 112b is formed on the insulating layer 107 (see FIG. 11B).
  • the conductive film 112f can be formed, for example, by a sputtering method using the above-mentioned material.
  • a resist mask is formed by a photolithography process (not shown) on the conductive film 112f that does not overlap with the position where the transistor M2 will be formed later, and then the conductive film 112f, the insulating layer 107, and the insulating layer 110 are processed, respectively.
  • an opening 141 is formed (see FIG. 11C).
  • a wet etching method and a dry etching method can be used.
  • a dry etching method can be suitably used to form the opening 141.
  • a resist mask is formed by a photolithography process (not shown) on the conductive film 112f that will overlap with the position that will later become the gate electrode of the transistor M1, and then the conductive layer 112b is formed by processing the conductive film.
  • a wet etching method and a dry etching method can be used to form the conductive layer 112b.
  • a wet etching method can be suitably used to form the conductive layer 112b.
  • the transistor M1 is formed.
  • a metal oxide film 108f which will later become the semiconductor layer 108, is formed so as to partially cover the semiconductor layer 108 (see FIG. 12B).
  • the metal oxide film 108f is preferably formed by a sputtering method using a metal oxide target.
  • the conditions for forming the metal oxide film 108f and the conditions for the heat treatment performed after forming the metal oxide film 108f are as described above.
  • the conditions of the heat treatment to be performed can be referred to.
  • the metal oxide film 108f is processed into an island shape so as to have a region overlapping with the inner wall of the opening 141, and the semiconductor layer 108 is formed (see FIG. 12C).
  • a wet etching method and a dry etching method can be used.
  • a wet etching method can be suitably used to form the semiconductor layer 108.
  • the insulating layer 106 which will later become the gate insulating layer of the transistor M2, is formed on the semiconductor layer 108, the conductive layer 112b, and the insulating layer 107 (see FIG. 13A).
  • the insulating layer 106 can be formed, for example, using the above-mentioned materials by PECVD.
  • the conditions for forming the insulating layer 106 and the conditions for plasma treatment of the semiconductor layer 108 before forming the insulating layer 106 are the same as those for forming the insulating layer 107 and the semiconductor layer before forming the insulating layer 107 described above. 109 can be referred to.
  • a conductive film 104f that will later become the conductive layer 104 is formed on the insulating layer 106 (see FIG. 13B).
  • the conductive film 104f can be formed, for example, by a sputtering method using the above-mentioned material.
  • a resist mask is formed (not shown) on the conductive film 104f by a photolithography process so as to have a region overlapping with the opening 141, and then the conductive layer 104 is formed by processing the conductive film. (See Figure 13C).
  • a wet etching method and a dry etching method can be used.
  • a wet etching method can be suitably used to form the conductive layer 104.
  • the transistor M2 is formed.
  • the semiconductor device 10 (FIGS. 1A and 1B) which is one embodiment of the present invention and includes the transistor M1 and the transistor M2 can be manufactured.
  • the semiconductor device of one embodiment of the present invention can be applied to, for example, a pixel circuit of a display device.
  • a pixel circuit of a display device A configuration example of a pixel circuit to which a semiconductor device of one embodiment of the present invention can be applied will be described below.
  • FIGS. 15A to 15D illustrate configuration examples of a pixel 230 of a display device to which the semiconductor device of one embodiment of the present invention can be applied.
  • the pixel 230 includes a pixel circuit 51 (pixel circuit 51A, pixel circuit 51B, pixel circuit 51C, or pixel circuit 51D) and a light emitting device 61.
  • a "light-emitting device” described in this embodiment mode and the like refers to a self-emitting display device (also referred to as a display element) such as an organic EL element (also referred to as an OLED (Organic LED)).
  • the light emitting element electrically connected to the pixel circuit can be a self-emitting type light emitting element such as an LED, a micro LED, a QLED (Quantum-dot LED), or a semiconductor laser.
  • the pixel circuit 51A shown in FIG. 14A is a 2Tr1C type pixel circuit having a transistor 52A, a transistor 52B, and a capacitor 53.
  • One of the source and drain of the transistor 52A is electrically connected to the wiring SL, and the gate of the transistor 52A is electrically connected to the wiring GL.
  • the other of the source and drain of transistor 52A is electrically connected to the gate of transistor 52B.
  • One of the source and drain of the transistor 52B and one terminal of the capacitor 53 are electrically connected to the wiring ANO.
  • the other terminal of capacitor 53 is electrically connected to the gate of transistor 52B.
  • the other of the source and drain of transistor 52B is electrically connected to the anode of light emitting device 61.
  • the cathode of the light emitting device 61 is electrically connected to the wiring VCOM.
  • the wiring GL corresponds to the conductive layer 104 of the semiconductor device 10
  • the wiring SL corresponds to the conductive layer 112a of the semiconductor device 10.
  • the wiring VCOM is a wiring that provides a potential for supplying current to the light emitting device 61.
  • the transistor 52A has a function of controlling the conducting state or non-conducting state between the wiring SL and the gate of the transistor 52B based on the potential of the wiring GL. For example, VDD is supplied to the wiring ANO, and VSS is supplied to the wiring VCOM.
  • the transistor 52B has a function of controlling the amount of current flowing to the light emitting device 61.
  • Capacitor 53 has a function of holding the gate potential of transistor 52B. The intensity of the light emitted by the light emitting device 61 is controlled according to the image signal supplied to the gate of the transistor 52B.
  • an n-channel transistor is used as the transistor 52A, and a p-channel transistor is used as the transistor 52B.
  • an n-channel transistor may be used as the transistor 52B.
  • one terminal of the capacitor 53 may be electrically connected to the other of the source or drain of the transistor 52B.
  • the semiconductor device of one embodiment of the present invention can be used for the pixel circuit 51A shown in FIG. 14B.
  • the transistor M2 included in each semiconductor device shown in FIGS. 1A to 2B and FIGS. 7A and 7B can be used as the transistor 52A included in the pixel circuit 51A, and the transistor M2 included in each semiconductor device shown in FIGS.
  • the transistor M1 included in each semiconductor device shown in FIGS. 1A to 2B and FIGS. 7A and 7B can be used.
  • the transistor M1 included in each semiconductor device shown in FIGS. 3A, 3B, and 7C can be used as the transistor 52A included in the pixel circuit 51A, and the transistor M1 included in each semiconductor device shown in FIGS.
  • the transistor M2 included in each semiconductor device shown in FIG. 3B and FIG. 7C can be used.
  • the pixel circuit 51B shown in FIG. 14C is a 3Tr1C type pixel circuit including a transistor 52A, a transistor 52B, a transistor 52C, and a capacitor 53.
  • a pixel circuit 51B shown in FIG. 14C has a configuration in which a transistor 52C is added to the pixel circuit 51A shown in FIG. 14A.
  • a pixel circuit 51B shown in FIG. 14D has a configuration in which a transistor 52C is added to the pixel circuit 51A shown in FIG. 14B.
  • one of the source or drain of the transistor 52C is electrically connected to the other of the source or drain of the transistor 52B.
  • the other of the source and drain of the transistor 52C is electrically connected to the wiring V0.
  • a reference potential is supplied to the wiring V0.
  • the transistor 52C has a function of controlling the conducting state or non-conducting state between the other of the source or drain of the transistor 52B and the wiring V0 based on the potential of the wiring GL.
  • the wiring V0 is a wiring for applying a reference potential.
  • variations in the gate-source voltage of the transistor 52B can be suppressed by the reference potential of the wiring V0 applied via the transistor 52C.
  • the wiring V0 can function as a monitor line for outputting the current flowing through the transistor 52B or the current flowing through the light emitting device 61 to the outside.
  • the current output to the wiring V0 is converted into a voltage by a source follower circuit or the like, and can be output to the outside. Alternatively, it can be converted into a digital signal by an A-D converter or the like and output to the outside.
  • the semiconductor device of one embodiment of the present invention can be used for the pixel circuit 51B shown in FIG. 14D.
  • the transistor M2 included in each of the semiconductor devices shown in FIGS. 1A to 2B and FIGS. 7A and 7B can be used as the transistor 52A included in the pixel circuit 51B, and
  • the transistor M1 included in each semiconductor device shown in FIGS. 1A to 2B and FIGS. 7A and 7B can be used.
  • the transistor M1 included in each semiconductor device shown in FIGS. 3A, 3B, and 7C can be used as the transistor 52A included in the pixel circuit 51B, and the transistor M1 included in each semiconductor device shown in FIGS.
  • the transistor M2 included in each semiconductor device shown in FIG. 3B and FIG. 7C can be used.
  • the transistor M1 (transistor M2) included in each semiconductor device shown in FIGS. 4A to 6B and FIGS. 8A to 8C can be used as the transistor 52B included in the pixel circuit 51B, and the pixel circuit 51B
  • the transistor M2 (transistor M1) included in each of the semiconductor devices shown in FIGS. 4A to 6B and FIGS. 8A to 8C can be used as the transistor 52C.
  • a pixel circuit 51C shown in FIG. 15A has a configuration in which a transistor 52D is added to the pixel circuit 51B shown in FIG. 14C.
  • the pixel circuit 51C shown in FIG. 15A is a 4Tr1C type pixel circuit including a transistor 52A, a transistor 52B, a transistor 52C, a transistor 52D, and a capacitor 53.
  • One of the source and the drain of the transistor 52D is electrically connected to the wiring ANO, and the other is electrically connected to the other of the source and the drain of the transistor 52A, the other terminal of the capacitor 53, and the gate of the transistor 52B. .
  • a wiring GL1, a wiring GL2, and a wiring GL3 are electrically connected to the pixel circuit 51C.
  • the wiring GL1, the wiring GL2, and the wiring GL3 may be collectively referred to as the wiring GL. Therefore, the number of wiring GL is not limited to one, but may be multiple.
  • the wiring GL1 is electrically connected to the gate of the transistor 52A
  • the wiring GL2 is electrically connected to the gate of the transistor 52C
  • the wiring GL3 is electrically connected to the gate of the transistor 52D.
  • the source and gate of the transistor 52B are at the same potential, and the transistor 52B can be turned off. Thereby, the current flowing through the light emitting device 61 can be forcibly interrupted.
  • Such a pixel circuit is suitable when using a display method in which display periods and light-off periods are provided alternately.
  • the transistor 52C may be turned on at the same time as the transistor 52D is turned on.
  • the semiconductor device of one embodiment of the present invention can be used for the pixel circuit 51C shown in FIG. 15A.
  • the transistor M1 (transistor M2) included in each semiconductor device shown in FIGS. 4A to 6B and FIGS. 8A to 8C can be used as the transistor 52A included in the pixel circuit 51C.
  • the transistor M2 (transistor M1) included in each semiconductor device shown in FIGS. 4A to 6B and FIGS. 8A to 8C can be used.
  • n-channel transistors are used for the transistor 52A, transistor 52C, and transistor 52D, and a p-channel transistor is used for the transistor 52B.
  • an n-channel transistor may be used as the transistor 52B.
  • one terminal of the capacitor 53 may be electrically connected to the other of the source or drain of the transistor 52B.
  • either the source or the drain of the transistor 52D may be electrically connected to the wiring V0.
  • the semiconductor device of one embodiment of the present invention can be used for the pixel circuit 51C shown in FIG. 15B.
  • the transistor M1 (transistor M2) included in each semiconductor device shown in FIGS. 4A to 6B and FIGS. 8A to 8C can be used as the transistor 52A included in the pixel circuit 51C.
  • 52D the transistor M2 (transistor M1) included in each semiconductor device shown in FIGS. 4A to 6B and FIGS. 8A to 8C can be used.
  • the transistor M1 (transistor M2) included in each semiconductor device shown in FIGS. 4A to 6B and FIGS. 8A to 8C can be used as the transistor 52B included in the pixel circuit 51C, and the pixel circuit 51C
  • the transistor M2 (transistor M1) included in each of the semiconductor devices shown in FIGS. 4A to 6B and FIGS. 8A to 8C can be used as the transistor 52C.
  • the transistor M2 included in each of the semiconductor devices shown in FIGS. 1A to 2B and FIGS. 7A and 7B can be used as the transistor 52A included in the pixel circuit 51C, and the transistor M2 included in each semiconductor device shown in FIGS. , FIGS. 1A to 2B, and the transistor M1 included in each semiconductor device shown in FIGS. 7A and 7B.
  • the transistor M1 included in each semiconductor device shown in FIGS. 3A, 3B, and 7C can be used as the transistor 52A included in the pixel circuit 51C, and the transistor M1 included in each semiconductor device shown in FIGS.
  • the transistor M2 included in each semiconductor device shown in FIG. 3B and FIG. 7C can be used.
  • the transistor M2 included in each semiconductor device shown in FIGS. 1A to 2B and FIGS. 7A and 7B can be used as the transistor 52D included in the pixel circuit 51C, and the transistor M2 included in each semiconductor device shown in FIGS. , FIGS. 1A to 2B, and the transistor M1 included in each semiconductor device shown in FIGS. 7A and 7B.
  • the transistor M1 included in each semiconductor device shown in FIGS. 3A, 3B, and 7C can be used as the transistor 52D included in the pixel circuit 51C, and the transistor M1 included in each semiconductor device shown in FIGS.
  • the transistor M2 included in each semiconductor device shown in FIG. 3B and FIG. 7C can be used.
  • a pixel circuit 51D shown in FIG. 15C has a configuration in which a capacitor 53A is added to the pixel circuit 51C shown in FIG. 15A.
  • one terminal of the capacitor 53A is electrically connected to the other terminal of the source or drain of the transistor 52B, and the other terminal is electrically connected to the gate of the transistor 52B. .
  • the semiconductor device of one embodiment of the present invention can be used for the pixel circuit 51D shown in FIG. 15C.
  • the transistor M1 (transistor M2) included in each semiconductor device shown in FIGS. 4A to 6B and FIGS. 8A to 8C can be used as the transistor 52A included in the pixel circuit 51D.
  • the transistor M2 (transistor M1) included in each semiconductor device shown in FIGS. 4A to 6B and FIGS. 8A to 8C can be used.
  • a pixel circuit 51D shown in FIG. 15D has a configuration in which a capacitor 53A is added to the pixel circuit 51C shown in FIG. 15B.
  • one terminal of the capacitor 53A is electrically connected to the wiring ANO, and the other terminal is electrically connected to the gate of the transistor 52B.
  • the capacitor 53 and the capacitor 53A each function as a holding capacitor.
  • the pixel circuit 51D shown in FIGS. 15C and 15D is a 4Tr2C type pixel circuit.
  • the semiconductor device of one embodiment of the present invention can be used for the pixel circuit 51D shown in FIG. 15D.
  • the transistor M1 (transistor M2) included in each semiconductor device shown in FIGS. 4A to 6B and FIGS. 8A to 8C can be used as the transistor 52A included in the pixel circuit 51D.
  • the transistor M2 (transistor M1) included in each semiconductor device shown in FIGS. 4A to 6B and FIGS. 8A to 8C can be used.
  • the transistor M1 (transistor M2) included in each semiconductor device shown in FIGS. 4A to 6B and FIGS. 8A to 8C can be used as the transistor 52B included in the pixel circuit 51D, and the pixel circuit 51D
  • the transistor M2 (transistor M1) included in each of the semiconductor devices shown in FIGS. 4A to 6B and FIGS. 8A to 8C can be used as the transistor 52C.
  • the transistor M2 included in each semiconductor device shown in FIGS. 1A to 2B and FIGS. 7A and 7B can be used as the transistor 52A included in the pixel circuit 51D, and the transistor M2 included in each semiconductor device shown in FIGS. , FIGS. 1A to 2B, and the transistor M1 included in each semiconductor device shown in FIGS. 7A and 7B.
  • the transistor M1 included in each semiconductor device shown in FIGS. 3A, 3B, and 7C can be used as the transistor 52A included in the pixel circuit 51D, and the transistor M1 included in each semiconductor device shown in FIGS.
  • the transistor M2 included in each semiconductor device shown in FIG. 3B and FIG. 7C can be used.
  • the transistor M2 included in each semiconductor device shown in FIGS. 1A to 2B and FIGS. 7A and 7B can be used as the transistor 52D included in the pixel circuit 51D, and the transistor M2 included in each semiconductor device shown in FIGS. , FIGS. 1A to 2B, and the transistor M1 included in each semiconductor device shown in FIGS. 7A and 7B.
  • the transistor M1 included in each semiconductor device shown in FIGS. 3A, 3B, and 7C can be used as the transistor 52D included in the pixel circuit 51D, and the transistor M1 included in each semiconductor device shown in FIGS.
  • the transistor M2 included in each semiconductor device shown in FIG. 3B and FIG. 7C can be used.
  • Each of the transistors 52A, 52B, 52C, and 52D preferably includes a back gate electrode (second gate electrode), and in this case, the back gate electrode has a configuration in which the same signal as the gate electrode is given; A configuration can be adopted in which a signal different from that of the gate electrode is given to the back gate electrode.
  • P-channel transistors may be used not only as the transistor 52B but also as the transistor 52A, the transistor 52C, and the transistor 52D.
  • the semiconductor device of one embodiment of the present invention can be applied to a pixel circuit of a display device.
  • transistors are arranged at high density and can be highly integrated; therefore, a display device in which the semiconductor device is applied to a pixel circuit can achieve high definition.
  • the display device of this embodiment can be a high-definition display device. Therefore, the display device of this embodiment can be used, for example, in display units of information terminals (wearable devices) such as wristwatch-type and bracelet-type devices, VR devices such as head-mounted displays (HMD), and glasses-type display devices. It can be used in the display section of wearable devices that can be worn on the head, such as AR devices.
  • wearable devices such as wristwatch-type and bracelet-type devices
  • VR devices such as head-mounted displays (HMD)
  • HMD head-mounted displays
  • AR devices such as AR devices.
  • the display device of this embodiment can be a high-resolution display device or a large-sized display device. Therefore, the display device of this embodiment can be used, for example, on relatively large screens such as television devices, desktop or notebook personal computers, computer monitors, digital signage, and large game machines such as pachinko machines.
  • the present invention can be used in display units of digital cameras, digital video cameras, digital photo frames, mobile phones, portable game machines, personal digital assistants, and sound reproduction devices.
  • FIG. 16 shows a perspective view of the display device 200A.
  • the display device 200A has a configuration in which a substrate 152 and a substrate 151 are bonded together.
  • the substrate 152 is clearly indicated by a broken line.
  • the display device 200A includes a display section 162, a connection section 140, a circuit 164, wiring 165, and the like.
  • FIG. 16 shows an example in which an IC 173 and an FPC 172 are mounted on the display device 200A. Therefore, the configuration shown in FIG. 16 can also be called a display module that includes the display device 200A, an IC (integrated circuit), and an FPC.
  • a plurality of pixels are arranged in a matrix. Each pixel has multiple subpixels.
  • Each subpixel has a display device.
  • display devices include liquid crystal devices (also referred to as liquid crystal elements) and light emitting devices.
  • OLED or QLED as the light emitting device.
  • light-emitting substances included in a light-emitting device include a substance that emits fluorescence (fluorescent material), a substance that emits phosphorescence (phosphorescent material), and a substance that exhibits thermally activated delayed fluorescence (thermally activated delayed fluorescence (TADF)). materials), and inorganic compounds (quantum dot materials, etc.).
  • an LED such as a micro LED can also be used as the light emitting device.
  • the emitted light color of the light emitting device can be infrared, red, green, blue, cyan, magenta, yellow, white, or the like. Further, color purity can be increased by providing a light emitting device with a microcavity structure.
  • a display device has light-emitting devices made separately for each emission color, and is capable of full-color display.
  • the display device of one embodiment of the present invention is a top emission type display device that emits light in the opposite direction to the substrate on which the light-emitting device is formed, and a display device that emits light in the opposite direction to the substrate on which the light-emitting device is formed. It may be either a bottom emission type (bottom emission type) or a double emission type (dual emission type) that emits light on both sides.
  • the connecting section 140 is provided outside the display section 162.
  • the connecting portion 140 can be provided along one side or a plurality of sides of the display portion 162, for example.
  • the planar shape of the connecting portion 140 is not particularly limited, and may be a band shape, an L shape, a U shape, a frame shape, or the like.
  • the connecting portion 140 may be singular or plural.
  • FIG. 16 shows an example in which the connecting portions 140 are provided so as to surround the four sides of the display portion 162.
  • the connection part 140 the common electrode of the light emitting device and the conductive layer are electrically connected, and a potential can be supplied to the common electrode.
  • the connecting portion 140 can also be called a cathode contact portion.
  • a scanning line drive circuit can be used.
  • the wiring 165 has a function of supplying signals and power to the display section 162 and the circuit 164.
  • the signal and power are input to the wiring 165 from the outside via the FPC 172 or input to the wiring 165 from the IC 173.
  • FIG. 16 shows an example in which the IC 173 is provided on the substrate 151 by a COG (Chip On Glass) method, a COF (Chip On Film) method, or the like.
  • a COG Chip On Glass
  • COF Chip On Film
  • an IC having a scanning line drive circuit or a signal line drive circuit can be applied to the IC 173.
  • the display device 200A and the display module may have a configuration in which no IC is provided.
  • the IC may be mounted on the FPC using a COF method or the like.
  • An example is shown in FIG.
  • a display device 200A shown in FIG. 17 includes a transistor 201, a transistor 205R (not shown), a transistor 205G, a transistor 205B, a transistor 206R (not shown), a transistor 206G, and a transistor 206B (not shown) between a substrate 151 and a substrate 152. ), a light emitting device 130R (not shown), a light emitting device 130G, a light emitting device 130B, etc.
  • a transistor 201, a transistor 205R, a transistor 205G, a transistor 205B, a transistor 206R, a transistor 206G, and a transistor 206B are provided on the substrate 151.
  • An insulating layer 218 and an insulating layer 235 over the insulating layer 218 are provided so as to cover the transistor 201, the transistor 205R, the transistor 205G, the transistor 205B, the transistor 206R, the transistor 206G, and the transistor 206B.
  • a light emitting device 130R, a light emitting device 130G, and a light emitting device 130B are provided on the insulating layer 235.
  • the alphabet that distinguishes them may be omitted and the light-emitting device 130 may be written.
  • constituent elements such as the transistor 205R, the transistor 205G, and the transistor 205B, which are distinguished by alphabets, when describing common items, the symbols omitting the alphabet may be used in the description.
  • the transistor 201, the transistor 205R, the transistor 205G, the transistor 205B, the transistor 206R, the transistor 206G, and the transistor 206B are all formed over the substrate 151.
  • the transistor 201, the transistor 205R, the transistor 205G, and the transistor 205B can be manufactured using the same material and using the same process. Further, the transistor 206R, the transistor 206G, and the transistor 206B can be manufactured using the same material and using the same process. Note that although FIG. 17 shows an example in which the transistor 201 has the same structure as the transistor 205 (the transistor 205R, the transistor 205G, and the transistor 205B), the present invention is not limited to this.
  • the transistor 201 may have the same structure as the transistor 206 (transistor 206R, transistor 206G, and transistor 206B).
  • FIG. 17 shows a structure in which the transistor M2 in the semiconductor device 10 shown in FIGS. 1A and 1B is applied to the transistor 201, the transistor 205R, the transistor 205G, and the transistor 205B. Further, a structure is shown in which the transistor M1 in the semiconductor device 10 shown in FIGS. 1A and 1B is applied to the transistor 206R, the transistor 206G, and the transistor 206B.
  • the transistor 205R and the transistor 206R constitute a semiconductor device in a subpixel that emits red (R) light
  • the transistor 205G and the transistor 206G constitute a semiconductor device in a subpixel that emits green (G) light
  • the transistor 205B and the transistor 206B form a semiconductor device in a subpixel that emits blue (B) light.
  • FIG. 17 shows an example in which the insulating layer 110 has a three-layer stacked structure of an insulating layer 110c, an insulating layer 110a, and an insulating layer 110b.
  • All of the transistors included in the display section 162 may be OS transistors, all of the transistors included in the display section 162 may be Si transistors, or some of the transistors included in the display section 162 may be OS transistors and the rest may be Si transistors. good.
  • a transistor using LTPS hereinafter referred to as an LTPS transistor may be used as the Si transistor.
  • an LTPS transistor for example, by using both an LTPS transistor and an OS transistor in the display section 162, a display device with low power consumption and high driving ability can be realized. Furthermore, a configuration in which an LTPS transistor and an OS transistor are combined is sometimes referred to as an LTPO.
  • an OS transistor as a transistor that functions as a switch for controlling conduction and non-conduction between wirings, and to use an LTPS transistor as a transistor that controls current.
  • one of the transistors (transistor 206) included in the display portion 162 functions as a transistor for controlling the current flowing to the light emitting device, and can also be called a drive transistor.
  • One of the source and drain of the drive transistor is electrically connected to a pixel electrode of the light emitting device. It is preferable to use an LTPS transistor as the drive transistor. Thereby, it is possible to increase the current flowing to the light emitting device in the pixel circuit.
  • the other transistor (transistor 205) included in the display portion 162 functions as a switch for controlling selection and non-selection of pixels, and can also be called a selection transistor.
  • the gate of the selection transistor is electrically connected to the gate line, and one of the source and drain is electrically connected to the source line (signal line). It is preferable to use an OS transistor as the selection transistor. This allows the pixel gradation to be maintained even if the frame frequency is significantly reduced (for example, 1 fps or less), so power consumption can be reduced by stopping the driver when displaying still images. can.
  • the light emitting device 130R, the light emitting device 130G, and the light emitting device 130B each have a pair of electrodes and a layer sandwiched between the pair of electrodes.
  • the layer has at least a light emitting layer.
  • one electrode functions as an anode and the other electrode functions as a cathode.
  • the pixel electrode functions as an anode and the common electrode functions as a cathode may be described as an example.
  • the light emitting device 130R includes a pixel electrode 111R on the insulating layer 235, an island-shaped layer 113R (not shown) on the pixel electrode 111R, and a common electrode 115 on the island-shaped layer 113R.
  • the light emitting device 130G includes a pixel electrode 111G on the insulating layer 235, an island-shaped layer 113G on the pixel electrode 111G, and a common electrode 115 on the island-shaped layer 113G.
  • the light emitting device 130B includes a pixel electrode 111B on the insulating layer 235, an island-shaped layer 113B on the pixel electrode 111B, and a common electrode 115 on the island-shaped layer 113B.
  • the layer 113R, the layer 113G, or the layer 113B each has at least a light emitting layer.
  • the light emitting device 130R may be configured to emit red (R) light
  • the light emitting device 130G may be configured to emit green (G) light
  • the light emitting device 130B may be configured to emit blue (B) light.
  • the layer 113R has a light emitting layer that emits red light
  • the layer 113G has a light emitting layer that emits green light
  • the layer 113B has a light emitting layer that emits blue light.
  • layer 113R includes a luminescent material that emits red light
  • layer 113G includes a luminescent material that emits green light
  • layer 113B includes a luminescent material that emits blue light.
  • Layer 113R, layer 113G, or layer 113B may each have one or more functional layers. Examples of the functional layer include a carrier injection layer (a hole injection layer and an electron injection layer), a carrier transport layer (a hole transport layer and an electron transport layer), and a carrier block layer (a hole block layer and an electron block layer).
  • the layers 113R, 113G, and 113B are all shown to have the same thickness in FIG. 17, the present invention is not limited to this.
  • the layer 113R, layer 113G, and layer 113B may have different thicknesses.
  • the layer 113R, the layer 113G, and the layer 113B can each be formed, for example, by a vacuum evaporation method using a fine metal mask.
  • the layers 113R, 113G, and 113B can be formed in a wider area than the opening of the fine metal mask.
  • the end portions of the layer 113R, the layer 113G, and the layer 113B each have a tapered shape.
  • a sputtering method using a fine metal mask or an inkjet method may be used to form the layers 113R, 113G, and 113B.
  • the light emitting device of this embodiment may have a single structure (a structure having only one light emitting unit) or a tandem structure (a structure having a plurality of light emitting units).
  • the light emitting unit has at least one light emitting layer.
  • the layer 113R has a structure that has a plurality of light emitting units that emit red light
  • the layer 113G has a structure that has a plurality of light emitting units that emit green light
  • the layer 113B has a structure that has a plurality of light emitting units that emit green light. It is preferable that the structure has a plurality of light emitting units that emit light of . It is preferable to provide a charge generation layer (also referred to as an intermediate layer) between each light emitting unit.
  • the common electrode 115 is shared by the light emitting device 130R, the light emitting device 130G, and the light emitting device 130B.
  • the common electrode 115 is electrically connected to the conductive layer 123 provided in the connection part 140. It is preferable to use a conductive layer formed of the same material and in the same process as the pixel electrode 111R, pixel electrode 111G, and pixel electrode 111B for the conductive layer 123. It is preferable that the layer 113R, the layer 113G, and the layer 113B not be formed over the conductive layer 123.
  • a common electrode 115 is provided on the conductive layer 123.
  • a sputtering method or a vacuum evaporation method can be used.
  • a film formed by vapor deposition and a film formed by sputtering may be stacked.
  • a mask also referred to as an area mask or a rough metal mask, to be distinguished from a fine metal mask for defining a region where the common electrode 115 is to be formed may be used.
  • the insulating layer 218 provided over the transistor 205R, transistor 205G, transistor 205B, transistor 206R, transistor 206G, and transistor 206B functions as a protective layer for the transistor 205R, transistor 205G, transistor 205B, transistor 206R, transistor 206G, and transistor 206B. do.
  • the insulating layer 218 it is preferable to use a material in which impurities are difficult to diffuse.
  • the insulating layer 218 functions as a blocking film that suppresses impurities from diffusing into the transistor from the outside. Examples of impurities include water and hydrogen.
  • the insulating layer 218 can be an insulating layer containing an inorganic material or an insulating layer containing an organic material.
  • An inorganic material can be suitably used for the insulating layer 218.
  • the inorganic material one or more of oxides, oxynitrides, nitrided oxides, and nitrides can be used. More specifically, one or more of silicon nitride, silicon nitride oxide, silicon oxynitride, aluminum oxide, aluminum oxynitride, aluminum nitride, hafnium oxide, and hafnium aluminate can be used.
  • silicon nitride oxide releases little impurity (e.g., water and hydrogen) from itself, and can function as a blocking film that suppresses impurities from diffusing into the transistor from above the transistor. It can be suitably used as the layer 218.
  • the organic material for example, one or more of acrylic resin and polyimide resin can be used.
  • a photosensitive material may be used as the organic material.
  • two or more of the above-mentioned insulating films may be stacked and used.
  • the insulating layer 218 may have a stacked structure of an insulating layer containing an inorganic material and an insulating layer containing an organic material.
  • the substrate temperature during formation of the insulating film is preferably 180°C or more and 450°C or less, more preferably 200°C or more and 450°C or less, further preferably 250°C or more and 450°C or less, and even more preferably 300°C or more and 450°C or less. is preferable, and more preferably 300°C or more and 400°C or less.
  • the insulating layer 235 has a function of reducing unevenness caused by the transistors 205R, 205G, 205B, 206R, 206G, and 206B, and making the surface on which the light-emitting device 130 is formed more flat. Note that in this specification and the like, the insulating layer 235 is sometimes referred to as a planarization layer.
  • An organic material can be suitably used for the insulating layer 235. It is preferable to use a photosensitive organic resin as the organic material, and for example, it is preferable to use a photosensitive resin composition containing an acrylic resin. Note that in this specification and the like, acrylic resin does not refer only to polymethacrylic acid ester or methacrylic resin, but may refer to the entire acrylic polymer in a broad sense.
  • the insulating layer 235 is made of acrylic resin, polyimide resin, epoxy resin, imide resin, polyamide resin, polyimide amide resin, silicone resin, siloxane resin, benzocyclobutene resin, phenol resin, precursors of these resins, etc. Good too. Further, the insulating layer 235 may be made of an organic material such as polyvinyl alcohol (PVA), polyvinyl butyral, polyvinylpyrrolidone, polyethylene glycol, polyglycerin, pullulan, water-soluble cellulose, or alcohol-soluble polyamide resin. Furthermore, a photoresist may be used as the photosensitive resin. As the photosensitive organic resin, either a positive type material or a negative type material may be used.
  • the insulating layer 235 may have a laminated structure of an organic insulating layer and an inorganic insulating layer.
  • the insulating layer 235 can have a stacked structure of an organic insulating layer and an inorganic insulating layer on the organic insulating layer.
  • an inorganic insulating layer on the outermost surface of the insulating layer 235, it can function as an etching protection layer. This can prevent a portion of the insulating layer 235 from being etched when forming the pixel electrode 111 and reducing the flatness of the insulating layer 235.
  • the flatness of the upper surface of the insulating layer 235 which is the surface on which the light emitting device 130 is formed, is low, for example, there may be a connection failure due to a break in the common electrode 115, or the film thickness of the common electrode 115 may become locally thin, resulting in an increase in electrical resistance. Problems such as rising may occur. Further, if the flatness of the upper surface of the insulating layer 235 is low, the processing accuracy of a layer formed on the insulating layer 235 may be reduced. By making the upper surface of the insulating layer 235 flat, the processing accuracy of the light emitting device 130 and the like provided on the insulating layer 235 is increased, and a display device with high definition can be obtained. In addition, it is possible to prevent connection failures due to disconnection of the common electrode 115 and increases in electrical resistance due to local thinning of the film thickness of the common electrode 115, making it possible to provide a display device with high display quality. can.
  • part of the insulating layer 235 may be removed when forming the pixel electrode 111R, the pixel electrode 111G, and the pixel electrode 111B.
  • the insulating layer 235 may have a recess in a region that does not overlap with any of the pixel electrodes 111R, 111G, and 111B.
  • the structure of the pixel electrode that can be applied to the display device that is one embodiment of the present invention is not limited to the structure of the pixel electrode 111 shown in FIG. 17 and the like.
  • the insulating layer 237 covers the upper end portions of the pixel electrode 111R, the pixel electrode 111G, and the pixel electrode 111B.
  • the insulating layer 237 functions as a partition wall (also referred to as a bank, bank, or spacer).
  • the insulating layer 237 can be an insulating layer containing an inorganic material or an insulating layer containing an organic material.
  • a material that can be used for the insulating layer 218 or a material that can be used for the insulating layer 235 can be used.
  • the insulating layer 237 may have a stacked structure of an inorganic insulating layer and an organic insulating layer.
  • the end portion of the insulating layer 237 has a tapered shape.
  • the coverage of the film formed later can be improved.
  • the insulating layer 237 may be an inorganic insulating layer. By using an inorganic insulating layer for the insulating layer 237, a high-definition display device can be obtained.
  • the insulating layer 237 can be formed by applying a composition containing the organic material by spin coating, and then selectively exposing and developing the composition. I can do it.
  • a photosensitive organic material is used for the film serving as the insulating layer 237
  • a positive type photosensitive resin or a negative type photosensitive resin may be used.
  • the light used for exposure includes i-line.
  • the light used for exposure may include at least one of the g-line and the h-line. By adjusting the exposure amount, the width of the aperture can be controlled.
  • sputtering method, vapor deposition method, droplet discharge method (inkjet method), screen printing, and offset printing may be used.
  • Recesses are formed in the pixel electrode 111R, the pixel electrode 111G, and the pixel electrode 111B so as to cover the openings of the insulating layer 107, the insulating layer 106, the insulating layer 218, and the insulating layer 235.
  • An insulating layer 237 is embedded in the recess. For example, after forming the insulating layer 237 covering the upper end of the pixel electrode 111 and the opening, the island-shaped layer 113R, layer 113G, and layer 113B can be formed using a fine metal mask.
  • a layer 113R, a layer 113G, and a layer 113B may be provided on the insulating layer 237.
  • FIG. 17 shows a structure in which adjacent layers 113 are not in contact with each other, one embodiment of the present invention is not limited to this.
  • Adjacent layers 113 may be in contact with each other on the insulating layer 237. Further, adjacent layers 113 may overlap on the insulating layer 237.
  • the layer 113R and the layer 113G may be in contact with each other, or the layer 113R and the layer 113G may be overlapped.
  • insulating layer 237 can also be applied to other configuration examples.
  • a protective layer 131 is provided on the light emitting device 130R, the light emitting device 130G, and the light emitting device 130B.
  • the protective layer 131 and the substrate 152 are bonded to each other via an adhesive layer 142.
  • a light shielding layer 117 is provided on the substrate 152.
  • a solid sealing structure, a hollow sealing structure, or the like can be applied to seal the light emitting device.
  • a space between a substrate 152 and a substrate 151 is filled with an adhesive layer 142, and a solid sealing structure is applied.
  • the space may be filled with an inert gas (such as nitrogen or argon) and a hollow sealing structure may be applied.
  • the adhesive layer 142 may be provided so as not to overlap the light emitting device.
  • the space may be filled with a resin different from that of the adhesive layer 142 provided in a frame shape.
  • a protective layer 131 on the light emitting device 130R, the light emitting device 130G, and the light emitting device 130B.
  • the protective layer 131 may have a single layer structure or a laminated structure of two or more layers. The conductivity of the protective layer 131 does not matter.
  • the protective layer 131 at least one of an insulating layer, a semiconductor layer, and a conductive layer can be used.
  • An inorganic material can be used for the protective layer 131.
  • one or more of an oxide, an oxynitride, a nitride oxide, or a nitride can be used, for example. Specific examples include silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, aluminum oxynitride, and hafnium oxide.
  • the protective layer 131 preferably contains nitride or nitride oxide, and more preferably contains nitride.
  • a layer containing In-Sn oxide (ITO), In-Zn oxide, Ga-Zn oxide, Al-Zn oxide, or In-Ga-Zn oxide (IGZO) may be used. You can also do it.
  • the layer preferably has a high resistance, and specifically, preferably has a higher resistance than the common electrode 115.
  • the layer may further contain nitrogen.
  • the protective layer 131 When emitting light from a light emitting device is extracted through the protective layer 131, the protective layer 131 preferably has high transparency to visible light.
  • the protective layer 131 preferably has high transparency to visible light.
  • In-Sn oxide, In-Ga-Zn oxide, and aluminum oxide are preferable because they each have high transparency to visible light.
  • the protective layer 131 may include an organic film.
  • the protective layer 131 may include both an organic film and an inorganic film.
  • Examples of the method for forming the protective layer 131 include a vacuum evaporation method, a sputtering method, a CVD method, and an ALD method.
  • the protective layer 131 may have a laminated structure formed using different film formation methods.
  • the protective layer 131 is provided at least on the display section 162, and is preferably provided so as to cover the entire display section 162. It is preferable that the protective layer 131 is provided so as to cover not only the display section 162 but also the connection section 140 and the circuit 164. Moreover, it is preferable that the protective layer 131 is provided up to the end of the display device 200A.
  • a connecting portion 204 is provided in a region of the substrate 151 where the substrate 152 does not overlap.
  • the wiring 165 is electrically connected to the FPC 172 via the conductive layer 166 and the connection layer 242.
  • the conductive layer 166 can be formed in the same process as the pixel electrode 111R, the pixel electrode 111G, and the pixel electrode 111B.
  • the conductive layer 166 is exposed on the upper surface of the connection portion 204. Thereby, the connecting portion 204 and the FPC 172 can be electrically connected via the connecting layer 242.
  • connection layer 242 for example, an anisotropic conductive film (ACF) or anisotropic conductive paste (ACP) can be used.
  • ACF anisotropic conductive film
  • ACP anisotropic conductive paste
  • the connecting portion 204 there is a portion where the protective layer 131 is not provided in order to electrically connect the FPC 172 and the conductive layer 166.
  • the conductive layer 166 can be exposed by removing a region of the protective layer 131 that overlaps with the conductive layer 166 using a mask.
  • a stacked structure of at least one organic layer and a conductive layer may be provided on the conductive layer 166, and the protective layer 131 may be provided on the stacked structure. Then, a laser or a sharp blade (for example, a needle or a cutter) is used to form a starting point for peeling (a part that triggers peeling) on the laminated structure, and the laminated structure and its top
  • the protective layer 131 may be selectively removed to expose the conductive layer 166.
  • the protective layer 131 can be selectively removed by pressing an adhesive roller against the substrate 151 and moving the roller relatively while rotating.
  • an adhesive tape may be attached to the substrate 151 and then peeled off.
  • the adhesion between the organic layer and the conductive layer or the adhesion between the organic layers is low, separation occurs at the interface between the organic layer and the conductive layer or within the organic layer. Thereby, the region of the protective layer 131 that overlaps with the conductive layer 166 can be selectively removed. Note that if an organic layer or the like remains on the conductive layer 166, it can be removed using an organic solvent or the like.
  • the organic layer for example, at least one organic layer (a layer functioning as a light emitting layer, a carrier block layer, a carrier transport layer, or a carrier injection layer) used in any of the layers 113B, 113G, and 113R is used. be able to.
  • the organic layer may be formed when forming any of the layers 113B, 113G, and 113R, or may be provided separately.
  • the conductive layer can be formed using the same process and the same material as the common electrode 115. For example, it is preferable to form an ITO film as the common electrode 115 and the conductive layer. Note that when a stacked structure is used for the common electrode 115, at least one layer among the layers constituting the common electrode 115 is provided as a conductive layer.
  • the upper surface of the conductive layer 166 may be covered with a mask so that the protective layer 131 is not formed on the conductive layer 166.
  • a mask for example, a metal mask (area metal mask) may be used, or a tape or film having adhesiveness or adsorption properties may be used.
  • connection portion 204 a region where the protective layer 131 is not provided is formed in the connection portion 204, and the conductive layer 166 and the FPC 172 are electrically connected in this region via the connection layer 242. be able to.
  • connection portion 140 a conductive layer 123 is provided on the insulating layer 235. The ends of the conductive layer 123 are covered with an insulating layer 237. Further, a common electrode 115 is provided on the conductive layer 123.
  • the display device 200A shown in FIG. 17 is a top emission type. Light emitted by the light emitting device is emitted to the substrate 152 side.
  • the substrate 152 is preferably made of a material that is highly transparent to visible light.
  • the pixel electrode 111 includes a material that reflects visible light, and the common electrode 115 includes a material that transmits visible light.
  • light G and light B emitted from the light emitting device 130G and the light emitting device 130B toward the substrate 152 are indicated by broken line arrows, respectively.
  • the light shielding layer 117 can be provided between adjacent light emitting devices, at the connection portion 140, and at the circuit 164.
  • the light blocking layer 117 By providing the light blocking layer 117, light emitted from adjacent subpixels is blocked, and color mixing can be prevented. Further, external light can be suppressed from reaching the transistor 201, the transistor 205R, the transistor 205G, the transistor 205B, the transistor 206R, the transistor 206G, and the transistor 206B. Deterioration of the transistor 206R, the transistor 206G, and the transistor 206B due to the external light can be suppressed. Note that a configuration may be adopted in which the light shielding layer 117 is not provided.
  • optical members can be arranged on the outside of the substrate 152.
  • optical members include polarizing plates, retardation plates, light diffusion layers (for example, diffusion films), antireflection layers, and light-condensing films.
  • surface protection is provided such as an antistatic film that suppresses the adhesion of dust, a water-repellent film that prevents dirt from adhering, a hard coat film that suppresses the occurrence of scratches due to use, and a shock absorption layer.
  • Layers may be arranged. For example, it is preferable to provide a glass layer or a silica layer (SiO x layer) as the surface protective layer, since surface contamination and scratches can be suppressed.
  • DLC diamond-like carbon
  • AlO x aluminum oxide
  • polyester material a polycarbonate material, or the like
  • polycarbonate material a material with high transmittance to visible light.
  • Materials that can be used for the substrate 102 shown in FIG. 1B etc. can be used for the substrate 151 and the substrate 152, respectively.
  • a material that transmits the light is used for the substrate on the side from which the light from the light emitting device is extracted.
  • a polarizing plate may be used as the substrate from which light from the light emitting device is extracted.
  • the substrate 151 and the substrate 152 are each made of, for example, polyester resin such as polyethylene terephthalate (PET) or polyethylene naphthalate (PEN), polyacrylonitrile resin, acrylic resin, polyimide resin, polymethyl methacrylate resin, polycarbonate (PC) resin, Polyethersulfone (PES) resin, polyamide resin (nylon, aramid, etc.), polysiloxane resin, cycloolefin resin, polystyrene resin, polyamideimide resin, polyurethane resin, polyvinyl chloride resin, polyvinylidene chloride resin, polypropylene resin, polytetra Fluoroethylene (PTFE) resin, ABS resin, or cellulose nanofibers can be used.
  • the substrate 151 and the substrate 152 may each be made of glass having a thickness sufficient to have flexibility.
  • a substrate with high optical isotropy has small birefringence (it can also be said that the amount of birefringence is small).
  • the absolute value of the retardation (phase difference) value of the substrate with high optical isotropy is preferably 30 nm or less, more preferably 20 nm or less, and even more preferably 10 nm or less.
  • films with high optical isotropy examples include triacetyl cellulose (TAC, also referred to as cellulose triacetate) film, cycloolefin polymer (COP) film, cycloolefin copolymer (COC) film, and acrylic film.
  • TAC triacetyl cellulose
  • COP cycloolefin polymer
  • COC cycloolefin copolymer
  • a film with low water absorption for the substrate.
  • a film with a water absorption rate of 1% or less more preferably a film with a water absorption rate of 0.1% or less, and even more preferably a film with a water absorption rate of 0.01% or less.
  • various curable adhesives can be used, such as a photo-curable adhesive such as an ultraviolet curable adhesive, a reaction-curable adhesive, a thermosetting adhesive, and an anaerobic adhesive.
  • these adhesives include epoxy resins, acrylic resins, silicone resins, phenolic resins, polyimide resins, imide resins, PVC (polyvinyl chloride) resins, PVB (polyvinyl butyral) resins, EVA (ethylene vinyl acetate) resins, and the like.
  • materials with low moisture permeability such as epoxy resin are preferred.
  • a two-liquid mixed type resin may be used.
  • an adhesive sheet or the like may be used.
  • the display device 200B shown in FIG. 18 mainly differs from the display device 200A shown in FIG. 17 in that the configurations of a light-emitting device 130R (not shown), a light-emitting device 130G, and a light-emitting device 130B are different.
  • the light emitting device 130R has a layer 113W instead of the layer 113R.
  • Light emitting device 130G has layer 113W instead of layer 113G.
  • Light emitting device 130B has layer 113W instead of layer 113B.
  • the layer 113W can be configured to emit white light.
  • a vacuum evaporation method or a sputtering method can be used to form the layer 113W.
  • the layer 113W can be configured to be shared by the light emitting device 130R, the light emitting device 130G, and the light emitting device 130B. By sharing the layer 113W among a plurality of light emitting devices 130, the layer 113W can be formed without using a fine metal mask.
  • the layer 113W is provided in the display section 162. For example, an area mask can be used to form the layer 113W.
  • An optical adjustment layer (not shown) may be provided between the pixel electrode 111 and the layer 113.
  • a conductive layer that is transparent to visible light can be used.
  • the thickness of the optical adjustment layer may be made different between the light emitting device 130R, the light emitting device 130G, and the light emitting device 130B.
  • a colored layer 132R (not shown) that transmits red light, a colored layer 132G that transmits green light, and a colored layer 132B that transmits blue light are provided on the surface of the substrate 152 on the adhesive layer 142 side. It's okay.
  • the colored layer 132R is provided in a region overlapping with the light emitting device 130R.
  • the colored layer 132G is provided in a region overlapping with the light emitting device 130G.
  • the colored layer 132B is provided in a region overlapping with the light emitting device 130B.
  • the colored layer 132R can block unnecessary wavelength light emitted from the red light emitting device 130R. With such a configuration, the color purity of light emitted from each light emitting device can be increased. Note that the same effects can be achieved also in the combination of the light emitting device 130G and the colored layer 132G, and in the combination of the light emitting device 130B and the colored layer 132B.
  • the colored layer 132R, the colored layer 132G, and the colored layer 132B can also be applied to other configuration examples.
  • the display device 200C shown in FIG. 19 has different configurations of a pixel electrode 111R (not shown), a pixel electrode 111G, a pixel electrode 111B, a conductive layer 123, and a conductive layer 166, and does not have an insulating layer 237.
  • the main difference from the display device 200A shown in FIG. 17 is that the display device 113 covers the top and side surfaces of the pixel electrode 111, and that it includes a common layer 114, an insulating layer 125, and an insulating layer 127.
  • the light emitting device 130R (not shown) includes a pixel electrode 111R on the insulating layer 235, an island-like layer 113R on the pixel electrode 111R, a common layer 114 on the island-like layer 113R, and a common layer 114 on the common layer 114. It has an electrode 115.
  • layer 113R and common layer 114 can be collectively referred to as an EL layer.
  • the light emitting device 130G includes a pixel electrode 111G on the insulating layer 235, an island-like layer 113G on the pixel electrode 111G, a common layer 114 on the island-like layer 113G, and a common electrode 115 on the common layer 114.
  • layer 113G and common layer 114 can be collectively referred to as an EL layer.
  • the light emitting device 130B includes a pixel electrode 111B on an insulating layer 235, an island-like layer 113B on the pixel electrode 111B, a common layer 114 on the island-like layer 113B, and a common electrode 115 on the common layer 114.
  • layer 113B and common layer 114 may be collectively referred to as an EL layer.
  • a layer provided in an island shape for each light-emitting device is referred to as a layer 113R, a layer 113G, or a layer 113B
  • a layer shared by multiple light-emitting devices is referred to as a layer 113R, a layer 113G, or a layer 113B.
  • the layers 113R, 113G, and 113B may be referred to as an island-shaped EL layer, an island-shaped EL layer, or the like, without including the common layer 114.
  • the layer 113R, the layer 113G, and the layer 113B may each include a hole injection layer, a hole transport layer, a light emitting layer, and an electron transport layer in this order.
  • an electron blocking layer may be provided between the hole transport layer and the light emitting layer.
  • a hole blocking layer may be provided between the electron transport layer and the light emitting layer.
  • an electron injection layer may be provided on the electron transport layer.
  • the layer 113R, the layer 113G, and the layer 113B may each have an electron injection layer, an electron transport layer, a light emitting layer, and a hole transport layer in this order.
  • a hole blocking layer may be provided between the electron transport layer and the light emitting layer.
  • an electron blocking layer may be provided between the hole transport layer and the light emitting layer.
  • a hole injection layer may be provided on the hole transport layer.
  • the layer 113R, the layer 113G, and the layer 113B each have a light emitting layer and a carrier transport layer (electron transport layer or hole transport layer) on the light emitting layer.
  • each of the layers 113R, 113G, and 113B preferably includes a light-emitting layer and a carrier block layer (hole block layer or electron block layer) on the light-emitting layer.
  • each of the layers 113R, 113G, and 113B preferably includes a light-emitting layer, a carrier block layer on the light-emitting layer, and a carrier transport layer on the carrier block layer.
  • a tandem structure may be applied to the light emitting device 130R, the light emitting device 130G, and the light emitting device 130G.
  • the layer 113R has a structure that has a plurality of light emitting units that emit red light
  • the layer 113G has a structure that has a plurality of light emitting units that emit green light
  • the layer 113B has a structure that has a plurality of light emitting units that emit blue light. It is preferable that the structure has a plurality of light emitting units that emit light. It is preferable to provide a charge generation layer between each light emitting unit.
  • the layer 113R, the layer 113G, and the layer 113B may include, for example, a first light-emitting unit, a charge generation layer on the first light-emission unit, and a second light-emission unit on the charge generation layer. .
  • the second light emitting unit preferably has a light emitting layer and a carrier transport layer (electron transport layer or hole transport layer) on the light emitting layer.
  • the second light-emitting unit preferably includes a light-emitting layer and a carrier block layer (hole block layer or electron block layer) on the light-emitting layer.
  • the second light-emitting unit preferably includes a light-emitting layer, a carrier block layer on the light-emitting layer, and a carrier transport layer on the carrier block layer.
  • the surface of the second light-emitting unit is exposed during the manufacturing process of the display device, by providing one or both of the carrier transport layer and the carrier block layer on the light-emitting layer, it is possible to prevent the light-emitting layer from being exposed on the outermost surface. damage to the light emitting layer can be reduced. Thereby, the reliability of the light emitting device can be improved.
  • the light-emitting unit provided in the uppermost layer includes a light-emitting layer and one or both of a carrier transport layer and a carrier block layer on the light-emitting layer.
  • the common layer 114 includes, for example, an electron injection layer or a hole injection layer. Alternatively, the common layer 114 may have an electron transport layer and an electron injection layer stacked together, or may have a hole transport layer and a hole injection layer stacked together. .
  • the common layer 114 is shared by the light emitting device 130R, the light emitting device 130G, and the light emitting device 130B.
  • a vapor deposition method including a vacuum vapor deposition method
  • a transfer method a printing method, an inkjet method, or a coating method can be used.
  • FIG. 19 shows a configuration in which the common electrode 115 is provided directly on the conductive layer 123. Note that a common layer 114 may be provided on the conductive layer 123, and the conductive layer 123 and the common electrode 115 may be electrically connected via the common layer 114. For example, by using an area mask, the regions where the common layer 114 and the common electrode 115 are formed can be changed.
  • the pixel electrode 111G included in the light emitting device 130G has a stacked structure of a conductive layer 124G, a conductive layer 126G on the conductive layer 124G, and a conductive layer 129G on the conductive layer 126G.
  • the conductive layer 124G is electrically connected to the conductive layer 116b of the transistor 206G through openings provided in the insulating layer 107, the insulating layer 106, the insulating layer 218, and the insulating layer 235.
  • the end of the conductive layer 124G is located outside the end of the conductive layer 126G.
  • the end of the conductive layer 126G is located inside the end of the conductive layer 129G.
  • the end of the conductive layer 124G is located outside the end of the conductive layer 129G.
  • the end of the conductive layer 126G is located on the conductive layer 124G.
  • an end portion of the conductive layer 129G is located on the conductive layer 124G.
  • the upper surface and side surfaces of the conductive layer 126G are covered with a conductive layer 129G.
  • the transmittance and reflectivity of the conductive layer 124G to visible light are not particularly limited.
  • a conductive layer that is transparent to visible light or a conductive layer that is reflective to visible light can be used.
  • a conductive layer that is transparent to visible light for example, a conductive layer containing an oxide conductor (also referred to as an oxide conductive layer) can be used.
  • In-Si-Sn oxide also referred to as ITSO
  • ITSO can be suitably used as the conductive layer 124G.
  • a metal such as aluminum, titanium, chromium, nickel, copper, yttrium, zirconium, silver, tin, zinc, silver, platinum, gold, molybdenum, tantalum, or tungsten , or an alloy containing this as a main component (for example, an alloy of silver, palladium, and copper (APC: Ag-Pd-Cu)) can be used.
  • the conductive layer 124G may have a laminated structure of a conductive layer that is transparent to visible light and a conductive layer that is reflective over the conductive layer.
  • a material that has high adhesion to the surface on which the conductive layer 124G is formed here, the insulating layer 235
  • peeling of the conductive layer 124G can be suppressed.
  • a conductive layer that is reflective to visible light can be used for the conductive layer 126G.
  • the conductive layer 126G may have a laminated structure of a conductive layer that is transparent to visible light and a conductive layer that is reflective over the conductive layer.
  • the same material as the conductive layer 124G can be applied to the conductive layer 126G.
  • a laminated structure of In-Si-Sn oxide (ITSO) and an alloy of silver, palladium, and copper (APC) on the In-Si-Sn oxide (ITSO) is preferably used. Can be used.
  • the same material as the conductive layer 124G can be applied to the conductive layer 129G.
  • a conductive layer that is transparent to visible light can be used.
  • In-Si-Sn oxide (ITSO) can be used as the conductive layer 129G.
  • oxidation of the conductive layer 126G can be suppressed by applying a material that is not easily oxidized to the conductive layer 129G and covering the conductive layer 126G with the conductive layer 129G. can. Further, it is possible to suppress the metal components contained in the conductive layer 126G from being deposited. For example, when a material containing silver is used for the conductive layer 126G, In-Si-Sn oxide (ITSO) can be suitably used for the conductive layer 129G. Thereby, oxidation of the conductive layer 126G can be suppressed, and silver precipitation can be suppressed.
  • ITSO In-Si-Sn oxide
  • Conductive layer 124R (not shown), conductive layer 126R (not shown), and conductive layer 129R (not shown) in light emitting device 130R, and conductive layer 124B, conductive layer 126B, and conductive layer 129B in light emitting device 130B. are the same as the conductive layer 124G, the conductive layer 126G, and the conductive layer 129G in the light emitting device 130G, respectively, so detailed description thereof will be omitted.
  • pixel electrode 111R pixel electrode 111G
  • pixel electrode 111B conductive layer 123
  • conductive layer 166 shown in FIG. 19 etc. can also be applied to other configuration examples.
  • Recesses are formed in the conductive layer 124R, the conductive layer 124G, and the conductive layer 124B so as to cover the openings provided in the insulating layer 107, the insulating layer 106, the insulating layer 218, and the insulating layer 235.
  • a layer 128 is embedded in the recess.
  • the layer 128 has a function of flattening the concave portions of the conductive layer 124R, the conductive layer 124G, and the conductive layer 124B.
  • a conductive layer 126R, a conductive layer 126G, and a conductive layer are electrically connected to the conductive layer 124R, the conductive layer 124G, and the conductive layer 124B, respectively. 126B is provided.
  • the regions of the conductive layer 124R, the conductive layer 124G, and the conductive layer 124B that overlap with the recesses also function as light emitting regions, and the aperture ratio of the pixel can be increased.
  • the layer 128 may be an insulating layer or a conductive layer.
  • various inorganic insulating materials, organic insulating materials, and conductive materials can be used as appropriate.
  • layer 128 is formed using an organic material. It is particularly preferable to use a photosensitive organic resin as the organic material.
  • a photosensitive resin composition containing an acrylic resin can be suitably used for the layer 128.
  • the layer 128 when the layer 128 is a conductive layer, the layer 128 can function as a part of the pixel electrode.
  • an organic resin in which metal particles are dispersed can be used for the layer 128.
  • FIG. 19 shows an example in which the end of the layer 113G is located outside the end of the pixel electrode 111G.
  • the layer 113G is formed to cover the end of the pixel electrode 111G.
  • the aperture ratio can be increased.
  • by covering the side surfaces of the pixel electrode 111 with the EL layer it is possible to prevent the pixel electrode 111 and the common electrode 115 from coming into contact with each other, thereby suppressing short circuits in the light emitting device 130.
  • the pixel electrode 111G and the layer 113G are described here as an example, the same can be said for the pixel electrode 111R and the layer 113R, and the pixel electrode 111B and the layer 113B.
  • An insulating layer (see insulating layer 237 in FIG. 17) that covers the upper end of the pixel electrode 111G is not provided between the pixel electrode 111G and the layer 113G. Further, an insulating layer covering the upper end of the pixel electrode 111B is not provided between the pixel electrode 111B and the layer 113B. Therefore, the interval between adjacent light emitting devices can be reduced. Therefore, a high definition or high resolution display device can be realized. Further, a mask for forming the insulating layer is not required, and the manufacturing cost of the display device can be reduced.
  • the EL layer can be formed using, for example, a photolithography method. Specifically, after a pixel electrode is formed for each subpixel, a film that will become a light emitting layer is formed over a plurality of pixel electrodes. Thereafter, the film is processed using a photolithography method to form one island-shaped light emitting layer for one pixel electrode. Thereby, the light-emitting layer is divided into sub-pixels, and an island-shaped light-emitting layer can be formed for each sub-pixel. By using a photolithography method, an EL layer with a fine size can be formed. By providing the EL layer in an island shape for each light emitting device, leakage current between adjacent light emitting devices can be suppressed. Thereby, crosstalk caused by unintended light emission can be prevented, and a display device with extremely high contrast can be realized. In particular, a display device with high current efficiency at low brightness can be realized.
  • the heat resistance temperature of the compounds contained in the layer 113R, the layer 113G, and the layer 113B is preferably 100°C or more and 180°C or less, preferably 120°C or more and 180°C or less, and more preferably 140°C or more and 180°C or less.
  • the glass transition point (Tg) of each of these compounds is preferably 100°C or more and 180°C or less, preferably 120°C or more and 180°C or less, and more preferably 140°C or more and 180°C or less.
  • an insulating layer 125 and an insulating layer 127 on the insulating layer 125 are provided.
  • a plurality of cross sections of the insulating layer 125 and the insulating layer 127 are shown in FIG. 19, when the display device 200C is viewed from the top, the insulating layer 125 and the insulating layer 127 are each connected to one.
  • the display device 200C can have, for example, one insulating layer 125 and one insulating layer 127.
  • the display device 200C may have a plurality of insulating layers 125 separated from each other, or may have a plurality of insulating layers 127 separated from each other.
  • the insulating layer 125 is in contact with each side surface of the layer 113R, the layer 113G, and the layer 113B.
  • peeling of the layer 113R, the layer 113G, and the layer 113B can be prevented.
  • the insulating layer 125 and the layer 113R, the layer 113G, or the layer 113B are in close contact with each other, the adjacent layers 113 and the like are fixed or bonded by the insulating layer 125. Thereby, the reliability of the light emitting device can be improved. Furthermore, the manufacturing yield of light emitting devices can be increased.
  • An inorganic material can be used for the insulating layer 125.
  • the insulating layer 125 one or more of an oxide, an oxynitride, a nitride oxide, and a nitride can be used, for example.
  • the insulating layer 125 may have a single layer structure or a laminated structure.
  • the oxide include silicon oxide, aluminum oxide, magnesium oxide, indium gallium zinc oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, hafnium oxide, and tantalum oxide.
  • nitrides include silicon nitride and aluminum nitride.
  • Examples of oxynitrides include silicon oxynitride and aluminum oxynitride.
  • Examples of nitrided oxides include silicon nitrided oxide and aluminum nitrided oxide.
  • aluminum oxide is preferable because it has a high etching selectivity with respect to the EL layer and has a function of protecting the EL layer.
  • the insulating layer 125 preferably has a function as a barrier insulating layer against at least one of water and oxygen. Further, the insulating layer 125 preferably has a function of suppressing diffusion of at least one of water and oxygen. Further, the insulating layer 125 preferably has a function of capturing or fixing (also referred to as gettering) at least one of water and oxygen.
  • a barrier insulating layer refers to an insulating layer having barrier properties. Further, in this specification and the like, barrier property refers to a function of suppressing the diffusion of a corresponding substance (also referred to as low permeability).
  • the insulating layer 125 has a function as a barrier insulating layer or a gettering function, thereby suppressing the intrusion of impurities (typically, at least one of water and oxygen) that can diffuse into each light emitting device from the outside.
  • impurities typically, at least one of water and oxygen
  • the insulating layer 127 is provided on the insulating layer 125 so as to fill the recess formed in the insulating layer 125.
  • the insulating layer 127 can be configured to overlap with a part of the upper surface and side surfaces of each of the layer 113R, the layer 113G, and the layer 113B with the insulating layer 125 interposed therebetween.
  • the insulating layer 127 covers at least a portion of the side surface of the insulating layer 125.
  • the space between adjacent island-like layers can be filled, so that the surface on which layers (for example, carrier injection layer, common electrode, etc.) to be provided on the island-like layer are formed can be It is possible to reduce the unevenness of the layer and improve the coverage of the layer.
  • the upper surface of the insulating layer 127 preferably has a shape with higher flatness, but may have a convex portion, a convex curved surface, a concave curved surface, or a concave portion.
  • an insulating layer containing an organic material can be suitably used. It is preferable to use a photosensitive organic resin as the organic material, and for example, it is preferable to use a photosensitive resin composition containing an acrylic resin.
  • the insulating layer 127 may be made of acrylic resin, polyimide resin, epoxy resin, imide resin, polyamide resin, polyimide amide resin, silicone resin, siloxane resin, benzocyclobutene resin, phenol resin, precursors of these resins, etc. good. Further, as the insulating layer 127, an organic material such as polyvinyl alcohol (PVA), polyvinyl butyral, polyvinylpyrrolidone, polyethylene glycol, polyglycerin, pullulan, water-soluble cellulose, or alcohol-soluble polyamide resin may be used. Furthermore, a photoresist may be used as the photosensitive resin. As the photosensitive organic resin, either a positive type material or a negative type material may be used.
  • the insulating layer 127 may be made of a material that absorbs visible light. Since the insulating layer 127 absorbs light emitted from the light emitting device, light leakage (stray light) from the light emitting device to an adjacent light emitting device via the insulating layer 127 can be suppressed. Thereby, the display quality of the display device can be improved. Furthermore, since display quality can be improved without using a polarizing plate in the display device, the display device can be made lighter and thinner.
  • Materials that absorb visible light include materials that contain pigments such as black, materials that contain dyes, resin materials that have light-absorbing properties (for example, polyimide, etc.), and resin materials that can be used for color filters (color filter materials).
  • pigments such as black
  • resin materials that contain dyes for example, polyimide, etc.
  • resin materials that can be used for color filters color filter materials.
  • by mixing color filter materials of three or more colors it is possible to form a black or nearly black resin layer.
  • a mask layer 118R and a mask layer 119R are located on the layer 113R of the light emitting device 130R, a mask layer 118G and a mask layer 119G are located on the layer 113G of the light emitting device 130G, and a layer 113B of the light emitting device 130B is located.
  • Mask layer 118B and mask layer 119B are located at.
  • Mask layer 118 and mask layer 119 are provided so as to surround the light emitting region. In other words, mask layer 118 and mask layer 119 have openings in portions that overlap with the light emitting regions. In the mask layer 118R and the mask layer 119R, a portion of the mask layer provided on the layer 113R remains when forming the layer 113R.
  • the common layer 114 and the common electrode 115 are provided on the layer 113R, the layer 113G, the layer 113B, the mask layer 118, the mask layer 119, the insulating layer 125, and the insulating layer 127.
  • the insulating layer 125 and the insulating layer 127 there are a region where the pixel electrode and the island-shaped EL layer are provided, a region where the pixel electrode and the island-like EL layer are not provided (a region between the light emitting devices), There is a step caused by this.
  • the step difference can be reduced and the coverage of the common layer 114 and the common electrode 115 can be improved. Therefore, connection failures due to disconnection between the common layer 114 and the common electrode 115 can be suppressed. Further, due to the step difference, the film thickness of the common electrode 115 is locally reduced, and it is possible to suppress an increase in the electrical resistance of the common electrode 115.
  • the insulating layer 127 covers the side surfaces of the insulating layer 125, the mask layer 118R, the mask layer 119R, the mask layer 118G, the mask layer 119G, the mask layer 118B, and the mask layer 119B. It may be at least partially covered. Further, the insulating layer 127 may have a region in contact with the layer 113R, the layer 113G, and the layer 113B.
  • the display device 200D shown in FIG. 20 differs from the display device 200C shown in FIG. 19 mainly in that it includes an insulating layer 239.
  • the insulating layer 239 is provided on the insulating layer 235 and has an opening in a region that overlaps with the opening that the insulating layer 235 has.
  • the pixel electrode 111 is provided to cover openings provided in the insulating layer 239, the insulating layer 235, the insulating layer 218, the insulating layer 106, and the insulating layer 107.
  • the insulating layer 239 can function as an etching protection film when forming the layer 113, the mask layer 118, and the mask layer 119.
  • the insulating layer 239 when forming the layer 113, the mask layer 118, and the mask layer 119, part of the insulating layer 235 can be prevented from being etched and unevenness can be prevented from occurring in the insulating layer 235.
  • the level difference on the surface on which the insulating layer 125 is formed becomes smaller, and the coverage of the insulating layer 125 can be improved. Therefore, the side surfaces of the layer 113 are covered with the insulating layer 125, and peeling of the layer 113 can be prevented.
  • the insulating layer 239 can be an insulating layer containing an inorganic material.
  • an inorganic insulating film such as an oxide insulating film, a nitride insulating film, an oxynitride insulating film, a nitride oxide insulating film, etc. can be used, for example.
  • the insulating layer 239 may have a single layer structure or a laminated structure.
  • oxide insulating films include silicon oxide film, aluminum oxide film, magnesium oxide film, indium gallium zinc oxide film, gallium oxide film, germanium oxide film, yttrium oxide film, zirconium oxide film, lanthanum oxide film, neodymium oxide film, and oxide film.
  • Examples include a hafnium film and a tantalum oxide film.
  • Examples of the nitride insulating film include a silicon nitride film and an aluminum nitride film.
  • Examples of the oxynitride insulating film include a silicon oxynitride film, an aluminum oxynitride film, and the like.
  • Examples of the nitride oxide insulating film include a silicon nitride oxide film, an aluminum nitride oxide film, and the like.
  • a silicon oxide film or a silicon oxynitride film can be suitably used for the insulating layer 239.
  • the insulating layer 239 when etching the layer 113, the mask layer 118, and the film that will become the mask layer 119, it is possible to select a material that has a high etching rate ratio (also referred to as a high selectivity) with respect to the film. preferable.
  • the flatness of the surface on which the light emitting device 130 is formed is low, for example, there may be a connection failure due to a break in the common electrode 115, or the film thickness of the common electrode 115 may locally become thinner, resulting in an increase in electrical resistance. Problems may occur. Furthermore, the processing accuracy of the layer formed on the formation surface may be lowered.
  • the surface on which the light-emitting device 130 is formed can be made flatter. Therefore, the processing accuracy of the light emitting device 130 and the like provided on the insulating layer 239 is increased, and a display device with high definition can be obtained. In addition, it is possible to prevent connection failures due to disconnection of the common electrode 115 and an increase in electrical resistance due to local thinning of the film thickness of the common electrode 115, making it possible to provide a display device with high display quality. can.
  • the insulating layer 239 is shown to have a single-layer structure in FIG. 20, one embodiment of the present invention is not limited to this.
  • the insulating layer 239 may have a laminated structure.
  • a portion of the insulating layer 239 may be removed in a region that does not overlap with any of the layers 113R, 113G, and 113B.
  • the thickness of the insulating layer 239 in a region that does not overlap with any of the layer 113R, the layer 113G, and the layer 113B may be thinner than the thickness of the insulating layer 239 in a region that overlaps with the layer 113R, the layer 113G, or the layer 113B.
  • insulating layer 239 can also be applied to other configuration examples.
  • the display device 200E shown in FIG. 21 differs from the display devices shown in FIGS. 17 to 20 in the mutual arrangement positions of the transistor 205 and the transistor 206.
  • the main difference from the display device 200D shown in FIG. 20 is that it is a bottom emission type display device.
  • the transistor 205 and the transistor 206 are adjacent to each other, and as a whole form the positional relationship in the semiconductor device 10 shown in FIGS. 1A and 1B.
  • the transistor 205 is arranged to overlap with the transistor 206, and the overall positional relationship in the semiconductor device 10A shown in FIGS. 2A and 2B is configured.
  • the aperture ratio of the display device can be significantly increased compared to the case of using the configuration in the semiconductor device 10. .
  • the light emitted by the light emitting device is emitted toward the substrate 151 side. Therefore, it is preferable to use a material with high transparency to visible light for the substrate 151. On the other hand, the light transmittance of the material used for the substrate 152 does not matter.
  • a light-blocking layer 117 between the substrate 151 and the transistor 201, and between the substrate 151 and the transistors 205 and 206, respectively.
  • a light shielding layer 117 is provided on a substrate 151
  • an insulating layer 153 is provided on the light blocking layer 117
  • a transistor 201, a transistor 205R, a transistor 206R, a transistor 205G, and a transistor 206G are provided on the insulating layer 153.
  • a transistor 201, a transistor 205R, a transistor 206R, a transistor 205G, and a transistor 206G are provided on the insulating layer 153.
  • a transistor 201, a transistor 205R, a transistor 206R, a transistor 205G, and a transistor 206G are provided on the insulating layer 153.
  • a transistor 201, a transistor 205R, a transistor 206R, a transistor 205G, and a transistor 206G are provided on
  • a material having high transparency to visible light is used for each of the pixel electrode 111R (not shown), the pixel electrode 111G, and the pixel electrode 111B. It is preferable to use a material that reflects visible light for the common electrode 115.
  • the display device 200F shown in FIG. 22 is mainly different from the display device 200D shown in FIG. 20 in that it includes a light receiving device 150.
  • the light receiving device 150 for example, a pn type or pin type photodiode can be used.
  • the light receiving device 150 functions as a photoelectric conversion device (also referred to as a photoelectric conversion element) that detects light incident on the light receiving device and generates an electric charge. Based on the amount of light incident on the light receiving device 150, the amount of charge generated from the light receiving device 150 is determined.
  • the light receiving device 150 can detect one or both of visible light and infrared light.
  • visible light one or more of light such as blue, violet, blue-violet, green, yellow-green, yellow, orange, and red can be detected.
  • infrared light it is possible to detect an object even in a dark place, which is preferable.
  • organic photodiode having a layer containing an organic compound as the light receiving device 150.
  • Organic photodiodes can be easily made thinner, lighter, and larger in area, and have a high degree of freedom in shape and design, so they can be applied to various display devices.
  • an organic EL device is used as the light emitting device 130, and an organic photodiode is used as the light receiving device 150.
  • the organic EL device and the organic photodiode can be formed on the same substrate. Therefore, an organic photodiode can be built into a display device using an organic EL device.
  • the light G emitted from the light emitting device 130G to the substrate 152 side and the light Lin entering the light receiving device 150 from the substrate 152 side are shown by broken line arrows, respectively.
  • a manufacturing method similar to that for the light emitting device 130 can be applied to the light receiving device 150.
  • the island-shaped active layer (also referred to as a photoelectric conversion layer) included in the light receiving device can be formed using, for example, a fine metal mask.
  • the active layer can be formed using photolithography instead of using a fine metal mask.
  • the photolithography method the active layer is formed by forming a film over one surface and then processing it, so that the island-shaped active layer can be formed with a uniform thickness. Further, by providing a mask layer over the active layer, damage to the active layer during the manufacturing process of the display device can be reduced, and the reliability of the light receiving device can be improved.
  • a configuration in which the active layer is formed using a photolithography method will be described as an example.
  • the light receiving device 150 includes a pixel electrode 111S, a layer 113S, a common layer 114, and a common electrode 115.
  • Layer 113S includes at least an active layer.
  • the pixel electrode 111S has a laminated structure of a conductive layer 124S, a conductive layer 126S on the conductive layer 124S, and a conductive layer 129S on the conductive layer 126S.
  • the pixel electrode 111S can be formed in the same process as the pixel electrode 111R (not shown), the pixel electrode 111G, and the pixel electrode 111B (not shown).
  • the pixel electrode 111S is electrically connected to the conductive layer 116b of the transistor 206S.
  • the transistor 205S can be formed in the same process as the transistor 205R, the transistor 205G, and the transistor 205B. Further, the transistor 206S can be formed in the same process as the transistor 206R, the transistor 206G, and the transistor 206B.
  • the insulating layer 235, the insulating layer 218, the insulating layer 106, and the insulating layer 107 each have an opening in a region overlapping with the conductive layer 116b of the transistor 206S.
  • a pixel electrode 111S included in the light receiving device 150 is provided so as to cover the opening.
  • the conductive layer 116b of the transistor 206S is electrically connected to the pixel electrode 111S through the opening.
  • the layer 113S is provided on the pixel electrode 111S.
  • a common layer 114 is provided on the layer 113S, and a common electrode 115 is provided on the common layer 114.
  • the common layer 114 is a continuous layer provided in common to the light receiving device 150 and the light emitting device 130.
  • the layer 113S includes at least an active layer, and preferably has a plurality of functional layers.
  • the functional layer include a carrier transport layer (a hole transport layer and an electron transport layer), a carrier block layer (a hole block layer and an electron block layer), and the like.
  • the layer 113S is a layer provided in the light receiving device 150 and not provided in the light emitting device 130.
  • the functional layers other than the active layer included in the layer 113S may have the same material as the functional layers other than the light emitting layer included in the layer 113R, the layer 113G, and the layer 113B.
  • the common layer 114 is a continuous layer shared by the light emitting device 130 and the light receiving device 150.
  • a layer that the light-receiving device and the light-emitting device have in common may have different functions in the light-emitting device and in the light-receiving device.
  • components may be referred to based on their functions in a light emitting device.
  • the hole injection layer functions as a hole injection layer in a light emitting device and as a hole transport layer in a light receiving device.
  • the electron injection layer functions as an electron injection layer in a light emitting device and as an electron transport layer in a light receiving device.
  • a layer that the light-receiving device and the light-emitting device have in common may have the same function in the light-emitting device and in the light-receiving device.
  • a hole transport layer functions as a hole transport layer in both a light emitting device and a light receiving device
  • an electron transport layer functions as an electron transport layer in both a light emitting device and a light receiving device.
  • An insulating layer 125 and an insulating layer 127 on the insulating layer 125 are provided in a region between the adjacent light emitting device 130 and the light receiving device 150.
  • a mask layer 118R and a mask layer 119R are located between the layer 113R and the insulating layer 125, and a mask layer 118S and a mask layer 119S are located between the layer 113S and the insulating layer 125.
  • a portion of the mask layer provided on the layer 113R remains when the layer 113R is processed.
  • a portion of the mask layer provided in contact with the upper surface of the layer 113S remains when the layer 113S, which is a layer including an active layer, is processed.
  • the mask layer 118R and the mask layer 118S may have the same material or different materials.
  • the mask layer 119R and the mask layer 119S may have the same material or different materials.
  • the pixel layout will be explained. There are no particular limitations on the arrangement of subpixels, and various methods can be applied. Examples of the sub-pixel arrangement include a stripe arrangement, an S-stripe arrangement, a matrix arrangement, a delta arrangement, a Bayer arrangement, and a pentile arrangement.
  • planar shape of the subpixel examples include polygons such as triangles, quadrilaterals (including rectangles and squares), and pentagons, shapes with rounded corners of these polygons, ellipses, and circles.
  • the planar shape of the subpixel corresponds to the planar shape of a light emitting region of a light emitting device or a light receiving region of a light receiving device.
  • the pixel 210 is composed of three types of subpixels: a subpixel 11a, a subpixel 11b, and a subpixel 11c.
  • the subpixel 11a, the subpixel 11b, and the subpixel 11c each exhibit different colors of light.
  • the subpixels 11a, 11b, and 11c are subpixels of three colors: red (R), green (G), and blue (B), yellow (Y), cyan (C), and magenta (M). ) and three-color subpixels.
  • the number of subpixel colors is not limited to three, but may be four or more.
  • subpixels of four colors subpixels of four colors of R, G, B, and white (W), subpixels of four colors of R, G, B, and Y, and subpixels of four colors of R, G, B, and red.
  • Examples include subpixels for four colors of external light (IR).
  • Each subpixel has a pixel circuit that controls a light emitting device.
  • the pixel circuit is not limited to the subpixel range shown in FIG. 23A, and may be placed outside the subpixel range.
  • the transistor included in the pixel circuit of the subpixel 11a may be located within the range of the subpixel 11a shown in FIG. 23A, or some or all of the transistors may be located outside the range of the subpixel 11a.
  • the subpixel 11a, the subpixel 11b, and the subpixel 11c have the same or approximately the same aperture ratio (size, which can also be called the size of the light emitting region), but one embodiment of the present invention is not limited to this.
  • the aperture ratios of the sub-pixel 11a, the sub-pixel 11b, and the sub-pixel 11c can be determined as appropriate.
  • the aperture ratios of the subpixel 11a, the subpixel 11b, and the subpixel 11c may be different from each other, or two or more may be equal or approximately equal.
  • the S stripe arrangement is applied to the pixel 210 shown in FIG. 23B.
  • the pixel 210 shown in FIG. 23B is composed of three types of subpixels: subpixel 11a, subpixel 11b, and subpixel 11c, and the left column (first column) has two subpixels (subpixel 11a, One sub-pixel (sub-pixel 11c) is provided in the right column (second column).
  • the pixel 210 shown in FIG. 23C includes a subpixel 11a having a substantially trapezoidal planar shape with rounded corners, a subpixel 11b having a substantially triangular planar shape with rounded corners, and a substantially quadrangular or substantially hexagonal planar shape with rounded corners. and a sub-pixel 11c. Further, the subpixel 11a has a smaller light emitting area than the subpixel 11b. In this way, the shape and size of each subpixel can be determined independently. For example, a subpixel having a more reliable light emitting device can be made smaller in size.
  • FIG. 23D shows an example in which a pixel 210a having a subpixel 11a and a subpixel 11b and a pixel 210b having a subpixel 11b and a subpixel 11c are arranged alternately.
  • a delta arrangement is applied to the pixels 210a and 210b shown in FIGS. 23E to 23G.
  • the pixel 210a has two subpixels (subpixel 11a and subpixel 11b) in the top row (first row), and one subpixel (subpixel 11c) in the bottom row (second row). has.
  • the pixel 210b has one subpixel (subpixel 11c) in the top row (first row), and two subpixels (subpixel 11a and subpixel 11b) in the bottom row (second row). has.
  • FIG. 23E shows an example in which each subpixel has a substantially rectangular planar shape with rounded corners
  • FIG. 23F shows an example in which each subpixel has a circular planar shape
  • FIG. 23G shows an example in which each subpixel has a substantially rectangular planar shape with rounded corners.
  • each subpixel is arranged inside a hexagonal area that is most densely arranged.
  • Each subpixel is arranged so as to be surrounded by six subpixels when focusing on that one subpixel.
  • sub-pixels exhibiting the same color of light are provided so as not to be adjacent to each other. For example, when focusing on the sub-pixel 11a, three sub-pixels 11b and three sub-pixels 11c are provided so as to be alternately arranged so as to surround it.
  • FIG. 23H is an example in which sub-pixels of each color are arranged in a zigzag pattern. Specifically, in plan view, the positions of the upper sides of two subpixels (for example, subpixel 11a and subpixel 11b, or subpixel 11b and subpixel 11c) aligned in the column direction are shifted.
  • the subpixel 11a is a subpixel R that emits red light
  • the subpixel 11b is a subpixel G that emits green light
  • the subpixel 11c is a subpixel that emits blue light. It is preferable to use subpixel B.
  • the configuration of the subpixels is not limited to this, and the colors exhibited by the subpixels and the order in which they are arranged can be determined as appropriate.
  • the subpixel 11b may be a subpixel R that emits red light
  • the subpixel 11a may be a subpixel G that emits green light.
  • the planar shape of the subpixel may be a polygon with rounded corners, an ellipse, or a circle.
  • a technique (Optical Proximity Correction) technique is used to correct the mask pattern in advance so that the design pattern and the transferred pattern match. ) may be used. Specifically, in the OPC technique, a correction pattern is added to a corner of a figure on a mask pattern.
  • a pixel can be configured to have four types of subpixels.
  • a stripe arrangement is applied to the pixels 210 shown in FIGS. 24A to 24C.
  • FIG. 24A is an example in which each subpixel has a rectangular planar shape
  • FIG. 24B is an example in which each subpixel has a planar shape in which two semicircles and a rectangle are connected
  • FIG. 24C is an example in which each subpixel has a rectangular planar shape. This is an example in which the subpixel has an elliptical planar shape.
  • a matrix arrangement is applied to the pixels 210 shown in FIGS. 24D to 24F.
  • FIG. 24D shows an example in which each subpixel has a square planar shape
  • FIG. 24E shows an example in which each subpixel has a substantially square planar shape with rounded corners
  • FIG. 24F shows an example in which each subpixel has a substantially square planar shape with rounded corners.
  • FIGS. 24G and 24H show an example in which one pixel 210 is arranged in two rows and three columns.
  • the pixel 210 shown in FIG. 24G has three subpixels (subpixel 11a, subpixel 11b, and subpixel 11c) in the top row (first row), and three subpixels (subpixel 11a, subpixel 11b, and subpixel 11c) in the bottom row (second row). It has one subpixel (subpixel 11d).
  • the pixel 210 has the subpixel 11a in the left column (first column), the subpixel 11b in the center column (second column), and the subpixel 11b in the right column (third column). It has a pixel 11c, and further has sub-pixels 11d across these three columns.
  • the pixel 210 shown in FIG. 24H has three subpixels (subpixel 11a, subpixel 11b, and subpixel 11c) in the top row (first row), and three subpixels (subpixel 11a, subpixel 11b, and subpixel 11c) in the bottom row (second row). It has three sub-pixels 11d.
  • the pixel 210 has a subpixel 11a and a subpixel 11d in the left column (first column), a subpixel 11b and a subpixel 11d in the center column (second column), and a subpixel 11b and a subpixel 11d in the center column (second column).
  • the column (third column) has a subpixel 11c and a subpixel 11d.
  • FIG. 24H by aligning the arrangement of the subpixels in the upper row and the lower row, it is possible to efficiently remove dust and the like that may occur during the manufacturing process. Therefore, a display device with high display quality can be provided.
  • FIG. 24I shows an example in which one pixel 210 is arranged in three rows and two columns.
  • the pixel 210 shown in FIG. 24I has a subpixel 11a in the upper row (first row), a subpixel 11b in the middle row (second row), and extends from the first row to the second row. It has a subpixel 11c, and one subpixel (subpixel 11d) in the lower row (third row). In other words, the pixel 210 has the sub-pixel 11a and the sub-pixel 11b in the left column (first column), the sub-pixel 11c in the right column (second column), and the sub-pixel 11c in the right column (second column). A sub-pixel 11d is provided throughout the area.
  • the pixel 210 shown in FIGS. 24A to 24I is composed of four subpixels: a subpixel 11a, a subpixel 11b, a subpixel 11c, and a subpixel 11d.
  • the sub-pixel 11a, the sub-pixel 11b, the sub-pixel 11c, and the sub-pixel 11d can each have a configuration including a light-emitting device that emits light of a different color.
  • the subpixel 11a, the subpixel 11b, the subpixel 11c, and the subpixel 11d are subpixels of four colors R, G, B, and white (W), and subpixels of four colors R, G, B, and Y. , or four-color subpixels of R, G, B, and infrared light (IR).
  • the subpixel 11a is a subpixel R that emits red light
  • the subpixel 11b is a subpixel G that emits green light
  • the subpixel 11c is a subpixel G that emits a blue light.
  • the subpixel B be the subpixel B that emits light
  • the subpixel 11d be one of the subpixel W that emits white light, the subpixel Y that emits yellow light, or the subpixel IR that emits near infrared light.
  • the layout of R, G, and B becomes a stripe arrangement, so that display quality can be improved.
  • the layout of R, G, and B is a so-called S stripe arrangement, so that display quality can be improved.
  • the pixel 210 may have a subpixel having a light receiving device.
  • any one of the subpixels 11a to 11d may be a subpixel having a light receiving device.
  • the subpixel 11a is a subpixel R that emits red light
  • the subpixel 11b is a subpixel G that emits green light
  • the subpixel 11c is a subpixel that emits blue light.
  • the sub-pixel B has a light-receiving device
  • the sub-pixel 11d is a sub-pixel S that has a light-receiving device.
  • the wavelength of light detected by the subpixel S having a light receiving device is not particularly limited.
  • the subpixel S can be configured to detect one or both of visible light and infrared light.
  • a pixel can be configured to have five types of subpixels.
  • FIG. 24J shows an example in which one pixel 210 is arranged in two rows and three columns.
  • the pixel 210 shown in FIG. 24J has three subpixels (subpixel 11a, subpixel 11b, and subpixel 11c) in the top row (first row), and three subpixels (subpixel 11a, subpixel 11b, and subpixel 11c) in the bottom row (second row). It has two subpixels (subpixel 11d and subpixel 11e).
  • the pixel 210 has a sub-pixel 11a and a sub-pixel 11d in the left column (first column), a sub-pixel 11b in the center column (second column), and a sub-pixel 11b in the center column (second column). It has a sub-pixel 11c in the second column), and further has a sub-pixel 11e from the second column to the third column.
  • FIG. 24K shows an example in which one pixel 210 is arranged in three rows and two columns.
  • the pixel 210 shown in FIG. 24K has a subpixel 11a in the upper row (first row), a subpixel 11b in the middle row (second row), and extends from the first row to the second row. It has a subpixel 11c, and two subpixels (subpixel 11d and subpixel 11e) in the lower row (third row). In other words, the pixel 210 has subpixel 11a, subpixel 11b, and subpixel 11d in the left column (first column), and subpixel 11c and subpixel 11e in the right column (second column). has.
  • the subpixel 11a is a subpixel R that emits red light
  • the subpixel 11b is a subpixel G that emits green light
  • the subpixel 11c is a subpixel that emits blue light.
  • the sub-pixel B be the sub-pixel B.
  • the layout of R, G, and B becomes a stripe arrangement, so that display quality can be improved.
  • the layout of R, G, and B is a so-called S stripe arrangement, so that display quality can be improved.
  • each pixel 210 shown in FIGS. 24J and 24K it is preferable to apply a subpixel S having a light receiving device to at least one of the subpixel 11d and the subpixel 11e.
  • the structures of the light receiving devices may be different from each other.
  • at least some of the wavelength ranges of the lights detected may be different from each other.
  • one of the sub-pixels 11d and 11e may have a light-receiving device that mainly detects visible light, and the other may have a light-receiving device that mainly detects infrared light. .
  • a subpixel S having a light receiving device is applied to one of the subpixel 11d and the subpixel 11e, and the other is a light emitting device that can be used as a light source. It is preferable to apply a subpixel having .
  • one of the subpixels 11d and 11e be a subpixel IR that emits infrared light, and the other be a subpixel S that has a light receiving device that detects infrared light.
  • subpixel S In a pixel having subpixel R, subpixel G, subpixel B, subpixel IR, and subpixel S, while displaying an image using subpixel R, subpixel G, and subpixel B, subpixel IR is By using it as a light source, the subpixel S can detect reflected infrared light emitted by the subpixel IR.
  • each pixel includes both a light-emitting device and a light-receiving device. Even in this case, various layouts can be applied.
  • the light emitting device has an EL layer 763 between a pair of electrodes (a lower electrode 761 and an upper electrode 762).
  • the EL layer 763 can be composed of multiple layers such as a layer 780, a light emitting layer 771, and a layer 790.
  • the light-emitting layer 771 has at least a light-emitting substance (also referred to as a light-emitting material).
  • the layer 780 includes a layer containing a material with high hole injection property (hole injection layer), a layer containing a material with high hole transport property (hole injection layer), and a layer containing a material with high hole transport property (hole injection layer). hole transport layer) and a layer containing a material with high electron blocking properties (electron blocking layer).
  • the layer 790 also includes a layer containing a material with high electron injection property (electron injection layer), a layer containing a material with high electron transport property (electron transport layer), and a layer containing a material with high hole blocking property (electron injection layer). pore blocking layer).
  • the layers 780 and 790 have the opposite configuration to each other.
  • a structure having layer 780, light emitting layer 771, and layer 790 provided between a pair of electrodes can function as a single light emitting unit, and in this specification, the structure of FIG. 25A is referred to as a single structure.
  • FIG. 25B shows a modification of the EL layer 763 included in the light emitting device shown in FIG. 25A.
  • the light emitting device shown in FIG. 25B includes a layer 781 on the lower electrode 761, a layer 782 on the layer 781, a light emitting layer 771 on the layer 782, a layer 791 on the light emitting layer 771, and a layer 791 on the layer 781. an upper layer 792 and an upper electrode 762 on layer 792.
  • the layer 781 is a hole injection layer
  • the layer 782 is a hole transport layer
  • the layer 791 is an electron transport layer
  • the layer 792 is an electron injection layer.
  • the layer 781 is an electron injection layer
  • the layer 782 is an electron transport layer
  • the layer 791 is a hole transport layer
  • the layer 792 is a hole injection layer.
  • a structure in which a plurality of light emitting layers (a light emitting layer 771, a light emitting layer 772, and a light emitting layer 773) are provided between a layer 780 and a layer 790 is also a variation of the single structure. It is. Note that although FIGS. 25C and 25D show an example having three light emitting layers, the light emitting layers in a single structure light emitting device may have two layers, or four or more layers. Furthermore, a single structure light emitting device may have a buffer layer between two light emitting layers. As the buffer layer, for example, a carrier transport layer (hole transport layer or electron transport layer) can be used.
  • a carrier transport layer hole transport layer or electron transport layer
  • tandem structure a configuration in which a plurality of light emitting units (a light emitting unit 763a and a light emitting unit 763b) are connected in series via a charge generation layer 785 is referred to herein as a tandem structure.
  • the tandem structure may also be referred to as a stack structure.
  • FIGS. 25D and 25F are examples in which the display device includes a layer 764 that overlaps with the light-emitting device.
  • FIG. 25D is an example in which layer 764 overlaps the light emitting device shown in FIG. 25C
  • FIG. 25F is an example in which layer 764 overlaps the light emitting device shown in FIG. 25E.
  • a conductive film that transmits visible light is used for the upper electrode 762 in order to extract light to the upper electrode 762 side.
  • the layer 764 one or both of a color conversion layer and a color filter (colored layer) can be used.
  • the light-emitting layer 771, the light-emitting layer 772, and the light-emitting layer 773 may use a light-emitting substance that emits light of the same color, or even the same light-emitting substance.
  • a light-emitting substance that emits blue light may be used for the light-emitting layer 771, the light-emitting layer 772, and the light-emitting layer 773.
  • a subpixel that emits blue light can extract blue light emitted by a light emitting device.
  • a color conversion layer is provided as a layer 764 shown in FIG.
  • the 25D to convert the blue light emitted by the light emitting device into light with a longer wavelength. It can extract red or green light.
  • the layer 764 it is preferable to use both a color conversion layer and a colored layer. A part of the light emitted by the light emitting device may be transmitted as is without being converted by the color conversion layer. By extracting the light transmitted through the color conversion layer through the colored layer, the colored layer absorbs light of a color other than the desired color, thereby increasing the color purity of the light exhibited by the subpixel.
  • the light-emitting layer 771, the light-emitting layer 772, and the light-emitting layer 773 may each use a light-emitting substance that emits light of a different color.
  • the lights emitted by the light-emitting layer 771, the light-emitting layer 772, and the light-emitting layer 773 are of complementary colors, the respective lights are mixed and white light emission is obtained as a whole.
  • a single structure light emitting device preferably has a light emitting layer containing a light emitting substance that emits blue light and a light emitting layer containing a light emitting substance that emits visible light with a longer wavelength than blue light.
  • a color filter may be provided as the layer 764 shown in FIG. 25D. By transmitting white light through a color filter, light of a desired color can be obtained.
  • a light-emitting layer containing a light-emitting substance that emits red (R) light a light-emitting layer containing a light-emitting substance that emits green (G) light, and a light-emitting layer containing a light-emitting substance that emits green (G) light
  • R red
  • G green
  • G light-emitting layer
  • B light-emitting layer containing a light-emitting substance that emits light
  • the stacking order of the light emitting layers can be R, G, B from the anode side, or R, B, G from the anode side.
  • a buffer layer may be provided between R and G or B.
  • a single-structure light-emitting device when it has two light-emitting layers, it has a light-emitting layer containing a light-emitting substance that emits blue (B) light, and a light-emitting layer containing a light-emitting substance that emits yellow (Y) light.
  • B blue
  • Y yellow
  • configuration is preferred. This configuration may be referred to as a BY single structure.
  • a light emitting device that emits white light preferably contains two or more types of light emitting substances.
  • two or more light-emitting substances may be selected such that each of the light-emitting substances has a complementary color relationship.
  • a luminescent device that emits white light can be obtained as a whole. The same applies to a light emitting device having three or more light emitting layers.
  • the layer 780 and the layer 790 may each independently have a laminated structure consisting of two or more layers, as shown in FIG. 25B.
  • the light-emitting layer 771 and the light-emitting layer 772 may use a light-emitting substance that emits light of the same color, or even the same light-emitting substance.
  • a light-emitting substance that emits blue light may be used for the light-emitting layer 771 and the light-emitting layer 772, respectively.
  • a subpixel that emits blue light can extract blue light emitted by a light emitting device.
  • a color conversion layer is provided as a layer 764 shown in FIG. 25F to convert the blue light emitted by the light emitting device into light with a longer wavelength. It can extract red or green light. Further, as the layer 764, it is preferable to use both a color conversion layer and a colored layer.
  • a light emitting device having the configuration shown in FIG. 25E or 25F for subpixels that emit light of each color
  • different light emitting substances may be used depending on the subpixel.
  • a light emitting substance that emits red light may be used for the light emitting layer 771 and the light emitting layer 772, respectively.
  • a light emitting substance that emits green light may be used for the light emitting layer 771 and the light emitting layer 772, respectively.
  • a light-emitting substance that emits blue light may be used for the light-emitting layer 771 and the light-emitting layer 772, respectively.
  • a display device having such a configuration uses a tandem structure light emitting device and can be said to have an SBS structure. Therefore, it is possible to have both the advantages of the tandem structure and the advantages of the SBS structure. Thereby, it is possible to realize a highly reliable light emitting device that can emit light with high brightness.
  • the light-emitting layer 771 and the light-emitting layer 772 may use light-emitting substances that emit light of different colors.
  • the respective lights are mixed and white light emission is obtained as a whole.
  • a color filter may be provided as the layer 764 shown in FIG. 25F. By transmitting white light through a color filter, light of a desired color can be obtained.
  • FIGS. 25E and 25F show an example in which the light emitting unit 763a has one layer of light emitting layer 771 and the light emitting unit 763b has one layer of light emitting layer 772, the present invention is not limited to this.
  • the light emitting unit 763a and the light emitting unit 763b may each have two or more light emitting layers.
  • the light emitting device may have three or more light emitting units. Note that a configuration having two light emitting units may be referred to as a two-stage tandem structure, and a configuration having three light emitting units may be referred to as a three-stage tandem structure.
  • the light emitting unit 763a has a layer 780a, a light emitting layer 771, and a layer 790a
  • the light emitting unit 763b has a layer 780b, a light emitting layer 772, and a layer 790b.
  • the layer 780a and the layer 780b each have one or more of a hole injection layer, a hole transport layer, and an electron blocking layer. Furthermore, each of the layers 790a and 790b includes one or more of an electron injection layer, an electron transport layer, and a hole blocking layer.
  • the layers 780a and 790a have the opposite configurations, and the layers 780b and 790b also have the opposite configurations.
  • the layer 780a has a hole injection layer and a hole transport layer on the hole injection layer, and further has a hole transport layer. It may have an electronic blocking layer on top of the layer.
  • the layer 790a includes an electron transport layer, and may further include a hole blocking layer between the light emitting layer 771 and the electron transport layer.
  • the layer 780b includes a hole transport layer and may further include an electron blocking layer on the hole transport layer.
  • the layer 790b includes an electron transport layer, an electron injection layer on the electron transport layer, and may further include a hole blocking layer between the light emitting layer 772 and the electron transport layer.
  • the layer 780a has an electron injection layer, an electron transport layer on the electron injection layer, and a positive electrode on the electron transport layer. It may also have a pore blocking layer.
  • the layer 790a includes a hole transport layer, and may further include an electron blocking layer between the light emitting layer 771 and the hole transport layer.
  • the layer 780b includes an electron transport layer and may further include a hole blocking layer on the electron transport layer.
  • the layer 790b may include a hole transport layer, a hole injection layer on the hole transport layer, and may further include an electron blocking layer between the light emitting layer 772 and the hole transport layer. good.
  • charge generation layer 785 When producing a light emitting device with a tandem structure, two light emitting units are stacked with the charge generation layer 785 interposed in between.
  • Charge generation layer 785 has at least a charge generation region.
  • the charge generation layer 785 has a function of injecting electrons into one of the two light emitting units and injecting holes into the other when a voltage is applied between the pair of electrodes.
  • An example of a tandem structure light emitting device includes the configurations shown in FIGS. 26A to 26C.
  • FIG. 26A shows a configuration having three light emitting units.
  • a plurality of light emitting units (light emitting unit 763a, light emitting unit 763b, and light emitting unit 763c) are connected in series through charge generation layers 785, respectively.
  • the light emitting unit 763a includes a layer 780a, a light emitting layer 771, and a layer 790a
  • the light emitting unit 763b includes a layer 780b, a light emitting layer 772, and a layer 790b
  • the light emitting unit 763c includes a layer 780b, a light emitting layer 772, and a layer 790b.
  • the layer 780c can use a structure that is applicable to the layer 780a and the layer 780b
  • the layer 790c can use a structure that is applicable to the layer 790a and the layer 790b.
  • the light-emitting layer 771, the light-emitting layer 772, and the light-emitting layer 773 preferably contain light-emitting substances that emit light of the same color.
  • the light-emitting layer 771, the light-emitting layer 772, and the light-emitting layer 773 each have a red (R) light-emitting substance (so-called R ⁇ R ⁇ R three-stage tandem structure)
  • the light-emitting layer 771, the light-emitting layer 772 and the light-emitting layer 773 each have a green (G) light-emitting substance (so-called G ⁇ G ⁇ G three-stage tandem structure)
  • the light-emitting layer 771, the light-emitting layer 772, and the light-emitting layer 773 each have a green (G) light-emitting substance.
  • a structure having the light emitting substance (B) (so-called B ⁇ B ⁇ B three-stage tandem structure) can be used.
  • a ⁇ b means that a light-emitting unit having a light-emitting substance that emits light b is provided on a light-emitting unit having a light-emitting substance emitting light b, with a charge generation layer interposed therebetween.
  • a, b mean color.
  • a light-emitting substance that emits light of different colors may be used for some or all of the light-emitting layer 771, the light-emitting layer 772, and the light-emitting layer 773.
  • the combinations of the emitted light colors of the light-emitting layer 771, the light-emitting layer 772, and the light-emitting layer 773 include, for example, two of them are blue (B) and the other one is yellow (Y), and one of them is red (R). ), the other one is green (G), and the remaining one is blue (B).
  • FIG. 26B shows a configuration in which two light emitting units (a light emitting unit 763a and a light emitting unit 763b) are connected in series via a charge generation layer 785.
  • the light emitting unit 763a includes a layer 780a, a light emitting layer 771a, a light emitting layer 771b, a light emitting layer 771c, and a layer 790a
  • the light emitting unit 763b includes a layer 780b, a light emitting layer 772a, a light emitting layer 772b, and a light emitting layer 772c and a layer 790b.
  • luminescent substances having complementary colors are selected for the luminescent layer 771a, luminescent layer 771b, and luminescent layer 771c, and the luminescent unit 763a is configured to be capable of emitting white light (W).
  • the light-emitting layer 772a, the light-emitting layer 772b, and the light-emitting layer 772c light-emitting substances having complementary colors are selected, and the light-emitting unit 763b is configured to be capable of emitting white light (W). That is, the configuration shown in FIG. 26B is a two-stage tandem structure of W ⁇ W. Note that there is no particular limitation on the stacking order of the luminescent substances that have a complementary color relationship. The operator can select the optimal stacking order as appropriate. Although not shown, a three-stage tandem structure of W ⁇ W ⁇ W or a tandem structure of four or more stages may also be used.
  • a two-stage tandem structure of B ⁇ Y or Y ⁇ B having a light emitting unit that emits yellow (Y) light and a light emitting unit that emits blue (B) light, a red ( R/G ⁇ B or B ⁇ R/G two-stage tandem structure having a light emitting unit that emits R) and green (G) light, and a light emitting unit that emits blue (B) light, blue (B)
  • B ⁇ Y ⁇ B which has a light-emitting unit that emits yellow (Y) light, and a light-emitting unit that emits blue (B) light, in this order.
  • a three-stage tandem structure of B ⁇ YG ⁇ B which has a light-emitting unit that emits light of B), a light-emitting unit that emits yellow-green (YG) light, and a light-emitting unit that emits blue (B) light in this order.
  • a three-stage B ⁇ G ⁇ B having a light emitting unit that emits blue (B) light, a light emitting unit that emits green (G) light, and a light emitting unit that emits blue (B) light in this order.
  • Examples include a tandem structure.
  • a/b means that one light emitting unit has a light emitting substance that emits light of a and a light emitting substance that emits light of b.
  • a light emitting unit having one light emitting layer and a light emitting unit having multiple light emitting layers may be combined.
  • a plurality of light emitting units (light emitting unit 763a, light emitting unit 763b, and light emitting unit 763c) are connected in series through charge generation layers 785.
  • the light emitting unit 763a includes a layer 780a, a light emitting layer 771, and a layer 790a
  • the light emitting unit 763b includes a layer 780b, a light emitting layer 772a, a light emitting layer 772b, a light emitting layer 772c, and a layer 790b
  • the light emitting unit 763c has a layer 780c, a light emitting layer 773, and a layer 790c.
  • the light emitting unit 763a is a light emitting unit that emits blue (B) light
  • the light emitting unit 763b is a light emitting unit that emits red (R), green (G), and yellow-green (YG) light
  • the light emitting unit 763c is a light emitting unit that emits blue (B) light, and a three-stage tandem structure of B ⁇ R, G, YG ⁇ B, etc. can be applied.
  • the order of the number of stacked layers and colors of the light emitting units is, from the anode side, a two-tier structure of B and Y, a two-tier structure of B and light-emitting unit X, a three-tier structure of B, Y, and B, B, X,
  • the three-layer structure of B is mentioned, and the order of the number of laminated layers and the color of the light-emitting layers in the light-emitting unit
  • the structure can be a three-layer structure of G, R, and G, or a three-layer structure of R, G, and R. Further, another layer may be provided between the two light emitting layers.
  • a conductive film that transmits visible light is used for the electrode on the side from which light is taken out. Further, it is preferable to use a conductive film that reflects visible light for the electrode on the side from which light is not extracted.
  • the display device has a light emitting device that emits infrared light
  • a conductive film that transmits visible light and infrared light is used for the electrode on the side from which light is extracted
  • a conductive film that transmits visible light and infrared light is used for the electrode on the side from which light is not extracted. It is preferable to use a conductive film that reflects visible light and infrared light.
  • a conductive film that transmits visible light may also be used for the electrode on the side from which light is not extracted.
  • the electrode is preferably disposed between the reflective layer and the EL layer 763. That is, the light emitted from the EL layer 763 may be reflected by the reflective layer and extracted from the display device.
  • the material for forming the pair of electrodes of the light emitting device metals, alloys, electrically conductive compounds, mixtures thereof, and the like can be used as appropriate.
  • the materials include aluminum, magnesium, titanium, chromium, manganese, iron, cobalt, nickel, copper, gallium, zinc, indium, tin, molybdenum, tantalum, tungsten, palladium, gold, platinum, silver, and yttrium. , metals such as neodymium, and alloys containing these in appropriate combinations.
  • such materials include indium tin oxide (In-Sn oxide, also referred to as ITO), In-Si-Sn oxide (also referred to as ITSO), indium zinc oxide (In-Zn oxide), and Examples include In-W-Zn oxide.
  • such materials include alloys containing aluminum (aluminum alloys) such as alloys of aluminum, nickel, and lanthanum (Al-Ni-La), alloys of silver and magnesium, and alloys of silver, palladium, and copper ( Examples include alloys containing silver such as APC).
  • such materials include elements belonging to Group 1 or Group 2 of the Periodic Table of Elements (for example, lithium, cesium, calcium, strontium), rare earth metals such as europium and ytterbium, and appropriate combinations of these.
  • Examples include alloys containing carbon dioxide, graphene, etc.
  • a micro optical resonator (microcavity) structure is applied to the light emitting device. Therefore, it is preferable that one of the pair of electrodes included in the light emitting device has an electrode that is transparent and reflective to visible light (semi-transparent/semi-reflective electrode), and the other is an electrode that is reflective to visible light ( It is preferable to have a reflective electrode). Since the light emitting device has a microcavity structure, the light emitted from the light emitting layer can resonate between both electrodes, and the light emitted from the light emitting device can be intensified.
  • the light transmittance of the transparent electrode is 40% or more.
  • an electrode that has a transmittance of visible light (light with a wavelength of 400 nm or more and less than 750 nm) of 40% or more as a transparent electrode of a light-emitting device.
  • the visible light reflectance of the semi-transparent/semi-reflective electrode is 10% or more and 95% or less, preferably 30% or more and 80% or less.
  • the visible light reflectance of the reflective electrode is 40% or more and 100% or less, preferably 70% or more and 100% or less.
  • the resistivity of these electrodes is preferably 1 ⁇ 10 ⁇ 2 ⁇ cm or less.
  • the light emitting device has at least a light emitting layer.
  • the light-emitting device may include a material with high hole injection property, a material with high hole transport property, a hole blocking material, a material with high electron transport property, an electron block material, a material with high electron injection property, as a layer other than the light emitting layer. It may further include a layer containing a material or a bipolar material (a material with high electron transporting properties and hole transporting properties).
  • a light-emitting device may include one or more of the following: a hole injection layer, a hole transport layer, a hole block layer, a charge generation layer, an electron block layer, an electron transport layer, and an electron injection layer. It is possible to have a configuration having the following.
  • the light-emitting device can use either a low-molecular compound or a high-molecular compound, and may also contain an inorganic compound.
  • the layers constituting the light emitting device can be formed by a vapor deposition method (including a vacuum vapor deposition method), a transfer method, a printing method, an inkjet method, a coating method, or the like.
  • the light-emitting layer contains one or more types of light-emitting substances.
  • a substance exhibiting a luminescent color such as blue, violet, blue-violet, green, yellow-green, yellow, orange, or red is appropriately used.
  • a substance that emits near-infrared light can also be used as the light-emitting substance.
  • Examples of light-emitting substances include fluorescent materials, phosphorescent materials, TADF materials, quantum dot materials, and the like.
  • fluorescent materials include pyrene derivatives, anthracene derivatives, triphenylene derivatives, fluorene derivatives, carbazole derivatives, dibenzothiophene derivatives, dibenzofuran derivatives, dibenzoquinoxaline derivatives, quinoxaline derivatives, pyridine derivatives, pyrimidine derivatives, phenanthrene derivatives, and naphthalene derivatives. It will be done.
  • an organometallic complex (especially an iridium complex) having a 4H-triazole skeleton, 1H-triazole skeleton, imidazole skeleton, pyrimidine skeleton, pyrazine skeleton, or pyridine skeleton, or a phenylpyridine derivative having an electron-withdrawing group
  • organometallic complexes especially iridium complexes
  • platinum complexes platinum complexes
  • rare earth metal complexes rare earth metal complexes.
  • the light emitting layer may contain one or more types of organic compounds (host material, assist material, etc.) in addition to the light emitting substance (guest material).
  • organic compounds host material, assist material, etc.
  • one or both of a material with high hole transport properties (hole transport material) and a material with high electron transport property (electron transport material) can be used.
  • hole transport material a material with high hole-transporting properties that can be used for a hole-transporting layer, which will be described later
  • the electron-transporting material a material with high electron-transporting properties that can be used for an electron-transporting layer, which will be described later, can be used.
  • a bipolar material or a TADF material may be used as one or more kinds of organic compounds.
  • the light-emitting layer preferably includes, for example, a phosphorescent material and a hole-transporting material and an electron-transporting material that are a combination that tends to form an exciplex.
  • ExTET Exciplex-Triplet Energy Transfer
  • a combination that forms an exciplex that emits light that overlaps with the wavelength of the lowest energy absorption band of the light-emitting substance energy transfer becomes smoother and luminescence can be efficiently obtained.
  • high efficiency, low voltage drive, and long life of the light emitting device can be achieved at the same time.
  • the hole injection layer is a layer that injects holes from the anode to the hole transport layer, and is a layer containing a material with high hole injection properties.
  • materials with high hole-injecting properties include aromatic amine compounds and composite materials containing a hole-transporting material and an acceptor material (electron-accepting material).
  • hole-transporting material a material with high hole-transporting properties that can be used for a hole-transporting layer, which will be described later, can be used.
  • oxides of metals belonging to Groups 4 to 8 in the periodic table of elements can be used.
  • specific examples include molybdenum oxide, vanadium oxide, niobium oxide, tantalum oxide, chromium oxide, tungsten oxide, manganese oxide, and rhenium oxide.
  • molybdenum oxide is particularly preferred because it is stable in the atmosphere, has low hygroscopicity, and is easy to handle.
  • an organic acceptor material containing fluorine can also be used.
  • organic acceptor materials such as quinodimethane derivatives, chloranil derivatives, and hexaazatriphenylene derivatives can also be used.
  • a material with high hole injection properties a material containing a hole transporting material and an oxide of a metal belonging to Group 4 to Group 8 in the periodic table of elements (typically, molybdenum oxide) is used. may also be used.
  • the hole transport layer is a layer that transports holes injected from the anode by the hole injection layer to the light emitting layer.
  • the hole transport layer is a layer containing a hole transporting material.
  • a hole transporting material a substance having a hole mobility of 1 ⁇ 10 ⁇ 6 cm 2 /Vs or more is preferable. Note that materials other than these can also be used as long as they have a higher transportability for holes than for electrons.
  • hole-transporting materials materials with high hole-transporting properties such as ⁇ -electron-rich heteroaromatic compounds (e.g., carbazole derivatives, thiophene derivatives, furan derivatives, etc.), aromatic amines (compounds having an aromatic amine skeleton), etc. is preferred.
  • the electron block layer is provided in contact with the light emitting layer.
  • the electron blocking layer is a layer containing a material that has hole transport properties and is capable of blocking electrons.
  • a material having electron blocking properties among the above-mentioned hole transporting materials can be used.
  • the electron block layer has hole transport properties, it can also be called a hole transport layer. Further, among the hole transport layers, a layer having electron blocking properties can also be referred to as an electron blocking layer.
  • the electron transport layer is a layer that transports electrons injected from the cathode by the electron injection layer to the light emitting layer.
  • the electron transport layer is a layer containing an electron transport material.
  • As the electron transporting material a substance having an electron mobility of 1 ⁇ 10 ⁇ 6 cm 2 /Vs or more is preferable. Note that materials other than these can also be used as long as they have a higher ability to transport electrons than holes.
  • metal complexes having a quinoline skeleton metal complexes having a benzoquinoline skeleton, metal complexes having an oxazole skeleton, metal complexes having a thiazole skeleton, etc., as well as oxadiazole derivatives, triazole derivatives, imidazole derivatives, oxazole derivatives, thiazole derivatives, phenanthroline derivatives, quinoline derivatives with quinoline ligands, benzoquinoline derivatives, quinoxaline derivatives, dibenzoquinoxaline derivatives, pyridine derivatives, bipyridine derivatives, pyrimidine derivatives, and other ⁇ -electron deficient compounds, including nitrogen-containing heteroaromatic compounds Materials with high electron transport properties such as heteroaromatic compounds can be used.
  • the hole blocking layer is provided in contact with the light emitting layer.
  • the hole blocking layer is a layer containing a material that has electron transport properties and is capable of blocking holes.
  • a material having hole blocking properties among the above electron transporting materials can be used.
  • the hole blocking layer has electron transporting properties, it can also be called an electron transporting layer. Further, among the electron transport layers, a layer having hole blocking properties can also be referred to as a hole blocking layer.
  • the electron injection layer is a layer that injects electrons from the cathode to the electron transport layer, and is a layer containing a material with high electron injection properties.
  • Alkali metals, alkaline earth metals, or compounds thereof can be used as materials with high electron injection properties.
  • a composite material containing an electron transport material and a donor material (electron donating material) can also be used as a material with high electron injection properties.
  • the lowest unoccupied molecular orbital (LUMO) level of a material with high electron injection properties should have a small difference from the work function value of the material used for the cathode (specifically, 0.5 eV or less). preferable.
  • the electron injection layer examples include lithium, cesium, ytterbium, lithium fluoride (LiF), cesium fluoride (CsF), calcium fluoride (CaF x , where X is an arbitrary number), and 8-(quinolinolato) lithium (abbreviation: Liq), 2-(2-pyridyl)phenolatlithium (abbreviation: LiPP), 2-(2-pyridyl)-3-pyridinolatlithium (abbreviation: LiPPy), 4-phenyl-2-(2-pyridyl)pheno Alkali metals, alkaline earth metals, or compounds thereof, such as latium (abbreviation: LiPPP), lithium oxide (LiO x ), cesium carbonate, etc., can be used.
  • the electron injection layer may have a laminated structure of two or more layers.
  • the laminated structure includes, for example, a structure in which lithium fluoride is used in the first layer and ytterbium is provided
  • the electron injection layer may include an electron transporting material.
  • an electron transporting material for example, a compound having a lone pair of electrons and an electron-deficient heteroaromatic ring can be used as the electron-transporting material.
  • a compound having at least one of a pyridine ring, a diazine ring (pyrimidine ring, pyrazine ring, pyridazine ring), and a triazine ring can be used.
  • the LUMO level of the organic compound having a lone pair of electrons is preferably ⁇ 3.6 eV or more and ⁇ 2.3 eV or less.
  • the highest occupied molecular orbital (HOMO) level and LUMO level of organic compounds can be determined by CV (cyclic voltammetry), photoelectron spectroscopy, optical absorption spectroscopy, inverse photoelectron spectroscopy, etc. can be estimated.
  • BPhen 4,7-diphenyl-1,10-phenanthroline
  • NBPhen 2,9-di(naphthalen-2-yl)-4,7-diphenyl-1,10-phenanthroline
  • mPPhen2P 2,9-di(naphthalen-2-yl)-4,7-diphenyl-1,10-phenanthroline
  • mPPhen2P 2,9-di(naphthalen-2-yl)-4,7-diphenyl-1,10-phenanthroline
  • mPPhen2P 2,9-di(naphthalen-2-yl)-4,7-diphenyl-1,10-phenanthroline
  • mPPhen2P 2,4-tris[3'-(pyridin-3-yl)biphenyl-3-yl]-1,3,5-triazine
  • TmPPPyTz 2,4,6-tris[3'-(pyridin-3-yl)biphenyl-3-yl]
  • the charge generation layer has at least a charge generation region.
  • the charge generation region preferably contains an acceptor material, for example, preferably contains a hole transport material and an acceptor material that can be applied to the hole injection layer described above.
  • the charge generation layer preferably has a layer containing a material with high electron injection properties. This layer can also be called an electron injection buffer layer.
  • the electron injection buffer layer is preferably provided between the charge generation region and the electron transport layer. By providing the electron injection buffer layer, the injection barrier between the charge generation region and the electron transport layer can be relaxed, so that electrons generated in the charge generation region can be easily injected into the electron transport layer.
  • the electron injection buffer layer preferably contains an alkali metal or an alkaline earth metal, and can be configured to contain an alkali metal compound or an alkaline earth metal compound, for example.
  • the electron injection buffer layer preferably has an inorganic compound containing an alkali metal and oxygen, or an inorganic compound containing an alkaline earth metal and oxygen, and an inorganic compound containing lithium and oxygen (oxidized It is more preferable to include lithium (such as lithium (Li 2 O)).
  • materials applicable to the above-mentioned electron injection layer can be suitably used for the electron injection buffer layer.
  • the charge generation layer preferably has a layer containing a material with high electron transport properties. This layer can also be called an electronic relay layer.
  • the electron relay layer is provided between the charge generation region and the electron injection buffer layer.
  • an electron relay layer is preferably provided between the charge generation region and the electron transport layer.
  • the electron relay layer has the function of preventing interaction between the charge generation region and the electron injection buffer layer (or electron transport layer) and smoothly transferring electrons.
  • the electron relay layer preferably uses a phthalocyanine-based material such as copper (II) phthalocyanine (abbreviation: CuPc), or a metal complex having a metal-oxygen bond and an aromatic ligand.
  • a phthalocyanine-based material such as copper (II) phthalocyanine (abbreviation: CuPc)
  • CuPc copper phthalocyanine
  • metal complex having a metal-oxygen bond and an aromatic ligand.
  • charge generation region electron injection buffer layer, and electron relay layer described above may not be clearly distinguishable depending on their cross-sectional shape or characteristics.
  • the charge generation layer may have a donor material instead of an acceptor material.
  • the charge generation layer may include a layer containing an electron transporting material and a donor material, which is applicable to the above-described electron injection layer.
  • the light receiving device has a layer 765 between a pair of electrodes (a lower electrode 761 and an upper electrode 762).
  • Layer 765 has at least one active layer and may have additional layers.
  • FIG. 27B shows a modification of the layer 765 included in the light receiving device shown in FIG. 27A.
  • the light receiving device shown in FIG. 27B includes a layer 766 on the lower electrode 761, an active layer 767 on the layer 766, a layer 768 on the active layer 767, and an upper electrode 762 on the layer 768.
  • the active layer 767 functions as a photoelectric conversion layer.
  • the layer 766 has one or both of a hole transport layer and an electron blocking layer.
  • layer 768 includes one or both of an electron transport layer and a hole blocking layer.
  • the light-receiving device can use either a low-molecular compound or a high-molecular compound, and may also contain an inorganic compound.
  • the layers constituting the light-receiving device can be formed by a vapor deposition method (including a vacuum vapor deposition method), a transfer method, a printing method, an inkjet method, a coating method, or the like.
  • the active layer of the light receiving device includes a semiconductor.
  • the semiconductor include inorganic semiconductors such as silicon, and organic semiconductors containing organic compounds.
  • an organic semiconductor is used as the semiconductor included in the active layer.
  • the light-emitting layer and the active layer can be formed by the same method (eg, vacuum evaporation method), and manufacturing equipment can be shared, which is preferable.
  • n-type semiconductor material included in the active layer examples include electron-accepting organic semiconductor materials such as fullerene (eg, C 60 , C 70 , etc.) and fullerene derivatives.
  • fullerene derivatives include [6,6]-Phenyl-C71-butyric acid methyl ester (abbreviation: PC70BM), [6,6]-Phenyl-C61-butyric acid methyl ester (abbreviation: PC60BM), 1',1 '',4',4''-Tetrahydro-di[1,4]methanonaphthaleno[1,2:2',3',56,60:2'',3''][5,6]fullerene-C60 (abbreviation: ICBA), etc.
  • PC70BM [6,6]-Phenyl-C71-butyric acid methyl ester
  • PC60BM [6,6]-Phenyl-C61-butyric acid methyl ester
  • n-type semiconductor materials include perylenetetracarboxylic acid derivatives such as N,N'-dimethyl-3,4,9,10-perylenetetracarboxylic acid diimide (abbreviation: Me-PTCDI), and 2,2' -(5,5'-(thieno[3,2-b]thiophene-2,5-diyl)bis(thiophene-5,2-diyl))bis(methane-1-yl-1-ylidene)dimalononitrile (abbreviation) :FT2TDMN).
  • Me-PTCDI N,N'-dimethyl-3,4,9,10-perylenetetracarboxylic acid diimide
  • T2TDMN 2,2' -(5,5'-(thieno[3,2-b]thiophene-2,5-diyl)bis(thiophene-5,2-diyl))bis(methane-1-yl-1-ylidene)
  • metal complexes having a quinoline skeleton As materials for the n-type semiconductor, metal complexes having a quinoline skeleton, metal complexes having a benzoquinoline skeleton, metal complexes having an oxazole skeleton, metal complexes having a thiazole skeleton, oxadiazole derivatives, triazole derivatives, imidazole derivatives, oxazole derivatives, Thiazole derivatives, phenanthroline derivatives, quinoline derivatives, benzoquinoline derivatives, quinoxaline derivatives, dibenzoquinoxaline derivatives, pyridine derivatives, bipyridine derivatives, pyrimidine derivatives, naphthalene derivatives, anthracene derivatives, coumarin derivatives, rhodamine derivatives, triazine derivatives, quinone derivatives, etc. Can be mentioned.
  • CuPc copper
  • DBP tetraphenyldibenzoperiflanthene
  • Zinc Phthalocyanine zinc phthalocyanine
  • Examples of materials for the p-type semiconductor include carbazole derivatives, thiophene derivatives, furan derivatives, and compounds having an aromatic amine skeleton.
  • p-type semiconductor materials include naphthalene derivatives, anthracene derivatives, pyrene derivatives, triphenylene derivatives, fluorene derivatives, pyrrole derivatives, benzofuran derivatives, benzothiophene derivatives, indole derivatives, dibenzofuran derivatives, dibenzothiophene derivatives, indolocarbazole derivatives, and porphyrins.
  • phthalocyanine derivatives phthalocyanine derivatives, naphthalocyanine derivatives, quinacridone derivatives, rubrene derivatives, tetracene derivatives, polyphenylene vinylene derivatives, polyparaphenylene derivatives, polyfluorene derivatives, polyvinylcarbazole derivatives, polythiophene derivatives, and the like.
  • the HOMO level of the electron-donating organic semiconductor material is preferably shallower (higher) than the HOMO level of the electron-accepting organic semiconductor material.
  • the LUMO level of the electron-donating organic semiconductor material is preferably shallower (higher) than the LUMO level of the electron-accepting organic semiconductor material.
  • a spherical fullerene as the electron-accepting organic semiconductor material, and to use a nearly flat organic semiconductor material as the electron-donating organic semiconductor material.
  • Molecules with similar shapes tend to aggregate together, and when molecules of the same type aggregate, their molecular orbital energy levels are close, which can improve carrier transport performance.
  • PBDB-T polymer
  • a polymer compound such as a PBDB-T derivative
  • a method of dispersing an acceptor material in PBDB-T or a PBDB-T derivative can be used.
  • the active layer is preferably formed by co-evaporating an n-type semiconductor and a p-type semiconductor.
  • the active layer may be formed by stacking an n-type semiconductor and a p-type semiconductor.
  • the active layer may include three or more types of materials.
  • a third material may be mixed for the purpose of expanding the absorption wavelength range.
  • the third material may be a low molecular compound or a high molecular compound.
  • the light receiving device further includes a layer containing a material with high hole transport properties, a material with high electron transport properties, a bipolar material (a material with high electron transport properties and high hole transport properties), etc. as a layer other than the active layer. May have.
  • the material is not limited to the above, and may further include a layer containing a material with high hole injection property, a hole blocking material, a material with high electron injection property, an electron blocking material, or the like.
  • materials that can be used in the above-mentioned light-emitting device can be used, for example.
  • hole transport materials or electronic block materials polymer compounds such as poly(3,4-ethylenedioxythiophene)/poly(styrene sulfonic acid) (PEDOT/PSS), molybdenum oxide, iodide Inorganic compounds such as copper (CuI) can be used.
  • PEDOT/PSS poly(3,4-ethylenedioxythiophene)/poly(styrene sulfonic acid)
  • CuI iodide Inorganic compounds
  • an inorganic compound such as zinc oxide (ZnO) or an organic compound such as polyethyleneimine ethoxylate (PEIE) can be used.
  • the light receiving device may have a mixed film of PEIE and ZnO, for example.
  • Display device with light detection function In a display device according to one embodiment of the present invention, light-emitting devices are arranged in a matrix in a display portion, and images can be displayed on the display portion. Moreover, the light receiving devices are arranged in a matrix in the display section, and the display section has one or both of an imaging function and a sensing function in addition to an image display function.
  • the display unit can be used as an image sensor or a touch sensor. That is, by detecting light on the display unit, it is possible to capture an image or detect the proximity or contact of an object (such as a finger, hand, or pen).
  • a light-emitting device can be used as a light source of a sensor.
  • the light-receiving device can detect the reflected light (or scattered light). Therefore, imaging or touch detection is possible even in a dark place.
  • a display device of one embodiment of the present invention includes a light-emitting device and a light-receiving device in a pixel.
  • an organic EL device is used as a light-emitting device
  • an organic photodiode is used as a light-receiving device.
  • the organic EL device and the organic photodiode can be formed on the same substrate. Therefore, an organic photodiode can be built into a display device using an organic EL device.
  • a display device that includes a light-emitting device and a light-receiving device in a pixel
  • contact or proximity of an object can be detected while displaying an image.
  • some subpixels provide light as a light source, some other subpixels perform light detection, and the remaining subpixels You can also display images.
  • the display device can capture an image using the light-receiving device.
  • the display device of this embodiment can be used as a scanner.
  • an image sensor can be used to capture images for personal authentication using fingerprints, palm prints, iris, pulse shapes (including vein shapes and artery shapes), or faces.
  • an image sensor can be used to image the periphery of the eye, the surface of the eye, or the inside of the eye (fundus, etc.) of the wearable device user. Therefore, the wearable device can be equipped with a function of detecting one or more of the user's blinks, movements of the iris, and movements of the eyelids.
  • the light receiving device can be used as a touch sensor (also referred to as a direct touch sensor), a near touch sensor (also referred to as a hover sensor, a hover touch sensor, a non-contact sensor, a touchless sensor), or the like.
  • a touch sensor also referred to as a direct touch sensor
  • a near touch sensor also referred to as a hover sensor, a hover touch sensor, a non-contact sensor, a touchless sensor
  • the touch sensor or near touch sensor can detect the proximity or contact of an object (such as a finger, hand, or pen).
  • a touch sensor can detect an object when the display device and the object come into direct contact. Furthermore, the near touch sensor can detect an object even if the object does not come into contact with the display device.
  • the display device be configured to be able to detect the target object when the distance between the display device and the target object is in a range of 0.1 mm or more and 300 mm or less, preferably 3 mm or more and 50 mm or less.
  • a display device can have a variable refresh rate. For example, power consumption can be reduced by adjusting the refresh rate (for example, within a range of 1 Hz or more and 240 Hz or less) depending on the content displayed on the display device. Further, the drive frequency of the touch sensor or the near touch sensor may be changed depending on the refresh rate. For example, when the refresh rate of the display device is 120 Hz, the drive frequency of the touch sensor or near touch sensor can be configured to be higher than 120 Hz (typically, 240 Hz). With this configuration, low power consumption can be achieved and the response speed of the touch sensor or near touch sensor can be increased.
  • the display device 200 shown in FIGS. 27C to 27E has a layer 353 having a light receiving device, a functional layer 355, and a layer 357 having a light emitting device between a substrate 351 and a substrate 359.
  • the functional layer 355 has a circuit that drives the light receiving device and a circuit that drives the light emitting device.
  • the functional layer 355 can be provided with one or more of a switch, a transistor, a capacitor, a resistor, a wiring, a terminal, and the like. Note that when the light-emitting device and the light-receiving device are driven by a passive matrix method, a configuration may be adopted in which the switch and the transistor are not provided.
  • the transistor provided in the functional layer 355 the transistor described in Embodiment 1 can be suitably used.
  • the finger 352 in contact with the display device 200 reflects the light emitted by the light-emitting device in the layer 357 having the light-emitting device
  • the light-receiving device in the layer 353 having the light-receiving device reflects the light emitted by the light-emitting device. Detect reflected light. Thereby, it is possible to detect that the finger 352 has touched the display device 200.
  • FIGS. 27D and 27E it may have a function of detecting or imaging an object that is close to (not in contact with) the display device.
  • FIG. 27D shows an example of detecting a person's finger
  • FIG. 27E shows an example of detecting information around, on the surface, or inside a person's eyes (number of blinks, eyeball movement, eyelid movement, etc.) .
  • the electronic device of this embodiment includes the display device of one embodiment of the present invention in the display portion.
  • the display device of one embodiment of the present invention can easily achieve high definition and high resolution. Therefore, it can be used in display units of various electronic devices.
  • Examples of electronic devices include electronic devices with relatively large screens such as television devices, desktop or notebook personal computers, computer monitors, digital signage, large game machines such as pachinko machines, and digital cameras. , digital video cameras, digital photo frames, mobile phones, portable game machines, personal digital assistants, sound reproduction devices, and the like.
  • the display device of one embodiment of the present invention can improve definition, so it can be suitably used for electronic devices having a relatively small display portion.
  • electronic devices include wristwatch-type and bracelet-type information terminals (wearable devices), VR devices such as head-mounted displays, glasses-type AR devices, MR devices, and other head-mounted devices. Examples include wearable devices that can be attached to the device.
  • the display device of one embodiment of the present invention includes HD (number of pixels 1280 x 720), FHD (number of pixels 1920 x 1080), WQHD (number of pixels 2560 x 1440), WQXGA (number of pixels 2560 x 1600), and 4K (number of pixels It is preferable to have an extremely high resolution such as 3840 ⁇ 2160) or 8K (pixel count 7680 ⁇ 4320). In particular, it is preferable to set the resolution to 4K, 8K, or higher.
  • the pixel density (definition) in the display device of one embodiment of the present invention is preferably 100 ppi or more, preferably 300 ppi or more, more preferably 500 ppi or more, more preferably 1000 ppi or more, more preferably 2000 ppi or more, and 3000 ppi or more. More preferably, it is 5000 ppi or more, and even more preferably 7000 ppi or more.
  • the display device can support various screen ratios such as 1:1 (square), 4:3, 16:9, and 16:10.
  • the electronic device of this embodiment includes sensors (force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical substance, sound, time, hardness, electric field, current, voltage). , power, radiation, flow rate, humidity, tilt, vibration, odor, or infrared rays).
  • the electronic device of this embodiment can have various functions. For example, functions that display various information (still images, videos, text images, etc.) on the display, touch panel functions, calendars, functions that display date or time, etc., functions that execute various software (programs), wireless communication. It can have a function, a function of reading a program or data recorded on a recording medium, etc.
  • FIGS. 28A to 28D An example of a wearable device that can be worn on the head will be described using FIGS. 28A to 28D.
  • These wearable devices have at least one of a function of displaying AR content, a function of displaying VR content, a function of displaying SR content, and a function of displaying MR content.
  • an electronic device has a function of displaying at least one content such as AR, VR, SR, and MR, it becomes possible to enhance the user's immersive feeling.
  • An electronic device 700A shown in FIG. 28A and an electronic device 700B shown in FIG. 28B each include a pair of display panels 751, a pair of casings 721, a communication section (not shown), and a pair of mounting sections 723. , a control section (not shown), an imaging section (not shown), a pair of optical members 753, a frame 757, and a pair of nose pads 758.
  • a display device of one embodiment of the present invention can be applied to the display panel 751. Therefore, an electronic device capable of extremely high definition display can be achieved.
  • the electronic device 700A and the electronic device 700B can each project the image displayed on the display panel 751 onto the display area 756 of the optical member 753. Since the optical member 753 has translucency, the user can see the image displayed in the display area superimposed on the transmitted image visually recognized through the optical member 753. Therefore, the electronic device 700A and the electronic device 700B are each electronic devices capable of AR display.
  • the electronic device 700A and the electronic device 700B may be provided with a camera capable of capturing an image of the front as an imaging unit. Further, the electronic device 700A and the electronic device 700B are each equipped with an acceleration sensor such as a gyro sensor to detect the direction of the user's head and display an image corresponding to the direction in the display area 756. You can also.
  • an acceleration sensor such as a gyro sensor to detect the direction of the user's head and display an image corresponding to the direction in the display area 756. You can also.
  • the communication unit has a wireless communication device, and can supply video signals and the like through the wireless communication device.
  • a connector to which a cable to which a video signal and a power supply potential are supplied may be connected may be provided.
  • the electronic device 700A and the electronic device 700B are provided with batteries, and can be charged wirelessly and/or by wire.
  • the housing 721 may be provided with a touch sensor module.
  • the touch sensor module has a function of detecting that the outer surface of the housing 721 is touched.
  • the touch sensor module can detect a user's tap operation, slide operation, etc., and execute various processes. For example, a tap operation can be used to pause or restart a video, and a slide operation can be used to fast forward or rewind. Further, by providing a touch sensor module in each of the two housings 721, the range of operations can be expanded.
  • Various touch sensors can be applied to the touch sensor module.
  • various methods such as a capacitance method, a resistive film method, an infrared method, an electromagnetic induction method, a surface acoustic wave method, an optical method, etc. can be adopted.
  • a photoelectric conversion device (also referred to as a photoelectric conversion element) can be used as the light receiving device.
  • a photoelectric conversion device also referred to as a photoelectric conversion element
  • One or both of an inorganic semiconductor and an organic semiconductor can be used in the active layer of a photoelectric conversion device.
  • the electronic device 800A shown in FIG. 28C and the electronic device 800B shown in FIG. 28D each include a pair of display sections 820, a housing 821, a communication section 822, a pair of mounting sections 823, and a control section 824. It has a pair of imaging units 825 and a pair of lenses 832.
  • a display device of one embodiment of the present invention can be applied to the display portion 820. Therefore, an electronic device capable of extremely high definition display can be achieved. This allows the user to feel highly immersive.
  • the display section 820 is provided inside the housing 821 at a position where it can be visually recognized through the lens 832. Furthermore, by displaying different images on the pair of display units 820, three-dimensional display using parallax can be performed.
  • the electronic device 800A and the electronic device 800B can each be said to be an electronic device for VR.
  • a user wearing the electronic device 800A or the electronic device 800B can view the image displayed on the display unit 820 through the lens 832.
  • the electronic device 800A and the electronic device 800B each have a mechanism that can adjust the left and right positions of the lens 832 and the display unit 820 so that they are in optimal positions according to the position of the user's eyes. It is preferable that you do so. Further, it is preferable to have a mechanism for adjusting the focus by changing the distance between the lens 832 and the display section 820.
  • the mounting portion 823 allows the user to wear the electronic device 800A or the electronic device 800B on the head.
  • the shape is illustrated as a temple (also referred to as a joint or temple) of glasses, but the shape is not limited to this.
  • the mounting portion 823 only needs to be worn by the user, and may have a helmet-shaped or band-shaped shape, for example.
  • the imaging unit 825 has a function of acquiring external information.
  • the data acquired by the imaging unit 825 can be output to the display unit 820.
  • An image sensor can be used for the imaging unit 825.
  • a plurality of cameras may be provided so as to be able to support a plurality of angles of view such as telephoto and wide-angle.
  • a distance measuring sensor (hereinafter also referred to as a detection unit) that can measure the distance to an object may be provided. That is, the imaging unit 825 is one aspect of a detection unit.
  • the detection unit for example, an image sensor or a distance image sensor such as a LIDAR (Light Detection and Ranging) can be used.
  • LIDAR Light Detection and Ranging
  • the electronic device 800A may have a vibration mechanism in order to function as a bone conduction earphone.
  • a configuration having the vibration mechanism can be applied to one or more of the display section 820, the housing 821, and the mounting section 823.
  • the electronic device 800A and the electronic device 800B may each have an input terminal.
  • a cable for supplying a video signal from a video output device or the like and power for charging a battery provided in the electronic device can be connected to the input terminal.
  • An electronic device may have a function of wirelessly communicating with the earphone 750.
  • Earphone 750 includes a communication section (not shown) and has a wireless communication function.
  • Earphone 750 can receive information (eg, audio data) from an electronic device using a wireless communication function.
  • electronic device 700A shown in FIG. 28A has a function of transmitting information to earphone 750 using a wireless communication function.
  • electronic device 800A shown in FIG. 28C has a function of transmitting information to earphone 750 using a wireless communication function.
  • the electronic device may have an earphone section.
  • Electronic device 700B shown in FIG. 28B includes earphone section 727.
  • the earphone section 727 and the control section can be configured to be connected to each other by wire.
  • a portion of the wiring connecting the earphone section 727 and the control section may be arranged inside the housing 721 or the mounting section 723.
  • the electronic device 800B shown in FIG. 28D includes an earphone section 827.
  • the earphone section 827 and the control section 824 can be configured to be connected to each other by wire.
  • a portion of the wiring connecting the earphone section 827 and the control section 824 may be arranged inside the housing 821 or the mounting section 823.
  • the earphone section 827 and the mounting section 823 may include magnets. Thereby, the earphone section 827 can be fixed to the mounting section 823 by magnetic force, which is preferable because it can be easily stored.
  • the electronic device may have an audio output terminal to which earphones, headphones, or the like can be connected. Further, the electronic device may have one or both of an audio input terminal and an audio input mechanism.
  • the audio input mechanism for example, a sound collection device such as a microphone can be used.
  • the electronic device may be provided with a function as a so-called headset.
  • the electronic device can be either a glasses type (electronic device 700A, electronic device 700B, etc.) or a goggle type (electronic device 800A, electronic device 800B, etc.). It is also suitable for application.
  • An electronic device can transmit information to earphones by wire or wirelessly.
  • An electronic device 6500 shown in FIG. 29A is a portable information terminal that can be used as a smartphone.
  • the electronic device 6500 includes a housing 6501, a display portion 6502, a power button 6503, a button 6504, a speaker 6505, a microphone 6506, a camera 6507, a light source 6508, and the like.
  • the display section 6502 has a touch panel function.
  • a display device of one embodiment of the present invention can be applied to the display portion 6502.
  • FIG. 29B is a schematic cross-sectional view including the end of the housing 6501 on the microphone 6506 side.
  • a light-transmitting protection member 6510 is provided on the display surface side of the housing 6501, and a display panel 6511, an optical member 6512, a touch sensor panel 6513, A printed circuit board 6517, a battery 6518, etc. are arranged.
  • a display panel 6511, an optical member 6512, and a touch sensor panel 6513 are fixed to the protective member 6510 with an adhesive layer (not shown).
  • a part of the display panel 6511 is folded back, and an FPC 6515 is connected to the folded part.
  • An IC6516 is mounted on the FPC6515.
  • the FPC 6515 is connected to a terminal provided on a printed circuit board 6517.
  • a flexible display device of one embodiment of the present invention can be applied to the display panel 6511. Therefore, an extremely lightweight electronic device can be realized. Furthermore, since the display panel 6511 is extremely thin, a large-capacity battery 6518 can be mounted while suppressing the thickness of the electronic device. Further, by folding back a part of the display panel 6511 and arranging the connection portion with the FPC 6515 on the back side of the display portion 6502, an electronic device with a narrow frame can be realized.
  • a television device 7100 has a display section 7000 built into a housing 7101. Here, a configuration in which a casing 7101 is supported by a stand 7103 is shown.
  • a display device of one embodiment of the present invention can be applied to the display portion 7000.
  • the television device 7100 shown in FIG. 29C can be operated using an operation switch included in the housing 7101 and a separate remote controller 7111.
  • the display section 7000 may include a touch sensor, and the television device 7100 may be operated by touching the display section 7000 with a finger or the like.
  • the remote control device 7111 may have a display unit that displays information output from the remote control device 7111. Using operation keys or a touch panel included in the remote controller 7111, the channel and volume can be controlled, and the video displayed on the display section 7000 can be controlled.
  • the television device 7100 is configured to include a receiver, a modem, and the like.
  • the receiver can receive general television broadcasts. Also, by connecting to a wired or wireless communication network via a modem, information can be communicated in one direction (from a sender to a receiver) or in two directions (between a sender and a receiver, or between receivers, etc.). is also possible.
  • FIG. 29D shows an example of a notebook personal computer.
  • the notebook personal computer 7200 includes a housing 7211, a keyboard 7212, a pointing device 7213, an external connection port 7214, and the like.
  • a display unit 7000 is incorporated into the housing 7211.
  • a display device of one embodiment of the present invention can be applied to the display portion 7000.
  • FIGS. 29E and 29F An example of digital signage is shown in FIGS. 29E and 29F.
  • the digital signage 7300 shown in FIG. 29E includes a housing 7301, a display section 7000, a speaker 7303, and the like. Furthermore, it can have an LED lamp, an operation key (including a power switch or an operation switch), a connection terminal, various sensors, a microphone, and the like.
  • FIG. 29F shows a digital signage 7400 attached to a cylindrical pillar 7401.
  • Digital signage 7400 has a display section 7000 provided along the curved surface of pillar 7401.
  • the display device of one embodiment of the present invention can be applied to the display portion 7000.
  • the wider the display section 7000 is, the more information that can be provided at once can be increased. Furthermore, the wider the display section 7000 is, the easier it is to attract people's attention, and for example, the effectiveness of advertising can be increased.
  • a touch panel By applying a touch panel to the display section 7000, not only images or videos can be displayed on the display section 7000, but also the user can operate it intuitively, which is preferable. Further, when used for providing information such as route information or traffic information, usability can be improved by intuitive operation.
  • the digital signage 7300 or the digital signage 7400 can cooperate with an information terminal 7311 or an information terminal 7411 such as a smartphone owned by the user through wireless communication.
  • advertisement information displayed on the display unit 7000 can be displayed on the screen of the information terminal 7311 or the information terminal 7411.
  • the display on the display unit 7000 can be switched.
  • the digital signage 7300 or the digital signage 7400 can execute a game using the screen of the information terminal 7311 or the information terminal 7411 as an operation means (controller). This allows an unspecified number of users to participate in and enjoy the game at the same time.
  • the electronic device shown in FIGS. 30A to 30G includes a housing 9000, a display portion 9001, a speaker 9003, an operation key 9005 (including a power switch or an operation switch), a connection terminal 9006, and a sensor 9007 (force, displacement, position, Speed, acceleration, angular velocity, rotational speed, distance, light, liquid, magnetism, temperature, chemical substances, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, tilt, vibration, odor, or infrared rays. (including a function of detecting, detecting, or measuring), a microphone 9008, and the like.
  • the display device of one embodiment of the present invention can be applied to the display portion 9001.
  • the electronic devices shown in FIGS. 30A to 30G have various functions. For example, functions to display various information (still images, videos, text images, etc.) on a display unit, touch panel functions, functions to display a calendar, date or time, etc., functions to control processing using various software (programs), It can have a wireless communication function, a function of reading and processing programs or data recorded on a recording medium, and the like. Note that the functions of the electronic device are not limited to these, and can have various functions.
  • the electronic device may have multiple display units. Furthermore, the electronic device may be equipped with a camera, etc., and have the function of taking still images or videos and saving them on a recording medium (external or built into the camera), the function of displaying the taken images on a display unit, etc. .
  • FIGS. 30A to 30G The details of the electronic device shown in FIGS. 30A to 30G will be described below.
  • FIG. 30A is a perspective view showing the mobile information terminal 9101.
  • the mobile information terminal 9101 can be used as a smartphone, for example.
  • the mobile information terminal 9101 may be provided with a speaker 9003, a connection terminal 9006, a sensor 9007, and the like.
  • the mobile information terminal 9101 can display text and image information on multiple surfaces thereof.
  • FIG. 30A shows an example in which three icons 9050 are displayed.
  • information 9051 indicated by a dashed rectangle can also be displayed on another surface of the display section 9001. Examples of the information 9051 include notification of incoming e-mail, SNS, telephone, etc., title of e-mail or SNS, sender's name, date and time, remaining battery level, radio field strength, and the like.
  • an icon 9050 or the like may be displayed at the position where the information 9051 is displayed.
  • FIG. 30B is a perspective view showing the mobile information terminal 9102.
  • the mobile information terminal 9102 has a function of displaying information on three or more sides of the display unit 9001.
  • information 9052, information 9053, and information 9054 are displayed on different surfaces.
  • the user can check the information 9053 displayed at a position visible from above the mobile information terminal 9102 while storing the mobile information terminal 9102 in the chest pocket of clothes.
  • the user can check the display without taking out the mobile information terminal 9102 from his pocket, and can, for example, determine whether or not to accept a call.
  • FIG. 30C is a perspective view showing the tablet terminal 9103.
  • the tablet terminal 9103 is capable of executing various applications such as mobile phone calls, e-mail, text viewing and creation, music playback, Internet communication, and computer games, for example.
  • the tablet terminal 9103 has a display section 9001, a camera 9002, a microphone 9008, and a speaker 9003 on the front of the housing 9000, operation keys 9005 as operation buttons on the side of the housing 9000, and connection buttons on the bottom. It has a terminal 9006.
  • FIG. 30D is a perspective view showing a wristwatch-type mobile information terminal 9200.
  • the mobile information terminal 9200 can be used, for example, as a smart watch (registered trademark).
  • the display portion 9001 is provided with a curved display surface, and can perform display along the curved display surface.
  • the mobile information terminal 9200 can also make a hands-free call by mutually communicating with a headset capable of wireless communication, for example.
  • the mobile information terminal 9200 can also perform data transmission and charging with other information terminals through the connection terminal 9006. Note that the charging operation may be performed by wireless power supply.
  • FIGS. 30E to 30G are perspective views showing a foldable portable information terminal 9201. Further, FIG. 30E is a perspective view of the portable information terminal 9201 in an unfolded state, FIG. 30G is a folded state, and FIG. 30F is a perspective view of a state in the middle of changing from one of FIGS. 30E and 30G to the other.
  • the portable information terminal 9201 has excellent portability in a folded state, and has excellent visibility in display due to its wide seamless display area in an unfolded state.
  • a display portion 9001 included in a mobile information terminal 9201 is supported by three casings 9000 connected by hinges 9055. For example, the display portion 9001 can be bent with a radius of curvature of 0.1 mm or more and 150 mm or less.
  • a semiconductor device was manufactured, and the electrical characteristics of a transistor included in the semiconductor device were evaluated.
  • Sample A which is a semiconductor device of one embodiment of the present invention, was manufactured.
  • the configuration of sample A reference can be made to the description of the semiconductor device 10 shown in FIGS. 1A and 1B. Further, for the method for manufacturing sample A, the description of the method for manufacturing the semiconductor device 10 shown in ⁇ Example of manufacturing method> of Embodiment 1 can be referred to.
  • FIG. 31 shows a cross-sectional view of sample A produced in this example. Note that, among the components shown in FIG. 31, descriptions of parts that overlap with those described in the previous embodiment will be omitted.
  • Sample A produced in this example has a conductive layer 133 on the conductive layer 112a.
  • An opening is provided in the conductive layer 133, and a transistor M2 is provided in a region overlapping with the opening.
  • an insulating layer 134 is provided in contact with the upper surface and side surfaces of the conductive layer 133 and a part of the upper surface of the conductive layer 112a.
  • the conductive layer 133 is formed of a material with lower electrical resistance than the conductive layer 112a, and the conductive layer 112a in contact with the conductive layer 133 functions as one of the source electrode or the drain electrode of the transistor M2 and also functions as a wiring. do.
  • An island-shaped layer is formed on the insulating layer 110 so as to have a region overlapping with the conductive layer 112b that functions as a gate electrode of the transistor M1 and the semiconductor layer 109 that functions as a semiconductor device in which a channel of the transistor M1 is formed.
  • a conductive layer 135 is provided.
  • an insulating layer 136 is provided to cover the top and side surfaces of the conductive layer 135 and the top surface of the insulating layer 110 , an insulating layer 137 is provided on the insulating layer 136 , and an insulating layer 138 is provided on the insulating layer 137 . It is being
  • the conductive layer 135 has a function as a second gate electrode (also referred to as a back gate electrode or bottom gate electrode), and the insulating layer 136, the insulating layer 137, and the insulating layer 138 have a function as a second gate electrode (also referred to as a back gate electrode or a bottom gate electrode). , has a function as a second gate insulating layer.
  • An insulating layer 139 is provided on the transistor M1 and transistor M2 of the sample A so as to cover them, and a planarization layer 144 is provided on the insulating layer 139.
  • the insulating layer 139 is provided along the upper surface of the transistor M1 and the transistor M2, and the planarizing layer 144 is provided so as to fill in the uneven shape formed on the insulating layer 139 so that the upper surface is substantially flat.
  • an In-Sn-Si oxide (ITSO) film with a thickness of 50 nm was formed on the substrate 102 by sputtering, and this was processed to obtain the conductive layer 112a.
  • a glass substrate was used as the substrate 102.
  • a tungsten film with a thickness of 150 nm was formed on the conductive layer 112a by sputtering, and this was processed to obtain the conductive layer 133.
  • a 30 nm thick silicon nitride film was formed on the conductive layer 112a and the conductive layer 133 by the PECVD method to obtain the insulating layer 134.
  • a silicon oxynitride film with a thickness of 800 nm was formed on the insulating layer 134 by the PECVD method to obtain the insulating layer 110.
  • a metal oxide film with a thickness of 5 nm was formed on the insulating layer 110.
  • oxygen plasma treatment was performed on the insulating layer 110 through the metal oxide film.
  • the process was performed using an ashing device. Note that the set flow rate of oxygen ions during the treatment was 300 sccm, and the treatment was performed for 120 seconds with the lower electrode of the ashing device heated to 100°C.
  • an In-Sn-Si oxide (ITSO) film with a thickness of 100 nm was formed on the insulating layer 110 by a sputtering method, and this was processed to obtain a conductive layer 135.
  • ITSO In-Sn-Si oxide
  • a 30 nm thick silicon nitride film was formed on the conductive layer 135 and the insulating layer 110 by PECVD to obtain the insulating layer 136.
  • a silicon oxynitride film with a thickness of 200 nm was formed on the insulating layer 136 by the PECVD method to obtain the insulating layer 137.
  • a silicon nitride film with a thickness of 100 nm and a silicon oxynitride film with a thickness of 5 nm were stacked and formed on the insulating layer 137 by the PECVD method, thereby obtaining the insulating layer 138.
  • a metal oxide film with a thickness of 40 nm was formed on the insulating layer 138.
  • the metal oxide film was processed to obtain a semiconductor layer 109.
  • a tungsten film with a thickness of 50 nm was formed on the semiconductor layer 109 and the insulating layer 138 by sputtering, and this was processed to obtain the conductive layer 116a and the conductive layer 116b.
  • a silicon oxynitride film with a thickness of 50 nm was formed on the semiconductor layer 109, the conductive layer 116a, the conductive layer 116b, and the insulating layer 138 by the PECVD method, to obtain the insulating layer 107.
  • ITSO In-Sn-Si oxide
  • the In-Sn-Si oxide (ITSO) film which will later become the conductive layer 112b, the insulating layer 107, the insulating layer 138, the insulating layer 137, the insulating layer 136, the insulating layer 110, and the insulating layer 134 are processed, and later An opening was formed in the region where transistor M2 was to be formed.
  • a dry etching method was used to form the opening. Further, the planar shape of the opening was circular.
  • the In-Sn-Si oxide (ITSO) film which will later become the conductive layer 112b, was processed to obtain the conductive layer 112b.
  • the transistor M1 was formed.
  • the transistor M1 and the inner wall of the opening described above (part of the upper surface of the conductive layer 112a, the side surface of the insulating layer 134, the side surface of the insulating layer 110, the side surface of the insulating layer 136, the side surface of the insulating layer 137, the insulating layer 138 , the side surfaces of the insulating layer 107 , and the side surfaces of the conductive layer 112 b ) with a thickness of 20 nm.
  • the metal oxide film was processed to obtain the semiconductor layer 108.
  • a silicon oxynitride film with a thickness of 100 nm was formed on the semiconductor layer 108, the conductive layer 112b, and the insulating layer 107 by the PECVD method to obtain the insulating layer 106.
  • a titanium film with a thickness of 50 nm, an aluminum film with a thickness of 200 nm, and a titanium film with a thickness of 50 nm are stacked on the insulating layer 106 by sputtering, and this is processed to form a conductive layer.
  • a layer 104 was obtained.
  • the transistor M2 was formed.
  • a silicon nitride oxide film with a thickness of 300 nm was formed on the conductive layer 104 and the insulating layer 106 by PECVD to obtain the insulating layer 139.
  • acrylic resin was formed on the insulating layer 139 to a thickness of 1.0 ⁇ m to obtain a planarization layer 144.
  • a molybdenum film with a thickness of 100 nm was formed on the planarization layer 144 by a sputtering method, and this was processed to form a measurement PAD for measuring the electrical characteristics of transistors M1 and M2, which will be described later. (Not shown).
  • FIG. 32 is a transmitted electron (TE) image at a magnification of 20,000 times.
  • TE transmitted electron
  • sample A was manufactured in the desired shape corresponding to the cross-sectional view shown in FIG. 31.
  • the Id-Vg characteristics of the transistor were measured by applying a voltage to the gate electrode (hereinafter also referred to as gate voltage (Vg)) from -10V to +10V in steps of 0.25V. Further, the voltage applied to the source electrode (hereinafter also referred to as source voltage (Vs)) is 0V (common), and the voltage applied to the drain electrode (hereinafter also referred to as drain voltage (Vd)) is 0.1V. and 5.1V.
  • the transistor M1 was measured with a channel length of 3.0 ⁇ m and a channel width of 3.0 ⁇ m.
  • the transistor M2 was measured in which the width (diameter) of the opening 141 shown in FIG. 1A was 2.0 ⁇ m (channel width 6.3 ⁇ m) (channel length was 1.17 ⁇ m). Further, the number of measurements was six for both the transistor M1 and the transistor M2.
  • the Id-Vg characteristics of the transistor M1 are shown in FIG. 33A, and the Id-Vg characteristics of the transistor M2 are shown in FIG. 33B.
  • the horizontal axis represents the gate voltage (Vg), and the vertical axis represents the drain current (Id).
  • the Id-Vg characteristic results of six transistors are shown in an overlapping manner.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

集積度の高い半導体装置を提供する。 第１及び第２のトランジスタと、絶縁層と、を有し、第１のトランジスタは、ソース電極と、ソース電極上の絶縁層上のドレイン電極と、ソース電極の上面、絶縁層に設けられた開口の内壁、及び、ドレイン電極の上面と接する第１の半導体層と、第１の半導体層の上面及び側面と接する第１のゲ ート絶縁層と、第１のゲート絶縁層上の、開口の内壁と重なる領域を有する第１のゲート電極と、を有し、第２のトランジスタは、絶縁層上の第２の半導体層と、第２の半導体層の上面及び側面の一方と接するソース電極と、第２の半導体層の上面及び側面の他方と接するドレイン電極と、第２の半導体層の上面、ソース電極の上面及び側面、及び、ドレイン電極の上面及び側面と接する第２のゲート絶縁層と、第２のゲート絶縁層上の第２のゲート電極と、を有し、第１の半導体層と、第２のゲート電極と、は接している。

Description

半導体装置、及び、半導体装置の作製方法
　本発明の一態様は、半導体装置、表示装置、表示モジュール、及び電子機器に関する。本発明の一態様は、半導体装置の作製方法、及び、表示装置の作製方法に関する。
　なお、本発明の一態様は、上記の技術分野に限定されない。本発明の一態様の技術分野として、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、照明装置、入力装置（例えば、タッチセンサ）、入出力装置（例えば、タッチパネル）、それらを搭載した電子機器、それらの駆動方法、又はそれらの製造方法を一例として挙げることができる。
　トランジスタを有する半導体装置は、表示装置及び電子機器に広く適用されており、半導体装置の高集積化、及び高速化が求められている。例えば、高精細な表示装置に半導体装置を適用する場合、高集積の半導体装置が求められる。トランジスタの集積度を高める手段の一つとして、微細なサイズのトランジスタの開発が進められている。
　近年、仮想現実（ＶＲ：Ｖｉｒｔｕａｌ　Ｒｅａｌｉｔｙ）、拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ　Ｒｅａｌｉｔｙ）、代替現実（ＳＲ：Ｓｕｂｓｔｉｔｕｔｉｏｎａｌ　Ｒｅａｌｉｔｙ）、又は複合現実（ＭＲ：Ｍｉｘｅｄ　Ｒｅａｌｉｔｙ）に適用可能な表示装置が求められている。ＶＲ、ＡＲ、ＳＲ、及びＭＲは総称してＸＲ（Ｅｘｔｅｎｄｅｄ　Ｒｅａｌｉｔｙ）とも呼ばれる。ＸＲ向けの表示装置は、現実感、及び没入感を高めるために、精細度の高いこと、及び色再現性の高いことが望まれている。当該表示装置に適用可能なものとして、例えば、液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の発光デバイス（発光素子ともいう。）を備える発光装置などが挙げられる。
　特許文献１には、有機ＥＬデバイス（有機ＥＬ素子ともいう。）を用いた、ＶＲ向けの表示装置が開示されている。
国際公開第２０１８／０８７６２５号
　本発明の一態様は、微細なサイズのトランジスタを有する半導体装置、及び、その作製方法を提供することを課題の一とする。又は、本発明の一態様は、高密度にトランジスタを配置した半導体装置、及び、その作製方法を提供することを課題の一とする。又は、本発明の一態様は、オン電流の大きいトランジスタを有する半導体装置、及び、その作製方法を提供することを課題の一とする。又は、本発明の一態様は、集積度の高い半導体装置、及び、その作製方法を提供することを課題の一とする。又は、本発明の一態様は、電気特性の良好な半導体装置、及び、その作製方法を提供することを課題の一とする。又は、本発明の一態様は、信頼性の高い半導体装置、及び、その作製方法を提供することを課題の一とする。又は、本発明の一態様は、生産性の高い半導体装置の作製方法を提供することを課題の一とする。又は、本発明の一態様は、新規な半導体装置、及び、その作製方法を提供することを課題の一とする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
　本発明の一態様は、第１のトランジスタと、第２のトランジスタと、絶縁層と、を有し、第１のトランジスタは、第１の導電層と、第２の導電層と、第１の半導体層と、第１のゲート絶縁層と、第１のゲート電極と、を有し、第２のトランジスタは、第３の導電層と、第４の導電層と、第２の半導体層と、第２のゲート絶縁層と、第２の導電層と、を有し、絶縁層は、第１の導電層の上面と、第１の半導体層の側面と、第２の半導体層の下面と、に接し、かつ、第１の導電層に達する開口を有し、第１の導電層は、第１のトランジスタのソース電極又はドレイン電極の一方としての機能を有し、第２の導電層は、第１のトランジスタのソース電極又はドレイン電極の他方としての機能と、第２のトランジスタの第２のゲート電極としての機能と、を有し、第３の導電層は、第２のトランジスタのソース電極又はドレイン電極の一方としての機能を有し、第４の導電層は、第２のトランジスタのソース電極又はドレイン電極の他方としての機能を有し、第１の半導体層は、第１の導電層の上面と、開口の内壁と、第２の導電層の側面及び上面と、に接し、第１のゲート電極は、第１のゲート絶縁層を介して、第１の半導体層上に開口の内壁と重なる領域を有するように設けられ、第２の導電層は、第２のゲート絶縁層を介して、第２の半導体層上に設けられ、かつ、第１の半導体層の下面と接し、第３の導電層は、第２の半導体層の側端部の一方における側面及び上面に接し、第４の導電層は、第２の半導体層の側端部の他方における側面及び上面に接する半導体装置である。
　また上記において、第１の半導体層及び第２の半導体層は、それぞれ酸化物半導体を有していることが好ましい。
　また、本発明の一態様は、第１のトランジスタと、第２のトランジスタと、絶縁層と、を有し、第１のトランジスタは、第１の導電層と、第２の導電層と、第１の半導体層と、ゲート絶縁層と、第１のゲート電極と、を有し、第２のトランジスタは、第２の導電層と、第３の導電層と、第２の半導体層と、ゲート絶縁層と、第２のゲート電極と、を有し、絶縁層は、第１の導電層の上面と、第１の半導体層の側面と、第２の半導体層の下面と、に接し、かつ、第１の導電層に達する開口を有し、第１の半導体層は、第１の導電層の上面と、開口の内壁と、第２のトランジスタのソース電極又はドレイン電極の一方の側面及び上面と、に接し、第１の導電層は、第１のトランジスタのソース電極又はドレイン電極の一方としての機能を有し、第２の導電層は、第１のトランジスタのソース電極又はドレイン電極の他方としての機能と、第２のトランジスタのソース電極又はドレイン電極の一方としての機能と、を有し、第３の導電層は、第２のトランジスタのソース電極又はドレイン電極の他方としての機能を有し、第１のゲート電極は、ゲート絶縁層を介して、第１の半導体層上に開口の内壁と重なる領域を有するように設けられ、第２の導電層は、第２の半導体層の側端部の一方における側面及び上面に接し、第３の導電層は、第２の半導体層の側端部の他方における側面及び上面に接し、第２のゲート電極は、ゲート絶縁層を介して、第２の半導体層上に設けられる半導体装置である。
　また上記において、第１の半導体層及び第２の半導体層は、それぞれ酸化物半導体を有していることが好ましい。
　また、本発明の一態様は、第１の導電膜を形成し、第１の導電膜を加工して、第１の導電層を形成し、第１の導電層上に、第１の絶縁層を形成し、第１の絶縁層上に、第１の金属酸化物膜を形成し、第１の金属酸化物膜を加工して、第１の半導体層を形成し、第１の半導体層上に、第２の導電膜を形成し、第２の導電膜を加工して、第１の半導体層の上面の一部及び側面を覆う第２の導電層と、第３の導電層と、をそれぞれ形成し、第１の半導体層、第２の導電層、第３の導電層、及び、第１の絶縁層上に、第２の絶縁層を形成し、第２の絶縁層上に、第３の導電膜を形成し、第３の導電膜、第２の絶縁層、及び、第１の絶縁層を加工して、第３の導電膜、第２の絶縁層、及び、第１の絶縁層に開口を形成し、第３の導電膜を加工して、第４の導電層を形成し、第１の導電層の上面、開口の内壁、第４の導電層の上面、及び、第２の絶縁層の上面の一部を覆うように、第２の金属酸化物膜を形成し、第２の金属酸化物膜を、開口の内壁と重なる領域を有するように加工して、第２の半導体層を形成し、第２の半導体層、第４の導電層、及び、第２の絶縁層上に、第３の絶縁層を形成し、第３の絶縁層上に、第４の導電膜を形成し、第４の導電膜を、開口と重なる領域を有するように加工して、第５の導電層を形成する半導体装置の作製方法である。
　また上記において、第１の絶縁層を形成後に、第１の絶縁層に酸素を供給する処理を行うことが好ましい。
　本発明の一態様により、微細なサイズのトランジスタを有する半導体装置、及び、その作製方法を提供することができる。又は、本発明の一態様により、高密度にトランジスタを配置した半導体装置、及び、その作製方法を提供することができる。又は、本発明の一態様により、オン電流の大きいトランジスタを有する半導体装置、及び、その作製方法を提供することができる。又は、本発明の一態様により、集積度の高い半導体装置、及び、その作製方法を提供することができる。又は、本発明の一態様により、電気特性の良好な半導体装置、及び、その作製方法を提供することができる。又は、本発明の一態様により、信頼性の高い半導体装置、及び、その作製方法を提供することができる。又は、本発明の一態様により、生産性の高い半導体装置の作製方法を提供することができる。又は、本発明の一態様により、新規な半導体装置、及び、その作製方法を提供することができる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
図１Ａは、半導体装置の一例を示す平面図である。図１Ｂは、半導体装置の一例を示す断面図である。
図２Ａは、半導体装置の一例を示す平面図である。図２Ｂは、半導体装置の一例を示す断面図である。
図３Ａは、半導体装置の一例を示す平面図である。図３Ｂは、半導体装置の一例を示す断面図である。
図４Ａは、半導体装置の一例を示す平面図である。図４Ｂは、半導体装置の一例を示す断面図である。
図５Ａは、半導体装置の一例を示す平面図である。図５Ｂは、半導体装置の一例を示す断面図である。
図６Ａは、半導体装置の一例を示す平面図である。図６Ｂは、半導体装置の一例を示す断面図である。
図７Ａ乃至図７Ｃは、半導体装置の一例を示す断面図である。
図８Ａ乃至図８Ｃは、半導体装置の一例を示す断面図である。
図９Ａ乃至図９Ｃは、半導体装置の作製方法の一例を示す断面図である。
図１０Ａ乃至図１０Ｃは、半導体装置の作製方法の一例を示す断面図である。
図１１Ａ乃至図１１Ｃは、半導体装置の作製方法の一例を示す断面図である。
図１２Ａ乃至図１２Ｃは、半導体装置の作製方法の一例を示す断面図である。
図１３Ａ乃至図１３Ｃは、半導体装置の作製方法の一例を示す断面図である。
図１４Ａ乃至図１４Ｄは画素回路の回路図である。
図１５Ａ乃至図１５Ｄは画素回路の回路図である。
図１６は、表示装置の一例を示す斜視図である。
図１７は、表示装置の一例を示す断面図である。
図１８は、表示装置の一例を示す断面図である。
図１９は、表示装置の一例を示す断面図である。
図２０は、表示装置の一例を示す断面図である。
図２１は、表示装置の一例を示す断面図である。
図２２は、表示装置の一例を示す断面図である。
図２３Ａ乃至図２３Ｈは、画素の一例を示す図である。
図２４Ａ乃至図２４Ｋは、画素の一例を示す図である。
図２５Ａ乃至図２５Ｆは、発光デバイスの構成例を示す図である。
図２６Ａ乃至図２６Ｃは、発光デバイスの構成例を示す図である。
図２７Ａ及び図２７Ｂは、受光デバイスの構成例を示す図である。図２７Ｃ乃至図２７Ｅは、表示装置の構成例を示す図である。
図２８Ａ乃至図２８Ｄは、電子機器の一例を示す図である。
図２９Ａ乃至図２９Ｆは、電子機器の一例を示す図である。
図３０Ａ乃至図３０Ｇは、電子機器の一例を示す図である。
図３１は、半導体装置の一例を示す断面図である。
図３２は、半導体装置の断面ＳＴＥＭ像である。
図３３Ａ及び図３３Ｂは、トランジスタのＩｄ−Ｖｇ特性を示す図である。
　実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
　なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチングパターンを同じくし、特に符号を付さない場合がある。
　図面において示す各構成の、位置、大きさ、及び、範囲などは、理解の簡単のため、実際の位置、大きさ、及び、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、及び、範囲などに限定されない。
　なお、「膜」という言葉と、「層」という言葉とは、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能である。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能である。
　本明細書等において、メタルマスク、又はＦＭＭ（ファインメタルマスク、高精細なメタルマスク）を用いて作製されるデバイスをＭＭ（メタルマスク）構造のデバイスと呼称する場合がある。また、本明細書等において、メタルマスク、又はＦＭＭを用いることなく作製されるデバイスをＭＭＬ（メタルマスクレス）構造のデバイスと呼称する場合がある。
　本明細書等では、発光波長が異なる発光デバイスで少なくとも発光層を作り分ける構造をＳＢＳ（Ｓｉｄｅ　Ｂｙ　Ｓｉｄｅ）構造と呼ぶ場合がある。ＳＢＳ構造は、発光デバイスごとに材料及び構成を最適化することができるため、材料及び構成の選択の自由度が高まり、輝度の向上及び信頼性の向上を図ることが容易となる。
　本明細書等において、正孔又は電子を、「キャリア」といって示す場合がある。具体的には、正孔注入層又は電子注入層を「キャリア注入層」といい、正孔輸送層又は電子輸送層を「キャリア輸送層」といい、正孔ブロック層又は電子ブロック層を「キャリアブロック層」という場合がある。なお、上述のキャリア注入層、キャリア輸送層、及びキャリアブロック層は、それぞれ、断面形状、又は特性などによって明確に区別できない場合がある。また、１つの層が、キャリア注入層、キャリア輸送層、及びキャリアブロック層のうち、２つ又は３つの機能を兼ねる場合がある。
　本明細書等において、発光デバイスは、一対の電極間にＥＬ層を有する。ＥＬ層は、少なくとも発光層を有する。ここで、ＥＬ層が有する層（機能層ともいう。）として、発光層、キャリア注入層（正孔注入層及び電子注入層）、キャリア輸送層（正孔輸送層及び電子輸送層）、及び、キャリアブロック層（正孔ブロック層及び電子ブロック層）などが挙げられる。
　本明細書等において、受光デバイス（受光素子ともいう。）は、一対の電極間に少なくとも光電変換層として機能する活性層を有する。
　本明細書等において、島状とは、同一工程で形成された同一材料を用いた２以上の層が、物理的に分離されている状態であることを示す。例えば、島状の発光層とは、当該発光層と、隣接する発光層とが、物理的に分離されている状態であることを示す。
　本明細書等において、テーパ形状とは、構造の側面の少なくとも一部が、基板面又は被形成面に対して傾斜して設けられている形状のことを指す。例えば、傾斜した側面と基板面又は被形成面とがなす角（テーパ角ともいう。）が、９０度未満である領域を有する形状のことを指す。なお、構造の側面、基板面又は被形成面は、必ずしも完全に平坦である必要はなく、微細な曲率を有する略平面状、又は微細な凹凸を有する略平面状であってもよい。
　本明細書等において、マスク層（犠牲層ともいう。）とは、少なくとも発光層（より具体的には、ＥＬ層を構成する層のうち、島状に加工される層）の上方に位置し、製造工程中において、当該発光層を保護する機能を有する。
　本明細書等において、段切れとは、層、膜、又は電極が、被形成面の形状（例えば段差など）に起因して分断されてしまう現象を示す。
　本明細書等において「平面形状が概略一致」とは、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、又は一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層が下層の内側に位置すること、又は、上層が下層の外側に位置することもあり、この場合も「平面形状が概略一致」という。
（実施の形態１）
　本発明の一態様は、１つの横チャネル型トランジスタ（後述する。）と、１つの縦チャネル型トランジスタ（後述する。）と、を有し、横チャネル型トランジスタのソース電極、ドレイン電極、又はゲート電極のいずれか一つと、縦チャネル型トランジスタのソース電極、ドレイン電極、又はゲート電極のいずれか一つと、が電気的に接続している半導体装置である。当該半導体装置は、２つの横チャネル型トランジスタを有する半導体装置よりも、基板面内における半導体装置の占有面積を低減させることができる。本実施の形態では、本発明の一態様の半導体装置、及びその作製方法等について、図１Ａ乃至図１５Ｄを用いて説明する。
＜構成例＞
　本発明の一態様の半導体装置１０について説明する。図１Ａに、半導体装置１０の平面図（上面図ともいう。）を示す。図１Ｂに、図１Ａに示す一点鎖線Ａ１−Ａ２における断面図を示す。なお、図１Ａでは、半導体装置１０の構成要素の一部を省略している。半導体装置の平面図については、以降の図面においても、図１Ａと同様に、構成要素の一部を省略する。
　半導体装置１０は、基板１０２上に、トランジスタＭ１と、トランジスタＭ２と、を有する。
　トランジスタＭ１は、基板１０２上に積層された導電層１１２ａ及び絶縁層１１０上に設けられた半導体層１０９と、半導体層１０９の側端部の一方における側面及び上面、並びに、絶縁層１１０の一方の上面と接する導電層１１６ａと、半導体層１０９の側端部の他方における側面及び上面、並びに、絶縁層１１０の他方の上面と接する導電層１１６ｂと、半導体層１０９の上面、導電層１１６ａの上面及び側面、導電層１１６ｂの上面及び側面、並びに、絶縁層１１０の上面の一部と接する領域を有する絶縁層１０７と、絶縁層１０７上の導電層１１２ｂと、を有する。
　トランジスタＭ１において、半導体層１０９は、チャネルが形成される半導体層として機能する。導電層１１６ａは、ソース電極又はドレイン電極の一方として機能し、導電層１１６ｂは、ソース電極又はドレイン電極の他方として機能する。絶縁層１０７は、ゲート絶縁層として機能する。導電層１１２ｂは、ゲート電極として機能する。
　トランジスタＭ２は、基板１０２上の導電層１１２ａと、導電層１１２ａ上に積層された絶縁層１１０及び絶縁層１０７上に設けられた導電層１１２ｂと、絶縁層１１０等に設けられた開口１４１の内壁（導電層１１２ａの上面の一部、絶縁層１１０の側面、絶縁層１０７の側面、及び、導電層１１２ｂの側面）及び導電層１１２ｂの上面の一部に接する半導体層１０８と、半導体層１０８の上面及び側面、並びに、導電層１１２ｂの上面と接する領域を有する絶縁層１０６と、絶縁層１０６上に、開口１４１の内壁と重なる領域を有するように設けられた導電層１０４と、を有する。
　トランジスタＭ２において、導電層１１２ａは、ソース電極又はドレイン電極の一方として機能し、導電層１１２ｂは、ソース電極又はドレイン電極の他方として機能する。半導体層１０８は、チャネルが形成される半導体層として機能する。絶縁層１０６は、ゲート絶縁層として機能する。導電層１０４は、ゲート電極として機能する。
　トランジスタＭ２では、断面視（図１Ｂ参照）にて、導電層１１２ａの上面と、導電層１１２ｂの下面と、の間の高さに位置し、かつ、絶縁層１０６を介して導電層１０４と重なる半導体層１０８の領域が、チャネル形成領域として機能する。すなわち、当該領域の長さが、トランジスタＭ２のチャネル長となる。したがって、トランジスタＭ２では、導電層１１２ａと、導電層１１２ｂと、の間に設けられる絶縁層（絶縁層１１０及び絶縁層１０７）の厚さを調整することで、チャネル長を決定することができる。そのため、短いチャネル長のトランジスタを精度よく作製することができる。また、複数のトランジスタＭ２を作製する場合、各トランジスタＭ２間の特性ばらつきを低減させることもできる。
　また、トランジスタＭ２は、平面視（図１Ａ参照）にて、半導体層１０８が開口１４１と重なる領域に設けられているため、開口１４１の外周長、より正確には、開口１４１におけるトランジスタＭ２のチャネル形成領域の外周長が、トランジスタＭ２のチャネル幅となる。なお、図１Ｂでは、開口１４１のＸ方向における幅が、導電層１１２ａ側ほど狭く、導電層１１２ｂ側ほど広い構成となっている。当該構成の場合、開口１４１のＸ方向における幅が最も狭い部分におけるチャネル形成領域の外周長を、トランジスタＭ２のチャネル幅として定義してもよいし、逆に、開口１４１のＸ方向における幅が最も広い部分におけるチャネル形成領域の外周長を、トランジスタＭ２のチャネル幅として定義してもよい。あるいは、両者の中間値を、トランジスタＭ２のチャネル幅として定義してもよい。
　前述のように、導電層１１２ｂは、トランジスタＭ１においては、ゲート電極として機能し、トランジスタＭ２においては、ソース電極又はドレイン電極の他方として機能する。すなわち、トランジスタＭ１のゲート電極と、トランジスタＭ２のソース電極又はドレイン電極の他方とは、電気的に接続している。したがって、本発明の一態様の半導体装置１０は、電気的に接続する２つのトランジスタ（トランジスタＭ１及びトランジスタＭ２）を有しているといえる。
　ここで、トランジスタＭ１では、半導体層１０９の、導電層１１６ａと導電層１１６ｂとの間の領域をドレイン電流が流れるのに対し、トランジスタＭ２では、半導体層１０８の、導電層１１２ａと導電層１１２ｂとの間の領域をドレイン電流が流れる。すなわち、トランジスタＭ１では、ドレイン電流が流れる方向が、基板面に対して略平行な方向であるのに対し、トランジスタＭ２では、ドレイン電流が流れる方向が、基板面に対して略垂直な方向となる。
　トランジスタＭ１のように、ソース電極と、ドレイン電極と、がそれぞれ横方向（図１Ａ及び図１Ｂに示すＸ方向又はＹ方向）に配置され、ドレイン電流が横方向に流れるトランジスタのことを「横チャネル型トランジスタ」ともいう。一方、トランジスタＭ２のように、ソース電極と、ドレイン電極と、がそれぞれ縦方向（図１Ａ及び図１Ｂに示すＺ方向）に配置され、ドレイン電流が縦方向に流れるトランジスタのことを「縦チャネル型トランジスタ」ともいう。
　縦チャネル型トランジスタは、ソース電極と、ドレイン電極と、がいずれもＺ方向に配置されるため、横チャネル型トランジスタと比較して、基板面内におけるトランジスタの占有面積を著しく低減させることができる。本発明の一態様の半導体装置１０においては、当該半導体装置が有する２つのトランジスタのうち、１つ（トランジスタＭ２）が縦チャネル型トランジスタである。そのため、本発明の一態様の半導体装置１０は、２つの横チャネル型トランジスタを横方向に配置した半導体装置よりも、基板面内における半導体装置の占有面積を低減させることができる。また、本発明の一態様の半導体装置１０においては、当該半導体装置が有する２つのトランジスタのうち、１つ（トランジスタＭ１）が横チャネル型トランジスタである。そのため、ソース電極、ドレイン電極等の一部のトランジスタの構成要素については、同一平面上に一括で作製することができる。したがって、縦チャネル型トランジスタよりも工程数を削減することができる。以上のように、本発明の一態様では、高密度にトランジスタを配置した半導体装置を実現することができる。また、集積度の高い半導体装置を実現することができる。例えば、本発明の一態様の半導体装置１０を、表示装置の画素回路（後述する。）に用いる場合、当該表示装置の高精細化を図ることができる。
　以下では、本発明の一態様の半導体装置１０に用いることができる材料について説明する。
［基板１０２］
　基板１０２に用いる材料に大きな制限はない。目的に応じて、透光性の有無及び加熱処理に耐え得る程度の耐熱性などを勘案して決定すればよい。例えば、バリウムホウケイ酸ガラス及びアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、半導体基板、可撓性基板（フレキシブル基板）、貼り合わせフィルム、基材フィルムなどを用いてもよい。
　半導体基板としては、例えば、シリコン、若しくはゲルマニウムなどを材料とした半導体基板、又は炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、若しくは酸化ガリウムを材料とした化合物半導体基板などがある。また、半導体基板は、単結晶半導体であってもよいし、多結晶半導体であってもよい。
　本発明の一態様の半導体装置１０を表示装置に用いる場合の基板１０２として、例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の、面積が大きなガラス基板を用いることができる。これにより、大型の表示装置を作製することができる。また、基板が大型化されることで、１枚の基板からより多くの表示装置を生産することができ、生産コストを削減することができる。
　なお、半導体装置の可撓性を高めるため、基板１０２として、可撓性基板（フレキシブル基板）、貼り合わせフィルム、基材フィルムなどを用いてもよい。
　可撓性基板、貼り合わせフィルム、基材フィルムなどの材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、アクリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネイト（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂（ナイロン、アラミド等）、ポリシロキサン樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリウレタン樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリプロピレン樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂、ＡＢＳ樹脂、セルロースナノファイバーなどを用いることができる。
　基板１０２として上記材料を用いることにより、軽量な半導体装置を提供することができる。また、基板１０２として上記材料を用いることにより、衝撃に強い半導体装置を提供することができる。また、基板１０２として上記材料を用いることにより、破損しにくい半導体装置を提供することができる。
　基板１０２に可撓性基板を用いる場合、当該可撓性基板の線膨張率が低いほど、環境による変形が抑制されて好ましい。基板１０２に用いる可撓性基板は、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、又は１×１０−５／Ｋ以下である材質を用いればよい。特に、アラミドは、線膨張率が低いため、基板１０２に用いる可撓性基板として好適である。
［導電層１０４、導電層１１２ａ、導電層１１２ｂ、導電層１１６ａ、導電層１１６ｂ］
　トランジスタＭ１のソース電極及びドレイン電極として機能する導電層（導電層１１６ａ、導電層１１６ｂ）、トランジスタＭ１のゲート電極として機能する導電層（導電層１１２ｂ）、トランジスタＭ２のソース電極及びドレイン電極として機能する導電層（導電層１１２ａ、導電層１１２ｂ）、及び、トランジスタＭ２のゲート電極として機能する導電層（導電層１０４）の他、本発明の一態様の半導体装置１０を構成する各種配線及び電極などの導電層に用いることのできる導電性材料としては、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）等から選ばれた金属元素、上述した金属元素を成分とする合金、又は上述した金属元素を組み合わせた合金などを用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。導電性材料の形成方法は特に限定されず、蒸着法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法、スピンコート法などの各種形成方法を用いることができる。
　また、導電性材料として、Ｃｕ−Ｘ合金（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、又はＴｉ）を適用してもよい。Ｃｕ−Ｘ合金で形成した層は、ウェットエッチングプロセスで加工することができるため、製造コストを抑制することが可能となる。また、導電性材料として、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一又は複数の元素を含むアルミニウム合金を用いてもよい。
　また、導電層に用いることのできる導電性材料として、インジウムスズ酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウムスズ酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウムスズ酸化物などの、酸素を有する導電性材料を用いることもできる。また、窒化チタン、窒化タンタル、窒化タングステンなどの、窒素を含む導電性材料を用いることもできる。また、導電層を、酸素を有する導電性材料、窒素を含む導電性材料、前述した金属元素を含む材料を適宜組み合わせた積層構造とすることもできる。
　例えば、導電層を、シリコンを含むアルミニウム層の単層構造、アルミニウム層上にチタン層を積層する二層構造、窒化チタン層上にチタン層を積層する二層構造、窒化チタン層上にタングステン層を積層する二層構造、窒化タンタル層上にタングステン層を積層する二層構造、チタン層と、そのチタン層上にアルミニウム層を積層し、さらにその上にチタン層を積層する三層構造としてもよい。
　また、上記の導電性材料で形成される導電層を複数積層して用いてもよい。例えば、導電層を前述した金属元素を含む材料と、酸素を含む導電性材料を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料、酸素を含む導電性材料、及び窒素を含む導電性材料を組み合わせた積層構造としてもよい。
　例えば、導電層を、インジウム又は亜鉛の少なくとも一方と、酸素と、を含む導電層上に、銅を含む導電層を積層し、さらにその上にインジウム又は亜鉛の少なくとも一方と、酸素と、を含む導電層を積層する三層構造としてもよい。この場合、銅を含む導電層の側面もインジウム又は亜鉛の少なくとも一方と、酸素と、を含む導電層で覆うことが好ましい。また、例えば、導電層としてインジウム又は亜鉛の少なくとも一方と、酸素と、を含む導電層を複数積層して用いてもよい。
　例えば、半導体層１０８及び半導体層１０９に酸化物半導体を用いる場合、半導体層１０８と接する導電層１１２ａ及び導電層１１２ｂ、及び、半導体層１０９と接する導電層１１６ａ及び導電層１１６ｂには、それぞれ、酸化物半導体をｎ型化する導電性材料を用いることが好ましい。例えば、窒素を含む導電性材料を用いればよい。例えば、チタン又はタンタルと、窒素と、を含む導電性材料を用いればよい。また、窒素を含む導電性材料に重ねて、他の導電性材料を設けてもよい。
［絶縁層１０６、絶縁層１０７、絶縁層１１０］
　トランジスタＭ１のゲート絶縁層として機能する絶縁層（絶縁層１０７）、トランジスタＭ２のゲート絶縁層として機能する絶縁層（絶縁層１０６）、及び、層間膜として機能する絶縁層１１０の他、本発明の一態様の半導体装置１０を構成する各種絶縁層には、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどから選ばれた材料を、単層で又は積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
　なお、本明細書などにおいて、酸化窒化物とは、窒素よりも酸素の含有量が多い材料をいう。また、窒化酸化物とは、酸素よりも窒素の含有量が多い材料をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ　Ｂａｃｋｓｃａｔｔｅｒｉｎｇ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）法等を用いて測定することができる。
　例えば、半導体層１０８及び半導体層１０９に酸化物半導体を用いる場合、絶縁層１０６、絶縁層１０７、及び絶縁層１１０には、水素が低減され、酸素を含む絶縁性材料を用いることが好ましい。例えば、絶縁層１０６、絶縁層１０７、及び絶縁層１１０には、それぞれ酸化シリコンを用いることが好ましい。絶縁層１０６、絶縁層１０７、及び絶縁層１１０に、それぞれ酸化シリコンを用いることで、これらの絶縁層と接する領域を有する半導体層１０８及び半導体層１０９がｎ型化しにくくなる。また、これらの絶縁層から、半導体層１０８及び半導体層１０９に、効率的に酸素を供給することができる。これにより、半導体層１０８及び半導体層１０９の酸素欠損（ＶＯ：Ｏｘｙｇｅｎ　Ｖａｃａｎｃｙ）が低減され、トランジスタＭ１及びトランジスタＭ２の電気特性向上と、信頼性向上と、を両立させることができる。
　一方、例えば、トランジスタＭ１及びトランジスタＭ２よりも上層又は下層に位置する絶縁層（いずれも図示しない。）には、不純物が透過しにくい絶縁性材料を用いることが好ましい。例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム又はタンタルを含む絶縁性材料を、単層で、又は積層で用いればよい。不純物が透過しにくい絶縁性材料の一例として、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、窒化シリコンなどを挙げることができる。
　トランジスタＭ１及びトランジスタＭ２よりも上層又は下層に位置する絶縁層に、不純物が透過しにくい絶縁性材料を用いることで、トランジスタＭ１及びトランジスタＭ２の上方及び下方から、トランジスタＭ１及びトランジスタＭ２側に不純物が拡散することを抑制することができるため、半導体装置１０の信頼性を高めることができる。
　また、トランジスタＭ１及びトランジスタＭ２よりも上層又は下層に位置する絶縁層として、平坦化層として機能できる絶縁層を用いてもよい。平坦化層として機能できる絶縁層としては、ポリイミド、アクリル樹脂、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層してもよい。
　なお、シロキサン樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン樹脂は置換基としては有機基（例えば、アルキル基又はアリール基）又はフルオロ基を用いてもよい。また、有機基はフルオロ基を有していてもよい。
　平坦化層として機能できる絶縁層に対し、表面に化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）処理を行ってもよい。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層及び導電層の被覆性を高めることができる。
［半導体層１０８、半導体層１０９］
　トランジスタＭ１のチャネルが形成される半導体層として機能する半導体層１０９、及び、トランジスタＭ２のチャネルが形成される半導体層として機能する半導体層１０８には、単結晶半導体、多結晶半導体、微結晶半導体、又は非晶質半導体などを、単体で又は組み合わせて用いることができる。半導体材料としては、例えば、シリコン、ゲルマニウムなどを用いることができる。また、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、窒化物半導体などの化合物半導体を用いてもよい。化合物半導体としては、半導体特性を有する有機物、又は半導体特性を有する金属酸化物（酸化物半導体ともいう。）を用いることができる。なお、これらの半導体材料に、ドーパントとして不純物が含まれてもよい。
　特に、酸化物半導体は、バンドギャップが２ｅＶ以上であるため、チャネルが形成される半導体層に金属酸化物の一種である酸化物半導体を用いたトランジスタ（「ＯＳトランジスタ」ともいう。）は、他の材料を用いる場合に比べて、オフ電流が著しく小さくなる。よって、半導体装置１０の消費電力を低減させることができる。また、ＯＳトランジスタは、高温環境下においても動作が安定であり、特性変動が少ない。例えば、高温環境下でも、オフ電流がほとんど増加しない。具体的には、室温以上２００℃以下の環境温度下でも、オフ電流がほとんど増加しない。また、高温環境下でも、オン電流が低下しにくい。よって、ＯＳトランジスタを用いた半導体装置は、高温環境下においても動作が安定し、高い信頼性が得られる。
　また、チャネルが形成される半導体層に用いることができるシリコンとしては、単結晶シリコン、多結晶シリコン、微結晶シリコン、非晶質シリコン等が挙げられる。多結晶シリコンとして、例えば、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｐｏｌｙ　Ｓｉｌｉｃｏｎ）が挙げられる。
　チャネルが形成される半導体層に非晶質シリコンを用いたトランジスタは、大型のガラス基板上に形成することができ、低コストで作製することができる。チャネルが形成される半導体層に多結晶シリコンを用いたトランジスタは、電界効果移動度が高く、高速動作が可能である。また、チャネルが形成される半導体層に微結晶シリコンを用いたトランジスタは、非晶質シリコンを用いたトランジスタより電界効果移動度が高く、高速動作が可能である。
　本実施の形態では、トランジスタＭ１とトランジスタＭ２の双方に、ＯＳトランジスタを用いる。すなわち、半導体層１０８と半導体層１０９の双方に、酸化物半導体を用いる。ＯＳトランジスタはソースとドレイン間の絶縁耐圧が高いため、チャネル長を短くすることができる。よって、トランジスタのオン電流を大きくすることができる。
　ＯＳトランジスタのチャネルが形成される半導体層に用いることができる金属酸化物としては、例えば、インジウム酸化物、ガリウム酸化物、及び亜鉛酸化物が挙げられる。金属酸化物は、少なくともインジウム（Ｉｎ）又は亜鉛（Ｚｎ）を含むことが好ましい。また、金属酸化物は、インジウムと、元素Ｍと、亜鉛と、の中から選ばれる二又は三を有することが好ましい。なお、元素Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、コバルト、及びマグネシウムから選ばれた一種又は複数種である。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、及びスズから選ばれた一種又は複数種であることが好ましい。
　例えば、酸化インジウム、インジウム亜鉛酸化物（Ｉｎ−Ｚｎ酸化物）、インジウムスズ酸化物（Ｉｎ−Ｓｎ酸化物）、インジウムチタン酸化物（Ｉｎ−Ｔｉ酸化物）、インジウムアルミニウム亜鉛酸化物（Ｉｎ−Ａｌ−Ｚｎ酸化物、ＩＡＺＯとも記す。）、インジウムスズ亜鉛酸化物（Ｉｎ−Ｓｎ−Ｚｎ酸化物）、インジウムチタン亜鉛酸化物（Ｉｎ−Ｔｉ−Ｚｎ酸化物）、インジウムガリウム亜鉛酸化物（Ｉｎ−Ｇａ−Ｚｎ酸化物、ＩＧＺＯとも記す。）、インジウムガリウムスズ亜鉛酸化物（Ｉｎ−Ｇａ−Ｓｎ−Ｚｎ酸化物）、インジウムガリウムアルミニウム亜鉛酸化物（Ｉｎ−Ｇａ−Ａｌ−Ｚｎ酸化物、ＩＧＡＺＯ又はＩＡＧＺＯとも記す。）などを用いることができる。又は、シリコンを含むインジウムスズ酸化物などを用いることができる。
　元素Ｍは、特に、ガリウム、アルミニウム、イットリウム、及びスズから選ばれた一種又は複数種であることが好ましい。特に、元素Ｍは、ガリウムが好ましい。
　ここで、チャネルが形成される半導体層に用いる金属酸化物の組成は、ＯＳトランジスタの電気的特性、及び信頼性に大きく影響する。
　例えば、金属酸化物のインジウムの含有率を高くすることにより、オン電流の大きいトランジスタを実現することができる。
　ＯＳトランジスタのチャネルが形成される半導体層にＩｎ−Ｚｎ酸化物を用いる場合、インジウムの原子数比が亜鉛の原子数比以上である金属酸化物を適用することが好ましい。例えば、金属元素の原子数比が、Ｉｎ：Ｚｎ＝１：１、Ｉｎ：Ｚｎ＝２：１、Ｉｎ：Ｚｎ＝３：１、Ｉｎ：Ｚｎ＝４：１、Ｉｎ：Ｚｎ＝５：１、Ｉｎ：Ｚｎ＝７：１、又はＩｎ：Ｚｎ＝１０：１、又はこれらの近傍の金属酸化物を用いることができる。
　ＯＳトランジスタのチャネルが形成される半導体層にＩｎ−Ｓｎ酸化物を用いる場合、インジウムの原子数比がスズの原子数比以上である金属酸化物を適用することが好ましい。例えば、金属元素の原子数比が、Ｉｎ：Ｓｎ＝１：１、Ｉｎ：Ｓｎ＝２：１、Ｉｎ：Ｓｎ＝３：１、Ｉｎ：Ｓｎ＝４：１、Ｉｎ：Ｓｎ＝５：１、Ｉｎ：Ｓｎ＝７：１、又はＩｎ：Ｓｎ＝１０：１、又はこれらの近傍の金属酸化物を用いることができる。
　ＯＳトランジスタのチャネルが形成される半導体層にＩｎ−Ｓｎ−Ｚｎ酸化物を用いる場合、インジウムの原子数比が、スズの原子数比よりも高い金属酸化物を適用することができる。さらには、亜鉛の原子数比が、スズの原子数比よりも高い金属酸化物を用いることが好ましい。例えば、金属元素の原子数比が、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝３：１：２、Ｉｎ：Ｓｎ：Ｚｎ＝４：２：３、Ｉｎ：Ｓｎ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｓｎ：Ｚｎ＝５：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝５：１：６、Ｉｎ：Ｓｎ：Ｚｎ＝５：１：７、Ｉｎ：Ｓｎ：Ｚｎ＝５：１：８、Ｉｎ：Ｓｎ：Ｚｎ＝６：１：６、Ｉｎ：Ｓｎ：Ｚｎ＝１０：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝１０：１：６、Ｉｎ：Ｓｎ：Ｚｎ＝１０：１：７、Ｉｎ：Ｓｎ：Ｚｎ＝１０：１：８、Ｉｎ：Ｓｎ：Ｚｎ＝５：２：５、Ｉｎ：Ｓｎ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｓｎ：Ｚｎ＝２０：１：１０、Ｉｎ：Ｓｎ：Ｚｎ＝４０：１：１０、又はこれらの近傍の金属酸化物を用いることができる。
　ＯＳトランジスタのチャネルが形成される半導体層にＩｎ−Ａｌ−Ｚｎ酸化物を用いる場合、インジウムの原子数比が、アルミニウムの原子数比よりも高い金属酸化物を適用することができる。さらには、亜鉛の原子数比が、アルミニウムの原子数比よりも高い金属酸化物を用いることが好ましい。例えば、金属元素の原子数比が、Ｉｎ：Ａｌ：Ｚｎ＝２：１：３、Ｉｎ：Ａｌ：Ｚｎ＝３：１：２、Ｉｎ：Ａｌ：Ｚｎ＝４：２：３、Ｉｎ：Ａｌ：Ｚｎ＝４：２：４．１、Ｉｎ：Ａｌ：Ｚｎ＝５：１：３、Ｉｎ：Ａｌ：Ｚｎ＝５：１：６、Ｉｎ：Ａｌ：Ｚｎ＝５：１：７、Ｉｎ：Ａｌ：Ｚｎ＝５：１：８、Ｉｎ：Ａｌ：Ｚｎ＝６：１：６、Ｉｎ：Ａｌ：Ｚｎ＝１０：１：３、Ｉｎ：Ａｌ：Ｚｎ＝１０：１：６、Ｉｎ：Ａｌ：Ｚｎ＝１０：１：７、Ｉｎ：Ａｌ：Ｚｎ＝１０：１：８、Ｉｎ：Ａｌ：Ｚｎ＝５：２：５、Ｉｎ：Ａｌ：Ｚｎ＝１０：１：１０、Ｉｎ：Ａｌ：Ｚｎ＝２０：１：１０、Ｉｎ：Ａｌ：Ｚｎ＝４０：１：１０、又はこれらの近傍の金属酸化物を用いることができる。
　ＯＳトランジスタのチャネルが形成される半導体層にＩｎ−Ｇａ−Ｚｎ酸化物を用いる場合、金属元素の原子数に対するインジウムの原子数比が、ガリウムの原子数比よりも高い金属酸化物を適用することができる。さらには、亜鉛の原子数比が、ガリウムの原子数比よりも高い金属酸化物を用いることが、より好ましい。例えば、半導体層は、金属元素の原子数比が、Ｉｎ：Ｇａ：Ｚｎ＝２：１：３、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６、Ｉｎ：Ｇａ：Ｚｎ＝５：１：７、Ｉｎ：Ｇａ：Ｚｎ＝５：１：８、Ｉｎ：Ｇａ：Ｚｎ＝６：１：６、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：３、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：６、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：７、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：８、Ｉｎ：Ｇａ：Ｚｎ＝５：２：５、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｇａ：Ｚｎ＝２０：１：１０、Ｉｎ：Ｇａ：Ｚｎ＝４０：１：１０、又はこれらの近傍の金属酸化物を用いることができる。
　ＯＳトランジスタのチャネルが形成される半導体層にＩｎ−Ｍ−Ｚｎ酸化物を用いる場合、金属元素の原子数に対するインジウムの原子数比が、元素Ｍの原子数比よりも高い金属酸化物を適用することができる。さらには、亜鉛の原子数比が、元素Ｍの原子数比よりも高い金属酸化物を用いることが、より好ましい。例えば、半導体層は、金属元素の原子数比が、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝１０：１：３、Ｉｎ：Ｍ：Ｚｎ＝１０：１：６、Ｉｎ：Ｍ：Ｚｎ＝１０：１：７、Ｉｎ：Ｍ：Ｚｎ＝１０：１：８、Ｉｎ：Ｍ：Ｚｎ＝５：２：５、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｍ：Ｚｎ＝２０：１：１０、Ｉｎ：Ｍ：Ｚｎ＝４０：１：１０、又はこれらの近傍の金属酸化物を用いることができる。
　なお、元素Ｍとして複数の金属元素を有する場合は、当該金属元素の原子数比の合計を、元素Ｍの原子数比とすることができる。例えば、元素Ｍとしてガリウムとアルミニウムを有するＩｎ−Ｇａ−Ａｌ−Ｚｎ酸化物の場合、ガリウムの原子数比とアルミニウムの原子数比の合計を元素Ｍの原子数比とすることができる。また、インジウム、元素Ｍ、及び亜鉛の原子数比が前述の範囲であることが好ましい。
　金属酸化物に含有される金属元素の原子数に対するインジウムの原子数の割合が、３０原子％以上１００原子％以下、好ましくは３０原子％以上９５原子％以下、より好ましくは３５原子％以上９５原子％以下、より好ましくは３５原子％以上９０原子％以下、より好ましくは４０原子％以上９０原子％以下、より好ましくは４５原子％以上９０原子％以下、より好ましくは５０原子％以上８０原子％以下、より好ましくは６０原子％以上８０原子％以下、より好ましくは７０原子％以上８０原子％以下である金属酸化物を用いることが好ましい。例えば、半導体層にＩｎ−Ｇａ−Ｚｎ酸化物を用いる場合、インジウム、元素Ｍ、及び亜鉛の原子数の合計に対する、インジウムの原子数の割合が前述の範囲であることが好ましい。
　本明細書等において、含有される金属元素の原子数に対するインジウムの原子数の割合を、インジウムの含有率と記す場合がある。他の金属元素においても同様である。
　金属酸化物のインジウムの含有率を高くすることにより、オン電流の大きいトランジスタとすることができる。当該トランジスタを用いることにより、高速動作が可能な回路を作製することができる。さらには回路の占有面積を縮小することが可能となる。例えば、当該トランジスタを大型の表示装置、又は高精細な表示装置に適用する際、配線数が増加した場合においても、各配線における信号遅延を低減することができ、表示ムラを抑制することができる。また、回路の占有面積を縮小できるため、表示装置の額縁を狭くすることができる。
　金属酸化物の組成の分析は、例えば、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）、誘導結合プラズマ質量分析法（ＩＣＰ−ＭＳ：Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ−Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）、又は誘導結合高周波プラズマ発光分光法（ＩＣＰ−ＡＥＳ：Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ−Ａｔｏｍｉｃ　Ｅｍｉｓｓｉｏｎ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いることができる。又は、これらの手法を複数組み合わせて分析を行ってもよい。なお、含有率が低い元素は、分析精度の影響により、実際の含有率と分析によって得られた含有率が異なる場合がある。例えば、元素Ｍの含有率が低い場合、分析によって得られた元素Ｍの含有率が、実際の含有率より低くなる場合がある。
　本明細書等において、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。例えば、原子数比がＩｎ：Ｍ：Ｚｎ＝４：２：３又はその近傍の組成と記載する場合、インジウムの原子数比を４としたとき、Ｍの原子数比が１以上３以下であり、亜鉛の原子数比が２以上４以下である場合を含む。また、原子数比がＩｎ：Ｍ：Ｚｎ＝５：１：６又はその近傍の組成と記載する場合、インジウムの原子数比を５としたときに、Ｍの原子数比が０．１より大きく２以下であり、亜鉛の原子数比が５以上７以下である場合を含む。また、原子数比がＩｎ：Ｍ：Ｚｎ＝１：１：１又はその近傍の組成と記載する場合、インジウムの原子数比を１としたときに、Ｍの原子数比が０．１より大きく２以下であり、亜鉛の原子数比が０．１より大きく２以下である場合を含む。
　金属酸化物の形成は、スパッタリング法、又は原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法を好適に用いることができる。なお、金属酸化物をスパッタリング法で形成する場合、ターゲットの原子数比と、当該金属酸化物の原子数比が異なる場合がある。特に、亜鉛は、ターゲットの原子数比よりも金属酸化物の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０％以上９０％以下程度となる場合がある。
　ここで、トランジスタの信頼性について、説明する。トランジスタの信頼性を評価する指標の１つとして、ゲートに電界を印加した状態で保持する、ＧＢＴ（Ｇａｔｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験がある。その中でも、ソース電位及びドレイン電位に対して、ゲートに正の電位（正バイアス）を与えた状態で、高温下で保持する試験をＰＢＴＳ（Ｐｏｓｉｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｓｔｒｅｓｓ）試験、ゲートに負の電位（負バイアス）を与えた状態で、高温下で保持する試験をＮＢＴＳ（Ｎｅｇａｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｓｔｒｅｓｓ）試験と呼ぶ。また、光を照射した状態で行うＰＢＴＳ試験及びＮＢＴＳ試験をそれぞれ、ＰＢＴＩＳ（Ｐｏｓｉｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｉｌｌｕｍｉｎａｔｉｏｎ　Ｓｔｒｅｓｓ）試験、ＮＢＴＩＳ（Ｎｅｇａｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｉｌｌｕｍｉｎａｔｉｏｎ　Ｓｔｒｅｓｓ）試験と呼ぶ。
　ｎ型のトランジスタにおいては、トランジスタをオン状態（電流を流す状態）とする際にゲートに正の電位が与えられるため、ＰＢＴＳ試験でのしきい値電圧の変動量が、トランジスタの信頼性の指標として着目すべき重要な項目の１つとなる。
　トランジスタのチャネルが形成される半導体層に、ガリウムを含まない、又は、ガリウムの含有率の低い金属酸化物を用いることにより、正バイアス印加に対する信頼性が高いトランジスタとすることができる。つまり、ＰＢＴＳ試験でのしきい値電圧の変動量が小さいトランジスタとすることができる。また、ガリウムを含む金属酸化物を用いる場合は、インジウムの含有率よりも、ガリウムの含有率を低くすることが好ましい。これにより、信頼性の高いトランジスタを実現することができる。
　ＰＢＴＳ試験でのしきい値電圧の変動の１つの要因として、トランジスタのチャネルが形成される半導体層とゲート絶縁層との界面、又は、界面近傍における欠陥準位が挙げられる。欠陥準位密度が大きいほど、ＰＢＴＳ試験での劣化が顕著になる。トランジスタのチャネルが形成される半導体層の、ゲート絶縁層と接する領域におけるガリウムの含有率を低くすることにより、当該欠陥準位の生成を抑制することができる。
　ガリウムを含まない、又は、ガリウムの含有率の低い金属酸化物を、トランジスタのチャネルが形成される半導体層に用いることにより、ＰＢＴＳ試験でのしきい値電圧の変動を抑制することができる理由としては、例えば、以下のようなことが考えられる。金属酸化物に含まれるガリウムは、他の金属元素（例えば、インジウム又は亜鉛）と比較して、酸素を誘引しやすい性質を有する。そのため、ガリウムを多く含む金属酸化物と、ゲート絶縁層との界面において、ガリウムがゲート絶縁層中の余剰酸素と結合することにより、キャリア（ここでは電子）トラップサイトを生じさせやすくなると推察される。そのため、ゲートに正の電位を与えた際に、トランジスタのチャネルが形成される半導体層と、ゲート絶縁層との界面にキャリアがトラップされることにより、しきい値電圧が変動することが考えられる。
　より具体的には、トランジスタのチャネルが形成される半導体層にＩｎ−Ｇａ−Ｚｎ酸化物を用いる場合、インジウムの原子数比がガリウムの原子数比よりも高い金属酸化物を用いることが好ましい。また、亜鉛の原子数比がガリウムの原子数比よりも高い金属酸化物を用いることが、より好ましい。言い換えると、金属元素の原子数比が、Ｉｎ＞Ｇａ、かつＺｎ＞Ｇａを満たす金属酸化物を、トランジスタのチャネルが形成される半導体層に適用することが好ましい。
　例えば、ＯＳトランジスタのチャネルが形成される半導体層に、金属元素の原子数比が、Ｉｎ：Ｇａ：Ｚｎ＝２：１：３、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６、Ｉｎ：Ｇａ：Ｚｎ＝５：１：７、Ｉｎ：Ｇａ：Ｚｎ＝５：１：８、Ｉｎ：Ｇａ：Ｚｎ＝６：１：６、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：３、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：６、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：７、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：８、Ｉｎ：Ｇａ：Ｚｎ＝５：２：５、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｇａ：Ｚｎ＝２０：１：１０、Ｉｎ：Ｇａ：Ｚｎ＝４０：１：１０、又はこれらの近傍の金属酸化物を用いることができる。
　ＯＳトランジスタのチャネルが形成される半導体層は、含有される金属元素の原子数に対するガリウムの原子数の割合が、０原子％より高く５０原子％以下、好ましくは０．１原子％以上４０原子％以下、より好ましくは０．１原子％以上３５原子％以下、より好ましくは０．１原子％以上３０原子％以下、より好ましくは０．１原子％以上２５原子％以下、より好ましくは０．１原子％以上２０原子％以下、より好ましくは０．１原子％以上１５原子％以下、より好ましくは０．１原子％以上１０原子％以下である金属酸化物を用いることが好ましい。当該半導体層中のガリウムの含有率を低くすることにより、ＰＢＴＳ試験に対する耐性の高いトランジスタとすることができる。なお、金属酸化物にガリウムを含有させることにより、金属酸化物に酸素欠損（ＶＯ）が生じにくくなるといった効果を奏する。
　ＯＳトランジスタのチャネルが形成される半導体層に、ガリウムを含まない金属酸化物を適用してもよい。例えば、Ｉｎ−Ｚｎ酸化物を当該半導体層に適用することができる。このとき、金属酸化物に含まれる金属元素の原子数に対するインジウムの原子数比を高くすることにより、トランジスタの電界効果移動度を高めることができる。一方、金属酸化物に含まれる金属元素の原子数に対する亜鉛の原子数比を高くすることにより、結晶性の高い金属酸化物となるため、トランジスタの電気特性の変動が抑制され、信頼性を高めることができる。また、当該半導体層には、酸化インジウムなどの、ガリウム及び亜鉛を含まない金属酸化物を適用してもよい。ガリウムを含まない金属酸化物を用いることにより、特に、ＰＢＴＳ試験におけるしきい値電圧の変動を極めて小さなものとすることができる。
　例えば、ＯＳトランジスタのチャネルが形成される半導体層に、インジウムと亜鉛を含む酸化物を用いることができる。このとき、金属元素の原子数比が、例えばＩｎ：Ｚｎ＝２：３、Ｉｎ：Ｚｎ＝４：１、又はこれらの近傍である金属酸化物を用いることができる。
　なお、代表的にガリウムを挙げて説明したが、ガリウムに代えて元素Ｍを用いた場合にも適用することができる。ＯＳトランジスタのチャネルが形成される半導体層には、インジウムの原子数比が元素Ｍの原子数比よりも高い金属酸化物を適用することが好ましい。また、亜鉛の原子数比が元素Ｍの原子数比よりも高い金属酸化物を適用することが好ましい。
　ＯＳトランジスタのチャネルが形成される半導体層に、元素Ｍの含有率が低い金属酸化物を適用することにより、正バイアス印加に対する信頼性が高いトランジスタを実現することができる。当該トランジスタを、正バイアス印加に対する高い信頼性が求められるトランジスタに適用することにより、高い信頼性を有する半導体装置を実現することができる。
　続いて、光に対するトランジスタの信頼性について、説明する。
　トランジスタに光が入射することにより、トランジスタの電気特性が変動してしまう場合がある。特に、光が入射し得る領域に適用されるトランジスタは、光照射下での電気特性の変動が小さく、光に対する信頼性が高いことが好ましい。光に対する信頼性は、例えば、ＮＢＴＩＳ試験でのしきい値電圧の変動量により評価することができる。
　トランジスタのチャネルが形成される半導体層に用いる金属酸化物の元素Ｍの含有率を高くすることにより、光に対する信頼性の高いトランジスタを実現することができる。つまり、ＮＢＴＩＳ試験でのしきい値電圧の変動量が小さいトランジスタを実現することができる。具体的には、元素Ｍの原子数比がインジウムの原子数比以上である金属酸化物は、バンドギャップがより大きくなり、トランジスタのＮＢＴＩＳ試験でのしきい値電圧の変動量を小さくすることができる。トランジスタのチャネルが形成される半導体層が有する金属酸化物のバンドギャップは、２．０ｅＶ以上が好ましく、さらには２．５ｅＶ以上が好ましく、さらには３．０ｅＶ以上が好ましく、さらには３．２ｅＶ以上が好ましく、さらには３．３ｅＶ以上が好ましく、さらには３．４ｅＶ以上が好ましく、さらには３．５ｅＶ以上が好ましい。
　例えば、トランジスタのチャネルが形成される半導体層に、金属元素の原子数比が、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：３、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、又はこれらの近傍の金属酸化物を用いることができる。
　特に、トランジスタのチャネルが形成される半導体層として、含有される金属元素の原子数に対する元素Ｍの原子数の割合が、２０原子％以上７０原子％以下、好ましくは３０原子％以上７０原子％以下、より好ましくは３０原子％以上６０原子％以下、より好ましくは４０原子％以上６０原子％以下、より好ましくは５０原子％以上６０原子％以下である金属酸化物を好適に用いることができる。
　トランジスタのチャネルが形成される半導体層にＩｎ−Ｇａ−Ｚｎ酸化物を用いた場合、金属元素の原子数に対するインジウムの原子数比が、ガリウムの原子数比以下の金属酸化物を適用することができる。例えば、金属元素の原子数比が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：３、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４、又はこれらの近傍の金属酸化物を用いることができる。
　トランジスタのチャネルが形成される半導体層として、特に、含有される金属元素の原子数に対するガリウムの原子数の割合が、２０原子％以上６０原子％以下、好ましくは３０原子％以上６０原子％以下、より好ましくは４０原子％以上６０原子％以下、より好ましくは５０原子％以上６０原子％以下である金属酸化物を好適に用いることができる。
　トランジスタのチャネルが形成される半導体層に元素Ｍの含有率が高い金属酸化物を適用することにより、光に対する信頼性が高いトランジスタを実現することができる。当該トランジスタを、光に対する高い信頼性が求められるトランジスタに適用することにより、高い信頼性を有する半導体装置を実現することができる。
　前述したように、トランジスタのチャネルが形成される半導体層に適用する金属酸化物の組成により、トランジスタの電気特性、及び信頼性が異なる。したがって、トランジスタに求められる電気特性、及び信頼性に応じて金属酸化物の組成を異ならせることにより、優れた電気特性と、高い信頼性と、を両立した表示装置を実現することができる。
　トランジスタのチャネルが形成される半導体層は、２以上の金属酸化物層を有する積層構造としてもよい。当該半導体層が有する２以上の金属酸化物層は、組成が互いに同じ、又は概略同じであってもよい。組成が同じ金属酸化物層の積層構造とすることで、例えば、同じスパッタリングターゲットを用いて形成することができるため、製造コストを削減することができる。
　トランジスタのチャネルが形成される半導体層が有する２以上の金属酸化物層は、組成が互いに異なってもよい。例えば、Ｉｎ：Ｍ：Ｚｎ＝１：３：４［原子数比］若しくはその近傍の組成の第１の金属酸化物層と、当該第１の金属酸化物層上に設けられるＩｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］若しくはその近傍の組成の第２の金属酸化物層と、の積層構造を好適に用いることができる。また、元素Ｍとして、ガリウム又はアルミニウムを用いることが特に好ましい。例えば、インジウム酸化物、インジウムガリウム酸化物、及びＩＧＺＯの中から選ばれるいずれか一と、ＩＡＺＯ、ＩＡＧＺＯ、及びＩＴＺＯ（登録商標）の中から選ばれるいずれか一と、の積層構造などを用いてもよい。
　トランジスタのチャネルが形成される半導体層は、結晶性を有する金属酸化物層を用いることが好ましい。例えば、ＣＡＡＣ（Ｃ−Ａｘｉｓ　Ａｌｉｇｎｅｄ　Ｃｒｙｓｔａｌ）構造、多結晶構造、微結晶（ｎｃ：ｎａｎｏ−ｃｒｙｓｔａｌ）構造等を有する金属酸化物層を用いることができる。結晶性を有する金属酸化物層を当該半導体層に用いることにより、半導体層中の欠陥準位密度を低減でき、信頼性の高い表示装置を実現することができる。
　トランジスタのチャネルが形成される半導体層に用いる金属酸化物層の結晶性が高いほど、当該半導体層中の欠陥準位密度を低減することができる。一方、結晶性の低い金属酸化物層を用いることで、大きな電流を流すことができるトランジスタを実現することができる。
　金属酸化物層をスパッタリング法により形成する場合、形成時の基板温度（ステージ温度）が高いほど、結晶性の高い金属酸化物層を形成することができる。また、形成時に用いる成膜ガス全体に対する酸素ガスの流量の割合（以下、酸素流量比ともいう。）が高いほど、結晶性の高い金属酸化物層を形成することができる。
　ＯＳトランジスタのチャネルが形成される半導体層は、結晶性が異なる２以上の金属酸化物層の積層構造であってもよい。例えば、第１の金属酸化物層と、当該第１の金属酸化物層上に設けられる第２の金属酸化物層と、の積層構造とし、第２の金属酸化物層は、第１の金属酸化物層より結晶性が高い領域を有する構成とすることができる。又は、第２の金属酸化物層は、第１の金属酸化物層より結晶性が低い領域を有する構成とすることができる。当該半導体層が有する２以上の金属酸化物層は、組成が互いに同じ、又は概略同じであってもよい。組成が同じ金属酸化物層の積層構造とすることで、例えば、同じスパッタリングターゲットを用いて形成することができるため、製造コストを削減することができる。例えば、同じスパッタリングターゲットを用いて、酸素流量比を異ならせることにより、結晶性が異なる２以上の金属酸化物層の積層構造を形成することができる。なお、当該半導体層が有する２以上の金属酸化物層は、組成が互いに異なってもよい。
　以下では、上記構成例の変形例について説明する。なお、上記と重複する部分については、これを参照し、説明を省略する場合がある。
＜変形例１＞
　図２Ａ及び図２Ｂに示す半導体装置１０Ａは、トランジスタＭ２が、トランジスタＭ１の上に重なるように設けられている点が、図１Ａ及び図１Ｂで示した半導体装置１０とは異なる。
　図２Ｂに示すように、半導体装置１０Ａでは、トランジスタＭ１のゲート電極として機能する導電層１１２ａの上面に、トランジスタＭ２のチャネルが形成される半導体層として機能する半導体層１０８の下面が接する構造を有している。
　半導体装置１０Ａでは、導電層１１２ａが、トランジスタＭ１のゲート電極として機能するとともに、トランジスタＭ２のソース電極又はドレイン電極の一方としても機能する。すなわち、半導体装置１０Ａでは、トランジスタＭ１のゲート電極と、トランジスタＭ２のソース電極又はドレイン電極の一方と、が電気的に接続した構成となっている。
　また、図２Ａに示すように、半導体装置１０Ａでは、トランジスタＭ１のチャネルが形成される半導体層として機能する半導体層１０９と、トランジスタＭ２のチャネルが形成される半導体層として機能する半導体層１０８と、が重なる構成を有している。
　当該構成とすることで、高密度にトランジスタを配置した半導体装置を実現することができる。また、基板面内における半導体装置１０Ａが占有する面積を、図１Ａ及び図１Ｂで示した半導体装置１０が占有する面積よりも小さくすることができる。そのため、集積度の高い半導体装置を実現することができる。
＜変形例２＞
　図３Ａ及び図３Ｂに示す半導体装置１０Ｂは、トランジスタＭ１のゲート電極の構成と、トランジスタＭ１のソース電極又はドレイン電極の一方の構成と、トランジスタＭ２のゲート電極の構成と、が図１Ａ及び図１Ｂで示した半導体装置１０とは異なる。
　図３Ｂに示すように、半導体装置１０Ｂでは、トランジスタＭ２のゲート電極として機能する導電層１０４の一方の端部が、トランジスタＭ１の側に延伸し、トランジスタＭ１のチャネルが形成される半導体層として機能する半導体層１０９の一方の側端部を覆う構成を有している。また、トランジスタＭ２のゲート絶縁層として機能する絶縁層１０６が、トランジスタＭ１の側に延伸し、トランジスタＭ１のチャネルが形成される半導体層として機能する半導体層１０９、及び、トランジスタＭ１のゲート電極又はドレイン電極の他方として機能する導電層１１６ｂの下に位置する構成を有している。
　半導体装置１０Ｂでは、導電層１０３が、トランジスタＭ１のゲート電極として機能する。また、導電層１０４が、トランジスタＭ１のソース電極又はドレイン電極の一方としても機能するとともに、トランジスタＭ２のゲート電極としても機能する。すなわち、半導体装置１０Ｂでは、トランジスタＭ１のソース電極又はドレイン電極の一方と、トランジスタＭ２のゲート電極と、が電気的に接続した構成となっている。半導体装置１０ＢにおけるトランジスタＭ１が、半導体装置１０のトランジスタＭ２に相当し、半導体装置１０ＢにおけるトランジスタＭ２が、半導体装置１０のトランジスタＭ１に相当しているともいえる。当該構成とすることで、半導体装置１０で得られる効果と同様の効果を得ることができる。
＜変形例３＞
　図４Ａ及び図４Ｂに示す半導体装置１０Ｃは、トランジスタＭ１のゲート電極の構成と、トランジスタＭ１のソース電極又はドレイン電極の一方の構成と、トランジスタＭ２のソース電極又はドレイン電極の他方の構成と、トランジスタＭ２のゲート絶縁層の構成と、が図１Ａ及び図１Ｂで示した半導体装置１０とは異なる。
　図４Ｂに示すように、半導体装置１０Ｃでは、トランジスタＭ１のソース電極又はドレイン電極の一方として機能する導電層１１２ｂが、トランジスタＭ２の側に延伸し、トランジスタＭ２のチャネルが形成される半導体層として機能する半導体層１０８の下面に接している。また、トランジスタＭ２のゲート絶縁層として機能する絶縁層１０６が、トランジスタＭ１側に延伸し、導電層１１２ｂと、トランジスタＭ１のチャネルが形成される半導体層として機能する半導体層１０９と、トランジスタＭ１のソース電極又はドレイン電極の他方として機能する導電層１１２ｃと、をそれぞれ覆う構成を有している。
　半導体装置１０Ｃでは、導電層１０３が、トランジスタＭ１のゲート電極として機能する。また、導電層１１２ｂが、トランジスタＭ１のソース電極又はドレイン電極の一方として機能するとともに、トランジスタＭ２のソース電極又はドレイン電極の他方としても機能する。すなわち、半導体装置１０Ｃでは、トランジスタＭ１のソース電極又はドレイン電極の一方と、トランジスタＭ２のソース電極又はドレイン電極の他方と、が電気的に接続した構成となっている。導電層１１２ｃは、トランジスタＭ１のソース電極又はドレイン電極の他方として機能する。また、絶縁層１０６が、トランジスタＭ１のゲート絶縁層として機能するとともに、トランジスタＭ２のゲート絶縁層としても機能する。当該構成とすることで、半導体装置１０で得られる効果と同様の効果を得ることができる。また、半導体装置１０が有する絶縁層１０７を有さない分、工程数を削減することもできる。
＜変形例４＞
　図５Ａ及び図５Ｂに示す半導体装置１０Ｄは、トランジスタＭ１のゲート電極の構成と、トランジスタＭ１のソース電極又はドレイン電極の一方の構成と、トランジスタＭ２のソース電極又はドレイン電極の他方の構成と、が図１Ａ及び図１Ｂで示した半導体装置１０とは異なる。
　半導体装置１０Ｄでは、導電層１０３が、トランジスタＭ１のゲート電極として機能する。また、導電層１１２ａが、トランジスタＭ１のソース電極又はドレイン電極の一方として機能するとともに、トランジスタＭ２のソース電極又はドレイン電極の一方としても機能する。導電層１１２ｄは、トランジスタＭ１のソース電極又はドレイン電極の他方として機能する。導電層１１２ｂは、トランジスタＭ２のソース電極又はドレイン電極の他方として機能する。導電層１１２ｂは、絶縁層１１０を介して、トランジスタＭ１上を延伸して設けられている。すなわち、半導体装置１０Ｄでは、トランジスタＭ１のソース電極又はドレイン電極の一方と、トランジスタＭ２のソース電極又はドレイン電極の一方と、が電気的に接続した構成となっている。当該構成とすることで、半導体装置１０で得られる効果と同様の効果を得ることができる。
＜変形例５＞
　図６Ａ及び図６Ｂに示す半導体装置１０Ｅは、トランジスタＭ１のゲート電極の構成と、トランジスタＭ１のゲート絶縁層の構成と、トランジスタＭ１のソース電極又はドレイン電極の一方の構成と、トランジスタＭ２のソース電極又はドレイン電極の一方の構成と、トランジスタＭ２のソース電極又はドレイン電極の他方の構成と、が図１Ａ及び図１Ｂで示した半導体装置１０とは異なる。
　半導体装置１０Ｅでは、導電層１１２ｅが、トランジスタＭ１のゲート電極として機能する。また、絶縁層１０７及び絶縁層１１０が、トランジスタＭ１のゲート絶縁層として機能する。また、導電層１１２ａが、トランジスタＭ１のソース電極又はドレイン電極の一方として機能するとともに、トランジスタＭ２のソース電極又はドレイン電極の一方としても機能する。導電層１１２ｄが、トランジスタＭ１のソース電極又はドレイン電極の他方として機能する。導電層１１２ｂが、トランジスタＭ２のソース電極又はドレイン電極の他方として機能する。すなわち、半導体装置１０Ｅでは、トランジスタＭ１のゲート絶縁層の膜厚が、半導体装置１０が有するトランジスタＭ１のゲート絶縁層の膜厚よりも厚い。また、トランジスタＭ１のソース電極又はドレイン電極の一方と、トランジスタＭ２のソース電極又はドレイン電極の一方と、が電気的に接続した構成となっている。当該構成とすることで、半導体装置１０で得られる効果と同様の効果を得ることができる。
＜変形例６＞
　図７Ａに示す半導体装置１０Ｆは、トランジスタＭ２のソース電極又はドレイン電極の他方（導電層１１２ｂ）が、トランジスタＭ２のチャネルが形成される半導体層（半導体層１０８）の上面と接している点、及び、当該半導体層の下面と、トランジスタＭ１のゲート絶縁層（絶縁層１０７）の上面と、が接している点が、図１Ａ及び図１Ｂで示した半導体装置１０と異なる。その他の構成については、半導体装置１０と同様である。当該構成とすることで、半導体装置１０で得られる効果と同様の効果を得ることができる。
＜変形例７＞
　図７Ｂに示す半導体装置１０Ｇは、トランジスタＭ２のソース電極又はドレイン電極の他方（導電層１１２ｂ）が、トランジスタＭ２のチャネルが形成される半導体層（半導体層１０８）の上面と接している点が、図２Ａ及び図２Ｂで示した半導体装置１０Ａと異なる。その他の構成については、半導体装置１０Ａと同様である。当該構成とすることで、半導体装置１０Ａで得られる効果と同様の効果を得ることができる。
＜変形例８＞
　図７Ｃに示す半導体装置１０Ｈは、トランジスタＭ２のソース電極又はドレイン電極の他方（導電層１１２ｂ）が、トランジスタＭ２のチャネルが形成される半導体層（半導体層１０８）の上面と接している点が、図３Ａ及び図３Ｂで示した半導体装置１０Ｂと異なる。その他の構成については、半導体装置１０Ｂと同様である。当該構成とすることで、半導体装置１０Ｂで得られる効果と同様の効果を得ることができる。
＜変形例９＞
　図８Ａに示す半導体装置１０Ｉは、トランジスタＭ２のソース電極又はドレイン電極の他方（導電層１１２ｂ）が、トランジスタＭ２のチャネルが形成される半導体層（半導体層１０８）の上面と接している点が、図４Ａ及び図４Ｂで示した半導体装置１０Ｃと異なる。その他の構成については、半導体装置１０Ｃと同様である。当該構成とすることで、半導体装置１０Ｃで得られる効果と同様の効果を得ることができる。
＜変形例１０＞
　図８Ｂに示す半導体装置１０Ｊは、トランジスタＭ２のソース電極又はドレイン電極の他方（導電層１１２ｂ）が、トランジスタＭ２のチャネルが形成される半導体層（半導体層１０８）の上面と接している点が、図５Ａ及び図５Ｂで示した半導体装置１０Ｄと異なる。その他の構成については、半導体装置１０Ｄと同様である。当該構成とすることで、半導体装置１０Ｄで得られる効果と同様の効果を得ることができる。
＜変形例１１＞
　図８Ｃに示す半導体装置１０Ｋは、トランジスタＭ２のソース電極又はドレイン電極の他方（導電層１１２ｂ）が、トランジスタＭ２のチャネルが形成される半導体層（半導体層１０８）の上面と接している点が、図６Ａ及び図６Ｂで示した半導体装置１０Ｅと異なる。その他の構成については、半導体装置１０Ｅと同様である。当該構成とすることで、半導体装置１０Ｅで得られる効果と同様の効果を得ることができる。
＜作製方法例＞
　次に、半導体装置１０の作製方法の一例を説明する。まず、各層の構成材料、及び各層の形成方法について説明する。
［各層の形成方法］
　絶縁層、半導体層、電極又は配線を形成するための導電層などは、スパッタリング法、ＣＶＤ法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ法などを用いて形成することができる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＣＶＤ）法又は熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　ＣＶＤ）法を用いてもよい。
　また、半導体装置を構成する絶縁層、半導体層、及び導電層などは、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成してもよい。
　ＰＥＣＶＤ法は、比較的低温で高品質の膜が得られる。ＭＯＣＶＤ法、ＡＬＤ法、又は熱ＣＶＤ法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくい。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない成膜方法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
　ＣＶＤ法及びＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
　ＣＶＤ法及びＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法及びＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法及びＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送及び圧力調整にかかる時間が不要になる分、成膜工程全体にかかる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
　半導体装置を構成する層（薄膜）を加工する際には、フォトリソグラフィ法等を用いて加工することができる。又は、遮蔽マスクを用いた成膜方法により、島状の層を形成してもよい。又は、ナノインプリント法、サンドブラスト法、リフトオフ法などにより層を加工してもよい。フォトリソグラフィ法としては、加工したい層（薄膜）上にレジストマスクを形成して、レジストマスクをマスクとして用いて、当該層（薄膜）の一部を選択的に除去し、その後レジストマスクを除去する方法と、感光性を有する層を成膜した後に、露光、現像を行って、当該層を所望の形状に加工する方法と、がある。
　フォトリソグラフィ法において光を用いる場合、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、又はこれらを混合させた光を用いることができる。その他、紫外光、ＫｒＦレーザー光、又はＡｒＦレーザー光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外（ＥＵＶ：Ｅｘｔｒｅｍｅ　Ｕｌｔｒａ−Ｖｉｏｌｅｔ）光又はＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線又は電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
　層（薄膜）の除去（エッチング）には、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。また、これらのエッチング方法を組み合わせて用いてもよい。
　以下では、半導体装置１０の作製方法の一例について説明する。
　まず、基板１０２上に導電層１１２ａを形成し、導電層１１２ａ上に絶縁層１１０を形成する（図９Ａ参照）。
　基板１０２として、例えば、絶縁表面を有する絶縁体基板を用いる。絶縁体基板として、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板等）、樹脂基板等がある。
　また、必要に応じて、基板１０２として、半導体基板又は導電体基板を用いてもよい。半導体基板として、例えば、シリコン、ゲルマニウム等の半導体基板、又は炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板等がある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板等がある。導電体基板として、黒鉛基板、金属基板、合金基板、導電性樹脂基板等がある。又は、金属の窒化物を有する基板、金属の酸化物を有する基板等がある。さらには、絶縁体基板に導電体又は半導体が設けられた基板、半導体基板に導電体又は絶縁体が設けられた基板、導電体基板に半導体又は絶縁体が設けられた基板等がある。又は、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子として、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子等がある。
　導電層１１２ａとなる導電膜は、例えば、上述した材料を用いて、スパッタリング法により形成することができる。さらに、当該導電膜上にフォトリソグラフィ工程によりレジストマスクを形成（図示しない。）した後、当該導電膜を加工することにより、後のトランジスタＭ２のソース電極又はドレイン電極の一方となる導電層１１２ａを形成する。当該導電膜の加工には、ウェットエッチング法及びドライエッチング法の一方又は双方を用いればよい。
　なお、トランジスタＭ２のソース電極又はドレイン電極の一方としての機能を有する導電層１１２ａに、配線としての機能も持たせる場合、当該配線は電気抵抗が低い材料で形成されていることが好ましい。したがって、導電層１１２ａを、電気抵抗の低い材料で形成することが好ましい。又は、導電層１１２ａよりも電気抵抗の低い材料で形成した導電層を、導電層１１２ａの上又は下に積層して設けることが好ましい。
　例えば、導電層１１２ａに導電性酸化物材料を用い、導電層１１２ａと積層する導電層には、上述した導電層１０４等に用いることのできる金属、合金、又はこれらの窒化物を用いることが好ましい。導電層１１２ａよりも電気抵抗の低い導電層を導電層１１２ａに接して設けることにより、導電層１１２ａを配線として用いる場合に、その配線抵抗を低減することが可能となる。
　絶縁層１１０は、例えば、上述した材料を用いて、ＰＥＣＶＤ法により形成することができる。絶縁層１１０は、２層以上の積層構造であってもよい。この場合、それぞれの層の表面を、大気に曝すことなく、真空中で連続して形成することが好ましい。これにより、それぞれの層の表面に、大気由来の不純物が付着するのを抑制することができる。当該不純物としては、例えば、水、及び、有機物が挙げられる。
　絶縁層１１０の形成時の基板温度は、１８０℃以上４５０℃以下が好ましく、さらには２００℃以上４５０℃以下が好ましく、さらには２５０℃以上４５０℃以下が好ましく、さらには３００℃以上４５０℃以下が好ましく、さらには３００℃以上４００℃以下が好ましく、さらには３５０℃以上４００℃以下が好ましい。絶縁層１１０の形成時の基板温度を前述の範囲とすることで、自身からの不純物（例えば、水及び水素）の放出を少なくすることができ、不純物が、後に形成する半導体層１０９に拡散するのを抑制することができる。これにより、良好な電気特性を示し、かつ信頼性の高い半導体装置を実現することができる。
　なお、絶縁層１１０は、半導体層１０９より先に形成されるため、絶縁層１１０の形成時に加わる熱によって、半導体層１０９から酸素が脱離することを懸念する必要はない。
　絶縁層１１０を形成した後に、加熱処理を行ってもよい。当該加熱処理を行うことで、絶縁層１１０の表面及び膜中から、水及び水素を脱離させることができる。
　加熱処理の温度は、１５０℃以上基板の歪み点未満が好ましく、さらには２００℃以上４５０℃以下が好ましく、さらには２５０℃以上４５０℃以下が好ましく、さらには３００℃以上４５０℃以下が好ましく、さらには３００℃以上４００℃以下が好ましく、さらには３５０℃以上４００℃以下が好ましい。加熱処理は、希ガス、窒素又は酸素の一以上を含む雰囲気で行うことができる。窒素を含む雰囲気、又は酸素を含む雰囲気として、乾燥空気（ＣＤＡ：Ｃｌｅａｎ　Ｄｒｙ　Ａｉｒ）を用いてもよい。なお、当該雰囲気は、水素、水などの含有量が極力少ないことが好ましい。当該雰囲気として、露点が−６０℃以下、好ましくは−１００℃以下の高純度ガスを用いることが好ましい。水素、水などの含有量が極力少ない雰囲気を用いることで、絶縁層１１０に水素、水などが取り込まれることを可能な限り防ぐことができる。加熱処理は、オーブン、急速加熱（ＲＴＡ：Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ）装置等を用いることができる。ＲＴＡ装置を用いることで、加熱処理時間を短縮することができる。
　次に、絶縁層１１０に対して、酸素１６０を供給する処理を行う（図９Ｂ参照）。酸素１６０としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等が挙げられる。酸素１６０の供給方法としては、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、又はプラズマ処理を用いることができる。
　プラズマ処理としては、酸素ガスを高周波電力によってプラズマ化させる装置（プラズマエッチング装置又はプラズマアッシング装置ともいう。）を好適に用いることができる。例えば、酸素を含む雰囲気におけるプラズマ処理を行ってもよい。又は、一酸化二窒素（Ｎ２Ｏ）などの酸化性気体を含む雰囲気におけるプラズマ処理により、絶縁層１１０に酸素を供給してもよい。一酸化二窒素ガスを含むプラズマ処理を行うと、絶縁層１１０の表面の有機物を好適に除去しつつ、酸素を供給することができる。
　次に、絶縁層１１０上に、後に半導体層１０９となる金属酸化物膜１０９ｆを形成する（図９Ｃ参照）。金属酸化物膜１０９ｆは、金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。
　金属酸化物膜１０９ｆは、可能な限り欠陥の少ない緻密な膜とすることが好ましい。また、金属酸化物膜１０９ｆは、可能な限り水素元素を含む不純物が低減され、高純度な膜であることが好ましい。特に、金属酸化物膜１０９ｆとして、結晶性を有する金属酸化物膜を用いることが好ましい。
　金属酸化物膜１０９ｆを形成する際に、酸素ガスを用いることが好ましい。金属酸化物膜１０９ｆの形成時に酸素ガスを用いることで、絶縁層１１０中に好適に酸素を供給することができる。
　絶縁層１１０に酸素を供給することにより、後の工程で半導体層１０９に酸素が供給され、半導体層１０９中の酸素欠損（ＶＯ）、及び、酸素欠損に水素が入った欠陥（以下、ＶＯＨと呼ぶ場合がある。）を低減することができる。
　金属酸化物膜１０９ｆを成膜する際に、酸素ガスと、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）とを混合させてもよい。金属酸化物膜１０９ｆを成膜する際の成膜ガス全体に占める酸素ガスの割合（酸素流量比）が高いほど、金属酸化物膜１０９ｆの結晶性を高めることができるため、信頼性の高いトランジスタＭ１を実現することができる。一方、酸素流量比が低いほど、金属酸化物膜１０９ｆの結晶性が低くなり、オン電流の大きいトランジスタＭ１を実現することができる。
　金属酸化物膜１０９ｆを形成する際の基板温度が高いほど、結晶性が高く、緻密な金属酸化物膜１０９ｆとすることができる。一方、基板温度が低いほど、結晶性が低く、電気伝導性の高い金属酸化物膜１０９ｆとすることができる。
　金属酸化物膜１０９ｆの形成時の基板温度は、室温以上２５０℃以下、好ましくは室温以上２００℃以下、より好ましくは室温以上１４０℃以下とすればよい。例えば、基板温度を、室温以上１４０℃以下とすると、生産性が高くなり好ましい。また、基板温度を室温とする、又は基板を加熱しない状態で、金属酸化物膜１０９ｆを成膜することにより、結晶性を低くすることができる。
　半導体層１０９を積層構造とする場合には、先に形成する金属酸化物膜を成膜した後に、その表面を大気に曝すことなく、連続して、次の金属酸化物膜を成膜することが好ましい。
　金属酸化物膜１０９ｆの形成後に、加熱処理を行ってもよい。当該加熱処理を行うことで、金属酸化物膜１０９ｆの表面及び膜中から、水及び水素を脱離させることができる。また、当該加熱処理により、絶縁層１１０から金属酸化物膜１０９ｆに酸素を供給することができる。さらに、当該加熱処理により、金属酸化物膜１０９ｆの膜質が向上する（例えば、欠陥の低減、結晶性の向上など）場合がある。なお、加熱処理の条件については、前述の絶縁層１１０の形成後に用いることのできる加熱処理の条件を適用することができる。
　なお、当該加熱処理は不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理（例えば、成膜工程など）などで、当該加熱処理と兼ねることができる場合もある。
　次に、金属酸化物膜１０９ｆを島状に加工し、半導体層１０９を形成する（図１０Ａ参照）。
　半導体層１０９の形成には、ウェットエッチング法及びドライエッチング法の一方又は双方を用いることができる。半導体層１０９の形成には、例えば、ウェットエッチング法を好適に用いることができる。このとき、半導体層１０９と重ならない領域の絶縁層１１０の一部がエッチングされ、膜厚が薄くなる場合がある。なお、金属酸化物膜１０９ｆのエッチングにおいて、絶縁層１１０に選択比の高い材料を用いることで、絶縁層１１０の膜厚が薄くなることを抑制することができる。
　次に、半導体層１０９及び絶縁層１１０上に、後に導電層１１６ａ及び導電層１１６ｂとなる導電膜１１６ｆを形成する（図１０Ｂ参照）。導電膜１１６ｆは、例えば、上述した材料を用いて、スパッタリング法により形成することができる。
　次に、導電膜１１６ｆ上にフォトリソグラフィ工程によりレジストマスクを形成（図示しない。）した後、当該導電膜を加工することにより、半導体層１０９の上面の一部及び側面を覆う導電層１１６ａと、導電層１１６ｂと、をそれぞれ形成する（図１０Ｃ参照）。導電層１１６ａ及び導電層１１６ｂは、後にトランジスタＭ１のソース電極及びドレイン電極となる導電層である。導電層１１６ａ及び導電層１１６ｂの形成には、ウェットエッチング法及びドライエッチング法の一方又は双方を用いることができる。導電層１１６ａ及び導電層１１６ｂの形成には、例えば、ウェットエッチング法を好適に用いることができる。
　なお、導電層１１６ａ及び導電層１１６ｂの形成の際に、導電層１１６ａ及び導電層１１６ｂと重なる領域の半導体層１０９の膜厚より、導電層１１６ａ及び導電層１１６ｂと重ならない領域の半導体層１０９の膜厚が薄くなる場合がある。また、導電層１１６ａ及び導電層１１６ｂと重なる領域の絶縁層１１０の膜厚より、導電層１１６ａ及び導電層１１６ｂと重ならない領域の絶縁層１１０の膜厚が薄くなる場合がある。
　導電層１１６ａ及び導電層１１６ｂを形成した後に、洗浄処理を行ってもよい。当該洗浄処理として、洗浄液などを用いたウェット洗浄、又はプラズマを用いたプラズマ処理による洗浄を用いることができる。前述の洗浄を適宜組み合わせて行ってもよい。
　導電層１１６ａ及び導電層１１６ｂの形成の際、半導体層１０９の表面がダメージを受ける場合がある。ダメージを受けた半導体層１０９には、ＶＯが形成され、さらにＶＯＨが形成されてしまう場合がある。導電層１１６ａ及び導電層１１６ｂの形成後に洗浄処理を行うことで、当該ダメージを受けた層を除去することができる。また、洗浄処理を行うことで、導電層１１６ａ及び導電層１１６ｂの形成の際に半導体層１０９の表面に付着した不純物（例えば、金属、及び有機物）を除去することができる。
　ウェット洗浄には、例えば、リン酸、シュウ酸、及び塩酸のいずれか一以上を含む洗浄液を用いることができる。ウェット洗浄には、リン酸を含む洗浄液を好適に用いることができる。洗浄液の濃度は、半導体層１０９に対するエッチング速度を考慮して決定することが好ましい。例えば、リン酸を含む洗浄液を用いる場合、リン酸濃度は０．０１ｗｅｉｇｈｔ％以上５ｗｅｉｇｈｔ％以下が好ましく、さらには０．０２ｗｅｉｇｈｔ％以上４ｗｅｉｇｈｔ％以下が好ましく、さらには０．０５ｗｅｉｇｈｔ％以上３ｗｅｉｇｈｔ％以下が好ましく、さらには０．１ｗｅｉｇｈｔ％以上２ｗｅｉｇｈｔ％以下が好ましく、さらには０．１５ｗｅｉｇｈｔ％以上１ｗｅｉｇｈｔ％以下が好ましい。前述の濃度の範囲とすることで、半導体層１０９が消失することを抑制することができ、かつ半導体層１０９のダメージを受けた層、及び半導体層１０９に付着した不純物（例えば、金属、及び有機物）を効率よく除去することができる。
　プラズマ処理には、例えば、酸素、オゾン、窒素、一酸化二窒素（Ｎ２Ｏ）、及びアルゴンの一以上を含むガスを用いることができる。プラズマ処理には、酸素を含むガスを用いることが好ましい。特に、一酸化二窒素（Ｎ２Ｏ）を含むガスを用いることにより、半導体層１０９の表面の有機物を好適に除去することができる。プラズマ処理は、例えば、ＰＥＣＶＤ装置、又はエッチング装置を用いて行うことができる。
　次に、半導体層１０９、導電層１１６ａ、導電層１１６ｂ、及び絶縁層１１０上に、後にトランジスタＭ１のゲート絶縁層となる絶縁層１０７を形成する（図１１Ａ参照）。絶縁層１０７は、例えば、上述した材料を用いて、ＰＥＣＶＤ法により形成することができる。
　半導体層１０９に酸化物半導体を用いる場合、絶縁層１０７には、水素が低減され、酸素を含む絶縁性材料を用いることが好ましい。これにより、絶縁層１０７と接する領域を有する半導体層１０９がｎ型化しにくくなる。また、絶縁層１０７から、半導体層１０９に効率的に酸素を供給することができるため、半導体層１０９の酸素欠損（ＶＯ）を低減させることができる。半導体層１０９は、後にトランジスタＭ１のチャネルが形成される半導体層として機能する層である。したがって、絶縁層１０７に上述したような材料を用いることで、良好な電気特性を示し、かつ信頼性の高いトランジスタＭ１を実現することができる。
　トランジスタＭ１のゲート絶縁層として機能する絶縁層１０７の形成時の温度を高くすることにより、欠陥の少ない絶縁層とすることができる。しかしながら、絶縁層１０７の形成時の温度が高いと、半導体層１０９から酸素が脱離し、半導体層１０９中の酸素欠損（ＶＯ）及びＶＯＨが増加してしまう場合がある。絶縁層１０７の形成時の基板温度は、１８０℃以上４５０℃以下が好ましく、さらには２００℃以上４５０℃以下が好ましく、さらには２５０℃以上４５０℃以下が好ましく、さらには３００℃以上４５０℃以下が好ましく、さらには３００℃以上４００℃以下が好ましい。絶縁層１０７の形成時の基板温度を前述の範囲とすることで、絶縁層１０７の欠陥を少なくするとともに、半導体層１０９から酸素が脱離することを抑制することができる。したがって、良好な電気特性を示し、かつ信頼性の高いトランジスタＭ１を実現することができる。
　絶縁層１０７を形成する前に、半導体層１０９の表面に対してプラズマ処理を行ってもよい。当該プラズマ処理により、半導体層１０９の表面に吸着する水などの不純物を低減することができる。そのため、半導体層１０９と絶縁層１０７との界面における不純物を低減することができ、信頼性の高いトランジスタＭ１を実現することができる。特に、半導体層１０９の形成から絶縁層１０７の形成までの間に、半導体層１０９の表面が大気に曝される場合には好適である。プラズマ処理は、例えば、酸素、オゾン、窒素、一酸化二窒素、アルゴンなどの雰囲気で行うことができる。また、プラズマ処理と、絶縁層１０７の成膜とは、大気に曝すことなく連続して行われることが好ましい。
　次に、絶縁層１０７上に、後に導電層１１２ｂとなる導電膜１１２ｆを形成する（図１１Ｂ参照）。導電膜１１２ｆは、例えば、上述した材料を用いて、スパッタリング法により形成することができる。
　次に、後にトランジスタＭ２を形成する位置と重ならない導電膜１１２ｆ上に、フォトリソグラフィ工程によりレジストマスクを形成（図示しない。）した後、導電膜１１２ｆ、絶縁層１０７、及び絶縁層１１０をそれぞれ加工することにより、開口１４１を形成する（図１１Ｃ参照）。開口１４１の形成には、ウェットエッチング法及びドライエッチング法の一方又は双方を用いることができる。開口１４１の形成には、例えば、ドライエッチング法を好適に用いることができる。
　次に、後にトランジスタＭ１のゲート電極となる位置と重なる導電膜１１２ｆ上に、フォトリソグラフィ工程によりレジストマスクを形成（図示しない。）した後、当該導電膜を加工することにより、導電層１１２ｂを形成する（図１２Ａ参照）。導電層１１２ｂの形成には、ウェットエッチング法及びドライエッチング法の一方又は双方を用いることができる。導電層１１２ｂの形成には、例えば、ウェットエッチング法を好適に用いることができる。
　以上により、トランジスタＭ１が形成される。
　次に、開口１４１の内壁（導電層１１２ａの上面の一部、絶縁層１１０の側面、絶縁層１０７の側面、及び、導電層１１２ｂの側面）、導電層１１２ｂの上面、及び絶縁層１０７の上面の一部を覆うように、後に半導体層１０８となる金属酸化物膜１０８ｆを形成する（図１２Ｂ参照）。金属酸化物膜１０８ｆは、金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。
　なお、金属酸化物膜１０８ｆの形成条件、及び、金属酸化物膜１０８ｆの形成後に行う加熱処理の条件については、上述した金属酸化物膜１０９ｆの形成条件、及び、金属酸化物膜１０９ｆの形成後に行う加熱処理の条件を参照することができる。
　次に、開口１４１の内壁と重なる領域を有するように金属酸化物膜１０８ｆを島状に加工し、半導体層１０８を形成する（図１２Ｃ参照）。
　半導体層１０８の形成には、ウェットエッチング法及びドライエッチング法の一方又は双方を用いることができる。半導体層１０８の形成には、例えば、ウェットエッチング法を好適に用いることができる。
　次に、半導体層１０８、導電層１１２ｂ、及び絶縁層１０７上に、後にトランジスタＭ２のゲート絶縁層となる絶縁層１０６を形成する（図１３Ａ参照）。絶縁層１０６は、例えば、上述した材料を用いて、ＰＥＣＶＤ法により形成することができる。
　なお、絶縁層１０６の形成条件、及び、絶縁層１０６の形成前の半導体層１０８へのプラズマ処理の条件については、上述した絶縁層１０７の形成条件、及び、絶縁層１０７の形成前の半導体層１０９へのプラズマ処理の条件を参照することができる。
　次に、絶縁層１０６上に、後に導電層１０４となる導電膜１０４ｆを形成する（図１３Ｂ参照）。導電膜１０４ｆは、例えば、上述した材料を用いて、スパッタリング法により形成することができる。
　次に、開口１４１と重なる領域を有するように、導電膜１０４ｆ上に、フォトリソグラフィ工程によりレジストマスクを形成（図示しない。）した後、当該導電膜を加工することにより、導電層１０４を形成する（図１３Ｃ参照）。導電層１０４の形成には、ウェットエッチング法及びドライエッチング法の一方又は双方を用いることができる。導電層１０４の形成には、例えば、ウェットエッチング法を好適に用いることができる。
　以上により、トランジスタＭ２が形成される。
　以上により、トランジスタＭ１及びトランジスタＭ２を有する、本発明の一態様である半導体装置１０（図１Ａ及び図１Ｂ）を作製することができる。
　上述したように、本発明の一態様の半導体装置は、例えば、表示装置の画素回路に適用することができる。以下では、本発明の一態様の半導体装置を適用することができる、画素回路の構成例について説明する。
＜画素回路の構成例＞
　図１４Ａ乃至図１４Ｄ、及び、図１５Ａ乃至図１５Ｄに、本発明の一態様の半導体装置を適用することができる表示装置の画素２３０の構成例を示す。画素２３０は、画素回路５１（画素回路５１Ａ、画素回路５１Ｂ、画素回路５１Ｃ、又は画素回路５１Ｄ）及び発光デバイス６１を有する。
　本実施の形態などで説明する「発光デバイス」とは、有機ＥＬ素子（ＯＬＥＤ（Ｏｒｇａｎｉｃ　ＬＥＤ）ともいう。）などの自発光型の表示デバイス（表示素子ともいう。）をいう。なお、画素回路に電気的に接続される発光素子は、ＬＥＤ、マイクロＬＥＤ、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　ＬＥＤ）、半導体レーザー等の、自発光型の発光素子とすることが可能である。
　図１４Ａに示す画素回路５１Ａは、トランジスタ５２Ａ、トランジスタ５２Ｂ、及び容量５３を有する２Ｔｒ１Ｃ型の画素回路である。
　トランジスタ５２Ａのソース又はドレインの一方は、配線ＳＬと電気的に接続され、トランジスタ５２Ａのゲートは、配線ＧＬと電気的に接続される。トランジスタ５２Ａのソース又はドレインの他方は、トランジスタ５２Ｂのゲートと電気的に接続される。トランジスタ５２Ｂのソース又はドレインの一方と、容量５３の一方の端子と、は配線ＡＮＯと電気的に接続される。容量５３の他方の端子は、トランジスタ５２Ｂのゲートと電気的に接続される。トランジスタ５２Ｂのソース又はドレインの他方は、発光デバイス６１のアノードと電気的に接続される。発光デバイス６１のカソードは、配線ＶＣＯＭと電気的に接続される。
　配線ＧＬは、半導体装置１０の導電層１０４に相当し、配線ＳＬは、半導体装置１０の導電層１１２ａに相当する。配線ＶＣＯＭは、発光デバイス６１に電流を供給するための電位を与える配線である。トランジスタ５２Ａは、配線ＧＬの電位に基づいて、配線ＳＬと、トランジスタ５２Ｂのゲートと、の間の導通状態又は非導通状態を制御する機能を有する。例えば、配線ＡＮＯには、ＶＤＤが供給され、配線ＶＣＯＭには、ＶＳＳが供給される。
　トランジスタ５２Ｂは、発光デバイス６１に流れる電流量を制御する機能を有する。容量５３は、トランジスタ５２Ｂのゲート電位を保持する機能を有する。発光デバイス６１が射出する光の強度は、トランジスタ５２Ｂのゲートに供給される画像信号に応じて制御される。
　図１４Ａに示す画素回路５１Ａでは、トランジスタ５２Ａにｎチャネル型トランジスタを用い、トランジスタ５２Ｂにｐチャネル型トランジスタを用いている。だだし、図１４Ｂに示す画素回路５１Ａのように、トランジスタ５２Ｂにｎチャネル型トランジスタを用いてもよい。トランジスタ５２Ｂにｎチャネル型トランジスタを用いる場合は、容量５３の一方の端子をトランジスタ５２Ｂのソース又はドレインの他方と電気的に接続すればよい。
　図１４Ｂに示す画素回路５１Ａに、本発明の一態様の半導体装置を用いることができる。例えば、画素回路５１Ａが有するトランジスタ５２Ａに、図１Ａ乃至図２Ｂ、並びに、図７Ａ及び図７Ｂで示した各半導体装置が有するトランジスタＭ２を用いることができ、画素回路５１Ａが有するトランジスタ５２Ｂに、図１Ａ乃至図２Ｂ、並びに、図７Ａ及び図７Ｂで示した各半導体装置が有するトランジスタＭ１を用いることができる。
　また、例えば、画素回路５１Ａが有するトランジスタ５２Ａに、図３Ａ及び図３Ｂ、並びに、図７Ｃで示した各半導体装置が有するトランジスタＭ１を用いることができ、画素回路５１Ａが有するトランジスタ５２Ｂに、図３Ａ及び図３Ｂ、並びに、図７Ｃで示した各半導体装置が有するトランジスタＭ２を用いることができる。
　トランジスタ５２Ｂにｐチャネル型トランジスタを用いる場合は、図１４Ｃに示す画素回路５１Ｂの回路構成にしてもよい。図１４Ｃに示す画素回路５１Ｂは、トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃ、及び容量５３を有する３Ｔｒ１Ｃ型の画素回路である。図１４Ｃに示す画素回路５１Ｂは、図１４Ａに示す画素回路５１Ａにトランジスタ５２Ｃを追加した構成を有する。
　同様に、トランジスタ５２Ｂにｎチャネル型トランジスタを用いる場合は、図１４Ｄに示す画素回路５１Ｂの回路構成にしてもよい。図１４Ｄに示す画素回路５１Ｂは、図１４Ｂに示す画素回路５１Ａにトランジスタ５２Ｃを追加した構成を有する。
　図１４Ｃに示す画素回路５１Ｂ、及び、図１４Ｄに示す画素回路５１Ｂにおいて、トランジスタ５２Ｃのソース又はドレインの一方は、トランジスタ５２Ｂのソース又はドレインの他方と電気的に接続される。トランジスタ５２Ｃのソース又はドレインの他方は、配線Ｖ０と電気的に接続される。例えば、配線Ｖ０には、基準電位が供給される。
　トランジスタ５２Ｃは、配線ＧＬの電位に基づいて、トランジスタ５２Ｂのソース又はドレインの他方と、配線Ｖ０と、の間の導通状態又は非導通状態を制御する機能を有する。配線Ｖ０は、基準電位を与えるための配線である。トランジスタ５２Ｂにｎチャネル型トランジスタを用いる場合は、トランジスタ５２Ｃを介して与えられる配線Ｖ０の基準電位によって、トランジスタ５２Ｂのゲート−ソース間電圧のばらつきを抑制することができる。
　また、配線Ｖ０を用いて、画素パラメータの設定に用いることのできる電流値を取得することができる。より具体的には、配線Ｖ０は、トランジスタ５２Ｂに流れる電流、又は発光デバイス６１に流れる電流を、外部に出力するためのモニタ線として機能させることができる。配線Ｖ０に出力された電流は、ソースフォロア回路などにより電圧に変換され、外部に出力することができる。又は、Ａ−Ｄコンバータなどによりデジタル信号に変換され、外部に出力することができる。
　図１４Ｄに示す画素回路５１Ｂに、本発明の一態様の半導体装置を用いることができる。例えば、画素回路５１Ｂが有するトランジスタ５２Ａに、図１Ａ乃至図２Ｂ、並びに、図７Ａ及び図７Ｂで示した各半導体装置が有するトランジスタＭ２を用いることができ、画素回路５１Ｂが有するトランジスタ５２Ｂに、図１Ａ乃至図２Ｂ、並びに、図７Ａ及び図７Ｂで示した各半導体装置が有するトランジスタＭ１を用いることができる。
　また、例えば、画素回路５１Ｂが有するトランジスタ５２Ａに、図３Ａ及び図３Ｂ、並びに、図７Ｃで示した各半導体装置が有するトランジスタＭ１を用いることができ、画素回路５１Ｂが有するトランジスタ５２Ｂに、図３Ａ及び図３Ｂ、並びに、図７Ｃで示した各半導体装置が有するトランジスタＭ２を用いることができる。
　また、例えば、画素回路５１Ｂが有するトランジスタ５２Ｂに、図４Ａ乃至図６Ｂ、並びに、図８Ａ乃至図８Ｃで示した各半導体装置が有するトランジスタＭ１（トランジスタＭ２）を用いることができ、画素回路５１Ｂが有するトランジスタ５２Ｃに、図４Ａ乃至図６Ｂ、並びに、図８Ａ乃至図８Ｃで示した各半導体装置が有するトランジスタＭ２（トランジスタＭ１）を用いることができる。
　図１５Ａに示す画素回路５１Ｃは、図１４Ｃに示す画素回路５１Ｂにトランジスタ５２Ｄを追加した構成を有する。図１５Ａに示す画素回路５１Ｃは、トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃ、トランジスタ５２Ｄ、及び容量５３を有する４Ｔｒ１Ｃ型の画素回路である。
　トランジスタ５２Ｄのソース又はドレインの一方は、配線ＡＮＯと電気的に接続され、他方は、トランジスタ５２Ａのソース又はドレインの他方、容量５３の他方の端子、及びトランジスタ５２Ｂのゲートと電気的に接続される。
　また、画素回路５１Ｃには、配線ＧＬ１、配線ＧＬ２、及び配線ＧＬ３が電気的に接続されている。なお、本実施の形態などにおいて、配線ＧＬ１、配線ＧＬ２、及び配線ＧＬ３をまとめて配線ＧＬと呼ぶ場合がある。よって、配線ＧＬは１本に限らず、複数本の場合がある。
　配線ＧＬ１は、トランジスタ５２Ａのゲートと電気的に接続され、配線ＧＬ２は、トランジスタ５２Ｃのゲートと電気的に接続され、配線ＧＬ３は、トランジスタ５２Ｄのゲートと電気的に接続される。
　トランジスタ５２Ｄをオン状態にすることで、トランジスタ５２Ｂのソースと、ゲートと、が同電位となり、トランジスタ５２Ｂを非導通状態とすることができる。これにより、発光デバイス６１に流れる電流を強制的に遮断することができる。このような画素回路は、表示期間と消灯期間を交互に設ける表示方法を用いる場合に適している。トランジスタ５２Ｄをオン状態にすると同時に、トランジスタ５２Ｃをオン状態にしてもよい。
　図１５Ａに示す画素回路５１Ｃに、本発明の一態様の半導体装置を用いることができる。例えば、画素回路５１Ｃが有するトランジスタ５２Ａに、図４Ａ乃至図６Ｂ、並びに、図８Ａ乃至図８Ｃで示した各半導体装置が有するトランジスタＭ１（トランジスタＭ２）を用いることができ、画素回路５１Ｃが有するトランジスタ５２Ｄに、図４Ａ乃至図６Ｂ、並びに、図８Ａ乃至図８Ｃで示した各半導体装置が有するトランジスタＭ２（トランジスタＭ１）を用いることができる。
　図１５Ａに示す画素回路５１Ｃでは、トランジスタ５２Ａ、トランジスタ５２Ｃ、及びトランジスタ５２Ｄにｎチャネル型トランジスタを用い、トランジスタ５２Ｂにｐチャネル型トランジスタを用いている。ただし、図１５Ｂに示す画素回路５１Ｃのように、トランジスタ５２Ｂにｎチャネル型トランジスタを用いてもよい。トランジスタ５２Ｂにｎチャネル型トランジスタを用いる場合は、容量５３の一方の端子をトランジスタ５２Ｂのソース又はドレインの他方と電気的に接続すればよい。また、トランジスタ５２Ｄのソース又はドレインの一方を配線Ｖ０と電気的に接続すればよい。
　図１５Ｂに示す画素回路５１Ｃに、本発明の一態様の半導体装置を用いることができる。例えば、画素回路５１Ｃが有するトランジスタ５２Ａに、図４Ａ乃至図６Ｂ、並びに、図８Ａ乃至図８Ｃで示した各半導体装置が有するトランジスタＭ１（トランジスタＭ２）を用いることができ、画素回路５１Ｃが有するトランジスタ５２Ｄに、図４Ａ乃至図６Ｂ、並びに、図８Ａ乃至図８Ｃで示した各半導体装置が有するトランジスタＭ２（トランジスタＭ１）を用いることができる。
　また、例えば、画素回路５１Ｃが有するトランジスタ５２Ｂに、図４Ａ乃至図６Ｂ、並びに、図８Ａ乃至図８Ｃで示した各半導体装置が有するトランジスタＭ１（トランジスタＭ２）を用いることができ、画素回路５１Ｃが有するトランジスタ５２Ｃに、図４Ａ乃至図６Ｂ、並びに、図８Ａ乃至図８Ｃで示した各半導体装置が有するトランジスタＭ２（トランジスタＭ１）を用いることができる。
　また、例えば、画素回路５１Ｃが有するトランジスタ５２Ａに、図１Ａ乃至図２Ｂ、並びに、図７Ａ及び図７Ｂで示した各半導体装置が有するトランジスタＭ２を用いることができ、画素回路５１Ｃが有するトランジスタ５２Ｂに、図１Ａ乃至図２Ｂ、並びに、図７Ａ及び図７Ｂで示した各半導体装置が有するトランジスタＭ１を用いることができる。
　また、例えば、画素回路５１Ｃが有するトランジスタ５２Ａに、図３Ａ及び図３Ｂ、並びに、図７Ｃで示した各半導体装置が有するトランジスタＭ１を用いることができ、画素回路５１Ｃが有するトランジスタ５２Ｂに、図３Ａ及び図３Ｂ、並びに、図７Ｃで示した各半導体装置が有するトランジスタＭ２を用いることができる。
　また、例えば、画素回路５１Ｃが有するトランジスタ５２Ｄに、図１Ａ乃至図２Ｂ、並びに、図７Ａ及び図７Ｂで示した各半導体装置が有するトランジスタＭ２を用いることができ、画素回路５１Ｃが有するトランジスタ５２Ｂに、図１Ａ乃至図２Ｂ、並びに、図７Ａ及び図７Ｂで示した各半導体装置が有するトランジスタＭ１を用いることができる。
　また、例えば、画素回路５１Ｃが有するトランジスタ５２Ｄに、図３Ａ及び図３Ｂ、並びに、図７Ｃで示した各半導体装置が有するトランジスタＭ１を用いることができ、画素回路５１Ｃが有するトランジスタ５２Ｂに、図３Ａ及び図３Ｂ、並びに、図７Ｃで示した各半導体装置が有するトランジスタＭ２を用いることができる。
　図１５Ｃに示す画素回路５１Ｄは、図１５Ａに示す画素回路５１Ｃに容量５３Ａを追加した構成を有する。図１５Ｃに示す画素回路５１Ｄでは、容量５３Ａの一方の端子が、トランジスタ５２Ｂのソース又はドレインの他方の端子と電気的に接続され、他方の端子が、トランジスタ５２Ｂのゲートと電気的に接続される。
　図１５Ｃに示す画素回路５１Ｄに、本発明の一態様の半導体装置を用いることができる。例えば、画素回路５１Ｄが有するトランジスタ５２Ａに、図４Ａ乃至図６Ｂ、並びに、図８Ａ乃至図８Ｃで示した各半導体装置が有するトランジスタＭ１（トランジスタＭ２）を用いることができ、画素回路５１Ｄが有するトランジスタ５２Ｄに、図４Ａ乃至図６Ｂ、並びに、図８Ａ乃至図８Ｃで示した各半導体装置が有するトランジスタＭ２（トランジスタＭ１）を用いることができる。
　図１５Ｄに示す画素回路５１Ｄは、図１５Ｂに示す画素回路５１Ｃに容量５３Ａを追加した構成を有する。図１５Ｄに示す画素回路５１Ｄでは、容量５３Ａの一方の端子が、配線ＡＮＯと電気的に接続され、他方の端子が、トランジスタ５２Ｂのゲートと電気的に接続される。容量５３及び容量５３Ａは、それぞれ保持容量として機能する。図１５Ｃ及び図１５Ｄに示す画素回路５１Ｄは、４Ｔｒ２Ｃ型の画素回路である。
　図１５Ｄに示す画素回路５１Ｄに、本発明の一態様の半導体装置を用いることができる。例えば、画素回路５１Ｄが有するトランジスタ５２Ａに、図４Ａ乃至図６Ｂ、並びに、図８Ａ乃至図８Ｃで示した各半導体装置が有するトランジスタＭ１（トランジスタＭ２）を用いることができ、画素回路５１Ｄが有するトランジスタ５２Ｄに、図４Ａ乃至図６Ｂ、並びに、図８Ａ乃至図８Ｃで示した各半導体装置が有するトランジスタＭ２（トランジスタＭ１）を用いることができる。
　また、例えば、画素回路５１Ｄが有するトランジスタ５２Ｂに、図４Ａ乃至図６Ｂ、並びに、図８Ａ乃至図８Ｃで示した各半導体装置が有するトランジスタＭ１（トランジスタＭ２）を用いることができ、画素回路５１Ｄが有するトランジスタ５２Ｃに、図４Ａ乃至図６Ｂ、並びに、図８Ａ乃至図８Ｃで示した各半導体装置が有するトランジスタＭ２（トランジスタＭ１）を用いることができる。
　また、例えば、画素回路５１Ｄが有するトランジスタ５２Ａに、図１Ａ乃至図２Ｂ、並びに、図７Ａ及び図７Ｂで示した各半導体装置が有するトランジスタＭ２を用いることができ、画素回路５１Ｄが有するトランジスタ５２Ｂに、図１Ａ乃至図２Ｂ、並びに、図７Ａ及び図７Ｂで示した各半導体装置が有するトランジスタＭ１を用いることができる。
　また、例えば、画素回路５１Ｄが有するトランジスタ５２Ａに、図３Ａ及び図３Ｂ、並びに、図７Ｃで示した各半導体装置が有するトランジスタＭ１を用いることができ、画素回路５１Ｄが有するトランジスタ５２Ｂに、図３Ａ及び図３Ｂ、並びに、図７Ｃで示した各半導体装置が有するトランジスタＭ２を用いることができる。
　また、例えば、画素回路５１Ｄが有するトランジスタ５２Ｄに、図１Ａ乃至図２Ｂ、並びに、図７Ａ及び図７Ｂで示した各半導体装置が有するトランジスタＭ２を用いることができ、画素回路５１Ｄが有するトランジスタ５２Ｂに、図１Ａ乃至図２Ｂ、並びに、図７Ａ及び図７Ｂで示した各半導体装置が有するトランジスタＭ１を用いることができる。
　また、例えば、画素回路５１Ｄが有するトランジスタ５２Ｄに、図３Ａ及び図３Ｂ、並びに、図７Ｃで示した各半導体装置が有するトランジスタＭ１を用いることができ、画素回路５１Ｄが有するトランジスタ５２Ｂに、図３Ａ及び図３Ｂ、並びに、図７Ｃで示した各半導体装置が有するトランジスタＭ２を用いることができる。
　トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃ、トランジスタ５２Ｄの各トランジスタは、バックゲート電極（第２のゲート電極）を備えていることが好ましく、この場合、バックゲート電極にゲート電極と同じ信号を与える構成、バックゲート電極にゲート電極と異なる信号を与える構成とすることができる。
　トランジスタ５２Ｂだけでなく、トランジスタ５２Ａ、トランジスタ５２Ｃ、及びトランジスタ５２Ｄとして、ｐチャネル型トランジスタを用いてもよい。
　上述してきたように、本発明の一態様の半導体装置は、表示装置の画素回路に適用することができる。本発明の一態様の半導体装置は、トランジスタが高密度に配置され、高集積化が可能であるため、当該半導体装置を画素回路に適用した表示装置は、高精細化を図ることができる。
　本実施の形態は、他の実施の形態又は実施例と適宜組み合わせることができる。また、本明細書において、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。
（実施の形態２）
　本実施の形態では、本発明の一態様の半導体装置を適用した表示装置について、説明する。
　本実施の形態の表示装置は、高精細な表示装置とすることができる。したがって、本実施の形態の表示装置は、例えば、腕時計型、及び、ブレスレット型などの情報端末機（ウェアラブル機器）の表示部、並びにヘッドマウントディスプレイ（ＨＭＤ）などのＶＲ向け機器、及び、メガネ型のＡＲ向け機器などの頭部に装着可能なウェアラブル機器の表示部に用いることができる。
　本実施の形態の表示装置は、高解像度の表示装置又は大型の表示装置とすることができる。したがって、本実施の形態の表示装置は、例えば、テレビジョン装置、デスクトップ型若しくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ、及び、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、及び、音響再生装置の表示部に用いることができる。
＜表示装置２００Ａ＞
　図１６に、表示装置２００Ａの斜視図を示す。
　表示装置２００Ａは、基板１５２と、基板１５１と、が貼り合わされた構成を有する。図１６では、基板１５２を破線で明示している。
　表示装置２００Ａは、表示部１６２、接続部１４０、回路１６４、配線１６５等を有する。図１６では、表示装置２００Ａに、ＩＣ１７３及びＦＰＣ１７２が実装されている例を示している。そのため、図１６に示す構成は、表示装置２００Ａと、ＩＣ（集積回路）と、ＦＰＣと、を有する表示モジュールということもできる。
　表示部１６２は、複数の画素がマトリクス状に配置される。画素はそれぞれ、複数の副画素を有する。
　副画素はそれぞれ、表示デバイスを有する。表示デバイスとして、例えば、液晶デバイス（液晶素子ともいう。）及び発光デバイスが挙げられる。発光デバイスとして、例えば、ＯＬＥＤ、又はＱＬＥＤを用いることが好ましい。発光デバイスが有する発光物質として、例えば、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ　Ａｃｔｉｖａｔｅｄ　Ｄｅｌａｙｅｄ　Ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）、及び、無機化合物（量子ドット材料等）が挙げられる。また、発光デバイスとして、マイクロＬＥＤなどのＬＥＤを用いることもできる。
　発光デバイスの発光色は、赤外、赤、緑、青、シアン、マゼンタ、黄、又は白などとすることができる。また、発光デバイスにマイクロキャビティ構造を付与することにより、色純度を高めることができる。
　以降では、表示デバイスとして発光デバイスを用いる構成を例に挙げて、説明する。
　本発明の一態様の表示装置は、発光色ごとに作り分けられた発光デバイスを有し、フルカラー表示が可能である。
　本発明の一態様の表示装置は、発光デバイスが形成されている基板とは反対方向に光を射出する上面射出型（トップエミッション型）、発光デバイスが形成されている基板側に光を射出する下面射出型（ボトムエミッション型）、両面に光を射出する両面射出型（デュアルエミッション型）のいずれであってもよい。
　接続部１４０は、表示部１６２の外側に設けられる。接続部１４０は、例えば、表示部１６２の一辺又は複数の辺に沿って設けることができる。接続部１４０の平面形状は特に限定されず、帯状、Ｌ字状、Ｕ字状、又は枠状等とすることができる。接続部１４０は、単数であっても複数であってもよい。図１６では、表示部１６２の四辺を囲むように接続部１４０が設けられている例を示す。接続部１４０では、発光デバイスの共通電極と、導電層と、が電気的に接続されており、共通電極に電位を供給することができる。接続部１４０は、カソードコンタクト部と呼ぶこともできる。
　回路１６４には、例えば、走査線駆動回路を用いることができる。
　配線１６５は、表示部１６２及び回路１６４に信号及び電力を供給する機能を有する。当該信号及び電力は、ＦＰＣ１７２を介して外部から配線１６５に入力される、又はＩＣ１７３から配線１６５に入力される。
　図１６では、ＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）方式又はＣＯＦ（Ｃｈｉｐ　Ｏｎ　Ｆｉｌｍ）方式等により、基板１５１にＩＣ１７３が設けられている例を示す。ＩＣ１７３には、例えば、走査線駆動回路又は信号線駆動回路などを有するＩＣを適用することができる。なお、表示装置２００Ａ及び表示モジュールは、ＩＣを設けない構成としてもよい。また、ＩＣを、ＣＯＦ方式等により、ＦＰＣに実装してもよい。
　表示装置２００Ａの、ＦＰＣ１７２を含む領域の一部、回路１６４の一部、表示部１６２の一部、接続部１４０の一部、及び、端部を含む領域の一部をそれぞれ切断したときの断面の一例を、図１７に示す。
　図１７に示す表示装置２００Ａは、基板１５１と基板１５２の間に、トランジスタ２０１、トランジスタ２０５Ｒ（図示しない。）、トランジスタ２０５Ｇ、トランジスタ２０５Ｂ、トランジスタ２０６Ｒ（図示しない。）、トランジスタ２０６Ｇ、トランジスタ２０６Ｂ（図示しない。）、発光デバイス１３０Ｒ（図示しない。）、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂ等を有する。
　基板１５１上に、トランジスタ２０１、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、トランジスタ２０５Ｂ、トランジスタ２０６Ｒ、トランジスタ２０６Ｇ、及びトランジスタ２０６Ｂが設けられる。トランジスタ２０１、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、トランジスタ２０５Ｂ、トランジスタ２０６Ｒ、トランジスタ２０６Ｇ、及びトランジスタ２０６Ｂを覆うように、絶縁層２１８と、絶縁層２１８上の絶縁層２３５と、が設けられる。絶縁層２３５上に、発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂが設けられる。
　なお、発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂに共通する事項を説明する場合には、これらを区別するアルファベットを省略し、発光デバイス１３０と記す場合がある。同様に、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂなど、アルファベットで区別する構成要素についても、これらに共通する事項を説明する場合には、アルファベットを省略した符号を用いて説明する場合がある。
　トランジスタ２０１、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂ、トランジスタ２０６Ｒ、トランジスタ２０６Ｇ、及びトランジスタ２０６Ｂは、いずれも基板１５１上に形成される。トランジスタ２０１、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂは、同一の材料及び同一の工程により作製することができる。また、トランジスタ２０６Ｒ、トランジスタ２０６Ｇ、及びトランジスタ２０６Ｂは、同一の材料及び同一の工程により作製することができる。なお、図１７では、トランジスタ２０１が、トランジスタ２０５（トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂ）と同じ構成である例を示しているが、この限りではない。トランジスタ２０１は、トランジスタ２０６（トランジスタ２０６Ｒ、トランジスタ２０６Ｇ、及びトランジスタ２０６Ｂ）と同じ構成であってもよい。
　トランジスタ２０１、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、トランジスタ２０５Ｂ、トランジスタ２０６Ｒ、トランジスタ２０６Ｇ、及びトランジスタ２０６Ｂには、実施の形態１に示したトランジスタを好適に用いることができる。図１７では、トランジスタ２０１、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂに、図１Ａ及び図１Ｂに示した半導体装置１０におけるトランジスタＭ２を適用した構成を示している。また、トランジスタ２０６Ｒ、トランジスタ２０６Ｇ、及びトランジスタ２０６Ｂに、図１Ａ及び図１Ｂに示した半導体装置１０におけるトランジスタＭ１を適用した構成を示している。
　すなわち、トランジスタ２０５Ｒ及びトランジスタ２０６Ｒが、赤色（Ｒ）の光を呈する副画素における半導体装置を構成し、トランジスタ２０５Ｇ及びトランジスタ２０６Ｇが、緑色（Ｇ）の光を呈する副画素における半導体装置を構成し、トランジスタ２０５Ｂ及びトランジスタ２０６Ｂが、青色（Ｂ）の光を呈する副画素における半導体装置を構成している、ともいうことができる。なお、図１７では、絶縁層１１０が、絶縁層１１０ｃ、絶縁層１１０ａ、及び絶縁層１１０ｂの３層積層構造である例を示している。実施の形態１に示したトランジスタを、表示部１６２に用いることにより、高精細な表示装置とすることができる。また、実施の形態１に示したトランジスタを、回路１６４に用いることにより、狭額縁の表示装置とすることができる。
　表示部１６２が有するトランジスタの全てをＯＳトランジスタとしてもよく、表示部１６２が有するトランジスタの全てをＳｉトランジスタとしてもよく、表示部１６２が有するトランジスタの一部をＯＳトランジスタとし、残りをＳｉトランジスタとしてもよい。Ｓｉトランジスタとして、ＬＴＰＳを用いたトランジスタ（以下、ＬＴＰＳトランジスタと記す。）を用いてもよい。
　例えば、表示部１６２に、ＬＴＰＳトランジスタと、ＯＳトランジスタと、の双方を用いることで、消費電力が低く、駆動能力の高い表示装置を実現することができる。また、ＬＴＰＳトランジスタと、ＯＳトランジスタと、を組み合わせる構成を、ＬＴＰＯと呼称する場合がある。例えば、配線間の導通、非導通を制御するためのスイッチとして機能するトランジスタにＯＳトランジスタを適用し、電流を制御するトランジスタにＬＴＰＳトランジスタを適用すると好適である。
　例えば、表示部１６２が有するトランジスタの一（トランジスタ２０６）は、発光デバイスに流れる電流を制御するためのトランジスタとして機能し、駆動トランジスタとも呼ぶことができる。駆動トランジスタのソース及びドレインの一方は、発光デバイスの画素電極と電気的に接続される。当該駆動トランジスタには、ＬＴＰＳトランジスタを用いることが好ましい。これにより、画素回路において発光デバイスに流れる電流を大きくすることができる。一方、表示部１６２が有するトランジスタの他の一（トランジスタ２０５）は、画素の選択、非選択を制御するためのスイッチとして機能し、選択トランジスタとも呼ぶことができる。選択トランジスタのゲートはゲート線と電気的に接続され、ソース及びドレインの一方は、ソース線（信号線）と電気的に接続される。選択トランジスタには、ＯＳトランジスタを適用することが好ましい。これにより、フレーム周波数を著しく小さく（例えば１ｆｐｓ以下）しても、画素の階調を維持することができるため、静止画を表示する際にドライバを停止することで、消費電力を低減することができる。
　発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂは、それぞれ、一対の電極と、一対の電極に挟持される層を有する。層は少なくとも発光層を有する。発光デバイスが有する一対の電極のうち、一方の電極は陽極として機能し、他方の電極は陰極として機能する。以下では、画素電極が陽極として機能し、共通電極が陰極として機能する場合を例に挙げて説明する場合がある。
　発光デバイス１３０Ｒは、絶縁層２３５上の画素電極１１１Ｒと、画素電極１１１Ｒ上の島状の層１１３Ｒ（図示しない。）と、島状の層１１３Ｒ上の共通電極１１５と、を有する。
　発光デバイス１３０Ｇは、絶縁層２３５上の画素電極１１１Ｇと、画素電極１１１Ｇ上の島状の層１１３Ｇと、島状の層１１３Ｇ上の共通電極１１５と、を有する。
　発光デバイス１３０Ｂは、絶縁層２３５上の画素電極１１１Ｂと、画素電極１１１Ｂ上の島状の層１１３Ｂと、島状の層１１３Ｂ上の共通電極１１５と、を有する。
　層１１３Ｒ、層１１３Ｇ、又は層１１３Ｂは、それぞれ、少なくとも発光層を有する。例えば、発光デバイス１３０Ｒは、赤色（Ｒ）の光を発し、発光デバイス１３０Ｇは、緑色（Ｇ）の光を発し、発光デバイス１３０Ｂは、青色（Ｂ）の光を発する構成とすることができる。層１１３Ｒは、赤色の光を発する発光層を有し、層１１３Ｇは、緑色の光を発する発光層を有し、層１１３Ｂは、青色の光を発する発光層を有する。言い換えると、層１１３Ｒは、赤色の光を発する発光材料を有し、層１１３Ｇは、緑色の光を発する発光材料を有し、層１１３Ｂは、青色の光を発する発光材料を有する。層１１３Ｒ、層１１３Ｇ、又は層１１３Ｂは、それぞれ、１以上の機能層を有してもよい。機能層として、キャリア注入層（正孔注入層及び電子注入層）、キャリア輸送層（正孔輸送層及び電子輸送層）、及びキャリアブロック層（正孔ブロック層及び電子ブロック層）が挙げられる。
　図１７では、層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂを全て同じ膜厚で示すが、本発明はこれに限られない。層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂのそれぞれの膜厚は、異なっていてもよい。例えば、層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂそれぞれの発する光を強める光路長に対応して、膜厚を設定することが好ましい。これにより、マイクロキャビティ構造を実現し、それぞれの発光デバイス１３０から射出される光の色純度を高めることができる。
　層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂは、それぞれ、例えば、ファインメタルマスクを用いた真空蒸着法により形成することができる。ファインメタルマスクを用いた真空蒸着法では、ファインメタルマスクの開口よりも広い範囲に層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂが形成され得る。また、層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂの端部は、それぞれ、テーパ形状となる。なお、層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂの形成に、ファインメタルマスクを用いたスパッタリング法、又はインクジェット法を用いてもよい。
　本実施の形態の発光デバイスには、シングル構造（発光ユニットを１つだけ有する構造）を適用してもよく、タンデム構造（発光ユニットを複数有する構造）を適用してもよい。発光ユニットは、少なくとも１層の発光層を有する。
　タンデム構造の発光デバイスを用いる場合、層１１３Ｒは、赤色の光を発する発光ユニットを複数有する構造であり、層１１３Ｇは、緑色の光を発する発光ユニットを複数有する構造であり、層１１３Ｂは、青色の光を発する発光ユニットを複数有する構造であると好ましい。各発光ユニットの間には、電荷発生層（中間層ともいう。）を設けることが好ましい。
　共通電極１１５は、発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂで共有されている。共通電極１１５は、接続部１４０に設けられた導電層１２３と電気的に接続される。導電層１２３には、画素電極１１１Ｒ、画素電極１１１Ｇ、及び画素電極１１１Ｂと同じ材料及び同じ工程で形成された導電層を用いることが好ましい。導電層１２３上には、層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂを形成しないことが好ましい。
　接続部１４０において、導電層１２３上に共通電極１１５が設けられる。共通電極１１５の形成には、例えば、スパッタリング法又は真空蒸着法を用いることができる。又は、蒸着法で形成した膜と、スパッタリング法で形成した膜を積層させてもよい。共通電極１１５を形成する際、共通電極１１５を形成する領域を規定するためのマスク（ファインメタルマスクと区別して、エリアマスク、又はラフメタルマスクともいう。）を用いてもよい。
　トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、トランジスタ２０５Ｂ、トランジスタ２０６Ｒ、トランジスタ２０６Ｇ、及びトランジスタ２０６Ｂ上に設けられる絶縁層２１８は、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、トランジスタ２０５Ｂ、トランジスタ２０６Ｒ、トランジスタ２０６Ｇ、及びトランジスタ２０６Ｂの保護層として機能する。絶縁層２１８には、不純物が拡散しにくい材料を用いることが好ましい。絶縁層２１８は、不純物が外部からトランジスタに拡散することを抑制するブロッキング膜として機能する。不純物として、例えば、水及び水素が挙げられる。絶縁層２１８を設けることにより、表示装置の信頼性を高めることができる。
　絶縁層２１８は、無機材料を有する絶縁層、又は有機材料を有する絶縁層とすることができる。絶縁層２１８には、無機材料を好適に用いることができる。無機材料として、酸化物、酸化窒化物、窒化酸化物、及び窒化物の一又は複数を用いることができる。より具体的には、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、酸化ハフニウム、及びハフニウムアルミネートの一又は複数を用いることができる。例えば、窒化酸化シリコンは自身からの不純物（例えば、水及び水素）の放出が少なく、また、トランジスタより上側から、トランジスタへ不純物が拡散することを抑制するブロッキング膜として機能することができるため、絶縁層２１８として好適に用いることができる。有機材料としては、例えば、アクリル樹脂、及びポリイミド樹脂の一又は複数を用いることができる。有機材料として、感光性の材料を用いてもよい。また、上述の絶縁膜を２以上積層して用いてもよい。絶縁層２１８は、無機材料を有する絶縁層と、有機材料を有する絶縁層との積層構造としてもよい。
　絶縁層２１８となる絶縁膜の形成時の温度を高くすることにより、不純物（例えば、水及び水素）のブロッキング性を高めることができる。しかしながら、トランジスタ２０５及びトランジスタ２０６のチャネルが形成される半導体層としてそれぞれ機能する半導体層１０８及び半導体層１０９に酸化物半導体を用いる場合、当該絶縁膜の形成時の温度が高いと半導体層１０８及び半導体層１０９から酸素が脱離し、半導体層１０８中及び半導体層１０９中の酸素欠損（ＶＯ）及びＶＯＨが増加してしまう場合がある。当該絶縁膜の形成時の基板温度は、１８０℃以上４５０℃以下が好ましく、さらには２００℃以上４５０℃以下が好ましく、さらには２５０℃以上４５０℃以下が好ましく、さらには３００℃以上４５０℃以下が好ましく、さらには３００℃以上４００℃以下が好ましい。当該絶縁膜の形成時の基板温度を前述の範囲とすることで、絶縁層２１８の不純物に対するブロッキング性を高めるとともに、半導体層１０８及び半導体層１０９から酸素が脱離することを抑制することができる。したがって、良好な電気特性を示し、かつ信頼性の高いトランジスタ２０５及びトランジスタ２０６を実現することができる。
　絶縁層２３５は、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、トランジスタ２０５Ｂ、トランジスタ２０６Ｒ、トランジスタ２０６Ｇ、及びトランジスタ２０６Ｂに起因する凹凸を小さくし、発光デバイス１３０の被形成面をより平坦にする機能を有する。なお、本明細書等において、絶縁層２３５を平坦化層と記す場合がある。
　絶縁層２３５には、有機材料を好適に用いることができる。有機材料として、感光性の有機樹脂を用いることが好ましく、例えば、アクリル樹脂を含む感光性の樹脂組成物を用いることが好ましい。なお、本明細書などにおいて、アクリル樹脂とは、ポリメタクリル酸エステル、又はメタクリル樹脂だけを指すものではなく、広義のアクリル系ポリマー全体を指す場合がある。
　絶縁層２３５には、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、イミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シリコーン樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、及びこれら樹脂の前駆体等を用いてもよい。また、絶縁層２３５には、ポリビニルアルコール（ＰＶＡ）、ポリビニルブチラル、ポリビニルピロリドン、ポリエチレングリコール、ポリグリセリン、プルラン、水溶性のセルロース、又はアルコール可溶性のポリアミド樹脂等の有機材料を用いてもよい。また、感光性の樹脂としてフォトレジストを用いてもよい。感光性の有機樹脂として、ポジ型の材料及びネガ型の材料のどちらを用いてもよい。
　絶縁層２３５を、有機絶縁層と、無機絶縁層との積層構造にしてもよい。例えば、絶縁層２３５を、有機絶縁層と、当該有機絶縁層上の無機絶縁層との積層構造とすることができる。絶縁層２３５の最表面に無機絶縁層を設けることにより、エッチング保護層として機能させることができる。これにより、画素電極１１１を形成する際に絶縁層２３５の一部がエッチングされ、絶縁層２３５の平坦性が低くなってしまうことを抑制することができる。
　発光デバイス１３０の被形成面である絶縁層２３５の上面の平坦性が低い場合、例えば、共通電極１１５の段切れによる接続不良、又は共通電極１１５の膜厚が局所的に薄くなり、電気抵抗が上昇する等の不具合が生じる場合がある。また、絶縁層２３５の上面の平坦性が低い場合、絶縁層２３５上に形成される層の加工精度が低くなる場合がある。絶縁層２３５の上面を平坦にすることにより、絶縁層２３５上に設けられる発光デバイス１３０等の加工精度が高まり、精細度の高い表示装置とすることができる。また、共通電極１１５の段切れによる接続不良、及び、共通電極１１５の膜厚が局所的に薄くなって電気抵抗が上昇することを防止することができ、表示品位の高い表示装置とすることができる。
　なお、画素電極１１１Ｒ、画素電極１１１Ｇ、及び画素電極１１１Ｂを形成する際に、絶縁層２３５の一部が除去される場合がある。絶縁層２３５は、画素電極１１１Ｒ、画素電極１１１Ｇ、及び画素電極１１１Ｂのいずれとも重ならない領域に凹部を有してもよい。
　なお、本発明の一態様である表示装置に適用することができる画素電極の構成は、図１７等に示す画素電極１１１の構成に限定されない。
　絶縁層２３７は、画素電極１１１Ｒ、画素電極１１１Ｇ、及び画素電極１１１Ｂの上面端部を覆う。絶縁層２３７は、隔壁（土手、バンク、スペーサともいう。）として機能する。絶縁層２３７は、無機材料を有する絶縁層、又は有機材料を有する絶縁層とすることができる。絶縁層２３７には、絶縁層２１８に用いることができる材料、又は絶縁層２３５に用いることができる材料を用いることができる。絶縁層２３７は、無機絶縁層と、有機絶縁層との積層構造としてもよい。
　絶縁層２３７を設けることにより、画素電極１１１と、共通電極１１５と、が接し、発光デバイス１３０がショートしてしまうことを抑制することができる。絶縁層２３７の端部は、テーパ形状であることが好ましい。絶縁層２３７の端部をテーパ形状とすることにより、後に形成される膜の被覆性を高めることができる。特に、絶縁層２３７に、有機絶縁層として感光性の材料を用いる場合は、露光及び現像の条件により、端部の形状を制御しやすいため好ましい。なお、絶縁層２３７には、無機絶縁層を用いてもよい。絶縁層２３７に無機絶縁層を用いることにより、高精細な表示装置とすることができる。
　絶縁層２３７となる膜に、感光性の有機材料を用いる場合、有機材料を含む組成物をスピンコート法により塗布した後、選択的に露光、現像を行うことにより、絶縁層２３７を形成することができる。絶縁層２３７となる膜に、感光性の有機材料を用いる場合、ポジ型の感光性の樹脂を用いてもよく、ネガ型の感光性の樹脂を用いてもよい。露光に用いる光は、ｉ線を含むことが好ましい。また、露光に用いる光は、ｇ線、及びｈ線の少なくとも一方を含んでいてもよい。露光量を調整することにより、開口の幅を制御することができる。この他の形成方法として、スパッタリング法、蒸着法、液滴吐出法（インクジェット法）、スクリーン印刷、又はオフセット印刷の一又は複数を用いてもよい。
　画素電極１１１Ｒ、画素電極１１１Ｇ、及び画素電極１１１Ｂには、絶縁層１０７、絶縁層１０６、絶縁層２１８、及び絶縁層２３５が有する開口を覆うように凹部が形成される。当該凹部には、絶縁層２３７が埋め込まれている。例えば、画素電極１１１の上面端部及び当該開口を覆う絶縁層２３７を形成した後に、ファインメタルマスクを用いて、島状の層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂを、それぞれ形成することができる。
　絶縁層２３７上に、層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂが設けられてもよい。なお、図１７は、隣り合う層１１３が接しない構成を示しているが、本発明の一態様はこれに限られない。絶縁層２３７上において、隣り合う層１１３が接してもよい。また、絶縁層２３７上において、隣り合う層１１３が重なってもよい。例えば、絶縁層２３７上において、層１１３Ｒと、層１１３Ｇと、が接してもよく、また、層１１３Ｒと、層１１３Ｇと、が重なってもよい。
　なお、絶縁層２３７は、他の構成例にも適用することができる。
　発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂ上には、保護層１３１が設けられている。保護層１３１と、基板１５２とは、接着層１４２を介して、接着されている。基板１５２には、遮光層１１７が設けられている。発光デバイスの封止には、固体封止構造又は中空封止構造などを適用することができる。図１７では、基板１５２と、基板１５１と、の間の空間が、接着層１４２で充填されており、固体封止構造が適用されている。又は、当該空間を不活性ガス（窒素又はアルゴンなど）で充填し、中空封止構造を適用してもよい。このとき、接着層１４２は、発光デバイスと重ならないように設けられていてもよい。また、当該空間を、枠状に設けられた接着層１４２とは異なる樹脂で充填してもよい。
　発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂ上に、保護層１３１を設けることが好ましい。保護層１３１を設けることで、共通電極１１５が酸化されること、及び、発光デバイスに不純物（水及び酸素等）が入り込むことを抑制することができる。したがって、発光デバイスの劣化が抑制され、表示装置の信頼性を高めることができる。保護層１３１は、単層構造でもよく、２層以上の積層構造であってもよい。保護層１３１の導電性は問わない。保護層１３１は、絶縁層、半導体層、及び導電層の少なくとも一種を用いることができる。
　保護層１３１には、無機物を用いることができる。保護層１３１には、例えば、酸化物、酸化窒化物、窒化酸化物、又は窒化物の一又は複数を用いることができる。具体的には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、及び酸化ハフニウムが挙げられる。特に、保護層１３１は、窒化物又は窒化酸化物を有することが好ましく、窒化物を有することがより好ましい。
　保護層１３１には、Ｉｎ−Ｓｎ酸化物（ＩＴＯ）、Ｉｎ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、又はＩｎ−Ｇａ−Ｚｎ酸化物（ＩＧＺＯ）を含む層を用いることもできる。当該層は、高抵抗であることが好ましく、具体的には、共通電極１１５よりも高抵抗であることが好ましい。当該層は、さらに窒素を含んでいてもよい。
　発光デバイスの発光を、保護層１３１を介して取り出す場合、保護層１３１は、可視光に対する透過性が高いことが好ましい。例えば、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、及び酸化アルミニウムは、それぞれ、可視光に対する透過性が高いため、好ましい。
　さらに、保護層１３１は、有機膜を有してもよい。例えば、保護層１３１は、有機膜と無機膜の双方を有してもよい。
　保護層１３１の成膜方法として、真空蒸着法、スパッタリング法、ＣＶＤ法、及びＡＬＤ法が挙げられる。保護層１３１は、異なる成膜方法を用いて形成された積層構造であってもよい。
　保護層１３１は、少なくとも表示部１６２に設けられており、表示部１６２全体を覆うように設けられていることが好ましい。保護層１３１は、表示部１６２だけでなく、接続部１４０及び回路１６４を覆うように設けられていることが好ましい。また、保護層１３１は、表示装置２００Ａの端部にまで設けられていることが好ましい。
　基板１５１の、基板１５２が重ならない領域には、接続部２０４が設けられている。接続部２０４では、配線１６５が、導電層１６６及び接続層２４２を介して、ＦＰＣ１７２と電気的に接続されている。導電層１６６は、画素電極１１１Ｒ、画素電極１１１Ｇ、及び画素電極１１１Ｂと同じ工程で形成することができる。接続部２０４の上面では、導電層１６６が露出している。これにより、接続部２０４と、ＦＰＣ１７２とを、接続層２４２を介して、電気的に接続することができる。
　接続層２４２には、例えば、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ）、又は異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｐａｓｔｅ）を用いることができる。
　なお、接続部２０４には、ＦＰＣ１７２と、導電層１６６と、を電気的に接続させるため、保護層１３１が設けられていない部分が生じる。例えば、保護層１３１を表示装置２００Ａの一面全体に成膜した後、マスクを用いて、保護層１３１の導電層１６６と重なる領域を除去することで、導電層１６６を露出させることができる。
　導電層１６６上に、少なくとも、１層の有機層と、導電層と、の積層構造を設け、当該積層構造上に、保護層１３１を設けてもよい。そして、当該積層構造に対して、レーザ、又は、鋭利な刃物（例えば、針又はカッター）を用いて、剥離の起点（剥離のきっかけとなる部分）を形成し、当該積層構造、及び、その上の保護層１３１を選択的に除去し、導電層１６６を露出させてもよい。例えば、粘着性のローラーを基板１５１に押し付け、ローラーを回転させながら相対的に移動させることで、保護層１３１を選択的に除去することができる。又は、粘着性のテープを基板１５１に貼り付け、剥してもよい。有機層と導電層との密着性、又は、有機層同士の密着性が低いため、有機層と導電層の界面、又は、有機層中で分離が生じる。これにより、保護層１３１の導電層１６６と重なる領域を選択的に除去することができる。なお、導電層１６６上に有機層等が残存した場合は、有機溶剤等により除去することができる。
　有機層には、例えば、層１１３Ｂ、層１１３Ｇ、及び層１１３Ｒのいずれかに用いる少なくとも１層の有機層（発光層、キャリアブロック層、キャリア輸送層、又はキャリア注入層として機能する層）を用いることができる。有機層は、層１１３Ｂ、層１１３Ｇ、及び層１１３Ｒのいずれかの形成時に形成してもよく、別途設けてもよい。導電層は、共通電極１１５と同一工程及び同一材料で形成することができる。例えば、共通電極１１５及び導電層として、ＩＴＯ膜を形成することが好ましい。なお、共通電極１１５に積層構造を用いる場合、導電層として、共通電極１１５を構成する層のうち、少なくとも１層を設ける。
　導電層１６６上に保護層１３１が成膜されないように、導電層１６６の上面をマスクで覆ってもよい。マスクは、例えば、メタルマスク（エリアメタルマスク）を用いてもよく、粘着性又は吸着性を有するテープ又はフィルムを用いてもよい。当該マスクを配置した状態で保護層１３１を形成し、その後、マスクを取り除くことで、保護層１３１を形成した後でも、導電層１６６が露出した状態を保つことができる。
　このような方法を用いて、接続部２０４に保護層１３１が設けられていない領域を形成し、当該領域において、導電層１６６と、ＦＰＣ１７２とを、接続層２４２を介して、電気的に接続することができる。
　接続部１４０において、絶縁層２３５上に導電層１２３が設けられている。導電層１２３の端部は、絶縁層２３７によって覆われている。また、導電層１２３上に、共通電極１１５が設けられている。
　図１７に示す表示装置２００Ａは、トップエミッション型である。発光デバイスが発する光は、基板１５２側に射出される。基板１５２には、可視光に対する透過性が高い材料を用いることが好ましい。画素電極１１１は、可視光を反射する材料を含み、共通電極１１５は、可視光を透過する材料を含む。図１７では、発光デバイス１３０Ｇ及び発光デバイス１３０Ｂから基板１５２側に射出される光Ｇ及び光Ｂを、それぞれ、破線の矢印で示している。
　基板１５２の基板１５１側の面には、遮光層１１７を設けることが好ましい。遮光層１１７は、隣り合う発光デバイスの間、接続部１４０、及び回路１６４に設けることができる。遮光層１１７を設けることで、隣り合う副画素から発せられる光が遮られ、混色を防ぐことができる。また、外光が、トランジスタ２０１、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、トランジスタ２０５Ｂ、トランジスタ２０６Ｒ、トランジスタ２０６Ｇ、及びトランジスタ２０６Ｂに到達することを抑制することができ、トランジスタ２０１、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、トランジスタ２０５Ｂ、トランジスタ２０６Ｒ、トランジスタ２０６Ｇ、及びトランジスタ２０６Ｂが、当該外光によって劣化することを抑制することができる。なお、遮光層１１７を設けない構成としてもよい。
　基板１５２の外側には、各種光学部材を配置することができる。光学部材として、偏光板、位相差板、光拡散層（例えば、拡散フィルム）、反射防止層、及び集光フィルムが挙げられる。また、基板１５２の外側には、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜、衝撃吸収層等の表面保護層を配置してもよい。例えば、表面保護層として、ガラス層又はシリカ層（ＳｉＯｘ層）を設けることで、表面汚染及び傷の発生を抑制することができ、好ましい。また、表面保護層として、ＤＬＣ（ダイヤモンドライクカーボン）、酸化アルミニウム（ＡｌＯｘ）、ポリエステル系材料、又はポリカーボネート系材料などを用いてもよい。なお、表面保護層には、可視光に対する透過率が高い材料を用いることが好ましい。また、表面保護層には、硬度が高い材料を用いることが好ましい。
　基板１５１及び基板１５２には、それぞれ、図１Ｂ等に示す基板１０２に用いることができる材料を用いることができる。発光デバイスからの光を取り出す側の基板には、当該光を透過する材料を用いる。また、発光デバイスからの光を取り出す側の基板として偏光板を用いてもよい。
　基板１５１及び基板１５２に可撓性を有する材料を用いると、表示装置の可撓性を高めることができる。基板１５１及び基板１５２には、それぞれ、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、アクリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂（ナイロン、アラミド等）、ポリシロキサン樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリウレタン樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリプロピレン樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂、ＡＢＳ樹脂、又はセルロースナノファイバーを用いることができる。基板１５１及び基板１５２には、それぞれ、可撓性を有する程度の厚さのガラスを用いてもよい。
　なお、表示装置に円偏光板を重ねる場合、表示装置が有する基板には、光学等方性の高い基板を用いることが好ましい。光学等方性が高い基板は、複屈折が小さい（複屈折量が小さい、ともいえる）。
　光学等方性が高い基板のリタデーション（位相差）値の絶対値は、３０ｎｍ以下が好ましく、２０ｎｍ以下がより好ましく、１０ｎｍ以下がさらに好ましい。
　光学等方性が高いフィルムとして、トリアセチルセルロース（ＴＡＣ、セルローストリアセテートともいう。）フィルム、シクロオレフィンポリマー（ＣＯＰ）フィルム、シクロオレフィンコポリマー（ＣＯＣ）フィルム、及びアクリルフィルム等が挙げられる。
　基板としてフィルムを用いる場合、フィルムが吸水することで、表示装置にしわが発生するなどの形状変化が生じる恐れがある。そのため、基板には、吸水率の低いフィルムを用いることが好ましい。例えば、吸水率が１％以下のフィルムを用いることが好ましく、０．１％以下のフィルムを用いることがより好ましく、０．０１％以下のフィルムを用いることがさらに好ましい。
　接着層１４２には、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤として、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
　以下では、前述の表示装置と異なる構成例について、説明する。なお、前述の表示装置と重複する部分は、説明を省略する場合がある。また、以下で示す図面において、前述の表示装置と同様の機能を有する部分については、ハッチングパターンを同じくし、符号を付さない場合もある。
＜表示装置２００Ｂ＞
　図１８に示す表示装置２００Ｂは、発光デバイス１３０Ｒ（図示しない。）、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂの構成が異なる点で、図１７に示す表示装置２００Ａと主に異なる。
　発光デバイス１３０Ｒは、層１１３Ｒに代わり、層１１３Ｗを有する。発光デバイス１３０Ｇは、層１１３Ｇに代わり、層１１３Ｗを有する。発光デバイス１３０Ｂは、層１１３Ｂに代わり、層１１３Ｗを有する。層１１３Ｗは、例えば、白色の光を発する構成とすることができる。層１１３Ｗの形成には、例えば、真空蒸着法又はスパッタリング法を用いることができる。層１１３Ｗは、発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂで共有される構成とすることができる。複数の発光デバイス１３０で層１１３Ｗを共有させることにより、ファインメタルマスクを用いずに層１１３Ｗを形成することができる。層１１３Ｗは、表示部１６２に設けられる。層１１３Ｗの形成に、例えば、エリアマスクを用いることができる。
　画素電極１１１と、層１１３と、の間に光学調整層（図示しない。）を設けてもよい。光学調整層として、可視光に対して透過性を有する導電層を用いることができる。発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂで、それぞれ、光学調整層の膜厚を異ならせてもよい。光学調整層の膜厚を最適な光路長となるように調整することで、白色の光を発する層１１３Ｗを用いた場合であっても、発光デバイス１３０から、所望の波長の光が強められた光を得ることができる。
　基板１５２の接着層１４２側の面には、赤色の光を透過する着色層１３２Ｒ（図示しない。）、緑色の光を透過する着色層１３２Ｇ、及び、青色の光を透過する着色層１３２Ｂを設けてもよい。着色層１３２Ｒは、発光デバイス１３０Ｒと重なる領域に設けられる。着色層１３２Ｇは、発光デバイス１３０Ｇと重なる領域に設けられる。着色層１３２Ｂは、発光デバイス１３０Ｂと重なる領域に設けられる。例えば、赤色の発光デバイス１３０Ｒから射出される不要な波長の光を、着色層１３２Ｒで遮光することができる。このような構成とすることで、各発光デバイスから射出される光の色純度を高めることができる。なお、発光デバイス１３０Ｇと着色層１３２Ｇの組み合わせ、及び発光デバイス１３０Ｂと着色層１３２Ｂの組み合わせにおいても、それぞれ同様の効果を奏する。
　なお、着色層１３２Ｒ、着色層１３２Ｇ、及び着色層１３２Ｂは、他の構成例にも適用することができる。
＜表示装置２００Ｃ＞
　図１９に示す表示装置２００Ｃは、画素電極１１１Ｒ（図示しない。）、画素電極１１１Ｇ、画素電極１１１Ｂ、導電層１２３、及び導電層１６６の構成が異なる点、絶縁層２３７を有さない点、層１１３が画素電極１１１の上面及び側面を覆う点、並びに、共通層１１４、絶縁層１２５、及び絶縁層１２７を有する点で、図１７に示す表示装置２００Ａと主に異なる。
　発光デバイス１３０Ｒ（図示しない。）は、絶縁層２３５上の画素電極１１１Ｒと、画素電極１１１Ｒ上の島状の層１１３Ｒと、島状の層１１３Ｒ上の共通層１１４と、共通層１１４上の共通電極１１５と、を有する。発光デバイス１３０Ｒにおいて、層１１３Ｒ及び共通層１１４を、まとめてＥＬ層と呼ぶことができる。
　発光デバイス１３０Ｇは、絶縁層２３５上の画素電極１１１Ｇと、画素電極１１１Ｇ上の島状の層１１３Ｇと、島状の層１１３Ｇ上の共通層１１４と、共通層１１４上の共通電極１１５と、を有する。発光デバイス１３０Ｇにおいて、層１１３Ｇ及び共通層１１４を、まとめてＥＬ層と呼ぶことができる。
　発光デバイス１３０Ｂは、絶縁層２３５上の画素電極１１１Ｂと、画素電極１１１Ｂ上の島状の層１１３Ｂと、島状の層１１３Ｂ上の共通層１１４と、共通層１１４上の共通電極１１５と、を有する。発光デバイス１３０Ｂにおいて、層１１３Ｂ及び共通層１１４を、まとめてＥＬ層と呼ぶことができる。
　本明細書等では、発光デバイスが有するＥＬ層のうち、発光デバイスごとに島状に設けられた層を層１１３Ｒ、層１１３Ｇ、又は層１１３Ｂと示し、複数の発光デバイスが共有して有する層を共通層１１４と示す。なお、本明細書等において、共通層１１４を含めず、層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂを指して、島状のＥＬ層、島状に形成されたＥＬ層などと呼ぶ場合もある。
　例えば、層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂは、それぞれ、正孔注入層、正孔輸送層、発光層、及び、電子輸送層を、この順で有してもよい。また、正孔輸送層と発光層との間に、電子ブロック層を有してもよい。また、電子輸送層と発光層との間に、正孔ブロック層を有してもよい。また、電子輸送層上に、電子注入層を有してもよい。
　例えば、層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂは、それぞれ、電子注入層、電子輸送層、発光層、及び、正孔輸送層を、この順で有してもよい。また、電子輸送層と発光層との間に、正孔ブロック層を有してもよい。また、正孔輸送層と発光層との間に、電子ブロック層を有してもよい。また、正孔輸送層上に、正孔注入層を有してもよい。
　このように、層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂは、それぞれ、発光層と、発光層上のキャリア輸送層（電子輸送層又は正孔輸送層）と、を有することが好ましい。又は、層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂは、それぞれ、発光層と、発光層上のキャリアブロック層（正孔ブロック層又は電子ブロック層）と、を有することが好ましい。又は、層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂは、それぞれ、発光層と、発光層上のキャリアブロック層と、キャリアブロック層上のキャリア輸送層と、を有することが好ましい。
　発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｇにタンデム構造を適用してもよい。タンデム構造を適用する場合、層１１３Ｒは、赤色の光を発する発光ユニットを複数有する構造であり、層１１３Ｇは、緑色の光を発する発光ユニットを複数有する構造であり、層１１３Ｂは、青色の光を発する発光ユニットを複数有する構造であると好ましい。各発光ユニットの間には、電荷発生層を設けることが好ましい。層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂは、例えば、第１の発光ユニットと、第１の発光ユニット上の電荷発生層と、電荷発生層上の第２の発光ユニットと、を有してもよい。
　第２の発光ユニットは、発光層と、発光層上のキャリア輸送層（電子輸送層又は正孔輸送層）と、を有することが好ましい。又は、第２の発光ユニットは、発光層と、発光層上のキャリアブロック層（正孔ブロック層又は電子ブロック層）と、を有することが好ましい。又は、第２の発光ユニットは、発光層と、発光層上のキャリアブロック層と、キャリアブロック層上のキャリア輸送層と、を有することが好ましい。第２の発光ユニットの表面は、表示装置の作製工程中に露出するため、キャリア輸送層及びキャリアブロック層の一方又は双方を発光層上に設けることで、発光層が最表面に露出することを抑制し、発光層が受けるダメージを低減することができる。これにより、発光デバイスの信頼性を高めることができる。なお、発光ユニットを３つ以上有する場合は、最も上層に設けられる発光ユニットにおいて、発光層と、発光層上のキャリア輸送層及びキャリアブロック層の一方又は双方と、を有することが好ましい。
　共通層１１４は、例えば、電子注入層、又は正孔注入層を有する。又は、共通層１１４は、電子輸送層と、電子注入層と、を積層して有していてもよく、正孔輸送層と、正孔注入層と、を積層して有していてもよい。共通層１１４は、発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂで共有されている。共通層１１４の形成には、例えば、蒸着法（真空蒸着法を含む。）、転写法、印刷法、インクジェット法、又は塗布法を用いることができる。
　接続部１４０には、共通層１１４を設けなくてもよい。図１９では、導電層１２３上に直接共通電極１１５が設けられる構成を示している。なお、導電層１２３上に共通層１１４が設けられ、共通層１１４を介して、導電層１２３と共通電極１１５とが電気的に接続される構成としてもよい。例えば、エリアマスクを用いることで、共通層１１４と、共通電極１１５とで、成膜される領域を変えることができる。
　図１９に示すように、発光デバイス１３０Ｇが有する画素電極１１１Ｇは、導電層１２４Ｇと、導電層１２４Ｇ上の導電層１２６Ｇと、導電層１２６Ｇ上の導電層１２９Ｇと、の積層構造を有する。
　導電層１２４Ｇは、絶縁層１０７、絶縁層１０６、絶縁層２１８、及び絶縁層２３５に設けられた開口を介して、トランジスタ２０６Ｇが有する導電層１１６ｂと電気的に接続される。
　導電層１２４Ｇの端部は、導電層１２６Ｇの端部より外側に位置している。導電層１２６Ｇの端部は、導電層１２９Ｇの端部より内側に位置している。導電層１２４Ｇの端部は、導電層１２９Ｇの端部より外側に位置している。つまり、導電層１２６Ｇの端部は、導電層１２４Ｇ上に位置する。また、導電層１２９Ｇの端部は、導電層１２４Ｇ上に位置する。導電層１２６Ｇの上面及び側面は、導電層１２９Ｇで覆われる。
　導電層１２４Ｇの、可視光に対する透過性及び反射性については、特に限定されない。導電層１２４Ｇには、可視光に対して透過性を有する導電層、又は可視光に対して反射性を有する導電層を用いることができる。可視光に対して透過性を有する導電層として、例えば、酸化物導電体を含む導電層（酸化物導電層ともいう。）を用いることができる。具体的には、導電層１２４Ｇとして、Ｉｎ−Ｓｉ−Ｓｎ酸化物（ＩＴＳＯともいう。）を好適に用いることができる。可視光に対して反射性を有する導電層として、例えば、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、銀、スズ、亜鉛、銀、白金、金、モリブデン、タンタル、又はタングステンなどの金属、又はこれを主成分とする合金（例えば、銀とパラジウムと銅の合金（ＡＰＣ：Ａｇ−Ｐｄ−Ｃｕ））を用いることができる。導電層１２４Ｇは、可視光に対して透過性を有する導電層と、当該導電層上の反射性を有する導電層との積層構造としてもよい。導電層１２４Ｇには、導電層１２４Ｇの被形成面（ここでは、絶縁層２３５）との密着性が高い材料を適用することが好ましい。これにより、導電層１２４Ｇの膜剥がれを抑制することができる。
　導電層１２６Ｇには、可視光に対して反射性を有する導電層を用いることができる。導電層１２６Ｇは、可視光に対して透過性を有する導電層と、当該導電層上の反射性を有する導電層との積層構造としてもよい。導電層１２６Ｇには、導電層１２４Ｇと同じ材料を適用することができる。具体的には、導電層１２６Ｇとして、Ｉｎ−Ｓｉ−Ｓｎ酸化物（ＩＴＳＯ）と、Ｉｎ−Ｓｉ−Ｓｎ酸化物（ＩＴＳＯ）上の銀とパラジウムと銅の合金（ＡＰＣ）の積層構造を好適に用いることができる。
　導電層１２９Ｇには、導電層１２４Ｇと同じ材料を適用することができる。導電層１２９Ｇには、例えば、可視光に対して透過性を有する導電層を用いることができる。具体的には、導電層１２９Ｇとして、Ｉｎ−Ｓｉ−Ｓｎ酸化物（ＩＴＳＯ）を用いることができる。
　導電層１２６Ｇに酸化されやすい材料を用いる場合、導電層１２９Ｇに酸化されにくい材料を適用し、導電層１２９Ｇで導電層１２６Ｇを覆うことにより、導電層１２６Ｇが酸化されてしまうことを抑制することができる。また、導電層１２６Ｇに含まれる金属成分が析出してしまうことを抑制することができる。例えば、導電層１２６Ｇに銀を含む材料を適用する場合、導電層１２９Ｇには、Ｉｎ−Ｓｉ−Ｓｎ酸化物（ＩＴＳＯ）を好適に用いることができる。これにより、導電層１２６Ｇが酸化されることを抑制することができ、銀の析出を抑制することができる。
　発光デバイス１３０Ｒにおける導電層１２４Ｒ（図示しない。）、導電層１２６Ｒ（図示しない。）、及び導電層１２９Ｒ（図示しない。）、並びに、発光デバイス１３０Ｂにおける導電層１２４Ｂ、導電層１２６Ｂ、及び導電層１２９Ｂについては、それぞれ、発光デバイス１３０Ｇにおける導電層１２４Ｇ、導電層１２６Ｇ、及び導電層１２９Ｇと同様であるため、詳細な説明は省略する。
　なお、図１９等に示す画素電極１１１Ｒ、画素電極１１１Ｇ、画素電極１１１Ｂ、導電層１２３、及び導電層１６６は、他の構成例にも適用することができる。
　導電層１２４Ｒ、導電層１２４Ｇ、及び導電層１２４Ｂには、絶縁層１０７、絶縁層１０６、絶縁層２１８、及び絶縁層２３５に設けられた開口を覆うように凹部が形成される。当該凹部には、層１２８が埋め込まれている。
　層１２８は、導電層１２４Ｒ、導電層１２４Ｇ、及び導電層１２４Ｂの凹部を平坦にする機能を有する。導電層１２４Ｒ、導電層１２４Ｇ、導電層１２４Ｂ、及び層１２８上には、導電層１２４Ｒ、導電層１２４Ｇ、及び導電層１２４Ｂとそれぞれ電気的に接続される導電層１２６Ｒ、導電層１２６Ｇ、及び導電層１２６Ｂが設けられている。したがって、発光デバイス１３０において、導電層１２４Ｒ、導電層１２４Ｇ、及び導電層１２４Ｂの凹部と重なる領域も発光領域として機能し、画素の開口率を高めることができる。
　層１２８は、絶縁層であってもよく、導電層であってもよい。層１２８には、各種無機絶縁材料、有機絶縁材料、及び導電材料を適宜用いることができる。層１２８は、有機材料を用いて形成されることが好ましい。有機材料として、感光性の有機樹脂を用いることが特に好ましい。層１２８には、例えば、アクリル樹脂を含む感光性の樹脂組成物を好適に用いることができる。
　なお、層１２８を導電層とする場合、層１２８は、画素電極の一部として機能することができる。層１２８には、例えば、金属粒子を分散させた有機樹脂を用いることができる。
　なお、図１９等に示す層１２８は、他の構成例にも適用することができる。
　図１９では、画素電極１１１Ｇの端部よりも、層１１３Ｇの端部の方が、外側に位置する例を示している。層１１３Ｇは、画素電極１１１Ｇの端部を覆うように形成される。このような構成とすることで、画素電極の上面全体を発光領域とすることも可能となり、島状のＥＬ層の端部が、画素電極の端部よりも内側に位置する構成に比べて、開口率を高めることができる。また、画素電極１１１の側面をＥＬ層で覆うことにより、画素電極１１１と、共通電極１１５と、が接することを抑制することができるため、発光デバイス１３０のショートを抑制することができる。なお、ここでは、画素電極１１１Ｇと、層１１３Ｇと、を例に挙げて説明するが、画素電極１１１Ｒと層１１３Ｒ、及び、画素電極１１１Ｂと層１１３Ｂにおいても、同様のことがいえる。
　画素電極１１１Ｇと、層１１３Ｇと、の間には、画素電極１１１Ｇの上面端部を覆う絶縁層（図１７の絶縁層２３７参照）が設けられていない。また、画素電極１１１Ｂと、層１１３Ｂと、の間には、画素電極１１１Ｂの上面端部を覆う絶縁層が設けられていない。そのため、隣り合う発光デバイスの間隔を小さくすることができる。したがって、高精細、又は高解像度の表示装置を実現することができる。また、当該絶縁層を形成するためのマスクも不要となり、表示装置の製造コストを削減することができる。
　ＥＬ層は、例えば、フォトリソグラフィ法を用いて形成することができる。具体的には、副画素ごとに画素電極を形成した後、複数の画素電極にわたって発光層となる膜を成膜する。その後、当該膜を、フォトリソグラフィ法を用いて加工し、１つの画素電極に対して１つの島状の発光層を形成する。これにより、発光層が副画素ごとに分割され、副画素ごとに島状の発光層を形成することができる。フォトリソグラフィ法を用いることにより、微細なサイズのＥＬ層を形成することができる。ＥＬ層を発光デバイスごとに島状に設けることで、隣接する発光デバイス間のリーク電流を抑制することができる。これにより、意図しない発光に起因したクロストークを防ぐことができ、コントラストの極めて高い表示装置を実現することができる。特に、低輝度における電流効率の高い表示装置を実現することができる。
　層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂに含まれる化合物の耐熱温度は、それぞれ、１００℃以上１８０℃以下であることが好ましく、１２０℃以上１８０℃以下が好ましく、１４０℃以上１８０℃以下がより好ましい。例えば、これらの化合物のガラス転移点（Ｔｇ）は、それぞれ、１００℃以上１８０℃以下であることが好ましく、１２０℃以上１８０℃以下が好ましく、１４０℃以上１８０℃以下がより好ましい。これにより、工程中に加わる熱により、層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂがダメージを受けて発光効率が低下すること、及び、寿命が短くなることを抑制することができる。
　隣り合う発光デバイス１３０の間の領域には、絶縁層１２５と、絶縁層１２５上の絶縁層１２７と、が設けられている。図１９では、絶縁層１２５及び絶縁層１２７の断面が、複数示されているが、表示装置２００Ｃを上面から見た場合、絶縁層１２５及び絶縁層１２７は、それぞれ１つに繋がっている。つまり、表示装置２００Ｃは、例えば、絶縁層１２５及び絶縁層１２７を１つずつ有する構成とすることができる。なお、表示装置２００Ｃは、互いに分離された複数の絶縁層１２５を有してもよく、また互いに分離された複数の絶縁層１２７を有してもよい。
　絶縁層１２５は、層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂのそれぞれの側面と接することが好ましい。絶縁層１２５が、層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂと接する構成とすることで、層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂの膜剥がれを防止することができる。絶縁層１２５と、層１１３Ｒ、層１１３Ｇ、又は層１１３Ｂと、が密着することで、隣り合う層１１３などが、絶縁層１２５によって固定される、又は、接着される効果を奏する。これにより、発光デバイスの信頼性を高めることができる。また、発光デバイスの作製歩留まりを高めることができる。
　絶縁層１２５には、無機材料を用いることができる。絶縁層１２５には、例えば、酸化物、酸化窒化物、窒化酸化物、及び窒化物の一又は複数を用いることができる。絶縁層１２５は、単層構造であってもよく、積層構造であってもよい。酸化物として、酸化シリコン、酸化アルミニウム、酸化マグネシウム、インジウムガリウム亜鉛酸化物、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、及び酸化タンタルが挙げられる。窒化物として、窒化シリコン及び窒化アルミニウムが挙げられる。酸化窒化物として、酸化窒化シリコン、及び酸化窒化アルミニウムが挙げられる。窒化酸化物として、窒化酸化シリコン、及び窒化酸化アルミニウムが挙げられる。特に、酸化アルミニウムは、エッチングにおいて、ＥＬ層との選択比が高く、ＥＬ層を保護する機能を有するため、好ましい。
　絶縁層１２５は、水及び酸素の少なくとも一方に対するバリア絶縁層としての機能を有することが好ましい。また、絶縁層１２５は、水及び酸素の少なくとも一方の拡散を抑制する機能を有することが好ましい。また、絶縁層１２５は、水及び酸素の少なくとも一方を捕獲、又は固着する（ゲッタリングともいう。）機能を有することが好ましい。なお、本明細書等において、バリア絶縁層とは、バリア性を有する絶縁層を指す。また、本明細書等において、バリア性とは、対応する物質の拡散を抑制する機能（透過性が低いともいう。）を指す。
　絶縁層１２５が、バリア絶縁層としての機能、又はゲッタリング機能を有することで、外部から各発光デバイスに拡散し得る不純物（代表的には、水及び酸素の少なくとも一方）の侵入を抑制することが可能な構成となる。当該構成とすることで、信頼性の高い発光デバイス、さらには、信頼性の高い表示装置を提供することができる。
　絶縁層１２７は、絶縁層１２５に形成された凹部を充填するように、絶縁層１２５上に設けられる。絶縁層１２７は、絶縁層１２５を介して、層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂのそれぞれの上面の一部及び側面と重なる構成とすることができる。絶縁層１２７は、絶縁層１２５の側面の少なくとも一部を覆うことが好ましい。絶縁層１２５及び絶縁層１２７を設けることで、隣り合う島状の層の間を埋めることができるため、島状の層上に設ける層（例えばキャリア注入層、及び共通電極など）の被形成面の凹凸を低減し、当該層の被覆性を高めることができる。絶縁層１２７の上面は、より平坦性の高い形状を有することが好ましいが、凸部、凸曲面、凹曲面、又は凹部を有してもよい。
　絶縁層１２７として、有機材料を有する絶縁層を好適に用いることができる。有機材料として、感光性の有機樹脂を用いることが好ましく、例えば、アクリル樹脂を含む感光性の樹脂組成物を用いることが好ましい。
　絶縁層１２７として、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、イミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シリコーン樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、及びこれら樹脂の前駆体等を用いてもよい。また、絶縁層１２７として、ポリビニルアルコール（ＰＶＡ）、ポリビニルブチラル、ポリビニルピロリドン、ポリエチレングリコール、ポリグリセリン、プルラン、水溶性のセルロース、又はアルコール可溶性のポリアミド樹脂等の有機材料を用いてもよい。また、感光性の樹脂として、フォトレジストを用いてもよい。感光性の有機樹脂として、ポジ型の材料及びネガ型の材料のどちらを用いてもよい。
　絶縁層１２７には、可視光を吸収する材料を用いてもよい。絶縁層１２７が発光デバイスからの発光を吸収することで、発光デバイスから、絶縁層１２７を介して、隣接する発光デバイスに光が漏れること（迷光）を抑制することができる。これにより、表示装置の表示品位を高めることができる。また、表示装置に偏光板を用いなくても、表示品位を高めることができるため、表示装置の軽量化及び薄型化を図ることができる。
　可視光を吸収する材料として、黒色などの顔料を含む材料、染料を含む材料、光吸収性を有する樹脂材料（例えばポリイミドなど）、及び、カラーフィルタに用いることのできる樹脂材料（カラーフィルタ材料）が挙げられる。特に、２色、又は３色以上のカラーフィルタ材料を積層又は混合した樹脂材料を用いると、可視光の遮蔽効果を高めることができるため好ましい。特に、３色以上のカラーフィルタ材料を混合させることで、黒色又は黒色近傍の樹脂層とすることが可能となる。
　発光デバイス１３０Ｒが有する層１１３Ｒ上に、マスク層１１８Ｒ及びマスク層１１９Ｒが位置し、発光デバイス１３０Ｇが有する層１１３Ｇ上に、マスク層１１８Ｇ及びマスク層１１９Ｇが位置し、発光デバイス１３０Ｂが有する層１１３Ｂ上に、マスク層１１８Ｂ及びマスク層１１９Ｂが位置する。マスク層１１８及びマスク層１１９は、発光領域を囲むように設けられる。言い換えると、マスク層１１８及びマスク層１１９は、発光領域と重なる部分に開口を有する。マスク層１１８Ｒ及びマスク層１１９Ｒは、層１１３Ｒを形成する際に、層１１３Ｒ上に設けたマスク層の一部が残存しているものである。同様に、マスク層１１８Ｇ及びマスク層１１９Ｇは、層１１３Ｇを形成する際に、また、マスク層１１８Ｂ及びマスク層１１９Ｂは、層１１３Ｂを形成する際に、それぞれ設けたマスク層の一部が残存しているものである。このように、本発明の一態様の表示装置は、その作製時にＥＬ層を保護するために用いるマスク層が、一部残存していてもよい。
　共通層１１４及び共通電極１１５は、層１１３Ｒ、層１１３Ｇ、層１１３Ｂ、マスク層１１８、マスク層１１９、絶縁層１２５、及び絶縁層１２７上に設けられる。絶縁層１２５及び絶縁層１２７を設ける前の段階では、画素電極及び島状のＥＬ層が設けられる領域と、画素電極及び島状のＥＬ層が設けられない領域（発光デバイス間の領域）と、に起因する段差が生じている。本発明の一態様の表示装置は、絶縁層１２５及び絶縁層１２７を有することで、当該段差を小さくすることができ、共通層１１４及び共通電極１１５の被覆性を向上させることができる。したがって、共通層１１４及び共通電極１１５の段切れによる接続不良を抑制することができる。また、当該段差によって、共通電極１１５の膜厚が局所的に薄くなり、共通電極１１５の電気抵抗が上昇することを抑制することができる。
　なお、絶縁層１２７は、絶縁層１２５の側面、マスク層１１８Ｒの側面、マスク層１１９Ｒの側面、マスク層１１８Ｇの側面、マスク層１１９Ｇの側面、マスク層１１８Ｂの側面、及びマスク層１１９Ｂの側面の少なくとも一部を覆ってもよい。また、絶縁層１２７は、層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂと接する領域を有してもよい。
＜表示装置２００Ｄ＞
　図２０に示す表示装置２００Ｄは、絶縁層２３９を有する点で、図１９に示す表示装置２００Ｃと主に異なる。
　絶縁層２３９は、絶縁層２３５上に設けられ、絶縁層２３５が有する開口と重なる領域に開口を有する。画素電極１１１は、絶縁層２３９、絶縁層２３５、絶縁層２１８、絶縁層１０６、及び絶縁層１０７に設けられた開口を覆うように設けられる。
　絶縁層２３９は、層１１３、マスク層１１８、及びマスク層１１９を形成する際にエッチング保護膜として機能することができる。絶縁層２３９を設けることにより、層１１３、マスク層１１８、及びマスク層１１９を形成する際に、絶縁層２３５の一部がエッチングされ、絶縁層２３５に凹凸が生じることを防止することができる。つまり、絶縁層１２５の被形成面の段差が小さくなり、絶縁層１２５の被覆性を高めることができる。したがって、層１１３の側面が絶縁層１２５で覆われ、層１１３の膜剥がれを防止することができる。
　絶縁層２３９は、無機材料を有する絶縁層とすることができる。絶縁層２３９には、例えば、酸化絶縁膜、窒化絶縁膜、酸化窒化絶縁膜、及び窒化酸化絶縁膜等の無機絶縁膜を用いることができる。絶縁層２３９は、単層構造であってもよく、積層構造であってもよい。酸化絶縁膜としては、酸化シリコン膜、酸化アルミニウム膜、酸化マグネシウム膜、インジウムガリウム亜鉛酸化物膜、酸化ガリウム膜、酸化ゲルマニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ランタン膜、酸化ネオジム膜、酸化ハフニウム膜、及び酸化タンタル膜等が挙げられる。窒化絶縁膜としては、窒化シリコン膜及び窒化アルミニウム膜等が挙げられる。酸化窒化絶縁膜としては、酸化窒化シリコン膜、及び酸化窒化アルミニウム膜等が挙げられる。窒化酸化絶縁膜としては、窒化酸化シリコン膜、及び窒化酸化アルミニウム膜等が挙げられる。絶縁層２３９には、例えば、酸化シリコン膜又は酸化窒化シリコン膜を好適に用いることができる。
　絶縁層２３９には、層１１３、マスク層１１８、及びマスク層１１９となる膜をエッチングする際に、当該膜とエッチングレートの比が大きい（選択比が大きいともいう。）材料を選択することが好ましい。
　ここで、発光デバイス１３０の被形成面の平坦性が低い場合、例えば、共通電極１１５の段切れによる接続不良、又は共通電極１１５の膜厚が局所的に薄くなり、電気抵抗が上昇する等の不具合が生じる場合がある。また、当該被形成面に形成される層の加工精度が低くなる場合がある。
　本発明の一態様である表示装置は、絶縁層２３９を設けることにより、発光デバイス１３０の被形成面をより平坦にすることができる。したがって、絶縁層２３９上に設けられる発光デバイス１３０等の加工精度が高まり、精細度の高い表示装置とすることができる。また、共通電極１１５の段切れによる接続不良、及び、共通電極１１５の膜厚が局所的に薄くなり、電気抵抗が上昇することを防止することができ、表示品位の高い表示装置とすることができる。
　なお、図２０では、絶縁層２３９を単層構造で示しているが、本発明の一態様はこれに限られない。絶縁層２３９は、積層構造であってもよい。
　層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂのいずれとも重ならない領域において、絶縁層２３９の一部が除去されてもよい。層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂのいずれとも重ならない領域の絶縁層２３９の膜厚が、層１１３Ｒ、層１１３Ｇ、又は層１１３Ｂと重なる領域の絶縁層２３９の膜厚より薄くなってもよい。
　なお、絶縁層２３９は、他の構成例にも適用することができる。
＜表示装置２００Ｅ＞
　図２１に示す表示装置２００Ｅは、トランジスタ２０５とトランジスタ２０６の互いの配置位置が、図１７乃至図２０に示した表示装置と異なる。また、ボトムエミッション型の表示装置である点で、図２０に示す表示装置２００Ｄと主に異なる。
　図１７乃至図２０に示す表示装置では、トランジスタ２０５と、トランジスタ２０６とが、それぞれ互いに隣り合っており、全体として、図１Ａ及び図１Ｂに示した半導体装置１０における位置関係を構成している。一方、表示装置２００Ｅでは、トランジスタ２０５が、トランジスタ２０６上に重なるように配置されており、全体として、図２Ａ及び図２Ｂに示した半導体装置１０Ａにおける位置関係を構成している。ボトムエミッション型の表示装置の場合、発光デバイスが発する光は、基板１５１側に射出される。そのため、トランジスタ２０５と、トランジスタ２０６と、の互いの位置関係を、半導体装置１０Ａにおける構成にすることで、半導体装置１０における構成にする場合よりも、表示装置の開口率を大幅に高めることができる。
　前述のように、発光デバイスが発する光は、基板１５１側に射出される。したがって、基板１５１には、可視光に対する透過性が高い材料を用いることが好ましい。一方、基板１５２に用いる材料の透光性は問わない。
　基板１５１と、トランジスタ２０１と、の間、及び、基板１５１と、トランジスタ２０５及びトランジスタ２０６と、の間には、それぞれ、遮光層１１７を形成することが好ましい。図２１では、基板１５１上に遮光層１１７が設けられ、遮光層１１７上に絶縁層１５３が設けられ、絶縁層１５３上にトランジスタ２０１、トランジスタ２０５Ｒ、トランジスタ２０６Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０６Ｇが設けられている例を示す。
　画素電極１１１Ｒ（図示しない。）、画素電極１１１Ｇ、及び画素電極１１１Ｂには、それぞれ、可視光に対する透過性が高い材料を用いる。共通電極１１５には、可視光を反射する材料を用いることが好ましい。
＜表示装置２００Ｆ＞
　図２２に示す表示装置２００Ｆは、受光デバイス１５０を有する点で、図２０に示す表示装置２００Ｄと主に異なる。
　受光デバイス１５０として、例えば、ｐｎ型又はｐｉｎ型のフォトダイオードを用いることができる。受光デバイス１５０は、受光デバイスに入射する光を検出し、電荷を発生させる光電変換デバイス（光電変換素子ともいう。）として機能する。受光デバイス１５０に入射する光量に基づき、受光デバイス１５０から発生する電荷量が決まる。
　受光デバイス１５０は、可視光及び赤外光の一方又は双方を検出することができる。可視光を検出する場合、例えば、青色、紫色、青紫色、緑色、黄緑色、黄色、橙色、赤色などの光のうち、一つ又は複数を検出することができる。赤外光を検出する場合、暗い場所でも対象物の検出が可能となり、好ましい。
　特に、受光デバイス１５０として、有機化合物を含む層を有する有機フォトダイオードを用いることが好ましい。有機フォトダイオードは、薄型化、軽量化、及び大面積化が容易であり、また、形状及びデザインの自由度が高いため、様々な表示装置に適用することができる。
　本発明の一態様では、発光デバイス１３０として、有機ＥＬデバイスを用い、受光デバイス１５０として、有機フォトダイオードを用いる。有機ＥＬデバイス及び有機フォトダイオードは、同一基板上に形成することができる。したがって、有機ＥＬデバイスを用いた表示装置に、有機フォトダイオードを内蔵することができる。
　受光デバイス１５０は、画素電極１１１Ｓと、共通電極１１５と、の間に逆バイアスをかけて駆動することで、受光デバイスに入射する光を検出し、電荷を発生させ、電流として取り出すことができる。
　図２２は、発光デバイス１３０Ｇから基板１５２側に射出される光Ｇ、及び、基板１５２側から受光デバイス１５０に入射する光Ｌｉｎを、それぞれ、破線の矢印で示している。
　受光デバイス１５０には、発光デバイス１３０と同様の作製方法を適用することができる。受光デバイスが有する島状の活性層（光電変換層ともいう。）は、例えば、ファインメタルマスクを用いて形成することができる。又は、活性層はファインメタルマスクを用いて形成されるのではなく、フォトリソグラフィ法を用いて形成することができる。フォトリソグラフィ法を用いる場合、活性層となる膜を一面に成膜した後に加工することで形成されるため、島状の活性層を均一の厚さで形成することができる。また、活性層上にマスク層を設けることで、表示装置の作製工程中に活性層が受けるダメージを低減し、受光デバイスの信頼性を高めることができる。ここでは、フォトリソグラフィ法を用いて活性層を形成する構成を例に挙げて、説明する。
　受光デバイス１５０は、画素電極１１１Ｓと、層１１３Ｓと、共通層１１４と、共通電極１１５と、を有する。層１１３Ｓは、少なくとも活性層を有する。画素電極１１１Ｓは、導電層１２４Ｓと、導電層１２４Ｓ上の導電層１２６Ｓと、導電層１２６Ｓ上の導電層１２９Ｓと、の積層構造を有する。画素電極１１１Ｓは、画素電極１１１Ｒ（図示しない。）、画素電極１１１Ｇ、及び画素電極１１１Ｂ（図示しない。）と同じ工程で形成することができる。
　画素電極１１１Ｓは、トランジスタ２０６Ｓが有する導電層１１６ｂと、電気的に接続される。トランジスタ２０５Ｓは、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂと同じ工程で形成することができる。また、トランジスタ２０６Ｓは、トランジスタ２０６Ｒ、トランジスタ２０６Ｇ、及びトランジスタ２０６Ｂと同じ工程で形成することができる。絶縁層２３５、絶縁層２１８、絶縁層１０６、及び絶縁層１０７は、それぞれ、トランジスタ２０６Ｓが有する導電層１１６ｂと重なる領域に開口を有する。当該開口を覆うように、受光デバイス１５０が有する画素電極１１１Ｓが設けられる。トランジスタ２０６Ｓが有する導電層１１６ｂは、当該開口を介して画素電極１１１Ｓと電気的に接続される。層１１３Ｓは、画素電極１１１Ｓ上に設けられる。層１１３Ｓ上に、共通層１１４が設けられ、共通層１１４上に共通電極１１５が設けられている。共通層１１４は、受光デバイス１５０と、発光デバイス１３０と、に共通して設けられる一続きの層である。
　層１１３Ｓは、少なくとも活性層を含み、好ましくは複数の機能層を有する。例えば、機能層として、キャリア輸送層（正孔輸送層及び電子輸送層）、及び、キャリアブロック層（正孔ブロック層及び電子ブロック層）などが挙げられる。また、活性層上に１層以上の層を有することが好ましい。活性層と、マスク層と、の間に他の層を有することで、表示装置の作製工程中に活性層が最表面に露出することを抑制し、活性層が受けるダメージを低減することができる。これにより、受光デバイス１５０の信頼性を高めることができる。したがって、層１１３Ｓは、活性層と、活性層上のキャリアブロック層（正孔ブロック層又は電子ブロック層）、若しくはキャリア輸送層（電子輸送層又は正孔輸送層）と、を有することが好ましい。
　層１１３Ｓは、受光デバイス１５０に設けられ、発光デバイス１３０には設けられない層である。ただし、層１１３Ｓに含まれる活性層以外の機能層は、層１１３Ｒ、層１１３Ｇ、及び層１１３Ｂに含まれる発光層以外の機能層と同じ材料を有する場合がある。一方、共通層１１４は、発光デバイス１３０と、受光デバイス１５０と、が共有する一続きの層である。
　ここで、受光デバイスと、発光デバイスと、が共通で有する層は、発光デバイスにおける機能と、受光デバイスにおける機能と、が異なる場合がある。本明細書中では、発光デバイスにおける機能に基づいて構成要素を呼称することがある。例えば、正孔注入層は、発光デバイスにおいて正孔注入層として機能し、受光デバイスにおいて正孔輸送層として機能する。同様に、電子注入層は、発光デバイスにおいて電子注入層として機能し、受光デバイスにおいて電子輸送層として機能する。また、受光デバイスと、発光デバイスと、が共通で有する層は、発光デバイスにおける機能と、受光デバイスにおける機能と、が同一である場合もある。例えば、正孔輸送層は、発光デバイス及び受光デバイスのいずれにおいても、正孔輸送層として機能し、電子輸送層は、発光デバイス及び受光デバイスのいずれにおいても、電子輸送層として機能する。
　隣り合う発光デバイス１３０と、受光デバイス１５０と、の間の領域には、絶縁層１２５と、絶縁層１２５上の絶縁層１２７と、が設けられている。
　層１１３Ｒと、絶縁層１２５と、の間には、マスク層１１８Ｒ及びマスク層１１９Ｒが位置し、層１１３Ｓと、絶縁層１２５と、の間には、マスク層１１８Ｓ及びマスク層１１９Ｓが位置する。マスク層１１８Ｒ及びマスク層１１９Ｒは、層１１３Ｒを加工する際に、層１１３Ｒ上に設けたマスク層の一部が残存しているものである。また、マスク層１１８Ｓ及びマスク層１１９Ｓは、活性層を含む層である層１１３Ｓを加工する際に、層１１３Ｓの上面に接して設けたマスク層の一部が残存しているものである。マスク層１１８Ｒと、マスク層１１８Ｓと、は同じ材料を有していてもよく、異なる材料を有してもよい。マスク層１１９Ｒと、マスク層１１９Ｓと、は同じ材料を有していてもよく、異なる材料を有してもよい。
　本実施の形態は、他の実施の形態又は実施例と適宜組み合わせることができる。
（実施の形態３）
　本実施の形態では、本発明の一態様の表示装置について、図２３Ａ乃至図２４Ｋを用いて説明する。
　画素レイアウトについて説明する。副画素の配列に特に限定はなく、様々な方法を適用することができる。副画素の配列として、例えば、ストライプ配列、Ｓストライプ配列、マトリクス配列、デルタ配列、ベイヤー配列、及びペンタイル配列が挙げられる。
　副画素の平面形状として、例えば、三角形、四角形（長方形、正方形を含む。）、五角形などの多角形、これら多角形の角が丸い形状、楕円形、及び円形が挙げられる。副画素の平面形状は、発光デバイスの発光領域、又は受光デバイスの受光領域の平面形状に相当する。
　図２３Ａに示す画素２１０には、ストライプ配列が適用されている。画素２１０は、副画素１１ａ、副画素１１ｂ、及び副画素１１ｃの３種類の副画素で構成される。副画素１１ａ、副画素１１ｂ、及び副画素１１ｃは、それぞれ異なる色の光を呈する。副画素１１ａ、副画素１１ｂ、及び副画素１１ｃとして、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の３色の副画素、黄色（Ｙ）、シアン（Ｃ）、及びマゼンタ（Ｍ）の３色の副画素などが挙げられる。また、副画素の色の種類は３つに限られず、４つ以上としてもよい。４色の副画素として、Ｒ、Ｇ、Ｂ、及び白色（Ｗ）の４色の副画素、Ｒ、Ｇ、Ｂ、及びＹの４色の副画素、並びに、Ｒ、Ｇ、Ｂ、及び赤外光（ＩＲ）の４色の副画素が挙げられる。
　副画素は、それぞれ、発光デバイスを制御する画素回路を有する。画素回路は、図２３Ａに示す副画素の範囲に限定されず、その外側に配置されてもよい。例えば、副画素１１ａの画素回路が有するトランジスタは、図２３Ａに示す副画素１１ａの範囲内に位置してもよく、一部又は全てが副画素１１ａの範囲外に位置してもよい。
　図２３Ａでは、副画素１１ａ、副画素１１ｂ、及び副画素１１ｃの開口率（サイズ、発光領域のサイズともいえる。）を等しく又は概略等しく示すが、本発明の一態様はこれに限定されない。副画素１１ａ、副画素１１ｂ、及び副画素１１ｃの開口率は、それぞれ適宜決定することができる。副画素１１ａ、副画素１１ｂ、及び副画素１１ｃの開口率は、それぞれ異なっていてもよく、２つ以上が等しい又は概略等しくてもよい。
　図２３Ｂに示す画素２１０には、Ｓストライプ配列が適用されている。図２３Ｂに示す画素２１０は、副画素１１ａ、副画素１１ｂ、及び副画素１１ｃの３種類の副画素で構成され、左の列（１列目）に、２つの副画素（副画素１１ａ、及び副画素１１ｂ）を有し、右の列（２列目）に、１つの副画素（副画素１１ｃ）を有する。
　図２３Ｃに示す画素２１０は、角が丸い略台形の平面形状を有する副画素１１ａと、角が丸い略三角形の平面形状を有する副画素１１ｂと、角が丸い略四角形又は略六角形の平面形状を有する副画素１１ｃと、を有する。また、副画素１１ａは、副画素１１ｂよりも発光面積が小さい。このように、各副画素の形状及びサイズは、それぞれ、独立に決定することができる。例えば、信頼性の高い発光デバイスを有する副画素ほど、サイズを小さくすることができる。
　図２３Ｄに示す画素２１０ａ、及び画素２１０ｂには、ペンタイル配列が適用されている。図２３Ｄでは、副画素１１ａ及び副画素１１ｂを有する画素２１０ａと、副画素１１ｂ及び副画素１１ｃを有する画素２１０ｂと、が交互に配置されている例を示す。
　図２３Ｅ乃至図２３Ｇに示す画素２１０ａ、及び画素２１０ｂには、デルタ配列が適用されている。画素２１０ａは上の行（１行目）に、２つの副画素（副画素１１ａ、及び副画素１１ｂ）を有し、下の行（２行目）に、１つの副画素（副画素１１ｃ）を有する。画素２１０ｂは上の行（１行目）に、１つの副画素（副画素１１ｃ）を有し、下の行（２行目）に、２つの副画素（副画素１１ａ、及び副画素１１ｂ）を有する。
　図２３Ｅは、各副画素が、角が丸い略四角形の平面形状を有する例であり、図２３Ｆは、各副画素が、円形の平面形状を有する例であり、図２３Ｇは、各副画素が、角が丸い略六角形の平面形状を有する例である。
　図２３Ｇでは、各副画素が、最密に配列した六角形の領域の内側に配置されている。各副画素は、その１つの副画素に着目したとき、６つの副画素に囲まれるように、配置されている。また、同じ色の光を呈する副画素が隣り合わないように設けられている。例えば、副画素１１ａに着目したとき、これを囲むように３つの副画素１１ｂと３つの副画素１１ｃが、交互に配置されるように、それぞれの副画素が設けられている。
　図２３Ｈは、各色の副画素がジグザグに配置されている例である。具体的には、平面視において、列方向に並ぶ２つの副画素（例えば、副画素１１ａと副画素１１ｂ、又は、副画素１１ｂと副画素１１ｃ）の上辺の位置がずれている。
　図２３Ａ乃至図２３Ｈに示す各画素において、例えば、副画素１１ａを赤色の光を呈する副画素Ｒとし、副画素１１ｂを緑色の光を呈する副画素Ｇとし、副画素１１ｃを青色の光を呈する副画素Ｂとすることが好ましい。なお、副画素の構成はこれに限定されず、副画素が呈する色とその並び順は、適宜決定することができる。例えば、副画素１１ｂを赤色の光を呈する副画素Ｒとし、副画素１１ａを緑色の光を呈する副画素Ｇとしてもよい。
　フォトリソグラフィ法では、加工するパターンが微細になるほど、光の回折の影響を無視できなくなるため、露光によりフォトマスクのパターンを転写する際に忠実性が損なわれ、レジストマスクを所望の形状に加工することが困難になる。そのため、フォトマスクのパターンが矩形であっても、角が丸まったパターンが形成されやすい。したがって、副画素の平面形状が、多角形の角が丸い形状、楕円形、又は円形などになることがある。
　なお、副画素の平面形状を所望の形状とするために、設計パターンと、転写パターンとが、一致するように、あらかじめマスクパターンを補正する技術（ＯＰＣ（Ｏｐｔｉｃａｌ　Ｐｒｏｘｉｍｉｔｙ　Ｃｏｒｒｅｃｔｉｏｎ：光近接効果補正）技術）を用いてもよい。具体的には、ＯＰＣ技術では、マスクパターン上の図形コーナー部などに、補正用のパターンを追加する。
　図２４Ａ乃至図２４Ｉに示すように、画素は副画素を４種類有する構成とすることができる。
　図２４Ａ乃至図２４Ｃに示す画素２１０には、ストライプ配列が適用されている。
　図２４Ａは、各副画素が、長方形の平面形状を有する例であり、図２４Ｂは、各副画素が、２つの半円と長方形をつなげた平面形状を有する例であり、図２４Ｃは、各副画素が、楕円形の平面形状を有する例である。
　図２４Ｄ乃至図２４Ｆに示す画素２１０には、マトリクス配列が適用されている。
　図２４Ｄは、各副画素が、正方形の平面形状を有する例であり、図２４Ｅは、各副画素が、角が丸い略正方形の平面形状を有する例であり、図２４Ｆは、各副画素が、円形の平面形状を有する例である。
　図２４Ｇ及び図２４Ｈでは、１つの画素２１０が、２行３列で構成されている例を示す。
　図２４Ｇに示す画素２１０は、上の行（１行目）に、３つの副画素（副画素１１ａ、副画素１１ｂ、及び副画素１１ｃ）を有し、下の行（２行目）に、１つの副画素（副画素１１ｄ）を有する。言い換えると、画素２１０は、左の列（１列目）に、副画素１１ａを有し、中央の列（２列目）に副画素１１ｂを有し、右の列（３列目）に副画素１１ｃを有し、さらに、この３列にわたって、副画素１１ｄを有する。
　図２４Ｈに示す画素２１０は、上の行（１行目）に、３つの副画素（副画素１１ａ、副画素１１ｂ、及び副画素１１ｃ）を有し、下の行（２行目）に、３つの副画素１１ｄを有する。言い換えると、画素２１０は、左の列（１列目）に、副画素１１ａ及び副画素１１ｄを有し、中央の列（２列目）に副画素１１ｂ及び副画素１１ｄを有し、右の列（３列目）に副画素１１ｃ及び副画素１１ｄを有する。図２４Ｈに示すように、上の行と下の行との副画素の配置を揃える構成とすることで、製造プロセスで生じ得るゴミなどを効率よく除去することが可能となる。したがって、表示品位の高い表示装置を提供することができる。
　図２４Ｉでは、１つの画素２１０が、３行２列で構成されている例を示す。
　図２４Ｉに示す画素２１０は、上の行（１行目）に、副画素１１ａを有し、中央の行（２行目）に、副画素１１ｂを有し、１行目から２行目にわたって副画素１１ｃを有し、下の行（３行目）に、１つの副画素（副画素１１ｄ）を有する。言い換えると、画素２１０は、左の列（１列目）に、副画素１１ａ、及び副画素１１ｂを有し、右の列（２列目）に副画素１１ｃを有し、さらに、この２列にわたって、副画素１１ｄを有する。
　図２４Ａ乃至図２４Ｉに示す画素２１０は、副画素１１ａ、副画素１１ｂ、副画素１１ｃ、及び副画素１１ｄの４つの副画素で構成される。
　副画素１１ａ、副画素１１ｂ、副画素１１ｃ、及び副画素１１ｄは、それぞれ異なる色の光を発する発光デバイスを有する構成とすることができる。副画素１１ａ、副画素１１ｂ、副画素１１ｃ、及び副画素１１ｄとして、Ｒ、Ｇ、Ｂ、及び白色（Ｗ）の４色の副画素、Ｒ、Ｇ、Ｂ、及びＹの４色の副画素、又は、Ｒ、Ｇ、Ｂ、及び赤外光（ＩＲ）の４色の副画素などが挙げられる。
　図２４Ａ乃至図２４Ｉに示す各画素２１０において、例えば、副画素１１ａを、赤色の光を呈する副画素Ｒとし、副画素１１ｂを、緑色の光を呈する副画素Ｇとし、副画素１１ｃを、青色の光を呈する副画素Ｂとし、副画素１１ｄを、白色の光を呈する副画素Ｗ、黄色の光を呈する副画素Ｙ、又は近赤外光を呈する副画素ＩＲのいずれかとすることが好ましい。このような構成とする場合、図２４Ｇ及び図２４Ｈに示す画素２１０では、Ｒ、Ｇ、Ｂのレイアウトがストライプ配列となるため、表示品位を高めることができる。また、図２４Ｉに示す画素２１０では、Ｒ、Ｇ、ＢのレイアウトがいわゆるＳストライプ配列となるため、表示品位を高めることができる。
　画素２１０は、受光デバイスを有する副画素を有してもよい。
　図２４Ａ乃至図２４Ｉに示す各画素２１０において、副画素１１ａ乃至副画素１１ｄのいずれか一つを、受光デバイスを有する副画素としてもよい。
　図２４Ａ乃至図２４Ｉに示す各画素２１０において、例えば、副画素１１ａを赤色の光を呈する副画素Ｒとし、副画素１１ｂを緑色の光を呈する副画素Ｇとし、副画素１１ｃを青色の光を呈する副画素Ｂとし、副画素１１ｄを、受光デバイスを有する副画素Ｓとすることが好ましい。このような構成とする場合、図２４Ｇ及び図２４Ｈに示す画素２１０では、Ｒ、Ｇ、Ｂのレイアウトがストライプ配列となるため、表示品位を高めることができる。また、図２４Ｉに示す画素２１０では、Ｒ、Ｇ、ＢのレイアウトがいわゆるＳストライプ配列となるため、表示品位を高めることができる。
　受光デバイスを有する副画素Ｓが検出する光の波長は、特に限定されない。副画素Ｓは、可視光及び赤外光の一方又は双方を検出する構成とすることができる。
　図２４Ｊ及び図２４Ｋに示すように、画素は副画素を５種類有する構成とすることができる。
　図２４Ｊでは、１つの画素２１０が、２行３列で構成されている例を示す。
　図２４Ｊに示す画素２１０は、上の行（１行目）に、３つの副画素（副画素１１ａ、副画素１１ｂ、及び副画素１１ｃ）を有し、下の行（２行目）に、２つの副画素（副画素１１ｄ、及び副画素１１ｅ）を有する。言い換えると、画素２１０は、左の列（１列目）に、副画素１１ａ、及び副画素１１ｄを有し、中央の列（２列目）に副画素１１ｂを有し、右の列（３列目）に副画素１１ｃを有し、さらに、２列目から３列目にわたって、副画素１１ｅを有する。
　図２４Ｋでは、１つの画素２１０が、３行２列で構成されている例を示す。
　図２４Ｋに示す画素２１０は、上の行（１行目）に、副画素１１ａを有し、中央の行（２行目）に、副画素１１ｂを有し、１行目から２行目にわたって副画素１１ｃを有し、下の行（３行目）に、２つの副画素（副画素１１ｄ、及び副画素１１ｅ）を有する。言い換えると、画素２１０は、左の列（１列目）に、副画素１１ａ、副画素１１ｂ、及び副画素１１ｄを有し、右の列（２列目）に副画素１１ｃ、及び副画素１１ｅを有する。
　図２４Ｊ及び図２４Ｋに示す各画素２１０において、例えば、副画素１１ａを赤色の光を呈する副画素Ｒとし、副画素１１ｂを緑色の光を呈する副画素Ｇとし、副画素１１ｃを青色の光を呈する副画素Ｂとすることが好ましい。このような構成とする場合、図２４Ｊに示す画素２１０では、Ｒ、Ｇ、Ｂのレイアウトがストライプ配列となるため、表示品位を高めることができる。また、図２４Ｋに示す画素２１０では、Ｒ、Ｇ、ＢのレイアウトがいわゆるＳストライプ配列となるため、表示品位を高めることができる。
　図２４Ｊ及び図２４Ｋに示す各画素２１０において、例えば、副画素１１ｄと副画素１１ｅのうち、少なくとも一方に、受光デバイスを有する副画素Ｓを適用することが好ましい。副画素１１ｄと副画素１１ｅの両方に受光デバイスを用いる場合、受光デバイスの構成が互いに異なっていてもよい。例えば、互いに検出する光の波長域の少なくとも一部が、異なっていてもよい。具体的には、副画素１１ｄと副画素１１ｅのうち、一方は、主に可視光を検出する受光デバイスを有し、他方は、主に赤外光を検出する受光デバイスを有してもよい。
　図２４Ｊ及び図２４Ｋに示す各画素２１０において、例えば、副画素１１ｄと副画素１１ｅのうち、一方に、受光デバイスを有する副画素Ｓを適用し、他方に、光源として用いることが可能な発光デバイスを有する副画素を適用することが好ましい。例えば、副画素１１ｄと副画素１１ｅのうち、一方は、赤外光を呈する副画素ＩＲとし、他方は、赤外光を検出する受光デバイスを有する副画素Ｓとすることが好ましい。
　副画素Ｒ、副画素Ｇ、副画素Ｂ、副画素ＩＲ、及び副画素Ｓを有する画素では、副画素Ｒ、副画素Ｇ、及び副画素Ｂを用いて画像を表示しながら、副画素ＩＲを光源として用いて、副画素Ｓにて副画素ＩＲが発する赤外光の反射光を検出することができる。
　以上のように、本発明の一態様の表示装置は、発光デバイスを有する副画素からなる構成の画素について、様々なレイアウトを適用することができる。また、本発明の一態様の表示装置は、画素に発光デバイスと、受光デバイスと、の双方を有する構成を適用することができる。この場合においても、様々なレイアウトを適用することができる。
　本実施の形態は、他の実施の形態又は実施例と適宜組み合わせることができる。
（実施の形態４）
　本実施の形態では、本発明の一態様の表示装置に用いることができる発光デバイスについて、説明する。
［発光デバイス］
　図２５Ａに示すように、発光デバイスは、一対の電極（下部電極７６１及び上部電極７６２）の間に、ＥＬ層７６３を有する。ＥＬ層７６３は、層７８０、発光層７７１、及び、層７９０などの複数の層で構成することができる。
　発光層７７１は、少なくとも発光物質（発光材料ともいう。）を有する。
　下部電極７６１が陽極であり、上部電極７６２が陰極である場合、層７８０は、正孔注入性の高い材料を含む層（正孔注入層）、正孔輸送性の高い材料を含む層（正孔輸送層）、及び、電子ブロック性の高い材料を含む層（電子ブロック層）のうち一つ又は複数を有する。また、層７９０は、電子注入性の高い材料を含む層（電子注入層）、電子輸送性の高い材料を含む層（電子輸送層）、及び、正孔ブロック性の高い材料を含む層（正孔ブロック層）のうち一つ又は複数を有する。下部電極７６１が陰極であり、上部電極７６２が陽極である場合、層７８０と層７９０は互いに上記と逆の構成になる。
　一対の電極間に設けられた層７８０、発光層７７１、及び層７９０を有する構成は単一の発光ユニットとして機能することができ、本明細書では図２５Ａの構成をシングル構造と呼ぶ。
　図２５Ｂは、図２５Ａに示す発光デバイスが有するＥＬ層７６３の変形例である。具体的には、図２５Ｂに示す発光デバイスは、下部電極７６１上の層７８１と、層７８１上の層７８２と、層７８２上の発光層７７１と、発光層７７１上の層７９１と、層７９１上の層７９２と、層７９２上の上部電極７６２と、を有する。
　下部電極７６１が陽極であり、上部電極７６２が陰極である場合、例えば、層７８１を正孔注入層、層７８２を正孔輸送層、層７９１を電子輸送層、層７９２を電子注入層とすることができる。また、下部電極７６１が陰極であり、上部電極７６２が陽極である場合、層７８１を電子注入層、層７８２を電子輸送層、層７９１を正孔輸送層、層７９２を正孔注入層とすることができる。このような層構造とすることで、発光層７７１に効率よくキャリアを注入し、発光層７７１内におけるキャリアの再結合の効率を高めることができる。
　なお、図２５Ｃ及び図２５Ｄに示すように、層７８０と、層７９０と、の間に複数の発光層（発光層７７１、発光層７７２、及び発光層７７３）が設けられる構成もシングル構造のバリエーションである。なお、図２５Ｃ及び図２５Ｄでは、発光層を３層有する例を示すが、シングル構造の発光デバイスにおける発光層は、２層であってもよく、４層以上であってもよい。また、シングル構造の発光デバイスは、２つの発光層の間に、バッファ層を有してもよい。バッファ層として、例えば、キャリア輸送層（正孔輸送層又は電子輸送層）を用いることができる。
　図２５Ｅ及び図２５Ｆに示すように、複数の発光ユニット（発光ユニット７６３ａ及び発光ユニット７６３ｂ）が、電荷発生層７８５を介して、直列に接続された構成を、本明細書ではタンデム構造と呼ぶ。なお、タンデム構造を、スタック構造と呼んでもよい。タンデム構造とすることで、高輝度発光が可能な発光デバイスとすることができる。また、タンデム構造は、シングル構造と比べて、同じ輝度を得るために必要な電流を低減することができるため、信頼性を高めることができる。
　なお、図２５Ｄ及び図２５Ｆは、表示装置が、発光デバイスと重なる層７６４を有する例である。図２５Ｄは、層７６４が、図２５Ｃに示す発光デバイスと重なる例であり、図２５Ｆは、層７６４が、図２５Ｅに示す発光デバイスと重なる例である。図２５Ｄ及び図２５Ｆでは、上部電極７６２側に光を取り出すため、上部電極７６２には、可視光を透過する導電膜を用いる。
　層７６４として、色変換層及びカラーフィルタ（着色層）の一方又は双方を用いることができる。
　図２５Ｃ及び図２５Ｄにおいて、発光層７７１、発光層７７２、及び発光層７７３に、同じ色の光を発する発光物質、さらには、同じ発光物質を用いてもよい。例えば、発光層７７１、発光層７７２、及び発光層７７３に、青色の光を発する発光物質を用いてもよい。青色の光を呈する副画素においては、発光デバイスが発する青色の光を取り出すことができる。また、赤色の光を呈する副画素及び緑色の光を呈する副画素においては、図２５Ｄに示す層７６４として色変換層を設けることで、発光デバイスが発する青色の光をより長波長の光に変換し、赤色又は緑色の光を取り出すことができる。また、層７６４として、色変換層と着色層との双方を用いることが好ましい。発光デバイスが発する光の一部は、色変換層で変換されずにそのまま透過してしまうことがある。色変換層を透過した光を、着色層を介して取り出すことで、所望の色の光以外を着色層で吸収し、副画素が呈する光の色純度を高めることができる。
　図２５Ｃ及び図２５Ｄにおいて、発光層７７１、発光層７７２、及び発光層７７３に、それぞれ異なる色の光を発する発光物質を用いてもよい。発光層７７１、発光層７７２、及び発光層７７３がそれぞれ発する光が補色の関係である場合、それぞれの光が混ざり合って、全体として白色発光が得られる。例えば、シングル構造の発光デバイスは、青色の光を発する発光物質を有する発光層、及び、青色よりも長波長の可視光を発する発光物質を有する発光層を有することが好ましい。
　図２５Ｄに示す層７６４として、カラーフィルタを設けてもよい。白色光がカラーフィルタを透過することで、所望の色の光を得ることができる。
　例えば、シングル構造の発光デバイスが３層の発光層を有する場合、赤色（Ｒ）の光を発する発光物質を有する発光層、緑色（Ｇ）の光を発する発光物質を有する発光層、及び、青色（Ｂ）の光を発する発光物質を有する発光層を有することが好ましい。発光層の積層順は、陽極側から、Ｒ、Ｇ、Ｂ、又は、陽極側からＲ、Ｂ、Ｇなどとすることができる。このとき、ＲとＧ又はＢとの間に、バッファ層が設けられていてもよい。
　例えば、シングル構造の発光デバイスが２層の発光層を有する場合、青色（Ｂ）の光を発する発光物質を有する発光層、及び、黄色（Ｙ）の光を発する発光物質を有する発光層を有する構成が好ましい。当該構成をＢＹシングル構造と呼称する場合がある。
　白色の光を発する発光デバイスは、２種類以上の発光物質を含むことが好ましい。白色発光を得るには、２以上の発光物質の各々の発光が補色の関係となるような発光物質を選択すればよい。例えば、第１の発光層の発光色と、第２の発光層の発光色と、を補色の関係になるようにすることで、発光デバイス全体として、白色発光する発光デバイスを得ることができる。また、発光層を３つ以上有する発光デバイスの場合も同様である。
　なお、図２５Ｃ、図２５Ｄにおいても、図２５Ｂに示すように、層７８０と、層７９０とを、それぞれ独立に、２層以上の層からなる積層構造としてもよい。
　図２５Ｅ及び図２５Ｆにおいて、発光層７７１と、発光層７７２とに、同じ色の光を発する発光物質、さらには、同じ発光物質を用いてもよい。例えば、各色の光を呈する副画素が有する発光デバイスにおいて、発光層７７１と、発光層７７２に、それぞれ青色の光を発する発光物質を用いてもよい。青色の光を呈する副画素においては、発光デバイスが発する青色の光を取り出すことができる。また、赤色の光を呈する副画素及び緑色の光を呈する副画素においては、図２５Ｆに示す層７６４として色変換層を設けることで、発光デバイスが発する青色の光をより長波長の光に変換し、赤色又は緑色の光を取り出すことができる。また、層７６４として、色変換層と着色層との双方を用いることが好ましい。
　各色の光を呈する副画素に、図２５Ｅ又は図２５Ｆに示す構成の発光デバイスを用いる場合、副画素によって、異なる発光物質を用いてもよい。具体的には、赤色の光を呈する副画素が有する発光デバイスにおいて、発光層７７１と、発光層７７２に、それぞれ赤色の光を発する発光物質を用いてもよい。同様に、緑色の光を呈する副画素が有する発光デバイスにおいて、発光層７７１と、発光層７７２に、それぞれ緑色の光を発する発光物質を用いてもよい。青色の光を呈する副画素が有する発光デバイスにおいて、発光層７７１と、発光層７７２に、それぞれ青色の光を発する発光物質を用いてもよい。このような構成の表示装置は、タンデム構造の発光デバイスが適用されており、かつ、ＳＢＳ構造であるといえる。そのため、タンデム構造のメリットと、ＳＢＳ構造のメリットの両方を併せ持つことができる。これにより、高輝度発光が可能であり、信頼性の高い発光デバイスを実現することができる。
　図２５Ｅ及び図２５Ｆにおいて、発光層７７１と、発光層７７２とに、異なる色の光を発する発光物質を用いてもよい。発光層７７１が発する光と、発光層７７２が発する光と、が補色の関係である場合、それぞれの光が混ざり合って、全体として白色発光が得られる。図２５Ｆに示す層７６４として、カラーフィルタを設けてもよい。白色光がカラーフィルタを透過することで、所望の色の光を得ることができる。
　なお、図２５Ｅ及び図２５Ｆにおいて、発光ユニット７６３ａが、１層の発光層７７１を有し、発光ユニット７６３ｂが、１層の発光層７７２を有する例を示すが、これに限られない。発光ユニット７６３ａ及び発光ユニット７６３ｂは、それぞれ、２層以上の発光層を有してもよい。
　図２５Ｅ及び図２５Ｆでは、発光ユニットを２つ有する発光デバイスを例示したが、これに限られない。発光デバイスは、発光ユニットを３つ以上有してもよい。なお、発光ユニットを２つ有する構成を２段タンデム構造と、発光ユニットを３つ有する構成を３段タンデム構造と、それぞれ呼称してもよい。
　図２５Ｅ及び図２５Ｆにおいて、発光ユニット７６３ａは、層７８０ａ、発光層７７１、及び、層７９０ａを有し、発光ユニット７６３ｂは、層７８０ｂ、発光層７７２、及び、層７９０ｂを有する。
　下部電極７６１が陽極であり、上部電極７６２が陰極である場合、層７８０ａ及び層７８０ｂは、それぞれ、正孔注入層、正孔輸送層、及び、電子ブロック層のうち一つ又は複数を有する。また、層７９０ａ及び層７９０ｂは、それぞれ、電子注入層、電子輸送層、及び、正孔ブロック層のうち一つ又は複数を有する。下部電極７６１が陰極であり、上部電極７６２が陽極である場合、層７８０ａと層７９０ａは、互いに上記と逆の構成になり、層７８０ｂと層７９０ｂも、互いに上記と逆の構成になる。
　下部電極７６１が陽極であり、上部電極７６２が陰極である場合、例えば、層７８０ａは、正孔注入層と、正孔注入層上の正孔輸送層と、を有し、さらに、正孔輸送層上の電子ブロック層を有してもよい。また、層７９０ａは、電子輸送層を有し、さらに、発光層７７１と電子輸送層との間の正孔ブロック層を有してもよい。また、層７８０ｂは、正孔輸送層を有し、さらに、正孔輸送層上の電子ブロック層を有してもよい。また、層７９０ｂは、電子輸送層と、電子輸送層上の電子注入層と、を有し、さらに、発光層７７２と電子輸送層との間の正孔ブロック層を有してもよい。下部電極７６１が陰極であり、上部電極７６２が陽極である場合、例えば、層７８０ａは、電子注入層と、電子注入層上の電子輸送層と、を有し、さらに、電子輸送層上の正孔ブロック層を有してもよい。また、層７９０ａは、正孔輸送層を有し、さらに、発光層７７１と正孔輸送層との間の電子ブロック層を有してもよい。また、層７８０ｂは、電子輸送層を有し、さらに、電子輸送層上の正孔ブロック層を有してもよい。また、層７９０ｂは、正孔輸送層と、正孔輸送層上の正孔注入層と、を有し、さらに、発光層７７２と正孔輸送層との間の電子ブロック層を有してもよい。
　タンデム構造の発光デバイスを作製する場合、２つの発光ユニットは、電荷発生層７８５を介して積層される。電荷発生層７８５は、少なくとも電荷発生領域を有する。電荷発生層７８５は、一対の電極間に電圧を印加したときに、２つの発光ユニットの一方に電子を注入し、他方に正孔を注入する機能を有する。
　タンデム構造の発光デバイスの一例として、図２６Ａ乃至図２６Ｃに示す構成が挙げられる。
　図２６Ａは、発光ユニットを３つ有する構成である。図２６Ａでは、複数の発光ユニット（発光ユニット７６３ａ、発光ユニット７６３ｂ、及び発光ユニット７６３ｃ）が、それぞれ電荷発生層７８５を介して、直列に接続されている。また、発光ユニット７６３ａは、層７８０ａと、発光層７７１と、層７９０ａと、を有し、発光ユニット７６３ｂは、層７８０ｂと、発光層７７２と、層７９０ｂと、を有し、発光ユニット７６３ｃは、層７８０ｃと、発光層７７３と、層７９０ｃと、を有する。なお、層７８０ｃは、層７８０ａ及び層７８０ｂに適用可能な構成を用いることができ、層７９０ｃは、層７９０ａ及び層７９０ｂに適用可能な構成を用いることができる。
　図２６Ａにおいて、発光層７７１、発光層７７２、及び発光層７７３は、同じ色の光を発する発光物質を有すると好ましい。具体的には、発光層７７１、発光層７７２、及び発光層７７３が、それぞれ赤色（Ｒ）の発光物質を有する構成（いわゆるＲ＼Ｒ＼Ｒの３段タンデム構造）、発光層７７１、発光層７７２、及び発光層７７３が、それぞれ緑色（Ｇ）の発光物質を有する構成（いわゆるＧ＼Ｇ＼Ｇの３段タンデム構造）、又は発光層７７１、発光層７７２、及び発光層７７３が、それぞれ青色（Ｂ）の発光物質を有する構成（いわゆるＢ＼Ｂ＼Ｂの３段タンデム構造）とすることができる。なお、「ａ＼ｂ」は、ａの光を発する発光物質を有する発光ユニット上に、電荷発生層を介して、ｂの光を発する発光物質を有する発光ユニットが設けられていることを意味し、ａ、ｂは、色を意味する。
　図２６Ａにおいて、発光層７７１、発光層７７２、及び発光層７７３のうち、一部又は全てに異なる色の光を発する発光物質を用いてもよい。発光層７７１、発光層７７２、及び発光層７７３の発光色の組み合わせは、例えば、いずれか２つが青色（Ｂ）、残りの一つが黄色（Ｙ）の構成、並びに、いずれか一つが赤色（Ｒ）、他の一つが緑色（Ｇ）、残りの一つが青色（Ｂ）の構成が挙げられる。
　なお、それぞれ同じ色の光を発する発光物質は、上記の構成に限定されない。例えば、図２６Ｂに示すように、複数の発光層を有する発光ユニットを積層したタンデム型の発光デバイスとしてもよい。図２６Ｂは、２つの発光ユニット（発光ユニット７６３ａ、及び発光ユニット７６３ｂ）が、電荷発生層７８５を介して、直列に接続された構成である。また、発光ユニット７６３ａは、層７８０ａと、発光層７７１ａ、発光層７７１ｂ、及び発光層７７１ｃと、層７９０ａと、を有し、発光ユニット７６３ｂは、層７８０ｂと、発光層７７２ａ、発光層７７２ｂ、及び発光層７７２ｃと、層７９０ｂと、を有する。
　図２６Ｂにおいては、発光層７７１ａ、発光層７７１ｂ、及び発光層７７１ｃについて、補色の関係となる発光物質を選択し、発光ユニット７６３ａを、白色発光（Ｗ）が可能な構成とする。また、発光層７７２ａ、発光層７７２ｂ、及び発光層７７２ｃについても、補色の関係となる発光物質を選択し、発光ユニット７６３ｂを、白色発光（Ｗ）が可能な構成とする。すなわち、図２６Ｂに示す構成は、Ｗ＼Ｗの２段タンデム構造である。なお、補色の関係となる発光物質の積層順については、特に限定はない。実施者が適宜最適な積層順を選択することができる。また、図示しないが、Ｗ＼Ｗ＼Ｗの３段タンデム構造、又は４段以上のタンデム構造としてもよい。
　タンデム構造の発光デバイスを用いる場合、黄色（Ｙ）の光を発する発光ユニットと、青色（Ｂ）の光を発する発光ユニットと、を有するＢ＼Ｙ又はＹ＼Ｂの２段タンデム構造、赤色（Ｒ）と緑色（Ｇ）の光を発する発光ユニットと、青色（Ｂ）の光を発する発光ユニットと、を有するＲ・Ｇ＼Ｂ又はＢ＼Ｒ・Ｇの２段タンデム構造、青色（Ｂ）の光を発する発光ユニットと、黄色（Ｙ）の光を発する発光ユニットと、青色（Ｂ）の光を発する発光ユニットと、をこの順で有するＢ＼Ｙ＼Ｂの３段タンデム構造、青色（Ｂ）の光を発する発光ユニットと、黄緑色（ＹＧ）の光を発する発光ユニットと、青色（Ｂ）の光を発する発光ユニットと、をこの順で有するＢ＼ＹＧ＼Ｂの３段タンデム構造、青色（Ｂ）の光を発する発光ユニットと、緑色（Ｇ）の光を発する発光ユニットと、青色（Ｂ）の光を発する発光ユニットと、をこの順で有するＢ＼Ｇ＼Ｂの３段タンデム構造などが挙げられる。なお、「ａ・ｂ」は、１つの発光ユニットが、ａの光を発する発光物質と、ｂの光を発する発光物質と、を有することを意味する。
　図２６Ｃに示すように、１つの発光層を有する発光ユニットと、複数の発光層を有する発光ユニットと、を組み合わせてもよい。
　具体的には、図２６Ｃに示す構成においては、複数の発光ユニット（発光ユニット７６３ａ、発光ユニット７６３ｂ、及び発光ユニット７６３ｃ）が、それぞれ電荷発生層７８５を介して、直列に接続された構成である。また、発光ユニット７６３ａは、層７８０ａと、発光層７７１と、層７９０ａと、を有し、発光ユニット７６３ｂは、層７８０ｂと、発光層７７２ａ、発光層７７２ｂ、及び発光層７７２ｃと、層７９０ｂと、を有し、発光ユニット７６３ｃは、層７８０ｃと、発光層７７３と、層７９０ｃと、を有する。
　例えば、図２６Ｃに示す構成において、発光ユニット７６３ａが、青色（Ｂ）の光を発する発光ユニットであり、発光ユニット７６３ｂが、赤色（Ｒ）、緑色（Ｇ）、及び黄緑色（ＹＧ）の光を発する発光ユニットであり、発光ユニット７６３ｃが、青色（Ｂ）の光を発する発光ユニットである、Ｂ＼Ｒ・Ｇ・ＹＧ＼Ｂの３段タンデム構造などを適用することができる。
　例えば、発光ユニットの積層数と色の順番は、陽極側から、Ｂ、Ｙの２段構造、Ｂと発光ユニットＸとの２段構造、Ｂ、Ｙ、Ｂの３段構造、Ｂ、Ｘ、Ｂの３段構造が挙げられ、発光ユニットＸにおける発光層の積層数と色の順番は、陽極側から、Ｒ、Ｙの２層構造、Ｒ、Ｇの２層構造、Ｇ、Ｒの２層構造、Ｇ、Ｒ、Ｇの３層構造、又は、Ｒ、Ｇ、Ｒの３層構造などとすることができる。また、２つの発光層の間に、他の層が設けられていてもよい。
　次に、発光デバイスに用いることができる材料について説明する。
　下部電極７６１と上部電極７６２のうち、光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。また、表示装置が赤外光を発する発光デバイスを有する場合には、光を取り出す側の電極には、可視光及び赤外光を透過する導電膜を用い、光を取り出さない側の電極には、可視光及び赤外光を反射する導電膜を用いることが好ましい。
　光を取り出さない側の電極にも、可視光を透過する導電膜を用いてもよい。この場合、反射層と、ＥＬ層７６３との間に、当該電極を配置することが好ましい。つまり、ＥＬ層７６３の発光は、当該反射層によって反射されて、表示装置から取り出されてもよい。
　発光デバイスの一対の電極を形成する材料として、金属、合金、電気伝導性化合物、及びこれらの混合物などを適宜用いることができる。当該材料として、具体的には、アルミニウム、マグネシウム、チタン、クロム、マンガン、鉄、コバルト、ニッケル、銅、ガリウム、亜鉛、インジウム、スズ、モリブデン、タンタル、タングステン、パラジウム、金、白金、銀、イットリウム、ネオジムなどの金属、及び、これらを適宜組み合わせて含む合金が挙げられる。また、当該材料として、インジウムスズ酸化物（Ｉｎ−Ｓｎ酸化物、ＩＴＯともいう。）、Ｉｎ−Ｓｉ−Ｓｎ酸化物（ＩＴＳＯともいう。）、インジウム亜鉛酸化物（Ｉｎ−Ｚｎ酸化物）、及びＩｎ−Ｗ−Ｚｎ酸化物などを挙げることができる。また、当該材料として、アルミニウム、ニッケル、及びランタンの合金（Ａｌ−Ｎｉ−Ｌａ）等のアルミニウムを含む合金（アルミニウム合金）、並びに、銀とマグネシウムの合金、及び、銀とパラジウムと銅の合金（ＡＰＣ）等の銀を含む合金が挙げられる。その他、当該材料として、上記例示のない元素周期表の第１族又は第２族に属する元素（例えば、リチウム、セシウム、カルシウム、ストロンチウム）、ユウロピウム、イッテルビウムなどの希土類金属、及び、これらを適宜組み合わせて含む合金、グラフェン等が挙げられる。
　発光デバイスには、微小光共振器（マイクロキャビティ）構造が適用されていることが好ましい。したがって、発光デバイスが有する一対の電極の一方は、可視光に対する透過性及び反射性を有する電極（半透過・半反射電極）を有することが好ましく、他方は、可視光に対する反射性を有する電極（反射電極）を有することが好ましい。発光デバイスがマイクロキャビティ構造を有することで、発光層から得られる発光を両電極間で共振させ、発光デバイスから射出される光を強めることができる。
　透明電極の光の透過率は、４０％以上とする。例えば、発光デバイスの透明電極には、可視光（波長４００ｎｍ以上７５０ｎｍ未満の光）の透過率が４０％以上である電極を用いることが好ましい。半透過・半反射電極の可視光の反射率は、１０％以上９５％以下、好ましくは３０％以上８０％以下とする。反射電極の可視光の反射率は、４０％以上１００％以下、好ましくは７０％以上１００％以下とする。また、これらの電極の抵抗率は、１×１０−２Ωｃｍ以下が好ましい。
　発光デバイスは、少なくとも発光層を有する。また、発光デバイスは、発光層以外の層として、正孔注入性の高い材料、正孔輸送性の高い材料、正孔ブロック材料、電子輸送性の高い材料、電子ブロック材料、電子注入性の高い材料、又はバイポーラ性の材料（電子輸送性及び正孔輸送性が高い材料）等を含む層を、さらに有してもよい。例えば、発光デバイスは、発光層の他に、正孔注入層、正孔輸送層、正孔ブロック層、電荷発生層、電子ブロック層、電子輸送層、及び電子注入層のうち、１層以上を有する構成とすることができる。
　発光デバイスには、低分子化合物及び高分子化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。発光デバイスを構成する層は、それぞれ、蒸着法（真空蒸着法を含む。）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
　発光層は、１種又は複数種の発光物質を有する。発光物質として、青色、紫色、青紫色、緑色、黄緑色、黄色、橙色、又は赤色などの発光色を呈する物質を適宜用いる。また、発光物質として、近赤外光を発する物質を用いることもできる。
　発光物質として、蛍光材料、燐光材料、ＴＡＤＦ材料、及び量子ドット材料などが挙げられる。
　蛍光材料として、例えば、ピレン誘導体、アントラセン誘導体、トリフェニレン誘導体、フルオレン誘導体、カルバゾール誘導体、ジベンゾチオフェン誘導体、ジベンゾフラン誘導体、ジベンゾキノキサリン誘導体、キノキサリン誘導体、ピリジン誘導体、ピリミジン誘導体、フェナントレン誘導体、及びナフタレン誘導体などが挙げられる。
　燐光材料として、例えば、４Ｈ−トリアゾール骨格、１Ｈ−トリアゾール骨格、イミダゾール骨格、ピリミジン骨格、ピラジン骨格、又はピリジン骨格を有する有機金属錯体（特にイリジウム錯体）、電子吸引基を有するフェニルピリジン誘導体を配位子とする有機金属錯体（特にイリジウム錯体）、白金錯体、及び希土類金属錯体等が挙げられる。
　発光層は、発光物質（ゲスト材料）に加えて、１種又は複数種の有機化合物（ホスト材料、アシスト材料等）を有してもよい。１種又は複数種の有機化合物として、正孔輸送性の高い材料（正孔輸送性材料）及び電子輸送性の高い材料（電子輸送性材料）の一方又は双方を用いることができる。正孔輸送性材料として、後述の、正孔輸送層に用いることができる正孔輸送性の高い材料を用いることができる。電子輸送性材料として、後述の、電子輸送層に用いることができる電子輸送性の高い材料を用いることができる。また、１種又は複数種の有機化合物として、バイポーラ性材料、又はＴＡＤＦ材料を用いてもよい。
　発光層は、例えば、燐光材料と、励起錯体を形成しやすい組み合わせである正孔輸送性材料及び電子輸送性材料と、を有することが好ましい。このような構成とすることにより、励起錯体から発光物質（燐光材料）へのエネルギー移動であるＥｘＴＥＴ（Ｅｘｃｉｐｌｅｘ−Ｔｒｉｐｌｅｔ　Ｅｎｅｒｇｙ　Ｔｒａｎｓｆｅｒ）を用いた発光を効率よく得ることができる。発光物質の最も低エネルギー側の吸収帯の波長と重なるような発光を呈する励起錯体を形成するような組み合わせを選択することで、エネルギー移動がスムーズとなり、効率よく発光を得ることができる。この構成により、発光デバイスの高効率、低電圧駆動、長寿命を同時に実現することができる。
　正孔注入層は、陽極から正孔輸送層に正孔を注入する層であり、正孔注入性の高い材料を含む層である。正孔注入性の高い材料として、芳香族アミン化合物、及び、正孔輸送性材料とアクセプター性材料（電子受容性材料）とを含む複合材料などが挙げられる。
　正孔輸送性材料として、後述の、正孔輸送層に用いることができる正孔輸送性の高い材料を用いることができる。
　アクセプター性材料として、例えば、元素周期表における第４族乃至第８族に属する金属の酸化物を用いることができる。具体的には、酸化モリブデン、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化タングステン、酸化マンガン、及び、酸化レニウムが挙げられる。中でも特に、酸化モリブデンは大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。また、フッ素を含む有機アクセプター性材料を用いることもできる。また、キノジメタン誘導体、クロラニル誘導体、及び、ヘキサアザトリフェニレン誘導体などの有機アクセプター性材料を用いることもできる。
　例えば、正孔注入性の高い材料として、正孔輸送性材料と、上述の元素周期表における第４族乃至第８族に属する金属の酸化物（代表的には、酸化モリブデン）とを含む材料を用いてもよい。
　正孔輸送層は、正孔注入層によって陽極から注入された正孔を、発光層に輸送する層である。正孔輸送層は、正孔輸送性材料を含む層である。正孔輸送性材料として、１×１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質が好ましい。なお、電子よりも正孔の輸送性の高い材料であれば、これら以外のものも用いることができる。正孔輸送性材料として、π電子過剰型複素芳香族化合物（例えば、カルバゾール誘導体、チオフェン誘導体、フラン誘導体など）、芳香族アミン（芳香族アミン骨格を有する化合物）等の正孔輸送性の高い材料が好ましい。
　電子ブロック層は、発光層に接して設けられる。電子ブロック層は、正孔輸送性を有し、かつ、電子をブロックすることが可能な材料を含む層である。電子ブロック層には、上記正孔輸送性材料のうち、電子ブロック性を有する材料を用いることができる。
　電子ブロック層は、正孔輸送性を有するため、正孔輸送層と呼ぶこともできる。また、正孔輸送層のうち、電子ブロック性を有する層を、電子ブロック層と呼ぶこともできる。
　電子輸送層は、電子注入層によって陰極から注入された電子を、発光層に輸送する層である。電子輸送層は、電子輸送性材料を含む層である。電子輸送性材料として、１×１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質が好ましい。なお、正孔よりも電子の輸送性の高い材料であれば、これら以外のものも用いることができる。電子輸送性材料として、キノリン骨格を有する金属錯体、ベンゾキノリン骨格を有する金属錯体、オキサゾール骨格を有する金属錯体、チアゾール骨格を有する金属錯体等の他、オキサジアゾール誘導体、トリアゾール誘導体、イミダゾール誘導体、オキサゾール誘導体、チアゾール誘導体、フェナントロリン誘導体、キノリン配位子を有するキノリン誘導体、ベンゾキノリン誘導体、キノキサリン誘導体、ジベンゾキノキサリン誘導体、ピリジン誘導体、ビピリジン誘導体、ピリミジン誘導体、その他、含窒素複素芳香族化合物を含むπ電子不足型複素芳香族化合物等の電子輸送性の高い材料を用いることができる。
　正孔ブロック層は、発光層に接して設けられる。正孔ブロック層は、電子輸送性を有し、かつ、正孔をブロックすることが可能な材料を含む層である。正孔ブロック層には、上記電子輸送性材料のうち、正孔ブロック性を有する材料を用いることができる。
　正孔ブロック層は、電子輸送性を有するため、電子輸送層と呼ぶこともできる。また、電子輸送層のうち、正孔ブロック性を有する層を、正孔ブロック層と呼ぶこともできる。
　電子注入層は、陰極から電子輸送層に電子を注入する層であり、電子注入性の高い材料を含む層である。電子注入性の高い材料として、アルカリ金属、アルカリ土類金属、又はそれらの化合物を用いることができる。電子注入性の高い材料として、電子輸送性材料とドナー性材料（電子供与性材料）とを含む複合材料を用いることもできる。
　電子注入性の高い材料の最低空軌道（ＬＵＭＯ：Ｌｏｗｅｓｔ　Ｕｎｏｃｃｕｐｉｅｄ　Ｍｏｌｅｃｕｌａｒ　Ｏｒｂｉｔａｌ）準位は、陰極に用いる材料の仕事関数の値との差が小さい（具体的には０．５ｅＶ以下）であることが好ましい。
　電子注入層には、例えば、リチウム、セシウム、イッテルビウム、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦｘ、Ｘは任意数）、８−（キノリノラト）リチウム（略称：Ｌｉｑ）、２−（２−ピリジル）フェノラトリチウム（略称：ＬｉＰＰ）、２−（２−ピリジル）−３−ピリジノラトリチウム（略称：ＬｉＰＰｙ）、４−フェニル−２−（２−ピリジル）フェノラトリチウム（略称：ＬｉＰＰＰ）、リチウム酸化物（ＬｉＯｘ）、炭酸セシウム等のようなアルカリ金属、アルカリ土類金属、又はこれらの化合物を用いることができる。また、電子注入層は、２以上の積層構造としてもよい。当該積層構造として、例えば、１層目にフッ化リチウムを用い、２層目にイッテルビウムを設ける構成が挙げられる。
　電子注入層は、電子輸送性材料を有してもよい。例えば、非共有電子対を備え、電子不足型複素芳香環を有する化合物を、電子輸送性材料に用いることができる。具体的には、ピリジン環、ジアジン環（ピリミジン環、ピラジン環、ピリダジン環）、トリアジン環の少なくとも１つを有する化合物を用いることができる。
　なお、非共有電子対を備える有機化合物のＬＵＭＯ準位は、−３．６ｅＶ以上−２．３ｅＶ以下であると好ましい。また、一般にＣＶ（サイクリックボルタンメトリ）、光電子分光法、光吸収分光法、逆光電子分光法等により、有機化合物の最高被占有軌道（ＨＯＭＯ：Ｈｉｇｈｅｓｔ　Ｏｃｃｕｐｉｅｄ　Ｍｏｌｅｃｕｌａｒ　Ｏｒｂｉｔａｌ）準位及びＬＵＭＯ準位を見積もることができる。
　例えば、４，７−ジフェニル−１，１０−フェナントロリン（略称：ＢＰｈｅｎ）、２，９−ジ（ナフタレン−２−イル）−４，７−ジフェニル−１，１０−フェナントロリン（略称：ＮＢＰｈｅｎ）、２，２’−（１，３−フェニレン）ビス（９−フェニル−１，１０−フェナントロリン）（略称：ｍＰＰｈｅｎ２Ｐ）、ジキノキサリノ［２，３−ａ：２’，３’−ｃ］フェナジン（略称：ＨＡＴＮＡ）、２，４，６−トリス［３’−（ピリジン−３−イル）ビフェニル−３−イル］−１，３，５−トリアジン（略称：ＴｍＰＰＰｙＴｚ）等を、非共有電子対を備える有機化合物に用いることができる。なお、ＮＢＰｈｅｎはＢＰｈｅｎと比較して、高いガラス転移点（Ｔｇ）を備え、耐熱性に優れる。
　電荷発生層は、上述の通り、少なくとも電荷発生領域を有する。電荷発生領域は、アクセプター性材料を含むことが好ましく、例えば、上述の正孔注入層に適用可能な、正孔輸送性材料とアクセプター性材料とを含むことが好ましい。
　電荷発生層は、電子注入性の高い材料を含む層を有することが好ましい。当該層は、電子注入バッファ層と呼ぶこともできる。電子注入バッファ層は、電荷発生領域と電子輸送層との間に設けられることが好ましい。電子注入バッファ層を設けることで、電荷発生領域と電子輸送層との間の注入障壁を緩和することができるため、電荷発生領域で生じた電子を電子輸送層に容易に注入することができる。
　電子注入バッファ層は、アルカリ金属又はアルカリ土類金属を含むことが好ましく、例えば、アルカリ金属の化合物又はアルカリ土類金属の化合物を含む構成とすることができる。具体的には、電子注入バッファ層は、アルカリ金属と酸素とを含む無機化合物、又は、アルカリ土類金属と酸素とを含む無機化合物を有することが好ましく、リチウムと酸素とを含む無機化合物（酸化リチウム（Ｌｉ２Ｏ）など）を有することがより好ましい。その他、電子注入バッファ層には、上述の電子注入層に適用可能な材料を好適に用いることができる。
　電荷発生層は、電子輸送性の高い材料を含む層を有することが好ましい。当該層は、電子リレー層と呼ぶこともできる。電子リレー層は、電荷発生領域と電子注入バッファ層との間に設けられることが好ましい。電荷発生層が電子注入バッファ層を有さない場合、電子リレー層は、電荷発生領域と電子輸送層との間に設けられることが好ましい。電子リレー層は、電荷発生領域と電子注入バッファ層（又は電子輸送層）との相互作用を防いで、電子をスムーズに受け渡す機能を有する。
　電子リレー層は、銅（ＩＩ）フタロシアニン（略称：ＣｕＰｃ）などのフタロシアニン系の材料、又は、金属−酸素結合と芳香族配位子を有する金属錯体を用いることが好ましい。
　なお、上述の電荷発生領域、電子注入バッファ層、及び電子リレー層は、断面形状、又は特性などによって明確に区別できない場合がある。
　なお、電荷発生層は、アクセプター性材料の代わりに、ドナー性材料を有してもよい。例えば、電荷発生層として、上述の電子注入層に適用可能な、電子輸送性材料とドナー性材料とを含む層を有してもよい。
　発光ユニットを積層する際、２つの発光ユニットの間に電荷発生層を設けることで、駆動電圧の上昇を抑制することができる。
　本実施の形態は、他の実施の形態又は実施例と適宜組み合わせることができる。
（実施の形態５）
　本実施の形態では、本発明の一態様の表示装置に用いることができる受光デバイスと、光検出機能を有する表示装置と、について説明する。
［受光デバイス］
　図２７Ａに示すように、受光デバイスは、一対の電極（下部電極７６１及び上部電極７６２）の間に層７６５を有する。層７６５は、少なくとも１層の活性層を有し、さらに他の層を有してもよい。
　図２７Ｂは、図２７Ａに示す受光デバイスが有する層７６５の変形例である。具体的には、図２７Ｂに示す受光デバイスは、下部電極７６１上の層７６６と、層７６６上の活性層７６７と、活性層７６７上の層７６８と、層７６８上の上部電極７６２と、を有する。
　活性層７６７は、光電変換層として機能する。
　下部電極７６１が陽極であり、上部電極７６２が陰極である場合、層７６６は、正孔輸送層、及び、電子ブロック層のうち、一方又は双方を有する。また、層７６８は、電子輸送層、及び、正孔ブロック層のうち、一方又は双方を有する。下部電極７６１が陰極であり、上部電極７６２が陽極である場合、層７６６と層７６８は、互いに上記と逆の構成になる。
　次に、受光デバイスに用いることができる材料について説明する。
　受光デバイスには低分子化合物及び高分子化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。受光デバイスを構成する層は、それぞれ、蒸着法（真空蒸着法を含む。）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
　受光デバイスが有する活性層は、半導体を含む。当該半導体として、シリコンなどの無機半導体、及び、有機化合物を含む有機半導体が挙げられる。本実施の形態では、活性層が有する半導体として、有機半導体を用いる例を示す。有機半導体を用いることで、発光層と、活性層と、を同じ方法（例えば、真空蒸着法）で形成することができ、製造装置を共通化できるため好ましい。
　活性層が有するｎ型半導体の材料として、フラーレン（例えばＣ６０、Ｃ７０等）、フラーレン誘導体等の電子受容性の有機半導体材料が挙げられる。フラーレン誘導体として、例えば、［６，６］−Ｐｈｅｎｙｌ−Ｃ７１−ｂｕｔｙｒｉｃ　ａｃｉｄ　ｍｅｔｈｙｌ　ｅｓｔｅｒ（略称：ＰＣ７０ＢＭ）、［６，６］−Ｐｈｅｎｙｌ−Ｃ６１−ｂｕｔｙｒｉｃ　ａｃｉｄ　ｍｅｔｈｙｌ　ｅｓｔｅｒ（略称：ＰＣ６０ＢＭ）、１’，１’’，４’，４’’−Ｔｅｔｒａｈｙｄｒｏ−ｄｉ［１，４］ｍｅｔｈａｎｏｎａｐｈｔｈａｌｅｎｏ［１，２：２’，３’，５６，６０：２’’，３’’］［５，６］ｆｕｌｌｅｒｅｎｅ−Ｃ６０（略称：ＩＣＢＡ）などが挙げられる。
　ｎ型半導体の材料として、例えば、Ｎ，Ｎ’−ジメチル−３，４，９，１０−ペリレンテトラカルボン酸ジイミド（略称：Ｍｅ−ＰＴＣＤＩ）などのペリレンテトラカルボン酸誘導体、及び、２，２’−（５，５’−（チエノ［３，２−ｂ］チオフェン−２，５−ジイル）ビス（チオフェン−５，２−ジイル））ビス（メタン−１−イル−１−イリデン）ジマロノニトリル（略称：ＦＴ２ＴＤＭＮ）が挙げられる。
　ｎ型半導体の材料として、キノリン骨格を有する金属錯体、ベンゾキノリン骨格を有する金属錯体、オキサゾール骨格を有する金属錯体、チアゾール骨格を有する金属錯体、オキサジアゾール誘導体、トリアゾール誘導体、イミダゾール誘導体、オキサゾール誘導体、チアゾール誘導体、フェナントロリン誘導体、キノリン誘導体、ベンゾキノリン誘導体、キノキサリン誘導体、ジベンゾキノキサリン誘導体、ピリジン誘導体、ビピリジン誘導体、ピリミジン誘導体、ナフタレン誘導体、アントラセン誘導体、クマリン誘導体、ローダミン誘導体、トリアジン誘導体、及び、キノン誘導体等が挙げられる。
　活性層が有するｐ型半導体の材料として、銅（ＩＩ）フタロシアニン（Ｃｏｐｐｅｒ（ＩＩ）ｐｈｔｈａｌｏｃｙａｎｉｎｅ；ＣｕＰｃ）、テトラフェニルジベンゾペリフランテン（Ｔｅｔｒａｐｈｅｎｙｌｄｉｂｅｎｚｏｐｅｒｉｆｌａｎｔｈｅｎｅ；ＤＢＰ）、亜鉛フタロシアニン（Ｚｉｎｃ　Ｐｈｔｈａｌｏｃｙａｎｉｎｅ；ＺｎＰｃ）、スズフタロシアニン（ＳｎＰｃ）、キナクリドン、及び、ルブレン等の電子供与性の有機半導体材料が挙げられる。
　ｐ型半導体の材料として、カルバゾール誘導体、チオフェン誘導体、フラン誘導体、芳香族アミン骨格を有する化合物等が挙げられる。さらに、ｐ型半導体の材料として、ナフタレン誘導体、アントラセン誘導体、ピレン誘導体、トリフェニレン誘導体、フルオレン誘導体、ピロール誘導体、ベンゾフラン誘導体、ベンゾチオフェン誘導体、インドール誘導体、ジベンゾフラン誘導体、ジベンゾチオフェン誘導体、インドロカルバゾール誘導体、ポルフィリン誘導体、フタロシアニン誘導体、ナフタロシアニン誘導体、キナクリドン誘導体、ルブレン誘導体、テトラセン誘導体、ポリフェニレンビニレン誘導体、ポリパラフェニレン誘導体、ポリフルオレン誘導体、ポリビニルカルバゾール誘導体、及び、ポリチオフェン誘導体等が挙げられる。
　電子供与性の有機半導体材料のＨＯＭＯ準位は、電子受容性の有機半導体材料のＨＯＭＯ準位よりも浅い（高い）ことが好ましい。電子供与性の有機半導体材料のＬＵＭＯ準位は、電子受容性の有機半導体材料のＬＵＭＯ準位よりも浅い（高い）ことが好ましい。
　電子受容性の有機半導体材料として、球状のフラーレンを用い、電子供与性の有機半導体材料として、平面に近い形状の有機半導体材料を用いることが好ましい。似た形状の分子同士は集まりやすい傾向にあり、同種の分子が凝集すると、分子軌道のエネルギー準位が近いため、キャリア輸送性を高めることができる。
　活性層に、ドナーとして機能するＰｏｌｙ［［４，８−ｂｉｓ［５−（２−ｅｔｈｙｌｈｅｘｙｌ）−２−ｔｈｉｅｎｙｌ］ｂｅｎｚｏ［１，２−ｂ：４，５−ｂ’］ｄｉｔｈｉｏｐｈｅｎｅ−２，６−ｄｉｙｌ］−２，５−ｔｈｉｏｐｈｅｎｅｄｉｙｌ［５，７−ｂｉｓ（２−ｅｔｈｙｌｈｅｘｙｌ）−４，８−ｄｉｏｘｏ−４Ｈ，８Ｈ−ｂｅｎｚｏ［１，２−ｃ：４，５−ｃ’］ｄｉｔｈｉｏｐｈｅｎｅ−１，３−ｄｉｙｌ］］ｐｏｌｙｍｅｒ（略称：ＰＢＤＢ−Ｔ）、又は、ＰＢＤＢ−Ｔ誘導体などの高分子化合物を用いることができる。例えば、ＰＢＤＢ−Ｔ又はＰＢＤＢ−Ｔ誘導体にアクセプター材料を分散させる方法などを使用することができる。
　例えば、活性層は、ｎ型半導体とｐ型半導体とを共蒸着して形成することが好ましい。又は、活性層は、ｎ型半導体とｐ型半導体とを積層して形成してもよい。
　活性層は、３種類以上の材料を有していてもよい。例えば、吸収波長域を拡大する目的で、ｎ型半導体の材料と、ｐ型半導体の材料と、に加えて、第３の材料を混合してもよい。このとき、第３の材料は、低分子化合物でも高分子化合物でもよい。
　受光デバイスは、活性層以外の層として、正孔輸送性の高い材料、電子輸送性の高い材料、又はバイポーラ性の材料（電子輸送性及び正孔輸送性が高い材料）等を含む層をさらに有してもよい。また、上記に限られず、正孔注入性の高い材料、正孔ブロック材料、電子注入性の高い材料、又は電子ブロック材料などを含む層をさらに有してもよい。受光デバイスが有する活性層以外の層には、例えば、上述の発光デバイスに用いることができる材料を用いることができる。
　例えば、正孔輸送性材料又は電子ブロック材料として、ポリ（３，４−エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）（ＰＥＤＯＴ／ＰＳＳ）などの高分子化合物、及び、モリブデン酸化物、ヨウ化銅（ＣｕＩ）などの無機化合物を用いることができる。また、電子輸送性材料又は正孔ブロック材料として、酸化亜鉛（ＺｎＯ）などの無機化合物、ポリエチレンイミンエトキシレート（ＰＥＩＥ）などの有機化合物を用いることができる。受光デバイスは、例えば、ＰＥＩＥと、ＺｎＯと、の混合膜を有してもよい。
［光検出機能を有する表示装置］
　本発明の一態様の表示装置は、表示部に、発光デバイスがマトリクス状に配置されており、当該表示部で画像を表示することができる。また、当該表示部には、受光デバイスがマトリクス状に配置されており、表示部は、画像表示機能に加えて、撮像機能及びセンシング機能の一方又は双方を有する。表示部は、イメージセンサ又はタッチセンサに用いることができる。つまり、表示部で光を検出することで、画像を撮像すること、又は、対象物（指、手、又はペンなど）の近接若しくは接触を検出することができる。
　さらに、本発明の一態様の表示装置は、発光デバイスを、センサの光源として利用することができる。本発明の一態様の表示装置では、表示部が有する発光デバイスが発した光を対象物が反射（又は散乱）した際、受光デバイスが、その反射光（又は散乱光）を検出することができるため、暗い場所でも、撮像又はタッチ検出が可能である。
　したがって、表示装置と別に、受光部及び光源を設けなくてもよく、電子機器の部品点数を削減することができる。例えば、電子機器に設けられる生体認証装置、又はスクロールなどを行うための静電容量方式のタッチパネルなどを、別途設ける必要がない。したがって、本発明の一態様の表示装置を用いることで、製造コストが低減された電子機器を提供することができる。
　具体的には、本発明の一態様の表示装置は、画素に、発光デバイスと受光デバイスを有する。本発明の一態様の表示装置では、発光デバイスとして有機ＥＬデバイスを用い、受光デバイスとして有機フォトダイオードを用いる。有機ＥＬデバイス及び有機フォトダイオードは、同一基板上に形成することができる。したがって、有機ＥＬデバイスを用いた表示装置に有機フォトダイオードを内蔵することができる。
　画素に、発光デバイス及び受光デバイスを有する表示装置では、画素が受光機能を有するため、画像を表示しながら、対象物の接触又は近接を検出することができる。例えば、表示装置が有する副画素全てで画像を表示するだけでなく、一部の副画素は、光源としての光を呈し、他の一部の副画素は、光検出を行い、残りの副画素で、画像を表示することもできる。
　受光デバイスをイメージセンサに用いる場合、表示装置は、受光デバイスを用いて、画像を撮像することができる。例えば、本実施の形態の表示装置は、スキャナとして用いることができる。
　例えば、イメージセンサを用いて、指紋、掌紋、虹彩、脈形状（静脈形状、動脈形状を含む。）、又は顔などを用いた個人認証のための撮像を行うことができる。
　例えば、イメージセンサを用いて、ウェアラブル機器の使用者の、目の周辺、目の表面、又は目の内部（眼底など）の撮像を行うことができる。したがって、ウェアラブル機器は、使用者の瞬き、黒目の動き、及び瞼の動きの中から選ばれるいずれか一又は複数を検出する機能を備えることができる。
　受光デバイスは、タッチセンサ（ダイレクトタッチセンサともいう。）又はニアタッチセンサ（ホバーセンサ、ホバータッチセンサ、非接触センサ、タッチレスセンサともいう。）などに用いることができる。
　ここで、タッチセンサ又はニアタッチセンサは、対象物（指、手、又はペンなど）の近接若しくは接触を検出することができる。
　タッチセンサは、表示装置と、対象物とが、直接接することで、対象物を検出することができる。また、ニアタッチセンサは、対象物が表示装置に接触しなくても、当該対象物を検出することができる。例えば、表示装置と、対象物との間の距離が０．１ｍｍ以上３００ｍｍ以下、好ましくは３ｍｍ以上５０ｍｍ以下の範囲で、表示装置が当該対象物を検出することができる構成であると好ましい。当該構成とすることで、表示装置に対象物が直接触れずに操作することが可能となる、別言すると、非接触（タッチレス）で表示装置を操作することが可能となる。上記構成とすることで、表示装置に汚れ、又は傷がつくリスクを低減することができる、又は対象物が表示装置に付着した汚れ（例えば、ゴミ、又はウィルスなど）に直接触れずに、表示装置を操作することが可能となる。
　本発明の一態様の表示装置は、リフレッシュレートを可変にすることができる。例えば、表示装置に表示されるコンテンツに応じてリフレッシュレートを調整（例えば、１Ｈｚ以上２４０Ｈｚ以下の範囲で調整）して、消費電力を低減させることができる。また、当該リフレッシュレートに応じて、タッチセンサ、又はニアタッチセンサの駆動周波数を変化させてもよい。例えば、表示装置のリフレッシュレートが１２０Ｈｚの場合、タッチセンサ、又はニアタッチセンサの駆動周波数を１２０Ｈｚよりも高い周波数（代表的には、２４０Ｈｚ）とする構成とすることができる。当該構成とすることで、低消費電力を実現することができ、かつ、タッチセンサ又はニアタッチセンサの応答速度を高めることが可能となる。
　図２７Ｃ乃至図２７Ｅに示す表示装置２００は、基板３５１と、基板３５９と、の間に、受光デバイスを有する層３５３、機能層３５５、及び、発光デバイスを有する層３５７を有する。
　機能層３５５は、受光デバイスを駆動する回路、及び、発光デバイスを駆動する回路を有する。機能層３５５には、スイッチ、トランジスタ、容量、抵抗、配線、及び端子などのうち、一つ又は複数を設けることができる。なお、発光デバイス及び受光デバイスをパッシブマトリクス方式で駆動させる場合には、スイッチ及びトランジスタを設けない構成としてもよい。機能層３５５に設けるトランジスタは、実施の形態１に示したトランジスタを好適に用いることができる。
　例えば、図２７Ｃに示すように、発光デバイスを有する層３５７において発光デバイスが発した光を、表示装置２００に接触した指３５２が反射することで、受光デバイスを有する層３５３における受光デバイスが、その反射光を検出する。これにより、表示装置２００に指３５２が接触したことを検出することができる。
　図２７Ｄ及び図２７Ｅに示すように、表示装置に近接している（接触していない）対象物を検出又は撮像する機能を有してもよい。図２７Ｄでは、人の指を検出する例を示し、図２７Ｅでは、人の目の周辺、表面、又は内部の情報（瞬きの回数、眼球の動き、瞼の動きなど）を検出する例を示す。
　本実施の形態は、他の実施の形態又は実施例と適宜組み合わせることができる。
（実施の形態６）
　本実施の形態では、本発明の一態様の電子機器について、図２８Ａ乃至図３０Ｇを用いて説明する。
　本実施の形態の電子機器は、表示部に本発明の一態様の表示装置を有する。本発明の一態様の表示装置は、高精細化及び高解像度化が容易である。したがって、様々な電子機器の表示部に用いることができる。
　電子機器として、例えば、テレビジョン装置、デスクトップ型若しくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
　特に、本発明の一態様の表示装置は、精細度を高めることが可能なため、比較的小さな表示部を有する電子機器に好適に用いることができる。このような電子機器として、例えば、腕時計型及びブレスレット型の情報端末機（ウェアラブル機器）、並びに、ヘッドマウントディスプレイなどのＶＲ向け機器、メガネ型のＡＲ向け機器、及び、ＭＲ向け機器など、頭部に装着可能なウェアラブル機器等が挙げられる。
　本発明の一態様の表示装置は、ＨＤ（画素数１２８０×７２０）、ＦＨＤ（画素数１９２０×１０８０）、ＷＱＨＤ（画素数２５６０×１４４０）、ＷＱＸＧＡ（画素数２５６０×１６００）、４Ｋ（画素数３８４０×２１６０）、８Ｋ（画素数７６８０×４３２０）といった極めて高い解像度を有していることが好ましい。特に４Ｋ、８Ｋ、又はそれ以上の解像度とすることが好ましい。また、本発明の一態様の表示装置における画素密度（精細度）は、１００ｐｐｉ以上が好ましく、３００ｐｐｉ以上が好ましく、５００ｐｐｉ以上がより好ましく、１０００ｐｐｉ以上がより好ましく、２０００ｐｐｉ以上がより好ましく、３０００ｐｐｉ以上がより好ましく、５０００ｐｐｉ以上がより好ましく、７０００ｐｐｉ以上がさらに好ましい。このように高い解像度及び高い精細度の一方又は双方を有する表示装置を用いることで、臨場感及び奥行き感などをより高めることが可能となる。また、本発明の一態様の表示装置の画面比率（アスペクト比）については、特に限定はない。例えば、表示装置は、１：１（正方形）、４：３、１６：９、１６：１０など様々な画面比率に対応することができる。
　本実施の形態の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を検知、検出、又は測定する機能を含むもの）を有してもよい。
　本実施の形態の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラム又はデータを読み出す機能等を有することができる。
　図２８Ａ乃至図２８Ｄを用いて、頭部に装着可能なウェアラブル機器の一例を説明する。これらウェアラブル機器は、ＡＲのコンテンツを表示する機能、ＶＲのコンテンツを表示する機能、ＳＲのコンテンツを表示する機能、ＭＲのコンテンツを表示する機能のうち、少なくとも一つを有する。電子機器が、ＡＲ、ＶＲ、ＳＲ、及びＭＲなどの少なくとも一つのコンテンツを表示する機能を有することで、使用者の没入感を高めることが可能となる。
　図２８Ａに示す電子機器７００Ａ、及び、図２８Ｂに示す電子機器７００Ｂは、それぞれ、一対の表示パネル７５１と、一対の筐体７２１と、通信部（図示しない。）と、一対の装着部７２３と、制御部（図示しない。）と、撮像部（図示しない。）と、一対の光学部材７５３と、フレーム７５７と、一対の鼻パッド７５８と、を有する。
　表示パネル７５１には、本発明の一態様の表示装置を適用することができる。したがって極めて精細度の高い表示が可能な電子機器とすることができる。
　電子機器７００Ａ、及び、電子機器７００Ｂは、それぞれ、光学部材７５３の表示領域７５６に、表示パネル７５１で表示した画像を投影することができる。光学部材７５３は透光性を有するため、使用者は、光学部材７５３を通して視認される透過像に重ねて、表示領域に表示された画像を見ることができる。したがって、電子機器７００Ａ、及び、電子機器７００Ｂは、それぞれ、ＡＲ表示が可能な電子機器である。
　電子機器７００Ａ、及び、電子機器７００Ｂには、撮像部として、前方を撮像することのできるカメラが設けられていてもよい。また、電子機器７００Ａ、及び、電子機器７００Ｂは、それぞれ、ジャイロセンサなどの加速度センサを備えることで、使用者の頭部の向きを検知して、その向きに応じた画像を表示領域７５６に表示することもできる。
　通信部は無線通信機を有し、当該無線通信機により映像信号等を供給することができる。なお、無線通信機に代えて、又は無線通信機に加えて、映像信号及び電源電位が供給されるケーブルを接続可能なコネクタを備えていてもよい。
　電子機器７００Ａ、及び、電子機器７００Ｂには、バッテリが設けられており、無線及び有線の一方又は双方によって充電することができる。
　筐体７２１には、タッチセンサモジュールが設けられていてもよい。タッチセンサモジュールは、筐体７２１の外側の面がタッチされることを検出する機能を有する。タッチセンサモジュールにより、使用者のタップ操作又はスライド操作などを検出し、様々な処理を実行することができる。例えば、タップ操作によって、動画の一時停止又は再開などの処理を実行することが可能となり、スライド操作により、早送り又は早戻しの処理を実行することなどが可能となる。また、２つの筐体７２１のそれぞれにタッチセンサモジュールを設けることで、操作の幅を広げることができる。
　タッチセンサモジュールは、様々なタッチセンサを適用することができる。例えば、静電容量方式、抵抗膜方式、赤外線方式、電磁誘導方式、表面弾性波方式、光学方式等、種々の方式を採用することができる。特に、静電容量方式又は光学方式のセンサを、タッチセンサモジュールに適用することが好ましい。
　光学方式のタッチセンサを用いる場合には、受光デバイスとして、光電変換デバイス（光電変換素子ともいう。）を用いることができる。光電変換デバイスの活性層には、無機半導体及び有機半導体の一方又は双方を用いることができる。
　図２８Ｃに示す電子機器８００Ａ、及び、図２８Ｄに示す電子機器８００Ｂは、それぞれ、一対の表示部８２０と、筐体８２１と、通信部８２２と、一対の装着部８２３と、制御部８２４と、一対の撮像部８２５と、一対のレンズ８３２と、を有する。
　表示部８２０には、本発明の一態様の表示装置を適用することができる。したがって、極めて精細度の高い表示が可能な電子機器とすることができる。これにより、使用者に高い没入感を感じさせることができる。
　表示部８２０は、筐体８２１の内部の、レンズ８３２を通して視認することができる位置に設けられる。また、一対の表示部８２０に異なる画像を表示させることで、視差を用いた３次元表示を行うこともできる。
　電子機器８００Ａ、及び、電子機器８００Ｂは、それぞれ、ＶＲ向けの電子機器ということができる。電子機器８００Ａ又は電子機器８００Ｂを装着した使用者は、レンズ８３２を通して、表示部８２０に表示される画像を視認することができる。
　電子機器８００Ａ、及び、電子機器８００Ｂは、それぞれ、レンズ８３２及び表示部８２０が、使用者の目の位置に応じて最適な位置となるように、これらの左右の位置を調整可能な機構を有していることが好ましい。また、レンズ８３２と表示部８２０との距離を変えることで、ピントを調整する機構を有していることが好ましい。
　装着部８２３により、使用者は電子機器８００Ａ又は電子機器８００Ｂを頭部に装着することができる。なお、図２８Ｃなどにおいては、メガネのつる（ジョイント、テンプルともいう。）のような形状として例示しているが、これに限定されない。装着部８２３は、使用者が装着できればよく、例えば、ヘルメット型又はバンド型の形状としてもよい。
　撮像部８２５は、外部の情報を取得する機能を有する。撮像部８２５が取得したデータは、表示部８２０に出力することができる。撮像部８２５には、イメージセンサを用いることができる。また、望遠、広角などの複数の画角に対応可能なように、複数のカメラを設けてもよい。
　なお、ここでは撮像部８２５を有する例を示したが、対象物の距離を測定することのできる測距センサ（以下、検知部とも呼ぶ。）を設ければよい。すなわち、撮像部８２５は、検知部の一態様である。検知部には、例えば、イメージセンサ、又は、ライダー（ＬＩＤＡＲ：Ｌｉｇｈｔ　Ｄｅｔｅｃｔｉｏｎ　Ａｎｄ　Ｒａｎｇｉｎｇ）などの距離画像センサを用いることができる。カメラによって得られた画像と、距離画像センサによって得られた画像と、を用いることにより、より多くの情報を取得し、より高精度なジェスチャー操作を可能にすることができる。
　電子機器８００Ａは、骨伝導イヤフォンとして機能するために、振動機構を有してもよい。例えば、表示部８２０、筐体８２１、及び装着部８２３のいずれか一又は複数に、当該振動機構を有する構成を適用することができる。これにより、別途、ヘッドフォン、イヤフォン、又はスピーカなどの音響機器を必要とせず、電子機器８００Ａを装着しただけで映像と音声を楽しむことができる。
　電子機器８００Ａ、及び、電子機器８００Ｂは、それぞれ、入力端子を有してもよい。入力端子には、映像出力機器等からの映像信号、及び、電子機器内に設けられるバッテリを充電するための電力等を供給するケーブルを接続することができる。
　本発明の一態様の電子機器は、イヤフォン７５０と無線通信を行う機能を有してもよい。イヤフォン７５０は、通信部（図示しない。）を有し、無線通信機能を有する。イヤフォン７５０は、無線通信機能により、電子機器から情報（例えば、音声データ）を受信することができる。例えば、図２８Ａに示す電子機器７００Ａは、無線通信機能によって、イヤフォン７５０に情報を送信する機能を有する。また、例えば、図２８Ｃに示す電子機器８００Ａは、無線通信機能によって、イヤフォン７５０に情報を送信する機能を有する。
　電子機器がイヤフォン部を有してもよい。図２８Ｂに示す電子機器７００Ｂは、イヤフォン部７２７を有する。例えば、イヤフォン部７２７と制御部とは、互いに有線接続されている構成とすることができる。イヤフォン部７２７と制御部とをつなぐ配線の一部は、筐体７２１又は装着部７２３の内部に配置されていてもよい。
　同様に、図２８Ｄに示す電子機器８００Ｂは、イヤフォン部８２７を有する。例えば、イヤフォン部８２７と制御部８２４とは、互いに有線接続されている構成とすることができる。イヤフォン部８２７と制御部８２４とをつなぐ配線の一部は、筐体８２１又は装着部８２３の内部に配置されていてもよい。また、イヤフォン部８２７と装着部８２３とが、マグネットを有してもよい。これにより、イヤフォン部８２７を、装着部８２３に磁力によって固定することができ、収納が容易となり好ましい。
　なお、電子機器は、イヤフォン又はヘッドフォンなどを接続することができる音声出力端子を有してもよい。また、電子機器は、音声入力端子及び音声入力機構の一方又は双方を有してもよい。音声入力機構は、例えば、マイクなどの集音装置を用いることができる。電子機器が音声入力機構を有することで、電子機器に、いわゆるヘッドセットとしての機能を付与してもよい。
　このように、本発明の一態様の電子機器は、メガネ型（電子機器７００Ａ、及び、電子機器７００Ｂなど）と、ゴーグル型（電子機器８００Ａ、及び、電子機器８００Ｂなど）の、どちらに対して適用しても好適である。
　本発明の一態様の電子機器は、有線又は無線によって、イヤフォンに情報を送信することができる。
　図２９Ａに示す電子機器６５００は、スマートフォンとして用いることのできる携帯情報端末機である。
　電子機器６５００は、筐体６５０１、表示部６５０２、電源ボタン６５０３、ボタン６５０４、スピーカ６５０５、マイク６５０６、カメラ６５０７、及び光源６５０８等を有する。表示部６５０２はタッチパネル機能を備える。
　表示部６５０２に、本発明の一態様の表示装置を適用することができる。
　図２９Ｂは、筐体６５０１のマイク６５０６側の端部を含む断面概略図である。
　筐体６５０１の表示面側には、透光性を有する保護部材６５１０が設けられ、筐体６５０１と保護部材６５１０に囲まれた空間内に、表示パネル６５１１、光学部材６５１２、タッチセンサパネル６５１３、プリント基板６５１７、バッテリ６５１８等が配置されている。
　保護部材６５１０には、表示パネル６５１１、光学部材６５１２、及びタッチセンサパネル６５１３が、接着層（図示しない。）により固定されている。
　表示部６５０２よりも外側の領域において、表示パネル６５１１の一部が折り返されており、当該折り返された部分にＦＰＣ６５１５が接続されている。ＦＰＣ６５１５には、ＩＣ６５１６が実装されている。ＦＰＣ６５１５は、プリント基板６５１７に設けられた端子に接続されている。
　表示パネル６５１１には、本発明の一態様の可撓性を有する表示装置を適用することができる。そのため、極めて軽量な電子機器を実現することができる。また、表示パネル６５１１が極めて薄いため、電子機器の厚さを抑えつつ、大容量のバッテリ６５１８を搭載することもできる。また、表示パネル６５１１の一部を折り返して、表示部６５０２の裏側にＦＰＣ６５１５との接続部を配置することにより、狭額縁の電子機器を実現することができる。
　図２９Ｃにテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により、筐体７１０１を支持した構成を示している。
　表示部７０００に、本発明の一態様の表示装置を適用することができる。
　図２９Ｃに示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチ、及び、別体のリモコン操作機７１１１により行うことができる。又は、表示部７０００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることでテレビジョン装置７１００を操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有してもよい。リモコン操作機７１１１が備える操作キー又はタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示される映像を操作することができる。
　なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者同士など）の情報通信を行うことも可能である。
　図２９Ｄに、ノート型パーソナルコンピュータの一例を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。
　表示部７０００に、本発明の一態様の表示装置を適用することができる。
　図２９Ｅ及び図２９Ｆに、デジタルサイネージの一例を示す。
　図２９Ｅに示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、又は操作スイッチを含む。）、接続端子、各種センサ、マイクロフォン等を有することができる。
　図２９Ｆは、円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。
　図２９Ｅ及び図２９Ｆにおいて、表示部７０００に、本発明の一態様の表示装置を適用することができる。
　表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
　表示部７０００にタッチパネルを適用することで、表示部７０００に画像又は動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報若しくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
　図２９Ｅ及び図２９Ｆに示すように、デジタルサイネージ７３００又はデジタルサイネージ７４００は、使用者が所持するスマートフォン等の情報端末機７３１１又は情報端末機７４１１との無線通信により、連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１又は情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１又は情報端末機７４１１を操作することで、表示部７０００の表示を切り替えることができる。
　デジタルサイネージ７３００又はデジタルサイネージ７４００に、情報端末機７３１１又は情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数の使用者が同時にゲームに参加し、楽しむことができる。
　図３０Ａ乃至図３０Ｇに示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む。）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を検知、検出、又は測定する機能を含むもの）、マイクロフォン９００８、等を有する。
　図３０Ａ乃至図３０Ｇにおいて、表示部９００１に、本発明の一態様の表示装置を適用することができる。
　図３０Ａ乃至図３０Ｇに示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、記録媒体に記録されているプログラム又はデータを読み出して処理する機能、等を有することができる。なお、電子機器の機能はこれらに限られず、様々な機能を有することができる。電子機器は、複数の表示部を有してもよい。また、電子機器にカメラ等を設け、静止画又は動画を撮影し、記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有してもよい。
　図３０Ａ乃至図３０Ｇに示す電子機器の詳細について、以下説明を行う。
　図３０Ａは、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字及び画像情報をその複数の面に表示することができる。図３０Ａでは、３つのアイコン９０５０を表示した例を示している。また、破線の矩形で示す情報９０５１を、表示部９００１の他の面に表示することもできる。情報９０５１の一例として、電子メール、ＳＮＳ、電話などの着信の通知、電子メール又はＳＮＳなどの題名、送信者名、日時、時刻、バッテリの残量、電波強度などがある。又は、情報９０５１が表示されている位置には、アイコン９０５０などを表示してもよい。
　図３０Ｂは、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４が、それぞれ異なる面に表示されている例を示す。例えば、使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、携帯情報端末９１０２の上方から観察できる位置に表示された情報９０５３を確認することもできる。使用者は、携帯情報端末９１０２をポケットから取り出すことなく表示を確認し、例えば、電話を受けるか否かを判断することができる。
　図３０Ｃは、タブレット端末９１０３を示す斜視図である。タブレット端末９１０３は、一例として、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲーム等の種々のアプリケーションの実行が可能である。タブレット端末９１０３は、筐体９０００の正面に表示部９００１、カメラ９００２、マイクロフォン９００８、スピーカ９００３を有し、筐体９０００の側面には、操作用のボタンとしての操作キー９００５、底面には、接続端子９００６を有する。
　図３０Ｄは、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、例えばスマートウォッチ（登録商標）として用いることができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６により、他の情報端末と相互にデータ伝送を行うこと、及び、充電を行うこともできる。なお、充電動作は無線給電により行ってもよい。
　図３０Ｅ乃至図３０Ｇは、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図３０Ｅは、携帯情報端末９２０１を展開した状態、図３０Ｇは、折り畳んだ状態、図３０Ｆは、図３０Ｅと図３０Ｇの一方から他方に変化する途中の状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では、可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。例えば、表示部９００１は、曲率半径０．１ｍｍ以上１５０ｍｍ以下で曲げることができる。
　本実施の形態は、他の実施の形態又は実施例と適宜組み合わせることができる。
　本実施例では、半導体装置を作製し、半導体装置が有するトランジスタの電気特性を評価した。
　本実施例では、本発明の一態様の半導体装置である試料Ａを作製した。試料Ａの構成は、図１Ａ及び図１Ｂに示す半導体装置１０の記載を参照することができる。また、試料Ａの作製方法は、実施の形態１の＜作製方法例＞に示す半導体装置１０の作製方法の記載を参照することができる。
＜試料の作製＞
　図３１に、本実施例で作製した試料Ａの断面図を示す。なお、図３１に示す構成要素のうち、先の実施の形態で説明した内容と重複する部分については、説明を省略する。
　本実施例で作製した試料Ａは、導電層１１２ａ上に導電層１３３を有する。導電層１３３には開口が設けられており、当該開口と重なる領域に、トランジスタＭ２が設けられている。また、導電層１３３の上面及び側面、及び、導電層１１２ａの上面の一部に接して、絶縁層１３４が設けられている。
　導電層１３３は、導電層１１２ａよりも電気抵抗の低い材料で形成されており、導電層１３３と接する導電層１１２ａは、トランジスタＭ２のソース電極又はドレイン電極の一方として機能すると同時に、配線としても機能する。
　絶縁層１１０上には、トランジスタＭ１のゲート電極として機能する導電層１１２ｂ、及び、トランジスタＭ１のチャネルが形成される半導体装置として機能する半導体層１０９と、それぞれ重なる領域を有するように、島状の導電層１３５が設けられている。また、導電層１３５の上面及び側面と、絶縁層１１０の上面と、を覆って絶縁層１３６が設けられ、絶縁層１３６上に絶縁層１３７が設けられ、絶縁層１３７上に絶縁層１３８が設けられている。
　試料Ａが有するトランジスタＭ１において、導電層１３５は、第２のゲート電極（バックゲート電極、ボトムゲート電極ともいう。）としての機能を有し、絶縁層１３６、絶縁層１３７、及び絶縁層１３８は、第２のゲート絶縁層としての機能を有する。
　試料Ａが有するトランジスタＭ１及びトランジスタＭ２上には、これらを覆うように、絶縁層１３９が設けられ、絶縁層１３９上には、平坦化層１４４が設けられている。絶縁層１３９は、トランジスタＭ１及びトランジスタＭ２の上面に沿って設けられ、平坦化層１４４は、絶縁層１３９上に形成された凹凸形状を埋め込み、上面が略平坦になるように設けられている。
　以下では、試料Ａの具体的な作製条件について記載する。
　まず、基板１０２上に、膜厚５０ｎｍのＩｎ−Ｓｎ−Ｓｉ酸化物（ＩＴＳＯ）膜をスパッタリング法により形成し、これを加工して、導電層１１２ａを得た。基板１０２として、ガラス基板を用いた。
　続いて、導電層１１２ａ上に、膜厚１５０ｎｍのタングステン膜をスパッタリング法により形成し、これを加工して、導電層１３３を得た。
　続いて、導電層１１２ａ及び導電層１３３上に、膜厚３０ｎｍの窒化シリコン膜をＰＥＣＶＤ法により形成し、絶縁層１３４を得た。
　続いて、絶縁層１３４上に、膜厚８００ｎｍの酸化窒化シリコン膜をＰＥＣＶＤ法により形成し、絶縁層１１０を得た。
　続いて、絶縁層１１０に酸素を供給する処理を行った。
　絶縁層１１０に酸素を供給するにあたっては、まず、酸素雰囲気１００％で、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１のスパッタリングターゲットを用いたスパッタリング法によって、膜厚５ｎｍの金属酸化物膜を、絶縁層１１０上に形成した。
　続いて、当該金属酸化物膜越しに、絶縁層１１０に対して、酸素プラズマ処理を行った。当該処理は、アッシング装置を用いて行った。なお、当該処理時の酸素イオンの設定流量は３００ｓｃｃｍとし、アッシング装置の下部電極を１００℃に加熱した状態で１２０秒間の処理を行った。
　続いて、当該金属酸化物膜の除去を行った。
　以上の一連の処理により、絶縁層１１０に酸素を供給する処理を行った。
　続いて、絶縁層１１０上に、膜厚１００ｎｍのＩｎ−Ｓｎ−Ｓｉ酸化物（ＩＴＳＯ）膜をスパッタリング法により形成し、これを加工して、導電層１３５を得た。
　続いて、導電層１３５及び絶縁層１１０上に、膜厚３０ｎｍの窒化シリコン膜をＰＥＣＶＤ法により形成し、絶縁層１３６を得た。
　続いて、絶縁層１３６上に、膜厚２００ｎｍの酸化窒化シリコン膜をＰＥＣＶＤ法により形成し、絶縁層１３７を得た。
　続いて、絶縁層１３７に酸素を供給する処理を行った。なお、当該処理は、前述した絶縁層１１０へ酸素を供給する際に用いた方法と同じ方法で行った。
　続いて、絶縁層１３７上に、膜厚１００ｎｍの窒化シリコン膜と、膜厚５ｎｍの酸化窒化シリコン膜と、をＰＥＣＶＤ法により積層して形成し、絶縁層１３８を得た。
　続いて、絶縁層１３８上に、膜厚４０ｎｍの金属酸化物膜を形成した。当該金属酸化物膜は、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１であるスパッタリングターゲットを用いたスパッタリング法により形成した。なお、当該形成時の基板温度は室温、酸素流量比は１０％とした。
　続いて、乾燥空気雰囲気で、３５０℃で１時間の加熱処理を行った。当該加熱処理には、オーブン装置を用いた。
　続いて、当該金属酸化物膜を加工し、半導体層１０９を得た。
　続いて、半導体層１０９及び絶縁層１３８上に、膜厚５０ｎｍのタングステン膜をスパッタリング法により形成し、これを加工して、導電層１１６ａ及び導電層１１６ｂを得た。
　続いて、半導体層１０９、導電層１１６ａ、導電層１１６ｂ、及び絶縁層１３８上に、膜厚５０ｎｍの酸化窒化シリコン膜をＰＥＣＶＤ法により形成し、絶縁層１０７を得た。
　続いて、乾燥空気雰囲気で、３００℃１時間の加熱処理を行った。当該加熱処理には、オーブン装置を用いた。
　続いて、絶縁層１０７上に、後に導電層１１２ｂとなる膜厚１００ｎｍのＩｎ−Ｓｎ−Ｓｉ酸化物（ＩＴＳＯ）膜をスパッタリング法により形成した。
　続いて、後に導電層１１２ｂとなるＩｎ−Ｓｎ−Ｓｉ酸化物（ＩＴＳＯ）膜、絶縁層１０７、絶縁層１３８、絶縁層１３７、絶縁層１３６、絶縁層１１０、及び絶縁層１３４を加工し、後にトランジスタＭ２を形成する領域に開口を形成した。当該開口の形成には、ドライエッチング法を用いた。また、当該開口の平面形状は、円形とした。
　続いて、後に導電層１１２ｂとなるＩｎ−Ｓｎ−Ｓｉ酸化物（ＩＴＳＯ）膜を加工し、導電層１１２ｂを得た。
　これにより、トランジスタＭ１を形成した。
　続いて、トランジスタＭ１上と、上述した開口の内壁（導電層１１２ａの上面の一部、絶縁層１３４の側面、絶縁層１１０の側面、絶縁層１３６の側面、絶縁層１３７の側面、絶縁層１３８の側面、絶縁層１０７の側面、及び、導電層１１２ｂの側面）と、を覆う、膜厚２０ｎｍの金属酸化物膜を形成した。当該金属酸化物膜は、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３であるスパッタリングターゲットを用いたスパッタリング法により形成した。なお、当該形成時の基板温度は１３０℃、酸素流量比は１０％とした。
　続いて、乾燥空気雰囲気で、３５０℃で１時間の加熱処理を行った。当該加熱処理には、オーブン装置を用いた。
　続いて、当該金属酸化物膜を加工し、半導体層１０８を得た。
　続いて、半導体層１０８、導電層１１２ｂ、及び絶縁層１０７上に、膜厚１００ｎｍの酸化窒化シリコン膜をＰＥＣＶＤ法により形成し、絶縁層１０６を得た。
　続いて、絶縁層１０６上に、膜厚５０ｎｍのチタン膜と、膜厚２００ｎｍのアルミニウム膜と、膜厚５０ｎｍのチタン膜と、をスパッタリング法により積層して形成し、これを加工して、導電層１０４を得た。
　これにより、トランジスタＭ２を形成した。
　続いて、導電層１０４及び絶縁層１０６上に、膜厚３００ｎｍの窒化酸化シリコン膜をＰＥＣＶＤ法により形成し、絶縁層１３９を得た。
　続いて、乾燥空気雰囲気で、３００℃で１時間の加熱処理を行った。当該加熱処理には、オーブン装置を用いた。
　続いて、絶縁層１３９上に、膜厚１．０μｍとなるようにアクリル樹脂を形成し、平坦化層１４４を得た。
　続いて、窒素雰囲気で、２５０℃で１時間の加熱処理を行った。当該加熱処理には、オーブン装置を用いた。
　続いて、平坦化層１４４上に、膜厚１００ｎｍのモリブデン膜をスパッタリング法により形成し、これを加工して、後述するトランジスタＭ１及びトランジスタＭ２の電気特性測定を行うための測定用ＰＡＤを形成した（図示しない。）。
　続いて、窒素雰囲気で、２００℃で１時間の加熱処理を行った。当該加熱処理には、オーブン装置を用いた。
　以上の工程により、試料Ａを得た。
＜断面観察＞
　次に、試料を集束イオンビーム（ＦＩＢ：Ｆｏｃｕｓｅｄ　Ｉｏｎ　Ｂｅａｍ）により薄片化し、断面を走査透過電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ　Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｙ）で観察した。
　試料Ａの断面のＳＴＥＭ像を、図３２に示す。図３２は、倍率２０，０００倍の透過電子（ＴＥ：Ｔｒａｎｓｍｉｔｔｅｄ　Ｅｌｅｃｔｒｏｎ）像である。
　図３２に示すように、試料Ａは、図３１で示した断面図に対応する狙い通りの形状で作製できていることを確認した。
＜Ｉｄ−Ｖｇ特性＞
　続いて、上記で作製した試料ＡにおけるトランジスタＭ１及びトランジスタＭ２のＩｄ−Ｖｇ特性を測定した。
　トランジスタのＩｄ−Ｖｇ特性の測定は、ゲート電極に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう。）を、−１０Ｖから＋１０Ｖまで０．２５Ｖ刻みで印加した。また、ソース電極に印加する電圧（以下、ソース電圧（Ｖｓ）ともいう。）を０Ｖ（ｃｏｍｍｏｎ）とし、ドレイン電極に印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう。）を、０．１Ｖ及び５．１Ｖとした。
　トランジスタＭ１は、チャネル長が３．０μｍ、チャネル幅が３．０μｍのサイズのものを測定した。トランジスタＭ２は、図１Ａに示す開口１４１の幅（直径）が２．０μｍ（チャネル幅６．３μｍ）のもの（チャネル長は、１．１７μｍ）を測定した。また、測定数は、トランジスタＭ１とトランジスタＭ２の双方とも、６ずつとした。
　トランジスタＭ１のＩｄ−Ｖｇ特性を図３３Ａに示し、トランジスタＭ２のＩｄ−Ｖｇ特性を図３３Ｂに示す。図３３Ａ及び図３３Ｂにおいて、横軸はゲート電圧（Ｖｇ）を示し、縦軸はドレイン電流（Ｉｄ）を示している。図３３Ａ及び図３３Ｂでは、６個のトランジスタのＩｄ−Ｖｇ特性結果をそれぞれ重ねて示している。
　図３３Ａ及び図３３Ｂに示すように、トランジスタＭ１及びトランジスタＭ２は、ともにオンオフの取れたスイッチング特性を示していることを確認できた。また、トランジスタＭ２は、トランジスタＭ１と比較して、オン電流が大きいことも確認できた。
　以上、本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
１０Ａ：半導体装置、１０Ｂ：半導体装置、１０Ｃ：半導体装置、１０Ｄ：半導体装置、１０Ｅ：半導体装置、１０Ｆ：半導体装置、１０Ｇ：半導体装置、１０Ｈ：半導体装置、１０Ｉ：半導体装置、１０Ｊ：半導体装置、１０Ｋ：半導体装置、１０：半導体装置、１１ａ：副画素、１１ｂ：副画素、１１ｃ：副画素、１１ｄ：副画素、１１ｅ：副画素、５１Ａ：画素回路、５１Ｂ：画素回路、５１Ｃ：画素回路、５１Ｄ：画素回路、５１：画素回路、５２Ａ：トランジスタ、５２Ｂ：トランジスタ、５２Ｃ：トランジスタ、５２Ｄ：トランジスタ、５３Ａ：容量、５３：容量、６１：発光デバイス、１０２：基板、１０３：導電層、１０４ｆ：導電膜、１０４：導電層、１０６：絶縁層、１０７：絶縁層、１０８ｆ：金属酸化物膜、１０８：半導体層、１０９ｆ：金属酸化物膜、１０９：半導体層、１１０ａ：絶縁層、１１０ｂ：絶縁層、１１０ｃ：絶縁層、１１０：絶縁層、１１１Ｂ：画素電極、１１１Ｇ：画素電極、１１１Ｒ：画素電極、１１１Ｓ：画素電極、１１１：画素電極、１１２ａ：導電層、１１２ｂ：導電層、１１２ｃ：導電層、１１２ｄ：導電層、１１２ｅ：導電層、１１２ｆ：導電膜、１１３Ｂ：層、１１３Ｇ：層、１１３Ｒ：層、１１３Ｓ：層、１１３Ｗ：層、１１３：層、１１４：共通層、１１５：共通電極、１１６ａ：導電層、１１６ｂ：導電層、１１６ｆ：導電膜、１１７：遮光層、１１８Ｂ：マスク層、１１８Ｇ：マスク層、１１８Ｒ：マスク層、１１８Ｓ：マスク層、１１８：マスク層、１１９Ｂ：マスク層、１１９Ｇ：マスク層、１１９Ｒ：マスク層、１１９Ｓ：マスク層、１１９：マスク層、１２３：導電層、１２４Ｂ：導電層、１２４Ｇ：導電層、１２４Ｒ：導電層、１２４Ｓ：導電層、１２５：絶縁層、１２６Ｂ：導電層、１２６Ｇ：導電層、１２６Ｒ：導電層、１２６Ｓ：導電層、１２７：絶縁層、１２８：層、１２９Ｂ：導電層、１２９Ｇ：導電層、１２９Ｒ：導電層、１２９Ｓ：導電層、１３０Ｂ：発光デバイス、１３０Ｇ：発光デバイス、１３０Ｒ：発光デバイス、１３０：発光デバイス、１３１：保護層、１３２Ｂ：着色層、１３２Ｇ：着色層、１３２Ｒ：着色層、１３３：導電層、１３４：絶縁層、１３５：導電層、１３６：絶縁層、１３７：絶縁層、１３８：絶縁層、１３９：絶縁層、１４０：接続部、１４１：開口、１４２：接着層、１４４：平坦化層、１５０：受光デバイス、１５１：基板、１５２：基板、１５３：絶縁層、１６０：酸素、１６２：表示部、１６４：回路、１６５：配線、１６６：導電層、１７２：ＦＰＣ、１７３：ＩＣ、２００Ａ：表示装置、２００Ｂ：表示装置、２００Ｃ：表示装置、２００Ｄ：表示装置、２００Ｅ：表示装置、２００Ｆ：表示装置、２００：表示装置、２０１：トランジスタ、２０４：接続部、２０５Ｂ：トランジスタ、２０５Ｇ：トランジスタ、２０５Ｒ：トランジスタ、２０５Ｓ：トランジスタ、２０５：トランジスタ、２０６Ｂ：トランジスタ、２０６Ｇ：トランジスタ、２０６Ｒ：トランジスタ、２０６Ｓ：トランジスタ、２０６：トランジスタ、２１０ａ：画素、２１０ｂ：画素、２１０：画素、２１８：絶縁層、２３０：画素、２３５：絶縁層、２３７：絶縁層、２３９：絶縁層、２４２：接続層、３５１：基板、３５２：指、３５３：層、３５５：機能層、３５７：層、３５９：基板、７００Ａ：電子機器、７００Ｂ：電子機器、７２１：筐体、７２３：装着部、７２７：イヤフォン部、７５０：イヤフォン、７５１：表示パネル、７５３：光学部材、７５６：表示領域、７５７：フレーム、７５８：鼻パッド、７６１：下部電極、７６２：上部電極、７６３ａ：発光ユニット、７６３ｂ：発光ユニット、７６３ｃ：発光ユニット、７６３：ＥＬ層、７６４：層、７６５：層、７６６：層、７６７：活性層、７６８：層、７７１ａ：発光層、７７１ｂ：発光層、７７１ｃ：発光層、７７１：発光層、７７２ａ：発光層、７７２ｂ：発光層、７７２ｃ：発光層、７７２：発光層、７７３：発光層、７８０ａ：層、７８０ｂ：層、７８０ｃ：層、７８０：層、７８１：層、７８２：層、７８５：電荷発生層、７９０ａ：層、７９０ｂ：層、７９０ｃ：層、７９０：層、７９１：層、７９２：層、８００Ａ：電子機器、８００Ｂ：電子機器、８２０：表示部、８２１：筐体、８２２：通信部、８２３：装着部、８２４：制御部、８２５：撮像部、８２７：イヤフォン部、８３２：レンズ、６５００：電子機器、６５０１：筐体、６５０２：表示部、６５０３：電源ボタン、６５０４：ボタン、６５０５：スピーカ、６５０６：マイク、６５０７：カメラ、６５０８：光源、６５１０：保護部材、６５１１：表示パネル、６５１２：光学部材、６５１３：タッチセンサパネル、６５１５：ＦＰＣ、６５１６：ＩＣ、６５１７：プリント基板、６５１８：バッテリ、７０００：表示部、７１００：テレビジョン装置、７１０１：筐体、７１０３：スタンド、７１１１：リモコン操作機、７２００：ノート型パーソナルコンピュータ、７２１１：筐体、７２１２：キーボード、７２１３：ポインティングデバイス、７２１４：外部接続ポート、７３００：デジタルサイネージ、７３０１：筐体、７３０３：スピーカ、７３１１：情報端末機、７４００：デジタルサイネージ、７４０１：柱、７４１１：情報端末機、９０００：筐体、９００１：表示部、９００２：カメラ、９００３：スピーカ、９００５：操作キー、９００６：接続端子、９００７：センサ、９００８：マイクロフォン、９０５０：アイコン、９０５１：情報、９０５２：情報、９０５３：情報、９０５４：情報、９０５５：ヒンジ、９１０１：携帯情報端末、９１０２：携帯情報端末、９１０３：タブレット端末、９２００：携帯情報端末、９２０１：携帯情報端末

Claims (6)

  1. 　第１のトランジスタと、第２のトランジスタと、絶縁層と、を有し、
    　前記第１のトランジスタは、第１の導電層と、第２の導電層と、第１の半導体層と、第１のゲート絶縁層と、第１のゲート電極と、を有し、
    　前記第２のトランジスタは、第３の導電層と、第４の導電層と、第２の半導体層と、第２のゲート絶縁層と、前記第２の導電層と、を有し、
    　前記絶縁層は、前記第１の導電層の上面と、前記第１の半導体層の側面と、前記第２の半導体層の下面と、に接し、かつ、前記第１の導電層に達する開口を有し、
    　前記第１の導電層は、前記第１のトランジスタのソース電極又はドレイン電極の一方としての機能を有し、
    　前記第２の導電層は、前記第１のトランジスタのソース電極又はドレイン電極の他方としての機能と、前記第２のトランジスタの第２のゲート電極としての機能と、を有し、
    　前記第３の導電層は、前記第２のトランジスタのソース電極又はドレイン電極の一方としての機能を有し、
    　前記第４の導電層は、前記第２のトランジスタのソース電極又はドレイン電極の他方としての機能を有し、
    　前記第１の半導体層は、前記第１の導電層の上面と、前記開口の内壁と、前記第２の導電層の側面及び上面と、に接し、
    　前記第１のゲート電極は、前記第１のゲート絶縁層を介して、前記第１の半導体層上に前記開口の内壁と重なる領域を有するように設けられ、
    　前記第２の導電層は、前記第２のゲート絶縁層を介して、前記第２の半導体層上に設けられ、かつ、前記第１の半導体層の下面と接し、
    　前記第３の導電層は、前記第２の半導体層の側端部の一方における側面及び上面に接し、
    　前記第４の導電層は、前記第２の半導体層の側端部の他方における側面及び上面に接する、
    　半導体装置。
  2. 　請求項１において、
    　前記第１の半導体層及び前記第２の半導体層は、それぞれ酸化物半導体を有する、
    　半導体装置。
  3. 　第１のトランジスタと、第２のトランジスタと、絶縁層と、を有し、
    　前記第１のトランジスタは、第１の導電層と、第２の導電層と、第１の半導体層と、ゲート絶縁層と、第１のゲート電極と、を有し、
    　前記第２のトランジスタは、前記第２の導電層と、第３の導電層と、第２の半導体層と、前記ゲート絶縁層と、第２のゲート電極と、を有し、
    　前記絶縁層は、前記第１の導電層の上面と、前記第１の半導体層の側面と、前記第２の半導体層の下面と、に接し、かつ、前記第１の導電層に達する開口を有し、
    　前記第１の半導体層は、前記第１の導電層の上面と、前記開口の内壁と、前記第２のトランジスタのソース電極又はドレイン電極の一方の側面及び上面と、に接し、
    　前記第１の導電層は、前記第１のトランジスタのソース電極又はドレイン電極の一方としての機能を有し、
    　前記第２の導電層は、前記第１のトランジスタのソース電極又はドレイン電極の他方としての機能と、前記第２のトランジスタのソース電極又はドレイン電極の一方としての機能と、を有し、
    　前記第３の導電層は、前記第２のトランジスタのソース電極又はドレイン電極の他方としての機能を有し、
    　前記第１のゲート電極は、前記ゲート絶縁層を介して、前記第１の半導体層上に前記開口の内壁と重なる領域を有するように設けられ、
    　前記第２の導電層は、前記第２の半導体層の側端部の一方における側面及び上面に接し、
    　前記第３の導電層は、前記第２の半導体層の側端部の他方における側面及び上面に接し、
    　前記第２のゲート電極は、前記ゲート絶縁層を介して、前記第２の半導体層上に設けられる、
    　半導体装置。
  4. 　請求項３において、
    　前記第１の半導体層及び前記第２の半導体層は、それぞれ酸化物半導体を有する、
    　半導体装置。
  5. 　第１の導電膜を形成し、
    　前記第１の導電膜を加工して、第１の導電層を形成し、
    　前記第１の導電層上に、第１の絶縁層を形成し、
    　前記第１の絶縁層上に、第１の金属酸化物膜を形成し、
    　前記第１の金属酸化物膜を加工して、第１の半導体層を形成し、
    　前記第１の半導体層上に、第２の導電膜を形成し、
    　前記第２の導電膜を加工して、前記第１の半導体層の上面の一部及び側面を覆う第２の導電層と、第３の導電層と、をそれぞれ形成し、
    　前記第１の半導体層、前記第２の導電層、前記第３の導電層、及び、前記第１の絶縁層上に、第２の絶縁層を形成し、
    　前記第２の絶縁層上に、第３の導電膜を形成し、
    　前記第３の導電膜、前記第２の絶縁層、及び、前記第１の絶縁層を加工して、前記第３の導電膜、前記第２の絶縁層、及び、前記第１の絶縁層に開口を形成し、
    　前記第３の導電膜を加工して、第４の導電層を形成し、
    　前記第１の導電層の上面、前記開口の内壁、前記第４の導電層の上面、及び、前記第２の絶縁層の上面の一部を覆うように、第２の金属酸化物膜を形成し、
    　前記第２の金属酸化物膜を、前記開口の内壁と重なる領域を有するように加工して、第２の半導体層を形成し、
    　前記第２の半導体層、前記第４の導電層、及び、前記第２の絶縁層上に、第３の絶縁層を形成し、
    　前記第３の絶縁層上に、第４の導電膜を形成し、
    　前記第４の導電膜を、前記開口と重なる領域を有するように加工して、第５の導電層を形成する、
    　半導体装置の作製方法。
  6. 　請求項５において、
    　前記第１の絶縁層を形成後に、前記第１の絶縁層に酸素を供給する処理を行う、
    　半導体装置の作製方法。
PCT/IB2023/052054 2022-03-18 2023-03-06 半導体装置、及び、半導体装置の作製方法 WO2023175437A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202380025998.8A CN118922949A (zh) 2022-03-18 2023-03-06 半导体装置、以及半导体装置的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022044034 2022-03-18
JP2022-044034 2022-03-18

Publications (1)

Publication Number Publication Date
WO2023175437A1 true WO2023175437A1 (ja) 2023-09-21

Family

ID=88022451

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2023/052054 WO2023175437A1 (ja) 2022-03-18 2023-03-06 半導体装置、及び、半導体装置の作製方法

Country Status (3)

Country Link
CN (1) CN118922949A (ja)
TW (1) TW202339283A (ja)
WO (1) WO2023175437A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653440A (ja) * 1991-12-27 1994-02-25 Samsung Electron Co Ltd 半導体メモリ装置の薄膜トランジスタおよびその製造方法
JP2015005738A (ja) * 2013-05-20 2015-01-08 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016146422A (ja) * 2015-02-09 2016-08-12 株式会社ジャパンディスプレイ 表示装置
JP2016149552A (ja) * 2015-02-11 2016-08-18 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2017017208A (ja) * 2015-07-02 2017-01-19 株式会社ジャパンディスプレイ 半導体装置
JP2017168764A (ja) * 2016-03-18 2017-09-21 株式会社ジャパンディスプレイ 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653440A (ja) * 1991-12-27 1994-02-25 Samsung Electron Co Ltd 半導体メモリ装置の薄膜トランジスタおよびその製造方法
JP2015005738A (ja) * 2013-05-20 2015-01-08 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016146422A (ja) * 2015-02-09 2016-08-12 株式会社ジャパンディスプレイ 表示装置
JP2016149552A (ja) * 2015-02-11 2016-08-18 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2017017208A (ja) * 2015-07-02 2017-01-19 株式会社ジャパンディスプレイ 半導体装置
JP2017168764A (ja) * 2016-03-18 2017-09-21 株式会社ジャパンディスプレイ 半導体装置

Also Published As

Publication number Publication date
CN118922949A (zh) 2024-11-08
TW202339283A (zh) 2023-10-01

Similar Documents

Publication Publication Date Title
JP2023143868A (ja) 撮像装置、表示装置、及び表示装置の作製方法
WO2023175437A1 (ja) 半導体装置、及び、半導体装置の作製方法
WO2023199160A1 (ja) 半導体装置、及び、半導体装置の作製方法
WO2023203428A1 (ja) 半導体装置、及び、半導体装置の作製方法
WO2023156876A1 (ja) 半導体装置、及び半導体装置の作製方法
JP2023152884A (ja) 半導体装置、及び、半導体装置の作製方法
WO2023139447A1 (ja) 半導体装置、及び半導体装置の作製方法
WO2023144643A1 (ja) 表示装置、及び表示装置の作製方法
WO2023089439A1 (ja) 表示装置の作製方法
WO2023119050A1 (ja) 表示装置
WO2023094943A1 (ja) 表示装置、及び、表示装置の作製方法
WO2023111754A1 (ja) 表示装置、及び、表示装置の作製方法
WO2023073489A1 (ja) 表示装置、表示モジュール、及び、電子機器
WO2022224080A1 (ja) 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
WO2023126742A1 (ja) 表示装置、及び表示装置の作製方法
WO2023281347A1 (ja) 表示装置、表示モジュール、及び電子機器
WO2023100022A1 (ja) 表示装置、及び表示装置の作製方法
KR20240160628A (ko) 반도체 장치 및 반도체 장치의 제작 방법
WO2023275654A1 (ja) 表示装置、表示モジュール、及び電子機器
WO2023139448A1 (ja) 表示装置、及び表示装置の作製方法
WO2022189883A1 (ja) 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
WO2023021360A1 (ja) 表示装置、及び電子機器
WO2022185149A1 (ja) 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
CN118974805A (zh) 半导体装置以及半导体装置的制造方法
KR20240076784A (ko) 표시 장치의 제작 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23769985

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2024507192

Country of ref document: JP

Kind code of ref document: A