[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2022220088A1 - 面発光レーザ装置 - Google Patents

面発光レーザ装置 Download PDF

Info

Publication number
WO2022220088A1
WO2022220088A1 PCT/JP2022/015107 JP2022015107W WO2022220088A1 WO 2022220088 A1 WO2022220088 A1 WO 2022220088A1 JP 2022015107 W JP2022015107 W JP 2022015107W WO 2022220088 A1 WO2022220088 A1 WO 2022220088A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
laser device
emitting laser
removed portion
mesa structure
Prior art date
Application number
PCT/JP2022/015107
Other languages
English (en)
French (fr)
Inventor
実 村山
匡史 山本
凌 藤堂
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to JP2023514568A priority Critical patent/JPWO2022220088A1/ja
Publication of WO2022220088A1 publication Critical patent/WO2022220088A1/ja
Priority to US18/448,568 priority patent/US20240006854A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/18377Structure of the reflectors, e.g. hybrid mirrors comprising layers of different kind of materials, e.g. combinations of semiconducting with dielectric or metallic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04256Electrodes, e.g. characterised by the structure characterised by the configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18344Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
    • H01S5/18347Mesa comprising active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361Structure of the reflectors, e.g. hybrid mirrors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00Functional characteristics
    • H01S2301/17Semiconductor lasers comprising special layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04256Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18344Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
    • H01S5/18352Mesa with inclined sidewall
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/18369Structure of the reflectors, e.g. hybrid mirrors based on dielectric materials

Definitions

  • the present invention relates to a surface emitting laser device.
  • Patent Document 1 discloses a surface-emitting laser device having a substrate and a columnar structure that emits laser light.
  • One embodiment provides a surface emitting laser device capable of improving performance.
  • One embodiment includes a substrate of a first conductivity type having a first main surface on one side and a second main surface on the other side, and a first conductive type substrate laminated on the first main surface with a concentration lower than that of the substrate.
  • FIG. 1 is a plan view showing the surface emitting laser device according to the first embodiment.
  • FIG. 2 is a cross-sectional view taken along line II-II shown in FIG.
  • FIG. 3 is a cross-sectional view taken along line III-III shown in FIG.
  • FIG. 4 is a plan view showing a surface emitting laser device according to the second embodiment.
  • FIG. 5 is a cross-sectional view taken along line V-V shown in FIG.
  • FIG. 6 is a plan view showing a surface emitting laser device according to the third embodiment.
  • 7 is a cross-sectional view taken along line VII-VII shown in FIG. 6.
  • FIG. FIG. 8 is a plan view showing a surface emitting laser device according to a fourth embodiment.
  • FIG. 9 is a cross-sectional view taken along line IX-IX shown in FIG. 8.
  • FIG. FIG. 10 is a plan view showing a surface emitting laser device according to the fifth embodiment.
  • 11 is a cross-sectional view taken along line XI-XI shown in FIG. 10.
  • FIG. 12 is a plan view showing a modification applied to each of the above-described embodiments.
  • FIG. 1 is a plan view showing a surface emitting laser device 1A according to the first embodiment.
  • FIG. 2 is a cross-sectional view taken along line II-II shown in FIG.
  • FIG. 3 is a cross-sectional view taken along line III-III shown in FIG. 1 to 3, a surface emitting laser device 1A is a semiconductor laser device called a VCSEL (Vertical Cavity Surface Emitting Laser).
  • VCSEL Vertical Cavity Surface Emitting Laser
  • a surface-emitting laser device 1A includes an n-type substrate 2 formed in a hexahedral shape (specifically, a rectangular parallelepiped shape).
  • Substrate 2 may also be referred to as a "semiconductor substrate".
  • the substrate 2 is preferably made of a low resistance substrate.
  • Substrate 2 contains a compound semiconductor.
  • the substrate 2 includes an InP single crystal as an example of a III-V group semiconductor in this embodiment.
  • the substrate 2 preferably has an n-type impurity concentration exceeding 1 ⁇ 10 17 cm ⁇ 3 and not more than 1 ⁇ 10 19 cm ⁇ 3 .
  • the substrate 2 may have a thickness of 50 ⁇ m or more and 1000 ⁇ m or less (preferably 500 ⁇ m or less).
  • the substrate 2 includes a first main surface 3 on one side, a second main surface 4 on the other side, and first to fourth side surfaces 5A to 5D connecting the first main surface 3 and the second main surface 4.
  • the first main surface 3 and the second main surface 4 are formed in a quadrangular shape (rectangular shape in this embodiment) in plan view (hereinafter simply referred to as "plan view") when viewed from the normal direction Z. .
  • the first side surface 5A and the second side surface 5B extend in the first direction X along the first main surface 3 and face the second direction Y intersecting (specifically, perpendicular to) the first direction X. As shown in FIG.
  • the first side surface 5A and the second side surface 5B form the long sides of the substrate 2 .
  • the third side surface 5C and the fourth side surface 5D extend in the second direction Y and face the first direction X. As shown in FIG.
  • the third side surface 5C and the fourth side surface 5D form short sides of the substrate 2 .
  • the surface-emitting laser device 1A has a laminated structure 6 laminated on the first principal surface 3 .
  • the laminated structure 6 consists of epitaxial layers containing compound semiconductors (III-V group semiconductors).
  • the laminated structure 6 has a semiconductor main surface 7 and first to fourth semiconductor side surfaces 8A to 8D.
  • the semiconductor main surface 7 extends along the first main surface 3 .
  • the semiconductor main surface 7 specifically extends substantially parallel to the first main surface 3 .
  • the first semiconductor side surface 8A is positioned on the first side surface 5A side
  • the second semiconductor side surface 8B is positioned on the second side surface 5B side
  • the third semiconductor side surface 8C is positioned on the third side surface 5C side
  • the fourth semiconductor side surface 8D is positioned on the third side surface 5C side. is located on the side of the fourth side surface 5D.
  • the first semiconductor side surface 8A and the second semiconductor side surface 8B extend in the first direction X along the first main surface 3 and face the second direction Y.
  • the third semiconductor side surface 8C and the fourth semiconductor side surface 8D extend in the second direction Y and face in the first direction X.
  • the first to fourth semiconductor side surfaces 8A to 8D extend from the peripheral edge of the semiconductor main surface 7 toward the substrate 2 and connect to the first to fourth side surfaces 5A to 5D. That is, the first to fourth semiconductor side surfaces 8A to 8D form one outer wall together with the first to fourth side surfaces 5A to 5D.
  • the stacked structure 6 includes an n-type first semiconductor layer 10, an active layer 11 and a p-type second semiconductor layer 12 stacked in this order from the first main surface 3 side. Active layer 11 may also be referred to as a "photogenerating layer.”
  • the first semiconductor layer 10 includes an n-type first reflective layer 13 and an n-type first clad layer 14 .
  • the first reflective layer 13 may be referred to as a "first light reflective layer”.
  • the first reflective layer 13 has an n-type impurity concentration lower than that of the substrate 2 and is laminated on the substrate 2 . That is, the first reflective layer 13 is made of a semiconductor layer having higher resistance than the substrate 2 .
  • the first reflective layer 13 preferably has an n-type impurity concentration of 1 ⁇ 10 17 cm ⁇ 3 or less. It is particularly preferable that the first reflective layer 13 is not doped with impurities.
  • the first reflective layer 13 functions as an n-type semiconductor region even when no impurity is added.
  • no impurity added means that the object (here, the first reflective layer 13) is formed without intentionally adding impurities during the manufacturing process (that is, the object is having no impurities of its own).
  • impurity-free means that the object has a specific conductivity as a result of unintentional addition of impurities to the object due to the autodoping phenomenon during the manufacturing process or diffusion from other structures. It does not include the state of taking on a type.
  • the impurity-free first reflective layer 13 forms a high resistance layer, it suppresses the absorption of light caused by impurities and enhances the light reflection efficiency.
  • the first reflective layer 13 is composed of a DBR layer (Distributed Bragg Reflector layer) that has a refractive index that changes periodically in the normal direction Z and reflects light of a specific frequency. That is, the first reflective layer 13 has a laminated structure in which a plurality of first layers and a plurality of second layers each having a different refractive index are alternately laminated.
  • the number of laminations of the first and second layers is arbitrary.
  • the number of lamination of the first layer may be 2 or more and 50 or less, and the number of lamination of the second layer may be 2 or more and 50 or less.
  • the first layer in this embodiment, consists of an undoped InP layer.
  • the second layer consists in this embodiment of an undoped AlGaInAs layer.
  • the first and second layers may each have an n-type impurity concentration of less than 1 ⁇ 10 17 cm ⁇ 3 .
  • Each of the first and second layers has an optical film thickness ( ⁇ /4n) obtained by dividing 1/4 of the wavelength ⁇ of incident light by the refractive index n of each layer.
  • Each of the first and second layers may have a thickness of 800 ⁇ or more and 1200 ⁇ or less.
  • the first reflective layer 13 preferably has a thickness (total thickness) less than the thickness of the substrate 2 .
  • the thickness (total thickness) of the first reflective layer 13 may be 1 ⁇ m or more and 10 ⁇ m or less.
  • the first cladding layer 14 has an n-type impurity concentration higher than that of the first reflective layer 13 and is laminated on the first reflective layer 13 . That is, the first cladding layer 14 is made of a semiconductor layer having a resistance lower than that of the first reflective layer 13 .
  • the first clad layer 14 includes an InP layer.
  • the first clad layer 14 preferably has an n-type impurity concentration exceeding 1 ⁇ 10 17 cm ⁇ 3 and not more than 1 ⁇ 10 19 cm ⁇ 3 .
  • the first clad layer 14 has a laminated structure including a low-concentration clad layer 15 and a high-concentration clad layer 16 laminated in this order from the first reflective layer 13 side.
  • the low-concentration cladding layer 15 is composed of a high-resistance semiconductor layer (InP layer) having an n-type impurity concentration of 1 ⁇ 10 17 cm ⁇ 3 or less.
  • the low-concentration clad layer 15 is preferably made of a high-resistance semiconductor layer (InP layer) to which no impurities are added.
  • the high-concentration clad layer 16 is composed of a low-resistance semiconductor layer (InP layer) having a higher n-type impurity concentration than the low-concentration clad layer 15 .
  • the high-concentration cladding layer 16 preferably has an n-type impurity concentration exceeding 1 ⁇ 10 17 cm ⁇ 3 and not more than 1 ⁇ 10 19 cm ⁇ 3 .
  • the low-concentration cladding layer 15 suppresses light absorption caused by impurities and increases light transmittance.
  • the high-concentration clad layer 16 increases current density and forms a low-resistance current path.
  • the first clad layer 14 preferably has a thickness (total thickness) less than the thickness (total thickness) of the first reflective layer 13 .
  • the low-concentration clad layer 15 preferably has a thickness less than the thickness of the first reflective layer 13 .
  • the low concentration cladding layer 15 may have a thickness of 2500 ⁇ or more and 5000 ⁇ or less (preferably 3000 ⁇ or more and 4000 ⁇ or less).
  • the high-concentration clad layer 16 preferably has a thickness less than the thickness of the first reflective layer 13 .
  • the high concentration cladding layer 16 may have a thickness of 2500 ⁇ or more and 5000 ⁇ or less (preferably 3000 ⁇ or more and 4000 ⁇ or less).
  • the high-concentration clad layer 16 preferably has a thickness of 0.9 to 1.1 times the thickness of the low-concentration clad layer 15 .
  • the active layer 11 is laminated on the first clad layer 14 .
  • the active layer 11 has an MQW (Multi Quantum Well) structure in which well layers and barrier layers are alternately laminated at an arbitrary period.
  • a barrier layer is a semiconductor layer having a higher bandgap than a well layer.
  • the number of stacked well layers may be 2 or more and 20 or less, and the number of stacked barrier layers may be 2 or more and 20 or less.
  • the well layer may contain an impurity-free AlGaInAs layer.
  • the barrier layer may include an undoped AlGaInAs layer having an Al composition ratio different from that of the well layer.
  • the active layer 11 preferably has a thickness (total thickness) less than the thickness (total thickness) of the first clad layer 14 .
  • the thickness (total thickness) of the active layer 11 is preferably less than the thickness of the low-concentration clad layer 15 (high-concentration clad layer 16).
  • the well layer may have a thickness of 10 ⁇ or more and 100 ⁇ or less.
  • the barrier layer may have a thickness between 10 ⁇ and 100 ⁇ . The thickness of the barrier layer preferably exceeds the thickness of the well layer.
  • the second semiconductor layer 12 includes a p-type second clad layer 17 and a p-type contact layer 18 .
  • a second clad layer 17 is laminated on the active layer 11 .
  • the second clad layer 17 has a laminated structure including a lower clad layer 19, an intermediate clad layer 20 and an upper clad layer 21 which are laminated in this order from the active layer 11 side.
  • a lower clad layer 19 is laminated on the active layer 11 .
  • the lower clad layer 19 is made of a compound semiconductor layer that does not contain Al in this embodiment.
  • Lower cladding layer 19 includes an InP layer in this embodiment.
  • the lower clad layer 19 preferably has a p-type impurity concentration of 1 ⁇ 10 17 cm ⁇ 3 or more and 1 ⁇ 10 18 cm ⁇ 3 or less.
  • the lower clad layer 19 may have a thickness of 100 ⁇ or more and 1000 ⁇ or less.
  • the intermediate clad layer 20 is laminated on the lower clad layer 19 with a p-type impurity concentration higher than that of the lower clad layer 19 .
  • the intermediate clad layer 20 is made of a compound semiconductor layer containing Al, unlike the lower clad layer 19 .
  • the intermediate cladding layer 20 includes an InAlAs layer in this embodiment.
  • the intermediate clad layer 20 preferably has a p-type impurity concentration of 5 ⁇ 10 17 cm ⁇ 3 or more and 5 ⁇ 10 18 cm ⁇ 3 or less.
  • the intermediate cladding layer 20 preferably has a thickness that exceeds the thickness of the lower cladding layer 19 .
  • the thickness of the intermediate clad layer 20 may be 500 ⁇ or more and 1500 ⁇ or less.
  • the upper clad layer 21 is laminated on the intermediate clad layer 20 with a p-type impurity concentration higher than that of the lower clad layer 19 .
  • the upper clad layer 21 is made of a compound semiconductor layer that does not contain Al.
  • Upper cladding layer 21 includes an InP layer in this embodiment.
  • the upper cladding layer 21 preferably has a p-type impurity concentration of 5 ⁇ 10 17 cm ⁇ 3 or more and 5 ⁇ 10 18 cm ⁇ 3 or less.
  • the upper clad layer 21 preferably has a p-type impurity concentration of 0.1 to 1.1 times the p-type impurity concentration of the intermediate clad layer 20 .
  • Upper clad layer 21 preferably has a thickness greater than that of lower clad layer 19 .
  • the thickness of the upper clad layer 21 preferably exceeds the thickness of the intermediate clad layer 20 .
  • the thickness of the upper clad layer 21 may be 5000 ⁇ or more and 8000 ⁇ or less.
  • the contact layer 18 is laminated on the second clad layer 17 with a p-type impurity concentration higher than that of the second clad layer 17 .
  • the contact layer 18 is made of a compound semiconductor layer that does not contain Al in this embodiment.
  • Contact layer 18 includes an InGaAs layer in this embodiment.
  • the contact layer 18 preferably has a p-type impurity concentration of 5 ⁇ 10 18 cm ⁇ 3 or more and 1 ⁇ 10 20 cm ⁇ 3 or less.
  • the contact layer 18 preferably has a thickness exceeding the thickness of the lower cladding layer 19 .
  • the thickness of contact layer 18 is preferably less than the thickness of upper cladding layer 21 .
  • the thickness of the contact layer 18 may be 500 ⁇ or more and 2000 ⁇ or less.
  • the surface-emitting laser device 1A includes a first removed portion 30 formed in the laminated structure 6 .
  • the first removal portion 30 consists of a groove formed in the laminate structure 6 in this embodiment.
  • the first removed portion 30 may be referred to as a "first trench".
  • the first removed portion 30 digs down from the second semiconductor layer 12 toward the first semiconductor layer 10 .
  • the first removed portion 30 penetrates the second semiconductor layer 12 and the active layer 11 so as to expose the first clad layer 14 . That is, the first removed portion 30 penetrates the contact layer 18 and the second clad layer 17 of the second semiconductor layer 12 .
  • the first removed portion 30 is formed with a gap from the first reflective layer 13 to the active layer 11 side in the thickness direction, and does not expose the first reflective layer 13 . Specifically, the first removed portion 30 is formed at a distance from the low-concentration cladding layer 15 toward the active layer 11 in the thickness direction, exposing the high-concentration cladding layer 16 and exposing the low-concentration cladding layer 15 . not let The first removed portion 30 has an annular shape surrounding the inner portion of the second semiconductor layer 12 with a space inward from the peripheral edge (first to fourth semiconductor side surfaces 8A to 8D) of the second semiconductor layer 12 in plan view. formed.
  • the first removal section 30 has a first inner wall 31 , a first outer wall 32 , and a first bottom wall 33 connecting the first inner wall 31 and the first outer wall 32 .
  • the 1st inner wall 31 is formed in circular shape in planar view in this form.
  • the first inner wall 31 may be formed in a polygonal shape, an elliptical shape, or the like in plan view.
  • the first inner wall 31 slopes downward from the contact layer 18 side toward the first clad layer 14 side.
  • the first inner wall 31 may extend substantially vertically along the normal direction Z.
  • the first inner wall 31 exposes the second semiconductor layer 12 and the active layer 11 .
  • the first outer wall 32 is formed in an arc shape extending along the first inner wall 31 in a region on the side of the third side surface 5C in plan view.
  • the planar shape of the first outer wall 32 is arbitrary, and the first outer wall 32 may be formed in a straight line extending in the second direction Y.
  • the first outer wall 32 slopes downward from the contact layer 18 side toward the first clad layer 14 side.
  • the first outer wall 32 may extend substantially vertically along the normal direction Z.
  • the first outer wall 32 exposes the second semiconductor layer 12 and the active layer 11 .
  • the first bottom wall 33 has an annular shape surrounding the inner portion of the second semiconductor layer 12 with a space inward from the peripheral edge (first to fourth semiconductor side surfaces 8A to 8D) of the second semiconductor layer 12 in plan view. formed.
  • the first bottom wall 33 extends along the first main surface 3 (semiconductor main surface 7 ) and exposes the first clad layer 14 .
  • the first bottom wall 33 is formed with a gap in the thickness direction from the low-concentration clad layer 15 to the active layer 11 side, exposing the high-concentration clad layer 16 and exposing the low-concentration clad layer 15 .
  • the first bottom wall 33 may dig down toward the first reflective layer 13 side with respect to the boundary between the first clad layer 14 and the active layer 11 in the thickness direction.
  • the first inner wall 31 may have a lower end exposing a portion of the first clad layer 14, and the first outer wall 32 may have a lower end exposing a portion of the first clad layer 14. .
  • the surface-emitting laser device 1A includes at least one (one in this embodiment) mesa structure 35 partitioned into a plateau shape by the first removed portion 30 .
  • the mesa structure 35 is partitioned into the laminated structure 6 by the first inner wall 31 of the first removed portion 30 and includes the active layer 11 and the second semiconductor layer 12 .
  • the mesa structure 35 forms a double heterojunction light-emitting diode structure in which the first semiconductor layer 10 serves as a cathode for the active layer 11 and the second semiconductor layer 12 serves as an anode for the active layer 11 .
  • the mesa structure 35 combines electrons supplied from the first semiconductor layer 10 and holes supplied from the second semiconductor layer 12 in the active layer 11 to generate light. Light generated in the active layer 11 is emitted to the second semiconductor layer 12 side.
  • the mesa structure 35 in this configuration produces light in the infrared region.
  • the mesa structure 35 may generate light having a peak wavelength in the range of 1000 nm to 1600 nm. The peak wavelength is preferably in the range of 1300 nm or more and 1600 nm or less.
  • the mesa structure 35 is partitioned into a truncated cone shape above the first semiconductor layer 10 in this form.
  • the shape of the mesa structure 35 is arbitrary.
  • the mesa structure 35 may be divided into a polygonal truncated pyramid shape, an elliptical truncated pyramid shape, or the like depending on the shape of the first removed portion 30 .
  • the mesa structure 35 does not necessarily have to be partitioned into a truncated cone shape, and may be partitioned into a columnar shape projecting substantially perpendicularly along the normal direction Z.
  • the central portion of the mesa structure 35 is shifted from the central portion of the first main surface 3 (semiconductor main surface 7) in plan view. That is, when a center line passing through the center of the first main surface 3 in the second direction Y is set in plan view, the center of the mesa structure 35 is located on one side of the first direction X from the center line (this form It is unevenly distributed on the third side surface 5C side). A portion of the mesa structure 35 may overlap the centerline in plan view. The entire mesa structure 35 may be spaced apart in the first direction X from the centerline.
  • the mesa structure 35 includes a first base 36 , a first top surface 37 , and a first sidewall 38 connecting the first base 36 and the first top surface 37 .
  • the first base portion 36 is formed from the protruding starting point of the mesa structure 35 and is formed of the first semiconductor layer 10 (first cladding layer 14).
  • the first base portion 36 is formed in a circular shape in plan view.
  • the width (maximum value) of the first base portion 36 in plan view may be 1 ⁇ m or more and 100 ⁇ m or less.
  • the width of the first base portion 36 is preferably 3 ⁇ m or more and 50 ⁇ m or less.
  • the width of the first base portion 36 is also the width (maximum value) of the mesa structure 35 .
  • the first top surface 37 is part of the second semiconductor layer 12 (semiconductor main surface 7) and exposes the contact layer 18.
  • the first top surface 37 has a planar area less than the planar area of the first base portion 36 in plan view, and is surrounded by the first base portion 36 .
  • the width (maximum value) of the first top surface 37 may be 1 ⁇ m or more and 100 ⁇ m or less.
  • the width (maximum value) of the first top surface 37 may be 3 ⁇ m or more and 40 ⁇ m or less.
  • the first side wall 38 is formed by the first inner wall 31 of the first removed portion 30 .
  • the first side wall 38 is inclined downward from the first top surface 37 side toward the first base portion 36 side.
  • the inclination angle between the first side wall 38 and the first top surface 37 may be 90° or more and 125° or less.
  • the inclination angle is the angle formed between the first top surface 37 in the mesa structure 35 and a straight line connecting the periphery of the first base portion 36 and the periphery of the first top surface 37 in a cross-sectional view.
  • the surface-emitting laser device 1A includes a second removed portion 40 formed in the laminated structure 6 .
  • the second removal portion 40 consists of a groove formed in the laminate structure 6 in this embodiment.
  • the second removed portion 40 may be referred to as a "second trench".
  • the second removed portion 40 digs down toward the substrate 2 from a position spaced apart from the mesa structure 35 on the first bottom wall 33 of the first removed portion 30 .
  • the second removed portion 40 partially exposes the first bottom wall 33 (first cladding layer 14) from between the mesa structure 35 in plan view.
  • the second removed portion 40 penetrates the first clad layer 14 and the first reflective layer 13 so as to expose the substrate 2 .
  • the second removed portion 40 penetrates the low-concentration clad layer 15 and the high-concentration clad layer 16 of the first clad layer 14 .
  • the second removed portion 40 is formed spaced apart from the second main surface 4 of the substrate 2 toward the first main surface 3 in the thickness direction.
  • the second removed portion 40 includes the peripheral edges (first to fourth semiconductor side surfaces 8A to 8D) of the second semiconductor layer 12 and the first removed portion 30 (first bottom wall 33) so as to communicate with the first removed portion 30 (first bottom wall 33). It is formed in the region between the removed portions 30 .
  • the second removed portion 40 is spaced inwardly from the peripheral edge of the second semiconductor layer 12 in plan view and is located on one side of the first removed portion 30 in the first direction X (the third side surface 5C). side) is formed in a shape with an end.
  • the second removed portion 40 penetrates the first cladding layer 14 and the first reflective layer 13 on the side of the first removed portion 30 , and the contact layer 18 , the second cladding layer 17 and the active layer on the peripheral side of the second semiconductor layer 12 . 11 , penetrates through the first clad layer 14 and the first reflective layer 13 .
  • the second removed portion 40 forms a stepped portion where the first reflective layer 13 and the first cladding layer 14 are exposed between the first removed portion 30 and the second removed portion 40 .
  • the second removed portion 40 extends in an arc band shape along the circumferential direction of the mesa structure 35 in plan view.
  • the second removed portion 40 sandwiches the mesa structure 35 from the second direction Y in plan view.
  • the second removed portion 40 preferably has a width equal to or greater than the width of the first removed portion 30 .
  • the width of the first removed portion 30 is the width in the direction perpendicular to the extending direction of the first removed portion 30, and the width of the second removed portion 40 is the width in the direction perpendicular to the extending direction of the second removed portion 40.
  • the planar shape of the second removed portion 40 is arbitrary, and the second removed portion 40 may extend in a U-shaped band having bent corners.
  • the second removal section 40 has a second inner wall 41 , a second outer wall 42 , and a second bottom wall 43 connecting the second inner wall 41 and the second outer wall 42 .
  • the second inner wall 41 extends in an arc shape along the circumferential direction of the first removed portion 30 and the mesa structure 35 in plan view, and communicates with the first bottom wall 33 of the first removed portion 30 .
  • the second inner wall 41 may extend in a U-shaped band having bent corners in plan view.
  • the second inner wall 41 exposes the first reflective layer 13 and the first clad layer 14 .
  • the second inner wall 41 slopes downward from the first clad layer 14 side toward the substrate 2 side.
  • the second inner wall 41 may extend substantially vertically along the normal direction Z.
  • the second outer wall 42 extends in an arc shape along the circumferential direction of the first removed portion 30 and the mesa structure 35 in plan view, and communicates with the semiconductor main surface 7 and the first outer wall 32 of the first removed portion 30 . is doing.
  • the second outer wall 42 has a pair of end walls 42a on the other side in the first direction X (the fourth side surface 5D side).
  • the pair of end walls 42a are located on the other side (the third side surface 5C side) in the first direction X with respect to the central portion of the mesa structure 35 in this embodiment.
  • a pair of end walls 42 a communicate with the first outer wall 32 .
  • the planar shape of the second outer wall 42 is arbitrary and does not necessarily have to match the planar shape of the second inner wall 41 .
  • the second outer wall 42 may extend in a U-shaped band having bent corners in plan view.
  • the second outer wall 42 exposes the first semiconductor layer 10 , the active layer 11 and the second semiconductor layer 12 .
  • the second outer wall 42 slopes downward from the contact layer 18 side toward the substrate 2 side.
  • the second outer wall 42 may extend substantially vertically along the normal direction Z.
  • the second bottom wall 43 is spaced inwardly from the peripheral edges (first to fourth semiconductor side surfaces 8A to 8D) of the second semiconductor layer 12 in a plan view so as to form the first removed portion 30 and the mesa structure 35. It extends in an arc band shape along the circumferential direction of the .
  • the second bottom wall 43 extends along the first main surface 3 (semiconductor main surface 7 ) and exposes the substrate 2 .
  • the second bottom wall 43 may be recessed toward the second main surface 4 of the substrate 2 with respect to the thickness direction with respect to the boundary between the first main surface 3 of the substrate 2 and the first reflective layer 13 .
  • the second inner wall 41 may have a lower end portion exposing a portion of the substrate 2
  • the second outer wall 42 may have a lower end portion exposing a portion of the substrate 2 .
  • the surface-emitting laser device 1A includes a plateau-like frame structure 45 that is partitioned into a region different from the mesa structure 35 by the first removed portion 30 in the laminated structure 6 .
  • the frame structure 45 is partitioned into an annular shape extending along the periphery of the second semiconductor layer 12 so as to surround the mesa structure 35 by the first removed portion 30 and the second removed portion 40 .
  • the frame structure 45 exposes the second semiconductor layer 12 and the active layer 11 in a portion defined by the first removed portion 30 (first outer wall 32), and is defined by the second removed portion 40 (second outer wall 42).
  • the first semiconductor layer 10, the active layer 11 and the second semiconductor layer 12 are partially exposed.
  • the frame structure 45 is formed in an electrically floating state by the first removal portion 30 and the second removal portion 40 and is not electrically connected to the mesa structure 35 . Therefore, frame structure 45 does not generate light.
  • the frame structure 45 protects the mesa structure 35 from external forces and the like.
  • Frame structure 45 includes a second base 46 , a second top surface 47 , and a second sidewall 48 connecting second base 46 and second top surface 47 , respectively.
  • the second base portion 46 is formed from the protruding starting point of the frame structure 45 and is formed by the lower end of the first outer wall 32 (first cladding layer 14) and the lower end of the second outer wall 42 (substrate 2).
  • the second top surface 47 is part of the second semiconductor layer 12 (semiconductor main surface 7) and exposes the contact layer 18. That is, the second top surface 47 is positioned on the same plane as the first top surface 37 of the mesa structure 35 .
  • the second top surface 47 is formed in an annular shape extending along the periphery (first to fourth semiconductor side surfaces 8A to 8D) of the second semiconductor layer 12 in plan view.
  • the second top surface 47 includes a street portion 49 defined by the first outer wall 32 of the first removed portion 30 and the pair of end walls 42 a of the second removed portion 40 .
  • the second side wall 48 is formed by the first outer wall 32 of the first removed portion 30 and the second outer wall 42 of the second removed portion 40 .
  • the second side wall 48 is inclined downward from the second top surface 47 toward the second base portion 46 in this embodiment.
  • the inclination angle between the second side wall 48 and the second top surface 47 may be 90° or more and 125° or less.
  • the angle of inclination is the angle formed between the second top surface 47 in the frame structure 45 and a straight line connecting the periphery of the second base portion 46 and the periphery of the second top surface 47 in a cross-sectional view.
  • the surface emitting laser device 1A includes a current confinement layer 50 interposed in the middle of the thickness direction of the second semiconductor layer 12 within the mesa structure 35 .
  • the current confinement layer 50 constricts the current flowing through the mesa structure 35 and increases the current density supplied to the active layer 11 .
  • the current confinement layer 50 is interposed in the middle of the thickness direction of the second clad layer 17 in this embodiment.
  • the current confinement layer 50 includes a p-type current passing layer 51 serving as a current path and a current barrier layer 52 blocking the current path.
  • the current-passing layer 51 is interposed between the lower clad layer 19 and the upper clad layer 21 in this embodiment. Specifically, the current passing layer 51 is formed using part of the intermediate clad layer 20 . The current passing layer 51 is formed spaced inwardly from the peripheral edge (first side wall 38) of the mesa structure 35 in plan view. The current passing layer 51 has a planar shape (that is, a substantially similar planar shape) with a peripheral edge extending along the peripheral edge of the mesa structure 35 in plan view. In this form, the current-passing layer 51 is formed in a circular shape in plan view.
  • the current barrier layer 52 partitions the current-passing layer 51 in the same layer as the current-passing layer 51 in this form.
  • the current barrier layer 52 is interposed between the lower clad layer 19 and the upper clad layer 21 and is formed using part of the intermediate clad layer 20 .
  • the current barrier layer 52 is formed in a region between the peripheral edge (first side wall 38) of the mesa structure 35 and the current barrier layer 52 in plan view.
  • the current barrier layer 52 is exposed from the periphery of the mesa structure 35 (first side wall 38).
  • the current barrier layer 52 has a planar shape matching the periphery of the mesa structure 35 in plan view. In this form, the current-passing layer 51 is formed in an annular shape in plan view.
  • the current barrier layer 52 includes at least one of an insulator, an air gap, and a damage layer.
  • the insulator is formed by oxidizing a portion of intermediate cladding layer 20 inwardly from the perimeter of mesa structure 35 . That is, the insulator is made of the oxide (specifically, aluminum oxide) of the intermediate cladding layer 20 .
  • a void is formed by removing a portion of intermediate cladding layer 20 inwardly from the periphery of mesa structure 35 and defined between lower cladding layer 19 and upper cladding layer 21 .
  • the damaged layer is formed by irradiating protons to the middle portion (intermediate clad layer 20 ) of the second clad layer 17 in the thickness direction at the peripheral portion of the mesa structure 35 .
  • the intermediate clad layer 20 may be removed from the second clad layer 17 .
  • Current barrier layer 52 in this form, includes a void and an insulator (the oxide of intermediate cladding layer 20) attached to the walls of the void. The void is formed by removing a portion of the insulator during the insulator formation process.
  • the surface emitting laser device 1A includes a current barrier layer 52 inside the frame structure 45 as well. Since the frame structure 45 is formed in an electrically floating state in this form, the current blocking layer 52 on the side of the frame structure 45 does not produce a current constriction effect. For other explanations of the current barrier layer 52 on the frame structure 45 side, the explanation of the current barrier layer 52 on the mesa structure 35 side applies.
  • the surface emitting laser device 1A includes an insulating film 60 covering the laminated structure 6.
  • FIG. Insulating film 60 includes at least one of a silicon oxide film, a silicon nitride film and a silicon oxynitride film.
  • the insulating film 60 may have a laminated structure including at least one of a silicon oxide film, a silicon nitride film and a silicon oxynitride film.
  • the insulating film 60 may have a single-layer structure made of a silicon oxide film, a silicon nitride film, or a silicon oxynitride film.
  • the insulating film 60 has a single-layer structure made of a silicon nitride film in this embodiment.
  • the insulating film 60 covers the wall surface of the first removed portion 30 , the first top surface 37 of the mesa structure 35 , the wall surface of the second removed portion 40 and the second top surface 47 of the frame structure 45 .
  • the insulating film 60 specifically includes a first portion 61 , a second portion 62 , a third portion 63 and a fourth portion 64 .
  • the first portion 61 covers the first top surface 37 of the mesa structure 35 .
  • the first portion 61 has a first mesa opening 65 that selectively exposes the peripheral edge of the first top surface 37 and a second mesa opening 66 that selectively exposes the inner portion of the first top surface 37 . is doing.
  • the first mesa opening 65 is spaced inwardly from the periphery of the first top surface 37 in plan view, and exposes the second semiconductor layer 12 (contact layer 18).
  • the first mesa opening 65 is formed in an annular shape (more specifically, an annular shape) surrounding the inner portion (second mesa opening 66) of the first top surface 37 in plan view.
  • the first mesa opening 65 may be formed in an annular shape surrounding the current passing layer 51 with a space therebetween in plan view.
  • the first mesa opening 65 may be formed within a region surrounded by the current passing layer 51 in plan view.
  • the first mesa opening 65 may be formed in an annular shape surrounding the inner portion of the first top surface 37 with a gap from the current passing layer 51 in plan view.
  • the second mesa opening 66 is spaced inwardly from the first mesa opening 65 in plan view, and exposes the second semiconductor layer 12 (contact layer 18). That is, the second mesa opening 66 is formed within a region surrounded by the first mesa opening 65 in plan view. The second mesa opening 66 is formed within a region surrounded by the current blocking layer 52 in plan view and overlaps the current passing layer 51 .
  • the second mesa opening 66 may be circular in plan view.
  • the second mesa opening 66 may be formed in a polygonal shape, an elliptical shape, or the like in plan view.
  • the second mesa opening 66 may have a planar area equal to or larger than the planar area of the current passing layer 51 .
  • the second mesa opening 66 may partially overlap the current barrier layer 52 in plan view.
  • the second mesa opening 66 may have a planar area less than the planar area of the current passing layer 51 .
  • the second portion 62 covers the wall surfaces (the first inner wall 31, the first outer wall 32 and the first bottom wall 33) of the first removed portion 30.
  • the second portion 62 continues to the first portion 61 at the first top surface 37 .
  • the second portion 62 covers the active layer 11 and the second semiconductor layer 12 at the first inner wall 31 (the first side wall 38 of the mesa structure 35) and the first outer wall 32 (the second side wall 48 of the frame structure 45).
  • One bottom wall 33 is covered with the first clad layer 14 (high-concentration clad layer 16).
  • the second portion 62 has a first contact opening 67 that selectively exposes the first clad layer 14 at the first bottom wall 33 .
  • the first contact opening 67 is formed in a region on one side (the third side surface 5C side) in the first direction X with respect to the mesa structure 35 in a plan view. It faces structure 35 .
  • the first contact opening 67 is spaced apart from the mesa structure 35 and the second removed portion 40 (second inner wall 41 ) in plan view, and exposes the high-concentration cladding layer 16 .
  • the first contact opening 67 extends in an arc band shape along the circumferential direction of the mesa structure 35 in plan view. In this form, the first contact opening 67 sandwiches the mesa structure 35 from the second direction Y in plan view.
  • the planar shape of the first contact opening 67 is arbitrary, and the first contact opening 67 may extend in a U-shaped band having bent corners.
  • the first contact opening 67 is located on one side in the first direction X (the third side surface 5 ⁇ /b>C side) of the pair of end walls 42 a of the second removed portion 40 . Both ends of the first contact opening 67 may be located on the other side in the first direction X (fourth side surface 5D side) with respect to the center of the mesa structure 35 .
  • the third portion 63 covers the wall surfaces (the second inner wall 41, the second outer wall 42 and the second bottom wall 43) of the second removed portion 40.
  • the third portion 63 continues to the second portion 62 at the communication portion between the first removal portion 30 and the second removal portion 40 .
  • the third portion 63 covers the first reflective layer 13 and the first clad layer 14 on the second inner wall 41 .
  • the third portion 63 covers the first reflective layer 13 , the first clad layer 14 , the active layer 11 , the second clad layer 17 , the contact layer 18 and the current confinement layer 50 on the second outer wall 42 .
  • the third portion 63 covers the substrate 2 at the second bottom wall 43 .
  • the third portion 63 has second contact openings 68 that selectively expose the substrate 2 at the second bottom wall 43 .
  • the second contact opening 68 is formed to have an end in a region on one side (third side surface 5C side) in the first direction X with respect to the first contact opening 67 (mesa structure 35) in plan view. , face the mesa structure 35 and the first contact opening 67 in the first direction X.
  • the second contact opening 68 is formed in a region between the second inner wall 41 and the second outer wall 42 of the second removed portion 40 in plan view and spaced apart from the second inner wall 41 and the second outer wall 42 .
  • the second contact opening 68 extends in an arc band shape along the circumferential direction of the mesa structure 35 in plan view. In this form, the second contact opening 68 sandwiches the mesa structure 35 from the second direction Y in plan view.
  • the second contact openings 68 may extend substantially parallel to the first contact openings 67 .
  • the second contact opening 68 has an opening area equal to or greater than the opening area of the first contact opening 67 in this embodiment. Of course, the opening area of the second contact opening 68 may be less than the opening area of the first contact opening 67 .
  • the planar shape of the second contact opening 68 is arbitrary, and the second contact opening 68 may extend in a U-shaped band having curved corners.
  • the second contact opening 68 is located on one side in the first direction X (the third side surface 5 ⁇ /b>C side) of the pair of end walls 42 a of the second removed portion 40 . Both ends of the second contact opening 68 may be positioned on the other side in the first direction X (the fourth side surface 5D side) with respect to the central portion of the mesa structure 35 .
  • the fourth portion 64 covers the second top surface 47 of the frame structure 45 .
  • the fourth portion 64 continues to the second portion 62 at the communicating portion between the first removed portion 30 and the second top surface 47, and continues to the third portion 63 at the communicating portion between the second removed portion 40 and the second top surface 47.
  • the fourth portion 64 is formed spaced inward from the peripheral edge (first to fourth semiconductor side surfaces 8A to 8D) of the second semiconductor layer 12, and the peripheral edge portion (contact layer 18) of the second semiconductor layer 12 is formed. It defines the first dicing street 69 to be exposed.
  • the first dicing street 69 is formed in an annular shape (in this form, a square annular shape) surrounding the first removed portion 30 and the second removed portion 40 in plan view.
  • the surface emitting laser device 1A includes a first principal surface electrode 70 (first electrode) covering the laminated structure 6 .
  • the first main surface electrode 70 is arranged on the insulating film 60 and covers the laminated structure 6 with the insulating film 60 interposed therebetween.
  • the first principal surface electrode 70 is electrically connected to the first top surface 37 of the mesa structure 35 through the insulating film 60 .
  • the first main surface electrode 70 includes a first electrode portion 71, a second electrode portion 72 and a third electrode portion 73 in this embodiment.
  • the first electrode portion 71 covers the first top surface 37 of the mesa structure 35 .
  • the first electrode portion 71 enters the first mesa opening 65 from above the insulating film 60 (first portion 61 ) and is electrically connected to the contact layer 18 inside the first mesa opening 65 .
  • the first electrode portion 71 is spaced inwardly from the periphery of the first top surface 37 in plan view, and exposes the second mesa opening 66 .
  • the first electrode portion 71 is formed in an annular shape surrounding the second mesa opening 66 in plan view.
  • the first electrode portion 71 may be formed in a polygonal annular shape, an elliptical annular shape, or the like in plan view.
  • the second electrode portion 72 covers the area outside the mesa structure 35 . Specifically, the second electrode portion 72 covers the second top surface 47 of the frame structure 45 with the insulating film 60 (fourth portion 64) interposed therebetween. In this embodiment, the second electrode portion 72 is arranged on the second top surface 47 at a distance from the first dicing street 69 on the other side in the first direction X (the fourth side surface 5D side). In this embodiment, the second electrode portion 72 is formed in a square shape (specifically, a rectangular shape extending in the second direction Y) in plan view. The second electrode portion 72 may be formed in a circular shape, a polygonal shape, an elliptical shape, or the like in plan view.
  • the third electrode portion 73 connects the first electrode portion 71 and the second electrode portion 72 . Specifically, the third electrode portion 73 is pulled out from the first electrode portion 71 onto the insulating film 60 (the third portion 63 ) and extends in a strip shape toward the second electrode portion 72 . The third electrode portion 73 is connected to the second electrode portion 72 through the wall surface of the first removed portion 30 and the street portion 49 of the frame structure 45 . In this embodiment, the third electrode portion 73 is a straight line extending along the facing direction (first direction X) of the first electrode portion 71 and the second electrode portion 72 at a distance from the relatively deep second removed portion 40 . formed in the shape of
  • the third electrode portion 73 connects the first electrode portion 71 and the second electrode portion 72 with the shortest distance.
  • the third electrode portion 73 may be routed so as to cover any region including the second removed portion 40 .
  • the third electrode portion 73 has a width less than the width of the street portion 49 .
  • the width of the third electrode portion 73 is the width in the direction orthogonal to the extending direction of the third electrode portion 73, and the width of the street portion 49 is the width between the pair of end walls 42a (the width along the second direction Y). is.
  • the second electrode portion 72 of the first principal surface electrode 70 forms part or all of a pad electrode electrically and mechanically connected to an external connection member (for example, a conductive wire such as a bonding wire).
  • the first electrode portion 71 and the third electrode portion 73 are not mechanically connected to the external connection member.
  • the potential applied to the second electrode portion 72 is applied to the first electrode portion 71 via the third electrode portion 73 .
  • the potential applied to the first electrode portion 71 is applied to the second semiconductor layer 12 (contact layer 18).
  • the first main surface electrode 70 may have a laminated structure including a Ti-based metal film and an Au-based metal film laminated in this order from the laminated structure 6 side.
  • the first principal-surface electrode 70 may have a laminated structure including a Ti-based metal film, a Pt-based metal film, and an Au-based metal film laminated in this order from the laminated structure 6 side.
  • the Ti-based metal film may have a single layer structure or a laminated structure including at least one of a Ti film and a TiN film.
  • the Au-based metal film may include at least one of a pure Au film (an Au film with a purity of 99% or higher) and an Au alloy film.
  • the Pt-based metal film may include at least one of a pure Pt film (a Pt film with a purity of 99% or higher) and a Pt alloy film.
  • the surface emitting laser device 1A includes a second principal surface electrode 75 (second electrode) that covers the second principal surface 4 of the substrate 2 .
  • the second principal surface electrode 75 is electrically connected to the substrate 2 .
  • the second principal surface electrode 75 is formed inwardly spaced apart from the peripheral edge (first to fourth side surfaces 5A to 5D) of the substrate 2, and exposes the peripheral edge portion of the second principal surface 4 (substrate 2).
  • 2 dicing streets 76 are defined.
  • the second dicing street 76 is formed in an annular shape (a square annular shape in this embodiment) surrounding the first removed portion 30 and the second removed portion 40 in plan view.
  • the second dicing street 76 overlaps the first dicing street 69 in plan view.
  • the second principal surface electrode 75 is one of pad electrodes electrically and mechanically connected to an external connection member (for example, terminal electrodes of a package, wiring of a mounting board, etc.) via a conductive bonding material such as metal paste or solder. forming part or all of The potential applied to the second principal surface electrode 75 is applied to the substrate 2 .
  • the second main surface electrode 75 may have a laminated structure including a Ti-based metal film and an Au-based metal film laminated in this order from the second main surface 4 side.
  • the second main surface electrode 75 may have a laminated structure including a Ti-based metal film, a Pt-based metal film and an Au-based metal film laminated in this order from the second main surface 4 side.
  • the description given for the first main surface electrode 70 is applied.
  • the surface-emitting laser device 1A includes a bypass wiring 80 covering the laminated structure 6 .
  • the bypass wiring 80 has a resistance value lower than that of the first reflective layer 13 , is electrically connected to the first cladding layer 14 in the first removed portion 30 , and is electrically connected to the substrate 2 in the second removed portion 40 . It is connected to the.
  • the bypass wiring 80 forms an ohmic contact with the substrate 2 and an ohmic contact with the first clad layer 14 .
  • the bypass wiring 80 is spaced apart from the first main surface electrode 70 and electrically separated from the first main surface electrode 70 along the creeping surface of the insulating film 60 .
  • Bypass wiring 80 is not mechanically connected to an external connection member (for example, a conducting wire such as a bonding wire).
  • the bypass wiring 80 forms part of the current path between the first principal surface electrode 70 and the second principal surface electrode 75 .
  • the bypass wiring 80 transmits the potential applied from the second principal surface electrode 75 to the substrate 2 to the first clad layer 14 (specifically, the high-concentration clad layer 16).
  • bypass wiring 80 provides a current detour path that bypasses the relatively high-resistance first reflective layer 13 and the low-concentration clad layer 15 in the current path between the first principal-surface electrode 70 and the second principal-surface electrode 75 . forming.
  • the bypass wiring 80 is formed in a region on one side (third side surface 5C side) in the first direction X with respect to the mesa structure 35 in plan view.
  • the bypass wiring 80 faces the mesa structure 35 in the first direction X in plan view.
  • the bypass wiring 80 faces the first principal surface electrode 70 in the first direction X in plan view.
  • the bypass wiring 80 faces the second electrode portion 72 with the first electrode portion 71 and the third electrode portion 73 interposed therebetween in plan view.
  • the bypass wiring 80 extends in an arc band shape along the circumferential direction of the mesa structure 35 and covers the first contact opening 67 and the second contact opening 68 . That is, the bypass wiring 80 forms a current path along the circumferential direction of the mesa structure 35 .
  • the bypass wiring 80 covers the entire first contact opening 67 and the second contact opening 68 in this embodiment.
  • the bypass wiring 80 sandwiches the mesa structure 35 from the second direction Y in plan view.
  • the planar shape of the bypass wiring 80 is arbitrary, and the bypass wiring 80 may extend in a U-shaped band having bent corners.
  • the bypass wiring 80 has a width less than the sum of the width of the first removed portion 30 and the width of the second removed portion 40 in plan view. In this structure, the bypass wiring 80 has a width exceeding the width of the first removed portion 30 in plan view. Also, the bypass wiring 80 has a width exceeding the width of the second removed portion 40 in plan view. The width of the bypass wiring 80 is the width in the direction orthogonal to the extending direction of the bypass wiring 80 .
  • the bypass wiring 80 crosses the communicating portion (the connecting portion of the first bottom wall 33 and the second inner wall 41) of the first removed portion 30 and the second removed portion 40, and the wall surface of the first removed portion 30 with the insulating film 60 interposed therebetween. and part of the wall surface of the second removed portion 40 are covered.
  • the bypass wiring 80 includes a portion facing the high-concentration cladding layer 16 with the insulating film 60 interposed therebetween in the portion located above the first bottom wall 33 of the first removed portion 30 .
  • the bypass wiring 80 includes a portion facing the substrate 2 with the insulating film 60 interposed therebetween in the portion located above the second bottom wall 43 of the second removed portion 40 .
  • the bypass wiring 80 includes a portion facing the first reflective layer 13 , the low-concentration clad layer 15 and the high-concentration clad layer 16 in the portion located on the second inner wall 41 of the second removed portion 40 .
  • the bypass wiring 80 enters the first contact opening 67 from above the insulating film 60 .
  • the bypass wiring 80 is mechanically and electrically connected to the high-concentration cladding layer 16 within the first contact opening 67 .
  • the bypass wiring 80 enters the second contact opening 68 from above the insulating film 60 .
  • Bypass wiring 80 is mechanically and electrically connected to substrate 2 within second contact opening 68 . That is, the bypass wiring 80 in this embodiment includes two connection points for the substrate 2 and the high-concentration clad layer 16 and no connection points for the first reflective layer 13 and the low-concentration clad layer 15 .
  • the bypass wiring 80 is located inside the first removal section 30 and the second removal section 40 in this embodiment, and is not arranged outside the first removal section 30 and the second removal section 40 . Specifically, the bypass wiring 80 is spaced apart from the mesa structure 35 (the first inner wall 31 of the first removed portion 30) and the frame structure 45 (the second outer wall 42 of the second removed portion 40). 30 and inside the second removal section 40 .
  • the bypass wiring 80 exposes a portion of the first bottom wall 33 (a portion of the insulating film 60 ) of the first removed portion 30 between the mesa structure 35 and an arc band along the mesa structure 35 in plan view. .
  • the bypass wiring 80 exposes a portion of the second bottom wall 43 (a portion of the insulating film 60 ) of the second removed portion 40 from between the frame structure 45 and an arc band along the mesa structure 35 .
  • the bypass wiring 80 has a pair of ends 80a on the other side in the first direction X (the side of the fourth side surface 5D).
  • the pair of end portions 80a is located on one side in the first direction X (the third side surface 5C side) of the pair of end walls 42a of the second removed portion 40 .
  • the pair of end portions 80 a may be located on the other side in the first direction X (the fourth side surface 5 ⁇ /b>D side) relative to the central portion of the mesa structure 35 .
  • the pair of end portions 80a sandwich at least part of the first principal surface electrode 70 (specifically, the first electrode portion 71) from the second direction Y in plan view.
  • the pair of end portions 80a may sandwich the third electrode portion 73 from the second direction Y.
  • the pair of end portions 80a may face the second electrode portion 72 in the first direction X.
  • the area of the portion of the bypass wiring 80 covering the first bottom wall 33 of the first removed portion 30 preferably exceeds the area of the portion of the bypass wiring 80 where the first bottom wall 33 is exposed.
  • the area of the portion of the bypass wiring 80 that covers the second bottom wall 34 of the second removed portion 40 preferably exceeds the area of the portion of the bypass wiring 80 that exposes the second bottom wall 34 .
  • the bypass wiring 80 may have a laminated structure including a Ti-based metal film and an Au-based metal film laminated in this order from the laminated structure 6 side.
  • the bypass wiring 80 may have a laminated structure including a Ti-based metal film, a Pt-based metal film and an Au-based metal film laminated in this order from the laminated structure 6 side.
  • the Ti-based metal film, the Pt-based metal film, and the Au-based metal film the description given for the first main surface electrode 70 is applied.
  • the surface-emitting laser device 1A includes a second reflective layer 85 arranged on the mesa structure 35 .
  • the second reflective layer 85 is laminated on the second semiconductor layer 12 inside the second mesa opening 66 .
  • the second reflective layer 85 is formed in a planar shape (circular in this embodiment) matching the planar shape of the second mesa opening 66 . That is, the second reflective layer 85 is formed in a columnar shape (cylindrical shape) projecting from the first top surface 37 to the side opposite to the substrate 2 .
  • the second reflective layer 85 is in contact with the second semiconductor layer 12 and the insulating film 60 within the second mesa opening 66 .
  • the second reflective layer 85 may be in contact with the first principal surface electrode 70 (first electrode portion 71) outside the second mesa opening 66. As shown in FIG.
  • the second reflective layer 85 is made of a dielectric DBR layer that has a refractive index that periodically changes in the normal direction Z and reflects light of a specific frequency. That is, the second reflective layer 85 has a laminated structure in which a plurality of first dielectric layers and a plurality of second dielectric layers having different refractive indices are alternately laminated.
  • the number of laminations of the first and second dielectric layers is arbitrary. The number of lamination of the first dielectric layers may be 2 or more and 10 or less, and the number of lamination of the second dielectric layers may be 2 or more and 10 or less.
  • the first and second dielectric layers each include at least one of a non-impurity-doped silicon layer, a silicon oxide layer, an aluminum oxide layer, a niobium oxide layer and a tantalum oxide layer.
  • the second dielectric layer is preferably made of a different dielectric material than the first dielectric layer.
  • Each of the first and second dielectric layers has an optical film thickness ( ⁇ /4n) obtained by dividing 1/4 of the wavelength ⁇ of incident light by the refractive index n of each layer.
  • the surface emitting laser device 1A includes the n-type substrate 2, the n-type first reflective layer 13, the n-type first clad layer 14, the active layer 11, the p-type second semiconductor layer 12, and the first removed portion. 30 , the second removal section 40 , and the bypass wiring 80 .
  • the substrate 2 has a first principal surface 3 on one side and a second principal surface 4 on the other side.
  • the first reflective layer 13 is laminated on the first main surface 3 with a concentration lower than that of the substrate 2 .
  • the first clad layer 14 is laminated on the first reflective layer 13 with a concentration higher than that of the first reflective layer 13 .
  • the active layer 11 is laminated on the first clad layer 14 .
  • the second semiconductor layer 12 is laminated on the active layer 11 .
  • the first removed portion 30 is formed by digging the second semiconductor layer 12 and the active layer 11 so as to expose the first cladding layer 14, and defines a plateau-like mesa structure 35.
  • the second removed portion 40 is formed by removing the first cladding layer 14 and the first reflective layer 13 from the bottom (first bottom wall 33 ) of the first removed portion 30 so as to expose the substrate 2 from a position spaced from the mesa structure 35 . is formed by digging down
  • the bypass wiring 80 is electrically connected to the first cladding layer 14 within the first removed portion 30 and electrically connected to the substrate 2 within the second removed portion 40 .
  • the bypass wiring 80 can form a current path between the substrate 2 and the first cladding layer 14 that bypasses the first reflective layer 13 having a relatively high resistance. Thereby, the resistance value between the substrate 2 and the second semiconductor layer 12 can be reduced.
  • Such a structure is effective in improving the characteristics of the forward voltage VF.
  • the first reflective layer 13 with low concentration or the first reflective layer 13 with no impurity added can be formed, so the light absorption caused by the first reflective layer 13 is reduced. can. Therefore, it is possible to provide the surface-emitting laser device 1A capable of improving performance.
  • FIG. 4 is a plan view showing a surface-emitting laser device 1B according to the second embodiment.
  • FIG. 5 is a cross-sectional view taken along line V-V shown in FIG.
  • the surface emitting laser device 1A described above includes an insulating film 60 having a second contact opening 68 spaced apart from the first contact opening 67 .
  • the surface emitting laser device 1B has an insulating film having a third contact opening 90 formed in a region between the first contact opening 67 and the second contact opening 68. 60 included.
  • the third contact opening 90 exposes the second inner wall 41 of the second removed portion 40 between the first contact opening 67 and the second contact opening 68 .
  • the third contact opening 90 exposes the communicating portion between the first removed portion 30 and the second removed portion 40 .
  • the third contact opening 90 communicates with the first contact opening 67 on the mesa structure 35 side, and communicates with the second contact opening 68 on the peripheral side of the substrate 2 (frame structure 45 side).
  • the third contact opening 90 communicates with the entire first contact opening 67 and the second contact opening 68 .
  • the third contact opening 90 forms one contact opening 91 together with the first contact opening 67 and the second contact opening 68 .
  • the contact opening 91 has a structure obtained by removing the portion interposed between the first contact opening 67 and the second contact opening 68 in the insulating film 60 according to the first embodiment.
  • the contact opening 91 exposes the high-concentration clad layer 16 from the first bottom wall 33 of the first removed portion 30 .
  • the contact opening 91 exposes the first reflective layer 13 , the low-concentration clad layer 15 and the high-concentration clad layer 16 from the second inner wall 41 of the second removed portion 40 .
  • the contact opening 91 exposes the substrate 2 from the second bottom wall 43 of the second removal portion 40 .
  • the third contact opening 90 may be formed spaced apart from the first contact opening 67 and the second contact opening 68 . Also, a plurality of third contact openings 90 may be formed in the regions between the first contact openings 67 and the second contact openings 68 . The plurality of third contact openings 90 may communicate with one or both of the first contact openings 67 and the second contact openings 68, respectively.
  • the bypass wiring 80 extends along the circumferential direction of the mesa structure 35 in the same manner as in the first embodiment.
  • the bypass wiring 80 covers the first to third contact openings 67, 68, 90 (contact opening 91), and covers part of the wall surface of the first removal portion 30 and the second removal with the insulating film 60 interposed therebetween. A part of the wall surface of the part 40 is covered.
  • the bypass wiring 80 covers the entire area of the first to third contact openings 67, 68, 90 in this form.
  • the bypass wiring 80 extends into the first to third contact openings 67 , 68 and 90 from above the insulating film 60 .
  • the bypass wiring 80 includes a portion facing the high-concentration cladding layer 16 with the insulating film 60 interposed therebetween in the portion located above the first bottom wall 33 of the first removed portion 30 .
  • the bypass wiring 80 includes a portion facing the substrate 2 with the insulating film 60 interposed therebetween in the portion located above the second bottom wall 43 of the second removed portion 40 .
  • the bypass wiring 80 has a portion located on the second inner wall 41 of the second removed portion 40 and faces the first reflective layer 13, the low-concentration clad layer 15, and the high-concentration clad layer 16 with the insulating film 60 interposed therebetween. including.
  • the bypass wiring 80 is formed in the first to third contact openings 67 , 68 , 90 by the first bottom wall 33 of the first removed portion 30 , the second inner wall 41 of the second removed portion 40 , and the second removed portion 40 . covers the second bottom wall 43 of the .
  • the bypass wiring 80 is mechanically and electrically connected to the high-concentration cladding layer 16 at the first bottom wall 33 (the portion located within the first contact opening 67).
  • the bypass wiring 80 is mechanically and electrically connected to the substrate 2 at the second bottom wall 43 (the portion located within the second contact opening 68).
  • the bypass wiring 80 is mechanically and electrically connected to the first reflective layer 13, the low-concentration clad layer 15, and the high-concentration clad layer 16 at the second inner wall 41 (the portion located within the third contact opening 90). .
  • the surface-emitting laser device 1B also achieves the same effects as those described for the surface-emitting laser device 1A.
  • FIG. 6 is a plan view showing a surface emitting laser device 1C according to the third embodiment.
  • 7 is a cross-sectional view taken along line VII-VII shown in FIG. 6.
  • the surface-emitting laser device 1A described above includes a second removed portion 40 with an edge, a first contact opening 67 with an edge, a second contact opening 68 with an edge, and a bypass wiring 80 with an edge.
  • the surface emitting laser device 1C includes an endless second removed portion 40, an endless first contact opening 67, an endless second contact opening 68, and an endless A bypass wiring 80 is included.
  • the second removed part 40 is formed in an endless shape (annular shape in this form) surrounding the mesa structure 35 in plan view so as to communicate with the entire circumference of the first removed part 30 . That is, the first removed portion 30 includes the first inner wall 31 and the first bottom wall 33 and does not include the first outer wall 32 .
  • a second inner wall 41 of the second removed portion 40 exposes the first reflective layer 13 and the first clad layer 14 over the entire circumference.
  • a second outer wall 42 of the second removed portion 40 exposes the first semiconductor layer 10, the active layer 11, and the second semiconductor layer 12 over the entire circumference, and defines a frame structure 45 (second sidewall 48). .
  • a portion of the second outer wall 42 of the second removal 40 may be considered to form the first outer wall 32 of the first removal 30 .
  • the second bottom wall 43 of the second removal portion 40 exposes the substrate 2 over the entire circumference.
  • the insulating film 60 includes a first portion 61, a second portion 62, a third portion 63 and a fourth portion 64, as in the first embodiment.
  • the second portion 62 covers the entire circumference of the wall surface (the first inner wall 31 and the first bottom wall 33) of the first removed portion 30.
  • the first contact opening 67 is formed in an endless shape (annular shape in this form) surrounding the mesa structure 35 in plan view.
  • the third portion 63 covers the entire circumference of the wall surface (the second inner wall 41, the second outer wall 42 and the second bottom wall 43) of the second removed portion 40.
  • the second contact opening 68 is formed in an endless shape (annular shape in this form) surrounding the first contact opening 67 and the mesa structure 35 in plan view.
  • the bypass wiring 80 is formed in an endless shape (annular shape in this form) surrounding the mesa structure 35 in plan view.
  • the bypass wiring 80 covers the first contact opening 67 and the second contact opening 68 all around.
  • the bypass wiring 80 is electrically connected to the first clad layer 14 (high-concentration clad layer 16) exposed from the first contact opening 67 over the entire circumference, and is connected to the substrate 2 exposed from the second contact opening 68. It is electrically connected all around.
  • the bypass wiring 80 forms a current path surrounding the mesa structure 35 around the mesa structure 35 in this embodiment.
  • the surface emitting laser device 1C includes an interlayer insulating film 92 covering at least part of the bypass wiring 80 in this embodiment.
  • Interlayer insulating film 92 includes at least one of a silicon oxide film, a silicon nitride film and a silicon oxynitride film.
  • Interlayer insulating film 92 may have a laminated structure including at least one of a silicon oxide film, a silicon nitride film and a silicon oxynitride film.
  • Interlayer insulating film 92 may have a single-layer structure made of a silicon oxide film, a silicon nitride film, or a silicon oxynitride film.
  • Interlayer insulating film 92 preferably contains an insulator different from insulating film 60 .
  • the interlayer insulating film 92 has a single-layer structure made of a silicon oxide film in this embodiment.
  • the interlayer insulating film 92 may cover at least part of the bypass wiring 80 so as to traverse the bypass wiring 80 in a direction intersecting (preferably orthogonal to) the extending direction (circular direction) of the bypass wiring 80 . That is, the interlayer insulating film 92 covers at least part of the bypass wiring 80 so as to traverse the bypass wiring 80 along an arbitrary line connecting the first top surface 37 of the mesa structure 35 and the second top surface 47 of the frame structure 45. It should be covered.
  • the interlayer insulating film 92 covers the entire area of the bypass wiring 80 in this form. Further, in this embodiment, the interlayer insulating film 92 is formed on the first top surface 37 of the mesa structure 35, the wall surface of the first removed portion 30, the wall surface of the second removed portion 40 and the frame structure 45 in the same manner as the insulating film 60. , and covers the bypass wiring 80 in the first removed portion 30 and the second removed portion 40 . In this embodiment, the interlayer insulating film 92 separates the insulating film 60 (first portion 61) from the first mesa opening 65 and the second mesa opening 66 in the portion covering the first top surface 37 of the mesa structure 35.
  • the first main surface electrode 70 is arranged on the interlayer insulating film 92 so as to be electrically insulated from the bypass wiring 80 by the interlayer insulating film 92 .
  • the first main surface electrode 70 includes a first electrode portion 71, a second electrode portion 72 and a third electrode portion 73, as in the first embodiment.
  • the structure in which the entire first main surface electrode 70 is arranged on the interlayer insulating film 92 is described depending on the formation mode of the interlayer insulating film 92 .
  • the entire first main surface electrode 70 does not have to be arranged on the interlayer insulating film 92 as long as it is arranged on the interlayer insulating film 92 .
  • the first electrode portion 71 is arranged on the first top surface 37 of the mesa structure 35 in the same manner as in the first embodiment.
  • the first electrode portion 71 is connected to the first top surface 37 of the mesa structure 35 through the interlayer insulating film 92 and the insulating film 60 (first portion 61).
  • the second electrode portion 72 is arranged on the area outside the mesa structure 35 (the second top surface 47 of the frame structure 45) in the same manner as in the first embodiment.
  • the third electrode portion 73 extends from the first electrode portion 71 onto the interlayer insulating film 92 and extends in a strip shape toward the second electrode portion 72 .
  • the third electrode portion 73 has an intersection portion 73a that intersects the bypass wiring 80 with the interlayer insulating film 92 interposed therebetween.
  • Crossing portion 73 a is electrically insulated from bypass wiring 80 by interlayer insulating film 92 .
  • the third electrode portion 73 passes through the wall surface of the first removed portion 30 via the intersection portion 73 a and is connected to the second electrode portion 72 on the frame structure 45 . Thereby, the first main surface electrode 70 is electrically insulated from the bypass wiring 80 by the interlayer insulating film 92 .
  • the surface-emitting laser device 1C also achieves the same effects as those described for the surface-emitting laser device 1A.
  • the structure of the surface emitting laser device 1C is effective in reducing the resistance value between the first principal surface electrode 70 and the second principal surface electrode 75 .
  • the third contact opening 90 according to the second embodiment may be applied to the surface emitting laser device 1C according to the third embodiment. That is, the annular contact opening 91 may be applied to the surface emitting laser device 1C according to the third embodiment.
  • FIG. 8 is a plan view showing a surface-emitting laser device 1D according to the fourth embodiment.
  • 9 is a cross-sectional view taken along line IX-IX shown in FIG. 8.
  • the surface-emitting laser device 1A described above includes a second removed portion 40 that digs down the second semiconductor layer 12 and the active layer 11 .
  • surface emitting laser device 1D includes second removed portion 40 that does not dig second semiconductor layer 12 and active layer 11 .
  • first inner wall 31 and the first outer wall 32 of the first removed portion 30 are each formed in a ring shape surrounding the inner portion of the second semiconductor layer 12 in plan view.
  • the first bottom wall 33 of the first removed portion 30 is formed in an annular shape surrounding the inner portion of the second semiconductor layer 12 in plan view.
  • the first removed portion 30 defines a mesa structure 35 with a first inner wall 31 and a frame structure 45 with a first outer wall 32 .
  • the second removed portion 40 has an end in a region on one side of the mesa structure 35 in the first direction X (third side surface 5C side) in the first bottom wall 33 of the first removed portion 30. formed.
  • the second removal portion 40 is spaced apart from the first inner wall 31 and the first outer wall 32 of the first removal portion 30 and digs down from the first bottom wall 33 toward the substrate 2 . communicates with the first bottom wall 33 of the The second removed portion 40 penetrates the first cladding layer 14 and the first reflective layer 13 to expose the substrate 2 .
  • the second removed portion 40 does not expose the contact layer 18, the second clad layer 17 and the active layer 11 in this form. That is, in this embodiment, the second removed portion 40 is formed only within the first removed portion 30 and does not partition the frame structure 45 .
  • the second inner wall 41 and the second outer wall 42 expose the first reflective layer 13 and the first clad layer 14, respectively, and do not expose the contact layer 18, the second clad layer 17 and the active layer 11.
  • the second inner wall 41 and the second outer wall 42 are inclined downward from the first clad layer 14 side toward the substrate 2 side.
  • the second inner wall 41 and the second outer wall 42 may extend substantially vertically along the normal direction Z.
  • the second bottom wall 43 exposes the substrate 2 in the same manner as in the first embodiment.
  • the first contact opening 68 described above exposes the first bottom wall 33 of the first removed portion 30 in the same manner as in the first embodiment described above.
  • the aforementioned second contact opening 68 exposes the second bottom wall 43 of the second removed portion 40 in the same manner as in the aforementioned first embodiment.
  • the aforementioned bypass wiring 80 is electrically connected to the substrate 2 and the first clad layer 14 in the same manner as in the aforementioned first embodiment.
  • the bypass wiring 80 covers the second removed portion 40 in the region between the first inner wall 31 and the first outer wall 32 of the first removed portion 30 .
  • the bypass wiring 80 is spaced apart from the first inner wall 31 (mesa structure 35) and the first outer wall 32 (frame structure 45) to form the first bottom wall 33 and the second removed portion of the first removed portion 30. It covers the second bottom wall 43 of 40 .
  • the bypass wiring 80 covers the entire first contact opening 67 on the first bottom wall 33 and covers the entire second contact opening 68 on the second bottom wall 43 .
  • the bypass wiring 80 covers the entire second removal section 40 in this form. That is, the pair of end portions 80 a of the bypass wiring 80 protrude outward from the pair of peripheral end walls 40 a of the second removed portion 40 .
  • the bypass wiring 80 is electrically connected to the first clad layer 14 at the first bottom wall 33 of the first removed portion 30 and electrically connected to the substrate 2 at the second bottom wall 43 of the second removed portion 40 .
  • the surface-emitting laser device 1D also exhibits the same effects as those described for the surface-emitting laser device 1A.
  • the third contact opening 90 according to the second embodiment may be applied to the surface emitting laser device 1D according to the fourth embodiment. That is, the contact opening 91 may be applied to the surface emitting laser device 1D according to the fourth embodiment.
  • the endless second removed portion 40, the endless first contact opening 67, the endless second contact opening 68, the endless bypass wire 80, and the interlayer insulating film 92 according to the third embodiment are the same as those according to the fourth embodiment. It may be applied to the surface emitting laser device 1D.
  • FIG. 10 is a plan view showing a surface-emitting laser device 1E according to the fifth embodiment.
  • 11 is a cross-sectional view taken along line XI-XI shown in FIG. 10.
  • the surface-emitting laser device 1A described above includes a frame structure 45 partitioned by the first removed portion 30 .
  • the surface emitting laser device 1E has a first bottom wall 33 connected to the periphery of the first semiconductor layer 10 (first to fourth side surfaces 5A to 5D of the substrate 2). and includes a first removed portion 30 that does not have a first outer wall 32 . That is, the surface-emitting laser device 1E does not include the frame structure 45.
  • FIG. 10 is a plan view showing a surface-emitting laser device 1E according to the fifth embodiment.
  • 11 is a cross-sectional view taken along line XI-XI shown in FIG. 10.
  • FIG. 10 The surface-emitting laser device 1A described above includes a frame structure 45 partitioned by the first removed portion 30
  • the insulating film 60 includes the first portion 61 , the second portion 62 and the third portion 63 in this form, and does not include the fourth portion 64 .
  • the second portion 62 defines a first dicing street 69 that exposes the peripheral portion of the first semiconductor layer 10 .
  • the first main surface electrode 70 includes a first electrode portion 71, a second electrode portion 72 and a third electrode portion 73, as in the first embodiment.
  • the second electrode portion 72 is arranged on the first bottom wall 33 of the first removed portion 30 as a region outside the mesa structure 35 in this embodiment.
  • the second electrode portion 72 faces the first clad layer 14 (high-concentration clad layer 16) with the insulating film 60 (second portion 62) interposed therebetween.
  • the third electrode portion 73 extends from the first electrode portion 71 onto the first bottom wall 33 of the first removed portion 30 and is connected to the second electrode portion 72 .
  • the third electrode portion 73 faces the first clad layer 14 (high-concentration clad layer 16), the second semiconductor layer 12 and the active layer 11 with the insulating film 60 (second portion 62) interposed therebetween.
  • the surface-emitting laser device 1E also achieves the same effects as those described for the surface-emitting laser device 1A.
  • the third contact opening 90 according to the second embodiment may be applied to the surface emitting laser device 1E according to the fourth embodiment. That is, the contact opening 91 may be applied to the surface emitting laser device 1E according to the fifth embodiment.
  • the endless second removed portion 40, the endless first contact opening 67, the endless second contact opening 68, the endless bypass wire 80, and the interlayer insulating film 92 according to the third embodiment are the same as those according to the fifth embodiment. It may be applied to the surface emitting laser device 1E.
  • FIG. 12 is a plan view showing a modification applied to each of the above-described embodiments.
  • FIG. 12 shows a modification of the first embodiment described above as an example, and the II-II line shown in FIG. 12 corresponds to the cross-sectional view shown in FIG.
  • a plurality of mesa structures 35 may be partitioned by at least one (in this embodiment, a plurality of) first removal portions 30 .
  • the structures (the second removed portion 40, the insulating film 60, the first contact opening 67, the second contact opening 68, the bypass wiring 80, the first main surface electrode) according to the above-described embodiments are formed for each of the plurality of mesa structures 35. 70, second reflective layer 85, etc.) are applied respectively.
  • the first principal surface electrode 70 includes a plurality of first electrode portions 71, one or a plurality of second electrode portions 72, and a plurality of third electrode portions 73 corresponding to the plurality of mesa structures 35. may have.
  • the plurality of second removal portions 40 may be connected between the plurality of adjacent mesa structures 35 .
  • the plurality of first contact openings 67 may be connected between the plurality of adjacent mesa structures 35 .
  • the plurality of second contact openings 68 may be connected between the plurality of adjacent mesa structures 35 .
  • the plurality of bypass wirings 80 may be connected between the plurality of adjacent mesa structures 35 .
  • the first clad layer 14 has a laminated structure including the low-concentration clad layer 15 and the high-concentration clad layer 16 .
  • the first clad layer 14 may have a single-layer structure consisting of the high-concentration clad layer 16 without the low-concentration clad layer 15 .
  • first contact opening 67 and one end-shaped second contact opening 68 were formed was described.
  • a plurality of edged first contact openings 67 may be arranged along the circumferential direction of the mesa structure 35 .
  • a plurality of second contact openings 68 having ends may be arranged along the circumferential direction of the mesa structure 35 .
  • bypass wiring 80 was formed with a gap from the mesa structure 35 .
  • the bypass wiring 80 may have a portion that partially covers the mesa structure 35 .
  • a portion (inner edge portion) of the bypass wiring 80 may cover the first side wall 38 of the mesa structure 35 (the first inner wall 31 of the first removed portion 30).
  • bypass wiring 80 is not arranged outside the first removal section 30 and the second removal section 40 .
  • part of the bypass wiring 80 may be arranged outside the first removal section 30 and the second removal section 40 .
  • a portion of the bypass wire 80 is disposed across the first outer wall 32 of the first cutout 30 and/or the second outer wall 42 of the second cutout 40 and on the second top surface 47 of the frame structure 45 . may be
  • first conductivity type is the "n type” and the “second conductivity type” is the p type
  • second conductivity type may be "n-type”.
  • a specific configuration in this case can be obtained by replacing "n-type region” with “p-type region” and "n-type region” with “p-type region” in the above description and accompanying drawings.
  • the features of the first to fifth embodiments described above can be combined in any manner among them, and a surface-emitting laser device simultaneously having at least two of the features of the first to fifth embodiments may be adopted. That is, the features of the second embodiment may be combined with the features of the first embodiment. Also, the features of the third embodiment may be combined with any one of the features of the first and second embodiments. Also, the features of the fourth embodiment may be combined with any one of the features of the first to third embodiments. Also, the features of the fifth embodiment may be combined with any one of the features of the first to fourth embodiments.
  • a substrate of a first conductivity type having a first principal surface on one side and a second principal surface on the other side, and a first conductivity type laminated on the first principal surface with a concentration lower than that of the substrate a reflective layer, a clad layer of the first conductivity type laminated on the reflective layer at a higher concentration than the reflective layer, an active layer laminated on the clad layer, and on the active layer a stacked semiconductor layer of the second conductivity type; a first removed portion formed by digging the semiconductor layer and the active layer so as to expose the clad layer and defining a plateau-shaped mesa structure; and the mesa structure.
  • a second removal section formed by digging the cladding layer and the reflective layer from the bottom of the first removal section so as to expose the substrate from a position spaced from the first removal section; and the cladding layer within the first removal section. and a bypass wiring electrically connected to the substrate in the second removed portion.
  • [A2] further comprising a first electrode electrically connected to the semiconductor layer on the mesa structure and a second electrode electrically connected to the substrate on the second main surface,
  • the surface emitting laser device according to A1 wherein the bypass wiring forms part of a current path between the first electrode and the second electrode.
  • the bypass wiring is formed spaced apart from the mesa structure so as to expose a part of the bottom of the first removed portion from between the mesa structure in a plan view,
  • the surface emitting laser device according to any one of the above.
  • the second removed portion is formed in a strip shape extending along the mesa structure in plan view
  • the bypass wiring is formed in a strip shape extending along the mesa structure in plan view, A1 to A5
  • the surface emitting laser device according to any one of .
  • the second removed portion has a first width in a direction orthogonal to the extending direction in plan view, and the bypass wiring has a second width exceeding the first width in a direction orthogonal to the extending direction in plan view.
  • the insulating film covers the cladding layer at the bottom of the first removed portion and the substrate at the bottom of the second removed portion, and the bypass wiring penetrates the insulating film to pass through the The surface emitting laser device of A8, electrically connected to the substrate and the cladding layer.
  • the substrate has an impurity concentration exceeding 1 ⁇ 10 17 cm ⁇ 3
  • the reflective layer has an impurity concentration of 1 ⁇ 10 17 cm ⁇ 3 or less
  • the clad layer has an impurity concentration of 1 ⁇ 10 cm ⁇ 3 or less.
  • the surface emitting laser device according to any one of A1 to A10, having an impurity concentration exceeding 17 cm ⁇ 3 .

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

面発光レーザ装置は、一方側の第1主面および他方側の第2主面を有する第1導電型の基板と、前記第1主面の上に前記基板よりも低濃度に積層された第1導電型の反射層と、前記反射層の上に前記反射層よりも高濃度に積層された第1導電型のクラッド層と、前記クラッド層の上に積層された活性層と、前記活性層の上に積層された第2導電型の半導体層と、前記クラッド層を露出させるように前記半導体層および前記活性層を掘り下げて形成され、台地状のメサ構造を区画する第1除去部と、前記メサ構造から間隔を空けた位置から前記基板を露出させるように前記第1除去部の底部から前記クラッド層および前記反射層を掘り下げて形成された第2除去部と、前記第1除去部内において前記クラッド層に電気的に接続され、前記第2除去部内において前記基板に電気的に接続されたバイパス配線と、を含む。

Description

面発光レーザ装置
 この出願は、2021年4月14日に日本国特許庁に提出された特願2021-068166号に対応しており、この出願の全開示はここに引用により組み込まれる。本発明は、面発光レーザ装置に関する。
 特許文献1は、基板、および、レーザ光を放出する柱状構造を有する面発光レーザ素子を開示している。
特開2018-120988号公報
 一実施形態は、性能を向上できる面発光レーザ装置を提供する。
 一実施形態は、一方側の第1主面および他方側の第2主面を有する第1導電型の基板と、前記第1主面の上に前記基板よりも低濃度に積層された第1導電型の反射層と、前記反射層の上に前記反射層よりも高濃度に積層された第1導電型のクラッド層と、前記クラッド層の上に積層された活性層と、前記活性層の上に積層された第2導電型の半導体層と、前記クラッド層を露出させるように前記半導体層および前記活性層を掘り下げて形成され、台地状のメサ構造を区画する第1除去部と、前記メサ構造から間隔を空けた位置から前記基板を露出させるように前記第1除去部の底部から前記クラッド層および前記反射層を掘り下げて形成された第2除去部と、前記第1除去部内において前記クラッド層に電気的に接続され、前記第2除去部内において前記基板に電気的に接続されたバイパス配線と、を含む、面発光レーザ装置を提供する。
 上述のまたはさらに他の目的、特徴および効果は、添付図面の参照によって説明される実施形態により明らかにされる。
図1は、第1実施形態に係る面発光レーザ装置を示す平面図である。 図2は、図1に示すII-II線に沿う断面図である。 図3は、図1に示すIII-III線に沿う断面図である。 図4は、第2実施形態に係る面発光レーザ装置を示す平面図である。 図5は、図1に示すV-V線に沿う断面図である。 図6は、第3実施形態に係る面発光レーザ装置を示す平面図である。 図7は、図6に示すVII-VII線に沿う断面図である。 図8は、第4実施形態に係る面発光レーザ装置を示す平面図である。 図9は、図8に示すIX-IX線に沿う断面図である。 図10は、第5実施形態に係る面発光レーザ装置を示す平面図である。 図11は、図10に示すXI-XI線に沿う断面図である。 図12は、前述の各実施形態に適用される変形例を示す平面図である。
 以下、添付図面を参照して、実施形態が詳細に説明される。添付図面は、模式図であり、厳密に図示されたものではなく、縮尺等は必ずしも一致しない。また、添付図面の間で対応する構造には同一の参照符号が付され、重複する説明は省略または簡略化される。説明が省略または簡略化された構造については、省略または簡略化される前になされた説明が適用される。
 図1は、第1実施形態に係る面発光レーザ装置1Aを示す平面図である。図2は、図1に示すII-II線に沿う断面図である。図3は、図1に示すIII-III線に沿う断面図である。図1~図3を参照して、面発光レーザ装置1Aは、VCSEL(Vertical Cavity Surface Emitting Laser)と称される半導体レーザ装置である。
 面発光レーザ装置1Aは、六面体形状(具体的には直方体形状)に形成されたn型の基板2を含む。基板2は、「半導体基板」と称されてもよい。基板2は、低抵抗基板からなることが好ましい。基板2は、化合物半導体を含む。基板2は、この形態(this embodiment)では、III-V族半導体の一例としてのInP単結晶を含む。基板2は、1×1017cm-3を超えて1×1019cm-3以下のn型不純物濃度を有していることが好ましい。基板2は、50μm以上1000μm以下(好ましくは500μm以下)の厚さを有していてもよい。
 基板2は、一方側の第1主面3、他方側の第2主面4、ならびに、第1主面3および第2主面4を接続する第1~第4側面5A~5Dを含む。第1主面3および第2主面4は、それらの法線方向Zから見た平面視(以下、単に「平面視」という。)において四角形状(この形態では長方形状)に形成されている。第1側面5Aおよび第2側面5Bは、第1主面3に沿う第1方向Xに延び、第1方向Xに交差(具体的には直交)する第2方向Yに背向している。第1側面5Aおよび第2側面5Bは、基板2の長辺を形成している。第3側面5Cおよび第4側面5Dは、第2方向Yに延び、第1方向Xに背向している。第3側面5Cおよび第4側面5Dは、基板2の短辺を形成している。
 面発光レーザ装置1Aは、第1主面3の上に積層された積層構造6を有している。積層構造6は、化合物半導体(III-V族半導体)を含むエピタキシャル層からなる。積層構造6は、半導体主面7および第1~第4半導体側面8A~8Dを有している。半導体主面7は、第1主面3に沿って延びている。半導体主面7は、具体的には、第1主面3に対してほぼ平行に延びている。第1半導体側面8Aは第1側面5A側に位置し、第2半導体側面8Bは第2側面5B側に位置し、第3半導体側面8Cは第3側面5C側に位置し、第4半導体側面8Dは第4側面5D側に位置している。
 第1半導体側面8Aおよび第2半導体側面8Bは、第1主面3に沿う第1方向Xに延び、第2方向Yに背向している。第3半導体側面8Cおよび第4半導体側面8Dは、第2方向Yに延び、第1方向Xに背向している。第1~第4半導体側面8A~8Dは、半導体主面7の周縁から基板2に向けて延び、第1~第4側面5A~5Dに連なっている。つまり、第1~第4半導体側面8A~8Dは、第1~第4側面5A~5Dと1つの外壁を形成している。
 積層構造6は、第1主面3側からこの順に積層されたn型の第1半導体層10、活性層11およびp型の第2半導体層12を含む。活性層11は、「光生成層」と称されてもよい。第1半導体層10は、n型の第1反射層13およびn型の第1クラッド層14を含む。第1反射層13は、「第1光反射層」と称されてもよい。
 第1反射層13は、基板2よりも低いn型不純物濃度を有し、基板2の上に積層されている。つまり、第1反射層13は、基板2よりも高抵抗な半導体層からなる。第1反射層13は、1×1017cm-3以下のn型不純物濃度を有していることが好ましい。第1反射層13は、不純物無添加であることが特に好ましい。第1反射層13は、不純物無添加である場合においてもn型の半導体領域として機能する。
 以下、この明細書に係る「不純物無添加」は、製造工程中に意図的に不純物を添加せずに対象物(ここでは第1反射層13)を形成していること(つまり、対象物が独自の不純物を有さないこと)を意味する。また、「不純物無添加」は、製造工程中のオートドープ現象や他の構造物からの拡散等に起因して対象物に不純物が非意図的に添加された結果、当該対象物が特定の導電型を帯びている状態を含まない。不純物無添加の第1反射層13は、高抵抗層を形成するが、不純物に起因する光の吸収を抑制し、光の反射効率を高める。
 第1反射層13は、この形態では、法線方向Zに周期的に変化する屈折率を有し、特定周波数の光を反射させるDBR層(Distributed Bragg Reflector layer:分布ブラッグ反射層)からなる。つまり、第1反射層13は、互いに異なる屈折率をそれぞれ有する複数の第1層および複数の第2層が交互に積層された積層構造を有している。第1~第2層の積層数は任意である。第1層の積層数は2以上50以下であり、第2層の積層数は2以上50以下であってもよい。
 第1層は、この形態では、不純物無添加のInP層からなる。第2層は、この形態では、不純物無添加のAlGaInAs層からなる。第1~第2層は、1×1017cm-3未満のn型不純物濃度をそれぞれ有していてもよい。第1~第2層は、入射光の波長λの1/4を各層の屈折率nで除した値(λ/4n)となる光学膜厚をそれぞれ有している。第1~第2層の厚さは、それぞれ800Å以上1200Å以下であってもよい。第1反射層13は、基板2の厚さ未満の厚さ(総厚さ)を有していることが好ましい。第1反射層13の厚さ(総厚さ)は、1μm以上10μm以下であってもよい。
 第1クラッド層14は、第1反射層13よりも高いn型不純物濃度を有し、第1反射層13の上に積層されている。つまり、第1クラッド層14は、第1反射層13よりも低抵抗な半導体層からなる。第1クラッド層14は、InP層を含む。第1クラッド層14は、1×1017cm-3を超えて1×1019cm-3以下のn型不純物濃度を有していることが好ましい。
 第1クラッド層14は、この形態では、第1反射層13側からこの順に積層された低濃度クラッド層15および高濃度クラッド層16を含む積層構造を有している。低濃度クラッド層15は、1×1017cm-3以下のn型不純物濃度を有する高抵抗な半導体層(InP層)からなる。低濃度クラッド層15は、不純物無添加の高抵抗な半導体層(InP層)からなることが好ましい。
 高濃度クラッド層16は、低濃度クラッド層15よりも高いn型不純物濃度を有する低抵抗な半導体層(InP層)からなる。高濃度クラッド層16は、1×1017cm-3を超えて1×1019cm-3以下のn型不純物濃度を有していることが好ましい。低濃度クラッド層15は、不純物に起因する光の吸収を抑制し、光の透過率を高める。高濃度クラッド層16は、電流密度を高め、低抵抗な電流経路を形成する。
 第1クラッド層14は、第1反射層13の厚さ(総厚さ)未満の厚さ(総厚さ)を有していることが好ましい。低濃度クラッド層15は、第1反射層13の厚さ未満の厚さを有していることが好ましい。低濃度クラッド層15は、2500Å以上5000Å以下(好ましくは3000Å以上4000Å以下)の厚さを有していてもよい。高濃度クラッド層16は、第1反射層13の厚さ未満の厚さを有していることが好ましい。高濃度クラッド層16は、2500Å以上5000Å以下(好ましくは3000Å以上4000Å以下)の厚さを有していてもよい。高濃度クラッド層16は、低濃度クラッド層15の厚さの0.9倍以上1.1倍以下の厚さを有していることが好ましい。
 活性層11は、第1クラッド層14の上に積層されている。活性層11は、井戸層および障壁層が任意の周期で交互に積層されたMQW(Multi Quantum Well:多重量子井戸)構造を有している。障壁層は、井戸層よりも高いバンドギャップを有する半導体層である。井戸層の積層数は2以上20以下であり、障壁層の積層数は2以上20以下であってもよい。
 井戸層は、不純物無添加のAlGaInAs層を含んでいてもよい。障壁層は、井戸層とは異なるAl組成比を有する不純物無添加のAlGaInAs層を含んでいてもよい。活性層11は、第1クラッド層14の厚さ(総厚さ)未満の厚さ(総厚さ)を有していることが好ましい。活性層11の厚さ(総厚さ)は、低濃度クラッド層15(高濃度クラッド層16)の厚さ未満であることが好ましい。井戸層は、10Å以上100Å以下の厚さを有していてもよい。障壁層は、10Å以上100Å以下の厚さを有していてもよい。障壁層の厚さは、井戸層の厚さを超えていることが好ましい。
 第2半導体層12は、p型の第2クラッド層17およびp型のコンタクト層18を含む。第2クラッド層17は、活性層11の上に積層されている。第2クラッド層17は、活性層11側からこの順に積層された下クラッド層19、中間クラッド層20および上クラッド層21を含む積層構造を有している。
 下クラッド層19は、活性層11の上に積層されている。下クラッド層19は、この形態では、Alを含まない化合物半導体層からなる。下クラッド層19は、この形態では、InP層を含む。下クラッド層19は、1×1017cm-3以上1×1018cm-3以下のp型不純物濃度を有していることが好ましい。下クラッド層19は、100Å以上1000Å以下の厚さを有していてもよい。
 中間クラッド層20は、下クラッド層19の上に下クラッド層19よりも高いp型不純物濃度で積層されている。中間クラッド層20は、下クラッド層19とは異なり、Alを含む化合物半導体層からなる。中間クラッド層20は、この形態では、InAlAs層を含む。中間クラッド層20は、5×1017cm-3以上5×1018cm-3以下のp型不純物濃度を有していることが好ましい。中間クラッド層20は、下クラッド層19の厚さを超える厚さを有していることが好ましい。中間クラッド層20の厚さは、500Å以上1500Å以下であってもよい。
 上クラッド層21は、中間クラッド層20の上に下クラッド層19よりも高いp型不純物濃度で積層されている。上クラッド層21は、中間クラッド層20とは異なり、Alを含まない化合物半導体層からなる。上クラッド層21は、この形態では、InP層を含む。上クラッド層21は、5×1017cm-3以上5×1018cm-3以下のp型不純物濃度を有していることが好ましい。
 上クラッド層21は、中間クラッド層20のp型不純物濃度の0.1倍以上1.1倍以下のp型不純物濃度を有していることが好ましい。上クラッド層21は、下クラッド層19の厚さを超える厚さを有していることが好ましい。上クラッド層21の厚さは、中間クラッド層20の厚さを超えていることが好ましい。上クラッド層21の厚さは、5000Å以上8000Å以下であってもよい。
 コンタクト層18は、第2クラッド層17の上に第2クラッド層17よりも高いp型不純物濃度で積層されている。コンタクト層18は、この形態では、Alを含まない化合物半導体層からなる。コンタクト層18は、この形態では、InGaAs層を含む。コンタクト層18は、5×1018cm-3以上1×1020cm-3以下のp型不純物濃度を有していることが好ましい。コンタクト層18は、下クラッド層19の厚さを超える厚さを有していることが好ましい。コンタクト層18の厚さは、上クラッド層21の厚さ未満であることが好ましい。コンタクト層18の厚さは、500Å以上2000Å以下であってもよい。
 面発光レーザ装置1Aは、積層構造6に形成された第1除去部30を含む。第1除去部30は、この形態では、積層構造6に形成された溝からなる。第1除去部30は、「第1トレンチ」と称されてもよい。第1除去部30は、第2半導体層12から第1半導体層10に向けて掘り下がっている。第1除去部30は、第1クラッド層14を露出させるように第2半導体層12および活性層11を貫通している。つまり、第1除去部30は、第2半導体層12のコンタクト層18および第2クラッド層17を貫通している。
 第1除去部30は、厚さ方向に関して第1反射層13から活性層11側に間隔を空けて形成され、第1反射層13を露出させていない。第1除去部30は、具体的には、厚さ方向に関して低濃度クラッド層15から活性層11側に間隔を空けて形成され、高濃度クラッド層16を露出させ、低濃度クラッド層15を露出させていない。第1除去部30は、平面視において第2半導体層12の周縁(第1~第4半導体側面8A~8D)から内方に間隔を空けて第2半導体層12の内方部を取り囲む環状に形成されている。
 第1除去部30は、第1内壁31、第1外壁32、ならびに、第1内壁31および第1外壁32を接続する第1底壁33を有している。第1内壁31は、この形態では、平面視において円形状に形成されている。第1内壁31は、平面視において多角形状や楕円形状等に形成されていてもよい。第1内壁31は、この形態では、コンタクト層18側から第1クラッド層14側に向けて斜め下り傾斜している。第1内壁31は、法線方向Zに沿ってほぼ垂直に延びていてもよい。第1内壁31は、第2半導体層12および活性層11を露出させている。
 第1外壁32は、この形態では、平面視において第3側面5C側の領域において第1内壁31に沿って延びる円弧状に形成されている。第1外壁32の平面形状は任意であり、第1外壁32は第2方向Yに延びる直線状に形成されていてもよい。第1外壁32は、この形態では、コンタクト層18側から第1クラッド層14側に向けて斜め下り傾斜している。第1外壁32は、法線方向Zに沿ってほぼ垂直に延びていてもよい。第1外壁32は、第2半導体層12および活性層11を露出させている。
 第1底壁33は、平面視において第2半導体層12の周縁(第1~第4半導体側面8A~8D)から内方に間隔を空けて第2半導体層12の内方部を取り囲む環状に形成されている。第1底壁33は、第1主面3(半導体主面7)に沿って延び、第1クラッド層14を露出させている。第1底壁33は、具体的には、厚さ方向に関して低濃度クラッド層15から活性層11側に間隔を空けて形成され、高濃度クラッド層16を露出させ、低濃度クラッド層15を露出させていない。
 第1底壁33は、厚さ方向に関して、第1クラッド層14および活性層11の境界部に対して第1反射層13側に掘り下がっていてもよい。この場合、第1内壁31は第1クラッド層14の一部を露出させる下端部を有し、第1外壁32は第1クラッド層14の一部を露出させる下端部を有していてもよい。
 面発光レーザ装置1Aは、第1除去部30によって台地状に区画された少なくとも1つ(この形態では1つ)のメサ構造35を含む。メサ構造35は、第1除去部30の第1内壁31によって積層構造6に区画され、活性層11および第2半導体層12を含む。メサ構造35は、第1半導体層10を活性層11に対するカソードとし、第2半導体層12を活性層11に対するアノードとするダブルヘテロ接合型の発光ダイオード構造を形成している。
 メサ構造35は、第1半導体層10から供給された電子および第2半導体層12から供給された正孔を活性層11において結合させ、光を生成する。活性層11で生成された光は、第2半導体層12側に放出される。メサ構造35は、この形態では、赤外領域の光を生成する。メサ構造35は、1000nm以上1600nm以下の範囲にピーク波長を有する光を生成してもよい。ピーク波長は、1300nm以上1600nm以下の範囲であることが好ましい。
 メサ構造35は、この形態では、第1半導体層10の上において円錐台形状に区画されている。メサ構造35の形状は任意である。メサ構造35は、第1除去部30の形状に応じて多角錐台形状や楕円錐台形状等に区画されていてもよい。また、メサ構造35は、必ずしも錐台形状に区画されている必要はなく、法線方向Zに沿ってほぼ垂直に突出した柱状に区画されていてもよい。
 メサ構造35の中心部は、この形態では、平面視において第1主面3(半導体主面7)の中心部からずれている。つまり、メサ構造35の中心部は、平面視において第1主面3の中心部を第2方向Yに通過する中心線を設定した時、当該中心線から第1方向Xの一方側(この形態では第3側面5C側)に偏在している。メサ構造35の一部は、平面視において中心線に重なっていてもよい。メサ構造35の全体が、中心線から第1方向Xに間隔を空けて形成されていてもよい。
 メサ構造35は、第1基部36、第1頂面37、ならびに、第1基部36および第1頂面37を接続する第1側壁38を含む。第1基部36は、メサ構造35の突出起点からなり、第1半導体層10(第1クラッド層14)によって形成されている。第1基部36は、平面視において円形状に形成されている。第1基部36の平面視における幅(最大値)は、1μm以上100μm以下であってもよい。第1基部36の幅は、3μm以上50μm以下であることが好ましい。第1基部36の幅は、メサ構造35の幅(最大値)でもある。
 第1頂面37は、第2半導体層12(半導体主面7)の一部からなり、コンタクト層18を露出させている。第1頂面37は、この形態では、平面視において第1基部36の平面積未満の平面積を有し、第1基部36によって取り囲まれている。第1頂面37の幅(最大値)は、1μm以上100μm以下であってもよい。第1頂面37の幅(最大値)は、3μm以上40μm以下であってもよい。
 第1側壁38は、第1除去部30の第1内壁31によって形成されている。第1側壁38は、この形態では、第1頂面37側から第1基部36側に向けて斜め下り傾斜している。第1側壁38が第1頂面37との間で成す傾斜角度は、90°以上125°以下であってもよい。傾斜角度は、断面視において第1基部36の周縁および第1頂面37の周縁を結ぶ直線が、メサ構造35内において第1頂面37との間で成す角度である。
 面発光レーザ装置1Aは、積層構造6に形成された第2除去部40を含む。第2除去部40は、この形態では、積層構造6に形成された溝からなる。第2除去部40は、「第2トレンチ」と称されてもよい。第2除去部40は、第1除去部30の第1底壁33においてメサ構造35から間隔を空けた位置から基板2に向けて掘り下がっている。第2除去部40は、平面視においてメサ構造35との間から第1底壁33(第1クラッド層14)を部分的に露出させている。
 第2除去部40は、基板2を露出させるように第1クラッド層14および第1反射層13を貫通している。第2除去部40は、第1クラッド層14の低濃度クラッド層15および高濃度クラッド層16を貫通している。第2除去部40は、厚さ方向に関して基板2の第2主面4から第1主面3側に間隔を空けて形成されている。第2除去部40は、この形態では、第1除去部30(第1底壁33)に連通するように第2半導体層12の周縁(第1~第4半導体側面8A~8D)および第1除去部30の間の領域に形成されている。
 第2除去部40は、具体的には、平面視において第2半導体層12の周縁から内方に間隔を空けて第1除去部30に対して第1方向Xの一方側(第3側面5C側)の領域に有端状に形成されている。第2除去部40は、第1除去部30側において第1クラッド層14および第1反射層13を貫通し、第2半導体層12の周縁側においてコンタクト層18、第2クラッド層17、活性層11、第1クラッド層14および第1反射層13を貫通している。第2除去部40は、第1除去部30との間で第1反射層13および第1クラッド層14が露出した段部を形成している。
 第2除去部40は、この形態では、平面視においてメサ構造35の周方向に沿って円弧帯状に延びている。第2除去部40は、この形態では、平面視においてメサ構造35を第2方向Yから挟み込んでいる。第2除去部40は、第1除去部30の幅以上の幅を有していることが好ましい。第1除去部30の幅は第1除去部30の延在方向に直交する方向の幅であり、第2除去部40の幅は第2除去部40の延在方向に直交する方向の幅である。第2除去部40の平面形状は任意であり、第2除去部40は屈曲した角部を有するU字帯状に延びていてもよい。
 第2除去部40は、第2内壁41、第2外壁42、ならびに、第2内壁41および第2外壁42を接続する第2底壁43を有している。第2内壁41は、この形態では、平面視において第1除去部30およびメサ構造35の周方向に沿って円弧状に延び、第1除去部30の第1底壁33に連通している。第2内壁41は、平面視において屈曲した角部を有するU字帯状に延びていてもよい。第2内壁41は、第1反射層13および第1クラッド層14を露出させている。第2内壁41は、この形態では、第1クラッド層14側から基板2側に向けて斜め下り傾斜している。第2内壁41は、法線方向Zに沿ってほぼ垂直に延びていてもよい。
 第2外壁42は、この形態では、平面視において第1除去部30およびメサ構造35の周方向に沿って円弧状に延び、半導体主面7および第1除去部30の第1外壁32に連通している。第2外壁42は、第1方向Xの他方側(第4側面5D側)において一対の終端壁42aを有している。一対の終端壁42aは、この形態では、メサ構造35の中心部よりも第1方向Xの他方側(第3側面5C側)に位置している。一対の終端壁42aは、第1外壁32に連通している。
 第2外壁42の平面形状は任意であり、必ずしも第2内壁41の平面形状に一致している必要はない。第2外壁42は、平面視において屈曲した角部を有するU字帯状に延びていてもよい。第2外壁42は、第1半導体層10、活性層11および第2半導体層12を露出させている。第2外壁42は、この形態では、コンタクト層18側から基板2側に向けて斜め下り傾斜している。第2外壁42は、法線方向Zに沿ってほぼ垂直に延びていてもよい。
 第2底壁43は、この形態では、平面視において第2半導体層12の周縁(第1~第4半導体側面8A~8D)から内方に間隔を空けて第1除去部30およびメサ構造35の周方向に沿って円弧帯状に延びている。第2底壁43は、第1主面3(半導体主面7)に沿って延び、基板2を露出させている。第2底壁43は、厚さ方向に関して、基板2の第1主面3および第1反射層13の境界部に対して基板2の第2主面4側に掘り下がっていてもよい。この場合、第2内壁41は基板2の一部を露出させる下端部を有し、第2外壁42は基板2の一部を露出させる下端部を有していてもよい。
 面発光レーザ装置1Aは、積層構造6において第1除去部30によってメサ構造35とは異なる領域に台地状に区画されたフレーム構造45を含む。フレーム構造45は、この形態では、平面視において、第1除去部30および第2除去部40によってメサ構造35を取り囲むように第2半導体層12の周縁に沿って延びる環状に区画されている。フレーム構造45は、第1除去部30(第1外壁32)によって区画された部分において第2半導体層12および活性層11を露出させ、第2除去部40(第2外壁42)によって区画された部分において第1半導体層10、活性層11および第2半導体層12を露出させている。
 フレーム構造45は、第1除去部30および第2除去部40によって電気的に浮遊状態に形成され、メサ構造35に電気的に接続されていない。したがって、フレーム構造45は、光を生成しない。フレーム構造45は、外力等からメサ構造35を保護する。フレーム構造45は、第2基部46、第2頂面47、ならびに、第2基部46および第2頂面47を接続する第2側壁48をそれぞれ含む。第2基部46は、フレーム構造45の突出起点からなり、第1外壁32の下端(第1クラッド層14)および第2外壁42の下端(基板2)によって形成されている。
 第2頂面47は、第2半導体層12(半導体主面7)の一部からなり、コンタクト層18を露出させている。つまり、第2頂面47は、メサ構造35の第1頂面37と同一平面上に位置している。第2頂面47は、平面視において第2半導体層12の周縁(第1~第4半導体側面8A~8D)に沿って延びる環状に形成されている。第2頂面47は、第1除去部30の第1外壁32および第2除去部40の一対の終端壁42aによって区画されたストリート部49を含む。
 第2側壁48は、第1除去部30の第1外壁32および第2除去部40の第2外壁42によって形成されている。第2側壁48は、この形態では、第2頂面47から第2基部46に向けて斜め下り傾斜している。第2側壁48が第2頂面47との間で成す傾斜角度は、90°以上125°以下であってもよい。傾斜角度は、断面視において第2基部46の周縁および第2頂面47の周縁を結ぶ直線が、フレーム構造45内において第2頂面47との間で成す角度である。
 面発光レーザ装置1Aは、メサ構造35内において第2半導体層12の厚さ方向途中部に介在された電流狭窄層50を含む。電流狭窄層50は、メサ構造35内を流れる電流を狭窄し、活性層11に供給される電流密度を高める。電流狭窄層50は、この形態では、第2クラッド層17の厚さ方向途中部に介在されている。電流狭窄層50は、電流経路となるp型の電流通過層51、および、電流経路を遮断する電流障壁層52を含む。
 電流通過層51は、この形態では、下クラッド層19および上クラッド層21の間に介在されている。電流通過層51は、具体的には、中間クラッド層20の一部を利用して形成されている。電流通過層51は、平面視においてメサ構造35の周縁(第1側壁38)から内方に間隔を空けて形成されている。電流通過層51は、平面視においてメサ構造35の周縁に沿って延びる周縁を有する平面形状(つまり、ほぼ相似な平面形状)を有している。電流通過層51は、この形態では、平面視において円形状に形成されている。
 電流障壁層52は、この形態では、電流通過層51と同一層において電流通過層51を区画している。つまり、電流障壁層52は、下クラッド層19および上クラッド層21の間に介在され、中間クラッド層20の一部を利用して形成されている。電流障壁層52は、平面視においてメサ構造35の周縁(第1側壁38)および電流障壁層52の間の領域に形成されている。電流障壁層52は、メサ構造35の周縁(第1側壁38)から露出している。電流障壁層52は、平面視においてメサ構造35の周縁に整合する平面形状を有している。電流通過層51は、この形態では、平面視において円環状に形成されている。
 電流障壁層52は、絶縁体、空隙およびダメージ層のうちの少なくとも1つを含む。絶縁体は、メサ構造35の周縁から内方に向けて中間クラッド層20の一部を酸化させることによって形成される。つまり、絶縁体は、中間クラッド層20の酸化物(具体的にはアルミニウム酸化物)からなる。空隙は、メサ構造35の周縁から内方に向けて中間クラッド層20の一部を除去することによって形成され、下クラッド層19および上クラッド層21の間に区画される。
 ダメージ層は、メサ構造35の周縁部において、第2クラッド層17の厚さ方向途中部(中間クラッド層20)にプロトンを照射することによって形成される。ダメージ層を形成する場合、第2クラッド層17から中間クラッド層20が取り除かれてもよい。電流障壁層52は、この形態では、空隙、および、空隙の壁面に付着した絶縁体(中間クラッド層20の酸化物)を含む。この空隙は、絶縁体の形成工程において当該絶縁体の一部を取り除くことによって形成される。
 面発光レーザ装置1Aは、フレーム構造45の内部においても電流障壁層52を含む。フレーム構造45は、この形態では、電気的に浮遊状態に形成されているので、フレーム構造45側の電流障壁層52は電流狭窄効果を生じさせない。フレーム構造45側の電流障壁層52の他の説明については、メサ構造35側の電流障壁層52の説明が適用される。
 面発光レーザ装置1Aは、積層構造6を被覆する絶縁膜60を含む。絶縁膜60は、酸化シリコン膜、窒化シリコン膜および酸窒化シリコン膜のうちの少なくとも1つを含む。絶縁膜60は、酸化シリコン膜、窒化シリコン膜および酸窒化シリコン膜のうちの少なくとも1つを含む積層構造を有していてもよい。絶縁膜60は、酸化シリコン膜、窒化シリコン膜または酸窒化シリコン膜からなる単層構造を有していてもよい。絶縁膜60は、この形態では、窒化シリコン膜からなる単層構造を有している。
 絶縁膜60は、第1除去部30の壁面、メサ構造35の第1頂面37、第2除去部40の壁面およびフレーム構造45の第2頂面47を被覆している。絶縁膜60は、具体的には、第1部分61、第2部分62、第3部分63および第4部分64を含む。第1部分61は、メサ構造35の第1頂面37を被覆している。第1部分61は、第1頂面37の周縁部を選択的に露出させる第1メサ開口65、および、第1頂面37の内方部を選択的に露出させる第2メサ開口66を有している。
 第1メサ開口65は、平面視において第1頂面37の周縁から内方に間隔を空けて形成され、第2半導体層12(コンタクト層18)を露出させている。第1メサ開口65は、この形態では、平面視において第1頂面37の内方部(第2メサ開口66)を取り囲む環状(具体的には円環状)に形成されている。第1メサ開口65は、平面視において電流通過層51から間隔を空けて電流通過層51を取り囲む環状に形成されていてもよい。むろん、第1メサ開口65は、平面視において電流通過層51によって取り囲まれた領域内に形成されていてもよい。この場合、第1メサ開口65は、平面視において電流通過層51から間隔を空けて第1頂面37の内方部を取り囲む環状に形成されていてもよい。
 第2メサ開口66は、平面視において第1メサ開口65から内方に間隔を空けて形成され、第2半導体層12(コンタクト層18)を露出させている。つまり、第2メサ開口66は、平面視において第1メサ開口65によって取り囲まれた領域内に形成されている。第2メサ開口66は、平面視において電流障壁層52によって取り囲まれた領域内に形成され、電流通過層51に重なっている。
 第2メサ開口66は、平面視において円形状に形成されていてもよい。第2メサ開口66は、平面視において多角形状や楕円形状等に形成されていてもよい。第2メサ開口66は、電流通過層51の平面積以上の平面積を有していてもよい。この場合、第2メサ開口66は、平面視において電流障壁層52の一部に重なっていてもよい。むろん、第2メサ開口66は、電流通過層51の平面積未満の平面積を有していてもよい。
 第2部分62は、第1除去部30の壁面(第1内壁31、第1外壁32および第1底壁33)を被覆している。第2部分62は、第1頂面37において第1部分61に連なっている。第2部分62は、第1内壁31(メサ構造35の第1側壁38)および第1外壁32(フレーム構造45の第2側壁48)において活性層11および第2半導体層12を被覆し、第1底壁33において第1クラッド層14(高濃度クラッド層16)を被覆している。
 第2部分62は、第1底壁33において第1クラッド層14を選択的に露出させる第1コンタクト開口67を有している。第1コンタクト開口67は、この形態では、平面視においてメサ構造35に対して第1方向Xの一方側(第3側面5C側)の領域に有端状に形成され、第1方向Xにメサ構造35に対向している。第1コンタクト開口67は、平面視においてメサ構造35および第2除去部40(第2内壁41)から間隔を空けて形成され、高濃度クラッド層16を露出させている。
 第1コンタクト開口67は、この形態では、平面視においてメサ構造35の周方向に沿って円弧帯状に延びている。第1コンタクト開口67は、この形態では、平面視においてメサ構造35を第2方向Yから挟み込んでいる。第1コンタクト開口67の平面形状は任意であり、第1コンタクト開口67は屈曲した角部を有するU字帯状に延びていてもよい。第1コンタクト開口67は、第2除去部40の一対の終端壁42aよりも第1方向Xの一方側(第3側面5C側)に位置している。第1コンタクト開口67の両端部は、メサ構造35の中心部よりも第1方向Xの他方側(第4側面5D側)に位置していてもよい。
 第3部分63は、第2除去部40の壁面(第2内壁41、第2外壁42および第2底壁43)を被覆している。第3部分63は、第1除去部30および第2除去部40の連通部において第2部分62に連なっている。第3部分63は、第2内壁41において第1反射層13および第1クラッド層14を被覆している。第3部分63は、第2外壁42において第1反射層13、第1クラッド層14、活性層11、第2クラッド層17、コンタクト層18および電流狭窄層50を被覆している。第3部分63は、第2底壁43において基板2を被覆している。
 第3部分63は、第2底壁43において基板2を選択的に露出させる第2コンタクト開口68を有している。第2コンタクト開口68は、この形態では、平面視において第1コンタクト開口67(メサ構造35)に対して第1方向Xの一方側(第3側面5C側)の領域に有端状に形成され、第1方向Xにメサ構造35および第1コンタクト開口67に対向している。第2コンタクト開口68は、平面視において第2除去部40の第2内壁41および第2外壁42の間の領域において第2内壁41および第2外壁42から間隔を空けて形成されている。
 第2コンタクト開口68は、平面視においてメサ構造35の周方向に沿って円弧帯状に延びている。第2コンタクト開口68は、この形態では、平面視においてメサ構造35を第2方向Yから挟み込んでいる。第2コンタクト開口68は、第1コンタクト開口67に対してほぼ平行に延びていてもよい。第2コンタクト開口68は、この形態では、第1コンタクト開口67の開口面積以上の開口面積を有している。むろん、第2コンタクト開口68の開口面積は、第1コンタクト開口67の開口面積未満であってもよい。
 第2コンタクト開口68の平面形状は任意であり、第2コンタクト開口68は屈曲した角部を有するU字帯状に延びていてもよい。第2コンタクト開口68は、第2除去部40の一対の終端壁42aよりも第1方向Xの一方側(第3側面5C側)に位置している。第2コンタクト開口68の両端部は、メサ構造35の中心部よりも第1方向Xの他方側(第4側面5D側)に位置していてもよい。
 第4部分64は、フレーム構造45の第2頂面47を被覆している。第4部分64は、第1除去部30および第2頂面47の連通部において第2部分62に連なり、第2除去部40および第2頂面47の連通部において第3部分63に連なっている。第4部分64は、第2半導体層12の周縁(第1~第4半導体側面8A~8D)から内方に間隔を空けて形成され、第2半導体層12の周縁部(コンタクト層18)を露出させる第1ダイシングストリート69を区画している。第1ダイシングストリート69は、平面視において第1除去部30および第2除去部40を取り囲む環状(この形態では四角環状)に形成されている。
 面発光レーザ装置1Aは、積層構造6を被覆する第1主面電極70(第1電極)を含む。第1主面電極70は、具体的には、絶縁膜60の上に配置され、絶縁膜60を挟んで積層構造6を被覆している。第1主面電極70は、絶縁膜60を貫通してメサ構造35の第1頂面37に電気的に接続されている。第1主面電極70は、この形態では、第1電極部71、第2電極部72および第3電極部73を含む。
 第1電極部71は、メサ構造35の第1頂面37を被覆している。第1電極部71は、絶縁膜60(第1部分61)の上から第1メサ開口65に入り込み、第1メサ開口65内においてコンタクト層18に電気的に接続されている。第1電極部71は、平面視において第1頂面37の周縁から内方に間隔を空けて形成され、第2メサ開口66を露出させている。第1電極部71は、この形態では、平面視において第2メサ開口66を取り囲む円環状に形成されている。第1電極部71は、平面視において多角環状や楕円環状等に形成されていてもよい。
 第2電極部72は、メサ構造35外の領域を被覆している。第2電極部72は、具体的には、絶縁膜60(第4部分64)を挟んでフレーム構造45の第2頂面47を被覆している。第2電極部72は、この形態では、第1ダイシングストリート69から間隔を空けて第2頂面47において第1方向Xの他方側(第4側面5D側)の領域に配置されている。第2電極部72は、この形態では、平面視において四角形状(具体的には第2方向Yに延びる長方形状)に形成されている。第2電極部72は、平面視において円形状、多角形状や楕円形状等に形成されていてもよい。
 第3電極部73は、第1電極部71および第2電極部72を接続している。第3電極部73は、具体的には、第1電極部71から絶縁膜60(第3部分63)の上に引き出され、第2電極部72に向けて帯状に延びている。第3電極部73は、第1除去部30の壁面およびフレーム構造45のストリート部49を通過して第2電極部72に接続されている。第3電極部73は、この形態では、比較的深い第2除去部40から間隔を空けて、第1電極部71および第2電極部72の対向方向(第1方向X)に沿って延びる直線状に形成されている。
 つまり、第3電極部73は、第1電極部71および第2電極部72を最短距離で接続している。むろん、第3電極部73は、第2除去部40を含む任意の領域を被覆するように引き回されていてもよい。第3電極部73は、ストリート部49の幅未満の幅を有している。第3電極部73の幅は第3電極部73の延在方向に直交する方向の幅であり、ストリート部49の幅は一対の終端壁42aの間の幅(第2方向Yに沿う幅)である。
 第1主面電極70の第2電極部72は、外部接続部材(たとえばボンディングワイヤ等の導線)に電気的および機械的に接続されるパッド電極の一部または全部を形成している。第1電極部71および第3電極部73は、外部接続部材に機械的には接続されない。第2電極部72に印加された電位は、第3電極部73を介して第1電極部71に付与される。第1電極部71に付与された電位は、第2半導体層12(コンタクト層18)に付与される。
 第1主面電極70は、積層構造6側からこの順に積層されたTi系金属膜およびAu系金属膜を含む積層構造を有していてもよい。第1主面電極70は、積層構造6側からこの順に積層されたTi系金属膜、Pt系金属膜およびAu系金属膜を含む積層構造を有していてもよい。Ti系金属膜は、Ti膜およびTiN膜のうちの少なくとも1種を含む単層構造または積層構造を有していてもよい。Au系金属膜は、純Au膜(純度が99%以上のAu膜)およびAu合金膜のうちの少なくとも1種を含んでいてもよい。Pt系金属膜は、純Pt膜(純度が99%以上のPt膜)およびPt合金膜のうちの少なくとも1種を含んでいてもよい。
 面発光レーザ装置1Aは、基板2の第2主面4を被覆する第2主面電極75(第2電極)を含む。第2主面電極75は、基板2に電気的に接続されている。第2主面電極75は、基板2の周縁(第1~第4側面5A~5D)から内方に間隔を空けて形成され、第2主面4(基板2)の周縁部を露出させる第2ダイシングストリート76を区画している。第2ダイシングストリート76は、平面視において第1除去部30および第2除去部40を取り囲む環状(この形態では四角環状)に形成されている。第2ダイシングストリート76は、平面視において第1ダイシングストリート69に重なっている。
 第2主面電極75は、金属ペーストや半田等の導電接合材を介して外部接続部材(たとえばパッケージの端子電極や実装基板の配線等)に電気的および機械的に接続されるパッド電極の一部または全部を形成している。第2主面電極75に印加された電位は、基板2に付与される。第2主面電極75は、第2主面4側からこの順に積層されたTi系金属膜およびAu系金属膜を含む積層構造を有していてもよい。第2主面電極75は、第2主面4側からこの順に積層されたTi系金属膜、Pt系金属膜およびAu系金属膜を含む積層構造を有していてもよい。Ti系金属膜、Pt系金属膜およびAu系金属膜の説明については、第1主面電極70についてなされた説明が適用される。
 面発光レーザ装置1Aは、積層構造6を被覆するバイパス配線80を含む。バイパス配線80は、第1反射層13よりも低い抵抗値を有し、第1除去部30内において第1クラッド層14に電気的に接続され、第2除去部40内において基板2に電気的に接続されている。バイパス配線80は、基板2とオーミック接触を形成し、第1クラッド層14とオーミック接触を形成している。
 バイパス配線80は、第1主面電極70から間隔を空けて配置され、絶縁膜60の沿面に沿って第1主面電極70から電気的に切り離されている。バイパス配線80は、外部接続部材(たとえばボンディングワイヤ等の導線)に機械的には接続されない。バイパス配線80は、第1主面電極70および第2主面電極75の間の電流経路の一部を形成している。バイパス配線80は、第2主面電極75から基板2に付与された電位を第1クラッド層14(具体的には高濃度クラッド層16)に伝達する。つまり、バイパス配線80は、第1主面電極70および第2主面電極75の間の電流経路において、比較的高抵抗な第1反射層13および低濃度クラッド層15を迂回する電流迂回経路を形成している。
 バイパス配線80は、この形態では、平面視においてメサ構造35に対して第1方向Xの一方側(第3側面5C側)の領域に有端状に形成されている。バイパス配線80は、平面視において第1方向Xにメサ構造35に対向している。バイパス配線80は、平面視において第1方向Xに第1主面電極70に対向している。バイパス配線80は、具体的には、平面視において第1電極部71および第3電極部73を挟んで第2電極部72に対向している。
 バイパス配線80は、この形態では、メサ構造35の周方向に沿って円弧帯状に延び、第1コンタクト開口67および第2コンタクト開口68を被覆している。つまり、バイパス配線80は、メサ構造35の周方向に沿う電流経路を形成している。バイパス配線80は、この形態では、第1コンタクト開口67の全域および第2コンタクト開口68の全域を被覆している。バイパス配線80は、この形態では、平面視においてメサ構造35を第2方向Yから挟み込んでいる。バイパス配線80の平面形状は任意であり、バイパス配線80は屈曲した角部を有するU字帯状に延びていてもよい。
 バイパス配線80は、平面視において第1除去部30の幅および第2除去部40の幅の合計値未満の幅を有している。この構造において、バイパス配線80は、平面視において第1除去部30の幅を超える幅を有している。また、バイパス配線80は、平面視において第2除去部40の幅を超える幅を有している。バイパス配線80の幅は、バイパス配線80の延在方向に直交する方向の幅である。
 バイパス配線80は、第1除去部30および第2除去部40の連通部(第1底壁33および第2内壁41の接続部)を横切り、絶縁膜60を挟んで第1除去部30の壁面の一部および第2除去部40の壁面の一部を被覆している。バイパス配線80は、第1除去部30の第1底壁33の上に位置する部分において、絶縁膜60を挟んで高濃度クラッド層16に対向する部分を含む。バイパス配線80は、第2除去部40の第2底壁43の上に位置する部分において、絶縁膜60を挟んで基板2に対向する部分を含む。バイパス配線80は、第2除去部40の第2内壁41の上に位置する部分において第1反射層13、低濃度クラッド層15および高濃度クラッド層16に対向する部分を含む。
 バイパス配線80は、絶縁膜60の上から第1コンタクト開口67内に入り込んでいる。バイパス配線80は、第1コンタクト開口67内において高濃度クラッド層16に機械的および電気的に接続されている。バイパス配線80は、絶縁膜60の上から第2コンタクト開口68内に入り込んでいる。バイパス配線80は、第2コンタクト開口68内において基板2に機械的および電気的に接続されている。つまり、バイパス配線80は、この形態では、基板2および高濃度クラッド層16に対する2つの接続点を含み、第1反射層13および低濃度クラッド層15に対する接続点を含まない。
 バイパス配線80は、この形態では、第1除去部30および第2除去部40の内部に位置し、第1除去部30および第2除去部40の外部に配置していない。バイパス配線80は、具体的には、メサ構造35(第1除去部30の第1内壁31)およびフレーム構造45(第2除去部40の第2外壁42)から間隔を空けて第1除去部30および第2除去部40の内部に配置されている。バイパス配線80は、平面視においてメサ構造35との間で第1除去部30の第1底壁33の一部(絶縁膜60の一部)をメサ構造35に沿う円弧帯状に露出させている。また、バイパス配線80は、フレーム構造45との間から第2除去部40の第2底壁43の一部(絶縁膜60の一部)をメサ構造35に沿う円弧帯状に露出させている。
 バイパス配線80は、第1方向Xの他方側(第4側面5D側)において一対の端部80aを有している。一対の端部80aは、第2除去部40の一対の終端壁42aよりも第1方向Xの一方側(第3側面5C側)に位置している。一対の端部80aは、メサ構造35の中心部よりも第1方向Xの他方側(第4側面5D側)に位置していてもよい。一対の端部80aは、平面視において第1主面電極70の少なくとも一部(具体的には第1電極部71)を第2方向Yから挟み込んでいる。一対の端部80aは、第3電極部73を第2方向Yから挟み込んでいてもよい。一対の端部80aは、第1方向Xに第2電極部72に対向していてもよい。
 バイパス配線80において第1除去部30の第1底壁33を被覆する部分の面積は、バイパス配線80において第1底壁33を露出させた部分の面積を超えていることが好ましい。バイパス配線80において第2除去部40の第2底壁34を被覆する部分の面積は、バイパス配線80において第2底壁34を露出させた部分の面積を超えていることが好ましい。
 バイパス配線80は、積層構造6側からこの順に積層されたTi系金属膜およびAu系金属膜を含む積層構造を有していてもよい。バイパス配線80は、積層構造6側からこの順に積層されたTi系金属膜、Pt系金属膜およびAu系金属膜を含む積層構造を有していてもよい。Ti系金属膜、Pt系金属膜およびAu系金属膜の説明については、第1主面電極70についてなされた説明が適用される。
 面発光レーザ装置1Aは、メサ構造35の上に配置された第2反射層85を含む。第2反射層85は、第2メサ開口66内において第2半導体層12の上に積層されている。第2反射層85は、この形態では、第2メサ開口66の平面形状に整合した平面形状(この形態では円形状)に形成されている。つまり、第2反射層85は、第1頂面37から基板2と反対側に突出した柱状(円柱形状)に形成されている。第2反射層85は、第2メサ開口66内において第2半導体層12および絶縁膜60に接している。第2反射層85は、第2メサ開口66外において第1主面電極70(第1電極部71)に接していてもよい。
 第2反射層85は、この形態では、法線方向Zに周期的に変化する屈折率を有し、特定周波数の光を反射させる誘電体DBR層からなる。つまり、第2反射層85は、互いに異なる屈折率をそれぞれ有する複数の第1誘電体層および複数の第2誘電体層が交互に積層された積層構造を有している。第1~第2誘電体層の積層数は任意である。第1誘電体層の積層数は2以上10以下であり、第2誘電体層の積層数は2以上10以下であってもよい。
 第1~第2誘電体層は、不純物無添加のシリコン層、酸化シリコン層、酸化アルミニウム層、酸化ニオブ層および酸化タンタル層のうちの少なくとも1層をそれぞれ含む。第2誘電体層は、第1誘電体層とは異なる誘電体材料からなることが好ましい。第1~第2誘電体層は、入射光の波長λの1/4を各層の屈折率nで除した値(λ/4n)となる光学膜厚をそれぞれ有している。
 以上、面発光レーザ装置1Aは、n型の基板2、n型の第1反射層13、n型の第1クラッド層14、活性層11、p型の第2半導体層12、第1除去部30、第2除去部40、および、バイパス配線80を含む。基板2は、一方側の第1主面3および他方側の第2主面4を有している。第1反射層13は、第1主面3の上に基板2よりも低濃度に積層されている。第1クラッド層14は、第1反射層13の上に第1反射層13よりも高濃度に積層されている。活性層11は、第1クラッド層14の上に積層されている。第2半導体層12は、活性層11の上に積層されている。
 第1除去部30は、第1クラッド層14を露出させるように第2半導体層12および活性層11を掘り下げて形成され、台地状のメサ構造35を区画している。第2除去部40は、メサ構造35から間隔を空けた位置から基板2を露出させるように第1除去部30の底部(第1底壁33)から第1クラッド層14および第1反射層13を掘り下げて形成されている。バイパス配線80は、第1除去部30内において第1クラッド層14に電気的に接続され、第2除去部40内において基板2に電気的に接続されている。
 この構造によれば、バイパス配線80によって、比較的高抵抗な第1反射層13を迂回する電流経路を基板2および第1クラッド層14の間に形成できる。これにより、基板2および第2半導体層12の間の抵抗値を削減できる。このような構造は、順方向電圧VFの特性を向上する上で有効である。また、バイパス配線80による電流迂回経路によれば、低濃度の第1反射層13、または、不純物無添加の第1反射層13を形成できるので、第1反射層13に起因する光吸収を低減できる。よって、性能を向上できる面発光レーザ装置1Aを提供できる。
 図4は、第2実施形態に係る面発光レーザ装置1Bを示す平面図である。図5は、図1に示すV-V線に沿う断面図である。前述の面発光レーザ装置1Aは、第1コンタクト開口67から間隔を空けて形成された第2コンタクト開口68を有する絶縁膜60を含む。これに対して、図4および図5を参照して、面発光レーザ装置1Bは、第1コンタクト開口67および第2コンタクト開口68の間の領域に形成された第3コンタクト開口90を有する絶縁膜60を含む。
 第3コンタクト開口90は、第1コンタクト開口67および第2コンタクト開口68の間で第2除去部40の第2内壁41を露出させている。第3コンタクト開口90は、第1除去部30および第2除去部40の連通部を露出させている。第3コンタクト開口90は、この形態では、メサ構造35側において第1コンタクト開口67に連通し、基板2の周縁側(フレーム構造45側)において第2コンタクト開口68に連通している。第3コンタクト開口90は、第1コンタクト開口67の全域および第2コンタクト開口68の全域に連通している。
 つまり、第3コンタクト開口90は、第1コンタクト開口67および第2コンタクト開口68と1つのコンタクト開口91を形成している。換言すると、コンタクト開口91は、第1実施形態に係る絶縁膜60において第1コンタクト開口67および第2コンタクト開口68の間に介在された部分が取り除かれた構造を有している。コンタクト開口91は、第1除去部30の第1底壁33から高濃度クラッド層16を露出させている。コンタクト開口91は、第2除去部40の第2内壁41から第1反射層13、低濃度クラッド層15および高濃度クラッド層16を露出させている。コンタクト開口91は、第2除去部40の第2底壁43から基板2を露出させている。
 第3コンタクト開口90は、第1コンタクト開口67および第2コンタクト開口68からか間隔を空けて形成されていてもよい。また、複数の第3コンタクト開口90が、第1コンタクト開口67および第2コンタクト開口68の間の領域に形成されていてもよい。複数の第3コンタクト開口90は、第1コンタクト開口67および第2コンタクト開口68のいずれか一方または双方にそれぞれ連通していてもよい。
 バイパス配線80は、第1実施形態の場合と同様の態様で、メサ構造35の周方向に沿って延びている。バイパス配線80は、この形態では、第1~第3コンタクト開口67、68、90(コンタクト開口91)を被覆し、絶縁膜60を挟んで第1除去部30の壁面の一部および第2除去部40の壁面の一部を被覆している。バイパス配線80は、この形態では、第1~第3コンタクト開口67、68、90の全域を被覆している。
 バイパス配線80は、絶縁膜60の上から第1~第3コンタクト開口67、68、90内に入り込んでいる。バイパス配線80は、第1除去部30の第1底壁33の上に位置する部分において、絶縁膜60を挟んで高濃度クラッド層16に対向する部分を含む。バイパス配線80は、第2除去部40の第2底壁43の上に位置する部分において、絶縁膜60を挟んで基板2に対向する部分を含む。バイパス配線80は、第2除去部40の第2内壁41の上に位置する部分において、絶縁膜60を挟んで第1反射層13、低濃度クラッド層15および高濃度クラッド層16に対向する部分を含む。
 バイパス配線80は、第1~第3コンタクト開口67、68、90内において、第1除去部30の第1底壁33、第2除去部40の第2内壁41、および、第2除去部40の第2底壁43を被覆している。バイパス配線80は、第1底壁33(第1コンタクト開口67内に位置する部分)において高濃度クラッド層16に機械的および電気的に接続されている。バイパス配線80は、第2底壁43(第2コンタクト開口68内に位置する部分)において基板2に機械的および電気的に接続されている。バイパス配線80は、第2内壁41(第3コンタクト開口90内に位置する部分)において第1反射層13、低濃度クラッド層15および高濃度クラッド層16に機械的および電気的に接続されている。
 以上、面発光レーザ装置1Bによっても、面発光レーザ装置1Aに対して述べられた効果と同様の効果が奏される。
 図6は、第3実施形態に係る面発光レーザ装置1Cを示す平面図である。図7は、図6に示すVII-VII線に沿う断面図である。前述の面発光レーザ装置1Aは、有端の第2除去部40、有端の第1コンタクト開口67、有端の第2コンタクト開口68、および、有端のバイパス配線80を含む。これに対して、図6および図7を参照して、面発光レーザ装置1Cは、無端の第2除去部40、無端の第1コンタクト開口67、無端の第2コンタクト開口68、および、無端のバイパス配線80を含む。
 第2除去部40は、この形態では、第1除去部30の全周に連通するように、平面視においてメサ構造35を取り囲む無端状(この形態では円環状)に形成されている。つまり、第1除去部30は、第1内壁31および第1底壁33を含み、第1外壁32を含まない。第2除去部40の第2内壁41は、全周に亘って第1反射層13および第1クラッド層14を露出させている。第2除去部40の第2外壁42は、全周に亘って第1半導体層10、活性層11および第2半導体層12を露出させ、フレーム構造45(第2側壁48)を区画している。第2除去部40の第2外壁42の一部は、第1除去部30の第1外壁32を形成していると見なされてもよい。第2除去部40の第2底壁43は、全周に亘って基板2を露出させている。
 絶縁膜60は、第1実施形態の場合と同様に、第1部分61、第2部分62、第3部分63および第4部分64を含む。第2部分62は、この形態では、第1除去部30の壁面(第1内壁31および第1底壁33)を全周に亘って被覆している。第1コンタクト開口67は、この形態では、平面視においてメサ構造35を取り囲む無端状(この形態では円環状)に形成されている。第3部分63は、この形態では、第2除去部40の壁面(第2内壁41、第2外壁42および第2底壁43)を全周に亘って被覆している。第2コンタクト開口68は、この形態では、平面視において第1コンタクト開口67およびメサ構造35を取り囲む無端状(この形態では円環状)に形成されている。
 バイパス配線80は、この形態では、平面視においてメサ構造35を取り囲む無端状(この形態では円環状)に形成されている。バイパス配線80は、第1コンタクト開口67および第2コンタクト開口68を全周に亘って被覆している。つまり、バイパス配線80は、第1コンタクト開口67から露出した第1クラッド層14(高濃度クラッド層16)に全周に亘って電気的に接続され、第2コンタクト開口68から露出した基板2に全周に亘って電気的に接続されている。バイパス配線80は、この形態では、メサ構造35の周囲においてメサ構造35を取り囲む電流経路を形成している。
 面発光レーザ装置1Cは、この形態では、バイパス配線80の少なくとも一部を被覆する層間絶縁膜92を含む。層間絶縁膜92は、酸化シリコン膜、窒化シリコン膜および酸窒化シリコン膜のうちの少なくとも1つを含む。層間絶縁膜92は、酸化シリコン膜、窒化シリコン膜および酸窒化シリコン膜のうちの少なくとも1つを含む積層構造を有していてもよい。層間絶縁膜92は、酸化シリコン膜、窒化シリコン膜または酸窒化シリコン膜からなる単層構造を有していてもよい。層間絶縁膜92は、絶縁膜60とは異なる絶縁体を含むことが好ましい。層間絶縁膜92は、この形態では、酸化シリコン膜からなる単層構造を有している。
 層間絶縁膜92は、バイパス配線80の延在方向(環状方向)の交差方向(好ましくは直交方向)にバイパス配線80を横切るようにバイパス配線80の少なくとも一部を被覆していればよい。つまり、層間絶縁膜92は、メサ構造35の第1頂面37およびフレーム構造45の第2頂面47を結ぶ任意のラインに沿ってバイパス配線80を横切るようにバイパス配線80の少なくとも一部を被覆していればよい。
 層間絶縁膜92は、この形態では、バイパス配線80の全域を被覆している。また、層間絶縁膜92は、この形態では、絶縁膜60と同様の態様で、メサ構造35の第1頂面37、第1除去部30の壁面、第2除去部40の壁面およびフレーム構造45の第2頂面47を被覆し、第1除去部30および第2除去部40内においてバイパス配線80を被覆している。層間絶縁膜92は、この形態では、メサ構造35の第1頂面37を被覆する部分において、絶縁膜60(第1部分61)と第1メサ開口65および第2メサ開口66を区画している。
 第1主面電極70は、この形態では、層間絶縁膜92によってバイパス配線80から電気的に絶縁されるように層間絶縁膜92の上に配置されている。第1主面電極70は、第1実施形態の場合と同様に、第1電極部71、第2電極部72および第3電極部73を含む。この形態では、層間絶縁膜92の形成態様によって第1主面電極70の全体が層間絶縁膜92の上に配置された構造が説明されるが、少なくとも第3電極部73が層間絶縁膜92の上に配置されていればよく、第1主面電極70の全体が層間絶縁膜92の上に配置されている必要はない。
 第1電極部71は、第1実施形態の場合と同様の態様でメサ構造35の第1頂面37の上に配置されている。第1電極部71は、この形態では、層間絶縁膜92および絶縁膜60(第1部分61)を貫通してメサ構造35の第1頂面37に接続されている。第2電極部72は、第1実施形態の場合と同様の態様でメサ構造35外の領域(フレーム構造45の第2頂面47)の上に配置されている。
 第3電極部73は、この形態では、第1電極部71から層間絶縁膜92の上に引き出され、第2電極部72に向けて帯状に延びている。第3電極部73は、層間絶縁膜92を挟んでバイパス配線80に交差する交差部73aを有している。交差部73aは、層間絶縁膜92によってバイパス配線80から電気的に絶縁されている。第3電極部73は、交差部73aを介して第1除去部30の壁面を通過し、フレーム構造45の上で第2電極部72に接続されている。これにより、第1主面電極70は、層間絶縁膜92によってバイパス配線80から電気的に絶縁されている。
 以上、面発光レーザ装置1Cによっても、面発光レーザ装置1Aに対して述べられた効果と同様の効果が奏される。面発光レーザ装置1Cの構造は、第1主面電極70および第2主面電極75の間の抵抗値を削減する上で有効である。第2実施形態に係る第3コンタクト開口90は、第3実施形態に係る面発光レーザ装置1Cに適用されてもよい。つまり、第3実施形態に係る面発光レーザ装置1Cにおいて、環状のコンタクト開口91が適用されてもよい。
 図8は、第4実施形態に係る面発光レーザ装置1Dを示す平面図である。図9は、図8に示すIX-IX線に沿う断面図である。前述の面発光レーザ装置1Aは、第2半導体層12および活性層11を掘り下げた第2除去部40を含む。これに対して、図8および図9を参照して、面発光レーザ装置1Dは、第2半導体層12および活性層11を掘り下げない第2除去部40を含む。
 第1除去部30の第1内壁31および第1外壁32は、この形態では、平面視において第2半導体層12の内方部を取り囲む環状にそれぞれ形成されている。第1除去部30の第1底壁33は、平面視において第2半導体層12の内方部を取り囲む環状に形成されている。第1除去部30は、第1内壁31によってメサ構造35を区画し、第1外壁32によってフレーム構造45を区画している。
 第2除去部40は、この形態では、第1除去部30の第1底壁33においてメサ構造35に対して第1方向Xの一方側(第3側面5C側)の領域に有端状に形成されている。第2除去部40は、この形態では、第1除去部30の第1内壁31および第1外壁32から間隔を空けて第1底壁33から基板2に向けて掘り下がり、第1除去部30の第1底壁33に連通している。第2除去部40は、第1クラッド層14および第1反射層13を貫通し、基板2を露出させている。第2除去部40は、この形態では、コンタクト層18、第2クラッド層17および活性層11を露出させていない。つまり、第2除去部40は、この形態では、第1除去部30内のみに形成され、フレーム構造45を区画していない。
 第2除去部40の第2内壁41および第2外壁42(一対の終端壁42a)は、この形態では、第1除去部30の第1底壁33にそれぞれ連通している。第2内壁41および第2外壁42は、第1反射層13および第1クラッド層14をそれぞれ露出させ、コンタクト層18、第2クラッド層17および活性層11を露出させていない。第2内壁41および第2外壁42は、この形態では、第1クラッド層14側から基板2側に向けてそれぞれ斜め下り傾斜している。第2内壁41および第2外壁42は、法線方向Zに沿ってほぼ垂直に延びていてもよい。第2底壁43は、第1実施形態の場合と同様の態様で、基板2を露出させている。
 前述の第1コンタクト開口68は、前述の第1実施形態の場合と同様の態様で、第1除去部30の第1底壁33を露出させている。前述の第2コンタクト開口68は、前述の第1実施形態の場合と同様の態様で、第2除去部40の第2底壁43を露出させている。前述のバイパス配線80は、前述の第1実施形態の場合と同様の態様で、基板2および第1クラッド層14に電気的に接続されている。
 バイパス配線80は、この形態では、第1除去部30の第1内壁31および第1外壁32の間の領域において第2除去部40を被覆している。バイパス配線80は、具体的には、第1内壁31(メサ構造35)および第1外壁32(フレーム構造45)から間隔を空けて第1除去部30の第1底壁33および第2除去部40の第2底壁43を被覆している。バイパス配線80は、第1底壁33において第1コンタクト開口67の全域を被覆し、第2底壁43において第2コンタクト開口68の全域を被覆している。
 バイパス配線80は、この形態では、第2除去部40の全域を被覆している。つまり、バイパス配線80の一対の端部80aは、第2除去部40の一対の周端壁40aよりも外方に張り出している。バイパス配線80は、第1除去部30の第1底壁33において第1クラッド層14に電気的に接続され、第2除去部40の第2底壁43において基板2に電気的に接続されている。
 以上、面発光レーザ装置1Dによっても、面発光レーザ装置1Aに対して述べられた効果と同様の効果が奏される。第2実施形態に係る第3コンタクト開口90は、第4実施形態に係る面発光レーザ装置1Dに適用されてもよい。つまり、第4実施形態に係る面発光レーザ装置1Dにおいて、コンタクト開口91が適用されてもよい。また、第3実施形態に係る無端の第2除去部40、無端の第1コンタクト開口67、無端の第2コンタクト開口68、無端のバイパス配線80および層間絶縁膜92は、第4実施形態に係る面発光レーザ装置1Dに適用されてもよい。
 図10は、第5実施形態に係る面発光レーザ装置1Eを示す平面図である。図11は、図10に示すXI-XI線に沿う断面図である。前述の面発光レーザ装置1Aは、第1除去部30によって区画されたフレーム構造45を含む。これに対して、図10および図11を参照して、面発光レーザ装置1Eは、第1半導体層10の周縁(基板2の第1~第4側面5A~5D)に連なる第1底壁33を有し、第1外壁32を有さない第1除去部30を含む。つまり、面発光レーザ装置1Eは、フレーム構造45を含まない。絶縁膜60は、この形態では、第1部分61、第2部分62および第3部分63を含み、第4部分64を含まない。第2部分62は、第1半導体層10の周縁部を露出させる第1ダイシングストリート69を区画している。
 第1主面電極70は、第1実施形態の場合と同様に、第1電極部71、第2電極部72および第3電極部73を含む。第2電極部72は、この形態では、メサ構造35外の領域としての第1除去部30の第1底壁33の上に配置されている。第2電極部72は、絶縁膜60(第2部分62)を挟んで第1クラッド層14(高濃度クラッド層16)に対向している。第3電極部73は、第1電極部71から第1除去部30の第1底壁33の上に引き出され、第2電極部72に接続されている。第3電極部73は、絶縁膜60(第2部分62)を挟んで第1クラッド層14(高濃度クラッド層16)、第2半導体層12および活性層11に対向している。
 以上、面発光レーザ装置1Eによっても、面発光レーザ装置1Aに対して述べられた効果と同様の効果が奏される。第2実施形態に係る第3コンタクト開口90は、第4実施形態に係る面発光レーザ装置1Eに適用されてもよい。つまり、第5実施形態に係る面発光レーザ装置1Eにおいて、コンタクト開口91が適用されてもよい。また、第3実施形態に係る無端の第2除去部40、無端の第1コンタクト開口67、無端の第2コンタクト開口68、無端のバイパス配線80および層間絶縁膜92は、第5実施形態に係る面発光レーザ装置1Eに適用されてもよい。
 図12は、前述の各実施形態に適用される変形例を示す平面図である。図12では、一例として前述の第1実施形態の変形例が示されており、図12に示すII-II線は図2に示された断面図に対応している。
 前述の各実施形態では、第1除去部30によって1つのメサ構造35が区画された例が説明された。しかし、図12に示されるように、少なくとも1つ(この形態では複数)の第1除去部30によって複数のメサ構造35が区画されていてもよい。この場合、複数のメサ構造35毎に前述の各実施形態に係る構造(第2除去部40、絶縁膜60、第1コンタクト開口67、第2コンタクト開口68、バイパス配線80、第1主面電極70、第2反射層85等)がそれぞれ適用される。
 この場合、第1主面電極70は、複数のメサ構造35に対応して、複数の第1電極部71、1つまたは複数の第2電極部72、および、複数の第3電極部73を有していてもよい。むろん、複数の第2除去部40は、隣り合う複数のメサ構造35の間で接続されていてもよい。また、複数の第1コンタクト開口67は、隣り合う複数のメサ構造35の間で接続されていてもよい。また、複数の第2コンタクト開口68は、隣り合う複数のメサ構造35の間で接続されていてもよい。また、複数のバイパス配線80は、隣り合う複数のメサ構造35の間で接続されていてもよい。
 前述の各実施形態はさらに他の形態で実施できる。前述の各実施形態では、第1クラッド層14が低濃度クラッド層15および高濃度クラッド層16を含む積層構造を有している例が説明された。しかし、第1クラッド層14は、低濃度クラッド層15を含まず、高濃度クラッド層16からなる単層構造を有していてもよい。
 前述の各実施形態では、メサ構造35の中心部が、平面視において基板2の中心部からずれている例が説明された。しかし、メサ構造35の中心部は、平面視において基板2の中心部に重なっていてもよい。
 前述の各実施形態では、有端状の1つの第1コンタクト開口67および有端状の1つの第2コンタクト開口68が形成された例が説明された。しかし、有端状の複数の第1コンタクト開口67がメサ構造35の周方向に沿って配列されていてもよい。また、有端状の複数の第2コンタクト開口68がメサ構造35の周方向に沿って配列されていてもよい。
 前述の各実施形態では、バイパス配線80がメサ構造35から間隔を空けて形成された例が説明された。しかし、バイパス配線80は、メサ構造35を部分的に被覆する部分を有していてもよい。たとえば、バイパス配線80の一部(内縁部)が、メサ構造35の第1側壁38(第1除去部30の第1内壁31)を被覆していてもよい。
 前述の各実施形態では、バイパス配線80が第1除去部30および第2除去部40の外部に配置されていない例が説明された。しかし、バイパス配線80の一部は、第1除去部30および第2除去部40の外部に配置されていてもよい。たとえば、バイパス配線80の一部は、第1除去部30の第1外壁32および/または第2除去部40の第2外壁42を横切ってフレーム構造45の第2頂面47の上に配置されていてもよい。
 前述の各実施形態では、「第1導電型」が「n型」、「第2導電型」がp型である例が説明されたが、「第1導電型」が「p型」、「第2導電型」が「n型」であってもよい。この場合の具体的な構成は、前述の説明および添付図面において「n型領域」を「p型領域」に置き換え、「n型領域」を「p型領域」に置き換えることによって得られる。
 前述の第1~第5実施形態の特徴はそれらの間で任意の態様で組み合わせられることができ、第1~第5実施形態の特徴のうちの少なくとも2つの特徴を同時に備えた面発光レーザ装置が採用されてもよい。つまり、第2実施形態の特徴が第1実施形態の特徴に組み合わせられてもよい。また、第3実施形態の特徴が第1~第2実施形態の特徴のいずれか一つに組み合わせられてもよい。また、第4実施形態の特徴が第1~第3実施形態の特徴のいずれか一つに組み合わせられてもよい。また、第5実施形態の特徴が第1~第4実施形態の特徴のいずれか一つに組み合わせられてもよい。
 以下、この明細書および図面から抽出される特徴の例を示す。以下の[A1]~[A20]は、性能を向上できる面発光レーザ装置を提供する。
 [A1]一方側の第1主面および他方側の第2主面を有する第1導電型の基板と、前記第1主面の上に前記基板よりも低濃度に積層された第1導電型の反射層と、前記反射層の上に前記反射層よりも高濃度に積層された第1導電型のクラッド層と、前記クラッド層の上に積層された活性層と、前記活性層の上に積層された第2導電型の半導体層と、前記クラッド層を露出させるように前記半導体層および前記活性層を掘り下げて形成され、台地状のメサ構造を区画する第1除去部と、前記メサ構造から間隔を空けた位置から前記基板を露出させるように前記第1除去部の底部から前記クラッド層および前記反射層を掘り下げて形成された第2除去部と、前記第1除去部内において前記クラッド層に電気的に接続され、前記第2除去部内において前記基板に電気的に接続されたバイパス配線と、を含む、面発光レーザ装置。
 [A2]前記メサ構造の上において前記半導体層に電気的に接続された第1電極と、前記第2主面の上において前記基板に電気的に接続された第2電極と、をさらに含み、前記バイパス配線は、前記第1電極および前記第2電極の間の電流経路の一部を形成している、A1に記載の面発光レーザ装置。
 [A3]前記第1電極は、前記メサ構造外に位置する部分を含む、A2に記載の面発光レーザ装置。
 [A4]前記第1電極は、外部接続部材に電気的および機械的に接続され、前記バイパス配線は、外部接続部材に電気的および機械的に接続されない、A2またはA3に記載の面発光レーザ装置。
 [A5]前記バイパス配線は、平面視において前記メサ構造との間から前記第1除去部の底部の一部を露出させるように前記メサ構造から間隔を空けて形成されている、A1~A4のいずれか一つに記載の面発光レーザ装置。
 [A6]前記第2除去部は、平面視において前記メサ構造に沿って延びる帯状に形成され、前記バイパス配線は、平面視において前記メサ構造に沿って延びる帯状に形成されている、A1~A5のいずれか一つに記載の面発光レーザ装置。
 [A7]前記第2除去部は、平面視において延在方向の直交方向に第1幅を有し、前記バイパス配線は、平面視において延在方向の直交方向に前記第1幅を超える第2幅を有している、A6に記載の面発光レーザ装置。
 [A8]前記第2除去部内において前記反射層を被覆する絶縁膜をさらに含み、前記バイパス配線は、前記第2除去部内において前記絶縁膜を挟んで前記反射層を被覆する部分を含む、A1~A7のいずれか一つに記載の面発光レーザ装置。
 [A9]前記絶縁膜は、前記第1除去部の底部において前記クラッド層を被覆し、前記第2除去部の底部において前記基板を被覆し、前記バイパス配線は、前記絶縁膜を貫通して前記基板および前記クラッド層に電気的に接続されている、A8に記載の面発光レーザ装置。
 [A10]前記バイパス配線は、前記基板とオーミック接触を形成し、前記クラッド層とオーミック接触を形成している、A1~A9のいずれか一つに記載の面発光レーザ装置。
 [A11]前記基板は、1×1017cm-3を超える不純物濃度を有し、前記反射層は、1×1017cm-3以下の不純物濃度を有し、前記クラッド層は、1×1017cm-3を超える不純物濃度を有している、A1~A10のいずれか一つに記載の面発光レーザ装置。
 [A12]前記反射層は、不純物無添加である、A1~A11のいずれか一つに記載の面発光レーザ装置。
 [A13]前記第1除去部によって前記メサ構造とは異なる領域に区画されたフレーム構造をさらに含み、前記第2除去部は、前記第1除去部の底部において前記フレーム構造および前記メサ構造の間の領域に形成されている、A1~A12のいずれか一つに記載の面発光レーザ装置。
 [A14]前記フレーム構造は、電気的に浮遊状態に形成されている、A13に記載の面発光レーザ装置。
 [A15]前記フレーム構造は、平面視において前記メサ構造を取り囲んでいる、A13またはA14に記載の面発光レーザ装置。
 [A16]前記半導体層は、前記活性層の上に積層された第2導電型の第2クラッド層を含む、A1~A15のいずれか一つに記載の面発光レーザ装置。
 [A17]前記半導体層は、前記第2クラッド層の上に前記第2クラッド層よりも高濃度に積層された第2導電型のコンタクト層を含む、A16に記載の面発光レーザ装置。
 [A18]前記メサ構造内において前記半導体層の厚さ方向途中部に介在され、前記メサ構造内を流れる電流を狭窄する電流狭窄層をさらに含む、A1~A17のいずれか一つに記載の面発光レーザ装置。
 [A19]前記電流狭窄層は、電流経路となる第2導電型の電流通過層、および、電流経路を遮断する電流障壁層を含む、A18に記載の面発光レーザ装置。
 [A20]前記メサ構造の上に積層された第2反射層をさらに含む、A1~A19のいずれか一つに記載の面発光レーザ装置。
 実施形態について詳細に説明してきたが、これらは技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の範囲は添付の請求の範囲によって限定される。
1A 面発光レーザ装置
1B 面発光レーザ装置
1C 面発光レーザ装置
1D 面発光レーザ装置
1E 面発光レーザ装置
2  基板
3  第1主面
4  第2主面
10 第1半導体層
11 活性層
12 第2半導体層
13 第1反射層
14 第1クラッド層
17 第2クラッド層
18 コンタクト層
30 第1除去部
35 メサ構造
40 第2除去部
45 フレーム構造
50 電流狭窄層
51 電流通過層
52 電流障壁層
60 絶縁膜
67 第1コンタクト開口
68 第2コンタクト開口
70 第1主面電極
75 第2主面電極
80 バイパス配線
85 第2反射層

Claims (20)

  1.  一方側の第1主面および他方側の第2主面を有する第1導電型の基板と、
     前記第1主面の上に前記基板よりも低濃度に積層された第1導電型の反射層と、
     前記反射層の上に前記反射層よりも高濃度に積層された第1導電型のクラッド層と、
     前記クラッド層の上に積層された活性層と、
     前記活性層の上に積層された第2導電型の半導体層と、
     前記クラッド層を露出させるように前記半導体層および前記活性層を掘り下げて形成され、台地状のメサ構造を区画する第1除去部と、
     前記メサ構造から間隔を空けた位置から前記基板を露出させるように前記第1除去部の底部から前記クラッド層および前記反射層を掘り下げて形成された第2除去部と、
     前記第1除去部内において前記クラッド層に電気的に接続され、前記第2除去部内において前記基板に電気的に接続されたバイパス配線と、を含む、面発光レーザ装置。
  2.  前記メサ構造の上において前記半導体層に電気的に接続された第1電極と、
     前記第2主面の上において前記基板に電気的に接続された第2電極と、をさらに含み、
     前記バイパス配線は、前記第1電極および前記第2電極の間の電流経路の一部を形成している、請求項1に記載の面発光レーザ装置。
  3.  前記第1電極は、前記メサ構造外に位置する部分を含む、請求項2に記載の面発光レーザ装置。
  4.  前記第1電極は、外部接続部材に電気的および機械的に接続され、
     前記バイパス配線は、外部接続部材に電気的および機械的に接続されない、請求項2または3に記載の面発光レーザ装置。
  5.  前記バイパス配線は、平面視において前記メサ構造との間から前記第1除去部の底部の一部を露出させるように前記メサ構造から間隔を空けて形成されている、請求項1~4のいずれか一項に記載の面発光レーザ装置。
  6.  前記第2除去部は、平面視において前記メサ構造に沿って延びる帯状に形成され、
     前記バイパス配線は、平面視において前記メサ構造に沿って延びる帯状に形成されている、請求項1~5のいずれか一項に記載の面発光レーザ装置。
  7.  前記第2除去部は、平面視において延在方向の直交方向に第1幅を有し、
     前記バイパス配線は、平面視において延在方向の直交方向に前記第1幅を超える第2幅を有している、請求項6に記載の面発光レーザ装置。
  8.  前記第2除去部内において前記反射層を被覆する絶縁膜をさらに含み、
     前記バイパス配線は、前記第2除去部内において前記絶縁膜を挟んで前記反射層を被覆する部分を含む、請求項1~7のいずれか一項に記載の面発光レーザ装置。
  9.  前記絶縁膜は、前記第1除去部の底部において前記クラッド層を被覆し、前記第2除去部の底部において前記基板を被覆し、
     前記バイパス配線は、前記絶縁膜を貫通して前記基板および前記クラッド層に電気的に接続されている、請求項8に記載の面発光レーザ装置。
  10.  前記バイパス配線は、前記基板とオーミック接触を形成し、前記クラッド層とオーミック接触を形成している、請求項1~9のいずれか一項に記載の面発光レーザ装置。
  11.  前記基板は、1×1017cm-3を超える不純物濃度を有し、
     前記反射層は、1×1017cm-3以下の不純物濃度を有し、
     前記クラッド層は、1×1017cm-3を超える不純物濃度を有している、請求項1~10のいずれか一項に記載の面発光レーザ装置。
  12.  前記反射層は、不純物無添加である、請求項1~11のいずれか一項に記載の面発光レーザ装置。
  13.  前記第1除去部によって前記メサ構造とは異なる領域に区画されたフレーム構造をさらに含み、
     前記第2除去部は、前記第1除去部の底部において前記フレーム構造および前記メサ構造の間の領域に形成されている、請求項1~12のいずれか一項に記載の面発光レーザ装置。
  14.  前記フレーム構造は、電気的に浮遊状態に形成されている、請求項13に記載の面発光レーザ装置。
  15.  前記フレーム構造は、平面視において前記メサ構造を取り囲んでいる、請求項13または14に記載の面発光レーザ装置。
  16.  前記半導体層は、前記活性層の上に積層された第2導電型の第2クラッド層を含む、請求項1~15のいずれか一項に記載の面発光レーザ装置。
  17.  前記半導体層は、前記第2クラッド層の上に前記第2クラッド層よりも高濃度に積層された第2導電型のコンタクト層を含む、請求項16に記載の面発光レーザ装置。
  18.  前記メサ構造内において前記半導体層の厚さ方向途中部に介在され、前記メサ構造内を流れる電流を狭窄する電流狭窄層をさらに含む、請求項1~17のいずれか一項に記載の面発光レーザ装置。
  19.  前記電流狭窄層は、電流経路となる第2導電型の電流通過層、および、電流経路を遮断する電流障壁層を含む、請求項18に記載の面発光レーザ装置。
  20.  前記メサ構造の上に積層された第2反射層をさらに含む、請求項1~19のいずれか一項に記載の面発光レーザ装置。
PCT/JP2022/015107 2021-04-14 2022-03-28 面発光レーザ装置 WO2022220088A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023514568A JPWO2022220088A1 (ja) 2021-04-14 2022-03-28
US18/448,568 US20240006854A1 (en) 2021-04-14 2023-08-11 Surface-emitting laser device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-068166 2021-04-14
JP2021068166 2021-04-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/448,568 Continuation US20240006854A1 (en) 2021-04-14 2023-08-11 Surface-emitting laser device

Publications (1)

Publication Number Publication Date
WO2022220088A1 true WO2022220088A1 (ja) 2022-10-20

Family

ID=83640599

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/015107 WO2022220088A1 (ja) 2021-04-14 2022-03-28 面発光レーザ装置

Country Status (3)

Country Link
US (1) US20240006854A1 (ja)
JP (1) JPWO2022220088A1 (ja)
WO (1) WO2022220088A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024135784A1 (ja) * 2022-12-21 2024-06-27 旭化成株式会社 窒化物半導体発光素子

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070025407A1 (en) * 2005-07-29 2007-02-01 Koelle Bernhard U Long-wavelength VCSEL system with heat sink
JP2009188238A (ja) * 2008-02-07 2009-08-20 Nec Corp 面発光レーザ及びその製造方法
JP2012049292A (ja) * 2010-08-26 2012-03-08 Panasonic Corp 面発光型半導体レーザ素子及びその製造方法
US9705284B1 (en) * 2014-12-04 2017-07-11 Ii-Vi Optoelectronic Devices, Inc. VCSEL with at least one through substrate via
JP2019153779A (ja) * 2018-03-01 2019-09-12 株式会社リコー 反射鏡、面発光レーザ、反射鏡の製造方法及び面発光レーザの製造方法
US20190305518A1 (en) * 2018-03-29 2019-10-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Vcsel laser diode having a carrier confinement layer and method of fabrication of the same
US20190319429A1 (en) * 2018-04-13 2019-10-17 Nikolay Ledentsov Micropillar optoelectronic device
US20200303904A1 (en) * 2019-03-20 2020-09-24 Seoul Viosys Co., Ltd. Vertical-cavity surface-emitting laser device
JP2021048208A (ja) * 2019-09-18 2021-03-25 株式会社リコー 面発光レーザ、面発光レーザ装置、光源装置及び検出装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070025407A1 (en) * 2005-07-29 2007-02-01 Koelle Bernhard U Long-wavelength VCSEL system with heat sink
JP2009188238A (ja) * 2008-02-07 2009-08-20 Nec Corp 面発光レーザ及びその製造方法
JP2012049292A (ja) * 2010-08-26 2012-03-08 Panasonic Corp 面発光型半導体レーザ素子及びその製造方法
US9705284B1 (en) * 2014-12-04 2017-07-11 Ii-Vi Optoelectronic Devices, Inc. VCSEL with at least one through substrate via
JP2019153779A (ja) * 2018-03-01 2019-09-12 株式会社リコー 反射鏡、面発光レーザ、反射鏡の製造方法及び面発光レーザの製造方法
US20190305518A1 (en) * 2018-03-29 2019-10-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Vcsel laser diode having a carrier confinement layer and method of fabrication of the same
US20190319429A1 (en) * 2018-04-13 2019-10-17 Nikolay Ledentsov Micropillar optoelectronic device
US20200303904A1 (en) * 2019-03-20 2020-09-24 Seoul Viosys Co., Ltd. Vertical-cavity surface-emitting laser device
JP2021048208A (ja) * 2019-09-18 2021-03-25 株式会社リコー 面発光レーザ、面発光レーザ装置、光源装置及び検出装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024135784A1 (ja) * 2022-12-21 2024-06-27 旭化成株式会社 窒化物半導体発光素子

Also Published As

Publication number Publication date
US20240006854A1 (en) 2024-01-04
JPWO2022220088A1 (ja) 2022-10-20

Similar Documents

Publication Publication Date Title
US7058104B2 (en) Surface emitting semiconductor laser and method of fabricating the same
CN110061110B (zh) 发光二极管
US8835971B2 (en) Light emitting device
JPH1075014A (ja) 不動態化垂直空洞面発光レーザ
CN113574751B (zh) 垂直腔面发射激光器件
JP2003209280A (ja) 発光ダイオードアレイ
JP2005514796A (ja) 垂直キャビティ表面放射レーザに関する非対称分散ブラッグ反射器
WO2022220088A1 (ja) 面発光レーザ装置
JPWO2020027296A1 (ja) 面発光レーザ装置
US20010050935A1 (en) Surface emitting semiconductor laser device
JP4114236B2 (ja) 半導体発光装置
CN217607196U (zh) 一种垂直腔面发射激光器
US20220271507A1 (en) Surface emitting laser device
EP4187597A1 (en) Light-emitting diode having plurality of light-emitting cells
JP2023015799A (ja) 面発光レーザおよびその製造方法
CN114142340A (zh) 面发射半导体激光器
US8035114B2 (en) Integration of a light emitting device and a photodetector with an isolation structure formed therebetween
KR102447407B1 (ko) 반도체 발광소자
US20240170917A1 (en) Photonic crystal surface-emitting laser and method for manufacturing the same
JP7523258B2 (ja) 垂直共振器型発光素子
US20220037854A1 (en) Vertical cavity surface emitting laser
JP4508174B2 (ja) 垂直共振型面発光素子
KR102641965B1 (ko) 고효율 발광 다이오드
JP2021064710A (ja) 面発光レーザ装置
WO2020226108A1 (ja) 面発光レーザ装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22788013

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023514568

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22788013

Country of ref document: EP

Kind code of ref document: A1