[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2021245824A1 - Ａｄコンバータ - Google Patents

Ａｄコンバータ Download PDF

Info

Publication number
WO2021245824A1
WO2021245824A1 PCT/JP2020/021882 JP2020021882W WO2021245824A1 WO 2021245824 A1 WO2021245824 A1 WO 2021245824A1 JP 2020021882 W JP2020021882 W JP 2020021882W WO 2021245824 A1 WO2021245824 A1 WO 2021245824A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
unit
switch
leak
converter
Prior art date
Application number
PCT/JP2020/021882
Other languages
English (en)
French (fr)
Inventor
直志 美濃谷
賢一 松永
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to PCT/JP2020/021882 priority Critical patent/WO2021245824A1/ja
Priority to JP2022529207A priority patent/JP7469702B2/ja
Publication of WO2021245824A1 publication Critical patent/WO2021245824A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type

Definitions

  • the present invention relates to an AD converter.
  • the AD converter consists of a DA converter unit that outputs a known voltage, a sample hold unit that holds the voltage value of the analog input, and a comparator.
  • the output value of the DA converter unit is sequentially changed and the output of the comparator is a low output voltage.
  • the digital value when the output value of the minimum DA converter unit that changes from to high output voltage is set is used as the conversion value of the AD converter (Non-Patent Document 1).
  • the integration section which consists of a switch and a capacitance
  • the switch is connected and the charge corresponding to the input voltage is accumulated in the capacitance, and then the switch is disconnected and the input voltage is applied to the capacitance. Hold. After that, the held input voltage is set as the initial value, and the operation of integrating the unit voltage into the initial value is repeated.
  • the voltage held in the capacity does not change except that the unit voltage is integrated and changes.
  • a leak current flows when a voltage difference occurs across the switch due to the finite resistance of the switch.
  • the present invention has been made in view of this problem, and an object of the present invention is to provide an AD converter that suppresses a charge leaking from the capacitance of an integrating unit and reduces a conversion error.
  • the AD converter according to one aspect of the present invention is an AD converter that repeats an operation of integrating a unit voltage into the initial value with an input voltage as an initial value, and is an integrating unit that generates an integrated voltage by integrating the unit voltage into the initial value.
  • a leak guard switch unit that cuts off the current path to the input terminal side where the input voltage is input so that the integrated voltage does not leak to the side of the input terminal when the unit voltage is integrated, and the leak guard switch.
  • the gist is that the unit is provided with a buffer amplifier that outputs a leak cutoff voltage that duplicates the integrated voltage.
  • an AD converter that suppresses a charge leaking from the capacitance of the integrating unit and reduces a conversion error.
  • FIG. 1 shows a block diagram of an AD converter according to an embodiment of the present invention.
  • the AD converter 100 shown in FIG. 1 keeps the input voltage Vin in the capacity C 0 and converts the input voltage Vin into a digital value based on the number of integrations in which the integrated voltage integrated by the unit voltage as the initial value becomes equal to the threshold voltage. Convert.
  • the AD converter 100 is composed of a control unit 10 and an integration conversion unit 20, and the integration conversion unit 20 is composed of a threshold voltage unit 23, a comparator 25, an integration unit 24, a leak guard switch unit 21, and a buffer amplifier 22. Will be done.
  • the integrating unit 24 generates an integrated voltage by integrating the unit voltage with the initial value (input voltage).
  • the leak guard switch unit 21 cuts off the current path to the input terminal side so that the integrated voltage does not leak to the input terminal side where the input voltage Vin is input when the unit voltage is integrated.
  • another configuration may be provided between the input terminal and the leak guard switch unit 21.
  • a sample hold circuit or the like can be considered. Therefore, it is referred to as the input terminal side.
  • the buffer amplifier 22 outputs a leak cutoff voltage that duplicates the integrated voltage to the leak guard switch unit 21.
  • the leak guard switch unit 21 includes a first switch SW1, a second switch SW2, and a third switch SW3.
  • the integrating unit 24 includes a capacitance C 0 , a fourth switch SW4, and a current source 240.
  • the first switch SW1 and the second switch SW2 are connected in series between the input terminal to which the input voltage Vin is input and the integrating unit 24.
  • the third switch SW3 connects a leak cutoff voltage between the first switch SW1 and the second switch SW2 when the first switch SW1 and the second switch SW2 are disconnected.
  • the first switch SW1, the second switch SW2, and the third switch SW3 operate in which the connection state and the disconnection state are reversed with respect to the switch control signal HLD (control unit 10).
  • HLD switch control signal
  • the AD converter 100 generates an integrated voltage obtained by integrating the unit voltage into the initial value in the AD converter that repeats the operation of integrating the unit voltage into the initial value with the input voltage Vin as the initial value.
  • the integrating unit 24, and the leak guard switch unit 21 that cuts off the current path to the input terminal side where the input voltage Vin is input so that the integrated voltage does not leak to the input terminal side when integrating the unit voltage, and the leak.
  • the guard switch unit 21 is provided with a buffer amplifier 22 for inputting a leak cutoff voltage that duplicates the integrated voltage.
  • FIG. 2 is a block diagram showing the configuration of the integration unit of the AD converter of the comparative example.
  • the threshold voltage section and the comparator are omitted.
  • the charge accumulated in the capacitance Co is supplied only from the current source Io, and there is no other charge supply source or charge escape route. Therefore, it is possible to predict the integrated voltage from the number of integrations.
  • the charge accumulated in the capacitance Co depends on the leak current, so that the integrated voltage cannot be predicted by the number of integrations, and the integration predicted from the unit voltage and the number of integrations by the leakage current. There is an error between the voltage and the actual integrated voltage.
  • the AD converter 100 cuts off the path from the integrating unit 24 to the input terminal to which the input voltage Vin is input so that the charge does not leak from the integrating unit 24. It is possible to reduce the error between the integrated voltage predicted from the number of integrations and the actual integrated voltage. That is, the conversion error of the AD converter can be reduced.
  • the present invention is not limited to the above embodiment, and can be modified within the scope of the gist thereof.
  • a configuration in which no other configuration is connected between the input terminal and the leak guard switch unit 21 is shown, but the present invention is not limited to this example.
  • a multiplexer that selects a plurality of input voltages may be arranged.
  • a sample hold circuit may be connected.
  • Control unit 20 Integration conversion unit 21: Leak guard switch unit 22: Buffer amplifier 23: Threshold voltage unit 24: Integration unit 25: Comparator SW1: 1st switch SW2: 2nd switch SW3: 3rd switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

入力電圧Vinを初期値として該初期値に単位電圧を積算する動作を繰り返すＡＤコンバータにおいて、初期値に単位電圧を積算した積算電圧を生成する積算部２４と、単位電圧を積算する場合に積算電圧が、入力電圧Vinが入力される入力端子の側へ漏洩しないように該側への電流経路を遮断するリークガードスイッチ部２１と、リークガードスイッチ部２１に積算電圧を複製したリーク遮断電圧を出力するバッファアンプ２２とを備える。

Description

ＡＤコンバータ
　本発明は、ＡＤコンバータに関する。
　ＡＤコンバータは、既知の電圧を出力するＤＡコンバータ部、アナログ入力の電圧値を保持するサンプルホールド部と比較器で構成され、ＤＡコンバータ部の出力値を順次変化させ比較器の出力が低出力電圧から高出力電圧に変化する最小のＤＡコンバータ部の出力値を設定した時のデジタル値をＡＤコンバータの変換値として使用する（非特許文献１）。
A/D変換の概要と仕組み － ミームス(MEMEs)のサポートページ〔令和2年5月25日検索〕、インターネット（http://memes.sakura.ne.jp/memes/?page_id=1120）
　スイッチと容量とで構成されるサンプルホールド部（以降、積算部）では、はじめにスイッチを接続状態にして容量に入力電圧に相当した電荷を蓄積した後、スイッチを切断状態にして容量に入力電圧を保持する。その後、保持した入力電圧を初期値とし、初期値に単位電圧を積算する動作を繰り返す。
　容量に保持された電圧は、単位電圧が積算されて変化する以外は変動しないのが理想である。しかしながら、実際にはスイッチが切断状態でもスイッチの有限の抵抗のためスイッチの両端に電圧差が生じるとリーク電流が流れる。
　このリーク電流のため容量に蓄積された電荷が変動するため積算部で保持した電圧が変動し、ＡＤコンバータの変換誤差の原因になるという課題がある。
　本発明は、この課題を鑑みてなされたものであり、積算部の容量からリークする電荷を抑制して変換誤差を低減させるＡＤコンバータを提供することを目的とする。
　本発明の一態様に係るＡＤコンバータは、入力電圧を初期値として該初期値に単位電圧を積算する動作を繰り返すＡＤコンバータにおいて、前記初期値に前記単位電圧を積算した積算電圧を生成する積算部と、前記単位電圧を積算する場合に前記積算電圧が、前記入力電圧が入力される入力端子の側へ漏洩しないように該側への電流経路を遮断するリークガードスイッチ部と、前記リークガードスイッチ部に前記積算電圧を複製したリーク遮断電圧を出力するバッファアンプとを備えることを要旨とする。
　本発明によれば、積算部の容量からリークする電荷を抑制して変換誤差を低減させるＡＤコンバータを提供することができる。
本発明の実施形態に係るＡＤコンバータの機能構成例を示すブロック図である。 比較例のサンプルホールド部の構成例を示す回路図である。
　以下、本発明の実施形態について図面を用いて説明する。複数の図面中同一のものには同じ参照符号を付し、説明は繰り返さない。
　図１に本発明にかかる実施形態のＡＤコンバータのブロック図を示す。図１に示すＡＤコンバータ１００は、入力電圧Vinを容量C0に保持して初期値として単位電圧で積算した積算電圧がしきい値電圧と等しくなる積算回数に基づいて入力電圧Vinをデジタル値に変換する。ＡＤコンバータ１００は、制御部１０、積算変換部２０とで構成され、積算変換部２０は、しきい値電圧部２３、比較器２５、積算部２４、リークガードスイッチ部２１、バッファアンプ２２で構成される。
　積算部２４は、初期値（入力電圧）に単位電圧を積算した積算電圧を生成する。
　リークガードスイッチ部２１は、単位電圧を積算する場合に積算電圧が、入力電圧Vinが入力される入力端子側へ漏洩しないように入力端子側への電流経路を遮断する。なお、入力端子とリークガードスイッチ部２１の間に他の構成が設けられても構わない。他の構成は、例えばサンプルホールド回路等が考えられる。したがって、入力端子側と称している。
　バッファアンプ２２は、リークガードスイッチ部２１に積算電圧を複製したリーク遮断電圧を出力する。
　リークガードスイッチ部２１は、第１スイッチSW1、第２スイッチSW2、及び第３スイッチSW3を備える。積算部２４は、容量C0、第４スイッチSW4、及び電流源２４０を備える。
　第１スイッチSW1と第２スイッチSW2は、入力電圧Vinが入力される入力端子と積算部２４の間に直列に接続される。第３スイッチSW3は、第１スイッチSW1と第２スイッチSW2が切断時に、第１スイッチSW1と第２スイッチSW2の間にリーク遮断電圧を接続させる。
　第１スイッチSW1、第２スイッチSW2と第３スイッチSW3はスイッチの制御信号HLD（制御部１０）に対して接続状態と切断状態が逆となる動作を行う。ＡＤコンバータ１００の入力電圧Vinを容量Coに蓄積する時ではSW1,SW2を接続状態にしてSW3を切断状態にする。このとき入力端子と容量Coが接続されVin=Voとなる。次に入力電圧Vinを容量Coに保持する時ではSW1,SW2を切断状態にしてSW3を接続状態にする。このときバッファアンプ２２の出力はVoであり第１スイッチSW1と第２スイッチSW2の間の電圧もVoとなる。このため第２スイッチSW2の切断状態の抵抗Roffが無限大でなくても第２スイッチSW2に電流は流れない。つまり、容量Coの電荷はリークしない。従ってリーク電流は発生せず、積算が行われている間容量Coに蓄積される電荷は電流源２４０からのみ供給される。
　以上説明したように本実施形態に係るＡＤコンバータ１００は、入力電圧Vinを初期値として該初期値に単位電圧を積算する動作を繰り返すＡＤコンバータにおいて、初期値に単位電圧を積算した積算電圧を生成する積算部２４と、単位電圧を積算する場合に積算電圧が、入力電圧Vinが入力される入力端子の側へ漏洩しないように該側への電流経路を遮断するリークガードスイッチ部２１と、リークガードスイッチ部２１に積算電圧を複製したリーク遮断電圧を入力するバッファアンプ２２とを備える。これにより、リーク電流を防止して単位電圧と積算回数から予測した積算電圧と実際の積算電圧との間の誤差を低減させることができる。
　（比較例）
　図２は比較例のＡＤコンバータの積算部の構成を表すブロック図である。しきい値電圧部と比較器は省略した。サンプルホールドスイッチSWHを接続状態にしてＡＤコンバータの入力電圧Vinを容量Coに保持し、サンプルホールドスイッチSWHを切断状態にした直後では容量Coの電圧VoはVo=Vinであるため、切断状態のサンプルホールドスイッチSWHの抵抗が無限大でなくてもリーク電流は流れない。しかしながら、積算を実施するとVo≠Vinとなり切断状態のサンプルホールドスイッチSWHの有限の抵抗Roffのためリーク電流が発生する。このリーク電流の大きさや符号は変動する可能性のある入力電圧Vinに依存するため予測は困難となる。
　正常な積算が行われている時では容量Coに蓄積される電荷は電流源Ioからのみ供給され、他に電荷の供給源や電荷の逃げ道はない。このため積算回数から積算電圧を予測することは可能である。しかし、上述のリーク電流が大きい場合では容量Coに蓄積される電荷がリーク電流にも依存するため積算回数による積算電圧の予測が不可能になり、リーク電流により単位電圧と積算回数から予測した積算電圧と実際の積算電圧との間に誤差が生じる。
　この比較例に対して本実施形態に係るＡＤコンバータ１００は、積算部２４から電荷がリークしないように積算部２４から入力電圧Vinが入力される入力端子の側へ経路を遮断するので単位電圧と積算回数から予測した積算電圧と実際の積算電圧との間の誤差を低減させることができる。つまり、ＡＤコンバータの変換誤差を低減させることができる。
　本発明は、上記の実施形態に限定されるものではなく、その要旨の範囲内で変形が可能である。例えば、入力端子とリークガードスイッチ部２１の間は、他の構成が接続されない構成を示したが、本発明はこの例に限定されない。この間に、例えば複数の入力電圧を選択するマルチプレクサが配置されてもよい。また、サンプルホールド回路が接続されてもよい。
　このように本発明は、ここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１０：制御部
２０：積算変換部
２１：リークガードスイッチ部
２２：バッファアンプ
２３：しきい値電圧部
２４：積算部
２５：比較器
SW1：第１スイッチ
SW2：第２スイッチ
SW3：第３スイッチ

Claims (2)

  1. 　入力電圧を初期値として該初期値に単位電圧を積算する動作を繰り返すＡＤコンバータにおいて、
    　前記初期値に前記単位電圧を積算した積算電圧を生成する積算部と、
    　前記単位電圧を積算する場合に前記積算電圧が、前記入力電圧が入力される入力端子の側へ漏洩しないように該側への電流経路を遮断するリークガードスイッチ部と、
    　前記リークガードスイッチ部に前記積算電圧を複製したリーク遮断電圧を出力するバッファアンプと
    　を備えるＡＤコンバータ。
  2. 　前記リークガードスイッチ部は、
    　前記側と前記積算部の間に直列に接続される第１スイッチと第２スイッチと、
    　前記第１スイッチと前記第２スイッチが切断時に、該第１スイッチと該第２スイッチの間に前記リーク遮断電圧を接続させる第３スイッチと
    　を備える請求項１に記載のＡＤコンバータ。
PCT/JP2020/021882 2020-06-03 2020-06-03 Ａｄコンバータ WO2021245824A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2020/021882 WO2021245824A1 (ja) 2020-06-03 2020-06-03 Ａｄコンバータ
JP2022529207A JP7469702B2 (ja) 2020-06-03 2020-06-03 Ａｄコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/021882 WO2021245824A1 (ja) 2020-06-03 2020-06-03 Ａｄコンバータ

Publications (1)

Publication Number Publication Date
WO2021245824A1 true WO2021245824A1 (ja) 2021-12-09

Family

ID=78830683

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/021882 WO2021245824A1 (ja) 2020-06-03 2020-06-03 Ａｄコンバータ

Country Status (2)

Country Link
JP (1) JP7469702B2 (ja)
WO (1) WO2021245824A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001273786A (ja) * 2000-03-29 2001-10-05 Kawasaki Steel Corp サンプル・ホールド回路
JP2012090002A (ja) * 2010-10-18 2012-05-10 Olympus Corp 半導体装置及びサンプルホールド回路
JP2012114610A (ja) * 2010-11-24 2012-06-14 Fujitsu Semiconductor Ltd 電子回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60113534A (ja) * 1983-11-25 1985-06-20 Oki Electric Ind Co Ltd Ａ／ｄ変換回路
JP2003198371A (ja) 2001-12-26 2003-07-11 Nec Microsystems Ltd Ａ／ｄコンバータ
JP2011239214A (ja) 2010-05-11 2011-11-24 Asahi Kasei Electronics Co Ltd Ａ／ｄ変換器
JP2012039453A (ja) 2010-08-09 2012-02-23 Panasonic Corp スイッチトキャパシタ型回路及びそれを用いたａｄ変換回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001273786A (ja) * 2000-03-29 2001-10-05 Kawasaki Steel Corp サンプル・ホールド回路
JP2012090002A (ja) * 2010-10-18 2012-05-10 Olympus Corp 半導体装置及びサンプルホールド回路
JP2012114610A (ja) * 2010-11-24 2012-06-14 Fujitsu Semiconductor Ltd 電子回路

Also Published As

Publication number Publication date
JP7469702B2 (ja) 2024-04-17
JPWO2021245824A1 (ja) 2021-12-09

Similar Documents

Publication Publication Date Title
US7474245B1 (en) Digital-to-analog converter
US8963757B2 (en) D/A converter including higher-order resistor string
WO2021245824A1 (ja) Ａｄコンバータ
US7250889B2 (en) Digital-to-analog converter with secondary resistor string
JP2008236004A (ja) Ｄ／ａ変換器
JP2009246752A (ja) パイプラインａ／ｄ変換器
JP2001273786A (ja) サンプル・ホールド回路
JP2002118466A (ja) Ａｄ変換回路
US8284089B2 (en) Cyclic digital-to-analog converter (DAC) with capacitor swapping
US9270112B2 (en) Driving circuit
JP4648779B2 (ja) ディジタル・アナログ変換器
JP2007096731A (ja) ミュート回路
US20100289683A1 (en) Reference voltage generation circuit, a/d converter and d/a converter
US10218344B1 (en) Voltage conversion circuit and control circuit thereof
JP4888714B2 (ja) 電圧印加電流測定回路
WO2019207980A1 (ja) アナログマルチプレクサ付き増幅回路
US11165434B2 (en) Leakage reduction for multi-function configurable circuit
JP3130007B2 (ja) 逐次比較型ａ／ｄコンバータ回路
KR20010021082A (ko) 전류모드 비동기식 결정 ａ/ｄ 변환기
JPH08274642A (ja) Ｄａコンバ−タおよびｄａコンバ−タ装置
JP2012145333A (ja) セル電圧測定装置
CN220983366U (zh) 动态负载电路、多路动态负载装置及多路动态负载系统
KR100615708B1 (ko) 동일한 동작특성을 가지는 복수개의 트랜지스터를이용하는 디지털/아날로그 컨버터
JP6044502B2 (ja) 電池電圧検出装置、及びその異常検出方法
US11398828B2 (en) Analog-to-digital converter

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20939296

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022529207

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20939296

Country of ref document: EP

Kind code of ref document: A1