[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2021122112A1 - Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement - Google Patents

Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement Download PDF

Info

Publication number
WO2021122112A1
WO2021122112A1 PCT/EP2020/084928 EP2020084928W WO2021122112A1 WO 2021122112 A1 WO2021122112 A1 WO 2021122112A1 EP 2020084928 W EP2020084928 W EP 2020084928W WO 2021122112 A1 WO2021122112 A1 WO 2021122112A1
Authority
WO
WIPO (PCT)
Prior art keywords
thickness
area
lead frame
component
assembly
Prior art date
Application number
PCT/EP2020/084928
Other languages
English (en)
French (fr)
Inventor
Matthias HIEN
Matthias Goldbach
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of WO2021122112A1 publication Critical patent/WO2021122112A1/de

Links

Classifications

    • H01L33/62—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H01L2933/0033—
    • H01L2933/0066—

Definitions

  • the present application relates to a method for producing semiconductor components and a semiconductor component.
  • the manufacture of semiconductor components can take place, for example, on the basis of leadframe technologies.
  • material removed from the leadframe during the separation into semiconductor components can impair the functionality of the semiconductor component being produced.
  • One task is to produce high-quality semiconductor components simply and reliably.
  • the semiconductor components are, for example, optoelectronic semiconductor components with at least one semiconductor chip, the one active one provided for generating and / or for receiving radiation Area.
  • the semiconductor chip, in particular the active area contains a III-V compound semiconductor material.
  • III-V compound semiconductor materials are used to generate radiation in the ultraviolet (Al x In y Gai- xy N) over the visible (Al x In y Gai- xy N, in particular for blue to green radiation, or Al x In y Gai- xy P, especially for yellow to red radiation) into the infrared (Al x In y Gai- xy As) spectral range is particularly suitable.
  • the method comprises a step in which a leadframe assembly with a plurality of component areas is provided.
  • the leadframe assembly extends in the vertical direction between a first main surface and a second main surface lying opposite the first main surface.
  • the components are arranged next to one another, for example in the form of a matrix.
  • the individual component areas of the leadframe assembly are in particular connected to one another.
  • the leadframe assembly is continuous and connected across the component areas.
  • the lead frame assembly is a structured metal sheet.
  • the leadframe assembly has a first thickness and in places a second thickness in places, the second thickness being smaller than the first thickness.
  • the vertical extent of the leadframe assembly is understood here as the thickness.
  • the lead frame assembly thus has areas in which the thickness of the lead frame assembly is reduced compared to the original thickness of the starting material, for example by etching.
  • each component area has a mounting area for the attachment of at least one semiconductor chip.
  • each component area can have one or more contacting areas spaced apart from the assembly area.
  • the method comprises a step in which in each case at least one semiconductor chip is fastened on one of the component areas, in particular on the mounting area of the component area.
  • the semiconductor chip is attached to the leadframe assembly with a connection layer, for example by means of an in particular electrically conductive adhesive or a solder.
  • the semiconductor chip is preferably also connected in an electrically conductive manner to the leadframe assembly.
  • the method comprises a step in which the lead frame assembly is reshaped with a molding compound to form a molded body assembly.
  • the molded body composite is formed, for example, by means of a casting process.
  • a casting process is generally understood to mean a process with which a molding compound can be designed according to a predetermined shape and, if necessary, cured.
  • the term "casting process" includes
  • Casting (molding), film assisted molding (film assisted molding), injection molding (injection molding), transfer molding and compression molding.
  • the molding compound is designed in particular in such a way that the composite molded body extends continuously over a plurality of component areas, in particular over all component areas.
  • the semiconductor chips are expediently already attached to the leadframe assembly, so that the molding compound is also molded onto the semiconductor chips.
  • a front side of the semiconductor chip facing away from the leadframe assembly preferably remains free of the molding compound.
  • a material can thus also be used for the molding compound which is impermeable to the radiation to be generated and / or received by the semiconductor chip.
  • the molding compound contains, for example, a polymer material, such as an epoxy or a silicone.
  • the molding compound can be filled with fillers in order to control the properties of the composite molding, for example the optical properties.
  • the composite molded body is designed to be reflective, for example with a reflectivity for the radiation to be received and / or generated of at least 60%, at least 80% or at least 90%.
  • a high reflectivity can be achieved by adding TiO2 particles.
  • the molding compound can also be designed to be specifically absorbent for the radiation to be generated and / or received, so that at least 50% of the incident radiation is absorbed in the spectral range that is relevant for the semiconductor chip.
  • carbon black particles can be added to the molding compound.
  • the molding compound can also be transparent for the radiation to be generated and / or received.
  • the method comprises a step in which material of the leadframe assembly is removed in some areas. This step takes place in particular after the semiconductor chips have been attached to the leadframe assembly and also after the leadframe assembly has been reshaped.
  • the material of the lead frame assembly is removed chemically, for example by etching.
  • the material of the lead frame assembly is partially removed from the second main surface of the lead frame assembly. Areas of the leadframe assembly that are not to be processed can be protected in this step, for example, by a masking layer.
  • the method comprises a step in which separation into the plurality of semiconductor components takes place along separation lines between adjacent component regions.
  • a semiconductor component thus emerges from each component area, which part of the molded body composite as a molded body with a part of the Has lead frame composite as a lead frame.
  • the side surfaces delimiting the semiconductor component being created in the lateral direction therefore arise only during the separation.
  • the side surfaces of the semiconductor component can have traces characteristic of the singulation method, for example traces of a mechanical singulation method, for example sawing, scoring and / or breaking.
  • coherent radiation for example laser radiation, can also be used for the separation.
  • a leadframe assembly is provided with a plurality of component regions, the leadframe assembly having a first thickness in places and a second thickness in places which is smaller than the first thickness. At least one semiconductor chip is attached to each of the component areas.
  • the lead frame assembly is reshaped with a molding compound to form a molded body assembly. Material of the leadframe assembly is removed in regions and the leadframe assembly is separated into the plurality of semiconductor components along separation lines between adjacent component regions.
  • the method is preferably carried out in the order in which the production steps are listed above.
  • the leadframe assembly is processed after the semiconductor chips are already arranged on the lead frame assembly and the lead frame assembly is reshaped with the molding compound.
  • the molded body composite ensures mechanical stability across the component areas, so that material of the leadframe composite can also be removed in such a way that the leadframe composite itself is no longer coherent even before the leadframe composite is separated.
  • the material of the leadframe assembly that is severed during the isolation can be reduced or even completely removed along the isolation lines. This simplifies the subsequent separation. Furthermore, the separation process can be carried out in an accelerated manner.
  • material of the leadframe assembly when material of the leadframe assembly is removed in regions, at least in places, material of the leadframe assembly is removed along the separation lines.
  • the material can be completely removed along the separation lines, so that when the lead frame assembly is separated, the lead frame assembly no longer has to be severed.
  • a coating of the leadframe assembly is formed.
  • the coating serves, for example, to increase the corrosion resistance and / or to improve the solderability of the semiconductor components.
  • the coating comprises, for example, one or more metal layers.
  • the coating is applied by electroplating, for example.
  • the coating can be formed in such a way that all exposed parts of the lead frame of a semiconductor component being produced have the coating.
  • the component areas of the leadframe assembly are separated from one another when material of the leadframe assembly is removed in areas.
  • the individual component areas of the leadframe assembly are therefore no longer connected to one another directly, but only via the molded body assembly in a mechanically stable manner.
  • the material of the lead frame assembly can be completely removed along the separation lines, so that no more material of the lead frame assembly has to be severed during separation.
  • the lead frame assembly provided has a grid-shaped area.
  • the grid-shaped area for example, runs around the component areas along the separation lines in a frame-like manner.
  • the lattice-shaped region of the leadframe assembly has the second thickness.
  • the lattice-shaped area can be completely removed when processing the leadframe assembly along the separation lines.
  • the reduced thickness of the lattice-shaped area makes it easier to remove the lattice-shaped area.
  • the assembly area and the contact area of the lead frame assembly provided are each connected to the lattice-shaped area via at least one connecting web.
  • the connecting webs thus establish a mechanical connection between the assembly areas and the contacting areas on the one hand and the lattice-shaped area on the other.
  • material from the leadframe assembly when material from the leadframe assembly is removed in areas, material of the connecting webs is removed in places to form a cavity.
  • the connecting webs have the second thickness.
  • the connecting webs are completely removed in the vertical direction when material of the leadframe assembly is removed in areas in the area of the cavity.
  • the cavity forms a trench which separates a connecting web into two partial webs running parallel to one another.
  • the cavity preferably has the coating of the leadframe assembly.
  • the cavity can be visible in a side view of the semiconductor component. This makes it possible to implement a control structure in a simple and reliable manner, with the aid of which, when the semiconductor component is mounted on a connection carrier, for example a circuit board, it can be checked by optical inspection whether a reliable solder connection has been made between the semiconductor component and the connection carrier.
  • a connection carrier for example a circuit board
  • the connecting webs have the first thickness and when material is removed in regions
  • the cavity is formed as a recess in the connecting webs. In this case, the cavity does not extend completely through the leadframe assembly in the vertical direction.
  • the semiconductor chip of a component area is in each case connected in an electrically conductive manner to at least one assigned contacting area, in particular after the leadframe assembly has been shaped with the molding compound.
  • the electrically conductive connection is formed on the molded body composite by means of a contact coating.
  • the contacting coating contains, for example, a metal and / or a transparent conductive oxide (TCO for short).
  • connection is also referred to as planar contact.
  • Wire bond connections can achieve particularly low component heights.
  • all semiconductor chips on the leadframe assembly can be electrically contacted at the same time.
  • the assembly area has the first thickness in a first partial area and the second thickness in a second partial area.
  • the semiconductor chip is expediently attached to the second partial area.
  • the first thickness is preferably equal to the sum of the second thickness, the thickness of the connecting layer and the thickness of the semiconductor chip, for example with a tolerance of at most 50 ⁇ m or at most 20 ⁇ m or at most 15 ⁇ m or at most 10 ⁇ m. This simplifies the production of the molded body composite. For example, the film used in a film-assisted casting process can compensate for height differences within the specified tolerance range.
  • a first region of the leadframe assembly with a third thickness forms the first main area and a second region of the leadframe assembly with the second thickness forms the second main area, the third thickness being smaller than the first thickness.
  • the starting material of the leadframe composite is therefore thinned from opposite directions for the formation of the first region and the second region.
  • the third thickness can be the same as the second thickness or differ from the second thickness.
  • the method there is a between the first region and the second region Transition area of the lead frame assembly arranged with the first thickness.
  • material of the leadframe assembly When material of the leadframe assembly is removed in areas, material of the leadframe assembly can be removed in the transition area and the transition area can be severed when it is separated. In this case, the material of the lead frame assembly is severed during the separation. Due to the design of the leadframe assembly with the transition area, however, there is no risk that the material of the leadframe assembly that is removed in the process causes damage to the semiconductor components being produced. Furthermore, by removing material from the leadframe assembly in areas in the transition area, a cavity can be formed. As already described above, this cavity can form a solder control structure.
  • a semiconductor component is also specified.
  • the semiconductor component is in particular a surface-mounted component (surface mounted device, smd for short).
  • the semiconductor component has a semiconductor chip and a leadframe, wherein the leadframe has a mounting area and a contacting area spaced apart from the mounting area.
  • the semiconductor chip is arranged on the mounting area and the lead frame and the semiconductor chip are embedded in a molded body.
  • the semiconductor chip is connected in an electrically conductive manner to the contacting area via a connecting line.
  • the molded body has a mounting side and a front side opposite the mounting side, the leadframe being completely different in places Mounting side extends to the front.
  • the mounting area and the contacting area each form externally accessible contact areas of the semiconductor component on the rear side of the molded body.
  • the lead frame forms at least one cavity which is visible in a side view of the semiconductor component.
  • the cavity starts in particular from the mounting side of the semiconductor component.
  • the semiconductor chip, the molded body and the lead frame can terminate flush, for example with a tolerance of at most 50 ⁇ m or at most 20 ⁇ m.
  • the molded body has an indentation which extends in plan view of the semiconductor component along the entire circumference of the semiconductor component.
  • the cavity is visible in a side view of the semiconductor component in the region of the indentation.
  • the leadframe is spaced from an outer border of the molded body at every point in a plan view of the semiconductor component.
  • the outer border defines the maximum lateral extent of the molded body and thus of the semiconductor component.
  • the lead frame can in particular have a coating at every point that is accessible from the outside, for example to protect against corrosion.
  • the method described above is particularly suitable for producing the semiconductor component. Features described in connection with the method can therefore also be used for the semiconductor component and vice versa.
  • the method is particularly suitable for the production of optoelectronic semiconductor components, in particular for the cost-effective production of optoelectronic semiconductor components, for example light-emitting diodes, LEDs for short, which are intended to provide a comparatively high level of brightness.
  • Semiconductor components can be produced which are characterized by a particularly high level of robustness, in particular with regard to corrosion resistance.
  • the semiconductor components are also particularly suitable for outdoor applications, for example for use in vehicles, for example motor vehicles.
  • the quality of the soldered connection can be reliably checked from the side of the semiconductor component by optical inspection.
  • the separation process can be accelerated considerably, in particular if the lead frame assembly no longer has to be severed during separation.
  • the semiconductor component can be produced in such a way that all exposed parts of the lead frame have the coating. This can cause corrosion of copper can be excluded without an extra protective layer having to be provided on the semiconductor component for this purpose.
  • connection line on the front side of the semiconductor component can also have the coating. Because the front side of the semiconductor component does not have to be protected separately, the semiconductor component is also particularly suitable for applications in which an optical element, for example a glass fiber, has to be brought close to the semiconductor chip.
  • Separation method increased, so that in particular another separation method than sawing can be used, such as scoring and / or breaking.
  • the production costs can also be reduced when separating by means of sawing, since the sawing can be carried out at a significantly increased speed, if not the risk of damage to the
  • Semiconductor components consists of the removed copper.
  • FIGS. 1A to IN show an exemplary embodiment of a method for producing semiconductor components on the basis of intermediate steps shown schematically in a sectional view
  • FIGS. 1A, IC, IE, 1H and 1L each show a plan view
  • FIGS. 1B, ID, 1F and II each show an associated sectional view along the line AA '
  • FIGS. IG, 1J and IM each show a rear view
  • FIGS. 1K and IN each show a sectional view along the line BB'
  • FIGS. 2A to 2D show a further exemplary embodiment of a method for producing semiconductor components on the basis of intermediate steps shown schematically in a sectional view
  • FIG. 2A being a plan view
  • FIG. 2B an associated sectional view along line AA '
  • FIGS. 3A to 3D show a further exemplary embodiment of a method for producing semiconductor components on the basis of intermediate steps shown schematically in sectional view, FIGS. 3A to 3C each showing a sectional view and FIG. 3D showing a sectional view perpendicular thereto along the line CC '; and FIGS. 4A to 4C show an exemplary embodiment for a semiconductor component in a schematic top view (FIG. 4A), in a schematic rear view (FIG. 4B) and in a schematic side view (FIG. 4C).
  • FIG. 1A shows a partial area of a leadframe assembly 3 which has eight component areas 35. A semiconductor component 1 emerges from each component area during manufacture.
  • the leadframe assembly 3 extends in the vertical direction between a first main surface 31 and a second main surface 32.
  • the lead frame assembly 3 also has a grid-shaped area 39.
  • Each component area 35 is located within a cell of the lattice-shaped area 39 and is thus surrounded by the latticed area 39 in the form of a frame.
  • a component area 35 each has a mounting area 351 and a contacting surface 352.
  • the mounting area 351 and the contacting area 352 are each connected to the lattice-shaped area 39 via at least one, in the exemplary embodiment shown, via two connecting webs 37.
  • a component area 35 can also have a plurality of assembly areas 351 and / or a plurality of contact-making areas 352.
  • the lead frame assembly 3 thus extends continuously over all component areas 35.
  • the contacting area 352 and the mounting area 351 of a component area are not directly connected to one another, but rather only via the connecting webs 37 and the lattice-shaped area 39.
  • the leadframe assembly 3 is formed, for example, by a structured sheet metal, for example a copper sheet.
  • the structuring takes place, for example, by punching.
  • the leadframe assembly 3 is structured in the vertical direction, so that the leadframe assembly 3 has a first thickness d1 in places and a second thickness d2 in places, which is smaller than the first thickness d1.
  • the starting material of the leadframe assembly 3 can be thinned in places, for example etched.
  • the thinning in places takes place from the first main surface 31 of the leadframe assembly 3.
  • the first main surface 31 is formed only by the areas of the lead frame assembly which have the first thickness dl.
  • the second main surface 32 of the lead frame assembly 3 is flat.
  • the mounting area 351 has a first partial area 3511 with the first thickness d1 and a second partial area 3512 with the second thickness d2.
  • the contacting area 352 likewise has a first partial area 3521 of the first thickness d1 and a second partial area 3522 of the second thickness d2.
  • the connecting webs 37 and the lattice-shaped area 39 each have the second thickness d2.
  • a semiconductor chip 2 is attached to the leadframe assembly 3 on the assembly areas 351 of the leadframe assembly, for example by means of a connecting layer 6, for example an electrically conductive adhesive layer or a solder.
  • the first thickness dl and the second thickness d2 of the leadframe assembly 3 are preferably matched to one another such that the first thickness dl does not differ from the sum of the second thickness d2, the thickness of the connecting layer 6 and the thickness of the semiconductor chip 2, or only slightly, for example by at most 50 gm or at most 20 gm or by at most 10 pm, differ from one another.
  • the front sides 20 of the semiconductor chips 2 and the first main surface 31 of the leadframe assembly 3 are therefore flush or differ only slightly from one another in relation to the distance from the second main surface 32 of the leadframe assembly 3.
  • a molded body composite 40 is formed.
  • a molding compound can be applied by means of a casting process. The molding compound is molded onto the leadframe assembly 3 and the semiconductor chips 2, so that the molded body assembly directly adjoins the leadframe assembly 3 and the semiconductor chips 2.
  • the molded body assembly 4 extends continuously over the leadframe assembly 3 and thus connects the component areas 35 to one another in a mechanically stable manner independently of the leadframe assembly 3.
  • the molded body composite 4 is formed in such a way that the finished molded body composite 4 has the front sides 20 of the semiconductor chips 2, the first main surface 31 of the leadframe composite and the second main surface 32 of the Leadframe composite 3 not covered.
  • the areas of the first thickness dl on the first main surface are free of the composite molded body.
  • a film-assisted casting process is particularly suitable for this, so that the front sides 20 of the semiconductor chips and the main surfaces of the leadframe assembly remain free as soon as the molded body assembly 4 is formed. These areas therefore do not have to be exposed after the composite molded body has been formed. In principle, however, this is possible, for example by means of a mechanical or chemical process.
  • the exposed areas of the lead frame assembly 3 with the second thickness d2 are completely covered when the molded body assembly 4 is formed.
  • the semiconductor chips 2 of a component region 35 can be connected in an electrically conductive manner to the associated contact-making region 352.
  • a connecting line 5 a single-layer or multi-layer contacting coating can be applied to the molded body composite 4, so that the connecting line adjoins the contacting region 352 on the first main surface 31.
  • the semiconductor chips 2 are electrically connected on their front side 20 by means of a planar contact.
  • material of the leadframe assembly 3 is removed in places from the second main surface 32, for example by etching.
  • the lead frame assembly is completely removed in the vertical direction at the points where the material is removed.
  • the grid-shaped area 39 is removed here.
  • Contacting areas 352 are protected from material removal at least in places, for example by a mask layer.
  • the component areas 35 of the leadframe assembly 3 are thus only mechanically connected to one another via the molded body assembly 4.
  • the leadframe assembly 3 itself no longer extends over the component areas 35.
  • the etched areas 7, in which material of the leadframe assembly 3 is removed, are shown hatched in FIG. 1J.
  • the connecting webs 37 are subdivided by means of the cavity 36 into partial webs that are separate from one another and run parallel to one another.
  • a coating 38 is applied, for example by galvanic deposition. This can be done in particular in such a way that all exposed metallic surfaces are coated. Masking is therefore not necessary.
  • This coating 38 covers the connecting line 5.
  • the Leadframe assembly 30 has the coating 38.
  • the coating 38 is only applied after the lead frame assembly 30 has been removed in places, so that the surfaces resulting from the material removal can also be protected, for example the surfaces of the cavities 36.
  • the molded body assembly 4 is separated between adjacent component areas 35 along separation lines 9. There is no longer any material of the leadframe assembly 3 along these separation lines 9, so that no metallic material of the leadframe assembly 3 has to be severed during separation. In the case of singulation by sawing, the sawing can thus be carried out at a significantly increased speed without there being the risk of damage to the existing semiconductor components due to material abrasion from the leadframe assembly 3 that occurs during sawing.
  • the molded body 40 of the semiconductor component 1 that was created from the molded body assembly 4 during the separation has a Indentation 41 on. This indentation extends in particular along the entire circumference of the semiconductor component 1 created during the singulation.
  • the molded body 40 forms the housing body of the semiconductor component 1 and extends in the vertical direction between a mounting side 45 and a front side 46 opposite the mounting side.
  • the semiconductor component On the mounting side 45, the semiconductor component has contact surfaces for external electrical contacting. These are not shown in FIG. IN for better illustration.
  • the indentation 41 is located on the rear side 45 of the molded body 40.
  • the side surfaces 15 of the semiconductor component 1 arise during the singulation. These side surfaces are formed by the molded body 40. The side surfaces can therefore have traces characteristic of the singulation process, for example saw traces.
  • a cavity 36 is visible on at least one of the side surfaces 15.
  • the cavity 36 is therefore suitable as a solder control structure which is visible in a side view of the semiconductor component 1.
  • At least one cavity 26 can also be visible on two or more, in particular on all side surfaces of the semiconductor component 1.
  • the exemplary embodiment for a method shown in FIGS. 2A to 2D essentially corresponds to the exemplary embodiment described in connection with FIGS. 1A to IN.
  • the connecting webs 37 of the lead frame assembly 3 provided have the first thickness d1.
  • the grid-shaped region of the leadframe assembly 3 can again be removed, as described in connection with FIG. 1J.
  • a cavity 36 in the form of a recess is formed in the connection points 37 in the connection webs 37.
  • the connecting webs 37 extend in the vertical direction completely through the resulting molded body 40 of the separated semiconductor component 1.
  • the material from the leadframe assembly 3 is removed in the vertical direction in particular such that the lattice-shaped area is completely removed in the vertical direction and the connecting webs 37 are not completely removed in the vertical direction, so that the cavities 36 are created in the connecting webs 37.
  • the connecting webs 37 thus have a U-shaped basic shape.
  • the connecting webs 37 with the cavity 36 in turn form a solder control structure.
  • the exemplary embodiment for a method shown in FIGS. 3A to 3D corresponds essentially to the exemplary embodiment described in connection with FIGS. 1A to IN.
  • the leadframe assembly 3 is structured from the first main surface 31 and the second main surface 32 in the vertical direction.
  • a first region 331 with a third thickness d3 in places forms the first main surface 31 of the leadframe assembly 3.
  • a second region 332 with the second thickness d2 in places forms the second main surface 32 of the leadframe assembly 3.
  • the third thickness d3 is smaller than the first thickness d1 and can in particular be equal to the second thickness d2.
  • the structuring can take place from the first main surface 31 and the second main surface 32 in a common manufacturing step.
  • the second thickness d2 and the third thickness d3 can also be different from one another.
  • the transition region 34 runs along the separation lines 9. After the formed body assembly 4 has been formed, material of the lead frame assembly 3 is again removed in places. As a result, cavities 36 are formed in the leadframe assembly 3 along the separation lines 9.
  • these cavities 36 are visible on the side surface 15 of the semiconductor component 1 being created and can thus serve as solder control structures.
  • the leadframe assembly 3 is not completely removed along the separation lines 9 before separation. When singulating, the lead frame assembly 3 is also severed. Due to the geometric configuration of the leadframe assembly 3 with the transition region 34, however, there is no risk that metal removed from the leadframe assembly 3 during sawing will damage the semiconductor components 1 that are produced.
  • a semiconductor component 1 is shown by way of example as it can be produced using a method in accordance with the exemplary embodiment described in FIGS. 1A to IN.
  • the semiconductor component 1 has a semiconductor chip 2, for example an LED semiconductor chip. Furthermore, the semiconductor component 1 has a leadframe 30 with a mounting area 351 and a contacting area 352 spaced apart from the mounting area. The semiconductor chip 2 is arranged on the mounting area 351 and is fastened to the mounting area 351 with a connecting layer 6, for example. The lead frame 30 and the semiconductor chip 2 are embedded in a molded body 4. The semiconductor chip 2 is connected in an electrically conductive manner to the contacting region 352 via a connecting line 5 via a planar contacting.
  • the molded body 40 has a mounting side 45 and a front side 46 opposite the mounting side.
  • the lead frame 30 extends completely from the mounting side 45 to the front side 46 in places Mounting area 351 and the contacting area 352 each form externally accessible contact areas 8 of the semiconductor component on the rear side of the molded body 40.
  • all of the contact areas required for making electrical contact with the semiconductor component 1 are accessible on the mounting side of the molded body, so that the semiconductor component 1 is a surface-mountable component.
  • the lead frame 30 forms at least one cavity 36, which is visible in a side view of the semiconductor component 1.
  • the cavity 36 starts from the assembly side 45.
  • the leadframe 30 is spaced apart from an outer border 49 of the molded body 40 at each point.
  • the front side 20 of the semiconductor chip is exposed on the front side of the molded body 46, so that the radiation to be generated and / or received by the semiconductor chip 2 during operation does not have to pass through the molded body 40.
  • the molded body 40 can be designed to be transparent, reflective or specifically absorbent for the radiation to be received and / or generated.
  • a material that can be processed by a casting method for example a polymer material such as a silicone or an epoxy, is suitable for the molded body 40.
  • the side surfaces 15 of the semiconductor component 1 arise during production during the separation, so that the side surfaces 15 can have tracks 91, which is shown in an enlarged illustration 91 in FIG. 4B.
  • All metallic areas of the semiconductor component 1 that are accessible on the outer surface of the semiconductor component 1 have a coating 38, in particular the connecting line 5 and the lead frame 30, in particular also in the area of the cavity 36.
  • the cavity 36 thus has the same properties like the electrical contacting surfaces 8, so that during the assembly of the semiconductor component 1 it can be seen from the course of the solder in the region of the cavity 36 whether a reliable soldered connection has been made between the semiconductor component 1 and a connection carrier, for example a printed circuit board.
  • the molded body 40 has a rectangular basic shape with an indentation 41 on the mounting side 45.
  • the indentation 41 runs along the entire circumference of the semiconductor component 1 (see FIG. 4B).
  • the cavity 36 of the semiconductor component 1 is visible in the area of the indentation 41.
  • the cavity 36 as described in connection with FIGS. 2A to 2D, can also be designed as a depression.
  • the lead frame 30 can also be designed as described in connection with FIGS. 3A to 3D.
  • the molded body 40 does not have a circumferential indentation 41 and the lead frame 30 extends up to the side surface 15 of the semiconductor component 1, in particular in places up to the outer border 49 of the molded body 40.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird ein Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen (1) angegeben, aufweisend die Schritte: a) Bereitstellen eines Leiterrahmenverbundes (3) mit einer Mehrzahl von Bauelementbereichen (35), wobei der Leiterrahmenverbund (3) stellenweise eine erste Dicke (d1) und stellenweise eine zweite Dicke (d2), welche kleiner ist als die erste Dicke (d1), aufweist; b) Befestigen von jeweils mindestens einem Halbleiterchip (2) auf einem der Bauelementbereiche (35); c) Umformen des Leiterrahmenverbunds (3) mit einer Formmasse zur Ausbildung eines Formkörperverbunds (4); d) Bereichsweises Entfernen von Material des Leiterrahmenverbunds; e) Vereinzeln in die Mehrzahl von Halbleiterbauelementen (1) entlang von Vereinzelungslinien (9) zwischen benachbarten Bauelementbereichen (3). Weiterhin wird ein Halbleiterbauelement (1) angegeben.

Description

Beschreibung
VERFAHREN ZUR HERSTELLUNG VON HALBLEITERBAUELEMENTEN UND
HALBLEITERBAUELEMENT
Die vorliegende Anmeldung betrifft ein Verfahren zur Herstellung von Halbleiterbauelementen und ein Halbleiterbauelement .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102019 220 215.2, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Herstellung von Halbleiterbauelementen kann beispielsweise auf der Basis von Leiterrahmen-Technologien erfolgen. Hierbei kann bei der Vereinzelung in Halbleiterbauelemente abgetragenes Material des Leiterrahmens eine Beeinträchtigung der Funktionalität des entstehenden Halbleiterbauelements verursachen.
Eine Aufgabe ist es, hochwertige Halbleiterbauelemente einfach und zuverlässig herzustellen.
Diese Aufgabe wird durch ein Verfahren beziehungsweise ein Halbleiterbauelement gemäß den unabhängigen Patentansprüchen gelöst. Weitere Ausgestaltungen und Zweckmäßigkeiten sind Gegenstand der abhängigen Patentansprüche.
Es wird ein Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen angegeben. Die Halbleiterbauelemente sind beispielsweise optoelektronische Halbleiterbauelemente mit zumindest einem Halbleiterchip, der einen zum Erzeugen und/oder zum Empfangen von Strahlung vorgesehenen aktiven Bereich aufweist. Beispielsweise enthält der Halbleiterchip, insbesondere der aktive Bereich ein III-V-Verbindungs- Halbleitermaterial .
III-V-Verbindungs-Halbleitermaterialien sind zur Strahlungserzeugung im ultravioletten (Alx Iny Gai-x-y N) über den sichtbaren (Alx Iny Gai-x-y N, insbesondere für blaue bis grüne Strahlung, oder Alx Iny Gai-x-y P, insbesondere für gelbe bis rote Strahlung) bis in den infraroten (Alx Iny Gai-x-y As) Spektralbereich besonders geeignet. Hierbei gilt jeweils 0 < x < 1, 0 < y < 1 und x + y < 1, insbesondere mit x f 1, y f 1, x F 0 und/oder y F 0. Mit III-V-Verbindungs- Halbleitermaterialien, insbesondere aus den genannten Materialsystemen, können weiterhin bei der
Strahlungserzeugung hohe interne Quanteneffizienzen erzielt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem ein Leiterrahmenverbund mit einer Mehrzahl von Bauelementbereichen bereitgestellt wird. In vertikaler Richtung erstreckt sich der Leiterrahmenverbund zwischen einer ersten Hauptfläche und einer der ersten Hauptfläche gegenüber liegenden zweiten Hauptfläche. In lateraler Richtung, also in einer Richtung parallel zur ersten Hauptfläche, sind die Bauelemente nebeneinander angeordnet, beispielsweise matrixförmig.
Die einzelnen Bauelementbereiche des Leiterrahmenverbunds sind insbesondere miteinander verbunden. Beispielsweise ist der Leiterrahmenverbund durchgängig und über die Bauelementbereiche zusammenhängend. Beispielsweise ist der Leiterrahmenverbund ein strukturiertes Metallblech.
Gemäß zumindest einer Ausführungsform des Verfahrens weist der Leiterrahmenverbund stellenweise eine erste Dicke und stellenweise eine zweite Dicke auf, wobei die zweite Dicke kleiner ist als die erste Dicke. Als Dicke wird hierbei die vertikale Ausdehnung des Leiterrahmenverbunds verstanden.
Der Leiterrahmenverbund weist also Bereiche auf, in denen die Dicke des Leiterrahmenverbunds gegenüber der ursprünglichen Dicke des Ausgangsmaterials reduziert ist, beispielsweise durch Ätzen.
Beispielsweise weist jeder Bauelementbereich einen Montagebereich für die Befestigung von zumindest einem Halbleiterchip auf. Zusätzlich kann jeder Bauelementbereich einen oder mehrere von dem Montagebereich beabstandete Kontaktierungsbereiche aufweisen.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem jeweils mindestens ein Halbleiterchip auf einem der Bauelementbereiche befestigt wird, insbesondere auf dem Montagebereich des Bauelementbereichs. Beispielsweise wird der Halbleiterchip mit einer Verbindungsschicht an dem Leiterrahmenverbund befestigt, etwa mittels eines insbesondere elektrisch leitfähigen Klebemittels oder eines Lots.
Vorzugsweise wird der Halbleiterchip in diesem Schritt mit dem Leiterrahmenverbund auch elektrisch leitend verbunden.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem der Leiterrahmenverbund zur Ausbildung eines Formkörperverbunds mit einer Formmasse umformt wird. Der Formkörperverbund wird beispielsweise mittels eines Gieß-Verfahrens ausgebildet. Unter einem Gieß-Verfahren wird allgemein ein Verfahren verstanden, mit dem eine Formmasse gemäß einer vorgegebenen Form ausgestaltet und erforderlichenfalls ausgehärtet werden kann. Insbesondere umfasst der Begriff „Gieß-Verfahren"
Gießen (molding), Folien assistiertes Gießen (film assisted molding), Spritzgießen (injection molding), Spritzpressen (transfer molding) und Formpressen (compression molding).
Die Formmasse wird insbesondere so ausgebildet, dass sich der Formkörperverbund durchgängig über mehrere Bauelementbereiche, insbesondere über alle Bauelementbereiche, erstreckt.
Zum Zeitpunkt des Gieß-Verfahrens sind die Halbleiterchips zweckmäßigerweise bereits an dem Leiterrahmenverbund befestigt, sodass die Formmasse auch an die Halbleiterchips angeformt wird. Eine vom Leiterrahmenverbund abgewandte Vorderseite des Halbleiterchips bleibt vorzugsweise frei von der Formmasse. Für die Formmasse kann so auch ein Material Anwendung finden, das für die von dem Halbleiterchip zu erzeugende und/oder zu empfangende Strahlung undurchlässig ist.
Die Formmasse enthält beispielsweise ein Polymermaterial, etwa ein Epoxid oder ein Silikon. Die Formmasse kann mit Füllstoffen gefüllt sein, um die Eigenschaften des Formkörperverbunds zu steuern, beispielsweise die optischen Eigenschaften. Beispielsweise ist der Formkörperverbund reflektierend ausgebildet, etwa mit einer Reflektivität für die zu empfangende und/oder zu erzeugende Strahlung von mindestens 60 %, mindestens 80 % oder mindestens 90 %. Beispielsweise kann durch die Zugabe von Ti02-Partikeln eine hohe Reflektivität erreicht werden. Alternativ kann die Formmasse auch für die zu erzeugende und/oder zu empfangende Strahlung gezielt absorbierend ausgebildet sein, sodass mindestens 50 % der auftreffenden Strahlung im für den Halbleiterchip maßgeblichen Spektralbereich absorbiert wird. Beispielsweise können der Formmasse Rußpartikel zugesetzt sein. Weiterhin kann die Formmasse auch für die zu erzeugende und/oder zu empfangende Strahlung transparent sein.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem bereichsweise Material des Leiterrahmenverbunds entfernt wird. Dieser Schritt erfolgt insbesondere nach dem Befestigen der Halbleiterchips auf dem Leiterrahmenverbund und weiterhin auch nach dem Umformen des Leiterrahmenverbunds.
Beispielsweise wird das Material des Leiterrahmenverbunds chemisch entfernt, etwa durch Ätzen.
Insbesondere wird das Material des Leiterrahmenverbunds von der zweiten Hauptfläche des Leiterrahmenverbunds her bereichsweise entfernt. Nicht zu bearbeitende Bereiche des Leiterrahmenverbunds können in diesem Schritt beispielsweise durch eine Maskierungsschicht geschützt sein.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem eine Vereinzelung in die Mehrzahl von Halbleiterbauelementen entlang von Vereinzelungslinien zwischen benachbarten Bauelementbereichen erfolgt. Aus jedem Bauelementbereich geht somit ein Halbleiterbauelement hervor, das einen Teil des Formkörperverbunds als Formkörper mit einem Teil des Leiterrahmenverbunds als Leiterrahmen aufweist. Die das entstehende Halbleiterbauelement in lateraler Richtung begrenzenden Seitenflächen entstehen also erst bei der Vereinzelung. Entsprechend können die Seitenflächen des Halbleiterbauelements für das Vereinzelungsverfahren charakteristische Spuren aufweisen, beispielsweise Spuren eines mechanischen Vereinzelungsverfahrens, etwa Sägens, Ritzens und/oder Brechens. Alternativ oder ergänzend kann auch kohärente Strahlung, beispielsweise Laserstrahlung, für die Vereinzelung Anwendung finden.
In mindestens einer Ausführungsform des Verfahrens zur Herstellung einer Mehrzahl von Halbleiterbauelementen wird ein Leiterrahmenverbund mit einer Mehrzahl von Bauelementbereichen bereitgestellt, wobei der Leiterrahmenverbund stellenweise eine erste Dicke und stellenweise eine zweite Dicke, welche kleiner ist als die erste Dicke, aufweist. Auf den Bauelementbereichen wird jeweils mindestens ein Halbleiterchip befestigt. Der Leiterrahmenverbund wird mit einer Formmasse zur Ausbildung eines Formkörperverbunds umformt. Material des Leiterrahmenverbunds wird bereichsweise entfernt und es erfolgt ein Vereinzeln des Leiterrahmenverbunds in die Mehrzahl von Halbleiterbauelementen entlang von Vereinzelungslinien zwischen benachbarten Bauelementbereichen .
Das Verfahren wird vorzugsweise in der oben genannten Reihenfolge der Aufzählung der Herstellungsschritte durchgeführt .
Mit dem beschriebenen Verfahren wird insbesondere der Leiterrahmenverbund bearbeitet, nachdem die Halbleiterchips bereits auf dem Leiterrahmenverbund angeordnet sind und der Leiterrahmenverbund mit der Formmasse umformt ist. Durch den Formkörperverbund wird eine mechanische Stabilität über die Bauelementbereiche hinweg gewährleistet, sodass Material des Leiterrahmenverbunds auch so entfernt werden kann, dass der Leiterrahmenverbund an sich bereits vor dem Vereinzeln des Leiterrahmenverbunds nicht mehr zusammenhängend ist.
Insbesondere kann das Material des Leiterrahmenverbunds, das beim Vereinzeln durchtrennt wird, reduziert oder sogar entlang der Vereinzelungslinien vollständig entfernt werden. Das nachfolgende Vereinzeln wird dadurch vereinfacht. Weiterhin kann das Vereinzelungsverfahren beschleunigt durchgeführt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens wird beim bereichsweisen Entfernen von Material des Leiterrahmenverbunds zumindest stellenweise Material des Leiterrahmenverbunds entlang der Vereinzelungslinien entfernt. Insbesondere kann das Material entlang der Vereinzelungslinien vollständig entfernt werden, sodass beim Vereinzeln des Leiterrahmenverbunds kein Durchtrennen des Leiterrahmenverbunds mehr erfolgen muss.
Dies ist jedoch nicht zwingend erforderlich. Vielmehr kann auch Material des Leiterrahmenverbunds nach dem bereichsweisen Entfernen von Material des Leiterrahmenverbunds im Vereinzelungsschritt durchtrennt werden, etwa durch Sägen. In diesem Fall sind der Formkörperverbund und der Leiterrahmenverbund vorzugsweise so ausgebildet, dass beim Vereinzeln entstehendes Material des Leiterrahmenverbunds die Funktionalität der Halbleiterbauelemente nicht beeinträchtigt. Gemäß zumindest einer Ausführungsform des Verfahrens wird nach dem bereichsweisen Entfernen von Material des Leiterrahmenverbunds eine Beschichtung des Leiterrahmenverbunds ausgebildet. Die Beschichtung dient beispielsweise der Erhöhung der Korrosionsbeständigkeit und/oder der verbesserten Lötbarkeit der Halbleiterbauelemente. Die Beschichtung umfasst beispielsweise eine oder mehrere Metallschichten. Die Beschichtung wird beispielsweise galvanisch aufgebracht. Insbesondere kann die Beschichtung so ausgebildet werden, dass alle freiliegenden Teile des Leiterrahmens eines entstehenden Halbleiterbauelements die Beschichtung aufweisen.
Gemäß zumindest einer Ausführungsform des Verfahrens werden die Bauelementbereiche des Leiterrahmenverbunds beim bereichsweisen Entfernen von Material des Leiterrahmenverbunds voneinander getrennt. Die einzelnen Bauelementbereiche des Leiterrahmenverbunds sind also nicht mehr direkt, sondern nur noch über den Formkörperverbund mechanisch stabil miteinander verbunden. Insbesondere kann das Material des Leiterrahmenverbunds entlang der Vereinzelungslinien vollständig entfernt werden, sodass beim Vereinzeln kein Material des Leiterrahmenverbunds mehr durchtrennt werden muss.
Gemäß zumindest einer Ausführungsform des Verfahrens weist der bereitgestellte Leiterrahmenverbund einen gitterförmigen Bereich auf. Der gitterförmige Bereich umläuft beispielsweise die Bauelementbereiche entlang der Vereinzelungslinien jeweils rahmenförmig. Mit anderen Worten befinden sich die Bauelementbereiche jeweils innerhalb einer Zelle des gittertörmigen Bereichs.
Gemäß zumindest einer Ausführungsform des Verfahrens weist der gittertörmige Bereich des Leiterrahmenverbunds die zweite Dicke auf. Insbesondere kann der gittertörmige Bereich bei der Bearbeitung des Leiterrahmenverbunds entlang der Vereinzelungslinien vollständig entfernt werden. Durch die reduzierte Dicke des gittertörmigen Bereichs wird das Entfernen des gittertörmigen Bereichs vereinfacht.
Gemäß zumindest einer Ausführungsform des Verfahrens sind der Montagebereich und der Kontaktierungsbereich des bereitgestellten Leiterrahmenverbunds jeweils über mindestens einen Verbindungssteg mit dem gittertörmigen Bereich verbunden. Die Verbindungsstege stellen also eine mechanische Verbindung zwischen den Montagebereichen und den Kontaktierungsbereichen einerseits und dem gittertörmigen Bereich andererseits her.
Gemäß zumindest einer Ausführungsform des Verfahrens wird beim bereichsweisen Entfernen von Material des Leiterrahmenverbunds stellenweise Material der Verbindungsstege zur Ausbildung einer Kavität entfernt.
Gemäß zumindest einer Ausführungsform des Verfahrens weisen die Verbindungsstege die zweite Dicke auf. Insbesondere werden die Verbindungsstege beim bereichsweisen Entfernen von Material des Leiterrahmenverbunds im Bereich der Kavität in vertikaler Richtung vollständig entfernt. Beispielsweise bildet die Kavität einen Graben, der einen Verbindungssteg in zwei parallel zueinander verlaufende Teilstege trennt. Vorzugsweise weist die Kavität die Beschichtung des Leiterrahmenverbunds auf. Im vereinzelten
Halbleiterbauelement kann die Kavität in einer Seitenansicht des Halbleiterbauelements sichtbar sein. Dadurch kann auf einfache und zuverlässige Weise eine Kontrollstruktur realisiert werden, anhand der bei der Montage des Halbleiterbauelements an einem Anschlussträger, beispielsweise einer Leiterplatte, durch optische Inspektion überprüft werden kann, ob eine zuverlässige Lotverbindung zwischen dem Halbleiterbauelement und dem Anschlussträger erfolgt ist.
Gemäß zumindest einer Ausführungsform des Verfahrens weisen die Verbindungsstege die erste Dicke auf und beim bereichsweisen Entfernen von Material des
Leiterrahmenverbunds wird die Kavität als eine Vertiefung in den Verbindungsstegen ausgebildet. In diesem Fall erstreckt sich die Kavität in vertikaler Richtung also nicht vollständig durch den Leiterrahmenverbund hindurch.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Halbleiterchip eines Bauelementbereichs jeweils mit zumindest einem zugeordneten Kontaktierungsbereich elektrisch leitend verbunden, insbesondere nach dem Umformen des Leiterrahmenverbunds mit der Formmasse. Beispielsweise wird die elektrisch leitende Verbindung mittels einer Kontaktierungsbeschichtung auf dem Formkörperverbund ausgebildet. Die Kontaktierungsbeschichtung enthält beispielsweise ein Metall und/oder ein transparentes leitfähiges Oxid (Transparent Conductive Oxide, kurz TCO).
Eine solche Verbindung wird auch als planare Kontaktierung bezeichnet. Im Vergleich zu einer Kontaktierung mittels einer Drahtbondverbindung können besonders geringe Bauteilhöhen erreicht werden. Weiterhin können alle Halbleiterchips auf dem Leiterrahmenverbund gleichzeitig elektrisch kontaktiert werden.
Gemäß zumindest einer Ausführungsform des Verfahrens weist der Montagebereich in einem ersten Teilbereich die erste Dicke und in einem zweiten Teilbereich die zweite Dicke auf. Der Halbleiterchip wird zweckmäßigerweise an dem zweiten Teilbereich befestigt.
Vorzugsweise ist die erste Dicke gleich der Summe aus zweiter Dicke, Dicke der Verbindungsschicht und Dicke des Halbleiterchips, etwa mit einer Toleranz von höchstens 50 gm oder höchstens 20 gm oder höchstens 15 pm oder höchstens 10 pm. Die Herstellung des Formkörperverbunds wird dadurch vereinfacht. Beispielsweise kann die bei einem Folien assistierten Gießverfahren verwendete Folie Höhenunterschiede in dem angegebenen Toleranzbereich ausgleichen.
Gemäß zumindest einer Ausführungsform des Verfahrens bildet eine erste Region des Leiterrahmenverbunds mit einer dritten Dicke die erste Hauptfläche und eine zweite Region des Leiterrahmenverbunds mit der zweiten Dicke die zweite Hauptfläche, wobei die dritte Dicke kleiner ist als die erste Dicke. Das Ausgangsmaterial des Leiterrahmenverbunds ist also für die Ausbildung der ersten Region und der zweiten Region von entgegengesetzten Richtungen her gedünnt. Die dritte Dicke kann hierbei gleich der zweiten Dicke sein oder sich von der zweiten Dicke unterscheiden.
Gemäß zumindest einer Ausführungsform des Verfahrens ist zwischen der ersten Region und der zweiten Region ein Übergangsbereich des Leiterrahmenverbunds mit der ersten Dicke angeordnet. Beim bereichsweisen Entfernen von Material des Leiterrahmenverbunds kann im Übergangsbereich Material des Leiterrahmenverbunds entfernt werden und der Übergangsbereich kann beim Vereinzeln durchtrennt werden. In diesem Fall wird also beim Vereinzeln Material des Leiterrahmenverbunds durchtrennt. Durch die Ausgestaltung des Leiterrahmenverbunds mit dem Übergangsbereich besteht jedoch keine Gefahr, dass das dabei abgetragene Material des Leiterrahmenverbunds eine Schädigung der entstehenden Halbleiterbauelemente verursacht. Weiterhin kann durch das bereichsweise Entfernen von Material des Leiterrahmenverbunds im Übergangsbereich eine Kavität ausgebildet werden. Diese Kavität kann wie vorstehend bereits beschrieben eine Lotkontrollstruktur bilden.
Weiterhin wird ein Halbleiterbauelement angegeben. Das Halbleiterbauelement ist insbesondere ein oberflächenmontierbares Bauelement (surface mounted device, kurz smd).
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements weist das Halbleiterbauelement einen Halbleiterchip und einen Leiterrahmen auf, wobei der Leiterrahmen einen Montagebereich und einen von dem Montagebereich beabstandeten Kontaktierungsbereich aufweist. Der Halbleiterchip ist auf dem Montagebereich angeordnet und der Leiterrahmen und der Halbleiterchip sind in einen Formkörper eingebettet. Der Halbleiterchip ist über eine Verbindungsleitung mit dem Kontaktierungsbereich elektrisch leitend verbunden. Der Formkörper weist eine Montageseite und eine der Montageseite gegenüberliegende Vorderseite auf, wobei sich der Leiterrahmen stellenweise vollständig von der Montageseite bis zur Vorderseite erstreckt. Der Montagebereich und der Kontaktierungsbereich bilden jeweils an der Rückseite des Formkörpers extern zugängliche Kontaktflächen des Halbleiterbauelements. Der Leiterrahmen bildet zumindest eine Kavität, die in einer Seitenansicht des Halbleiterbauelements sichtbar ist.
Die Kavität geht insbesondere von der Montageseite des Halbleiterbauelements aus. An der der Montageseite gegenüberliegenden Vorderseite können der Halbleiterchip, der Formkörper und der Leiterrahmen bündig abschließen, etwa mit einer Toleranz von höchstens 50 gm oder höchstens 20 gm.
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements weist der Formkörper eine Einbuchtung auf, die sich in Draufsicht auf das Halbleiterbauelement entlang des gesamten Umfangs des Halbleiterbauelements erstreckt. Insbesondere ist die Kavität in einer Seitenansicht des Halbleiterbauelements im Bereich der Einbuchtung sichtbar.
Gemäß zumindest einer Ausführungsform des Halbleiterbauelements ist der Leiterrahmen in einer Draufsicht auf das Halbleiterbauelement an jeder Stelle von einer äußeren Umrandung des Formkörpers beabstandet. Die äußere Umrandung definiert hierbei die maximale laterale Ausdehnung des Formkörpers und damit des Halbleiterbauelements .
Der Leiterrahmen kann insbesondere an jeder Stelle, die von außen zugänglich ist, eine Beschichtung aufweisen, beispielsweise zum Schutz vor Korrosion. Das weiter oben beschriebene Verfahren ist zur Herstellung des Halbleiterbauelements besonders geeignet. Im Zusammenhang mit dem Verfahren beschriebene Merkmale können daher auch für das Halbleiterbauelement herangezogen werden und umgekehrt. Das Verfahren eignet sich insbesondere für die Herstellung von optoelektronischen Halbleiterbauelementen, insbesondere für die kostengünstige Herstellung von optoelektronischen Halbleiterbauelementen, beispielsweise Leuchtdioden, kurz LEDs, die eine vergleichsweise hohe Helligkeit liefern sollen.
Insbesondere können die folgenden Effekte erzielt werden.
Es können Halbleiterbauelemente hergestellt werden, die sich durch eine besonders hohe Robustheit, insbesondere in Bezug auf die Korrosionsbeständigkeit, auszeichnen.
Dadurch eignen sich die Halbleiterbauelemente besonders auch für Außenanwendungen, beispielsweise für den Einsatz in Fahrzeugen, etwa Kraftfahrzeugen.
Weiterhin kann bei der Befestigung der Halbleiterbauelemente die Qualität der Lötverbindung zuverlässig von der Seite des Halbleiterbauelements durch optische Inspektion überprüft werden.
Das Vereinzelungsverfahren kann erheblich beschleunigt werden, insbesondere wenn der Leiterrahmenverbund bei der Vereinzelung nicht mehr durchtrennt werden muss.
Insbesondere kann das Halbleiterbauelement so hergestellt werden, dass alle freiliegenden Teile des Leiterrahmens die Beschichtung aufweisen. Dadurch kann die Korrosion von Kupfer ausgeschlossen werden, ohne dass hierfür eine extra Schutzschicht auf dem Halbleiterbauelement vorgesehen werden muss.
Auch die Verbindungsleitung an der Vorderseite des Halbleiterbauelements kann die Beschichtung aufweisen. Dadurch, dass die Vorderseite des Halbleiterbauelements nicht separat geschützt werden muss, eignet sich das Halbleiterbauelement auch besonders für Anwendungen, bei denen ein optisches Element, beispielsweise eine Glasfaser, nahe an den Halbleiterchip herangeführt werden muss.
Weiterhin wird die Freiheit bei der Wahl des
Vereinzelungsverfahrens erhöht, sodass insbesondere auch ein anderes Vereinzelungsverfahren als Sägen Anwendung finden kann, etwa Ritzen und/oder Brechen.
Auch beim Vereinzeln mittels Sägens können die Herstellungskosten gesenkt werden, da das Sägen mit einer deutlich erhöhten Geschwindigkeit durchgeführt werden kann, wenn nicht die Gefahr der Schädigung der
Halbleiterbauelemente durch das abgetragene Kupfer besteht.
Weitere Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der Ausführungsbeispiele in Verbindung mit den Figuren.
Es zeigen: die Figuren 1A bis IN ein Ausführungsbeispiel für ein Verfahren zur Herstellung von Halbleiterbauelementen anhand von schematisch in Schnittansicht dargestellten Zwischenschritten, wobei die Figuren 1A, IC, IE, 1H und 1L jeweils eine Draufsicht, die Figuren 1B, ID, 1F und II jeweils eine zugehöriger Schnittansicht entlang der Linie AA', die Figuren IG, 1J und IM jeweils eine Rückseitenansicht und die Figuren 1K und IN eine Schnittansicht entlang der Linie BB' zeigen; die Figuren 2A bis 2D ein weiteres Ausführungsbeispiel für ein Verfahren zur Herstellung von Halbleiterbauelementen anhand von schematisch in Schnittansicht dargestellten Zwischenschritten, wobei die Figur 2A eine Draufsicht, die Figur 2B eine zugehörige Schnittansicht entlang der Linie AA', die Figur 2C eine Rückseitenansicht und die Figur 2D eine Schnittansicht entlang der Linie BB' zeigen; die Figuren 3A bis 3D ein weiteres Ausführungsbeispiel für ein Verfahren zur Herstellung von Halbleiterbauelementen anhand von schematisch in Schnittansicht dargestellten Zwischenschritten, wobei die Figuren 3A bis 3C jeweils eine Schnittansicht und die Figur 3D eine dazu senkrechte Schnittansicht entlang der Linie CC' zeigen; und die Figuren 4A bis 4C ein Ausführungsbeispiel für ein Halbleiterbauelement in schematischer Draufsicht (Figur 4A), in schematischer Rückansicht (Figur 4B) und in schematischer Seitenansicht (Figur 4C).
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen.
Die Figuren sind jeweils schematische Darstellungen und daher nicht unbedingt maßstabsgetreu. Vielmehr können vergleichsweise kleine Elemente und insbesondere Schichtdicken zur Verdeutlichung übertrieben groß dargestellt sein.
In Figur 1A ist ein Teilbereich eines Leiterrahmenverbunds 3 gezeigt, der acht Bauelementbereiche 35 aufweist. Aus jedem Bauelementbereich geht bei der Herstellung ein Halbleiterbauelement 1 hervor.
In vertikaler Richtung erstreckt sich der Leiterrahmenverbund 3 zwischen einer ersten Hauptfläche 31 und einer zweiten Hauptfläche 32.
Der Leiterrahmenverbund 3 weist weiterhin einen gitterförmigen Bereich 39 auf. Jeder Bauelementbereich 35 befindet sich innerhalb einer Zelle des gitterförmigen Bereichs 39 und ist somit rahmenförmig vom gitterförmigen Bereich 39 umgeben.
Ein Bauelementbereich 35 weist jeweils einen Montagebereich 351 und einen Kontaktierungsfläche 352 auf. Der Montagebereich 351 und der Kontaktierungsbereich 352 sind jeweils über mindestens einen, in dem gezeigten Ausführungsbeispiel jeweils über zwei, Verbindungsstege 37 mit dem gitterförmigen Bereich 39 verbunden. Davon abweichend kann ein Bauelementbereich 35 auch mehrere Montagebereiche 351 und/oder mehrere Kontaktierungsbereiche 352 aufweisen.
Der Leiterrahmenverbund 3 erstreckt sich also durchgängig über alle Bauelementbereiche 35 hinweg. Der
Kontaktierungsbereich 352 und der Montagebereich 351 eines Bauelementbereichs sind nicht direkt miteinander verbunden, sondern nur über die Verbindungsstege 37 und den gitterförmigen Bereich 39. Der Leiterrahmenverbund 3 ist beispielsweise durch ein strukturiertes Blech, etwa ein Kupferblech gebildet. Die Strukturierung erfolgt beispielsweise durch Stanzen.
Weiterhin ist der Leiterrahmenverbund 3 in vertikaler Richtung strukturiert, so dass der Leiterrahmenverbund 3 stellenweise eine erste Dicke dl und stellenweise eine zweite Dicke d2 aufweist, welche kleiner ist als die erste Dicke dl. Hierfür kann das Ausgangsmaterial des Leiterrahmenverbunds 3 stellenweise gedünnt, beispielsweise geätzt werden. In dem gezeigten Ausführungsbeispiel erfolgt das stellenweise Dünnen von der ersten Hauptfläche 31 des Leiterrahmenverbunds 3 her. Die erste Hauptfläche 31 wird nur durch die Bereiche des Leiterrahmenverbunds gebildet, die die erste Dicke dl aufweisen. Die zweite Hauptfläche 32 des Leiterrahmenverbunds 3 ist eben.
In dem gezeigten Ausführungsbeispiel weist der Montagebereich 351 einen ersten Teilbereich 3511 mit der ersten Dicke dl und einen zweiten Teilbereich 3512 mit der zweiten Dicke d2 auf.
Der Kontaktierungsbereich 352 weist ebenfalls einen ersten Teilbereich 3521 der ersten Dicke dl und einen zweiten Teilbereich 3522 der zweiten Dicke d2 auf.
Die Verbindungsstege 37 und der gitterförmigen Bereich 39 weisen jeweils die zweite Dicke d2 auf.
Nachfolgend wird, wie in den Figuren IC und ID dargestellt, auf den Montagebereichen 351 des Leiterrahmenverbunds ein Halbleiterchip 2 an dem Leiterrahmenverbund 3 befestigt, beispielsweise mittels einer Verbindungsschicht 6, etwa einer elektrisch leitfähigen Klebeschicht oder einem Lot.
Die erste Dicke dl und die zweite Dicke d2 des Leiterrahmenverbunds 3 sind vorzugsweise so aufeinander abgestimmt, dass sich die erste Dicke dl von der Summe aus zweiter Dicke d2, Dicke der Verbindungsschicht 6 und Dicke des Halbleiterchips 2 nicht oder nur geringfügig, beispielsweise um höchstens 50 gm oder höchstens 20 gm oder um höchstens 10 pm, voneinander unterscheiden.
Die Vorderseiten 20 der Halbleiterchips 2 und die erste Hauptfläche 31 des Leiterrahmenverbunds 3 schließen somit bündig ab oder unterscheiden sich bezogen auf den Abstand von der zweiten Hauptfläche 32 des Leiterrahmenverbunds 3 nur geringfügig voneinander.
Nachfolgend wird, wie in den Figuren IE, 1F und IG dargestellt ein Formkörperverbund 40 ausgebildet. Hierfür kann eine Formmasse mittels eines Gieß-Verfahrens aufgebracht werden. Die Formmasse wird an den Leiterrahmenverbund 3 und die Halbleiterchips 2 angeformt, so dass der Formkörperverbund unmittelbar an den Leiterrahmenverbund 3 und an die Halbleiterchips 2 angrenzt.
Der Formkörperverbund 4 erstreckt sich durchgehend über den Leiterrahmenverbund 3 und verbindet so die Bauelement Bereiche 35 unabhängig vom Leiterrahmenverbund 3 mechanisch stabil miteinander.
Der Formkörperverbund 4 wird so ausgebildet, dass der fertiggestellte Formkörperverbund 4 die Vorderseiten 20 der Halbleiterchips 2 die erste Hauptfläche 31 des Leiterrahmenverbunds und die zweite Hauptfläche 32 des Leiterrahmenverbunds 3 nicht bedeckt. Insbesondere sind die Bereiche der ersten Dicke dl an der ersten Hauptfläche frei von dem Formkörperverbund. Hierfür eignet sich insbesondere eignet ein Folien assistiertes Gieß-Verfahren, so dass die Vorderseiten 20 der Halbleiterchips und die Hauptflächen des Leiterrahmenverbunds bereits beim Ausbilden des Formkörperverbunds 4 frei bleiben. Diese Flächen müssen also nicht nach dem Ausbilden des Formkörperverbunds freigelegt werden. Dies ist grundsätzlich jedoch möglich, beispielsweise durch ein mechanisches oder chemisches Verfahren.
Die freiliegenden Bereiche des Leiterrahmenverbunds 3 mit der zweiten Dicke d2 werden beim Ausbilden des Formkörperverbunds 4 vollständig überdeckt.
Nach dem Ausbilden des Formkörperverbunds 4 können die Halbleiterchips 2 eines Bauelementbereichs 35 mit dem zugehörigen Kontaktierungsbereich 352 elektrisch leitend verbunden werden. Hierfür kann zur Ausbildung einer Verbindungsleitung 5 eine einschichtige oder mehrschichtige Kontaktierungsbeschichtung auf dem Formkörperverbund 4 aufgebracht werden, so dass die Verbindungsleitung an der ersten Hauptfläche 31 an den Kontaktierungsbereich 352 angrenzt. Die Halbleiterchips 2 werden an ihrer Vorderseite 20 also mittels einer planaren Kontaktierung elektrisch angeschlossen .
Nachfolgend wird, wie in den Figuren 1H bis 1K schematisch dargestellt, Material des Leiterrahmenverbunds 3 von der zweiten Hauptfläche 32 her stellenweise abgetragen, beispielsweise durch Ätzen. Insbesondere wird der Leiterrahmenverbund an den Stellen, an denen das Material abgetragen wird, in vertikaler Richtung vollständig entfernt. Hierbei wird insbesondere der gitterförmige Bereich 39 entfernt. Die Montagebereiche 351 und die
Kontaktierungsbereiche 352 werden zumindest stellenweise vor dem Materialabtrag geschützt, beispielsweise durch eine Maskenschicht .
Die Bauelementbereiche 35 des Leiterrahmenverbunds 3 sind somit nur noch über den Formkörperverbund 4 mechanisch miteinander verbunden. Der Leiterrahmenverbund 3 selbst erstreckt sich nicht mehr über die Bauelementbereiche 35 hinweg.
Weiterhin wird in diesem Bearbeitungsschritt des Leiterrahmenverbunds, wie in den Figuren 1J und 1K gezeigt, bereichsweise Material der Verbindungsstege 37 entfernt, so dass in den Verbindungsstegen 37 eine Kavität 36 ausgebildet wird.
Die geätzten Bereiche 7, in denen Material des Leiterrahmenverbunds 3 entfernt wird, sind in Figur 1J schraffiert dargestellt.
In dem gezeigten Ausführungsbeispiel wird werden die Verbindungsstege 37 mittels der Kavität 36 in voneinander getrennte, parallel zueinander verlaufende Teilstege unterteilt .
Nachfolgend wird, wie in den Figuren 1L bis IN gezeigt, eine Beschichtung 38 aufgebracht, beispielsweise durch galvanische Abscheidung. Dies kann insbesondere so erfolgen, dass alle freiliegenden metallischen Flächen beschichtet werden. Eine Maskierung ist also nicht erforderlich. Diese Beschichtung 38 bedeckt die Verbindungsleitung 5. Weiterhin weist der Leiterrahmenverbund 30 die Beschichtung 38 auf. Für die Beschichtung eignet sich beispielsweise eine Schichtfolge mit zumindest einer metallischen Schicht, beispielsweise eine Beschichtung mit Schichten aus Nickel, Platin und Gold.
Durch eine solche Beschichtung 38 kann die Korrosionsbeständigkeit der aus dem Leiterrahmenverbund hervorgehenden Leiterrahmen 3 und der Verbindungsleitungen 5 erreicht werden. Weiterhin wird die Lötbarkeit des entstehenden Halbleiterbauelements 1 vereinfacht.
Insbesondere wird die Beschichtung 38 erst aufgebracht, nachdem der Leiterrahmenverbund 30 stellenweise abgetragen wurde, so dass die durch den Materialabtrag entstehenden Oberflächen ebenfalls geschützt werden können, beispielsweise die Oberflächen der Kavitäten 36.
Abschließend erfolgt eine Vereinzelung des Formkörperverbunds 4 zwischen benachbarten Bauelementbereichen 35 entlang von Vereinzelungslinien 9. Entlang dieser Vereinzelungslinien 9 befindet sich kein Material des Leiterrahmenverbunds 3 mehr, so dass beim Vereinzeln kein metallisches Material des Leiterrahmenverbunds 3 durchtrennt werden muss. Bei einem Vereinzeln durch Sägen kann das Sägen so mit einer deutlich erhöhten Geschwindigkeit durchgeführt werden, ohne dass die Gefahr einer Schädigung der bestehenden Halbleiterbauelemente durch beim Sägen entstehenden Materialabtrieb des Leiterrahmenverbunds 3 besteht.
An den Stellen, an denen der Leiterrahmenverbund 3 ursprünglich den gitterförmigen Bereich 39 aufgewiesen hat, weist der beim Vereinzeln aus dem Formkörperverbund 4 entstandene Formkörper 40 des Halbleiterbauelements 1 eine Einbuchtung 41 auf. Diese Einbuchtung erstreckt sich insbesondere entlang des gesamten Umfangs des beim Vereinzeln entstandenen Halbleiterbauelements 1.
Der Formkörper 40 bildet den Gehäusekörper des Halbleiterbauelements 1 und erstreckt sich in vertikaler Richtung zwischen einer Montageseite 45 und einer der Montageseite gegenüber liegenden Vorderseite 46. An der Montageseite 45 weist das Halbleiterbauelement Kontaktflächen für die externe elektrische Kontaktierung auf. Diese sind in Figur IN zur verbesserten Darstellung nicht gezeigt.
Die Einbuchtung 41 befindet sich an der Rückseite 45 des Formkörpers 40.
Beim Vereinzeln entstehen die Seitenflächen 15 des Halbleiterbauelements 1. Diese Seitenflächen sind durch den Formkörper 40 gebildet. Die Seitenflächen können daher für das Vereinzelungsverfahren charakteristische Spuren aufweisen, beispielsweise Sägespuren.
An zumindest einer der Seitenflächen 15 ist eine Kavität 36 sichtbar. Die Kavität 36 eignet sich somit bei einer Montage des Halbleiterbauelements 1 als eine Lotkontrollstruktur, welche in einer Seitenansicht des Halbleiterbauelements 1 sichtbar ist. Es können auch an zwei oder mehr, insbesondere an allen Seitenflächen des Halbleiterbauelements 1 jeweils mindestens eine Kavität 26 sichtbar sein.
Das in den Figuren 2A bis 2D dargestellte Ausführungsbeispiel für ein Verfahren entspricht im Wesentlichen dem im Zusammenhang mit den Figuren 1A bis IN beschriebenen Ausführungsbeispiel . Im Unterschied hierzu weisen die Verbindungsstege 37 des bereitgestellten Leiterrahmenverbunds 3 die erste Dicke dl auf.
Nach dem Ausbilden des Formkörperverbunds 4 kann wiederum wie im Zusammenhang mit Figur 1J beschrieben der gitterförmige Bereich des Leiterrahmenverbunds 3 entfernt werden. Hierbei wird in den Verbindungsstegen 37 eine Kavität 36 in Form einer Ausnehmung in den Verbindungsstellen 37 ausgebildet.
Die Verbindungsstege 37 erstrecken sich in vertikaler Richtung vollständig durch den entstehenden Formkörper 40 des vereinzelten Halbleiterbauelements 1 hindurch.
Die übrigen Schritte können wie im Zusammenhang mit dem vorherigen Ausführungsbeispiel beschrieben durchgeführt werden. Insbesondere muss auch bei diesem Ausführungsbeispiel beim Vereinzeln kein Material des Leiterrahmenverbunds 3 durchtrennt werden, da dieses entlang der Vereinzelungslinien 9 bereits entfernt ist.
Der Materialabtrag des Leiterrahmenverbunds 3 erfolgt in vertikaler Richtung insbesondere so, dass der gitterförmige Bereich in vertikaler Richtung vollständig abgetragen wird und die Verbindungsstege 37 in vertikaler Richtung nicht vollständig abgetragen werden, so dass die Kavitäten 36 in den Verbindungsstegen 37 entstehen.
In der Schnittansicht der Figur 2D entlang der Linie BB' weisen die Verbindungsstege 37 somit eine U-förmige Grundform auf. Die Verbindungsstege 37 mit der Kavität 36 bilden wiederum eine Lotkontrollstruktur. Das in den Figuren 3A bis 3D dargestellte Ausführungsbeispiel für ein Verfahren entspricht im Wesentlichen dem im Zusammenhang mit den Figuren 1A bis IN beschrieben Ausführungsbeispiel .
Im Unterschied hierzu wird der Leiterrahmenverbund 3 von der ersten Hauptfläche 31 und der zweiten Hauptfläche 32 her in vertikaler Richtung strukturiert. Eine erste Region 331 mit einer dritten Dicke d3 bildet stellenweise die erste Hauptfläche 31 des Leiterrahmenverbunds 3. Eine zweite Region 332 mit der zweiten Dicke d2 bildet stellenweise die zweite Hauptfläche 32 des Leiterrahmenverbunds 3. Zwischen der ersten Region 331 und der zweiten Region 332 verläuft ein Übergangsbereich 34 mit der ersten Dicke. Die dritte Dicke d3 ist kleiner als die erste Dicke dl und kann insbesondere gleich der zweiten Dicke d2 sein. Dadurch kann die Strukturierung von der ersten Hauptfläche 31 und der zweiten Hauptfläche 32 her in einem gemeinsamen Herstellungsschritt erfolgen. Grundsätzlich können die zweite Dicke d2 und die dritte Dicke d3 aber auch voneinander verschieden sein.
Der Übergangsbereich 34 verläuft entlang der Vereinzelungslinien 9. Nach dem Ausbilden des Formkörperverbunds 4 wird wiederum Material des Leiterrahmenverbunds 3 stellenweise entfernt. Dadurch werden entlang der Vereinzelungslinien 9 Kavitäten 36 im Leiterrahmenverbund 3 ausgebildet.
Nach dem Vereinzeln sind diese Kavitäten 36 an der Seitenfläche 15 des entstehenden Halbleiterbauelements 1 sichtbar und können so als Lotkontrollstrukturen dienen. Im Unterschied zu den vorangegangenen Ausführungsbeispielen wird der Leiterrahmenverbund 3 entlang der Vereinzelungslinien 9 vor dem Vereinzeln jedoch nicht vollständig entfernt. Beim Vereinzeln wird also auch der Leiterrahmenverbund 3 durchtrennt. Aufgrund der geometrischen Ausgestaltung des Leiterrahmenverbunds 3 mit dem Übergangsbereich 34 besteht jedoch nicht die Gefahr, dass beim Sägen abgetragenes Metall des Leiterrahmenverbunds 3 zu einer Schädigung der entstehenden Halbleiterbauelemente 1 führt.
In den Figuren 4A bis 4C ist exemplarisch ein Halbleiterbauelement 1 gezeigt, wie es mit einem Verfahren gemäß dem in den Figuren 1A bis IN beschriebenen Ausführungsbeispiel hergestellt werden kann.
Das Halbleiterbauelement 1 weist einen Halbleiterchip 2, beispielsweise einen LED-Halbleiterchip auf. Weiterhin weist das Halbleiterbauelement 1 einen Leiterrahmen 30 mit einem Montagebereich 351 und einem vom Montagebereich beabstandeten Kontaktierungsbereich 352 auf. Der Halbleiterchip 2 ist auf dem Montagebereich 351 angeordnet und beispielsweise mit einer Verbindungsschicht 6 an dem Montagebereich 351 befestigt. Der Leiterrahmen 30 und der Halbleiterchip 2 sind in einen Formkörper 4 eingebettet. Der Halbleiterchip 2 ist über eine Verbindungsleitung 5 mit dem Kontaktierungsbereich 352 über eine planaren Kontaktierung elektrisch leitend verbunden .
Der Formkörper 40 weist eine Montageseite 45 und eine der Montageseite gegenüberliegende Vorderseite 46 auf. Der Leiterrahmen 30 erstreckt sich stellenweise vollständig von der Montageseite 45 bis zur Vorderseite 46. Der Montagebereich 351 und der Kontaktierungsbereich 352 bilden jeweils an der Rückseite des Formkörpers 40 extern zugängliche Kontaktflächen 8 des Halbleiterbauelements. Insbesondere sind alle für die elektrische Kontaktierung des Halbleiterbauelements 1 erforderlichen Kontaktflächen an der Montageseite des Formkörpers zugänglich, so dass das Halbleiterbauelement 1 ein oberflächenmontierbares Bauelement ist.
Der Leiterrahmen 30 bildet zumindest eine Kavität 36, die in einer Seitenansicht des Halbleiterbauelements 1 sichtbar ist. Die Kavität 36 geht von der Montageseite 45 aus. In Draufsicht auf das Halbleiterbauelement 1 ist der Leiterrahmen 30 an jeder Stelle von einer äußeren Umrandung 49 des Formkörpers 40 beabstandet.
An der Vorderseite des Formkörpers 46 liegt die Vorderseite 20 des Halbleiterchips frei, so dass die vom Halbleiterchip 2 im Betrieb zu erzeugende und/oder zu empfangende Strahlung nicht durch den Formkörper 40 hindurch laufen muss. Der Formkörper 40 kann für die zu empfangende und/oder zu erzeugende Strahlung durchlässig, reflektierend oder gezielt absorbierend ausgebildet sein. Beispielsweise eignet sich für den Formkörper 40 ein durch ein Gieß-Verfahren verarbeitbares Material, etwa ein Polymermaterial wie ein Silikon oder ein Epoxid.
Die Seitenflächen 15 des Halbleiterbauelements 1 entstehen während der Herstellung bei der Vereinzelung, so dass die Seitenflächen 15 Spuren 91 aufweisen können, was in Figur 4B in einer vergrößerten Darstellung 91 gezeigt ist. Alle metallischen Bereiche des Halbleiterbauelements 1, die an der Außenfläche des Halbleiterbauelements 1 zugänglich sind, weisen eine Beschichtung 38 auf, insbesondere die Verbindungsleitung 5 und der Leiterrahmen 30, insbesondere auch im Bereich der Kavität 36. Hinsichtlich der Lötbarkeit weist die Kavität 36 also dieselben Eigenschaften wie die elektrischen Kontaktierungsflächen 8 auf, so dass sich bei der Montage des Halbleiterbauelements 1 am Verlauf des Lot im Bereich der Kavität 36 erkennen lässt, ob eine zuverlässige Lotverbindung zwischen dem Halbleiterbauelement 1 und einem Anschlussträger, beispielsweise einer Leiterplatte erfolgt ist.
Der Formkörper 40 weist in Schnittansicht, wie in Figur 4C gezeigt eine rechteckige Grundform mit einer Einbuchtung 41 an der Montageseite 45 auf. Die Einbuchtung 41 verläuft entlang des gesamten Umfangs des Halbleiterbauelements 1 (vergleiche Figur 4B). Im Bereich der Einbuchtung 41 ist die Kavität 36 des Halbleiterbauelements 1 sichtbar.
Von dem beschriebenen Ausführungsbeispiel abweichend kann die Kavität 36, wie im Zusammenhang mit den Figuren 2A bis 2D beschrieben, auch als eine Vertiefung ausgebildet sein.
Weiterhin kann der Leiterrahmen 30 auch wie im Zusammenhang mit den Figuren 3A bis 3D beschrieben ausgebildet sein. In diesem Fall weist der Formkörper 40 keine umlaufende Einbuchtung 41 auf und der Leiterrahmen 30 erstreckt sich bis zur Seitenfläche 15 des Halbleiterbauelements 1, insbesondere stellenweise bis zur äußeren Umrandung 49 des Formkörpers 40.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder den Ausführungsbeispielen angegeben ist.
Bezugszeichenliste
1 Halbleiterbauelement
15 Seitenfläche
2 Halbleiterchip
20 Vorderseite des Halbleiterchips
3 Leiterrahmenverbund
30 Leiterrahmen
31 erste Hauptfläche
32 zweite Hauptfläche
331 erste Region
332 zweite Region
34 Übergangsbereich
35 Bauelementbereich
351 Montagebereich
3511 erster Teilbereich des Montagebereichs
3512 zweiter Teilbereich des Montagebereichs
352 Kontaktierungsbereich
3521 erster Teilbereich des Kontaktierungsbereichs
3522 zweiter Teilbereich des Kontaktierungsbereichs
36 Kavität
37 Verbindungssteg
38 Beschichtung
39 gitterförmiger Bereich
4 Formkörperverbund
40 Formkörper
41 Einbuchtung
45 Montageseite
46 Vorderseite
49 äußere Umrandung
5 Verbindungsleitung
6 Verbindungsschicht
7 geätzter Bereich 8 Kontaktfläche
9 Vereinzelungslinie 91 Spuren dl erste Dicke d2 zweite Dicke d3 dritte Dicke

Claims

Patentansprüche
1. Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen (1) mit den Schritten: a) Bereitstellen eines Leiterrahmenverbundes (3) mit einer Mehrzahl von Bauelementbereichen (35), wobei der Leiterrahmenverbund (3) stellenweise eine erste Dicke (dl) und stellenweise eine zweite Dicke (d2), welche kleiner ist als die erste Dicke (dl), aufweist; b) Befestigen von jeweils mindestens einem Halbleiterchip (2) auf einem der Bauelementbereiche (35); c) Umformen des Leiterrahmenverbunds (3) mit einer Formmasse zur Ausbildung eines Formkörperverbunds (4); d) Bereichsweises Entfernen von Material des Leiterrahmenverbunds ; e) Vereinzeln in die Mehrzahl von Halbleiterbauelementen (1) entlang von Vereinzelungslinien (9) zwischen benachbarten Bauelementbereichen (3).
2. Verfahren nach Anspruch 1, wobei im Schritt d) zumindest stellenweise Material des Leiterrahmenverbunds (3) entlang der Vereinzelungslinien (9) entfernt wird.
3. Verfahren nach einem der vorherigen Ansprüche, wobei nach Schritt d) eine Beschichtung (38) des Leiterrahmenverbunds (3) ausgebildet wird.
4. Verfahren nach einem der vorherigen Ansprüche, wobei die Bauelementbereiche (35) des Leiterrahmenverbunds (3) in Schritt d) voneinander getrennt werden.
5. Verfahren nach einem der vorherigen Ansprüche wobei der in Schritt a) bereitgestellte Leiterrahmenverbund (3) einen gitterförmigen Bereich (39) aufweist, der die Bauelementbereiche entlang der Vereinzelungslinien (9) jeweils rahmenförmig umläuft.
6. Verfahren nach Anspruch 5, wobei der gitterförmige Bereich (39) des Leiterrahmenverbunds die zweite Dicke (d2) aufweist und in Schritt d) entlang der Vereinzelungslinien (9) vollständig entfernt wird.
7. Verfahren nach Anspruch 6, wobei die Bauelementbereiche (35) jeweils einen Montagebereich (351) für die Befestigung von zumindest einem Halbleiterchip und zumindest einen vom Montagebereich beabstandeten Kontaktierungsbereich (352) aufweisen.
8. Verfahren nach Anspruch 7, wobei der Montagebereich (351) und der Kontaktierungsbereich (352) in Schritt a) jeweils über mindestens einen Verbindungssteg (37) mit dem gitterförmigen Bereich (39) verbunden sind.
9. Verfahren nach Anspruch 8, wobei in Schritt d) stellenweise Material der Verbindungsstege (37) zur Ausbildung einer Kavität (36) entfernt wird.
10. Verfahren nach Anspruch 9, wobei die Verbindungsstege (37) die zweite Dicke (d2) aufweisen und in Schritt d) im Bereich der Kavität (36) vollständig durchtrennt werden.
11. Verfahren nach Anspruch 9, wobei die Verbindungsstege (37) die erste Dicke (dl) aufweisen und in Schritt d) die Kavität (36) als eine Vertiefung in den Verbindungsstegen ausgebildet wird.
12. Verfahren nach einem der Ansprüche 7 bis 11, wobei der Halbleiterchip (2) eines Bauelementbereichs (35) jeweils mit zumindest einem zugeordneten Kontaktierungsbereich (352) nach Schritt c) elektrisch leitend verbunden wird.
13. Verfahren nach einem der Ansprüche 7 bis 12, wobei der Montagebereich (351) in einem ersten Teilbereich (3511) die erste Dicke (dl) und in einem zweiten Teilbereich (3512) die zweite Dicke (d2) aufweist.
14. Verfahren nach einem der vorherigen Ansprüche, wobei sich in Schritt a) der Leiterrahmenverbund (3) zwischen einer ersten Hauptfläche (31) und einer der ersten Hauptfläche gegenüberliegenden zweiten Hauptfläche (32) erstreckt, wobei eine erste Region (331) des Leiterrahmenverbunds (3) mit einer dritten Dicke (d3) die erste Hauptfläche (31) bildet und eine zweite Region (332) des Leiterrahmenverbunds (3) mit der zweiten Dicke (d3) die zweite Hauptfläche (32) bildet, wobei die dritte Dicke (d3) kleiner ist als die erste Dicke (dl).
15. Verfahren nach Anspruch 14, wobei zwischen der ersten Region (331) und der zweiten Region (332) ein Übergangsbereich (34) des Leiterrahmenverbunds (3) mit der ersten Dicke angeordnet ist, wobei in Schritt d) im Übergangsbereich (34) Material des Leiterrahmenverbunds (3) entfernt wird und der Übergangsbereich (34) in Schritt e) durchtrennt wird.
16. Halbleiterbauelement (1) mit einem Halbleiterchip (2) und einem Leiterrahmen (30), der einen Montagebereich (351) und einen von dem Montagebereich (351) beabstandeten Kontaktierungsbereich (352) aufweist, wobei
- der Halbleiterchip (2) auf dem Montagebereich (351) angeordnet ist;
- der Leiterrahmen (30) und der Halbleiterchip (2) in einen Formkörper (40) eingebettet sind;
- der Halbleiterchip (2) über eine Verbindungsleitung (5) mit dem Kontaktierungsbereich (352) elektrisch leitend verbunden ist;
- der Formkörper (40) eine Montageseite (45) und eine der Montageseite (45) gegenüberliegende Vorderseite (46) aufweist, wobei sich der Leiterrahmen (30) stellenweise vollständig von der Montageseite (45) bis zur Vorderseite (46) erstreckt;
- der Montagebereich (351) und der Kontaktierungsbereich (352) jeweils an der Montageseite (45) des Formkörpers extern zugängliche Kontaktflächen (8) des Halbleiterbauelements (1) bilden; und
- der Leiterrahmen (30) zumindest eine Kavität (36) bildet, die in einer Seitenansicht des Halbleiterbauelements (1) sichtbar ist.
17. Halbleiterbauelement nach Anspruch 16, bei dem der Leiterrahmen (30) in einer Draufsicht auf das Halbleiterbauelement (1) an jeder Stelle von einer äußeren Umrandung (49) des Formkörpers (40) beabstandet ist.
18. Halbleiterbauelement nach Anspruch 16 oder 17, das nach einem Verfahren gemäß einem der Ansprüche 1 bis 15 hergestellt ist.
PCT/EP2020/084928 2019-12-19 2020-12-07 Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement WO2021122112A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019220215.2A DE102019220215A1 (de) 2019-12-19 2019-12-19 Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102019220215.2 2019-12-19

Publications (1)

Publication Number Publication Date
WO2021122112A1 true WO2021122112A1 (de) 2021-06-24

Family

ID=73748127

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/084928 WO2021122112A1 (de) 2019-12-19 2020-12-07 Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement

Country Status (2)

Country Link
DE (1) DE102019220215A1 (de)
WO (1) WO2021122112A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022123579A1 (de) 2022-09-15 2024-03-21 Ams-Osram International Gmbh Gehäuse, leiterrahmenverbund und herstellungsverfahren

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060035414A1 (en) * 2004-08-11 2006-02-16 Park Hyungjun Process and lead frame for making leadless semiconductor packages
WO2009036604A1 (en) * 2007-09-20 2009-03-26 Asat Limited Etching isolation of lpcc/qfn strip
US20150001698A1 (en) * 2013-06-28 2015-01-01 Stmicroelectronics, Inc. Leadless packages and method of manufacturing same
DE102014103034A1 (de) * 2014-03-07 2015-09-10 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2016071440A1 (de) * 2014-11-05 2016-05-12 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement, verfahren zum herstellen eines optoelektronischen bauelements
US20170316997A1 (en) * 2016-05-02 2017-11-02 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
US20190148270A1 (en) * 2017-09-09 2019-05-16 Amkor Technology, Inc. Method of forming a packaged semiconductor device having enhanced wettable flank and structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120152B2 (en) * 2008-03-14 2012-02-21 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having marking and corner lead features and manufacturing methods thereof
US8304277B2 (en) * 2010-09-09 2012-11-06 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with cavities formed through etch-resistant conductive layer for bump locking
WO2012060336A1 (ja) * 2010-11-02 2012-05-10 大日本印刷株式会社 Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム
DE102014102184A1 (de) * 2014-02-20 2015-08-20 Osram Opto Semiconductors Gmbh Herstellung eines optoelektronischen Bauelements
DE102014119390A1 (de) * 2014-12-22 2016-06-23 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102015109953A1 (de) * 2015-06-22 2016-12-22 Osram Opto Semiconductors Gmbh Herstellung elektronischer Bauelemente

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060035414A1 (en) * 2004-08-11 2006-02-16 Park Hyungjun Process and lead frame for making leadless semiconductor packages
WO2009036604A1 (en) * 2007-09-20 2009-03-26 Asat Limited Etching isolation of lpcc/qfn strip
US20150001698A1 (en) * 2013-06-28 2015-01-01 Stmicroelectronics, Inc. Leadless packages and method of manufacturing same
DE102014103034A1 (de) * 2014-03-07 2015-09-10 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2016071440A1 (de) * 2014-11-05 2016-05-12 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement, verfahren zum herstellen eines optoelektronischen bauelements
US20170316997A1 (en) * 2016-05-02 2017-11-02 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
US20190148270A1 (en) * 2017-09-09 2019-05-16 Amkor Technology, Inc. Method of forming a packaged semiconductor device having enhanced wettable flank and structure

Also Published As

Publication number Publication date
DE102019220215A1 (de) 2021-06-24

Similar Documents

Publication Publication Date Title
WO2014154632A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
EP2396832A1 (de) Verkapselte optoeleketronische halbleiteranordnung mit lötstoppschicht und entsprechendes verfahren
EP0783183A2 (de) Halbleiter-Bauelement und Verfahren zur Herstellung eines Halbleiter-Bauelementes
WO2007025521A2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einer planaren kontaktierung und halbleiterbauelement
DE112017005112B4 (de) Sensor und Verfahren zum Hertsellen von Sensoren
WO2019145350A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
DE102017128457A1 (de) Herstellung optoelektronischer bauelemente
WO2009079983A1 (de) Leuchtdiodenchip mit überspannungsschutz
WO2016202917A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement
DE102015109953A1 (de) Herstellung elektronischer Bauelemente
WO2021008813A1 (de) Bauteil und verfahren zur herstellung eines bauteils
WO2017016953A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
DE102008028886A1 (de) Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
WO2015177164A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips sowie optoelektronischer halbleiterchip
WO2016202794A1 (de) Bauelement und verfahren zur herstellung eines bauelements
WO2021122112A1 (de) Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement
DE102016101526A1 (de) Herstellung eines Multichip-Bauelements
WO2021023577A1 (de) Verfahren zur vereinzelung von bauteilen aus einem bauteilverbund sowie bauteil
WO2024126206A1 (de) Verfahren zum herstellen elektronischer bauelemente
WO2016015966A1 (de) Halbleiterbauelement, beleuchtungsvorrichtung und verfahren zur herstellung eines halbleiterbauelements
DE102020107409B4 (de) Gehäuse für ein optoelektronisches halbleiterbauelement und optoelektronisches halbleiterbauelement
WO2022248247A1 (de) Optoelektronisches halbleiterbauteil und paneel
DE102010054591B4 (de) Gehäuse und Verfahren zur Herstellung eines Gehäuses für ein optoelektronisches Bauelement
DE102004047061B4 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20820903

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20820903

Country of ref document: EP

Kind code of ref document: A1