[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2021191970A1 - 送受信機 - Google Patents

送受信機 Download PDF

Info

Publication number
WO2021191970A1
WO2021191970A1 PCT/JP2020/012722 JP2020012722W WO2021191970A1 WO 2021191970 A1 WO2021191970 A1 WO 2021191970A1 JP 2020012722 W JP2020012722 W JP 2020012722W WO 2021191970 A1 WO2021191970 A1 WO 2021191970A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
transmitter
receiver
bandpass filter
pll
Prior art date
Application number
PCT/JP2020/012722
Other languages
English (en)
French (fr)
Inventor
雄丈 海野
幸宣 垂井
充徳 面
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2020/012722 priority Critical patent/WO2021191970A1/ja
Publication of WO2021191970A1 publication Critical patent/WO2021191970A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation

Definitions

  • the present disclosure relates to a transceiver that receives a signal in a superheterodyne system.
  • the superheterodyne transceiver used in the radar device has a function of transmitting microwaves and a function of receiving microwaves.
  • the clock generator When this transmitter / receiver transmits microwaves, the clock generator generates a clock signal from the reference signal generated by the reference oscillator and inputs it to the DDS (Direct Digital Synthesizer: direct digital synthesizer, digital direct synthesis oscillator).
  • the intermediate frequency signal output from the DDS is input to the transmission mixer through a bandpass filter for removing aliasing noise.
  • the transmission mixer uses the local signal output from the PLL (Phases Lock Loop: phase-locked loop) to up-convert the intermediate frequency signal that has passed through the bandpass filter.
  • the up-converted intermediate frequency signal passes through a bandpass filter for image removal and becomes a transmission signal.
  • This transmission signal is amplified to a specified power by a high frequency amplifier and output from the transmission signal output terminal.
  • the transceiver described in Patent Document 1 is a superheterodyne transceiver, and uses a common PLL for both transmission and reception.
  • the receiving mixer uses the local signal output from the PLL to down-convert the received signal and convert it into an intermediate frequency signal.
  • the present disclosure has been made in view of the above, and an object of the present disclosure is to obtain a transceiver that can realize signal transmission and signal reception in a superheterodyne system with a small device configuration.
  • the present disclosure is a transmitter / receiver that receives a signal in a superheterodyne system, and uses a reference oscillator that outputs a reference signal of a specific frequency and a reference signal as the first reference signal. It is provided with a first phase-locked loop that modulates a reference signal into a local signal by multiplying by a multiplication factor. Further, the transmitter / receiver of the present disclosure includes a frequency conversion unit that converts a received signal from an external device into an intermediate frequency signal by down-converting the received signal using a local signal, and a second multiplication factor of the frequency of the reference signal. It is provided with a second phase-locked loop that modulates the reference signal into a transmission signal by multiplying by.
  • the transceiver according to the present disclosure has the effect of being able to realize signal transmission and signal reception in the superheterodyne system with a small device configuration.
  • FIG. 1 is a diagram showing a configuration of a transmitter / receiver according to the first embodiment.
  • the transceiver 101 is a superheterodyne transceiver that transmits and receives microwave signals.
  • the transmitter / receiver 101 includes a transmission signal output terminal 21, a high frequency amplifier 22, PLLs 24 and 28 which are phase-locked loops, and a reference oscillator 29. Further, the transmitter / receiver 101 includes a reception signal input terminal 31, a high frequency amplifier 32, a bandpass filter 33, a mixer 34 which is a frequency conversion unit, a bandpass filter 35, and an AD (Analog) which is an analog-digital conversion circuit. A -to-Digital) converter 36 and a received signal output terminal 37 are provided.
  • the PLL 28 is the first phase-locked loop
  • the PLL 24 is the second phase-locked loop.
  • the reference oscillator 29 is connected to the PLL 24 and the PLL 28 via the connection point P1.
  • the PLL 24 is connected to the high frequency amplifier 22, and the high frequency amplifier 22 is connected to the transmission signal output terminal 21.
  • the PLL 28 is connected to the mixer 34.
  • the received signal input terminal 31 is connected to the high frequency amplifier 32, the high frequency amplifier 32 is connected to the bandpass filter 33, and the bandpass filter 33 is connected to the mixer 34.
  • the mixer 34 is connected to the bandpass filter 35, the bandpass filter 35 is connected to the AD converter 36, and the AD converter 36 is connected to the reception signal output terminal 37.
  • the route from the connection point P1 to the PLL 24 is the route R1
  • the route from the connection point P1 to the PLL 28 is the route R2.
  • the path from the received signal input terminal 31 to the high frequency amplifier 32 is the path R3.
  • connection point P1 to the transmission signal output terminal 21 is the transmission system
  • connection point P1 to the mixer 34 and the reception signal input terminal 31 to the reception signal output terminal 37 are the reception systems.
  • the reference oscillator 29 outputs a reference signal of a specific frequency.
  • the PLL 24 multiplies the reference signal and modulates it into a transmission signal.
  • the high frequency amplifier 22 amplifies the transmission signal multiplied by the PLL 24 and outputs it to the transmission signal output terminal 21.
  • the transmission signal output terminal 21 outputs the amplified transmission signal to an external device.
  • the PLL 28 modulates the reference signal into a local signal (frequency conversion signal) used when the mixer 34 performs frequency conversion by multiplying the reference signal.
  • the PLL 28 multiplies the reference signal by the first multiplication factor to generate a local signal
  • the PLL 24 multiplies the frequency of the reference signal by the second multiplication factor to generate a transmission signal. ..
  • the PLL 28 outputs a local signal to the mixer 34.
  • the reception signal input terminal 31 receives a reception signal from an external device and sends the received reception signal to the high frequency amplifier 32.
  • the high frequency amplifier 32 amplifies the received signal.
  • the bandpass filter 33 passes only the reception signal of a specific frequency among the reception signals amplified by the high frequency amplifier 32.
  • the mixer 34 generates an intermediate frequency signal by down-converting the received signal of a specific frequency output from the bandpass filter 33 using the local signal multiplied by the PLL 28. That is, the mixer 34 frequency-converts the received signal into an intermediate frequency signal.
  • the bandpass filter 35 removes the image signal from the intermediate frequency signal generated by the mixer 34.
  • the AD converter 36 converts the intermediate frequency signal from which the image signal has been removed into a digital signal, and outputs the intermediate frequency signal to the reception signal output terminal 37.
  • the reception signal output terminal 37 outputs an intermediate frequency signal converted into a digital signal to an external device (internal device of the radar device, etc.).
  • a reference signal is output from the reference oscillator 29. This reference signal is distributed to the path R1 and the path R2. In the path R1, the PLL 24 multiplies the reference signal so that it becomes a transmission signal of a specific frequency. The transmission signal multiplied by the PLL 24 is amplified by the high frequency amplifier 22 and output from the transmission signal output terminal 21 to the external device.
  • the reference signal is multiplied by PLL28 so that it becomes a local signal of a specific frequency.
  • the local signal multiplied by PLL 28 is output to the mixer 34.
  • the received signal input to the received signal input terminal 31 is amplified by the high frequency amplifier 32.
  • the amplified reception signal passes through the bandpass filter 33, so that only the reception signal having a specific frequency is output from the bandpass filter 33.
  • the mixer 34 down-converts the received signal of a specific frequency output from the bandpass filter 33 by using the local signal multiplied by the PLL 28. As a result, the received signal of a specific frequency output from the bandpass filter 33 becomes an intermediate frequency signal.
  • the mixer 34 generates an intermediate frequency signal by mixing the received signal and the local signal generated from the reference signal and converting the frequency difference between the two signals into an intermediate frequency.
  • the bandpass filter 35 removes the image signal from this intermediate frequency signal. Further, the AD converter 36 converts the intermediate frequency signal from which the image signal has been removed into a digital signal. The reception signal output terminal 37 outputs an intermediate frequency signal converted into a digital signal to an external device.
  • the transmitter / receiver 101 is not limited to handling the same frequency signal in transmission / reception, but can also handle different frequency signals in transmission / reception by changing the multiplication factors of PLL 24 and PLL 28 according to the signal to be transmitted and the signal to be received. be.
  • the transmission system has a configuration in which the reference signal generated by the reference oscillator 29 is directly sent to the PLL 24, and the reception system has a superheterodyne configuration.
  • the mixer, the image removal bandpass filter filter, and the aliasing noise removal bandpass filter are not required for the transmission system, so that the circuit scale of the transmission system can be reduced. This makes it possible to reduce the size of the transmitter / receiver 101.
  • the transceiver of the comparative example is a transceiver that shares the PLL between the transmitting system and the receiving system and transmits and receives signals in a superheterodyne system.
  • FIG. 2 is a diagram showing a configuration of a transmitter / receiver in a comparative example.
  • the transmitter / receiver 200 of the comparative example includes a transmission signal output terminal 1, a high frequency amplifier 2, a bandpass filter 3, a mixer 4, a bandpass filter 5, a DDS 6, a clock generator 7, a PLL 8, and a reference oscillator 9. And have. Further, the transmitter / receiver 200 includes a reception signal input terminal 11, a high frequency amplifier 12, a bandpass filter 13, a mixer 14, a bandpass filter 15, an AD converter 16, and a reception signal output terminal 17. ..
  • the reference oscillator 9 is connected to the PLL 8 and the clock generator 7 via the connection point P2.
  • the clock generator 7 is connected to the DDS 6, the DDS 6 is connected to the bandpass filter 5, and the bandpass filter 5 is connected to the mixer 4.
  • the mixer 4 is connected to the bandpass filter 3, the bandpass filter 3 is connected to the high frequency amplifier 2, and the high frequency amplifier 2 is connected to the transmission signal output terminal 1.
  • the PLL 8 is connected to the mixers 4 and 14.
  • the received signal input terminal 11 is connected to the high frequency amplifier 12, the high frequency amplifier 12 is connected to the bandpass filter 13, and the bandpass filter 13 is connected to the mixer 14.
  • the mixer 14 is connected to the bandpass filter 15, the bandpass filter 15 is connected to the AD converter 16, and the AD converter 16 is connected to the reception signal output terminal 17.
  • connection point P2 to the transmission signal output terminal 1 is the transmission system
  • the connection point P2 to the mixer 14 and the reception signal input terminal 11 to the reception signal output terminal 17 are the reception systems. That is, in the transmitter / receiver 200, the transmission signal output terminal 1, the high frequency amplifier 2, the bandpass filter 3, the mixer 4, the bandpass filter 5, the DDS 6, and the clock generator 7 operate as a transmission system. Further, in the transmitter / receiver 200, the reception signal input terminal 11, the high frequency amplifier 12, the bandpass filter 13, the mixer 14, the bandpass filter 15, the AD converter 16, and the reception signal output terminal 17 operate as a reception system.
  • the PLL 8 operates as a transmission system and a reception system.
  • the clock generator 7 generates a clock signal from the reference signal.
  • the DDS 6 generates an intermediate frequency signal from the clock signal.
  • the bandpass filter 5 removes aliasing noise from the intermediate frequency signal.
  • the PLL 8 uses the reference signal to generate a local signal and sends it to the mixer 4 and the mixer 14.
  • the mixer 4 up-converts the intermediate frequency signal that has passed through the bandpass filter 5 by using the local signal output from the PLL 8.
  • the receiving system of the transmitter / receiver 200 has the same configuration and the same function as the receiving system of the transmitter / receiver 101. That is, the received signal input terminal 11, the high frequency amplifier 12, and the bandpass filter 13 have the same functions as the received signal input terminal 31, the high frequency amplifier 32, and the bandpass filter 33, respectively. Further, the mixer 14, the bandpass filter 15, the AD converter 16, and the received signal output terminal 17 have the same functions as the mixer 34, the bandpass filter 35, the AD converter 36, and the received signal output terminal 37, respectively. ..
  • the reference signal output from the reference oscillator 9 is input to the clock generator 7 to become a clock signal, this clock signal is input to the DDS 6, and the intermediate frequency signal is output from the DDS 6. ..
  • the intermediate frequency signal output from the DDS 6 is sent to the mixer 4 through the bandpass filter 5 for removing aliasing noise.
  • the PLL 8 generates a local signal using the reference signal output from the reference oscillator 9 and sends it to the mixer 4.
  • the mixer 4 up-converts the intermediate frequency signal that has passed through the bandpass filter 5 using the local signal output from the PLL 8.
  • the up-converted intermediate frequency signal passes through the image removal bandpass filter 3 and becomes a transmission signal.
  • This transmission signal is amplified to a specified power by the high frequency amplifier 2 and output from the transmission signal output terminal 1. Further, in the receiving system of the transmitter / receiver 200, the same operation as that of the receiving system of the transmitter / receiver 101 is performed.
  • the transmitter / receiver 101 does not share a phase-locked loop such as PLL8 between the transmitter system and the receiver system as compared with the transmitter / receiver 200. Therefore, the transmitter / receiver 101 does not require the mixer 4, the bandpass filter 5, the DDS 6, and the clock generator 7 as compared with the transmitter / receiver 200. That is, the transmitter / receiver 101 can reduce the size of the apparatus by replacing the mixer 4, the bandpass filter 5, the DDS6, and the clock generator 7, which lead to an increase in size in the circuit configuration, with the PLL24. Further, since the number of components constituting the transmitter / receiver 101 is reduced, the manufacturing cost can be reduced.
  • a phase-locked loop such as PLL8 between the transmitter system and the receiver system as compared with the transmitter / receiver 200. Therefore, the transmitter / receiver 101 does not require the mixer 4, the bandpass filter 5, the DDS 6, and the clock generator 7 as compared with the transmitter / receiver 200. That is, the transmitter / receiver 101 can reduce the size of the apparatus by replacing the mixer 4, the bandpass filter 5, the
  • the transmitter / receiver 101 is applied to a radar device or the like.
  • the transmitter / receiver 101 can be applied to element DBF (Digital Beam Forming) by connecting a plurality of transmitters / receivers 101 in parallel. That is, the transmitter / receiver 101 can be applied to an element DBF capable of improving performance and expanding the coverage area by making the multi-element antenna multi-beam.
  • element DBF Digital Beam Forming
  • the bandpass filter 3 is not required after the PLL24. Further, the transmitter / receiver 101 does not require the bandpass filter 5, the DDS6, and the clock generator 7 in front of the PLL24. Further, the transmitter / receiver 101 does not require the mixer 4. Therefore, the transceiver 101 can realize signal transmission and signal reception in the superheterodyne system with a small device configuration.
  • the circuit scale of the transmitter / receiver 101 is small and the bandpass filter 3 is unnecessary, the circuit design of the transmitter / receiver 101 becomes easy. Further, since the transmitter / receiver 101 has a PLL 24 for transmission and a PLL 28 for reception different from each other, it is possible to handle signals having different frequencies for transmission and reception.
  • the transmitter / receiver includes a bandpass filter, a DDS, and a clock generator in addition to the components of the transmitter / receiver 101.
  • FIG. 3 is a diagram showing a configuration of a transmitter / receiver according to the second embodiment.
  • components that achieve the same functions as the transmitter / receiver 101 of the first embodiment shown in FIG. 1 are designated by the same reference numerals, and redundant description will be omitted.
  • the transceiver 102 is a transceiver that receives signals in a superheterodyne system, like the transceiver 101.
  • the transmitter / receiver 102 includes a transmission signal output terminal 41, a high-frequency amplifier 42, PLLs 44 and 28 which are phase-locked loops, a bandpass filter 45, a DDS 46, a clock generator 47, and a reference oscillator 49. Further, the transmitter / receiver 102 includes a reception signal input terminal 31, a high frequency amplifier 32, a bandpass filter 33, a mixer 34, a bandpass filter 35, an AD converter 36, and a reception signal output terminal 37. ..
  • the reference oscillator 49 is connected to the PLL 28 and the clock generator 47 via the connection point P3.
  • the clock generator 47 is connected to the DDS 46, the DDS 46 is connected to the bandpass filter 45, and the bandpass filter 45 is connected to the PLL 44.
  • the PLL 44 is connected to the high frequency amplifier 42, and the high frequency amplifier 42 is connected to the transmission signal output terminal 41.
  • the receiving system of the transmitter / receiver 102 has the same configuration and the same function as the receiving system of the transmitter / receiver 101.
  • the transmission signal output terminal 41, the high frequency amplifier 42, and the PLL 44 have the same functions as the transmission signal output terminal 21, the high frequency amplifier 22, and the PLL 24, respectively.
  • the reference oscillator 49 has the same function as the reference oscillator 29.
  • the clock generator 47 generates a clock signal using the reference signal and sends it to the DDS 46.
  • the DDS 46 receives the clock signal from the clock generator 47, the DDS 46 generates an intermediate frequency signal based on the clock signal and preset frequency data (frequency set value, etc.) and sends the intermediate frequency signal to the bandpass filter 45.
  • the bandpass filter 45 is a filter for removing aliasing noise.
  • the bandpass filter 45 removes aliasing noise from the intermediate frequency signal sent from the DDS 46 and sends it to the PLL 44.
  • the route from the connection point P3 to the clock generator 47 is the route R4
  • the route from the connection point P3 to the PLL 28 is the route R5.
  • connection point P3 to the transmission signal output terminal 41 is the transmission system
  • connection point P3 to the mixer 34 and the reception signal input terminal 31 to the reception signal output terminal 37 are the reception systems.
  • the operation of the transmitter / receiver 102 will be described. Since the operation of the receiving system of the transmitter / receiver 102 is the same as the operation of the receiving system of the transmitter / receiver 101, the operation of the transmitting system of the transmitter / receiver 102 will be described here.
  • the transmitter / receiver 102 outputs a reference signal from the reference oscillator 49.
  • This reference signal is distributed to the path R4 and the path R5.
  • the clock generator 47 generates a clock signal using the reference signal and sends it to the DDS 46.
  • the DDS 46 generates an intermediate frequency signal based on the clock signal and preset frequency data and sends it to the bandpass filter 45.
  • the bandpass filter 45 removes aliasing noise from the intermediate frequency signal and sends it to the PLL 44.
  • the PLL 44 multiplies the intermediate frequency signal to a specific frequency to generate a transmission signal.
  • the multiplied transmission signal is amplified by the high-frequency amplifier 42 and output from the transmission signal output terminal 41 to an external device.
  • PLL28 multiplies the reference signal so that it becomes a local signal of a specific frequency.
  • the local signal multiplied by PLL 28 is output to the mixer 34.
  • the transmitter / receiver 102 can realize a high resolution of the frequency and can switch the frequency at a high speed.
  • the configuration shown in the above embodiments is an example, and can be combined with another known technique, can be combined with each other, and does not deviate from the gist. It is also possible to omit or change a part of the configuration.

Landscapes

  • Transceivers (AREA)

Abstract

スーパーヘテロダイン方式で信号を受信する送受信機（１０１）であって、特定周波数の基準信号を出力する基準発振器（２９）と、基準信号を第１の逓倍率に逓倍することで基準信号をローカル信号に変調するＰＬＬ（２８）と、外部装置からの受信信号を、ローカル信号を用いてダウンコンバートすることで、中間周波数信号に周波数変換するミキサ（３４）と、基準信号の周波数を第２の逓倍率に逓倍することで基準信号を送信信号に変調するＰＬＬ（２４）と、を備える。

Description

送受信機
　本開示は、スーパーヘテロダイン方式で信号を受信する送受信機に関する。
　レーダ装置に使用されるスーパーヘテロダイン方式の送受信機は、マイクロ波を送信する機能とマイクロ波を受信する機能とを有している。この送受信機が、マイクロ波を送信する場合、クロックジェネレータは、基準発振器で生成された基準信号からクロック信号を生成してＤＤＳ（Direct　Digital　Synthesizer：ダイレクトデジタルシンセサイザ、デジタル直接合成発振器）に入力する。ＤＤＳから出力された中間周波数信号は、エイリアシングノイズ除去用のバンドパスフィルタを通って送信用のミキサに入力される。送信用のミキサは、ＰＬＬ（Phases　Lock　Loop：位相同期回路）から出力されたローカル信号を用いて、バンドパスフィルタを通過した中間周波数信号をアップコンバートする。アップコンバートされた中間周波数信号は、イメージ除去用のバンドパスフィルタを通り送信信号となる。この送信信号は、高周波増幅器で規定電力まで増幅されて、送信信号出力端子から出力される。
　特許文献１に記載の送受信機は、スーパーヘテロダイン方式の送受信機であり、送信時と受信時とで共通のＰＬＬを用いている。特許文献１に記載の送受信機は、マイクロ波を受信する場合、受信用のミキサが、ＰＬＬから出力されたローカル信号を用いて、受信信号をダウンコンバートして中間周波数信号に変換している。
特開２００１－１３６０９８号公報
　しかしながら、上記特許文献１の技術では、送信用のミキサから出力された送信信号の周波数とＰＬＬから出力されたローカル信号の周波数が近いので、送信信号の近傍に生じるローカル信号成分の除去のためには、送信用のミキサの後段に配置されるイメージ除去用のバンドパスフィルタが急峻な遮断特性を有する必要がある。このため、回路規模が大きくなり、送受信機全体の大型化につながる。
　本開示は、上記に鑑みてなされたものであって、信号の送信とスーパーヘテロダイン方式での信号の受信とを小さな装置構成で実現できる送受信機を得ることを目的とする。
　上述した課題を解決し、目的を達成するために、本開示は、スーパーヘテロダイン方式で信号を受信する送受信機であって、特定周波数の基準信号を出力する基準発振器と、基準信号を第１の逓倍率に逓倍することで基準信号をローカル信号に変調する第１の位相同期回路とを備えている。また、本開示の送受信機は、外部装置からの受信信号を、ローカル信号を用いてダウンコンバートすることで、中間周波数信号に周波数変換する周波数変換部と、基準信号の周波数を第２の逓倍率に逓倍することで基準信号を送信信号に変調する第２の位相同期回路とを備えている。
　本開示にかかる送受信機は、信号の送信とスーパーヘテロダイン方式での信号の受信とを小さな装置構成で実現できるという効果を奏する。
実施の形態１にかかる送受信機の構成を示す図 比較例の送受信機の構成を示す図 実施の形態２にかかる送受信機の構成を示す図
　以下に、本開示の実施の形態にかかる送受信機を図面に基づいて詳細に説明する。
実施の形態１．
　図１は、実施の形態１にかかる送受信機の構成を示す図である。送受信機１０１は、マイクロ波信号の送信および受信を行う、スーパーヘテロダイン方式の送受信機である。
　送受信機１０１は、送信信号出力端子２１と、高周波増幅器２２と、位相同期回路であるＰＬＬ２４，２８と、基準発振器２９とを備えている。また、送受信機１０１は、受信信号入力端子３１と、高周波増幅器３２と、バンドパスフィルタ３３と、周波数変換部であるミキサ３４と、バンドパスフィルタ３５と、アナログ－デジタル変換回路であるＡＤ（Analog-to-Digital）コンバータ３６と、受信信号出力端子３７とを備えている。ＰＬＬ２８が、第１の位相同期回路であり、ＰＬＬ２４が、第２の位相同期回路である。
　基準発振器２９は、接続点Ｐ１を介してＰＬＬ２４およびＰＬＬ２８に接続されている。ＰＬＬ２４は、高周波増幅器２２に接続され、高周波増幅器２２は、送信信号出力端子２１に接続されている。ＰＬＬ２８は、ミキサ３４に接続されている。
　受信信号入力端子３１は、高周波増幅器３２に接続され、高周波増幅器３２は、バンドパスフィルタ３３に接続され、バンドパスフィルタ３３はミキサ３４に接続されている。ミキサ３４は、バンドパスフィルタ３５に接続され、バンドパスフィルタ３５は、ＡＤコンバータ３６に接続され、ＡＤコンバータ３６は、受信信号出力端子３７に接続されている。
　送受信機１０１では、接続点Ｐ１からＰＬＬ２４に向かう経路が経路Ｒ１であり、接続点Ｐ１からＰＬＬ２８に向かう経路が経路Ｒ２である。また、受信信号入力端子３１から高周波増幅器３２に向かう経路が経路Ｒ３である。
　送受信機１０１では、接続点Ｐ１から送信信号出力端子２１までが送信系であり、接続点Ｐ１からミキサ３４までと受信信号入力端子３１から受信信号出力端子３７までとが受信系である。
　基準発振器２９は、特定周波数の基準信号を出力する。ＰＬＬ２４は、基準信号を逓倍して送信信号に変調する。高周波増幅器２２は、ＰＬＬ２４によって逓倍された送信信号を増幅し、送信信号出力端子２１に出力する。送信信号出力端子２１は、増幅された送信信号を外部装置に出力する。
　ＰＬＬ２８は、基準信号を逓倍することで、ミキサ３４が周波数変換する際に用いるローカル信号（周波数変換用信号）に変調する。本実施の形態では、ＰＬＬ２８が基準信号を第１の逓倍率に逓倍することでローカル信号を生成し、ＰＬＬ２４が、基準信号の周波数を第２の逓倍率に逓倍することで送信信号を生成する。
　ＰＬＬ２８は、ローカル信号をミキサ３４に出力する。受信信号入力端子３１は、外部装置から受信信号を受け付けるとともに、受け付けた受信信号を高周波増幅器３２に送る。高周波増幅器３２は、受信信号を増幅する。バンドパスフィルタ３３は、高周波増幅器３２が増幅した受信信号のうちの特定の周波数の受信信号のみを通過させる。
　ミキサ３４は、バンドパスフィルタ３３から出力された特定の周波数の受信信号を、ＰＬＬ２８によって逓倍されたローカル信号を用いてダウンコンバートすることで、中間周波数信号を生成する。すなわち、ミキサ３４は、受信信号を中間周波数信号に周波数変換する。
　バンドパスフィルタ３５は、ミキサ３４が生成した中間周波数信号からイメージ信号を除去する。ＡＤコンバータ３６は、イメージ信号が除去された中間周波数信号をデジタル信号に変換し、受信信号出力端子３７に出力する。受信信号出力端子３７は、デジタル信号に変換された中間周波数信号を外部装置（レーダ装置の内部機器など）に出力する。
　つぎに、送受信機１０１の動作について説明する。送受信機１０１では、基準発振器２９から基準信号が出力される。この基準信号は、経路Ｒ１および経路Ｒ２に分配される。経路Ｒ１では、ＰＬＬ２４によって、基準信号が特定の周波数の送信信号となるよう逓倍される。ＰＬＬ２４で逓倍された送信信号は、高周波増幅器２２によって増幅され、送信信号出力端子２１から外部装置に出力される。
　経路Ｒ２では、ＰＬＬ２８によって、基準信号が特定の周波数のローカル信号となるよう逓倍される。ＰＬＬ２８で逓倍されたローカル信号は、ミキサ３４に出力される。
　経路Ｒ３では、受信信号入力端子３１に入力された受信信号が、高周波増幅器３２によって増幅される。増幅された受信信号は、バンドパスフィルタ３３を通過することで、バンドパスフィルタ３３からは特定の周波数の受信信号のみが出力される。ミキサ３４は、バンドパスフィルタ３３から出力された特定の周波数の受信信号を、ＰＬＬ２８によって逓倍されたローカル信号を用いてダウンコンバートする。これにより、バンドパスフィルタ３３から出力された特定の周波数の受信信号は、中間周波数信号となる。具体的には、ミキサ３４は、受信信号と、基準信号から生成されたローカル信号とをミックスして、両者の信号の周波数差を中間周波数に変換することで、中間周波数信号を生成する。
　バンドパスフィルタ３５は、この中間周波数信号からイメージ信号を除去する。さらに、ＡＤコンバータ３６は、イメージ信号が除去された中間周波数信号をデジタル信号に変換する。受信信号出力端子３７は、デジタル信号に変換された中間周波数信号を外部装置に出力する。
　送受信機１０１は、送受信で同じ周波数信号を扱う場合に限らず、送信したい信号および受信したい信号に応じてＰＬＬ２４およびＰＬＬ２８の逓倍率を変化させることで、送受信で異なる周波数信号を扱うことも可能である。
　このように送受信機１０１では、送信系が、基準発振器２９で生成された基準信号が直接ＰＬＬ２４に送られる構成となっており、受信系がスーパーヘテロダイン構成となっている。これにより、送受信機１０１では、送信系に対し、ミキサ、イメージ除去バンドパスフィルタフィルタ、およびエイリアシングノイズ除去バンドパスフィルタが不要となるので、送信系の回路規模を小型にすることができる。これにより、送受信機１０１の小型化が実現可能となる。
　つぎに、比較例の送受信機について説明する。比較例の送受信機は、ＰＬＬを送信系と受信系とで共用し、スーパーヘテロダイン方式で信号の送信および受信を行う送受信機である。
　図２は、比較例の送受信機の構成を示す図である。比較例の送受信機２００は、送信信号出力端子１と、高周波増幅器２と、バンドパスフィルタ３と、ミキサ４と、バンドパスフィルタ５と、ＤＤＳ６と、クロックジェネレータ７と、ＰＬＬ８と、基準発振器９とを備えている。また、送受信機２００は、受信信号入力端子１１と、高周波増幅器１２と、バンドパスフィルタ１３と、ミキサ１４と、バンドパスフィルタ１５と、ＡＤコンバータ１６と、受信信号出力端子１７とを備えている。
　基準発振器９は、接続点Ｐ２を介してＰＬＬ８およびクロックジェネレータ７に接続されている。クロックジェネレータ７は、ＤＤＳ６に接続され、ＤＤＳ６は、バンドパスフィルタ５に接続され、バンドパスフィルタ５は、ミキサ４に接続されている。
　ミキサ４は、バンドパスフィルタ３に接続され、バンドパスフィルタ３は、高周波増幅器２に接続され、高周波増幅器２は、送信信号出力端子１に接続されている。ＰＬＬ８は、ミキサ４，１４に接続されている。
　受信信号入力端子１１は、高周波増幅器１２に接続され、高周波増幅器１２は、バンドパスフィルタ１３に接続され、バンドパスフィルタ１３はミキサ１４に接続されている。ミキサ１４は、バンドパスフィルタ１５に接続され、バンドパスフィルタ１５は、ＡＤコンバータ１６に接続され、ＡＤコンバータ１６は、受信信号出力端子１７に接続されている。
　送受信機２００では、接続点Ｐ２から送信信号出力端子１までが送信系であり、接続点Ｐ２からミキサ１４までと受信信号入力端子１１から受信信号出力端子１７までとが受信系である。すなわち、送受信機２００では、送信信号出力端子１、高周波増幅器２、バンドパスフィルタ３、ミキサ４、バンドパスフィルタ５、ＤＤＳ６、およびクロックジェネレータ７が送信系として動作する。また、送受信機２００では、受信信号入力端子１１、高周波増幅器１２、バンドパスフィルタ１３、ミキサ１４、バンドパスフィルタ１５、ＡＤコンバータ１６、および受信信号出力端子１７が受信系として動作する。ＰＬＬ８は、送信系および受信系として動作する。
　クロックジェネレータ７は、基準信号からクロック信号を生成する。ＤＤＳ６は、クロック信号から中間周波数信号を生成する。バンドパスフィルタ５は、中間周波数信号からエイリアシングノイズを除去する。ＰＬＬ８は、基準信号を用いてローカル信号を生成し、ミキサ４およびミキサ１４に送る。ミキサ４は、ＰＬＬ８から出力されたローカル信号を用いて、バンドパスフィルタ５を通過した中間周波数信号をアップコンバートする。
　送受信機２００の受信系は、送受信機１０１の受信系と同様の構成および同様の機能を有している。すなわち、受信信号入力端子１１、高周波増幅器１２、バンドパスフィルタ１３は、それぞれ受信信号入力端子３１、高周波増幅器３２、バンドパスフィルタ３３と同様の機能を有している。また、ミキサ１４、バンドパスフィルタ１５、ＡＤコンバータ１６、および受信信号出力端子１７は、それぞれミキサ３４、バンドパスフィルタ３５、ＡＤコンバータ３６、および受信信号出力端子３７と同様の機能を有している。
　つぎに、送受信機２００の動作について説明する。送受信機２００の送信系では、基準発振器９から出力された基準信号がクロックジェネレータ７に入力されてクロック信号となり、このクロック信号は、ＤＤＳ６に入力され、ＤＤＳ６からは、中間周波数信号が出力される。ＤＤＳ６から出力された中間周波数信号は、エイリアシングノイズ除去用のバンドパスフィルタ５を通りミキサ４に送られる。ＰＬＬ８は、基準発振器９から出力された基準信号を用いてローカル信号を生成し、ミキサ４に送る。
　ミキサ４は、ＰＬＬ８から出力されたローカル信号を用いて、バンドパスフィルタ５を通過した中間周波数信号をアップコンバートする。アップコンバートされた中間周波数信号は、イメージ除去用のバンドパスフィルタ３を通り、送信信号となる。この送信信号は、高周波増幅器２で規定電力まで増幅され、送信信号出力端子１から出力される。また、送受信機２００の受信系では、送受信機１０１の受信系と同様の動作が行われる。
　このように送受信機１０１は、送受信機２００と比較して、ＰＬＬ８といった位相同期回路が送信系と受信系とで共用されていない。このため、送受信機１０１は、送受信機２００と比較して、ミキサ４、バンドパスフィルタ５、ＤＤＳ６、およびクロックジェネレータ７が不要となっている。すなわち、送受信機１０１は、回路構成において大型化につながるミキサ４、バンドパスフィルタ５、ＤＤＳ６、およびクロックジェネレータ７をＰＬＬ２４に置き換えることで、装置のサイズを小型にすることができる。また、送受信機１０１を構成する構成品が減るので、製造のコストダウンを図ることができる。
　送受信機１０１は、レーダ装置などに適用される。送受信機１０１は、数百から数千といった複数台が並列接続されることでエレメントＤＢＦ（Digital　Beam　Forming：デジタルビームフォーミング）に適用することができる。すなわち、送受信機１０１は、多素子アンテナのマルチビーム化による高性能化および覆域拡大が可能なエレメントＤＢＦに適用することができる。
　このように実施の形態１によれば、送受信機１０１は、送信系のＰＬＬ２４と、受信系のＰＬＬ２８とを備えているので、ＰＬＬ２４の後段にバンドパスフィルタ３が不要となる。また、送受信機１０１は、ＰＬＬ２４の前段に、バンドパスフィルタ５、ＤＤＳ６、およびクロックジェネレータ７が不要となる。また、送受信機１０１は、ミキサ４が不要となる。したがって、送受信機１０１は、信号の送信と、スーパーヘテロダイン方式での信号の受信とを小さな装置構成で実現できる。
　また、送受信機１０１は回路規模が小さく、バンドパスフィルタ３が不要となるので、送受信機１０１の回路設計が容易になる。また、送受信機１０１は、送信用のＰＬＬ２４と受信用のＰＬＬ２８とが異なるＰＬＬであるので、送信と受信とで異なる周波数の信号を扱うことができる。
実施の形態２．
　つぎに、図３を用いて実施の形態２について説明する。実施の形態２では、送受信機が、送受信機１０１の構成要素に加えて、バンドパスフィルタと、ＤＤＳと、クロックジェネレータとを備える。
　図３は、実施の形態２にかかる送受信機の構成を示す図である。図３の各構成要素のうち図１に示す実施の形態１の送受信機１０１と同一機能を達成する構成要素については同一符号を付しており、重複する説明は省略する。
　送受信機１０２は、送受信機１０１と同様に、スーパーヘテロダイン方式で信号を受信する送受信機である。送受信機１０２は、送信信号出力端子４１と、高周波増幅器４２と、位相同期回路であるＰＬＬ４４，２８と、バンドパスフィルタ４５と、ＤＤＳ４６と、クロックジェネレータ４７と、基準発振器４９とを備えている。また、送受信機１０２は、受信信号入力端子３１と、高周波増幅器３２と、バンドパスフィルタ３３と、ミキサ３４と、バンドパスフィルタ３５と、ＡＤコンバータ３６と、受信信号出力端子３７とを備えている。
　基準発振器４９は、接続点Ｐ３を介してＰＬＬ２８およびクロックジェネレータ４７に接続されている。クロックジェネレータ４７は、ＤＤＳ４６に接続され、ＤＤＳ４６は、バンドパスフィルタ４５に接続され、バンドパスフィルタ４５は、ＰＬＬ４４に接続されている。ＰＬＬ４４は、高周波増幅器４２に接続され、高周波増幅器４２は、送信信号出力端子４１に接続されている。
　送受信機１０２の受信系は、送受信機１０１の受信系と同様の構成および同様の機能を有している。
　送信信号出力端子４１、高周波増幅器４２、およびＰＬＬ４４は、それぞれ送信信号出力端子２１、高周波増幅器２２、およびＰＬＬ２４と同様の機能を有している。基準発振器４９は、基準発振器２９と同様の機能を有している。
　クロックジェネレータ４７は、基準信号を用いてクロック信号を生成し、ＤＤＳ４６に送る。ＤＤＳ４６は、クロックジェネレータ４７からクロック信号を受け付けるとクロック信号、および予め設定された周波数データ（周波数設定値など）に基づいて中間周波数信号を生成し、バンドパスフィルタ４５に送る。
　バンドパスフィルタ４５は、エイリアシングノイズ除去用のフィルタである。バンドパスフィルタ４５は、ＤＤＳ４６から送られてくる中間周波数信号からエイリアシングノイズを除去してＰＬＬ４４に送る。
　送受信機１０２では、接続点Ｐ３からクロックジェネレータ４７に向かう経路が経路Ｒ４であり、接続点Ｐ３からＰＬＬ２８に向かう経路が経路Ｒ５である。
　送受信機１０２では、接続点Ｐ３から送信信号出力端子４１までが送信系であり、接続点Ｐ３からミキサ３４までと受信信号入力端子３１から受信信号出力端子３７までとが受信系である。
　つぎに、送受信機１０２の動作について説明する。なお、送受信機１０２の受信系の動作は、送受信機１０１の受信系の動作と同じであるので、ここでは、送受信機１０２の送信系の動作について説明する。
　送受信機１０２では、基準発振器４９から基準信号が出力される。この基準信号は、経路Ｒ４および経路Ｒ５に分配される。経路Ｒ４では、クロックジェネレータ４７が、基準信号を用いてクロック信号を生成し、ＤＤＳ４６に送る。ＤＤＳ４６は、クロック信号、および予め設定された周波数データに基づいて中間周波数信号を生成し、バンドパスフィルタ４５に送る。バンドパスフィルタ４５は、中間周波数信号からエイリアシングノイズを除去してＰＬＬ４４に送る。ＰＬＬ４４は、中間周波数信号を特定の周波数まで逓倍して送信信号を生成する。逓倍された送信信号は、高周波増幅器４２によって増幅され、送信信号出力端子４１から外部装置に出力される。
　経路Ｒ５では、ＰＬＬ２８によって、基準信号が特定の周波数のローカル信号となるよう逓倍される。ＰＬＬ２８で逓倍されたローカル信号は、ミキサ３４に出力される。
　このように実施の形態２によれば、ＰＬＬ４４の前段にＤＤＳ４６が配置されているので、送受信機１０２は、周波数の高分解能の実現と、周波数の高速切替えとが可能になる。
　以上の実施の形態に示した構成は、一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、実施の形態同士を組み合わせることも可能であるし、要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
　１，２１，４１　送信信号出力端子、２，１２，２２，３２，４２　高周波増幅器、３，５，１３，１５，３３，３５，４５　バンドパスフィルタ、４，１４，３４　ミキサ、６，４６　ＤＤＳ、７，４７　クロックジェネレータ、８，２４，２８，４４　ＰＬＬ、９，２９，４９　基準発振器、１１，３１　受信信号入力端子、１６，３６　ＡＤコンバータ、１７，３７　受信信号出力端子、１０１，１０２，２００　送受信機、Ｐ１～Ｐ３　接続点、Ｒ１～Ｒ５　経路。

Claims (2)

  1. 　スーパーヘテロダイン方式で信号を受信する送受信機であって、
    　特定周波数の基準信号を出力する基準発振器と、
    　前記基準信号を第１の逓倍率に逓倍することで前記基準信号をローカル信号に変調する第１の位相同期回路と、
    　外部装置からの受信信号を、前記ローカル信号を用いてダウンコンバートすることで、中間周波数信号に周波数変換する周波数変換部と、
    　前記基準信号の周波数を第２の逓倍率に逓倍することで前記基準信号を送信信号に変調する第２の位相同期回路と、
    　を備えることを特徴とする送受信機。
  2. 　前記基準信号を用いてクロック信号を生成するクロックジェネレータと、
    　前記クロック信号を受け付けると中間周波数信号を生成するダイレクトデジタルシンセサイザと、
    　をさらに備え、
    　前記第２の位相同期回路は、前記基準信号の代わりに前記ダイレクトデジタルシンセサイザが生成した中間周波数信号の周波数を第２の逓倍率に逓倍することで前記基準信号を前記送信信号に変調する、
    　ことを特徴とする請求項１に記載の送受信機。
PCT/JP2020/012722 2020-03-23 2020-03-23 送受信機 WO2021191970A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/012722 WO2021191970A1 (ja) 2020-03-23 2020-03-23 送受信機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/012722 WO2021191970A1 (ja) 2020-03-23 2020-03-23 送受信機

Publications (1)

Publication Number Publication Date
WO2021191970A1 true WO2021191970A1 (ja) 2021-09-30

Family

ID=77891049

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/012722 WO2021191970A1 (ja) 2020-03-23 2020-03-23 送受信機

Country Status (1)

Country Link
WO (1) WO2021191970A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936772A (ja) * 1995-07-13 1997-02-07 Sony Corp Ｐｌｌの制御回路および送受信回路
JP2005204304A (ja) * 2004-01-07 2005-07-28 Mercury Computer Syst Inc 広帯域の信号発生器、測定装置、信号発生の方法、及び信号解析の方法
JP2007259211A (ja) * 2006-03-24 2007-10-04 Nec Corp 局部発振装置及びこれを用いた無線送受信機
JP2012032275A (ja) * 2010-07-30 2012-02-16 Seiko Npc Corp 電波時計用受信回路
WO2012111131A1 (ja) * 2011-02-17 2012-08-23 国立大学法人東京工業大学 ミリ波帯無線送受信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936772A (ja) * 1995-07-13 1997-02-07 Sony Corp Ｐｌｌの制御回路および送受信回路
JP2005204304A (ja) * 2004-01-07 2005-07-28 Mercury Computer Syst Inc 広帯域の信号発生器、測定装置、信号発生の方法、及び信号解析の方法
JP2007259211A (ja) * 2006-03-24 2007-10-04 Nec Corp 局部発振装置及びこれを用いた無線送受信機
JP2012032275A (ja) * 2010-07-30 2012-02-16 Seiko Npc Corp 電波時計用受信回路
WO2012111131A1 (ja) * 2011-02-17 2012-08-23 国立大学法人東京工業大学 ミリ波帯無線送受信装置

Similar Documents

Publication Publication Date Title
US6393299B1 (en) Radio communication equipment
Hickling New technology facilitates true software-defined radio
US20070149143A1 (en) Local oscillation frequency generation apparatus and wireless transceiver having the same
US5898907A (en) Radio transmitter-receiver adopting both a single frequency and a double frequency conversion
US5410742A (en) SAW electric part and frequency conversion circuit
JP5345858B2 (ja) ノイズリダクションを持つ無線周波数信号の受信及び／又は送信用の装置
US7953383B2 (en) Dual band receiver
KR100947215B1 (ko) 레이더 시스템의 ｒｆ 신호 송수신 장치 및 그 방법
JP2010273283A (ja) 送受信装置
US8280340B2 (en) Clock generation for integrated radio frequency receivers
KR100186586B1 (ko) 이동 통신시스템의 주파수 발생장치 및 방법
JP2007096694A (ja) Ｆｍトランスミッタ
JP2001128079A (ja) 周波数変換器および高周波同調器
WO2021191970A1 (ja) 送受信機
KR100714699B1 (ko) 복수의 통신/방송 서비스를 지원하는 무선 송수신기
US8160506B2 (en) Method and system for transmission and/or reception of signals up to extremely high frequencies utilizing a delay circuit
JP2007088768A (ja) 高周波モジュール装置
JP2006191409A (ja) 送受信回路、送信回路及び受信回路
KR100700311B1 (ko) 무선 통신 방법 및 시스템
US6782248B2 (en) Frequency scalable, low self-generated noise frequency source
CN114665951B (zh) 星载q频段多载波合成装置及方法
JP2007180621A (ja) 周波数変換器及び周波数変換方法
JP2012049790A (ja) 送信装置及び受信装置
JP2011109518A (ja) 送受信機および受信機
JPS59149434A (ja) 内部切換機能付中継器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20926411

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20926411

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP