[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2020005020A1 - 배터리 관리 시스템, 그것을 포함하는 배터리팩 및 전류 측정 회로의 고장 판정 방법 - Google Patents

배터리 관리 시스템, 그것을 포함하는 배터리팩 및 전류 측정 회로의 고장 판정 방법 Download PDF

Info

Publication number
WO2020005020A1
WO2020005020A1 PCT/KR2019/007909 KR2019007909W WO2020005020A1 WO 2020005020 A1 WO2020005020 A1 WO 2020005020A1 KR 2019007909 W KR2019007909 W KR 2019007909W WO 2020005020 A1 WO2020005020 A1 WO 2020005020A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
current
high level
level voltage
drain
Prior art date
Application number
PCT/KR2019/007909
Other languages
English (en)
French (fr)
Inventor
김영호
최민수
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Priority to US16/764,020 priority Critical patent/US11313882B2/en
Priority to ES19825877T priority patent/ES2953071T3/es
Priority to PL19825877.4T priority patent/PL3730955T3/pl
Priority to JP2020524139A priority patent/JP6973899B2/ja
Priority to CN201980005711.9A priority patent/CN111344581B/zh
Priority to EP19825877.4A priority patent/EP3730955B1/en
Publication of WO2020005020A1 publication Critical patent/WO2020005020A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • G01R1/203—Resistors used for electric measuring, e.g. decade resistors standards, resistors for comparators, series resistors, shunts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/10—Measuring sum, difference or ratio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16571—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing AC or DC current with one threshold, e.g. load current, over-current, surge current or fault current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2829—Testing of circuits in sensor or actuator systems
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
    • G01R31/3842—Arrangements for monitoring battery or accumulator variables, e.g. SoC combining voltage and current measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/392—Determining battery ageing or deterioration, e.g. state of health
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00304—Overcurrent protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4271—Battery management systems including electronic circuits, e.g. control of current or voltage to keep battery in healthy state, cell balancing

Definitions

  • the present invention relates to a battery management system for determining a failure of a current detection circuit, a battery pack including the same, and a failure determination method of a current detection circuit.
  • lithium batteries have almost no memory effect compared to nickel-based batteries, and thus are free of charge and discharge, and have a very high self discharge rate. Its low and high energy density has attracted much attention.
  • the current detection circuit is installed in the large current path of the battery pack, and the current detection circuit detects the charge / discharge current flowing through the battery.
  • Charge and discharge current is a basic and important parameter that is essential for calculating the state of charge (SOC), the state of health (SOH) and the like of the battery. Therefore, the charge and discharge current should be measured as accurately as possible.
  • the current detection circuit includes a shunt resistor element, and the charge / discharge current is divided by dividing the voltage measured at both ends of the shunt resistor element by the resistance of the shunt resistor element when the charge / discharge current flows through the shunt resistor element. Detect.
  • a hardware failure for example, damage to a shunt resistor or damage to a communication line
  • a software failure may occur in the current detection circuit.
  • the charge / discharge current detected by the current detection circuit may be reduced. It will no longer be reliable. Therefore, there is a need for a technique capable of properly diagnosing whether a current detection circuit including a shunt resistor element has failed.
  • Patent Literature 1 compares the charge / discharge current detected using the shunt resistor element with the charge / discharge current detected using the Hall sensor, thereby determining whether the current detection circuit has failed.
  • Patent Document 1 has a disadvantage in that the Hall sensor is required, and the manufacturing cost is higher than that of the circuit for detecting the charge / discharge current using only the shunt resistor element, and the circuit becomes more complicated.
  • Patent Document 1 Republic of Korea Patent Publication No. 10-1810658 (Registration Date: December 13, 2017)
  • the present invention has been made to solve the above problems, it is possible to determine whether or not the current detection circuit having a shunt resistor element failure without adding a Hall sensor for detecting charge and discharge current in addition to the shunt resistor element It is an object of the present invention to provide a battery management system, a battery pack and a method including the same.
  • a battery management system includes a current detection circuit having a shunt resistor element installed in a large current path of a battery pack and configured to detect a reference current representing a current flowing through the large current path;
  • a bidirectional switch including a charge FET and a discharge FET connected in series with each other and installed in the large current path;
  • a control unit operatively coupled to the current detection circuit and the bidirectional switch.
  • the controller may be configured such that both the first voltage generated at both ends of the charge FET and both ends of the discharge FET while a first high level voltage is applied to a gate of the charge FET and a second high level voltage is applied to a gate of the discharge FET.
  • the second voltage generated at The control unit is configured to determine whether the current detection circuit has failed based on at least one of the first voltage and the second voltage and the reference current.
  • the control unit corresponds to the reference current from the first lookup table associated with the first high level voltage by using the reference current as an index when the first high level voltage and the second high level voltage are equal to each other.
  • the on state resistance associated with the drain current can be obtained as the first reference resistor.
  • the first lookup table has data indicating a relationship between an on-state resistance and a drain current of the charge FET and the discharge FET when the first high level voltage is applied as a gate voltage.
  • the controller may calculate a first current by dividing any one of the first voltage and the second voltage by the first reference resistor.
  • the controller may be configured to determine whether the current detection circuit has failed based on a difference between the reference current and the first current.
  • the controller corresponds to the reference current from the first lookup table associated with the first high level voltage by using the reference current as an index.
  • the on state resistance associated with the drain current can be obtained as the first reference resistor.
  • the first lookup table has data indicating a relationship between an on-state resistance and a drain current of the charge FET and the discharge FET when the first high level voltage is applied as a gate voltage.
  • the controller corresponds to the reference current from a second lookup table associated with the second high level voltage by using the reference current as an index.
  • the on state resistance associated with the drain current can be obtained as the second reference resistor.
  • the second lookup table has data indicating a relationship between the drain current of the charge FET and the discharge FET and an on state resistance when the second high level voltage is applied as a gate voltage.
  • the controller may calculate a first current by dividing the first voltage by the first reference resistor.
  • the controller may calculate the second current by dividing the second voltage by the second reference resistor.
  • the controller may be configured to determine whether the current detection circuit is faulty based on a difference between the first current and the second current.
  • the control unit corresponds to the reference current from a third lookup table associated with the first high level voltage by using the reference current as an index when the first high level voltage and the second high level voltage are equal to each other.
  • a drain-source voltage associated with the drain current can be obtained as the first reference voltage.
  • the third lookup table has data indicating a relationship between the drain current and the drain-source voltage of the charge FET and the discharge FET when the first high level voltage is applied as a gate voltage.
  • the controller may be configured to determine whether the current detection circuit is faulty based on a difference between the first voltage and the first reference voltage.
  • the controller corresponds to the reference current from a third lookup table associated with the first high level voltage by using the reference current as an index.
  • a drain-source voltage associated with the drain current can be obtained as the first reference voltage.
  • the third lookup table has data indicating a relationship between the drain current and the drain-source voltage of the charge FET and the discharge FET when the first high level voltage is applied as a gate voltage.
  • the control unit corresponds to the reference current from a fourth lookup table associated with the second high level voltage by using the reference current as an index when the first high level voltage and the second high level voltage are different from each other.
  • a drain-source voltage associated with the drain current can be obtained as the second reference voltage.
  • the fourth lookup table has data indicating a relationship between the drain current and the drain-source voltage of the charge FET and the discharge FET when the second high level voltage is applied as the gate voltage.
  • the controller may be configured to determine whether the current detection circuit is faulty based on a difference between the sum of the first voltage and the second voltage and the sum of the first reference voltage and the second reference voltage.
  • the control unit when the reference current is out of a predetermined current range, the first high level voltage is greater than the second high level voltage, based on the second voltage and the reference current, the failure of the current detection circuit It can be determined.
  • the controller may determine whether the current detection circuit is faulty based on the first voltage and the reference current when the reference current is out of the current range and the first high level voltage is smaller than the second high level voltage. Can be configured to determine.
  • the controller determines that at least one of the first voltage and the second voltage is invalid when the first voltage is greater than the second voltage. It can be configured to.
  • the controller may determine that at least one of the first voltage and the second voltage is invalid when the first high level voltage is less than the second high level voltage, when the first voltage is less than the second voltage. Can be configured to determine.
  • the controller is further configured to determine that the difference between the first voltage and the second voltage is outside a predetermined voltage range, the first voltage and the second voltage. It may be configured to determine that at least one of the voltages is invalid.
  • the control unit may be configured to output a diagnostic signal indicating a result of the determination.
  • a battery pack according to another embodiment of the present invention includes the battery management system.
  • a method for determining a failure of a current detection circuit.
  • the method includes applying a first high level voltage and a second high level voltage between a gate and a source of each of a charge FET and a discharge FET connected in series to a high current path of a battery pack; While the first high level voltage is applied to the gate of the charge FET and the second high level voltage is applied to the gate of the discharge FET, based on a voltage generated across the shunt resistor element provided in the large current path.
  • Detecting a reference current representing a current flowing through the high current path Determining a first voltage generated across the charge FET and a second voltage generated across the discharge FET; And determining whether the current detection circuit has failed based on at least one of the first voltage and the second voltage and the reference current.
  • the first lookup table has data indicating a relationship between an on-state resistance and a drain current of the charge FET and the discharge FET when the first high level voltage is applied as a gate-source voltage.
  • the second lookup table has data indicating a relationship between an on state resistance and a drain current of the charge FET and the discharge FET when the second high level voltage is applied as a gate-source voltage.
  • the third lookup table has data indicating a relationship between the drain current and the drain-source voltage of the charge FET and the discharge FET when the first high level voltage is applied as a gate voltage.
  • the fourth lookup table has data indicating a relationship between the drain current and the drain-source voltage of the charge FET and the discharge FET when the second high level voltage is applied as the gate voltage.
  • the current detection circuit including the shunt resistor element is broken without adding a Hall sensor for detecting the charge / discharge current in addition to the shunt resistor element.
  • FIG. 1 is a schematic diagram of a battery pack including a battery management system according to an embodiment of the present invention.
  • FIG. 2 is a diagram exemplarily illustrating a graph referred to for describing a first lookup table and a second lookup table used to determine whether a failure of the current detection circuit of FIG. 1 occurs.
  • FIG. 2 is a diagram exemplarily illustrating a graph referred to for describing a first lookup table and a second lookup table used to determine whether a failure of the current detection circuit of FIG. 1 occurs.
  • FIG. 3 is a diagram exemplarily illustrating a graph referred to for describing a third lookup table and a fourth lookup table used to determine whether or not the current detection circuit of FIG. 1 has failed.
  • FIG. 4 is a flow chart showing a method for determining a failure of a current detection circuit according to another embodiment of the present invention.
  • FIG. 5 is a flowchart showing a method for determining a failure of a current detection circuit according to another embodiment of the present invention.
  • FIG. 6 is a flowchart illustrating a method for determining a failure of a current detection circuit according to another embodiment of the present invention.
  • FIG. 7 is a flowchart showing a method for determining a failure of a current detection circuit according to another embodiment of the present invention.
  • FIG. 1 is a schematic diagram of a battery pack 10 including a battery management system 100 according to an embodiment of the present invention
  • FIG. 2 is used to determine whether the current detection circuit 120 of FIG.
  • FIG. 3 is a diagram illustrating a graph referred to for describing a first lookup table and a second lookup table.
  • FIG. 3 is a third view used to determine whether the current detection circuit 120 of FIG.
  • FIG. 3 is a diagram exemplarily illustrating a graph referred to for describing a lookup table and a fourth lookup table.
  • the battery pack 10 includes a battery stack 20 and a battery management system 100.
  • the battery stack 20 includes at least one battery cell 21.
  • each battery cell 21 may be connected in series or in parallel with another battery cell 21.
  • Each battery cell 21 may be, for example, a lithium ion battery or a lithium polymer battery.
  • the type of battery cell 21 is not limited to a lithium ion battery or a lithium polymer battery, and is not particularly limited as long as it can be repeatedly charged and discharged.
  • the battery management system 100 includes a bidirectional switch 110, a current detection circuit 120, and a controller 200.
  • the bidirectional switch 110 is provided in the large current path 11.
  • the bidirectional switch 110 may include a charge FET 111 and a discharge FET 112 connected in series with each other.
  • the term FET means a field effect transistor.
  • the charge FET 111 may include a drain, a gate, a source, and a parasitic diode.
  • the discharge FET 112 may include a drain, a gate, a source, and a parasitic diode.
  • the drain of the charge FET 111 is connected to the first power terminal P + of the battery pack 10, and the drain of the discharge FET 112 is connected to the battery stack 20.
  • the source of the charge FET 111 and the source of the discharge FET 112 may be connected to the common node 12 on the large current path (11).
  • the positions of the charge FET 111 and the discharge FET 112 may be exchanged with each other. That is, the source of the charge FET 111 is connected to the positive terminal of the battery stack 20, and the source of the discharge FET 112 is connected to the first power terminal P + of the battery pack 10. The drain of the charge FET 111 and the drain of the discharge FET 112 may be connected to the common node 12.
  • the drain, gate and source of the charge FET 111 and the drain, gate and source of the discharge FET 112 are connected to the controller 200.
  • the high level voltage selectively output from the controller 200 is applied between the gate and the source of the charge FET 111 or between the gate and the source of the discharge FET 112.
  • Each of the charge FET 111 and the discharge FET 112 operates in an on state while the high level voltage is output from the control unit 200, and operates in an off state while the output of the high level voltage is interrupted from the control unit 200. do.
  • the parasitic diode of the charge FET 111 is connected between the drain and the source of the charge FET 111. While the charge FET 111 has an off state, the charge current is interrupted by the parasitic diode of the charge FET 111.
  • the parasitic diode of the discharge FET 112 is connected between the drain and the source of the discharge FET 112. While the discharge FET 112 is in the off state, the discharge current is interrupted by the parasitic diode of the discharge FET 112.
  • the current detection circuit 120 includes a shunt resistor element 121 and a microprocessor 122.
  • the shunt resistor element 121 is provided in the large current path 11 of the battery pack 10.
  • one end of the shunt resistor element 121 is connected to the negative terminal of the battery stack 20, and the other end is connected to the second power supply terminal P ⁇ of the battery pack 10. Can be connected.
  • one end of the shunt resistor element 121 may be connected to the positive terminal of the battery stack 20, and the other end may be connected to the drain of the discharge FET 112.
  • one end of the shunt resistor element 121 may be connected to the drain of the charging FET 111 and the other end may be connected to the first power supply terminal P +.
  • the microprocessor 122 divides the voltage generated across the shunt resistor element 121 by the resistance of the shunt resistor element 121 to divide the charge / discharge current flowing through the large current path 11 into a predetermined period (for example, 0.01 seconds).
  • the charge / discharge current detected by the current detection circuit 120 will be referred to as a 'reference current'.
  • the microprocessor 122 is provided with a communication terminal CI.
  • the microprocessor 122 outputs current data indicating the reference current to the control unit 200 through the communication terminal CI.
  • the control unit 200 is operatively coupled to the current detection circuit 120 and the bidirectional switch 110.
  • the control unit 200 includes a switch driver 210, a voltage detection circuit 220, and a controller 230.
  • the switch driver 210 is configured to selectively transition the bidirectional switch 110 from an on state to an off state or from an off state to an on state in response to an on command or an off command from the controller 230. Specifically, the switch driver 210 selectively applies a high level voltage between the gate and the source of at least one of the charge FET 111 and the discharge FET 112 to thereby charge the charge FET 111 and the discharge FET 112. Control each of them selectively on. For example, in the normal mode in which a high level voltage is applied to both the gate of the charge FET 111 and the gate of the discharge FET 112, both the charge FET 111 and the discharge FET 112 are in an on state and thus the charge current And a discharge current may flow through the large current path 11.
  • the switch driver 210 may be configured to apply a plurality of predetermined high level voltages (eg, 5.0 V, 5.5 V, 6.0 V) as gate-source voltages of the charge FET 111 and the discharge FET 112. . That is, the switch driver 210 applies any one of a plurality of high level voltages (for example, 5.0 V, 5.5 V, 6.0 V) to the gate of the charging FET 111 as a gate-source voltage, and supplies the plurality of high levels. Any one of the voltages (eg, 5.0 V, 5.5 V, 6.0 V) may be applied to the gate of the discharge FET 112 as a gate-source voltage.
  • a plurality of predetermined high level voltages eg, 5.0 V, 5.5 V, 6.0 V
  • the high level voltage applied between the gate and the source of the charge FET 111 may be the same as or different from the high level voltage applied to the gate and the source of the discharge FET 112.
  • the high level voltage applied to the gate of the charge FET 111 is referred to as a 'first high level voltage'
  • the high level voltage applied to the gate of the discharge FET 112 is referred to as a 'second high level voltage'. Shall be.
  • the voltage detection circuit 220 is configured to detect the voltage Va of the battery stack 20 and the voltage Vb of the first power supply terminal P +, respectively.
  • the voltage detection circuit 220 may be configured to additionally detect the voltage Vc of the common node 12.
  • the voltage detection circuit 220 is provided with a communication terminal CV.
  • the voltage detection circuit 220 stores the voltage data indicating at least one of the voltage Va of the battery stack 20, the voltage Vb of the first power supply terminal P +, and the voltage Vc of the common node 12 as the communication terminal CV. Output to the controller 230 through.
  • the controller 230 is operatively coupled to each of the current detection circuit 120, the switch driver 210, and the voltage detection circuit 220.
  • the controller 230 is provided with the communication terminal C1, the communication terminal C2, the communication terminal C3, and the communication terminal C4.
  • the controller 230 may continuously monitor the change over time of the reference current based on the current data from the current detection circuit 120 received through the communication terminal C1.
  • the reference current corresponds to the current measured by the current detection circuit 120.
  • the controller 230 based on the voltage data from the voltage detection circuit 220 received through the communication terminal C2, the voltage of the battery stack 20, the voltage of the first power supply terminal P +, and the common node ( At least one of the voltages of 12) may be continuously monitored over time.
  • the controller 230 outputs an on command or an off command to the switch driver 210 via the communication terminal C3.
  • the controller 230 may be hardware-based application specific integrated circuits (ASICs), digital signal processors (DSPs), digital signal processing devices (DSPDs), programmable logic devices (PLDs), field programmable gate arrays (FPGAs), and microprocessors ( microprocessors) and electrical units for performing other functions.
  • ASICs application specific integrated circuits
  • DSPs digital signal processors
  • DSPDs digital signal processing devices
  • PLDs programmable logic devices
  • FPGAs field programmable gate arrays
  • microprocessors microprocessors
  • a memory device may be built in the controller 230, and a RAM, a ROM, a register, a hard disk, an optical recording medium, or a magnetic recording medium may be used as the memory device.
  • the memory device may store, update, and / or erase a program including various control logic executed by the controller 230 and / or data generated when the control logic is executed.
  • the controller 230 may monitor a voltage generated across each of the charge FET 111 and the discharge FET 112 based on the voltage data.
  • the voltage generated across the charge FET 111 is a voltage (ie, drain-source voltage) generated between the drain and the source of the charge FET 111.
  • the voltage generated across the discharge FET 112 is a voltage generated between the drain and the source of the discharge FET 112. Therefore, the voltage generated at both ends of the charge FET 111 corresponds to the difference between the voltage Vb of the first power supply terminal P + and the voltage Vc of the common node 12 and is generated at both ends of the discharge FET 112.
  • the voltage corresponds to the difference between the voltage Va of the battery stack 20 and the voltage Vc of the common node 12.
  • Each of the drain-source voltages of the FET 112 will be referred to as a 'first voltage' and a 'second voltage'.
  • the controller 230 determines whether the current detection circuit 120 has failed based on at least one of the first voltage and the second voltage and the reference current detected by the current detection circuit 120. It can be determined. That is, the controller 230 may determine whether the reference current detected by the current detection circuit 120 effectively indicates the charge / discharge current flowing through the large current path 11 when a predetermined condition is satisfied. .
  • the predetermined condition is that the amount of change in the reference current during the recently monitored unit time (eg 0.1 second) is outside the reference range (eg -50 to +50 A).
  • the controller 230 may determine the monitoring period based on the amount of change during the unit time of the reference current when the amount of change during the unit time of the reference current is out of the reference range.
  • the monitoring period may be proportional to the magnitude of the change amount during the unit time of the reference current. For example, the monitoring period may be determined as 2 seconds when the change amount during the unit time of the reference current is 100 seconds, and the monitoring period may be determined as 3 seconds when the change amount during the unit time of the reference current is 150 A.
  • whether or not the current detection circuit 120 is broken may be periodically determined at predetermined time intervals (for example, 0.2 seconds).
  • the controller 230 may diagnose a failure of the current detection circuit 120 by using at least one of a plurality of lookup tables stored in the memory device. Each diagnostic operation will be described in detail below.
  • Each lookup table is associated with any one of a plurality of high level voltages that can be used as gate-source voltages of charge FET 111 and discharge FET 112.
  • the controller 230 includes at least one of the first voltage and the second voltage. It can be determined that one is invalid, and in other cases, both the first voltage and the second voltage are valid.
  • the controller 230 determines that at least one of the first voltage and the second voltage is invalid when the first voltage is greater than the second voltage while the first high level voltage is greater than the second high level voltage. In this case, it can be determined that both the first voltage and the second voltage are valid.
  • the controller 230 determines that at least one of the first voltage and the second voltage is invalid when the first high level voltage is smaller than the second high level voltage, and when the first voltage is smaller than the second voltage. In other cases, it can be determined that both the first voltage and the second voltage are valid.
  • the controller 230 may determine whether the current detection circuit 120 has failed only when it is determined that both the first voltage and the second voltage are valid.
  • curve 201 shows the drain current I D and the on-state resistance of FETs 111 and 112 when a high level voltage (e.g., 5.0 V) is applied as the gate-source voltage of FETs 111 and 112.
  • a high level voltage e.g., 5.0 V
  • curve 202 shows the FETs 111, 112 when a high level voltage (eg, 6.0 V) is applied as the gate-source voltage of the FETs 111, 112.
  • At least one of the first lookup table and the second lookup table may be stored in advance in the memory device of the controller 230.
  • the first lookup table is associated with any one of the plurality of high level voltages (eg, 5.0 V) and has data corresponding to the curve 201.
  • the second lookup table is associated with another one of the plurality of high level voltages (eg, 6.0 V) and has data corresponding to the curve 202.
  • the high level voltages eg, 5.0 V and 6.0 V
  • the ON state resistance R ON of the FETs 111 and 112 increases nonlinearly.
  • a high level voltage eg, 5.0 V, 6.0 V
  • the FET 111 is reduced.
  • the on-state resistance R ON of 112 decreases nonlinearly.
  • the on-state resistance R ON of the FETs 111 and 112 decreases.
  • the controller 230 may obtain a first reference resistance associated with the reference current from the first lookup table using the reference current as an index. For example, referring to curve 201, when the reference current is 100 A, an on-state resistance of 1 m ⁇ associated with a drain current of 100 A is obtained as the first reference resistor, and 150 when the reference current is 150 A An on state resistance of 3 m ⁇ associated with the drain current of A is obtained as the first reference resistor, and an on state resistance of 7 m ⁇ associated with the drain current of 200 A may be obtained as the first reference resistor when the reference current is 200 A. have. The controller 230 may calculate the first current by dividing the first voltage by the first reference resistor.
  • the controller 230 may obtain a second reference resistor associated with the reference current from the second lookup table using the reference current as an index. For example, referring to curve 202, when the reference current is 100 A, an on-state resistance of 0.8 m ⁇ associated with a drain current of 100 A is obtained as the second reference resistor, and 150 when the reference current is 150 A An on state resistance of 2 m ⁇ associated with the drain current of A is obtained as the second reference resistor, and an on state resistance of 5 m ⁇ associated with the drain current of 200 A may be obtained as the second reference resistor when the reference current is 200 A. have. The controller 230 may calculate the second current by dividing the second voltage by the second reference resistor.
  • the gate-source voltage of the charge FET 111 and the gate-source voltage of the discharge FET 112 may be equal to each other. That is, the first high level voltage and the second high level voltage may be equal to each other. In this case, the first voltage and the second voltage are the same, and the first reference resistor and the second reference resistor are the same. Accordingly, the controller 230 may calculate only one of the first current and the second current when the first high level voltage and the second high level voltage are the same.
  • the gate-source voltage of the charge FET 111 and the gate-source voltage of the discharge FET 112 may be different from each other. That is, the first high level voltage and the second high level voltage may not be equal to each other. In this case, the first voltage and the second voltage are different from each other, and the first reference resistor and the second reference resistor are also different from each other. Therefore, when the first high level voltage and the second high level voltage are different from each other, the controller 230 may calculate both the first current and the second current.
  • the controller 230 may determine whether the current detection circuit 120 has failed based on the difference between the reference current and the first current.
  • the reference current and the first current represent charge and discharge currents flowing through the large current path 11 at the same time.
  • the difference between the reference current and the first current will be within a predetermined first current range (e.g., -0.3 A to +0.3 A), but if the current detection circuit 120 is faulty The difference between the current and the first current will be outside the first current range.
  • the controller 230 may determine whether the current detection circuit 120 has failed based on the difference between the reference current and the second current.
  • the reference current and the second current represent charge and discharge currents flowing through the large current path 11 at the same time point. Thus, if the current detection circuit 120 is normal, the difference between the reference current and the second current will be in the first current range, but if the current detection circuit 120 is faulty, the difference between the reference current and the first current will fall within the first current range. Will escape.
  • the controller 230 may determine whether the current detection circuit 120 has failed based on the difference between the first current and the second current.
  • the first current and the second current represent charge and discharge currents flowing through the large current path 11 at the same time.
  • the difference between the first current and the second current will be within a predetermined second current range, but if the current detection circuit 120 is faulty, the difference between the first current and the second current is zero. 2 will be out of current range.
  • the second current range may be the same as or different from the first current range.
  • curve 301 shows the drain current I D and the drain-source of FETs 111 and 112 when a high level voltage (eg, 5.0 V) is applied as the gate-source voltage of FETs 111 and 112.
  • a high level voltage eg, 5.0 V
  • the curve 302 shows the drain current I of the FETs 111 and 112 when a high level voltage (eg, 6.0 V) is applied as the gate-source voltage of the FETs 111 and 112. Show the relationship between D and drain-source voltage V DS .
  • At least one of the third lookup table and the fourth lookup table may be stored in advance in the memory device of the controller 230.
  • the third lookup table is associated with any one of the plurality of high level voltages (eg, 5.0 V) and has data corresponding to the curve 301.
  • the fourth lookup table is associated with another one of the plurality of high level voltages (eg, 6.0 V) and has data corresponding to the curve 302.
  • the high level voltages eg, 5.0 V and 6.0 V
  • the drain-source voltage V DS of the FETs 111 and 112 increases nonlinearly.
  • the high level voltages e.g., 5.0 V, 6.0 V
  • the FET 111 The drain-source voltage V DS of 112 decreases nonlinearly.
  • the drain-source voltage V DS of the FETs 111 and 112 decreases.
  • the controller 230 may obtain a first reference voltage associated with the reference current from the third lookup table using the reference current as an index. For example, referring to curve 301, a drain-source voltage of 0.1 V associated with a drain current of 100 A is obtained as the first reference voltage when the reference current is 100 A, and 150 when the reference current is 150 A. A drain-source voltage of 0.45 V associated with the drain current of A is obtained as the first reference voltage, and a drain-source voltage of 1.4 V associated with the drain current of 200 A is obtained as the first reference voltage when the reference current is 200 A. Can be.
  • the controller 230 may obtain a second reference voltage associated with the reference current from the fourth lookup table using the reference current as an index. For example, referring to curve 302, a drain-source voltage of 0.07 V associated with a drain current of 100 A is obtained as the second reference voltage when the reference current is 100 A, and 150 when the reference current is 150 A. A drain-source voltage of 0.35 V associated with the drain current of A is obtained as the second reference voltage, and a drain-source voltage of 1.0 V associated with the drain current of 200 A is obtained as the second reference voltage when the reference current is 200 A. Can be.
  • the controller 230 may obtain only one of the first reference voltage and the second reference voltage when the first high level voltage and the second high level voltage are the same.
  • the controller 230 may acquire both the first reference voltage and the second reference voltage.
  • the controller 230 determines whether the current detection circuit 120 has failed based on the difference between the first voltage and the first reference voltage.
  • the first voltage is generated by the charge / discharge current, and the reference current corresponds to the charge / discharge current.
  • the difference between the first voltage and the first reference voltage will be within a predetermined first voltage range (eg, -0.01 V to +0.01 V), but the current detection circuit 120 fails. If, the difference between the first voltage and the first reference voltage will be outside the first voltage range.
  • the controller 230 determines whether the current detection circuit 120 has failed based on the difference between the second voltage and the second reference voltage.
  • the second voltage is generated by the charge / discharge current, and the reference current corresponds to the charge / discharge current.
  • the difference between the second voltage and the second reference voltage will be within the first voltage range, but if the current detection circuit 120 is faulty, the difference between the second voltage and the second reference voltage is zero. 1 will be out of voltage range.
  • the controller 230 determines whether the current detection circuit 120 has failed based on the difference between the sum of the first voltage and the second voltage and the sum of the first reference voltage and the second reference voltage.
  • Each of the first voltage and the second voltage is generated by the charge / discharge current, and the reference current corresponds to the charge / discharge current.
  • the current detection circuit 120 fails. If, the difference between the sum of the first voltage and the second voltage and the sum of the first reference voltage and the second reference voltage will be outside the second voltage range.
  • the second voltage range may be the same as the first voltage range or wider while including the first voltage range.
  • the controller 230 may diagnose whether the current detection circuit 120 has failed. Output the signal.
  • the diagnostic signal may be output from the communication terminal C4 included in the controller 230 and transmitted to an external device (eg, ECU of a vehicle) through the communication terminal COM of the battery pack 10.
  • the communication terminal COM supports wired or wireless communication.
  • the wired communication may be, for example, a CAN (contoller area network) communication
  • the wireless communication may be, for example, a Zigbee or Bluetooth communication. If the controller 230 supports wired / wireless communication between the external device, the type of communication protocol is It is not specifically limited.
  • the external device may include a peripheral device configured to provide a user with at least one of visual information and audio information corresponding to the diagnostic signal received from the controller 230.
  • the peripheral device may be implemented using a device that visually and / or audibly outputs information such as a display, a speaker, and the like.
  • FIG. 4 is a flowchart illustrating a method for determining a failure of a current detection circuit 120 according to another embodiment of the present invention.
  • step 400 the controller 200 determines a first high level voltage and a second high level between a gate and a source of each of the charge FET 111 and the discharge FET 112. Apply voltage. That is, the first high level voltage is applied between the gate and the source of the charge FET 111, and the second high level voltage is applied between the gate and the source of the discharge FET 112.
  • the first high level voltage and the second high level voltage may be the same or different from each other.
  • the controller 200 detects the reference current based on the current data from the current detection circuit 120.
  • the current detection circuit 120 detects the reference current based on the voltage generated at both ends of the shunt resistor element 121 installed in the large current path 11 of the battery pack 10, and then indicates current data indicating the detected reference current. May be transmitted to the control unit 200.
  • the controller 200 detects a first voltage generated at both ends of the charge FET 111.
  • the controller 200 obtains an on state resistance associated with the drain current corresponding to the reference current from the first lookup table as the first reference resistor using the reference current as an index.
  • the first lookup table includes the drain current I D and the on-state resistance R of the FETs 111 and 112 when the first high level voltage is applied as the gate-source voltage of the FETs 111 and 112. Contains data representing the relationship between ON .
  • the controller 200 divides the first voltage by the first reference resistor to calculate a first current.
  • the first current is an estimate of the current flowing through the charge FET 111 and the discharge FET 112.
  • step 450 the controller 200 determines whether a difference between the reference current and the first current is outside the first current range. The difference between the reference current and the first current out of the first current range indicates that the current detection circuit 120 is faulty. If the value of step 450 is "YES", step 495 proceeds.
  • the controller 200 detects a second voltage generated at both ends of the discharge FET 112.
  • the controller 200 uses the reference current as an index to obtain an on state resistance associated with the drain current corresponding to the reference current from the second lookup table as the second reference resistor.
  • the second lookup table includes the drain current I D and the on-state resistance R of the FETs 111 and 112 when the second high level voltage is applied as the gate-source voltage of the FETs 111 and 112. Contains data representing the relationship between ON .
  • the controller 200 divides the second voltage by the second reference resistor to calculate a second current.
  • the second current is an estimate of the current flowing through the charge FET 111 and the discharge FET 112.
  • step 490 the controller 200 determines whether a difference between the reference current and the second current is outside the first current range. The difference between the reference current and the first current out of the first current range indicates that the current detection circuit 120 is faulty. If the value of step 490 is "YES", step 495 proceeds.
  • control unit 200 outputs a diagnostic signal indicating that the current detection circuit 120 has failed.
  • controller 200 may execute only one of the processes including steps 420, 430, 440, and 450 and the processes including steps 460, 470, 480, and 490.
  • FIG. 5 is a flowchart showing a method for determining a failure of a current detection circuit 120 according to another embodiment of the present invention.
  • the controller 200 determines a first high level voltage and a second high level between a gate and a source of each of the charge FET 111 and the discharge FET 112. Apply voltage. That is, the first high level voltage is applied between the gate and the source of the charge FET 111, and the second high level voltage is applied between the gate and the source of the discharge FET 112. The first high level voltage and the second high level voltage are different from each other.
  • the controller 200 detects a reference current based on the current data from the current detection circuit 120.
  • the current detection circuit 120 detects the reference current based on the voltage generated at both ends of the shunt resistor element 121 installed in the large current path 11 of the battery pack 10, and then indicates current data indicating the detected reference current. May be transmitted to the control unit 200.
  • the controller 200 detects a first voltage generated at both ends of the charge FET 111.
  • the controller 200 uses the reference current as an index to obtain an on state resistance associated with the drain current corresponding to the reference current from the first lookup table as the first reference resistor.
  • the first lookup table includes the drain current I D and the on-state resistance R of the FETs 111 and 112 when the first high level voltage is applied as the gate-source voltage of the FETs 111 and 112. Contains data representing the relationship between ON .
  • the controller 200 divides the first voltage by the first reference resistor to calculate a first current.
  • the first current is an estimate of the current flowing through the charge FET 111 and the discharge FET 112.
  • the controller 200 detects a second voltage generated at both ends of the discharge FET 112.
  • the controller 200 obtains an on state resistance associated with the drain current corresponding to the reference current from the second lookup table as the second reference resistor using the reference current as an index.
  • the second lookup table includes the drain current I D and the on-state resistance R of the FETs 111 and 112 when the second high level voltage is applied as the gate-source voltage of the FETs 111 and 112. Contains data representing the relationship between ON .
  • the controller 200 divides the second voltage by the second reference resistor to calculate a second current.
  • the second current is an estimate of the current flowing through the charge FET 111 and the discharge FET 112.
  • step 580 the controller 200 determines whether a difference between the first current and the second current is outside the second current range.
  • the difference between the first current and the second current outside the second current range indicates that the current detection circuit 120 is faulty. If the value of step 580 is "YES", step 590 proceeds.
  • control unit 200 outputs a diagnostic signal indicating that the current detection circuit 120 has failed.
  • FIG. 6 is a flowchart showing a method for determining a failure of a current detection circuit 120 according to another embodiment of the present invention.
  • the controller 200 determines a first high level voltage and a second high level between a gate and a source of each of the charge FET 111 and the discharge FET 112. Apply voltage. That is, the first high level voltage is applied between the gate and the source of the charge FET 111, and the second high level voltage is applied between the gate and the source of the discharge FET 112.
  • the first high level voltage and the second high level voltage may be the same or different from each other.
  • the controller 200 detects the reference current based on the current data from the current detection circuit 120.
  • the current detection circuit 120 detects the reference current based on the voltage generated at both ends of the shunt resistor element 121 installed in the large current path 11 of the battery pack 10, and then indicates current data indicating the detected reference current. May be transmitted to the control unit 200.
  • the controller 200 detects a first voltage generated at both ends of the charge FET 111.
  • the controller 200 obtains a drain-source voltage associated with the drain current corresponding to the reference current from the third lookup table as the first reference voltage using the reference current as an index.
  • the third lookup table shows the relationship between the drain current I D and the drain-source voltage V DS of the FETs 111 and 112 when the first high level voltage is applied as the gate-source voltage of the FETs 111 and 112.
  • the first reference voltage is an estimate of the first voltage generated when the reference current flows through the charging FET 111.
  • step 640 the controller 200 determines whether a difference between the first voltage and the first reference voltage is outside the first voltage range. The difference between the first voltage and the first reference voltage outside the first voltage range indicates that the current detection circuit 120 is faulty. If the value of step 640 is "YES", step 680 proceeds.
  • the controller 200 detects a second voltage generated at both ends of the discharge FET 112.
  • the controller 200 obtains, as a second reference voltage, a drain-source voltage associated with the drain current corresponding to the reference current from the fourth lookup table using the reference current as an index.
  • the fourth lookup table shows the relationship between the drain current I D and the drain-source voltage V DS of the FETs 111 and 112 when the second high level voltage is applied as the gate-source voltage of the FETs 111 and 112.
  • the second reference voltage is an estimate of the second voltage generated when the reference current flows through the discharge FET 112.
  • step 670 the controller 200 determines whether a difference between the second voltage and the second reference voltage is outside the first voltage range. The difference between the second voltage and the second reference voltage outside the first voltage range indicates that the current detection circuit 120 is faulty. If the value of step 670 is "YES", step 680 proceeds.
  • control unit 200 outputs a diagnostic signal indicating that the current detection circuit 120 has failed.
  • controller 200 may execute only one of a process including steps 620, 630, and 640, and a process including steps 650, 660, and 670.
  • FIG. 7 is a flowchart showing a method for determining a failure of a current detection circuit 120 according to another embodiment of the present invention.
  • the controller 200 may include a first high level voltage and a second high level between a gate and a source of each of the charge FET 111 and the discharge FET 112. Apply voltage. That is, the first high level voltage is applied between the gate and the source of the charge FET 111, and the second high level voltage is applied between the gate and the source of the discharge FET 112. The first high level voltage and the second high level voltage are different from each other.
  • the controller 200 detects a reference current based on the current data from the current detection circuit 120.
  • the current detection circuit 120 detects the reference current based on the voltage generated at both ends of the shunt resistor element 121 installed in the large current path 11 of the battery pack 10, and then indicates current data indicating the detected reference current. May be transmitted to the control unit 200.
  • the controller 200 detects a first voltage generated at both ends of the charge FET 111.
  • the controller 200 obtains, as a first reference voltage, a drain-source voltage associated with the drain current corresponding to the reference current from the third lookup table using the reference current as an index.
  • the third lookup table shows the relationship between the drain current I D and the drain-source voltage V DS of the FETs 111 and 112 when the first high level voltage is applied as the gate-source voltage of the FETs 111 and 112.
  • the first reference voltage is an estimate of the first voltage generated when the reference current flows through the charging FET 111.
  • the controller 200 detects a second voltage generated at both ends of the discharge FET 112.
  • the controller 200 obtains, as a second reference voltage, a drain-source voltage associated with the drain current corresponding to the reference current from the fourth lookup table using the reference current as an index.
  • the fourth lookup table shows the relationship between the drain current I D and the drain-source voltage V DS of the FETs 111 and 112 when the second high level voltage is applied as the gate-source voltage of the FETs 111 and 112.
  • the second reference voltage is an estimate of the second voltage generated when the reference current flows through the discharge FET 112.
  • step 770 the controller 200 determines whether a difference between the sum of the first voltage and the second voltage and the sum of the first reference voltage and the second reference voltage is outside the second voltage range. The difference between the sum of the first voltage and the second voltage and the sum of the first reference voltage and the second reference voltage is outside the second voltage range indicates that the current detection circuit 120 has failed. If the value of step 760 is "YES", step 770 proceeds.
  • control unit 200 outputs a diagnostic signal indicating that the current detection circuit 120 has failed.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Secondary Cells (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Tests Of Electric Status Of Batteries (AREA)

Abstract

배터리 관리 시스템, 그것을 포함하는 배터리팩 및 전류 검출 회로의 고장 판정 방법이 개시된다. 상기 배터리 관리 시스템은, 배터리팩의 대전류 경로를 통해 흐르는 전류를 나타내는 기준 전류를 검출하도록 구성된 전류 검출 회로; 서로 직렬 연결된 충전 FET 및 방전 FET을 포함하고, 상기 대전류 경로에 설치되는 양방향 스위치; 및 제어부를 포함한다. 상기 제어부는, 상기 충전 FET의 게이트에 제1 하이 레벨 전압이 인가되고 상기 방전 FET의 게이트에 제2 하이 레벨 전압이 인가되는 중에, 상기 충전 FET의 양단에 발생한 제1 전압 및 상기 방전 FET의 양단에 발생한 제2 전압을 검출한다. 상기 제어부는, 상기 제1 전압 및 상기 제2 전압 중 적어도 하나와 상기 기준 전류를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하도록 구성된다.

Description

배터리 관리 시스템, 그것을 포함하는 배터리팩 및 전류 측정 회로의 고장 판정 방법
본 발명은 전류 검출 회로의 고장 여부를 판정하기 위한 배터리 관리 시스템, 그것을 포함하는 배터리팩 및 전류 검출 회로의 고장 판정 방법에 관한 것이다.
본 출원은 2018년 6월 29일자로 출원된 한국 특허출원 번호 제10-2018-0075763호에 대한 우선권주장출원으로서, 해당 출원의 명세서 및 도면에 개시된 모든 내용은 인용에 의해 본 출원에 원용된다.
최근, 노트북, 비디오 카메라, 휴대용 전화기 등과 같은 휴대용 전자 제품의 수요가 급격하게 증대되고, 전기 자동차, 에너지 저장용 축전지, 로봇, 위성 등의 개발이 본격화됨에 따라, 반복적인 충방전이 가능한 고성능 배터리에 대한 연구가 활발히 진행되고 있다.
현재 상용화된 배터리로는 니켈 카드뮴 전지, 니켈 수소 전지, 니켈 아연 전지, 리튬 배터리 등이 있는데, 이 중에서 리튬 배터리는 니켈 계열의 배터리에 비해 메모리 효과가 거의 일어나지 않아 충방전이 자유롭고, 자가 방전율이 매우 낮으며 에너지 밀도가 높은 장점으로 각광을 받고 있다.
배터리팩의 대전류 경로에는 전류 검출 회로가 설치되고, 전류 검출 회로는 배터리를 통해 흐르는 충방전 전류를 검출한다. 충방전 전류는, 배터리의 SOC(state of charge) 및 SOH(state of health) 등을 산출하는 데에 필수적으로 요구되는 기본적이면서 중요한 파라미터이다. 따라서, 충방전 전류는 가능한 정확하게 측정되어야 한다.
일반적으로, 전류 검출 회로는 션트 저항 소자를 구비하고, 충방전 전류가 션트 저항 소자를 통해 흐를 때에 션트 저항 소자의 양단에서 측정되는 전압을 션트 저항 소자의 저항(resistance)으로 나눔으로써, 충방전 전류를 검출한다.
그런데, 여러가지 원인으로 인하여 전류 검출 회로에 하드웨어적인 고장(예, 션트 저항 소자의 손상, 통신 라인의 손상)이나 소프트웨어적인 고장이 발생할 수 있는데, 이 경우에는 전류 검출 회로에 의해 검출되는 충방전 전류를 더 이상 신뢰할 수 없게 된다. 따라서, 션트 저항 소자를 구비하는 전류 검출 회로의 고장 여부를 적절히 진단할 수 있는 기술이 필요하다.
특허문헌 1은, 션트 저항 소자를 이용하여 검출된 충방전 전류와 홀 센서를 이용하여 검출된 충방전 전류를 상호 비교함으로써, 전류 검출 회로의 고장 여부를 판정하고 있다.
하지만, 특허문헌 1은 홀 센서가 반드시 요구되므로, 션트 저항 소자만을 이용하여 충방전 전류를 검출하는 회로에 비하여 제작 비용이 높을 뿐만 아니라, 회로가 더 복잡해진다는 단점이 있다.
(특허문헌 1)대한민국 등록특허공보 제10-1810658호(등록일자: 2017년 12월 13일)
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 션트 저항 소자 외에 충방전 전류를 검출하기 위한 홀 센서를 추가하지 않고도, 션트 저항 소자를 구비하는 전류 검출 회로의 고장 여부를 판정할 수 있는 배터리 관리 시스템, 그것을 포함하는 배터리팩 및 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허청구범위에 나타난 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
본 발명의 일 실시예에 따른 배터리 관리 시스템은, 배터리팩의 대전류 경로에 설치된 션트 저항 소자를 구비하고, 상기 대전류 경로를 통해 흐르는 전류를 나타내는 기준 전류를 검출하도록 구성된 전류 검출 회로; 서로 직렬 연결된 충전 FET 및 방전 FET을 포함하고, 상기 대전류 경로에 설치되는 양방향 스위치; 및 상기 전류 검출 회로 및 상기 양방향 스위치에 동작 가능하게 결합된 제어부를 포함한다. 상기 제어부는, 상기 충전 FET의 게이트에 제1 하이 레벨 전압이 인가되고 상기 방전 FET의 게이트에 제2 하이 레벨 전압이 인가되는 중에, 상기 충전 FET의 양단에 발생한 제1 전압 및 상기 방전 FET의 양단에 발생한 제2 전압을 검출한다. 상기 제어부는, 상기 제1 전압 및 상기 제2 전압 중 적어도 하나와 상기 기준 전류를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하도록 구성된다.
상기 제어부는, 상기 제1 하이 레벨 전압과 상기 제2 하이 레벨 전압이 서로 동일한 경우, 상기 기준 전류를 인덱스로서 이용하여, 상기 제1 하이 레벨 전압에 연관된 제1 룩업테이블로부터 상기 기준 전류에 대응하는 드레인 전류에 연관된 온 상태 저항을 제1 기준 저항으로서 획득할 수 있다. 상기 제1 룩업테이블은, 상기 제1 하이 레벨 전압이 게이트 전압으로서 인가되는 경우에 상기 충전 FET 및 상기 방전 FET의 드레인 전류와 온 상태 저항 간의 관계를 나타내는 데이터를 가진다. 상기 제어부는, 상기 제1 전압 및 상기 제2 전압 중 어느 하나를 상기 제1 기준 저항으로 나누어, 제1 전류를 산출할 수 있다. 상기 제어부는, 상기 기준 전류 및 상기 제1 전류 간의 차이를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하도록 구성될 수 있다.
상기 제어부는, 상기 제1 하이 레벨 전압과 상기 제2 하이 레벨 전압이 서로 상이한 경우, 상기 기준 전류를 인덱스로서 이용하여, 상기 제1 하이 레벨 전압에 연관된 제1 룩업테이블로부터 상기 기준 전류에 대응하는 드레인 전류에 연관된 온 상태 저항을 제1 기준 저항으로서 획득할 수 있다. 상기 제1 룩업테이블은, 상기 제1 하이 레벨 전압이 게이트 전압으로서 인가되는 경우에 상기 충전 FET 및 상기 방전 FET의 드레인 전류와 온 상태 저항 간의 관계를 나타내는 데이터를 가진다. 상기 제어부는, 상기 제1 하이 레벨 전압과 상기 제2 하이 레벨 전압이 서로 상이한 경우, 상기 기준 전류를 인덱스로서 이용하여, 상기 제2 하이 레벨 전압에 연관된 제2 룩업테이블로부터 상기 기준 전류에 대응하는 드레인 전류에 연관된 온 상태 저항을 제2 기준 저항으로서 획득할 수 있다. 상기 제2 룩업테이블은, 상기 제2 하이 레벨 전압이 게이트 전압으로서 인가되는 경우에 상기 충전 FET 및 상기 방전 FET의 드레인 전류와 온 상태 저항 간의 관계를 나타내는 데이터를 가진다. 상기 제어부는, 상기 제1 전압을 상기 제1 기준 저항으로 나누어, 제1 전류를 산출할 수 있다. 상기 제어부는, 상기 제2 전압을 상기 제2 기준 저항으로 나누어, 제2 전류를 산출할 수 있다. 상기 제어부는, 상기 제1 전류 및 상기 제2 전류 간의 차이를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하도록 구성될 수 있다.
상기 제어부는, 상기 제1 하이 레벨 전압과 상기 제2 하이 레벨 전압이 서로 동일한 경우, 상기 기준 전류를 인덱스로서 이용하여, 상기 제1 하이 레벨 전압에 연관된 제3 룩업테이블로부터 상기 기준 전류에 대응하는 드레인 전류에 연관된 드레인-소스 전압을 제1 기준 전압으로서 획득할 수 있다. 상기 제3 룩업테이블은, 상기 제1 하이 레벨 전압이 게이트 전압으로서 인가되는 경우에 상기 충전 FET 및 상기 방전 FET의 드레인 전류와 드레인-소스 전압 간의 관계를 나타내는 데이터를 가진다. 상기 제어부는, 상기 제1 전압 및 상기 제1 기준 전압 간의 차이를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하도록 구성될 수 있다.
상기 제어부는, 상기 제1 하이 레벨 전압과 상기 제2 하이 레벨 전압이 서로 상이한 경우, 상기 기준 전류를 인덱스로서 이용하여, 상기 제1 하이 레벨 전압에 연관된 제3 룩업테이블로부터 상기 기준 전류에 대응하는 드레인 전류에 연관된 드레인-소스 전압을 제1 기준 전압으로서 획득할 수 있다. 상기 제3 룩업테이블은, 상기 제1 하이 레벨 전압이 게이트 전압으로서 인가되는 경우에 상기 충전 FET 및 상기 방전 FET의 드레인 전류와 드레인-소스 전압 간의 관계를 나타내는 데이터를 가진다. 상기 제어부는, 상기 제1 하이 레벨 전압과 상기 제2 하이 레벨 전압이 서로 상이한 경우, 상기 기준 전류를 인덱스로서 이용하여, 상기 제2 하이 레벨 전압에 연관된 제4 룩업테이블로부터 상기 기준 전류에 대응하는 드레인 전류에 연관된 드레인-소스 전압을 제2 기준 전압으로서 획득할 수 있다. 상기 제4 룩업테이블은, 상기 제2 하이 레벨 전압이 게이트 전압으로서 인가되는 경우에 상기 충전 FET 및 상기 방전 FET의 드레인 전류와 드레인-소스 전압 간의 관계를 나타내는 데이터를 가진다. 상기 제어부는, 상기 제1 전압 및 상기 제2 전압의 합과 상기 제1 기준 전압 및 상기 제2 기준 전압의 합 간의 차이를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하도록 구성될 수 있다.
상기 제어부는, 상기 기준 전류가 미리 정해진 전류 범위를 벗어나고, 상기 제1 하이 레벨 전압이 상기 제2 하이 레벨 전압보다 큰 경우, 상기 제2 전압과 상기 기준 전류를 기초로, 상기 전류 검출 회로의 고장 여부를 판정할 수 있다. 상기 제어부는, 상기 기준 전류가 상기 전류 범위를 벗어나고, 상기 제1 하이 레벨 전압이 상기 제2 하이 레벨 전압보다 작은 경우, 상기 제1 전압과 상기 기준 전류를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하도록 구성될 수 있다.
상기 제어부는, 상기 제1 하이 레벨 전압이 상기 제2 하이 레벨 전압보다 큰 경우, 상기 제1 전압이 상기 제2 전압보다 크면, 상기 제1 전압 및 상기 제2 전압 중 적어도 하나가 비유효한 것으로 판정하도록 구성될 수 있다.
상기 제어부는, 상기 제1 하이 레벨 전압이 상기 제2 하이 레벨 전압보다 작은 경우, 상기 제1 전압이 상기 제2 전압보다 작으면, 상기 제1 전압 및 상기 제2 전압 중 적어도 하나가 비유효한 것으로 판정하도록 구성될 수 있다.
상기 제어부는, 상기 제1 하이 레벨 전압과 상기 제2 하이 레벨 전압이 서로 동일한 경우, 상기 제1 전압과 상기 제2 전압 간의 차이가 미리 정해진 전압 범위를 벗어나면, 상기 제1 전압 및 상기 제2 전압 중 적어도 하나가 비유효한 것으로 판정하도록 구성될 수 있다.
상기 제어부는, 상기 판정의 결과를 나타내는 진단 신호를 출력하도록 구성될 수 있다.
본 발명의 다른 실시예에 따른 배터리팩은, 상기 배터리 관리 시스템을 포함한다.
본 발명의 또 다른 실시예에 따른 방법은, 전류 검출 회로의 고장을 판정하기 위한 것이다. 상기 방법은, 배터리팩의 대전류 경로에 서로 직렬 연결된 충전 FET 및 방전 FET 각각의 게이트와 소스 사이에 제1 하이 레벨 전압과 제2 하이 레벨 전압을 인가하는 단계; 상기 충전 FET의 게이트에 상기 제1 하이 레벨 전압이 인가되고 상기 방전 FET의 게이트에 상기 제2 하이 레벨 전압이 인가되는 중에, 상기 대전류 경로에 설치된 션트 저항 소자의 양단에 발생하는 전압을 기초로 상기 대전류 경로를 통해 흐르는 전류를 나타내는 기준 전류를 검출하는 단계; 상기 충전 FET의 양단에 발생한 제1 전압 및 상기 방전 FET의 양단에 발생한 제2 전압을 결정하는 단계; 및 상기 제1 전압 및 상기 제2 전압 중 적어도 하나와 상기 기준 전류를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하는 단계를 포함한다.
상기 제1 전압 및 상기 제2 전압 중 적어도 하나와 상기 기준 전류를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하는 단계는, 상기 제1 하이 레벨 전압과 상기 제2 하이 레벨 전압이 서로 상이한 경우, 상기 기준 전류를 인덱스로서 이용하여, 상기 제1 하이 레벨 전압에 연관된 제1 룩업테이블로부터 상기 기준 전류에 대응하는 드레인 전류에 연관된 온 상태 저항을 제1 기준 저항으로서 획득하는 단계; 상기 제1 하이 레벨 전압과 상기 제2 하이 레벨 전압이 서로 상이한 경우, 상기 기준 전류를 인덱스로서 이용하여, 상기 제2 하이 레벨 전압에 연관된 제2 룩업테이블로부터 상기 기준에 대응하는 드레인 전류에 연관된 온 상태 저항을 제2 기준 저항으로서 획득하는 단계; 상기 제1 전압을 상기 제1 기준 저항으로 나누어, 제1 전류를 산출하는 단계; 상기 제2 전압을 상기 제2 기준 저항으로 나누어, 제2 전류를 산출하는 단계; 및 상기 제1 전류 및 상기 제2 전류 간의 차이를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하는 단계를 포함할 수 있다. 상기 제1 룩업테이블은, 상기 제1 하이 레벨 전압이 게이트-소스 전압으로서 인가되는 경우에 상기 충전 FET 및 상기 방전 FET의 드레인 전류와 온 상태 저항 간의 관계를 나타내는 데이터를 가진다. 상기 제2 룩업테이블은, 상기 제2 하이 레벨 전압이 게이트-소스 전압으로서 인가되는 경우에 상기 충전 FET 및 상기 방전 FET의 드레인 전류와 온 상태 저항 간의 관계를 나타내는 데이터를 가진다.
상기 제1 전압 및 상기 제2 전압 중 적어도 하나와 상기 기준 전류를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하는 단계는, 상기 제1 하이 레벨 전압과 상기 제2 하이 레벨 전압이 서로 상이한 경우, 상기 기준 전류를 인덱스로서 이용하여, 상기 제1 하이 레벨 전압에 연관된 제3 룩업테이블로부터 상기 기준 전류에 대응하는 드레인 전류에 연관된 드레인-소스 전압을 제1 기준 전압으로서 획득하는 단계; 상기 제1 하이 레벨 전압과 상기 제2 하이 레벨 전압이 서로 상이한 경우, 상기 기준 전류를 인덱스로서 이용하여, 상기 제2 하이 레벨 전압에 연관된 제4 룩업테이블로부터 상기 기준 전류에 대응하는 드레인 전류에 연관된 드레인-소스 전압을 제2 기준 전압으로서 획득하는 단계; 및 상기 제1 전압 및 상기 제2 전압의 합과 상기 제1 기준 전압 및 상기 제2 기준 전압의 합 간의 차이를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하는 단계를 포함할 수 있다. 상기 제3 룩업테이블은, 상기 제1 하이 레벨 전압이 게이트 전압으로서 인가되는 경우에 상기 충전 FET 및 상기 방전 FET의 드레인 전류와 드레인-소스 전압 간의 관계를 나타내는 데이터를 가진다. 상기 제4 룩업테이블은, 상기 제2 하이 레벨 전압이 게이트 전압으로서 인가되는 경우에 상기 충전 FET 및 상기 방전 FET의 드레인 전류와 드레인-소스 전압 간의 관계를 나타내는 데이터를 가진다.
본 발명의 실시예들 중 적어도 하나에 의하면, 션트 저항 소자 외에 충방전 전류를 검출하기 위한 홀 센서를 추가하지 않고도, 션트 저항 소자를 구비하는 전류 검출 회로의 고장 여부를 판정할 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술되는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니 된다.
도 1은 본 발명의 일 실시예에 따른 배터리 관리 시스템을 포함하는 배터리팩의 개략도이다.
도 2는 도 1의 전류 검출 회로의 고장 여부를 판정하는 데에 이용되는 제1 룩업 테이블 및 제2 룩업 테이블을 설명하는 데에 참조되는 그래프를 예시적으로 보여주는 도면이다.
도 3은 도 1의 전류 검출 회로의 고장 여부를 판정하는 데에 이용되는 제3 룩업 테이블 및 제4 룩업 테이블을 설명하는 데에 참조되는 그래프를 예시적으로 보여주는 도면이다.
도 4는 본 발명의 다른 실시예에 따른 전류 검출 회로의 고장을 판정하기 위한 방법을 보여주는 순서도이다.
도 5는 본 발명의 또 다른 실시예에 따른 전류 검출 회로의 고장을 판정하기 위한 방법을 보여주는 순서도이다.
도 6은 본 발명의 또 다른 실시예에 따른 전류 검출 회로의 고장을 판정하기 위한 방법을 보여주는 순서도이다.
도 7은 본 발명의 또 다른 실시예에 따른 전류 검출 회로의 고장을 판정하기 위한 방법을 보여주는 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
또한, 본 발명을 설명함에 있어 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
제1, 제2 등과 같이 서수를 포함하는 용어들은, 다양한 구성요소들 중 어느 하나를 나머지와 구별하는 목적으로 사용되는 것이고, 그러한 용어들에 의해 구성요소들을 한정하기 위해 사용되는 것은 아니다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 배터리 관리 시스템(100)을 포함하는 배터리팩(10)의 개략도이고, 도 2는 도 1의 전류 검출 회로(120)의 고장 여부를 판정하는 데에 이용되는 제1 룩업 테이블 및 제2 룩업 테이블을 설명하는 데에 참조되는 그래프를 예시적으로 보여주는 도면이며, 도 3은 도 1의 전류 검출 회로(120)의 고장 여부를 판정하는 데에 이용되는 제3 룩업 테이블 및 제4 룩업 테이블을 설명하는 데에 참조되는 그래프를 예시적으로 보여주는 도면이다.
도 1을 참조하면, 배터리팩(10)은, 배터리 스택(20) 및 배터리 관리 시스템(100)을 포함한다.
배터리 스택(20)은, 적어도 하나의 배터리 셀(21)을 포함한다. 복수의 배터리 셀(21)이 배터리 스택(20)에 포함되는 경우, 각 배터리 셀(21)은 다른 배터리 셀(21)과 직렬 또는 병렬로 연결될 수 있다. 각 배터리 셀(21)은, 예컨대 리튬 이온 배터리 또는 리튬 폴리머 배터리일 수 있다. 물론, 배터리 셀(21)의 종류가 리튬 이온 배터리 또는 리튬 폴리머 배터리에 한정되는 것은 아니며, 반복적인 충방전이 가능한 것이라면 특별히 한정되지 않는다.
배터리 관리 시스템(100)은, 양방향 스위치(110), 전류 검출 회로(120) 및 제어부(200)를 포함한다.
양방향 스위치(110)는, 대전류 경로(11)에 설치된다. 양방향 스위치(110)는, 서로 직렬 연결되는 충전 FET(111) 및 방전 FET(112)을 포함할 수 있다. FET이라는 용어는, 전계 효과 트랜지스터(feild effect transistor)를 의미한다. 충전 FET(111)은, 드레인, 게이트, 소스 및 기생 다이오드를 포함할 수 있다. 방전 FET(112)은, 드레인, 게이트, 소스 및 기생 다이오드를 포함할 수 있다.
일 예로, 도 1에 도시된 바와 같이, 충전 FET(111)의 드레인은 배터리팩(10)의 제1 전원 단자(P+)에 연결되고, 방전 FET(112)의 드레인은 배터리 스택(20)의 양극 단자에 연결되며, 충전 FET(111)의 소스와 방전 FET(112)의 소스는 대전류 경로(11) 상의 공통 노드(12)에 연결될 수 있다.
다른 예로, 도 1에 도시된 바와는 달리, 충전 FET(111)과 방전 FET(112)의 위치는 서로 교환될 수 있다. 즉, 충전 FET(111)의 소스는 배터리 스택(20)의 양극 단자에 연결되고, 방전 FET(112)의 소스는 배터리팩(10)의 제1 전원 단자(P+)에 연결되며. 충전 FET(111)의 드레인과 방전 FET(112)의 드레인은 공통 노드(12)에 연결될 수 있다.
충전 FET(111)의 드레인, 게이트 및 소스와 방전 FET(112)의 드레인, 게이트 및 소스는, 제어부(200)에 연결된다. 제어부(200)로부터 선택적으로 출력되는 하이 레벨 전압은, 충전 FET(111)의 게이트와 소스 사이에 또는 방전 FET(112)의 게이트와 소스 사이에 인가된다. 충전 FET(111) 및 방전 FET(112) 각각은, 제어부(200)로부터 하이 레벨 전압이 출력되는 동안 온 상태에서 동작하고, 제어부(200)로부터 하이 레벨 전압의 출력이 중단되는 동안 오프 상태로 동작한다.
충전 FET(111)의 기생 다이오드는, 충전 FET(111)의 드레인과 소스 사이에 연결된다. 충전 FET(111)이 오프 상태를 가지는 동안, 충전 전류는 충전 FET(111)의 기생 다이오드에 의해 차단된다. 방전 FET(112)의 기생 다이오드는, 방전 FET(112)의 드레인과 소스 사이에 연결된다. 방전 FET(112)이 오프 상태를 가지는 동안, 방전 전류는 방전 FET(112)의 기생 다이오드에 의해 차단된다.
전류 검출 회로(120)는, 션트 저항 소자(121) 및 마이크로프로세서(122)를 포함한다. 션트 저항 소자(121)는, 배터리팩(10)의 대전류 경로(11)에 설치된다. 예를 들어, 도 1에 도시된 바와 같이, 션트 저항 소자(121)의 일단은 배터리 스택(20)의 음극 단자에 연결되고, 타단은 배터리팩(10)의 제2 전원 단자(P-)에 연결될 수 있다. 물론, 도 1에 도시된 바와는 달리, 션트 저항 소자(121)의 일단은 배터리 스택(20)의 양극 단자에 연결되고, 타단은 방전 FET(112)의 드레인에 연결될 수도 있다. 또는, 션트 저항 소자(121)의 일단은 충전 FET(111)의 드레인에 연결되고, 타단은 제1 전원 단자(P+)에 연결될 수도 있다. 마이크로프로세서(122)는, 션트 저항 소자(121)의 양단에 발생하는 전압을 션트 저항 소자(121)의 저항(resistance)로 나눔으로써, 대전류 경로(11)를 통해 흐르는 충방전 전류를 소정 주기(예, 0.01초)마다 검출할 수 있다. 이하에서는, 전류 검출 회로(120)에 의해 검출되는 충방전 전류를 '기준 전류'라고 칭하기로 한다. 마이크로프로세서(122)에는 통신 단자(CI)가 구비된다. 마이크로프로세서(122)는, 기준 전류를 나타내는 전류 데이터를 통신 단자(CI)를 통해 제어부(200)에게 출력한다.
제어부(200)는, 전류 검출 회로(120) 및 양방향 스위치(110)에 동작 가능하게 결합된다. 제어부(200)는, 스위치 드라이버(210), 전압 검출 회로(220) 및 컨트롤러(230)를 포함한다.
스위치 드라이버(210)는, 컨트롤러(230)로부터의 온 명령 또는 오프 명령에 응답하여, 양방향 스위치(110)를 선택적으로 온 상태로부터 오프 상태로 또는 오프 상태로부터 온 상태로 전이시키도록 구성된다. 구체적으로, 스위치 드라이버(210)는, 충전 FET(111) 및 방전 FET(112) 중 적어도 하나의 게이트와 소스 사이에 하이 레벨 전압을 선택적으로 인가함으로써, 충전 FET(111) 및 방전 FET(112) 각각을 선택적으로 온 상태로 제어한다. 일 예로, 충전 FET(111)의 게이트와 방전 FET(112)의 게이트에 모두 하이 레벨 전압이 인가되는 통상 모드에서, 충전 FET(111) 및 방전 FET(112)은 모두 온 상태를 가지게 되어 충전 전류와 방전 전류가 대전류 경로(11)를 통해 흐를 수 있다. 다른 예로, 충전 FET(111)의 게이트에만 하이 레벨 전압이 인가되는 충전 모드에서, 충전 FET(111)은 온 상태를 가지고 방전 FET(112)은 오프 상태를 가지므로, 방전 전류는 차단되고 충전 전류만이 대전류 경로(11)를 통해 흐를 수 있다. 반대로, 방전 FET(112)의 게이트에만 하이 레벨 전압이 인가되는 방전 모드에서, 충전 FET(111)은 오프 상태를 가지고 방전 FET(112)은 온 상태를 가지므로, 충전 전류는 차단되고 방전 전류만이 대전류 경로(11)를 통해 흐를 수 있다.
스위치 드라이버(210)는, 미리 정해진 복수의 하이 레벨 전압(예, 5.0 V, 5.5 V, 6.0 V)을 충전 FET(111) 및 방전 FET(112)의 게이트-소스 전압으로서 인가하도록 구성될 수 있다. 즉, 스위치 드라이버(210)는, 복수의 하이 레벨 전압(예, 5.0 V, 5.5 V, 6.0 V) 중 어느 하나를 게이트-소스 전압으로서 충전 FET(111)의 게이트에 인가하고, 복수의 하이 레벨 전압(예, 5.0 V, 5.5 V, 6.0 V) 중 어느 하나를 게이트-소스 전압으로서 방전 FET(112)의 게이트에 인가할 수 있다. 따라서, 충전 FET(111)의 게이트와 소스 사이에 인가되는 하이 레벨 전압은, 방전 FET(112)의 게이트와 소스에 인가되는 하이 레벨 전압과 동일 또는 상이할 수 있다. 이하에서는, 충전 FET(111)의 게이트에 인가되는 하이 레벨 전압을 '제1 하이 레벨 전압'이라고 칭하고, 방전 FET(112)의 게이트에 인가되는 하이 레벨 전압을 '제2 하이 레벨 전압'이라고 칭하기로 한다.
전압 검출 회로(220)는, 배터리 스택(20)의 전압 Va 및 제1 전원 단자(P+)의 전압 Vb을 각각 검출하도록 구성된다. 전압 검출 회로(220)는, 공통 노드(12)의 전압 Vc을 추가적으로 검출하도록 구성될 수 있다. 전압 검출 회로(220)에는 통신 단자(CV)가 구비된다. 전압 검출 회로(220)는, 배터리 스택(20)의 전압 Va, 제1 전원 단자(P+)의 전압 Vb 및 공통 노드(12)의 전압 Vc 중에서 적어도 하나를 나타내는 전압 데이터를 통신 단자(CV)를 통해 컨트롤러(230)에게 출력한다.
컨트롤러(230)는, 전류 검출 회로(120), 스위치 드라이버(210) 및 전압 검출 회로(220) 각각에 동작 가능하게 결합된다. 컨트롤러(230)에는, 통신 단자(C1), 통신 단자(C2), 통신 단자(C3) 및 통신 단자(C4)가 구비된다. 컨트롤러(230)는, 통신 단자(C1)를 통해 수신되는 전류 검출 회로(120)로부터의 전류 데이터를 기초로, 기준 전류의 시간에 따른 변화를 지속적으로 모니터링할 수 있다. 여기서, 기준 전류는 전류 검출 회로(120)에 의해 측정된 전류에 해당한다. 컨트롤러(230)는, 통신 단자(C2)를 통해 수신되는 전압 검출 회로(220)로부터의 전압 데이터를 기초로, 배터리 스택(20)의 전압, 제1 전원 단자(P+)의 전압 및 공통 노드(12)의 전압 중에서 적어도 하나의 시간에 따른 변화를 지속적으로 모니터링할 수 있다. 컨트롤러(230)는, 통신 단자(C3)를 통해 스위치 드라이버(210)에게 온 명령 또는 오프 명령을 출력한다.
컨트롤러(230)는, 하드웨어적으로 ASICs(application specific integrated circuits), DSPs(digital signal processors), DSPDs(digital signal processing devices), PLDs(programmable logic devices), FPGAs(field programmable gate arrays), 마이크로 프로세서(microprocessors), 기타 기능 수행을 위한 전기적 유닛 중 적어도 하나를 포함하도록 구현될 수 있다. 또한, 컨트롤러(230)에는 메모리 디바이스가 내장될 수 있으며, 메모리 디바이스로는 예컨대 RAM, ROM, 레지스터, 하드디스크, 광기록 매체 또는 자기기록 매체가 이용될 수 있다. 메모리 디바이스는, 컨트롤러(230)에 의해 실행되는 각종 제어 로직을 포함하는 프로그램, 및/또는 상기 제어 로직이 실행될 때 발생되는 데이터를 저장, 갱신 및/또는 소거할 수 있다.
컨트롤러(230)는, 전압 데이터를 기초로, 충전 FET(111) 및 방전 FET(112) 각각의 양단에 발생하는 전압을 모니터링할 수 있다. 충전 FET(111)의 양단에 발생하는 전압은, 충전 FET(111)의 드레인과 소스 사이에 발생하는 전압(즉, 드레인-소스 전압)이다. 방전 FET(112)의 양단에 발생하는 전압은, 방전 FET(112)의 드레인과 소스 사이에 발생하는 전압이다. 따라서, 충전 FET(111)의 양단에 발생하는 전압은, 제1 전원 단자(P+)의 전압 Vb과 공통 노드(12)의 전압 Vc 간의 차이에 대응하고, 방전 FET(112)의 양단에 발생하는 전압은, 배터리 스택(20)의 전압 Va과 공통 노드(12)의 전압 Vc 간의 차이에 대응한다. 이하에서는, 충전 FET(111)의 게이트에 제1 하이 레벨 전압이 인가되고 방전 FET(112)의 게이트에 제2 하이 레벨 전압이 인가되는 중에 발생하는 충전 FET(111)의 드레인-소스 전압과 방전 FET(112)의 드레인-소스 전압 각각을 '제1 전압'과 '제2 전압'이라고 칭하기로 한다.
컨트롤러(230)는, 소정 조건이 만족되는 경우, 제1 전압 및 제2 전압 중 적어도 하나와 전류 검출 회로(120)에 의해 검출된 기준 전류를 기초로, 전류 검출 회로(120)의 고장 여부를 판정할 수 있다. 즉, 컨트롤러(230)는, 소정 조건이 만족되는 경우, 전류 검출 회로(120)에 의해 검출된 기준 전류가 대전류 경로(11)를 통해 흐르는 충방전 전류를 유효하게 나타내는 것인지 여부를 판정할 수 있다. 소정 조건은, 최근에 모니터링된 단위 시간(예, 0.1초) 동안 기준 전류의 변화량이 기준 범위(예, -50 ~ +50 A)를 벗어나는 것이다.
컨트롤러(230)는, 기준 전류의 단위 시간 동안의 변화량이 기준 범위를 벗어나는 경우, 기준 전류의 단위 시간 동안의 변화량을 기초로 감시 기간을 결정할 수 있다. 감시 기간은, 기준 전류의 단위 시간 동안의 변화량의 크기에 비례할 수 있다. 일 예로, 기준 전류의 단위 시간 동안의 변화량이 100 A인 경우 감시 기간은 2초로 결정되고, 기준 전류의 단위 시간 동안의 변화량이 150 A인 경우 감시 기간은 3초로 결정될 수 있다. 감시 기간 동안 전류 검출 회로(120)의 고장 여부를 소정 시간 간격(예, 0.2초)마다 주기적으로 판정할 수 있다.
션트 저항 소자(121)의 양단에 발생하는 전압이 전류 검출 회로(120)에 의해 검출된 시점과 제1 전압 및 제2 전압이 전압 검출 회로(220)에 의해 검출된 시점은 미리 정해진 오차 범위 내의 차이만을 가질 수 있다. 컨트롤러(230)는, 메모리 디바이스에 미리 저장된 복수의 룩업 테이블 중 적어도 하나를 이용하여 전류 검출 회로(120)의 고장을 진단할 수 있는바, 각각의 진단 동작에 대하여 이하에서 보다 상세히 설명하도록 한다. 각 룩업 테이블은, 충전 FET(111)과 방전 FET(112)의 게이트-소스 전압으로서 이용될 수 있는 복수의 하이 레벨 전압 중 어느 하나에 연관된다.
컨트롤러(230)는, 제1 하이 레벨 전압과 제2 하이 레벨 전압이 서로 동일한 동안, 제1 전압과 제2 전압 간의 차이가 미리 정해진 임계 전압 범위를 벗어나면, 제1 전압 및 제2 전압 중 적어도 하나가 비유효한 것으로 판정하고, 그 외의 경우에는 제1 전압 및 제2 전압이 모두 유효한 것으로 판정할 수 있다.
컨트롤러(230)는, 제1 하이 레벨 전압이 제2 하이 레벨 전압보다 큰 동안, 제1 전압이 제2 전압보다 크면, 제1 전압 및 제2 전압 중 적어도 하나가 비유효한 것으로 판정하고, 그 외의 경우에는 제1 전압 및 제2 전압이 모두 유효한 것으로 판정할 수 있다.
컨트롤러(230)는, 제1 하이 레벨 전압이 제2 하이 레벨 전압보다 작은 경우, 제1 전압이 제2 전압보다 작으면, 제1 전압 및 제2 전압 중 적어도 하나가 비유효한 것으로 판정하고, 그 외의 경우에는 제1 전압 및 제2 전압이 모두 유효한 것으로 판정할 수 있다.
컨트롤러(230)는, 제1 전압 및 제2 전압이 모두 유효한 것으로 판정된 경우에 한하여 전류 검출 회로(120)의 고장 여부를 판정할 수 있다.
<제1 룩업 테이블 및 제2 룩업 테이블 중 적어도 하나를 이용하는 진단 동작>
도 2에서, 커브(201)는 하이 레벨 전압(예, 5.0 V)이 FET(111, 112)의 게이트-소스 전압으로서 인가되는 경우의 FET(111, 112)의 드레인 전류 I D와 온 상태 저항(on-state resistance) R ON 간의 관계를 보여주고, 커브(202)는 하이 레벨 전압(예, 6.0 V)이 FET(111, 112)의 게이트-소스 전압으로서 인가되는 경우의 FET(111, 112)의 드레인 전류 I D와 온 상태 저항(on-state resistance) R ON 간의 관계를 보여준다.
도 1 및 도 2를 참조하면, 컨트롤러(230)의 메모리 디바이스에는 제1 룩업 테이블 및 제2 룩업 테이블 중 적어도 하나가 미리 저장될 수 있다. 제1 룩업 테이블은, 복수의 하이 레벨 전압 중 어느 하나(예, 5.0 V)에 연관된 것으로서, 커브(201)에 대응하는 데이터를 가진다. 제2 룩업 테이블은, 복수의 하이 레벨 전압 중 다른 하나(예, 6.0 V)에 연관된 것으로서, 커브(202)에 대응하는 데이터를 가진다.
도 2에 도시된 커브(201) 및 커브(202)를 통해 확인할 수 있는 바와 같이, 하이 레벨 전압(예, 5.0 V, 6.0 V)이 FET(111, 112)의 게이트-소스 전압으로서 인가되는 중에는, FET(111, 112)의 드레인 전류 I D가 증가함에 따라, FET(111, 112)의 온 상태 저항 R ON은 비선형적으로 증가한다. 물론, 하이 레벨 전압(예, 5.0 V, 6.0 V)이 FET(111, 112)의 게이트-소스 전압으로서 인가되는 중에는, FET(111, 112)의 드레인 전류 I D가 감소함에 따라, FET(111, 112)의 온 상태 저항 R ON은 비선형적으로 감소한다. 또한, FET(111, 112)의 게이트-소스 전압이 증가할수록, FET(111, 112)의 온 상태 저항 R ON은 감소한다.
컨트롤러(230)는, 기준 전류를 인덱스로서 이용하여 제1 룩업 테이블로부터 기준 전류에 연관된 제1 기준 저항을 획득할 수 있다. 예를 들어, 커브(201)를 참조하면, 기준 전류가 100 A인 경우, 100 A의 드레인 전류에 연관된 1 mΩ의 온 상태 저항이 제1 기준 저항으로서 획득되고, 기준 전류가 150 A인 경우 150 A의 드레인 전류에 연관된 3 mΩ의 온 상태 저항이 제1 기준 저항으로서 획득되며, 기준 전류가 200 A인 경우 200 A의 드레인 전류에 연관된 7 mΩ의 온 상태 저항이 제1 기준 저항으로서 획득될 수 있다. 컨트롤러(230)는, 제1 전압을 제1 기준 저항으로 나누어, 제1 전류를 산출할 수 있다.
컨트롤러(230)는, 기준 전류를 인덱스로서 이용하여 제2 룩업 테이블로부터 기준 전류에 연관된 제2 기준 저항을 획득할 수 있다. 예를 들어, 커브(202)를 참조하면, 기준 전류가 100 A인 경우, 100 A의 드레인 전류에 연관된 0.8 mΩ의 온 상태 저항이 제2 기준 저항으로서 획득되고, 기준 전류가 150 A인 경우 150 A의 드레인 전류에 연관된 2 mΩ의 온 상태 저항이 제2 기준 저항으로서 획득되며, 기준 전류가 200 A인 경우 200 A의 드레인 전류에 연관된 5 mΩ의 온 상태 저항이 제2 기준 저항으로서 획득될 수 있다. 컨트롤러(230)는, 제2 전압을 제2 기준 저항으로 나누어, 제2 전류를 산출할 수 있다.
한편, 충전 FET(111)의 게이트-소스 전압과 방전 FET(112)의 게이트-소스 전압은 서로 동일할 수 있다. 즉, 제1 하이 레벨 전압과 제2 하이 레벨 전압은 서로 동일할 수 있다. 이 경우, 제1 전압과 제2 전압은 서로 동일하고, 제1 기준 저항과 제2 기준 저항은 서로 동일하다. 따라서, 컨트롤러(230)는, 제1 하이 레벨 전압과 제2 하이 레벨 전압이 서로 동일한 경우에는, 제1 전류 및 제2 전류 중 어느 하나만을 산출할 수 있다.
반면, 충전 FET(111)의 게이트-소스 전압과 방전 FET(112)의 게이트-소스 전압은 서로 상이할 수 있다. 즉, 제1 하이 레벨 전압과 제2 하이 레벨 전압은 서로 같지 않을 수 있다. 이 경우, 제1 전압과 제2 전압은 서로 상이하고, 제1 기준 저항과 제2 기준 저항 역시 서로 상이하다. 따라서, 컨트롤러(230)는, 제1 하이 레벨 전압과 제2 하이 레벨 전압이 서로 상이한 경우에는, 제1 전류 및 제2 전류 둘 다 산출할 수 있다.
컨트롤러(230)는, 기준 전류와 제1 전류의 차이를 기초로, 전류 검출 회로(120)의 고장 여부를 판정할 수 있다. 기준 전류와 제1 전류는 동일 시점에서 대전류 경로(11)를 통해 흐르는 충방전 전류를 나타낸다. 따라서, 전류 검출 회로(120)가 정상이라면 기준 전류와 제1 전류 간의 차이는 미리 정해진 제1 전류 범위(예, -0.3 A ~ +0.3 A) 내일 것이지만, 전류 검출 회로(120)가 고장이라면 기준 전류와 제1 전류 간의 차이는 제1 전류 범위를 벗어날 것이다.
이와 유사하게, 컨트롤러(230)는, 기준 전류와 제2 전류의 차이를 기초로, 전류 검출 회로(120)의 고장 여부를 판정할 수 있다. 기준 전류와 제2 전류는 동일 시점에서 대전류 경로(11)를 통해 흐르는 충방전 전류를 나타낸다. 따라서, 전류 검출 회로(120)가 정상이라면 기준 전류와 제2 전류 간의 차이는 제1 전류 범위 내일 것이지만, 전류 검출 회로(120)가 고장이라면 기준 전류와 제1 전류 간의 차이는 제1 전류 범위를 벗어날 것이다.
또는, 컨트롤러(230)는, 제1 전류와 제2 전류의 차이를 기초로, 전류 검출 회로(120)의 고장 여부를 판정할 수 있다. 제1 전류와 제2 전류는 동일 시점에서 대전류 경로(11)를 통해 흐르는 충방전 전류를 나타낸다. 따라서, 전류 검출 회로(120)가 정상이라면 제1 전류와 제2 전류 간의 차이는 미리 정해진 제2 전류 범위 내일 것이지만, 전류 검출 회로(120)가 고장이라면 제1 전류와 제2 전류 간의 차이는 제2 전류 범위를 벗어날 것이다. 제2 전류 범위는, 제1 전류 범위와 동일하거나 상이할 수 있다.
<제3 룩업 테이블 및 제4 룩업 테이블 중 적어도 하나를 이용하는 진단 동작>
도 3에서, 커브(301)는 하이 레벨 전압(예, 5.0 V)이 FET(111, 112)의 게이트-소스 전압으로서 인가되는 경우의 FET(111, 112)의 드레인 전류 I D와 드레인-소스 전압 V DS 간의 관계를 보여주고, 커브(302)는 하이 레벨 전압(예, 6.0 V)이 FET(111, 112)의 게이트-소스 전압으로서 인가되는 경우의 FET(111, 112)의 드레인 전류 I D와 드레인-소스 전압 V DS 간의 관계를 보여준다.
도 1 및 도 3을 참조하면, 컨트롤러(230)의 메모리 디바이스에는 제3 룩업 테이블 및 제4 룩업 테이블 중 적어도 하나가 미리 저장될 수 있다. 제3 룩업 테이블은, 복수의 하이 레벨 전압 중 어느 하나(예, 5.0 V)에 연관된 것으로서, 커브(301)에 대응하는 데이터를 가진다. 제4 룩업 테이블은, 복수의 하이 레벨 전압 중 다른 하나(예, 6.0 V)에 연관된 것으로서, 커브(302)에 대응하는 데이터를 가진다.
도 3에 도시된 커브(301) 및 커브(302)를 통해 확인할 수 있는 바와 같이, 하이 레벨 전압(예, 5.0 V, 6.0 V)이 FET(111, 112)의 게이트-소스 전압으로서 인가되는 중에는, FET(111, 112)의 드레인 전류 I D가 증가함에 따라, FET(111, 112)의 드레인-소스 전압 V DS은 비선형적으로 증가한다. 물론, 하이 레벨 전압(예, 5.0 V, 6.0 V)이 FET(111, 112)의 게이트-소스 전압으로서 인가되는 중에는, FET(111, 112)의 드레인 전류 I D가 감소함에 따라, FET(111, 112)의 드레인-소스 전압 V DS은 비선형적으로 감소한다. 또한, FET(111, 112)의 게이트-소스 전압이 증가할수록, FET(111, 112)의 드레인-소스 전압 V DS은 감소한다.
컨트롤러(230)는, 기준 전류를 인덱스로서 이용하여 제3 룩업 테이블로부터 기준 전류에 연관된 제1 기준 전압을 획득할 수 있다. 예를 들어, 커브(301)를 참조하면, 기준 전류가 100 A인 경우 100 A의 드레인 전류에 연관된 0.1 V의 드레인-소스 전압이 제1 기준 전압으로서 획득되고, 기준 전류가 150 A인 경우 150 A의 드레인 전류에 연관된 0.45 V의 드레인-소스 전압이 제1 기준 전압으로서 획득되며, 기준 전류가 200 A인 경우 200 A의 드레인 전류에 연관된 1.4 V의 드레인-소스 전압이 제1 기준 전압으로서 획득될 수 있다.
컨트롤러(230)는, 기준 전류를 인덱스로서 이용하여 제4 룩업 테이블로부터 기준 전류에 연관된 제2 기준 전압을 획득할 수 있다. 예를 들어, 커브(302)를 참조하면, 기준 전류가 100 A인 경우 100 A의 드레인 전류에 연관된 0.07 V의 드레인-소스 전압이 제2 기준 전압으로서 획득되고, 기준 전류가 150 A인 경우 150 A의 드레인 전류에 연관된 0.35 V의 드레인-소스 전압이 제2 기준 전압으로서 획득되며, 기준 전류가 200 A인 경우 200 A의 드레인 전류에 연관된 1.0 V의 드레인-소스 전압이 제2 기준 전압으로서 획득될 수 있다.
한편, 제1 하이 레벨 전압과 제2 하이 레벨 전압이 서로 동일한 경우, 제1 전압과 제2 전압은 서로 동일하다. 따라서, 컨트롤러(230)는, 제1 하이 레벨 전압과 제2 하이 레벨 전압이 서로 동일한 경우에는, 제1 기준 전압 및 제2 기준 전압 중 어느 하나만을 획득할 수도 있다.
반면, 제1 하이 레벨 전압과 제2 하이 레벨 전압이 서로 상이한 경우, 제1 전압과 제2 전압은 서로 상이할 수 있다. 따라서, 컨트롤러(230)는, 제1 하이 레벨 전압과 제2 하이 레벨 전압이 서로 상이한 경우에는, 제1 기준 전압 및 제2 기준 전압을 둘 다 획득할 수 있다.
컨트롤러(230)는, 제1 전압과 제1 기준 전압의 차이를 기초로, 전류 검출 회로(120)의 고장 여부를 판정한다. 제1 전압은 충방전 전류에 의해 발생하는 것이고, 기준 전류는 충방전 전류에 대응한다. 따라서, 전류 검출 회로(120)가 정상이라면 제1 전압과 제1 기준 전압 간의 차이는 미리 정해진 제1 전압 범위(예, -0.01 V ~ +0.01 V) 내일 것이지만, 전류 검출 회로(120)가 고장이라면 제1 전압과 제1 기준 전압 간의 차이는 제1 전압 범위를 벗어날 것이다.
이와 유사하게, 컨트롤러(230)는, 제2 전압과 제2 기준 전압의 차이를 기초로, 전류 검출 회로(120)의 고장 여부를 판정한다. 제2 전압은 충방전 전류에 의해 발생하는 것이고, 기준 전류는 충방전 전류에 대응한다. 따라서, 전류 검출 회로(120)가 정상이라면 제2 전압과 제2 기준 전압 간의 차이는 제1 전압 범위 내일 것이지만, 전류 검출 회로(120)가 고장이라면 제2 전압과 제2 기준 전압 간의 차이는 제1 전압 범위를 벗어날 것이다.
또는, 컨트롤러(230)는, 제1 전압 및 제2 전압의 합과 제1 기준 전압 및 제2 기준 전압의 합 간의 차이를 기초로, 전류 검출 회로(120)의 고장 여부를 판정한다. 제1 전압 및 제2 전압 각각은 충방전 전류에 의해 발생하는 것이고, 기준 전류는 충방전 전류에 대응한다. 따라서, 전류 검출 회로(120)가 정상이라면 제1 전압 및 제2 전압의 합과 제1 기준 전압 및 제2 기준 전압의 합 간의 차이는 제2 전압 범위 내일 것이지만, 전류 검출 회로(120)가 고장이라면 제1 전압 및 제2 전압의 합과 제1 기준 전압 및 제2 기준 전압의 합 간의 차이는 제2 전압 범위를 벗어날 것이다. 제2 전압 범위는, 제1 전압 범위와 동일하거나 제1 전압 범위를 포함하면서 더 넓을 수 있다.
컨트롤러(230)는, 전술한 제1 룩업 테이블, 제2 룩업 테이블, 제3 룩업 테이블 및 제4 룩업 테이블 중 적어도 하나를 이용하는 진단 동작이 완료되면, 전류 검출 회로(120)의 고장 여부를 나타내는 진단 신호를 출력한다. 진단 신호는, 컨트롤러(230)에 구비된 통신 단자(C4)로부터 출력되어, 배터리팩(10)의 통신 단자(COM)를 통해 외부 디바이스(예, 차량의 ECU)로 전송될 수 있다. 통신 단자(COM)는 유선 또는 무선 통신을 지원한다. 유선 통신은 예컨대 캔(CAN: contoller area network) 통신일 수 있고, 무선 통신은 예컨대 지그비나 블루투스 통신일 수 있는데, 컨트롤러(230)와 외부 디바이스 간의 유무선 통신을 지원하는 것이라면, 통신 프토토콜의 종류는 특별히 한정되는 것은 아니다.
외부 디바이스는, 컨트롤러(230)로부터 수신한 진단 신호에 대응하는 시각적 정보 및 청각적 정보 중 적어도 하나를 사용자에게 제공하도록 구성된 주변 장치를 포함할 수 있다. 주변 장치는, 예컨대 디스플레이, 스피커 등과 같이 정보를 시각적 및/또는 청각적으로 출력하는 기기를 이용하여 구현될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 전류 검출 회로(120)의 고장을 판정하기 위한 방법을 보여주는 순서도이다.
도 1, 도 2 및 도 4를 참조하면, 단계 400에서, 제어부(200)는, 충전 FET(111) 및 방전 FET(112) 각각의 게이트와 소스 사이에 제1 하이 레벨 전압과 제2 하이 레벨 전압을 인가한다. 즉, 충전 FET(111)의 게이트와 소스 사이에 제1 하이 레벨 전압이 인가되고, 방전 FET(112)의 게이트와 소스 사이에 제2 하이 레벨 전압이 인가된다. 제1 하이 레벨 전압과 제2 하이 레벨 전압은, 서로 동일 또는 상이할 수 있다.
단계 410에서, 제어부(200)는, 전류 검출 회로(120)로부터의 전류 데이터를 기초로, 기준 전류를 검출한다. 전류 검출 회로(120)는 배터리팩(10)의 대전류 경로(11)에 설치된 션트 저항 소자(121)의 양단에 발생하는 전압을 기초로 기준 전류를 검출한 다음, 검출된 기준 전류를 나타내는 전류 데이터를 제어부(200)에게 전송할 수 있다.
단계 420에서, 제어부(200)는, 충전 FET(111)의 양단에 발생하는 제1 전압을 검출한다.
단계 430에서, 제어부(200)는, 기준 전류를 인덱스로서 이용하여, 제1 룩업테이블로부터 기준 전류에 대응하는 드레인 전류에 연관된 온 상태 저항을 제1 기준 저항으로서 획득한다. 제1 룩업테이블은, 제1 하이 레벨 전압이 FET(111, 112)의 게이트-소스 전압으로서 인가되는 경우의 FET(111, 112)의 드레인 전류 I D와 온 상태 저항(on-state resistance) R ON 간의 관계를 나타내는 데이터를 가진다.
단계 440에서, 제어부(200)는, 제1 전압을 제1 기준 저항으로 나누어, 제1 전류를 산출한다. 제1 전류는, 충전 FET(111) 및 방전 FET(112)을 통해 흐르는 전류의 추정치이다.
단계 450에서, 제어부(200)는, 기준 전류 및 제1 전류 간의 차이가 제1 전류 범위를 벗어나는지 여부를 판정한다. 기준 전류 및 제1 전류 간의 차이가 제1 전류 범위를 벗어나는 것은, 전류 검출 회로(120)가 고장임을 나타낸다. 단계 450의 값이 "YES"인 경우, 단계 495가 진행된다.
단계 460에서, 제어부(200)는, 방전 FET(112)의 양단에 발생하는 제2 전압을 검출한다.
단계 470에서, 제어부(200)는, 기준 전류를 인덱스로서 이용하여, 제2 룩업테이블로부터 기준 전류에 대응하는 드레인 전류에 연관된 온 상태 저항을 제2 기준 저항으로서 획득한다. 제2 룩업테이블은, 제2 하이 레벨 전압이 FET(111, 112)의 게이트-소스 전압으로서 인가되는 경우의 FET(111, 112)의 드레인 전류 I D와 온 상태 저항(on-state resistance) R ON 간의 관계를 나타내는 데이터를 가진다.
단계 480에서, 제어부(200)는, 제2 전압을 제2 기준 저항으로 나누어, 제2 전류를 산출한다. 제2 전류는, 충전 FET(111) 및 방전 FET(112)을 통해 흐르는 전류의 추정치이다.
단계 490에서, 제어부(200)는, 기준 전류 및 제2 전류 간의 차이가 제1 전류 범위를 벗어나는지 여부를 판정한다. 기준 전류 및 제1 전류 간의 차이가 제1 전류 범위를 벗어나는 것은, 전류 검출 회로(120)가 고장임을 나타낸다. 단계 490의 값이 "YES"인 경우, 단계 495가 진행된다.
단계 495에서, 제어부(200)는, 전류 검출 회로(120)가 고장임을 나타내는 진단 신호를 출력한다.
한편, 제어부(200)는, 단계 420, 단계 430, 단계 440 및 단계 450을 포함하는 프로세스 및 단계 460, 단계 470, 단계 480 및 단계 490을 포함하는 프로세스 중 어느 하나만을 실행할 수도 있다.
도 5는 본 발명의 또 다른 실시예에 따른 전류 검출 회로(120)의 고장을 판정하기 위한 방법을 보여주는 순서도이다.
도 1, 도 2 및 도 5를 참조하면, 단계 500에서, 제어부(200)는, 충전 FET(111) 및 방전 FET(112) 각각의 게이트와 소스 사이에 제1 하이 레벨 전압과 제2 하이 레벨 전압을 인가한다. 즉, 충전 FET(111)의 게이트와 소스 사이에 제1 하이 레벨 전압이 인가되고, 방전 FET(112)의 게이트와 소스 사이에 제2 하이 레벨 전압이 인가된다. 제1 하이 레벨 전압과 제2 하이 레벨 전압은, 서로 상이하다.
단계 510에서, 제어부(200)는, 전류 검출 회로(120)로부터의 전류 데이터를 기초로, 기준 전류를 검출한다. 전류 검출 회로(120)는 배터리팩(10)의 대전류 경로(11)에 설치된 션트 저항 소자(121)의 양단에 발생하는 전압을 기초로 기준 전류를 검출한 다음, 검출된 기준 전류를 나타내는 전류 데이터를 제어부(200)에게 전송할 수 있다.
단계 520에서, 제어부(200)는, 충전 FET(111)의 양단에 발생하는 제1 전압을 검출한다.
단계 530에서, 제어부(200)는, 기준 전류를 인덱스로서 이용하여, 제1 룩업테이블로부터 기준 전류에 대응하는 드레인 전류에 연관된 온 상태 저항을 제1 기준 저항으로서 획득한다. 제1 룩업테이블은, 제1 하이 레벨 전압이 FET(111, 112)의 게이트-소스 전압으로서 인가되는 경우의 FET(111, 112)의 드레인 전류 I D와 온 상태 저항(on-state resistance) R ON 간의 관계를 나타내는 데이터를 가진다.
단계 540에서, 제어부(200)는, 제1 전압을 제1 기준 저항으로 나누어, 제1 전류를 산출한다. 제1 전류는, 충전 FET(111) 및 방전 FET(112)을 통해 흐르는 전류의 추정치이다.
단계 550에서, 제어부(200)는, 방전 FET(112)의 양단에 발생하는 제2 전압을 검출한다.
단계 560에서, 제어부(200)는, 기준 전류를 인덱스로서 이용하여, 제2 룩업테이블로부터 기준 전류에 대응하는 드레인 전류에 연관된 온 상태 저항을 제2 기준 저항으로서 획득한다. 제2 룩업테이블은, 제2 하이 레벨 전압이 FET(111, 112)의 게이트-소스 전압으로서 인가되는 경우의 FET(111, 112)의 드레인 전류 I D와 온 상태 저항(on-state resistance) R ON 간의 관계를 나타내는 데이터를 가진다.
단계 570에서, 제어부(200)는, 제2 전압을 제2 기준 저항으로 나누어, 제2 전류를 산출한다. 제2 전류는, 충전 FET(111) 및 방전 FET(112)을 통해 흐르는 전류의 추정치이다.
단계 580에서, 제어부(200)는, 제1 전류 및 제2 전류 간의 차이가 제2 전류 범위를 벗어나는지 여부를 판정한다. 제1 전류 및 제2 전류 간의 차이가 제2 전류 범위를 벗어나는 것은, 전류 검출 회로(120)가 고장임을 나타낸다. 단계 580의 값이 "YES"인 경우, 단계 590이 진행된다.
단계 590에서, 제어부(200)는, 전류 검출 회로(120)가 고장임을 나타내는 진단 신호를 출력한다.
도 6은 본 발명의 또 다른 실시예에 따른 전류 검출 회로(120)의 고장을 판정하기 위한 방법을 보여주는 순서도이다.
도 1, 도 3 및 도 6을 참조하면, 단계 600에서, 제어부(200)는, 충전 FET(111) 및 방전 FET(112) 각각의 게이트와 소스 사이에 제1 하이 레벨 전압과 제2 하이 레벨 전압을 인가한다. 즉, 충전 FET(111)의 게이트와 소스 사이에 제1 하이 레벨 전압이 인가되고, 방전 FET(112)의 게이트와 소스 사이에 제2 하이 레벨 전압이 인가된다. 제1 하이 레벨 전압과 제2 하이 레벨 전압은, 서로 동일 또는 상이할 수 있다.
단계 610에서, 제어부(200)는, 전류 검출 회로(120)로부터의 전류 데이터를 기초로, 기준 전류를 검출한다. 전류 검출 회로(120)는 배터리팩(10)의 대전류 경로(11)에 설치된 션트 저항 소자(121)의 양단에 발생하는 전압을 기초로 기준 전류를 검출한 다음, 검출된 기준 전류를 나타내는 전류 데이터를 제어부(200)에게 전송할 수 있다.
단계 620에서, 제어부(200)는, 충전 FET(111)의 양단에 발생하는 제1 전압을 검출한다.
단계 630에서, 제어부(200)는, 기준 전류를 인덱스로서 이용하여, 제3 룩업테이블로부터 기준 전류에 대응하는 드레인 전류에 연관된 드레인-소스 전압을 제1 기준 전압으로서 획득한다. 제3 룩업테이블은, 제1 하이 레벨 전압이 FET(111, 112)의 게이트-소스 전압으로서 인가되는 경우의 FET(111, 112)의 드레인 전류 I D와 드레인-소스 전압 V DS 간의 관계를 나타내는 데이터를 가진다. 제1 기준 전압은, 충전 FET(111)을 통해 기준 전류가 흐르는 경우에 발생하는 제1 전압의 추정치이다.
단계 640에서, 제어부(200)는, 제1 전압 및 제1 기준 전압 간의 차이가 제1 전압 범위를 벗어나는지 여부를 판정한다. 제1 전압 및 제1 기준 전압 간의 차이가 제1 전압 범위를 벗어나는 것은, 전류 검출 회로(120)가 고장임을 나타낸다. 단계 640의 값이 "YES"인 경우, 단계 680이 진행된다.
단계 650에서, 제어부(200)는, 방전 FET(112)의 양단에 발생하는 제2 전압을 검출한다.
단계 660에서, 제어부(200)는, 기준 전류를 인덱스로서 이용하여, 제4 룩업테이블로부터 기준 전류에 대응하는 드레인 전류에 연관된 드레인-소스 전압을 제2 기준 전압으로서 획득한다. 제4 룩업테이블은, 제2 하이 레벨 전압이 FET(111, 112)의 게이트-소스 전압으로서 인가되는 경우의 FET(111, 112)의 드레인 전류 I D와 드레인-소스 전압 V DS 간의 관계를 나타내는 데이터를 가진다. 제2 기준 전압은, 방전 FET(112)을 통해 기준 전류가 흐르는 경우에 발생하는 제2 전압의 추정치이다.
단계 670에서, 제어부(200)는, 제2 전압 및 제2 기준 전압 간의 차이가 제1 전압 범위를 벗어나는지 여부를 판정한다. 제2 전압 및 제2 기준 전압 간의 차이가 제1 전압 범위를 벗어나는 것은, 전류 검출 회로(120)가 고장임을 나타낸다. 단계 670의 값이 "YES"인 경우, 단계 680이 진행된다.
단계 680에서, 제어부(200)는, 전류 검출 회로(120)가 고장임을 나타내는 진단 신호를 출력한다.
한편, 제어부(200)는, 단계 620, 단계 630 및 단계 640을 포함하는 프로세스 및 단계 650, 단계 660 및 단계 670을 포함하는 프로세스 중 어느 하나만을 실행할 수도 있다.
도 7은 본 발명의 또 다른 실시예에 따른 전류 검출 회로(120)의 고장을 판정하기 위한 방법을 보여주는 순서도이다.
도 1, 도 3 및 도 7을 참조하면, 단계 700에서, 제어부(200)는, 충전 FET(111) 및 방전 FET(112) 각각의 게이트와 소스 사이에 제1 하이 레벨 전압과 제2 하이 레벨 전압을 인가한다. 즉, 충전 FET(111)의 게이트와 소스 사이에 제1 하이 레벨 전압이 인가되고, 방전 FET(112)의 게이트와 소스 사이에 제2 하이 레벨 전압이 인가된다. 제1 하이 레벨 전압과 제2 하이 레벨 전압은, 서로 상이하다.
단계 710에서, 제어부(200)는, 전류 검출 회로(120)로부터의 전류 데이터를 기초로, 기준 전류를 검출한다. 전류 검출 회로(120)는 배터리팩(10)의 대전류 경로(11)에 설치된 션트 저항 소자(121)의 양단에 발생하는 전압을 기초로 기준 전류를 검출한 다음, 검출된 기준 전류를 나타내는 전류 데이터를 제어부(200)에게 전송할 수 있다.
단계 720에서, 제어부(200)는, 충전 FET(111)의 양단에 발생하는 제1 전압을 검출한다.
단계 730에서, 제어부(200)는, 기준 전류를 인덱스로서 이용하여, 제3 룩업테이블로부터 기준 전류에 대응하는 드레인 전류에 연관된 드레인-소스 전압을 제1 기준 전압으로서 획득한다. 제3 룩업테이블은, 제1 하이 레벨 전압이 FET(111, 112)의 게이트-소스 전압으로서 인가되는 경우의 FET(111, 112)의 드레인 전류 I D와 드레인-소스 전압 V DS 간의 관계를 나타내는 데이터를 가진다. 제1 기준 전압은, 충전 FET(111)을 통해 기준 전류가 흐르는 경우에 발생하는 제1 전압의 추정치이다.
단계 740에서, 제어부(200)는, 방전 FET(112)의 양단에 발생하는 제2 전압을 검출한다.
단계 750에서, 제어부(200)는, 기준 전류를 인덱스로서 이용하여, 제4 룩업테이블로부터 기준 전류에 대응하는 드레인 전류에 연관된 드레인-소스 전압을 제2 기준 전압으로서 획득한다. 제4 룩업테이블은, 제2 하이 레벨 전압이 FET(111, 112)의 게이트-소스 전압으로서 인가되는 경우의 FET(111, 112)의 드레인 전류 I D와 드레인-소스 전압 V DS 간의 관계를 나타내는 데이터를 가진다. 제2 기준 전압은, 방전 FET(112)을 통해 기준 전류가 흐르는 경우에 발생하는 제2 전압의 추정치이다.
단계 760에서, 제어부(200)는, 제1 전압 및 제2 전압의 합과 제1 기준 전압 및 제2 기준 전압의 합 간의 차이가 제2 전압 범위를 벗어나는지 여부를 판정한다. 제1 전압 및 제2 전압의 합과 제1 기준 전압 및 제2 기준 전압의 합 간의 차이가 제2 전압 범위를 벗어나는 것은, 전류 검출 회로(120)가 고장임을 나타낸다. 단계 760의 값이 "YES"인 경우, 단계 770이 진행된다.
단계 770에서, 제어부(200)는, 전류 검출 회로(120)가 고장임을 나타내는 진단 신호를 출력한다.
전술한 본 발명의 실시예들에 따르면, 션트 저항 소자(121) 외에 충방전 전류를 검출하기 위한 홀 센서를 추가하지 않고도, 션트 저항 소자(121)를 구비하는 전류 검출 회로(120)의 고장 여부를 판정할 수 있다.
이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
또한, 이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니라, 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수 있다.
<부호의 설명>
10: 배터리팩
11: 대전류 경로
12: 공통 노드
20: 배터리 스택
21: 배터리 셀
100: 배터리 관리 시스템
110: 양방향 스위치
111: 충전 FET
112: 방전 FET
120: 전류 검출 회로
121: 션트 저항 소자
200: 제어부
210: 스위치 드라이버
220: 전압 검출 회로
230: 컨트롤러

Claims (14)

  1. 배터리팩의 대전류 경로에 설치된 션트 저항 소자를 구비하고, 상기 대전류 경로를 통해 흐르는 전류를 나타내는 기준 전류를 검출하도록 구성된 전류 검출 회로;
    서로 직렬 연결된 충전 FET 및 방전 FET을 포함하고, 상기 대전류 경로에 설치되는 양방향 스위치; 및
    상기 전류 검출 회로 및 상기 양방향 스위치에 동작 가능하게 결합된 제어부를 포함하고,
    상기 제어부는,
    상기 충전 FET의 게이트에 제1 하이 레벨 전압이 인가되고 상기 방전 FET의 게이트에 제2 하이 레벨 전압이 인가되는 중에, 상기 충전 FET의 양단에 발생한 제1 전압 및 상기 방전 FET의 양단에 발생한 제2 전압을 검출하고,
    상기 제1 전압 및 상기 제2 전압 중 적어도 하나와 상기 전류 검출 회로에 의해 검출된 기준 전류를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하도록 구성된, 배터리 관리 시스템.
  2. 제1항에 있어서,
    상기 제어부는,
    상기 제1 하이 레벨 전압과 상기 제2 하이 레벨 전압이 서로 동일한 경우, 상기 기준 전류를 인덱스로서 이용하여, 상기 제1 하이 레벨 전압에 연관된 제1 룩업테이블로부터 상기 기준 전류에 대응하는 드레인 전류에 연관된 온 상태 저항을 제1 기준 저항으로서 획득하되, 상기 제1 룩업테이블은 상기 제1 하이 레벨 전압이 게이트 전압으로서 인가되는 경우에 상기 충전 FET 및 상기 방전 FET의 드레인 전류와 온 상태 저항 간의 관계를 나타내는 데이터를 가지고,
    상기 제1 전압 및 상기 제2 전압 중 어느 하나를 상기 제1 기준 저항으로 나누어, 제1 전류를 산출하고,
    상기 기준 전류 및 상기 제1 전류 간의 차이를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하도록 구성된, 배터리 관리 시스템.
  3. 제1항에 있어서,
    상기 제어부는,
    상기 제1 하이 레벨 전압과 상기 제2 하이 레벨 전압이 서로 상이한 경우, 상기 기준 전류를 인덱스로서 이용하여, 상기 제1 하이 레벨 전압에 연관된 제1 룩업테이블로부터 상기 기준 전류에 대응하는 드레인 전류에 연관된 온 상태 저항을 제1 기준 저항으로서 획득하되, 상기 제1 룩업테이블은 상기 제1 하이 레벨 전압이 게이트 전압으로서 인가되는 경우에 상기 충전 FET 및 상기 방전 FET의 드레인 전류와 온 상태 저항 간의 관계를 나타내는 데이터를 가지고,
    상기 제1 하이 레벨 전압과 상기 제2 하이 레벨 전압이 서로 상이한 경우, 상기 기준 전류를 인덱스로서 이용하여, 상기 제2 하이 레벨 전압에 연관된 제2 룩업테이블로부터 상기 기준 전류에 대응하는 드레인 전류에 연관된 온 상태 저항을 제2 기준 저항으로서 획득하되, 상기 제2 룩업테이블은 상기 제2 하이 레벨 전압이 게이트 전압으로서 인가되는 경우에 상기 충전 FET 및 상기 방전 FET의 드레인 전류와 온 상태 저항 간의 관계를 나타내는 데이터를 가지고,
    상기 제1 전압을 상기 제1 기준 저항으로 나누어, 제1 전류를 산출하고,
    상기 제2 전압을 상기 제2 기준 저항으로 나누어, 제2 전류를 산출하고,
    상기 제1 전류 및 상기 제2 전류 간의 차이를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하도록 구성된, 배터리 관리 시스템.
  4. 제1항에 있어서,
    상기 제어부는,
    상기 제1 하이 레벨 전압과 상기 제2 하이 레벨 전압이 서로 동일한 경우, 상기 기준 전류를 인덱스로서 이용하여, 상기 제1 하이 레벨 전압에 연관된 제3 룩업테이블로부터 상기 기준 전류에 대응하는 드레인 전류에 연관된 드레인-소스 전압을 제1 기준 전압으로서 획득하되, 상기 제3 룩업테이블은 상기 제1 하이 레벨 전압이 게이트 전압으로서 인가되는 경우에 상기 충전 FET 및 상기 방전 FET의 드레인 전류와 드레인-소스 전압 간의 관계를 나타내는 데이터를 가지고,
    상기 제1 전압 및 상기 제1 기준 전압 간의 차이를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하도록 구성된, 배터리 관리 시스템.
  5. 제1항에 있어서,
    상기 제어부는,
    상기 제1 하이 레벨 전압과 상기 제2 하이 레벨 전압이 서로 상이한 경우, 상기 기준 전류를 인덱스로서 이용하여, 상기 제1 하이 레벨 전압에 연관된 제3 룩업테이블로부터 상기 기준 전류에 대응하는 드레인 전류에 연관된 드레인-소스 전압을 제1 기준 전압으로서 획득하되, 상기 제3 룩업테이블은 상기 제1 하이 레벨 전압이 게이트 전압으로서 인가되는 경우에 상기 충전 FET 및 상기 방전 FET의 드레인 전류와 드레인-소스 전압 간의 관계를 나타내는 데이터를 가지고,
    상기 제1 하이 레벨 전압과 상기 제2 하이 레벨 전압이 서로 상이한 경우, 상기 기준 전류를 인덱스로서 이용하여, 상기 제2 하이 레벨 전압에 연관된 제4 룩업테이블로부터 상기 기준 전류에 대응하는 드레인 전류에 연관된 드레인-소스 전압을 제2 기준 전압으로서 획득하되, 상기 제4 룩업테이블은 상기 제2 하이 레벨 전압이 게이트 전압으로서 인가되는 경우에 상기 충전 FET 및 상기 방전 FET의 드레인 전류와 드레인-소스 전압 간의 관계를 나타내는 데이터를 가지고,
    상기 제1 전압 및 상기 제2 전압의 합과 상기 제1 기준 전압 및 상기 제2 기준 전압의 합 간의 차이를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하도록 구성된, 배터리 관리 시스템.
  6. 제1항에 있어서,
    상기 제어부는,
    상기 기준 전류가 미리 정해진 전류 범위를 벗어나고, 상기 제1 하이 레벨 전압이 상기 제2 하이 레벨 전압보다 큰 경우, 상기 제2 전압과 상기 기준 전류를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하고,
    상기 기준 전류가 상기 전류 범위를 벗어나고, 상기 제1 하이 레벨 전압이 상기 제2 하이 레벨 전압보다 작은 경우, 상기 제1 전압과 상기 기준 전류를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하도록 구성된, 배터리 관리 시스템.
  7. 제1항에 있어서,
    상기 제어부는,
    상기 제1 하이 레벨 전압이 상기 제2 하이 레벨 전압보다 큰 경우, 상기 제1 전압이 상기 제2 전압보다 크면, 상기 제1 전압 및 상기 제2 전압 중 적어도 하나가 비유효한 것으로 판정하도록 구성된, 배터리 관리 시스템.
  8. 제1항에 있어서,
    상기 제1 하이 레벨 전압이 상기 제2 하이 레벨 전압보다 작은 경우, 상기 제1 전압이 상기 제2 전압보다 작으면, 상기 제1 전압 및 상기 제2 전압 중 적어도 하나가 비유효한 것으로 판정하도록 구성된, 배터리 관리 시스템.
  9. 제1항에 있어서,
    상기 제1 하이 레벨 전압과 상기 제2 하이 레벨 전압이 서로 동일한 경우, 상기 제1 전압과 상기 제2 전압 간의 차이가 미리 정해진 전압 범위를 벗어나면, 상기 제1 전압 및 상기 제2 전압 중 적어도 하나가 비유효한 것으로 판정하도록 구성된, 배터리 관리 시스템.
  10. 제1항에 있어서,
    상기 제어부는,
    상기 판정의 결과를 나타내는 진단 신호를 출력하도록 구성된, 배터리 관리 시스템.
  11. 제1항 내지 제10항 중 어느 한 항에 따른 상기 배터리 관리 시스템을 포함하는, 배터리팩.
  12. 배터리팩의 대전류 경로에 서로 직렬 연결된 충전 FET 및 방전 FET 각각의 게이트와 소스 사이에 제1 하이 레벨 전압과 제2 하이 레벨 전압을 인가하는 단계;
    상기 충전 FET의 게이트에 상기 제1 하이 레벨 전압이 인가되고 상기 방전 FET의 게이트에 상기 제2 하이 레벨 전압이 인가되는 중에, 상기 대전류 경로에 설치된 션트 저항 소자의 양단에 발생하는 전압을 기초로 상기 대전류 경로를 통해 흐르는 전류를 나타내는 기준 전류를 검출하는 단계;
    상기 충전 FET의 양단에 발생한 제1 전압 및 상기 방전 FET의 양단에 발생한 제2 전압을 결정하는 단계; 및
    상기 제1 전압 및 상기 제2 전압 중 적어도 하나와 상기 기준 전류를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하는 단계를 포함하는, 전류 검출 회로의 고장 판정 방법.
  13. 제12항에 있어서,
    상기 제1 전압 및 상기 제2 전압 중 적어도 하나와 상기 기준 전류를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하는 단계는,
    상기 제1 하이 레벨 전압과 상기 제2 하이 레벨 전압이 서로 상이한 경우, 상기 기준 전류를 인덱스로서 이용하여, 상기 제1 하이 레벨 전압에 연관된 제1 룩업테이블로부터 상기 기준 전류에 대응하는 드레인 전류에 연관된 온 상태 저항을 제1 기준 저항으로서 획득하는 단계;
    상기 제1 하이 레벨 전압과 상기 제2 하이 레벨 전압이 서로 상이한 경우, 상기 기준 전류를 인덱스로서 이용하여, 상기 제2 하이 레벨 전압에 연관된 제2 룩업테이블로부터 상기 기준에 대응하는 드레인 전류에 연관된 온 상태 저항을 제2 기준 저항으로서 획득하는 단계;
    상기 제1 전압을 상기 제1 기준 저항으로 나누어, 제1 전류를 산출하는 단계;
    상기 제2 전압을 상기 제2 기준 저항으로 나누어, 제2 전류를 산출하는 단계; 및
    상기 제1 전류 및 상기 제2 전류 간의 차이를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하는 단계를 포함하되,
    상기 제1 룩업테이블은, 상기 제1 하이 레벨 전압이 게이트-소스 전압으로서 인가되는 경우에 상기 충전 FET 및 상기 방전 FET의 드레인 전류와 온 상태 저항 간의 관계를 나타내는 데이터를 가지고,
    상기 제2 룩업테이블은, 상기 제2 하이 레벨 전압이 게이트-소스 전압으로서 인가되는 경우에 상기 충전 FET 및 상기 방전 FET의 드레인 전류와 온 상태 저항 간의 관계를 나타내는 데이터를 가지는, 전류 검출 회로의 고장 판정 방법.
  14. 제12항에 있어서,
    상기 제1 전압 및 상기 제2 전압 중 적어도 하나와 상기 기준 전류를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하는 단계는,
    상기 제1 하이 레벨 전압과 상기 제2 하이 레벨 전압이 서로 상이한 경우, 상기 기준 전류를 인덱스로서 이용하여, 상기 제1 하이 레벨 전압에 연관된 제3 룩업테이블로부터 상기 기준 전류에 대응하는 드레인 전류에 연관된 드레인-소스 전압을 제1 기준 전압으로서 획득하는 단계;
    상기 제1 하이 레벨 전압과 상기 제2 하이 레벨 전압이 서로 상이한 경우, 상기 기준 전류를 인덱스로서 이용하여, 상기 제2 하이 레벨 전압에 연관된 제4 룩업테이블로부터 상기 기준 전류에 대응하는 드레인 전류에 연관된 드레인-소스 전압을 제2 기준 전압으로서 획득하는 단계; 및
    상기 제1 전압 및 상기 제2 전압의 합과 상기 제1 기준 전압 및 상기 제2 기준 전압의 합 간의 차이를 기초로, 상기 전류 검출 회로의 고장 여부를 판정하는 단계를 포함하되,
    상기 제3 룩업테이블은, 상기 제1 하이 레벨 전압이 게이트 전압으로서 인가되는 경우에 상기 충전 FET 및 상기 방전 FET의 드레인 전류와 드레인-소스 전압 간의 관계를 나타내는 데이터를 가지고,
    상기 제4 룩업테이블은, 상기 제2 하이 레벨 전압이 게이트 전압으로서 인가되는 경우에 상기 충전 FET 및 상기 방전 FET의 드레인 전류와 드레인-소스 전압 간의 관계를 나타내는 데이터를 가지는, 전류 검출 회로의 고장 판정 방법.
PCT/KR2019/007909 2018-06-29 2019-06-28 배터리 관리 시스템, 그것을 포함하는 배터리팩 및 전류 측정 회로의 고장 판정 방법 WO2020005020A1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US16/764,020 US11313882B2 (en) 2018-06-29 2019-06-28 Battery management system, battery pack including same, and method for determining failure in current detecting circuit
ES19825877T ES2953071T3 (es) 2018-06-29 2019-06-28 Sistema de gestión de batería, paquete de batería que lo incluye y método para determinar fallos en el circuito de detección de corriente
PL19825877.4T PL3730955T3 (pl) 2018-06-29 2019-06-28 System zarządzania baterią, akumulator go zawierający i sposób określania awarii w obwodzie wykrywania prądu
JP2020524139A JP6973899B2 (ja) 2018-06-29 2019-06-28 バッテリー管理システム、それを含むバッテリーパック及び電流測定回路の故障判定方法
CN201980005711.9A CN111344581B (zh) 2018-06-29 2019-06-28 电池管理系统、电池组及电流测量电路的故障确定方法
EP19825877.4A EP3730955B1 (en) 2018-06-29 2019-06-28 Battery management system, battery pack including same, and method for determining failure in current detecting circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180075763A KR102594695B1 (ko) 2018-06-29 2018-06-29 배터리 관리 시스템, 그것을 포함하는 배터리팩 및 전류 측정 회로의 고장 판정 방법
KR10-2018-0075763 2018-06-29

Publications (1)

Publication Number Publication Date
WO2020005020A1 true WO2020005020A1 (ko) 2020-01-02

Family

ID=68987478

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/007909 WO2020005020A1 (ko) 2018-06-29 2019-06-28 배터리 관리 시스템, 그것을 포함하는 배터리팩 및 전류 측정 회로의 고장 판정 방법

Country Status (9)

Country Link
US (1) US11313882B2 (ko)
EP (1) EP3730955B1 (ko)
JP (1) JP6973899B2 (ko)
KR (1) KR102594695B1 (ko)
CN (1) CN111344581B (ko)
ES (1) ES2953071T3 (ko)
HU (1) HUE063010T2 (ko)
PL (1) PL3730955T3 (ko)
WO (1) WO2020005020A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7341322B2 (ja) * 2019-08-23 2023-09-08 エルジー エナジー ソリューション リミテッド バッテリーのｓｏｈの予測方法及びこれを適用したバッテリーパック
US11804630B2 (en) * 2020-09-28 2023-10-31 Hamilton Sundstrand Corporation (HSC) Battery system with thermal control loop
US11936007B2 (en) * 2020-09-28 2024-03-19 Hamilton Sundstrand Corporation Battery system with optical connections
US11936014B2 (en) * 2020-09-28 2024-03-19 Hamilton Sundstrand Corporation Battery cell with sensors
US20220102763A1 (en) * 2020-09-28 2022-03-31 Hamilton Sundstrand Corporation Interface with battery management system and mechanical switch device
US20220102784A1 (en) * 2020-09-28 2022-03-31 Hamilton Sundstrand Corporation Battery cell system with field effect transistors
KR102753193B1 (ko) * 2020-10-19 2025-01-09 주식회사 엘지에너지솔루션 Ldo와 션트 저항을 포함하는 병렬 fet의 진단회로 및 이를 이용한 진단방법
KR20220120026A (ko) * 2021-02-22 2022-08-30 주식회사 엘지에너지솔루션 배터리 관리 장치
US20240106249A1 (en) * 2021-02-25 2024-03-28 Panasonic Energy Co., Ltd. Battery pack failure diagnostic method and battery pack
KR102591536B1 (ko) 2021-10-12 2023-10-20 엘지전자 주식회사 에너지 저장장치
DE102023200145A1 (de) 2023-01-11 2024-07-11 Robert Bosch Gesellschaft mit beschränkter Haftung Schaltungsanordnung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007195351A (ja) * 2006-01-20 2007-08-02 Nec Tokin Corp 蓄電池装置
US20110133571A1 (en) * 2009-04-09 2011-06-09 Yoshikazu Kiyohara Protection circuit and battery pack
CN107112744A (zh) * 2014-12-24 2017-08-29 株式会社杰士汤浅国际 电源保护装置、电源装置以及开关故障诊断方法
KR101810658B1 (ko) 2015-03-16 2017-12-19 주식회사 엘지화학 션트센서 보정장치 및 방법
KR20180018451A (ko) * 2016-08-12 2018-02-21 제네럴 일렉트릭 컴퍼니 고상 회로 차단기 및 모터 구동 시스템
KR20180075763A (ko) 2016-12-26 2018-07-05 주식회사한국야쿠르트 마치현 주정 추출물을 유효성분으로 함유하는 알콜성 간손상 예방, 개선 및 치료용 조성물

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031302A (en) * 1997-09-30 2000-02-29 Conexant Systems, Inc. Battery management system with current measurement across on-resistance of semiconductor cutout switch
KR101076953B1 (ko) * 2003-10-27 2011-10-26 소니 주식회사 전지팩
US6956356B2 (en) * 2003-12-22 2005-10-18 Texas Instruments Incorporated Apparatus for improving protection of a battery pack in a very low power state
US7414418B2 (en) * 2005-01-07 2008-08-19 Formfactor, Inc. Method and apparatus for increasing operating frequency of a system for testing electronic devices
KR101264428B1 (ko) 2006-08-28 2013-05-14 삼성에스디아이 주식회사 배터리 팩
KR100846712B1 (ko) * 2006-11-01 2008-07-16 삼성에스디아이 주식회사 배터리 관리 시스템 및 그의 구동 방법
JP4844468B2 (ja) * 2007-05-08 2011-12-28 富士電機株式会社 二次電池保護装置及び半導体集積回路装置
JP2009122056A (ja) * 2007-11-19 2009-06-04 Denso Corp バッテリ充放電電流検出装置
KR101042768B1 (ko) 2008-06-03 2011-06-20 삼성에스디아이 주식회사 배터리 팩 및 그 충전 방법
JP5554204B2 (ja) * 2010-10-15 2014-07-23 株式会社マキタ 工具用バッテリ
US9331497B2 (en) 2011-03-05 2016-05-03 Powin Energy Corporation Electrical energy storage unit and control system and applications thereof
JP5851821B2 (ja) * 2011-03-13 2016-02-03 セイコーインスツル株式会社 充放電制御回路及びバッテリ装置
EP2511714A3 (de) * 2011-04-15 2015-05-27 Magna E-Car Systems GmbH & Co OG Sensorbaugruppe, Sensorsteuerung und Strommessschaltung
JP2012235611A (ja) * 2011-04-28 2012-11-29 Sanyo Electric Co Ltd 異常判定方法、異常判定回路及びパック電池
JP5715502B2 (ja) * 2011-06-09 2015-05-07 セイコーインスツル株式会社 充放電制御回路及びバッテリ装置
US9142868B2 (en) * 2011-11-29 2015-09-22 Seiko Instruments Inc. Charge/discharge control circuit and battery device
US10464507B2 (en) * 2013-03-07 2019-11-05 Samsung Sdi Co., Ltd. Battery management system and switching method thereof
KR20150094167A (ko) * 2014-02-10 2015-08-19 삼성에스디아이 주식회사 배터리 관리 시스템
JP2015220856A (ja) 2014-05-16 2015-12-07 セイコーインスツル株式会社 電池残量予測装置及びバッテリパック
JP6476061B2 (ja) 2015-04-30 2019-02-27 エイブリック株式会社 バッテリ装置及びバッテリ装置の製造方法
KR101780396B1 (ko) * 2015-06-29 2017-09-20 주식회사 코캄일렉트로닉스 배터리 보호 장치 및 방법
KR102436418B1 (ko) 2015-07-02 2022-08-25 삼성에스디아이 주식회사 배터리 팩의 전류 측정 방법
US10153521B2 (en) 2015-08-06 2018-12-11 Powin Energy Corporation Systems and methods for detecting a battery pack having an operating issue or defect
CN106849212A (zh) * 2015-12-08 2017-06-13 普威能源公司 电池储能系统和其控制系统以及其应用
KR102059076B1 (ko) 2016-02-19 2020-02-11 주식회사 엘지화학 스위치 부품의 고장 진단 장치 및 방법
US10992127B2 (en) 2016-07-19 2021-04-27 Hitachi Automotive Systems, Ltd. Electronic control unit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007195351A (ja) * 2006-01-20 2007-08-02 Nec Tokin Corp 蓄電池装置
US20110133571A1 (en) * 2009-04-09 2011-06-09 Yoshikazu Kiyohara Protection circuit and battery pack
CN107112744A (zh) * 2014-12-24 2017-08-29 株式会社杰士汤浅国际 电源保护装置、电源装置以及开关故障诊断方法
KR101810658B1 (ko) 2015-03-16 2017-12-19 주식회사 엘지화학 션트센서 보정장치 및 방법
KR20180018451A (ko) * 2016-08-12 2018-02-21 제네럴 일렉트릭 컴퍼니 고상 회로 차단기 및 모터 구동 시스템
KR20180075763A (ko) 2016-12-26 2018-07-05 주식회사한국야쿠르트 마치현 주정 추출물을 유효성분으로 함유하는 알콜성 간손상 예방, 개선 및 치료용 조성물

Also Published As

Publication number Publication date
JP2021501325A (ja) 2021-01-14
JP6973899B2 (ja) 2021-12-01
EP3730955B1 (en) 2023-08-02
HUE063010T2 (hu) 2023-12-28
US11313882B2 (en) 2022-04-26
CN111344581B (zh) 2022-05-31
KR20200002351A (ko) 2020-01-08
US20200333377A1 (en) 2020-10-22
ES2953071T3 (es) 2023-11-07
EP3730955A1 (en) 2020-10-28
CN111344581A (zh) 2020-06-26
KR102594695B1 (ko) 2023-10-25
EP3730955A4 (en) 2021-04-28
PL3730955T3 (pl) 2023-10-09

Similar Documents

Publication Publication Date Title
WO2020005020A1 (ko) 배터리 관리 시스템, 그것을 포함하는 배터리팩 및 전류 측정 회로의 고장 판정 방법
WO2019117556A1 (ko) 배터리 누전을 검출하기 위한 방법 및 장치
WO2019088440A1 (ko) 배터리의 내부 저항을 최적화하기 위한 배터리 관리 시스템 및 방법
WO2019151779A1 (ko) 프리차지 저항 보호 장치
WO2021085893A1 (ko) 누전 검출 장치, 누전 검출 방법 및 전기 차량
WO2013147493A1 (ko) 고장 자가 진단 기능을 구비한 절연 저항 측정 장치 및 이를 이용한 고장 자가 진단 방법
WO2019199058A1 (ko) 배터리 진단 장치 및 방법
WO2018070684A2 (ko) 진단 장치 및 이를 포함하는 전원 시스템
WO2020017817A1 (ko) 스위치 진단 장치 및 방법
WO2013147494A1 (ko) 배터리의 절연 저항 측정 장치 및 방법
WO2013151355A1 (ko) 고장 자가 진단 기능을 구비한 절연 저항 측정 장치 및 이를 이용한 자가 진단 방법
WO2019156377A1 (ko) 배터리를 위한 등가 회로 모델의 파라미터를 추정하기 위한 방법 및 배터리 관리 시스템
WO2017222186A1 (ko) 전기 자동차용 구동 회로 및 그 제어 방법
WO2020153637A1 (ko) 배터리 관리 장치, 배터리 관리 방법 및 배터리 팩
WO2019151679A1 (ko) 배터리를 위한 등가 회로 모델의 파라미터 추정 방법 및 배터리 관리 시스템
WO2020213905A1 (ko) 배터리의 퇴화 상태를 결정하기 위한 장치, 방법, 배터리 팩 및 전기 차량
EP2321663A1 (en) Apparatus and method for estimating state of health of battery based on battery voltage variation pattern
WO2023008883A1 (ko) 배터리 관리 시스템, 배터리 팩, 전기 차량 및 배터리 관리 방법
WO2020162675A1 (ko) 배터리 관리 장치, 배터리 관리 방법 및 배터리 팩
WO2022098096A1 (ko) 배터리 진단 장치 및 방법
WO2022145822A1 (ko) 배터리 관리 장치 및 방법
WO2019107976A1 (ko) 배터리 팩
WO2022215962A1 (ko) 배터리 진단 장치 및 방법
WO2019107982A1 (ko) 배터리 팩
WO2017034144A1 (ko) 제어라인 진단 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19825877

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020524139

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2019825877

Country of ref document: EP

Effective date: 20200721

NENP Non-entry into the national phase

Ref country code: DE