WO2019244374A1 - スイッチング電源、半導体集積回路装置、差動入力回路 - Google Patents
スイッチング電源、半導体集積回路装置、差動入力回路 Download PDFInfo
- Publication number
- WO2019244374A1 WO2019244374A1 PCT/JP2018/046497 JP2018046497W WO2019244374A1 WO 2019244374 A1 WO2019244374 A1 WO 2019244374A1 JP 2018046497 W JP2018046497 W JP 2018046497W WO 2019244374 A1 WO2019244374 A1 WO 2019244374A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- voltage
- signal
- differential input
- feedback
- terminal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
- H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/351—Pulse width modulation being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Definitions
- the invention disclosed in this specification relates to a switching power supply, a semiconductor integrated circuit device that controls the switching power supply, and a differential input circuit.
- switching power supplies that generate a desired output voltage from an input voltage have been used as power supply means for various applications.
- Patent Literature 1 and Patent Literature 2 can be cited.
- differential input circuits have been widely and generally used as input stages of error amplifiers and comparators.
- Patent Document 3 can be cited as an example of the related art related to the above.
- the invention disclosed in the present specification performs the sampling / holding after adding the voltage feedback information and the current feedback information, thereby obtaining the voltage feedback information and the current feedback. It is an object of the present invention to provide a switching power supply having improved performance by preventing a time inconsistency with feedback information.
- the invention disclosed in the present specification provides a switching power supply capable of safely lowering an output voltage when a feedback terminal is open, in view of the above-described problems found by the inventors of the present application.
- the purpose is to:
- the present invention disclosed in the present specification is directed to a differential input circuit capable of realizing expansion of an input dynamic range or prevention of kickback in view of the above-mentioned problems found by the inventors of the present application.
- the purpose is to provide.
- a switching power supply disclosed in this specification includes a switching output circuit that generates an output voltage from an input voltage by driving an inductor current by turning on / off an upper switch and a lower switch; A lower current detecting unit that detects the inductor current flowing through the lower switch during a switch ON period to obtain lower current feedback information, the output voltage or a feedback voltage corresponding thereto and a target reference voltage An error amplifier that outputs voltage feedback information including error information obtained by comparing the voltage feedback information with the lower current feedback information to generate composite feedback information; and And an information holding unit that performs sampling during the ON period of the lower switch.
- a semiconductor integrated circuit device disclosed in the present specification is a control main body of a switching power supply that generates an output voltage from an input voltage, and a feedback terminal for receiving a feedback input of the output voltage;
- a feedback voltage generating circuit that generates a feedback voltage according to the terminal voltage of the output power supply;
- an output feedback control unit that performs duty control of the switching power supply so that the feedback voltage matches a predetermined reference voltage;
- an open protection unit that changes the terminal voltage of the feedback terminal so that the on-duty of the switching power supply is reduced when the switching is performed.
- Another semiconductor integrated circuit device disclosed in the present specification is a control entity of a switching power supply that generates an output voltage from an input voltage, and a feedback terminal for receiving a feedback input of the output voltage;
- An output feedback control unit that performs duty control of the switching power supply so that a terminal voltage of the feedback terminal matches a predetermined reference voltage, and an on-duty of the switching power supply is reduced when the feedback terminal is opened.
- An open protection unit for changing the terminal voltage of the feedback terminal is integrated.
- the differential input circuit disclosed in the present specification includes a first differential input stage that receives a differential input signal with a pair of P-channel transistors, and a differential input signal with a pair of N-channel transistors. And a second differential input stage for receiving the first differential input stage and an input stage switching unit for selectively operating the first differential input stage and the second differential input stage.
- another differential input circuit disclosed in the present specification includes a first differential input terminal for receiving a first differential input signal from a first signal source, and a first differential input terminal.
- a differential input stage having a second differential input terminal for receiving a second differential input signal from a low-impedance second signal source; and The first signal source is disconnected from the first signal source and short-circuited to the second differential input terminal, and after the differential input stage is started, the first differential input terminal is disconnected from the second differential input terminal.
- a signal path switching unit that connects to the
- the voltage feedback information and the current feedback information are added and then sampled / held, thereby preventing a time discrepancy between the voltage feedback information and the current feedback information, A switching power supply with improved performance can be provided.
- FIG. 1 is a diagram showing a first embodiment of a switching power supply. Diagram showing conditions for preventing subharmonic oscillation
- FIG. 2 is a diagram illustrating a second embodiment of the switching power supply. Diagram showing generation operation of ramp signal
- FIG. 3 is a diagram illustrating a third embodiment of the switching power supply.
- FIG. 9 is a diagram illustrating a fourth embodiment of the switching power supply.
- FIG. 9 is a diagram showing a fifth embodiment of the switching power supply.
- FIG. 9 is a diagram showing a sixth embodiment of the switching power supply. Diagram showing detection operation of inductor current Diagram showing on-time extensions Diagram showing the behavior when the feedback terminal is open
- FIG. 7 is a diagram illustrating a switching power supply according to a seventh embodiment.
- FIG. 12 is a diagram showing an eighth embodiment of the switching power supply.
- FIG. 9 is a diagram illustrating a ninth embodiment of a switching power supply.
- FIG. 10 is a diagram showing a switching power supply according to a tenth embodiment. Diagram showing an eleventh embodiment of a switching power supply Correlation diagram between INP and INN and gm in eleventh embodiment Diagram showing a twelfth embodiment of a switching power supply Correlation diagram between INP and INN and gm in twelfth embodiment The figure which shows 13th Embodiment of a switching power supply.
- FIG. 15 is a diagram showing a fifteenth embodiment of a switching power supply.
- FIG. 1 is a diagram showing a basic configuration of a switching power supply.
- the switching power supply 100 of the present configuration example is a DC / DC converter of a PWM (pulse width modulation) driving system that generates an output voltage VOUT from an input voltage PVDD and supplies the output voltage VOUT to a load (not shown). It includes a voltage generation circuit 120, a reference voltage generation circuit 130, an error amplifier 140, a ramp signal generation circuit 150, an oscillator 160, a PWM comparator 170, a control circuit 180, and a switch drive circuit 190.
- PWM pulse width modulation
- the above components except for some components (inductor 113 and capacitor 114 in this figure) included in the switching output circuit 110, are the semiconductor integrated circuit devices 200 (so-called power control ICs) that are the main control of the switching power supply 100. It is good to integrate in. Note that the semiconductor integrated circuit device 200 can appropriately incorporate optional components (such as various protection circuits) in addition to the above components.
- the semiconductor integrated circuit device 200 includes a plurality of external terminals (a power terminal T1, an output terminal T2, a ground terminal T3, and a feedback terminal in this drawing) as means for establishing an electrical connection with the outside of the device. T4).
- the switching output circuit 110 drives the inductor current IL to generate an output voltage VOUT from the input voltage PVDD by turning on / off an upper switch and a lower switch connected to form a half bridge. It is a switching output stage and includes an output transistor 111, a synchronous rectification transistor 112, an inductor 113, and a capacitor 114.
- the 111output transistor 111 is a PMOSFET [P channel type metal oxide semiconductor field effect transistor] that functions as an upper switch of the switching output stage.
- the gate of the output transistor 111 is connected to the application terminal of the upper gate signal G1.
- the output transistor 111 turns off when the upper gate signal G1 is at a high level, and turns on when the upper gate signal G1 is at a low level.
- the synchronous rectification transistor 112 is an NMOSFET [N channel type MOSFET] functioning as a lower switch of a switching output stage.
- the drain of the synchronous rectification transistor 112 is connected to the output terminal T2.
- the gate of the synchronous rectification transistor 112 is connected to the application terminal of the lower gate signal G2.
- the synchronous rectification transistor 112 turns on when the lower gate signal G2 is at a high level, and turns off when the lower gate signal G2 is at a low level.
- the inductor 113 and the capacitor 114 are discrete components external to the semiconductor integrated circuit device 200, and form an LC filter that rectifies and smoothes the switch voltage SW to generate an output voltage VOUT.
- a first end of the inductor 113 is connected to the output terminal T2 of the semiconductor integrated circuit device 200.
- a second terminal of the inductor 113 and a first terminal of the capacitor 114 are connected to an application terminal of the output voltage VOUT and the feedback terminal T4.
- the second terminal of the capacitor 114 is connected to the ground terminal.
- the output transistor 111 and the synchronous rectification transistor 112 are turned on / off complementarily according to the upper gate signal G1 and the lower gate signal G2.
- a rectangular wave switch voltage SW pulse-driven between the input voltage PVDD and the ground voltage GND is generated at the first end of the inductor 113.
- the word "complementary" described above is provided not only when the on / off states of the output transistor 111 and the synchronous rectification transistor 112 are completely reversed, but also a simultaneous off period (dead time) of both transistors is provided. Including cases.
- the output form of the switching output circuit 110 is not limited to the above-described step-down type, but may be any of a step-up type, a step-up / step-down type, and an inversion type. Also, the rectification method of the switching output circuit 110 is not limited to the synchronous rectification method described above, and a diode rectification method using a rectifier diode as the lower switch may be employed.
- the output transistor 111 can be replaced with an NMOSFET. However, in that case, a bootstrap circuit and a charge pump circuit are required to raise the high level of the upper gate signal G1 to a voltage value higher than the input voltage PVDD.
- the output transistor 111 and the synchronous rectification transistor 112 can also be externally provided to the semiconductor integrated circuit device 200. In this case, a terminal for externally outputting the upper gate signal G1 and the lower gate signal G2 is required instead of the output terminal T2.
- the output transistor 111 and the synchronous rectification transistor 112 have a high breakdown voltage such as a power MOSFET, an IGBT [insulated gate bipolar transistor], and a SiC transistor, respectively.
- a high breakdown voltage such as a power MOSFET, an IGBT [insulated gate bipolar transistor], and a SiC transistor, respectively.
- An element is preferably used.
- the output voltage VOUT may be directly input to the error amplifier 140 without the feedback voltage generation circuit 120.
- the resistors 121 and 122 can be externally attached to the semiconductor integrated circuit device 200. In that case, a connection node between the resistors 121 and 122 may be connected to the feedback terminal T4.
- a DAC digital-to-analog converter
- the error amplifier 140 generates an error signal ERR corresponding to a difference between the feedback voltage FB applied to the inverting input terminal ( ⁇ ) and the reference voltage REF applied to the non-inverting input terminal (+).
- the error signal ERR increases when the feedback voltage FB is lower than the reference voltage REF, and decreases when the feedback voltage FB is higher than the reference voltage REF.
- the ramp signal RAMP starts rising from a zero value when the output transistor 111 is turned on, for example, and is reset to a zero value when the output transistor 111 is turned off.
- the PWM comparator 170 compares the error signal ERR applied to the non-inverting input terminal (+) with the ramp signal RAMP applied to the inverting input terminal (-) to generate an OFF signal OFF.
- the OFF signal OFF goes high when the ramp signal RAMP is lower than the error signal ERR, and goes low when the ramp signal RAMP is higher than the error signal ERR. That is, the pulse generation timing of the OFF signal OFF is delayed as the error signal ERR is higher, and is earlier as the error signal ERR is lower.
- the switch driving circuit 190 includes an upper driver 191 that receives the input of the upper control signal S1 and generates the upper gate signal G1, and a lower driver 192 that receives the input of the lower control signal S2 and generates the lower gate signal G2. Including. Buffers and inverters can be used as the upper drivers 191 and 192, respectively.
- the error amplifier 140, the ramp signal generation circuit 150, the oscillator 160, the PWM comparator 170, the control circuit 180, and the switch drive circuit 190 have the feedback voltage FB and the predetermined reference voltage REF that match.
- it can be understood as an output feedback control unit that performs duty control of the switching power supply 100.
- FIG. 2 is a diagram illustrating a first embodiment of the switching power supply 100.
- the switching power supply 100 of the present embodiment includes, as means for realizing the output feedback control of the current mode control method, the aforementioned components (the switching output circuit 110, the error amplifier 140, the ramp signal generation circuit 150, In addition to the oscillator 160, the PWM comparator 170, and the control circuit 180), it further includes a lower current detection unit 210, an information synthesis unit 220, and an information holding unit 230.
- a current output type that outputs the differential current signals IP and IN is used as the error amplifier 140 that obtains the voltage feedback information Vinfo according to the output voltage VOUT (and thus the feedback voltage FB).
- An amplifier is used.
- the differential current signals IP and IN are currents flowing in opposite directions, and increase or decrease according to the difference between the feedback voltage FB and the reference voltage REF.
- the differential current signal IN as opposed to the differential current signal IP, becomes larger in the negative direction as the difference between the two becomes larger when REF> FB, and when REF ⁇ FB, the difference becomes larger.
- the lower current detector 210 includes a switch 211 and a resistor 212, detects an inductor current IL (hereinafter, referred to as a lower inductor current ILL) flowing through the synchronous rectification transistor 112, and acquires current feedback information Iinfo.
- a lower inductor current ILL inductor current IL
- a second end of the switch 211 is connected to a first end of the resistor 212.
- the switch 211 is turned on / off together with the synchronous rectification transistor 112 according to the lower gate signal G2. More specifically, the switch 211 is turned on during the on-period of the synchronous rectification transistor 112, and turned off during the off-period of the synchronous rectification transistor 112.
- the on-resistance of the transistor 112 is transmitted to the information adding unit 220.
- the lower sense signal SNSL is fixed to a zero value via the resistor 212, so that the high level ( ⁇ PVDD) of the switch voltage SW is transmitted to the information synthesis unit 220.
- any method other than the method of detecting the voltage between the drain and the source of the synchronous rectification transistor 112 can be adopted.
- the voltage between both ends of a sense resistor connected in series to the synchronous rectification transistor 112 may be detected, or the voltage between the drain and source of a current detection transistor connected in parallel to the synchronous rectification transistor 112 may be detected. Is also good.
- the information synthesizing unit 220 includes the resistors 221 and 222 (both of which have a resistance value R), and synthesizes the voltage feedback information Vinfo obtained by the error amplifier 140 with the current feedback information Iinfo obtained by the lower current detection unit 210.
- the combined feedback information VIinfo is generated.
- the first term on the right side (2IP ⁇ R) can be understood as the voltage feedback information Vinfo acquired by the error amplifier 140.
- the second term on the right side ( ⁇ ILL ⁇ RonL) can be understood as the current feedback information Iinfo acquired by the lower current detection unit 210. Therefore, the difference signal (ERRP-ERRN) can be understood as combined feedback information VIinfo obtained by combining current feedback information Iinfo with voltage feedback information Vinfo.
- the information holding unit 230 receives a differential input of the combined feedback information VIinfo, samples the lower peak value of the inductor current IL during the ON period of the synchronous rectification transistor 112, and holds the differential peak value during the ON period of the output transistor 111.
- a pair of sample / hold circuits 231 and 232 are provided to hold and output the signals HLDP and HLDN.
- the sample / hold circuit 231 samples the differential error signal ERRP during the ON period of the synchronous rectification transistor 112 and holds the differential error signal ERRP during the ON period of the output transistor 111 in response to the sample / hold control signal HOLD from the control circuit 180.
- the signal HLDP is held and output.
- the sample / hold circuit 232 samples the differential error signal ERRN during the ON period of the synchronous rectification transistor 112 and holds the differential error during the ON period of the output transistor 111 in response to the sample / hold control signal HOLD from the control circuit 180.
- the signal HLDN is held and output.
- the PWM comparator 170 outputs a ramp signal RAMP (more precisely, a differential holding signal HLDN obtained by adding the ramp signal RAMP) to the inverting input terminal ( ⁇ ), and a non-inverting input.
- the off timing of the output transistor 111 is determined by generating an off signal OFF by comparing with the differential holding signal HLDP input to the terminal (+).
- the configuration detects the lower inductor current ILL flowing through the synchronous rectification transistor 112 instead of the inductor current IL (hereinafter referred to as the upper inductor current ILH) flowing through the output transistor 111, the ON period of the output transistor 111 becomes shorter. Even in such a case (for example, when a high voltage is input or a low voltage is output), the output feedback control of the current mode control method can be performed without any trouble.
- the information holding unit 230 (the sample / hold circuits 231 and 232) for holding the current feedback information Iinfo is essential.
- the information holding unit 230 is provided between the information adding unit 220 and the PWM comparator 170, and holds the combined feedback information VIinfo obtained by combining the current feedback information Iinfo with the voltage feedback information Vinfo.
- FIG. 3 is a diagram showing conditions for preventing subharmonic oscillation.
- the inductor current IL and the sense signal ⁇ IL ⁇ Rsense in the middle stage, when the upper peak value of the inductor current IL is detected, (When the lower peak value is detected).
- the solid line and the broken line in the figure respectively show the states when the inductor current IL fluctuates by ⁇ I0.
- both the one-dot chain line and the two-dot chain line indicate the ramp signal RAMP (the one-dot chain line detects the upper peak value of the inductor current IL, and the two-dot chain line detects the lower peak value of the inductor current IL). ing.
- the compensation slope of the ramp signal RAMP during the ON period Ton of the output transistor 111 is m3 and m3 '.
- the decreasing gradient m2 of the inductor current IL depends on both the input voltage PVDD and the output voltage VOUT. Therefore, in order to prevent subharmonic oscillation, it is necessary to vary the compensation slope m3 of the ramp signal RAMP depending on both the input voltage PVDD and the output voltage VOUT.
- the waveform of the held sense signal ⁇ IL ⁇ Rsense is, of course, different from the waveform when the inductor current IL is directly taken in. Therefore, it is necessary to correct the compensation slope m3 of the ramp signal RAMP so that the intersection timing with the ramp signal RAMP does not shift.
- the rising gradient m1 of the inductor current IL has a positive dependency on the output voltage VOUT.
- the decrease gradient m2 of the inductor current IL has a dependency on both the input voltage PVDD and the output voltage VOUT, and particularly has a negative dependency on the output voltage VOUT.
- the configuration of the ramp signal generation circuit 150 can be simplified.
- the information holding unit 230 does not necessarily need to be provided between the information adding unit 220 and the PWM comparator 170.
- the information holding unit 230 may be provided between the lower current detecting unit 210 and the information adding unit 220. It is also possible to prevent subharmonic oscillation.
- FIG. 4 is a diagram illustrating a second embodiment of the switching power supply 100.
- the switching power supply 100 according to the present embodiment has the configurations of the sample / hold circuits 231 and 232 and the ramp signal generation circuit 150 based on the first embodiment (FIG. 2).
- the sample / hold circuit 231 includes a switch SW1 and a capacitor C1.
- a first terminal of the switch SW1 is connected to a terminal to which the differential error signal ERRP is applied.
- a connection node between the second terminal of the switch SW1 and the first terminal of the capacitor C1 is connected to a non-inverting input terminal (+) of the PWM comparator 170 as an output terminal of the differential hold signal HLDP.
- the second terminal of the capacitor C1 is connected to the ground terminal.
- the switch SW1 is turned on during the sampling period of the differential error signal ERRP and turned off during the hold output period of the differential hold signal HLDP in response to the sample / hold control signal HOLD from the control circuit 180.
- the sample / hold circuit 232 includes a switch SW2 and a capacitor C2.
- a first terminal of the switch SW2 is connected to a terminal to which the differential error signal ERRN is applied.
- a connection node between the second terminal of the switch SW2 and the first terminal of the capacitor C2 is connected to the inverting input terminal ( ⁇ ) of the PWM comparator 170 as the output terminal of the differential holding signal HLDN.
- the second terminal of the capacitor C2 is connected to the ground terminal.
- the switch SW2 is turned on during the sampling period of the differential error signal ERRN and turned off during the hold output period of the differential hold signal HLDN in response to the sample / hold control signal HOLD from the control circuit 180.
- the ramp signal generation circuit 150 includes a current source 151 that supplies a constant current I1 to the capacitor C2 of the sample / hold circuit 232. It is desirable that the current capability of the error amplifier 140 is larger than the current capability of the current source 151.
- the differential current signals IP and IN may be set to several tens of ⁇ A (for example, 80 ⁇ A), and the constant current I1 may be set to several hundred nA (for example, 300 nA).
- the capacitor C2 may have several pF (for example, 1 pF).
- FIG. 5 is a diagram showing a generation operation of the ramp signal RAMP, in which the sample / hold control signal HOLD, the differential hold signals HLDP and HLDN, and the OFF signal OFF are depicted in order from the top.
- the switches SW1 and SW2 are both turned on. Therefore, the differential holding signals HLDP and HLPN are equal to the differential error signals ERRP and ERRN, respectively.
- the configuration of the ramp signal generation circuit 150 can be simplified.
- the ramp signal RAMP can also be subtracted depending on the difference in the amount of increase between the differential holding signal HLDP and HLDN.
- the ramp signal RAMP can be generated extremely easily only by preparing the current source 151.
- the OFF signal OFF falls from a high level to a low level. Note that the falling timing of the off signal OFF corresponds to the off timing of the output transistor 111.
- the switch SW2 is turned on, and HLDN ⁇ ERRN is obtained even when the constant current I1 continues to flow. Therefore, since the reset control of the ramp signal RAMP is not required, the configuration of the ramp signal generation circuit 150 can be simplified.
- FIG. 6 is a diagram illustrating a third embodiment of the switching power supply 100.
- the switching power supply 100 according to the present embodiment is based on the above-described basic configuration (FIG. 1) or the first embodiment (FIG. 2) or the second embodiment (FIG. 4) and has no error amplifier without an integrating element.
- the error correction unit 240 includes a comparator 241 and a digital calibration unit 242.
- the input error detection signal S11 is generated by comparing with the voltage REF. The input error detection signal S11 goes high when FB> REF (ie, Vofs> 0) and goes low when FB ⁇ REF (ie, Vofs ⁇ 0).
- the control circuit 180 generates the digital calibration signal S12 based on the input error detection signal S11 such that the input error Vofs is reduced. For example, when the input error detection signal S11 is at a high level, the digital calibration signal S12 may be generated so as to reduce the feedback voltage FB, increase the reference voltage REF, or both. Conversely, when the input error detection signal S11 is at a low level, the digital calibration signal S12 may be generated so as to increase the feedback voltage FB, decrease the reference voltage REF, or both.
- the digital calibration unit 242 corrects at least one of the feedback voltage FB and the reference voltage REF according to the digital calibration signal S12.
- a DAC or the like is suitably used as the digital calibration unit 242.
- the input error detection signal S11 may be directly input to the digital calibration unit 242, and the digital calibration signal S12 may be generated therein. In that case, the correction process of the input error Vofs can be completed only by the error correction unit 240 without requiring the control circuit 180.
- a general error amplifier has a capacitor for phase compensation (for example, several tens of pF) as an integral element, and generates an error signal by charging and discharging the capacitor. For this reason, oscillation is unlikely to occur, but the signal band is limited, which is not suitable for speeding up the voltage feedback control loop.
- the integration element is eliminated from the error amplifier, the speed of the voltage feedback control loop can be increased, but on the contrary, it becomes difficult to cancel the input error of the error amplifier.
- the speed of the voltage feedback control loop is increased (several tens kHz ⁇ several MHz) by using the error amplifier 140 having no integrating element.
- An error correction unit 240 for correcting the input error Vofs of 140 is introduced.
- FIG. 7 is a diagram illustrating a fourth embodiment of the switching power supply 100.
- the switching power supply 100 according to the present embodiment includes an error correction unit 240 as in the third embodiment (FIG. 6), but the circuit configuration is different.
- the digital calibration unit 246 generates a differential input signal to the error correction amplifier 247 from the reference voltage REF according to the digital calibration signal S12.
- the error correction amplifier 247 generates correction currents IadjP and IadjN according to the differential input signal from the digital calibration unit 246, and adds these to the differential current signals IP and IN of the error amplifier 140.
- FIG. 8 is a diagram showing a fifth embodiment of the switching power supply 100.
- the switching power supply 100 of the present embodiment includes an error correction unit 240 as in the third embodiment (FIG. 6) and the fourth embodiment (FIG. 7), but has a different circuit configuration.
- the error amplifier 140 is a single output type for the sake of simplicity. However, the error amplifier 140 is similar to the first embodiment (FIG. 2) and the second embodiment (FIG. 4). 140 may be a differential output type.
- FB ⁇ REF that is, Vofs> 0
- Direction
- the error correction amplifier 243 is merely connected in parallel to the error amplifier 140 as a means for correcting the input error Vofs, and its current capability is sufficiently smaller than the current capability of the error amplifier 140 (for example, ⁇ A).
- a small-capacity (for example, several pF) capacitor 244 is connected to an output terminal of the error correction amplifier 243. That is, it can be said that the error correction amplifier 243 is a current output type amplifier having an integral element and having a lower speed than the error amplifier 140.
- the correction current Iadj flows in the positive direction, so that the error signal ERR is raised by the correction voltage Vadj.
- the off-timing of the output transistor 111 is delayed by the rise of the corrected error signal ERR2, so that the output voltage VOUT (and, consequently, the feedback voltage FB) rises, and the input error Vofs decreases.
- the high-speed and high-precision voltage feedback control loop can be achieved at the same time as in the third and fourth embodiments. It becomes possible.
- FIG. 9 is a diagram illustrating a sixth embodiment of the switching power supply 100.
- the switching power supply 100 of the present embodiment is based on the first embodiment (FIG. 2) or the second embodiment (FIG. 4), and further includes an upper current detection unit 250.
- the upper current detector 250 detects the upper inductor current ILH flowing through the output transistor 111 and acquires the upper current feedback information IinfoH.
- the upper current detector 250 includes a current source 251 that generates a variable current I2 corresponding to the upper inductor current ILH, and flows the variable current I2 into the resistor 221 of the information synthesizer 220 as upper current feedback information IinfoH.
- FIG. 10 is a diagram illustrating the detection operation of the inductor current IL, in which the switch voltage SW, the inductor current IL, the lower sense signal SNSL, the upper sense signal SNSH, and the combined sense signal (SNSH + SNSL) are depicted in order from the top. ing.
- FIG. 11 is a diagram illustrating an extended function of the ON period Ton, in which the switch voltage SW, the inductor current IL, and the lower sense signal SNSL (solid line) and the upper sense signal SNSH (dashed line) are depicted in order from the top. ing.
- the pulse drive of the switch voltage SW is performed in the switching cycle Tsw.
- the switching power supply 100 switches the output transistor 111 as shown from time t33 to t37. A transition is made to an extension mode in which the ON period Ton of the output transistor 111 is extended ignoring the OFF timing.
- the feedback voltage FB (or the output voltage VOUT) is lower than a predetermined threshold voltage.
- the ON period Ton becomes very long. Therefore, only by acquiring the lower current feedback information IinfoL during the off-period Toff of the output transistor 111, the lower-side sense signal SNSL held during the previous off-period Toff and the lower-side signal to be sampled during the current off-period Toff. The divergence from the sense signal SNSL increases, and the stability of the sampling process may be impaired.
- the differential error signals ERRP and ERRN during the on-period Ton can be obtained by the upper inductor. It can follow the current ILH. Therefore, the differential error signals ERRP and ERRN during the off-period Toff can also follow the lower inductor current ILL without delay, so that the current feedback control is continuous and the stability thereof can be easily ensured. It becomes possible.
- FIG. 12 is a diagram illustrating a behavior when the feedback terminal T4 is opened.
- the feedback terminal T4 for receiving the feedback input of the output voltage VOUT is opened.
- a novel embodiment capable of solving such a problem will be proposed.
- FIG. 13 is a diagram illustrating a seventh embodiment of the switching power supply 100.
- the present embodiment is based on the above basic configuration (FIG. 1), and additionally has an open protection unit 600.
- the open protection unit 600 changes the terminal voltage VT4 of the feedback terminal T4 so that the on-duty D of the switching power supply 100 is reduced when the feedback terminal T4 is opened. Specifically, the open protection unit 600 increases the terminal voltage VT4 of the feedback terminal T4 so that the feedback voltage FB becomes higher than the reference voltage REF when the feedback terminal T4 is opened.
- the open protection unit 600 is connected between the application terminal of the input voltage PVDD and the feedback terminal T4, and has a pull-up current Ip (for example, a small value of about 100 nA) connected to the feedback terminal T4. It is preferable to use a current source or a resistor for flowing current.
- the open protection unit 600 When the feedback terminal T4 is opened, the pull-up current Ip flows from the open protection unit 600 to the feedback voltage generation circuit 120.
- FIG. 14 is a diagram illustrating an eighth embodiment of the switching power supply 100. This embodiment is based on the previous seventh embodiment (FIG. 13), and has a new idea in the configuration of the feedback voltage generation circuit 120 and the operation of generating the pull-up current Ip.
- the feedback voltage generation circuit 120 includes a capacitor 123 connected in parallel with the resistor 122 in addition to the resistors 121 and 122.
- the open protection unit 600 may intermittently generate the pull-up current Ip. With such a configuration, it is possible to reduce the current consumption of the open protection unit 600 (especially the current wasted when the feedback terminal T4 is not opened).
- FIG. 15 is a diagram illustrating a ninth embodiment of the switching power supply 100. This embodiment is based on the above-described seventh embodiment (FIG. 13), and omits the feedback voltage generation circuit 120.
- the duty control of the switching power supply 100 is performed so that the terminal voltage VT4 of the feedback terminal matches the predetermined reference voltage REF. It goes without saying that even in such a configuration, the open protection unit 600 is effective.
- the feedback voltage generation circuit 120 is not required, so that the circuit scale can be reduced. Further, the accuracy of the voltage feedback control can be improved.
- the error amplifier 140 includes a differential input circuit 300, an amplifier circuit 400, and a differential output circuit 500.
- the differential input circuit 300 includes a differential input stage 310 that receives the differential input signals INP and INN with a pair of P-channel transistors.
- the differential input stage 310 includes PMOSFETs 311 and 312 and a current source 313 as main components.
- the second end of the current source 313 is connected to the respective sources of the PMOSFETs 311 and 312.
- the amplifying circuit 400 amplifies and outputs the output signal of the differential input circuit 300.
- the differential output circuit 500 outputs the differential output signals OUTP and OUTN based on the output signal of the amplifier circuit 400.
- the differential output circuit 500 is not limited to the differential output type, but may be a single output type.
- the present embodiment is based on the tenth embodiment (FIG. 16), with the difference being that the differential input circuit 300 is improved. Therefore, in this drawing, the illustration of the amplifier circuit 400 and the output circuit 500 is omitted, and the emphasis will be given to the differential input circuit 300.
- the differential input circuit 300 of the present embodiment includes a differential input stage 320 and a gm flattening unit 330 in addition to the differential input stage 310 described above.
- the differential input stage 320 is a circuit block that receives the differential input signals INP and INN with a pair of N-channel transistors, and includes NMOSFETs 321 and 322 and a current source 323 as main components.
- the second end of the current source 323 is connected to the source of each of the NMOSFETs 321 and 322.
- the input dynamic range on the power supply side is limited.
- the input dynamic range on the ground side is limited.
- the gm flattening unit 330 adjusts the current amount of each of the current sources 313 and 323 so that the transconductance gm of the error amplifier 140 does not change in the input dynamic range of the differential input circuit 300.
- FIG. 18 is a correlation diagram between the differential input signals INP and INN (horizontal axis) and the transconductance gm (vertical axis) in the eleventh embodiment.
- both common active regions are set to VL to VH ( However, VSS ⁇ VL ⁇ VH ⁇ VDD).
- both the differential input stages 310 and 320 operate and the transconductance gm is doubled, so that the phase design of the switching power supply 100 is difficult, and the output feedback loop tends to be unstable.
- the gm flattening unit 330 has a complicated circuit configuration.
- a novel embodiment that does not require the gm flattening unit 330 will be proposed.
- FIG. 19 is a diagram showing a twelfth embodiment of the switching power supply 100.
- the present embodiment is based on the eleventh embodiment (FIG. 17), and further improves the differential input circuit 300. Therefore, also in this drawing, the illustration of the amplifier circuit 400 and the output circuit 500 is omitted, and the differential input circuit 300 is mainly described.
- the differential input circuit 300 of the present embodiment includes an input stage switching unit 340 instead of the gm flattening unit 340.
- the current source 313 of the differential input stage 310 has been replaced with a PMOSFET 314, and the current source 323 of the differential input stage 320 has been replaced with an NMOSFET 324.
- the input stage switching unit 340 includes PMOSFETs 341 to 343, NMOSFETs 344 to 346, a current source 347, and an inverter 348, and supplies a drive current to one of the differential input stages 310 and 320 according to an input stage switching signal PNSW. This causes the differential input stages 310 and 320 to operate alternatively.
- the first end of the current source 347 is connected to the power supply end.
- a second end of the current source 347 is connected to the source of each of the PMOSFETs 341 and 342.
- the drain of the PMOSFET 341 is connected to the drain of the NMOSFET 344.
- the drain of the PMOSFET 342 is connected to the drain of the NMOSFET 345.
- the sources of the NMOSFETs 344 to 346 are connected to the ground terminal.
- the gates of the NMOSFETs 324 and 344 are both connected to the drain of the NMOSFET 344.
- the gates of the NMOSFETs 345 and 346 are both connected to the drain of the NMOSFET 345.
- the drain of the NMOSFET 346 is connected to the drain of the PMOSFET 343.
- the source of the PMOSFET 343 is connected to the power supply terminal.
- the gates of the PMOSFETs 314 and 343 are both connected to the drain of the PMOSFET 343.
- a pair of NMOSFETs 324 and 344, a pair of NMOSFETs 345 and 346, and a pair of PMOSFETs 314 and 343 form a current mirror, respectively, and two systems output from the differential pair (PMOSFETs 341 and 342).
- the current is output as a drive current for each of the differential input stages 310 and 320.
- FIG. 20 is a correlation diagram between the differential input signals INP and INN (horizontal axis) and the transconductance gm (vertical axis) in the twelfth embodiment.
- the differential input signals INP and INN are set to a predetermined threshold level VM (where VL ⁇ VM ⁇ VH) set in the common active area (VL to VH) of both the differential input stages 310 and 320. If it is lower than the threshold value, the input stage switching signal PNSW is set to the low level. Therefore, the input stage switching unit 340 controls each drive current so that the differential input stage 310 is operated and the differential input stage 320 is stopped.
- VL ⁇ VM ⁇ VH the threshold level set in the common active area (VL to VH) of both the differential input stages 310 and 320.
- the input stage switching signal PNSW is set to the high level. Therefore, the input stage switching unit 340 controls the respective drive currents so that the differential input stage 320 is operated and the differential input stage 310 is stopped.
- the drive current supplied to each of the P-channel type differential input stage 310 and the N-channel type differential input stage 320 is logically controlled in a narrow dead band.
- the transconductance gm can be flattened without using the gm flattening unit 340 having a complicated circuit configuration, and the input dynamic range of the error amplifier 140 can be expanded.
- the drive current control described above can be handled by a differential pair with an increased gain or by logic switching.
- the error amplifier 140 includes a differential input circuit 300, an amplifier circuit 400, and a differential output circuit 500.
- the differential input circuit 300 includes a differential input stage 350 that receives the feedback voltage FB and the reference voltage REF with a pair of N-channel transistors.
- the differential input stage 350 includes NMOSFETs 351 and 352 and a current source 353 as main components.
- the second end of the current source 353 is connected to the source of each of the NMOSFETs 351 and 352.
- the amplifying circuit 400 amplifies and outputs the output signal of the differential input circuit 300.
- the differential output circuit 500 outputs the differential output signals OUTP and OUTN based on the output signal of the amplifier circuit 400.
- the differential output circuit 500 is not limited to the differential output type, but may be a single output type.
- the switching power supply 100 has a function (so-called sleep function) of interrupting a switching operation at a light load or the like to stop a circuit that consumes a large amount of current.
- the feedback voltage FB (or the output voltage VOUT) is higher than a predetermined threshold voltage (for example, REF ⁇ 1.03). Also, when returning to the normal mode, it may be determined whether or not the feedback voltage FB is lower than a predetermined threshold voltage (for example, REF ⁇ 1.01).
- FIGS. 22 and 23 are diagrams showing a fourteenth embodiment of the switching power supply 100, respectively.
- This embodiment is based on the above-described thirteenth embodiment (FIG. 21), and is further improved in the differential input circuit 300. Therefore, in this drawing, the illustration of the amplifier circuit 400 and the output circuit 500 is omitted, and the emphasis will be given to the differential input circuit 300.
- the differential input circuit 300 of the present embodiment includes a signal path switching unit 360 in addition to the differential input stage 350 described above.
- the common end of the signal path switching unit 360 is connected to the gate of the NMOSFET 351.
- the first selection terminal of the signal path switching unit 360 is connected to the feedback voltage generation circuit 120.
- the second selection terminal of the signal path switching unit 360 is connected to the gate of the NMOSFET 352 (or the reference voltage generation circuit 130 connected thereto).
- the control terminal of the signal path switching unit 360 is connected to the application terminal of the enable signal EN2.
- the signal path switching unit 360 causes the gate of the NMOSFET 351 to generate a feedback voltage.
- the first switching state is established in which the circuit is disconnected from the circuit 120 and short-circuited to the gate of the NMOSFET 352.
- the signal path switching unit 360 connects the gate of the NMOSFET 351 to the NMOSFET 352 as shown in FIG. In the second switching state in which the gate is disconnected from the gate of the feedback voltage generation circuit 120.
- the signal path switching unit 360 As described above, by introducing the signal path switching unit 360, the fluctuation of the feedback voltage FB when returning from the normal mode can be suppressed, so that the return from the sleep mode to the normal mode can be smoothly performed.
- FIG. 24 is a diagram specifically showing the kickback noise prevention operation described so far.
- the enable signals EN and EN2, the feedback voltage FB, and the reference voltage REF are depicted in order from the top.
- the signal path switching unit 360 disconnects the gate of the NMOSFET 351 from the feedback voltage generation circuit 120 and short-circuits the gate of the NMOSFET 352 until the short-circuit time Tsc elapses after the differential input stage 350 starts, and the short-circuit time Tsc elapses. After that, the gate of the NMOSFET 351 is disconnected from the gate of the NMOSFET 352 and connected to the feedback voltage generation circuit 120.
- the signal path switching unit 360 disconnects the gate of the NMOSFET 351 from the feedback voltage generation circuit 120 and connects the gate of the NMOSFET 352 in advance. It is good to short-circuit.
- the signal path switching unit 360 newly introduced in the present embodiment can be applied not only to the error amplifier 140 but also to other amplifiers and comparators.
- FIG. 25 is a diagram illustrating a fifteenth embodiment of the switching power supply 100.
- a signal path switching unit 370 is provided as a modified example of the signal path switching unit 360 based on the fourteenth embodiment (FIGS. 22 and 23). Therefore, also in this drawing, the illustration of the amplifier circuit 400 and the output circuit 500 is omitted, and the differential input circuit 300 will be mainly described.
- the signal path switching unit 370 includes switches 371 to 373 and an inverter 374.
- the first terminals of the switches 371 and 373 are connected to the feedback voltage generation circuit 120.
- the second end of the switch 371 is connected to the gate of the NMOSFET 351.
- a first terminal of the switch 372 and a second terminal of the switch 373 are connected to the reference voltage generation circuit 130.
- the second terminal of the switch 372 is connected to the gate of the NMOSFET 352.
- a control terminal of the switch 373 and an input terminal of the inverter 374 are connected to an application terminal of the enable signal EN2.
- the error amplifier 140 is not affected by the transient kickback current as in the fourteenth embodiment described above (FIGS. 22 and 23). Normal operation can be resumed.
- the switching power supply 100 described above can be used as power supply means for various applications. Examples of the application include the television X in FIG. 26, the personal computer Y in FIG. 27, and the smartphone Z in FIG. Of course, it goes without saying that the switching power supply 100 can be applied to applications other than those listed here.
- the switching power supply disclosed in the present specification includes a switching output circuit that drives an inductor current to generate an output voltage from an input voltage by turning on / off an upper switch and a lower switch; A lower current detection unit that detects the inductor current flowing in the lower switch during the ON period to obtain lower current feedback information, and the output voltage or a feedback voltage corresponding thereto and a target reference voltage.
- An error amplifier that outputs voltage feedback information including the compared error information, an information synthesis unit that synthesizes the lower current feedback information with the voltage feedback information to generate synthesized feedback information, and outputs the synthesized feedback information to the lower side.
- the first configuration is a configuration having an information holding unit that performs sampling during the ON period of the switch.
- the switching power supply having the first configuration includes a ramp signal generation circuit that generates a ramp signal that rises or falls at least during an on-period of the upper switch, and a ramp signal and the information holding signal that occur during an on-period of the upper switch. And a PWM comparator that determines the off timing of the upper switch by comparing with a holding signal output from the unit (second configuration).
- the information holding unit includes a pair of sample / hold circuits for receiving a differential input of the combined feedback information
- the ramp signal generation circuit includes one or both sample / hold circuits.
- a current source into or out of the capacitor of the / hold circuit, wherein the PWM comparator compares a signal obtained by adding or subtracting the holding signal and the ramp signal (third configuration).
- a slope of the ramp signal fluctuates depending on the input voltage, but does not depend on the output voltage (fourth configuration).
- the error amplifier In the switching power supply having the third configuration, it is preferable that the error amplifier have a current capability larger than the current source (fifth configuration).
- the switching power supply having any one of the first to fifth configurations generates an ON timing of the upper switch using a clock signal and has an OFF timing of the upper switch before the ON timing ( (Sixth configuration).
- the switching power supply having the sixth configuration has a function of extending the ON period of the upper switch ignoring the OFF timing of the upper switch when the output voltage is lower than the reference voltage ( (Seventh configuration).
- the switching power supply having the seventh configuration further includes an upper current detecting unit that detects the inductor current flowing through the upper switch during an ON period of the upper switch to obtain upper current feedback information,
- the information synthesizing unit synthesizes the voltage feedback information with the upper current feedback information to generate synthesized feedback information, and the information holding unit ignores an off timing of the upper switch and extends an ON period of the upper switch.
- the upper current detection unit includes a current source that supplies a variable current according to the upper current feedback information to a resistance of the information synthesis unit (a ninth configuration). It is good to
- the switching power supply having any one of the first to ninth configurations further includes an error correction unit that detects an input error of the error amplifier having no integration element and corrects an input signal or an output signal of the error amplifier. (The tenth configuration).
- the error correction unit includes a comparator that detects an input error of the error amplifier, and corrects an input signal or an output signal of the error amplifier according to a detection result of the comparator.
- a eleventh configuration that includes a digital calibration unit.
- the error correction section may include an error correction amplifier that is lower in speed than the error amplifier in parallel with the error amplifier (a twelfth configuration).
- a semiconductor integrated circuit device disclosed in the present specification is a control main body of a switching power supply that generates an output voltage from an input voltage, and a feedback terminal for receiving a feedback input of the output voltage;
- a feedback voltage generating circuit that generates a feedback voltage according to the terminal voltage of the output power supply;
- an output feedback control unit that performs duty control of the switching power supply so that the feedback voltage matches a predetermined reference voltage;
- an open protection unit that changes the terminal voltage of the feedback terminal so that the on-duty of the switching power supply is reduced when the switching power supply is turned on is integrated (a thirteenth configuration).
- the open protection unit raises a terminal voltage of the feedback terminal so that the feedback voltage becomes higher than the reference voltage when the feedback terminal is opened.
- the output feedback control unit may be configured to set the on-duty of the switching power supply to a zero value or a value equivalent thereto when the feedback voltage is higher than the reference voltage (a fourteenth configuration).
- the open protection section may be configured to be a current source or a resistor that allows a pull-up current to flow through the feedback terminal (a fifteenth configuration).
- the feedback voltage generation circuit includes a first resistor connected between the feedback terminal and an output terminal of the feedback voltage, and an output of the feedback voltage. (16th configuration) including a second resistor connected between the terminal and the reference potential terminal.
- the current value of the pull-up current flowing into the feedback voltage generation circuit from the open protection unit and the value of the second resistor is preferably higher than the reference voltage (a seventeenth configuration).
- the current value of the pull-up current flowing into the feedback voltage generation circuit from the open protection unit and the value of the The product of the two resistances and the resistance value may be configured to be negligibly lower than the reference voltage (eighteenth configuration).
- the feedback voltage generation circuit may further include a capacitor connected in parallel with the second resistor (a nineteenth configuration). Good to do.
- the open protection section may be configured to generate the pull-up current intermittently (twentieth configuration).
- Another semiconductor integrated circuit device disclosed in the present specification is a control main body of a switching power supply that generates an output voltage from an input voltage, and a feedback terminal for receiving a feedback input of the output voltage;
- An output feedback control unit that performs duty control of the switching power supply so that the terminal voltage of the feedback terminal matches a predetermined reference voltage, and the on-duty of the switching power supply is reduced when the feedback terminal is opened.
- the configuration is such that an open protection unit for changing the terminal voltage of the feedback terminal is integrated (the twenty-first configuration).
- the switching power supply disclosed in this specification has a configuration (a twenty-second configuration) in which a semiconductor integrated circuit device having any one of the thirteenth to twenty-first configurations is mainly controlled.
- the differential input circuit disclosed in the present specification includes a first differential input stage that receives a differential input signal with a pair of P-channel transistors, and a differential input signal with a pair of N-channel transistors. (23rd configuration) having a second differential input stage for receiving the first differential input stage and an input stage switching unit for selectively operating the first differential input stage and the second differential input stage. I have.
- the input stage switching section sets the differential input signal to a common active area of both the first differential input stage and the second differential input stage. Operating the first differential input stage to stop the second differential input stage when the differential input signal is lower than the predetermined threshold level, and deactivating the second differential input stage when the differential input signal is higher than the threshold level. It is preferable to adopt a configuration (24th configuration) in which the dynamic input stage is operated to stop the first differential input stage.
- the input stage switching unit applies a drive current to one of the first differential input stage and the second differential input stage in response to an input stage switching signal. It is preferable to use a supply configuration (a twenty-fifth configuration).
- the input-stage switching unit supplies a current to the differential pair that receives an input of the input-stage switching signal and a logically inverted signal thereof, and a current to the differential pair. And a current source, and outputs two system currents output from the differential pair as drive currents for the first differential input stage and the second differential input stage, respectively (a twenty-sixth configuration). Good to do.
- another differential input circuit disclosed in the present specification includes a first differential input terminal for receiving a first differential input signal from a first signal source, and a first differential input terminal.
- a differential input stage having a second differential input terminal for receiving a second differential input signal from a low-impedance second signal source; and The first signal source is disconnected from the first signal source and short-circuited to the second differential input terminal, and after the differential input stage is started, the first differential input terminal is disconnected from the second differential input terminal. (A twenty-seventh configuration).
- the signal path switching unit connects the first differential input terminal to the first differential input terminal until a predetermined short-circuit time has elapsed since the activation of the differential input stage.
- the first differential input terminal is disconnected from the second differential input terminal and connected to the first signal source after the short circuit time has elapsed. It is preferable to adopt a configuration (28th configuration).
- the short-circuit time is longer than the kickback occurrence time when the differential input stage is activated (the twenty-ninth configuration).
- the signal path switching unit disconnects the first differential input terminal from the first signal source when the differential input stage is stopped. (30th configuration) to short-circuit to the second differential input terminal.
- the error amplifier disclosed in this specification has a configuration (a thirty-first configuration) having a differential input circuit having any one of the above-described twenty-third to thirtieth configurations as its input stage.
- a switching power supply disclosed in the present specification includes a switching output circuit that generates an output voltage from an input voltage, the switching power supply including the 31st configuration, the output voltage or a feedback voltage corresponding thereto and a predetermined reference voltage. (An 32nd configuration) including an error amplifier that generates an error signal corresponding to the difference between the error signal and a PWM comparator that performs duty control by comparing the error signal with the ramp signal.
- the switching power supply disclosed in this specification can be used as a power supply for various applications (for example, a television, a personal computer, and a smartphone).
- Reference Signs List 100 switching power supply 110 switching output circuit 111 output transistor (PMOSFET) 112 Synchronous rectification transistor (NMOSFET) 113 Inductor 114 Capacitor 120 Feedback voltage generation circuit 121, 122 Resistor 123 Capacitor 130 Reference voltage generation circuit 140 Error amplifier 150 Lamp signal generation circuit 151 Current source 160 Oscillator 170 PWM comparator 180 Control circuit 190 Switch driving circuit 191, 192 Driver 200 Semiconductor integration Circuit device (power control IC) 210 Lower current detection unit 211 Switch 212 Resistance 220 Information synthesis unit 221, 222 Resistance 230 Information holding unit 231, 232 Sample / hold circuit 240 Error correction unit 241 Comparator 242 Digital calibration unit 243 Error correction amplifier 244 Capacitor 245 Resistance 246 Digital calibration Unit 247 error correction amplifier 250 upper current detection unit 251 current source 300 differential input circuit 310 differential input stage (P-channel type) 311, 312, 314 PMOSFET 313 Current source 320 Differential input stage (N-channel type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
Abstract
スイッチング電源100は、上側スイッチ111と下側スイッチ112をオン/オフすることでインダクタ電流ILを駆動して入力電圧PVDDから出力電圧VOUTを生成するスイッチング出力回路110と、下側スイッチ112のオン期間に下側スイッチ112に流れるインダクタ電流ILを検出して下側電流帰還情報Iinfoを取得する下側電流検出部210と、出力電圧VOUT(帰還電圧FB)と基準電圧REFとの誤差情報を含む電圧帰還情報Vinfoを出力するエラーアンプ140と、VinfoにIinfoを合成して合成帰還情報VIinfoを生成する情報合成部220と、VIinfoを下側スイッチ112のオン期間にサンプリングする情報保持部230とを有する。
Description
本明細書中に開示されている発明は、スイッチング電源、及び、その制御主体となる半導体集積回路装置、並びに、差動入力回路に関する。
従来、様々なアプリケーションの電源手段として、入力電圧から所望の出力電圧を生成するスイッチング電源(いわゆるDC/DCコンバータ)が用いられている。
なお、上記に関連する従来技術の一例としては、特許文献1や特許文献2を挙げることができる。
また、従来、エラーアンプやコンパレータの入力段として、差動入力回路が広く一般に用いられている。
なお、上記に関連する従来技術の一例としては、特許文献3を挙げることができる。
従来の電流モード制御方式のスイッチング電源において、インダクタに流れる電流の情報をスイッチ素子のオン抵抗などから検出する場合、そのスイッチ素子がオンしている間にしか電流帰還情報を得ることができない。そのため、スイッチ素子がオフしている期間は、サンプル/ホールド回路で電流帰還情報を維持する必要があった。しかしながら、サンプル/ホールド回路によって電圧帰還情報との間に遅延が生じ、電圧帰還情報と電流帰還情報との間の時間的な齟齬によりスイッチング電源の性能が損なわれる問題があった。
また、従来のスイッチング電源では、出力電圧の帰還入力を受け付ける帰還端子がオープンすると、出力電圧が異常に上昇してしまい、最悪の場合には負荷が破壊に至る、という課題があった。
また、従来の差動入力回路では、入力ダイナミックレンジの拡大、ないしは、キックバックの防止について、さらなる改善の余地があった。
本明細書中に開示されている発明は、本願の発明者らにより見出された上記の課題に鑑み、電圧帰還情報と電流帰還情報を加算後にサンプル/ホールドすることにより、電圧帰還情報と電流帰還情報との間の時間的な齟齬を防止し、性能を改善したスイッチング電源を提供することを目的とする。
また、本明細書中に開示されている発明は、本願の発明者らにより見出された上記の課題に鑑み、帰還端子のオープン時に出力電圧を安全に低下させることのできるスイッチング電源を提供することを目的とする。
本明細書中に開示されている発明は、本願の発明者らにより見出された上記の課題に鑑み、入力ダイナミックレンジの拡大、ないしは、キックバックの防止を実現することのできる差動入力回路を提供することを目的とする。
そこで、本明細書中に開示されているスイッチング電源は、上側スイッチと下側スイッチをオン/オフすることによりインダクタ電流を駆動して入力電圧から出力電圧を生成するスイッチング出力回路と、前記下側スイッチのオン期間に前記下側スイッチに流れる前記インダクタ電流を検出して下側電流帰還情報を取得する下側電流検出部と、前記出力電圧またはこれに応じた帰還電圧とそのターゲットとなる基準電圧とを比較した誤差情報を含む電圧帰還情報を出力するエラーアンプと、前記電圧帰還情報に前記下側電流帰還情報を合成して合成帰還情報を生成する情報合成部と、前記合成帰還情報を前記下側スイッチのオン期間にサンプリングする情報保持部とを有する構成とされている。
また、本明細書中に開示されている半導体集積回路装置は、入力電圧から出力電圧を生成するスイッチング電源の制御主体であり、前記出力電圧の帰還入力を受け付けるための帰還端子と、前記帰還端子の端子電圧に応じた帰還電圧を生成する帰還電圧生成回路と、前記帰還電圧と所定の基準電圧とが一致するように前記スイッチング電源のデューティ制御を行う出力帰還制御部と、前記帰還端子がオープンしたときに前記スイッチング電源のオンデューティが引き下げられるように前記帰還端子の端子電圧を変化させるオープン保護部と、を集積化して成る構成とされている。
また、本明細書中に開示されている別の半導体集積回路装置は、入力電圧から出力電圧を生成するスイッチング電源の制御主体であって、前記出力電圧の帰還入力を受け付けるための帰還端子と、前記帰還端子の端子電圧と所定の基準電圧とが一致するように前記スイッチング電源のデューティ制御を行う出力帰還制御部と、前記帰還端子がオープンしたときに前記スイッチング電源のオンデューティが引き下げられるように前記帰還端子の端子電圧を変化させるオープン保護部を集積化して成る構成とされている。
また、本明細書中に開示されている差動入力回路は、一対のPチャネル型トランジスタで差動入力信号を受け付ける第1差動入力段と、一対のNチャネル型トランジスタで前記差動入力信号を受け付ける第2差動入力段と、前記第1差動入力段及び前記第2差動入力段を択一的に動作させる入力段切替部と、を有する構成とされている。
また、本明細書中に開示されている別の差動入力回路は、第1信号源から第1差動入力信号を受け付けるための第1差動入力端、及び、前記第1信号源よりも低インピーダンスの第2信号源から第2差動入力信号を受け付けるための第2差動入力端を備えた差動入力段と、前記差動入力段の起動時には前記第1差動入力端を前記第1信号源から切り離して前記第2差動入力端に短絡し、前記差動入力段の起動後には前記第1差動入力端を前記第2差動入力端から切り離して前記第1信号源に接続する信号経路切替部と、を有する構成とされている。
本明細書中に開示されている発明によれば、電圧帰還情報と電流帰還情報を加算後にサンプル/ホールドすることにより、電圧帰還情報と電流帰還情報との間の時間的な齟齬を防止し、性能を改善したスイッチング電源を提供することが可能となる。
また、本明細書中に開示されているスイッチング電源によれば、帰還端子のオープン時に出力電圧を安全に低下させることが可能となる。
また、本明細書中に開示されている差動入力回路によれば、入力ダイナミックレンジの拡大、ないしは、キックバックの防止を実現することが可能となる。
<スイッチング電源(基本構成)>
図1は、スイッチング電源の基本構成を示す図である。本構成例のスイッチング電源100は、入力電圧PVDDから出力電圧VOUTを生成して不図示の負荷に供給するPWM[pulse width modulation]駆動方式のDC/DCコンバータであり、スイッチング出力回路110と、帰還電圧生成回路120と、基準電圧生成回路130と、エラーアンプ140と、ランプ信号生成回路150と、オシレータ160と、PWMコンパレータ170と、制御回路180と、スイッチ駆動回路190と、を有する。
図1は、スイッチング電源の基本構成を示す図である。本構成例のスイッチング電源100は、入力電圧PVDDから出力電圧VOUTを生成して不図示の負荷に供給するPWM[pulse width modulation]駆動方式のDC/DCコンバータであり、スイッチング出力回路110と、帰還電圧生成回路120と、基準電圧生成回路130と、エラーアンプ140と、ランプ信号生成回路150と、オシレータ160と、PWMコンパレータ170と、制御回路180と、スイッチ駆動回路190と、を有する。
上記の構成要素は、スイッチング出力回路110に含まれる一部の構成要素(本図ではインダクタ113とキャパシタ114)を除き、スイッチング電源100の制御主体となる半導体集積回路装置200(いわゆる電源制御IC)に集積化するとよい。なお、半導体集積回路装置200には、上記以外にも任意の構成要素(各種保護回路など)を適宜組み込むことが可能である。
また、半導体集積回路装置200は、装置外部との電気的な接続を確立するための手段として、複数の外部端子(本図では、電源端子T1、出力端子T2、接地端子T3、並びに、帰還端子T4の4本を例示)を備えている。
スイッチング出力回路110は、ハーフブリッジを形成するように接続された上側スイッチと下側スイッチをオン/オフすることにより、インダクタ電流ILを駆動して入力電圧PVDDから出力電圧VOUTを生成する降圧型のスイッチング出力段であり、出力トランジスタ111と、同期整流トランジスタ112と、インダクタ113と、キャパシタ114と、を含む。
出力トランジスタ111は、スイッチング出力段の上側スイッチとして機能するPMOSFET[P channel type metal oxide semiconductor field effect transistor]である。半導体集積回路装置200の内部において、出力トランジスタ111のソースは、電源端子T1(=入力電圧PVDDの印加端)に接続されている。出力トランジスタ111のドレインは、出力端子T2(=スイッチ電圧SWの印加端)に接続されている。出力トランジスタ111のゲートは、上側ゲート信号G1の印加端に接続されている。出力トランジスタ111は、上側ゲート信号G1がハイレベルであるときにオフし、上側ゲート信号G1がローレベルであるときにオンする。
同期整流トランジスタ112は、スイッチング出力段の下側スイッチとして機能するNMOSFET[N channel type MOSFET]である。半導体集積回路装置200の内部において、同期整流トランジスタ112のソースは、接地端子T3(=接地電圧PVSSの印加端)に接続されている。同期整流トランジスタ112のドレインは、出力端子T2に接続されている。同期整流トランジスタ112のゲートは、下側ゲート信号G2の印加端に接続されている。同期整流トランジスタ112は、下側ゲート信号G2がハイレベルであるときにオンし、下側ゲート信号G2がローレベルであるときにオフする。
インダクタ113とキャパシタ114は、半導体集積回路装置200に外付けされるディスクリート部品であり、スイッチ電圧SWを整流及び平滑して出力電圧VOUTを生成するLCフィルタを形成する。半導体集積回路装置200の外部において、インダクタ113の第1端は、半導体集積回路装置200の出力端子T2に接続されている。インダクタ113の第2端とキャパシタ114の第1端は、出力電圧VOUTの印加端と帰還端子T4に接続されている。キャパシタ114の第2端は、接地端に接続されている。
出力トランジスタ111と同期整流トランジスタ112は、上側ゲート信号G1と下側ゲート信号G2に応じて相補的にオン/オフされる。このようなオン/オフ動作により、インダクタ113の第1端には、入力電圧PVDDと接地電圧GNDとの間でパルス駆動される矩形波状のスイッチ電圧SWが生成される。上記した「相補的」という文言は、出力トランジスタ111と同期整流トランジスタ112のオン/オフ状態が完全に逆転している場合だけでなく、両トランジスタの同時オフ期間(デッドタイム)が設けられている場合も含む。
なお、スイッチング出力回路110の出力形式については、上記の降圧型に限らず、昇圧型、昇降圧型、並びに、反転型のいずれであっても構わない。また、スイッチング出力回路110の整流方式についても、上記の同期整流方式に限らず、下側スイッチとして整流ダイオードを用いたダイオード整流方式を採用してもよい。
また、出力トランジスタ111をNMOSFETに置換することもできる。ただし、その場合には、上側ゲート信号G1のハイレベルを入力電圧PVDDよりも高い電圧値まで引き上げるために、ブートストラップ回路やチャージポンプ回路が必要となる。
また、出力トランジスタ111及び同期整流トランジスタ112を半導体集積回路装置200に外付けすることも可能である。その場合には、出力端子T2に代えて、上側ゲート信号G1と下側ゲート信号G2をそれぞれ外部出力するための端子が必要となる。
特に、スイッチング出力回路110に対して高電圧が印加される場合には、出力トランジスタ111や同期整流トランジスタ112として、それぞれ、パワーMOSFET、IGBT[insulated gate bipolar transistor]、及び、SiCトランジスタなどの高耐圧素子を用いるとよい。
帰還電圧生成回路120は、帰還端子T4(=出力電圧VOUTの印加端)と接地端との間に直列接続された抵抗121及び122を含み、両抵抗間の接続ノードから出力電圧VOUTに応じた帰還電圧FB(=出力電圧VOUTの分圧電圧)を出力する。
なお、出力電圧VOUTがエラーアンプ140の入力ダイナミックレンジ内に収まっている場合には、帰還電圧生成回路120を省略して出力電圧VOUTをエラーアンプ140に直接入力しても構わない。
また、抵抗121及び122を半導体集積回路装置200に外付けすることもできる。その場合、抵抗121及び122相互間の接続ノードを帰還端子T4に接続すればよい。
基準電圧生成回路130は、所定の基準電圧REF(=出力電圧VOUTの目標設定値に相当)を生成する。なお、基準電圧生成回路130としては、デジタルの基準電圧設定信号をアナログの基準電圧REFに変換するDAC[digital-to-analog converter]を用いるとよい。このような構成であれば、上記の基準電圧設定信号を用いて、起動時のソフトスタート動作を実現したり、出力電圧VOUTを調整したりすることが可能となる。
エラーアンプ140は、反転入力端(-)に印加される帰還電圧FBと、非反転入力端(+)に印加される基準電圧REFとの差分に応じた誤差信号ERRを生成する。誤差信号ERRは、帰還電圧FBが基準電圧REFよりも低いときに上昇し、帰還電圧FBが基準電圧REFよりも高いときに低下する。
ランプ信号生成回路150は、出力トランジスタ111のオン期間Tonに上昇する三角波状、鋸波状、若しくは、n次スロープ波状(例えばn=2)のランプ信号RAMPを生成する。なお、ランプ信号RAMPは、例えば、出力トランジスタ111のオンタイミングでゼロ値から上昇を開始し、出力トランジスタ111のオフタイミングでゼロ値にリセットされる。
オシレータ160は、所定のスイッチング周波数fsw(=1/Tsw)でパルス駆動されるオン信号ON(=クロック信号)を生成する。
PWMコンパレータ170は、非反転入力端(+)に印加される誤差信号ERRと、反転入力端(-)に印加されるランプ信号RAMPを比較してオフ信号OFFを生成する。なお、オフ信号OFFは、ランプ信号RAMPが誤差信号ERRよりも低いときにハイレベルとなり、ランプ信号RAMPが誤差信号ERRよりも高いときにローレベルとなる。すなわち、オフ信号OFFのパルス生成タイミングは、誤差信号ERRが高いほど遅くなり、誤差信号ERRが低いほど早くなる。
制御回路180は、オン信号ONとオフ信号OFFに応じて上側制御信号S1と下側制御信号S2を生成する。具体的に述べると、制御回路180は、オン信号ONにパルスが生成されたときに、上側制御信号S1と下側制御信号S2をいずれもローレベル(=スイッチ電圧SWをハイレベルとするときの論理レベル)に立ち下げる一方、オフ信号OFFにパルスが生成されたときに、上側制御信号S1と下側制御信号S2をいずれもハイレベル(=スイッチ電圧SWをローレベルとするときの論理レベル)に立ち上げる。
従って、出力トランジスタ111のオン期間Ton(=スイッチ電圧SWのハイレベル期間)は、オフ信号OFFのパルス生成タイミングが遅いほど長くなり、逆に、オフ信号OFFのパルス生成タイミングが早いほど短くなる。すなわち、出力トランジスタ111のオンデューティD(=Ton/Tsw)は、誤差信号ERRが高いほど大きくなり、誤差信号ERRが低いほど小さくなる。
スイッチ駆動回路190は、上側制御信号S1の入力を受け付けて上側ゲート信号G1を生成する上側ドライバ191と、下側制御信号S2の入力を受け付けて下側ゲート信号G2を生成する下側ドライバ192を含む。上側ドライバ191及び192としては、それぞれ、バッファやインバータを用いることができる。
なお、上記構成要素のうち、エラーアンプ140、ランプ信号生成回路150、オシレータ160、PWMコンパレータ170、制御回路180、及び、スイッチ駆動回路190は、帰還電圧FBと所定の基準電圧REFとが一致するようにスイッチング電源100のデューティ制御を行う出力帰還制御部として理解することができる。
<第1実施形態>
図2は、スイッチング電源100の第1実施形態を示す図である。本実施形態のスイッチング電源100は、電流モード制御方式の出力帰還制御を実現するための手段として、先出の構成要素(本図では、スイッチング出力回路110、エラーアンプ140、ランプ信号生成回路150、オシレータ160、PWMコンパレータ170、及び、制御回路180を明示)に加えて、下側電流検出部210と、情報合成部220と、情報保持部230をさらに有する。
図2は、スイッチング電源100の第1実施形態を示す図である。本実施形態のスイッチング電源100は、電流モード制御方式の出力帰還制御を実現するための手段として、先出の構成要素(本図では、スイッチング出力回路110、エラーアンプ140、ランプ信号生成回路150、オシレータ160、PWMコンパレータ170、及び、制御回路180を明示)に加えて、下側電流検出部210と、情報合成部220と、情報保持部230をさらに有する。
なお、本実施形態のスイッチング電源100では、出力電圧VOUT(延いては帰還電圧FB)に応じた電圧帰還情報Vinfoを取得するエラーアンプ140として、差動電流信号IP及びINを出力する電流出力型アンプが用いられている。差動電流信号IP及びINは、互いに逆向きに流れる電流であり、帰還電圧FBと基準電圧REFとの差分に応じて増減する。
より具体的に述べると、差動電流信号IPは、REF>FBであるときには、両者の差分が大きいほど正方向(=エラーアンプ140から流れ出る方向)に大きくなり、REF<FBであるときには、両者の差分が大きいほど負方向(=エラーアンプ140に流れ込む方向)に大きくなる。
これに対して、差動電流信号INは、差動電流信号IPとは逆に、REF>FBであるときには、両者の差分が大きいほど負方向に大きくなり、REF<FBであるときには、両者の差分が大きいほど正方向に大きくなる。
下側電流検出部210は、スイッチ211と抵抗212を含み、同期整流トランジスタ112に流れるインダクタ電流IL(以下では下側インダクタ電流ILLと呼ぶ)を検出して電流帰還情報Iinfoを取得する。
スイッチ211の第1端は、同期整流トランジスタ112のドレイン(=スイッチ電圧SWの印加端)に接続されている。スイッチ211の第2端は、抵抗212の第1端に接続されている。抵抗212の第2端は、同期整流トランジスタ112のソース(=接地電圧PVSSの印加端)に接続されている。
なお、スイッチ211は、下側ゲート信号G2に応じて同期整流トランジスタ112と共にオン/オフされる。より具体的に述べると、スイッチ211は、同期整流トランジスタ112のオン期間にオンし、同期整流トランジスタ112のオフ期間にオフする。
従って、同期整流トランジスタ112のオン期間には、先述の電流帰還情報Iinfoとして、下側インダクタ電流ILLに応じた下側センス信号SNSL(=SW-PVSS=-ILL×RonL、ただし、RonLは同期整流トランジスタ112のオン抵抗)が情報加算部220に伝達される。一方、同期整流トランジスタ112のオフ期間には、下側センス信号SNSLが抵抗212を介してゼロ値に固定されるので、スイッチ電圧SWのハイレベル(≒PVDD)が情報合成部220に伝達されることはない。
なお、下側インダクタ電流ILLの検出手法については、同期整流トランジスタ112のドレイン・ソース間電圧を検出する手法のほかにも、任意の手法を採用することが可能である。例えば、同期整流トランジスタ112に直列接続されたセンス抵抗の両端間電圧を検出してもよいし、或いは、同期整流トランジスタ112に並列接続された電流検出用トランジスタのドレイン・ソース間電圧を検出してもよい。
情報合成部220は、抵抗221及び222(いずれも抵抗値R)を含み、エラーアンプ140で取得された電圧帰還情報Vinfoに下側電流検出部210で取得された電流帰還情報Iinfoを合成して合成帰還情報VIinfoを生成する。
抵抗221の第1端は、エラーアンプ140の第1出力端(=差動電流信号IPの出力端)に接続されている。抵抗221の第2端は、下側電流検出部210の第1出力端(=下側センス信号SNSLの出力端)に接続されている。
抵抗222の第1端は、エラーアンプ140の第2出力端(=電流信号INの出力端)に接続されている。抵抗222の第2端は、下側電流検出部210の第2出力端(=世知電圧PVSSの印加端)に接続されている。
なお、抵抗221の第1端から出力される正側の差動誤差信号(電圧信号)は、ERRP=IP×R+SWと表すことができる。また、抵抗222の第1端から出力される負側の差動誤差信号(電圧信号)は、ERRN=IN×R+PVSS(ただしIN=-IP)と表すことができる。
従って、差動誤差信号ERRP及びERRNの差分信号は、ERRP-ERRN=2IP×R-ILL×RonLと表される。ここで、右辺第1項(2IP×R)は、エラーアンプ140で取得された電圧帰還情報Vinfoとして理解することができる。また、右辺第2項(-ILL×RonL)は、下側電流検出部210で取得された電流帰還情報Iinfoとして理解することができる。従って、上記の差分信号(ERRP-ERRN)は、電圧帰還情報Vinfoに電流帰還情報Iinfoを合成した合成帰還情報VIinfoとして理解することができる。
情報保持部230は、合成帰還情報VIinfoの差動入力を受け付けており、同期整流トランジスタ112のオン期間にインダクタ電流ILの下側ピーク値をサンプリングするとともに、出力トランジスタ111のオン期間に差動保持信号HLDP及びHLDNをホールド出力するために、一対のサンプル/ホールド回路231及び232を含む。
サンプル/ホールド回路231は、制御回路180からのサンプル/ホールド制御信号HOLDに応じて、同期整流トランジスタ112のオン期間に差動誤差信号ERRPをサンプリングする一方、出力トランジスタ111のオン期間に差動保持信号HLDPをホールド出力する。
サンプル/ホールド回路232は、制御回路180からのサンプル/ホールド制御信号HOLDに応じて、同期整流トランジスタ112のオン期間に差動誤差信号ERRNをサンプリングする一方、出力トランジスタ111のオン期間に差動保持信号HLDNをホールド出力する。
PWMコンパレータ170は、出力トランジスタ111のオン期間において、反転入力端(-)に入力されるランプ信号RAMP(より正確には、ランプ信号RAMPが足し合わされた差動保持信号HLDN)と、非反転入力端(+)に入力される差動保持信号HLDPとを比較してオフ信号OFFを生成することにより、出力トランジスタ111のオフタイミングを決定する。
本実施形態のスイッチング電源100であれば、電流モード制御方式の出力帰還制御を実現することができるので、出力電圧VOUTの負荷応答性を高めることが可能となる。
特に、出力トランジスタ111に流れるインダクタ電流IL(以下では上側インダクタ電流ILHと呼ぶ)ではなく、同期整流トランジスタ112に流れる下側インダクタ電流ILLを検出する構成であれば、出力トランジスタ111のオン期間が短くなる場合(例えば高電圧入力時や低電圧出力時)であっても、電流モード制御方式の出力帰還制御を支障なく実施することが可能となる。
なお、下側インダクタ電流ILLに応じた電流帰還情報Iinfoを用いて電流モード制御方式の出力帰還制御を行うためには、同期整流トランジスタ112のオン期間(=出力トランジスタ111のオフ期間)に取得された電流帰還情報Iinfoを保持しておくための情報保持部230(サンプル/ホールド回路231及び232)が必須となる。
ここで、情報保持部230は、情報加算部220とPWMコンパレータ170との間に設けられており、電圧帰還情報Vinfoに電流帰還情報Iinfoを合成して得られた合成帰還情報VIinfoを保持する。
このような構成であれば、情報保持部230のホールド出力期間において、情報保持部230の前段にノイズが重畳しても、PWMコンパレータ170での信号比較処理には、何ら影響が及ばない。従って、安定したデューティ制御を実現することが可能となる。
また、電圧帰還情報Vinfoと電流帰還情報Iinfoを加算後にサンプル/ホールドすることにより、電圧帰還情報Vinfoと電流帰還情報Iinfoとの間の時間的な齟齬を防止し、スイッチング電源100の性能を向上することが可能となる。
なお、インダクタ電流ILの平均値ではなくピーク値を用いて電流モード制御方式の出力帰還制御を行う場合には、出力トランジスタ111のオンデューティDが50%以上となる動作領域において、サブハーモニック発振の防止を考慮しなければならない。以下、図面を参照しながら考察する。
図3は、サブハーモニック発振の防止条件を示す図であり、上から順に、インダクタ電流ILとセンス信号ΔIL×Rsense(中段はインダクタ電流ILの上側ピーク値を検出する場合、下段はインダクタ電流ILの下側ピーク値を検出する場合)が描写されている。なお、図中の実線及び破線は、それぞれ、インダクタ電流ILがΔI0だけ変動したときの様子を示している。また、一点鎖線及び二点鎖線は、いずれもランプ信号RAMP(一点鎖線はインダクタ電流ILの上側ピーク値を検出する場合、二点鎖線はインダクタ電流ILの下側ピーク値を検出する場合)を示している。
以下、出力トランジスタ111のオン期間Ton(=Tsw×D)におけるインダクタ電流ILの上昇傾きをm1とし、出力トランジスタ111のオフ期間Toff(=Tsw-Ton)におけるインダクタ電流ILの低下傾きをm2及びm2’とし、出力トランジスタ111のオン期間Tonにおけるランプ信号RAMPの補償傾きをm3及びm3’として説明する。
まず、インダクタ電流ILの上側ピーク値(図中の黒塗り矢印を参照)を検出する場合について説明する。この場合、インダクタ電流ILの電流波形は、基本的にそのままセンス信号ΔIL×Rsenseとして取り込まれる。従って、1回のスイッチングでサブハーモニック発振が収束する条件は、m3=m2である。
なお、インダクタ電流ILの低下傾きm2は、周知の通り、入力電圧PVDDと出力電圧VOUTの双方に依存性を持つ。従って、サブハーモニック発振を防止するためには、入力電圧PVDDと出力電圧VOUTの双方に依存して、ランプ信号RAMPの補償傾きm3を変動させる必要がある。
次に、インダクタ電流ILの下側ピーク値(図中の白抜き矢印を参照)を検出する場合について説明する。この場合、出力トランジスタ111のオン期間Tonには、直前のオフ期間Toffでサンプリングされたインダクタ電流ILの下側ピーク値がホールドされて、ランプ信号RAMPと交差することになる。
なお、ホールドされたセンス信号ΔIL×Rsenseの波形は、当然のことながら、インダクタ電流ILをそのまま取り込む場合の波形と異なる。そのため、ランプ信号RAMPとの交差タイミングがずれないように、ランプ信号RAMPの補償傾きm3を補正しておく必要がある。
具体的には、出力トランジスタ111のオン期間Tonにおいて、センス信号ΔIL×Rsenseが低下せずに保持されることに鑑み、その低下量(=m1×Tsw×D)に相当する分だけ、ランプ信号RAMPの補償傾きm3を大きくすればよい。
なお、上側ピーク値の検出時におけるサブハーモニック発振の収束条件がm3=m2であることを鑑みると、下側ピーク値の検出時における補正後の補償傾きm3’は、m3’=m1+m2に設定すればよいことが分かる。
ここで、インダクタ電流ILの上昇傾きm1は、出力電圧VOUTに対して正の依存性を持つ。一方、インダクタ電流ILの低下傾きm2は、入力電圧PVDDと出力電圧VOUTの双方に対して依存性を持ち、特に、出力電圧VOUTに対して負の依存性を持つ。
そのため、補正後の補償傾きm3’(=m1+m2)では、出力電圧VOUTへの依存性がキャンセルされる。従って、ランプ信号RAMPの補償傾きm3’は、入力電圧PVDDに依存して変動させれば足り、出力電圧VOUTに依存して変動させる必要はない。
このように、インダクタ電流ILの下側ピーク値をサンプル/ホールドして電流モード制御方式の出力帰還制御を行う構成であれば、ランプ信号RAMPの補償傾きm3’から出力電圧VOUTへの依存性を排除することができる。従って、ランプ信号生成回路150の構成を簡易化することが可能となる。
なお、情報保持部230は、必ずしも情報加算部220とPWMコンパレータ170との間に設ける必要はなく、例えば、下側電流検出部210と情報加算部220との間に情報保持部230を設けても、サブハーモニック発振を防止することが可能である。
<第2実施形態>
図4は、スイッチング電源100の第2実施形態を示す図である。本実施形態のスイッチング電源100は、第1実施形態(図2)をベースとしつつ、サンプル/ホールド回路231及び232とランプ信号生成回路150の構成が具体化されている。
図4は、スイッチング電源100の第2実施形態を示す図である。本実施形態のスイッチング電源100は、第1実施形態(図2)をベースとしつつ、サンプル/ホールド回路231及び232とランプ信号生成回路150の構成が具体化されている。
サンプル/ホールド回路231は、スイッチSW1とキャパシタC1を含む。スイッチSW1の第1端は、差動誤差信号ERRPの印加端に接続されている。スイッチSW1の第2端とキャパシタC1の第1端との接続ノードは、差動保持信号HLDPの出力端として、PWMコンパレータ170の非反転入力端(+)に接続されている。キャパシタC1の第2端は、接地端に接続されている。なお、スイッチSW1は、制御回路180からのサンプル/ホールド制御信号HOLDに応じて、差動誤差信号ERRPのサンプリング期間にオンする一方、差動保持信号HLDPのホールド出力期間にオフする。
サンプル/ホールド回路232は、スイッチSW2とキャパシタC2を含む。スイッチSW2の第1端は、差動誤差信号ERRNの印加端に接続されている。スイッチSW2の第2端とキャパシタC2の第1端との接続ノードは、差動保持信号HLDNの出力端として、PWMコンパレータ170の反転入力端(-)に接続されている。キャパシタC2の第2端は、接地端に接続されている。なお、スイッチSW2は、制御回路180からのサンプル/ホールド制御信号HOLDに応じて、差動誤差信号ERRNのサンプリング期間にオンする一方、差動保持信号HLDNのホールド出力期間にオフする。
ランプ信号生成回路150は、サンプル/ホールド回路232のキャパシタC2に定電流I1を流し込む電流源151を含む。なお、エラーアンプ140の電流能力は、電流源151の電流能力よりも大きいことが望ましい。例えば、差動電流信号IP及びINを数十μA(例えば80μA)とし、定電流I1を数百nA(例えば300nA)とすればよい。また、キャパシタC2は、数pF(例えば1pF)とすればよい。
図5は、ランプ信号RAMPの生成動作を示す図であり、上から順に、サンプル/ホールド制御信号HOLD、差動保持信号HLDP及びHLDN、並びに、オフ信号OFFが描写されている。
時刻t11以前には、サンプル/ホールド制御信号HOLDがローレベル(=サンプリング期間での論理レベル)とされている。このとき、スイッチSW1及びSW2は、いずれもオンする。従って、差動保持信号HLDP及びHLPNは、それぞれ、差動誤差信号ERRP及びERRNと等しくなる。
なお、エラーアンプ140の電流能力が電流源151の電流能力よりも十分に大きければ、スイッチSW2のオン期間には、定電流I1によるキャパシタC2の充電よりも、差動電流信号INによるキャパシタC2の充放電が支配的となる。すなわち、定電流I1を流し続けたままでもHLDN≒ERRNとなる。従って、定電流I1のオン/オフ制御が不要となるので、ランプ信号生成回路150の構成を簡略化することが可能となる。
時刻t11において、サンプル/ホールド制御信号HOLDがハイレベル(=ホールド出力期間での論理レベル)に立ち上げられると、スイッチSW1及びSW2がいずれもオフする。このとき、差動保持信号HLDP(=キャパシタC1の充電電圧)としては、直前にサンプリングされた差動誤差信号ERRPがホールド出力される。
一方、差動保持信号HLDN(=キャパシタC2の充電電圧)は、直前にサンプリングされた差動誤差信号ERRNを基準値(=最低値)としつつ、定電流I1に応じた傾きで時間の経過と共に上昇していく。すなわち、ホールド出力期間における差動保持信号HLDNは、サンプリングされた差動誤差信号ERRNにランプ信号RAMP(=定電流I1による充電電圧)を足し合わせた波形となる。
また、差動保持信号HLDPにも同様に電流源を接続した場合、差動保持信号HLDP及びHLDNそれぞれの上昇量の違いにより、ランプ信号RAMPの減算もすることが可能となる。
このように、サンプル/ホールド回路232のキャパシタC2をランプ信号RAMPの生成手段として流用することにより、電流源151を用意するだけで、極めて簡易にランプ信号RAMPを生成することが可能となる。
なお、サブハーモニック発振を防止するためには、先の図3で示した条件(m3’=m1+m2)を満たすように、入力電圧PVDDに応じて定電流I1を変動させればよい。
時刻t12において、差動保持信号HLDNが差動保持信号HLDPを上回ると、オフ信号OFFがハイレベルからローレベルに立ち下がる。なお、オフ信号OFFの立下りタイミングは、出力トランジスタ111のオフタイミングに相当する。
時刻t13において、サンプル/ホールド制御信号HOLDがローレベルに立ち下げられると、スイッチSW1及びSW2は、再びオンする。従って、差動保持信号HLDP及びHLPNは、それぞれ、差動誤差信号ERRP及びERRNと等しくなる。
先にも述べたように、エラーアンプ140の電流能力が電流源151の電流能力よりも十分に大きければ、スイッチSW2のオンにより、定電流I1を流し続けたままでもHLDN≒ERRNとなる。従って、ランプ信号RAMPのリセット制御が不要となるので、ランプ信号生成回路150の構成を簡略化することが可能となる。
<第3実施形態>
図6は、スイッチング電源100の第3実施形態を示す図である。本実施形態のスイッチング電源100は、先出の基本構成(図1)、ないしは、第1実施形態(図2)または第2実施形態(図4)をベースとしつつ、積分要素を持たないエラーアンプ140の入力誤差Vofs(=FB-REF)を検出してエラーアンプ140の入力信号(=帰還電圧FBと基準電圧REFの少なくとも一方)を補正する誤差補正部240をさらに有する。なお、誤差補正部240は、コンパレータ241とデジタル較正部242を含む。
図6は、スイッチング電源100の第3実施形態を示す図である。本実施形態のスイッチング電源100は、先出の基本構成(図1)、ないしは、第1実施形態(図2)または第2実施形態(図4)をベースとしつつ、積分要素を持たないエラーアンプ140の入力誤差Vofs(=FB-REF)を検出してエラーアンプ140の入力信号(=帰還電圧FBと基準電圧REFの少なくとも一方)を補正する誤差補正部240をさらに有する。なお、誤差補正部240は、コンパレータ241とデジタル較正部242を含む。
コンパレータ241は、エラーアンプ140の入力誤差Vofs(=FB-REF)を検出する手段であり、非反転入力端(+)に入力される帰還電圧FBと反転入力端(-)に入力される基準電圧REFとを比較して入力誤差検出信号S11を生成する。なお、入力誤差検出信号S11は、FB>REF(すなわちVofs>0)であるときにハイレベルとなり、FB<REF(すなわちVofs<0)であるときにローレベルとなる。
制御回路180は、入力誤差検出信号S11に基づいて、入力誤差Vofsが小さくなるように、デジタル較正信号S12を生成する。例えば、入力誤差検出信号S11がハイレベルであるときには、帰還電圧FBを引き下げるか、基準電圧REFを引き上げるか、若しくは、その両方を行うように、デジタル較正信号S12を生成すればよい。逆に、入力誤差検出信号S11がローレベルであるときには、帰還電圧FBを引き上げるか、基準電圧REFを引き下げるか、若しくは、その両方を行うように、デジタル較正信号S12を生成すればよい。
デジタル較正部242は、デジタル較正信号S12に応じて、帰還電圧FB及び基準電圧REFの少なくとも一方を補正する。なお、デジタル較正部242としては、DACなどが好適に用いられる。また、入力誤差検出信号S11をデジタル較正部242に直接入力し、その内部でデジタル較正信号S12を生成する構成としてもよい。その場合には、制御回路180を要することなく、誤差補正部240だけで入力誤差Vofsの補正処理を完結することができる。
次に、誤差補正部240の導入意義について詳細に説明する。
一般的なエラーアンプは、積分要素となる位相補償用のキャパシタ(例えば数十pF)を持ち、その充放電を行うことで誤差信号を生成する。そのため、発振を生じ難い反面、信号帯域に制限が掛かるので、電圧帰還制御ループの高速化には不向きである。一方、エラーアンプから積分要素を排除すると、電圧帰還制御ループの高速化を実現できるが、背反として、エラーアンプの入力誤差をキャンセルし難くなる。
そこで、本実施形態のスイッチング電源100では、積分要素を持たないエラーアンプ140を用いて電圧帰還制御ループの高速化(数十kHz→数MHz)を図る一方、エラーアンプ140とは別に、エラーアンプ140の入力誤差Vofsを補正するための誤差補正部240が導入されている。
このように、高速電圧帰還と誤差補正を並列化することにより、それぞれの設計パラメータを分離することができるので、電圧帰還制御ループの高速化と高精度化を両立することが可能となる。また、一般的なエラーアンプと異なり、位相補償用のキャパシタを必要としないので、チップ面積の縮小やピン数の削減を図ることも可能となる。
<第4実施形態>
図7は、スイッチング電源100の第4実施形態を示す図である。本実施形態のスイッチング電源100は、先出の第3実施形態(図6)と同じく、誤差補正部240を備えているが、その回路構成が異なっている。
図7は、スイッチング電源100の第4実施形態を示す図である。本実施形態のスイッチング電源100は、先出の第3実施形態(図6)と同じく、誤差補正部240を備えているが、その回路構成が異なっている。
より具体的に述べると、本実施形態の誤差補正部240は、先出のコンパレータ241と共に、デジタル較正部246と誤差補正アンプ247を含み、エラーアンプ140の入力誤差Vofsを検出してエラーアンプ140の出力信号(=誤差信号ERRP及びERRN)を補正する。
デジタル較正部246は、デジタル較正信号S12に応じて、基準電圧REFから誤差補正アンプ247への差動入力信号を生成する。
誤差補正アンプ247は、デジタル較正部246からの差動入力信号に応じた補正電流IadjP及びIadjNを生成し、これをエラーアンプ140の差動電流信号IP及びINに足し合わせる。
このように、エラーアンプ140の入力信号を補正するのではなく、エラーアンプ140の出力信号を補正する構成であっても、電圧帰還制御ループの高速化と高精度化を両立することが可能である。
<第5実施形態>
図8は、スイッチング電源100の第5実施形態を示す図である。本実施形態のスイッチング電源100は、先の第3実施形態(図6)や第4実施形態(図7)と同じく、誤差補正部240を備えているが、その回路構成が異なっている。
図8は、スイッチング電源100の第5実施形態を示す図である。本実施形態のスイッチング電源100は、先の第3実施形態(図6)や第4実施形態(図7)と同じく、誤差補正部240を備えているが、その回路構成が異なっている。
より具体的に述べると、本実施形態の誤差補正部240は、誤差補正アンプ243と、キャパシタ244と、抵抗245とを含み、エラーアンプ140の入力誤差Vofsを検出してエラーアンプ140の出力信号(=誤差信号ERR)を補正する。
なお、本実施形態では、説明を簡単とするために、エラーアンプ140をシングル出力型としているが、先の第1実施形態(図2)や第2実施形態(図4)に倣い、エラーアンプ140を差動出力型としても構わない。
誤差補正アンプ243は、反転入力端(-)に印加される帰還電圧FBと、非反転入力端(+)に印加される基準電圧REFとの差分(=入力誤差Vofs)に応じた補正電流Iadjを生成する。なお、FB<REF(すなわちVofs>0)であるときには、両者の差分が大きいほど補正電流Iadjが正方向(=誤差補正アンプ243の出力端から抵抗245を介してエラーアンプ140の出力端に向かう方向)に大きくなる。一方、FB>REF(すなわちVofs<0)であるときには、両者の差分が大きいほど補正電流Iadjが負方向(=エラーアンプ140の出力端から抵抗245を介して誤差補正アンプ243の出力端に向かう方向)に大きくなる。
ただし、誤差補正アンプ243は、あくまで、入力誤差Vofsの補正手段としてエラーアンプ140に並列接続されており、その電流能力は、エラーアンプ140の電流能力よりも十分に小さく抑えられている(例えば数μA)。また、誤差補正アンプ243の出力端には、小容量(例えば数pF)のキャパシタ244が接続されている。すなわち、誤差補正アンプ243は、積分要素を持ち、エラーアンプ140よりも低速な電流出力型アンプであると言える。
抵抗245(抵抗値:Radj)は、エラーアンプ140の出力端と誤差補正アンプ243の出力端との間に接続されており、その両端間電圧を補正電圧Vadj(=Iadj×Radj)として誤差信号ERRに足し合わせることにより、補正済みの誤差信号ERR2(=ERR+Vadj)を生成する。
例えば、FB<REFであるときには、正方向の補正電流Iadjが流れるので、誤差信号ERRが補正電圧Vadjだけ引き上げられる。その結果、補正済みの誤差信号ERR2が上昇した分だけ、出力トランジスタ111のオフタイミングが遅れるので、出力電圧VOUT(延いては帰還電圧FB)が上昇し、入力誤差Vofsが減少する。
一方、FB>REFであるときには、負方向の補正電流Iadjが流れるので、誤差信号ERRが補正電圧Vadjだけ引き下げられる。その結果、補正済みの誤差信号ERR2が低下した分だけ、出力トランジスタ111のオフタイミングが早まるので、出力電圧VOUT(延いては帰還電圧FB)が低下し、入力誤差Vofsが減少する。
このように、エラーアンプ140に対して誤差補正アンプ243を並列に接続することにより、先の第3実施形態や第4実施形態と同じく、電圧帰還制御ループの高速化と高精度化を両立することが可能となる。
<第6実施形態>
図9は、スイッチング電源100の第6実施形態を示す図である。本実施形態のスイッチング電源100は、第1実施形態(図2)または第2実施形態(図4)をベースとしつつ、上側電流検出部250をさらに有する。
図9は、スイッチング電源100の第6実施形態を示す図である。本実施形態のスイッチング電源100は、第1実施形態(図2)または第2実施形態(図4)をベースとしつつ、上側電流検出部250をさらに有する。
上側電流検出部250は、出力トランジスタ111に流れる上側インダクタ電流ILHを検出して上側電流帰還情報IinfoHを取得する。特に、上側電流検出部250は、上側インダクタ電流ILHに応じた可変電流I2を生成する電流源251を含み、上側電流帰還情報IinfoHとして、情報合成部220の抵抗221に可変電流I2を流し込む。なお、上側インダクタ電流ILHは、例えば、出力トランジスタ111のドレイン・ソース間に現れる上側センス信号SNSH(=PVDD-SW=ILH×RonH、ただし、RonHは出力トランジスタ111のオン抵抗)として検出すればよい。
情報合成部220は、電圧帰還情報Vinfoに上側電流帰還情報IinfoHと下側電流帰還情報IinfoL(=図2の電流帰還情報Iinfoに相当)の双方を合成して合成帰還情報VIinfoを生成する。
本実施形態によれば、上側インダクタ電流ILHに応じた可変電流I2を抵抗221に流し込むだけで、下側電流帰還情報IinfoLのみならず、上側電流帰還情報IinfoHも、容易に電圧帰還情報Vinfoに合成することができる。
図10は、インダクタ電流ILの検出動作を示す図であり、上から順に、スイッチ電圧SW、インダクタ電流IL、下側センス信号SNSL、上側センス信号SNSH、及び、合成センス信号(SNSH+SNSL)が描写されている。
本図で示すように、スイッチ電圧SWのローレベル期間(時刻t22~t23、及び、時刻t24~t25を参照)に下側センス信号SNSLを検出するだけでなく、スイッチ電圧SWのハイレベル期間(時刻t21~t22、時刻t23~t24、及び、時刻t25~t26)に上側センス信号SNSHを検出することにより、双方を合成して合成センス信号(SNSH+SNSL)を生成することができる。
その結果、スイッチング周期Tswの全範囲において、インダクタ電流ILの波形を途切れなく取得し、これを電流モード制御方式の出力帰還制御に反映させることが可能となる。なお、スイッチング電源100は、オン期間Ton及びオフ期間Toff(=Tsw-Ton)それぞれの拡張機能を併せ持つシステムであるが、特に、本実施形態は、オン期間Tonの拡張機能を備えている場合に有効となる。
図11は、オン期間Tonの拡張機能を示す図であり、上から順番に、スイッチ電圧SW、インダクタ電流IL、並びに、下側センス信号SNSL(実線)及び上側センス信号SNSH(破線)が描写されている。
時刻t31~t33では、スイッチング周期Tswでスイッチ電圧SWのパルス駆動が行われている。一方、入力電圧PVDDと出力電圧VOUTとの差が小さくなり、オンデューティD(=Ton/Tsw)が100%に近付くと、スイッチング電源100は、時刻t33~t37で示すように、出力トランジスタ111のオフタイミングを無視して出力トランジスタ111のオン期間Tonを拡張する拡張モードに移行する。
本図に即して具体的に述べると、時刻t33~t34では、本来なら存在するはずのオフ期間Toffがスキップされた結果、見かけ上のスイッチング周期が2Tsw(=時刻t33~t35)に拡張されており、これに伴い、出力トランジスタ111のオン期間も2Tonに拡張されている。なお、時刻t35~t37についても同様である。
このようなオン期間Tonの拡張機能によれば、出力電圧VOUTのリップルが多少大きくなるものの、オンデューティDをPWM制御状態からいきなり100%固定状態(=入力電圧PVDDのスルー出力状態)に切り替える構成と比べて、出力電圧VOUTの連続性を維持することが可能となる。
なお、拡張モードへの移行については、帰還電圧FB(又は出力電圧VOUT)が所定の閾値電圧よりも低いか否かを判定すればよい。
ただし、拡張モードでは、先に述べた通り、オン期間Tonが非常に長くなる。そのため、出力トランジスタ111のオフ期間Toffに下側電流帰還情報IinfoLを取得するだけでは、前回のオフ期間Toffで保持された下側センス信号SNSLと、今回のオフ期間Toffでサンプリングしようとする下側センス信号SNSLとの乖離が大きくなり、サンプリング処理の安定性を損なうおそれがある。
一方、オフ期間Toffに下側電流帰還情報IinfoLを取得するだけでなく、オン期間Tonに上側電流帰還情報IinfoHを取得しておけば、オン期間Tonでの差動誤差信号ERRP及びERRNを上側インダクタ電流ILHに追従させておくことができる。従って、オフ期間Toffでの差動誤差信号ERRP及びERRNについても、下側インダクタ電流ILLに遅滞なく追従させることができるので、電流帰還制御が連続的となり、その安定性を容易に確保することが可能となる。
<帰還端子オープン>
図12は、帰還端子T4がオープンしたときの挙動を示す図である。出力電圧VOUTの帰還経路が故障などにより切断された場合には、出力電圧VOUTの帰還入力を受け付けるための帰還端子T4がオープンとなる。
図12は、帰還端子T4がオープンしたときの挙動を示す図である。出力電圧VOUTの帰還経路が故障などにより切断された場合には、出力電圧VOUTの帰還入力を受け付けるための帰還端子T4がオープンとなる。
このとき、帰還電圧FBは、抵抗122を介して接地端にプルダウンされるので、GNDレベルまで低下する。従って、誤差信号ERRがハイレベルに張り付いてしまうので、PWMコンパレータ170のオフ信号OFFにパルスが立たず、出力トランジスタ111がオンし続ける状態となる(例えばSW=PVDD固定)。
このように、帰還端子T4がオープンすると、スイッチング電源100(特に出力帰還制御部)は、見かけ上、出力電圧VOUTが目標値よりも低いと判断して、スイッチング電源100のオンデューティDを最大値(例えばD=1またはこれに準ずる値)に設定することにより、出力電圧VOUTを上げ続けてしまう。その結果、最悪の場合には、出力電圧VOUTの供給を受ける負荷Zが破壊に至る。以下では、このような不具合を解消することのできる新規な実施形態を提案する。
<第7実施形態>
図13は、スイッチング電源100の第7実施形態を示す図である。本実施形態は、先の基本構成(図1)をベースとしつつ、オープン保護部600が追加されている。
図13は、スイッチング電源100の第7実施形態を示す図である。本実施形態は、先の基本構成(図1)をベースとしつつ、オープン保護部600が追加されている。
オープン保護部600は、帰還端子T4がオープンしたときにスイッチング電源100のオンデューティDが引き下げられるように、帰還端子T4の端子電圧VT4を変化させる。具体的に述べると、オープン保護部600は、帰還端子T4がオープンしたときに、帰還電圧FBが基準電圧REFよりも高くなるように、帰還端子T4の端子電圧VT4を引き上げる。
なお、オープン保護部600としては、本図で示したように、入力電圧PVDDの印加端と帰還端子T4との間に接続され、帰還端子T4にプルアップ電流Ip(例えば100nA程度の微小値)を流す電流源または抵抗を用いるとよい。
以下、オープン保護部600の動作説明を行う。帰還端子T4がオープンすると、オープン保護部600から帰還電圧生成回路120にプルアップ電流Ipが流れ込む。
ここで、プルアップ電流Ipの電流値と抵抗122の抵抗値との積(=帰還電圧FB)が基準電圧REFよりも高くなるように予め設定しておけば、誤差信号ERRがローレベルに張り付くので、PWMコンパレータ170のオフ信号OFFがローレベルに固定されて、出力トランジスタ111がオフし続ける状態となる(例えばSW=GND固定)。
このように、帰還端子T4がオープンすると、オープン保護部600の働きにより、帰還電圧FBが基準電圧REFよりも高く引き上げられる。その結果、スイッチング電源100(特に出力帰還制御部)は、見かけ上、出力電圧VOUTが目標値よりも高いと判断して、スイッチング電源100のオンデューティDを最小値(例えばD=0またはこれに準ずる値)に設定することにより、出力電圧VOUTを下げ続ける。従って、安全に出力電圧VOUTをシャットダウン状態(VOUT=0Vまたはこれに準ずる低電圧)に移行させることができるので、負荷Zの破壊を未然に防止することが可能となる。
一方、帰還端子T4がオープンしていない場合には、オープン保護部600で生成されるプルアップ電流Ipのほぼ全てが、帰還電圧生成回路120よりも低インピーダンスな電流経路(=帰還端子T4からキャパシタ114に向かう電流経路)に流れる。従って、帰還電圧生成回路120に流れ込むプルアップ電流Ipの電流値と抵抗122の抵抗値との積(=プルアップ電流Ipに起因する帰還電圧FBのバイアス分)は、基準電圧REFと比べて無視できるほど低く、通常の出力帰還制御に影響を及ぼすことはない。
<第8実施形態>
図14は、スイッチング電源100の第8実施形態を示す図である。本実施形態は、先の第7実施形態(図13)をベースとしつつ、帰還電圧生成回路120の構成やプルアップ電流Ipの生成動作に新規な工夫がなされている。
図14は、スイッチング電源100の第8実施形態を示す図である。本実施形態は、先の第7実施形態(図13)をベースとしつつ、帰還電圧生成回路120の構成やプルアップ電流Ipの生成動作に新規な工夫がなされている。
より具体的に述べると、帰還電圧生成回路120は、抵抗121及び122に加えて、抵抗122と並列に接続されたキャパシタ123を含む。このような構成とすることにより、帰還端子T4のオープン時において、プルアップ電流Ipによる帰還電圧FBの引き上げ動作をより安定的に実現することが可能となる。
また、キャパシタ123が設けられている場合、オープン保護部600は、プルアップ電流Ipを間欠的に生成してもよい。このような構成とすることにより、オープン保護部600の消費電流(特に帰還端子T4の非オープン時に浪費される電流)を低減することが可能となる。
<第9実施形態>
図15は、スイッチング電源100の第9実施形態を示す図である。本実施形態は、先出の第7実施形態(図13)をベースとしつつ、帰還電圧生成回路120が割愛されており、帰還端子T4の端子電圧VT4(=帰還端子T4の非オープン時にはVT4=VOUT)がエラーアンプ140に直接入力されている。
図15は、スイッチング電源100の第9実施形態を示す図である。本実施形態は、先出の第7実施形態(図13)をベースとしつつ、帰還電圧生成回路120が割愛されており、帰還端子T4の端子電圧VT4(=帰還端子T4の非オープン時にはVT4=VOUT)がエラーアンプ140に直接入力されている。
すなわち、スイッチング電源100(特に出力帰還制御部)では、帰還端子の端子電圧VT4と所定の基準電圧REFとが一致するようにスイッチング電源100のデューティ制御が行われる。このような構成においても、オープン保護部600が有効であることは言うまでもない。
帰還端子T4がオープンすると、オープン保護部600の働きにより、帰還端子T4の端子電圧VT4がほぼ入力電圧PVDD(>REF)まで引き上げられる。その結果、スイッチング電源100(特に出力帰還制御部)は、見かけ上、出力電圧VOUTが目標値よりも高いと判断して、スイッチング電源100のオンデューティDを最小値(例えばD=0またはこれに準ずる値)に設定することにより、出力電圧VOUTを下げ続ける。従って、安全に出力電圧VOUTをシャットダウン状態(VOUT=0Vまたはこれに準ずる低電圧)に移行させることができるので、負荷Zの破壊を未然に防止することが可能となる。このようなオープン保護動作は、先の第7実施形態(図13)や第8実施形態(図14)と基本的に同様である。
なお、本実施形態のスイッチング電源100であれば、帰還電圧生成回路120が不要となるので、回路規模を縮小することができる。また、電圧帰還制御の精度を高めることも可能となる。
<第10実施形態>
図16は、スイッチング電源100の第10実施形態(=後出の第12実施形態(図19)と対比される第1比較例に相当)を示す図である。本実施形態のスイッチング電源100において、エラーアンプ140は、差動入力回路300と、増幅回路400と、差動出力回路500と、を含む。
図16は、スイッチング電源100の第10実施形態(=後出の第12実施形態(図19)と対比される第1比較例に相当)を示す図である。本実施形態のスイッチング電源100において、エラーアンプ140は、差動入力回路300と、増幅回路400と、差動出力回路500と、を含む。
差動入力回路300は、一対のPチャネル型トランジスタで差動入力信号INP及びINNを受け付ける差動入力段310を含む。なお、差動入力段310は、主たる構成要素として、PMOSFET311及び312と電流源313を含む。
電流源313の第1端は、電源端(=電源電圧VDDの印加端)に接続されている。電流源313の第2端は、PMOSFET311及び312それぞれのソースに接続されている。PMOSFET311のゲートは、差動入力回路300の第1差動入力端(=エラーアンプ140の反転入力端(-))として、差動入力信号INP(=帰還電圧FB)の印加端に接続されている。PMOSFET312のゲートは、差動入力回路300の第2差動入力端(=エラーアンプ140の非反転入力端(+))として、差動入力信号INN(=基準電圧REF)の印加端に接続されている。
増幅回路400は、差動入力回路300の出力信号を増幅して出力する。
差動出力回路500は、増幅回路400の出力信号に基づいて差動出力信号OUTP及びOUTNを出力する。なお、差動出力回路500は、差動出力形式に限らず、シングル出力形式としても構わない。
このように、Pチャネル型の差動入力段310を用いた場合、差動入力信号INP及びINNとして接地電圧VSS(=0V)が入力されても支障なく動作することができる。ただし、差動入力信号INP及びINNと電源電圧VDDとの差が縮まってくると、動作に支障を来たすおそれがある。すなわち、Pチャネル型の差動入力段310だけを用いた場合には、電源側の入力ダイナミックレンジが制限される。
<第11実施形態>
図17は、スイッチング電源100の第11実施形態(=後出の第12実施形態(図19)と対比される第2比較例に相当)を示す図である。本実施形態は、先の第10実施形態(図16)をベースとしつつ、差動入力回路300に改良が加えられている。そこで、本図では、増幅回路400や出力回路500の描写を割愛し、差動入力回路300についての重点的な説明を行う。
図17は、スイッチング電源100の第11実施形態(=後出の第12実施形態(図19)と対比される第2比較例に相当)を示す図である。本実施形態は、先の第10実施形態(図16)をベースとしつつ、差動入力回路300に改良が加えられている。そこで、本図では、増幅回路400や出力回路500の描写を割愛し、差動入力回路300についての重点的な説明を行う。
本実施形態の差動入力回路300は、先の差動入力段310に加えて、差動入力段320とgm平坦化部330を含む。
差動入力段320は、一対のNチャネル型トランジスタで差動入力信号INP及びINNを受け付ける回路ブロックであり、主たる構成要素として、NMOSFET321及び322と電流源323を含む。
電流源323の第1端は、接地端(=接地電圧VSSの印加端)に接続されている。電流源323の第2端は、NMOSFET321及び322それぞれのソースに接続されている。NMOSFET321のゲートは、差動入力回路300の第1差動入力端(=エラーアンプ140の反転入力端(-))として、差動入力信号INP(=帰還電圧FB)の印加端に接続されている。NMOSFET322のゲートは、差動入力回路300の第2差動入力端(=エラーアンプ140の非反転入力端(+))として、差動入力信号INN(=基準電圧REF)の印加端に接続されている。
なお、先にも述べたように、Pチャネル型の差動入力段310だけを用いた場合には、電源側の入力ダイナミックレンジが制限される。一方、仮にNチャネル型の差動入力段320だけを用いた場合には、接地側の入力ダイナミックレンジが制限される。
これに対して、Pチャネル型の差動入力段310とNチャネル型の差動入力段320を並列に用いた構成(いわゆるRail-to-Rail構成)であれば、互いの入力ダイナミックレンジが補完されるので、接地電圧VSSから電源電圧VDDまで、フルレンジでの動作が可能となる。従って、例えば、基準電圧REFを引き上げることにより出力帰還制御の高精度化を図ることが可能となる。
gm平坦化部330は、差動入力回路300の入力ダイナミックレンジにおいて、エラーアンプ140のトランスコンダクタンスgmが変動しないように、電流源313及び323それぞれの電流量を調整する。
図18は、第11実施形態における差動入力信号INP及びINN(横軸)とトランスコンダクタンスgm(縦軸)との相関図である。
本図で示すように、差動入力段310の入力ダイナミックレンジをVSS~VHとし、差動入力段320の入力ダイナミックレンジをVL~VDDとすると、双方の共通アクティブ領域はVL~VHとなる(ただしVSS<VL<VH<VDD)。
このような共通アクティブ領域では、差動入力段310及び320がいずれも動作し、トランスコンダクタンスgmが2倍となるので、スイッチング電源100の位相設計が難しく、出力帰還ループが不安定になり易い。
そのため、Rail-to-Rail構成を採用する場合には、一般に、gm平坦化部330を用いてトランスコンダクタンスgmをフラットに維持する必要がある。ただし、gm平坦化部330は、その回路構成が複雑である。以下では、gm平坦化部330を必要としない新規な実施形態について提案する。
<第12実施形態>
図19は、スイッチング電源100の第12実施形態を示す図である。本実施形態は、先の第11実施形態(図17)をベースとしつつ、差動入力回路300に更なる改良が加えられている。そこで、本図でも、増幅回路400や出力回路500の描写を割愛し、差動入力回路300についての重点的な説明を行う。
図19は、スイッチング電源100の第12実施形態を示す図である。本実施形態は、先の第11実施形態(図17)をベースとしつつ、差動入力回路300に更なる改良が加えられている。そこで、本図でも、増幅回路400や出力回路500の描写を割愛し、差動入力回路300についての重点的な説明を行う。
本実施形態の差動入力回路300は、gm平坦化部340に代えて入力段切替部340を含む。また、この変更に伴い、差動入力段310の電流源313がPMOSFET314に置換されており、差動入力段320の電流源323がNMOSFET324に置換されている。
入力段切替部340は、PMOSFET341~343と、NMOSFET344~346と、電流源347と、インバータ348と、を含み、入力段切替信号PNSWに応じて差動入力段310及び320の一方に駆動電流を供給することにより、差動入力段310及び320を択一的に動作させる。
電流源347の第1端は、電源端に接続されている。電流源347の第2端は、PMOSFET341及び342それぞれのソースに接続されている。PMOSFET341のドレインは、NMOSFET344のドレインに接続されている。PMOSFET342のドレインは、NMOSFET345のドレインに接続されている。PMOSFET341のゲートは、インバータ348の出力端(=反転入力段切替信号PNSWBの印加端)に接続されている。PMOSFET342のゲートとインバータ348の入力端は、いずれも入力段切替信号PNSWの印加端に接続されている。
NMOSFET344~346それぞれのソースは、接地端に接続されている。NMOSFET324及び344それぞれのゲートは、いずれもNMOSFET344のドレインに接続されている。NMOSFET345及び346それぞれのゲートは、いずれもNMOSFET345のドレインに接続されている。NMOSFET346のドレインは、PMOSFET343のドレインに接続されている。PMOSFET343のソースは、電源端に接続されている。PMOSFET314及び343それぞれのゲートは、いずれもPMOSFET343のドレインに接続されている。
なお、上記構成要素のうち、PMOSFET341及び342は、入力段切替信号PNSW及びその論理反転信号(=反転入力段切替信号PNSWB)の入力を受け付ける差動対に相当する。
また、NMOSFET324及び344のペア、NMOSFET345及び346のペア、並びに、PMOSFET314及び343のペアは、それぞれ、カレントミラーを形成しており、上記の差動対(PMOSFET341及び342)から出力される2系統の電流を差動入力段310及び320それぞれの駆動電流として出力する。
PNSW=L(PNSWB=H)であるときには、PMOSFET341がオフして、PMOSFET342がオンする。従って、NMOSFET344には電流が流れないので、これとペアを組むNMOSFET324にも電流は流れない。すなわち、Nチャネル型の差動入力段320は、駆動電流が供給されないので停止状態となる。一方、NMOSFET345には電流が流れるので、これとペアを組むNMOSFET346にも電流が流れる。その結果、PMOSFET343に電流が流れ、これとペアを組むPMOSFET314にも電流が流れる。すなわち、Pチャネル型の差動入力段310は、駆動電流が供給されるので動作状態となる。
これに対して、PNSW=H(PNSWB=L)であるときには、PMOSFET341がオンして、PMOSFET342がオフする。従って、NMOSFET344には電流が流れるので、これとペアを組むNMOSFET324にも電流が流れる。すなわち、Nチャネル型の差動入力段320は、駆動電流が供給されるので動作状態となる。一方、NMOSFET345には電流が流れないので、これとペアを組むNMOSFET346にも電流が流れない。その結果、PMOSFET343に電流が流れず、これとペアを組むPMOSFET314にも電流が流れない。すなわち、Pチャネル型の差動入力段310は、駆動電流が供給されないので停止状態となる。
図20は、第12実施形態における差動入力信号INP及びINN(横軸)とトランスコンダクタンスgm(縦軸)との相関図である。
本図で示したように、差動入力信号INP及びINNが差動入力段310及び320双方の共通アクティブ領域(VL~VH)に設定された所定の閾値レベルVM(ただしVL<VM<VH)よりも低いときには、入力段切替信号PNSWがローレベルとされる。従って、入力段切替部340は、差動入力段310を動作させて差動入力段320を停止させるように、それぞれの駆動電流制御を行う。
一方、差動入力信号INP及びINNが閾値レベルVMよりも高いときには、入力段切替信号PNSWがハイレベルとされる。従って、入力段切替部340は、差動入力段320を動作させて差動入力段310を停止させるように、それぞれの駆動電流制御を行う。
このように、本実施形態の差動入力回路300であれば、Pチャネル型の差動入力段310とNチャネル型の差動入力段320にそれぞれ供給される駆動電流を、狭い不感帯で論理的に切り替えることにより、回路構成の複雑なgm平坦化部340を用いずにトランスコンダクタンスgmを平坦化して、エラーアンプ140の入力ダイナミックレンジを拡大することが可能となる。なお、上記の駆動電流制御については、ゲインを上げた差動対または論理切替で対応することが可能である。
エラーアンプ140の入力ダイナミックレンジを拡大することにより、出力電圧VOUT(例えばOUT=1.2V)を分圧することなくそのままエラーアンプ140で受けることができるようになる。従って、帰還電圧生成回路120が不要となるので、回路規模を縮小することができる。また、電圧帰還制御の精度を高めることも可能となる。
<第13実施形態>
図21は、スイッチング電源100の第13実施形態(=後出の第14実施形態(図22及び図23)と対比される第3比較例に相当)を示す図である。本実施形態のスイッチング電源100において、エラーアンプ140は、差動入力回路300と、増幅回路400と、差動出力回路500と、を含む。
図21は、スイッチング電源100の第13実施形態(=後出の第14実施形態(図22及び図23)と対比される第3比較例に相当)を示す図である。本実施形態のスイッチング電源100において、エラーアンプ140は、差動入力回路300と、増幅回路400と、差動出力回路500と、を含む。
差動入力回路300は、一対のNチャネル型トランジスタで帰還電圧FB及び基準電圧REFを受け付ける差動入力段350を含む。なお、差動入力段350は、主たる構成要素として、NMOSFET351及び352と電流源353を含む。
電流源353の第1端は、接地端(=接地電圧VSSの印加端)に接続されている。電流源353の第2端は、NMOSFET351及び352それぞれのソースに接続されている。NMOSFET351のゲートは、差動入力回路300の第1差動入力端(=エラーアンプ140の反転入力端(-))として、差動入力信号INP(=帰還電圧FB)の印加端に接続されている。NMOSFET352のゲートは、差動入力回路300の第2差動入力端(=エラーアンプ140の非反転入力端(+))として、差動入力信号INN(=基準電圧REF)の印加端に接続されている。
増幅回路400は、差動入力回路300の出力信号を増幅して出力する。
差動出力回路500は、増幅回路400の出力信号に基づいて差動出力信号OUTP及びOUTNを出力する。なお、差動出力回路500は、差動出力形式に限らず、シングル出力形式としても構わない。
ところで、スイッチング電源100は、軽負荷時などにスイッチング動作を中断して電流消費量の大きい回路を停止する機能(いわゆるスリープ機能)を備えている。例えば、エラーアンプ140では、イネーブル信号ENに応じて差動入力段350の駆動電流がオン/オフされる。より具体的に述べると、イネーブル信号ENが第1論理レベル(=スリープモードの論理レベル)とされたときには電流源353がオフされる。一方、イネーブル信号ENが第2論理レベル(=通常モードの論理レベル)とされたときには電流源353がオンされる。
なお、スリープモードへの移行については、帰還電圧FB(又は出力電圧VOUT)が所定の閾値電圧(例えばREF×1.03)よりも高いか否かを判定すればよい。また、通常モードへの復帰についても、帰還電圧FBが所定の閾値電圧(例えばREF×1.01)よりも低いか否かを判定すればよい。
上記のスリープ機能を備えたスイッチング電源100であれば、その低消費電流化を実現することができる。ただし、REF≒FBでの通常モード復帰時(=差動入力回路300の再起動時)には、電流源353で生成される駆動電流の立上りに伴い、NMOSFET351及び352それぞれのゲートに過渡的なキックバック電流が流れる。
ここで、NMOSFET351のゲートは、帰還電圧生成回路120(=第1信号源に相当)に接続されている。帰還電圧生成回路120は、抵抗121及び122から成る抵抗ラダーなので、そのインピーダンスが比較的高い。
一方、NMOSFET352のゲートは、基準電圧生成回路130(=第2信号源に相当)に接続されている。基準電圧生成回路130は、その出力段としてバッファ131を備えているので、帰還電圧生成回路120よりも低インピーダンスである。
そのため、差動入力回路300の再起動時にキックバック電流が流れると、NMOSFET351のゲート電圧(=帰還電圧FB)にシステム上無視できない変動(=キックバックノイズ)が生じてエラーアンプ140の動作開始点が本来のポイントから乖離してしまう。以下では、このような不具合を解消することのできる新規な実施形態を提案する。
<第14実施形態>
図22及び図23は、それぞれ、スイッチング電源100の第14実施形態を示す図である。本実施形態は、先出の第13実施形態(図21)をベースとしつつ、差動入力回路300に改良が加えられている。そこで、本図では、増幅回路400や出力回路500の描写を割愛し、差動入力回路300についての重点的な説明を行う。
図22及び図23は、それぞれ、スイッチング電源100の第14実施形態を示す図である。本実施形態は、先出の第13実施形態(図21)をベースとしつつ、差動入力回路300に改良が加えられている。そこで、本図では、増幅回路400や出力回路500の描写を割愛し、差動入力回路300についての重点的な説明を行う。
本実施形態の差動入力回路300は、先出の差動入力段350に加えて、信号経路切替部360を含む。
信号経路切替部360の共通端は、NMOSFET351のゲートに接続されている。信号経路切替部360の第1選択端は、帰還電圧生成回路120に接続されている。信号経路切替部360の第2選択端は、NMOSFET352のゲート(ないしはこれに接続される基準電圧生成回路130)に接続されている。信号経路切替部360の制御端は、イネーブル信号EN2の印加端に接続されている。
なお、差動入力段350の起動時(=差動入力段350の駆動電流が流れ始めた直後)には、図22で示したように、信号経路切替部360がNMOSFET351のゲートを帰還電圧生成回路120から切り離してNMOSFET352のゲートに短絡する第1切替状態となる。
このような経路切替制御により、差動入力回路300の再起動時において、NMOSFET351及び352それぞれのゲートに過渡的なキックバック電流が流れても、帰還電圧FBには何ら変動が生じなくなる。また、基準電圧REFについては、比較的低インピーダンスの基準電圧生成回路130(特にバッファ131)により、キックバック電流に伴う変動が吸収されるので、特段の問題は生じない。
一方、差動入力段350の起動後(=差動入力段350の駆動電流が安定状態に至った後)には、図23で示したように、信号経路切替部360がNMOSFET351のゲートをNMOSFET352のゲートから切り離して帰還電圧生成回路120に接続する第2切替状態となる。
このような経路切替制御により、過渡的なキックバック電流の影響を受けずに、エラーアンプ140の通常動作を再開することが可能となる。なお、第1切替状態(図22)から第2切替状態(図23)への遷移時には、帰還電圧FB及び基準電圧REFの双方に切替ノイズが発生する。しかしながら、この切替ノイズは、キックバックノイズに比べると僅かであるので、ノイズ対策が容易である。
以上のように、信号経路切替部360の導入により、通常モード復帰時における帰還電圧FBの変動を抑えることができるので、スリープモードから通常モードへの復帰をスムーズに行うことが可能となる。
図24は、これまでに説明してきたキックバックノイズの防止動作を具体的に示す図であり、上から順に、イネーブル信号EN及びEN2、帰還電圧FB、並びに、基準電圧REFが描写されている。
時刻t41以前には、イネーブル信号ENがローレベル(=スリープモードの論理レベル)とされている。従って、電流源353の駆動電流はオフされており、差動入力段350(延いてはエラーアンプ140)は停止されている。
また、このとき、イネーブル信号EN2は、ローレベル(=第1切替状態とするための論理レベル)とされている。従って、信号経路切替部360は、NMOSFET351のゲートを帰還電圧生成回路120から切り離してNMOSFET352のゲートに接続する第1切替状態(図22)となっている。
時刻t41において、イネーブル信号ENがハイレベル(=通常モードの論理レベル)に立ち上げられると、電流源353の駆動電流がオンされて差動入力段350(延いてはエラーアンプ140)の動作が再開される。
ただし、このとき、イネーブル信号EN2は、ローレベルのままとなる。従って、信号経路切替部360が第1切替状態(図22)に維持されるので、帰還電圧FBにキックバックノイズが生じることはない。
その後、時刻t41から所定の短絡時間Tscが経過すると、時刻t42において、イネーブル信号EN2がハイレベル(=第2切替状態とするための論理レベル)に立ち上げられる。従って、信号経路切替部360は、NMOSFET351のゲートをNMOSFET352のゲートから切り離して帰還電圧生成回路120に接続する第2切替状態(図23)となる。
すなわち、信号経路切替部360は、差動入力段350が起動してから短絡時間Tscが経過するまでNMOSFET351のゲートを帰還電圧生成回路120から切り離してNMOSFET352のゲートに短絡し、短絡時間Tscが経過した後にNMOSFET351のゲートをNMOSFET352のゲートから切り離して帰還電圧生成回路120に接続する。
このような経路切替制御により、過渡的なキックバック電流の影響を受けずに、エラーアンプ140の通常動作を再開することが可能となる。なお、時刻t42では、帰還電圧FB及び基準電圧REFの双方に微弱な切替ノイズを生じるが、先にも述べたように、そのノイズ対策は容易である。
なお、上記の短絡時間Tscは、差動入力段350の起動時におけるキックバック発生時間(=キックバックノイズが生じ始めてから収束するまでの所要時間)よりも長く設定しておけばよい。
その後、時刻t43において、イネーブル信号ENがローレベルに立ち下げられると、電流源353の駆動電流がオフされて差動入力段350(延いてはエラーアンプ140)の動作が停止される。また、このとき、イネーブル信号EN2もローレベルに立ち下げられる。従って、信号経路切替部360は、第1切替状態(図22)に切り替わる。
このように、信号経路切替部360は、差動入力段250の停止時(時刻t41以前、及び、時刻t43以降)には、NMOSFET351のゲートを帰還電圧生成回路120から切り離してNMOSFET352のゲートに予め短絡しておくとよい。
なお、本実施形態で新規に導入されている信号経路切替部360は、エラーアンプ140に限らず、その他のアンプやコンパレータなどにも適用することが可能である。
<第15実施形態>
図25は、スイッチング電源100の第15実施形態を示す図である。本実施形態は、先の第14実施形態(図22及び図23)をベースとしつつ、信号経路切替部360の一変形例として、信号経路切替部370が設けられている。そこで、本図でも、増幅回路400や出力回路500の描写を割愛し、差動入力回路300について重点的に説明する。
図25は、スイッチング電源100の第15実施形態を示す図である。本実施形態は、先の第14実施形態(図22及び図23)をベースとしつつ、信号経路切替部360の一変形例として、信号経路切替部370が設けられている。そこで、本図でも、増幅回路400や出力回路500の描写を割愛し、差動入力回路300について重点的に説明する。
信号経路切替部370は、スイッチ371~373とインバータ374を含む。スイッチ371及び373それぞれの第1端は、帰還電圧生成回路120に接続されている。スイッチ371の第2端は、NMOSFET351のゲートに接続されている。スイッチ372の第1端とスイッチ373の第2端は、基準電圧生成回路130に接続されている。スイッチ372の第2端は、NMOSFET352のゲートに接続されている。スイッチ371及び372それぞれの制御端は、インバータ374の出力端(=反転イネーブル信号EN2Bの印加端)に接続されている。スイッチ373の制御端とインバータ374の入力端は、イネーブル信号EN2の印加端に接続されている。
例えば、イネーブル信号EN2がローレベルであるときには、スイッチ371及び372がオフしてスイッチ373がオンする。すなわち、NMOSFET351及び352双方のゲートがショートされるとともに、帰還電圧生成回路120と基準電圧生成回路130の出力ショートが行われる。
一方、イネーブル信号EN2がハイレベルであるときには、スイッチ371及び372がオンしてスイッチ373がオフする。すなわち、NMOSFET351及び352それぞれのゲートが帰還電圧生成回路120及び基準電圧生成回路130に接続されるとともに、帰還電圧生成回路120と基準電圧生成回路130の出力ショートが解除される。
本実施形態の信号経路切替部370を導入することにより、先に説明した第14実施形態(図22及び図23)と同じく、過渡的なキックバック電流の影響を受けずに、エラーアンプ140の通常動作を再開することが可能となる。
<実施形態の組み合わせ>
なお、これまでに説明してきた種々の実施形態は、矛盾のない限り、任意に組み合わせることが可能である。
なお、これまでに説明してきた種々の実施形態は、矛盾のない限り、任意に組み合わせることが可能である。
<アプリケーション>
また、これまでに説明してきたスイッチング電源100は、様々なアプリケーションの電源手段として利用することができる。なお、アプリケーションの一例としては、図26のテレビX、図27のパソコンY、及び、図28のスマートフォンZを挙げることができる。もちろん、ここに挙げた以外のアプリケーションにもスイッチング電源100を適用し得ることは言うまでもない。
また、これまでに説明してきたスイッチング電源100は、様々なアプリケーションの電源手段として利用することができる。なお、アプリケーションの一例としては、図26のテレビX、図27のパソコンY、及び、図28のスマートフォンZを挙げることができる。もちろん、ここに挙げた以外のアプリケーションにもスイッチング電源100を適用し得ることは言うまでもない。
<総括>
以下では、本明細書中に開示されている種々の実施形態について総括的に述べる。
以下では、本明細書中に開示されている種々の実施形態について総括的に述べる。
本明細書中に開示されているスイッチング電源は、上側スイッチと下側スイッチをオン/オフすることによりインダクタ電流を駆動して入力電圧から出力電圧を生成するスイッチング出力回路と、前記下側スイッチのオン期間に前記下側スイッチに流れる前記インダクタ電流を検出して下側電流帰還情報を取得する下側電流検出部と、前記出力電圧またはこれに応じた帰還電圧とそのターゲットとなる基準電圧とを比較した誤差情報を含む電圧帰還情報を出力するエラーアンプと、前記電圧帰還情報に前記下側電流帰還情報を合成して合成帰還情報を生成する情報合成部と、前記合成帰還情報を前記下側スイッチのオン期間にサンプリングする情報保持部とを有する構成(第1の構成)とされている。
なお、上記第1の構成から成るスイッチング電源は、前記上側スイッチの少なくともオン期間に上昇或いは下降するランプ信号を生成するランプ信号生成回路と、前記上側スイッチのオン期間に前記ランプ信号と前記情報保持部から出力される保持信号とを比較して前記上側スイッチのオフタイミングを決定するPWMコンパレータと、をさらに有する構成(第2の構成)にするとよい。
また、上記第2の構成から成るスイッチング電源において、前記情報保持部は、前記合成帰還情報の差動入力を受け付ける一対のサンプル/ホールド回路を含み、前記ランプ信号生成回路は、一方または両方のサンプル/ホールド回路のキャパシタに定電流を流し込むまたは流し出す電流源を含み、前記保持信号と前記ランプ信号の加算あるいは減算を行った信号を前記PWMコンパレータにおいて比較する構成(第3の構成)にするとよい。
また、上記第3の構成から成るスイッチング電源において、前記ランプ信号の傾きは、前記入力電圧に依存して変動する一方、前記出力電圧には依存しない構成(第4の構成)にするとよい。
また、上記第3の構成から成るスイッチング電源において、前記エラーアンプの電流能力は、前記電流源の電流能力よりも大きい構成(第5の構成)にするとよい。
また、上記第1~第5いずれかの構成から成るスイッチング電源は、クロック信号を用いて前記上側スイッチのオンタイミングを生成するとともに、前記オンタイミングの前に前記上側スイッチのオフタイミングを持つ構成(第6の構成)にするとよい。
また、上記第6の構成から成るスイッチング電源は、前記出力電圧が前記基準電圧よりも低いときには前記上側スイッチのオフタイミングを無視して前記上側スイッチのオン期間を拡張する機能を備えている構成(第7の構成)にするとよい。
また、上記第7の構成から成るスイッチング電源は、前記上側スイッチのオン期間中に前記上側スイッチに流れる前記インダクタ電流を検出して上側電流帰還情報を取得する上側電流検出部をさらに有し、前記情報合成部は、前記電圧帰還情報に前記上側電流帰還情報を合成して合成帰還情報を生成し、前記情報保持部は、前記上側スイッチのオフタイミングを無視して前記上側スイッチのオン期間を拡張する際に前記合成帰還情報をサンプリングする構成(第8の構成)にするとよい。
また、上記第8の構成から成るスイッチング電源において、前記上側電流検出部は、前記情報合成部の抵抗に前記上側電流帰還情報に応じた可変電流を流し込む電流源を含む構成(第9の構成)にするとよい。
また、上記第1~第9いずれかの構成から成るスイッチング電源は、積分要素を持たない前記エラーアンプの入力誤差を検出して前記エラーアンプの入力信号または出力信号を補正する誤差補正部をさらに有する構成(第10の構成)にするとよい。
また、上記第10の構成から成るスイッチング電源において、前記誤差補正部は、前記エラーアンプの入力誤差を検出するコンパレータと、前記コンパレータの検出結果に応じて前記エラーアンプの入力信号または出力信号を補正するデジタル較正部と、を含む構成(第11の構成)にするとよい。
或いは、上記第10の構成から成るスイッチング電源において、前記誤差補正部は、前記エラーアンプに対して並列に前記エラーアンプよりも低速の誤差補正アンプを含む構成(第12の構成)にしてもよい。
また、本明細書中に開示されている半導体集積回路装置は、入力電圧から出力電圧を生成するスイッチング電源の制御主体であり、前記出力電圧の帰還入力を受け付けるための帰還端子と、前記帰還端子の端子電圧に応じた帰還電圧を生成する帰還電圧生成回路と、前記帰還電圧と所定の基準電圧とが一致するように前記スイッチング電源のデューティ制御を行う出力帰還制御部と、前記帰還端子がオープンしたときに前記スイッチング電源のオンデューティが引き下げられるように前記帰還端子の端子電圧を変化させるオープン保護部と、を集積化して成る構成(第13の構成)とされている。
上記第13の構成から成る半導体集積回路装置において、前記オープン保護部は、前記帰還端子がオープンしたときに前記帰還電圧が前記基準電圧よりも高くなるように前記帰還端子の端子電圧を引き上げ、前記出力帰還制御部は、前記帰還電圧が前記基準電圧よりも高いときに前記スイッチング電源のオンデューティをゼロ値またはこれに準ずる値に設定する構成(第14の構成)にするとよい。
また、上記した第14の構成から成る半導体集積回路装置において、前記オープン保護部は、前記帰還端子にプルアップ電流を流す電流源又は抵抗である構成(第15の構成)にするとよい。
また、上記した第15の構成から成る半導体集積回路装置において、前記帰還電圧生成回路は、前記帰還端子と前記帰還電圧の出力端との間に接続された第1抵抗と、前記帰還電圧の出力端と基準電位端との間に接続された第2抵抗と、を含む構成(第16の構成)にするとよい。
また、上記第16の構成から成る半導体集積回路装置において、前記帰還端子がオープンしているときに前記オープン保護部から前記帰還電圧生成回路に流れ込む前記プルアップ電流の電流値と前記第2抵抗の抵抗値との積は、前記基準電圧よりも高い構成(第17の構成)にするとよい。
また、上記第16または第17の構成から成る半導体集積回路装置において、前記帰還端子がオープンしていないときに前記オープン保護部から前記帰還電圧生成回路に流れ込む前記プルアップ電流の電流値と前記第2抵抗の抵抗値との積は、前記基準電圧と比べて無視できるほど低い構成(第18の構成)にするとよい。
また、上記した第16~第18いずれかの構成から成る半導体集積回路装置において、前記帰還電圧生成回路は、前記第2抵抗と並列に接続されたキャパシタをさらに含む構成(第19の構成)にするとよい。
上記第19の構成から成る半導体集積回路装置において、前記オープン保護部は、前記プルアップ電流を間欠的に生成する構成(第20の構成)にするとよい。
また、本明細書中に開示されている別の半導体集積回路装置は、入力電圧から出力電圧を生成するスイッチング電源の制御主体であり、前記出力電圧の帰還入力を受け付けるための帰還端子と、前記帰還端子の端子電圧と所定の基準電圧とが一致するように前記スイッチング電源のデューティ制御を行う出力帰還制御部と、前記帰還端子がオープンしたときに前記スイッチング電源のオンデューティが引き下げられるように前記帰還端子の端子電圧を変化させるオープン保護部を集積化して成る構成(第21の構成)とされている。
また、本明細書中に開示されているスイッチング電源は、第13~第21いずれかの構成から成る半導体集積回路装置を制御主体とする構成(第22の構成)とされている。
また、本明細書中に開示されている差動入力回路は、一対のPチャネル型トランジスタで差動入力信号を受け付ける第1差動入力段と、一対のNチャネル型トランジスタで前記差動入力信号を受け付ける第2差動入力段と、前記第1差動入力段及び前記第2差動入力段を択一的に動作させる入力段切替部と、を有する構成(第23の構成)とされている。
なお、上記第23の構成から成る差動入力回路において、前記入力段切替部は、前記差動入力信号が前記第1差動入力段及び前記第2差動入力段双方の共通アクティブ領域に設定された所定の閾値レベルよりも低いときに前記第1差動入力段を動作させて前記第2差動入力段を停止させ、前記差動入力信号が前記閾値レベルより高いときに前記第2差動入力段を動作させて前記第1差動入力段を停止させる構成(第24の構成)にするとよい。
また、上記第24の構成から成る差動入力回路において、前記入力段切替部は、入力段切替信号に応じて前記第1差動入力段及び前記第2差動入力段の一方に駆動電流を供給する構成(第25の構成)にするとよい。
また、上記第25の構成から成る差動入力回路において、前記入力段切替部は、前記入力段切替信号及びその論理反転信号の入力を受け付ける差動対と、前記差動対に電流を供給する電流源と、を含み、前記差動対から出力される2系統の電流を前記第1差動入力段及び前記第2差動入力段それぞれの駆動電流として出力する構成(第26の構成)にするとよい。
また、本明細書中に開示されている別の差動入力回路は、第1信号源から第1差動入力信号を受け付けるための第1差動入力端、及び、前記第1信号源よりも低インピーダンスの第2信号源から第2差動入力信号を受け付けるための第2差動入力端を備えた差動入力段と、前記差動入力段の起動時には前記第1差動入力端を前記第1信号源から切り離して前記第2差動入力端に短絡し、前記差動入力段の起動後には前記第1差動入力端を前記第2差動入力端から切り離して前記第1信号源に接続する信号経路切替部と、を有する構成(第27の構成)とされている。
なお、上記第27の構成から成る差動入力回路において、前記信号経路切替部は、前記差動入力段が起動してから所定の短絡時間が経過するまで前記第1差動入力端を前記第1信号源から切り離して前記第2差動入力端に短絡し、前記短絡時間が経過した後に前記第1差動入力端を前記第2差動入力端から切り離して前記第1信号源に接続する構成(第28の構成)にするとよい。
上記第28の構成から成る差動入力回路において、前記短絡時間は、前記差動入力段の起動時におけるキックバック発生時間よりも長い構成(第29の構成)にするとよい。
また、上記第27~第29いずれかの構成から成る差動入力回路において、前記信号経路切替部は、前記差動入力段の停止時には前記第1差動入力端を前記第1信号源から切り離して前記第2差動入力端に短絡する構成(第30の構成)にするとよい。
また、本明細書中に開示されているエラーアンプは、その入力段として上記第23~第30いずれかの構成から成る差動入力回路を有する構成(第31の構成)とされている。
また、本明細書中に開示されているスイッチング電源は、入力電圧から出力電圧を生成するスイッチング出力回路と、上記第31の構成から成り前記出力電圧またはこれに応じた帰還電圧と所定の基準電圧との差分に応じた誤差信号を生成するエラーアンプと、前記誤差信号とランプ信号を比較してデューティ制御を行うPWMコンパレータと、を有する構成(第32の構成)とされている。
<その他の変形例>
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
本明細書中に開示されているスイッチング電源は、様々なアプリケーション(例えば、テレビ、パソコン、スマートフォン)の電源手段として利用することが可能である。
100 スイッチング電源
110 スイッチング出力回路
111 出力トランジスタ(PMOSFET)
112 同期整流トランジスタ(NMOSFET)
113 インダクタ
114 キャパシタ
120 帰還電圧生成回路
121、122 抵抗
123 キャパシタ
130 基準電圧生成回路
140 エラーアンプ
150 ランプ信号生成回路
151 電流源
160 オシレータ
170 PWMコンパレータ
180 制御回路
190 スイッチ駆動回路
191、192 ドライバ
200 半導体集積回路装置(電源制御IC)
210 下側電流検出部
211 スイッチ
212 抵抗
220 情報合成部
221、222 抵抗
230 情報保持部
231、232 サンプル/ホールド回路
240 誤差補正部
241 コンパレータ
242 デジタル較正部
243 誤差補正アンプ
244 キャパシタ
245 抵抗
246 デジタル較正部
247 誤差補正アンプ
250 上側電流検出部
251 電流源
300 差動入力回路
310 差動入力段(Pチャネル型)
311、312、314 PMOSFET
313 電流源
320 差動入力段(Nチャネル型)
321、322、324 NMOSFET
323 電流源
330 gm平坦化部
340 入力段切替部
341、342、343 PMOSFET
344、345、346 NMOSFET
347 電流源
348 インバータ
350 差動入力段
351、352 NMOSFET
353 電流源
360、370 信号経路切替部
371、372、373 スイッチ
374 インバータ
400 増幅回路
500 差動出力回路
600 オープン保護部
C1、C2 キャパシタ
SW1、SW2 スイッチ
T1、T2、T3、T4 外部端子
X テレビ
Y パソコン
Z スマートフォン
110 スイッチング出力回路
111 出力トランジスタ(PMOSFET)
112 同期整流トランジスタ(NMOSFET)
113 インダクタ
114 キャパシタ
120 帰還電圧生成回路
121、122 抵抗
123 キャパシタ
130 基準電圧生成回路
140 エラーアンプ
150 ランプ信号生成回路
151 電流源
160 オシレータ
170 PWMコンパレータ
180 制御回路
190 スイッチ駆動回路
191、192 ドライバ
200 半導体集積回路装置(電源制御IC)
210 下側電流検出部
211 スイッチ
212 抵抗
220 情報合成部
221、222 抵抗
230 情報保持部
231、232 サンプル/ホールド回路
240 誤差補正部
241 コンパレータ
242 デジタル較正部
243 誤差補正アンプ
244 キャパシタ
245 抵抗
246 デジタル較正部
247 誤差補正アンプ
250 上側電流検出部
251 電流源
300 差動入力回路
310 差動入力段(Pチャネル型)
311、312、314 PMOSFET
313 電流源
320 差動入力段(Nチャネル型)
321、322、324 NMOSFET
323 電流源
330 gm平坦化部
340 入力段切替部
341、342、343 PMOSFET
344、345、346 NMOSFET
347 電流源
348 インバータ
350 差動入力段
351、352 NMOSFET
353 電流源
360、370 信号経路切替部
371、372、373 スイッチ
374 インバータ
400 増幅回路
500 差動出力回路
600 オープン保護部
C1、C2 キャパシタ
SW1、SW2 スイッチ
T1、T2、T3、T4 外部端子
X テレビ
Y パソコン
Z スマートフォン
Claims (32)
- 上側スイッチと下側スイッチをオン/オフすることによりインダクタ電流を駆動して入力電圧から出力電圧を生成するスイッチング出力回路と、
前記下側スイッチのオン期間に前記下側スイッチに流れる前記インダクタ電流を検出して下側電流帰還情報を取得する下側電流検出部と、
前記出力電圧またはこれに応じた帰還電圧とそのターゲットとなる基準電圧とを比較した誤差情報を含む電圧帰還情報を出力するエラーアンプと、
前記電圧帰還情報に前記下側電流帰還情報を合成して合成帰還情報を生成する情報合成部と、
前記合成帰還情報を前記下側スイッチのオン期間にサンプリングする情報保持部と、
を有することを特徴とするスイッチング電源。 - 前記上側スイッチの少なくともオン期間に上昇或いは下降するランプ信号を生成するランプ信号生成回路と、
前記上側スイッチのオン期間に前記ランプ信号と前記情報保持部から出力される保持信号とを比較して前記上側スイッチのオフタイミングを決定するPWMコンパレータと、
をさらに有することを特徴とする請求項1に記載のスイッチング電源。 - 前記情報保持部は、前記合成帰還情報の差動入力を受け付ける一対のサンプル/ホールド回路を含み、
前記ランプ信号生成回路は、一方または両方のサンプル/ホールド回路のキャパシタに定電流を流し込むまたは流し出す電流源を含み、
前記保持信号と前記ランプ信号の加算あるいは減算を行った信号を前記PWMコンパレータにおいて比較することを特徴とする請求項2に記載のスイッチング電源。 - 前記ランプ信号の傾きは、前記入力電圧に依存して変動する一方、前記出力電圧には依存しないことを特徴とする請求項3に記載のスイッチング電源。
- 前記エラーアンプの電流能力は、前記電流源の電流能力よりも大きいことを特徴とする請求項3に記載のスイッチング電源。
- クロック信号を用いて前記上側スイッチのオンタイミングを生成するとともに、前記オンタイミングの前に前記上側スイッチのオフタイミングを持つことを特徴とする請求項1~請求項5のいずれか一項に記載のスイッチング電源。
- 前記出力電圧が前記基準電圧よりも低いときには前記上側スイッチのオフタイミングを無視して前記上側スイッチのオン期間を拡張する機能を備えていることを特徴とする請求項6に記載のスイッチング電源。
- 前記上側スイッチのオン期間中に前記上側スイッチに流れる前記インダクタ電流を検出して上側電流帰還情報を取得する上側電流検出部をさらに有し、
前記情報合成部は、前記電圧帰還情報に前記上側電流帰還情報を合成して合成帰還情報を生成し、
前記情報保持部は、前記上側スイッチのオフタイミングを無視して前記上側スイッチのオン期間を拡張する際に前記合成帰還情報をサンプリングする、
ことを特徴とする請求項7に記載するスイッチング電源。 - 前記上側電流検出部は、前記情報合成部の抵抗に前記上側電流帰還情報に応じた可変電流を流し込む電流源を含むことを特徴とする請求項8に記載のスイッチング電源。
- 積分要素を持たない前記エラーアンプの入力誤差を検出して前記エラーアンプの入力信号または出力信号を補正する誤差補正部をさらに有することを特徴とする請求項1~請求項9のいずれか一項に記載のスイッチング電源。
- 前記誤差補正部は、前記エラーアンプの入力誤差を検出するコンパレータと、前記コンパレータの検出結果に応じて前記エラーアンプの入力信号または出力信号を補正するデジタル較正部と、を含むことを特徴とする請求項10に記載のスイッチング電源。
- 前記誤差補正部は、前記エラーアンプに対して並列に前記エラーアンプよりも低速の誤差補正アンプを含むことを特徴とする請求項10に記載のスイッチング電源。
- 入力電圧から出力電圧を生成するスイッチング電源の制御主体であって、
前記出力電圧の帰還入力を受け付けるための帰還端子と、
前記帰還端子の端子電圧に応じた帰還電圧を生成する帰還電圧生成回路と、
前記帰還電圧と所定の基準電圧とが一致するように前記スイッチング電源のデューティ制御を行う出力帰還制御部と、
前記帰還端子がオープンしたときに前記スイッチング電源のオンデューティが引き下げられるように前記帰還端子の端子電圧を変化させるオープン保護部と、
を集積化して成ることを特徴とする半導体集積回路装置。 - 前記オープン保護部は、前記帰還端子がオープンしたときに前記帰還電圧が前記基準電圧よりも高くなるように前記帰還端子の端子電圧を引き上げ、
前記出力帰還制御部は、前記帰還電圧が前記基準電圧よりも高いときに前記スイッチング電源のオンデューティをゼロ値またはこれに準ずる値に設定する、
ことを特徴とする請求項13に記載の半導体集積回路装置。 - 前記オープン保護部は、前記帰還端子にプルアップ電流を流す電流源または抵抗であることを特徴とする請求項14に記載の半導体集積回路装置。
- 前記帰還電圧生成回路は、前記帰還端子と前記帰還電圧の出力端との間に接続された第1抵抗と、前記帰還電圧の出力端と基準電位端との間に接続された第2抵抗と、を含むことを特徴とする請求項15に記載の半導体集積回路装置。
- 前記帰還端子がオープンしているときに前記オープン保護部から前記帰還電圧生成回路に流れ込む前記プルアップ電流の電流値と前記第2抵抗の抵抗値との積は、前記基準電圧よりも高いことを特徴とする請求項16に記載の半導体集積回路装置。
- 前記帰還端子がオープンしていないときに前記オープン保護部から前記帰還電圧生成回路に流れ込む前記プルアップ電流の電流値と前記第2抵抗の抵抗値との積は、前記基準電圧と比べて無視できるほど低いことを特徴とする請求項16または請求項17に記載の半導体集積回路装置。
- 前記帰還電圧生成回路は、前記第2抵抗と並列に接続されたキャパシタをさらに含むことを特徴とする請求項16~請求項18のいずれか一項に記載の半導体集積回路装置。
- 前記オープン保護部は、前記プルアップ電流を間欠的に生成することを特徴とする請求項19に記載の半導体集積回路装置。
- 入力電圧から出力電圧を生成するスイッチング電源の制御主体であって、
前記出力電圧の帰還入力を受け付けるための帰還端子と、
前記帰還端子の端子電圧と所定の基準電圧とが一致するように前記スイッチング電源のデューティ制御を行う出力帰還制御部と、
前記帰還端子がオープンしたときに前記スイッチング電源のオンデューティが引き下げられるように前記帰還端子の端子電圧を変化させるオープン保護部と、
を集積化して成ることを特徴とする半導体集積回路装置。 - 請求項13~請求項21のいずれか一項に記載の半導体集積回路装置を制御主体とすることを特徴とするスイッチング電源。
- 一対のPチャネル型トランジスタで差動入力信号を受け付ける第1差動入力段と、
一対のNチャネル型トランジスタで前記差動入力信号を受け付ける第2差動入力段と、
前記第1差動入力段及び前記第2差動入力段を択一的に動作させる入力段切替部と、
を有することを特徴とする差動入力回路。 - 前記入力段切替部は、前記差動入力信号が前記第1差動入力段及び前記第2差動入力段双方の共通アクティブ領域に設定された所定の閾値レベルよりも低いときに前記第1差動入力段を動作させて前記第2差動入力段を停止させ、前記差動入力信号が前記閾値レベルよりも高いときに前記第2差動入力段を動作させて前記第1差動入力段を停止させることを特徴とする請求項23に記載の差動入力回路。
- 前記入力段切替部は、入力段切替信号に応じて前記第1差動入力段及び前記第2差動入力段の一方に駆動電流を供給することを特徴とする請求項24に記載の差動入力回路。
- 前記入力段切替部は、前記入力段切替信号及びその論理反転信号の入力を受け付ける差動対と、前記差動対に電流を供給する電流源と、を含み、前記差動対から出力される2系統の電流を前記第1差動入力段及び前記第2差動入力段それぞれの駆動電流として出力することを特徴とする請求項25に記載の差動入力回路。
- 第1信号源から第1差動入力信号を受け付けるための第1差動入力端、及び、前記第1信号源よりも低インピーダンスの第2信号源から第2差動入力信号を受け付けるための第2差動入力端を備えた差動入力段と、
前記差動入力段の起動時には前記第1差動入力端を前記第1信号源から切り離して前記第2差動入力端に短絡し、前記差動入力段の起動後には前記第1差動入力端を前記第2差動入力端から切り離して前記第1信号源に接続する信号経路切替部と、
を有することを特徴とする差動入力回路。 - 前記信号経路切替部は、前記差動入力段が起動してから所定の短絡時間が経過するまで前記第1差動入力端を前記第1信号源から切り離して前記第2差動入力端に短絡し、前記短絡時間が経過した後に前記第1差動入力端を前記第2差動入力端から切り離して前記第1信号源に接続することを特徴とする請求項27に記載の差動入力回路。
- 前記短絡時間は、前記差動入力段の起動時におけるキックバック発生時間よりも長いことを特徴とする請求項28に記載の差動入力回路。
- 前記信号経路切替部は、前記差動入力段の停止時には前記第1差動入力端を前記第1信号源から切り離して前記第2差動入力端に短絡することを特徴とする請求項27~請求項29のいずれか一項に記載の差動入力回路。
- その入力段として、請求項23~請求項30のいずれか一項に記載の差動入力回路を有することを特徴とするエラーアンプ。
- 入力電圧から出力電圧を生成するスイッチング出力回路と、
前記出力電圧またはこれに応じた帰還電圧と所定の基準電圧との差分に応じた誤差信号を生成する請求項31に記載のエラーアンプと、
前記誤差信号とランプ信号を比較してデューティ制御を行うPWMコンパレータと、
を有することを特徴とするスイッチング電源。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/056,314 US11405008B2 (en) | 2018-06-22 | 2018-12-18 | Switching power supply, semiconductor integrated circuit device, and differential input circuit |
JP2020525227A JP7058326B2 (ja) | 2018-06-22 | 2018-12-18 | スイッチング電源、半導体集積回路装置、差動入力回路 |
DE112018007757.8T DE112018007757T5 (de) | 2018-06-22 | 2018-12-18 | Schaltnetzteil, integrierte halbleiterschaltungseinrichtung und differentialeingangsschaltung |
JP2022064998A JP7307229B2 (ja) | 2018-06-22 | 2022-04-11 | スイッチング電源、半導体集積回路装置 |
US17/725,860 US11664775B2 (en) | 2018-06-22 | 2022-04-21 | Switching power supply, semiconductor integrated circuit device, and differential input circuit |
US18/305,590 US12047045B2 (en) | 2018-06-22 | 2023-04-24 | Switching power supply, semiconductor integrated circuit device, and differential input circuit |
JP2023106832A JP7521076B2 (ja) | 2018-06-22 | 2023-06-29 | 差動入力回路、エラーアンプ、スイッチング電源 |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018118506 | 2018-06-22 | ||
JP2018-118506 | 2018-06-22 | ||
JP2018-120560 | 2018-06-26 | ||
JP2018120560 | 2018-06-26 | ||
JP2018-120564 | 2018-06-26 | ||
JP2018120564 | 2018-06-26 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US17/056,314 A-371-Of-International US11405008B2 (en) | 2018-06-22 | 2018-12-18 | Switching power supply, semiconductor integrated circuit device, and differential input circuit |
US17/725,860 Continuation US11664775B2 (en) | 2018-06-22 | 2022-04-21 | Switching power supply, semiconductor integrated circuit device, and differential input circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2019244374A1 true WO2019244374A1 (ja) | 2019-12-26 |
Family
ID=68983709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2018/046497 WO2019244374A1 (ja) | 2018-06-22 | 2018-12-18 | スイッチング電源、半導体集積回路装置、差動入力回路 |
Country Status (4)
Country | Link |
---|---|
US (3) | US11405008B2 (ja) |
JP (3) | JP7058326B2 (ja) |
DE (1) | DE112018007757T5 (ja) |
WO (1) | WO2019244374A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021175318A (ja) * | 2020-04-28 | 2021-11-01 | 日立Astemo株式会社 | 電源回路及び電子制御装置 |
CN113759270A (zh) * | 2021-09-07 | 2021-12-07 | 上海集成电路研发中心有限公司 | 电源检测电路及集成电路芯片 |
JP7518896B2 (ja) | 2020-03-17 | 2024-07-18 | ローム株式会社 | 出力帰還制御回路、スイッチング電源 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112018007757T5 (de) | 2018-06-22 | 2021-03-11 | Rohm Co., Ltd. | Schaltnetzteil, integrierte halbleiterschaltungseinrichtung und differentialeingangsschaltung |
US10784917B2 (en) * | 2018-11-27 | 2020-09-22 | Texas Instruments Incorporated | PSI5 base current sampling in synchronous mode |
CN114830517A (zh) * | 2019-12-17 | 2022-07-29 | 罗姆股份有限公司 | 输出反馈控制电路 |
US20230353106A1 (en) * | 2022-04-29 | 2023-11-02 | Dialog Semiconductor (Uk) Limited | Broadband Amplifier with DC Gain Error Correction |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005287131A (ja) * | 2004-03-29 | 2005-10-13 | Densei Lambda Kk | 電流帰還モジュール |
JP2008043086A (ja) * | 2006-08-08 | 2008-02-21 | Toshiba Corp | 電源装置及びその制御方法 |
JP2016092957A (ja) * | 2014-11-04 | 2016-05-23 | ローム株式会社 | スイッチング電源装置 |
JP2017034839A (ja) * | 2015-07-31 | 2017-02-09 | ローム株式会社 | 電源回路 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5954306A (ja) | 1982-09-22 | 1984-03-29 | Nippon Denso Co Ltd | 差動増幅器 |
US6587670B1 (en) * | 1998-12-22 | 2003-07-01 | Harris Corporation | Dual mode class D amplifiers |
US6300826B1 (en) * | 2000-05-05 | 2001-10-09 | Ericsson Telefon Ab L M | Apparatus and method for efficiently amplifying wideband envelope signals |
JP3863355B2 (ja) | 2000-07-31 | 2006-12-27 | 富士通株式会社 | オペアンプ回路のバイアス電流制御方法、オペアンプ回路及び半導体装置 |
US6605993B2 (en) | 2000-05-16 | 2003-08-12 | Fujitsu Limited | Operational amplifier circuit |
US6566961B2 (en) * | 2001-03-30 | 2003-05-20 | Institute Of Microelectronics | Wide-band single-ended to differential converter in CMOS technology |
US6566951B1 (en) * | 2001-10-25 | 2003-05-20 | Lsi Logic Corporation | Low voltage variable gain amplifier having constant common mode DC output |
US6963244B1 (en) * | 2003-12-12 | 2005-11-08 | Analog Devices, Inc. | Common mode linearized input stage and amplifier topology |
US7514911B2 (en) | 2004-05-13 | 2009-04-07 | Marvell World Trade Ltd. | Voltage regulator feedback protection method and apparatus |
JP2008311904A (ja) | 2007-06-14 | 2008-12-25 | Panasonic Corp | 演算増幅回路 |
JP2011004309A (ja) | 2009-06-22 | 2011-01-06 | Renesas Electronics Corp | 差動信号受信回路および表示装置 |
JP2011072102A (ja) | 2009-09-25 | 2011-04-07 | Rohm Co Ltd | スイッチングレギュレータ |
JP2011199973A (ja) | 2010-03-18 | 2011-10-06 | Panasonic Corp | スイッチングレギュレータ |
US8374012B2 (en) * | 2010-06-10 | 2013-02-12 | Carefusion 303, Inc. | Phase-controlled uninterruptible power supply |
JP6217115B2 (ja) | 2013-04-04 | 2017-10-25 | 富士電機株式会社 | 演算増幅回路 |
US9312825B2 (en) | 2014-05-09 | 2016-04-12 | Analog Devices Global | Amplifier input stage and amplifier |
CN110048678B (zh) * | 2014-08-29 | 2024-09-27 | 意法半导体研发(深圳)有限公司 | 用于音频放大器的高级电流限制功能 |
US10076963B2 (en) | 2014-09-24 | 2018-09-18 | Rohm Co., Ltd. | Current mode control type switching power supply device |
JP6307398B2 (ja) | 2014-09-24 | 2018-04-04 | ローム株式会社 | 電流モード制御型スイッチング電源装置 |
JP2016181071A (ja) | 2015-03-24 | 2016-10-13 | 日立オートモティブシステムズ株式会社 | 電源装置 |
US9812962B2 (en) * | 2015-09-30 | 2017-11-07 | Intersil Americas LLC | Method and system for increasing efficiency and controlling slew rate in DC-DC converters |
JP6791722B2 (ja) | 2015-11-30 | 2020-11-25 | ローム株式会社 | 電源レギュレータ |
US10203708B2 (en) | 2015-11-30 | 2019-02-12 | Rohm Co., Ltd. | Power regulator to control output voltage using feedback |
JP6603810B2 (ja) | 2016-08-10 | 2019-11-06 | ローム株式会社 | スイッチングレギュレータ及び集積回路パッケージ |
DE112018007757T5 (de) | 2018-06-22 | 2021-03-11 | Rohm Co., Ltd. | Schaltnetzteil, integrierte halbleiterschaltungseinrichtung und differentialeingangsschaltung |
-
2018
- 2018-12-18 DE DE112018007757.8T patent/DE112018007757T5/de active Pending
- 2018-12-18 JP JP2020525227A patent/JP7058326B2/ja active Active
- 2018-12-18 US US17/056,314 patent/US11405008B2/en active Active
- 2018-12-18 WO PCT/JP2018/046497 patent/WO2019244374A1/ja active Application Filing
-
2022
- 2022-04-11 JP JP2022064998A patent/JP7307229B2/ja active Active
- 2022-04-21 US US17/725,860 patent/US11664775B2/en active Active
-
2023
- 2023-04-24 US US18/305,590 patent/US12047045B2/en active Active
- 2023-06-29 JP JP2023106832A patent/JP7521076B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005287131A (ja) * | 2004-03-29 | 2005-10-13 | Densei Lambda Kk | 電流帰還モジュール |
JP2008043086A (ja) * | 2006-08-08 | 2008-02-21 | Toshiba Corp | 電源装置及びその制御方法 |
JP2016092957A (ja) * | 2014-11-04 | 2016-05-23 | ローム株式会社 | スイッチング電源装置 |
JP2017034839A (ja) * | 2015-07-31 | 2017-02-09 | ローム株式会社 | 電源回路 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7518896B2 (ja) | 2020-03-17 | 2024-07-18 | ローム株式会社 | 出力帰還制御回路、スイッチング電源 |
JP2021175318A (ja) * | 2020-04-28 | 2021-11-01 | 日立Astemo株式会社 | 電源回路及び電子制御装置 |
JP7352512B2 (ja) | 2020-04-28 | 2023-09-28 | 日立Astemo株式会社 | 電源回路及び電子制御装置 |
CN113759270A (zh) * | 2021-09-07 | 2021-12-07 | 上海集成电路研发中心有限公司 | 电源检测电路及集成电路芯片 |
CN113759270B (zh) * | 2021-09-07 | 2023-12-29 | 上海集成电路研发中心有限公司 | 电源检测电路及集成电路芯片 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2019244374A1 (ja) | 2021-06-17 |
JP2022095857A (ja) | 2022-06-28 |
US11664775B2 (en) | 2023-05-30 |
JP7058326B2 (ja) | 2022-04-21 |
JP2023134535A (ja) | 2023-09-27 |
US20230261625A1 (en) | 2023-08-17 |
US12047045B2 (en) | 2024-07-23 |
US11405008B2 (en) | 2022-08-02 |
US20210257978A1 (en) | 2021-08-19 |
JP7521076B2 (ja) | 2024-07-23 |
JP7307229B2 (ja) | 2023-07-11 |
DE112018007757T5 (de) | 2021-03-11 |
US20220247371A1 (en) | 2022-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2019244374A1 (ja) | スイッチング電源、半導体集積回路装置、差動入力回路 | |
US8928302B2 (en) | Step-up/down type power supply circuit | |
JP6212225B2 (ja) | 電力コンバータソフトスタート回路 | |
US7135841B1 (en) | Emulated inductor current automatic correction without knowledge of actual inductor current ramp for emulated peak control mode PWM | |
EP2528213B1 (en) | Current mode synchronous rectification DC/DC converter | |
US7453287B2 (en) | Switching power-supply circuit and semiconductor integrated circuit | |
US9798347B2 (en) | High speed tracking dual direction current sense system | |
US12095365B2 (en) | Semiconductor device and switching power supply | |
US10468989B2 (en) | Switching regulator including a clamp circuit | |
US9331575B2 (en) | Phase adjustment circuit of power converter, power converter, and control method thereof | |
US10784775B1 (en) | Switching converter with reduced dead-time | |
US10164531B2 (en) | Adaptive control method for generating non overlapping time in output devices | |
JP4784155B2 (ja) | Dc−dcコンバータ | |
US10418896B2 (en) | Switching regulator including an offset enabled comparison circuit | |
US8018207B2 (en) | Switching regulator | |
US8416591B2 (en) | DC-DC converter with soft start circuit | |
KR101404568B1 (ko) | 전류 모드 제어의 펄스폭변조 변환 장치 | |
US11271476B2 (en) | Power supply circuit comprising a charge pump circuit and a feedback circuit for the charge pump circuit | |
US10008923B2 (en) | Soft start circuit and power supply device equipped therewith | |
US20240213879A1 (en) | Switching power supply device | |
US20220286042A1 (en) | Overcurrent protection circuit, power supply control device, inverting type switching power supply | |
US10673330B2 (en) | Switching regulator with a frequency characteristics separation circuit and a phase compensation circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 18923562 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2020525227 Country of ref document: JP Kind code of ref document: A |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 18923562 Country of ref document: EP Kind code of ref document: A1 |