[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2019139266A1 - 세라믹 회로기판 - Google Patents

세라믹 회로기판 Download PDF

Info

Publication number
WO2019139266A1
WO2019139266A1 PCT/KR2018/016114 KR2018016114W WO2019139266A1 WO 2019139266 A1 WO2019139266 A1 WO 2019139266A1 KR 2018016114 W KR2018016114 W KR 2018016114W WO 2019139266 A1 WO2019139266 A1 WO 2019139266A1
Authority
WO
WIPO (PCT)
Prior art keywords
cutting
ceramic substrate
circuit board
ceramic
cut
Prior art date
Application number
PCT/KR2018/016114
Other languages
English (en)
French (fr)
Inventor
곽만석
김보경
김경환
Original Assignee
주식회사 케이씨씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이씨씨 filed Critical 주식회사 케이씨씨
Priority to EP18900496.3A priority Critical patent/EP3740047A4/en
Publication of WO2019139266A1 publication Critical patent/WO2019139266A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1028—Thin metal strips as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the printed circuit board [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material

Definitions

  • a substrate of a ceramic material such as a ceramic circuit board is copper (Cu), aluminum metal, such as (Al) of alumina (Al 2 O 3), aluminum nitride (AlN), silicon carbide (SiC) and silicon nitride (Si 3 N 4) Called " metal-bonded ceramic substrate " which is widely used in power module for power semiconductor.
  • Al aluminum metal
  • AlN aluminum nitride
  • SiC silicon carbide
  • Si 3 N 4 silicon nitride
  • the ceramic circuit board 100 of the present invention includes a ceramic substrate 200 and a metal layer 300, and the ceramic substrate 200 includes a cutout 400 .
  • the shape of the cut groove 410 is formed by minimizing the cutting failure at the time of cutting the ceramic substrate 200 along the cut portion 400 and dispersing the stress when an external force is applied after the cutting to form the ceramic substrate 200 and the metal layer 300 to minimize the occurrence of cracks.
  • the interval between the corner portions 413 of the adjacent cutting grooves 410 may be 120-140 mu m. If the distance between the edge portions 413 of the adjacent cutting grooves 410 is less than 120 ⁇ , a chip or the like may be generated on the cutting surface and a gap between the corner portions 413 of the adjacent cutting grooves 410 Is greater than 140 ⁇ ⁇ , a gap between the cut grooves 410 is widened, and cutting failure such as cutting in a direction other than a desired direction may occur.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명의 세라믹 회로기판에 포함되는 세라믹 기판은 회로패턴들 사이에 구비되고 요입 형성된 절단홈이 복수 개로 나열된 절단부를 포함하여, 절단 공정에서 세라믹 회로기판의 절단불량이 발생하는 것을 최소화하면서 동시에 초음파 용접 공정 후 세라믹 기판의 크랙 발생을 최소화시킬 수 있다.

Description

세라믹 회로기판
본 발명은 세라믹 회로기판에 관한 것이다.
세라믹 회로기판은 구리(Cu), 알루미늄(Al)과 같은 금속이 알루미나(Al2O3), 질화알루미늄(AlN), 탄화규소(SiC) 및 질화규소(Si3N4)와 같은 세라믹 소재의 기판에 접합된 소위 금속접합 세라믹기판으로, 광범위하게 보급되어 전력반도체용 파워모듈에 사용되고 있다.
세라믹기판과 금속회로판을 접합하는 방법으로, 구리와 같은 금속을 세라믹기판에 접촉 배치한 후 구리의 융점(1083℃)보다는 낮고 구리 및 산소의 공융점(1065℃)보다는 높은 온도로 가열하여 구리판을 기판에 직접 접합시키는 직접접합(Direct copper bonding: DCB)방법이 개발되어 상용화되고 있다. 그리고, 최근 들어 보다 많은 열방출 및 강한 기계적인 접합물성을 유지하기 위해, 금속회로기판을 납재층을 통하여 접합하는 활성 금속법을 이용하여 제조된 세라믹 회로기판도 개발되어 고신뢰성을 요구하는 전력반도체에 적용되고 있다.
도 1에는 상기한 방법에 의해 제조된 세라믹 회로기판을 구비한 파워 모듈(10)의 모식도가 도시된다.
일반적으로 파워모듈(10)은 세라믹 재질의 베이스판(21)과 금속회로판(22)이 접합된 세라믹 회로기판(20)에 반도체 칩(23)을 실장하고, 와이어(24)로 내부 구성을 연결하며 케이스(11)를 덮어 기판의 회로를 보호하는 구조로 되어 있다. 그리고 리드프레임(30)에 의해 회로가 외부 기기와 연결되어 전기적 신호 및 전원을 공급받아 동작한다. 리드프레임(30)은 은 솔더(solder) 등의 접착제에 의해 세라믹기판(20)의 금속회로판(22)에 접합된다.
그런데 종래 리드프레임(30)을 접합하는 방식은 진동이나 솔더 크랙에 취약하고 납이나 유해가스 등의 환경오염물질을 사용해야하는 단점이 있다.
이러한 단점을 해결하고자 최근 초음파 용접방식이 사용된다. 도 2에는 초음파 용접방식의 모식도가 도시된다. 초음파 용접방식은 세라믹 회로기판(20)을 고정용지그(40)에 고정하고 초음파 진동자(50)에 의한 초음파진동으로 리드프레임(30) 단자에 압력을 가해 순간적으로 용융시켜서 금속회로판(22)에 접합시키는 방식이다.
그러나, 초음파 용접을 진행할 때, 세라믹 회로기판(20)의 고정을 위해 압력이 가해지고, 초음파에 의한 진동이 세라믹 회로기판(20)에 가해지면서 기판에 크랙이 발생하는 문제가 있다. 기판에 크랙이 발생하면 회로패턴의 이면과 하부면에 전류가 누설되어 파워모듈(10)이 정상적으로 동작할 수 없게 된다.
따라서, 세라믹 회로기판(20)을 제조한 후, 초음파 용접과 같이 외력이 작용하는 공정을 거치는 경우에도 외력에 의해 크랙이 발생하지 않는 세라믹 회로기판이 필요한 실정이다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 절단부의 절단홈의 형상을 개선하여 세라믹 회로기판을 개별의 회로기판으로 분리하는 절단 공정에서 절단불량이 발생하는 것을 최소화하면서 동시에, 리드프레임의 초음파 용접 시에 크랙 발생을 최소화시키는 세라믹 회로기판을 제공하는 것을 목적으로 한다.
또한, 본 발명은 파워 모듈 제조 시에 비용을 절감하면서 제품 신뢰성을 향상시키는 세라믹 회로기판을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명에 따른 세라믹 회로기판은, 세라믹 기판 및 상기 세라믹 기판의 표면에 회로패턴을 형성하는 금속층을 포함하고, 상기 세라믹 기판은 상기 회로패턴들 사이에 구비되고 세라믹 기판에 요입 형성된 절단홈이 복수 개로 나열되는 절단부를 포함한다.
또한, 상기 절단홈의 형상은, 상기 절단부를 따라 세라믹 회로기판을 절단 시에 절단불량을 최소화하고, 절단 후에 외력이 작용 시에 응력을 분산시켜서 상기 세라믹 기판과 상기 금속층에 발생하는 크랙을 최소화시키도록 형성될 수 있다.
이와 같은 본 발명의 일 실시예에 의한 세라믹 회로기판을 이용하면, 절단부의 절단홈의 형상을 개선하여 세라믹 회로기판을 개별 회로기판으로 분리하는 절단 공정에서 절단불량이 발생하는 것을 최소화하면서 동시에, 리드프레임의 초음파 용접 시에 크랙 발생을 최소화시킬 수 있다.
따라서, 본 발명에 따르면, 파워 모듈 제조 시에 비용을 절감하면서 제품 신뢰성을 향상시키는 효과를 제공할 수 있다.
도 1은 종래 세라믹 회로기판을 구비한 파워 모듈의 모식도이다.
도 2는 종래 초음파 용접 방식의 모식도이다.
도 3은 본 발명에 따른 세라믹 회로기판을 도시한 평면도이다.
도 4는 도 3의 세라믹 회로기판을 소정 단위의 회로패턴 별로 절단한 개별 회로기판을 도시한 도면이다.
도 5는 도 4의 B 부분을 SAM(Scanning Acoustic Microscope) 장비로 분석한 사진이다.
도 6은 도 3의 절단부인 A-A 단면의 사진이다.
도 7은 도 6에 도시된 세라믹 회로기판의 측면 중 E 부분을 확대한 사진이다.
도 8은 본 발명에 따른 절단부의 절단홈을 모식적으로 도시한 단면도이다.
도 9는 제1 경사면과 제2 경사면이 이루는 각도에 따른 크랙 발생률을 나타낸 그래프이다.
도 10은 본 발명의 절단홈의 모서리부에 곡면이 형성된 상태를 도시한 확대 단면도이다.
이하, 첨부된 도면에 따라 본 발명의 바람직한 실시예를 상세하게 설명한다.
먼저, 이하에서 설명되는 실시예들은 본 발명인 세라믹 회로기판의 기술적인 특징을 이해시키기에 적합한 실시예들이다. 다만, 본 발명이 이하에서 설명되는 실시예에 한정하여 적용되거나 설명되는 실시예들에 의하여 본 발명의 기술적 특징이 제한되는 것이 아니며, 본 발명의 기술 범위 내에서 다양한 변형 실시가 가능하다.
도 3, 도 4 및 도 6을 참조하면, 본 발명의 세라믹 회로기판(100)은, 세라믹기판(200) 및 금속층(300)을 포함하며, 세라믹 기판(200)은 절단부(400)를 포함한다.
세라믹 기판(200)은 판 형으로 형성될 수 있다. 구체적으로 세라믹 기판(200)은 알루미나(Al2O3), 질화알루미늄(AlN), 탄화규소(SiC) 또는 질화규소(Si3N4)와 같은 세라믹 소재로 마련될 수 있다.
금속층(300)은 세라믹 기판(200)의 표면에 접합되고, 세라믹 기판(200)의 표면에 종방향 또는 횡방향으로 반복 배치되는 소정 단위의 회로패턴을 형성한다.
구체적으로, 금속층(300)은 세라믹 기판(200)에 회로패턴을 형성하기 위한 것으로, 세라믹 기판(200)의 상면 또는 하면에 접합될 수 있고, 도시된 실시예와 같이 상면과 하면에 모두 접합될 수 있다. 금속층(300)은 세라믹 기판(200) 전체에 걸쳐 형성될 수 있고, 이때 소정 단위의 회로패턴에 세라믹 기판(200)의 표면에 종방향 또는 횡방향으로 반복 배치되게 할 수 있다.
도 3은 하나의 세라믹 기판(200)에 소정 단위의 회로패턴이 동시에 형성된 세라믹 회로기판(100)을 도시한 도면이고, 도 4는 도 3의 세라믹 회로기판(100)을 소정 단위의 회로패턴 별로 절단한 개별 회로기판을 도시한 도면이다.
여기서 소정 단위의 회로패턴은, 각각의 반도체 파워모듈에 사용되는 개별 회로기판에서 요구하는 단위의 개별 회로패턴이 될 수 있다. 하나의 세라믹 기판(200)은 원하는 개별 회로기판의 회로패턴이 종방향 또는 횡방향으로 배열하여 여러 개를 동시에 형성되고, 이후에 개별 회로기판으로 절단되어 사용할 수 있다. 즉 하나의 세라믹 회로기판(100)에 여러 개의 회로기판이 동시에 제조될 수 있다.
파워모듈의 제조사에서 요구하는 개별 회로기판의 크기는 적용분야에 따라 달라질 수 있다. 따라서 기판 제조사에서는 제조 비용감소와 생산의 효율성 증대를 위해, 하나의 세라믹 회로기판(100) 상에 여러 개의 회로기판을 동시에 제조한다.
본 발명의 세라믹 회로기판(100)은, 세라믹 기판(200)상에 여러 개의 회로 패턴이 동시에 형성되어 있는 것으로서, 세라믹 기판(200)상에 형성된 절단부(400)를 통해 절단하여 개별의 회로기판 단위로 분리하여 반도체 파워모듈에 사용될 수 있다.
절단부(400)는 소정 단위의 회로패턴 별로 세라믹 기판(200)을 분리할 수 있도록, 소정 단위의 회로패턴들 사이에 구비되고, 요입 형성된 절단홈(410)이 복수 개로 나열된다.
구체적으로 절단부(400)는 금속층(300) 사이에 구비되고, 세라믹 기판(200)의 표면에 형성된 절단홈(410)을 포함한다. 절단부(400)는 이후 세라믹 회로기판(100)을 절단하여 개별의 회로기판 단위로 분리할 때 절단 라인이 될 수 있다.
도 6은 도 3의 절단부(400)인 A-A 단면의 사진이고, 도 7은 도 6의 E 부분을 확대한 도면이며, 도 8은 절단부(400)의 절단홈(410)을 모식적으로 도시한 단면도이다.
도 6 내지 도 8을 참조하면, 절단홈(410)은 세라믹 기판(200)의 일 면에 요입 형성될 수 있다. 여기서 절단홈(410)은 펄스 레이저 등으로 세라믹 기판(200)에 도시된 형상과 같이 미리 가공하여 이후 세라믹 기판(200)을 원하는 위치에서 용이하게 절단되도록 할 수 있다. 다만, 절단홈(410)은 레이저로 연속되게 가공하는 과정에서 근소한 범위의 오차가 발생하여 형상이 미세하게 변형될 수 있다.
더욱 구체적으로 도 8에 도시된 실시예와 같이, 절단홈(410)은 제1 경사면(411)과 제2 경사면(412)과 모서리부(413)를 포함할 수 있다. 제1 경사면(411)은 세라믹 회로기판(100)에 수직한 가상의 선에 대하여 소정 각도(431)로 기울어진 면일 수 있다. 그리고, 제2 경사면(412)은 수직한 가상의 선을 기준으로 제1 경사면(411)과 대칭되게 형성될 수 있다. 또한 모서리부(413)는 제1 경사면(411)과 제2 경사면(412)이 만나는 부분일 수 있다. 즉 절단홈(410)은 제1 경사면(411)과 제2 경사면(412)과 모서리부(413)를 포함하여 V자형으로 형성될 수 있다. 여기서 절단홈(410)의 모서리부(413)는 도 8과 같이 뾰족한 형태에 한정하는 것은 아니고, 곡면 형태일 수도 있고(도 10 참조) 평탄한 면일 수도 있다(미도시).
절단홈(410)의 형상은 상기 절단부(400)를 따라 상기 세라믹 기판(200)을 절단 시에 절단불량을 최소화하고, 절단 후에 외력이 작용 시에 응력을 분산시켜서 세라믹 기판(200)과 금속층(300)에 발생하는 크랙 발생을 최소화시키도록 형성될 수 있다.
여기서 절단불량은 세라믹 회로기판(100)을 소정 단위의 회로패턴 별로 분리하는 절단부(400)의 절단 공정에서, 원하는 방향이 아닌 다른 방향으로 절단되거나 절단면에 칩(chip)이 발생하는 불량을 의미한다. 크랙은 절단공정 후 개별 회로기판에 리드프레임을 접합하는 초음파 용접 공정 후 SAM(Scanning Acoustic Microscope) 또는 X-ray를 통한 관찰 시에 세라믹에 크랙이 관찰되는 것을 의미한다.
도 4는 개별 회로기판을 도시한 도면이고, 도 5는 도 4의 B 부분을 SAM 장비로 분석한 사진이다. 도 5의 D 부분은 리드프레임을 초음파 용접으로 접합한 위치이고, C 선은 개별 회로기판의 세라믹기판 상에 발생한 크랙을 표시한 부분이다. 또한, 도 7은 도 6에 도시된 세라믹기판의 측면 중 E 부분을 확대한 사진이고, 도 7의 C 선은 세라믹기판의 크랙을 표시한 부분이다.
리드프레임을 초음파 용접으로 접합한 위치를 SAM 장비로 분석함으로써, 세라믹 회로기판을 절단하여, 개별의 회로기판 하나에 리드프레임을 초음파 용접으로 용접한 후(도 2 참조), 개별의 회로기판에 불량발생(절단품질 또는 크랙 발생) 여부를 확인할 수 있다.
세라믹 기판의 크랙은 수 마이크로미터 크기의 작은 결합부위에서 시작되어 전파된 후 파괴에 이르게 된다. 도 5를 참조하면, 크랙은 세라믹 기판의 끝단에서 중심을 향하는 방향으로 약 5-8mm 정도까지 전파된 것을 확인할 수 있다. 또한, 도 7을 참조하면 크랙이 발생한 위치가 세라믹 기판 상에 절단을 위해 가공한 절단홈(410)에서 시작된 것을 확인할 수 있다.
이는, 초음파 용접을 위해 가해지는 진동자의 진동에 의해 세라믹 회로기판(100)의 세라믹 기판(200)에 응력이 집중되면서, 상대적으로 가장 약한 부위인 절단홈(410)에서 크랙이 발생되어 개별 세라믹 기판(200)의 중심부위로 전파된 것이다. 따라서, 절단홈(410)의 형상을 개선하여 크랙의 발생을 최소화할 수 있다.
구체적으로, 절단홈(410)은, 제1 경사면(411)과 제2 경사면(412)이 이루는 각도가 71도 이상으로 구비될 수 있다. 제1 경사면(411)과 제2 경사면(412)이 이루는 각도가 71도 미만이면, 초음파 용접 시에 절단홈(410) 특히 모서리부(413)에 응력이 집중되면서 크랙의 발생률이 높아질 수 있다. 반면 제1 경사면(411)과 제2 경사면(412)이 이루는 각도가 71도 이상으로 증가하면, 초음파 용접 시에 진동 등에 의한 모서리부(413)로의 응력 집중이 완화되면서 크랙의 발생률을 최소화시킬 수 있다.
상기 절단홈(410)의 제1 경사면(411)과 제2 경사면(412)이 이루는 각도가 증가함에 따라 절단홈(410)의 가공 깊이가 저하되거나, 서로 이웃하는 절단홈(410)의 모서리부(413) 사이의 간격이 증가된다. 따라서, 절단홈(410)의 제1 경사면(411)과 제2 경사면(412)이 이루는 각도는 절단홈(410)의 모서리부(413) 사이의 간격, 절단홈(410)의 깊이에 따라 적절하게 조절될 수 있으며, 본 발명에서 절단홈(410) 의 제1 경사면(411)과 제2 경사면(412)이 이루는 각도는 71-77도일 수 있다. 상기 각도가 77도를 초과하게 되면 레이저 가공에 따른 절단홈(411)의 가공 깊이가 확보되지 않는 등의 레이저 가공 불량이 발생할 수 있다.
또한, 서로 이웃하는 절단홈(410)들의 모서리부(413)들 사이의 간격이 120-140㎛일 수 있다. 이웃하는 절단홈(410)의 모서리부(413) 사이의 간격이 120㎛ 미만이면 절단면에 칩(chip) 등이 발생할 수 있고, 서로 이웃하는 절단홈(410)의 모서리부(413) 사이의 간격이 140㎛ 초과되면, 절단홈(410) 간의 간격이 넓어서 원하는 방향이 아닌 다른 방향으로 절단되는 등의 절단불량이 발생할 수 있다.
따라서, 서로 이웃하는 절단홈(410)의 모서리부(413) 사이의 간격이 120-140㎛의 범위로 마련됨으로써, 세라믹 회로기판(100)을 소정단위의 회로패턴 별로 분리하는 절단부(400)의 절단공정 시에, 절단불량을 최소화할 수 있다.
한편, 절단홈(410)의 깊이는, 세라믹 기판(200)의 두께의 30-54%의 깊이로 형성될 수 있다. 절단홈(410)의 깊이가 세라믹 기판(200)의 두께의 30% 미만인 경우 절단홈(410)의 깊이가 얕아서 절단 시에 절단불량이 발생할 수 있다. 반면, 절단홈(410)의 깊이가 세라믹 기판(200)의 두께의 54%를 초과하는 경우 세라믹 기판(200) 대비 깊이가 깊어서 초음파 용접 시에 크랙이 발생할 수 있다.
따라서, 절단홈(410)의 깊이는, 세라믹 기판(200)의 두께의 30-54%의 깊이로 형성됨으로써, 절단불량과 크랙 발생을 최소화할 수 있다.
한편, 모서리부(413)는 20-50㎛의 곡률반경(radius of curvature)을 가지도록 곡면 가공될 수 있다. 이 때, 모서리부의 곡률반경은 모서리부의 정중앙의 곡면이나 곡선을 원호로 간주하여 이 원호로 그려진 원의 반지름을 의미한다.
상기 모서리부(413)의 곡률반경이 20㎛ 미만이면, 초음파 용접 시에 모서리부(413)에 응력이 집중되어 크랙 발생률이 높을 수 있다. 반면, 모서리부(413)의 곡률반경이 50㎛을 초과하면, 절단홈(410) 형성 시에 레이저 가공불량이 발생할 수 있다.
세라믹 기판의 절단홈(410)은, 레이저를 이용한 노치가공을 통해 연속적으로 가공하였으며, 이 때 절단홈의 각도, 간격, 깊이, 모서리부의 곡률반경이 하기 표 1 내지 표 2와 같이 형성될 수 있다. 상기 절단홈의 각도는 제1 경사면(411)의 연장선과 제2 경사면(412)의 연장선이 이루는 각도이고, 간격은 서로 이웃하는 절단홈(410)의 모서리부(413)의 최하점 간의 거리이며, 깊이는 세라믹 기판의 상면에서 연장된 연장면에서 모서리부의 최하점에 이르는 길이이다. 또한, 모서리부(413)의 곡률반경은, 모서리부(413)의 가운데의 곡면 부분을 원호로 하여 그려진 곡률원의 반지름이다.
상기 세라믹 기판에 형성된 절단홈(410)은 이러한 연속적인 레이저 노치 가공으로 인해 오차가 발생할 수 있다. 즉, 아래의 표 1 및 표 2의, 각각의 실시예 또는 비교예에 기재된 값에서, 각도는 ± 2°정도, 간격은 ± 9㎛ 정도, 깊이(㎛)는 ± 10㎛ 정도, 모서리부의 곡률반경은 ± 3㎛ 정도의 오차가 발생할 수 있다. 따라서, 표 1 및 표 2의 실시예 및 비교예의 값은 상기와 같은 오차가 발생할 수 있으므로, 각 시편에 형성하고자 하는 절단홈의 평균값이다.
레이저 노치 가공을 통해 절단홈(410)이 형성된 세라믹 기판 상에 소정의 회로패턴을 갖는 금속층을 형성한 다음, 이를 회로패턴 단위별로 절단하여 개별 회로기판을 제조하였다. 제조된 개별 회로기판을 리드프레임에 초음파 용접하여 실험하였다.
제1 경사면(411)과 제2 경사면(412)이 이루는 각도(431)의 변화에 따라 크랙의 발생률을 측정한 결과를 도 9의 그래프로 나타내었다. 또한, 아래의 표 1 및 표 2와 같이 절단홈(410)의 각도(431), 절단홈(410)의 깊이(435), 간격(433), 모서리부(413)의 곡률반경의 변화에 따라 세라믹 기판에 발생된 절단불량률 또는 크랙 발생률을 측정하였다.
상기 절단불량률은 실시예 또는 비교예 별로 각각 20개의 시편을 절단 시, 원하는 부분, 방향이 아닌 곳으로 절단되거나, 절단된 면에 칩이 발생되는 것은 SAM 또는 육안으로 관찰된 불량률을 나타낸 것이고, 크랙 발생률은 절단된 20개의 개별 시편을 리드프레임에 접합하는 초음파 용접 공정 후, SAM 또는 X-ray로 관찰시 크랙이 발생된 확률을 나타낸다.
또한, 각도는 제1 경사면(411)의 연장선과 제2 경사면(412)의 연장선이 이루는 각도이고, 간격은 서로 이웃하는 절단홈(410)의 모서리부(413)의 최하점 간의 거리이며, 깊이는 세라믹 기판의 상면에서 연장된 연장면에서 모서리부의 최하점에 이르는 길이이다. 또한, 모서리부(413)의 곡률반경은, 모서리부(413)의 가운데의 곡면 부분을 원호로 하여 그려진 곡률원의 반지름이다.
참고로, 실험에 사용된 시편은 세라믹 기판(200)의 두께는 0.32mm 이고, 금속층(300)의 두께는 0.3mm인 세라믹 회로기판이다.
다만, 아래의 실험예는 본 발명을 보다 쉽게 이해하고 본 발명의 효과를 실험하기 위하여 제공되는 것일 뿐, 실시예에 의해 본 발명에 적용되는 세라믹 기판(200) 또는 금속층(300)의 두께, 크기의 구성이 한정되는 것은 아니다.
각도(°) 간격(㎛) 깊이(㎛)(깊이(%)) 모서리부곡률반경(㎛) 절단불량률(%) 크랙발생률(%)
실시예1 73 130 110(34) 35 0 0
실시예2 73 130 130(41) 35 0 0
실시예3 73 130 170(53) 35 0 0
실시예4 73 130 130(41) 20 0 0
실시예5 73 130 130(41) 35 0 0
실시예6 73 130 130(41) 48 0 0
실시예7 73 120 130(41) 35 0 0
실시예8 73 140 130(41) 35 0 0
실시예9 75 130 130(41) 35 0 0
실시예10 77 140 120(37) 35 0 0
각도(°) 간격(㎛) 깊이(㎛)(깊이(%)) 모서리부곡률반경(㎛) 절단불량률(%) 크랙발생률(%)
비교예1 63 90 130(41) 35 10 80
비교예2 68 90 130(41) 35 15 30
비교예3 73 90 130(41) 35 25 0
비교예4 80 90 130(41) 35 25 0
비교예5 73 110 130(41) 35 10 0
비교예6 73 150 130(41) 35 5 0
비교예7 73 170 130(41) 35 85 0
비교예8 73 130 80(25) 35 30 0
비교예9 73 130 190(59) 35 10 10
비교예10 73 130 130(41) 16 0 20
비교예11 73 130 130(41) 55 -(레이저 가공불량) -(레이저 가공불량)
도 9를 참조하면, 레이저를 사용하여 세라믹 기판 상에 절단홈(410)을 형성시, 제1 경사면(411)과 제2 경사면(412)의 각도(431)이 증가할수록 세라믹 기판의 크랙 발생율이 점차 감소하는 것을 확인할 수 있다. 그리고, 각도(431)가 71°이상 될 경우 초음파 용접시 더 이상의 크랙은 발생되지 않은 것을 확인할 수 있다. 이는 절단홈(410) 내 각도(431)가 증가함에 따라 초음파 용접시 발생되는 진동자의 진동으로 인해 가해지는 외력이 절단홈(410)에 집중되지 않고 응력 분산되어 크랙발생이 저하됨을 알 수 있다.
표 1 및 표 2의 결과를 살펴보면, 모서리부(413)의 간격(433)에 따른 실시예 및 비교예 1 내지 7을 살펴보면 모서리부(413) 간격(433)이 120-140 ㎛에서는 절단불량 및 크랙이 발생되지 않았으나, 간격(433)이 좁거나 넓은 비교예 1 내지 7의 경우에는 절단불량이 발생됨을 알 수 있다. 특히 간격(433)이 170 ㎛인 비교예 7의 경우에는 절단 불량률이 현저히 증가됨을 확인할 수 있다.
또한, 절단홈(410)의 깊이(435)에 따른 실시예 및 비교예 8, 9를 보면 절단홈(410)의 깊이(435)가 얕은 비교예 8의 경우에는 절단불량이 발생되며, 비교예 9는 절단불량과 함께 크랙이 발생하는 것을 확인할 수 있다.
이 때, 상기 표 1 및 2의 깊이(%) 수치는, 세라믹 기판(200)의 두께(320㎛) 대비 절단 홈의 깊이의 비율을 나타낸다.
절단홈(410)의 모서리부(413)의 곡률반경에 따른 실시예 및 비교예 10, 11의 경우, 모서리부(413)가 18㎛의 곡률반경을 가지게 되면(비교예10), 초음파 용접시 가해지는 진동자의 진동에 대하여 응력분산이 충분히 이루어지지 않아 크랙이 발생하게 되었다. 그리고, 곡률반경이 53㎛가 되면(비교예11), 레이저 가공이 이루어지지 않아 절단홈(410)이 형성되지 않거나, 제1 및 제2 경사면(411, 412)이 제대로 형성되지 않았다.
따라서, 실시예와 같이 절단홈(410)의 모서리부(413)는 모서리부(413)의 간격(433)이 120-140 ㎛ 일 때, 곡률반경이 20-50 ㎛ 내로 형성됨으로써, 세라믹 기판의 절단이 용이하면서도 절단불량이 발생되지 않도록 레이저 가공을 통해 절단홈(410)을 형성할 수 있다. 또한, 세라믹 기판의 초음파 용접 공정 시, 진동자에 의한 진동의 응력을 분산시켜 크랙 발생을 최소화시킬 수 있다.
결론적으로, 절단불량과 크랙 발생을 최소화시키는 절단홈(410)의 형상은 제1 경사면(411)과 제2 경사면(412)의 각도(431)가 71도 이상인 범위에서, 절단홈(410)의 모서리부(413) 사이의 간격(433)(레이저 조사 간격)이 120-140㎛ 범위이고 절단홈(410)의 깊이(435)는 세라믹 기판(200)의 두께의 30-54% 범위인 것이 적절하다는 것을 확인할 수 있다.
특히, 초음파 용접시 발생되는 세라믹 기판 상의 크랙은 제1 경사면(411)과 제2 경사면(412)의 각도(431)에 가장 민감하게 반응하였고, 가공각도(431)가 클수록 초음파 용접에서 기인하는 스트레스를 효율적으로 완화시킬 수 있음을 확인할 수 있다.
이와 같은 본 발명의 일 실시예에 의한 절단부의 절단홈의 형상이 개선된 세라믹 회로기판을 이용하면, 개별 회로기판으로 분리하는 절단 공정에서 절단불량이 발생하는 것을 최소화하면서 동시에 리드프레임의 초음파 용접 시 크랙 발생을 최소화시킬 수 있다.
따라서, 본 발명에 따르면, 파워 모듈 제조 시에 제품 신뢰성을 향상시키는 효과를 제공할 수 있다.
이상, 본 발명의 특정 실시예에 대하여 상술하였지만, 본 발명의 사상 및 범위는 이러한 특정 실시예에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의하여 특허청구범위에 기재된 본 발명의 요지를 변경하지 않는 범위 내에서 다양하게 수정 및 변형이 가능하다.

Claims (5)

  1. 세라믹 기판 및
    상기 세라믹 기판의 표면에 회로패턴을 형성하는 금속층을 포함하고,
    상기 세라믹 기판은 상기 회로패턴들 사이에 구비되고 요입 형성된 절단홈이 복수로 나열된 절단부를 포함하는 세라믹 회로기판.
  2. 제1항에 있어서,
    상기 절단홈은
    제1 경사면과
    상기 제1 경사면에 대해 71도 이상의 각도를 이루는 제2 경사면 및
    상기 제1 경사면과 상기 제2 경사면이 만나는 부분인 모서리부를 포함하는 세라믹 회로기판.
  3. 제2항에 있어서,
    서로 이웃하는 상기 절단홈들에 구비된 상기 모서리부들 사이의 간격은 120-140㎛인 세라믹 회로기판.
  4. 제2항에 있어서,
    상기 모서리부의 곡률반경은 20-50㎛인 세라믹 회로기판.
  5. 제1항에 있어서,
    상기 절단홈의 깊이는, 상기 세라믹 기판의 두께의 30-54 % 깊이로 형성되는 세라믹 회로기판.
PCT/KR2018/016114 2018-01-12 2018-12-18 세라믹 회로기판 WO2019139266A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP18900496.3A EP3740047A4 (en) 2018-01-12 2018-12-18 CERAMIC CIRCUIT BOARD

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180004641A KR102080842B1 (ko) 2018-01-12 2018-01-12 세라믹 회로기판
KR10-2018-0004641 2018-01-12

Publications (1)

Publication Number Publication Date
WO2019139266A1 true WO2019139266A1 (ko) 2019-07-18

Family

ID=67218622

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/016114 WO2019139266A1 (ko) 2018-01-12 2018-12-18 세라믹 회로기판

Country Status (3)

Country Link
EP (1) EP3740047A4 (ko)
KR (1) KR102080842B1 (ko)
WO (1) WO2019139266A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299789A (ja) * 1992-04-17 1993-11-12 Fuji Electric Co Ltd 印刷配線板の多面取り分割基板
JPH06112091A (ja) * 1992-09-29 1994-04-22 Taiyo Yuden Co Ltd 積層電子部品及びその製造方法
KR19990006850A (ko) * 1997-06-10 1999-01-25 무라따 미치히로 전자부품 및 그의 제조방법
JP2005086131A (ja) * 2003-09-11 2005-03-31 Murata Mfg Co Ltd セラミック電子部品の製造方法
JP2008028065A (ja) * 2006-07-20 2008-02-07 Denso Corp セラミック基板の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5388697B2 (ja) * 2009-05-28 2014-01-15 電気化学工業株式会社 多数個取り回路基板、回路基板、及びそれを用いたモジュール
JP2013175667A (ja) * 2012-02-27 2013-09-05 Nippon Steel & Sumikin Electronics Devices Inc 多数個取りセラミック回路基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299789A (ja) * 1992-04-17 1993-11-12 Fuji Electric Co Ltd 印刷配線板の多面取り分割基板
JPH06112091A (ja) * 1992-09-29 1994-04-22 Taiyo Yuden Co Ltd 積層電子部品及びその製造方法
KR19990006850A (ko) * 1997-06-10 1999-01-25 무라따 미치히로 전자부품 및 그의 제조방법
JP2005086131A (ja) * 2003-09-11 2005-03-31 Murata Mfg Co Ltd セラミック電子部品の製造方法
JP2008028065A (ja) * 2006-07-20 2008-02-07 Denso Corp セラミック基板の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3740047A4 *

Also Published As

Publication number Publication date
KR102080842B1 (ko) 2020-02-24
KR20190086293A (ko) 2019-07-22
EP3740047A4 (en) 2021-03-03
EP3740047A1 (en) 2020-11-18

Similar Documents

Publication Publication Date Title
CN1271699C (zh) 测试具有许多半导体器件的晶片的探针卡及其制作方法
CN1131897A (zh) 带有互连引线的电路基片及其制造工艺
JPH10125821A (ja) 高信頼性半導体用基板
WO2018074698A1 (ko) 플립 칩 본딩장치의 가압 헤드 및 그를 포함하는 가압 어셈블리
EP3939760A1 (en) Nitride ceramic substrate production method and nitride ceramic base material
US20190090346A1 (en) Ceramic circuit board and semiconductor device using the same
CN115884952A (zh) 制造金属陶瓷基板的方法和借助其制造的金属陶瓷基板
WO2019139266A1 (ko) 세라믹 회로기판
US7776426B2 (en) Ceramic circuit substrate and manufacturing method thereof
US8987604B2 (en) Wiring substrate, multi-piece wiring substrate, and method for producing same
JP2005210028A (ja) 多数個取り配線基板
KR20090109313A (ko) 세라믹 프로브 카드 및 그의 제조 방법
JP6939596B2 (ja) パワーモジュール用基板の製造方法及びセラミックス‐銅接合体
EP3761351A1 (en) Insulated circuit board
JP2015005532A (ja) 連結配線基板の製造方法および連結配線基板
WO2024191087A1 (ko) 금속접합 세라믹 기판의 접합 강도 측정방법 및 금속접합 세라믹 기판 제조방법과 이에 의해 제조된 금속접합 세라믹 기판
JP2022149755A (ja) 多数個取り基板及び配線基板並びに電子部品
WO2024144121A1 (ko) 파워모듈용 세라믹 기판 및 이를 포함하는 파워모듈
JP4057960B2 (ja) 多数個取り配線基板
US20240128199A1 (en) Substrate processing and packaging
JP2005277078A (ja) 多数個取り配線基板
WO2020149587A1 (ko) 방열판재
JPH07106394A (ja) マルチチップモジュールの製造方法
JP2002357490A (ja) 圧電歪みセンサとこの製造方法及びそれを用いた電子機器
WO2017069398A1 (ko) 세라믹 회로기판 및 이의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18900496

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018900496

Country of ref document: EP

Effective date: 20200812