[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2019069654A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2019069654A1
WO2019069654A1 PCT/JP2018/034026 JP2018034026W WO2019069654A1 WO 2019069654 A1 WO2019069654 A1 WO 2019069654A1 JP 2018034026 W JP2018034026 W JP 2018034026W WO 2019069654 A1 WO2019069654 A1 WO 2019069654A1
Authority
WO
WIPO (PCT)
Prior art keywords
flying capacitor
switching element
capacitor circuit
voltage
switching
Prior art date
Application number
PCT/JP2018/034026
Other languages
English (en)
French (fr)
Inventor
和憲 木寺
賢治 花村
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to US16/753,475 priority Critical patent/US11451163B2/en
Priority to JP2019546605A priority patent/JPWO2019069654A1/ja
Priority to AU2018344692A priority patent/AU2018344692B2/en
Priority to CN201880064250.8A priority patent/CN111164877B/zh
Priority to EP18865083.2A priority patent/EP3694095A4/en
Priority to NZ763075A priority patent/NZ763075A/en
Publication of WO2019069654A1 publication Critical patent/WO2019069654A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4837—Flying capacitor converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4833—Capacitor voltage balancing
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0095—Hybrid converter topologies, e.g. NPC mixed with flying capacitor, thyristor converter mixed with MMC or charge pump mixed with buck

Definitions

  • the present invention relates to a power converter.
  • a power conversion device including a multilevel inverter is used in an inverter motor, a solar power generation system, a power conditioner connected to a storage battery, a fuel cell, and the like (for example, Patent Document 1).
  • FIG. 12 is a circuit diagram of the inverter device shown in FIG. 2 of Patent Document 1.
  • the inverter device 101 includes a first input terminal IN1 for inputting a DC power supply voltage, a second input terminal IN2, a first output terminal OUT1 for outputting an AC voltage, and a second output terminal OUT2.
  • the first three-level circuit 121 is connected between the first input terminal IN1 and the ground
  • the second three-level circuit 122 is connected between the second input terminal IN2 and the ground
  • the bridge clamp circuit 130 is connected between 121 and the second three-level circuit 122.
  • Vdc / 2 is applied to the first input terminal IN1, and -Vdc / 2 is applied to the second input terminal IN2.
  • the potential at the output end of the first three-level circuit 121 ranges from Vdc / 2 to 0, and the potential at the output end of the second three-level circuit 122 ranges from 0 to -Vdc / 2. Therefore, the inverter device 101 acts as a five level circuit which performs voltage conversion using five voltage levels by the first three level circuit 121 and the second three level circuit 122.
  • the bridge clamp circuit 130 connects (clamps) the output of the first three-level circuit 121 to the first output terminal OUT1 via the inductor L1, and outputs the second three-level circuit 122 via the inductor L2.
  • the first state corresponds to the first half cycle of the power supply frequency of the grid
  • the second state corresponds to the second half cycle of the power supply frequency of the grid.
  • Patent No. 5626293 gazette
  • the present invention solves the above-mentioned conventional problems, and an object thereof is to provide a more inexpensive and high-performance power converter.
  • a power converter comprises a DC power supply and a series connection with a first flying capacitor circuit and a second flying capacitor circuit connected in series in parallel with a DC power supply.
  • Third flying capacitor circuit and fourth flying capacitor circuit connected in series in parallel with the first flying capacitor circuit and the second flying capacitor circuit, and outputs of the first flying capacitor circuit and the second flying capacitor circuit
  • the first switching element and the second switching element connected in series between the terminals, and the third switching element and the fourth connected in series between the output terminals of the third flying capacitor circuit and the fourth flying capacitor circuit
  • a connection point of the first flying capacitor circuit and the second flying capacitor circuit, and a connection point of the third flying capacitor circuit and the fourth flying capacitor circuit are connected to a midpoint of the DC power supply voltage; AC power is output from the output
  • a power converter includes a first flying capacitor circuit and a second flying capacitor circuit serially connected in parallel with a DC power supply, a DC power supply and a first flying capacitor circuit serially connected, and A third flying capacitor circuit and a fourth flying capacitor circuit connected in series in parallel with the second flying capacitor circuit, and a series connected between the output terminals of the first flying capacitor circuit and the second flying capacitor circuit A third switching element and a fourth switching element connected in series between the first switching element and the second switching element, and the output terminals of the third flying capacitor circuit and the fourth flying capacitor circuit, and a series connection Of the first switching element and the second switching element
  • a first flying capacitor circuit comprising: a first output terminal provided at a point; and a second output terminal provided at an intermediate point between a third switching element and a fourth switching element connected in series And a connection point of the second flying capacitor circuit and a connection point of the third flying capacitor circuit and the fourth flying capacitor circuit are connected to a midpoint of the DC power supply voltage, and the second output with the first output terminal AC power
  • the switching element and the fourth switching element are controlled to operate when the polarity of the AC power output from the first output terminal and the second output terminal is switched, and the first output terminal and the second switching element are controlled.
  • the first flying capacitor circuit, the second flying capacitor circuit, the third flying capacitor circuit, and the switching element forming the fourth flying capacitor circuit when outputting a half voltage of the DC power supply voltage from the output terminal of Of the first flying capacitor circuit, the second flying capacitor circuit, the third flying capacitor circuit, or the flying capacitor constituting the fourth flying capacitor circuit is discharged with the first switching pattern to be charged. There is a second switching pattern.
  • FIG. 7 is a diagram showing a switching pattern when outputting an output voltage of a polarity in which the U phase is + and the W phase is ⁇ in the first example of the switching pattern in the control method of the power conversion device according to the embodiment.
  • FIG. 7 is a diagram showing a switching pattern when outputting an output voltage of a polarity in which the U phase is ⁇ and the W phase is + in the first example of the switching pattern in the control method of the power conversion device according to the embodiment.
  • FIG. 7 is a diagram showing a switching pattern when outputting an output voltage of a polarity in which the U phase is ⁇ and the W phase is + in the first example of the switching pattern in the control method of the power conversion device according to the embodiment.
  • a third flying capacitor circuit 13 and a fourth flying capacitor circuit 14 connected in series in parallel with the DC power supply and the first flying capacitor circuit 11 and the second flying capacitor circuit 12 connected in series; First switching element S1 and second switching element S2 connected in series between output terminals of flying capacitor circuit 11 and second flying capacitor circuit 12, third flying capacitor circuit 13 and fourth flying capacitor circuit A third switching element S connected in series between the output terminals of And the fourth switching element S4, the first output terminal OUT1 provided at the middle point of the first switching element S1 and the second switching element S2 connected in series, and the third switching element S3 connected in series And a second output terminal OUT2 provided at the middle point of the fourth switching element S4.
  • the power converter 10 is bi-directional and can also transmit power from the AC side to the DC side. In this case, the input and the output are reversed, and the first output terminal OUT1 and the second output terminal OUT2 become the first input terminal IN1 and the second input terminal IN2, and the first input terminal IN1 and the second input terminal IN2 become the first The output terminal OUT1 and the second output terminal OUT2 are provided.
  • a three-level circuit capable of outputting three levels of voltage is used as the first to fourth flying capacitor circuits 11 to 14.
  • a multi-level circuit capable of outputting a voltage of (2N + 3) levels may be used as the fourth to fourth flying capacitor circuits 11-14.
  • the first to fourth flying capacitor circuits 11 to 14 are all flying capacitor type three-level circuits, and each of them is constituted by four switching elements connected in series and one flying capacitor. It should be noted that in another example, a three level circuit other than a flying capacitor type may be used, or a multilevel circuit with more than three levels may be used.
  • the flying capacitor FC1 is connected to the connection point between the switching element S5a and the switching element S5b, and the other end of the flying capacitor FC1 is connected to the connection point between the switching element S5c and the switching element S5d. Therefore, potential E [V] input from switching element S5a and potential E / 2 [V] input from switching element S5d are provided from the output terminal provided at the connection point of switching element S5b and switching element S5c. Since the flying capacitor FC1 is precharged to a voltage of E / 4 [V] and is repeatedly charged and discharged around the voltage of E / 4 [V], The first flying capacitor circuit 11 generally outputs three levels of potentials of E [V], 3E / 4 [V], and E / 2 [V].
  • the second flying capacitor circuit 12 is configured of four switching elements S6a, S6b, S6c, and S6d, and one flying capacitor FC2.
  • the four switching elements S6a to S6d are formed of N-channel MOSFETs, and a body diode is connected between the source and drain of each MOSFET.
  • the four switching elements S6a to S6d are connected in series in the order of S6a, S6b, S6c, and S6d, the switching element S6a is connected to the connection point of the capacitor C1 and the capacitor C2, and the switching element S6d is connected to the second input terminal IN2. Be done.
  • the flying capacitor FC2 is connected to the connection point between the switching element S6a and the switching element S6b, and the other end of the flying capacitor FC2 is connected to the connection point between the switching element S6c and the switching element S6d. Therefore, potential E / 2 [V] input from switching element S6a and potential 0 [V] input from switching element S6d are provided from the output terminal provided at the connection point between switching element S6b and switching element S6c. Since the flying capacitor FC2 is precharged to a voltage of E / 4 [V] and is repeatedly charged and discharged around the voltage of E / 4 [V], The second flying capacitor circuit 12 generally outputs three levels of potentials of E / 2 [V], E / 4 [V], and 0 [V].
  • the third flying capacitor circuit 13 is configured of four switching elements S7a, S7b, S7c, and S7d, and one flying capacitor FC3.
  • the four switching elements S7a to S7d are formed of N-channel MOSFETs, and a body diode is connected between the source and drain of each MOSFET.
  • the four switching elements S7a to S7d are connected in series in the order of S7a, S7b, S7c, and S7d, the switching element S7a is connected to the first input terminal IN1, and the switching element S7d is connected to the connection point between the capacitor C1 and the capacitor C2. Be done.
  • the flying capacitor FC3 is connected to the connection point between the switching element S7a and the switching element S7b, and the other end of the flying capacitor FC3 is connected to the connection point between the switching element S7c and the switching element S7d. Therefore, potential E [V] input from switching element S7a and potential E / 2 [V] input from switching element S7d are provided from the output terminal provided at the connection point of switching element S7b and switching element S7c. Since the flying capacitor FC3 is precharged to a voltage of E / 4 [V] and is repeatedly charged and discharged around the voltage of E / 4 [V], The third flying capacitor circuit 13 generally outputs three levels of potentials of E [V], 3E / 4 [V], and E / 2 [V].
  • the fourth flying capacitor circuit 14 is configured of four switching elements S8a, S8b, S8c, and S8d, and one flying capacitor FC4.
  • the four switching elements S8a to S8d are formed of N-channel MOSFETs, and a body diode is connected between the source and drain of each MOSFET.
  • the four switching elements S8a to S8d are connected in series in the order of S8a, S8b, S8c, and S8d, the switching element S8a is connected to the connection point of the capacitor C1 and the capacitor C2, and the switching element S8d is connected to the second input terminal IN2. Be done.
  • the flying capacitor FC4 is connected to the connection point between the switching element S8a and the switching element S8b, and the other end of the flying capacitor FC4 is connected to the connection point between the switching element S8c and the switching element S8d. Therefore, potential E / 2 [V] input from switching element S8a and potential 0 [V] input from switching element S8d from the output terminal provided at the connection point between switching element S8b and switching element S8c Since the flying capacitor FC4 is precharged to a voltage of E / 4 [V] and is repeatedly charged and discharged around the voltage of E / 4 [V], The fourth flying capacitor circuit 14 generally outputs three levels of potentials of E / 2 [V], E / 4 [V], and 0 [V].
  • the difference between the output voltages of the two flying capacitor circuits 11 and 12 connected in series is equal to or less than E / 2 [V].
  • the two flying capacitor circuits 13 and 14 are controlled such that the difference between the output voltages of the two flying capacitor circuits 13 and 14 connected in series is also less than or equal to E / 2 [V]. Therefore, as the switching elements S1 to S4 of the output stage, switching elements having a withstand voltage of E / 2 [V] can be used.
  • a low-voltage, high-performance low-voltage switching element such as a MOSFET can be used in the output stage, an inexpensive, high-performance power converter can be provided.
  • the low withstand voltage switching element it is possible to reduce the recovery current generated when switching the switching element, so it is possible to suppress damage to the element due to the recovery current.
  • switching elements S1 to S4 in the output stage are controlled to operate only when the polarity of the output voltage is switched. Therefore, the frequency of duty control of the switching elements S1 to S4 is considerably lower than the frequency of duty control of the switching elements constituting the four flying capacitor circuits 11 to. Therefore, in place of each of the switching elements S1 to S4, a plurality of switching elements with lower withstand voltage can be connected in series.
  • the switching element of the output stage in the switching element of the output stage, the timing of rising or falling of the control signal input to the plurality of switching elements connected in series, or the characteristic of the switching element This is because even if a slight deviation in the on / off timing of the plurality of switching elements occurs due to a difference or the like, a sharp rise in voltage can be suppressed by the snubber circuit or the like, and appropriate protection can be performed.
  • the switching pattern in the second example of the control method to be described later since the switching elements S1 to S4 can be switched in a state where the voltage is zero, further timing deviation is allowed.
  • FIG. 2 is a circuit diagram of a power conversion device according to a second embodiment of the present invention.
  • switching elements S1 to S4 in the output stage of power conversion device 10 shown in FIG. 1 are respectively replaced with two switching elements connected in series.
  • the other configuration is the same as that shown in FIG.
  • the withstand voltage of the switching element in the output stage can be halved compared to that of the power conversion device 10 shown in FIG. 1, so all the withstand voltages of the switching elements S1a to S4b in the output stage are It becomes E / 4 [V]. Therefore, as all the switching elements constituting the power conversion device 10 shown in FIG. 2, switching elements having a withstand voltage of E / 4 [V] can be used. For example, when the DC power supply voltage is 600 [V], all the switching elements can be constituted by cheaper and high-performance switching elements having a withstand voltage of 150 [V], so that they are inexpensive and high-performance A power converter can be provided.
  • All the switching elements constituting the power conversion device 10 shown in FIG. 2 are constituted by MOSFETs, and gate signals are supplied from a control circuit (not shown) to the gate terminals of the respective switching elements to control on / off. Do.
  • FIG. 3 shows a switching pattern when outputting an output voltage of a polarity in which the U phase is + and the W phase is ⁇ in the first example of the switching pattern in the control method of the power conversion device according to the embodiment.
  • the switching elements are illustrated in a simplified manner for the sake of clarity.
  • FIG. 3A shows a switching pattern (1) for outputting an output voltage of + E [V].
  • the switching elements S5a and S5b of the first flying capacitor circuit 11 are turned on, S5c and S5d are turned off, and E [V] is output from the first flying capacitor circuit 11, and the output
  • the switching elements S1a and S1b of the stage are turned on, and S2a and S2b are turned off, and E [V] outputted from the first flying capacitor circuit 11 is outputted from the first output terminal OUT1.
  • the switching elements S8c and S8d of the fourth flying capacitor circuit 14 are turned on, and S8a and S8b are turned off to cause the fourth flying capacitor circuit 14 to output 0 [V], and the switching element S4a of the output stage and S4b is turned on, S3a and S3b are turned off, and 0 [V] output from the fourth flying capacitor circuit 14 is output from the second output terminal OUT2.
  • the output voltage of + E [V] is output from the first output terminal OUT1 and the second output terminal OUT2.
  • the first flying capacitor circuit 11 A difference between the output potential and the potential output from the second flying capacitor circuit 12 can be set to E / 2 [V]. Specifically, when E2 [V] is output from the second flying capacitor circuit 12 with the switching elements S6a and S6b of the second flying capacitor circuit 12 turned on and S6c and S6d turned off, the first The difference between the potential E [V] output from the flying capacitor circuit 11 and the potential E / 2 [V] output from the second flying capacitor circuit 12 is E / 2 [V].
  • the third flying capacitor circuit 13 is A difference between the output potential and the potential output from the fourth flying capacitor circuit 14 can be set to E / 2 [V]. Specifically, when the switching elements S7c and S7d of the third flying capacitor circuit 13 are turned on and the signals S7a and S7b are turned off, the third flying capacitor circuit 13 outputs E / 2 [V]. The difference between the potential E / 2 [V] output from the flying capacitor circuit 13 and the potential 0 [V] output from the fourth flying capacitor circuit 14 is E / 2 [V].
  • the four flying capacitors FC1 to FC4 are neither charged nor discharged, and charge is maintained.
  • FIG. 3 (b) shows a switching pattern (2) for outputting an output voltage of + E / 2 [V].
  • the switching elements S5a and S5c of the first flying capacitor circuit 11 are turned on, and S5b and S5d are turned off to cause the first flying capacitor circuit 11 to output 3E / 4 [V].
  • the switching elements S1a and S1b of the output stage are turned on, S2a and S2b are turned off, and 3E / 4 [V] outputted from the first flying capacitor circuit 11 is outputted from the first output terminal OUT1.
  • the switching elements S8b and S8d of the fourth flying capacitor circuit 14 are turned on, and S8a and S8c are turned off to cause the fourth flying capacitor circuit 14 to output E / 4 [V], and the switching element of the output stage S4a and S4b are turned on, S3a and S3b are turned off, and E / 4 [V] outputted from the fourth flying capacitor circuit 14 is outputted from the second output terminal OUT2.
  • an output voltage of + E / 2 [V] is output from the first output terminal OUT1 and the second output terminal OUT2.
  • the switching elements S6a and S6c of the second flying capacitor circuit 12 are turned on and S6b and S6d are turned off to cause the second flying capacitor circuit 12 to output E / 4 [V], the first flying can be obtained.
  • the difference between the potential 3E / 4 [V] output from the capacitor circuit 11 and the potential E / 4 [V] output from the second flying capacitor circuit 12 is E / 2 [V].
  • flying capacitors FC1 and FC4 are charged, and flying capacitors FC2 and FC3 are not charged or discharged.
  • FIG. 3C shows a switching pattern (3) for outputting an output voltage of + E / 2 [V].
  • the switching elements S5b and S5d of the first flying capacitor circuit 11 are turned on, and S5a and S5c are turned off to output 3E / 4 [V] from the first flying capacitor circuit 11.
  • the switching elements S1a and S1b of the output stage are turned on, S2a and S2b are turned off, and 3E / 4 [V] outputted from the first flying capacitor circuit 11 is outputted from the first output terminal OUT1.
  • the switching elements S8a and S8c of the fourth flying capacitor circuit 14 are turned on, and S8b and S8d are turned off to cause the fourth flying capacitor circuit 14 to output E / 4 [V], and the switching element of the output stage S4a and S4b are turned on, S3a and S3b are turned off, and E / 4 [V] outputted from the fourth flying capacitor circuit 14 is outputted from the second output terminal OUT2.
  • an output voltage of + E / 2 [V] is output from the first output terminal OUT1 and the second output terminal OUT2.
  • the switching elements S6b and S6d of the second flying capacitor circuit 12 are turned on, and S6a and S6c are turned off to cause the second flying capacitor circuit 12 to output E / 4 [V], the first flying can be obtained.
  • the difference between the potential 3E / 4 [V] output from the capacitor circuit 11 and the potential E / 4 [V] output from the second flying capacitor circuit 12 is E / 2 [V].
  • the flying capacitors FC1 and FC4 are discharged, and the flying capacitors FC2 and FC3 are not charged or discharged.
  • FIG. 3D shows a switching pattern (4) for outputting an output voltage of + E / 2 [V].
  • the switching elements S5c and S5d of the first flying capacitor circuit 11 are turned on, and S5a and S5b are turned off to output E / 2 [V] from the first flying capacitor circuit 11.
  • the switching elements S1a and S1b in the output stage are turned on, and S2a and S2b are turned off to output E / 2 [V] output from the first flying capacitor circuit 11 from the first output terminal OUT1.
  • the four flying capacitors FC1 to FC4 are neither charged nor discharged, and charge is maintained.
  • FIG. 4 shows a switching pattern when outputting an output voltage of a polarity in which the U phase is ⁇ and the W phase is + in the first example of the switching pattern in the control method of the power conversion device according to the embodiment. Also in FIG. 4, the switching elements are illustrated in a simplified manner for the sake of clarity.
  • FIG. 4A shows a switching pattern (1) for outputting an output voltage of ⁇ E [V].
  • switching pattern (1) switching elements S6c and S6d of second flying capacitor circuit 12 are turned on, S6a and S6b are turned off, and 0 [V] is output from second flying capacitor circuit 12, and an output is also made.
  • the switching elements S2a and S2b of the stage are turned on and S1a and S1b are turned off, and 0 [V] outputted from the second flying capacitor circuit 12 is outputted from the first output terminal OUT1.
  • the switching elements S7a and S7b of the third flying capacitor circuit 13 are turned on, and S7c and S7d are turned off to cause the third flying capacitor circuit 13 to output E [V], and the switching element S3a of the output stage and S3b is turned on, S4a and S4b are turned off, and E [V] output from the third flying capacitor circuit 13 is output from the second output terminal OUT2.
  • E [V] output from the third flying capacitor circuit 13 is output from the second output terminal OUT2.
  • an output voltage of -E [V] is output from the first output terminal OUT1 and the second output terminal OUT2.
  • the switching elements S5c and S5d of the first flying capacitor circuit 11 are turned on, and S5a and S5b are turned off to cause the first flying capacitor circuit 11 to output E / 2 [V], the first flying can be obtained.
  • the difference between the potential E / 2 [V] output from the capacitor circuit 11 and the potential 0 [V] output from the second flying capacitor circuit 12 is E / 2 [V].
  • the third flying can be performed.
  • the difference between the potential E [V] output from the capacitor circuit 13 and the potential E / 2 [V] output from the fourth flying capacitor circuit 14 is E / 2 [V].
  • the four flying capacitors FC1 to FC4 are neither charged nor discharged, and charge is maintained.
  • FIG. 4B shows a switching pattern (2) for outputting an output voltage of ⁇ E / 2 [V].
  • the switching elements S6b and S6d of the second flying capacitor circuit 12 are turned on, and S6a and S6c are turned off to output E / 4 [V] from the second flying capacitor circuit 12.
  • the switching elements S2a and S2b of the output stage are turned on, and S1a and S1b are turned off, and E / 4 [V] outputted from the second flying capacitor circuit 12 is outputted from the first output terminal OUT1.
  • the switching elements S7a and S7c of the third flying capacitor circuit 13 are turned on, and S7b and S7d are turned off to cause the third flying capacitor circuit 13 to output 3E / 4 [V], and the switching element of the output stage S3a and S3b are turned on, S4a and S4b are turned off, and 3E / 4 [V] outputted from the third flying capacitor circuit 13 is outputted from the second output terminal OUT2.
  • an output voltage of -E / 2 [V] is output from the first output terminal OUT1 and the second output terminal OUT2.
  • the third flying can be performed.
  • the difference between the potential 3E / 4 [V] output from the capacitor circuit 13 and the potential E / 4 [V] output from the fourth flying capacitor circuit 14 is E / 2 [V].
  • flying capacitors FC2 and FC3 are charged, and flying capacitors FC1 and FC4 are not charged or discharged.
  • FIG. 4C shows a switching pattern (3) for outputting an output voltage of ⁇ E / 2 [V].
  • the switching elements S6a and S6c of the second flying capacitor circuit 12 are turned on, and S6b and S6d are turned off to output E / 4 [V] from the second flying capacitor circuit 12.
  • the switching elements S2a and S2b of the output stage are turned on, and S1a and S1b are turned off, and E / 4 [V] outputted from the second flying capacitor circuit 12 is outputted from the first output terminal OUT1.
  • the switching elements S7b and S7d of the third flying capacitor circuit 13 are turned on, and S7a and S7c are turned off to cause the third flying capacitor circuit 13 to output 3E / 4 [V], and the switching element of the output stage S3a and S3b are turned on, S4a and S4b are turned off, and 3E / 4 [V] outputted from the third flying capacitor circuit 13 is outputted from the second output terminal OUT2.
  • an output voltage of -E / 2 [V] is output from the first output terminal OUT1 and the second output terminal OUT2.
  • the third flying can be performed.
  • the difference between the potential 3E / 4 [V] output from the capacitor circuit 13 and the potential E / 4 [V] output from the fourth flying capacitor circuit 14 is E / 2 [V].
  • the flying capacitors FC2 and FC3 are discharged, and the flying capacitors FC1 and FC4 are not charged or discharged.
  • FIG. 4 (d) shows a switching pattern (4) for outputting an output voltage of -0 [V].
  • the switching elements S6a and S6b of the second flying capacitor circuit 12 are turned on, and S6c and S6d are turned off to output E / 2 [V] from the second flying capacitor circuit 12.
  • the switching elements S2a and S2b of the output stage are turned on, and S1a and S1b are turned off to output E / 2 [V] output from the second flying capacitor circuit 12 from the first output terminal OUT1.
  • the switching elements S7c and S7d of the third flying capacitor circuit 13 are turned on, and S7a and S7b are turned off to cause the third flying capacitor circuit 13 to output E / 2 [V], and the switching element of the output stage S3a and S3b are turned on, S4a and S4b are turned off, and E / 2 [V] output from the third flying capacitor circuit 13 is output from the second output terminal OUT2.
  • E / 2 [V] output from the third flying capacitor circuit 13 is output from the second output terminal OUT2.
  • the four flying capacitors FC1 to FC4 are neither charged nor discharged, and charge is maintained.
  • power conversion device 10 can output five steps of voltages of -E, -E / 2, 0, + E / 2, and + E, but in the first example, In all the switching patterns, the difference between the output voltage of the first flying capacitor circuit 11 and the output voltage of the second flying capacitor circuit 12 is E / 2 [V] or less, and the output voltage of the third flying capacitor circuit 13 And the difference between the output voltages of the fourth flying capacitor circuit 14 and E / 2 [V] or less. Further, as shown in FIG.
  • FIG. 5 shows a switching pattern when outputting an output voltage of a polarity in which the U phase is + and the W phase is ⁇ in the second example of the switching pattern in the control method of the power conversion device according to the embodiment.
  • switching patterns (1) to (4) shown in FIGS. 5 (a) to 5 (d) switching elements constituting the first flying capacitor circuit 11 and the fourth flying capacitor circuit 14 and switching elements of the output stage
  • the switching patterns are the same as the switching patterns (1) to (4) in the first example shown in FIGS. 3 (a) to 3 (d), respectively. Therefore, the voltages output from the first output terminal OUT1 and the second output terminal OUT2 and the states of charge and discharge of the flying capacitors FC1 and FC4 are also the switching in the first example shown in FIGS. 3 (a) to (d). The same as in the cases of patterns (1) to (4).
  • the switching patterns of the switching elements forming the second flying capacitor circuit 12 and the third flying capacitor circuit 13 are all the same. , Switching elements S6a, S6b, S7c, and S7d remain on all the time, and switching elements S6c, S6d, S7a, and S7b remain off all the time. Therefore, both the output voltage of the second flying capacitor circuit 12 and the output voltage of the third flying capacitor circuit 13 remain at E / 2 [V].
  • the difference between the output voltage of the first flying capacitor circuit 11 and the output voltage of the second flying capacitor circuit 12 is E / 2 [V] in switching pattern (1) and in switching patterns (2) and (3).
  • E / 4 [V] switching pattern (4) becomes 0 [V].
  • the difference between the output voltage of the third flying capacitor circuit 13 and the output voltage of the fourth flying capacitor circuit 14 is also E / 2 [V] in the switching pattern (1) and in the switching patterns (2) and (3).
  • switching pattern (4) becomes 0 [V].
  • the difference between the output voltage of the first flying capacitor circuit 11 and the output voltage of the second flying capacitor circuit 12 and the output voltage of the third flying capacitor circuit 13 and the fourth flying Control can be performed so that the difference between the output voltages of the capacitor circuit 14 is equal to or less than E / 2 [V].
  • FIG. 6 shows a switching pattern when outputting an output voltage of a polarity in which the U phase is ⁇ and the W phase is + in the second example of the switching pattern in the control method of the power conversion device according to the embodiment.
  • the switching patterns (1) to (4) shown in FIGS. 6 (a) to 6 (d) switching elements constituting the second flying capacitor circuit 12 and the third flying capacitor circuit 13 and switching elements of the output stage
  • the switching patterns are the same as the switching patterns (1) to (4) in the first example shown in FIGS. 4 (a) to 4 (d), respectively. Therefore, the voltages outputted from the first output terminal OUT1 and the second output terminal OUT2 and the charge / discharge states of the flying capacitors FC2 and FC3 are also the switching in the first example shown in FIGS. 4 (a) to (d).
  • the switching patterns of the switching elements constituting the first flying capacitor circuit 11 and the fourth flying capacitor circuit 14 are all the same. , Switching elements S5c, S5d, S8a, and S8b remain on, and switching elements S5a, S5b, S8c, and S8d remain off. Therefore, both the output voltage of the first flying capacitor circuit 11 and the output voltage of the fourth flying capacitor circuit 14 remain at E / 2 [V].
  • the difference between the output voltage of the first flying capacitor circuit 11 and the output voltage of the second flying capacitor circuit 12 is E / 2 [V] in switching pattern (1) and in switching patterns (2) and (3).
  • E / 4 [V] switching pattern (4) becomes 0 [V].
  • the difference between the output voltage of the third flying capacitor circuit 13 and the output voltage of the fourth flying capacitor circuit 14 is also E / 2 [V] in the switching pattern (1) and in the switching patterns (2) and (3).
  • switching pattern (4) becomes 0 [V].
  • the difference between the output voltage of the first flying capacitor circuit 11 and the output voltage of the second flying capacitor circuit 12 and the output voltage of the third flying capacitor circuit 13 and the fourth flying Control can be performed so that the difference between the output voltages of the capacitor circuit 14 is equal to or less than E / 2 [V].
  • the difference between the output voltage of the first flying capacitor circuit 11 and the output voltage of the second flying capacitor circuit 12 is also The difference between the output voltage of the third flying capacitor circuit 13 and the output voltage of the fourth flying capacitor circuit 14 is also 0 [V]. Therefore, since the switching elements in the output stage can be controlled by zero voltage switching (ZVS), it is possible to reduce loss, load and the like that occur during switching.
  • ZVS zero voltage switching
  • different switching patterns (2) and (3) have the same voltage -E / 2 [V].
  • the switching pattern (2) the flying capacitors FC2 and FC3 are charged, and in the switching pattern (3), the flying capacitors FC2 and FC3 are discharged. Therefore, the voltages of the flying capacitors FC2 and FC3 can be kept constant by controlling the duty ratio of the switching pattern (2) which outputs the output voltage of -E / 2 [V] and the switching pattern (3). Thereby, the output voltage of power converter 10 can be controlled more accurately and efficiently.
  • both of the two flying capacitors are charged or discharged, but it is also possible to control to charge one while discharging the other.
  • FIG. 7 shows another example of the switching pattern (2) shown in FIG. 3 (b) and the switching pattern (3) shown in FIG. 3 (c).
  • the switching pattern shown in FIG. 7 (a) is the same as the switching pattern (2) shown in FIG. 3 (b)
  • the switching pattern shown in FIG. 7 (c) is the switching pattern shown in FIG. 3 (c) Same as (3) but again shown for comparison.
  • the switching pattern (2 ') shown in FIG. 7 (b) the switching pattern of the switching elements constituting the two flying capacitor circuits 11 and 12 on the U phase side is the same as the switching pattern (2). Since the switching patterns of the switching elements constituting the two flying capacitor circuits 13 and 14 on the side are the same as the switching pattern (3), the flying capacitor FC1 is charged while the flying capacitor FC4 is discharged.
  • the switching patterns of the switching elements constituting the two U-phase side flying capacitor circuits 11 and 12 are the same as the switching pattern (3). Since the switching patterns of the switching elements constituting the two flying capacitor circuits 13 and 14 on the side are the same as the switching pattern (2), the flying capacitor FC1 is discharged while the flying capacitor FC4 is charged.
  • the switching patterns (2) shown in FIGS. 4 (b), 5 (b) and 6 (b) and the switching patterns shown in FIGS. 4 (c), 5 (c) and 6 (c) The same applies to (3).
  • switching patterns (2) and (3 ') are used without using switching patterns (2) and (3).
  • the switching patterns of the switching elements constituting the two flying capacitor circuits connected in series interlock with each other, and the opposing arms connected in parallel
  • the switching patterns of the switching elements constituting the two flying capacitor circuits connected in series are inverted. That is, the first flying capacitor circuit 11 and the second flying capacitor circuit 12 are controlled in conjunction with each other, and the third flying capacitor circuit 13 and the fourth flying capacitor circuit 14 are also controlled in conjunction with the first flying capacitor circuit 11.
  • the second flying capacitor circuit 12 and the third flying capacitor circuit 13 and the fourth flying capacitor circuit 14 are reversely controlled.
  • control lines for supplying gate signals from the control circuit to the gate terminals of the switching elements constituting the power conversion device 10 are four for controlling the switching elements constituting the flying capacitor circuits 11 to 14, A total of six may be sufficient for controlling the polarity of the output voltage by switching elements in the output stage.
  • the switching elements constituting the third flying capacitor circuit 13 and the fourth flying capacitor circuit 14 include control signals supplied to the switching elements constituting the first flying capacitor circuit 11 and the second flying capacitor circuit 12. An inverted signal is provided.
  • the configuration of the control line can be simplified, so that an inexpensive and compact power conversion device can be provided.
  • control can be simplified, the occurrence of malfunction or failure can be reduced.
  • switching patterns (2) and (3) not only switching patterns (2) and (3) but also switching patterns (2 ′) and (3 ′) are used in combination.
  • the respective flying capacitors can be charged and discharged independently, so the voltage of the flying capacitors can be finer. Can be adjusted and kept constant.
  • the first flying capacitor circuit 11 and the second flying capacitor circuit 12 are interlocked and controlled, and the third flying capacitor circuit 13 and the fourth flying capacitor circuit 14 are interlocked and controlled.
  • Control lines for supplying gate signals to the gate terminals of the switching elements constituting the power conversion device 10 from the above are four for controlling the switching elements constituting the flying capacitor circuits 11 and 12, and the flying capacitor circuit 13 And 14 for controlling the switching elements and two for controlling the polarity of the output voltage by the switching elements of the output stage.
  • the switching patterns described above are all switching patterns in the case where power is sent from the DC side to the AC side, but as described above, the power conversion device 10 according to the present embodiment performs power from the AC side to the DC side. It is also possible to send In this case, since the direction of the current is reversed, charging and discharging of the flying capacitor are reversed.
  • FIG. 8 illustrates a first example of a control method of the power conversion device according to the embodiment.
  • two carrier waves are used to control the duty ratio of the switching element.
  • gate signals Gu1 and Gu4 are generated by comparison between the first carrier wave (solid line) which is a triangular wave and the reference signal for duty control, and the phase of the first carrier wave is generated.
  • the gate signals Gu2 and Gu3 are generated by comparison of the second carrier broken line (inverse with each other) with the reference signal for duty control.
  • the generated gate signals Gu1 to Gu4 are shown in the second to fifth stages.
  • the reference signal for duty control is adjusted according to the voltage which the power conversion device 10 should output.
  • the generated gate signals Gu1 to Gu4 are supplied to the respective switching elements via control lines.
  • switching patterns (2 ') and (3') are not used, and switching patterns (2) and (3) are used. Therefore, the gate signal Gu1 is supplied to the switching elements S5a and S6a, the inverted signal of the gate signal Gu1 is supplied to S7a and S8a, the gate signal Gu2 is supplied to S5b and S5b, and the inverted signal of the gate signal Gu2 to S7b and S8b.
  • the inverted signal of the gate signal Gu3 is supplied to S7c and S8c, the gate signal Gu4 is supplied to S5d and S5d, and the gate signal Gu4 is supplied to S7d and S8d.
  • An inverted signal is provided.
  • the switching pattern realized by the gate signals Gu1 to Gu4 is shown in the sixth stage, and the state of charge and discharge of the flying capacitor is shown in the seventh stage.
  • gate signals are generated using two phase-inverted carrier waves, and the generated gate signals are used to control the duty ratio of the switching pattern, so as shown in the seventh stage, in each period In the switching pattern (2), the period during which the flying capacitors FC1 and FC4 (FC2 and FC3) are charged is always equal to the period during which the flying capacitors FC1 and FC4 (FC2 and FC3) are discharged in the switching pattern (3) be able to.
  • the period of charging / discharging of the flying capacitor can be balanced by a simple configuration and control, and the voltage of the flying capacitor can be kept constant.
  • FIG. 9 illustrates a second example of the control method of the power conversion device according to the embodiment.
  • the duty ratio of the switching element is controlled using two carriers, but in the second example, the carrier level is adjusted according to the voltage of the flying capacitor. Makes the duty ratio adjustable.
  • the voltage of the flying capacitor varies due to variations in element characteristics, load conditions, etc. And may deviate from a predetermined voltage.
  • the voltage of the flying capacitor can be adjusted by adjusting the charge period and the discharge period of the flying capacitor. Can be maintained at a predetermined voltage.
  • the two phase-inverted carriers are at the same level, but in the second period, the level of the first carrier shown by the solid line is lowered. It has been adjusted.
  • the period in which the gate signal Gu2 generated by the first carrier wave is high is longer than the first period, and the period in which the gate signal Gu3 generated by the first carrier wave is low is the first period. Since the period is longer than that of the switching pattern (3), the period of the switching pattern (3) is longer than the period of the switching pattern (2). Therefore, the period in which the flying capacitor is charged is longer than the period in which it is discharged, and as a result, the flying capacitor is charged and the voltage rises.
  • switching is performed by six control lines using switching patterns (2) and (3) without using switching patterns (2 ′) and (3 ′).
  • the elements may be controlled, but if the switching patterns (2 ') and (3') are also used together, the voltages of the U-phase flying capacitor and the W-phase flying capacitor can be adjusted independently. Therefore, the variation in voltage of the flying capacitor can be smoothed more finely and maintained at a predetermined voltage.
  • the carrier level is adjusted so that the charging period of the flying capacitor FC1 or FC2 becomes longer than the discharging period in the next and subsequent cycles, A gate signal generated by the carrier whose level has been adjusted is supplied to switching elements constituting the first flying capacitor circuit 11 and the second flying capacitor circuit 12. If the voltage of the flying capacitor FC1 or FC2 is higher than E / 4 [V], the carrier level is adjusted so that the charging period of the flying capacitor FC1 or FC2 becomes shorter than the discharging period in the next and subsequent cycles, A gate signal generated by the carrier whose level has been adjusted is supplied to switching elements constituting the first flying capacitor circuit 11 and the second flying capacitor circuit 12.
  • the carrier level is adjusted so that the charging period of the flying capacitor FC3 or FC4 is longer than the discharging period in the next and subsequent cycles,
  • the gate signal generated by the carrier whose level has been adjusted is supplied to the switching elements constituting the third flying capacitor circuit 13 and the fourth flying capacitor circuit 14.
  • the carrier level is adjusted so that the charging period of the flying capacitor FC3 or FC4 is shorter than the discharging period in the next and subsequent cycles,
  • the gate signal generated by the carrier whose level has been adjusted is supplied to the switching elements constituting the third flying capacitor circuit 13 and the fourth flying capacitor circuit 14.
  • the voltage of the flying capacitor forming the flying capacitor circuit of one of the switching elements S1a, S1b, S2a, and S2b of the U-phase output stage connected to the on-state switching element is predetermined.
  • the second comparison circuit forms a flying capacitor circuit which is connected to the switching element which is on among the switching elements S3a, S3b, S4a, and S4b of the W-phase output stage.
  • the voltage of the flying capacitor may be compared to a predetermined voltage.
  • the flying capacitors FC1 or FC3 constituting the first flying capacitor circuit 11 or the third flying capacitor circuit 13 in the upper stage Is compared with a predetermined voltage
  • the second flying capacitor circuit 12 or the fourth flying capacitor circuit 14 in the lower stage is used.
  • the voltage of the configuring flying capacitor FC2 or FC4 may be compared to a predetermined voltage. This makes it possible to control the charging and discharging of the flying capacitor based on the voltage of the flying capacitor with a large change on the side where a large current is flowing, so that the voltage of the flying capacitor can be balanced more accurately and kept constant. be able to.
  • Four comparison circuits may be provided to compare the voltage of each of the flying capacitors FC1 to FC4 with a predetermined voltage, and the voltage of each flying capacitor may be independently adjustable. Further, only a comparator circuit may be provided to compare one of the flying capacitors FC1 to FC4 with a predetermined voltage, and the voltages of all the flying capacitors may be adjusted based on the voltage of the flying capacitor.
  • Either the control signal A or the control signal B is distributed to the gate signals Gu1 to Gu4 shown in the fifth to eighth stages according to the state of the charge / discharge control signal. Specifically, when the charge / discharge control signal is at a high level indicating charging, a gate signal is generated such that a switching pattern for charging the flying capacitor is generated, and the charge / discharge control signal indicates a low level indicating discharge. In this case, a gate signal is generated to be a switching pattern for discharging the flying capacitor.
  • the switching pattern realized by the gate signals Gu1 to Gu4 is shown in the ninth stage, and the charge / discharge state of the flying capacitor is shown in the tenth stage.
  • the first to fourth flying capacitors are referenced based on the voltage of one of the flying capacitors FC1 to FC4 without using the switching patterns (2 ′) and (3 ′). All switching elements constituting the circuit may be controlled in conjunction with each other, or switching patterns (2 ′) and (3 ′) are used in combination to configure the first or second flying capacitor circuit on the U phase side. Control the switching elements that make up the first and second flying capacitor circuits in conjunction with the voltage of the flying capacitors FC1 or FC2, and configure the third or fourth flying capacitor circuit on the W phase side Switching the third and fourth flying capacitor circuits based on the voltage of the capacitor FC3 or FC4 It may be controlled in conjunction with the element.
  • four comparison circuits may be provided to compare the voltage of each of the flying capacitors FC1 to FC4 with a predetermined voltage, and the voltage of each flying capacitor may be independently adjustable, or the flying capacitors FC1 to FC4 may be provided. Only a comparator circuit may be provided to compare one of the voltages with a predetermined voltage, and the voltages of all the flying capacitors may be adjusted based on the voltage of the flying capacitor.
  • FIG. 11 shows another example of the flying capacitor circuit of the power conversion device 10 according to the embodiment.
  • the first to fourth flying capacitor circuits 11 to 14 of the power conversion device 10 output output voltages at more than three levels.
  • Possible flying capacitor circuits may be used.
  • one switching element is further connected in series on each of the high potential side and the low potential side of the four switching elements constituting the one-stage flying capacitor circuit.
  • a second flying capacitor FC (2) is further connected between the connection points of the two switching elements and the existing switching element.
  • the N (N is a natural number) stage flying capacitor circuit is similarly configured of (2N + 4) switching switching elements and N flying capacitors.
  • the voltage of the first capacitor FC (1) is controlled to be (1 / (2N + 2)) times the DC power supply voltage E
  • the voltage of the second capacitor FC (2) is the DC power supply voltage E (N / (2N + 2)) times the DC power supply voltage E (N / (2N + 2)) times the voltage of the Nth capacitor FC (N) Be done.
  • the N-stage flying capacitor circuit can output an output voltage of (2N + 1) level. Therefore, the power conversion apparatus 10 configured with four N-stage flying capacitor circuits has the first output terminal OUT1 and the first output terminal OUT1. (2N + 3) level voltage can be output from the two output terminals OUT2.
  • a connection point of the second flying capacitor circuit and a connection point of the third flying capacitor circuit and the fourth flying capacitor circuit are connected to a midpoint of the DC power supply voltage, and the first output terminal and the second output terminal are connected. Output AC power from.
  • This power conversion device generates a half wave of alternating current power when the first switching element and the fourth switching element are on and the second switching element and the third switching element are off, and the first switching is performed.
  • the element and the fourth switching element may be in the OFF state, and the second switching element and the third switching element may be in the ON state to generate a half wave of reverse polarity of the AC power.
  • the LC filter can be miniaturized.
  • the first switching element and the fourth switching element are in the on state, and the second switching element and the third switching element are in the off state, and the first switching element and the fourth In switching between the switching element in the off state and the second switching element and the third switching element in the on state, the polarity of the AC power output from the first output terminal and the second output terminal is switched. It may be controlled to operate from time to time.
  • the first to fourth switching elements can be controlled to operate only at the time of zero crossing, the first to fourth switching elements are configured by a plurality of directly connected switching elements. can do.
  • This power converter has a configuration in which a plurality of switching elements with lower withstand voltage are connected in series instead of the first switching element, the second switching element, the third switching element, or the fourth switching element. You may
  • the withstand voltage of the first to fourth switching elements in the output stage can be further reduced, so that an inexpensive and high-performance power converter can be realized.
  • the difference between the output voltage of the first flying capacitor circuit and the output voltage of the second flying capacitor circuit, and the output voltage of the third flying capacitor circuit and the output voltage of the fourth flying capacitor circuit may be controlled to be equal to or less than half the DC power supply voltage.
  • the first flying capacitor circuit includes an S5a switching element, an S5b switching element, an S5c switching element, an S5d switching element, an S5a switching element, and an S5b switching element connected in series. And a second capacitor connected between the S5c switching element and the S5d switching element, and the second flying capacitor circuit is connected in series to the S6a switching element Between the S6b switching element, the S6c switching element, the S6d switching element, the connection point between the S6a switching element and the S6b switching element, and the connection point between the S6c switching element and the S6d switching element Second key connected
  • the third flying capacitor circuit includes the S7a switching element, the S7b switching element, the S7c switching element, and the S7d switching element, the S7a switching element, and the S7b switching element connected in series.
  • a third capacitor FC3 connected between the S7c switching element and the S7d switching element, and the fourth flying capacitor circuit is connected in series to the S8a switching.
  • the fourth port connected to Sita FC4 and may also include.
  • the withstand voltages of all the switching elements constituting the power conversion device can be lowered to 1 ⁇ 4 of the DC power supply voltage, so that an inexpensive and high-performance power conversion device can be realized.
  • the first flying capacitor circuit includes one capacitor
  • the second flying capacitor circuit includes one capacitor
  • the third flying capacitor circuit includes one capacitor.
  • the fourth flying capacitor circuit includes one capacitor, and the voltage of the capacitor is controlled to be 1/4 of the DC power supply voltage, from the first output terminal and the second output terminal. , And five levels of voltage may be output.
  • the power conversion device capable of outputting five levels of output voltage can be configured by the low withstand voltage switching element, an inexpensive and high-performance power conversion device can be realized.
  • the switching element of the first flying capacitor circuit, the switching element of the second flying capacitor circuit, the switching element of the third flying capacitor circuit, and the switching element of the fourth flying capacitor circuit An element having a withstand voltage lower than the power supply voltage may be used.
  • an element having a withstand voltage lower than the voltage of the DC power supply may be used for the first switching element, the second switching element, the third switching element, or the fourth switching element.
  • the present invention is applicable to a power converter.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

電力変換装置１０は、直流電源と並列に直列接続されたフライングキャパシタ回路１１及び１２と、直流電源及び直列接続されたフライングキャパシタ回路１１及び１２と並列に直列接続されたフライングキャパシタ回路１３及び１４と、フライングキャパシタ回路１１及び１２の出力端子間に直列接続されたスイッチング素子Ｓ１及びＳ２と、フライングキャパシタ回路１３及び１４の出力端子間に直列接続されたスイッチング素子Ｓ３及びＳ４と、スイッチング素子Ｓ１及びＳ２の中点に設けられた第１出力端ＯＵＴ１と、スイッチング素子Ｓ３及びＳ４の中点に設けられた第２出力端ＯＵＴ２とを備え、フライングキャパシタ回路１１及び１２の接続点、及びフライングキャパシタ回路１３及び１４の接続点は、直流電源電圧の中点に接続され、第１出力端ＯＵＴ１と第２出力端ＯＵＴ２から交流電力が出力される。

Description

電力変換装置
　本発明は、電力変換装置に関する。
　インバータモータや太陽光発電システム、蓄電池、燃料電池などに接続されるパワーコンディショナーなどにおいて、マルチレベルインバータを含む電力変換装置が利用されている（例えば、特許文献１）。
　図１２は、特許文献１の図２に示されたインバータ装置の回路図である。インバータ装置１０１は、直流電源電圧を入力する第１入力端ＩＮ１、第２入力端ＩＮ２、交流電圧を出力する第１出力端ＯＵＴ１及び第２出力端ＯＵＴ２を備える。第１入力端ＩＮ１とグランドとの間に第１の３レベル回路１２１が接続され、第２入力端ＩＮ２とグランドとの間に第２の３レベル回路１２２が接続され、第１の３レベル回路１２１と第２の３レベル回路１２２との間にブリッジクランプ回路１３０が接続される。
　第１入力端ＩＮ１にはＶｄｃ／２が印加され、第２入力端ＩＮ２には－Ｖｄｃ／２が印加される。第１の３レベル回路１２１の出力端の電位はＶｄｃ／２～０の範囲をとり、第２の３レベル回路１２２の出力端の電位は０～－Ｖｄｃ／２の範囲をとる。したがって、インバータ装置１０１は、第１の３レベル回路１２１及び第２の３レベル回路１２２により、５つの電圧レベルを用いて電圧変換を行う５レベル回路として作用する。
　ブリッジクランプ回路１３０は、第１の３レベル回路１２１の出力をインダクタＬ１を介して第１出力端ＯＵＴ１へ接続（クランプ）し、且つ第２の３レベル回路１２２の出力をインダクタＬ２を介して第２出力端ＯＵＴ２へ接続（クランプ）する状態（第１状態）と、第１の３レベル回路１２１の出力をインダクタＬ２を介して第２出力端ＯＵＴ２へ接続（クランプ）し、且つ第２の３レベル回路１２２の出力をインダクタＬ１を介して第１出力端ＯＵＴ１へ接続（クランプ）する状態（第２状態）とを切り替える。第１状態は系統の電源周波数の前半サイクル、第２状態は系統の電源周波数の後半サイクルに対応する。
特許第５６２６２９３号公報
　特許文献１に記載されたインバータ装置は、２つのフライングキャパシタ型の３レベル回路を直列に接続しているので、スイッチ素子Ｓ１～Ｓ８のそれぞれに低耐圧のスイッチ素子を使用することができるが、出力段のブリッジクランプ回路１３０を構成するスイッチ素子Ｓ１Ｕ、Ｓ２Ｕ、Ｓ１Ｗ、Ｓ２Ｗには高耐圧のスイッチ素子を使用する必要がある。本発明者らは、出力段のスイッチ素子にも、より安価で高性能な低耐圧のスイッチング素子を使用可能な電力変換装置を開発することを課題として認識した。
　本発明は、前記従来の課題を解決するもので、より安価で高性能な電力変換装置を提供することを目的とする。
　上記課題を解決するために、本発明のある態様の電力変換装置は、直流電源と並列に直列接続された第１のフライングキャパシタ回路及び第２のフライングキャパシタ回路と、直流電源及び直列接続された第１のフライングキャパシタ回路及び第２のフライングキャパシタ回路と並列に直列接続された第３のフライングキャパシタ回路及び第４のフライングキャパシタ回路と、第１のフライングキャパシタ回路及び第２のフライングキャパシタ回路の出力端子間に直列接続された第１のスイッチング素子及び第２のスイッチング素子と、第３のフライングキャパシタ回路及び第４のフライングキャパシタ回路の出力端子間に直列接続された第３のスイッチング素子及び第４のスイッチング素子と、直列接続された第１のスイッチング素子及び第２のスイッチング素子の中点に設けられた第１の出力端子と、直列接続された第３のスイッチング素子及び第４のスイッチング素子の中点に設けられた第２の出力端子と、を備え、第１のフライングキャパシタ回路と第２のフライングキャパシタ回路の接続点、及び第３のフライングキャパシタ回路と第４のフライングキャパシタ回路の接続点は、直流電源電圧の中点に接続され、第１の出力端子と第２の出力端子から交流電力を出力する。
　本発明の別の態様の電力変換装置は、直流電源と並列に直列接続された第１のフライングキャパシタ回路及び第２のフライングキャパシタ回路と、直流電源及び直列接続された第１のフライングキャパシタ回路及び第２のフライングキャパシタ回路と並列に直列接続された第３のフライングキャパシタ回路及び第４のフライングキャパシタ回路と、第１のフライングキャパシタ回路及び第２のフライングキャパシタ回路の出力端子間に直列接続された第１のスイッチング素子及び第２のスイッチング素子と、第３のフライングキャパシタ回路及び第４のフライングキャパシタ回路の出力端子間に直列接続された第３のスイッチング素子及び第４のスイッチング素子と、直列接続された第１のスイッチング素子及び第２のスイッチング素子の中点に設けられた第１の出力端子と、直列接続された第３のスイッチング素子及び第４のスイッチング素子の中点に設けられた第２の出力端子と、を備え、第１のフライングキャパシタ回路と第２のフライングキャパシタ回路の接続点、及び第３のフライングキャパシタ回路と第４のフライングキャパシタ回路の接続点は、直流電源電圧の中点に接続され、第１の出力端子との第２出力端子から交流電力が出力され、第１のフライングキャパシタ回路の出力電圧と第２のフライングキャパシタ回路の出力電圧の差、及び、第３のフライングキャパシタ回路の出力電圧と第４のフライングキャパシタ回路の出力電圧の差が、直流電源電圧の半分の電圧以下となるように制御され、第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、及び第４のスイッチング素子は、第１の出力端子及び第２の出力端子から出力される交流電力の極性が切り替えられるときに動作するように制御され、第１の出力端子と第２の出力端子から直流電源電圧の半分の電圧を出力するときの、第１のフライングキャパシタ回路、第２のフライングキャパシタ回路、第３のフライングキャパシタ回路、及び第４のフライングキャパシタ回路を構成するスイッチング素子のスイッチングパターンとして、第１のフライングキャパシタ回路、第２のフライングキャパシタ回路、第３のフライングキャパシタ回路、又は第４のフライングキャパシタ回路を構成するフライングキャパシタが充電される第１のスイッチングパターンと放電される第２のスイッチングパターンがある。
　本発明によれば、より安価で高性能な電力変換装置を提供することができる。
本発明の第１の実施の形態に係る電力変換装置の回路図である。 本発明の第２の実施の形態に係る電力変換装置の回路図である。 実施の形態に係る電力変換装置の制御方法におけるスイッチングパターンの第１の例において、Ｕ相が＋でＷ相が－である極性の出力電圧を出力する時のスイッチングパターンを示す図である。 実施の形態に係る電力変換装置の制御方法におけるスイッチングパターンの第１の例において、Ｕ相が－でＷ相が＋である極性の出力電圧を出力する時のスイッチングパターンを示す図である。 実施の形態に係る電力変換装置の制御方法におけるスイッチングパターンの第２の例において、Ｕ相が＋でＷ相が－である極性の出力電圧を出力する時のスイッチングパターンを示す図である。 実施の形態に係る電力変換装置の制御方法におけるスイッチングパターンの第２の例において、Ｕ相が－でＷ相が＋である極性の出力電圧を出力する時のスイッチングパターンを示す図である。 図３（ｂ）に示したスイッチングパターン（２）及び図３（ｃ）に示したスイッチングパターン（３）の別の例を示す図である。 実施の形態に係る電力変換装置の制御方法の第１の例を示す図である。 実施の形態に係る電力変換装置の制御方法の第２の例を示す図である。 実施の形態に係る電力変換装置の制御方法の第３の例を示す図である。 実施の形態に係る電力変換装置のフライングキャパシタ回路の別の例を示す図である。 特許文献１の図２に示された電力変換装置の回路図である。
　図１は、本発明の第１の実施の形態に係る電力変換装置の回路図である。電力変換装置１０は、直流電源電圧を入力する第１入力端ＩＮ１、第２入力端ＩＮ２と、直流電源と並列に直列接続された第１のフライングキャパシタ回路１１及び第２のフライングキャパシタ回路１２と、直流電源及び直列接続された第１のフライングキャパシタ回路１１及び第２のフライングキャパシタ回路１２と並列に直列接続された第３のフライングキャパシタ回路１３及び第４のフライングキャパシタ回路１４と、第１のフライングキャパシタ回路１１及び第２のフライングキャパシタ回路１２の出力端子間に直列接続された第１のスイッチング素子Ｓ１及び第２のスイッチング素子Ｓ２と、第３のフライングキャパシタ回路１３及び第４のフライングキャパシタ回路１４の出力端子間に直列接続された第３のスイッチング素子Ｓ３及び第４のスイッチング素子Ｓ４と、直列接続された第１のスイッチング素子Ｓ１及び第２のスイッチング素子Ｓ２の中点に設けられた第１出力端ＯＵＴ１と、直列接続された第３つのスイッチング素子Ｓ３及び第４のスイッチング素子Ｓ４の中点に設けられた第２出力端ＯＵＴ２とを備える。
　以降の説明では、直流電源電圧を第１入力端ＩＮ１及び第２入力端ＩＮ２から入力し、交流電力を第１出力端ＯＵＴ１及び第２出力端ＯＵＴ２から出力する場合の動作について主に説明するが、この電力変換装置１０は双方向性を有しており、交流側から直流側に電力を送ることも可能である。この場合は、入力と出力が逆転し、第１出力端ＯＵＴ１及び第２出力端ＯＵＴ２は第１入力端ＩＮ１及び第２入力端ＩＮ２となり、第１入力端ＩＮ１及び第２入力端ＩＮ２は第１出力端ＯＵＴ１及び第２出力端ＯＵＴ２となる。
　図１に示した電力変換装置１０では、第１～第４のフライングキャパシタ回路１１～１４として、３レベルの電圧を出力可能な３レベル回路が使用されているが、後述するように、第１～第４のフライングキャパシタ回路１１～１４として、（２Ｎ＋３）レベル（ただし、Ｎは自然数）の電圧を出力可能なマルチレベル回路が使用されてもよい。
　第１入力端ＩＮ１と第２入力端ＩＮ２との間には、容量値が同じである２つのキャパシタＣ１及びＣ２が直列接続される。２つのキャパシタＣ１及びＣ２が同じ容量値を有するので、２つのキャパシタＣ１及びＣ２のそれぞれの端子間電圧は直流電源電圧Ｅの半分（Ｅ／２）に等しい。したがって、第１入力端ＩＮ１の電位をＥ［Ｖ］、第２入力端ＩＮ２の電位を０［Ｖ］とすると、キャパシタＣ１とキャパシタＣ２との接続点の電位はＥ／２［Ｖ］となる。このように、図１に示した電力変換装置１０では、２つのキャパシタＣ１及びＣ２により直流電源電圧を分圧しているが、別の例では、２つの抵抗器により直流電源電圧を分圧してもよいし、それぞれＥ／２［Ｖ］である２つの直流電源が接続されてもよい。第１のフライングキャパシタ回路１１と第２のフライングキャパシタ回路１２の接続点、及び第３のフライングキャパシタ回路１３と第４のフライングキャパシタ回路１４の接続点は、２つのキャパシタＣ１及びＣ２により分圧された直流電源電圧の中点に接続される。
　第１～第４のフライングキャパシタ回路１１～１４は、全て、フライングキャパシタ形の３レベル回路であり、それぞれ、直列接続された４つのスイッチング素子と、１つのフライングキャパシタにより構成される。なお、別の例では、フライングキャパシタ形以外の３レベル回路が使用されてもよいし、３よりも多いレベルのマルチレベル回路が使用されてもよい。
　第１のフライングキャパシタ回路１１は、４つのスイッチング素子Ｓ５ａ、Ｓ５ｂ、Ｓ５ｃ、Ｓ５ｄと、１つのフライングキャパシタＦＣ１により構成される。４つのスイッチング素子Ｓ５ａ～Ｓ５ｄは、ＮチャネルのＭＯＳＦＥＴにより構成され、それぞれのＭＯＳＦＥＴのソース・ドレイン間にボディーダイオードが接続されている。４つのスイッチング素子Ｓ５ａ～Ｓ５ｄは、Ｓ５ａ、Ｓ５ｂ、Ｓ５ｃ、Ｓ５ｄの順に直列接続され、スイッチング素子Ｓ５ａは第１入力端ＩＮ１に接続され、スイッチング素子Ｓ５ｄはキャパシタＣ１とキャパシタＣ２との接続点に接続される。フライングキャパシタＦＣ１の一端はスイッチング素子Ｓ５ａとスイッチング素子Ｓ５ｂとの接続点に接続され、フライングキャパシタＦＣ１の他端はスイッチング素子Ｓ５ｃとスイッチング素子Ｓ５ｄとの接続点に接続される。したがって、スイッチング素子Ｓ５ｂとスイッチング素子Ｓ５ｃとの接続点に設けられた出力端からは、スイッチング素子Ｓ５ａから入力される電位Ｅ［Ｖ］と、スイッチング素子Ｓ５ｄから入力される電位Ｅ／２［Ｖ］の間の範囲の電位が出力されるが、フライングキャパシタＦＣ１はＥ／４［Ｖ］の電圧になるようにプリチャージされ、Ｅ／４［Ｖ］の電圧を中心として充放電を繰り返されるので、第１のフライングキャパシタ回路１１からは、概ね、Ｅ［Ｖ］、３Ｅ／４［Ｖ］、Ｅ／２［Ｖ］の３レベルの電位が出力されることになる。
　第２のフライングキャパシタ回路１２は、４つのスイッチング素子Ｓ６ａ、Ｓ６ｂ、Ｓ６ｃ、Ｓ６ｄと、１つのフライングキャパシタＦＣ２により構成される。４つのスイッチング素子Ｓ６ａ～Ｓ６ｄは、ＮチャネルのＭＯＳＦＥＴにより構成され、それぞれのＭＯＳＦＥＴのソース・ドレイン間にボディーダイオードが接続されている。４つのスイッチング素子Ｓ６ａ～Ｓ６ｄは、Ｓ６ａ、Ｓ６ｂ、Ｓ６ｃ、Ｓ６ｄの順に直列接続され、スイッチング素子Ｓ６ａはキャパシタＣ１とキャパシタＣ２との接続点に接続され、スイッチング素子Ｓ６ｄは第２入力端ＩＮ２に接続される。フライングキャパシタＦＣ２の一端はスイッチング素子Ｓ６ａとスイッチング素子Ｓ６ｂとの接続点に接続され、フライングキャパシタＦＣ２の他端はスイッチング素子Ｓ６ｃとスイッチング素子Ｓ６ｄとの接続点に接続される。したがって、スイッチング素子Ｓ６ｂとスイッチング素子Ｓ６ｃとの接続点に設けられた出力端からは、スイッチング素子Ｓ６ａから入力される電位Ｅ／２［Ｖ］と、スイッチング素子Ｓ６ｄから入力される電位０［Ｖ］の間の範囲の電位が出力されるが、フライングキャパシタＦＣ２はＥ／４［Ｖ］の電圧になるようにプリチャージされ、Ｅ／４［Ｖ］の電圧を中心として充放電を繰り返されるので、第２のフライングキャパシタ回路１２からは、概ね、Ｅ／２［Ｖ］、Ｅ／４［Ｖ］、０［Ｖ］の３レベルの電位が出力されることになる。
　第３のフライングキャパシタ回路１３は、４つのスイッチング素子Ｓ７ａ、Ｓ７ｂ、Ｓ７ｃ、Ｓ７ｄと、１つのフライングキャパシタＦＣ３により構成される。４つのスイッチング素子Ｓ７ａ～Ｓ７ｄは、ＮチャネルのＭＯＳＦＥＴにより構成され、それぞれのＭＯＳＦＥＴのソース・ドレイン間にボディーダイオードが接続されている。４つのスイッチング素子Ｓ７ａ～Ｓ７ｄは、Ｓ７ａ、Ｓ７ｂ、Ｓ７ｃ、Ｓ７ｄの順に直列接続され、スイッチング素子Ｓ７ａは第１入力端ＩＮ１に接続され、スイッチング素子Ｓ７ｄはキャパシタＣ１とキャパシタＣ２との接続点に接続される。フライングキャパシタＦＣ３の一端はスイッチング素子Ｓ７ａとスイッチング素子Ｓ７ｂとの接続点に接続され、フライングキャパシタＦＣ３の他端はスイッチング素子Ｓ７ｃとスイッチング素子Ｓ７ｄとの接続点に接続される。したがって、スイッチング素子Ｓ７ｂとスイッチング素子Ｓ７ｃとの接続点に設けられた出力端からは、スイッチング素子Ｓ７ａから入力される電位Ｅ［Ｖ］と、スイッチング素子Ｓ７ｄから入力される電位Ｅ／２［Ｖ］の間の範囲の電位が出力されるが、フライングキャパシタＦＣ３はＥ／４［Ｖ］の電圧になるようにプリチャージされ、Ｅ／４［Ｖ］の電圧を中心として充放電を繰り返されるので、第３のフライングキャパシタ回路１３からは、概ね、Ｅ［Ｖ］、３Ｅ／４［Ｖ］、Ｅ／２［Ｖ］の３レベルの電位が出力されることになる。
　第４のフライングキャパシタ回路１４は、４つのスイッチング素子Ｓ８ａ、Ｓ８ｂ、Ｓ８ｃ、Ｓ８ｄと、１つのフライングキャパシタＦＣ４により構成される。４つのスイッチング素子Ｓ８ａ～Ｓ８ｄは、ＮチャネルのＭＯＳＦＥＴにより構成され、それぞれのＭＯＳＦＥＴのソース・ドレイン間にボディーダイオードが接続されている。４つのスイッチング素子Ｓ８ａ～Ｓ８ｄは、Ｓ８ａ、Ｓ８ｂ、Ｓ８ｃ、Ｓ８ｄの順に直列接続され、スイッチング素子Ｓ８ａはキャパシタＣ１とキャパシタＣ２との接続点に接続され、スイッチング素子Ｓ８ｄは第２入力端ＩＮ２に接続される。フライングキャパシタＦＣ４の一端はスイッチング素子Ｓ８ａとスイッチング素子Ｓ８ｂとの接続点に接続され、フライングキャパシタＦＣ４の他端はスイッチング素子Ｓ８ｃとスイッチング素子Ｓ８ｄとの接続点に接続される。したがって、スイッチング素子Ｓ８ｂとスイッチング素子Ｓ８ｃとの接続点に設けられた出力端からは、スイッチング素子Ｓ８ａから入力される電位Ｅ／２［Ｖ］と、スイッチング素子Ｓ８ｄから入力される電位０［Ｖ］の間の範囲の電位が出力されるが、フライングキャパシタＦＣ４はＥ／４［Ｖ］の電圧になるようにプリチャージされ、Ｅ／４［Ｖ］の電圧を中心として充放電を繰り返されるので、第４のフライングキャパシタ回路１４からは、概ね、Ｅ／２［Ｖ］、Ｅ／４［Ｖ］、０［Ｖ］の３レベルの電位が出力されることになる。
　本実施の形態に係る電力変換装置１０では、４つの３レベル回路を全てフライングキャパシタ形の３レベル回路により構成するので、４つのフライングキャパシタ回路１１～１４を構成する全てのスイッチング素子の耐圧をＥ／４［Ｖ］とすることができる。これにより、安価で高性能なＭＯＳＦＥＴなどの低耐圧スイッチング素子を使用することができるので、安価で高性能な電力変換装置を提供することができる。なお、別の例では、４つのフライングキャパシタ回路１１～１４を構成するスイッチング素子の一部または全部を、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの他のスイッチング素子により構成してもよい。
　後述するように、本実施の形態に係る電力変換装置の制御方法では、直列接続された２つのフライングキャパシタ回路１１及び１２の出力電圧の差がＥ／２［Ｖ］以下となるように、２つのフライングキャパシタ回路１１及び１２を制御する。また、直列接続された２つのフライングキャパシタ回路１３及び１４の出力電圧の差もＥ／２［Ｖ］以下となるように、２つのフライングキャパシタ回路１３及び１４を制御する。したがって、出力段のスイッチング素子Ｓ１～Ｓ４として、耐圧がＥ／２［Ｖ］であるスイッチング素子を使用することができる。これにより、安価で高性能なＭＯＳＦＥＴなどの低耐圧スイッチング素子を出力段にも使用することができるので、安価で高性能な電力変換装置を提供することができる。また、低耐圧スイッチング素子を使用することにより、スイッチング素子の切り替えの際に生じるリカバリ電流を低減させることができるので、リカバリ電流に起因する素子の損傷を抑えることができる。
　また、後述するように、本実施の形態に係る電力変換装置の制御方法では、出力段のスイッチング素子Ｓ１～Ｓ４は、出力電圧の極性が切り替えられる時のみに動作するように制御する。そのため、スイッチング素子Ｓ１～Ｓ４のデューティー制御の周波数は、４つのフライングキャパシタ回路１１～１４を構成するスイッチング素子のデューティー制御の周波数よりもかなり低くなる。したがって、それぞれのスイッチング素子Ｓ１～Ｓ４に代えて、より耐圧の低い複数のスイッチング素子を直列に接続した構成とすることができる。本実施の形態に係る電力変換装置１０では、出力段のスイッチング素子において、直列に接続された複数のスイッチング素子に入力される制御信号の立ち上がりまたは立ち下がりのタイミングのずれや、スイッチング素子の特性の差異などに起因する、複数のスイッチング素子のオンオフのタイミングの多少のずれが生じても、スナバ回路などにより電圧の急上昇を抑制し、適切に保護することができるからである。なお、後述する制御方法の第２の例におけるスイッチングパターンにおいては、電圧がゼロの状態でスイッチング素子Ｓ１～Ｓ４をスイッチングすることができるので、更にタイミングのずれが許容される。
　図２は、本発明の第２の実施の形態に係る電力変換装置の回路図である。図２に示した電力変換装置１０は、図１に示した電力変換装置１０の出力段のスイッチング素子Ｓ１～Ｓ４が、それぞれ、直列接続された２つのスイッチング素子に置き換えられている。それ以外の構成は、図１と同様である。
　このような構成によれば、出力段のスイッチング素子の耐圧を、図１に示した電力変換装置１０と比べてさらに半分にすることができるので、出力段のスイッチング素子Ｓ１ａ～Ｓ４ｂの耐圧は全てＥ／４［Ｖ］となる。したがって、図２に示した電力変換装置１０を構成する全てのスイッチング素子として、耐圧がＥ／４［Ｖ］であるスイッチング素子を使用することができる。例えば、直流電源電圧が６００［Ｖ］である場合、全てのスイッチング素子を、より安価で高性能な、耐圧が１５０［Ｖ］であるスイッチング素子により構成することができるので、安価で高性能な電力変換装置を提供することができる。
　以下、図２に示した電力変換装置の回路を用いて、本発明の実施の形態に係る電力変換装置の制御方法について説明する。図２に示した電力変換装置１０を構成する全てのスイッチング素子はＭＯＳＦＥＴにより構成され、それぞれのスイッチング素子のゲート端子には、図示しない制御回路からゲート信号が供給されてオンオフが制御されるものとする。
　図３は、実施の形態に係る電力変換装置の制御方法におけるスイッチングパターンの第１の例において、Ｕ相が＋でＷ相が－である極性の出力電圧を出力する時のスイッチングパターンを示す。図３では、図を見やすくするために、スイッチング素子を簡略化して図示している。
　図３（ａ）は、＋Ｅ［Ｖ］の出力電圧を出力するためのスイッチングパターン（１）を示す。スイッチングパターン（１）においては、第１のフライングキャパシタ回路１１のスイッチング素子Ｓ５ａ及びＳ５ｂをオン、Ｓ５ｃ及びＳ５ｄをオフにして、第１のフライングキャパシタ回路１１からＥ［Ｖ］を出力させるとともに、出力段のスイッチング素子Ｓ１ａ及びＳ１ｂをオン、Ｓ２ａ及びＳ２ｂをオフにして、第１のフライングキャパシタ回路１１から出力されるＥ［Ｖ］を第１出力端ＯＵＴ１から出力させる。また、第４のフライングキャパシタ回路１４のスイッチング素子Ｓ８ｃ及びＳ８ｄをオン、Ｓ８ａ及びＳ８ｂをオフにして、第４のフライングキャパシタ回路１４から０［Ｖ］を出力させるとともに、出力段のスイッチング素子Ｓ４ａ及びＳ４ｂをオン、Ｓ３ａ及びＳ３ｂをオフにして、第４のフライングキャパシタ回路１４から出力される０［Ｖ］を第２出力端ＯＵＴ２から出力させる。これにより、第１出力端ＯＵＴ１及び第２出力端ＯＵＴ２から＋Ｅ［Ｖ］の出力電圧が出力される。
　このとき、第１のフライングキャパシタ回路１１と直列接続された第２のフライングキャパシタ回路１２を、第１のフライングキャパシタ回路１１と連動して同じスイッチングパターンで制御すると、第１のフライングキャパシタ回路１１から出力される電位と第２のフライングキャパシタ回路１２から出力される電位の差をＥ／２［Ｖ］とすることができる。具体的には、第２のフライングキャパシタ回路１２のスイッチング素子Ｓ６ａ及びＳ６ｂをオン、Ｓ６ｃ及びＳ６ｄをオフにして、第２のフライングキャパシタ回路１２からＥ／２［Ｖ］を出力させると、第１のフライングキャパシタ回路１１から出力される電位Ｅ［Ｖ］と第２のフライングキャパシタ回路１２から出力される電位Ｅ／２［Ｖ］の差はＥ／２［Ｖ］となる。
　同様に、第４のフライングキャパシタ回路１４と直列接続された第３のフライングキャパシタ回路１３を、第４のフライングキャパシタ回路１４と連動して同じスイッチングパターンで制御すると、第３のフライングキャパシタ回路１３から出力される電位と第４のフライングキャパシタ回路１４から出力される電位の差をＥ／２［Ｖ］とすることができる。具体的には、第３のフライングキャパシタ回路１３のスイッチング素子Ｓ７ｃ及びＳ７ｄをオン、Ｓ７ａ及びＳ７ｂをオフにして、第３のフライングキャパシタ回路１３からＥ／２［Ｖ］を出力させると、第３のフライングキャパシタ回路１３から出力される電位Ｅ／２［Ｖ］と第４のフライングキャパシタ回路１４から出力される電位０［Ｖ］の差はＥ／２［Ｖ］となる。
　スイッチングパターン（１）において、４つのフライングキャパシタＦＣ１～ＦＣ４は充電も放電もされず、電荷が維持される。
　図３（ｂ）は、＋Ｅ／２［Ｖ］の出力電圧を出力するためのスイッチングパターン（２）を示す。スイッチングパターン（２）においては、第１のフライングキャパシタ回路１１のスイッチング素子Ｓ５ａ及びＳ５ｃをオン、Ｓ５ｂ及びＳ５ｄをオフにして、第１のフライングキャパシタ回路１１から３Ｅ／４［Ｖ］を出力させるとともに、出力段のスイッチング素子Ｓ１ａ及びＳ１ｂをオン、Ｓ２ａ及びＳ２ｂをオフにして、第１のフライングキャパシタ回路１１から出力される３Ｅ／４［Ｖ］を第１出力端ＯＵＴ１から出力させる。また、第４のフライングキャパシタ回路１４のスイッチング素子Ｓ８ｂ及びＳ８ｄをオン、Ｓ８ａ及びＳ８ｃをオフにして、第４のフライングキャパシタ回路１４からＥ／４［Ｖ］を出力させるとともに、出力段のスイッチング素子Ｓ４ａ及びＳ４ｂをオン、Ｓ３ａ及びＳ３ｂをオフにして、第４のフライングキャパシタ回路１４から出力されるＥ／４［Ｖ］を第２出力端ＯＵＴ２から出力させる。これにより、第１出力端ＯＵＴ１及び第２出力端ＯＵＴ２から＋Ｅ／２［Ｖ］の出力電圧が出力される。
　このとき、第２のフライングキャパシタ回路１２のスイッチング素子Ｓ６ａ及びＳ６ｃをオン、Ｓ６ｂ及びＳ６ｄをオフにして、第２のフライングキャパシタ回路１２からＥ／４［Ｖ］を出力させると、第１のフライングキャパシタ回路１１から出力される電位３Ｅ／４［Ｖ］と第２のフライングキャパシタ回路１２から出力される電位Ｅ／４［Ｖ］の差はＥ／２［Ｖ］となる。
　同様に、第３のフライングキャパシタ回路１３のスイッチング素子Ｓ７ｂ及びＳ７ｄをオン、Ｓ７ａ及びＳ７ｃをオフにして、第３のフライングキャパシタ回路１３から３Ｅ／４［Ｖ］を出力させると、第３のフライングキャパシタ回路１３から出力される電位３Ｅ／４［Ｖ］と第４のフライングキャパシタ回路１４から出力される電位Ｅ／４［Ｖ］の差はＥ／２［Ｖ］となる。
　スイッチングパターン（２）において、フライングキャパシタＦＣ１及びＦＣ４は充電され、フライングキャパシタＦＣ２及びＦＣ３は充放電されない。
　図３（ｃ）は、＋Ｅ／２［Ｖ］の出力電圧を出力するためのスイッチングパターン（３）を示す。スイッチングパターン（３）においては、第１のフライングキャパシタ回路１１のスイッチング素子Ｓ５ｂ及びＳ５ｄをオン、Ｓ５ａ及びＳ５ｃをオフにして、第１のフライングキャパシタ回路１１から３Ｅ／４［Ｖ］を出力させるとともに、出力段のスイッチング素子Ｓ１ａ及びＳ１ｂをオン、Ｓ２ａ及びＳ２ｂをオフにして、第１のフライングキャパシタ回路１１から出力される３Ｅ／４［Ｖ］を第１出力端ＯＵＴ１から出力させる。また、第４のフライングキャパシタ回路１４のスイッチング素子Ｓ８ａ及びＳ８ｃをオン、Ｓ８ｂ及びＳ８ｄをオフにして、第４のフライングキャパシタ回路１４からＥ／４［Ｖ］を出力させるとともに、出力段のスイッチング素子Ｓ４ａ及びＳ４ｂをオン、Ｓ３ａ及びＳ３ｂをオフにして、第４のフライングキャパシタ回路１４から出力されるＥ／４［Ｖ］を第２出力端ＯＵＴ２から出力させる。これにより、第１出力端ＯＵＴ１及び第２出力端ＯＵＴ２から＋Ｅ／２［Ｖ］の出力電圧が出力される。
　このとき、第２のフライングキャパシタ回路１２のスイッチング素子Ｓ６ｂ及びＳ６ｄをオン、Ｓ６ａ及びＳ６ｃをオフにして、第２のフライングキャパシタ回路１２からＥ／４［Ｖ］を出力させると、第１のフライングキャパシタ回路１１から出力される電位３Ｅ／４［Ｖ］と第２のフライングキャパシタ回路１２から出力される電位Ｅ／４［Ｖ］の差はＥ／２［Ｖ］となる。
　同様に、第３のフライングキャパシタ回路１３のスイッチング素子Ｓ７ａ及びＳ７ｃをオン、Ｓ７ｂ及びＳ７ｄをオフにして、第３のフライングキャパシタ回路１３から３Ｅ／４［Ｖ］を出力させると、第３のフライングキャパシタ回路１３から出力される電位３Ｅ／４［Ｖ］と第４のフライングキャパシタ回路１４から出力される電位Ｅ／４［Ｖ］の差はＥ／２［Ｖ］となる。
　スイッチングパターン（３）において、フライングキャパシタＦＣ１及びＦＣ４は放電され、フライングキャパシタＦＣ２及びＦＣ３は充放電されない。
　図３（ｄ）は、＋Ｅ／２［Ｖ］の出力電圧を出力するためのスイッチングパターン（４）を示す。スイッチングパターン（４）においては、第１のフライングキャパシタ回路１１のスイッチング素子Ｓ５ｃ及びＳ５ｄをオン、Ｓ５ａ及びＳ５ｂをオフにして、第１のフライングキャパシタ回路１１からＥ／２［Ｖ］を出力させるとともに、出力段のスイッチング素子Ｓ１ａ及びＳ１ｂをオン、Ｓ２ａ及びＳ２ｂをオフにして、第１のフライングキャパシタ回路１１から出力されるＥ／２［Ｖ］を第１出力端ＯＵＴ１から出力させる。また、第４のフライングキャパシタ回路１４のスイッチング素子Ｓ８ａ及びＳ８ｂをオン、Ｓ８ｃ及びＳ８ｄをオフにして、第４のフライングキャパシタ回路１４からＥ／２［Ｖ］を出力させるとともに、出力段のスイッチング素子Ｓ４ａ及びＳ４ｂをオン、Ｓ３ａ及びＳ３ｂをオフにして、第４のフライングキャパシタ回路１４から出力されるＥ／２［Ｖ］を第２出力端ＯＵＴ２から出力させる。これにより、第１出力端ＯＵＴ１及び第２出力端ＯＵＴ２から＋０［Ｖ］の出力電圧が出力される。
　このとき、第２のフライングキャパシタ回路１２のスイッチング素子Ｓ６ｃ及びＳ６ｄをオン、Ｓ６ａ及びＳ６ｂをオフにして、第２のフライングキャパシタ回路１２から０［Ｖ］を出力させると、第１のフライングキャパシタ回路１１から出力される電位Ｅ／２［Ｖ］と第２のフライングキャパシタ回路１２から出力される電位０［Ｖ］の差はＥ／２［Ｖ］となる。
　同様に、第３のフライングキャパシタ回路１３のスイッチング素子Ｓ７ａ及びＳ７ｂをオン、Ｓ７ｃ及びＳ７ｄをオフにして、第３のフライングキャパシタ回路１３からＥ［Ｖ］を出力させると、第３のフライングキャパシタ回路１３から出力される電位Ｅ［Ｖ］と第４のフライングキャパシタ回路１４から出力される電位Ｅ／２［Ｖ］の差はＥ／２［Ｖ］となる。
　スイッチングパターン（４）において、４つのフライングキャパシタＦＣ１～ＦＣ４は充電も放電もされず、電荷が維持される。
　図４は、実施の形態に係る電力変換装置の制御方法におけるスイッチングパターンの第１の例において、Ｕ相が－でＷ相が＋である極性の出力電圧を出力する時のスイッチングパターンを示す。図４でも、図を見やすくするために、スイッチング素子を簡略化して図示している。
　図４（ａ）は、－Ｅ［Ｖ］の出力電圧を出力するためのスイッチングパターン（１）を示す。スイッチングパターン（１）においては、第２のフライングキャパシタ回路１２のスイッチング素子Ｓ６ｃ及びＳ６ｄをオン、Ｓ６ａ及びＳ６ｂをオフにして、第２のフライングキャパシタ回路１２から０［Ｖ］を出力させるとともに、出力段のスイッチング素子Ｓ２ａ及びＳ２ｂをオン、Ｓ１ａ及びＳ１ｂをオフにして、第２のフライングキャパシタ回路１２から出力される０［Ｖ］を第１出力端ＯＵＴ１から出力させる。また、第３のフライングキャパシタ回路１３のスイッチング素子Ｓ７ａ及びＳ７ｂをオン、Ｓ７ｃ及びＳ７ｄをオフにして、第３のフライングキャパシタ回路１３からＥ［Ｖ］を出力させるとともに、出力段のスイッチング素子Ｓ３ａ及びＳ３ｂをオン、Ｓ４ａ及びＳ４ｂをオフにして、第３のフライングキャパシタ回路１３から出力されるＥ［Ｖ］を第２出力端ＯＵＴ２から出力させる。これにより、第１出力端ＯＵＴ１及び第２出力端ＯＵＴ２から－Ｅ［Ｖ］の出力電圧が出力される。
　このとき、第１のフライングキャパシタ回路１１のスイッチング素子Ｓ５ｃ及びＳ５ｄをオン、Ｓ５ａ及びＳ５ｂをオフにして、第１のフライングキャパシタ回路１１からＥ／２［Ｖ］を出力させると、第１のフライングキャパシタ回路１１から出力される電位Ｅ／２［Ｖ］と第２のフライングキャパシタ回路１２から出力される電位０［Ｖ］の差はＥ／２［Ｖ］となる。
　同様に、第４のフライングキャパシタ回路１４のスイッチング素子Ｓ８ａ及びＳ８ｂをオン、Ｓ８ｃ及びＳ８ｄをオフにして、第４のフライングキャパシタ回路１４からＥ／２［Ｖ］を出力させると、第３のフライングキャパシタ回路１３から出力される電位Ｅ［Ｖ］と第４のフライングキャパシタ回路１４から出力される電位Ｅ／２［Ｖ］の差はＥ／２［Ｖ］となる。
　スイッチングパターン（１）において、４つのフライングキャパシタＦＣ１～ＦＣ４は充電も放電もされず、電荷が維持される。
　図４（ｂ）は、－Ｅ／２［Ｖ］の出力電圧を出力するためのスイッチングパターン（２）を示す。スイッチングパターン（２）においては、第２のフライングキャパシタ回路１２のスイッチング素子Ｓ６ｂ及びＳ６ｄをオン、Ｓ６ａ及びＳ６ｃをオフにして、第２のフライングキャパシタ回路１２からＥ／４［Ｖ］を出力させるとともに、出力段のスイッチング素子Ｓ２ａ及びＳ２ｂをオン、Ｓ１ａ及びＳ１ｂをオフにして、第２のフライングキャパシタ回路１２から出力されるＥ／４［Ｖ］を第１出力端ＯＵＴ１から出力させる。また、第３のフライングキャパシタ回路１３のスイッチング素子Ｓ７ａ及びＳ７ｃをオン、Ｓ７ｂ及びＳ７ｄをオフにして、第３のフライングキャパシタ回路１３から３Ｅ／４［Ｖ］を出力させるとともに、出力段のスイッチング素子Ｓ３ａ及びＳ３ｂをオン、Ｓ４ａ及びＳ４ｂをオフにして、第３のフライングキャパシタ回路１３から出力される３Ｅ／４［Ｖ］を第２出力端ＯＵＴ２から出力させる。これにより、第１出力端ＯＵＴ１及び第２出力端ＯＵＴ２から－Ｅ／２［Ｖ］の出力電圧が出力される。
　このとき、第１のフライングキャパシタ回路１１のスイッチング素子Ｓ５ｂ及びＳ５ｄをオン、Ｓ５ａ及びＳ５ｃをオフにして、第１のフライングキャパシタ回路１１から３Ｅ／４［Ｖ］を出力させると、第１のフライングキャパシタ回路１１から出力される電位３Ｅ／４［Ｖ］と第２のフライングキャパシタ回路１２から出力される電位Ｅ／４［Ｖ］の差はＥ／２［Ｖ］となる。
　同様に、第４のフライングキャパシタ回路１４のスイッチング素子Ｓ８ａ及びＳ８ｃをオン、Ｓ８ｂ及びＳ８ｄをオフにして、第４のフライングキャパシタ回路１４からＥ／４［Ｖ］を出力させると、第３のフライングキャパシタ回路１３から出力される電位３Ｅ／４［Ｖ］と第４のフライングキャパシタ回路１４から出力される電位Ｅ／４［Ｖ］の差はＥ／２［Ｖ］となる。
　スイッチングパターン（２）において、フライングキャパシタＦＣ２及びＦＣ３は充電され、フライングキャパシタＦＣ１及びＦＣ４は充放電されない。
　図４（ｃ）は、－Ｅ／２［Ｖ］の出力電圧を出力するためのスイッチングパターン（３）を示す。スイッチングパターン（３）においては、第２のフライングキャパシタ回路１２のスイッチング素子Ｓ６ａ及びＳ６ｃをオン、Ｓ６ｂ及びＳ６ｄをオフにして、第２のフライングキャパシタ回路１２からＥ／４［Ｖ］を出力させるとともに、出力段のスイッチング素子Ｓ２ａ及びＳ２ｂをオン、Ｓ１ａ及びＳ１ｂをオフにして、第２のフライングキャパシタ回路１２から出力されるＥ／４［Ｖ］を第１出力端ＯＵＴ１から出力させる。また、第３のフライングキャパシタ回路１３のスイッチング素子Ｓ７ｂ及びＳ７ｄをオン、Ｓ７ａ及びＳ７ｃをオフにして、第３のフライングキャパシタ回路１３から３Ｅ／４［Ｖ］を出力させるとともに、出力段のスイッチング素子Ｓ３ａ及びＳ３ｂをオン、Ｓ４ａ及びＳ４ｂをオフにして、第３のフライングキャパシタ回路１３から出力される３Ｅ／４［Ｖ］を第２出力端ＯＵＴ２から出力させる。これにより、第１出力端ＯＵＴ１及び第２出力端ＯＵＴ２から－Ｅ／２［Ｖ］の出力電圧が出力される。
　このとき、第１のフライングキャパシタ回路１１のスイッチング素子Ｓ５ａ及びＳ５ｃをオン、Ｓ５ｂ及びＳ５ｄをオフにして、第１のフライングキャパシタ回路１１から３Ｅ／４［Ｖ］を出力させると、第１のフライングキャパシタ回路１１から出力される電位３Ｅ／４［Ｖ］と第２のフライングキャパシタ回路１２から出力される電位Ｅ／４［Ｖ］の差はＥ／２［Ｖ］となる。
　同様に、第４のフライングキャパシタ回路１４のスイッチング素子Ｓ８ｂ及びＳ８ｄをオン、Ｓ８ａ及びＳ８ｃをオフにして、第４のフライングキャパシタ回路１４からＥ／４［Ｖ］を出力させると、第３のフライングキャパシタ回路１３から出力される電位３Ｅ／４［Ｖ］と第４のフライングキャパシタ回路１４から出力される電位Ｅ／４［Ｖ］の差はＥ／２［Ｖ］となる。
　スイッチングパターン（３）において、フライングキャパシタＦＣ２及びＦＣ３は放電され、フライングキャパシタＦＣ１及びＦＣ４は充放電されない。
　図４（ｄ）は、－０［Ｖ］の出力電圧を出力するためのスイッチングパターン（４）を示す。スイッチングパターン（４）においては、第２のフライングキャパシタ回路１２のスイッチング素子Ｓ６ａ及びＳ６ｂをオン、Ｓ６ｃ及びＳ６ｄをオフにして、第２のフライングキャパシタ回路１２からＥ／２［Ｖ］を出力させるとともに、出力段のスイッチング素子Ｓ２ａ及びＳ２ｂをオン、Ｓ１ａ及びＳ１ｂをオフにして、第２のフライングキャパシタ回路１２から出力されるＥ／２［Ｖ］を第１出力端ＯＵＴ１から出力させる。また、第３のフライングキャパシタ回路１３のスイッチング素子Ｓ７ｃ及びＳ７ｄをオン、Ｓ７ａ及びＳ７ｂをオフにして、第３のフライングキャパシタ回路１３からＥ／２［Ｖ］を出力させるとともに、出力段のスイッチング素子Ｓ３ａ及びＳ３ｂをオン、Ｓ４ａ及びＳ４ｂをオフにして、第３のフライングキャパシタ回路１３から出力されるＥ／２［Ｖ］を第２出力端ＯＵＴ２から出力させる。これにより、第１出力端ＯＵＴ１及び第２出力端ＯＵＴ２から－０［Ｖ］の出力電圧が出力される。
　このとき、第１のフライングキャパシタ回路１１のスイッチング素子Ｓ５ａ及びＳ５ｂをオン、Ｓ５ｃ及びＳ５ｄをオフにして、第１のフライングキャパシタ回路１１からＥ［Ｖ］を出力させると、第１のフライングキャパシタ回路１１から出力される電位Ｅ［Ｖ］と第２のフライングキャパシタ回路１２から出力される電位Ｅ／２［Ｖ］の差はＥ／２［Ｖ］となる。
　同様に、第４のフライングキャパシタ回路１４のスイッチング素子Ｓ８ｃ及びＳ８ｄをオン、Ｓ８ａ及びＳ８ｂをオフにして、第４のフライングキャパシタ回路１４から０［Ｖ］を出力させると、第３のフライングキャパシタ回路１３から出力される電位Ｅ／２［Ｖ］と第４のフライングキャパシタ回路１４から出力される電位０［Ｖ］の差はＥ／２［Ｖ］となる。
　スイッチングパターン（４）において、４つのフライングキャパシタＦＣ１～ＦＣ４は充電も放電もされず、電荷が維持される。
　以上のように、本実施の形態に係る電力変換装置１０は、－Ｅ、－Ｅ／２、０、＋Ｅ／２、＋Ｅの５段階の電圧を出力することができるが、第１の例における全てのスイッチングパターンにおいて、第１のフライングキャパシタ回路１１の出力電圧と第２のフライングキャパシタ回路１２の出力電圧の差はＥ／２［Ｖ］以下であり、第３のフライングキャパシタ回路１３の出力電圧と第４のフライングキャパシタ回路１４の出力電圧の差もＥ／２［Ｖ］以下である。また、図３に示すように、交流電力の半波を生成するために、Ｕ相が＋でＷ相が－である極性の出力電圧を出力する間は、出力段のスイッチング素子Ｓ１ａ、Ｓ１ｂ、Ｓ４ａ、Ｓ４ｂはオンで、Ｓ２ａ、Ｓ２ｂ、Ｓ３ａ、Ｓ３ｂはオフである。また、図４に示すように、交流電力の逆極性の半波を生成するために、Ｕ相が－でＷ相が＋である極性の出力電圧を出力する間は、出力段のスイッチング素子Ｓ２ａ、Ｓ２ｂ、Ｓ３ａ、Ｓ３ｂはオンで、Ｓ１ａ、Ｓ１ｂ、Ｓ４ａ、Ｓ４ｂはオフである。このように、出力段のスイッチング素子は、電力変換装置１０の出力電圧の極性が切り替わる時のみにオンオフが切り替えられる。
　図５は、実施の形態に係る電力変換装置の制御方法におけるスイッチングパターンの第２の例において、Ｕ相が＋でＷ相が－である極性の出力電圧を出力する時のスイッチングパターンを示す。図５（ａ）～（ｄ）に示すスイッチングパターン（１）～（４）において、第１のフライングキャパシタ回路１１及び第４のフライングキャパシタ回路１４を構成するスイッチング素子と、出力段のスイッチング素子のスイッチングパターンは、図３（ａ）～（ｄ）に示した第１の例におけるスイッチングパターン（１）～（４）とそれぞれ同じである。したがって、第１出力端ＯＵＴ１及び第２出力端ＯＵＴ２から出力される電圧と、フライングキャパシタＦＣ１及びＦＣ４の充放電の状態も、図３（ａ）～（ｄ）に示した第１の例におけるスイッチングパターン（１）～（４）の場合とそれぞれ同じである。
　図５（ａ）～（ｄ）に示すスイッチングパターン（１）～（４）において、第２のフライングキャパシタ回路１２及び第３のフライングキャパシタ回路１３を構成するスイッチング素子のスイッチングパターンは全て同じであり、スイッチング素子Ｓ６ａ、Ｓ６ｂ、Ｓ７ｃ、及びＳ７ｄはずっとオンのままであり、スイッチング素子Ｓ６ｃ、Ｓ６ｄ、Ｓ７ａ、及びＳ７ｂはずっとオフのままである。したがって、第２のフライングキャパシタ回路１２の出力電圧も、第３のフライングキャパシタ回路１３の出力電圧も、ずっとＥ／２［Ｖ］のままである。
　そうすると、第１のフライングキャパシタ回路１１の出力電圧と第２のフライングキャパシタ回路１２の出力電圧の差は、スイッチングパターン（１）ではＥ／２［Ｖ］、スイッチングパターン（２）及び（３）ではＥ／４［Ｖ］、スイッチングパターン（４）では０［Ｖ］となる。また、第３のフライングキャパシタ回路１３の出力電圧と第４のフライングキャパシタ回路１４の出力電圧の差も、スイッチングパターン（１）ではＥ／２［Ｖ］、スイッチングパターン（２）及び（３）ではＥ／４［Ｖ］、スイッチングパターン（４）では０［Ｖ］となる。したがって、第２の例においても、第１のフライングキャパシタ回路１１の出力電圧と第２のフライングキャパシタ回路１２の出力電圧の差、及び、第３のフライングキャパシタ回路１３の出力電圧と第４のフライングキャパシタ回路１４の出力電圧の差がＥ／２［Ｖ］以下となるように制御することができる。
　図６は、実施の形態に係る電力変換装置の制御方法におけるスイッチングパターンの第２の例において、Ｕ相が－でＷ相が＋である極性の出力電圧を出力する時のスイッチングパターンを示す。図６（ａ）～（ｄ）に示すスイッチングパターン（１）～（４）において、第２のフライングキャパシタ回路１２及び第３のフライングキャパシタ回路１３を構成するスイッチング素子と、出力段のスイッチング素子のスイッチングパターンは、図４（ａ）～（ｄ）に示した第１の例におけるスイッチングパターン（１）～（４）とそれぞれ同じである。したがって、第１出力端ＯＵＴ１及び第２出力端ＯＵＴ２から出力される電圧と、フライングキャパシタＦＣ２及びＦＣ３の充放電の状態も、図４（ａ）～（ｄ）に示した第１の例におけるスイッチングパターン（１）～（４）の場合とそれぞれ同じである。
　図６（ａ）～（ｄ）に示すスイッチングパターン（１）～（４）において、第１のフライングキャパシタ回路１１及び第４のフライングキャパシタ回路１４を構成するスイッチング素子のスイッチングパターンは全て同じであり、スイッチング素子Ｓ５ｃ、Ｓ５ｄ、Ｓ８ａ、及びＳ８ｂはずっとオンのままであり、スイッチング素子Ｓ５ａ、Ｓ５ｂ、Ｓ８ｃ、及びＳ８ｄはずっとオフのままである。したがって、第１のフライングキャパシタ回路１１の出力電圧も、第４のフライングキャパシタ回路１４の出力電圧も、ずっとＥ／２［Ｖ］のままである。
　そうすると、第１のフライングキャパシタ回路１１の出力電圧と第２のフライングキャパシタ回路１２の出力電圧の差は、スイッチングパターン（１）ではＥ／２［Ｖ］、スイッチングパターン（２）及び（３）ではＥ／４［Ｖ］、スイッチングパターン（４）では０［Ｖ］となる。また、第３のフライングキャパシタ回路１３の出力電圧と第４のフライングキャパシタ回路１４の出力電圧の差も、スイッチングパターン（１）ではＥ／２［Ｖ］、スイッチングパターン（２）及び（３）ではＥ／４［Ｖ］、スイッチングパターン（４）では０［Ｖ］となる。したがって、第２の例においても、第１のフライングキャパシタ回路１１の出力電圧と第２のフライングキャパシタ回路１２の出力電圧の差、及び、第３のフライングキャパシタ回路１３の出力電圧と第４のフライングキャパシタ回路１４の出力電圧の差がＥ／２［Ｖ］以下となるように制御することができる。
　第２の例においては、出力電圧の極性が切り替わる時、すなわち、スイッチングパターン（４）の時には、第１のフライングキャパシタ回路１１の出力電圧と第２のフライングキャパシタ回路１２の出力電圧の差も、第３のフライングキャパシタ回路１３の出力電圧と第４のフライングキャパシタ回路１４の出力電圧の差も、０［Ｖ］となる。したがって、出力段のスイッチング素子を、ゼロ電圧スイッチング（ＺＶＳ）で制御することができるので、スイッチングの際に生じる損失や負荷などを低減させることができる。
　本実施の形態に係る電力変換装置の制御方法においては、図３（ｂ）及び図３（ｃ）、図５（ｂ）及び図５（ｃ）に示すように、同じ電圧＋Ｅ／２［Ｖ］を異なるスイッチングパターン（２）及び（３）により出力することができるが、スイッチングパターン（２）ではフライングキャパシタＦＣ１及びＦＣ４が充電され、スイッチングパターン（３）ではフライングキャパシタＦＣ１及びＦＣ４が放電される。したがって、＋Ｅ／２［Ｖ］の出力電圧を出力するためのスイッチングパターン（２）とスイッチングパターン（３）のデューティー比を制御することにより、フライングキャパシタＦＣ１及びＦＣ４の電圧を一定に保つことができる。同様に、図４（ｂ）及び図４（ｃ）、図６（ｂ）及び図６（Ｃ）に示すように、同じ電圧－Ｅ／２［Ｖ］を異なるスイッチングパターン（２）及び（３）により出力することができるが、スイッチングパターン（２）ではフライングキャパシタＦＣ２及びＦＣ３が充電され、スイッチングパターン（３）ではフライングキャパシタＦＣ２及びＦＣ３が放電される。したがって、－Ｅ／２［Ｖ］の出力電圧を出力するスイッチングパターン（２）とスイッチングパターン（３）のデューティー比を制御することにより、フライングキャパシタＦＣ２及びＦＣ３の電圧を一定に保つことができる。これにより、電力変換装置１０の出力電圧をより精確かつ効率的に制御することができる。
　なお、図３（ｂ）、図３（ｃ）、図４（ｂ）、図４（ｃ）、図５（ｂ）、図５（ｃ）、図６（ｂ）、及び図６（ｃ）に示したスイッチングパターンでは２つのフライングキャパシタの双方が充電され、または放電されるが、一方を充電しつつ他方を放電するように制御することも可能である。
　図７は、図３（ｂ）に示したスイッチングパターン（２）及び図３（ｃ）に示したスイッチングパターン（３）の別の例を示す。図７（ａ）に示すスイッチングパターンは、図３（ｂ）に示したスイッチングパターン（２）と同じであり、図７（ｃ）に示すスイッチングパターンは、図３（ｃ）に示したスイッチングパターン（３）と同じであるが、比較のために再度示している。図７（ｂ）に示すスイッチングパターン（２’）では、Ｕ相側の２つのフライングキャパシタ回路１１及び１２を構成するスイッチング素子のスイッチングパターンは、スイッチングパターン（２）と同じであるが、Ｗ相側の２つのフライングキャパシタ回路１３及び１４を構成するスイッチング素子のスイッチングパターンは、スイッチングパターン（３）と同じであるので、フライングキャパシタＦＣ１は充電される一方、フライングキャパシタＦＣ４は放電される。図７（ｄ）に示すスイッチングパターン（３’）では、Ｕ相側の２つのフライングキャパシタ回路１１及び１２を構成するスイッチング素子のスイッチングパターンは、スイッチングパターン（３）と同じであるが、Ｗ相側の２つのフライングキャパシタ回路１３及び１４を構成するスイッチング素子のスイッチングパターンは、スイッチングパターン（２）と同じであるので、フライングキャパシタＦＣ１は放電される一方、フライングキャパシタＦＣ４は充電される。図４（ｂ）、図５（ｂ）、及び図６（ｂ）に示したスイッチングパターン（２）及び図４（ｃ）、図５（ｃ）、及び図６（ｃ）に示したスイッチングパターン（３）についても同様である。
　本実施の形態に係る電力変換装置１０の制御方法におけるスイッチングパターンの第１の例において、スイッチングパターン（２）と（３）のみを用い、スイッチングパターン（２’）及び（３’）を用いない場合には、図３及び図４に示した全てのスイッチングパターンにおいて、直列接続された２つのフライングキャパシタ回路を構成するスイッチング素子のスイッチングパターンは互いに連動しており、並列に接続された対向するアームの直列接続された２つのフライングキャパシタ回路を構成するスイッチング素子のスイッチングパターンは反転となっている。すなわち、第１のフライングキャパシタ回路１１と第２のフライングキャパシタ回路１２とは連動制御され、第３のフライングキャパシタ回路１３と第４のフライングキャパシタ回路１４も連動制御され、第１のフライングキャパシタ回路１１及び第２のフライングキャパシタ回路１２と第３のフライングキャパシタ回路１３及び第４のフライングキャパシタ回路１４とは反転制御される。また、出力段のスイッチング素子Ｓ１ａ及びＳ１ｂとＳ４ａ及びＳ４ｂは連動制御され、スイッチング素子Ｓ２ａ及びＳ２ｂとＳ３ａ及びＳ３ｂも連動制御され、スイッチング素子Ｓ１ａ、Ｓ１ｂ、Ｓ４ａ、及びＳ４ｂと、スイッチング素子Ｓ２ａ、Ｓ２ｂ、Ｓ３ａ、及びＳ３ｂとは反転制御される。したがって、制御回路から電力変換装置１０を構成する各スイッチング素子のゲート端子にゲート信号を供給するための制御線は、フライングキャパシタ回路１１～１４を構成するスイッチング素子を制御するための４本と、出力段のスイッチング素子により出力電圧の極性を制御するための２本の、計６本でよい。第３のフライングキャパシタ回路１３及び第４のフライングキャパシタ回路１４を構成するスイッチング素子には、第１のフライングキャパシタ回路１１及び第２のフライングキャパシタ回路１２を構成するスイッチング素子に供給される制御信号の反転信号が供給される。このように、本実施の形態に係る電力変換装置１０によれば、制御線の構成を簡略化することができるので、安価で小型な電力変換装置を提供することができる。また、制御を簡略化することができるので、誤動作や故障の発生を低減させることができる。
　本実施の形態に係る電力変換装置１０の制御方法におけるスイッチングパターンの第１の例において、スイッチングパターン（２）及び（３）だけでなく、スイッチングパターン（２’）及び（３’）も併用する場合には、フライングキャパシタＦＣ１とＦＣ４、または、ＦＣ２とＦＣ３の電圧にずれが生じた場合であっても、それぞれのフライングキャパシタを独立して充放電することができるので、よりきめ細かくフライングキャパシタの電圧を調整し、一定に保つことができる。この場合も、第１のフライングキャパシタ回路１１と第２のフライングキャパシタ回路１２とは連動制御され、第３のフライングキャパシタ回路１３と第４のフライングキャパシタ回路１４とは連動制御されるので、制御回路から電力変換装置１０を構成する各スイッチング素子のゲート端子にゲート信号を供給するための制御線は、フライングキャパシタ回路１１及び１２を構成するスイッチング素子を制御するための４本と、フライングキャパシタ回路１３及び１４を構成するスイッチング素子を制御するための４本と、出力段のスイッチング素子により出力電圧の極性を制御するための２本の、計１０本でよい。
　上記で説明したスイッチングパターンは、全て直流側から交流側に電力を送る場合のスイッチングパターンであるが、前述したように、本実施の形態に係る電力変換装置１０は、交流側から直流側に電力を送ることも可能である。この場合、電流の向きが逆になるので、フライングキャパシタの充電と放電は反対になる。
　以下、本実施の形態に係る電力変換装置の制御方法において、フライングキャパシタの電圧を一定に保つための技術について説明する。
　図８は、実施の形態に係る電力変換装置の制御方法の第１の例を示す。第１の例では、２つの搬送波を用いてスイッチング素子のデューティー比を制御する。最上段に示すように、制御回路において、三角波である第１の搬送波（実線）と、デューティー制御のための参照信号との比較により、ゲート信号Ｇｕ１及びＧｕ４が生成され、第１の搬送波の位相を反転させた第２の搬送波破線）と、デューティー制御のための参照信号との比較により、ゲート信号Ｇｕ２及びＧｕ３が生成される。生成されるゲート信号Ｇｕ１～Ｇｕ４を第２～５段に示す。デューティー制御のための参照信号は、電力変換装置１０が出力すべき電圧に応じて調整される。
　生成されたゲート信号Ｇｕ１～Ｇｕ４は、制御線を介してそれぞれのスイッチング素子へ供給される。第１の例では、スイッチングパターン（２’）及び（３’）は用いず、スイッチングパターン（２）及び（３）が用いられる。したがって、スイッチング素子Ｓ５ａ及びＳ６ａにゲート信号Ｇｕ１が供給され、Ｓ７ａ及びＳ８ａにゲート信号Ｇｕ１の反転信号が供給され、Ｓ５ｂ及びＳ５ｂにゲート信号Ｇｕ２が供給され、Ｓ７ｂ及びＳ８ｂにゲート信号Ｇｕ２の反転信号が供給され、スイッチング素子Ｓ５ｃ及びＳ６ｃにゲート信号Ｇｕ３が供給され、Ｓ７ｃ及びＳ８ｃにゲート信号Ｇｕ３の反転信号が供給され、Ｓ５ｄ及びＳ５ｄにゲート信号Ｇｕ４が供給され、Ｓ７ｄ及びＳ８ｄにゲート信号Ｇｕ４の反転信号が供給される。ゲート信号Ｇｕ１～Ｇｕ４により実現されるスイッチングパターンを第６段に示し、フライングキャパシタの充放電の状態を第７段に示す。
　第１の例では、位相が反転された２つの搬送波を用いてゲート信号を生成し、生成されたゲート信号によりスイッチングパターンのデューティー比を制御するので、第７段に示すように、各周期において、スイッチングパターン（２）においてフライングキャパシタＦＣ１及びＦＣ４（ＦＣ２及びＦＣ３）が充電される期間と、スイッチングパターン（３）においてフライングキャパシタＦＣ１及びＦＣ４（ＦＣ２及びＦＣ３）が放電される期間とを常に等しくすることができる。これにより、簡易な構成及び制御により、フライングキャパシタの充放電の期間を均衡させることができ、フライングキャパシタの電圧を一定に保つことができる。
　図９は、実施の形態に係る電力変換装置の制御方法の第２の例を示す。第２の例でも、第１の例と同様に、２つの搬送波を用いてスイッチング素子のデューティー比を制御するが、第２の例では、フライングキャパシタの電圧に応じて搬送波のレベルを調整することにより、デューティー比を調整可能とする。第１の例のように、フライングキャパシタの充電期間と放電期間が常に等しくなるようにデューティー制御していても、素子の特性のばらつきや負荷の状況などに起因して、フライングキャパシタの電圧にばらつきが生じ、所定の電圧からずれることがある。第２の例によれば、フライングキャパシタの電圧が所定の値、例えばＥ／４［Ｖ］からずれたとしても、フライングキャパシタの充電期間と放電期間を調整可能とすることにより、フライングキャパシタの電圧を所定の電圧に保つことができる。
　最上段に示すように、第１周期においては、位相が反転された２つの搬送波が同じレベルになっているが、第２周期においては、実線で示す第１の搬送波のレベルが低くなるように調整されている。これにより、第１の搬送波により生成されるゲート信号Ｇｕ２がハイレベルになる期間が第１周期よりも長くなり、第１の搬送波により生成されるゲート信号Ｇｕ３がローレベルになる期間が第１周期よりも長くなるので、スイッチングパターン（３）とされる期間がスイッチングパターン（２）とされる期間よりも長くなる。したがって、フライングキャパシタが充電される期間が放電される期間よりも長くなるので、結果としてフライングキャパシタは充電され、電圧が上昇する。
　第２の例においても、第１の例と同様に、スイッチングパターン（２’）及び（３’）を用いず、スイッチングパターン（２）及び（３）を用いて、６本の制御線によりスイッチング素子を制御してもよいが、スイッチングパターン（２’）及び（３’）も併用する方が、Ｕ相側のフライングキャパシタとＷ相側のフライングキャパシタの電圧を独立して調整することができるので、フライングキャパシタの電圧のばらつきをより細かく平滑化し、所定の電圧に保つことができる。スイッチングパターン（２’）及び（３’）に制御するときには、ゲート信号Ｇｕ１～Ｇｕ４を反転させずに、Ｗ相側の第３のフライングキャパシタ回路１３及び第４のフライングキャパシタ回路１４を構成するスイッチング素子に供給する。
　この場合、第１のフライングキャパシタ回路１１を構成するフライングキャパシタＦＣ１または第２のフライングキャパシタ回路１２を構成するフライングキャパシタＦＣ２の電圧を所定の電圧と比較する図示しない第１の比較回路と、第３のフライングキャパシタ回路１３を構成するフライングキャパシタＦＣ３または第４のフライングキャパシタ回路１４を構成するフライングキャパシタＦＣ４の電圧を所定の電圧と比較する図示しない第２の比較回路とがさらに設けられる。
　フライングキャパシタＦＣ１またはＦＣ２の電圧がＥ／４［Ｖ］よりも低い場合は、次回以降の周期において、フライングキャパシタＦＣ１またはＦＣ２の充電期間が放電期間よりも長くなるように搬送波のレベルを調整し、レベルが調整された搬送波により生成されたゲート信号を第１のフライングキャパシタ回路１１及び第２のフライングキャパシタ回路１２を構成するスイッチング素子に供給する。フライングキャパシタＦＣ１またはＦＣ２の電圧がＥ／４［Ｖ］よりも高い場合は、次回以降の周期において、フライングキャパシタＦＣ１またはＦＣ２の充電期間が放電期間よりも短くなるように搬送波のレベルを調整し、レベルが調整された搬送波により生成されたゲート信号を第１のフライングキャパシタ回路１１及び第２のフライングキャパシタ回路１２を構成するスイッチング素子に供給する。
　フライングキャパシタＦＣ３またはＦＣ４の電圧がＥ／４［Ｖ］よりも低い場合は、次回以降の周期において、フライングキャパシタＦＣ３またはＦＣ４の充電期間が放電期間よりも長くなるように搬送波のレベルを調整し、レベルが調整された搬送波により生成されたゲート信号を第３のフライングキャパシタ回路１３及び第４のフライングキャパシタ回路１４を構成するスイッチング素子に供給する。フライングキャパシタＦＣ３またはＦＣ４の電圧がＥ／４［Ｖ］よりも高い場合は、次回以降の周期において、フライングキャパシタＦＣ３またはＦＣ４の充電期間が放電期間よりも短くなるように搬送波のレベルを調整し、レベルが調整された搬送波により生成されたゲート信号を第３のフライングキャパシタ回路１３及び第４のフライングキャパシタ回路１４を構成するスイッチング素子に供給する。
　第１の比較回路において、Ｕ相の出力段のスイッチング素子Ｓ１ａ、Ｓ１ｂ、Ｓ２ａ、及びＳ２ｂのうちオンしているスイッチング素子に接続されている方のフライングキャパシタ回路を構成するフライングキャパシタの電圧が所定の電圧と比較され、第２の比較回路において、Ｗ相の出力段のスイッチング素子Ｓ３ａ、Ｓ３ｂ、Ｓ４ａ、及びＳ４ｂのうちオンしているスイッチング素子に接続されている方のフライングキャパシタ回路を構成するフライングキャパシタの電圧が所定の電圧と比較されてもよい。例えば、ハイサイドのスイッチング素子Ｓ１ａ及びＳ１ｂ、または、Ｓ３ａ及びＳ３ｂがオンしている場合には、上段の第１のフライングキャパシタ回路１１または第３のフライングキャパシタ回路１３を構成するフライングキャパシタＦＣ１またはＦＣ３の電圧が所定の電圧と比較され、ローサイドのスイッチング素子Ｓ２ａ及びＳ２ｂ、または、Ｓ４ａ及びＳ４ｂがオンしている場合には、下段の第２のフライングキャパシタ回路１２または第４のフライングキャパシタ回路１４を構成するフライングキャパシタＦＣ２またはＦＣ４の電圧が所定の電圧と比較されてもよい。これにより、大電流が流れている側の、変化が大きいフライングキャパシタの電圧に基づいて、フライングキャパシタの充放電を制御することができるので、フライングキャパシタの電圧をより精確に均衡させ、一定に保つことができる。
　フライングキャパシタＦＣ１～ＦＣ４のそれぞれの電圧を所定の電圧と比較するための４つの比較回路が設けられ、それぞれのフライングキャパシタの電圧を独立して調整可能としてもよい。また、フライングキャパシタＦＣ１～ＦＣ４のうち１つの電圧を所定の電圧と比較するための比較回路のみが設けられ、そのフライングキャパシタの電圧に基づいて全てのフライングキャパシタの電圧が調整されてもよい。
　図１０は、実施の形態に係る電力変換装置の制御方法の第３の例を示す。第３の例では、第１及び第２の例と異なり、単一の搬送波を用いてスイッチング素子のデューティー比を制御する。
　最上段に示す搬送波とデューティー制御のための参照信号により、第２段に示す制御信号Ａ及び第３段に示す制御信号Ｂが生成される。制御信号Ｂは制御信号Ａの反転信号である。第３の例でも、第２の例と同様に、フライングキャパシタの電圧と所定の電圧とを比較するための比較回路が設けられ、比較回路の出力が第４段に示す充放電制御信号として使用される。フライングキャパシタの電圧が所定の電圧よりも低い場合は、次回の周期において充電を示すハイレベルの信号が出力され、フライングキャパシタの電圧が所定の電圧よりも高い場合は、次回の周期において放電を示すローレベルの信号が出力される。
　第５～８段に示すゲート信号Ｇｕ１～Ｇｕ４には、充放電制御信号の状態に応じて、制御信号Ａと制御信号Ｂのいずれかが振り分けられる。具体的には、充放電制御信号が充電を示すハイレベルである場合には、フライングキャパシタを充電するためのスイッチングパターンとなるようなゲート信号が生成され、充放電制御信号が放電を示すローレベルである場合には、フライングキャパシタを放電するためのスイッチングパターンとなるようなゲート信号が生成される。ゲート信号Ｇｕ１～Ｇｕ４により実現されるスイッチングパターンを第９段に示し、フライングキャパシタの充放電の状態を第１０段に示す。
　第３の例でも、第２の例と同様、スイッチングパターン（２’）及び（３’）を用いずに、フライングキャパシタＦＣ１～ＦＣ４のいずれかの電圧を基準として第１～第４のフライングキャパシタ回路を構成する全てのスイッチング素子を連動して制御してもよいし、スイッチングパターン（２’）及び（３’）を併用して、Ｕ相側の第１または第２のフライングキャパシタ回路を構成するフライングキャパシタＦＣ１またはＦＣ２の電圧を基準として第１及び第２のフライングキャパシタ回路を構成するスイッチング素子を連動して制御しつつ、Ｗ相側の第３または第４のフライングキャパシタ回路を構成するフライングキャパシタＦＣ３またはＦＣ４の電圧を基準として第３及び第４のフライングキャパシタ回路を構成するスイッチング素子を連動して制御してもよい。また、フライングキャパシタＦＣ１～ＦＣ４のそれぞれの電圧を所定の電圧と比較するための４つの比較回路が設けられ、それぞれのフライングキャパシタの電圧を独立して調整可能としてもよいし、フライングキャパシタＦＣ１～ＦＣ４のうち１つの電圧を所定の電圧と比較するための比較回路のみが設けられ、そのフライングキャパシタの電圧に基づいて全てのフライングキャパシタの電圧が調整されてもよい。
　図１１は、実施の形態に係る電力変換装置１０のフライングキャパシタ回路の別の例を示す。上記では、３レベルのフライングキャパシタ回路を使用した電力変換装置１０について説明したが、電力変換装置１０の第１～第４のフライングキャパシタ回路１１～１４として、３よりも多いレベルの出力電圧を出力可能なフライングキャパシタ回路が使用されてもよい。例えば、２段のフライングキャパシタ回路を使用する場合、１段のフライングキャパシタ回路を構成する４個のスイッチング素子の高電位側と低電位側にそれぞれ１個ずつのスイッチング素子が更に直列接続され、追加した２個のスイッチング素子と既存のスイッチング素子とのそれぞれの接続点の間に、第２のフライングキャパシタＦＣ（２）が更に接続される。以降同様にして、Ｎ（Ｎは自然数）段のフライングキャパシタ回路は、（２Ｎ＋４）個のスイッチングスイッチング素子と、Ｎ個のフライングキャパシタとにより構成される。
　１番目のキャパシタＦＣ（１）の電圧は、直流電源電圧Ｅの（１／（２Ｎ＋２））倍の電圧になるように制御され、２番目のキャパシタＦＣ（２）の電圧は、直流電源電圧Ｅの（２／（２Ｎ＋２））倍の電圧になるように制御され、Ｎ番目のキャパシタＦＣ（Ｎ）の電圧は、直流電源電圧Ｅの（Ｎ／（２Ｎ＋２））倍の電圧になるように制御される。これにより、Ｎ段のフライングキャパシタ回路は、（２Ｎ＋１）レベルの出力電圧を出力可能となるので、Ｎ段のフライングキャパシタ回路４個により構成された電力変換装置１０は、第１出力端ＯＵＴ１と第２出力端ＯＵＴ２から（２Ｎ＋３）レベルの電圧を出力可能となる。
　本発明の一態様の概要は、次の通りである。本発明のある態様の電力変換装置は、直流電源と並列に直列接続された第１のフライングキャパシタ回路及び第２のフライングキャパシタ回路と、直流電源及び直列接続された第１のフライングキャパシタ回路及び第２のフライングキャパシタ回路と並列に直列接続された第３のフライングキャパシタ回路及び第４のフライングキャパシタ回路と、第１のフライングキャパシタ回路及び第２のフライングキャパシタ回路の出力端子間に直列接続された第１のスイッチング素子及び第２のスイッチング素子と、第３のフライングキャパシタ回路及び第４のフライングキャパシタ回路の出力端子間に直列接続された第３のスイッチング素子及び第４のスイッチング素子と、直列接続された第１のスイッチング素子及び第２のスイッチング素子の中点に設けられた第１の出力端子と、直列接続された第３のスイッチング素子及び第４のスイッチング素子の中点に設けられた第２の出力端子と、を備え、第１のフライングキャパシタ回路と第２のフライングキャパシタ回路の接続点、及び第３のフライングキャパシタ回路と第４のフライングキャパシタ回路の接続点は、直流電源電圧の中点に接続され、第１の出力端子と第２の出力端子から交流電力を出力する。
　この態様によると、出力段の第１～第４のスイッチング素子の耐圧を下げることができるので、安価で高性能な電力変換装置を実現することができる。
　この電力変換装置は、第１のスイッチング素子及び第４のスイッチング素子がオン状態、並びに第２のスイッチング素子及び第３のスイッチング素子がオフ状態で交流電力の半波を生成し、第１のスイッチング素子及び第４のスイッチング素子がオフ状態、並びに第２のスイッチング素子及び第３のスイッチング素子がオン状態で交流電力の逆極性の半波を生成してもよい。
　この態様によると、より正弦波に近い出力電圧を出力することができるので、ＬＣフィルタを小型化することができる。
　この電力変換装置において、第１のスイッチング素子及び第４のスイッチング素子がオン状態、並びに第２のスイッチング素子及び第３のスイッチング素子がオフ状態である状態と、第１のスイッチング素子及び第４のスイッチング素子がオフ状態、並びに第２のスイッチング素子及び第３のスイッチング素子がオン状態である状態との切替は、第１の出力端子及び第２の出力端子から出力される交流電力の極性が切り替わる時に動作するように制御されてもよい。
　この態様によると、第１～第４のスイッチング素子をゼロクロスの時のみに動作するように制御することができるので、第１～第４のスイッチング素子を、直接接続された複数のスイッチング素子により構成することができる。
　この電力変換装置は、第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、または第４のスイッチング素子に代えて、より耐圧の低い複数のスイッチング素子を直列に接続した構成を有してもよい。
　この態様によると、出力段の第１～第４のスイッチング素子の耐圧をさらに下げることができるので、安価で高性能な電力変換装置を実現することができる。
　この電力変換装置において、第１のフライングキャパシタ回路の出力電圧と第２のフライングキャパシタ回路の出力電圧の差、及び、第３のフライングキャパシタ回路の出力電圧と第４のフライングキャパシタ回路の出力電圧の差が、直流電源電圧の半分の電圧以下となるように制御されてもよい。
　この態様によると、出力段の第１～第４のスイッチング素子の耐圧を下げることができるので、安価で高性能な電力変換装置を実現することができる。
　この電力変換装置において、第１のフライングキャパシタ回路は、直列接続された第Ｓ５ａスイッチング素子、第Ｓ５ｂスイッチング素子、第Ｓ５ｃスイッチング素子、及び第Ｓ５ｄスイッチング素子と、第Ｓ５ａスイッチング素子と第Ｓ５ｂスイッチング素子との接続点と、第Ｓ５ｃスイッチング素子と第Ｓ５ｄスイッチング素子との接続点との間に接続された第１キャパシタＦＣ１と、を含み、第２のフライングキャパシタ回路は、直列接続された第Ｓ６ａスイッチング素子、第Ｓ６ｂスイッチング素子、第Ｓ６ｃスイッチング素子、及び第Ｓ６ｄスイッチング素子と、第Ｓ６ａスイッチング素子と第Ｓ６ｂスイッチング素子との接続点と、第Ｓ６ｃスイッチング素子と第Ｓ６ｄスイッチング素子との接続点との間に接続された第２キャパシタＦＣ２と、を含み、第３のフライングキャパシタ回路は、直列接続された第Ｓ７ａスイッチング素子、第Ｓ７ｂスイッチング素子、第Ｓ７ｃスイッチング素子、及び第Ｓ７ｄスイッチング素子と、第Ｓ７ａスイッチング素子と第Ｓ７ｂスイッチング素子との接続点と、第Ｓ７ｃスイッチング素子と第Ｓ７ｄスイッチング素子との接続点との間に接続された第３キャパシタＦＣ３と、を含み、第４のフライングキャパシタ回路は、直列接続された第Ｓ８ａスイッチング素子、第Ｓ８ｂスイッチング素子、第Ｓ８ｃスイッチング素子、及び第Ｓ８ｄスイッチング素子と、第Ｓ８ａスイッチング素子と第Ｓ８ｂスイッチング素子との接続点と、第Ｓ８ｃスイッチング素子と第Ｓ８ｄスイッチング素子との接続点との間に接続された第４キャパシタＦＣ４とを含んでもよい。
　この態様によると、電力変換装置を構成する全てのスイッチング素子の耐圧を直流電源電圧の１／４に下げることができるので、安価で高性能な電力変換装置を実現することができる。
　この電力変換装置において、第１のフライングキャパシタ回路は、１個のキャパシタを含み、第２のフライングキャパシタ回路は、１個のキャパシタを含み、第３のフライングキャパシタ回路は、１個のキャパシタを含み、第４のフライングキャパシタ回路は、１個のキャパシタを含み、キャパシタの電圧は、直流電源電圧の１／４倍の電圧になるように制御され、第１の出力端子と第２の出力端子から、５レベルの電圧が出力されてもよい。
　この態様によると、５レベルの出力電圧を出力可能な電力変換装置を、低耐圧のスイッチング素子により構成することができるので、安価で高性能な電力変換装置を実現することができる。
　この電力変換装置において、第１のフライングキャパシタ回路は、Ｎ（Ｎは自然数）個のキャパシタを含み、第２のフライングキャパシタ回路は、Ｎ（Ｎは自然数）個のキャパシタを含み、第３のフライングキャパシタ回路は、Ｎ（Ｎは自然数）個のキャパシタを含み、第４のフライングキャパシタ回路は、Ｎ（Ｎは自然数）個のキャパシタを含み、１番目のキャパシタの電圧は、直流電源電圧の（１／（２Ｎ＋２））倍の電圧になるように制御され、２番目のキャパシタの電圧は、直流電源電圧の（２／（２Ｎ＋２））倍の電圧になるように制御され、Ｎ番目のキャパシタの電圧は、直流電源電圧の（Ｎ／（２Ｎ＋２））倍の電圧になるように制御され、第１の出力端子との第２出力端子から、（２Ｎ＋３）レベルの電圧が出力されてもよい。
　この態様によると、（２Ｎ＋３）レベルの出力電圧を出力可能な電力変換装置を、低耐圧のスイッチング素子により構成することができるので、安価で高性能な電力変換装置を実現することができる。
　この電力変換装置において、第１のフライングキャパシタ回路のスイッチング素子、第２のフライングキャパシタ回路のスイッチング素子、第３のフライングキャパシタ回路のスイッチング素子、及び第４のフライングキャパシタ回路のスイッチング素子には、直流電源電圧より低い耐圧の素子が使用されてもよい。
　この態様によると、安価で高性能な電力変換装置を実現することができる。
　この電力変換装置において、第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、又は第４のスイッチング素子には、直流電源の電圧より低い耐圧の素子が使用されてもよい。
　この態様によると、安価で高性能な電力変換装置を実現することができる。
　なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、記録媒体、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。
　１０　電力変換装置、１１　第１のフライングキャパシタ回路、１２　第２のフライングキャパシタ回路、１３　第３のフライングキャパシタ回路、１４　第４のフライングキャパシタ回路。
　本発明は、電力変換装置に利用可能である。

Claims (14)

  1. 　直流電源と並列に直列接続された第１のフライングキャパシタ回路及び第２のフライングキャパシタ回路と、
    　前記直流電源及び前記直列接続された第１のフライングキャパシタ回路及び第２のフライングキャパシタ回路と並列に直列接続された第３のフライングキャパシタ回路及び第４のフライングキャパシタ回路と、
    　前記第１のフライングキャパシタ回路及び前記第２のフライングキャパシタ回路の出力端子間に直列接続された第１のスイッチング素子及び第２のスイッチング素子と、
    　前記第３のフライングキャパシタ回路及び前記第４のフライングキャパシタ回路の出力端子間に直列接続された第３のスイッチング素子及び第４のスイッチング素子と、
    　前記直列接続された第１のスイッチング素子及び第２のスイッチング素子の中点に設けられた第１の出力端子と、
    　前記直列接続された第３のスイッチング素子及び第４のスイッチング素子の中点に設けられた第２の出力端子と、
    を備え、
    　前記第１のフライングキャパシタ回路と第２のフライングキャパシタ回路の接続点、及び前記第３のフライングキャパシタ回路と第４のフライングキャパシタ回路の接続点は、直流電源電圧の中点に接続され、
    　前記第１の出力端子と前記第２の出力端子から交流電力を出力することを特徴とする電力変換装置。
  2. 　前記第１のスイッチング素子及び前記第４のスイッチング素子がオン状態、並びに前記第２のスイッチング素子及び前記第３のスイッチング素子がオフ状態で前記交流電力の半波を生成し、
    　前記第１のスイッチング素子及び前記第４のスイッチング素子がオフ状態、並びに前記第２のスイッチング素子及び前記第３のスイッチング素子がオン状態で前記交流電力の逆極性の半波を生成することを特徴とする請求項１に記載の電力変換装置。
  3. 　前記第１のスイッチング素子及び前記第４のスイッチング素子がオン状態、並びに前記第２のスイッチング素子及び前記第３のスイッチング素子がオフ状態である状態と、
    　前記第１のスイッチング素子及び前記第４のスイッチング素子がオフ状態、並びに前記第２のスイッチング素子及び前記第３のスイッチング素子がオン状態である状態との切替は、
    　前記第１の出力端子及び前記第２の出力端子から出力される交流電力の極性が切り替わる時に動作するように制御されることを特徴とする請求項１または２に記載の電力変換装置。
  4. 　前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子、または前記第４のスイッチング素子に代えて、より耐圧の低い複数のスイッチング素子を直列に接続した構成を有することを特徴とする請求項１から３のいずれかに記載の電力変換装置。
  5. 　前記第１のフライングキャパシタ回路の出力電圧と前記第２のフライングキャパシタ回路の出力電圧の差、及び、前記第３のフライングキャパシタ回路の出力電圧と前記第４のフライングキャパシタ回路の出力電圧の差が、前記直流電源電圧の半分の電圧以下となるように制御されることを特徴とする請求項１から４のいずれかに記載の電力変換装置。
  6. 　前記第１のフライングキャパシタ回路は、
    　直列接続された第Ｓ５ａスイッチング素子、第Ｓ５ｂスイッチング素子、第Ｓ５ｃスイッチング素子、及び第Ｓ５ｄスイッチング素子と、
    　前記第Ｓ５ａスイッチング素子と第Ｓ５ｂスイッチング素子との接続点と、第Ｓ５ｃスイッチング素子と第Ｓ５ｄスイッチング素子との接続点との間に接続された第１キャパシタＦＣ１と、を含み、
    　前記第２のフライングキャパシタ回路は、
    　直列接続された第Ｓ６ａスイッチング素子、第Ｓ６ｂスイッチング素子、第Ｓ６ｃスイッチング素子、及び第Ｓ６ｄスイッチング素子と、
    　前記第Ｓ６ａスイッチング素子と第Ｓ６ｂスイッチング素子との接続点と、第Ｓ６ｃスイッチング素子と第Ｓ６ｄスイッチング素子との接続点との間に接続された第２キャパシタＦＣ２と、を含み、
    　前記第３のフライングキャパシタ回路は、
    　直列接続された第Ｓ７ａスイッチング素子、第Ｓ７ｂスイッチング素子、第Ｓ７ｃスイッチング素子、及び第Ｓ７ｄスイッチング素子と、
    　前記第Ｓ７ａスイッチング素子と第Ｓ７ｂスイッチング素子との接続点と、第Ｓ７ｃスイッチング素子と第Ｓ７ｄスイッチング素子との接続点との間に接続された第３キャパシタＦＣ３と、を含み、
    　前記第４のフライングキャパシタ回路は、
    　直列接続された第Ｓ８ａスイッチング素子、第Ｓ８ｂスイッチング素子、第Ｓ８ｃスイッチング素子、及び第Ｓ８ｄスイッチング素子と、
    　前記第Ｓ８ａスイッチング素子と第Ｓ８ｂスイッチング素子との接続点と、第Ｓ８ｃスイッチング素子と第Ｓ８ｄスイッチング素子との接続点との間に接続された第４キャパシタＦＣ４とを含むことを特徴とする請求項１から５のいずれかに記載の電力変換装置。
  7. 　前記第１のフライングキャパシタ回路は、１個のキャパシタを含み、
    　前記第２のフライングキャパシタ回路は、１個のキャパシタを含み、
    　前記第３のフライングキャパシタ回路は、１個のキャパシタを含み、
    　前記第４のフライングキャパシタ回路は、１個のキャパシタを含み、
    　前記キャパシタの電圧は、前記直流電源電圧の１／４倍の電圧になるように制御され、
    　前記第１の出力端子と前記第２の出力端子から、５レベルの電圧が出力されることを特徴とする請求項１から６のいずれかに記載の電力変換装置。
  8. 　前記第１のフライングキャパシタ回路は、Ｎ（Ｎは自然数）個のキャパシタを含み、
    　前記第２のフライングキャパシタ回路は、Ｎ（Ｎは自然数）個のキャパシタを含み、
    　前記第３のフライングキャパシタ回路は、Ｎ（Ｎは自然数）個のキャパシタを含み、
    　前記第４のフライングキャパシタ回路は、Ｎ（Ｎは自然数）個のキャパシタを含み、
    　１番目のキャパシタの電圧は、前記直流電源電圧の（１／（２Ｎ＋２））倍の電圧になるように制御され、
    　２番目のキャパシタの電圧は、前記直流電源電圧の（２／（２Ｎ＋２））倍の電圧になるように制御され、
    　Ｎ番目のキャパシタの電圧は、前記直流電源電圧の（Ｎ／（２Ｎ＋２））倍の電圧になるように制御され、
    　前記第１の出力端子と前記の第２出力端子から、（２Ｎ＋３）レベルの電圧が出力されることを特徴とする請求項１から６のいずれかに記載の電力変換装置。
  9. 　前記第１のフライングキャパシタ回路のスイッチング素子、前記第２のフライングキャパシタ回路のスイッチング素子、前記第３のフライングキャパシタ回路のスイッチング素子、及び前記第４のフライングキャパシタ回路のスイッチング素子には、前記直流電源電圧より低い耐圧の素子が使用されることを特徴とする請求項１から８のいずれかに記載の電力変換装置。
  10. 　前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子、又は前記第４のスイッチング素子には、前記直流電源の電圧より低い耐圧の素子が使用されることを特徴とする請求項１から９のいずれかに記載の電力変換装置。
  11. 　直流電源と並列に直列接続された第１のフライングキャパシタ回路及び第２のフライングキャパシタ回路と、
    　前記直流電源及び前記直列接続された第１のフライングキャパシタ回路及び第２のフライングキャパシタ回路と並列に直列接続された第３のフライングキャパシタ回路及び第４のフライングキャパシタ回路と、
    　前記第１のフライングキャパシタ回路及び前記第２のフライングキャパシタ回路の出力端子間に直列接続された第１のスイッチング素子及び第２のスイッチング素子と、
    　前記第３のフライングキャパシタ回路及び前記第４のフライングキャパシタ回路の出力端子間に直列接続された第３のスイッチング素子及び第４のスイッチング素子と、
    　前記直列接続された第１のスイッチング素子及び第２のスイッチング素子の中点に設けられた第１の出力端子と、
    　前記直列接続された第３のスイッチング素子及び第４のスイッチング素子の中点に設けられた第２の出力端子と、
    を備え、
    　前記第１のフライングキャパシタ回路と第２のフライングキャパシタ回路の接続点、及び前記第３のフライングキャパシタ回路と第４のフライングキャパシタ回路の接続点は、直流電源電圧の中点に接続され、
    　前記第１の出力端子と前記の第２出力端子から交流電力が出力され、
    　前記第１のフライングキャパシタ回路の出力電圧と前記第２のフライングキャパシタ回路の出力電圧の差、及び、前記第３のフライングキャパシタ回路の出力電圧と前記第４のフライングキャパシタ回路の出力電圧の差が、前記直流電源電圧の半分の電圧以下となるように制御され、
    　前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子、及び前記第４のスイッチング素子は、前記第１の出力端子及び前記第２の出力端子から出力される交流電力の極性が切り替えられるときに動作するように制御され、
    　前記第１の出力端子と前記第２の出力端子から前記直流電源電圧の半分の電圧を出力するときの、前記第１のフライングキャパシタ回路、前記第２のフライングキャパシタ回路、前記第３のフライングキャパシタ回路、及び前記第４のフライングキャパシタ回路を構成するスイッチング素子のスイッチングパターンとして、前記第１のフライングキャパシタ回路、前記第２のフライングキャパシタ回路、前記第３のフライングキャパシタ回路、又は前記第４のフライングキャパシタ回路を構成するフライングキャパシタが充電される第１のスイッチングパターンと放電される第２のスイッチングパターンがある
    ことを特徴とする電力変換装置。
  12. 　前記第１のスイッチングパターンとされる時間と前記第２のスイッチングパターンとされる時間とが均衡するように制御され、
    　前記第１のフライングキャパシタ回路を構成するスイッチング素子及び前記第２のフライングキャパシタ回路を構成するスイッチング素子には、第１の制御信号が同様に供給され、
    　前記第３のフライングキャパシタ回路を構成するスイッチング素子及び前記第４のフライングキャパシタ回路を構成するスイッチング素子には、前記第１の制御信号を反転させた第２の制御信号が同様に供給される
    ことを特徴とする請求項１１に記載の電力変換装置。
  13. 　前記第１のフライングキャパシタ回路又は前記第２のフライングキャパシタ回路を構成するフライングキャパシタの電圧を所定の電圧と比較する第１の比較回路と、前記第３のフライングキャパシタ回路又は前記第４のフライングキャパシタ回路を構成するフライングキャパシタの電圧を前記所定の電圧と比較する第２の比較回路とを更に備え、
    　前記第１のフライングキャパシタ回路又は前記第２のフライングキャパシタ回路を構成するフライングキャパシタの電圧が前記所定の電圧よりも低い場合は、前記第１のスイッチングパターンとされる期間が前記第２のスイッチングパターンとされる期間よりも長くなるように、前記第１のフライングキャパシタ回路及び前記第２のフライングキャパシタ回路を構成するスイッチング素子に制御信号が同様に供給され、前記第１のフライングキャパシタ回路又は前記第２のフライングキャパシタ回路を構成するフライングキャパシタの電圧が前記所定の電圧よりも高い場合は、前記第１のスイッチングパターンとされる期間が前記第２のスイッチングパターンとされる期間よりも短くなるように、前記第１のフライングキャパシタ回路及び前記第２のフライングキャパシタ回路を構成するスイッチング素子に制御信号が同様に供給され、
    　前記第３のフライングキャパシタ回路又は前記第４のフライングキャパシタ回路を構成するフライングキャパシタの電圧が前記所定の電圧よりも低い場合は、前記第１のスイッチングパターンとされる期間が前記第２のスイッチングパターンとされる期間よりも長くなるように、前記第３のフライングキャパシタ回路及び前記第４のフライングキャパシタ回路を構成するスイッチング素子に制御信号が同様に供給され、前記第３のフライングキャパシタ回路又は前記第４のフライングキャパシタ回路を構成するフライングキャパシタの電圧が前記所定の電圧よりも高い場合は、前記第１のスイッチングパターンとされる期間が前記第２のスイッチングパターンとされる期間よりも短くなるように、前記第３のフライングキャパシタ回路及び前記第４のフライングキャパシタ回路を構成するスイッチング素子に制御信号が同様に供給される
    ことを特徴とする請求項１１に記載の電力変換装置。
  14. 　前記第１の比較回路において、前記第１のスイッチング素子及び前記第２のスイッチング素子のうちオンしているスイッチング素子に接続されている方のフライングキャパシタ回路を構成するフライングキャパシタの電圧が前記所定の電圧と比較され、
    　前記第２の比較回路において、前記第３のスイッチング素子及び前記第４のスイッチング素子のうちオンしているスイッチング素子に接続されている方のフライングキャパシタ回路を構成するフライングキャパシタの電圧が前記所定の電圧と比較される
    ことを特徴とする請求項１３に記載の電力変換装置。
PCT/JP2018/034026 2017-10-06 2018-09-13 電力変換装置 WO2019069654A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US16/753,475 US11451163B2 (en) 2017-10-06 2018-09-13 Power converter
JP2019546605A JPWO2019069654A1 (ja) 2017-10-06 2018-09-13 電力変換装置
AU2018344692A AU2018344692B2 (en) 2017-10-06 2018-09-13 Power Converter
CN201880064250.8A CN111164877B (zh) 2017-10-06 2018-09-13 功率转换装置
EP18865083.2A EP3694095A4 (en) 2017-10-06 2018-09-13 POWER CONVERSION DEVICE
NZ763075A NZ763075A (en) 2017-10-06 2018-09-13 Power converter

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017-195667 2017-10-06
JP2017195668 2017-10-06
JP2017195667 2017-10-06
JP2017-195668 2017-10-06

Publications (1)

Publication Number Publication Date
WO2019069654A1 true WO2019069654A1 (ja) 2019-04-11

Family

ID=65994949

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/034026 WO2019069654A1 (ja) 2017-10-06 2018-09-13 電力変換装置

Country Status (7)

Country Link
US (1) US11451163B2 (ja)
EP (1) EP3694095A4 (ja)
JP (1) JPWO2019069654A1 (ja)
CN (1) CN111164877B (ja)
AU (1) AU2018344692B2 (ja)
NZ (1) NZ763075A (ja)
WO (1) WO2019069654A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020178389A (ja) * 2019-04-15 2020-10-29 パナソニックＩｐマネジメント株式会社 電力変換装置
WO2020235156A1 (ja) * 2019-05-21 2020-11-26 パナソニックＩｐマネジメント株式会社 電力変換装置
JP2021010225A (ja) * 2019-06-28 2021-01-28 パナソニックＩｐマネジメント株式会社 電力変換装置
JP2021065084A (ja) * 2019-10-14 2021-04-22 台達電子工業股▲ふん▼有限公司Ｄｅｌｔａ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｉｎｃ． 電力システム
EP4007144A4 (en) * 2019-08-21 2022-10-12 Panasonic Intellectual Property Management Co., Ltd. DC VOLTAGE CONVERSION DEVICE

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019069654A1 (ja) * 2017-10-06 2019-04-11 パナソニックＩｐマネジメント株式会社 電力変換装置
WO2020185678A1 (en) * 2019-03-09 2020-09-17 Cornell University Switched energy buffering
US11437929B2 (en) * 2019-12-31 2022-09-06 Solaredge Technologies Ltd. DC balancer circuit with zero voltage switching
US11567519B2 (en) * 2020-09-08 2023-01-31 Samsung Electronics Co., Ltd. Voltage dividing capacitor circuits, supply modulators and wireless communication devices
CN112910230A (zh) * 2021-03-01 2021-06-04 江苏师范大学 一种简化的五电平电压源型变换装置
US11936291B2 (en) * 2021-11-08 2024-03-19 Psemi Corporation Controlling charge-balance and transients in a multi-level power converter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5626293B2 (ja) 1976-05-13 1981-06-17
WO2014042118A1 (ja) * 2012-09-13 2014-03-20 独立行政法人産業技術総合研究所 マルチレベル電力変換回路および装置
JP2015091179A (ja) * 2013-11-06 2015-05-11 株式会社明電舎 マルチレベル電力変換装置
JP2015216790A (ja) * 2014-05-12 2015-12-03 パナソニックＩｐマネジメント株式会社 電力変換装置、およびそれを用いたパワーコンディショナ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004109890A1 (ja) * 2003-06-09 2006-07-20 京セミ株式会社 発電システム
CN100477439C (zh) * 2005-01-08 2009-04-08 艾默生网络能源系统有限公司 具有过压保护的开关电源及其过压保护方法
US20090033293A1 (en) * 2007-08-01 2009-02-05 Intersil Americas Inc. Voltage converter with combined capacitive voltage divider, buck converter and battery charger
JP2012080753A (ja) * 2010-05-11 2012-04-19 Meidensha Corp 電力変換装置
KR101778619B1 (ko) * 2010-12-06 2017-09-15 삼성전자주식회사 전력 공급 장치 및 그 제어 방법
US8779735B2 (en) * 2011-03-15 2014-07-15 Infineon Technologies Ag System and method for an overcurrent protection and interface circuit between an energy source and a load
JP6040582B2 (ja) * 2012-06-14 2016-12-07 富士電機株式会社 マルチレベル電力変換回路の保護制御方式
JP5626293B2 (ja) 2012-08-29 2014-11-19 株式会社村田製作所 インバータ装置
JP6079407B2 (ja) * 2013-04-22 2017-02-15 富士電機株式会社 マルチレベル変換回路
JP6146130B2 (ja) * 2013-05-21 2017-06-14 富士電機株式会社 電力変換装置のゲート駆動電源供給回路
JP6206118B2 (ja) * 2013-08-02 2017-10-04 株式会社明電舎 マルチレベル電力変換装置
CN105099242B (zh) * 2014-05-09 2018-09-11 南京南瑞继保电气有限公司 电压源型多电平换流器、直流输电系统、故障处理方法和装置
EP3002866B1 (de) * 2014-09-30 2021-09-08 Siemens Aktiengesellschaft Spannungszwischenkreis-Stromrichter in Fünfpunkttopologie
WO2019069654A1 (ja) * 2017-10-06 2019-04-11 パナソニックＩｐマネジメント株式会社 電力変換装置
CH715448A2 (de) * 2018-10-15 2020-04-15 Prodrive Tech Bv Mehrphasige Umrichtertopologie für mehrphasigen und einphasigen Betrieb.
WO2021074661A1 (en) * 2019-10-16 2021-04-22 ZHU, Karen Ming Multibridge power converter with multiple outputs
JP7439671B2 (ja) * 2020-07-15 2024-02-28 Tdk株式会社 スイッチング電源装置および電力供給システム
WO2022067198A1 (en) * 2020-09-28 2022-03-31 Tae Technologies, Inc. Multi-phase module-based energy system frameworks and methods related thereto

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5626293B2 (ja) 1976-05-13 1981-06-17
WO2014042118A1 (ja) * 2012-09-13 2014-03-20 独立行政法人産業技術総合研究所 マルチレベル電力変換回路および装置
JP2015091179A (ja) * 2013-11-06 2015-05-11 株式会社明電舎 マルチレベル電力変換装置
JP2015216790A (ja) * 2014-05-12 2015-12-03 パナソニックＩｐマネジメント株式会社 電力変換装置、およびそれを用いたパワーコンディショナ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3694095A4

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020178389A (ja) * 2019-04-15 2020-10-29 パナソニックＩｐマネジメント株式会社 電力変換装置
JP7186378B2 (ja) 2019-04-15 2022-12-09 パナソニックＩｐマネジメント株式会社 電力変換装置
EP3975406A4 (en) * 2019-05-21 2022-07-06 Panasonic Intellectual Property Management Co., Ltd. CURRENT TRANSFORMING DEVICE
CN113841330A (zh) * 2019-05-21 2021-12-24 松下知识产权经营株式会社 功率转换装置
JP2020191725A (ja) * 2019-05-21 2020-11-26 パナソニックＩｐマネジメント株式会社 電力変換装置
JP7153878B2 (ja) 2019-05-21 2022-10-17 パナソニックＩｐマネジメント株式会社 電力変換装置
WO2020235156A1 (ja) * 2019-05-21 2020-11-26 パナソニックＩｐマネジメント株式会社 電力変換装置
US11742776B2 (en) 2019-05-21 2023-08-29 Panasonic Intellectual Property Management Co., Ltd. Power conversion device
CN113841330B (zh) * 2019-05-21 2024-06-04 松下知识产权经营株式会社 功率转换装置
JP2021010225A (ja) * 2019-06-28 2021-01-28 パナソニックＩｐマネジメント株式会社 電力変換装置
JP7262049B2 (ja) 2019-06-28 2023-04-21 パナソニックＩｐマネジメント株式会社 電力変換装置
EP4007144A4 (en) * 2019-08-21 2022-10-12 Panasonic Intellectual Property Management Co., Ltd. DC VOLTAGE CONVERSION DEVICE
JP2021065084A (ja) * 2019-10-14 2021-04-22 台達電子工業股▲ふん▼有限公司Ｄｅｌｔａ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｉｎｃ． 電力システム

Also Published As

Publication number Publication date
AU2018344692B2 (en) 2021-05-20
NZ763075A (en) 2022-02-25
JPWO2019069654A1 (ja) 2020-06-18
US11451163B2 (en) 2022-09-20
US20210367532A1 (en) 2021-11-25
EP3694095A1 (en) 2020-08-12
CN111164877A (zh) 2020-05-15
AU2018344692A1 (en) 2020-04-16
CN111164877B (zh) 2024-01-30
EP3694095A4 (en) 2020-12-09

Similar Documents

Publication Publication Date Title
WO2019069654A1 (ja) 電力変換装置
US10541623B1 (en) Circuit with an input voltage divider and two half-bridges
US10044294B2 (en) Apparatus and method for controlling asymmetric modular multilevel converter
EP2897278B1 (en) System and method of power conversion
US9748862B2 (en) Sparse matrix multilevel actively clamped power converter
EP2651024B1 (en) Multilevel power converter
JP5626293B2 (ja) インバータ装置
RU2693573C1 (ru) Бестрансформаторный многоуровневый преобразователь среднего напряжения и способ для управления бестрансформаторным многоуровневым преобразователем среднего напряжения
JP6176103B2 (ja) ゼロ電流スイッチング電力変換装置
WO2017157271A1 (en) Multilevel inverters
JP2014135799A (ja) 電力変換装置
JP5362657B2 (ja) 電力変換装置
KR20150136532A (ko) 전력 변환 장치
US9397584B2 (en) Multi-level converter apparatus and methods using clamped node bias
JP7165923B2 (ja) 電力変換装置
KR101484105B1 (ko) 단일 입력 전압원을 갖는 멀티레벨 인버터
JP2014161148A (ja) マルチレベル電力変換回路の制御方式
Tekwani et al. Analysis of carrier offset technique used in a five-level inverter scheme with emphasis on dc-link capacitor voltage balancing
Varna et al. Seven level inverter with nearest level control
Sahoo et al. Capacitor voltage balancing and an intelligent commutation technique in a new modular multilevel converter based hvdc system
Vijayalakshmi et al. Asymmetric Cascaded Switched Diode Multilevel Inverter
KR20160109129A (ko) 단일 입력 전압원과 배터리 직병렬 결합을 이용한 멀티레벨 인버터
WO2019102610A1 (ja) 電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18865083

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019546605

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018344692

Country of ref document: AU

Date of ref document: 20180913

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2018865083

Country of ref document: EP

Effective date: 20200506