WO2018130156A1

WO2018130156A1 - 开窗电路板装置及其制造方法以及包埋贴装元器件的电路板装置及其制造方法

Info

Publication number: WO2018130156A1
Application number: PCT/CN2018/072101
Authority: WO
Inventors: 王明珠; 栾仲禹; 田中武彦; 赵波杰; 黄桢; 陈振宇; 郭楠
Original assignee: 宁波舜宇光电信息有限公司
Priority date: 2017-01-11
Filing date: 2018-01-10
Publication date: 2018-07-19

Abstract

一开窗电路板装置及其制造方法以及包埋贴装元器件的电路板装置及其制造方法，其中所述开窗电路板装置包括一电路板部（10、40）和一开窗形成部（20），在所述开窗形成部（20）一体地成型于所述电路板部（10）的结合区域（111）时，所述开窗形成部（20）同步地形成至少一开窗（21），其中所述开窗形成部（20）的每个所述开窗（21）分别对应于所述电路板部（10、40）的每个交流区域（112），以使每个所述交流区域（112）分别通过每个所述开窗（21）与外界环境交流。

Description

开窗电路板装置及其制造方法以及包埋贴装元器件的电路板装置及其制造方法

技术领域

本发明涉及电路板领域，特别涉及一开窗电路板装置及其制造方法以及包埋贴装元器件的电路板装置及其制造方法。

背景技术

近年来，电子设备越来越朝向轻薄化和智能化的方向发展，这对被配置于电子设备的电路板结构的尺寸和性能都提出了更为苛刻的要求，通常情况下，为了减小电子设备的尺寸，电路板结构的电路板上需要被贴装数量更少和尺寸更小的电子元器件，这与电子设备的智能化的发展方向背道而驰，类似地，为了提高电子设备的智能化水平，电路板结构的电路板上需要被贴装数量更多和尺寸更大的电子元器件，这与电子设备的轻薄化的发展方向背道而驰，因此如何使电子设备同步地朝向轻薄化和智能化方向发展，是电子设备继续发展的技术瓶颈。

具体地说，图1示出了现有技术的电路板结构，其中该电路板结构包括一个电路板10P、一组电子元器件20P以及一个框形的支架30P，每个所述电子元器件20P通过SMT工艺(Surface Mount Technology，表面贴附工艺)被贴装在所述电路板10P的外侧区域，所述支架30P通过一胶水或者类似的粘着物40P被贴装在所述电路板10P的外侧区域，且使所述电路板10P的中部区域通过所述支架30P的通孔与外界环境交流，例如所述电路板10P的中部区域可以通过所述支架30P的通孔与被所述支架30P支撑的元件交流。图1示出的现有技术的所述电路板结构存在着很多的问题。

首先，所述支架30P通过所述胶水或者类似的粘着物40P被贴装在所述电路板10P的外侧区域，一方面，位于所述支架30P和所述电路板10P之间的所述胶水或者类似的粘着物40P增加了所述电路板结构的高度尺寸；另一方面，增加了在所述支架30P和所述电路板10P之间设置所述胶水或者类似的粘着物40P的工序，以至于导致所述电路板结构的成本居高不下；再一方面，通过所述胶水或者类似的粘着物40P将所述支架30P贴装在所述电路板10P的外侧区域的方式，使得所述支架30P的平整度难以保障。

其次，当每个所述电子元器件20P分别被贴装在所述电路板10P上之后，需要在相邻所述电子元器件20P之间预留足够的距离才能够避免相邻所述电子元器件20P出现相互干扰的不良现象，这导致在有限面积的所述电路板10P上只能够被贴装数量更少和尺寸更小的所述电子元器件20P。

第三，当每个所述电子元器件20P和所述支架30P分别被贴装在所述电路板10P的边缘区域后，无论是在水平方向还是在高度方向都需要在每个所述电子元器件20P和所述支架30P之间预留安全距离H，这成为了限制所述电路板结构的尺寸无法被继续减少的技术瓶颈。

第四，所述支架30P通常是塑料材料制成的塑料件，且所述支架30P的贴装部31P通过所述胶水或者类似的粘着物40P被贴装在所述电路板10P的外侧区域，一方面，受限于所述支架30P的尺寸和材料，在将所述支架30P贴装在所述电路板10P的外侧区域的过程中可能会导致所述支架30P出现变形的不良现象；另一方面，由于所述支架30P的所述贴装部31P与所述电路板10P的接触部位的尺寸比较小，从而当所述支架30P的所述贴装部31P被操作而向所述电路板10P施压时，所述支架30P的所述贴装部31P很容易将所述胶水或者类似的粘着物40P挤压变形，从而导致出现所述胶水或者类似的粘着物40P粘附在所述支架30P的内表面和外表面而污染所述支架30P的不良现象。

另外，在现有技术的所述电路板结构的制造工序中，所述支架30P需要被预制，即首先制得所述支架30P、每个所述电子元器件20P和所述电路板10P，然后再依次将每个所述电子元器件20P贴装在所述电路板10P的外侧区域和将所述支架30P通过所述胶水或者类似的粘着物40P贴装在所述电路板10P的外侧区域，这导致制造工序被增加且在制造所述电路板结构的工序中，对各个部件的管控也变得更为复杂。

另外，电路板在电子设备中不仅起着连接各个电子元器件的作用，而且电路板还允许各个电子元器件被贴装或者被组装在电路板表面，以藉由电路板支撑各个电子元器件。另外，在一些情况下，电路板还被要求保证被贴装或者被组装在电路板表面的各个电子元器件的平整度，这对电路板的强度和平整度也提出了非常苛刻的要求。为了保证电路板的强度和平整度，现在应用于电子设备且被用于贴装或者组装电子元器件的电路板都是选用强度更高且平整度更好的PCB电路板，然而，这种PCB电路板的厚度尺寸往往比较大。随着近年来电子设备越来越朝向轻薄化的方向和高性能的方向发展，电子设备不仅要求在保证电路板的强度和平整度的基础上减少电路板的尺寸，而且还要求电路板的表面能够被集成或者被连接更多的电子元器件。

通常情况下，各个电子元器件是通过SMT工艺(Surface Mount Technology，表面贴装工艺)被贴装在电路板的表面，这要求各个电子元器件在空间上不能够相互重叠，且相邻电子元器件之间需要预留安全距离，以避免在将各个电子元器件贴装在电路板表面的过程中，各个电子元器件因相互碰触而导致电子元器件接触不牢的不良现象出现，和避免在电子设备被使用时，各个电子元器件因距离过近而出现相互干扰的不良现象，以至于导致在有限面积的电路板上只能够被贴装少数量和小尺寸的电子元器件。

现有技术的采用SMT工艺将各个电子元器件贴装在电路板的表面具有以下缺陷。首先，为了提高电子设备的性能，需要在电路板上贴装更多数量和更大尺寸的电子元器件，这必然导致电路板的尺寸被增加，这与电子设备的轻薄化的发展趋势背道而驰。其次，为了满足电子设备的轻薄化的发展趋势，必然要求电路板被贴装更少数量和更小尺寸的电子元器件，这与电子设备的高性能的发展趋势背道而驰。第三，各个电子元器件大多是通过胶水或者类似的粘着物被贴装在电路板表面，胶水或者类似的粘着物一方面会增加被贴装有电子元器件的电路板的尺寸，另一方面后贴装的电子元器件所需的胶水或者类似的粘着物会污染先贴装的电子元器件，以至于对被贴装有电子元器件的电路板的性能造成不良影响。另外，各个电子元器件大多是通过胶水或者类似的粘着物被贴装在电路板表面，从而在将各个电子元器件封装在电路板表面的过程中，会有一道施胶工序，这不仅增加了在电路板上贴装各个电子元器件的材料成本，而且因增加了在电路板上贴装各个电子元器件的工序而增加了在电路板上贴装各个电子元器件的制造成本。

发明内容

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述开窗电路板装置提供一电路板部和一开窗形成部，所述开窗形成部与所述电路板部的结合区域一体地结合，并且所述电路板部的交流区域能够通过所述开窗形成部的开窗与外界环境交流。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述开窗形成部与所述电路板部的所述结合区域一体结合的方式，不需要在所述电路板部和所述开窗形成部之间设置胶水或者类似的粘着物，通过这样的方式，能够有效地减小所述开窗电路板装置的尺寸，尤其是能够有效地降低所述开窗电路板装置的高度尺寸。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述开窗形成部与所述电路板部的所述结合区域一体结合的方式，能够有效地减小所述开窗电路板装置的制造工序，从而降低所述开窗电路板装置的成本。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述开窗形成部与所述电路板部的所述结合区域一体结合的方式，能够降低管控制造所述开窗电路板装置的各个部件的压力和成本。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述开窗形成部与所述电路板部的所述结合区域一体结合的方式，能够有效地提高所述开窗形成部的顶表面的平整度。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述开窗形成部在与所述电路板部的所述结合区域一体结合的同时形成所述开窗，通过这样的方式，能够避免所述开窗形成部出现变形等不良现象，从而提高所述开窗电路板装置的产品良率。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述开窗形成部与所述电路板部的所述结合区域一体结合的方式，在所述电路板部和所述开窗形成部之间不需要预设胶水或者类似的粘着物，从而在所述开窗电路板装置的制造过程中，所述开窗形成部不会被胶水或者类似的粘着物污染。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述开窗形成部与所述电路板部的所述结合区域一体结合的方式，以藉由所述开窗形成部补强所述电路板部的强度。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述开窗形成部与所述电路板部的所述结合区域一体结合的方式，以藉由所述开窗形成部保持所述电路板部的平整度。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述开窗形成部通过一成型模具被模制在所述电路板部的所述结合区域，其中所述成型模具能够阻止用于形成所述开窗形成部的成型材料进入所述电路板部的所述交流区域，以保证所述交流区域的平整度。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述成型模具的施压面重叠地贴附一覆盖膜，以藉由所述覆盖膜保护所述电路板部的表面不被所述成型模具损坏。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述覆盖膜能够吸收所述成型模具被执行合模操作时产生的冲击力，以阻止该冲击力作用于所述电路板部。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述付薄膜能够阻止在所述成型模具的施压面和所述电路板部的表面之间产生缝隙，从而确保所述电路板部的所述交流区域的平整度和阻止出现“飞边”的不良现象。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述一体地电路板装置提供一保护框，其中所述保护框位于所述电路板部的所述交流区域的外侧部，以在藉由所述成型模具模制所述一体地电路板装置时，所述保护框能够阻止所述成型材料进入所述电路板部的所述交流区域。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述保护框能够通过变形的方式阻止在所述成型模具的施压面和所述保护框的顶表面之间产生缝隙，以防止所述成型材料通过所述成型模具的施压面和所述保护框的顶表面进入所述电路板部的所述交流区域。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述保护框能够通过变形的方式阻止在所述成型模具的施压面和所述保护框的顶表面之间产生缝隙，以防止在后续模制所述开窗电路板装置的过程中出现“飞边”等不良现象。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述保护框具有弹性，以藉由所述保护框吸收所述成型模具被执行合模操作时产生的冲击力，以阻止该冲击力作用于所述电路板部。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述保护框向上支撑所述成型模具的施压面，以通过避免所述成型模具的施压面接触所述电路板部的表面的方式阻止所述成型模具的施压面刮伤所述电路板部的表面。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述电路板部包括一电路板和至少一贴装元器件，每个所述贴装元器件分别被贴装于所述电路板，其中所述开窗形成部包覆至少一个所述贴装元器件，从而在所述开窗形成部和所述贴装元器件之间不需要预留安全距离，以进一步减小所述开窗电路板装置的尺寸。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述开窗形成部包覆每个所述贴装元器件的方式，能够使所述开窗形成部牢固地结合于所述电路板部的所述结合区域，从而阻止所述开窗形成部从所述电路板部上脱落，以保证所述开窗电路板装置的可靠性和稳定性。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述开窗形成部包覆每个所述贴装元器件的方式，使得在所述开窗形成部和每个所述贴装元器件之间不需要预留安全距离，从而能够使有限面积的所述电路板上被贴装数量更多和尺寸更大的所述贴装元器件，以进一步提高所述开窗电路板装置的性能。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述开窗形成部在一体地结合于所述电路板部的所述结合区域时，所述开窗形成部填充在相邻所述贴装元器件之间，从而在所述一体地电路板装置被组装形成电子设备且在电子设备被使用的过程中，每个所述贴装元器件不会出现晃动且不会从所述电路板上脱落。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述开窗形成部包覆每个所述贴装元器件的方式，能够藉由所述开窗形成部隔离相邻所述贴装元器件，从而所述开窗形成部能够阻止距离较近的相邻所述贴装元器件出现相互干扰等不良现象。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述开窗形成部包覆每个所述贴装元器件的方式，能够藉由所述开窗形成部阻止所述贴装元器件的表面与空气接触而导致所述贴装元器件的表面被氧化等不良现象出现。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述开窗形成部包覆每个所述贴装元器件的方式，能够避免所述贴装元器件差生的碎屑等污染物出现相互污染等不良现象。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述电路板部包括至少一半导体元件，每个所述半导体元件被贴装于所述电路板，其中每个所述半导体元件通过所述开窗形成部的每个所述开窗与外界环境交流。

本发明的一个目的在于提供一开窗电路板装置及其制造方法，其中所述开窗形成部能够进一步结合于所述半导体元件的外侧部，以使所述开窗形成部、所述半导体元件、每个所述贴装元器件和所述电路板一体地结合。

本发明的一个目的在于提供一包埋贴装元器件的电路板装置及其制造方法，其中所述电路板装置包括一电路板部和一包埋部，所述电路板部包括一电路板和被贴装于所述电路板的至少一贴装元器件，所述包埋部与所述电路板的至少一部分一体结合，且所述包埋部包埋至少一个所述贴装元器件，通过这样的方式，在所述包埋部和所述贴装元器件之间不需要预留安全距离，以减少所述电路板装置的尺寸，尤其能够降低所述电路板装置的高度尺寸。

本发明的一个目的在于提供一包埋贴装元器件的电路板装置及其制造方法，其中所述包埋部包埋所述贴装元器件的方式，能够避免相邻所述贴装元器件出现相互干扰的不良现象。

本发明的一个目的在于提供一包埋贴装元器件的电路板装置及其制造方法，其中所述包埋部包埋所述贴装元器件的方式，能够避免所述包埋部从所述电路板上脱落的不良现象。

本发明的一个目的在于提供一包埋贴装元器件的电路板装置及其制造方法，其中所述包埋部包埋所述贴装元器件的方式，能够避免因所述贴装元器件的表面与空气接触而导致所述贴装元器件的表面出现被氧化的不良现象。

本发明的一个目的在于提供一包埋贴装元器件的电路板装置及其制造方法，其中所述包埋部包埋所述贴装元器件的方式，能够使有限面积的所述电路板上被贴装更多数量和更大尺寸的所述贴装元器件，以提高所述电路板装置的性能。

本发明的一个目的在于提供一包埋贴装元器件的电路板装置及其制造方法，其中所述包埋部包埋所述贴装元器件的方式，能够在所述电路板装置被制造的过程中避免污染物污染所述贴装元器件的不良现象，也能够避免所述贴装元器件产生的碎屑等污染物污染其他部件的不良现象。例如，通过所述包埋部包埋所述贴装元器件的方式，能够避免所述贴装元器件产生的碎屑等污染物污染被贴装于所述电路板的一半导体元件。

本发明的一个目的在于提供一包埋贴装元器件的电路板装置及其制造方法，其中在所述包埋部与所述电路板的至少一部分一体结合后，所述包埋部形成一开窗，所述半导体元件的至少一部分能够对应于所述开窗，以使所述半导体元件的对应于所述开窗的部分能够与外界环境交流。

本发明的一个目的在于提供一包埋贴装元器件的电路板装置及其制造方法，其中所述包埋部与所述电路板的至少一部分一体结合，以在所述包埋部和所述电路板之间不需要设置传统的胶水或者类似粘着物，从而能够有效地降低所述电路板装置的高度尺寸。

本发明的一个目的在于提供一包埋贴装元器件的电路板装置及其制造方法，其中所述包埋部与所述电路板的至少一部分一体结合，以在所述包埋部和所述电路板之间不需要设置传统的胶水或者类似粘着物，从而能够有效地避免胶水或者类似粘着物污染所述贴装元器件。

本发明的一个目的在于提供一包埋贴装元器件的电路板装置及其制造方法，其中所述包埋部与所述电路板的至少一部分一体结合，以在所述包埋部和所述电路板之间不需要设置传统的胶水或者类似粘着物，从而能够减少在所述包埋部和所述电路板之间设置胶水或者类似粘着物的工序，以降低所述电路板装置的材料成本和制造成本以及提高所述电路板装置的生产效率。

本发明的一个目的在于提供一包埋贴装元器件的电路板装置及其制造方法，其中所述包埋部和所述电路板的至少一部分一体结合，从而在所述包埋部成型后，所述包埋部的顶表面的平整度能够被有效地保证。

本发明的一个目的在于提供一包埋贴装元器件的电路板装置及其制造方法，其中所述包埋部和所述电路板的至少一部分一体结合，从而所述包埋部能够补强所述电路板的强度，进而在所述电路板装置被使用时，能够防止所述电路板装置的平整度。

本发明的一个目的在于提供一包埋贴装元器件的电路板装置及其制造方法，其中所述包埋部和所述电路板的至少一部分一体结合而藉由所述包埋部补强所述电路板的强度的方式，能够使所述电路板可以选用厚度更薄的PCB电路板，设置所述电路板能够选用FPC电路板。

本发明的一个目的在于提供一包埋贴装元器件的电路板装置及其制造方法，其中所述包埋部不需要被预先制作，而是使所述包埋部与所述电路板的至少一部分一体结合的方式形成所述电路板装置，以提高所述电路板装置的生产效率。

本发明的一个目的在于提供一包埋贴装元器件的电路板装置及其制造方法，其中所述电路板具有至少一定位空间，所述包埋部在成型后一体地形成一包埋主体和至少一定位元件，其中所述定位元件形成于所述定位空间，所述包埋主体包埋所述电路板的至少一部分，以防止所述包埋部从所述电路板上脱落。

本发明的一个目的在于提供一包埋贴装元器件的电路板装置及其制造方法，其中所述包埋部包埋所述贴装元器件的方式，其中所述包埋部包括一补强元件，所述补强元件与所述定位元件和所述包埋主体一体地成型，以藉由所述补强元件防止所述包埋主体从所述电路板上脱落。

本发明的一个目的在于提供一包埋贴装元器件的电路板装置及其制造方法，其中所述包埋部包埋所述贴装元器件的方式，其中所述补强元件重叠地形成于所述电路板，以藉由所述补强元件补强所述电路板的强度和保证所述电路板的平整度。

本发明的一个目的在于提供一包埋贴装元器件的电路板装置及其制造方法，其中所述电路板具有一容纳空间，被导通地连接于所述电路板的所述半导体元件被容纳于所述容纳空间，以降低所述电路板装置的高度尺寸。

本发明的一个目的在于提供一包埋贴装元器件的电路板装置及其制造方法，其中所述包埋部进一步包埋所述半导体元件的外侧部，以使所述包埋部与所述半导体元件和所述电路板一体地结合。

本发明的一个目的在于提供一包埋贴装元器件的电路板装置及其制造方法，其中所述包埋部包埋所述半导体元件的外侧部，从而所述半导体元件的平整度可以不受限于所述电路板的平整度，而是所述半导体元件的平整度藉由所述包埋部保证，通过这样的方式，即便是所述电路板选用FPC电路板时，也能够保证所述半导体元件的平整度。

本发明的一个目的在于提供一包埋贴装元器件的电路板装置及其制造方法，其中所述电路板装置包括一框形的阻挡部，所述阻挡部沿着所述电路板的外侧边一体地形成于所述电路板或者设置于所述电路板，所述包埋部在成型后包埋所述阻挡部的一部分，以藉由所述阻挡部阻挡用于形成所述包埋部的成型材料进入所述电路板的内侧区域，从而避免所述电路板的内侧区域被污染而保证所述电路板的内侧区域的平整度。

本发明的一个目的在于提供一包埋贴装元器件的电路板装置及其制造方法，其中所述阻挡部也可以形成于所述半导体元件的外侧部，或者所述阻挡部同时形成于所述半导体元件的外侧部和所述电路板的外侧部，以藉由所述阻挡部阻挡用于形成所述包埋部的成型材料进入所述半导体元件的内部区域，从而避免所述半导体元件的内部区域被污染。

依本发明的一个方面，本发明提供一开窗电路板装置，其包括：

一电路板部，其中所述电路板部具有至少一结合区域和至少一交流区域；和

一开窗形成部，其中在所述开窗形成部一体地成型于所述电路板部的所述结合区域时，所述开窗形成部同步地形成至少一开窗，其中所述开窗形成部的每个所述开窗分别对应于所述电路板部的每个所述交流区域，以使每个所述交流区域分别通过每个所述开窗与外界环境交流。

根据本发明的一个实施例，所述电路板部包括一电路板，所述电路板具有所述结合区域和每个所述交流区域，其中所述开窗形成部一体地成型于所述电路板的所述结合区域，且所述开窗形成部的每个所述开窗分别对应于所述电路板的每个所述交流区域。

根据本发明的一个实施例，所述电路板部包括至少一贴装元器件，每个所述贴装元器件分别被贴装于所述电路板的所述结合区域，其中所述开窗形成部包覆至少一个所述贴装元器件。

根据本发明的一个实施例，所述电路板部包括至少一半导体元件，每个所述半导体元件分别被贴装于所述电路板的每个所述交流区域，以使每个所述半导体元件分别通过所述开窗形成部的每个所述开窗与外界环境交流。

根据本发明的一个实施例，所述开窗形成部包覆至少一个所述半导体元件的外侧部。

根据本发明的一个实施例，所述开窗电路板装置进一步包括至少一保护框，其中所述保护框位于所述电路板的所述交流区域的外侧部，其中所述开窗形成部包覆所述保护框的至少一部分。

根据本发明的一个实施例，所述开窗电路板装置进一步包括至少一保护框，其中所述保护框位于所述半导体元件的外侧部，其中所述开窗形成部包覆所述保护框的至少一部分。

根据本发明的一个实施例，所述开窗电路板装置进一步包括至少一保护框，其中所述保护框同时形成于或者所述保护框被同时设置于所述电路板和所述半导体元件的外侧部，其中所述开窗形成部包覆所述保护框的至少一部分。

根据本发明的一个实施例，所述保护框形成于所述电路板的所述交流区域的外侧部。

根据本发明的一个实施例，所述开窗形成部包覆所述保护框的外侧面。

根据本发明的一个实施例，所述开窗形成部包覆所述保护框的顶表面的至少一部分。

根据本发明的一个实施例，所述电路板具有至少一定位空间，所述开窗形成部包括一体形成的一开窗形成主体和至少一定位元件，其中所述开窗形成主体一体地成型于所述电路板的所述结合区域，且所述开窗形成主体形成所述开窗，每个所述定位元件分别形成于所述电路板的每个所述定位空间。

根据本发明的一个实施例，所述电路板具有至少一固定空间，每个所述固定空间分别连通于每个所述定位空间，所述开窗形成部包括至少一固定元件，其中每个所述固定元件分别形成于所述电路板的每个所述固定空间，且每个所述固定元件、每个所述定位元件和所述开窗形成主体一体地形成。

根据本发明的一个实施例，所述开窗形成部包括一补强元件，所述补强元件重叠地形成于所述电路板，其中所述补强元件、每个所述定位元件和所述开窗形成主体一体地形成，且所述补强元件和所述开窗形成主体位于所述电路板的两侧。

根据本发明的一个实施例，所述电路板具有至少一容纳空间。

依本发明的另一个方面，本发明进一步提供一开窗电路板装置的制造方法，其中所述制造方法包括如下步骤：

(a)使一电路板的一结合区域位于一成型模具的一成型空间，和阻止所述电路板的至少一交流区域连通于所述成型空间；

(b)向所述成型空间内加入成型材料，以使所述成型材料填充满所述成型空间；以及

(c)使填充在所述成型空间的所述成型材料固化，以形成一体地形成于所述电路板的所述结合区域的一开窗形成部，和在对应于所述电路板的每个所述交流区域的位置形成一开窗，其中每个所述交流区域分别通过每个所述开窗与外界环境交流。

根据本发明的一个实施例，在所述步骤(a)中，在所述电路板的所述结合区域贴装至少一贴装元器件，在所述步骤(b)中，所述成型材料填充在相邻所述贴装元器件之间，和在所述步骤(c)中，所述开窗形成部包覆至少一个所述贴装元器件。

根据本发明的一个实施例，在所述步骤(c)之后，进一步包括步骤：

将至少一半导体元件分别通过每个所述开窗贴装于所述电路板的每个所述交流区域，以使每个所述半导体元件分别通过每个所述开窗与外界环境交流。

根据本发明的一个实施例，在所述步骤(a)之前，将至少一半导体元件分别贴装于所述电路板的每个所述交流区域，以在所述步骤(c)之后，使每个所述半导体元件分别通过每个所述开窗与外界环境交流。

根据本发明的一个实施例，在所述步骤(a)中，使所述半导体元件的外侧部位于所述成型空间中，以在所述步骤(c)中，所述开窗形成部进一步包覆所述半导体元件的外侧部。

根据本发明的一个实施例，在所述步骤(a)中，进一步包括步骤：

在所述成型模具的一上模具的施压面重叠地贴附一覆盖膜；和

在所述成型模具被合模后，使所述覆盖膜位于所述上模具的施压面和所述电路板的表面之间，以藉由所述覆盖膜阻止在所述上模具的施压面和所述电路板的表面之间产生缝隙。

在所述电路板的所述交流区域的外侧部提供一保护框；和

在所述成型模具被合模后，使所述保护框位于所述上模具的施压面和所述电路板的表面之间，以藉由所述保护框阻止在所述上模具的施压面和所述电路板的表面之间产生缝隙。

根据本发明的一个实施例，在上述方法中，沿着所述电路板的所述交流区域的外侧部施凃胶水，以在胶水固化后形成位于所述交流区域的外侧部的所述保护框。

根据本发明的一个实施例，在上述方法中，沿着所述半导体元件的外侧部施涂胶水，以在胶水固化后形成位于所述半导体元件的外侧部的一保护框。

根据本发明的一个实施例，在上述方法中，沿着所述半导体元件和所述电路板的连接位置同时施涂胶水，以在胶水固化后形成位于所述半导体元件和所述电路板的连接位置的一保护框。

根据本发明的一个实施例，在所述步骤(a)中，使所述电路板的至少一定位空间连通于所述成型空间，在所述步骤(b)中，所述成型材料进一步填充满每个所述定位空间，以在所述步骤(c)中，固化在每个所述定位空间的所述成型材料形成所述开窗形成部的至少一定位元件，和固化在所述成型空间的所述成型材料形成所述开窗形成部的一开窗形成主体，其中所述开窗形成主体和每个所述定位元件一体地成型。

根据本发明的一个实施例，在所述步骤(a)中，在所述电路板和所述成型模具之间进一步形成一辅助成型空间，其中所述辅助成型空间通过每个所述定位空间连通于所述成型空间，在所述步骤(c)中，所述成型材料进一步填充满所述辅助成型空间，以在所述步骤(c)中，固化在所述辅助成型空间的所述成型材料形成所述开窗形成部的一补强元件，其中所述补强元件和每个所述定位元件一体地成型，且所述补强元件重叠于所述电路板。

根据本发明的一个实施例，在所述步骤(a)中，使所述电路板的至少一固定空间连通于每个所述定位空间，在所述步骤(b)中，所述成型材料进一步填充满每个所述固定空间，以在所述步骤(c)中，固化在每个所述固定空间的所述成型材料形成所述开窗形成部的至少一固定元件，其中所述固定元件和每个所述定位元件一体地成型。

依本发明的另一个方面，本发明提供一包埋贴装元器件的电路板装置，其包括：

一包埋部；和

一电路板部，其中所述电路板部进一步包括一电路板和至少一贴装元器件，每个所述贴装元器件分别被贴装于所述电路板，其中所述包埋部与所述电路板的至少一部分一体地结合，且所述包埋部包埋所述贴装元器件。

根据本发明的一个实施例，每个所述贴装元器件分别被贴装于所述电路板的外侧区域，所述包埋部和所述电路板的外侧区域一体地结合，以使所述包埋部包埋每个所述贴装元器件，且所述包埋部隔离相邻的所述贴装元器件。

根据本发明的一个实施例，所述包埋部具有一开窗，所述电路板的内侧区域对应于所述开窗，以使所述电路板的内侧区域通过所述开窗和外界环境交流。

根据本发明的一个实施例，所述电路板部包括一半导体元件，其中所述半导体元件被贴装于所述电路板的内侧区域，且所述半导体元件对应于所述开窗，以使所述半导体元件通过所述开窗和外界环境交流。

根据本发明的一个实施例，所述包埋部进一步包埋所述半导体元件的外侧部，以使所述包埋部与所述电路板和所述半导体元件一体地结合。

根据本发明的一个实施例，所述电路板装置进一步包括一框形的阻挡部，所述阻挡部位于所述电路板的外侧部，其中所述包埋部包埋所述电路板的外侧区域和所述阻挡部的一部分，以使所述包埋部与所述电路板和所述半导体元件一体地结合。

根据本发明的一个实施例，所述电路板装置进一步包括一框形的阻挡部，所述阻挡部同时位于所述电路板的外侧部和所述半导体元件的外侧部，其中所述包埋部包埋所述电路板的外侧区域和所述阻挡部的一部分，以使所述包埋部与所述电路板和所述阻挡部的一部分一体地结合。

根据本发明的一个实施例，所述电路板装置进一步包括一框形的阻挡部，所述阻挡部位于所述半导体元件的外侧部，其中所述包埋部包埋所述电路板的外侧区域、所述半导体元件的外侧部和所述阻挡部的一部分，以使所述包埋部与所述电路板、所述半导体元件和所述阻挡元件的一部分一体地结合。

根据本发明的一个实施例，所述电路板具有一容纳空间，所述半导体元件被容纳于所述容纳空间。

根据本发明的一个实施例，所述电路板具有至少一定位空间，所述包埋部包括一体形成的一包埋主体和至少一定位元件，其中所述包埋主体成型于所述电路板的外侧区域，每个所述定位元件分别成型于所述电路板的每个所述定位空间。

根据本发明的一个实施例，所述包埋部进一步包括一补强元件，所述补强元件和每个所述定位元件一体形成，且所述补强元件重叠地成型于所述电路板的表面，其中所述补强元件和所述包埋主体位于所述电路板的两侧。

根据本发明的一个实施例，所述电路板具有至少一固定空间，每个所述固定空间分别连通于所述定位空间，所述包埋部进一步包括至少一固定元件，每个所述固定元件分别与每个所述定位元件一体形成，且每个所述固定元件分别成型于每个所述固定空间。

根据本发明的一个实施例，所述电路板包括一基板和一环形的电路，所述电路突出于所述基板，其中每个所述贴装元器件分别被贴装于所述基板，并且每个所述贴装元器件分别被连接于所述电路，其中所述包埋部与所述基板的至少一部分一体地结合。

依本发明的另一个方面，本发明进一步提供一电路板的制造方法，其中所述制造方法包括如下步骤：

(a)在一电路板上贴装至少一贴装元器件；和

(b)在一包埋部一体地成型于所述电路板的至少一部分的同时，藉由所述包埋部包埋所述贴装元器件，以制得所述电路板装置。

根据本发明的一个实施例，在所述步骤(b)中，使所述包埋部形成一开窗，以对应于所述电路板的内侧区域，从而使所述电路板的内侧区域通过所述开窗和外界环境交流。

根据本发明的一个实施例，在所述步骤(b)中，进一步包括步骤：

(b.1)将贴装有所述贴装元器件的所述电路板放置在形成于一成型模具的一上模具和一下模具之间的一成型空间内，其中所述贴装元器件位于所述成型空间；

(b.2)向所述成型空间内加入成型材料，以使所述成型材料填充在所述成型空间；以及

(b.3)使所述成型材料在所述成型空间内固化，以形成包埋所述贴装元器件且和所述电路板一体结合的所述包埋部。

根据本发明的一个实施例，在所述步骤(b.1)中，在所述上模具的施压面和所述电路板之间设置一覆盖膜，以藉由保持在所述上模具的施压面和所述电路板之间的所述覆盖膜保护所述电路板和阻止在所述上模具的施压面和所述电路板之间产生缝隙，从而在所述步骤(b.2)中，使所述成型材料仅填充在所述成型空间内。

根据本发明的一个实施例，在所述步骤(b.1)中，使所述电路板的至少一定位空间连通于所述成型空间，从而在所述步骤(b.2)中，被加入所述成型空间的所述成型材料分别填充满每个所述定位空间和所述成型空间，并且在所述步骤(b.3)中，填充在每个所述定位空间的所述成型材料在固化后形成所述包埋部的每个定位元件，和填充在所述成型空间的所述成型材料在固化后形成所述包埋部的一包埋主体，其中所述包埋主体和每个所述定位元件一体形成，且藉由所述包埋主体包埋所述贴装元器件。

根据本发明的一个实施例，在所述步骤(b.1)中，在所述电路板的表面和所述下模具的内表面之间形成一辅助成型空间，所述辅助成型空间通过每个所述定位空间连通于所述成型空间，从而在所述步骤(b.2)中，被加入所述成型空间的所述成型材料进一步填充满所述辅助成型空间，并且在所述步骤(b.3)中，填充在所述辅助成型空间的所述成型材料在固化后形成所述包埋部的一补强元件，其中所述补强元件和每个所述定位元件一体地形成，且所述补强元件重叠于所述电路板的表面。

根据本发明的一个实施例，在所述步骤(b.1)中，使所述电路板的至少一固定空间，以分别通过每个所述定位空间连通于所述成型空间，从而在所述步骤(b.2)中，被加入所述成型空间的所述成型材料进一步填充满每个所述固定空间，并且在所述步骤(b.3)中，填充在每个所述固定空间的所述成型材料在固化后形成所述包埋部的每个固定元件，其中每个所述固定元件和每个所述定位元件一体地形成。

根据本发明的一个实施例，在所述步骤(b)之前或者在所述步骤(b)之后，进一步包括步骤：将一半导体元件贴装于所述电路板的内侧区域。

根据本发明的一个实施例，所述包埋部进一步包埋所述半导体元件的外侧部。

根据本发明的一个实施例，在上述方法中，沿着所述半导体元件的外侧部形成一框形的阻挡部，以在所述步骤(b)中，使所述包埋部进一步包埋所述阻挡部的一部分。

根据本发明的一个实施例，在所述步骤(b)之前进一步包括步骤：沿着所述电路板的外侧部形成一框形的阻挡部或者一环形的电路，从而在所述步骤(b)中，使所述包埋部进一步包埋所述阻挡部的一部分或者电路。

附图说明

图1是现有技术的电路板结构的剖视示意图。

图2是依本发明的一较佳实施例的一开窗电路板装置的立体示意图。

图3是依本发明的上述较佳实施例的所述开窗电路板装置的制造步骤之一的示意图，其描述了一电路板部的一电路板的剖视状态。

图4是依本发明的上述较佳实施例的所述开窗电路板装置的制造步骤之二的示意图，其描述了所述电路板部的至少一贴装元器件被贴装在所述电路板的剖视状态。

图5是依本发明的上述较佳实施例的所述开窗电路板装置的制造步骤之三的示意图，其描述了所述电路板部被放置于一成型模具的一成型空间的剖视状态，其中所述电路板部的结合区域对应于所述成型空间，且在所述成型模具的施压面和所述电路板之间设有一覆盖膜。

图6是依本发明的上述较佳实施例的所述开窗电路板装置的制造步骤之四的示意图，其描述了向所述成型空间内加入成型材料，且所述成型材料填充在相邻所述贴装元器件之间的剖视状态。

图7是依本发明的上述较佳实施例的所述开窗电路板装置的制造步骤之五的示意图，其描述了所述成型材料在所述成型空间内固化后形成所述开窗形成部的剖视状态。

图8是依本发明的上述较佳实施例的所述开窗电路板装置的制造步骤之六的示意图，其描述了所述成型模具被执行拔模操作后形成所述开窗电路板装置的剖视状态。

图9是依本发明的上述较佳实施例的所述开窗电路板装置的第一个变形实施方式的剖视示意图。

图10是依本发明的上述较佳实施例的所述开窗电路板装置的第二个变形实施方式的剖视示意图。

图11是依本发明的上述较佳实施例的所述开窗电路板装置的第三个变形实施方式的剖视示意图。

图12是依本发明的上述较佳实施例的所述开窗电路板装置的第四个变形实施方式的剖视示意图。

图13是依本发明的上述较佳实施例的所述开窗电路板装置的第五个变形实施方式的剖视示意图。

图14是依本发明的上述较佳实施例的所述开窗电路板装置的第六个变形实施方式的剖视示意图。

图15是依本发明的上述较佳实施例的所述开窗电路板装置的第七个变形实施方式的剖视示意图。

图16是依本发明的上述较佳实施例的所述开窗电路板装置的第八个变形实施方式的剖视示意图。

图17是依本发明的上述较佳实施例的所述开窗电路板装置的第九个变形实施方式的剖视示意图。

图18是依本发明的上述较佳实施例的所述开窗电路板装置的第十个变形实施方式的剖视示意图。

图19是依本发明的上述较佳实施例的所述开窗电路板装置的第十一个变形实施方式的剖视示意图。

图20是依本发明的上述较佳实施例的所述开窗电路板装置的第十二个变形实施方式的剖视示意图。

图21是依本发明的上述较佳实施例的所述开窗电路板装置的第十三个变形实施方式的剖视示意图。

图22是依本发明的上述较佳实施例的所述开窗电路板装置的第十四个变形实施方式的剖视示意图。

图23是依本发明的上述较佳实施例的所述开窗电路板装置的第十五个变形实施方式的剖视示意图。

图24是依本发明的上述较佳实施例的所述开窗电路板装置的第十六个变形实施方式的剖视示意图。

图25是依本发明的上述较佳实施例的所述开窗电路板装置的第十七个变形实施方式的剖视示意图。

图26是依本发明的上述较佳实施例的所述开窗电路板装置的第十八个变形实施方式的剖视示意图。

图27是依本发明的上述较佳实施例的所述开窗电路板装置的第十九个变形实施方式的剖视示意图。

图28是依本发明的上述较佳实施例的所述开窗电路板装置的第二十个变形实施方式的剖视示意图。

图29是依本发明的一较佳实施例的一电路板装置的制造步骤之一的示意图，其描述了一电路板的俯视角度。

图30A和图30B分别是依本发明的上述较佳实施例的所述电路板装置的制造步骤之二的示意图，其分别描述了在一贴装元器件被贴装于所述电路板后的俯视角度和侧视角度。

图31A是依本发明的上述较佳实施例的所述电路板装置的制造步骤之三的剖视示意图，其描述了将贴装有所述贴装元器件的所述电路板放置于一成型模具的一成型空间的状态。

图31B是依本发明的上述较佳实施例的所述电路板装置的制造步骤之三的剖视示意图，其描述了将贴装有所述贴装元器件的所述电路板放置于另一成型模具的一成型空间的状态。

图32是依本发明的上述较佳实施例的所述电路板装置的制造步骤之四的剖视示意图，其描述了将一成型材料加入所述成型模具的所述成型空间的状态。

图33是依本发明的上述较佳实施例的所述电路板装置的制造步骤之五的剖视示意图，其描述了一包埋部在所述成型模具的所述成型空间内与所述电路板的一部分一体结合的状态。

图34A和图34B分别是依本发明的上述较佳实施例的所述电路板装置的示意图，其分别描述了所述电路板装置的剖视状态和立体状态。

图35是依本发明的上述较佳实施例的所述电路板装置的第一个变形实施方式的示意图。

图36是依本发明的上述较佳实施例的所述电路板装置的第二个变形实施方式的示意图。

图37是依本发明的上述较佳实施例的所述电路板装置的第三个变形实施方式的示意图。

图38是依本发明的上述较佳实施例的所述电路板装置的第四个变形实施方式的示意图。

图39是依本发明的上述较佳实施例的所述电路板装置的第五个变形实施方式的示意图。

图40是依本发明的上述较佳实施例的所述电路板装置的第六个变形实施方式的示意图。

图41是依本发明的上述较佳实施例的所述电路板装置的第七个变形实施方式的示意图。

图42是依本发明的上述较佳实施例的所述电路板装置的第八个变形实施方式的示意图。

图43是依本发明的上述较佳实施例的所述电路板装置的第九个变形实施方式的示意图。

图44是依本发明的上述较佳实施例的所述电路板装置的第十个变形实施方式的示意图。

图45是依本发明的上述较佳实施例的所述电路板装置的第十一个变形实施方式的示意图。

图46是依本发明的上述较佳实施例的所述电路板装置的第十二个变形实施方式的示意图。

图47是依本发明的上述较佳实施例的所述电路板装置的第十三个变形实施方式的示意图。

图48是依本发明的上述较佳实施例的所述电路板装置的第十四个变形实施方式的示意图。

具体实施方式

以下描述用于揭露本发明以使本领域技术人员能够实现本发明。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本发明的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本发明的精神和范围的其他技术方案。

本领域技术人员应理解的是，在本发明的揭露中，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本发明的限制。

可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。

实施例一：

参考本发明的说明书附图之图2至图8，依本发明的一较佳实施例的一开窗电路板装置在接下来的描述中将被阐述，其中所述开窗电路板装置包括一电路板部10和一开窗形成部20。

所述电路板部10具有一结合区域111和至少一交流区域112。

在附图2示出的所述开窗电路板装置的这个示例中，所述电路板部10包括一个所述结合区域111和两个所述交流区域112。两个所述交流区域112相互独立。所述结合区域111的一部分位于所述电路板部10的外侧边缘，所述结合区域111的另一部分位于所述电路板部10的中部，以分隔两个所述交流区域112。也就是说，每个所述交流区域112的四周均是所述结合区域111。尽管如此，本领域的技术人员可以理解的是，所述电路板部10也可以具有一个所述交流区域112或者具有三个或者三个以上的所述交流区域112，因此，在附图2至图8中示出的具有两个所述交流区域112的所述电路板部10仅为一个示例性的说明，以被用于阐述本发明的所述开窗电路板装置的特征和优势，因此，在附图2至图8中示出的所述开窗电路板装置的具体示例并不应被视为对本发明的所述开窗电路板装置的内容和范围的限制。

所述开窗形成部20一体地结合于所述电路板部10的所述结合区域111，且所述开窗形成部20在一体地结合于所述电路板部10的所述结合区域111的同时形成至少一开窗21。所述开窗形成部20的每个所述开窗21分别对应于所述电路板部10的每个所述交流区域112，以使所述电路板部10的每个所述交流区域112能够分别通过所述开窗形成部20的每个所述开窗21与外界环境交流。

本领域的技术人员可以理解的是，所述开窗形成部20一体地结合于所述电路板部10的所述结合区域111而制得所述开窗电路板装置的方式，一方面可以减轻管控制造所述开窗电路板装置的各个部件的压力和降低成本，另一方面在所述电路板部10和所述开窗形成部20之间不需要设置胶水或者类似的粘着物，因此，不仅可以降低所述开窗电路板装置的高度尺寸，而且还可以保证所述开窗形成部20的顶表面的平整度。

本发明的所述开窗电路板装置的所述开窗形成部20不需要被预先提供，而是藉由所述开窗形成部20一体地结合于所述电路板部10的所述结合区域111的方式制得所述开窗电路板装置，且在所述电路板部10和所述开窗形成部20之间不需要被设置胶水或者类似的粘着物，从而能够减少所述开窗电路板装置的制造工序，以进一步降低所述开窗电路板装置的制造成本和提高所述开窗电路板装置的生产效率。

本发明的所述开窗电路板装置不需要在所述电路板部10和所述开窗形成部20之间设置胶水或者类似的粘着物，从而使得在制造所述开窗电路板装置的过程中，能够避免所述开窗形成部20被胶水或者类似的粘着物污染而影响所述开窗电路板装置的产品良率的不良现象。

所述电路板部10进一步包括一电路板11和至少一贴装元器件12，其中每个所述贴装元器件12分别被贴装于所述电路板11。例如，在本发明的所述开窗电路板装置的一个较佳示例中，每个所述贴装元器件12分别可以通过SMT工艺(Surface Mount Technology，表面贴附工艺)被贴装于所述电路板11。值得一提的是，所述贴装元器件12可以是处理器、继电器、驱动器、电阻、电容等贴装元器件。

所述电路板11形成所述电路板部10的所述结合区域111和每个所述交流区域112，每个所述贴装元器件12相互间隔地被贴装于所述电路板11的所述结合区域111，通过这样的方式，能够保证每个所述交流区域112的平整度，并且在所述开窗形成部20一体地结合于所述电路板11的所述结合区域111时，所述开窗形成部20能够包覆至少一个所述贴装元器件12。

优选地，所述开窗形成部20包覆全部的所述贴装元器件12，以藉由所述开窗形成部20分隔相邻所述贴装元器件12，通过这样的方式，一方面，所述贴装元器件12能够拉扯所述开窗形成部20，以防止所述开窗形成部20从所述电路板11的所述结合区域111脱落；另一方面，所述开窗形成部20能够分隔相邻所述贴装元器件12，以避免相邻所述贴装元器件12出现相互碰撞或者相互干扰等不良现象出现，从而在有限面积的所述电路板11上可以被贴装更多数量和更大尺寸的所述贴装元器件12；再一方面，所述开窗形成部20能够阻止每个所述贴装元器件12的表面和空气接触而导致每个所述贴装元器件12的表面出现氧化等不良现象出现。

进一步地，本发明的所述开窗电路板装置的所述开窗形成部20包覆每个所述贴装元器件12的方式，使得在所述开窗形成部20和所述贴装元器件12之间不需要预留安全距离，从而不仅能够进一步减小所述开窗电路板装置的尺寸，而且还能够在有限面积的所述电路板11上可以被贴装更多数量和更大尺寸的所述贴装元器件12，以使所述开窗电路板装置的发展趋势符合电子设备的轻薄化和智能化的发展趋势。

本领域的技术人员可以理解的是，本发明的所述开窗电路板装置提供的结构和制造方法提供了制作集成化电路板的一种全新的设计思路，其突破了现有技术无法使集成化电路板继续小型化和轻薄化的技术瓶颈，这使现有技术的电路板结构意料不到的，并且本发明的所述开窗电路板装置提供的结构和制造方法对于电子设备轻薄化和智能化具有至关重要的作用和意义。

另外，所述开窗形成部20包覆每个所述贴装元器件12，使得每个所述贴装元器件12的相对位置保持稳定，从而当所述开窗电路板装置受到外力碰撞或者作用时，所述开窗形成部20也能够保证每个所述贴装元器件12不会从所述电路板11上脱落，从而提高所述开窗电路板装置的稳定性和可靠性。

在本发明的所述开窗电路板装置的一个较佳示例中，所述开窗电路板装置的所述开窗形成部20可以通过模制的方式与所述电路板部10的所述结合区域111一体地结合且同步地形成每个所述开窗21。附图3至图8示出了所述开窗电路板装置的所述开窗形成部20可以通过一成型模具100被模制在所述电路板部10的所述结合区域111。

所述成型模具100包括一上模具101和一下模具102，其中所述上模具101和所述下模具102中的至少一个模具能够被操作，以使所述成型模具100能够被进行合模或者拔模操作，其中当所述上模具101和所述下模具102被操作而使所述成型模具100合模时，在所述上模具101和所述下模具102之间形成至少一成型空间103，其中在所述成型模具100的所述成型空间103内模制所述开窗电路板装置。

优选地，所述成型模具100进一步包括一覆盖膜104，其中所述覆盖膜104被重叠地贴附于所述上模具101的施压面1011，以在藉由所述成型模具100模制所述开窗电路板装置时，藉由所述覆盖膜104保护所述电路板部10。尽管如此，本领域的技术人员可以理解的是，在本发明的其他示例中，所述成型模具100也可以不被配置所述覆盖膜104。

参考附图3，提供所述电路板11。在本发明的所述开窗电路板装置的一个示例中，所述电路板11可以是一个PCB电路板，值得注意的是，相对于现有技术的电路板结构的电路板来说，在本发明的所述开窗电路板装置中，所述电路板11的厚度可以进一步降低，以在后续，当所述开窗形成部20与所述电路板11的所述结合区域111一体结合而制得所述开窗电路板装置后，所述开窗形成部20能够补强所述电路板11的强度，以使所述电路板11的每个所述交流区域112保持平整，通过这样的方式，能够进一步降低所述开窗电路板装置的高度尺寸。尽管如此，本领域的技术人员可以理解的是，在本发明的所述开窗电路板装置的其他示例中，所述电路板11也可以选用厚度更薄的FPC电路板或者软硬结合板。

参考附图4，将每个所述贴装元器件12分别相互间隔地贴装于所述电路板11。优选地，每个所述贴装元器件12可以被相互间隔地贴装于所述电路板11的所述结合区域111，以在后续当所述开窗形成部20与所述电路板11的所述结合区域111一体地结合后，所述开窗形成部20能够包覆每个所述贴装元器件12。

参考附图5，将贴装有所述贴装元器件12的所述电路板11放置在所述下模具102上，且在所述成型模具100被执行合模操作而在所述上模具101和所述下模具102之间形成所述成型空间时，所述电路板11的所述结合区域111和每个所述贴装元器件12均位于所述成型空间103。

所述覆盖膜104位于所述上模具101的所述施压面1011和所述电路板11之间，通过这样的方式，一方面所述覆盖膜104能够防止所述上模具101的所述施压面1011刮伤所述电路板11的表面，另一方面所述覆盖膜104还能够吸收在所述成型模具100被执行合模操作时所述上模具101的所述施压面1011作用于所述电路板11的表面时产生的冲击力，以避免该冲击力直接作用于所述电路板11，从而保护所述电路板11。另外，所述覆盖膜104还可以在后续方便对所述成型模具100执行拔模操作。也就是说，所述覆盖膜104能够防止所述上模具101的所述施压面1011和所述电路板11的表面直接接触，从而保护所述电路板11。

另外，位于所述上模具101的所述施压面1011和所述电路板11之间的所述覆盖膜104能够阻止在所述上模具101的所述施压面1011和所述电路板11之间产生缝隙，以增加密封性，从而在后续防止出现“飞边”等不良现象。

参考附图6至图8，向所述成型模具100的所述成型空间103加入流体状的成型材料，所述成型材料能够填充在相邻所述贴装元器件12之间和填充满所述成型空间103，当所述成型材料在所述成型空间103内固化后，形成包覆每个所述贴装元器件12且和所述电路板11的所述结合区域111一体结合的所述开窗形成部20。可以理解的是，所述成型模具100阻止被加入所述成型空间103的所述成型材料流向所述电路板11的每个所述交流区域112，从而所述成型材料在固化形成所述开窗形成部20的同时，进一步形成对应于每个所述交流区域112的所述开窗21，以使所述电路板11的每个所述交流区域112通过所述开窗形成部20的每个所述开窗21与外界环境交流。

值得一提的是，流体状的所述成型材料可以是固体颗粒、液体或者固液混合物，本发明的所述开窗电路板装置在这方面不受限制。优选地，所述成型材料可以是热固性材料。

附图9示出了本发明的所述开窗电路板装置的第一个变形实施方式，其中所述电路板部10的所述电路板11具有一个所述结合区域111和一个所述交流区域112，所述结合区域111位于所述电路板11的四周，所述交流区域112位于所述电路板11的中部，以使所述结合区域111环绕在所述交流区域112的四周。所述开窗形成部20具有一个所述开窗21，其中当所述开窗形成部20与所述电路板11的所述结合区域111一体地结合后，所述开窗形成部20的所述开窗21对应于所述电路板11的所述交流区域112，以使所述电路板11的所述交流区域112通过所述开窗形成部20的所述开窗21与外界环境交流。

附图10示出了本发明的开窗电路板装置的第二个变形实施方式，其中所述电路板部10的所述电路板11具有一个所述结合区域111和四个所述交流区域112，所述结合区域111的一部分位于所述电路板11的四周，所述结合区域111的另一部分呈“十”字形地位于所述电路板11的中部，以藉由所述结合区域111分隔所述电路板11的四个所述交流区域112，其中每个所述交流区域112的四周均是所述结合区域111。所述开窗形成部20具有四个所述开窗21，其中当所述开窗形成部20与所述电路板11的所述结合区域111一体地结合后，所述开窗形成部20的四个所述开窗21分别对应于所述电路板11的四个所述交流区域112，以使所述电路板11的四个所述交流区域112分别通过所述开窗形成部20的四个所述开窗21与外界环境交流。

附图11示出了本发明的所述开窗电路板装置的第三个变形实施方式，其中所述电路板部10进一步包括至少一半导体元件13，其中每个所述半导体元件13分别被贴装于所述电路板11的每个所述交流区域112，以使每个所述半导体元件13分别对应于所述开窗形成部20的每个所述开窗21，从而每个所述半导体元件13能够分别通过所述开窗形成部20的每个所述开窗21与外界环境交流。

值得一提的是，在本发明的所述开窗电路板装置的一个较佳示例中，在所述开窗形成部20一体地形成于所述电路板11的所述结合区域111后，再将每个所述半导体元件13分别通过所述开窗形成部20的每个所述开窗21贴装于所述电路板11的每个所述交流区域112，并且使每个所述半导体元件13分别导通地连接于所述电路板11。在本发明的所述开窗电路板装置的另一个较佳示例中，也可以先将每个所述半导体元件13分别贴装于所述电路板11的每个所述交流区域112，且使每个所述半导体元件13分别导通地连接于所述电路板11后，再通过所述成型模具100模制所述开窗形成部20，以使每个所述半导体元件13分别通过所述开窗形成部20的每个所述开窗21与外界环境交流。

本领域的技术人员可以理解的是，本发明的所述开窗电路板装置通过所述开窗形成部20包覆每个所述贴装元器件12的方式，能够藉由所述开窗形成部20分隔所述贴装元器件12和所述半导体元件13，以防止所述贴装元器件12产生的碎屑等污染物相互污染和防止所述贴装元器件12产生的碎屑等污染物污染所述半导体元件13的表面。

附图12示出了本发明的所述开窗电路板装置的第四个变形实施方式，其中所述开窗形成部20的顶表面具有一外侧表面201和至少一内侧表面202，其中所述外侧表面201和每个所述内侧表面202具有高度差，以使所述开窗形成部20形成一封装槽22。在本发明的所述开窗电路板装置的这个具体示例中，所述开窗形成部20的每个所述内侧表面202所在的平面低于所述外侧表面201所在的平面，从而使所述开窗形成部20的所述外侧表面201和每个所述内侧表面202具有高度差，以在每个所述内侧表面202对应的位置形成所述开窗形成部20的每个所述封装槽22，并且每个所述封装槽22分别连通于每个所述开窗21。

也就是说，在附图12中示出的本发明的所述开窗电路板装置的这个具体示例中，所述开窗形成部20的顶表面呈台阶状。

附图13示出了本发明的所述开窗电路板装置的第五个变形实施方式，其中所述电路板11进一步具有至少一定位空间113，所述开窗形成部20包括一开窗形成主体23和至少一定位元件24，所述开窗形成主体23和每个所述定位元件24一体地形成，其中所述开窗形成主体23一体地结合于所述电路板11的所述结合区域111，且所述开窗形成主体23包覆每个所述贴装元器件12，每个所述定位元件24分别形成于所述电路板11的每个所述定位空间113。也就是说，所述电路板11的每个所述定位空间113均设于所述电路板11的所述结合区域111。

所述开窗形成部20通过使每个所述定位元件24形成于所述电路板11的每个所述定位空间113的方式，能够防止所述开窗形成部20从所述电路板部10上脱落，以进一步提高所述开窗电路板装置的稳定性和可靠性。

值得一提的是，在附图13示出的所述开窗电路板装置的这个实施方式中，每个所述定位空间113可以被实施为盲孔，而在附图14中示出的本发明的所述开窗电路板装置的第六个变形实施方式中，每个所述定位空间113也可以被实施为通孔。尽管如此，本领域的技术人员可以理解的是，在本发明的所述开窗电路板装置的其他示例中，所述电路板11的一部分所述定位空间113被实施为盲孔，另一部分所述定位空间113被实施为通孔。因此，本领域的技术人员可以理解的是，所述定位空间113的类型、尺寸和截面形状不应被视为对本发明的所述开窗电路板装置的内容和范围的限制。

在藉由所述成型模具100模制所述开窗电路板装置的过程中，所述电路板11的每个所述定位空间113分别连通于所述成型空间103，从而被加入所述成型空间103的所述成型材料通过所述成型空间103进入所述电路板11的每个所述定位空间113，以使所述成型材料填充满所述电路板11的每个所述定位空间113和填充满所述成型模具100的所述成型空间103，从而在所述成型材料固化后在所述电路板11的每个所述定位空间113内形成每个所述定位元件24和在所述成型空间103内形成所述开窗形成主体23。在所述成型模具100被执行拔模操作后，制得所述开窗电路板装置。

附图15示出了本发明的所述开窗电路板装置的第七个变形实施方式，其中所述开窗形成部20进一步包括一补强元件25，其中所述补强元件25与每个所述定位元件24一体地形成，且所述补强元件25重叠地形成于所述电路板11，以藉由所述补强元件25补强所述电路板11，并且使所述电路板11保持平整，通过这样的方式，所述电路板11可以选用厚度更薄的PCB电路板或者选用FPC电路板或者软硬结合版，以进一步降低所述开窗电路板装置的高度尺寸。可以理解的是，所述补强元件25和所述开窗形成主体23分别位于所述电路板11的两侧。

在藉由所述成型模具100模制所述开窗电路板装置的过程中，在所述电路板11的下表面和所述下模具102的内表面之间形成一辅助成型空间，其中所述辅助成型空间和所述成型空间103通过所述电路板11的每个所述定位空间113相连通。被加入所述成型空间103的所述成型材料通过所述成型空间103和所述电路板11的每个所述定位空间113进入所述辅助成型空间，以使所述成型材料填充满所述辅助成型空间、填充满所述电路板11的每个所述定位空间113和填充满所述成型空间103，从而在所述成型材料固化后在所述辅助成型空间内形成重叠于所述电路板11的所述补强元件25、在所述电路板11的每个所述定位空间113内形成每个所述定位元件24和在所述成型空间103内形成所述开窗形成主体23。在所述成型模具100被执行拔模操作后，制得所述开窗电路板装置。

本领域的技术人员可以理解的是，所述开窗形成部20的所述开窗形成主体23、每个所述定位元件24和所述补强元件25一体地形成，以藉由每个所述定位元件24和所述补强元件25防止所述开窗形成主体23从所述电路板11的所述结合区域111上脱落和藉由所述补强元件25补强所述电路板11，以增强所述电路板11的强度和保持所述电路板11平整。

附图16示出了本发明的所述开窗电路板装置的第八个变形实施方式，其中所述电路板11具有至少一固定空间114，其中每个所述固定空间114分别对应于每个所述定位空间113，且每个所述固定空间114和每个所述定位空间113相互连通。所述开窗形成部20包括至少一固定元件26，其中每个所述固定元件26分别形成于所述电路板11的每个所述固定空间114，并且每个所述固定元件26、每个所述定位元件24和所述开窗形成主体23一体地形成，以藉由每个所述固定元件26和每个所述定位元件24防止所述开窗形成主体23从所述电路板11的所述结合区域111上脱落。

在藉由所述成型模具100模制所述开窗电路板装置的过程中，所述电路板11的每个所述固定空间114分别通过每个所述定位空间113连通于所述成型空间103，从而被加入所述成型空间103的所述成型材料通过所述成型空间103和所述电路板11的每个所述定位空间113进入所述电路板11的每个所述固定空间114，从而在所述成型材料固化后在所述电路板11的每个所述固定空间114形成每个所述固定元件26、在所述电路板11的每个所述定位空间113形成每个所述定位元件24和在所述成型空间130内形成所述开窗形成主体23。在所述成型模具100被执行拔模操作后，制得所述开窗电路板装置。

附图17示出了本发明的所述开窗电路板装置的第九个变形实施方式，其中所述电路板11具有至少一容纳空间115，以供容纳被贴装于所述电路板11的每个所述半导体元件13，从而减少所述电路板11的表面和所述半导体元件13的表面的高度差。

所述电路板11的所述容纳空间115的数量和所述半导体元件13的数量一致，从而使每个所述半导体元件13分别被容纳于所述电路板11的每个所述容纳空间115，以减少所述电路板11的表面和所述半导体元件13的表面的高度差。例如在附图17示出的所述开窗电路板装置的这个具体示例中，所述电路板11具有两个所述容纳空间115，所述半导体元件13的数量也是两个，每个所述半导体元件13分别被容纳于所述电路板11的每个所述容纳空间115。

值得一提的是，所述电路板11的所述容纳空间115的数量也可以少于所述地半导体元件13的数量，以使至少一个所述半导体元件13被容纳于所述电路板11的所述容纳空间115，另外的所述半导体元件13被直接贴装于所述电路板11的表面，通过这样的方式，能够使所述半导体元件13的表面具有高度差。例如在附图18示出的所述开窗电路板装置的第十个变形实施方式中，所述电路板11具有一个所述容纳空间115，所述半导体元件13的数量是两个，其中被容纳于所述电路板11的所述容纳空间115的所述半导体元件13被定义为一第一半导体元件13a，被直接贴装于所述电路板11的表面的所述半导体元件13被定义为一第二半导体元件13b，通过这样的方式，所述开窗电路板装置能够使所述第一半导体元件13a和所述第二半导体元件13b之间具有高度差。

更值得一提的是，在附图17和图18中示出的所述开窗电路板装置中，所述电路板11的所述容纳空间115均被实施为容纳槽，而在附图19和图20中示出的所述开窗电路板装置中，所述电路板11的所述容纳空间115也可以被实施为通孔。

具体地说，在附图19示出的所述开窗电路板装置的第十一个变形实施方式中，所述电路板11的所述容纳空间115被实施为通孔，从而能够进一步降低被容纳于所述容纳空间115的所述半导体元件13的表面和所述电路板11的表面的高度差，甚至是所述半导体元件13的表面和所述电路板11的表面平齐或者使所述半导体元件13的表面低于所述电路板11的表面。值得一提的是，被容纳于所述容纳空间115的所述半导体元件13可以通过其他部件被连接于所述电路板11，从而使所述半导体元件13被保持在所述容纳空间115内。

在附图20示出的所述开窗电路板装置的第十二个变形实施方式中，所述电路板11的所述容纳空间115被实施为通孔，从而能够进一步增加被容纳于所述容纳空间115的所述第一半导体元件13a的表面和被直接贴装于所述电路板11的表面的所述第二半导体元件13b的表面的高度差。

附图21示出了本发明的所述开窗电路板装置的第十三个变形实施方式，其中所述电路板11的至少一个所述容纳空间115被实施为容纳槽，另外的所述容纳空间115被实施为通孔。例如在附图21中，被实施为通孔的所述容纳空间115被定义为一第一容纳空间115a，以供用于容纳所述第一半导体元件13a，被实施为容纳槽的所述容纳空间115被定义为一第二容纳空间115b，以供用于容纳所述第二半导体元件13b。所述开窗电路板装置能够在保证所述第一半导体元件13a的表面和所述第二半导体元件13b的表面具有高度差的同时，降低所述第一半导体元件13a的表面和所述电路板11的表面的高度差和降低所述第二半导体元件13b的表面和所述电路板11的表面的高度差。

附图22示出了本发明的所述开窗电路板装置的第十四个变形实施方式，其中所述电路板11进一步包括至少一通孔116，其中每个所述通孔116的开口位于所述电路板11的上表面，每个所述容纳空间115的开口位于所述电路板11的下表面，且每个所述通孔116和每个所述容纳空间115相互连通。每个所述半导体元件13分别通过倒装的方式被贴装于所述电路板11，以使每个所述半导体元件13分别被容纳于每个所述容纳空间115。

附图23示出了本发明的所述开窗电路板装置的第十五个变形实施方式，其中至少一个所述半导体元件13通过倒装的方式被贴装于所述电路板11，另外的所述半导体元件13被直接贴装于所述电路板11的表面，通过这样的方式，使每个所述半导体元件13的表面具有高度差。

附图24示出了本发明的所述开窗电路板装置的十六个变形变形实施方式，其中所述开窗形成部20可以进一步包覆每个所述半导体元件13的外侧部，以使所述开窗形成部20、每个所述半导体元件13和所述电路板11结合为一体，通过这样的方式，每个所述半导体元件13的平整度可以不受限于所述电路板11的平整度的限制，而是藉由所述开窗形成部20保证所述半导体元件13的平整度，从而所述电路板11可以选用厚度更薄的电路板，进而降低所述开窗电路板装置的高度尺寸。例如所述电路板11可以选用软硬结合板或者FPC电路板。

附图25示出了本发明的所述开窗电路板装置的第十七个变形实施方式，其中所述开窗电路板装置进一步包括一保护框30，其中所述保护框30位于所述电路板部10的所述交流区域112的外侧部，以在藉由所述成型模具100模制一体地结合于所述电路板部10的所述结合区域111的所述开窗形成部20时，所述保护框30能够阻止所述成型材料进入所述电路板部10的所述交流区域112。在所述开窗形成部20与所述电路板部10的所述结合区域111一体地结合时，所述开窗形成部20包覆所述保护框30的至少一部分。

例如在附图25中示出的所述开窗电路板装置的第十七个变形实施方式中，所述开窗形成部20可以仅包覆所述保护框30的外侧部。在附图26中示出的所述开窗电路板装置的第十八个变形实施方式中，所述开窗形成部20还可以包覆所述保护框30的顶表面的至少一部分。

在藉由所述成型模具100模制所述开窗电路板装置时，所述保护框30能够向上支撑所述成型模具100的所述上模具101的所述施压面1011，以阻止所述上模具101的所述施压面1011和所述电路板11的表面接触，从而避免所述上模具101的所述施压面1011刮伤所述电路板11。在所述成型模具100被执行合模操作时，位于所述上模具101的所述施压面1011和所述电路板11之间的所述保护框30能够吸收所述成型模具100在被执行合模操作时产生的冲击力，以避免该冲击力直接作用于所述电路板11。另外，所述保护框30可以具有弹性，从而使所述保护框30通过产生变形的方式阻止所述上模具101的所述施压面1011和所述保护框30之间产生缝隙，从而防止所述成型材料经由所述上模具101的所述施压面1011和所述保护框30的顶表面进入所述电路板11的所述交流区域112而出现污染所述交流区域112的不良现象和阻止产生“飞边”的不良现象，以提高所述开窗电路板装置的产品良率。

值得一提的是，在本发明的所述开窗电路板装置的一个示例中，所述保护框30可以被预制，然后将所述保护框30设置于所述电路板11的所述交流区域112的外侧部。在本发明的所述开窗电路板装置的另一个示例中，所述保护框30也可以一体地形成于所述电路板11的所述交流区域112的外侧部，例如可以将胶水施凃于所述电路板11的所述交流区域112的外侧部，以在胶水固化后形成位于所述电路板11的所述交流区域112的外侧部的所述保护框30。

本领域的技术人员可以理解的是，尽管在附图25和图26中示出了所述保护框30位于所述电路板11的所述交流区域112的示例，当所述保护框30位于所述电路板11的所述结合区域111时，也属于本发明定义的所述保护框30位于所述电路板11的所述交流区域112的外侧部。

附图27示出了本发明的所述开窗电路板装置的第十九个变形实施方式，其中所述保护框30也可以同时形成于所述电路板11和所述半导体元件13。具体地说，在将所述半导体元件13贴装于所述电路板11的所述交流区域112后，将所述保护框30同时设置于或者使所述保护框30同时形成于所述电路板11和所述半导体元件13，以藉由所述保护框30封闭产生于所述电路板11和所述半导体元件13之间的缝隙，从而在后续模制所述开窗形成部20的过程中，所述保护框30能够阻止所述成型材料经由产生于所述电路板11和所述半导体元件13之间的缝隙进入所述电路板11和所述半导体元件13之间，通过这样的方式，能够进一步保证所述半导体元件13的平整度。

附图28示出了本发明的所述开窗电路板装置的第二十个变形实施方式，其中所述保护框30也可以位于所述半导体元件13的外侧部，在后续，所述开窗形成部20可以包覆所述保护框30的至少一部分，以使所述开窗形成部20、所述半导体元件13和所述电路板11一体地结合，从而在模制所述开窗电路板装置时，所述保护框30能够保护所述半导体元件13。

(a)使一电路板11的一结合区域111位于一成型模具100的一成型空间103，和阻止所述电路板11的至少一交流区域112连通于所述成型空间103；

(b)向所述成型空间103内加入成型材料，以使所述成型材料填充满所述成型空间103；以及

(c)使填充在所述成型空间103的所述成型材料固化，以形成一体地形成于所述电路板11的所述结合区域111的一开窗形成部20，和在对应于所述电路板11的每个所述交流区域112的位置形成一开窗21，其中每个所述交流区域112分别通过每个所述开窗21与外界环境交流。

实施例二：

参考本发明的说明书附图之图29至图34B，依本发明的一较佳实施例的一电路板装置被阐述，其中所述电路板装置包括一电路板部40和一包埋部50，所述包埋部50与所述电路板部40一体地结合，以使所述包埋部50包埋所述电路板部40的至少一部分。

值得一提的是，尽管在附图29至图34B示出的本发明的所述电路板装置中，所述包埋部50仅包埋所述电路板部40的外侧边，而在所述电路板装置的其他示例中，所述包埋部50也可以全部包埋所述电路板部40，因此，附图29至图34B 示出的所述电路板装置仅为一个举例性的说明，以用于阐述本发明的所述电路板装置的特征和优势，从而，附图29至图34B示出的所述电路板装置并不应被视作对本发明的所述电路板装置的内容和范围的限制。

进一步地，参考附图34A和图34B，所述电路板部40包括一电路板41和至少一贴装元器件42，其中每个所述贴装元器件42分别被贴装于所述电路板41，所述包埋部50和所述电路板41一体地结合，且所述包埋部50包埋至少一个所述贴装元器件42，以形成所述电路板装置，通过这样的方式，一方面，所述包埋部50通过包埋所述贴装元器件42的方式形成所述电路板装置，能够避免所述包埋部50从所述电路板41上脱落的不良现象，另一方面，所述包埋部50通过包埋所述贴装元器件42的方式形成所述电路板装置，能够避免所述贴装元器件42长时间与空气接触而导致所述贴装元器件42的表面出现氧化的不良现象。也就是说，所述包埋部50能够将所述贴装元器件42封闭起来，以阻止所述贴装元器件42和空气接触。

所述贴装元器件42可以是驱动器、继电器、处理器、电阻、电容等贴装元器件，其通过SMT工艺(Surface Mount Technology，表面贴装工艺)被贴装于所述电路板41。优选地，所述包埋部50包埋相邻的所述贴装元器件42，以藉由所述包埋部50隔离所述贴装元器件42，通过这样的方式，即便是相邻所述贴装元器件42的距离较近时，所述包埋部50也能够避免相邻所述贴装元器件42出现相互干扰的现象。更优选地，所述包埋部50包埋全部的所述贴装元器件42。

优选地，所述包埋部50可以是一个不透光部，所述贴装元器件42被所述包埋部50包埋，从而藉由所述包埋部50阻止外界光线透过所述包埋部50而干扰所述贴装元器件42。

在所述贴装元器件42被贴装于所述电路板41后，所述包埋部50一体地形成于所述电路板41且包埋所述贴装元器件42，从而在所述包埋部50和所述贴装元器件42之间不需要预留安全距离，通过这样的方式，能够减小所述电路板装置的尺寸，尤其是降低所述电路板装置的高度尺寸，以使所述电路板装置特别适用于轻薄化的电子设备。

在所述包埋部50和所述贴装元器件42之间不需要预留安全距离，并且所述包埋部50在成型后分别单独地包埋每个所述贴装元器件42，以用于使相邻且距离较近的所述贴装元器件42不会出现相互干扰的不良现象，因此，在有限面积的所述电路板41上，可以被贴装更多数量和更大尺寸的所述贴装元器件42，这样，能够在减小所述电路板装置的尺寸的基础上，进一步提高所述电路板装置的性能，这是现有技术意料不到的，并且对于应用所述电路板装置的电子装置的轻薄化和高性能的发展趋势特别的有用。

附图29至图34B示出了所述电路板装置的制造步骤且示出了所述电路板装置的剖视状态和立体状态。

附图29示出了所述电路板41的俯视角度，其中所述电路板41可以是一个印刷电路板。具体地说，所述电路板41包括一基板411和至少一电路412，其中所述电路412通过印刷的方式形成在所述基板411的表面，被贴装于所述电路板41的所述贴装元器件42被导通地连接于所述电路板41的所述电路412。本领域的技术人员可以理解的是，采用印刷的方式使所述电路412形成于所述基板411的方式使所述电路412突出于所述基板411的表面。尽管如此，本领域的技术人员可以理解的是，在本发明的所述电路板装置的其他示例中，所述电路板41也可以不是印刷电路板，而是其他类型的电路板，例如蚀刻电路板。

在本发明的这个示例中，所述电路412呈环形地形成于所述基板411的外侧边缘，以使所述电路板41在所述电路412的两侧分别形成一外侧区域413和一内侧区域414，即，所述电路板41的所述外侧区域413和所述内侧区域414分别位于所述电路412的两侧。

尽管在附图29中示出了的所述电路板41的所述电路412呈完整的环形形成于所述基板411的外侧边缘，本领域的技术人员可以理解的是，所述电路412也可以具有其他的形态，例如所述电路412形成的环形可以设有开口，或者所述电路412没有形成环形，因此，附图29中示出的所述电路板41的呈环形的所述电路412并不作为对本发明的所述电路板装置的内容和范围的限制。

参考附图30A和图30B，将每个所述贴装元器件42相互间隔地贴装于所述电路板41，且每个所述贴装元器件42分别被导通地连接于所述电路板41的所述电路412。优选地，每个所述贴装元器件42分别通过SMT工艺被贴装于所述电路板41。更优选地，每个所述贴装元器件42均位于所述电路板41的所述外侧区域413，从而使所述电路板41的所述内侧区域414保持平整。

参考附图31A，将贴装有所述贴装元器件42的所述电路板41放置在一成型模具100的一成型空间103内，以藉由所述成型模具100使被加入所述成型空间 103的呈流体状态的一成型材料形成与所述电路板41一体结合的所述包埋部50。

具体地说，所述成型模具100包括一上模具101和一下模具102，其中所述上模具101和所述下模具102中的至少一个能够被操作，以使所述成型模具100的所述上模具101和所述下模具102被执行合模或者拔模的操作，并且当所述上模具101和所述下模具102被合模时，在所述上模具101和所述下模具102之间形成至少一个所述成型空间103，以用于模制所述电路板装置。

值得一提的是，尽管在附图31A中示出了在所述成型模具100的所述上模具101和所述下模具102之间形成一个所述成型空间103的实施方式，本领域的技术人员可以理解的是，在其他的示例中，在所述成型模具100的所述上模具101和所述下模具102之间还可以形成两个或者两个以上的所述成型空间103，以供同时模制两个或者两个以上的所述电路板装置。

在所述上模具101和所述下模具102被合模后，所述上模具101的施压面1011施压于所述电路板41的所述电路412上，以使所述电路板41的所述内侧区域414处于封闭状态，从而在后续模制所述电路板装置的过程中，能够避免所述成型材料进入所述电路板41的所述内侧区域414而污染所述内侧区域414。

附图31B示出了所述成型模具100的另一个实施方式，其中所述成型模具100还可以包括一覆盖膜104，其中所述覆盖膜104被重叠地设置在所述上模具101的所述施压面1011，以在所述上模具101和所述下模具102被执行合模操作时，藉由所述覆盖膜104隔离所述上模具101的所述施压面1011和所述电路板41，从而通过防止所述上模具101的所述施压面1011直接接触所述电路板41的方式保护所述电路板41的所述电路412在模制所述电路板装置的过程中不被破坏。优选地，所述覆盖膜104可以通过被贴附于所述上模具101的所述施压面1011的方式被重叠地设置于所述施压面1011。

另外，所述覆盖膜104可以具有缓冲能力，从而在所述上模具101和所述下模具102被执行合模操作且在所述上模具101接触所述电路板41时产生的冲击力能够被位于所述上模具101的所述施压面1011和所述电路板41之间的所述覆盖膜104吸收，从而避免该冲击力直接作用于所述电路板41，以进一步保护所述电路板41的所述电路412。

在所述上模具101的所述施压面1011施压于所述电路板41时，所述覆盖膜104能够密封产生于所述上模具101的所述施压面1011和所述电路板41之间的缝隙，以避免呈流体状的所述成型材料通过形成于所述上模具101的所述施压面1011和所述电路板41之间的缝隙进入所述电路板41的所述内侧区域414而污染所述内侧区域414的不良现象，且能够避免“飞边”的不良现象。另外，所述覆盖膜104还能方便对所述成型模具100执行拔模。

尽管在接下来的描述中仍以所述成型模具100没有被配置所述覆盖膜104为例来阐述本发明的所述电路板装置的制造步骤，本领域的技术人员可以理解的是，在附图32和附图33中，所述成型模具100也可以被配置所述覆盖膜104。

参考附图32和图33，将流体状的所述成型材料加入所述成型模具100的所述成型空间103中，由于填充在所述成型空间103的所述成型材料受到所述电路板41的所述电路412的阻挡，从而使所述成型材料在固化后仅在所述电路板41的所述外侧区域413与所述电路板41的一部分一体结合的所述包埋部50，且在所述电路板41的所述内侧区域414对应的部位形成所述包埋部50的一开窗51。也就是说，在所述包埋部50一体地形成于所述电路板41的一部分后，所述电路板41的另一部分可以通过所述包埋部50的所述开窗51与外界环境交流。

值得一提的是，呈流体状的所述成型材料可以是液体或者固体小颗粒或者液体与固体小颗粒的混合物，本发明的所述电路板装置在这方面不受限制，其能够在被加入所述成型模具100的所述成型空间103后充斥整个所述成型空间103且在固化形成后在常温状态下具有良好的稳定性即可。例如所述成型材料可以是热固性材料。

参考附图34A和图34B，在对所述成型模具100的所述上模具101和所述下模具102执行拔模操作后，制得本发明的所述电路板装置。在本发明的这个示例中，所述包埋部50可以具有一个平整的顶表面。本领域的技术人员可以理解的是，所述包埋部50的所述顶表面可以被用于组装部件。

附图35示出了本发明的所述电路板装置的第一个变形实施方式，其中所述包埋部50的顶表面呈阶梯状，以使所述包埋部50形成一槽503，并且所述槽503连通于所述开窗51。所述包埋部50的顶表面具有一外侧表面501和一内侧表面502，其中所述外侧表面501所在的平面高于所述内侧表面502所在的平面，以使所述外侧表面501和所述内侧表面502具有高度差，从而使所述包埋部50形成所述槽503。所述包埋部50允许被组装于所述包埋部50的顶表面的部件被容纳于所述槽503内。

附图36示出了本发明的所述电路板装置的第二个变形实施方式，其中所述电路板部40包括一半导体元件43，其中所述半导体元件43被导通地连接于所述电路板41，并且所述半导体元件43对应于所述包埋部50的所述开窗51，以藉由所述半导体元件43通过所述包埋部50的所述开窗51与外界环境交流。优选地，所述半导体元件43被贴装于所述电路板41的所述内侧区域414，以保证所述半导体元件43的平整度，并且使所述半导体元件43能够被直接导通地连接于所述电路板41或者所述半导体元件43通过其他的部件被导通地连接于所述电路板41。

值得一提的是，在本发明的所述电路板装置中，所述半导体元件43和所述电路板41的导通方式不受限制。

另外，在本发明的所述电路板装置的一个示例中，可以在所述包埋部50与所述电路板41的一部分一体地结合后，将所述半导体元件43贴装于所述电路板41的所述内侧区域414，以制得所述电路板装置。在本发明的所述电路板装置的另一个示例中，可以先将所述半导体元件43贴装于所述电路板41的所述内侧区域414，然后再通过模制的方式藉由所述成型模具100形成于所述电路板41的一部分一体结合的所述包埋部50，从而制得所述电路板装置。

附图37示出了本发明的所述电路板装置的第三个变形实施方式，其中所述电路板41具有一容纳空间415，其中所述容纳空间415形成于所述电路板41的所述内侧区域414，被贴装于所述电路板41的所述半导体元件43被容纳于所述容纳空间415，这样，能够降低所述半导体元件43的表面和所述电路板41的表面的高度差，以进一步降低所述电路板装置的高度尺寸。可以理解的是，所述半导体元件43和所述贴装元器件42位于所述电路板41的同侧。优选地，在附图37示出的所述电路板装置的这个示例中，所述容纳空间415呈凹槽状，即所述容纳空间415不通透，并且所述容纳空间415的开口方向朝向所述电路板41用于贴装所述贴装元器件42的一侧，通过这样的方式，能够使被容纳于所述容纳空间415的所述半导体元件43和所述贴装元器件42位于所述电路板41的同侧。

附图38示出了本发明的所述电路板装置的第四个变形实施方式，其中所述容纳空间415呈通孔状，即，所述容纳空间415连通于所述电路板41的两侧部，这样，能够进一步降低所述半导体元件43的表面和所述电路板41的表面的高度差，甚至使所述半导体元件43的表面所在的平面和所述电路板41的表面所在的平面处于同一个水平面，或者使所述半导体元件43的表面低于所述电路板41的表面，以进一步降低所述电路板装置的高度尺寸。

附图39示出了本发明的所述电路板装置的第五个变形实施方式，其中所述电路板41具有一通道416，所述通道416的开口与所述电路板41用于贴装所述贴装元器件42的一侧相反，所述容纳空间415的开口朝向所述电路板41用于贴装所述贴装元器件42的一侧，其中所述通道416连通于所述容纳空间415和所述电路板41的所述内侧区域414，所述半导体元件43可以通过倒装工艺被贴装于所述电路板41且使所述半导体元件43被容纳于所述容纳空间415，其中所述半导体元件43的一部分依次通过所述通道416和所述开窗51与外界环境交流。可以理解的是，在本发明的这个实施例中，所述贴装元器件42和所述半导体元件43位于所述电路板41的相反侧。

附图40示出了本发明的所述电路板装置的第六个变形实施方式，其中所述电路板41具有至少一定位空间417，其中每个所述定位空间417分别相互间隔地形成于所述电路板41的所述外侧区域413，以在模制所述电路板装置时，使所述成型材料填充在每个所述定位空间417内。

所述包埋部50包括一包埋主体53和至少一定位元件54，其中所述定位元件54与所述包埋主体53一体地形成，且所述包埋主体53包埋所述贴装元器件42。具体地说，在藉由所述成型模具100模制所述电路板装置时，在将贴装有所述贴装元器件42的所述电路板41放置在所述成型模具100的所述成型空间103后，所述电路板41的每个所述定位空间417分别连通于所述成型空间103，从而在将流体状的所述成型材料加入所述成型空间103后，所述成型材料不仅填充满所述成型空间103，而且所述成型材料还填充满每个所述定位空间417，从而在所述成型材料固化后，填充在所述成型空间103的所述成型材料形成所述包埋主体53且使所述包埋主体53包埋所述贴装元器件42，填充在所述定位空间417的所述成型材料形成所述定位元件54，通过这样的方式，能够防止所述包埋部50从所述电路板41上脱落。参考附图40，在本发明的所述电路板装置的这个示例中，所述定位空间417呈凹槽状，即所述定位空间417不通透。

另外，所述定位空间417的横截面的形状在本发明的所述电路板装置中不受限制，例如所述定位空间417的横截面的形状可以是圆形、椭圆形、多边形或者异形等。

附图41示出了本发明的所述电路板装置的第七个变形实施方式，其中所述定位空间417呈通孔状，即，所述定位空间417连通于所述电路板41的两侧部。

附图42示出了本发明的所述电路板装置的第八个变形实施方式，其中所述包埋部50进一步包括一补强元件55，其中所述补强元件55和每个所述定位元件54与所述包埋主体53一体地成型，且所述补强元件55和所述包埋主体53分别位于所述电路板41的不同侧。在所述补强元件55形成后，所述补强元件55重叠于所述电路板41，通过这样的方式，能够使所述补强元件55补强所述电路板41的强度，且藉由所述补强元件55保证所述电路板41的平整度。

具体地说，在藉由所述成型模具100模制所述电路板装置时，所述成型模具100的所述下模具102支撑所述电路板41的边缘区域，从而在所述电路板41的下表面和所述下模具102的内表面可以形成一辅助成型空间，所述辅助成型空间通过所述电路板41的呈通孔状的每个所述定位空间417连通于所述成型空间103。

在将流体状的所述成型材料加入所述成型空间103后，所述成型材料经由每个所述定位空间417进入所述辅助成型空间，而且所述成型材料分别填充满所述辅助成型空间、每个所述定位空间417和所述成型空间103。在所述成型材料固化后，填充在所述辅助成型空间的所述成型材料形成重叠于所述电路板41的下表面的所述补强元件55，填充在每个所述定位空间417的所述成型材料形成每个所述定位元件54，填充在所述成型空间103的所述成型材料形成所述包埋主体53，其中所述包埋主体53、每个所述定位元件54和所述补强元件55一体地成型，且所述包埋主体53和所述补强元件55分别形成于所述电路板41的两侧。

参考附图42，所述包埋主体53与所述电路板41的所述外侧区域413一体结合，所述补强元件55重叠地形成于所述电路板41的下表面，通过这样的方式，所述补强元件55和所述定位元件54不仅能够防止所述包埋部50从所述电路板41上脱落，而且所述补强元件55还能够补强所述电路板41的强度，以使所述电路板41保持平整。

附图43示出了本发明的所述电路板装置的第九个变形实施方式，其中所述电路板41具有至少一固定空间418，其中每个所述定位空间417分别形成于所述电路板41的上表面，每个所述固定空间418分别形成于所述电路板41的下表面，其中每个所述固定空间418分别和每个所述定位空间417一一对应，并且每个所述固定空间418分别和每个所述定位空间417相连通。

在藉由所述成型模具100模制所述电路板装置时，被加入所述成型空间103的所述成型材料经由每个所述定位空间417进入每个所述固定空间418，而且所述成型材料分别填充满每个所述固定空间418、每个所述定位空间417以及所述成型空间103。在所述成型材料固化后，填充在每个所述固定空间418的所述成型材料形成所述包埋部50的至少一固定元件56，填充在每个所述定位空间417的所述成型材料形成所述包埋部50的每个所述定位元件54，填充在所述成型空间103的所述成型材料形成所述包埋主体53，其中所述包埋主体53包埋所述贴装元器件42。优选地，所述固定空间418的尺寸大于所述定位空间417的尺寸，从而在所述包埋部50形成且每个所述固定元件56和所述包埋主体53分别位于所述电路板41的两侧，通过这样的方式，所述固定元件56能够防止所述包埋部50从所述电路板41上脱落，以提高所述电路板装置的稳定性和可靠性。另外，所述包埋部50的所述包埋主体53呈环形地形成于所述电路板41的上侧部，形成于所述电路板41的下侧部的每个所述固定元件56分别通过每个所述定位元件54和所述包埋主体53一体结合，通过这样的方式，能够藉由所述包埋部50补强所述电路板41的强度。

附图44示出了本发明的所述电路板装置的第十个变形实施方式，其中所述包埋部50在成型后进一步包埋所述半导体元件43的外侧边缘，以使所述包埋部50和所述电路板部40的所述电路板41、所述贴装元器件42和所述半导体元件43一体结合，通过这样的方式，所述半导体元件43的平整度可以不再局限于所述电路板41的平整度，而是藉由所述包埋部50保证所述半导体元件43的平整度，这样，不仅能够提高所述半导体元件43的平整度，而且所述电路板41可以选用厚度更薄的电路板，例如FPC电路板，通过这样的方式，能够进一步降低所述电路板装置的高度尺寸，以使所述电路板装置特别适于被应用于追求轻薄化的电子设备。

附图45示出了本发明的所述电路板装置的第十一个变形实施方式，其中所述电路板装置进一步包括一框形的阻挡部60，其中所述阻挡部60位于所述电路板41的外侧部或者环形的所述电路412上，所述包埋部50在成型后包埋所述阻挡部60的一部分，以藉由所述阻挡部60阻挡用于形成所述包埋部50的所述成型材料进入所述电路板41的所述内侧区域414，从而避免所述电路板41的所述内侧区域414被污染，以进一步保证所述电路板41的所述内侧区域414的平整度。

值得一提的是，在本发明的所述电路板装置的一个示例中，所述阻挡部60可以在预制后，设置于所述电路板41的外侧部。在本发明的所述电路板装置的另一个示例中，可以将胶水或者类似的粘着物施凃于所述电路板41的外侧部，以形成与所述电路板41一体结合的所述阻挡部60。

优选地，所述阻挡部60具有弹性，以提供缓冲能力，从而在藉由所述成型模具100模制所述电路板装置时，所述上模具101的所述施压面1011施压于所述阻挡部60时产生的冲击力能够被所述阻挡部60吸收，以避免该冲击力直接作用于所述电路板41，从而保证所述电路板41不被所述成型模具100损坏。

在附图45示出的所述电路板装置的这个示例中，所述包埋部50在成型后可以仅包埋所述阻挡部60的外侧部，而在附图46示出的所述电路板装置的第十二个变形实施方式中，所述包埋部50可以进一步包埋所述阻挡部60的顶表面的至少一部分。

附图47示出了所述电路板装置的第十三个变形实施方式，其中所述阻挡部60也可以被同时设置于或者同时形成于所述电路板41和所述半导体元件43，从而在所述包埋部50成型后，所述包埋部50能够与所述电路板部40的所述电路板41以及所述阻挡部60一体地结合。

值得一提的是，所述阻挡部60能够封闭产生于所述半导体元件43和所述电路板41之间的缝隙，从而在藉由所述成型模具100模制所述电路板装置时，所述成型材料不会进入所述半导体元件43和所述电路板41之间，并且在成型过程中，所述成型材料由于固化和温度变化产生的应力也不会施加到所述半导体元件43的表面，从而进一步保证所述半导体元件43的平整度。

附图48示出了所述电路板装置的第十四个变形实施方式，其中所述阻挡部60也可以仅被设置于或者形成于所述半导体元件43的外侧部，从而在所述包埋部50成型后，所述包埋部50能够与所述电路板部40的所述电路板41和所述半导体元件43以及所述阻挡部60一体地结合。

依本发明的另一个方面，本发明提供一电路板装置的制造方法，其中所述制造方法包括如下步骤：

(a)在一电路板41上贴装至少一贴装元器件42；和

(b)在一包埋部50一体地成型于所述电路板41的至少一部分的同时，藉由所述包埋部50包埋至少一个所述贴装元器件42，以制得所述电路板装置。

本领域技术人员应理解，上述描述及附图中所示的本发明的实施例只作为举例而并不限制本发明。

本发明的目的已经完整并有效地实现。本发明的功能及结构原理已在实施例中展示和说明，在没有背离所述原理下，本发明的实施方式可以有任何变形或修改。

Claims

一开窗电路板装置，其特征在于，包括：

一电路板部，其中所述电路板部具有至少一结合区域和至少一交流区域；和

一开窗形成部，其中在所述开窗形成部一体地成型于所述电路板部的所述结合区域时，所述开窗形成部同步地形成至少一开窗，其中所述开窗形成部的每个所述开窗分别对应于所述电路板部的每个所述交流区域，以使每个所述交流区域分别通过每个所述开窗与外界环境交流。
根据权利要求1所述的开窗电路板装置，其中所述电路板部包括一电路板，所述电路板具有所述结合区域和每个所述交流区域，其中所述开窗形成部一体地成型于所述电路板的所述结合区域，且所述开窗形成部的每个所述开窗分别对应于所述电路板的每个所述交流区域。
根据权利要求2所述的开窗电路板装置，其中所述电路板部包括至少一贴装元器件，每个所述贴装元器件分别被贴装于所述电路板的所述结合区域，其中所述开窗形成部包覆至少一个所述贴装元器件。
根据权利要求2所述的开窗电路板装置，其中所述电路板部包括至少一半导体元件，每个所述半导体元件分别被贴装于所述电路板的每个所述交流区域，以使每个所述半导体元件分别通过所述开窗形成部的每个所述开窗与外界环境交流。
根据权利要求3所述的开窗电路板装置，其中所述电路板部包括至少一半导体元件，每个所述半导体元件分别被贴装于所述电路板的每个所述交流区域，以使每个所述半导体元件分别通过所述开窗形成部的每个所述开窗与外界环境交流。
根据权利要求5所述的开窗电路板装置，其中所述开窗形成部包覆至少一个所述半导体元件的外侧部。
根据权利要求2至6中任一所述的开窗电路板装置，进一步包括至少一保护框，其中所述保护框位于所述电路板的所述交流区域的外侧部，其中所述开窗形成部包覆所述保护框的至少一部分。
根据权利要求4至6中任一所述的开窗电路板装置，进一步包括至少一保护框，其中所述保护框位于所述半导体元件的外侧部，其中所述开窗形成部包覆所述保护框的至少一部分。
根据权利要求4至6中任一所述的开窗电路板装置，进一步包括至少一保护框，其中所述保护框同时形成于或者所述保护框被同时设置于所述电路板和所述半导体元件的外侧部，其中所述开窗形成部包覆所述保护框的至少一部分。
根据权利要求7所述的开窗电路板装置，其中所述保护框形成于所述电路板的所述交流区域的外侧部。
根据权利要求7所述的开窗电路板装置，其中所述开窗形成部包覆所述保护框的外侧面。
根据权利要求7所述的开窗电路板装置，其中所述开窗形成部包覆所述保护框的顶表面的至少一部分。
根据权利要求2至6中任一所述的开窗电路板装置，其中所述电路板具有至少一定位空间，所述开窗形成部包括一体形成的一开窗形成主体和至少一定位元件，其中所述开窗形成主体一体地成型于所述电路板的所述结合区域，且所述开窗形成主体形成所述开窗，每个所述定位元件分别形成于所述电路板的每个所述定位空间。
根据权利要求13所述的开窗电路板装置，其中所述电路板具有至少一固定空间，每个所述固定空间分别连通于每个所述定位空间，所述开窗形成部包括至少一固定元件，其中每个所述固定元件分别形成于所述电路板的每个所述固定空间，且每个所述固定元件、每个所述定位元件和所述开窗形成主体一体地形成。
根据权利要求13所述的开窗电路板装置，其中所述开窗形成部包括一补强元件，所述补强元件重叠地形成于所述电路板，其中所述补强元件、每个所述定位元件和所述开窗形成主体一体地形成，且所述补强元件和所述开窗形成主体位于所述电路板的两侧。
根据权利要求2至6中所述的开窗电路板装置，其中所述电路板具有至少一容纳空间。
一开窗电路板装置的制造方法，其特征在于，所述制造方法包括如下步骤：

(a)使一电路板的一结合区域位于一成型模具的一成型空间，和阻止所述电路板的至少一交流区域连通于所述成型空间；

(b)向所述成型空间内加入成型材料，以使所述成型材料填充满所述成型空间；以及

(c)使填充在所述成型空间的所述成型材料固化，以形成一体地形成于所述电路板的所述结合区域的一开窗形成部，和在对应于所述电路板的每个所述交流区域的位置形成一开窗，其中每个所述交流区域分别通过每个所述开窗与外界环境交流。
根据权利要求17所述的制造方法，其中在所述步骤(a)中，在所述电路板的所述结合区域贴装至少一贴装元器件，在所述步骤(b)中，所述成型材料填充在相邻所述贴装元器件之间，和在所述步骤(c)中，所述开窗形成部包覆至少一个所述贴装元器件。
根据权利要求18所述的制造方法，其中在所述步骤(c)之后，进一步包括步骤：

将至少一半导体元件分别通过每个所述开窗贴装于所述电路板的每个所述交流区域，以使每个所述半导体元件分别通过每个所述开窗与外界环境交流。
根据权利要求18所述的制造方法，其中在所述步骤(a)之前，将至少一半导体元件分别贴装于所述电路板的每个所述交流区域，以在所述步骤(c)之后，使每个所述半导体元件分别通过每个所述开窗与外界环境交流。
根据权利要求20所述的制造方法，其中在所述步骤(a)中，使所述半导体元件的外侧部位于所述成型空间中，以在所述步骤(c)中，所述开窗形成部进一步包覆所述半导体元件的外侧部。
根据权利要求17至21中任一所述的制造方法，其中在所述步骤(a)中，进一步包括步骤：

在所述成型模具的一上模具的施压面重叠地贴附一覆盖膜；和

在所述成型模具被合模后，使所述覆盖膜位于所述上模具的施压面和所述电路板的表面之间，以藉由所述覆盖膜阻止在所述上模具的施压面和所述电路板的表面之间产生缝隙。
根据权利要求17至21中任一所述的制造方法，其中在所述步骤(a)中，进一步包括步骤：

在所述电路板的所述交流区域的外侧部提供一保护框；和

在所述成型模具被合模后，使所述保护框位于所述上模具的施压面和所述电路板的表面之间，以藉由所述保护框阻止在所述上模具的施压面和所述电路板的表面之间产生缝隙。
根据权利要求23所述的制造方法，其中在上述方法中，沿着所述电路板的所述交流区域的外侧部施凃胶水，以在胶水固化后形成位于所述交流区域的外侧部的所述保护框。
根据权利要求20所述的制造方法，其中在上述方法中，沿着所述半导体元件的外侧部施涂胶水，以在胶水固化后形成位于所述半导体元件的外侧部的一保护框。
根据权利要求20所述的制造方法，其中在上述方法中，沿着所述半导体元件和所述电路板的连接位置同时施涂胶水，以在胶水固化后形成位于所述半导体元件和所述电路板的连接位置的一保护框。
根据权利要求17至21中任一所述的制造方法，其中在所述步骤(a)中，使所述电路板的至少一定位空间连通于所述成型空间，在所述步骤(b)中，所述成型材料进一步填充满每个所述定位空间，以在所述步骤(c)中，固化在每个所述定位空间的所述成型材料形成所述开窗形成部的至少一定位元件，和固化在所述成型空间的所述成型材料形成所述开窗形成部的一开窗形成主体，其中所述开窗形成主体和每个所述定位元件一体地成型。
根据权利要求25所述的制造方法，其中在所述步骤(a)中，在所述电路板和所述成型模具之间进一步形成一辅助成型空间，其中所述辅助成型空间通过每个所述定位空间连通于所述成型空间，在所述步骤(c)中，所述成型材料进一步填充满所述辅助成型空间，以在所述步骤(c)中，固化在所述辅助成型空间的所述成型材料形成所述开窗形成部的一补强元件，其中所述补强元件和每个所述定位元件一体地成型，且所述补强元件重叠于所述电路板。
根据权利要求25所述的制造方法，其中在所述步骤(a)中，使所述电路板的至少一固定空间连通于每个所述定位空间，在所述步骤(b)中，所述成型材料进一步填充满每个所述固定空间，以在所述步骤(c)中，固化在每个所述固定空间的所述成型材料形成所述开窗形成部的至少一固定元件，其中所述固定元件和每个所述定位元件一体地成型。
一包埋贴装元器件的电路板装置，其特征在于，包括：

一包埋部；和

一电路板部，其中所述电路板部进一步包括一电路板和至少一贴装元器件，每个所述贴装元器件分别被贴装于所述电路板，其中所述包埋部与所述电路板的至少一部分一体地结合，且所述包埋部包埋所述贴装元器件。
根据权利要求30所述的电路板装置，其中每个所述贴装元器件分别被贴装于所述电路板的外侧区域，所述包埋部和所述电路板的外侧区域一体地结合，以使所述包埋部包埋每个所述贴装元器件，且所述包埋部隔离相邻的所述贴装元器件。
根据权利要求30所述的电路板装置，其中所述包埋部具有一开窗，所述电路板的内侧区域对应于所述开窗，以使所述电路板的内侧区域通过所述开窗和外界环境交流。
根据权利要求32所述的电路板装置，其中所述电路板部包括一半导体元件，其中所述半导体元件被贴装于所述电路板的内侧区域，且所述半导体元件对应于所述开窗，以使所述半导体元件通过所述开窗和外界环境交流。
根据权利要求33所述的电路板装置，其中所述包埋部进一步包埋所述半导体元件的外侧部，以使所述包埋部与所述电路板和所述半导体元件一体地结合。
根据权利要求30所述的电路板装置，进一步包括一框形的阻挡部，所述阻挡部位于所述电路板的外侧部，其中所述包埋部包埋所述电路板的外侧区域和所述阻挡部的一部分，以使所述包埋部与所述电路板和所述半导体元件一体地结合。
根据权利要求30所述的电路板装置，进一步包括一框形的阻挡部，所述阻挡部同时位于所述电路板的外侧部和所述半导体元件的外侧部，其中所述包埋部包埋所述电路板的外侧区域和所述阻挡部的一部分，以使所述包埋部与所述电路板和所述阻挡部的一部分一体地结合。
根据权利要求33所述的电路板装置，进一步包括一框形的阻挡部，所述阻挡部位于所述半导体元件的外侧部，其中所述包埋部包埋所述电路板的外侧区域、所述半导体元件的外侧部和所述阻挡部的一部分，以使所述包埋部与所述电路板、所述半导体元件和所述阻挡元件的一部分一体地结合。
根据权利要求33所述的电路板装置，其中所述电路板具有一容纳空间，所述半导体元件被容纳于所述容纳空间。
根据权利要求30至38中任一所述的电路板装置，其中所述电路板具有至少一定位空间，所述包埋部包括一体形成的一包埋主体和至少一定位元件，其中所述包埋主体成型于所述电路板的外侧区域，每个所述定位元件分别成型于所述电路板的每个所述定位空间。
根据权利要求39所述的电路板装置，其中所述包埋部进一步包括一补强元件，所述补强元件和每个所述定位元件一体形成，且所述补强元件重叠地成型于所述电路板的表面，其中所述补强元件和所述包埋主体位于所述电路板的两侧。
根据权利要求39所述的电路板装置，其中所述电路板具有至少一固定空间，每个所述固定空间分别连通于所述定位空间，所述包埋部进一步包括至少一固定元件，每个所述固定元件分别与每个所述定位元件一体形成，且每个所述固定元件分别成型于每个所述固定空间。
根据权利要求30至38中任一所述的电路板装置，其中所述电路板包括一基板和一环形的电路，所述电路突出于所述基板，其中每个所述贴装元器件分别被贴装于所述基板，并且每个所述贴装元器件分别被连接于所述电路，其中所述包埋部与所述基板的至少一部分一体地结合。
一电路板的制造方法，其特征在于，所述制造方法包括如下步骤：

(a)在一电路板上贴装至少一贴装元器件；和

(b)在一包埋部一体地成型于所述电路板的至少一部分的同时，藉由所述包埋部包埋所述贴装元器件，以制得所述电路板装置。
根据权利要求43所述的制造方法，其中在所述步骤(b)中，使所述包埋部形成一开窗，以对应于所述电路板的内侧区域，从而使所述电路板的内侧区域通过所述开窗和外界环境交流。
根据权利要求43所述的制造方法，其中在所述步骤(b)中，进一步包括步骤：

(b.1)将贴装有所述贴装元器件的所述电路板放置在形成于一成型模具的一上模具和一下模具之间的一成型空间内，其中所述贴装元器件位于所述成型空间；

(b.2)向所述成型空间内加入成型材料，以使所述成型材料填充在所述成型空间；以及

(b.3)使所述成型材料在所述成型空间内固化，以形成包埋所述贴装元器件且和所述电路板一体结合的所述包埋部。
根据权利要求45所述的制造方法，其中在所述步骤(b.1)中，在所述上模具的施压面和所述电路板之间设置一覆盖膜，以藉由保持在所述上模具的施压面和所述电路板之间的所述覆盖膜保护所述电路板和阻止在所述上模具的施压面和所述电路板之间产生缝隙，从而在所述步骤(b.2)中，使所述成型材料仅填充在所述成型空间内。
根据权利要求45所述的制造方法，其中在所述步骤(b.1)中，使所述电路板的至少一定位空间连通于所述成型空间，从而在所述步骤(b.2)中，被加入所述成型空间的所述成型材料分别填充满每个所述定位空间和所述成型空间，并且在所述步骤(b.3)中，填充在每个所述定位空间的所述成型材料在固化后形成所述包埋部的每个定位元件，和填充在所述成型空间的所述成型材料在固化后形成所述包埋部的一包埋主体，其中所述包埋主体和每个所述定位元件一体形成，且藉由所述包埋主体包埋所述贴装元器件。
根据权利要求47所述的制造方法，其中在所述步骤(b.1)中，在所述电路板的表面和所述下模具的内表面之间形成一辅助成型空间，所述辅助成型空间通过每个所述定位空间连通于所述成型空间，从而在所述步骤(b.2)中，被加入所述成型空间的所述成型材料进一步填充满所述辅助成型空间，并且在所述步骤(b.3)中，填充在所述辅助成型空间的所述成型材料在固化后形成所述包埋部的一补强元件，其中所述补强元件和每个所述定位元件一体地形成，且所述补强元件重叠于所述电路板的表面。
根据权利要求47所述的制造方法，其中在所述步骤(b.1)中，使所述电路板的至少一固定空间，以分别通过每个所述定位空间连通于所述成型空间，从而在所述步骤(b.2)中，被加入所述成型空间的所述成型材料进一步填充满每个所述固定空间，并且在所述步骤(b.3)中，填充在每个所述固定空间的所述成型材料在固化后形成所述包埋部的每个固定元件，其中每个所述固定元件和每个所述定位元件一体地形成。
根据权利要求43至49中任一所述的制造方法，其中在所述步骤(b)之前或者在所述步骤(b)之后，进一步包括步骤：将一半导体元件贴装于所述电路板的内侧区域。
根据权利要求50所述的制造方法，其中所述包埋部进一步包埋所述半导体元件的外侧部。
根据权利要求51所述的制造方法，其中在上述方法中，沿着所述半导体元件的外侧部形成一框形的阻挡部，以在所述步骤(b)中，使所述包埋部进一步包埋所述阻挡部的一部分。
根据权利要求43至49中任一所述的制造方法，其中在所述步骤(b)之前进一步包括步骤：沿着所述电路板的外侧部形成一框形的阻挡部或者一环形的电路，从而在所述步骤(b)中，使所述包埋部进一步包埋所述阻挡部的一部分或者电路。