[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2018021053A1 - 撮像素子 - Google Patents

撮像素子 Download PDF

Info

Publication number
WO2018021053A1
WO2018021053A1 PCT/JP2017/025656 JP2017025656W WO2018021053A1 WO 2018021053 A1 WO2018021053 A1 WO 2018021053A1 JP 2017025656 W JP2017025656 W JP 2017025656W WO 2018021053 A1 WO2018021053 A1 WO 2018021053A1
Authority
WO
WIPO (PCT)
Prior art keywords
reset
signal
output
amplifying
transistor
Prior art date
Application number
PCT/JP2017/025656
Other languages
English (en)
French (fr)
Inventor
西原　利幸
高橋　知宏
正雄 松村
井本　努
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to EP17834061.8A priority Critical patent/EP3493528B1/en
Priority to JP2018529771A priority patent/JP6968797B2/ja
Priority to US16/318,650 priority patent/US10771719B2/en
Publication of WO2018021053A1 publication Critical patent/WO2018021053A1/ja
Priority to US16/996,745 priority patent/US11431927B2/en
Priority to US17/863,279 priority patent/US11641529B2/en
Priority to US18/124,410 priority patent/US11832005B2/en
Priority to US18/497,512 priority patent/US20240064425A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/532—Control of the integration time by controlling global shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Definitions

  • the present technology relates to an image sensor, for example, an image sensor suitable for suppressing a variation in pixel output and performing a high-speed global shutter.
  • CMOS image sensor In a CMOS image sensor, a plurality of pixels share one readout circuit, and readout is performed sequentially for each pixel. In this case, a so-called rolling shutter is employed.
  • the rolling shutter is a method in which exposure accumulation is performed in synchronization with readout for each pixel. Therefore, the exposure time differs for each pixel constituting one frame.
  • the mainstream is to start exposure at the same time with an electronic shutter, and after completing exposure all at once, until the readout for each pixel is performed, the accumulated charge is stored in a floating diffusion layer (floating diffusion: input to the pixel amplifier). Floating (Diffusion) is temporarily saved.
  • the global shutter can control an output offset for each pixel after reset. It was difficult.
  • each pixel has a fixed offset component due to variations in element characteristics, and when the floating diffusion layer is reset, random kTC noise is generated for each pixel.
  • the offset of the floating diffusion layer of the pixel is reset, and then the offset can be easily canceled for each pixel by applying auto-zero to the comparator and amplifier in the subsequent stage. Therefore, if the accumulated signal is continuously read out and AD conversion is performed thereafter, the output offset due to the kTC noise and the characteristic variation of the pixel is already removed.
  • Patent Document 1 proposes a method of resetting pixels after reading out an accumulated signal, and taking a difference from the reset signal to cancel a fixed offset.
  • Patent Document 2 it is proposed to perform reading twice before and after the start of exposure as a technique for performing cancellation including kTC noise for each pixel.
  • a reset is first applied before the exposure starts, and a reset signal for each pixel is acquired for all effective pixels and stored in a memory or the like as digital data.
  • CDS is performed by subtracting them from the accumulated signal obtained after the exposure is completed.
  • kTC noise which is a random component, is generated independently by different reset operations, and thus may be multiplexed and increased.
  • reading of a reset signal before exposure is a process of AD-converting an uncancelled offset component amount for each pixel and digitally storing the result.
  • this step can be omitted by an auto zero operation.
  • it is only necessary to cancel a weak offset generated from the circuit on the reading side.
  • the conversion of the reset signal in the global shutter may cause a large time loss compared to the rolling shutter. .
  • This technology has been made in view of such a situation, and is intended to reduce noise and offset caused by variation.
  • An imaging element includes a photoelectric conversion element, a first amplification element that amplifies a signal from the photoelectric conversion element, and a second amplification element that amplifies an output from the first amplification element.
  • An offset element provided between the first amplifying element and the second amplifying element, a first reset element for resetting the first amplifying element, and a resetting of the second amplifying element.
  • a second reset element provided between the first amplifying element and the second amplifying element, a first reset element for resetting the first amplifying element, and a resetting of the second amplifying element.
  • a photoelectric conversion element a photoelectric conversion element, a first amplification element that amplifies a signal from the photoelectric conversion element, a second amplification element that amplifies an output from the first amplification element, An offset element provided between the first amplifying element and the second amplifying element, a first reset element for resetting the first amplifying element, and a second reset element for resetting the second amplifying element And are provided.
  • FIG. 1 It is a figure for demonstrating a 6th operation
  • FIG. 1 shows a pixel configuration of an image sensor according to a first embodiment to which the present technology is applied.
  • a pixel 100 illustrated in FIG. 1 includes a photodiode 21, a cathode (storage node) 22, a power supply 23, an output node 24, a transfer transistor 25, a first amplification transistor 26, a first reset transistor 27, and a first detection node. 28 and a load transistor 29 are included.
  • the pixel 100 includes a coupling capacitor 31, a second detection node (input node) 32, a second amplification transistor 33, a selection transistor 34, a second reset transistor 35, and an output signal line 36.
  • the pixel 100 is connected to a row drive circuit 50, a load transistor 51, a detection circuit 52, a differential amplifier circuit 53, and a feedback signal line 54.
  • the signal charge photoelectrically converted by the photodiode 21 and accumulated in the cathode 22 of the photodiode 21 is supplied to the first detection node including the floating diffusion layer via the transfer transistor 25. 28.
  • the output of the pixel 100 has a two-stage amplifier configuration (a configuration in which amplification is performed in two stages), and the signal of the first detection node 28 is amplified by the first amplification transistor 26, Further, the second amplification is performed by the second amplification transistor 33 having the second detection node 32 as an input. The result amplified in these two stages is output to the output signal line 36.
  • the output node 24 that is the output of the first stage amplifier and the input node 32 that is the input of the second stage amplifier are connected via a coupling capacitor 31.
  • the pixel output 36 is fed back in a reverse phase via a differential amplifier circuit 53 installed for each column, and the cup An offset charge is generated in the ring capacitor 31.
  • the pixel output 36 of the pixel 100 at the time of reset (the output output to the output signal line 36) is adjusted to the same potential as the reference input Ref1 of the differential amplifier circuit 53.
  • the pixel 100 shown in FIG. 1 includes a photodiode 21, a cathode 22 (storage node 22) of the photodiode 21, a first-stage output node 24, a transfer transistor 25, and a first amplification transistor as a first-stage detection unit. 26, a first reset transistor 27, a first detection node 28, and a load transistor 29.
  • the pixel 100 further includes a coupling capacitor 31, a second detection node 32, a second amplification transistor 33, a selection transistor 34, and a second reset transistor 35 as a second-stage detection unit.
  • a detection result in the pixel 100 is output to the output signal line 36.
  • an n-type MOS (Metal-Oxide Semiconductor) transistor or a p-type transistor can be used as the transistor (for example, the selection transistor 34) in the pixel 100.
  • the photodiode 21 converts photons into electric charges.
  • the photodiode 21 is connected to the transfer transistor 25 via the storage node 22 that is the cathode thereof.
  • the photodiode 21 generates a pair of electrons and holes from photons incident on the silicon substrate, and stores the electrons in the storage node 22.
  • the photodiode 21 can be formed as a buried type in which the storage node 22 is completely depleted when charge is discharged by reset.
  • the transfer transistor 25 transfers charges from the storage node 22 to the first detection node 28 under the control of the row drive circuit 50.
  • the row drive circuit 50 drives a plurality of pixels 100 in parallel with a large number of drive output terminals, but the illustration of the connection portion is omitted in the drawing for simplicity.
  • the first detection node 28 accumulates the charge from the transfer transistor 25 and generates an analog voltage corresponding to the amount of the accumulated charge. This voltage is applied to the gate of the first amplification transistor 26.
  • the first reset transistor 27 extracts and initializes the electric charge accumulated in the first detection node 28 or the accumulation node 22 to the power supply.
  • the gate of the first reset transistor 27 is connected to the row drive circuit 50, the drain is connected to the power supply 23, and the source is connected to the first detection node 28.
  • the row drive circuit 50 controls the ON state at the same time as the first reset transistor 27 and the transfer transistor 25 to draw out the electrons accumulated in the accumulation node 22 to the power source 23, so that the pixels are darkened before accumulation.
  • the state is initialized, that is, the state in which no light is incident.
  • the row drive circuit 50 controls only the first reset transistor 27 to be turned on, thereby extracting the charge accumulated in the first detection node 28 to the power supply 23 and initializing the charge amount.
  • the first amplification transistor 26 drives the output node 24 at the first stage according to the gate voltage.
  • the gate of the first amplification transistor 26 is connected to the first detection node 28, the drain is connected to the power supply, and the source is connected to the load transistor 29.
  • the first amplification transistor 26 and the load transistor 29 form, for example, a source follower amplifier.
  • the load transistor 29 functions as a constant current source by performing a saturation operation with the gate voltage fixed, and the voltage fluctuation of the first detection node 28 is transmitted to the output node 24 of the first stage with a gain of slightly less than 1. Is output.
  • the output transistor may be reset by connecting the gate of the load transistor 29 to the row driving circuit 50.
  • the output node 24 in the first stage is connected to the ground, and then pulled up by the first amplification transistor 26, so that the first amplification is performed from the potential of the first detection node 28.
  • the level of the transistor 26 is fixed to a level obtained by subtracting the threshold. Further, the potential of the output node 24 at the first stage is transmitted to the second detection node 32 via the coupling capacitor 31.
  • the second amplification transistor 33 outputs a signal to the output signal line 36 in accordance with the gate voltage.
  • the gate of the second amplification transistor 33 is connected to the second detection node 32, the drain is connected to the power supply 23, and the source is connected to the load transistor 51 via the selection transistor 34.
  • the second amplification transistor 33 and the load transistor 51 form a source follower amplifier.
  • the load transistor 51 functions as a constant current source by performing a saturation operation with the gate voltage fixed, and the voltage fluctuation of the second detection node 32 is transmitted to the output signal line 36 with a gain of less than 1 and output. .
  • the selection transistor 34 outputs an electrical signal according to the control of the row drive circuit 50.
  • the selection transistor 34 has a gate connected to the row drive circuit 50, a drain connected to the second amplification transistor 33, and a source connected to the output signal line 36.
  • the output signal from the pixel 100 is detected by the detection circuit 52, and AD conversion is performed.
  • the output signal line 36 is connected to an input on one side of the differential amplifier circuit 53.
  • a reference voltage Ref1 for controlling the level of the output signal line 36 is connected to an input of the differential amplifier circuit 53 on the side where the output signal line 36 is not connected.
  • the output from the differential amplifier circuit 53 is negatively fed back and supplied to the second detection node 32 via the second reset transistor 35.
  • an offset charge is generated in the coupling capacitor 31, and the voltage level of the output signal line 36 is controlled to the same voltage as the reference input Ref1 of the differential amplifier circuit 53.
  • the offset generated in the first-stage output node 24 is mainly as follows.
  • Offset 1-1 KTC noise generated in the first detection node 28 Offset 1-2. Feedthrough and its variation that occur when the first reset transistor 27 is turned off. Offset 1-3. Threshold variation of first amplification transistor 26 Offset 1-4. Random noise generated in the channel of the first amplifying transistor 26
  • the pixels of many image sensors are composed of only this first stage.
  • the entire offset amount can be greatly improved by adding the second stage configuration in addition to the first stage.
  • the offsets 1-1, 1-2, and 1-3 are all canceled through the offset charge of the coupling capacitor 31 by driving the second reset transistor 35 thereafter. Furthermore, since the offset generated in the output signal line 36 due to the threshold variation of the second amplification transistor 33 is also canceled, the remaining offset factors are as follows.
  • Offset 2-1 KTC noise generated in the second detection node 32 offset 2-2. Feedthrough and its variation that occur when the second reset transistor 35 is turned off. Offset 2-3. Random noise generated in the channels of the first amplification transistor 26 and the second amplification transistor 33
  • the parasitic capacitance of the first detection node 28 is made as small as possible. There is a need. However, the offset 1-2 (feedthrough amount and its variation) is inversely proportional to the parasitic capacitance of the first detection node 28, and the offset 1-1 (kTC noise) is inversely proportional to the square root.
  • the reduction of the parasitic capacitance of the first detection node 28 is directly linked to the deterioration of the offset 1-1 and the offset 1-2. Therefore, in the past, a serious trade-off has occurred in output variation and sensitivity. Therefore, it is difficult to sufficiently cancel the offset with only the first detection node 28.
  • the parasitic capacitance of the second detection node 32 (parasitic capacitance on the input side of the second amplification transistor 33) can be sufficiently large, and the offset 2-1 and the offset 2-2 can be easily reduced.
  • the parasitic capacitance of the second detection node 32 can be increased regardless of the parasitic capacitance of the first detection node 28 (parasitic capacitance on the input side of the first amplification transistor 26), It can also prevent the sensitivity from deteriorating.
  • the offset 2-3 may be deteriorated compared to the conventional case by the amount of random noise of the second amplification transistor 33.
  • the influence can be suppressed to a level that can be almost ignored.
  • 1 / f noise and burst noise are inversely proportional to the square root of the gate area, it is effective to increase the gate area.
  • the parasitic capacitance of the second detection node 32 (the input parasitic capacitance of the second amplification transistor 33) is the parasitic capacitance of the first detection node 28 (the input parasitic capacitance of the first amplification transistor 26). Configured larger. Further, the gate area of the second amplification transistor is configured to be larger than the gate area of the first amplification transistor.
  • the coupling capacitor 31 is offset as a two-stage configuration as in the present technology. By offsetting the charges, the offset can be canceled more than in the single stage configuration. Even if the gate area of the second amplifying transistor is configured to be approximately the same as or smaller than the gate area of the first amplifying transistor, the two-stage configuration as in the present technology allows the offset charge to be generated by the coupling capacitor 31. By offsetting, the offset can be canceled more than the one-stage configuration.
  • FIG. 2 shows a configuration example of a pixel array unit in which the pixels 100 shown in FIG. 1 are arrayed.
  • the detection circuit 52 is connected to the plurality of pixels 100 arranged in the column direction via the output signal line 36.
  • the pixel to be read is alternatively selected by the selection transistor 34 in the pixel in FIG.
  • the differential amplifier circuit 53 is connected via a plurality of pixels 100 arranged in the column direction, the output signal line 36, and the feedback signal line 54.
  • One input of the differential amplifier circuit 53 is connected to the output signal line 36, and the other input is connected to the reference signal line 55, so that the reference signal Ref1 is given.
  • a pixel 100 that outputs a signal to the output signal line 36 at the time of resetting and receives a feedback signal from the feedback signal line 54 is alternatively determined by the selection transistor 34 and the second reset transistor 35 in the pixel in FIG.
  • the row drive circuit 50 is shared by the plurality of pixels 100 arranged in the row direction via the drive signal line 56.
  • the drive signal lines 56 are connected to the gates of the transfer transistor 25, the first reset transistor 27, the load transistor 29, the selection transistor 34, and the second reset transistor 35 in the pixel 100, respectively. Drives simultaneously for each line.
  • Reading of signals from the pixels 100 is executed in parallel for a plurality of pixels for each row, and the signals are detected in parallel by the plurality of detection circuits 52 and AD converted. Further, feedback of the signal at the time of resetting is also performed in parallel for a plurality of pixels for each row, and a feedback signal is supplied in parallel by the plurality of differential amplifier circuits 53.
  • the output signals of a plurality of pixels that have been simultaneously detected by a plurality of detection circuits 52 in a row unit and subjected to AD conversion are sequentially connected to an output circuit 58 by a switch 57 and serially output to the outside.
  • sampling of the output is sequentially performed for each row.
  • sampling sampling of a reset signal corresponding to a dark state where no light is incident and sampling of an accumulated signal after exposure are performed, and a correlated double sampling (CDS: Correlated) that cancels various noises by taking a difference between them. Double Sampling) will be implemented.
  • CDS Correlated
  • the row drive circuit 50 controls both the transfer transistor 25 and the first reset transistor 27 to be in the on state at time T11 immediately before the accumulation period. By this control, all the charges accumulated in the accumulation node 22 between the photodiode 21 and the transfer transistor 25 are discharged to the power source 23 via the first detection node 28. This control is hereinafter referred to as “PD (Photo Diode) reset”.
  • the row driving circuit 50 controls the transfer transistor 25 to be in an OFF state.
  • a period from time T11 to time T12 is described as a PD reset period.
  • the storage node 22 enters a floating state, and new charge accumulation is started.
  • the row drive circuit 50 controls the first reset transistor 27 to be in an OFF state at time T13 after PD reset.
  • the potential of the first detection node 28 is somewhat lowered from the reference potential due to coupling with the gate of the first reset transistor 27, and becomes a floating state.
  • FD reset floating diffusion layer
  • PD reset and FD reset are continuously performed. These operations are performed on all effective pixels 100 simultaneously.
  • the gate of the load transistor 29 is fixed in the saturation operation region, and constitutes a source follower circuit with the first amplification transistor 26. As a result, the potential of the first-stage output node 24 of each pixel reflecting the reset signal is determined.
  • the reset signal sampling is sequentially performed on the pixels 100 for each row.
  • the sampling of the reset signal is handled as the first reading in the correlated double sampling.
  • the pixel 100 and the output signal line 36 are connected by the selection transistor 34, and the voltage of the second detection node 32 is amplified by the second amplification transistor 33 to the output signal line 36. Is output.
  • the voltage of the second detection node 32 output to the output signal line 36 is compared with the reference voltage Ref1 by the differential amplifier circuit 53, and the feedback signal line 54 is driven in reverse phase.
  • the second reset transistor 35 is turned on, and an offset charge is generated in the coupling capacitor 31 so that the signal from the output signal line 36 and the reference signal Ref1 are balanced.
  • the second reset transistor is turned off, the potential of the second detection node 32 is somewhat lowered due to coupling with the gate of the second reset transistor 35 and becomes a floating state. Further, at this time, significant kTC noise is generated in the second detection node 32.
  • the detection circuit 52 performs sampling one or more times (for example, four times). In these samplings, the signal of the potential of the output signal line 36 is converted into the digital signal Ds11 by the detection circuit 52 as a reset signal of the pixel 100. The value of the digital signal Ds11 is stored in a register in the detection circuit 52, for example.
  • Each detection circuit 52 stores reset signals Ds11 to Ds1n of the pixels sharing the same. Since these amounts of memory correspond to the total number of pixels for the entire chip, a field memory may be provided inside or outside the chip and stored therein.
  • the row drive circuit 50 controls the transfer transistor 25 to be in an on state. By this control, the electric charge accumulated in the accumulation node 22 is transferred to the first detection node 28. At this time, if the potential of the first detection node 28 is sufficiently deep, all the electrons stored in the storage node 22 are transferred to the first detection node 28, and the storage node 22 is completely depleted.
  • the row drive circuit 50 controls the transfer transistor 25 to be in an OFF state.
  • the potential of the first detection node 28 is lowered by the amount of accumulated charge (that is, the potential becomes shallower) than before the transfer transistor 25 is driven.
  • the storage signal is sequentially sampled for each row in the pixel 100.
  • the sampling of the accumulated signal is handled as the second reading in the correlated double sampling.
  • the pixel 100 and the output signal line 36 are connected by the selection transistor 34, and the voltage corresponding to the decrease is amplified by the second amplification transistor 33 and output to the output signal line 36.
  • the detection circuit 52 performs sampling once or more (for example, four times). In these samplings, the signal at the potential of the output signal line 36 is converted into a digital signal Ds21 by the detection circuit 52 as a pixel accumulation signal.
  • the detection circuit 52 compares the sampled accumulated signal (that is, the digital signal Ds21) and the reset signal (that is, the digital signal Ds11), and determines the amount of incident photons based on the comparison result.
  • the kTC noise at the output of the second stage is canceled by using the difference between the digital signal Ds11 and the digital signal Ds21 as a net accumulated signal.
  • the digital detection result obtained by taking the CDS in this way is sequentially sent to the output circuit 58 and outputted to the outside.
  • the exposure accumulation period of each pixel 100 is a period between the above-described PD reset operation and the readout operation of the accumulation signal. To be precise, the period from when the transfer transistor 25 is turned off after reset to when it is turned off by readout. It is a period. When photons are incident on the photodiode 21 during this exposure accumulation period and charges are generated, the generated charge amount becomes a difference between the reset signal and the accumulation signal, and is derived by the detection circuit 52 according to the above-described procedure.
  • the offset including the kTC noise, feedthrough, Vth variation, etc., generated at the output from the first stage amplifier (output node 24) at the time of FD reset at time T11 is the input of the second stage amplifier at time T14. All are canceled by reset.
  • the offset remaining in the output of the second-stage amplifier is kTC noise and feedthrough generated at the second detection node 32 as the input, and these are canceled by the CDS process.
  • ⁇ Second operation sequence> In the first operation sequence, while the unit accumulation is completed and the next accumulation is started, a dead period in which the accumulation is not performed occurs particularly in the sampling period of the accumulation signal. An example of removing such a dead period and corresponding to, for example, high-speed sampling will be described as a second operation sequence with reference to FIG.
  • the PD reset process executed at time T11 is omitted, and charge transfer at time T25 at the time of reading is performed. It differs in that it is also used for the charge discharge of the accompanying PD.
  • the first reset transistor 27 is turned on, the FD reset period is set until the time T22, and the FD reset process is executed.
  • the transfer transistor 25 is not turned on.
  • the PD reset process is not executed.
  • the accumulation period includes the FD reset period, and the accumulation of charges in the photodiode 21 is executed.
  • the transfer transistor 25 is turned on at time T25 and turned off at time T26. From time T25 to time T26 is a charge transfer period, and a period in which the charge accumulated in the photodiode 21 is transferred to the first detection node 28 is set. This charge transfer period also corresponds to a PD reset period, and reset processing for the photodiode 21 is also executed.
  • a pulse is applied to the transfer transistor 25 to transfer the accumulated signal to the first detection node 28.
  • This charge discharge is also used for PD reset.
  • the next accumulation period of the photodiode 21 starts immediately after the end of the charge transfer period (immediately after the transfer transistor 25 is turned off). Thereby, the dead time in which the photon incident on the pixel 100 is not detected can be made substantially zero.
  • the reset output is adjusted to a level substantially equal to the reference input Ref1 (reference voltage Ref1) by the differential amplifier circuit 53, and the offset component added thereto is very high as described above. It can be small. Therefore, in applications that do not require high accuracy, even if some or all of the reset output sampling is omitted, an operation that satisfies a certain level of accuracy can be performed.
  • the PD reset and the FD reset are performed as in the first operation sequence. Thereafter, the reset signal is sampled in the first and second operation sequences, but the reset signal is not sampled in the third operation sequence.
  • the number of AD conversions can be reduced to about half, which contributes to a higher frame rate and lower power consumption, and does not require a register or memory for storing a reset signal. There is an advantage to become.
  • the second operation sequence can be applied to the third operation sequence so that the charge transfer and PD reset can be combined.
  • FIG. 6 shows the configuration of the image sensor (pixel 200) in the second embodiment.
  • the configuration so far is the same as that of the pixel 100.
  • the pixel 200 further includes a second amplification transistor 221, a second reset transistor 222, and a capacitor 223.
  • the pixel 200 is connected to a row driving circuit 201, a current mirror circuit 251, a reference voltage input amplification transistor 252, a current / operating point adjustment transistor 253, and a source line 254.
  • the second amplification transistor 221, the second reset transistor 222, the reference voltage input amplification transistor 252, and the current / operating point adjustment transistor 253 are, for example, an n-type MOS transistor or a p-type transistor. Can be used.
  • the second-stage amplifier configuration of the pixel 100 in the first embodiment is changed. That is, in the pixel 200, the circuit configuration from the photodiode 21 to the output (amplifier output) of the first-stage output node 24, the coupling capacitor 31 that stores offset charges, and the second-stage second detection node 32 ( The presence of the amplifier input) is the same as that of the pixel 100 in the first embodiment.
  • the second amplification transistor 33 (FIG. 1) of the pixel 100 in the first embodiment constitutes a source follower, whereas the second amplification transistor 221 of the pixel 200 in the second embodiment. Includes a current mirror circuit 251, a reference voltage input amplification transistor 252 paired with the second amplification transistor 221, and a current / operating point adjustment transistor 253 whose gate is connected to an appropriate fixed voltage, An amplifier circuit is configured.
  • the output from the differential amplifier circuit (the output to the output signal line 36) is reversed-phased to the second detection node 32 (input node 32) via the second reset transistor 222. It is configured to be fed back.
  • a differential amplifier circuit (hereinafter referred to as a differential amplifier circuit 271) constituted by the pixel 200 in the second embodiment includes each element in the pixel and an equivalent circuit as shown in FIG. It is composed.
  • a voltage follower of the reference signal Ref2 reference voltage Ref2
  • the pixel output 36 has the same level as the reference signal Ref2. Is output.
  • the pixel output 36 is fixed at substantially the same level as the reference signal Ref2 regardless of the offset generated in the output of the output node 24 at the first stage of the pixel or the threshold offset of the second amplification transistor 221, and the adjustment thereof. Is stored in the coupling capacitor 31.
  • the displacement of the output node 24 (amplifier output) of the first stage of the pixel 200 is amplified according to the capacitance ratio of the coupling capacitor 31 and the capasta 223, and is output to the pixel output 36. Communicated.
  • the second-stage amplifier element (second amplification transistor 33) of the pixel 100 in the first embodiment is a source follower, and only amplification smaller than 1 was obtained.
  • the second-stage amplifier element (second amplification transistor 221) of the pixel 200 in the embodiment can obtain, for example, twice or more amplification. Therefore, the pixel conversion efficiency can be improved. In addition, the influence of noise of the detection circuit 52 connected to the subsequent stage can be relatively reduced accordingly.
  • the row drive circuit 201 drives the gates of the transfer transistor 25, the first reset transistor 27, the second reset transistor 222, and the selection transistor 34 in parallel with respect to a plurality of pixels arranged in the row direction.
  • the gate of the load transistor 29 can also be configured to be driven as necessary.
  • FIG. 8 shows a configuration example of a pixel array unit in which the pixels 200 shown in FIG. 6 are arrayed.
  • the detection circuit 52 is connected to the plurality of pixels 200 arranged in the column direction via the output signal line 36.
  • the pixel to be read is alternatively selected by the selection transistor 34 in the pixel in FIG.
  • One current mirror circuit 251 is arranged in each column, and a dummy pixel 255 including a reference voltage input amplification transistor 252 for reference is arranged in each column.
  • the dummy pixel 255 forms a pair with the selected pixel 200 and constitutes the input section of the differential amplifier circuit 271.
  • the transistor size and circuit configuration are determined so that various characteristics are similar to those of the selected pixel.
  • the reference voltage input amplification transistor 252 is preferably the same size as the second amplification transistor 221. For example, since the selection transistor 34 is inserted in the selection pixel 200, a transistor having the same size may be inserted in the dummy pixel 255.
  • the sources of the current / operating point adjusting transistors 253 of the second amplifying transistors 221 and the dummy pixels 255 of the pixels 200 arranged in a column are connected to the source line 254 for each column, and the current / operating point adjusting transistors 253 are connected. Is connected to the ground.
  • the row drive circuit 201 is shared by the plurality of pixels 200 arranged in the row direction via the drive signal line 56.
  • Each of the drive signal lines 56 is connected to the gates of the transfer transistor 25, the first reset transistor 27, the load transistor 29, the selection transistor 34, and the second reset transistor 222 in the pixel 200. Are driven simultaneously for each row.
  • Reading of signals from the pixels 200 is performed in parallel on a plurality of pixels for each row, and the signals are detected in parallel by the plurality of detection circuits 52 and AD-converted.
  • signal feedback at the time of the second reset is also executed in parallel for a plurality of pixels for each row, and a feedback signal is supplied in parallel by a plurality of differential amplifications.
  • the output signals of a plurality of pixels that have been detected at the same time by a plurality of detection circuits 52 and subjected to AD conversion in units of rows are sequentially connected to an output circuit 58 by a switch 57 and serially output to the outside.
  • the fourth operation sequence (the operation sequence in the pixel 200 of the second embodiment) is also a photoelectric conversion signal.
  • the accumulation in the pixels will be described by taking as an example a case where a so-called global shutter is applied which starts and ends simultaneously for all effective pixels.
  • sampling of the output is sequentially performed for each row.
  • sampling sampling of a reset signal corresponding to a dark state where no light is incident and sampling of an accumulated signal after exposure are performed, and a correlated double sampling (CDS: Correlated) that cancels various noises by taking a difference between them. Double Sampling) will be implemented.
  • CDS Correlated
  • the row driving circuit 201 controls both the transfer transistor 25 and the first reset transistor 27 to be on at time T51 immediately before the accumulation period. By this control, all the charges accumulated in the accumulation node 22 between the photodiode 21 and the transfer transistor 25 are discharged to the power source 23 via the first detection node 28. That is, PD reset is performed.
  • the row driving circuit 201 controls the transfer transistor 25 to be in an OFF state.
  • a period from time T51 to time T52 is described as a PD reset period.
  • the storage node 22 enters a floating state, and new charge storage is started.
  • the row drive circuit 201 controls the first reset transistor 27 to be in an OFF state at time T53 after PD reset.
  • the potential of the first detection node 28 is somewhat lowered from the reference potential due to coupling with the gate of the first reset transistor 27, and becomes a floating state.
  • FD reset floating diffusion layer
  • PD reset and FD reset are continuously performed. These operations are performed on all effective pixels 200 simultaneously.
  • the gate of the load transistor 29 is fixed in the saturation operation region, and constitutes a source follower circuit with the first amplification transistor 26. As a result, the potential of the output node 24 at the first stage of each pixel reflecting the reset signal is determined.
  • sampling of the reset signal is sequentially performed on the pixels 200 for each row.
  • the sampling of the reset signal is handled as the first reading in the correlated double sampling.
  • the source line 254 of the second amplification transistor 221 is connected to the ground via the current / operating point adjustment transistor 253, and the drain side is the pixel output 36.
  • These constitute a part of the differential amplifier circuit, and the input of the second amplifier transistor 221 (the signal from the second detection node 32) is compared with the reference signal Ref2, and the displacement of the pixel output 36 is out of phase. Is amplified.
  • the pixel output 36 is fed back to the second detection node 32 to form a voltage follower as described above, and the pixel output 36 has the same potential as the reference signal Ref2. Fixed to.
  • the potential of the second detection node 32 is somewhat lowered due to the coupling with the gate of the second reset transistor 222 and becomes a floating state. Further, at this time, significant kTC noise is generated in the second detection node 32.
  • the detection circuit 52 performs sampling one or more times (for example, four times). In these samplings, the signal of the potential of the output signal line 36 is converted into the digital signal Ds11 by the detection circuit 52 as a reset signal of the pixel 200. The value of the digital signal Ds11 is stored in a register in the detection circuit 52, for example.
  • Each detection circuit 52 stores reset signals Ds11 to Ds1n of the pixels sharing the same. Since these amounts of memory correspond to the total number of pixels for the entire chip, a field memory may be provided inside or outside the chip and stored therein.
  • the row drive circuit 201 controls the transfer transistor 25 to be in an on state. By this control, the electric charge accumulated in the accumulation node 22 is transferred to the first detection node 28. At this time, if the potential of the first detection node 28 is sufficiently deep, all the electrons stored in the storage node 22 are transferred to the first detection node 28, and the storage node 22 is completely depleted.
  • the row drive circuit 201 controls the transfer transistor 25 to be in an OFF state.
  • the potential of the first detection node 28 is lowered by the amount of accumulated charge (that is, the potential becomes shallower) than before the transfer transistor 25 is driven.
  • the storage signal is sequentially sampled for each row in the pixel 200.
  • the sampling of the accumulated signal is handled as the second reading in the correlated double sampling.
  • the detection circuit 52 performs sampling once or more (for example, four times). In these samplings, the signal at the potential of the output signal line 36 is converted into a digital signal Ds21 by the detection circuit 52 as a pixel accumulation signal.
  • the detection circuit 52 compares the sampled accumulated signal (that is, the digital signal Ds21) and the reset signal (that is, the digital signal Ds11), and determines the amount of incident photons based on the comparison result.
  • the kTC noise at the output of the second stage is canceled by using the difference between the digital signal Ds11 and the digital signal Ds21 as a net accumulated signal.
  • the digital detection result obtained by taking the CDS in this way is sequentially sent to the output circuit 58 and outputted to the outside.
  • the sampling and output of this accumulated signal are repeated for the pixels 200 in each row.
  • the exposure accumulation period of each pixel 200 is a period between the above-described PD reset operation and the readout operation of the accumulation signal. To be precise, the period from when the transfer transistor 25 is turned off after reset to when it is turned off by readout. It is a period. When a photon enters the photodiode 21 during this exposure accumulation period and charges are generated, the generated charge amount becomes a difference between the reset signal and the accumulation signal, and is derived by the detection circuit 52 according to the above-described procedure.
  • This exposure accumulation time is the same for all effective pixels, and so-called global reset is performed.
  • the offset including the kTC noise, feedthrough, Vth variation, etc. generated in the first stage amplifier output 24 at the time of FD reset at time T51 is canceled by the input reset of the second stage amplifier at time T54.
  • the offset remaining in the output of the second-stage amplifier is kTC noise and feedthrough generated at the second detection node 32 as the input, and these are canceled by the CDS process.
  • ⁇ Fifth operation sequence> In the fourth operation sequence, while the unit accumulation is completed and the next accumulation is started, a dead period in which the accumulation is not performed occurs particularly in the sampling period of the accumulation signal. An example of removing such a dead period and corresponding to, for example, high-speed sampling will be described as a fifth operation sequence with reference to FIG.
  • the PD reset process executed at time T51 is omitted, and charge transfer at time T64 at the time of reading is performed. It differs in that it is also used for the charge discharge of the accompanying PD.
  • the first reset transistor 27 is turned on, the FD reset period is set until time T62, and the FD reset process is executed.
  • the transfer transistor 25 is not turned on, and the PD reset process is not executed.
  • the accumulation period includes the FD reset period, and the accumulation of charges in the photodiode 21 is executed.
  • the transfer transistor 25 is turned on at time T65 and turned off at time T66.
  • a charge transfer period From time T65 to time T66 is a charge transfer period, and the charge accumulated in the photodiode 21 is a period during which the charge is transferred to the first detection node 28.
  • This charge transfer period also corresponds to a PD reset period, and reset processing for the photodiode 21 is also executed.
  • a pulse is applied to the transfer transistor 25 to transfer the accumulated signal to the first detection node 28.
  • This charge discharge is also used as a PD reset.
  • the next accumulation period of the photodiode 21 starts immediately after the end of the charge transfer period. Thereby, the dead time in which the photon incident on the pixel 200 is not detected can be made almost zero.
  • the reset output is adjusted to a level substantially equal to the reference signal Ref2 by the differential amplifier circuit 271 (FIG. 7) (a circuit including the current mirror circuit 251 and the like constituting the differential amplifier circuit 271).
  • the offset component added thereto can be very small as described above. Therefore, in applications that do not require high accuracy, even if some or all of the reset output sampling is omitted, an operation that satisfies a certain level of accuracy can be performed.
  • the PD reset and the FD reset are performed as in the fourth operation sequence. Thereafter, the reset signal is sampled in the fourth and fifth operation sequences, but the reset signal is not sampled in the sixth operation sequence.
  • sampling of the accumulated signal at time T78 is performed.
  • the number of AD conversions can be reduced by about half, which contributes to a higher frame rate and lower power consumption, and does not require a register or memory for storing a reset signal. There is an advantage to become.
  • the fifth operation sequence can be applied to the sixth operation sequence so that the charge transfer and PD reset can be combined.
  • the pixel is configured to have a two-stage amplifier, and the negative feedback based on the pixel output signal is applied to the second-stage amplifier input, thereby greatly reducing the offset amount in the output signal of each pixel. Can do.
  • the second-stage offset capacitor for example, the coupling capacitor 31 shown in FIG. 1
  • the amplifier element for example, the second amplification transistor 33 shown in FIG. 1
  • the pixel may be formed in a stacked structure and formed in different silicon layers so that the size of the pixel itself does not increase.
  • FIG. 12 shows an example of a pixel structure when a laminated structure is used.
  • a case where the pixel 100 illustrated in FIG. 1 has a stacked structure will be described as an example.
  • the pixel 200 illustrated in FIG. it can.
  • the pixel 100 is formed by stacking a first silicon layer 311 and a second silicon layer 312. In the first silicon layer 311, a circuit including the photodiode 21 up to the first-stage amplifier output is formed.
  • the first silicon layer 311 includes a photodiode 21, a storage node 22, a power supply 23, an output node 24, a transfer transistor 25, a first amplification transistor 26, a first reset transistor 27, and a first detection node 28.
  • a load transistor 29 is formed.
  • the photodiode 21 is a back-illuminated type
  • the upper side in the figure is the light receiving surface
  • the metal wiring is formed below (the side on which the second silicon layer 312 is laminated).
  • a second-stage amplifier circuit for processing the first-stage amplifier output is formed.
  • a circuit including the coupling capacitor 31 up to the second-stage amplifier output is formed.
  • the second silicon layer 312 includes a coupling capacitor 31, a second detection node (input node) 32, a second amplification transistor 33, a selection transistor 34, a second reset transistor 35, and an output signal line 36. A part and a part of the feedback signal line 54 are formed.
  • the metal wiring of the second silicon layer 312 is formed above the second silicon layer 312 in the drawing so as to face the metal wiring of the first silicon layer 311.
  • the circuit formed in the first silicon layer 311 and the circuit formed in the second silicon layer 312 are connected via the output node 24.
  • the circuit formed in the first silicon layer 311 and the circuit formed in the second silicon layer 312 are connected using, for example, face-to-face bonding between Cu pads.
  • the first silicon layer 311 performs the first amplification. According to this configuration, it is possible to maintain high conversion efficiency and high-speed operation, and it is also appropriate in terms of circuit scale distribution.
  • the photodiode 21 to the first amplification transistor 26 are formed on the first silicon layer 311, and the coupling capacitor 31 to the second amplification transistor 33 are formed on the second silicon layer 312.
  • a second-stage circuit can be mounted with the same occupation area as a conventional pixel, thereby greatly reducing pixel output offset and enabling high-speed global reset.
  • a pixel can be provided.
  • a circuit including the row drive circuit 50, the load transistor 51, the detection circuit 52, the differential amplifier circuit 53, and the feedback signal line 54 is provided below the second silicon layer 312. It is good also as a structure which laminated
  • the reference signal Ref1 in the pixel 100 (FIG. 1) and the reference signal Ref2 in the pixel 200 (FIG. 6) may be fixed values or variable values (set according to some condition). Value).
  • the present technology described above can be applied to a shared pixel structure in which an amplification transistor, an FD (floating diffusion layer), and the like are shared by a plurality of photodiodes.
  • kTC noise can be reduced and an output offset accompanying variation in element characteristics can be almost eliminated.
  • the offset cancellation itself can be made unnecessary in the read sequence.
  • the offset amount to be canceled can be minimized, and the time required for AD conversion can be greatly shortened. it can.
  • FIG. 13 is a block diagram illustrating an example of a schematic configuration of a patient in-vivo information acquisition system using a capsule endoscope to which the technique according to the present disclosure (present technique) can be applied.
  • the in-vivo information acquisition system 10001 includes a capsule endoscope 10100 and an external control device 10200.
  • the capsule endoscope 10100 is swallowed by the patient at the time of examination.
  • the capsule endoscope 10100 has an imaging function and a wireless communication function, and moves inside the organs such as the stomach and intestine by peristaltic motion etc. until it is spontaneously discharged from the patient.
  • Images (hereinafter also referred to as in-vivo images) are sequentially captured at a predetermined interval, and information about the in-vivo images is sequentially wirelessly transmitted to the external control device 10200 outside the body.
  • the external control device 10200 comprehensively controls the operation of the in-vivo information acquisition system 10001. Also, the external control device 10200 receives information about the in-vivo image transmitted from the capsule endoscope 10100, and based on the received information about the in-vivo image, displays the in-vivo image on the display device (not shown). The image data for displaying is generated.
  • an in-vivo image obtained by imaging the inside of the patient's body can be obtained from time to time until the capsule endoscope 10100 is swallowed and discharged.
  • the capsule endoscope 10100 includes a capsule-type housing 10101.
  • a light source unit 10111 In the housing 10101, a light source unit 10111, an imaging unit 10112, an image processing unit 10113, a wireless communication unit 10114, a power feeding unit 10115, and a power supply unit 10116 and a control unit 10117 are accommodated.
  • the light source unit 10111 includes a light source such as an LED (light emitting diode), and irradiates the imaging field of the imaging unit 10112 with light.
  • a light source such as an LED (light emitting diode)
  • the imaging unit 10112 includes an imaging device and an optical system including a plurality of lenses provided in the preceding stage of the imaging device. Reflected light (hereinafter referred to as observation light) of light irradiated on the body tissue to be observed is collected by the optical system and enters the image sensor. In the imaging unit 10112, in the imaging element, the observation light incident thereon is photoelectrically converted, and an image signal corresponding to the observation light is generated. The image signal generated by the imaging unit 10112 is provided to the image processing unit 10113.
  • the image processing unit 10113 is configured by a processor such as a CPU (Central Processing Unit) or a GPU (Graphics Processing Unit), and performs various signal processing on the image signal generated by the imaging unit 10112.
  • the image processing unit 10113 provides the image signal subjected to signal processing to the wireless communication unit 10114 as RAW data.
  • the wireless communication unit 10114 performs predetermined processing such as modulation processing on the image signal that has been subjected to signal processing by the image processing unit 10113, and transmits the image signal to the external control device 10200 via the antenna 10114A. Further, the wireless communication unit 10114 receives a control signal related to drive control of the capsule endoscope 10100 from the external control device 10200 via the antenna 10114A. The radio communication unit 10114 provides the control signal received from the external control device 10200 to the control unit 10117.
  • the power feeding unit 10115 includes a power receiving antenna coil, a power regeneration circuit that regenerates power from a current generated in the antenna coil, a booster circuit, and the like. In the power feeding unit 10115, electric power is generated using a so-called non-contact charging principle.
  • the power supply unit 10116 is composed of a secondary battery, and stores the electric power generated by the power supply unit 10115.
  • FIG. 13 in order to avoid complication of the drawing, illustration of an arrow or the like indicating a power supply destination from the power supply unit 10116 is omitted, but the power stored in the power supply unit 10116 is stored in the light source unit 10111. , Supplied to the imaging unit 10112, the image processing unit 10113, the wireless communication unit 10114, and the control unit 10117, and can be used for driving them.
  • the control unit 10117 includes a processor such as a CPU, and a control signal transmitted from the external control device 10200 to drive the light source unit 10111, the imaging unit 10112, the image processing unit 10113, the wireless communication unit 10114, and the power feeding unit 10115. Control accordingly.
  • a processor such as a CPU
  • the external control device 10200 is configured by a processor such as a CPU or GPU, or a microcomputer or a control board in which a processor and a storage element such as a memory are mixedly mounted.
  • the external control device 10200 controls the operation of the capsule endoscope 10100 by transmitting a control signal to the control unit 10117 of the capsule endoscope 10100 via the antenna 10200A.
  • the capsule endoscope 10100 for example, the light irradiation condition on the observation target in the light source unit 10111 can be changed by a control signal from the external control device 10200.
  • an imaging condition for example, a frame rate, an exposure value, etc. in the imaging unit 10112
  • the external control device 10200 performs various image processing on the image signal transmitted from the capsule endoscope 10100, and generates image data for displaying the captured in-vivo image on the display device.
  • image processing for example, development processing (demosaic processing), image quality enhancement processing (band enhancement processing, super-resolution processing, NR (Noise reduction) processing and / or camera shake correction processing, etc.), and / or enlargement processing ( Various signal processing such as electronic zoom processing can be performed.
  • the external control device 10200 controls the drive of the display device to display an in-vivo image captured based on the generated image data.
  • the external control device 10200 may cause the generated image data to be recorded on a recording device (not shown) or may be printed out on a printing device (not shown).
  • the technology according to the present disclosure can be applied to the imaging unit 10112 among the configurations described above.
  • the pixel 100 illustrated in FIG. 1 and the pixel 200 illustrated in FIG. 6 can be applied to an imaging element included in the imaging unit 10112.
  • the pixel 100 having the stacked structure illustrated in FIG. 12 it is possible to mount an imaging element to which the present technology is applied without changing the size of the capsule endoscope 10100. Become. By applying this technique, a clear surgical part image with less noise can be obtained.
  • FIG. 14 is a diagram illustrating an example of a schematic configuration of an endoscopic surgery system to which the technology (present technology) according to the present disclosure can be applied.
  • FIG. 14 shows a state in which an operator (doctor) 11131 is performing surgery on a patient 11132 on a patient bed 11133 using an endoscopic surgery system 11000.
  • an endoscopic surgery system 11000 includes an endoscope 11100, other surgical tools 11110 such as an abdominal tube 11111 and an energy treatment tool 11112, and a support arm device 11120 that supports the endoscope 11100.
  • a cart 11200 equipped with various devices for endoscopic surgery.
  • the endoscope 11100 includes a lens barrel 11101 in which a region having a predetermined length from the distal end is inserted into the body cavity of the patient 11132, and a camera head 11102 connected to the proximal end of the lens barrel 11101.
  • a lens barrel 11101 in which a region having a predetermined length from the distal end is inserted into the body cavity of the patient 11132, and a camera head 11102 connected to the proximal end of the lens barrel 11101.
  • an endoscope 11100 configured as a so-called rigid mirror having a rigid lens barrel 11101 is illustrated, but the endoscope 11100 may be configured as a so-called flexible mirror having a flexible lens barrel. Good.
  • An opening into which the objective lens is fitted is provided at the tip of the lens barrel 11101.
  • a light source device 11203 is connected to the endoscope 11100, and the light generated by the light source device 11203 is guided to the tip of the lens barrel by a light guide extending inside the lens barrel 11101, and the objective Irradiation is performed toward the observation target in the body cavity of the patient 11132 through the lens.
  • the endoscope 11100 may be a direct endoscope, a perspective mirror, or a side endoscope.
  • An optical system and an image sensor are provided inside the camera head 11102, and reflected light (observation light) from the observation target is condensed on the image sensor by the optical system. Observation light is photoelectrically converted by the imaging element, and an electrical signal corresponding to the observation light, that is, an image signal corresponding to the observation image is generated.
  • the image signal is transmitted as RAW data to a camera control unit (CCU: “Camera Control Unit”) 11201.
  • the CCU 11201 is configured by a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), and the like, and comprehensively controls the operations of the endoscope 11100 and the display device 11202. Further, the CCU 11201 receives an image signal from the camera head 11102 and performs various image processing for displaying an image based on the image signal, such as development processing (demosaic processing), for example, on the image signal.
  • image processing for example, on the image signal.
  • the display device 11202 displays an image based on an image signal subjected to image processing by the CCU 11201 under the control of the CCU 11201.
  • the light source device 11203 is composed of a light source such as an LED (light emitting diode), and supplies irradiation light to the endoscope 11100 when photographing a surgical site or the like.
  • a light source such as an LED (light emitting diode)
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • the user can input various information and instructions to the endoscopic surgery system 11000 via the input device 11204.
  • the user inputs an instruction to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) by the endoscope 11100.
  • the treatment instrument control device 11205 controls the driving of the energy treatment instrument 11112 for tissue ablation, incision, blood vessel sealing, or the like.
  • the pneumoperitoneum 11206 is used Send in.
  • the recorder 11207 is an apparatus capable of recording various types of information related to surgery.
  • the printer 11208 is a device that can print various types of information related to surgery in various formats such as text, images, or graphs.
  • the light source device 11203 that supplies the irradiation light when imaging the surgical site to the endoscope 11100 can be constituted by a white light source constituted by, for example, an LED, a laser light source, or a combination thereof.
  • a white light source is configured by a combination of RGB laser light sources
  • the output intensity and output timing of each color (each wavelength) can be controlled with high accuracy, so the light source device 11203 can adjust the white balance of the captured image. It can be carried out.
  • the laser light from each RGB laser light source is irradiated onto the observation target in a time-sharing manner, and the drive of the image sensor of the camera head 11102 is controlled in synchronization with the irradiation timing to support each RGB. It is also possible to take the images that have been taken in time division. According to this method, a color image can be obtained without providing a color filter in the image sensor.
  • the driving of the light source device 11203 may be controlled so as to change the intensity of the output light every predetermined time. Synchronously with the timing of the change in the intensity of the light, the drive of the image sensor of the camera head 11102 is controlled to acquire images in a time-sharing manner, and by combining the images, high dynamic without so-called blackout and overexposure A range image can be generated.
  • the light source device 11203 may be configured to be able to supply light of a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, by utilizing the wavelength dependence of light absorption in body tissue, the surface of the mucous membrane is irradiated by irradiating light in a narrow band compared to irradiation light (ie, white light) during normal observation.
  • a so-called narrow-band light observation (Narrow Band Imaging) is performed in which a predetermined tissue such as a blood vessel is imaged with high contrast.
  • fluorescence observation may be performed in which an image is obtained by fluorescence generated by irradiating excitation light.
  • the body tissue is irradiated with excitation light to observe fluorescence from the body tissue (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally administered to the body tissue and applied to the body tissue. It is possible to obtain a fluorescence image by irradiating excitation light corresponding to the fluorescence wavelength of the reagent.
  • the light source device 11203 can be configured to be able to supply narrowband light and / or excitation light corresponding to such special light observation.
  • FIG. 15 is a block diagram showing an example of the functional configuration of the camera head 11102 and the CCU 11201 shown in FIG.
  • the camera head 11102 includes a lens unit 11401, an imaging unit 11402, a drive unit 11403, a communication unit 11404, and a camera head control unit 11405.
  • the CCU 11201 includes a communication unit 11411, an image processing unit 11412, and a control unit 11413.
  • the camera head 11102 and the CCU 11201 are connected to each other by a transmission cable 11400 so that they can communicate with each other.
  • the lens unit 11401 is an optical system provided at a connection portion with the lens barrel 11101. Observation light taken from the tip of the lens barrel 11101 is guided to the camera head 11102 and enters the lens unit 11401.
  • the lens unit 11401 is configured by combining a plurality of lenses including a zoom lens and a focus lens.
  • the imaging device constituting the imaging unit 11402 may be one (so-called single plate type) or plural (so-called multi-plate type).
  • image signals corresponding to RGB may be generated by each imaging device, and a color image may be obtained by combining them.
  • the imaging unit 11402 may be configured to include a pair of imaging elements for respectively acquiring right-eye and left-eye image signals corresponding to 3D (dimensional) display. By performing the 3D display, the operator 11131 can more accurately grasp the depth of the living tissue in the surgical site.
  • a plurality of lens units 11401 can be provided corresponding to each imaging element.
  • the imaging unit 11402 is not necessarily provided in the camera head 11102.
  • the imaging unit 11402 may be provided inside the lens barrel 11101 immediately after the objective lens.
  • the drive unit 11403 is configured by an actuator, and moves the zoom lens and the focus lens of the lens unit 11401 by a predetermined distance along the optical axis under the control of the camera head control unit 11405. Thereby, the magnification and the focus of the image captured by the imaging unit 11402 can be adjusted as appropriate.
  • the communication unit 11404 is configured by a communication device for transmitting and receiving various types of information to and from the CCU 11201.
  • the communication unit 11404 transmits the image signal obtained from the imaging unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400.
  • the communication unit 11404 receives a control signal for controlling the driving of the camera head 11102 from the CCU 11201 and supplies the control signal to the camera head control unit 11405.
  • the control signal includes, for example, information for designating the frame rate of the captured image, information for designating the exposure value at the time of imaging, and / or information for designating the magnification and focus of the captured image. Contains information about the condition.
  • the imaging conditions such as the frame rate, exposure value, magnification, and focus described above may be appropriately designated by the user, or may be automatically set by the control unit 11413 of the CCU 11201 based on the acquired image signal. Good.
  • the so-called AE (Auto-Exposure) function, AF (Auto-Focus) function, and AWB (Auto-White Balance) function are mounted on the endoscope 11100.
  • the camera head control unit 11405 controls driving of the camera head 11102 based on a control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 includes a communication device for transmitting and receiving various types of information to and from the camera head 11102.
  • the communication unit 11411 receives an image signal transmitted from the camera head 11102 via the transmission cable 11400.
  • the communication unit 11411 transmits a control signal for controlling driving of the camera head 11102 to the camera head 11102.
  • the image signal and the control signal can be transmitted by electrical communication, optical communication, or the like.
  • the image processing unit 11412 performs various types of image processing on the image signal that is RAW data transmitted from the camera head 11102.
  • the control unit 11413 performs various types of control related to imaging of the surgical site by the endoscope 11100 and display of a captured image obtained by imaging of the surgical site. For example, the control unit 11413 generates a control signal for controlling driving of the camera head 11102.
  • control unit 11413 causes the display device 11202 to display a captured image showing the surgical part or the like based on the image signal subjected to image processing by the image processing unit 11412.
  • the control unit 11413 may recognize various objects in the captured image using various image recognition techniques. For example, the control unit 11413 detects the shape and color of the edge of the object included in the captured image, and thereby removes surgical tools such as forceps, specific biological parts, bleeding, mist when using the energy treatment tool 11112, and the like. Can be recognized.
  • the control unit 11413 may superimpose and display various types of surgery support information on the image of the surgical site using the recognition result. Surgery support information is displayed in a superimposed manner and presented to the operator 11131, thereby reducing the burden on the operator 11131 and allowing the operator 11131 to proceed with surgery reliably.
  • the transmission cable 11400 for connecting the camera head 11102 and the CCU 11201 is an electric signal cable corresponding to electric signal communication, an optical fiber corresponding to optical communication, or a composite cable thereof.
  • communication is performed by wire using the transmission cable 11400, but communication between the camera head 11102 and the CCU 11201 may be performed wirelessly.
  • the technology according to the present disclosure can be applied to the imaging unit 11402 among the configurations described above.
  • the pixel 100 illustrated in FIG. 1 and the pixel 200 illustrated in FIG. 6 can be applied to an imaging element constituting the imaging unit 11402.
  • the technology (this technology) according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device that is mounted on any type of mobile body such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, personal mobility, an airplane, a drone, a ship, and a robot. May be.
  • FIG. 16 is a block diagram illustrating a schematic configuration example of a vehicle control system that is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, a vehicle exterior information detection unit 12030, a vehicle interior information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (interface) 12053 are illustrated as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of devices related to the vehicle drive system according to various programs.
  • the drive system control unit 12010 includes a driving force generator for generating a driving force of a vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism that adjusts and a braking device that generates a braking force of the vehicle.
  • the body control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as a headlamp, a back lamp, a brake lamp, a blinker, or a fog lamp.
  • the body control unit 12020 can be input with radio waves transmitted from a portable device that substitutes for a key or signals from various switches.
  • the body system control unit 12020 receives input of these radio waves or signals, and controls a door lock device, a power window device, a lamp, and the like of the vehicle.
  • the outside information detection unit 12030 detects information outside the vehicle on which the vehicle control system 12000 is mounted.
  • the imaging unit 12031 is connected to the vehicle exterior information detection unit 12030.
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image outside the vehicle and receives the captured image.
  • the vehicle outside information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a car, an obstacle, a sign, or a character on a road surface based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal corresponding to the amount of received light.
  • the imaging unit 12031 can output an electrical signal as an image, or can output it as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or invisible light such as infrared rays.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • a driver state detection unit 12041 that detects the driver's state is connected to the in-vehicle information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of driver fatigue or concentration based on the detection information input from the driver state detection unit 12041. It may be calculated or it may be determined whether the driver is asleep.
  • the microcomputer 12051 calculates a control target value of the driving force generator, the steering mechanism or the braking device based on the information inside and outside the vehicle acquired by the vehicle outside information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit A control command can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, tracking based on inter-vehicle distance, vehicle speed maintenance traveling, vehicle collision warning, or vehicle lane departure warning. It is possible to perform cooperative control for the purpose.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generation device, the steering mechanism, the braking device, etc. based on information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform cooperative control for the purpose of automatic driving that autonomously travels without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on information outside the vehicle acquired by the vehicle outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or oncoming vehicle detected by the outside information detection unit 12030, and performs cooperative control for the purpose of anti-glare, such as switching from a high beam to a low beam. It can be carried out.
  • the sound image output unit 12052 transmits an output signal of at least one of sound and image to an output device capable of visually or audibly notifying information to a vehicle occupant or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 17 is a diagram illustrating an example of an installation position of the imaging unit 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at positions such as a front nose, a side mirror, a rear bumper, a back door, and an upper portion of a windshield in the vehicle interior of the vehicle 12100.
  • the imaging unit 12101 provided in the front nose and the imaging unit 12105 provided in the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided in the side mirror mainly acquire images of the side of the vehicle 12100.
  • the imaging unit 12104 provided in the rear bumper or the back door mainly acquires an image behind the vehicle 12100.
  • the imaging unit 12105 provided on the upper part of the windshield in the passenger compartment is mainly used for detecting a preceding vehicle or a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 17 shows an example of the shooting range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided in the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided in the side mirrors, respectively
  • the imaging range 12114 The imaging range of the imaging unit 12104 provided in the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, an overhead image when the vehicle 12100 is viewed from above is obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera including a plurality of imaging elements, or may be an imaging element having pixels for phase difference detection.
  • the microcomputer 12051 based on the distance information obtained from the imaging units 12101 to 12104, the distance to each three-dimensional object in the imaging range 12111 to 12114 and the temporal change of this distance (relative speed with respect to the vehicle 12100)
  • the closest three-dimensional object on the traveling path of the vehicle 12100 can be extracted as a preceding vehicle that travels at a predetermined speed (for example, 0 km / h or more) in substantially the same direction as the vehicle 12100. it can.
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in advance before the preceding vehicle, and can perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like.
  • cooperative control for the purpose of autonomous driving or the like autonomously traveling without depending on the operation of the driver can be performed.
  • the microcomputer 12051 converts the three-dimensional object data related to the three-dimensional object to other three-dimensional objects such as two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, and power poles based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles.
  • the microcomputer 12051 identifies obstacles around the vehicle 12100 as obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see.
  • the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 is connected via the audio speaker 12061 or the display unit 12062.
  • driving assistance for collision avoidance can be performed by outputting an alarm to the driver and performing forced deceleration or avoidance steering via the drive system control unit 12010.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether a pedestrian is present in the captured images of the imaging units 12101 to 12104. Such pedestrian recognition is, for example, whether or not the person is a pedestrian by performing a pattern matching process on a sequence of feature points indicating the outline of an object and a procedure for extracting feature points in the captured images of the imaging units 12101 to 12104 as infrared cameras. It is carried out by the procedure for determining.
  • the audio image output unit 12052 displays a rectangular contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to be superimposed. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the technology according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above.
  • the pixel 100 illustrated in FIG. 1 and the pixel 200 illustrated in FIG. 6 can be applied to an imaging element that forms the imaging unit 12031.
  • system represents the entire apparatus composed of a plurality of apparatuses.
  • this technique can also take the following structures.
  • a photoelectric conversion element A photoelectric conversion element; A first amplifying element for amplifying a signal from the photoelectric conversion element; A second amplifying element for amplifying the output from the first amplifying element; An offset element provided between the first amplifying element and the second amplifying element; A first reset element for resetting the first amplifying element; An image sensor comprising: a second reset element that resets the second amplifying element.
  • the second amplifying element is reset by the second reset element.
  • Any one of (1) to (7) The imaging device described.
  • the detection unit is configured to process a predetermined row, sample a reset signal from the predetermined row, The imaging device according to (10), wherein the accumulation signal is sampled from all rows including the predetermined row.
  • a detector for detecting a signal from the second amplifying element The imaging device according to any one of (1) to (7), wherein the detection unit includes correlated double sampling processing, does not perform sampling of a reset signal, and performs only sampling of an accumulated signal.
  • the photoelectric conversion element, the first amplification element, and the first reset element are formed in a first layer
  • the offset element, the second amplifying element, and the second reset element are formed in a second layer
  • the imaging element according to any one of (1) to (12) wherein the first layer and the second layer are stacked.
  • the detection unit for detecting a signal from the second amplification element is formed in the third layer,

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本技術は、ノイズを低減させることができるようにする撮像素子に関する。 光電変換素子と、光電変換素子からの信号を増幅する第１の増幅素子と、第１の増幅素子からの出力を増幅する第２の増幅素子と、第１の増幅素子と第２の増幅素子との間に設けられたオフセット素子と、第１の増幅素子をリセットする第１のリセット素子と、第２の増幅素子をリセットする第２のリセット素子とを備える。オフセット素子は、キャパシタである。第２の増幅素子からの出力のフィードバックループを介して、オフセット素子に、電荷が蓄積され、オフセットバイアスが生成される。本技術は、撮像素子に適用できる。

Description

撮像素子
　本技術は撮像素子に関し、例えば、画素の出力のバラつきを抑制し、高速なグローバルシャッタを行うのに好適な撮像素子に関する。
　近年、工業生産ライン向けの撮像や、高速に移動する被写体の撮像に、ＣＭＯＳイメージセンサを用いたグローバルシャッタの要請が拡大している。
　ＣＭＯＳイメージセンサは、複数の画素が１つの読み出し回路を共有し、画素毎に順次読み出しが実施されるが、その際には所謂ローリングシャッタが採用される。ローリングシャッタは、画素毎に読み出しと同期した露光蓄積が実施される方式である。従って、１枚のフレームを構成する画素毎に異なった露光時刻となる。
　このようなローリングシャッタにおいては、高速移動する被写体には、所謂フォーカルプレーン歪みが発生することが知られている。さらにＣＭＯＳイメージセンサでパルス光を検出する場合、１回のパルス発光が、その時読み出されている画素を境に、２枚のフレームに分割されて出力されてしまい、検出が困難になる。
　そこで全ての有効画素で露光時刻を揃えるグローバルシャッタの採用が増えている。その主流は、電子シャッタにて一斉に露光を開始し、さらに一斉に露光を完了した後、画素毎の読み出しが実施されるまで、蓄積電荷を画素アンプの入力である浮遊拡散層（フローティングディフュージョン：Floating Diffusion）に一時的に保存するものである。
　リセット信号と蓄積信号を連続して読み出して両者間で相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）を施せるローリングシャッタに対して、グローバルシャッタは、リセット後における画素毎の出力オフセットを制御することが困難であった。
　各画素の出力には、素子の特性ばらつきに起因する固定オフセット成分が存在し、さらに浮遊拡散層をリセットすると画素毎にランダムなｋＴＣノイズが発生する。
　ローリングシャッタにおいては、蓄積信号の読み出しの際、画素の浮遊拡散層のリセットを実施した後で、後段のコンパレータやアンプにオートゼロをかけることで、画素毎にそのオフセットを容易にキャンセルできる。従って、その後、連続的に蓄積信号を読み出してＡＤ変換を施せば、画素のｋＴＣノイズや特性ばらつきによる出力オフセットは既に除去されている。
　一方、グローバルシャッタにおいては、同一の画素におけるリセットレベルと蓄積レベルの連続した読み出しは不可能なので、このような画素毎のオフセットキャンセルを実施できない。
　その対策のひとつとして、例えば特許文献１には、蓄積信号を読み出した後に改めて画素をリセットし、リセット信号との差分をとって固定オフセットをキャンセルする手法が提案されている。
　また特許文献２では、画素毎のｋＴＣノイズを含めてキャンセルを実施するための手法として、露光開始の前後に２度の読み出しを実施することが提案されている。この提案では、まず露光開始前にリセットがかけられ、画素毎のリセット信号が、全有効画素に対して取得され、デジタルデータとしてメモリ等に保存される。露光完了後に取得された蓄積信号から、それらが差し引かれてＣＤＳが実施される。
特開２００７－０７４４３５号公報 特開２００４－１４０１４９号公報
　特許文献１によると、ランダム成分であるｋＴＣノイズは、各々異なるリセット操作で独立に発生するため、むしろ多重化されて増大する可能性があった。
　特許文献２によると、露光前のリセット信号の読み出しは、画素毎の未キャンセルのオフセット成分量をＡＤ変換し、その結果をデジタル保存する処理となる。一方、ローリングシャッタでは、オートゼロ操作によってこの工程は省略できる。あるいは、より高精度が要求される場合でも、読み出し側の回路から発生する微弱なオフセットをキャンセルするのみで良い。
　しかしながらＡＤ変換の所要時間は、変換すべき信号レンジの大きさと変換精度で決まるので、ローリングシャッタに比べると、グローバルシャッタにおけるリセット信号の変換は大きな時間的なロスとなってしまう可能性があった。
　またｋＴＣノイズを低減し、かつ素子特性のばらつきに伴う出力オフセットを消滅させることが望まれている。またグローバルシャッタに対して適用できる仕組みが望まれている。
　本技術は、このような状況に鑑みてなされたものであり、ノイズを低減し、バラつきに伴うオフセットを低減させることができるようにするものである。
　本技術の一側面の撮像素子は、光電変換素子と、前記光電変換素子からの信号を増幅する第１の増幅素子と、前記第１の増幅素子からの出力を増幅する第２の増幅素子と、前記第１の増幅素子と前記第２の増幅素子との間に設けられたオフセット素子と、前記第１の増幅素子をリセットする第１のリセット素子と、前記第２の増幅素子をリセットする第２のリセット素子とを備える。
　本技術の一側面の撮像素子においては、光電変換素子と、光電変換素子からの信号を増幅する第１の増幅素子と、第１の増幅素子からの出力を増幅する第２の増幅素子と、第１の増幅素子と第２の増幅素子との間に設けられたオフセット素子と、第１の増幅素子をリセットする第１のリセット素子と、第２の増幅素子をリセットする第２のリセット素子とが備えられる。
　本技術の１側面によれば、ノイズを低減し、バラつきに伴うオフセットを低減させることができる。
　なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用した撮像素子の一実施の形態の構成を示す図である。 画素アレイの構成を示す図である。 第１の動作シーケンスについて説明するための図である。 第２の動作シーケンスについて説明するための図である。 第３の動作シーケンスについて説明するための図である。 第２の実施の形態における撮像素子の構成を示す図である。 画素アレイの構成を示す図である。 等化回路を示す図である。 第４の動作シーケンスについて説明するための図である。 第５の動作シーケンスについて説明するための図である。 第６の動作シーケンスについて説明するための図である。 積層構造としたときの撮像素子の構成を示す図である。 体内情報取得システムの概略的な構成の一例を示すブロック図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びCCUの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。
　以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。
　＜第１の実施の形態における撮像素子の構成＞
　図１に本技術を適用した第１の実施の形態におけるイメージセンサの画素の構成を示す。図１に示した画素１００は、フォトダイオード２１、カソード（蓄積ノード）２２、電源２３、出力ノード２４、転送トランジスタ２５、第１の増幅トランジスタ２６、第１のリセットトランジスタ２７、第１の検出ノード２８、負荷トランジスタ２９を含む構成とされている。
　また画素１００は、カップリングキャパシタ３１、第２の検出ノード（入力ノード）３２、第２の増幅トランジスタ３３、選択トランジスタ３４、第２のリセットトランジスタ３５、出力信号線３６を含む。
　また画素１００には、行駆動回路５０、負荷トランジスタ５１、検出回路５２、差動型増幅回路５３、帰還信号線５４が接続されている。
　このような構成を有する画素１００においては、フォトダイオード２１により光電変換され、そのフォトダイオード２１のカソード２２に蓄積された信号電荷は、転送トランジスタ２５を介して浮遊拡散層を含む第１の検出ノード２８に転送される。
　画素１００の出力は、２段のアンプ構成（２段で増幅する構成）となっており、第１の検出ノード２８の信号は、第１の増幅トランジスタ２６により１段目の増幅が実施され、さらに第２の検出ノード３２を入力とした第２の増幅トランジスタ３３により２段目の増幅が実施される。この２段階で増幅された結果は、出力信号線３６に出力される。
　１段目のアンプの出力である出力ノード２４と２段目アンプの入力である入力ノード３２は、カップリングキャパシタ３１を介して接続されている。
　さらにフォトダイオード２１、カソード２２、および第１の検出ノード２８のリセットが実施されると、画素出力３６は、カラム毎に設置された差動型増幅回路５３を介して逆相でフィードバックされ、カップリングキャパシタ３１にオフセット電荷が生成される。
　すなわち、第２の増幅トランジスタ３３からの出力のフィードバックループを介して、カップリングキャパシタ３１に電荷が蓄積され、オフセットバイアスが生成される。これによってリセット時における画素１００の画素出力３６（出力信号線３６に出力される出力）は、差動型増幅回路５３の参照入力Ｒｅｆ１と同電位に調整される。
　以下にその構成と動作についてさらに説明する。
　図１に示した画素１００は、１段目の検出部として、フォトダイオード２１、フォトダイオード２１のカソード２２（蓄積ノード２２）、１段目の出力ノード２４、転送トランジスタ２５、第１の増幅トランジスタ２６、第１のリセットトランジスタ２７、第１の検出ノード２８、および負荷トランジスタ２９を備える。
　画素１００は、さらに２段目の検出部として、カップリングキャパシタ３１、第２の検出ノード３２、第２の増幅トランジスタ３３、選択トランジスタ３４、および第２のリセットトランジスタ３５を有する。画素１００における検出結果は、出力信号線３６に出力される。
　画素１００内のトランジスタ（例えば、選択トランジスタ３４など）は、例えば、ｎ型のＭＯＳ（Metal-Oxide Semiconductor）トランジスタやｐ型のトランジスタを用いることができる。
　フォトダイオード２１は、光子を電荷に変換する。フォトダイオード２１は、そのカソードである蓄積ノード２２を介して転送トランジスタ２５に接続される。フォトダイオード２１は、シリコン基板に入射した光子から、電子とホールのペアを発生させ、そのうちの電子を蓄積ノード２２に蓄積する。該フォトダイオード２１は、リセットによる電荷排出時には蓄積ノード２２が完全空乏化される、埋め込み型として形成することができる。
　転送トランジスタ２５は、行駆動回路５０の制御に従って、蓄積ノード２２から第１の検出ノード２８へ電荷を転送する。なお、行駆動回路５０は、多数の駆動出力端子をもって複数の画素１００を並列駆動するが、図面では簡略の為、接続部の表記は省略している。
　第１の検出ノード２８は、転送トランジスタ２５からの電荷を蓄積して、その蓄積した電荷の量に応じたアナログの電圧を生成する。この電圧は、第１の増幅トランジスタ２６のゲートに印加される。
　第１のリセットトランジスタ２７は、第１の検出ノード２８、あるいは蓄積ノード２２に蓄積された電荷を電源に引き抜いて初期化する。この第１のリセットトランジスタ２７のゲートは、行駆動回路５０に接続され、ドレインは電源２３に接続され、ソースは第１の検出ノード２８に接続されている。
　行駆動回路５０は、例えば、第１のリセットトランジスタ２７と転送トランジスタ２５と同時にオン状態に制御することで、蓄積ノード２２に蓄積された電子を、電源２３に引き抜き、画素を、蓄積前の暗状態、即ち光が未入射の状態に初期化する。また、行駆動回路５０は、第１のリセットトランジスタ２７のみをオン状態に制御することにより、第１の検出ノード２８に蓄積された電荷を、電源２３に引き抜き、その電荷量を初期化する。
　第１の増幅トランジスタ２６は、ゲートの電圧に応じて、１段目の出力ノード２４を駆動する。この第１の増幅トランジスタ２６のゲートは、第１の検出ノード２８に接続され、ドレインは電源に接続され、ソースは負荷トランジスタ２９に接続されている。
　第１の増幅トランジスタ２６と負荷トランジスタ２９は、例えばソースフォロワアンプを形成している。負荷トランジスタ２９は、ゲート電圧を固定して飽和動作させることで定電流源として機能し、第１の検出ノード２８の電圧変動は、１弱のゲインで１段目の出力ノード２４に伝達されて出力される。
　あるいは負荷トランジスタ２９のゲートを、行駆動回路５０に接続して出力リセットとしてもよい。この場合、負荷トランジスタ２９をオンオフすることで１段目の出力ノード２４は、グランドに接続された後、第１の増幅トランジスタ２６によって引き上げられ、第１の検出ノード２８の電位から第１の増幅トランジスタ２６の閾値を減じたレベルに固定される。さらに１段目の出力ノード２４の電位は、カップリングキャパシタ３１を介して第２の検出ノード３２に伝達される。
　第２の増幅トランジスタ３３は、ゲートの電圧に応じて、出力信号線３６に信号を出力する。この第２の増幅トランジスタ３３のゲートは、第２の検出ノード３２に接続され、ドレインは電源２３に接続され、ソースは選択トランジスタ３４を介して、負荷トランジスタ５１に接続されている。
　第２の増幅トランジスタ３３と負荷トランジスタ５１は、ソースフォロワアンプを形成している。負荷トランジスタ５１は、ゲート電圧を固定して飽和動作させることで定電流源として機能し、第２の検出ノード３２の電圧変動は、１弱のゲインで出力信号線３６に伝達されて出力される。
　選択トランジスタ３４は、行駆動回路５０の制御に従って、電気信号を出力する。この選択トランジスタ３４のゲートは、行駆動回路５０に接続され、ドレインは第２の増幅トランジスタ３３に接続され、ソースは出力信号線３６に接続されている。そして画素１００からの出力信号は、検出回路５２によって検知され、ＡＤ変換が実施される。
　さらに出力信号線３６は、差動型増幅回路５３の片側の入力に接続されている。差動型増幅回路５３の出力信号線３６が接続されていない側の入力には、出力信号線３６のレベルを制御するための参照電圧Ｒｅｆ１が接続される。
　画素１００のリセット時において、差動型増幅回路５３からの出力は、負帰還されて、第２のリセットトランジスタ３５を介して、第２の検出ノード３２に供給される。これによってカップリングキャパシタ３１にオフセット電荷が生成され、出力信号線３６の電圧レベルは、差動型増幅回路５３の参照入力Ｒｅｆ１と同電圧に制御される。
　第１のリセットトランジスタ２７の駆動により第１の検出ノード２８をリセットした際に、１段目の出力ノード２４に生じるオフセットは、主として以下のものがある。
　オフセット１－１．第１の検出ノード２８に生じたｋＴＣノイズ
　オフセット１－２．第１のリセットトランジスタ２７をオフした際に生じたフィードスルーとそのばらつき
　オフセット１－３．第１の増幅トランジスタ２６の閾値ばらつき
　オフセット１－４．第１の増幅トランジスタ２６のチャンネルに生ずるランダムノイズ
　ところで、従来、多くのイメージセンサの画素は、この１段目のみで構成されていた。本技術では１段目に加え、２段目の構成を加えることで、全体のオフセット量を大きく改善することができる。
　すなわちオフセット１－１,１－２,１－３は、その後に第２のリセットトランジスタ３５が駆動されることで、カップリングキャパシタ３１のオフセット電荷を介して全てキャンセルされる。さらに第２の増幅トランジスタ３３の閾値ばらつきにより出力信号線３６に生ずるオフセットもキャンセルされるので、残るオフセット要因は以下のものとなる。
　オフセット２－１．第２の検出ノード３２に生じたｋＴＣノイズ
　オフセット２－２．第２のリセットトランジスタ３５をオフした際に生じたフィードスルーとそのばらつき
　オフセット２－３．第１の増幅トランジスタ２６および第２の増幅トランジスタ３３のチャンネルに生ずるランダムノイズ
　フォトダイオード２１で光電変換された電荷信号は、第１の検出ノード２８にそのまま転送されるので、画素１００に高い感度を持たせるには、第１の検出ノード２８の寄生容量を出来る限り小さくする必要がある。しかしながら、第１の検出ノード２８の寄生容量に対して、オフセット１－２（フィードスルー量とそのばらつき）は、反比例し、オフセット１－１（ｋＴＣノイズ）は、その平方根に反比例する。
　すなわち、第１の検出ノード２８の寄生容量の低減は、オフセット１－１とオフセット１－２の悪化に直結する。そのため従来は、出力ばらつきと感度に深刻なトレードオフが発生していた。よって、第１の検出ノード２８だけでは、オフセットを十分にキャンセルすることは困難であった。
　一方、本技術を適用した画素１００においては、第２の検出ノード３２の寄生容量（第２の増幅トランジスタ３３の入力側の寄生容量）を十分大きくとることができ、オフセット２－１とオブセット２－２を容易に低減することができる。また、第２の検出ノード３２の寄生容量を大きくすることは、第１の検出ノード２８の寄生容量（第１の増幅トランジスタ２６の入力側の寄生容量）とは関係無く行えるため、画素１００の感度が悪化するようなことを防ぐこともできる。
　オフセット２－３は、第２の増幅トランジスタ３３のランダムノイズ分だけ、従来に対して悪化する可能性があるが、第２の増幅トランジスタ３３のゲート面積と駆動能力を十分大きくとることで、その影響は殆ど無視できる程度に抑制することができる。特に、１／ｆノイズとバーストノイズは、ゲート面積の平方根に反比例するので、ゲート面積の拡大が有効である。
　このようなことから、第２の検出ノード３２の寄生容量（第２の増幅トランジスタ３３の入力寄生容量）は、第１の検出ノード２８の寄生容量（第１の増幅トランジスタ２６の入力寄生容量）より大きく構成される。さらに第２の増幅トランジスタのゲート面積は、第１の増幅トランジスタのゲート面積より大きく構成される。
　なお、第２の検出ノード３２の寄生容量が、第１の検出ノード２８の寄生容量と同程度、または小さく構成されていても、本技術のように２段構成として、カップリングキャパシタ３１でオフセット電荷を相殺することで、１段構成よりもオフセットをよりキャンセルすることができる。また、第２の増幅トランジスタのゲート面積が、第１の増幅トランジスタのゲート面積と同程度、または小さく構成されていても、本技術のように２段構成として、カップリングキャパシタ３１でオフセット電荷を相殺することで、１段構成よりもオフセットをよりキャンセルすることができる。
　＜画素アレイの構成＞
　図２に図１に示した画素１００をアレイ化した画素アレイ部の構成例を示す。
　検出回路５２は、列方向に並ぶ複数の画素１００と、出力信号線３６を介して接続されている。読み出し対象となる画素は、図１における画素内の選択トランジスタ３４によって択一的に選択される。
　さらに差動型増幅回路５３は、列方向にならぶ複数の画素１００、出力信号線３６、および帰還信号線５４を介して接続されている。差動型増幅回路５３の一方の入力は出力信号線３６に、他方の入力は参照信号線５５に接続されており、参照信号Ｒｅｆ１が与えられる構成とされている。
　リセット時に出力信号線３６に信号が出力され、かつ帰還信号線５４からの帰還信号を受ける画素１００は、図１における画素内の選択トランジスタ３４と第２のリセットトランジスタ３５によって択一的に決定される。
　さらに行駆動回路５０は、駆動信号線５６を介して、行方向に並ぶ複数の画素１００に共有されている。駆動信号線５６は、それぞれが画素１００における転送トランジスタ２５、第１のリセットトランジスタ２７、負荷トランジスタ２９、選択トランジスタ３４、第２のリセットトランジスタ３５のゲートに接続されており、複数画素の各ゲートを行毎に一斉駆動する。
　画素１００からの信号の読み出しは、行毎に複数画素に対して並列に実行され、複数の検出回路５２によって並列に検出されてＡＤ変換される。さらにリセット時の信号の帰還も、行毎に複数画素に対して並列に実行され、複数の差動型増幅回路５３によって並列に帰還信号が供給される。
　行単位で複数の検出回路５２によって一斉に検出され、ＡＤ変換が実施された複数画素の出力信号は、スイッチ５７によって順次出力回路５８に接続されて、シリアルに外部に出力される。
　次に、画素１００の動作についてさらに説明を加える。
　ここでは、光電変換信号の画素への蓄積は、有効画素全てに対して同時に開始され、かつ同時に終了する、所謂グローバルシャッタを適用した場合を例に挙げて説明する。
　検出回路５２は出力信号線３６を介して複数の画素に接続されている為、その出力のサンプリングは、行毎に順次実施される。サンプリングについては、光が未入射な暗状態に相当するリセット信号のサンプリングと、露光を経た蓄積信号のサンプリングが行われ、その差分を取ることによって各種ノイズを相殺する相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）が実施される。
　＜第１の動作シーケンス＞
　図３を参照し、図１、図２に示した画素１００（画素１００から構成される画素アレイ部）の動作シーケンスについて説明する。
　行駆動回路５０は、蓄積期間直前の時刻Ｔ１１において、転送トランジスタ２５と第１のリセットトランジスタ２７を、ともにオン状態に制御する。この制御により、フォトダイオード２１と転送トランジスタ２５の間の蓄積ノード２２に蓄積された電荷が、第１の検出ノード２８を介して全て電源２３へ排出される。この制御を以下、「ＰＤ（Photo Diode）リセット」と称する。
　時刻Ｔ１１の後の時刻Ｔ１２において、行駆動回路５０は、転送トランジスタ２５をオフ状態に制御する。時刻Ｔ１１から時刻Ｔ１２までの期間をＰＤリセット期間と記述する。この制御により、蓄積ノード２２は、浮遊状態となり、新たな電荷の蓄積が開始される。
　さらに行駆動回路５０は、ＰＤリセット後の時刻Ｔ１３において、第１のリセットトランジスタ２７をオフ状態に制御する。この制御により、第１の検出ノード２８の電位は、第１のリセットトランジスタ２７のゲートとのカップリングを受けて基準電位から幾分低下し、浮遊状態となる。
　さらに、この際に第１の検出ノード２８には、有意なｋＴＣノイズが発生する。第１の検出ノード２８として、一般に、浮遊拡散層（Floating）が用いられるため、この制御を以下、「ＦＤリセット」と称し、ＦＤリセットが行われる期間をＦＤリセット期間と記述する。
　第１の動作シーケンスにおいては、ＰＤリセットとＦＤリセットが連続して実施される。これらの動作は、全有効画素１００に対して同時に実施される。
　一方、負荷トランジスタ２９のゲートは、飽和動作領域内で固定されており、第１の増幅トランジスタ２６とソースフォロア回路を構成している。これによってリセット信号を反映した、各画素の第１段目の出力ノード２４の電位が確定する。
　次に画素１００に対して、行毎に順次リセット信号のサンプリングが実施される。リセット信号のサンプリングは、相関二重サンプリングにおいて１回目の読み出しとして扱われる。
　時刻Ｔ１４において、行選択が実施され、画素１００と出力信号線３６が選択トランジスタ３４で接続され、第２の検出ノード３２の電圧が、第２の増幅トランジスタ３３により増幅され、出力信号線３６へ出力される。出力信号線３６に出力された第２の検出ノード３２の電圧は、差動型増幅回路５３によって参照電圧Ｒｅｆ１と比較され、逆相で帰還信号線５４が駆動される。
　同時に選択行では第２のリセットトランジスタ３５がオンにされ、出力信号線３６からの信号と参照信号Ｒｅｆ１のバランスがとれるように、カップリングキャパシタ３１にオフセット電荷が発生される。第２のリセットトランジスタがオフにされることで、第２の検出ノード３２の電位は、第２のリセットトランジスタ３５のゲートとのカップリングを受けて幾分低下し、浮遊状態となる。さらに、この際に第２の検出ノード３２には、有意なｋＴＣノイズが発生する。
　検出回路５２は、１回以上（例えば、４回）のサンプリングを行う。これらのサンプリングにおいて、出力信号線３６の電位の信号が、画素１００のリセット信号として検出回路５２によりデジタル信号Ｄｓ１１に変換される。デジタル信号Ｄｓ１１の値は、例えば検出回路５２内のレジスタに保存される。
　このリセット信号のサンプリングは、各行の画素１００に対して繰り返される。各検出回路５２には、それを共有する各画素のリセット信号Ｄｓ１１～Ｄｓ１ｎが保存される。これらは、チップ全体としては画素総数に相当する記憶量になるので、チップ内またはチップ外にフィールドメモリを設置し、そこに保存されるようにしても良い。
　蓄積期間が終了する直前の時刻Ｔ１６において、行駆動回路５０は、転送トランジスタ２５をオン状態に制御する。この制御により、蓄積ノード２２に蓄積された電荷が、第１の検出ノード２８へ転送される。この際に、第１の検出ノード２８のポテンシャルが十分に深ければ、蓄積ノード２２に蓄積されていた電子は、第１の検出ノード２８に全て転送され、蓄積ノード２２は完全空乏状態になる。
　時刻Ｔ１６からパルス期間が経過した時刻Ｔ１７（電荷転送期間経過後）において、行駆動回路５０は、転送トランジスタ２５をオフ状態に制御する。この制御により、第１の検出ノード２８の電位は、転送トランジスタ２５の駆動前に比較して、蓄積電荷量の分だけ下降する（すなわち、ポテンシャルが浅くなる）。これらの動作は、全有効画素１００に対して同時に実施され、これによって蓄積信号が反映された、各画素の第１段目の出力ノード２４の電位が確定される。
　次に蓄積信号のサンプリング期間において、画素１００に対して、行毎に順次蓄積信号のサンプリングが実施される。蓄積信号のサンプリングは、相関二重サンプリングにおいて２回目の読み出しとして扱われる。
　時刻Ｔ１８において、行選択が実施され、画素１００と出力信号線３６が選択トランジスタ３４で接続され、上記下降分の電圧が第２の増幅トランジスタ３３により増幅されて出力信号線３６に出力される。
　ここで検出回路５２は、１回以上（例えば、４回）のサンプリングを行う。これらのサンプリングにおいて、出力信号線３６の電位の信号が、画素の蓄積信号として検出回路５２によりデジタル信号Ｄｓ２１に変換される。
　検出回路５２は、サンプリングした蓄積信号（すなわち、デジタル信号Ｄｓ２１）とリセット信号（すなわち、デジタル信号Ｄｓ１１）を比較して、その比較結果に基づいて入射光子量を判定する。２段目の出力におけるｋＴＣノイズは、デジタル信号Ｄｓ１１とデジタル信号Ｄｓ２１の差分を正味の蓄積信号とすることにより相殺される。このようにしてＣＤＳをとったデジタル検出結果は、順次出力回路５８に送られて、外部に出力される。
　この蓄積信号のサンプリングと出力は、各行の画素１００に対して繰り返される。
　ここで各画素１００の露光蓄積期間は、上述のＰＤリセット動作と蓄積信号の読み出し動作との間の期間であり、正確には転送トランジスタ２５がリセット後にオフしてから、読み出しでオフするまでの期間である。この露光蓄積期間にフォトダイオード２１に光子が入射し電荷が発生すると、発生した電荷量は、リセット信号および蓄積信号の間の差分となり、上述の手順に従って検出回路５２により導出される。
　この露光蓄積時刻は全有効画素で同一であるため、所謂グローバルリセットが実施されていることになる。
　また、時刻Ｔ１１でのＦＤリセット時に、１段目のアンプからの出力（出力ノード２４）に発生したｋＴＣノイズ、フィードスルー、Ｖｔｈばらつき等を含むオフセットは、時刻Ｔ１４の２段目のアンプの入力リセットによって全てキャンセルされる。この際、２段目のアンプの出力に残るオフセットは、その入力である第２の検出ノード３２に生じたｋＴＣノイズとフィードスルーであり、それらは上記ＣＤＳ工程によってキャンセルされる。
　＜第２の動作シーケンス＞
　第１の動作シーケンスにおいては、単位蓄積が完了して次の蓄積が開始される間、特に蓄積信号のサンプリング期間において、蓄積が実施されない不感期間が発生している。このような不感期間を除去し、例えば高速なサンプリングに対応した例を第２の動作シーケンスとして、図４を参照して説明する。
　図４に示した第２の動作シーケンスにおいては、図３に示した第１の動作シーケンスと比較し、時刻Ｔ１１で実行されたＰＤリセットの処理が省略され、読み出し時の時刻Ｔ２５の電荷転送に伴うＰＤの電荷排出と兼用されている点が異なる。
　すなわち、時刻Ｔ２１において、第１のリセットトランジスタ２７がオンにされ、時刻Ｔ２２までＦＤリセット期間とされ、ＦＤリセット処理が実行される。時刻Ｔ２１においては、転送トランジスタ２５はオンにされない。このとき、ＰＤリセット処理は、実行されない。
　時刻Ｔ２３以降、第１の動作シーケンスと同じく、リセット信号のサンプリング期間が設けられ、リセット信号のサンプリングが実行される。
　ＦＤリセット期間も含めて蓄積期間とされ、フォトダイオード２１への電荷の蓄積が実行されている。
　その後、時刻Ｔ２５において、転送トランジスタ２５がオンにされ、時刻Ｔ２６においてオフにされる。時刻Ｔ２５から時刻Ｔ２６は、電荷転送期間とされ、フォトダイオード２１に蓄積された電荷が、第１の検出ノード２８に転送される期間とされる。この電荷転送期間は、ＰＤリセット期間にも該当し、フォトダイオード２１に対するリセット処理も実行される。
　すなわち時刻Ｔ２５で、転送トランジスタ２５にパルスが印加されて、蓄積信号の第１の検出ノード２８への転送が実施されるが、この電荷排出はＰＤリセットと兼用される。このとき、フォトダイオード２１の次の蓄積期間は、電荷転送期間終了直後（転送トランジスタ２５がオフにされた直後）から開始される。これにより、画素１００に入射した光子が検知されない不感期間は、ほぼゼロにすることができる。
　＜第３の動作シーケンス＞
　第１、第２の動作シーケンスにおいては、ＣＤＳをとるために、リセット出力と蓄積出力について２回のサンプリングが実施された。
　本技術によれば、リセット出力は差動型増幅回路５３によって、その参照入力Ｒｅｆ１（参照電圧Ｒｅｆ１）と略同等のレベルに調整されており、それに付加されるオフセット成分は、前述の如く非常に小さいものとすることができる。従って、高精度を要求しない用途などでは、リセット出力のサンプリングの一部または全てを省略したとしても、ある程度の精度を満たした動作を行うことができる。
　そこで、サンプリングの一部または全てを省略する動作シーケンスを、第３の動作シーケンスとして、図５を参照して説明する。
　図５に示した第３の動作シーケンスの時刻Ｔ３１から時刻Ｔ３３において、第１の動作シーケンスと同じく、ＰＤリセットとＦＤリセットが実施される。その後、第１、第２の動作シーケンスにおいては、リセット信号のサンプリングが行われるが、第３の動作シーケンスにおいては、リセット信号のサンプリングは行われない。
　すなわち第３の動作シーケンスにおいては、時刻Ｔ３４において、行選択と２段目の第２の増幅トランジスタ３３への入力リセットのみが実施され、信号のサンプリングは実施されない。
　あるいは１～数行のみがサンプリングされて、その出力平均値がリセット信号とみなされる処理が実行されるようにしても良い。即ちリセット信号の出力は、全て均一として扱い、処理が行われるようにしても良い。
　そして全有効画素に対しては、時刻Ｔ３８の蓄積信号のサンプリングが実施される。
　このような第３の動作シーケンスの場合、ＡＤ変換の回数を約半分に削減できるので、フレームレートの高速化や低消費電力化に寄与する上、リセット信号を記憶するためのレジスタやメモリが不要となる利点がある。
　なお、第３の動作シーケンスに対して、第２の動作シーケンスを適用し、電荷転送とＰＤリセットを兼用したシーケンスとすることも可能である。
　＜第２の実施の形態における撮像素子の構成＞
　第２の実施の形態における撮像素子の構成について説明する。図６に、第２の実施の形態における撮像素子（画素２００）の構成を示す。
　以下の説明において、図１に示した第１の実施の形態における画素１００と、図６に示した第２の実施の形態における画素２００において、同一の部分には同一の符号を付し、その説明は適宜省略する。
　図６に示した画素２００は、フォトダイオード２１、カソード（蓄積ノード）２２、電源２３、出力ノード２４、転送トランジスタ２５、第１の増幅トランジスタ２６、第１のリセットトランジスタ２７、第１の検出ノード２８、負荷トランジスタ２９、カップリングキャパシタ３１、第２の検出ノード（入力ノード）３２、選択トランジスタ３４、出力信号線３６を含む構成とされている。ここまでの構成は、画素１００と同様である。
　画素２００は、さらに第２の増幅トランジスタ２２１、第２のリセットトランジスタ２２２、およびキャパシタ２２３を含む。また画素２００には、行駆動回路２０１、電流ミラー回路２５１、参照電圧入力用増幅トランジスタ２５２、電流／動作点調整用トランジスタ２５３、およびソース線２５４が接続されている。
　第２の増幅トランジスタ２２１、第２のリセットトランジスタ２２２、参照電圧入力用増幅トランジスタ２５２、電流／動作点調整用トランジスタ２５３は、他のトランジスタと同じく、例えば、ｎ型のＭＯＳトランジスタやｐ型のトランジスタを用いることができる。
　第２の実施の形態における画素２００は、第１の実施の形態における画素１００の２段目のアンプ構成が変更されている。すなわち、画素２００においては、フォトダイオード２１から１段目の出力ノード２４の出力（アンプ出力）までの回路構成、オフセット電荷を蓄えるカップリングキャパシタ３１、および２段目の第２の検出ノード３２（アンプの入力）の存在については、第１の実施の形態における画素１００と同様である。
　第１の実施の形態における画素１００の第２の増幅トランジスタ３３（図１）が、ソースフォロアを構成していたのに対して、第２の実施の形態における画素２００の第２の増幅トランジスタ２２１は、電流ミラー回路２５１、第２の増幅トランジスタ２２１と対をなす参照電圧入力用増幅トランジスタ２５２、およびゲートが適切な固定電圧に接続された電流／動作点調整用トランジスタ２５３とともに、差動型の増幅回路を構成している。
　さらに構成されている差動型の増幅回路からの出力（出力信号線３６への出力）は、第２のリセットトランジスタ２２２を介して第２の検出ノード３２（入力ノード３２）に、逆相でフィードバックされる構成とされている。
　すなわち、第２の実施の形態における画素２００で構成されている差動型の増幅回路（以下、差動増幅回路２７１とする）は、画素内の各素子と、図７のような等価回路を構成している。図７に示した等化回路を参照するに、第２のリセットトランジスタ２２２がオンすると、参照信号Ｒｅｆ２（参照電圧Ｒｅｆ２）のボルテージフォロアが形成されて、画素出力３６には参照信号Ｒｅｆ２と同レベルの信号が出力される。
　この画素出力３６は、画素の第１段目の出力ノード２４の出力に生じたオフセットや、第２の増幅トランジスタ２２１の閾値オフセットに関わらず、参照信号Ｒｅｆ２と略同レベルに固定され、その調整を成すオフセット電荷は、カップリングキャパシタ３１に保存される。
　さらに第２のリセットトランジスタ２２２がオフにされると、画素２００の１段目の出力ノード２４（アンプ出力）の変位は、カップリングキャパシタ３１とキャパスタ２２３の容量比に従って増幅され、画素出力３６に伝達される。
　第１の実施の形態における画素１００の２段目のアンプ素子（第２の増幅トランジスタ３３）が、ソースフォロアであり、１より小さい増幅しか得られなかったのに対して、第２の実施の形態における画素２００の２段目のアンプ素子（第２の増幅トランジスタ２２１）は、例えば２倍以上の増幅を得ることができる。よって、画素の変換効率を向上させることができる。またその分、後段に接続される検出回路５２のノイズの影響を相対的に緩和することができる。
　なお行駆動回路２０１は、行方向に並ぶ複数の画素に対して、転送トランジスタ２５、第１のリセットトランジスタ２７、第２のリセットトランジスタ２２２、選択トランジスタ３４のゲートを各々並列駆動する。あるいは、第１の実施の形態と同様に、負荷トランジスタ２９のゲートも必要に応じて駆動されるように構成することも可能である。
　＜画素アレイの構成＞
　図８に図６に示した画素２００をアレイ化した画素アレイ部の構成例を示す。
　検出回路５２は、列方向に並ぶ複数の画素２００と、出力信号線３６を介して接続されている。読み出し対象となる画素は、図６における画素内の選択トランジスタ３４によって択一的に選択される。
　電流ミラー回路２５１は、各列に一つ配置され、さらに列毎に参照用の参照電圧入力用増幅トランジスタ２５２を含んだダミー画素２５５が配置されている。ダミー画素２５５は、選択画素２００と対をなして差動増幅回路２７１の入力部を構成するものであり、選択画素と諸特性が類似するようにトランジスタサイズや回路構成が決定されている。
　参照電圧入力用増幅トランジスタ２５２は、第２の増幅トランジスタ２２１と同サイズであるのが良い。また例えば選択画素２００には選択トランジスタ３４が挿入されているので、ダミー画素２５５にも同サイズのトランジスタが挿入されている構成としても良い。
　列状に並んだ画素２００の第２の増幅トランジスタ２２１とダミー画素２５５の電流／動作点調整用トランジスタ２５３のソースは、列毎のソース線２５４に接続されて、電流／動作点調整用トランジスタ２５３を介してグランドに接続される。
　さらに行駆動回路２０１は、駆動信号線５６を介して、行方向に並ぶ複数の画素２００に共有されている。駆動信号線５６は、それぞれが、画素２００における転送トランジスタ２５、第１のリセットトランジスタ２７、負荷トランジスタ２９、選択トランジスタ３４、第２のリセットトランジスタ２２２のゲートに接続されており、複数画素の各ゲートを行毎に一斉駆動する。
　画素２００からの信号の読み出しは、行毎に複数の画素に対して並列に実行され、複数の検出回路５２によって並列に検出されてＡＤ変換される。
　さらに第２のリセット時の信号帰還も、行毎に複数の画素に対して並列に実行され、複数の差動型増幅によって並列に帰還信号が供給される。
　行単位で複数の検出回路５２によって一斉に検出され、ＡＤ変換が実施された複数の画素の出力信号は、スイッチ５７によって順次出力回路５８に接続されて、シリアルに外部に出力される。
　＜第４の動作シーケンス＞
　図９を参照し、図６、図８に示した画素２００（画素２００から構成される画素アレイ部）の動作シーケンス（第４の動作シーケンスとする）について説明する。
　第１乃至第３の動作シーケンス（第１の実施の形態の画素１００における動作シーケンス）と同様に、第４の動作シーケンス（第２の実施の形態の画素２００における動作シーケンス）も、光電変換信号の画素への蓄積は、全ての有効画素に対して同時に開始され、かつ同時に終了する、所謂グローバルシャッタを適用した場合を例に挙げて説明する。
　検出回路５２は出力信号線３６を介して複数の画素に接続されている為、その出力のサンプリングは、行毎に順次実施される。サンプリングについては、光が未入射な暗状態に相当するリセット信号のサンプリングと、露光を経た蓄積信号のサンプリングが行われ、その差分を取ることによって各種ノイズを相殺する相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）が実施される。
　行駆動回路２０１は、蓄積期間直前の時刻Ｔ５１において、転送トランジスタ２５と第１のリセットトランジスタ２７をともにオン状態に制御する。この制御により、フォトダイオード２１と転送トランジスタ２５の間の蓄積ノード２２に蓄積された電荷が、第１の検出ノード２８を介して全て電源２３へ排出される。すなわち、ＰＤリセットが行われる。
　時刻Ｔ５１の後の時刻Ｔ５２において、行駆動回路２０１は、転送トランジスタ２５をオフ状態に制御する。時刻Ｔ５１から時刻Ｔ５２までの期間をＰＤリセット期間と記述する。この制御により、蓄積ノード２２は、浮遊状態となり、新たな電荷蓄積が開始される。
　さらに行駆動回路２０１は、ＰＤリセット後の時刻Ｔ５３において、第１のリセットトランジスタ２７をオフ状態に制御する。この制御により、第１の検出ノード２８の電位は、第１のリセットトランジスタ２７のゲートとのカップリングを受けて基準電位から幾分低下し、浮遊状態となる。
　さらに、この際に第１の検出ノード２８には、有意なｋＴＣノイズが発生する。第１の検出ノード２８として、一般に、浮遊拡散層（Floating）が用いられるため、この制御を以下、「ＦＤリセット」と称し、ＦＤリセットが行われる期間をＦＤリセット期間と記述する。
　第４の動作シーケンスにおいては、ＰＤリセットとＦＤリセットが連続して実施されている。これらの動作は全有効画素２００に対して同時に実施される。
　一方、負荷トランジスタ２９のゲートは、飽和動作領域内で固定されており、第１の増幅トランジスタ２６とソースフォロア回路を構成している。これによってリセット信号が反映された、各画素の第１段目の出力ノード２４の電位が確定される。
　次に画素２００に対して、行毎に順次リセット信号のサンプリングが実施される。リセット信号のサンプリングは、相関二重サンプリングにおいて１回目の読み出しとして扱われる。
　時刻Ｔ５４において、行選択が実施され、画素２００と出力信号線３６が選択トランジスタ３４で接続され、第２の検出ノード３２の電圧が、第２の増幅トランジスタ２２１により増幅され、出力信号線３６へ出力される。
　この際、第２の増幅トランジスタ２２１のソース線２５４は、電流／動作点調整用トランジスタ２５３を介してグランドに接続されており、ドレイン側が画素出力３６となっている。これらは差動増幅回路の一部を構成し、第２の増幅トランジスタ２２１の入力（第２の検出ノード３２からの信号）は、参照信号Ｒｅｆ２と比較され、画素出力３６の変位は逆相となって増幅される。
　ここで第２のリセットトランジスタ２２２がオンされると、画素出力３６は、第２の検出ノード３２にフィードバックされ、前述の如くボルテージフォロアが構成されて、画素出力３６は、参照信号Ｒｅｆ２と同電位に固定される。
　さらに第２のリセットトランジスタ２２２がオフにされることで、第２の検出ノード３２の電位は、第２のリセットトランジスタ２２２のゲートとのカップリングを受けて幾分低下し、浮遊状態となる。さらに、この際に第２の検出ノード３２には、有意なｋＴＣノイズが発生する。
　検出回路５２は、１回以上（例えば、４回）のサンプリングを行う。これらのサンプリングにおいて、出力信号線３６の電位の信号が、画素２００のリセット信号として検出回路５２によりデジタル信号Ｄｓ１１に変換される。デジタル信号Ｄｓ１１の値は、例えば検出回路５２内のレジスタに保存される。
　このリセット信号のサンプリングは、各行の画素２００に対して繰り返される。各検出回路５２には、それを共有する各画素のリセット信号Ｄｓ１１～Ｄｓ１ｎが保存される。これらは、チップ全体としては画素総数に相当する記憶量になるので、チップ内またはチップ外にフィールドメモリを設置し、そこに保存されるようにしても良い。
　蓄積期間が終了する直前の時刻Ｔ５６において、行駆動回路２０１は、転送トランジスタ２５をオン状態に制御する。この制御により、蓄積ノード２２に蓄積された電荷が、第１の検出ノード２８へ転送される。この際に、第１の検出ノード２８のポテンシャルが十分に深ければ、蓄積ノード２２に蓄積されていた電子は、第１の検出ノード２８に全て転送され、蓄積ノード２２は完全空乏状態になる。
　時刻Ｔ５６からパルス期間が経過した時刻Ｔ５７（電荷転送期間経過後）において、行駆動回路２０１は、転送トランジスタ２５をオフ状態に制御する。この制御により、第１の検出ノード２８の電位は、転送トランジスタ２５の駆動前に比較して、蓄積電荷量の分だけ下降する（すなわち、ポテンシャルが浅くなる）。これらの動作は全有効画素２００に対して同時に実施され、これによって蓄積信号が反映された、各画素の第１段目の出力ノード２４の電位が確定される。
　次に蓄積信号のサンプリング期間において、画素２００に対して、行毎に順次蓄積信号のサンプリングが実施される。蓄積信号のサンプリングは、相関二重サンプリングにおいて２回目の読み出しとして扱われる。
　時刻Ｔ５８において、行選択が実施され、画素２００と出力信号線３６が選択トランジスタ３４で接続され、上記下降分の電圧が第２の増幅トランジスタ２２１により増幅されて出力信号線３６に出力される。
　ここで検出回路５２は、１回以上（例えば、４回）のサンプリングを行う。これらのサンプリングにおいて、出力信号線３６の電位の信号が、画素の蓄積信号として検出回路５２によりデジタル信号Ｄｓ２１に変換される。
　検出回路５２は、サンプリングした蓄積信号（すなわち、デジタル信号Ｄｓ２１）とリセット信号（すなわち、デジタル信号Ｄｓ１１）を比較して、その比較結果に基づいて入射光子量を判定する。２段目の出力におけるｋＴＣノイズは、デジタル信号Ｄｓ１１とデジタル信号Ｄｓ２１の差分を正味の蓄積信号とすることにより相殺される。このようにしてＣＤＳをとったデジタル検出結果は、順次出力回路５８に送られて、外部に出力される。
　この蓄積信号のサンプリングと出力は、各行の画素２００に対して繰り返される。
　ここで各画素２００の露光蓄積期間は、上述のＰＤリセット動作と蓄積信号の読み出し動作との間の期間であり、正確には転送トランジスタ２５がリセット後にオフしてから、読み出しでオフするまでの期間である。この露光蓄積期間にフォトダイオード２１に光子が入射し電荷が発生すると、発生した電荷量はリセット信号および蓄積信号の間の差分となり、上述の手順に従って検出回路５２により導出される。
　この露光蓄積時刻は全有効画素で同一であり、所謂グローバルリセットが実施されている。
　また、時刻Ｔ５１でのＦＤリセット時に、１段目のアンプ出力２４に発生したｋＴＣノイズ、フィードスルー、Ｖｔｈばらつき等を含むオフセットは、時刻Ｔ５４の２段目のアンプの入力リセットによって全てキャンセルされる。この際、２段目のアンプの出力に残るオフセットは、その入力である第２の検出ノード３２に生じたｋＴＣノイズとフィードスルーであり、それらは上記ＣＤＳ工程によってキャンセルされる。
　＜第５の動作シーケンス＞
　第４の動作シーケンスにおいては、単位蓄積が完了して次の蓄積が開始される間、特に蓄積信号のサンプリング期間において、蓄積が実施されない不感期間が発生している。このような不感期間を除去し、例えば高速なサンプリングに対応した例を第５の動作シーケンスとして、図１０を参照して説明する。
　図１０に示した第５の動作シーケンスにおいては、図９に示した第４の動作シーケンスと比較し、時刻Ｔ５１で実行されたＰＤリセットの処理が省略され、読み出し時の時刻Ｔ６４の電荷転送に伴うＰＤの電荷排出と兼用されている点が異なる。
　すなわち、時刻Ｔ６１において、第１のリセットトランジスタ２７がオンにされ、時刻Ｔ６２までＦＤリセット期間とされ、ＦＤリセット処理が実行される。時刻Ｔ６１において、転送トランジスタ２５はオンにされず、ＰＤリセット処理は実行されない。
　時刻Ｔ６３以降、第４の動作シーケンスと同じく、リセット信号のサンプリング期間が設けられ、リセット信号のサンプリングが実行される。
　ＦＤリセット期間も含めて蓄積期間とされ、フォトダイオード２１への電荷の蓄積が実行されている。
　その後、時刻Ｔ６５において、転送トランジスタ２５がオンにされ、時刻Ｔ６６においてオフにされる。時刻Ｔ６５から時刻Ｔ６６は、電荷転送期間とされ、フォトダイオード２１に蓄積された電荷が、第１の検出ノード２８に転送される期間とされる。この電荷転送期間は、ＰＤリセット期間にも該当し、フォトダイオード２１に対するリセット処理も実行される。
　すなわち時刻Ｔ６５で、転送トランジスタ２５にパルスが印加されて、蓄積信号の第１の検出ノード２８への転送が実施されるが、この電荷排出はＰＤリセットと兼用される。このとき、フォトダイオード２１の次の蓄積期間は、電荷転送期間の終了直後から開始される。これにより、画素２００に入射した光子が検知されない不感期間を、ほぼゼロにすることができる。
　＜第６の動作シーケンス＞
　第４、第５の動作シーケンスにおいては、ＣＤＳをとるために、リセット出力と蓄積出力について２回のサンプリングが実施された。
　本技術によれば、リセット出力は差動増幅回路２７１（図７）（差動増幅回路２７１を構成する電流ミラー回路２５１などを含む回路）によって、その参照信号Ｒｅｆ２と略同等のレベルに調整されており、それに付加されるオフセット成分は、前述の如く非常に小さいものとすることができる。従って、高精度を要求しない用途などでは、リセット出力のサンプリングの一部または全てを省略したとしても、ある程度の精度を満たした動作を行うことができる。
　そこで、サンプリングの一部または全てを省略する動作シーケンスを、第６の動作シーケンとして、図１１を参照して説明する。
　図１１に示した第６の動作シーケンスの時刻Ｔ７１から時刻Ｔ７３において、第４の動作シーケンスと同じく、ＰＤリセットとＦＤリセットが実施される。その後、第４、第５の動作シーケンスにおいては、リセット信号のサンプリングが行われるが、第６の動作シーケンスにおいては、リセット信号のサンプリングは行われない。
　すなわち第６の動作シーケンスにおいては、時刻Ｔ７４において、行選択と２段目の第２の増幅トランジスタ２２１への入力リセットのみが実施され、信号のサンプリングは実施されない。
　あるいは１～数行のみがサンプリングされて、その出力平均値がリセット信号とみなされる処理が実行されるようにしても良い。即ちリセット信号の出力は、全て均一として扱う処理が実行されるようにしても良い。
　そして全有効画素に対しては、時刻Ｔ７８の蓄積信号のサンプリングが実施される。
　このような第６の動作シーケンスの場合、ＡＤ変換の回数を約半分に削減できるので、フレームレートの高速化や低消費電力化に寄与する上、リセット信号を記憶するためのレジスタやメモリが不要となる利点がある。
　なお、第６の動作シーケンスに対して、第５の動作シーケンスを適用し、電荷転送とＰＤリセットを兼用したシーケンスとすることも可能である。
　＜積層構造の画素＞
　このように画素を２段のアンプを有する構成にし、かつ２段目のアンプ入力に画素の出力信号に基づいた負帰還を施すことで、各画素の出力信号におけるオフセット量を大幅に低減させることができる。
　ところで２段目のオフセットキャパシタ（例えば、図１に示したカップリングキャパシタ３１）やアンプ素子（例えば、図１に示した第２の増幅トランジスタ３３など）は、画素の占有面積を増加させる一因となってしまう可能性がある。そこで画素を、積層構造にして、異なるシリコン層に形成し、画素自体のサイズが大きくならないような構成としても良い。
　図１２に積層構造としたときの画素構造の一例を示す。図１２では、図１に示した画素１００を積層構造とした場合を例に挙げて説明するが、図６に示した画素２００を積層構造にする場合も、基本的に同様に構成することができる。
　画素１００は、第１のシリコン層３１１と第２のシリコン層３１２の積層により形成されている。第１のシリコン層３１１には、フォトダイオード２１を含む１段目のアンプ出力までの回路が形成されている。
　すなわち、第１のシリコン層３１１には、フォトダイオード２１、蓄積ノード２２、電源２３、出力ノード２４、転送トランジスタ２５、第１の増幅トランジスタ２６、第１のリセットトランジスタ２７、第１の検出ノード２８、負荷トランジスタ２９が形成されている。
　フォトダイオード２１が裏面照射型である場合、図中上側が受光面となり、メタル配線は下方（第２のシリコン層３１２と積層される側）に形成される。
　第２のシリコン層３１２には、１段目のアンプ出力を処理する２段目のアンプ回路が形成されている。第２のシリコン層３１２には、カップリングキャパシタ３１を含む２段目のアンプ出力までの回路が形成されている。
　すなわち、第２のシリコン層３１２には、カップリングキャパシタ３１、第２の検出ノード（入力ノード）３２、第２の増幅トランジスタ３３、選択トランジスタ３４、第２のリセットトランジスタ３５、出力信号線３６の一部、および帰還信号線５４の一部が形成されている。
　第２のシリコン層３１２のメタル配線は、第１のシリコン層３１１のメタル配線と対面するように図中の第２のシリコン層３１２の上方に形成される。第１のシリコン層３１１に形成された回路と、第２のシリコン層３１２に形成された回路は、出力ノード２４を介して接続されている。
　第１のシリコン層３１１に形成された回路と、第２のシリコン層３１２に形成された回路は、例えば、Ｃｕパッド同士の対面接着を用いて接続される。
　第１のシリコン層３１１と第２のシリコン層３１２の接続部には、ビアやＣｕパッド等を介して比較的大きな寄生容量が生じるが、第１のシリコン層３１１で１段目の増幅まで実施しておく本構成によれば、高い変換効率と高速な動作を維持することができ、かつ回路規模の配分の点でも適切である。
　より詳しくは、少なくともフォトダイオード２１から第１の増幅トランジスタ２６までは第１のシリコン層３１１に、カップリングキャパシタ３１から第２の増幅トランジスタ３３までは第２のシリコン層３１２に形成されることにより、高い変換効率と高速な動作を維持することができる積層構造とすることができる。
　このようなシリコンの積層構成により、従来の画素と同等の占有面積で２段目回路を搭載することができ、これによって画素出力のオフセットを大幅に低減し、高速なグローバルリセットの実施が可能な画素を提供することが可能となる。
　なお、図１２には図示していないが、第２のシリコン層３１２の下層に、行駆動回路５０、負荷トランジスタ５１、検出回路５２、差動型増幅回路５３、帰還信号線５４を含む回路が形成された層をさらに積層した構成としても良い。
　なお、上記した実施の形態において、画素１００（図１）における参照信号Ｒｅｆ１や、画素２００（図６）における参照信号Ｒｅｆ２は、固定値であっても良いし、可変値（何らかの条件により設定される値）であっても良い。
　また、増幅トランジスタやＦＤ（浮遊拡散層）などを複数のフォトダイオードで共有する共有画素構造に対しても、上記した本技術を適用することができる。
　本技術によれば、例えば、ＣＭＯＳイメージセンサの画素毎の出力信号において、ｋＴＣノイズを低減し、かつ素子特性のばらつきに伴う出力オフセットをほぼ消滅させることができる。またこれにより、例えば読み出しシーケンスにおいてオフセットキャンセルそのものを不要とすることができる。
　また本技術をグローバルシャッタに適用した場合には、オフセットキャンセルを省略することで、アクセスを高速化しつつｋＴＣノイズの多重化を防止でき、かつそのレベルも低減することができる。
　さらに、高精度を必要とするグローバルシャッタ用途において、前述のようなｋＴＣキャンセルを実施する場合でも、キャンセルすべきオフセット量を最小化することができ、ＡＤ変換の所要時間を大幅に短縮することができる。
　＜体内情報取得システムへの応用例＞
　図１３は、本開示に係る技術（本技術）が適用され得る、カプセル型内視鏡を用いた患者の体内情報取得システムの概略的な構成の一例を示すブロック図である。
　体内情報取得システム10001は、カプセル型内視鏡10100と、外部制御装置10200とから構成される。
　カプセル型内視鏡10100は、検査時に、患者によって飲み込まれる。カプセル型内視鏡10100は、撮像機能及び無線通信機能を有し、患者から自然排出されるまでの間、胃や腸等の臓器の内部を蠕動運動等によって移動しつつ、当該臓器の内部の画像（以下、体内画像ともいう）を所定の間隔で順次撮像し、その体内画像についての情報を体外の外部制御装置10200に順次無線送信する。
　外部制御装置10200は、体内情報取得システム10001の動作を統括的に制御する。また、外部制御装置10200は、カプセル型内視鏡10100から送信されてくる体内画像についての情報を受信し、受信した体内画像についての情報に基づいて、表示装置（図示せず）に当該体内画像を表示するための画像データを生成する。
　体内情報取得システム10001では、このようにして、カプセル型内視鏡10100が飲み込まれてから排出されるまでの間、患者の体内の様子を撮像した体内画像を随時得ることができる。
　カプセル型内視鏡10100と外部制御装置10200の構成及び機能についてより詳細に説明する。
　カプセル型内視鏡10100は、カプセル型の筐体10101を有し、その筐体10101内には、光源部10111、撮像部10112、画像処理部10113、無線通信部10114、給電部10115、電源部10116、及び制御部10117が収納されている。
　光源部10111は、例えばLED(light emitting diode)等の光源から構成され、撮像部10112の撮像視野に対して光を照射する。
　撮像部10112は、撮像素子、及び当該撮像素子の前段に設けられる複数のレンズからなる光学系から構成される。観察対象である体組織に照射された光の反射光（以下、観察光という）は、当該光学系によって集光され、当該撮像素子に入射する。撮像部10112では、撮像素子において、そこに入射した観察光が光電変換され、その観察光に対応する画像信号が生成される。撮像部10112によって生成された画像信号は、画像処理部10113に提供される。
　画像処理部10113は、CPU(Central Processing Unit)やGPU(Graphics Processing Unit)等のプロセッサによって構成され、撮像部10112によって生成された画像信号に対して各種の信号処理を行う。画像処理部10113は、信号処理を施した画像信号を、RAWデータとして無線通信部10114に提供する。
　無線通信部10114は、画像処理部10113によって信号処理が施された画像信号に対して変調処理等の所定の処理を行い、その画像信号を、アンテナ10114Aを介して外部制御装置10200に送信する。また、無線通信部10114は、外部制御装置10200から、カプセル型内視鏡10100の駆動制御に関する制御信号を、アンテナ10114Aを介して受信する。無線通信部10114は、外部制御装置10200から受信した制御信号を制御部10117に提供する。
　給電部10115は、受電用のアンテナコイル、当該アンテナコイルに発生した電流から電力を再生する電力再生回路、及び昇圧回路等から構成される。給電部10115では、いわゆる非接触充電の原理を用いて電力が生成される。
　電源部10116は、二次電池によって構成され、給電部10115によって生成された電力を蓄電する。図１３では、図面が煩雑になることを避けるために、電源部10116からの電力の供給先を示す矢印等の図示を省略しているが、電源部10116に蓄電された電力は、光源部10111、撮像部10112、画像処理部10113、無線通信部10114、及び制御部10117に供給され、これらの駆動に用いられ得る。
　制御部10117は、CPU等のプロセッサによって構成され、光源部10111、撮像部10112、画像処理部10113、無線通信部10114、及び、給電部10115の駆動を、外部制御装置10200から送信される制御信号に従って適宜制御する。
　外部制御装置10200は、CPU，GPU等のプロセッサ、又はプロセッサとメモリ等の記憶素子が混載されたマイクロコンピュータ若しくは制御基板等で構成される。外部制御装置10200は、カプセル型内視鏡10100の制御部10117に対して制御信号を、アンテナ10200Aを介して送信することにより、カプセル型内視鏡10100の動作を制御する。カプセル型内視鏡10100では、例えば、外部制御装置10200からの制御信号により、光源部10111における観察対象に対する光の照射条件が変更され得る。また、外部制御装置10200からの制御信号により、撮像条件（例えば、撮像部10112におけるフレームレート、露出値等）が変更され得る。また、外部制御装置10200からの制御信号により、画像処理部10113における処理の内容や、無線通信部10114が画像信号を送信する条件（例えば、送信間隔、送信画像数等）が変更されてもよい。
　また、外部制御装置10200は、カプセル型内視鏡10100から送信される画像信号に対して、各種の画像処理を施し、撮像された体内画像を表示装置に表示するための画像データを生成する。当該画像処理としては、例えば現像処理（デモザイク処理）、高画質化処理（帯域強調処理、超解像処理、NR(Noise reduction)処理及び／又は手ブレ補正処理等）、並びに／又は拡大処理（電子ズーム処理）等、各種の信号処理を行うことができる。外部制御装置10200は、表示装置の駆動を制御して、生成した画像データに基づいて撮像された体内画像を表示させる。あるいは、外部制御装置10200は、生成した画像データを記録装置（図示せず）に記録させたり、印刷装置（図示せず）に印刷出力させてもよい。
　以上、本開示に係る技術が適用され得る体内情報取得システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部10112に適用され得る。具体的には、図１に示した画素１００や、図6に示した画素２００は、撮像部10112を構成する撮像素子に適用できる。また、図１２に示した積層構造の画素１００を、撮像部10112に適用することで、カプセル型内視鏡10100の大きさを変えずに本技術を適用した撮像素子を搭載することが可能となる。本技術を適用することで、よりノイズの少ない鮮明な術部画像を得ることができる。
　＜内視鏡手術システムへの応用例＞
　図１４は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図１４では、術者（医師）11131が、内視鏡手術システム11000を用いて、患者ベッド11133上の患者11132に手術を行っている様子が図示されている。図示するように、内視鏡手術システム11000は、内視鏡11100と、気腹チューブ11111やエネルギー処置具11112等の、その他の術具11110と、内視鏡11100を支持する支持アーム装置11120と、内視鏡下手術のための各種の装置が搭載されたカート11200と、から構成される。
　内視鏡11100は、先端から所定の長さの領域が患者11132の体腔内に挿入される鏡筒11101と、鏡筒11101の基端に接続されるカメラヘッド11102と、から構成される。図示する例では、硬性の鏡筒11101を有するいわゆる硬性鏡として構成される内視鏡11100を図示しているが、内視鏡11100は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒11101の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡11100には光源装置11203が接続されており、当該光源装置11203によって生成された光が、鏡筒11101の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者11132の体腔内の観察対象に向かって照射される。なお、内視鏡11100は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド11102の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、RAWデータとしてカメラコントロールユニット(CCU: Camera Control Unit)11201に送信される。
　CCU11201は、CPU(Central Processing Unit)やGPU(Graphics Processing Unit)等によって構成され、内視鏡11100及び表示装置11202の動作を統括的に制御する。さらに、CCU11201は、カメラヘッド11102から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置11202は、CCU11201からの制御により、当該CCU11201によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置11203は、例えばLED(light emitting diode)等の光源から構成され、術部等を撮影する際の照射光を内視鏡11100に供給する。
　入力装置11204は、内視鏡手術システム11000に対する入力インタフェースである。ユーザは、入力装置11204を介して、内視鏡手術システム11000に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡11100による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置11205は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具11112の駆動を制御する。気腹装置11206は、内視鏡11100による視野の確保及び術者の作業空間の確保の目的で、患者11132の体腔を膨らめるために、気腹チューブ11111を介して当該体腔内にガスを送り込む。レコーダ11207は、手術に関する各種の情報を記録可能な装置である。プリンタ11208は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡11100に術部を撮影する際の照射光を供給する光源装置11203は、例えばLED、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。RGBレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置11203において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、RGBレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド11102の撮像素子の駆動を制御することにより、RGBそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置11203は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド11102の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置11203は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察(Narrow Band Imaging)が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置11203は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図１５は、図１４に示すカメラヘッド11102及びCCU11201の機能構成の一例を示すブロック図である。
　カメラヘッド11102は、レンズユニット11401と、撮像部11402と、駆動部11403と、通信部11404と、カメラヘッド制御部11405と、を有する。CCU11201は、通信部11411と、画像処理部11412と、制御部11413と、を有する。カメラヘッド11102とCCU11201とは、伝送ケーブル11400によって互いに通信可能に接続されている。
　レンズユニット11401は、鏡筒11101との接続部に設けられる光学系である。鏡筒11101の先端から取り込まれた観察光は、カメラヘッド11102まで導光され、当該レンズユニット11401に入射する。レンズユニット11401は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部11402を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部11402が多板式で構成される場合には、例えば各撮像素子によってRGBそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部11402は、3D(dimensional)表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。3D表示が行われることにより、術者11131は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部11402が多板式で構成される場合には、各撮像素子に対応して、レンズユニット11401も複数系統設けられ得る。
　また、撮像部11402は、必ずしもカメラヘッド11102に設けられなくてもよい。例えば、撮像部11402は、鏡筒11101の内部に、対物レンズの直後に設けられてもよい。
　駆動部11403は、アクチュエータによって構成され、カメラヘッド制御部11405からの制御により、レンズユニット11401のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部11402による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部11404は、CCU11201との間で各種の情報を送受信するための通信装置によって構成される。通信部11404は、撮像部11402から得た画像信号をRAWデータとして伝送ケーブル11400を介してCCU11201に送信する。
　また、通信部11404は、CCU11201から、カメラヘッド11102の駆動を制御するための制御信号を受信し、カメラヘッド制御部11405に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてCCU11201の制御部11413によって自動的に設定されてもよい。後者の場合には、いわゆるAE(Auto Exposure)機能、AF(Auto Focus)機能及びAWB(Auto White Balance)機能が内視鏡11100に搭載されていることになる。
　カメラヘッド制御部11405は、通信部11404を介して受信したCCU11201からの制御信号に基づいて、カメラヘッド11102の駆動を制御する。
　通信部11411は、カメラヘッド11102との間で各種の情報を送受信するための通信装置によって構成される。通信部11411は、カメラヘッド11102から、伝送ケーブル11400を介して送信される画像信号を受信する。
　また、通信部11411は、カメラヘッド11102に対して、カメラヘッド11102の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部11412は、カメラヘッド11102から送信されたRAWデータである画像信号に対して各種の画像処理を施す。
　制御部11413は、内視鏡11100による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部11413は、カメラヘッド11102の駆動を制御するための制御信号を生成する。
　また、制御部11413は、画像処理部11412によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置11202に表示させる。この際、制御部11413は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部11413は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具11112の使用時のミスト等を認識することができる。制御部11413は、表示装置11202に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者11131に提示されることにより、術者11131の負担を軽減することや、術者11131が確実に手術を進めることが可能になる。
　カメラヘッド11102及びCCU11201を接続する伝送ケーブル11400は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル11400を用いて有線で通信が行われていたが、カメラヘッド11102とCCU11201との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部11402に適用され得る。具体的には、図１に示した画素１００や、図６に示した画素２００は、撮像部11402を構成する撮像素子に適用できる。本技術を適用することで、よりノイズの少ない鮮明な術部画像を得ることができる。
　なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
　＜移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム12000は、通信ネットワーク12001を介して接続された複数の電子制御ユニットを備える。図１６に示した例では、車両制御システム12000は、駆動系制御ユニット12010、ボディ系制御ユニット12020、車外情報検出ユニット12030、車内情報検出ユニット12040、及び統合制御ユニット12050を備える。また、統合制御ユニット12050の機能構成として、マイクロコンピュータ12051、音声画像出力部12052、及び車載ネットワークI/F(interface)12053が図示されている。
　駆動系制御ユニット12010は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット12010は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット12020は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット12020は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット12020には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット12020は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット12030は、車両制御システム12000を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット12030には、撮像部12031が接続される。車外情報検出ユニット12030は、撮像部12031に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット12030は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部12031は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部12031は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部12031が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット12040は、車内の情報を検出する。車内情報検出ユニット12040には、例えば、運転者の状態を検出する運転者状態検出部12041が接続される。運転者状態検出部12041は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット12040は、運転者状態検出部12041から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット12010に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ12051は、車外情報検出ユニット12030で取得される車外の情報に基づいて、ボディ系制御ユニット12020に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車外情報検出ユニット12030で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部12052は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１６の例では、出力装置として、オーディオスピーカ12061、表示部12062及びインストルメントパネル12063が例示されている。表示部12062は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図１７は、撮像部12031の設置位置の例を示す図である。
　図１７では、撮像部12031として、撮像部12101，12102，12103，12104，12105を有する。
　撮像部12101，12102，12103，12104，12105は、例えば、車両12100のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部12101及び車室内のフロントガラスの上部に備えられる撮像部12105は、主として車両12100の前方の画像を取得する。サイドミラーに備えられる撮像部12102，12103は、主として車両12100の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部12104は、主として車両12100の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部12105は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図１７には、撮像部12101ないし12104の撮影範囲の一例が示されている。撮像範囲12111は、フロントノーズに設けられた撮像部12101の撮像範囲を示し、撮像範囲12112，12113は、それぞれサイドミラーに設けられた撮像部12102，12103の撮像範囲を示し、撮像範囲12114は、リアバンパ又はバックドアに設けられた撮像部12104の撮像範囲を示す。例えば、撮像部12101ないし12104で撮像された画像データが重ね合わせられることにより、車両12100を上方から見た俯瞰画像が得られる。
　撮像部12101ないし12104の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部12101ないし12104の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を基に、撮像範囲12111ないし12114内における各立体物までの距離と、この距離の時間的変化（車両12100に対する相対速度）を求めることにより、特に車両12100の進行路上にある最も近い立体物で、車両12100と略同じ方向に所定の速度（例えば、0km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ12051は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ12051は、車両12100の周辺の障害物を、車両12100のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ12051は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ12061や表示部12062を介してドライバに警報を出力することや、駆動系制御ユニット12010を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部12101ないし12104の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ12051は、撮像部12101ないし12104の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部12101ないし12104の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ12051が、撮像部12101ないし12104の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部12052は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部12062を制御する。また、音声画像出力部12052は、歩行者を示すアイコン等を所望の位置に表示するように表示部12062を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部12031に適用され得る。具体的には、図１に示した画素１００や、図６に示した画素２００は、撮像部12031を構成する撮像素子に適用できる。本技術を適用することで、よりノイズの少ない鮮明な術部画像を得ることができる。
　本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　なお、本技術は以下のような構成も取ることができる。
（１）
　光電変換素子と、
　前記光電変換素子からの信号を増幅する第１の増幅素子と、
　前記第１の増幅素子からの出力を増幅する第２の増幅素子と、
　前記第１の増幅素子と前記第２の増幅素子との間に設けられたオフセット素子と、
　前記第１の増幅素子をリセットする第１のリセット素子と、
　前記第２の増幅素子をリセットする第２のリセット素子と
　を備える撮像素子。
（２）
　前記オフセット素子は、キャパシタである
　前記（１）に記載の撮像素子。
（３）
　前記第２の増幅素子からの出力のフィードバックループを介して、前記オフセット素子に、電荷が蓄積され、オフセットバイアスが生成される
　前記（１）または（２）に記載の撮像素子。
（４）
　前記第２の増幅素子からの出力信号と参照信号との差分の逆相が、前記第２のリセット素子に供給される
　前記（１）乃至（３）のいずれかに記載の撮像素子。
（５）
　前記第２の増幅素子からの出力信号と参照信号が、差動アンプに入力され、
　前記差動アンプからの出力が、前記第２のリセット素子に供給される
　前記（１）乃至（３）のいずれかに記載の撮像素子。
（６）
　前記差動アンプは、前記第２のリセット素子と電流ミラー回路を含む構成とされている
　前記（５）に記載の撮像素子。
（７）
　前記第２の増幅素子の入力寄生容量は、前記第１の増幅素子の入力寄生容量よりも大きい
　前記（１）乃至（６）のいずれかに記載の撮像素子。
（８）
　前記第１の増幅素子が、前記第１のリセット素子によりリセットされた後、前記第２の増幅素子が、前記第２のリセット素子によりリセットされる
　前記（１）乃至（７）のいずれかに記載の撮像素子。
（９）
　前記光電変換素子の電荷転送とリセットは、同一の期間に行われる
　前記（１）乃至（７）のいずれかに記載の撮像素子。
（１０）
　前記第２の増幅素子からの信号を検出する検出部をさらに備え、
　前記検出部は、相関二重サンプリングの処理を含み、リセット信号と蓄積信号のサンプリングをそれぞれ行う
　前記（１）乃至（７）のいずれかに記載の撮像素子。
（１１）
　前記検出部は、所定の行を処理対象とし、前記所定の行からのリセット信号のサンプリングを行い、
　前記所定の行を含む全行からの蓄積信号のサンプリングを行う
　前記（１０）に記載の撮像素子。
（１２）
　前記第２の増幅素子からの信号を検出する検出部をさらに備え、
　前記検出部は、相関二重サンプリングの処理を含み、リセット信号のサンプリングは行わず、蓄積信号のサンプリングのみを行う
　前記（１）乃至（７）のいずれかに記載の撮像素子。
（１３）
　前記光電変換素子、前記第１の増幅素子、および前記第１のリセット素子は、第１の層に形成され、
　前記オフセット素子、前記第２の増幅素子、および前記第２のリセット素子は、第２の層に形成され、
　前記第１の層と前記第２の層は、積層されている
　前記（１）乃至（１２）のいずれかに記載の撮像素子。
（１４）
　前記第２の増幅素子からの信号を検出する検出部は、第３の層に形成され、
　前記第１の層、前記第２の層、および前記第３の層は、積層されている
　前記（１３）に記載の撮像素子。
　２１　フォトダイオード，　２２　カソード（蓄積ノード），　２３　電源，　２４　出力ノード，　２５　転送トランジスタ，　２６　第１の増幅トランジスタ，　２７　第１のリセットトランジスタ，　２８　第１の検出ノード，　２９　負荷トランジスタ，　３１　カップリングキャパシタ，　３２　第２の検出ノード（入力ノード），　３３　第２の増幅トランジスタ，　３４　選択トランジスタ，　３５　第２のリセットトランジスタ，　３６　出力信号線，　５０　行駆動回路，　５１　負荷トランジスタ，　５２　検出回路，　５３　差動型増幅，　５４　帰還信号線，　１００　画素，　２００　画素，　２２１　第２の増幅トランジスタ，　２２２　第２のリセットトランジスタ，　２２３　キャパシタ，　２５１　電流ミラー回路，　２５２　参照電圧入力増幅トランジスタ，　２５３　電流／動作点調整用トランジスタ，　２５４　ソース線，　２０１　行駆動回路，　３１１　第１のシリコン層，　３１２　第２のシリコン層

Claims (14)

  1. 　光電変換素子と、
    　前記光電変換素子からの信号を増幅する第１の増幅素子と、
    　前記第１の増幅素子からの出力を増幅する第２の増幅素子と、
    　前記第１の増幅素子と前記第２の増幅素子との間に設けられたオフセット素子と、
    　前記第１の増幅素子をリセットする第１のリセット素子と、
    　前記第２の増幅素子をリセットする第２のリセット素子と
    　を備える撮像素子。
  2. 　前記オフセット素子は、キャパシタである
    　請求項１に記載の撮像素子。
  3. 　前記第２の増幅素子からの出力のフィードバックループを介して、前記オフセット素子に、電荷が蓄積され、オフセットバイアスが生成される
    　請求項１に記載の撮像素子。
  4. 　前記第２の増幅素子からの出力信号と参照信号との差分の逆相が、前記第２のリセット素子に供給される
    　請求項１に記載の撮像素子。
  5. 　前記第２の増幅素子からの出力信号と参照信号が、差動アンプに入力され、
    　前記差動アンプからの出力が、前記第２のリセット素子に供給される
    　請求項１に記載の撮像素子。
  6. 　前記差動アンプは、前記第２のリセット素子と電流ミラー回路を含む構成とされている
    　請求項５に記載の撮像素子。
  7. 　前記第２の増幅素子の入力寄生容量は、前記第１の増幅素子の入力寄生容量よりも大きい
    　請求項１に記載の撮像素子。
  8. 　前記第１の増幅素子が、前記第１のリセット素子によりリセットされた後、前記第２の増幅素子が、前記第２のリセット素子によりリセットされる
    　請求項１に記載の撮像素子。
  9. 　前記光電変換素子の電荷転送とリセットは、同一の期間に行われる
    　請求項１に記載の撮像素子。
  10. 　前記第２の増幅素子からの信号を検出する検出部をさらに備え、
    　前記検出部は、相関二重サンプリングの処理を含み、リセット信号と蓄積信号のサンプリングをそれぞれ行う
    　請求項１に記載の撮像素子。
  11. 　前記検出部は、所定の行を処理対象とし、前記所定の行からのリセット信号のサンプリングを行い、
    　前記所定の行を含む全行からの蓄積信号のサンプリングを行う
    　請求項１０に記載の撮像素子。
  12. 　前記第２の増幅素子からの信号を検出する検出部をさらに備え、
    　前記検出部は、相関二重サンプリングの処理を含み、リセット信号のサンプリングは行わず、蓄積信号のサンプリングのみを行う
    　請求項１に記載の撮像素子。
  13. 　前記光電変換素子、前記第１の増幅素子、および前記第１のリセット素子は、第１の層に形成され、
    　前記オフセット素子、前記第２の増幅素子、および前記第２のリセット素子は、第２の層に形成され、
    　前記第１の層と前記第２の層は、積層されている
    　請求項１に記載の撮像素子。
  14. 　前記第２の増幅素子からの信号を検出する検出部は、第３の層に形成され、
    　前記第１の層、前記第２の層、および前記第３の層は、積層されている
    　請求項１３に記載の撮像素子。
PCT/JP2017/025656 2016-07-28 2017-07-14 撮像素子 WO2018021053A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
EP17834061.8A EP3493528B1 (en) 2016-07-28 2017-07-14 Image pickup element
JP2018529771A JP6968797B2 (ja) 2016-07-28 2017-07-14 撮像素子
US16/318,650 US10771719B2 (en) 2016-07-28 2017-07-14 Imaging element
US16/996,745 US11431927B2 (en) 2016-07-28 2020-08-18 Imaging element
US17/863,279 US11641529B2 (en) 2016-07-28 2022-07-12 Imaging element
US18/124,410 US11832005B2 (en) 2016-07-28 2023-03-21 Imaging element
US18/497,512 US20240064425A1 (en) 2016-07-28 2023-10-30 Imaging element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016147994 2016-07-28
JP2016-147994 2016-07-28

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/318,650 A-371-Of-International US10771719B2 (en) 2016-07-28 2017-07-14 Imaging element
US16/996,745 Continuation US11431927B2 (en) 2016-07-28 2020-08-18 Imaging element

Publications (1)

Publication Number Publication Date
WO2018021053A1 true WO2018021053A1 (ja) 2018-02-01

Family

ID=61016699

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/025656 WO2018021053A1 (ja) 2016-07-28 2017-07-14 撮像素子

Country Status (4)

Country Link
US (5) US10771719B2 (ja)
EP (1) EP3493528B1 (ja)
JP (1) JP6968797B2 (ja)
WO (1) WO2018021053A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108419030A (zh) * 2018-03-01 2018-08-17 上海晔芯电子科技有限公司 具有led闪烁衰减的hdr图像传感器像素结构及成像系统
JP2019176399A (ja) * 2018-03-29 2019-10-10 キヤノン株式会社 撮像装置、撮像システム、および移動体
EP3777132A1 (en) * 2018-04-03 2021-02-17 Facebook Technologies, LLC Global shutter image sensor
WO2023089958A1 (ja) * 2021-11-22 2023-05-25 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6968797B2 (ja) 2016-07-28 2021-11-17 ソニーセミコンダクタソリューションズ株式会社 撮像素子
US10623728B2 (en) * 2018-07-06 2020-04-14 Stmicroelectronics (Grenoble 2) Sas Image sensors for advanced driver assistance systems utilizing safety pixels to detect malfunctions
US11356654B2 (en) 2018-08-01 2022-06-07 Stmicroelectronics Asia Pacific Pte Ltd Image sensors for advanced driver assistance systems utilizing regulator voltage verification circuitry to detect malfunctions
JPWO2021215105A1 (ja) * 2020-04-21 2021-10-28
KR20220027552A (ko) 2020-08-27 2022-03-08 삼성전자주식회사 이미지 센서
KR20220084578A (ko) * 2020-12-14 2022-06-21 에스케이하이닉스 주식회사 이미지 센싱 장치
US11750944B2 (en) * 2021-05-28 2023-09-05 Varex Imaging Corporation Pixel noise cancellation system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140149A (ja) * 2002-10-17 2004-05-13 Sony Corp 固体撮像素子及びその制御方法
JP2007074435A (ja) * 2005-09-07 2007-03-22 Funai Electric Co Ltd 固体撮像装置およびその駆動方法
JP2012248952A (ja) * 2011-05-25 2012-12-13 Olympus Corp 固体撮像装置、撮像装置、および信号読み出し方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101449336B (zh) * 2006-03-21 2012-07-25 剑桥模拟技术有限公司 采样数据电路的偏移消除
JP4110193B1 (ja) * 2007-05-02 2008-07-02 キヤノン株式会社 固体撮像装置および撮像システム
US20100271517A1 (en) * 2009-04-24 2010-10-28 Yannick De Wit In-pixel correlated double sampling pixel
KR101784676B1 (ko) * 2010-03-08 2017-10-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조방법
JP5634194B2 (ja) * 2010-09-28 2014-12-03 キヤノン株式会社 放射線撮像装置及びその制御方法
US9257468B2 (en) * 2012-11-21 2016-02-09 Olympus Corporation Solid-state imaging device, imaging device, and signal reading medium that accumulates an amplified signal without digitization
US9832407B2 (en) * 2014-11-26 2017-11-28 Semiconductor Components Industries, Llc Global shutter image sensor pixels having improved shutter efficiency
US9961281B2 (en) * 2016-06-10 2018-05-01 Omnivision Technologies, Inc. Image sensor pixel noise measurement
JP6968797B2 (ja) 2016-07-28 2021-11-17 ソニーセミコンダクタソリューションズ株式会社 撮像素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140149A (ja) * 2002-10-17 2004-05-13 Sony Corp 固体撮像素子及びその制御方法
JP2007074435A (ja) * 2005-09-07 2007-03-22 Funai Electric Co Ltd 固体撮像装置およびその駆動方法
JP2012248952A (ja) * 2011-05-25 2012-12-13 Olympus Corp 固体撮像装置、撮像装置、および信号読み出し方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3493528A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108419030A (zh) * 2018-03-01 2018-08-17 上海晔芯电子科技有限公司 具有led闪烁衰减的hdr图像传感器像素结构及成像系统
CN108419030B (zh) * 2018-03-01 2021-04-20 思特威(上海)电子科技股份有限公司 具有led闪烁衰减的hdr图像传感器像素结构及成像系统
JP2019176399A (ja) * 2018-03-29 2019-10-10 キヤノン株式会社 撮像装置、撮像システム、および移動体
JP7154795B2 (ja) 2018-03-29 2022-10-18 キヤノン株式会社 撮像装置、撮像システム、および移動体
EP3777132A1 (en) * 2018-04-03 2021-02-17 Facebook Technologies, LLC Global shutter image sensor
WO2023089958A1 (ja) * 2021-11-22 2023-05-25 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子

Also Published As

Publication number Publication date
EP3493528B1 (en) 2021-05-26
US20190222783A1 (en) 2019-07-18
US11431927B2 (en) 2022-08-30
US20220368841A1 (en) 2022-11-17
US11641529B2 (en) 2023-05-02
JPWO2018021053A1 (ja) 2019-05-09
EP3493528A4 (en) 2019-07-31
US10771719B2 (en) 2020-09-08
US20230224601A1 (en) 2023-07-13
US20240064425A1 (en) 2024-02-22
US20200382727A1 (en) 2020-12-03
JP6968797B2 (ja) 2021-11-17
EP3493528A1 (en) 2019-06-05
US11832005B2 (en) 2023-11-28

Similar Documents

Publication Publication Date Title
US11641529B2 (en) Imaging element
TWI754696B (zh) 固體攝像元件及電子機器
WO2018030137A1 (ja) 撮像装置、電子機器
US20240038788A1 (en) Solid-state imaging device
WO2018198787A1 (ja) 固体撮像装置、および電子機器
WO2019155841A1 (ja) 固体撮像素子および撮像装置
US11089249B2 (en) Imaging apparatus and electronic equipment
US12002825B2 (en) Solid-state imaging device and electronic apparatus with improved sensitivity
CN114567739B (zh) 光检测装置和电子设备
US20200213549A1 (en) Solid-state imaging device, method of controlling the same, and electronic apparatus
WO2019171946A1 (ja) 撮像素子、電子機器
WO2022201874A1 (ja) 撮像装置
US20230412943A1 (en) Imaging device and imaging method
US20230412945A1 (en) Image pickup apparatus

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018529771

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17834061

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017834061

Country of ref document: EP

Effective date: 20190228