[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2017145548A1 - 化合物半導体装置およびその製造方法 - Google Patents

化合物半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2017145548A1
WO2017145548A1 PCT/JP2017/000799 JP2017000799W WO2017145548A1 WO 2017145548 A1 WO2017145548 A1 WO 2017145548A1 JP 2017000799 W JP2017000799 W JP 2017000799W WO 2017145548 A1 WO2017145548 A1 WO 2017145548A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
conductivity type
region
type
deep
Prior art date
Application number
PCT/JP2017/000799
Other languages
English (en)
French (fr)
Inventor
竹内　有一
敦也 秋葉
鈴木　克己
佐智子 青井
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to US16/070,061 priority Critical patent/US10643851B2/en
Priority to DE112017000947.2T priority patent/DE112017000947T5/de
Publication of WO2017145548A1 publication Critical patent/WO2017145548A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Definitions

  • the present disclosure relates to a compound semiconductor device using a compound semiconductor such as silicon carbide (hereinafter referred to as SiC) or gallium nitride (hereinafter referred to as GaN), and a manufacturing method thereof.
  • a compound semiconductor such as silicon carbide (hereinafter referred to as SiC) or gallium nitride (hereinafter referred to as GaN)
  • SiC silicon carbide
  • GaN gallium nitride
  • Patent Document 1 proposes an SiC semiconductor device including a vertical MOSFET having an inverted trench gate structure as a vertical switching element having a trench gate structure.
  • a gate voltage is applied to the gate electrode in the gate trench to form a channel in the p-type base region located on the side surface of the gate trench, and the drain / Current flows between sources.
  • a vertical MOSFET having a trench gate structure when a high electric field is applied to the gate insulating film provided in the trench gate structure, dielectric breakdown occurs and the device breakdown voltage decreases.
  • the p-type deep layer may be deepened.
  • the JFET portion whose current path is narrowed by the p-type deep layer increases, There is a trade-off of increasing it.
  • the vertical MOSFET is described as an example of the structure having a deep layer here, the structure is not limited to the vertical MOSFET.
  • a junction barrier diode hereinafter referred to as JBS
  • JBS junction barrier diode
  • the JFET portion increases, and the same problem as described above that the on-resistance is increased may occur.
  • An object of the present disclosure is to provide a compound semiconductor device capable of suppressing an increase in on-resistance and a manufacturing method thereof.
  • a semiconductor substrate having a first conductivity type underlayer formed of a compound semiconductor and a corner portion at the bottom of a deep trench formed with respect to the underlayer are formed.
  • the part that contacts the deep layer is a triangular round shape with a curved surface.
  • the first conductivity type region is formed at the corner on the bottom side of the deep layer, that is, at the corner on the bottom side of the deep trench.
  • the cross-sectional shape of the corner portion on the bottom side of the deep layer can be made into an obtuse angle or a rounded shape.
  • it can suppress that an electric field strength becomes high by the electric field concentration at the time of OFF in the corner
  • the decrease in breakdown voltage can be suppressed, it is not necessary to form the deep layer deeper than necessary, and an increase in on-resistance can be suppressed.
  • FIG. 3 is a cross-sectional view showing a manufacturing process of the SiC semiconductor device shown in FIG. 1.
  • 3 is a time chart showing a growth program of an n ⁇ -type region and a p-type deep layer in the deep trench according to the first embodiment. It is the time chart which showed the growth program of the n ⁇ - > type
  • FIG. 8 is a cross-sectional view showing a manufacturing step of the SiC semiconductor device shown in FIG. 7.
  • the SiC semiconductor device shown in FIG. 1 has a structure in which a vertical MOSFET having a trench gate structure is formed in a cell region, and an outer peripheral breakdown voltage structure is provided in an outer peripheral region surrounding the cell region.
  • the SiC semiconductor device is a semiconductor in which an n ⁇ type drift layer 2 made of SiC having a lower impurity concentration than the n + type substrate 1 is formed on the surface side of the n + type substrate 1 constituting the high concentration impurity layer made of SiC. It is formed using a substrate.
  • the n + type substrate 1 has, for example, an n type impurity concentration of 1.0 ⁇ 10 19 / cm 3 and a surface that is a (0001) Si surface.
  • the n ⁇ type drift layer 2 has an n type impurity concentration of 0.5 to 2.0 ⁇ 10 16 / cm 3 .
  • Base region 3 is formed in the upper layer portion of n ⁇ type drift layer 2.
  • the base region 3 is composed of p-type SiC having a higher impurity concentration than the n ⁇ -type drift layer 2, and a high-concentration base region 3 a having a relatively high p-type impurity concentration,
  • a low-concentration base region 3b having a lower p-type impurity concentration is sequentially stacked.
  • the high concentration base region 3a has, for example, a p-type impurity concentration of 5 ⁇ 10 17 / cm 3 or more, for example, 1 ⁇ 10 18 / cm 3, and a thickness of 50 to 200 nm.
  • the low concentration base region 3b has, for example, a p-type impurity concentration of 1.0 ⁇ 10 16 / cm 3 or less and a thickness of 0.3 to 1.0 ⁇ m.
  • an n + type source region 4 is formed in the upper layer portion of the base region 3. Further, through the n + -type source region n + -type source region 4 and the base region 3 from the surface of the 4, n - p-type deep layer 5 is formed so as to reach the type drift layer 2. Specifically, the n + -type source region 4 and the base region 3 through the surface of the n + -type source region 4, n - -type drift layer 2 deep trench 15 reaching are formed, the deep trench 15
  • the p-type deep layer 5 is embedded in For example, the deep trench 15 has an aspect ratio of 2 or more. Further, an n ⁇ -type region 16 is provided at the corner of the bottom of the p-type deep layer 5, in other words, at the corner of the bottom of the deep trench 15.
  • the n + type source regions 4 are arranged on both sides of a trench gate structure described later.
  • the p-type deep layer 5 is formed to a position deeper than the trench gate structure on the opposite side of the trench gate structure with the n + -type source region 4 interposed therebetween, and fills in the deep trench 15 while covering the n ⁇ -type region 16. It is formed as follows.
  • the n + -type source region 4 has an n-type impurity concentration in the surface layer portion of, for example, 2.5 ⁇ 10 18 to 1.0 ⁇ 10 19 / cm 3 and a thickness of about 0.5 ⁇ m.
  • the p-type deep layer 5 has a higher impurity concentration than that of the base region 3, and the p-type impurity concentration is, for example, 1.0 ⁇ 10 17 to 1.0 ⁇ 10 19 / cm 3 .
  • the p-type deep layer 5 also serves as a contact region in which electrical connection is made with a source electrode 9 described later.
  • the n ⁇ -type region 16 is formed below the base region 3 and away from the base region 3.
  • the n ⁇ -type region 16 has a triangular cross-sectional shape or a triangular round shape in which a portion in contact with the p-type deep layer 5 is concave and curved, and the n-type impurity concentration is higher than that of the n ⁇ -type drift layer 2.
  • it is set to 1.0 ⁇ 10 16 to 4.0 ⁇ 10 16 / cm 3 .
  • a trench 6 having a longitudinal direction in the plane of the drawing as a longitudinal direction is formed so as to penetrate the base region 3 and the n + type source region 4 and reach the n ⁇ type drift layer 2.
  • the high-concentration base region 3a, the low-concentration base region 3b, and the n + -type source region 4 in the base region 3 are arranged so as to be in contact with the side surface of the trench 6.
  • a surface layer portion of the base region 3 located between the n + type source region 4 and the n ⁇ type drift layer 2 is used as a channel region, and a gate insulating film is formed on the inner wall surface of the trench 6 including the channel region. 7 is formed.
  • a gate electrode 8 made of doped Poly-Si is formed on the surface of the gate insulating film 7, and the trench 6 is filled with the gate insulating film 7 and the gate electrode 8.
  • a trench gate structure is configured.
  • This trench gate structure is extended with the vertical direction in FIG. 1 as the longitudinal direction, and a plurality of trench gate structures are arranged in the left-right direction in FIG. 1 to form a stripe shape.
  • the n + -type source region 4 and the p-type deep layer 5 described above also have a layout structure extending along the longitudinal direction of the trench gate structure.
  • a source electrode 9 and a gate wiring are formed on the surface of the n + type source region 4 and the p type deep layer 5 and the surface of the gate electrode 8.
  • the source electrode 9 and the gate wiring are made of a plurality of metals such as Ni / Al.
  • the plurality of metals at least the n-type SiC, specifically, the n + -type source region 4 or the portion in contact with the gate electrode 8 in the case of n-type doping is made of a metal capable of ohmic contact with the n-type SiC. Yes.
  • the plurality of metals that contacts the p-type SiC is made of a metal that can make ohmic contact with the p-type SiC.
  • the source electrode 9 and the gate wiring are electrically insulated by being formed on an interlayer insulating film (not shown).
  • the source electrode 9 is in electrical contact with the n + type source region 4 and the p type deep layer 5 through the contact hole formed in the interlayer insulating film, and the gate wiring is in electrical contact with the gate electrode 8. ing.
  • n + -type substrate 1 electrically connected to a drain electrode 10 are formed.
  • an n-channel type inverted MOSFET having a trench gate structure is formed.
  • the SiC semiconductor device concerning this embodiment is comprised by providing the outer peripheral pressure
  • the SiC semiconductor device of the present embodiment not all of the deep trench 15 is filled with the p-type deep layer 5 but the corner at the bottom of the deep trench 15 is used as the n ⁇ -type region 16. For this reason, by forming the n ⁇ -type region 16, the cross-sectional shape of the corner portion on the bottom side of the p-type deep layer 5 does not become a vertical or acute angle, but becomes an obtuse or rounded shape. Thereby, it can suppress that an electric field strength becomes high by the electric field concentration at the time of OFF in the corner
  • the breakdown voltage of the vertical MOSFET can be suppressed, so that the p-type deep layer 5 does not need to be formed deeper than necessary, and the increase in on-resistance is suppressed. It becomes possible.
  • the base region 3 is composed of a high concentration base region 3a and a low concentration base region 3b, and a channel is formed by the high concentration base region 3a and the low concentration base region 3b. For this reason, spreading of the depletion layer in the base region 3 can be suppressed by the high concentration base region 3a. Therefore, it is possible to prevent the base region 3 from being completely depleted and punch-through, to ensure the element breakdown voltage, and to prevent the gate insulating film 7 at the bottom of the trench 6 from being deteriorated. Further, since the threshold voltage depends on the p-type impurity concentration of the high-concentration base region 3a, it is possible to obtain a high threshold voltage.
  • the channel mobility is increased in the portion of the low concentration base region 3b, even if the high concentration base region 3a is provided, the on-resistance can be reduced. Therefore, it is possible to obtain a vertical MOSFET having a trench gate structure that can reduce the on-resistance and ensure the element withstand voltage and obtain a high threshold voltage.
  • the presence of the high concentration base region 3a enhances the effect of extracting carriers generated from the junction between the n ⁇ -type drift layer 2 and the base region 3 at the time of off, so that the drain leakage current can be reduced.
  • the base region 3 that are in contact with the n ⁇ type drift layer 2 are high concentration base regions 3a having a high p type impurity concentration, the PN between the n ⁇ type drift layer 2 and the base region 3 The rising voltage when a current flows through the built-in diode formed by the junction can be reduced. For this reason, the on-voltage of the built-in diode is reduced, and it is possible to reduce the loss during the synchronous rectification drive using the built-in diode positively.
  • the depletion layer extending from the high-concentration base region 3a side to the n ⁇ -type drift layer 2 side can prevent the equipotential lines from entering below the trench gate structure. For this reason, the electric field concentration applied to the gate insulating film 7 on the bottom surface of the trench 6 can be relaxed, and the life of the gate insulating film 7 and the reverse bias life can be improved.
  • a so-called epi substrate in which an n ⁇ type drift layer 2 made of SiC is epitaxially grown on the surface of an n + type substrate 1 made of SiC is prepared. Then, this epi substrate is placed in an epitaxial growth apparatus, and a high concentration base region 3a, a low concentration base region 3b, and an n + type source region 4 are epitaxially grown on the surface of the n ⁇ type drift layer 2 in this order.
  • Step shown in FIG. 2 (b)] After disposing a mask material (not shown) on the surface of the n + -type source region 4, positions where the p-type deep layer 5 and the n ⁇ -type region 16 are to be formed are opened by photolithography. Then, by performing anisotropic etching such as RIE (Reactive Ion Etching) in a state where the mask material is disposed, the deep trench 15 is formed at a position where the p-type deep layer 5 and the n ⁇ -type region 16 are to be formed.
  • anisotropic etching such as RIE (Reactive Ion Etching)
  • Steps shown in FIGS. 2C and 2D Using an epitaxial growth apparatus (not shown), the step of forming the n ⁇ -type region 16 shown in FIG. 2C and the step of forming the p-type deep layer 15 shown in FIG.
  • the temperature in the epitaxial growth apparatus is raised to, for example, 1650 ° C. as a temperature raising period.
  • the temperature raising period is, for example, about 40 minutes.
  • a dopant gas containing an n-type dopant is introduced.
  • the p-type deep layer 5 is epitaxially grown while the n ⁇ -type region 16 is formed by switching from a dopant gas containing an n-type dopant to a dopant gas containing a p-type dopant and introducing a SiC source gas.
  • SiC source gas for example, silane (SiH 4 ) as a Si source, propane (C 3 H 8 ) as a C source, or the like can be used.
  • a dopant gas when forming the p-type deep layer 5 TMA (trimethylaluminum) containing a p-type dopant is used.
  • nitrogen (N 2 ) serving as an n-type dopant is used as a dopant gas when forming the n ⁇ -type region 16.
  • hydrogen (H 2 ) is also introduced as an etching gas as necessary.
  • n ⁇ type region 16 can be formed at the bottom of the trench 15. The formation of the n ⁇ type region 16 at this time is performed before the formation of the p type deep layer 5, and the p type deep layer 5 can be formed after the n ⁇ type region 16 is formed.
  • n ⁇ -type region 16 can be formed more easily.
  • the temperature in the chamber of the epitaxial growth apparatus is increased while introducing the etching gas, the etching and SiC deposition are in an equilibrium state during the temperature increase period. Since the n-type dopant is introduced during the temperature raising period, the n ⁇ -type region 16 can be formed more precisely only at the corner of the deep trench 15.
  • Step shown in FIG. 2 (e) After disposing a mask material (not shown) on the surface of the n + -type source region 4 and the p-type deep layer 5, the formation planned position of the trench 6 in the mask material is opened by photolithography. Then, the trench 6 is formed in the cell region by performing anisotropic etching such as RIE with the mask material disposed. Thereafter, the mask material is removed.
  • a mask material not shown
  • Step shown in FIG. 2 (f) After the gate insulating film 7 is formed by thermal oxidation in a wet atmosphere, a doped Poly-Si layer is formed on the surface of the gate insulating film 7, and the doped Poly-Si layer is patterned to remain in the trench 6, leaving the gate The electrode 8 is formed.
  • the subsequent steps are the same as in the prior art. That is, a step of forming an interlayer insulating film, a step of forming a contact hole by photo-etching, a step of forming a source electrode 9 and a gate wiring layer by patterning after depositing an electrode material, a drain on the back surface of the n + type substrate 1 A process of forming the electrode 10 is performed. Thereby, the SiC semiconductor device in which the vertical MOSFET having the trench gate structure shown in FIG. 1 is provided in the cell region is completed.
  • N ⁇ -type regions 16 are formed at the corners.
  • the cross-sectional shape of the corner portion on the bottom side of the p-type deep layer 5 can be an obtuse angle or a rounded shape. Thereby, it can suppress that an electric field strength becomes high by the electric field concentration at the time of OFF in the corner
  • the breakdown voltage of the vertical MOSFET can be suppressed, so that the p-type deep layer 5 does not need to be formed deeper than necessary, and the increase in on-resistance is suppressed. It becomes possible.
  • the timing of introducing a dopant gas containing an n-type dopant and a dopant gas containing a p-type dopant in forming the p-type deep layer 5 and the n ⁇ -type region 16 is changed from that in the first embodiment. ing.
  • the dopant gas containing the n-type dopant is introduced during the temperature rising period, and then the dopant gas containing the n-type dopant is introduced before introducing the SiC source gas. Switching to a dopant gas containing a p-type dopant. Then, after the switching of the dopant gas is finished, the SiC source gas is introduced.
  • the dopant gas may be switched before the introduction of the SiC source gas, and the dopant gas containing the p-type dopant may be introduced before the introduction of the SiC source gas.
  • the SiC source gas can be attached to the inner wall surface of the chamber of the epitaxial growth apparatus before the SiC source gas is introduced, the amount of the p-type dopant attached after the introduction of the SiC source gas can be reduced. Therefore, the p-type deep layer 5 can be formed earlier, and the range in which the n ⁇ -type region 16 is formed can be reduced.
  • the dopant gas is switched before the introduction of the SiC source gas. Conversely, as shown in FIG. 5, the dopant gas is switched after the introduction of the SiC source gas. It can also be. By doing so, the p-type deep layer 5 can be formed later, and the range in which the n ⁇ -type region 16 is formed can be expanded.
  • the p-type deep layer 5 has a two-layer structure, and the p-type deep layer 5 described in the first embodiment is an upper p-type.
  • the deep layer 5a has a structure in which a lower p-type deep layer 5b is further provided below the upper p-type deep layer 5a and the n ⁇ -type region 16.
  • the lower p-type deep layer 5b is connected to the upper p-type deep layer 5a, and both are set to the source potential.
  • the lower p-type deep layer 5b has a shape with rounded corners at the bottom.
  • the p-type deep layer 5 can also be realized by a two-layer structure of the upper p-type deep layer 5a and the lower p-type deep layer 5b. Even in the case of such a structure, since the corner of the bottom of the lower p-type deep layer 5b is rounded, electric field concentration can be suppressed and the same effect as in the first embodiment can be obtained.
  • the n ⁇ type region 16 is formed on the side surface of the p type deep layer 5, the n ⁇ type drift layer 2 side of the p type deep layer 5 is formed in this portion. It is possible to suppress the extension of the extending depletion layer. Therefore, the depletion region of the JFET portion can be reduced by the amount that can suppress the depletion layer growth, and the current path can be widened, so that the on-resistance can be reduced.
  • the manufacturing method of the vertical MOSFET according to this embodiment is basically the same as that of the first embodiment. However, after forming the deep trench 15, for example, a step of forming the lower p-type deep layer 5 b by performing ion implantation of the p-type dopant using the mask used when forming the deep trench 15 as it is is performed. There is a need to. When the lower p-type deep layer 5b is formed by performing ion implantation in this manner, the bottom corner of the lower p-type deep layer 5b can be rounded.
  • the SiC semiconductor device of this embodiment is also made of SiC having a lower impurity concentration than the n + type substrate 41 on the surface side of the n + type substrate 41 constituting the high concentration impurity layer made of SiC.
  • the n ⁇ type drift layer 42 is formed using a semiconductor substrate. As this semiconductor substrate, the same substrate as in the first embodiment is used.
  • n ⁇ type drift layer 42 On the n ⁇ type drift layer 42, an n type layer 43 having a higher impurity concentration than the n ⁇ type drift layer 42 is formed. Further, a deep trench 44 is formed so as to penetrate the n-type layer 43 and reach the n ⁇ -type drift layer 42, and a deep layer 45 is formed therein, and a corner of the deep layer 45, that is, a deep trench is formed. An n ⁇ -type region 46 is formed at the corner of the bottom of 44.
  • a Schottky electrode 47 is formed on the n-type layer 43 and the deep layer 45 so as to be in contact therewith. Then, the ohmic electrode 48 corresponding to the back surface electrode is provided on the back surface side of the n + type substrate 41, that is, on the side opposite to the n ⁇ type drift layer 42, whereby the SiC semiconductor device having the vertical JBS shown in FIG. It is configured.
  • the cross-sectional shape of the corner on the bottom side of the p-type deep layer 45 is vertical or It does not become an acute angle, but becomes an obtuse or rounded shape. Therefore, it can suppress that an electric field strength becomes high by the electric field concentration at the time of OFF in the corner
  • a so-called epi substrate is prepared in which an n ⁇ type drift layer 42 made of SiC is epitaxially grown on the surface of an n + type substrate 41 made of SiC.
  • Step shown in FIG. 8B After the mask material 49 is arranged on the surface of the n ⁇ type drift layer 42, the formation planned positions of the p type deep layer 45 and the n ⁇ type region 46 in the mask material 49 are opened by photolithography. Then, anisotropic etching such as RIE is performed in a state where the mask material 49 is arranged, thereby forming the deep trench 44 at a position where the p-type deep layer 45 and the n ⁇ -type region 46 are to be formed.
  • anisotropic etching such as RIE is performed in a state where the mask material 49 is arranged, thereby forming the deep trench 44 at a position where the p-type deep layer 45 and the n ⁇ -type region 46 are to be formed.
  • Step shown in FIG. 8C After removing the mask material 49, the same steps as in FIGS. 2C and 2D are performed. As a result, the deep trench 44 is filled with the p-type deep layer 45 and the n ⁇ -type region 46.
  • Step shown in FIG. 8D The p-type SiC layer constituting the p-type deep layer 45 formed on the surface of the n-type layer 43 is removed by grinding, CMP, or the like, and the n-type layer 43 is exposed.
  • the structure including the p-type deep layer 45 and the n ⁇ -type region 46 can also be applied to the SiC semiconductor device including the vertical JBS.
  • the n + -type source region 4 is formed by epitaxial growth, but the n + -type source region 4 only needs to be formed in the upper layer portion of the base region 3. It can also be formed by other methods.
  • the base region 3 is divided into the high-concentration base region 3a and the low-concentration base region 3b, but may be configured with a single impurity concentration. Further, in the configuration in which the impurity concentration is different, the impurity concentration gradually changes at the boundary portion between the high concentration base region 3a and the low concentration base region 3b, and the p-type impurity concentration is different across the boundary portion. 3a and the low concentration base region 3b may be stacked. Further, the low-concentration base region 3b may be constituted by an i-type semiconductor that is non-doped, that is, in a state where almost no p-type dopant is doped.
  • the doping amount of the low-concentration base region 3b can be set to such an extent that the p-type dopant remaining in the atmosphere at the time of epitaxial growth is doped. In this case, it is possible to further realize a high channel mobility in the low concentration base region 3b, and to further reduce the on-resistance.
  • the n ⁇ type drift layer 2 is provided on the surface of the n + type substrate 1 as a semiconductor substrate in which the back side is a back layer having a high impurity concentration and the front side is a drift layer having a lower impurity concentration.
  • the structure formed is described as an example. However, this is merely an example of a semiconductor substrate.
  • an n-type dopant is ion-implanted into the back side of the substrate formed of the n ⁇ type drift layer 2 or a semiconductor in which the back layer is formed by epitaxial growth. It may be a substrate.
  • the p-type deep layer 45 and the n ⁇ -type region 46 similar to those in the structure and manufacturing method of the first embodiment have been described as examples. However, the second embodiment and its modification examples are described. The same manufacturing method and the same structure and manufacturing method as in the third embodiment can also be applied.
  • the n-channel type vertical MOSFET in which the first conductivity type is n-type and the second conductivity type is p-type has been described as an example.
  • the conductivity type of each component is reversed.
  • the present disclosure can also be applied to a p-channel type vertical MOSFET.
  • a p-type limiting layer can be epitaxially grown on the side surface of the deep trench, and an n-type layer can be formed on the bottom of the deep trench.
  • the deep layer can be epitaxially grown predominantly.
  • SiC is taken as an example of the compound semiconductor, and as an example of epitaxially growing a second conductivity type deep layer in the deep trench, a p-type deep layer is formed on the n ⁇ -type drift layer 2 serving as a base layer.
  • the case of forming 5 has been described as an example. However, this is just an example. That is, for a structure in which a deep trench is formed in a first conductive type underlying layer composed of a compound semiconductor and a deep layer composed of a second conductive type compound semiconductor is epitaxially grown in the deep trench. The disclosure can be applied.
  • a bar (-) should be added above a desired number, but there is a limitation in expression based on an electronic application. A bar shall be placed in front of the number.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ｐ型ディープ層（５）の底部側の角部、つまりディープトレンチ（１５）における底部側の角部にｎ-型領域（１６）が形成されるようにする。これにより、ｐ型ディープ層（５）の底部側の角部の断面形状を鈍角もしくは丸みを帯びた形状にできる。このため、ｐ型ディープ層（５）の底部側の角部においてオフ時に電界集中によって電界強度が高くなることを抑制できる。したがって、縦型ＭＯＳＦＥＴの耐圧低下を抑制することが可能となる。そして、このようにｎ-型領域（１６）を形成することによって縦型ＭＯＳＦＥＴの耐圧低下を抑制できることから、ｐ型ディープ層（５）を必要以上に深く形成しなくても済み、オン抵抗の増大を抑制することが可能となる。

Description

化合物半導体装置およびその製造方法 関連出願への相互参照
　本出願は、２０１６年２月２３日に出願された日本特許出願番号２０１６－３２２９２号に基づくもので、ここにその記載内容が参照により組み入れられる。
　本開示は、例えば炭化珪素（以下、ＳｉＣという）や窒化ガリウム（以下、ＧａＮという）などの化合物半導体を用いた化合物半導体装置およびその製造方法に関する。
　従来、特許文献１に、トレンチゲート構造の縦型スイッチング素子として、反転型のトレンチゲート構造の縦型ＭＯＳＦＥＴを備えたＳｉＣ半導体装置が提案されている。反転型のトレンチゲート構造の縦型ＭＯＳＦＥＴでは、ゲートトレンチ内のゲート電極に対してゲート電圧を印加することで、ゲートトレンチ側面に位置するｐ型ベース領域にチャネルを形成し、このチャネルを通じてドレイン・ソース間に電流を流す。このようなトレンチゲート構造の縦型ＭＯＳＦＥＴでは、トレンチゲート構造に備えられるゲート絶縁膜に対して高電界が加わると絶縁破壊が生じて素子耐圧が低下してしまう。
　このため、特許文献１に記載のＳｉＣ半導体装置では、トレンチゲート構造を挟んだ両側に、ｎ+型ソース領域およびｐ型ベース領域を貫通してｎ-型ドリフト層に達するディープトレンチを形成し、このトレンチ内にｐ型ディープ層を備えるようにしている。このようなｐ型ディープ層を備えることで電界がゲート絶縁膜に入り込むことを抑制でき、ゲート絶縁膜を高電界から保護して絶縁破壊が起こり難くなって、素子耐圧を向上することが可能となる。
特開２０１４－２３６１８９号公報
　しかしながら、エピタキシャル成長によってディープトレンチ内に均一濃度でｐ型ディープ層を形成しようとすると、ディープトレンチの底部における角部が尖っているため、角部においてオフ時の電界強度が高くなり、耐圧低下を引き起こす。
　また、オフ時にトレンチゲート構造におけるゲート絶縁膜に加わる電界を低下させるためにはｐ型ディープ層を深くすれば良いが、ｐ型ディープ層によって電流経路が狭まるＪＦＥＴ部が増加するため、オン抵抗を増大させてしまうというトレードオフがある。
　なお、ここではディープ層を有する構造として、縦型ＭＯＳＦＥＴを例に挙げて説明したが、縦型ＭＯＳＦＥＴに限らない。例えば、ジャンクションバリアダイオード（以下、ＪＢＳという）などにおいても、ディープ層を備えた構造とすることができる。その場合においても、ディープ層が深くなると、ＪＦＥＴ部が増加することになり、オン抵抗を増大させるという上記と同様の課題が発生し得る。
　本開示は、オン抵抗の増大を抑制することが可能となる化合物半導体装置およびその製造方法を提供することを目的とする。
　本開示の１つの観点における化合物半導体装置では、化合物半導体にて構成される第１導電型の下地層を有する半導体基板と、下地層に対して形成されたディープトレンチの底部における角部に形成された第１導電型領域と、ディープトレンチ内において第１導電型領域を覆うように形成された第２導電型のディープ層と、を有し、第１導電型領域は、断面形状が三角形状もしくはディープ層と接する部分が凹んで曲面となった三角ラウンド形状とされている。
　このように、ディープ層の底部側の角部、つまりディープトレンチにおける底部側の角部に第１導電型領域が形成されるようにしている。このため、ディープ層の底部側の角部の断面形状を鈍角もしくは丸みを帯びた形状にできる。これにより、ディープ層の底部側の角部においてオフ時に電界集中によって電界強度が高くなることを抑制できる。また、耐圧低下を抑制できることから、ディープ層を必要以上に深く形成しなくても済み、オン抵抗の増大を抑制することが可能となる。
第１実施形態にかかる縦型ＭＯＳＦＥＴを備えたＳｉＣ半導体装置の断面図である。 図１に示すＳｉＣ半導体装置の製造工程を示した断面図である。 第１実施形態にかかるディープトレンチ内へのｎ-型領域およびｐ型ディープ層の成長プログラムを示したタイムチャートである。 第２実施形態にかかるディープトレンチ内へのｎ-型領域およびｐ型ディープ層の成長プログラムを示したタイムチャートである。 第２実施形態の変形例で説明するディープトレンチ内へのｎ-型領域およびｐ型ディープ層の成長プログラムを示したタイムチャートである。 第３実施形態にかかる縦型ＭＯＳＦＥＴを備えたＳｉＣ半導体装置の断面図である。 第４実施形態にかかるＪＢＳを備えたＳｉＣ半導体装置の断面図である。 図７に示すＳｉＣ半導体装置の製造工程を示した断面図である。
　以下、本開示の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
　（第１実施形態）
　本開示の第１実施形態にかかるトレンチゲート構造の反転型の縦型ＭＯＳＦＥＴが形成されたＳｉＣ半導体装置について、図１を参照して説明する。
　図１に示すＳｉＣ半導体装置は、セル領域にトレンチゲート構造の縦型ＭＯＳＦＥＴが形成され、図示していないが、セル領域を囲む外周領域に外周耐圧構造が備えられた構成とされている。
　ＳｉＣ半導体装置は、ＳｉＣからなる高濃度不純物層を構成するｎ+型基板１の表面側に、ｎ+型基板１よりも低不純物濃度のＳｉＣからなるｎ-型ドリフト層２が形成された半導体基板を用いて形成されている。ｎ+型基板１は、例えばｎ型不純物濃度が１．０×１０19／ｃｍ3とされ、表面が（０００１）Ｓｉ面とされている。ｎ-型ドリフト層２は、例えばｎ型不純物濃度が０．５～２．０×１０16／ｃｍ3とされている。
　ｎ-型ドリフト層２の上層部にはベース領域３が形成されている。本実施形態の場合、ベース領域３は、ｎ-型ドリフト層２よりも高不純物濃度のｐ型ＳｉＣで構成されており、ｐ型不純物濃度が比較的高くされた高濃度ベース領域３ａと、それよりもｐ型不純物濃度が低くされた低濃度ベース領域３ｂとが順に積層された構造とされている。
　高濃度ベース領域３ａは、例えばｐ型不純物濃度が５×１０17／ｃｍ3以上、例えば１×１０18／ｃｍ3とされ、厚みが５０～２００ｎｍとされている。低濃度ベース領域３ｂは、例えばｐ型不純物濃度が１．０×１０16／ｃｍ3以下とされ、厚みが０．３～１．０μｍとされている。
　さらに、ベース領域３の上層部分にはｎ+型ソース領域４が形成されている。また、ｎ+型ソース領域４の表面からｎ+型ソース領域４およびベース領域３を貫通し、ｎ-型ドリフト層２に達するようにｐ型ディープ層５が形成されている。具体的には、ｎ+型ソース領域４の表面からｎ+型ソース領域４およびベース領域３を貫通し、ｎ-型ドリフト層２に達するディープトレンチ１５が形成されており、このディープトレンチ１５内にｐ型ディープ層５が埋め込まれている。例えば、ディープトレンチ１５は、アスペクト比が２以上の深さとされている。さらに、ｐ型ディープ層５の底部の角部、換言すればディープトレンチ１５の底部における角部に、ｎ-型領域１６が備えられている。
　ｎ+型ソース領域４は、後述するトレンチゲート構造の両側に配置されている。ｐ型ディープ層５は、ｎ+型ソース領域４を挟んでトレンチゲート構造と反対側においてトレンチゲート構造よりも深い位置まで形成されており、ｎ-型領域１６を覆いつつディープトレンチ１５内を埋め込むように形成されている。ｎ+型ソース領域４は、表層部におけるｎ型不純物濃度が例えば２．５×１０18～１．０×１０19／ｃｍ3、厚さ０．５μｍ程度で構成されている。また、ｐ型ディープ層５は、ベース領域３よりも高不純物濃度とされ、ｐ型不純物濃度が例えば１．０×１０17～１．０×１０19／ｃｍ3とされている。本実施形態では、ｐ型ディープ層５は、後述するソース電極９と電気的接続が行われるコンタクト領域も兼ねている。ｎ-型領域１６は、ベース領域３よりも下方において、ベース領域３から離れて形成されている。ｎ-型領域１６は、断面形状が三角形状、もしくはｐ型ディープ層５と接する部分が凹んで曲面となった三角ラウンド形状とされており、ｎ型不純物濃度がｎ-型ドリフト層２よりも高く、例えば１．０×１０16～４．０×１０16／ｃｍ3とされている。このようなｎ-型領域１６が形成されることにより、ｐ型ディープ層５の底部側の角部の断面形状が垂直もしくは鋭角にはならず、鈍角もしくは丸みを帯びた形状となっている。
　また、ベース領域３およびｎ+型ソース領域４を貫通してｎ-型ドリフト層２に達するように、紙面垂直方向を長手方向とするトレンチ６が形成されている。このトレンチ６の側面と接するように上述したベース領域３における高濃度ベース領域３ａや低濃度ベース領域３ｂおよびｎ+型ソース領域４が配置されている。
　さらに、ベース領域３のうちｎ+型ソース領域４とｎ-型ドリフト層２との間に位置する部分の表層部をチャネル領域として、このチャネル領域を含むトレンチ６の内壁面にはゲート絶縁膜７が形成されている。そして、ゲート絶縁膜７の表面にはドープドＰｏｌｙ－Ｓｉにて構成されたゲート電極８が形成されており、これらゲート絶縁膜７およびゲート電極８によってトレンチ６内が埋め尽くされている。
　このようにして、トレンチゲート構造が構成されている。このトレンチゲート構造は、図１の紙面垂直方向を長手方向として延設されており、複数のトレンチゲート構造が図１中の左右方向に並べられることでストライプ状とされている。また、上述したｎ+型ソース領域４およびｐ型ディープ層５もトレンチゲート構造の長手方向に沿って延設されたレイアウト構造とされている。
　また、ｎ+型ソース領域４およびｐ型ディープ層５の表面やゲート電極８の表面には、ソース電極９や図示しないゲート配線が形成されている。ソース電極９およびゲート配線は、複数の金属、例えばＮｉ／Ａｌ等にて構成されている。そして、複数の金属のうち少なくともｎ型ＳｉＣ、具体的にはｎ+型ソース領域４やｎ型ドープの場合のゲート電極８と接触する部分はｎ型ＳｉＣとオーミック接触可能な金属で構成されている。また、複数の金属のうち少なくともｐ型ＳｉＣ、具体的にはｐ型ディープ層５と接触する部分はｐ型ＳｉＣとオーミック接触可能な金属で構成されている。なお、これらソース電極９およびゲート配線は、図示しない層間絶縁膜上に形成されることで電気的に絶縁されている。そして、層間絶縁膜に形成されたコンタクトホールを通じて、ソース電極９はｎ+型ソース領域４およびｐ型ディープ層５と電気的に接触させられ、ゲート配線はゲート電極８と電気的に接触させられている。
　さらに、ｎ+型基板１の裏面側にはｎ+型基板１と電気的に接続されたドレイン電極１０が形成されている。このような構造により、ｎチャネルタイプの反転型のトレンチゲート構造の縦型ＭＯＳＦＥＴが構成されている。そして、この縦型ＭＯＳＦＥＴが形成されたセル領域の外周領域に、図示しない外周耐圧構造が備えられることで、本実施形態にかかるＳｉＣ半導体装置が構成されている。
　このようなＳｉＣ半導体装置に備えられる反転型のトレンチゲート構造の縦型ＭＯＳＦＥＴは、ゲート電極８にゲート電圧を印加すると、ベース領域３のうちトレンチ６に接している表面にチャネルが形成される。これにより、ソース電極９から注入された電子がｎ+型ソース領域４からベース領域３に形成されたチャネルを通った後、ｎ-型ドリフト層２に到達し、ソース電極９とドレイン電極１０との間に電流を流すという動作が行われる。
　このとき、本実施形態のＳｉＣ半導体装置では、ディープトレンチ１５をすべてｐ型ディープ層５によって埋め込んでしまうのではなく、ディープトレンチ１５の底部における角部をｎ-型領域１６としている。このため、ｎ-型領域１６が形成されることにより、ｐ型ディープ層５の底部側の角部の断面形状が垂直もしくは鋭角にはならず、鈍角もしくは丸みを帯びた形状となる。これにより、ｐ型ディープ層５の底部側の角部においてオフ時に電界集中によって電界強度が高くなることを抑制できる。したがって、縦型ＭＯＳＦＥＴの耐圧低下を抑制することが可能となる。そして、このようにｎ-型領域１６を形成することによって縦型ＭＯＳＦＥＴの耐圧低下を抑制できることから、ｐ型ディープ層５を必要以上に深く形成しなくても済み、オン抵抗の増大を抑制することが可能となる。
　また、ベース領域３を高濃度ベース領域３ａと低濃度ベース領域３ｂによって構成しており、これら高濃度ベース領域３ａと低濃度ベース領域３ｂによってチャネルが形成されるようにしている。このため、高濃度ベース領域３ａによってベース領域３内における空乏層の拡がりを抑制できる。したがって、ベース領域３内が完全空乏化してパンチスルーしてしまうことを防止でき、素子耐圧確保が可能になると共にトレンチ６の底部のゲート絶縁膜７の劣化防止も可能になる。また、閾値電圧が高濃度ベース領域３ａのｐ型不純物濃度に依存することになるため、高閾値電圧を得ることも可能となる。
　また、低濃度ベース領域３ｂの部分においてチャネル移動度が高められるため、高濃度ベース領域３ａを備えていたとしても、オン抵抗低減を図ることが可能となる。したがって、オン抵抗低減および素子耐圧確保が可能で、かつ、高閾値電圧が得られるトレンチゲート構造の縦型ＭＯＳＦＥＴとすることができる。
　また、高濃度ベース領域３ａが存在することで、オフ時においては、ｎ-型ドリフト層２とベース領域３との接合から発生するキャリアの引き抜き効果が高められるため、ドレインリーク電流を低減できる。
　また、ベース領域３のうちｎ-型ドリフト層２と接触する部分がすべてｐ型不純物濃度が高い高濃度ベース領域３ａとされていることから、ｎ-型ドリフト層２とベース領域３とのＰＮ接合にて構成される内蔵ダイオードに電流が流れる際の立上り電圧が低減できる。このため、内蔵ダイオードのオン電圧が低減され、内蔵ダイオードを積極的に用いた同期整流駆動時の損失低減を図ることも可能となる。
　さらに、オフ時において、高濃度ベース領域３ａ側からｎ-型ドリフト層２側に延びる空乏層によって、トレンチゲート構造の下方に等電位線が入り込み難くなるようにできる。このため、トレンチ６の底面においてゲート絶縁膜７に印加される電界集中を緩和でき、ゲート絶縁膜７の寿命向上、逆バイアス寿命向上を図ることが可能となる。
　続いて、図１のように構成された本実施形態にかかるＳｉＣ半導体装置の製造方法について、図２および図３を参照して説明する。
　〔図２（ａ）に示す工程〕
　まず、半導体基板として、ＳｉＣからなるｎ+型基板１の表面上にＳｉＣからなるｎ-型ドリフト層２がエピタキシャル成長させられた、いわゆるエピ基板を用意する。そして、このエピ基板をエピタキシャル成長装置内に配置し、ｎ-型ドリフト層２の表面に高濃度ベース領域３ａ、低濃度ベース領域３ｂ、ｎ+型ソース領域４を順にエピタキシャル成長する。
　〔図２（ｂ）に示す工程〕
　ｎ+型ソース領域４の表面に図示しないマスク材を配置したのち、フォトリソグラフィによってマスク材のうちのｐ型ディープ層５およびｎ-型領域１６の形成予定位置を開口させる。そして、マスク材を配置した状態でＲＩＥ（Reactive IonEtching）などの異方性エッチングを行うことで、ｐ型ディープ層５およびｎ-型領域１６の形成予定位置にディープトレンチ１５を形成する。
　〔図２（ｃ）、（ｄ）に示す工程〕
　図示しないエピタキシャル成長装置を用いて、図２（ｃ）に示すｎ-型領域１６を形成する工程と、図２（ｄ）に示すｐ型ディープ層１５を形成する工程を連続して行う。
　具体的には、図３に示すように、まず昇温期間としてエピタキシャル成長装置内の温度を例えば１６５０℃まで上昇させる。昇温期間については、例えば４０分以内程度の時間としている。また、このときにｎ型ドーパントを含むドーパントガスを導入する。その後、ｎ型ドーパントを含むドーパントガスからｐ型ドーパントを含むドーパントガスに切替えると共にＳｉＣ原料ガスを導入することでｎ-型領域１６を形成しつつｐ型ディープ層５をエピタキシャル成長させる。
　ＳｉＣ原料ガスとしては、例えばＳｉ原料となるシラン（ＳｉＨ4）やＣ原料となるプロパン（Ｃ3Ｈ8）等を用いることができる。また、ｐ型ディープ層５を形成する際のドーパントガスとしては、ｐ型ドーパントを含むＴＭＡ（トリメチルアルミニウム）を用いている。また、ｎ-型領域１６を形成する際のドーパントガスとしては、ｎ型ドーパントとなる窒素（Ｎ2）を用いている。さらに、必要に応じて、エッチングガスとして、例えば水素（Ｈ2）も導入している。
　このとき、ＳｉＣ原料ガスを導入する前に窒素を導入しておくと、雰囲気中への昇華などによって存在するＳｉ元素やＣ元素に基づいて、もしくは、ＳｉＣ原料ガスが導入された初期時に、ディープトレンチ１５の底部にｎ-型領域１６を形成することができる。このときのｎ-型領域１６の形成はｐ型ディープ層５の形成よりも前に行われ、ｎ-型領域１６が形成されてからｐ型ディープ層５が形成されるようにできる。特に、ｐ型ドーパントのように有機金属材料がドーパントとされる場合、そのドーパントがガス導入初期時にエピタキシャル成長装置のチャンバ内壁面に貼り付いて所望のｐ型不純物濃度となるまでに時間が掛かる立上り遅れが発生する。このため、ｎ-型領域１６がより容易に形成されるようにできる。さらに、エッチングガスを導入しつつエピタキシャル成長装置のチャンバ内の昇温を行っているため、昇温期間中にはエッチングとＳｉＣデポジションの平衡状態となる。その昇温期間中からｎ型ドーパントを導入していることから、より的確にディープトレンチ１５の角部にのみｎ-型領域１６が形成されるようにできる。
　そして、研削やＣＭＰ（Chemical MechanicalPolishing）などによる平坦化によって、ｐ型ディープ層５の形成の際にｎ+型ソース領域４の上に形成されたｐ型不純物層を除去し、ｎ+型ソース領域４の表面を露出させる。これにより、ディープトレンチ１５内にのみｎ-型領域１６やｐ型ディープ層５が配置された構造が形成される。
　〔図２（ｅ）に示す工程〕
　ｎ+型ソース領域４やｐ型ディープ層５の表面に図示しないマスク材を配置したのち、フォトリソグラフィによってマスク材のうちのトレンチ６の形成予定位置を開口させる。そして、マスク材を配置した状態でＲＩＥなどの異方性エッチングを行うことにより、セル領域においてトレンチ６を形成する。その後、マスク材を除去する。
　そして、必要に応じて、１６００℃以上の減圧下における水素雰囲気、例えば１６２５℃、２．７×１０4Ｐａ（＝２００Ｔｏｒｒ）の高温水素雰囲気での熱処理による水素エッチングを実施する。この水素エッチングによってトレンチ６の内壁面の丸め処理が行われ、トレンチ６の開口入口やコーナー部を丸められると共に、トレンチエッチングのダメージ除去が行われる。
　〔図２（ｆ）に示す工程〕
　ウェット雰囲気による熱酸化によってゲート絶縁膜７を形成したのち、ゲート絶縁膜７の表面にドープドＰｏｌｙ－Ｓｉ層を成膜し、このドープドＰｏｌｙ－Ｓｉ層をパターニングすることでトレンチ６内に残し、ゲート電極８を形成する。
　この後の工程については、従来と同様である。すなわち、層間絶縁膜の形成工程、フォト・エッチングによるコンタクトホール形成工程、電極材料をデポジションしたのちパターニングすることでソース電極９やゲート配線層を形成する工程、ｎ+型基板１の裏面にドレイン電極１０を形成する工程等を行う。これにより、図１に示すトレンチゲート構造の縦型ＭＯＳＦＥＴがセル領域に備えられたＳｉＣ半導体装置が完成する。
　以上説明したように、本実施形態で説明した反転型のトレンチゲート構造の縦型ＭＯＳＦＥＴを備えたＳｉＣ半導体装置では、ｐ型ディープ層５の底部側の角部、つまりディープトレンチ１５における底部側の角部にｎ-型領域１６が形成されるようにしている。このため、ｐ型ディープ層５の底部側の角部の断面形状を鈍角もしくは丸みを帯びた形状にできる。これにより、ｐ型ディープ層５の底部側の角部においてオフ時に電界集中によって電界強度が高くなることを抑制できる。したがって、縦型ＭＯＳＦＥＴの耐圧低下を抑制することが可能となる。そして、このようにｎ-型領域１６を形成することによって縦型ＭＯＳＦＥＴの耐圧低下を抑制できることから、ｐ型ディープ層５を必要以上に深く形成しなくても済み、オン抵抗の増大を抑制することが可能となる。
　（第２実施形態）
　第２実施形態について説明する。本実施形態は、第１実施形態に対してｐ型ディープ層５およびｎ-型領域１６の製造プロセスを変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
　本実施形態では、ｐ型ディープ層５およびｎ-型領域１６の形成の際におけるｎ型ドーパントを含むドーパントガスとｐ型ドーパントを含むドーパントガスの導入のタイミングを第１実施形態に対して変更している。
　具体的には、図４に示すように、昇温期間中にｎ型ドーパントを含むドーパントガスを導入しているが、その後、ＳｉＣ原料ガスを導入する前に、ｎ型ドーパントを含むドーパントガスからｐ型ドーパントを含むドーパントガスに切替えている。そして、ドーパントガスの切替えが終わってから、ＳｉＣ原料ガスの導入を行うようにしている。
　このように、ドーパントガスの切替えをＳｉＣ原料ガスの導入前に行い、ＳｉＣ原料ガスの導入前からｐ型ドーパントを含むドーパントガスが導入されるようにしても良い。これにより、ＳｉＣ原料ガスが導入される前に、エピタキシャル成長装置のチャンバ内壁面に貼り付くようにできることから、ＳｉＣ原料ガス導入後に貼りつくｐ型ドーパントの量を低減できる。したがって、より早くからｐ型ディープ層５が形成されるようにでき、ｎ-型領域１６の形成される範囲の縮小を図ることが可能となる。
　（第２実施形態の変形例）
　上記第２実施形態では、ＳｉＣ原料ガスの導入前に、ドーパントガスの切替えを行うようにしているが、逆に、図５に示すように、ＳｉＣ原料ガスの導入後にドーパントガスの切替えを行うようにすることもできる。このようにすれば、より遅くからｐ型ディープ層５が形成されるようにでき、ｎ-型領域１６の形成される範囲の拡大を図ることが可能となる。
　（第３実施形態）
　第３実施形態について説明する。本実施形態は、第１実施形態に対してｐ型ディープ層５の構成を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
　図６に示すように、本実施形態のＳｉＣ半導体装置に備えられる縦型ＭＯＳＦＥＴでは、ｐ型ディープ層５を二層構造としており、第１実施形態で説明したｐ型ディープ層５を上方ｐ型ディープ層５ａとして、この上方ｐ型ディープ層５ａおよびｎ-型領域１６の下方に、さらに下方ｐ型ディープ層５ｂを備えた構造としている。下方ｐ型ディープ層５ｂは、上方ｐ型ディープ層５ａと繋がっており、これらは共にソース電位とされる。また、下方ｐ型ディープ層５ｂは、その底部の角部が丸まった形状となっている。
　このように、ｐ型ディープ層５を上方ｐ型ディープ層５ａと下方ｐ型ディープ層５ｂの二層構造によって実現することもできる。このような構造とする場合においても、下方ｐ型ディープ層５ｂの底部の角部が丸まっていることから、電界集中を抑制できて、上記第１実施形態と同様の効果を得ることができる。
　また、このような構造とする場合、ｐ型ディープ層５の側面にｎ-型領域１６が形成された構造になることから、この部分においてｐ型ディープ層５よりｎ-型ドリフト層２側に伸びる空乏層の伸びを抑制することが可能となる。したがって、空乏層の伸びを抑制できる分、ＪＦＥＴ部の空乏化領域を縮小することができ、電流経路が広がるようにできるため、オン抵抗の低減を図ることが可能となる。
　なお、本実施形態にかかる縦型ＭＯＳＦＥＴの製造方法は、基本的には第１実施形態と同様である。ただし、ディープトレンチ１５を形成した後に、例えばディープトレンチ１５を形成する際に用いたマスクをそのまま用いてｐ型ドーパントのイオン注入を行うことで下方ｐ型ディープ層５ｂを形成する工程を行うようにする必要がある。このようにイオン注入を行うことによって下方ｐ型ディープ層５ｂを形成すると、下方ｐ型ディープ層５ｂの底部の角部が丸まった形状になるようにできる。
　（第４実施形態）
　第４実施形態について説明する。本実施形態では、半導体素子として縦型ＭＯＳＦＥＴに代えて縦型のＪＢＳを備えたＳｉＣ半導体装置について説明する。
　図７に示すように、本実施形態のＳｉＣ半導体装置も、ＳｉＣからなる高濃度不純物層を構成するｎ+型基板４１の表面側に、ｎ+型基板４１よりも低不純物濃度のＳｉＣからなるｎ-型ドリフト層４２が形成された半導体基板を用いて形成されている。この半導体基板としては、第１実施形態と同様のものを用いている。
　ｎ-型ドリフト層４２の上には、ｎ-型ドリフト層４２よりも高不純物濃度とされたｎ型層４３が形成されている。また、ｎ型層４３を貫通してｎ-型ドリフト層４２に達するようにディープトレンチ４４が形成され、この中にディープ層４５が形成されていると共に、ディープ層４５の角部、つまりディープトレンチ４４の底部の角部にｎ-型領域４６が形成されている。
　さらに、ｎ型層４３やディープ層４５の上には、これらと接触するようにショットキー電極４７が形成されている。そして、ｎ+型基板４１の裏面側、つまりｎ-型ドリフト層４２と反対側に裏面電極に相当するオーミック電極４８が備えられることで、図７に示す縦型ＪＢＳを備えたＳｉＣ半導体装置が構成されている。
　このように、ＪＢＳを備えたＳｉＣ半導体装置においても、ｐ型ディープ層４５の角部にｎ-型領域４６を備えることで、ｐ型ディープ層４５の底部側の角部の断面形状が垂直もしくは鋭角にはならず、鈍角もしくは丸みを帯びた形状となる。これにより、ｐ型ディープ層４５の底部側の角部においてオフ時に電界集中によって電界強度が高くなることを抑制できる。したがって、耐圧低下を抑制できることから、ｐ型ディープ層４５を必要以上に深く形成しなくても済み、オン抵抗の増大を抑制することが可能となる。
　続いて、図７のように構成された本実施形態にかかるＳｉＣ半導体装置の製造方法について、図８を参照して説明する。
　〔図８（ａ）に示す工程〕
　まず、半導体基板として、ＳｉＣからなるｎ+型基板４１の表面上にＳｉＣからなるｎ-型ドリフト層４２がエピタキシャル成長させられた、いわゆるエピ基板を用意する。
　〔図８（ｂ）に示す工程〕
　ｎ-型ドリフト層４２の表面にマスク材４９を配置したのち、フォトリソグラフィによってマスク材４９のうちのｐ型ディープ層４５およびｎ-型領域４６の形成予定位置を開口させる。そして、マスク材４９を配置した状態でＲＩＥなどの異方性エッチングを行うことで、ｐ型ディープ層４５およびｎ-型領域４６の形成予定位置にディープトレンチ４４を形成する。
　〔図８（ｃ）に示す工程〕
　マスク材４９を除去したのち、図２（ｃ）、（ｄ）と同様の工程を行う。これにより、ディープトレンチ４４内がｐ型ディープ層４５およびｎ-型領域４６によって埋め込まれる。
　〔図８（ｄ）に示す工程〕
　ｎ型層４３の表面上に形成されたｐ型ディープ層４５を構成するｐ型ＳｉＣ層を研削やＣＭＰなどによって除去し、ｎ型層４３を露出させる。
　この後の工程については図示しないが、ｎ型層４３やｐ型ディープ層４５の表面上にショットキー電極４７を形成する工程と、ｎ+型基板４１の裏面上にオーミック電極４８を形成する工程を行うことで、図７に示す縦型ＪＢＳが備えられたＳｉＣ半導体装置が完成する。
　以上説明したように、縦型ＪＢＳを備えるＳｉＣ半導体装置に対しても、ｐ型ディープ層４５およびｎ-型領域４６を備える構造を適用することができる。
　（他の実施形態）
　本開示は、上記した実施形態に準拠して記述されたが、当該実施形態に限定されるものではなく、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
　例えば、上記各実施形態では、ｎ+型ソース領域４をエピタキシャル成長によって形成しているが、ｎ+型ソース領域４についてはベース領域３の上層部に形成されていれば良いため、イオン注入などの他の手法によって形成することもできる。
　また、第２実施形態では、ベース領域３を高濃度ベース領域３ａと低濃度ベース領域３ｂに分けたが、単一の不純物濃度で構成しても良い。また、不純物濃度を異ならせる構成では、高濃度ベース領域３ａと低濃度ベース領域３ｂの境界部において不純物濃度が徐々に変化し、その境界部を挟んでｐ型不純物濃度が異なった高濃度ベース領域３ａと低濃度ベース領域３ｂとが積層された形態でも良い。また、低濃度ベース領域３ｂについては、ノンドープ、つまりほとんどｐ型ドーパントがドープされていない状態であるｉ型半導体によって構成されていても構わない。例えば、低濃度ベース領域３ｂのドープ量について、エピタキシャル成長時に雰囲気中に残留しているｐ型ドーパントがドープされる程度とすることができる。その場合、低濃度ベース領域３ｂでの高チャネル移動度化を更に実現することが可能となり、更なる低オン抵抗化が可能になる。
　さらに、上記各実施形態では、裏面側が高不純物濃度の裏面層、表面側がそれよりも低不純物濃度なドリフト層とされた半導体基板として、ｎ+型基板１の表面にｎ-型ドリフト層２を形成した構造を例に挙げて説明した。しかしながら、これは半導体基板の一例を示したに過ぎず、例えばｎ-型ドリフト層２にて構成される基板の裏面側にｎ型ドーパントをイオン注入すること、もしくはエピタキシャル成長によって裏面層を構成した半導体基板であっても良い。
　また、上記第４実施形態では、第１実施形態の構造および製造方法と同様のｐ型ディープ層４５およびｎ-型領域４６を例に挙げて説明したが、第２実施形態およびその変形例と同様の製造方法、第３実施形態と同様の構造および製造方法を適用することもできる。
　また、上記各実施形態では、第１導電型をｎ型、第２導電型をｐ型としたｎチャネルタイプの縦型ＭＯＳＦＥＴを例に挙げて説明したが、各構成要素の導電型を反転させたｐチャネルタイプの縦型ＭＯＳＦＥＴに対しても本開示を適用することができる。その場合、半導体基板の表面の面方位を（０００－１）カーボン面とすることで、ディープトレンチの側面にはｐ型の制限層を優位にエピタキシャル成長させられ、ディープトレンチの底部にはｎ型のディープ層を優位にエピタキシャル成長させることができる。
　さらに、上記各実施形態では、化合物半導体としてＳｉＣを例に挙げ、ディープトレンチ内に第２導電型のディープ層をエピタキシャル成長させる一例として下地層となるｎ-型ドリフト層２の上にｐ型ディープ層５を形成する場合を例に挙げて説明した。しかしながら、これも単なる一例を示したに過ぎない。すなわち、化合物半導体にて構成される第１導電型の下地層に対してディープトレンチを形成し、そのディープトレンチに第２導電型の化合物半導体にて構成されるディープ層をエピタキシャル成長する構造について、本開示を適用することができる。
　なお、結晶の方位を示す場合、本来ならば所望の数字の上にバー（－）を付すべきであるが、電子出願に基づく表現上の制限が存在するため、本明細書においては、所望の数字の前にバーを付すものとする。

Claims (13)

  1. 　化合物半導体装置であって、
    　化合物半導体にて構成される第１導電型の下地層（２、４２）を有する半導体基板（１、２、４１、４２）と、
    　前記下地層に対して形成されたディープトレンチ（１５、４４）の底部における角部に形成された第１導電型領域（１６、４６）と、
    　前記ディープトレンチ内において前記第１導電型領域を覆うように形成された第２導電型のディープ層（５、４５）と、を有し、
    　前記第１導電型領域は、断面形状が三角形状もしくは前記ディープ層と接する部分が凹んで曲面となった三角ラウンド形状とされている化合物半導体装置。
  2. 　前記第１導電型領域は、前記下地層よりも第１導電型不純物濃度が高い請求項１に記載の化合物半導体装置。
  3. 　裏面側に備えられた高不純物濃度となる裏面層（１）と、表面側に備えられ前記下地層を構成すると共に前記裏面層よりも低不純物濃度とされた第１導電型のドリフト層（２）と、を有する前記半導体基板（１、２）と、
    　前記ドリフト層の上に形成された第２導電型のベース領域（３）と、
    　前記ベース領域の上層部に形成され、前記ドリフト層よりも高不純物濃度の第１導電型のソース領域（４）と、
    　前記ソース領域の表面から前記ベース領域よりも深くまで形成されたゲートトレンチ（６）内に形成され、該ゲートトレンチの内壁面に形成されたゲート絶縁膜（７）と、前記ゲート絶縁膜の上に形成されたゲート電極（８）と、を有して構成されたトレンチゲート構造と、
    　前記ソース領域に電気的に接続されるソース電極（９）と、
    　前記半導体基板の裏面側における前記高濃度不純物層と電気的に接続されるドレイン電極（１０）と、を有する縦型ＭＯＳＦＥＴを備え、
    　前記ソース領域および前記ベース領域を貫通して前記ドリフト層に至り、かつ、前記ゲートトレンチよりも深い位置まで前記ディープトレンチ（１５）が形成され、該ディープトレンチ内における前記ベース領域よりも下方に、前記ベース領域から離れて前記第１導電型領域（１６）が形成されていると共に、該ディープトレンチ内において前記第１導電型領域を覆うように前記ディープ層（５）が形成されている請求項１または２に記載の化合物半導体装置。
  4. 　裏面側に備えられた高不純物濃度となる裏面層（４１）と、表面側に備えられ前記下地層を構成すると共に前記裏面層よりも低不純物濃度とされた第１導電型のドリフト層（４２）と、を有する前記半導体基板（４１、４２）と、
    　前記ドリフト層の上に形成され、前記ドリフト層よりも高不純物濃度となる第１導電型高濃度層（４３）と、を有するジャンクションバリアダイオードを備え、
    　前記第１導電型高濃度層を貫通し、前記ドリフト層に達するように前記ディープトレンチ（４４）が形成され、該ディープトレンチ内における底部の角部に前記第１導電型領域（４６）が形成されていると共に、該ディープトレンチ内において前記第１導電型領域を覆うように前記ディープ層（４５）が形成されている請求項１または２に記載の化合物半導体装置。
  5. 　前記ディープ層を上方ディープ層（５ａ）として、前記ディープトレンチの下方に、前記上方ディープ層と接すると共に底部の角部が丸まった第２導電型の下方ディープ層（５ｂ）が形成されている請求項１ないし４のいずれか１つに記載の化合物半導体装置。
  6. 　化合物半導体装置の製造方法であって、
    　化合物半導体にて構成される第１導電型の下地層（２、４２）を有する半導体基板（１、２、４１、４２）を用意することと、
    　前記下地層に対してディープトレンチ（１５、４４）を形成することと、
    　エピタキシャル成長装置内に第１導電型ドーパントを含むドーパントガスを導入しつつ、前記化合物半導体の原料ガスを導入し、前記ディープトレンチの底部における角部に第１導電型領域（１６、４６）を形成することと、
    　前記第１導電型領域を形成したのち、第２導電型ドーパントを含むドーパントガスを導入しつつ、前記化合物半導体の原料ガスを導入し、前記第１導電型領域の覆いつつ前記ディープトレンチ内に第２導電型のディープ層（５、４５）をエピタキシャル成長させることと、を含む化合物半導体装置の製造方法。
  7. 　前記第１導電型領域を形成すること、および、前記ディープ層をエピタキシャル成長させることは、前記化合物のエッチングガスを導入しつつ前記エピタキシャル成長装置内の昇温を行うとともに、昇温期間中から前記第１導電型ドーパントを含むドーパントガスの導入を行い、前記昇温期間後に前記第２導電型ドーパントを含むドーパントガスの導入を行うと共に前記化合物半導体の原料ガスを導入することによって行われる請求項６に記載の化合物半導体装置の製造方法。
  8. 　前記第１導電型領域を形成すること、および、前記ディープ層をエピタキシャル成長させることでは、前記化合物半導体の原料ガスの導入の前もしくは後において、前記第１導電型ドーパントを含むドーパントガスの導入から前記第２導電型ドーパントを含むドーパントガスの導入への切替えを行う請求項６または７に記載の化合物半導体装置の製造方法。
  9. 　前記第２導電型ドーパントを含むドーパントガスとしてトリメチルアルミニウムを用いる請求項６ないし８のいずれか１つに記載の化合物半導体装置の製造方法。
  10. 　前記第１導電型ドーパントを含むドーパントガスとして窒素を用いる請求項６ないし９のいずれか１つに記載の化合物半導体装置の製造方法。
  11. 　前記ディープ層を上方ディープ層（５ａ）として、
    　前記ディープトレンチを形成した後、該ディープトレンチの底部に対してイオン注入することで、第２導電型の下方ディープ層（５ｂ）を形成することを含む請求項６ないし１０のいずれか１つに記載の化合物半導体装置の製造方法。
  12. 　裏面側に備えられた裏面層（１）と、表面側に備えられ前記下地層を構成すると共に前記裏面層よりも低不純物濃度とされた第１導電型のドリフト層（２）と、を有する前記半導体基板（１、２）を用意することと、
    　前記ドリフト層（２）の上に第２導電型のベース領域（３）を形成することと、
    　前記ベース領域の上層部に、前記ドリフト層よりも高不純物濃度の第１導電型のソース領域（４）を形成することと、
    　前記ソース領域の表面から前記ベース領域よりも深くまでゲートトレンチ（６）を形成することと、
    　前記ゲートトレンチの内壁面にゲート絶縁膜（７）を形成すると共に、前記ゲート絶縁膜の上にゲート電極（８）を形成することでトレンチゲート構造を構成することと、
    　前記ソース領域に電気的に接続されるソース電極（９）を形成することと、
    　前記半導体基板の裏面側における前記裏面層と電気的に接続されるドレイン電極（１０）を形成することと、を含み、
    　前記ディープトレンチを形成することとして、前記ソース領域の表面から前記ベース領域を貫通して前記ドリフト層に達し、かつ、前記ゲートトレンチより深い位置まで前記ディープトレンチ（１５）を形成することを行い、
    　前記第１導電型領域を形成することとして、前記ディープトレンチ底部角部に前記第１導電型領域を形成する請求項６ないし１１のいずれか１つに記載の化合物半導体装置の製造方法。
  13. 　裏面側に備えられた高不純物濃度となる裏面層（４１）と、表面側に備えられ前記下地層を構成すると共に前記裏面層よりも低不純物濃度とされた第１導電型のドリフト層（４２）と、を有する前記半導体基板（４１、４２）と、
    　前記ドリフト層の上に、前記ドリフト層よりも高不純物濃度な第１導電型高濃度層（４３）を形成することと、
    　前記第１導電型高濃度層に接触するショットキー電極（４７）を形成することと、
    　前記裏面層に接触する裏面電極（４８）を形成することと、を含み、
    　前記ディープトレンチを形成することとして、前記第１導電型高濃度層の表面から該第１導電型高濃度層を貫通して前記ドリフト層に達するように前記ディープトレンチ（４４）を形成することを行う請求項６ないし１１のいずれか１つに記載の化合物半導体装置の製造方法。
     
PCT/JP2017/000799 2016-02-23 2017-01-12 化合物半導体装置およびその製造方法 WO2017145548A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/070,061 US10643851B2 (en) 2016-02-23 2017-01-12 Compound semiconductor device and production method for the same
DE112017000947.2T DE112017000947T5 (de) 2016-02-23 2017-01-12 Verbindungshalbleitervorrichtung und herstellungsverfahren für dieverbindungshalbleitervorrichtung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016032292A JP6651894B2 (ja) 2016-02-23 2016-02-23 化合物半導体装置およびその製造方法
JP2016-032292 2016-02-23

Publications (1)

Publication Number Publication Date
WO2017145548A1 true WO2017145548A1 (ja) 2017-08-31

Family

ID=59685318

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/000799 WO2017145548A1 (ja) 2016-02-23 2017-01-12 化合物半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US10643851B2 (ja)
JP (1) JP6651894B2 (ja)
DE (1) DE112017000947T5 (ja)
WO (1) WO2017145548A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6620889B2 (ja) * 2016-08-10 2019-12-18 日産自動車株式会社 半導体装置
JP6673232B2 (ja) * 2017-01-17 2020-03-25 株式会社デンソー 炭化珪素半導体装置
JP7379880B2 (ja) * 2019-06-21 2023-11-15 富士電機株式会社 半導体装置
JP7354029B2 (ja) * 2020-03-13 2023-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
JPWO2023199570A1 (ja) * 2022-04-14 2023-10-19
EP4391065A1 (en) * 2022-12-22 2024-06-26 Imec VZW Shielding structure for a vertical iii-nitride semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302091A (ja) * 2008-06-10 2009-12-24 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2013038308A (ja) * 2011-08-10 2013-02-21 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2014236189A (ja) * 2013-06-05 2014-12-15 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4453671B2 (ja) * 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP5582112B2 (ja) * 2011-08-24 2014-09-03 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5884617B2 (ja) * 2012-04-19 2016-03-15 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5751213B2 (ja) * 2012-06-14 2015-07-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US9318600B2 (en) * 2013-04-16 2016-04-19 Panasonic Intellectual Property Management Co., Ltd. Silicon carbide semiconductor device and method for manufacturing same
JP6341074B2 (ja) * 2014-01-24 2018-06-13 株式会社デンソー 半導体装置の製造方法
EP2977989B1 (en) 2014-07-25 2019-05-08 IMEC vzw Sample-and-hold circuit for an interleaved analog-to-digital converter
US9768284B2 (en) * 2015-03-05 2017-09-19 Infineon Technologies Americas Corp. Bipolar semiconductor device having a charge-balanced inter-trench structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302091A (ja) * 2008-06-10 2009-12-24 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2013038308A (ja) * 2011-08-10 2013-02-21 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2014236189A (ja) * 2013-06-05 2014-12-15 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20190019680A1 (en) 2019-01-17
DE112017000947T5 (de) 2018-10-31
JP6651894B2 (ja) 2020-02-19
JP2017152489A (ja) 2017-08-31
US10643851B2 (en) 2020-05-05

Similar Documents

Publication Publication Date Title
JP6048317B2 (ja) 炭化珪素半導体装置
JP6485382B2 (ja) 化合物半導体装置の製造方法および化合物半導体装置
JP6572423B2 (ja) 半導体装置および半導体装置の製造方法
WO2017145595A1 (ja) 化合物半導体装置およびその製造方法
WO2017145548A1 (ja) 化合物半導体装置およびその製造方法
JP5298565B2 (ja) 半導体装置およびその製造方法
WO2013187017A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2015159271A (ja) 半導体装置の製造方法
US7355223B2 (en) Vertical junction field effect transistor having an epitaxial gate
JP2014146666A (ja) 半導体装置
US7279368B2 (en) Method of manufacturing a vertical junction field effect transistor having an epitaxial gate
US9660046B2 (en) Method of manufacturing semiconductor device
JP2019004010A (ja) 半導体装置およびその製造方法
US9825125B2 (en) Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device
KR102100863B1 (ko) SiC MOSFET 전력 반도체 소자
WO2017145593A1 (ja) 化合物半導体装置の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 112017000947

Country of ref document: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17755990

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17755990

Country of ref document: EP

Kind code of ref document: A1