WO2017022620A1

WO2017022620A1 - アクティブマトリクス基板及び表示パネル

Info

Publication number: WO2017022620A1
Application number: PCT/JP2016/072160
Authority: WO
Inventors: 陽介藤川
Original assignee: シャープ株式会社
Priority date: 2015-08-03
Filing date: 2016-07-28
Publication date: 2017-02-09
Also published as: US10262590B2; US20180374422A1

Abstract

アレイ基板（１１ｂ）は、画素（ＰＸ）と、ソース配線（２０）と、ソース配線（２０）に接続される第１列回路部（２９）と、第１列回路部（２９）に接続される第１列接続配線（３６）と、複数の第１列接続配線（３６）に接続される単位回路（３０ａ）を有する第２列回路部（３０）と、接続対象となる単位回路（３０ａ）に対して行方向にずれた配置となるものを含むパネル側入力端子部（２４）と、単位回路（３０ａ）側から接続対象となるパネル側入力端子部（２４）側に向かって行方向及び列方向と交差する方向に沿って延在する第２斜め延在部（３７ａ）を有する第２列接続配線（３７）と、行方向について第２斜め延在部（３７ａ）が接続対象となる単位回路（３０ａ）側から入力端子部側へ向かう側の単位回路（３０ａ）ほど列方向について第１列回路部（２９）に近くなる配列とされた単位回路（３０ａ）を含む斜め配列回路部（３８）と、を備える。

Description

アクティブマトリクス基板及び表示パネル

　本発明は、アクティブマトリクス基板及び表示パネルに関する。

　携帯電話、スマートフォン、タブレット型ノートパソコンなどの携帯型の情報端末装置やコンピュータなどの電子機器には、液晶パネルなどの表示パネルを備えた表示装置が用いられている。このような表示装置の一例として下記特許文献１，２に記載されたものが知られている。

　特許文献１には、表示素子がマトリクス状に配列された素子アレイ領域と、これらを複数の列毎に順に時分割駆動する複数のサンプリングユニットを含むＲＧＢスイッチ回路と、このサンプリングユニットの配列ピッチよりも小さい配列ピッチで配列される複数のビデオ信号用保護ユニットを含むビデオ信号用保護回路と、を有するものが記載されている。

　特許文献２には、表示領域と、表示領域の周りの額縁領域と、額縁領域で表示領域の一辺に沿う端子領域と、端子領域の一部で表示領域の一辺に沿う実装領域と、表示領域及び実装領域の間の額縁領域で複数のソース信号線の隣り合う所定数毎に設けられた複数の単位回路が配列されたソース制御回路と、端子領域に沿う額縁領域で複数の単位回路から表示領域の一辺に所定角度で交差する方向に互いに平行に延びた後に、表示領域の一辺に直交する方向に互いに平行に延びて実装領域に到達する複数のビデオ信号線とを備え、複数の単位回路の少なくとも一部が各ビデオ信号線の所定角度で延びる方向に沿う順に表示領域側にずれて配列されるものが記載されている。

国際公開第２００８－５３６２２号公報

特開２０１３－１６０９６５号公報

（発明が解決しようとする課題）
　上記した特許文献１では、ビデオ信号用保護ユニットをサンプリングユニットよりも小さいピッチで配列させることで余剰領域を作り出しているものの、ビデオ信号用保護ユニットとソースドライバＩＣとを接続する配線に係る配置スペースに起因して額縁を狭くするのに限界があった。

　一方、上記した特許文献２では、複数の単位回路の少なくとも一部が各ビデオ信号線の所定角度で延びる方向に沿う順に表示領域側にずれて配列されることで一定の狭額縁化が図られているものの、単位回路の横方向のサイズの大小によってソース制御回路の縦方向のサイズが変化し易いため、設計によってはむしろソース制御回路の縦方向のサイズが大型化して狭額縁化を実現できない可能性がある。それに加えて、ソース制御回路における横方向の配置スペースが額縁領域の大部分にわたるものであるため、額縁領域の角部に高精細化や大型化に伴って増加する傾向にある各種配線や回路などを設置するためのスペースを確保するのが難しいものがあった。

　本発明は上記のような事情に基づいて完成されたものであって、狭額縁化及び高精細化などを図ることを目的とする。

（課題を解決するための手段）
　本発明のアクティブマトリクス基板は、行方向及び列方向に沿ってマトリクス状に配列される複数の画素と、前記列方向に沿って並ぶ複数の前記画素に接続される複数の列配線と、前記行方向に沿って延在し複数の前記列配線に接続される第１列回路部と、前記第１列回路部に接続される複数の第１列接続配線と、複数の前記画素との間に前記第１列回路部を挟む形で配されて複数の前記第１列接続配線にそれぞれ接続される複数の単位回路を有する第２列回路部と、前記第１列回路部との間に前記第２列回路部を挟む形で配されて前記第２列回路部に信号を入力するための信号入力部であって、接続対象となる前記単位回路に対して前記行方向にずれた配置となるものを含む複数の信号入力部と、前記第２列回路部における複数の前記単位回路と複数の前記信号入力部にそれぞれ接続され前記単位回路側から接続対象となる前記信号入力部側に向かって前記行方向及び前記列方向と交差する方向に沿って延在する斜め延在部を少なくとも有する複数の第２列接続配線と、前記第２列回路部における複数の前記単位回路の少なくとも一部が前記行方向及び前記列方向と交差する方向に沿って並んでなる斜め配列回路部であって、前記行方向について前記斜め延在部が接続対象となる前記単位回路側から前記信号入力部側へ向かう側の前記単位回路ほど前記列方向について前記第１列回路部に近くなる配列とされた複数の前記単位回路を含む斜め配列回路部と、を備える。

　第２列回路部に信号入力部からの信号が第２列接続配線を介して入力されると、その信号が第１列接続配線を介して第１列回路部に入力された後に列配線を介して複数の画素へと供給される。第２列回路部における複数の単位画素の少なくとも一部が行方向及び列方向と交差する方向に沿って並ぶことで斜め配列回路部が構成されており、この斜め配列回路部は、行方向について斜め延在部が接続対象となる単位回路側から信号入力部側へ向かう側の単位回路ほど列方向について第１列回路部に近くなる配列とされた複数の単位回路を含んでいるから、仮に複数の単位回路が行方向に沿って真っ直ぐに配列される場合に比べると、第２列回路部と信号入力部とを接続する第２列接続配線における斜め延在部が行方向に対してなす角度を小さくすることができる。これにより、第２列接続配線における列方向についての配置スペースが小さくなるので、当該アクティブマトリクス基板の狭額縁化が図られる。

　その上で、第２列回路部が第１列回路部から分離されているので、第１列回路部が第２列回路部における行方向のサイズを定める上での制約となることが避けられ、それにより第２列回路部における行方向のサイズを容易に小型化することができる。第２列回路部における行方向のサイズが小型化されれば、当該アクティブマトリクス基板における第２列回路部に対して行方向について外側のスペースを有効に利用することができ、例えば高精細化や大型化に伴って増加する傾向にある各種配線や回路などを上記スペースに設置することが可能となり、もって高精細化及び大型化を図る上で好適となる。このように当該アクティブマトリクス基板における第２列回路部に対して行方向について外側のスペースに各種配線や回路を設置すれば、第１列回路部に対して行方向について外側に上記のような各種配線や回路を設置せずに済むことになる。従って、第１列回路部における行方向のサイズを大きくして列方向のサイズを小さくすることが可能となり、それにより第１列回路部における列方向についての配置スペースが小型化される。もって、当該アクティブマトリクス基板のさらなる狭額縁化が図られる。

　本発明のアクティブマトリクス基板の実施態様として、次の構成が好ましい。
（１）前記第１列回路部及び前記第２列回路部は、前記行方向のサイズと前記列方向のサイズとが離散的に反比例するような相関関係をそれぞれ有しており、前記第２列回路部は、前記第１列回路部よりも前記行方向のサイズと前記列方向のサイズとに係る離散的な変化が相対的に緩やかなものとされる。このように、第２列回路部は、行方向のサイズと列方向のサイズとに係る離散的な変化が相対的に緩やかであるので、行方向のサイズを小型化しても、列方向のサイズが大型化し難いものとされる。ここで、「離散的な変化が緩やか」であることを言い換えると、注目した回路のレイアウトを平面視した場合に、１）隣接する配線同士の間のスペースが広い、２）配線やトランジスタとの間のスペースが広い、３）配線そのものが太く細線化できる余地がある、ことを指したものと理解してよい。従って、当該アクティブマトリクス基板における第２列回路部に対して行方向について外側のスペースを有効利用することができるとともに、第２列回路部における列方向についての配置スペースを小型化することができて当該アクティブマトリクス基板の狭額縁化に好適となる。これに対し、第１列回路部は、行方向のサイズと列方向のサイズとに係る離散的な変化が相対的に急であるものの、第１列回路部に対して行方向について外側に各種配線や回路を設置せずに済む。従って、第１列回路部における行方向のサイズを十分に大きくすることができ、もって列方向についての配置スペースを小型に保つことができる。これにより、当該アクティブマトリクス基板の狭額縁化を図る上でより好適となる。

（２）前記第１列回路部は、前記行方向に沿って並ぶ複数の前記画素にそれぞれ接続される複数の前記列配線に対して信号を振り分けるスイッチ回路を有する。スイッチ回路は、行方向のサイズと列方向のサイズとに係る離散的な変化が急になりがちであるものの、スイッチ回路を有する第１列回路部に対して行方向について外側に各種配線や回路を設置せずに済む。従って、第１列回路部における行方向のサイズを十分に大きくすることができ、もって列方向についての配置スペースを小型に保つことができる。これにより、当該アクティブマトリクス基板の狭額縁化を図る上で好適となる。

（３）前記スイッチ回路は、前記行方向に沿って直線的に並ぶ複数の単位スイッチからなり、前記単位スイッチは、前記行方向のサイズが、前記行方向に沿って並ぶ複数の前記画素の間のピッチと等しいものとされる。このようにすれば、単位スイッチにおける行方向のサイズが十分に大きなものとなるから、単位スイッチの機能を発揮させる確実性が高いものとなり、高精細化などにより好適となる。しかも、単位スイッチにおける行方向のサイズが、行方向に沿って並ぶ複数の画素の間のピッチと等しくなっているので、例えば単位スイッチと列配線との行方向についての位置関係を揃えることで画素と単位スイッチとに接続される列配線の配索経路を単純化することができる。

（４）前記第２列回路部は、前記第１列回路部に検査信号を供給可能な検査回路と、前記第１列回路部をサージから保護する保護回路と、の少なくともいずれか一方を有する。検査回路及び保護回路は、いずれも行方向のサイズと列方向のサイズとに係る離散的な変化が緩やかになりがちであるから、行方向のサイズを小型化しても、列方向のサイズが大型化し難いものとされる。従って、当該アクティブマトリクス基板における第２列回路部に対して行方向について外側のスペースを有効利用することができるとともに、第２列回路部における列方向についての配置スペースを小型化することができて当該アクティブマトリクス基板の狭額縁化に好適となる。

（５）前記第２列回路部は、前記検査回路と前記保護回路との双方を有する。このように第２列回路部が検査回路と保護回路との双方を有することで多機能化が図られているので、第２列回路部以外に検査回路や保護回路を設ける必要がなくなり、もって当該アクティブマトリクス基板の狭額縁化に好適となる。また、検査回路と保護回路との双方を有する第２列回路部における行方向のサイズを小型化しても、列方向のサイズが大型化し難いものとされる。

（６）前記第２列回路部は、前記検査回路と前記保護回路とのいずれか一方を有する。このようにすれば、第２列回路部における列方向のサイズをさらに小型化する上で好適となり、もって当該アクティブマトリクス基板の狭額縁化を図る上で好適となる。

（７）前記第２列回路部は、前記検査回路を選択的に有しており、前記第２列接続配線は、前記第１列接続配線よりも抵抗値が高い材料からなる。このようにすれば、第２列接続配線が第１列接続配線よりも抵抗値が高い材料からなるので、仮に信号入力部にサージが入力された場合でも、そのサージが第２列接続配線を通ることで第２列回路部に到達するまでの間に十分に減衰させることが可能となる。従って、第２列回路部に保護回路を含ませず、検査回路を選択的に含む構成としても、第２列回路部の保護機能が得られる。第２列接続配線が第２列回路部の保護機能を担うので、第２列接続配線とは別途に保護回路を設ける必要がなくなり、もって当該アクティブマトリクス基板の狭額縁化に好適となる。

（８）前記第１列回路部は、複数の前記画素に検査信号を供給可能な検査回路を有するのに対し、前記第２列回路部は、前記第１列回路部をサージから保護する保護回路を有する。このようにすれば、検査回路及び保護回路は、いずれも行方向のサイズと列方向のサイズとに係る離散的な変化が緩やかになりがちであるから、行方向のサイズを小型化しても、列方向のサイズが大型化し難いものとされる。このうちの保護回路が第２列回路部に有されているから、当該アクティブマトリクス基板における第２列回路部に対して行方向について外側のスペースを有効利用することができるとともに、第２列回路部における列方向についての配置スペースを小型化することができて当該アクティブマトリクス基板の狭額縁化に好適となる。一方、検査回路を有する第１列回路部も列方向のサイズが十分に小型に保たれるので、当該アクティブマトリクス基板の狭額縁化に好適となる。

（９）前記斜め配列回路部は、前記行方向について間隔を空けて一対配されて複数の前記単位回路の配列が対称をなすものとされており、前記行方向について一対の前記斜め配列回路部の間に介在する形で配されて前記第２列回路部における複数の前記単位回路の少なくとも一部が前記行方向に沿って直線的に並んでなる真直配列回路部が備えられる。このようにすれば、接続対象が真直配列回路部を構成する複数の単位回路とされる複数の信号入力部に係る配置自由度と、真直配列回路部を構成する複数の単位回路に接続される複数の第２列接続配線に係るレイアウト自由度と、が共に高いものとなる。例えば、複数の信号入力部を行方向に沿って等間隔に配置したり、複数の信号入力部を行方向について間隔を空けた２つのグループに分けて配置したりすることができ、そのような信号入力部の配置に応じて複数の第２列接続配線のレイアウトを適宜に変更することができる。これにより、複数の信号入力部に接続される部品の多様化に対応する上で好適となる。

（１０）前記第１列回路部に接続されて第１列制御信号が伝送される第１列制御配線と、前記第１列制御配線に接続されて前記第１列制御信号が入力される第１列制御信号入力部と、前記第２列回路部に接続されて第２列制御信号が伝送される第２列制御配線と、前記第２列制御配線に接続されて前記第２列制御信号が入力される第２列制御信号入力部と、前記第１列制御配線及び前記第２列制御配線の配索途中に設けられて前記第１列回路部及び前記第２列回路部をサージから保護する制御配線用保護回路部であって、前記第２列回路部に対して前記行方向に沿って並ぶ形で配される制御配線用保護回路部と、を備える。このようにすれば、第１列制御信号入力部や第２列制御信号入力部にサージが入力された場合でも、第１列制御配線及び第２列制御配線の配索途中に設けられる制御配線用保護回路部によって第１列回路部及び第２列回路部をサージから保護することができる。制御配線用保護回路部は、第２列回路部に対して行方向に沿って並ぶ形で配されており、第１列回路部に対して行方向に沿って並ぶ配置とはなっていないので、第１列回路部における行方向のサイズを十分に大きく確保することができ、それにより第１列回路部における列方向のサイズを小さく保つことができる。これにより、当該アクティブマトリクス基板の狭額縁化を図る上で好適となる。

　次に、上記課題を解決するために、本発明の表示パネルは、上記記載のアクティブマトリクス基板と、前記アクティブマトリクス基板に対して貼り合わせられる対向基板と、を備える。このような構成の表示パネルによれば、アクティブマトリクス基板の狭額縁化及び高精細化などが図られているので、表示パネルに表示される画像に係る表示品位が優れたものになるとともに高いデザイン性が得られる。

（発明の効果）
　本発明によれば、狭額縁化及び高精細化などを図ることができる。

本発明の実施形態１に係るドライバを実装した液晶パネルとフレキシブル基板と制御回路基板との接続構成を示す概略平面図液晶表示装置の長辺方向に沿った断面構成を示す概略断面図液晶パネルの断面構成を示す概略断面図液晶パネルを構成するアレイ基板のうち、ドライバ及びフレキシブル基板が実装される部分における配線などの構成を示す平面図ドライバ及びアレイ基板をＹ軸方向に沿って切断した断面図第２列回路部を構成する単位回路及び第２列接続配線の配列を説明するための平面図第２列回路部を構成する単位回路が行方向に沿って真っ直ぐに配される場合における単位回路及び第２列接続配線の配列を説明するための平面図第１列回路部の単位スイッチ及び第２列回路部の単位回路における行方向及び列方向の各サイズを説明するための平面図第１列回路部の単位スイッチにおける行方向のサイズと列方向のサイズとの相関関係を表すグラフ第２列回路部の単位回路における行方向のサイズと列方向のサイズとの相関関係を表すグラフ実施形態１の比較例である列回路部の単位スイッチ及び単位回路における行方向及び列方向の各サイズを説明するための平面図実施形態１の比較例である列回路部の単位スイッチにおける行方向のサイズと列方向のサイズとの相関関係を表すグラフ実施形態１の比較例である列回路部の単位回路における行方向のサイズと列方向のサイズとの相関関係を表すグラフ本発明の実施形態２に係るアレイ基板のうち、ドライバ及びフレキシブル基板が実装される部分における配線などの構成を示す平面図配線レイアウトを変更した平面図本発明の実施形態３に係るアレイ基板のうち、ドライバ及びフレキシブル基板が実装される部分における配線などの構成を示す平面図実施形態３の比較例に係るアレイ基板のうち、ドライバ及びフレキシブル基板が実装される部分における配線などの構成を示す平面図本発明の実施形態４に係るアレイ基板のうち、ドライバ及びフレキシブル基板が実装される部分における配線などの構成を示す平面図

　＜実施形態１＞
　本発明の実施形態１を図１から図１３によって説明する。本実施形態では、液晶表示装置１０について例示する。なお、各図面の一部にはＸ軸、Ｙ軸及びＺ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、上下方向については、図２などを基準とし、且つ同図上側を表側とするとともに同図下側を裏側とする。

　液晶表示装置１０は、図１及び図２に示すように、画像を表示可能な表示部ＡＡ及び表示部ＡＡ外の非表示部ＮＡＡを有する液晶パネル（表示パネル）１１と、液晶パネル１１を駆動するドライバ（表示素子駆動部、画素駆動部）２１と、ドライバ２１に対して各種入力信号を外部から供給する制御回路基板（外部の信号供給源）１２と、液晶パネル１１と外部の制御回路基板１２とを電気的に接続するフレキシブル基板（外部接続部品）１３と、液晶パネル１１に光を供給する外部光源であるバックライト装置（照明装置）１４と、を備える。また、液晶表示装置１０は、相互に組み付けた液晶パネル１１及びバックライト装置１４を収容・保持するための表裏一対の外装部材１５，１６をも備えており、このうち表側の外装部材１５には、液晶パネル１１の表示部ＡＡに表示された画像を外部から視認させるための開口部１５ａが形成されている。本実施形態に係る液晶表示装置１０は、携帯電話（スマートフォンなどを含む）、ノートパソコン（タブレット型ノートパソコンなどを含む）、ウェアラブル端末（スマートウォッチなどを含む）、携帯型情報端末（電子ブックやＰＤＡなどを含む）、携帯型ゲーム機、デジタルフォトフレームなどの各種電子機器（図示せず）に用いられるものである。このため、液晶表示装置１０を構成する液晶パネル１１の画面サイズは、数インチ～１０数インチ程度とされ、一般的には小型または中小型に分類される大きさとされている。

　先にバックライト装置１４について簡単に説明する。バックライト装置１４は、図２に示すように、表側（液晶パネル１１側）に向けて開口した略箱形をなすシャーシ１４ａと、シャーシ１４ａ内に配された図示しない光源（例えば冷陰極管、ＬＥＤ、有機ＥＬなど）と、シャーシ１４ａの開口部を覆う形で配される図示しない光学部材とを備える。光学部材は、光源から発せられる光を面状に変換するなどの機能を有するものである。

　続いて、液晶パネル１１について説明する。液晶パネル１１は、図１に示すように、全体として縦長な方形状（矩形状）をなしており、その長辺方向における一方の端部側（図１に示す上側）に片寄った位置に表示部（アクティブエリア、表示領域）ＡＡが配されるとともに、長辺方向における他方の端部側（図１に示す下側）に片寄った位置にドライバ２１及びフレキシブル基板１３がそれぞれ取り付けられている。この液晶パネル１１において表示部ＡＡ外の領域が、画像が表示されない非表示部（ノンアクティブエリア、非表示領域）ＮＡＡとされ、この非表示部ＮＡＡは、表示部ＡＡを取り囲む略枠状の領域（後述するＣＦ基板１１ａにおける額縁部分）と、長辺方向の他方の端部側に確保された領域（後述するアレイ基板１１ｂのうちＣＦ基板１１ａとは重畳せずに露出する部分）と、からなり、このうちの長辺方向の他方の端部側に確保された領域にドライバ２１及びフレキシブル基板１３の実装領域（取付領域）が含まれている。液晶パネル１１における短辺方向が各図面のＸ軸方向と一致し、長辺方向が各図面のＹ軸方向と一致している。なお、図１では、ＣＦ基板１１ａよりも一回り小さな枠状の一点鎖線が表示部ＡＡの外形を表しており、当該実線よりも外側の領域が非表示部ＮＡＡとなっている。

　液晶パネル１１は、図３に示すように、一対の透明な（透光性を有する）ガラス製の基板１１ａ，１１ｂと、両基板１１ａ，１１ｂ間に介在し、電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層１１ｃと、を備え、両基板１１ａ，１１ｂが液晶層１１ｃの厚さ分のギャップを維持した状態で図示しないシール剤によって貼り合わせられている。両基板１１ａ，１１ｂのうち表側（正面側）がＣＦ基板（対向基板）１１ａとされ、裏側（背面側）がアレイ基板（アクティブマトリクス基板、素子基板）１１ｂとされる。このうち、ＣＦ基板１１ａは、図１及び図２に示すように、短辺寸法がアレイ基板１１ｂと概ね同等であるものの、長辺寸法がアレイ基板１１ｂよりも小さなものとされるとともに、アレイ基板１１ｂに対して長辺方向についての一方（図１に示す上側）の端部を揃えた状態で貼り合わせられている。従って、アレイ基板１１ｂのうち長辺方向についての他方（図１に示す下側）の端部は、所定範囲にわたってＣＦ基板１１ａが重なり合うことがなく、表裏両板面が外部に露出した状態とされており、ここに後述するドライバ２１及びフレキシブル基板１３の実装領域（各端子部２２～２４の配置領域）が確保されている。なお、両基板１１ａ，１１ｂの内面側には、液晶層１１ｃに含まれる液晶分子を配向させるための配向膜１１ｄ，１１ｅがそれぞれ形成されている。また、両基板１１ａ，１１ｂの外面側には、それぞれ偏光板１１ｆ，１１ｇが貼り付けられている。

　続いて、アレイ基板１１ｂ及びＣＦ基板１１ａにおける表示部ＡＡ内に存在する構成について順次に詳しく説明する。アレイ基板１１ｂの内面側（液晶層１１ｃ側、ＣＦ基板１１ａとの対向面側）には、図３及び図４に示すように、スイッチング素子（表示素子）であるＴＦＴ（Thin Film Transistor）１７及び画素電極１８が多数個ずつマトリクス状に並んで設けられるとともに、これらＴＦＴ１７及び画素電極１８の周りには、格子状をなすゲート配線（行配線、行制御線、走査線）１９及びソース配線（列配線、列制御線、データ線）２０が取り囲むようにして配設されている。言い換えると、格子状をなすゲート配線１９及びソース配線２０の交差部に、ＴＦＴ１７及び画素電極１８が行方向（Ｘ軸方向）及び列方向（Ｙ軸方向）に沿って行列状（マトリクス状）に並んで配置されている。

　ゲート配線１９及びソース配線２０は、図４に示すように、それぞれ金属材料（導電材料）からなり、相互の交差部位間には図示しない絶縁膜が介在する形で配されている。また、ゲート配線１９に並行するとともに画素電極１８を横切りつつ絶縁膜を介して重畳することで画素電極１８との間で補助容量（Ｃｓ容量）を形成する複数の容量配線（Ｃｓ配線）１１ｃｓが設けられている。容量配線１１ｃｓは、ゲート配線１９と同じ金属材料からなり、Ｙ軸方向についてゲート配線１９と交互に並んで配されている。複数の容量配線１１ｃｓは、一方の端部が後述する行回路部２８に隣接する位置にて列方向に沿って延在する容量幹配線１１ｃｓｓにそれぞれ接続されている。ゲート配線１９とソース配線２０とがそれぞれＴＦＴ１７のゲート電極とソース電極とに接続され、画素電極１８がＴＦＴ１７のドレイン電極に接続されている。ゲート配線１９、ゲート電極及び容量配線１１ｃｓは、相対的に下層側（ガラス基板側）に配される第１金属膜（ゲートメタル）からなるのに対し、ソース配線１９、ソース電極、ドレイン電極及び容量幹配線１１ｃｓｓは、第１金属膜に対して上記した絶縁膜を介して相対的に上層側に配される第２金属膜（ソースメタル）からなるものとされる。第１金属膜には、Ｔａ（タンタル）、Ｗ（タングステン）などの融点が高く且つシート抵抗が大きな金属材料が用いられるのに対し、第２金属膜には、Ａｌ（アルミニウム）、Ｃｒ（クロム）などの腐食等には弱いがシート抵抗が低い金属材料が用いられている。これら第１金属膜及び第２金属膜は、単層構造であってもよいが複数の金属層を積層してなる積層構造であっても構わない。

　このＴＦＴ１７は、図４に示すように、ソース電極とドレイン電極とを架け渡して両電極間での電子の移動を可能とする半導体膜が、多結晶化されたシリコン薄膜の一種であるＣＧシリコン（Continuous Grain Silicon）薄膜からなるものとされている。ＣＧシリコン薄膜は、例えばアモルファスシリコン薄膜に金属材料を添加し、５５０℃以下程度の低温で短時間の熱処理を行うことで形成されており、それによりシリコン結晶の結晶粒界における原子配列に連続性を有している。ＣＧシリコン薄膜は、アモルファスシリコン薄膜などに比べると、電子移動度が例えば２００～３００ｃｍ^２／Ｖｓ程度と高くなっているので、ＴＦＴ１７を容易に小型化して画素電極１８の透過光量を極大化することができ、もって高精細化及び低消費電力化を図る上で好適とされる。このような半導体膜を有するＴＦＴ１７は、半導体膜が最下層に配され、その上層側に絶縁膜を介してゲート電極が積層されてなる、スタガ型（コプレーナ型）とされている。また、画素電極１８は、平面に視て縦長の方形状（矩形状）をなすとともに、ＩＴＯ（Indium Tin Oxide）或いはＺｎＯ（Zinc Oxide）といった透明電極材料からなる。

　一方、ＣＦ基板１１ａには、図３に示すように、赤色（Ｒ），緑色（Ｇ），青色（Ｂ）を呈する３色の着色部からなるカラーフィルタ１１ｈが設けられている。カラーフィルタ１１ｈを構成する各着色部は、行方向（Ｘ軸方向）及び列方向（Ｙ軸方向）に沿って行列状（マトリクス状）に並んで複数ずつ配列されており、それぞれがアレイ基板１１ｂ側の各画素電極１８と平面に視て重畳する配置とされている。カラーフィルタ１１ｈをなす各着色部間には、混色を防ぐための略格子状の遮光層（ブラックマトリクス）１１ｉが形成されている。遮光層１１ｉは、上記したゲート配線１９及びソース配線２０と平面に視て重畳する配置とされる。カラーフィルタ１１ｈ及び遮光層１１ｉの表面には、アレイ基板１１ｂ側の画素電極１８と対向するベタ状の対向電極１１ｊが設けられている。

　アレイ基板１１ｂに設けられた画素電極１８及びそれに接続されたＴＦＴ１７は、図３及び図４に示すように、画素ＰＸを構成しており、当該画素ＰＸは、自身を構成する画素電極１８と対向するカラーフィルタ１１ｈの着色部に応じた色を呈するものとされる。従って、画素ＰＸには、赤色を呈するもの（赤色画素）と、緑色を呈するもの（緑色画素）と、青色を呈するもの（青色画素）と、が含まれており、これらが１つの表示単位を構成するとともに、行方向（Ｘ軸方向）及び列方向（Ｙ軸方向）に沿って行列状（マトリクス状）に並んで複数ずつ繰り返し配列されている。このように行列状に配列された多数の画素ＰＸのうち、行方向に沿って並ぶ複数の画素ＰＸが同じゲート配線１９に接続されることで画素行を構成し、列方向に沿って並ぶ複数の画素ＰＸが同じソース配線２０に接続されることで画素列を構成している。従って、画素行を構成する各画素ＰＸの各ＴＦＴ１７には、同じゲート配線１９からの走査信号が供給されるのに対し、画素列を構成する各画素ＰＸの各ＴＦＴ１７には、同じソース配線２０からの画像信号（データ信号、ビデオ信号）が供給されるようになっている。画素行は、列方向に沿って複数が並んで配されているのに対し、画素列は、行方向に沿って複数が並んで配されている。画素行を構成する複数の画素ＰＸは、隣り合うものの色が互いに異なるのに対し、画素列を構成する複数の画素ＰＸは、隣り合う者の色が同一とされる。なお、図４には、簡略化した画素ＰＸを１つのみ代表して図示している。

　制御回路基板１２は、図１及び図２に示すように、バックライト装置１４におけるシャーシ１４ａの裏面（液晶パネル１１側とは反対側の外面）にネジなどにより取り付けられている。この制御回路基板１２は、紙フェノールないしはガラスエポキシ樹脂製の基板上に、ドライバ２１に各種入力信号を供給するための電子部品が実装されるとともに、図示しない所定のパターンの配線（導電路）が配索形成されている。この制御回路基板１２には、フレキシブル基板１３の一方の端部（一端側）が図示しない異方性導電膜（ＡＣＦ：Anisotropic Conductive Film）を介して電気的に且つ機械的に接続されている。

　フレキシブル基板（ＦＰＣ基板）１３は、図２に示すように、絶縁性及び可撓性を有する合成樹脂材料（例えばポリイミド系樹脂等）からなる基材を備え、その基材上に多数本の配線パターン（図示せず）を有しており、長さ方向についての一方の端部が既述した通りシャーシ１４ａの裏面側に配された制御回路基板１２に接続されるのに対し、他方の端部（他端側）が液晶パネル１１におけるアレイ基板１１ｂに接続されているため、液晶表示装置１０内では断面形状が略Ｕ型となるよう折り返し状に屈曲されている。フレキシブル基板１３における長さ方向についての両端部においては、配線パターンが外部に露出して端子部（図示せず）を構成しており、これらの端子部がそれぞれ制御回路基板１２及びアレイ基板１１ｂに対して電気的に接続されている。これにより、制御回路基板１２側から供給される入力信号を液晶パネル１１側に伝送することが可能とされている。

　ドライバ２１は、図１に示すように、内部に駆動回路を有するＬＳＩチップからなるものとされ、信号供給源である制御回路基板１２から供給される信号に基づいて作動することで、信号供給源である制御回路基板１２から供給される入力信号を処理して出力信号を生成し、その出力信号を液晶パネル１１の表示部ＡＡへと出力するものとされる。このドライバ２１は、平面に視て横長の方形状をなす（液晶パネル１１の短辺に沿って長手状をなす）とともに、液晶パネル１１のアレイ基板１１ｂにおける非表示部ＮＡＡに対して直接実装され、つまりＣＯＧ（Chip On Glass）実装されている。なお、ドライバ２１の長辺方向がＸ軸方向（液晶パネル１１の短辺方向）と一致し、同短辺方向がＹ軸方向（液晶パネル１１の長辺方向）と一致している。

　次に、アレイ基板１１ｂの非表示部ＮＡＡに対する、フレキシブル基板１３及びドライバ２１の接続構造について説明する。アレイ基板１１ｂの非表示部ＮＡＡのうちＣＦ基板１１ａとは重畳しない非重畳部分には、図１に示すように、フレキシブル基板１３の端部及びドライバ２１がそれぞれ取り付けられており、フレキシブル基板１３の端部がアレイ基板１１ｂにおける短辺方向（Ｘ軸方向）に沿った端部に配されるのに対して、ドライバ２１がアレイ基板１１ｂにおいてフレキシブル基板１３よりも表示部ＡＡ側に位置して配されている。言い換えると、ドライバ２１は、非表示部ＮＡＡにおいて、表示部ＡＡとフレキシブル基板１３との間に挟まれた位置に配されているのに対し、フレキシブル基板１３は、その端部（液晶パネル１１に対する取付部位）がドライバ２１に対して表示部ＡＡ側とは反対側に配されている。アレイ基板１１ｂの非表示部ＮＡＡにおいてフレキシブル基板１３とドライバ２１との間と、ドライバ２１と表示部ＡＡとの間とには、アレイ基板１１ｂの長辺方向（ドライバ２１の短辺方向、Ｙ軸方向）について所定の間隔がそれぞれ空けられている。フレキシブル基板１３は、その端部がアレイ基板１１ｂの短辺側の端部における中央付近に取り付けられており、その取り付けられた端部がアレイ基板１１ｂの短辺側の端部（短辺方向、Ｘ軸方向）に沿って延在している。フレキシブル基板１３におけるアレイ基板１１ｂに対して取り付けられた端部の寸法は、アレイ基板１１ｂの短辺寸法よりも小さくなっている。一方、ドライバ２１は、その長辺方向をアレイ基板１１ｂの短辺方向（Ｘ軸方向）と一致させた姿勢で非表示部ＮＡＡにおけるアレイ基板１１ｂの短辺方向についての中央付近に実装されている。ドライバ２１は、アレイ基板１１ｂの短辺方向についてフレキシブル基板１３に対して偏心した配置とされている。また、ドライバ２１の長辺寸法は、フレキシブル基板１３におけるアレイ基板１１ｂに取り付けられた端部の長さ寸法よりも小さなものとされる。

　上記したアレイ基板１１ｂにおけるフレキシブル基板１３の実装領域（外部接続部材実装領域）には、図４に示すように、フレキシブル基板１３側から入力信号の供給を受ける外部接続端子部２２が形成されている。その一方、アレイ基板１１ｂにおけるドライバ２１の実装領域（表示素子駆動部実装領域、画素駆動部実装領域）には、ドライバ２１に信号を出力するためのパネル側出力端子部２３と、ドライバ２１からの信号が入力されるパネル側入力端子部（信号入力部）２４と、が設けられている。また、外部接続端子部２２の一部とパネル側出力端子部２３とは、非表示部ＮＡＡのうち、フレキシブル基板１３の実装領域とドライバ２１の実装領域との間を横切る形で配索形成された接続配線２７によって電気的に接続されている。これに対して、ドライバ２１には、パネル側出力端子部２３に電気的に接続されるドライバ側入力端子部（表示素子駆動部側信号入力部）２５と、パネル側入力端子部２４に電気的に接続されるドライバ側出力端子部（表示素子駆動部側出力端子部）２６とが設けられている。なお、図４では、フレキシブル基板１３及びドライバ２１を二点鎖線により図示している。また、図４では、ゲート配線１９、ソース配線２０及び容量配線１１ｃｓからなる表示に係る配線群を取り囲む形で描かれた一点鎖線が表示部ＡＡの外形を表しており、当該一点鎖線よりも外側の領域が非表示部ＮＡＡとなっている。また、図４では、ドライバ２１に対して同図上側に隣り合う形でＣＦ基板１１ａにおける他方の端部に係る外形を一点鎖線により図示している。

　外部接続端子部２２、パネル側出力端子部２３、パネル側入力端子部２４及び接続配線２７は、図４に示すように、それぞれ例えばゲート配線１９と同じ第１金属膜からなり、その表面が画素電極１８と同じＩＴＯ或いはＺｎＯといった透明電極材料によって覆われてなる。従って、外部接続端子部２２、パネル側出力端子部２３、パネル側入力端子部２４及び接続配線２７は、液晶パネル１１（アレイ基板１１ｂ）の製造工程においてゲート配線１９や画素電極１８をパターニングする際に既知のフォトリソグラフィー法によりこれらと同時にアレイ基板１１ｂ上にパターニングされている。このうち、外部接続端子部２２には、接続配線２７を介してパネル側出力端子部２３に接続されてドライバ２１に信号を供給するための複数のドライバ用外部接続端子部２２Ａと、ドライバ２１以外のものであって後述する行回路部２８及び各列回路部２９，３０や容量幹配線１１ｃｓｓに電源用電力などを供給するための複数の非ドライバ用外部接続端子部２２Ｂと、が含まれている。この非ドライバ用外部接続端子部２２Ｂには、容量幹配線１１ｃｓｓに直接接続されて電源を供給するものが含まれている。

　パネル側出力端子部２３及びパネル側入力端子部２４上には、図５に示すように、異方性導電膜（ＡＣＦ：Anisotropic Conductive Film）ＡＣＦが塗布されており、この異方性導電膜ＡＣＦに含まれる導電性粒子ＡＣＦａを介してドライバ２１のドライバ側入力端子部２５がパネル側出力端子部２３に対して、ドライバ側出力端子部２６がパネル側入力端子部２４に対してそれぞれ電気的に接続されている。なお、図示は省略するが、外部接続端子部２２についても上記したパネル側出力端子部２３及びパネル側入力端子部２４と同様に第１金属膜及び透明電極膜からなる断面構造を有しており、異方性導電膜を介してフレキシブル基板１３の端子部に対して電気的に接続されている。パネル側出力端子部２３及びパネル側入力端子部２４は、図４に示すように、アレイ基板１１ｂの非表示部ＮＡＡのうちドライバ２１と平面に視て重畳する位置、つまりドライバ２１の実装領域に配されている。パネル側出力端子部２３とパネル側入力端子部２４とは、間に所定の間隔を空けつつＹ軸方向（ドライバ２１と表示部ＡＡとの並び方向、ドライバ２１の短辺方向）に沿って並んで配されている。このうち、パネル側出力端子部２３は、アレイ基板１１ｂにおけるドライバ２１の実装領域のうち、フレキシブル基板１３側（表示部ＡＡ側とは反対側）に配されているのに対し、パネル側入力端子部２４は、表示部ＡＡ側（フレキシブル基板１３側とは反対側）に配されている。パネル側出力端子部２３及びパネル側入力端子部２４は、Ｘ軸方向、つまりドライバ２１の長辺方向（ドライバ２１と表示部ＡＡとの並び方向と直交する方向）に沿って多数個ずつがそれぞれ所定の間隔を空けて直線的に並んで配置されている。

　パネル側入力端子部２４には、図４に示すように、ドライバ２１から出力される出力信号に含まれる画像信号（データ信号、ビデオ信号）が入力される複数のパネル側画像入力端子部２４Ａと、同出力信号に含まれる制御信号が入力される複数のパネル側制御入力端子部２４Ｂと、が含まれている。パネル側画像入力端子部２４Ａは、パネル側入力端子部２４群のうちＸ軸方向について図４に示す右端位置（一方の端位置）から左側に向けて多数個がＸ軸方向に沿って間欠的に並んで配されており、パネル側入力端子部２４群の大部分（大多数）を占めている。これに対し、パネル側制御入力端子部２４Ｂは、パネル側入力端子部２４群のうちＸ軸方向について図４に示す左端位置（他方の端位置）から右側に向けて５つがＸ軸方向に沿って間欠的に並んで配されており、パネル側入力端子部２４群のごく一部（小数）を占めている。パネル側画像入力端子部２４Ａ及びパネル側制御入力端子部２４Ｂは、Ｙ軸方向についてほぼ同じ位置に配されるとともに、Ｘ軸方向に沿って一直線状に並んで配置されている。

　ドライバ側入力端子部２５及びドライバ側出力端子部２６は、図５に示すように、金などの導電性に優れた金属材料からなるとともにドライバ２１の底面（アレイ基板１１ｂとの対向面）から突出するバンプ状をなしている。ドライバ側入力端子部２５及びドライバ側出力端子部２６は、ドライバ２１内に有される処理回路にそれぞれ接続されており、ドライバ側入力端子部２５から入力された入力信号を処理回路にて処理した後、ドライバ側出力端子部２６へと出力することが可能とされる。ドライバ側入力端子部２５及びドライバ側出力端子部２６は、パネル側出力端子部２３及びパネル側入力端子部２４と同様にＸ軸方向、つまりドライバ２１の長辺方向に沿って多数個ずつがそれぞれ所定の間隔を空けて直線的に並列配置されている。

　一方、アレイ基板１１ｂにおける非表示部ＮＡＡのうち、表示部ＡＡにおける短辺部と長辺部とにそれぞれ隣り合う位置には、図４に示すように、表示部ＡＡのゲート配線１９に接続される行回路部（行制御回路部）２８と、ソース配線２０に接続される第１列回路部（第１列制御回路部）２９と、が設けられ、さらには表示部ＡＡとの間に第１列回路部２９を挟み込む形で第２列回路部（第２列制御回路部）３０が設けられている。行回路部２８、第１列回路部２９及び第２列回路部３０は、ＴＦＴ１７と同じＣＧシリコン薄膜をベースとしてアレイ基板１１ｂ上にモノリシックに形成されることで、ＴＦＴ１７への出力信号の供給を制御するための制御回路を有している。これら行回路部２８、第１列回路部２９及び第２列回路部３０は、液晶パネル１１（アレイ基板１１ｂ）の製造工程においてゲート配線１９、ソース配線２０、各種絶縁膜、ＴＦＴ１７を構成するゲート電極、ソース電極、ドレイン電極、半導体膜などをパターニングする際に既知のフォトリソグラフィー法により同時にアレイ基板１１ｂ上にパターニングされている。さらには、アレイ基板１１ｂにおける非表示部ＮＡＡには、第１列回路部２９と第２列回路部３０とに接続される第１列接続配線３６と、第２列回路部３０とパネル側入力端子部２４を構成するパネル側画像入力端子部２４Ａとに接続される第２列接続配線３７と、が設けられている。

　このうち、行回路部２８は、図４に示すように、表示部ＡＡにおける図４に示す左側の長辺部に隣り合う位置に配されており、Ｙ軸方向に沿って延在する縦長の方形状の範囲に形成されている。行回路部２８は、その長辺寸法が表示部ＡＡにおける長辺寸法と概ね同じ程度の大きさとされている。行回路部２８は、表示部ＡＡに配されたゲート配線１９に接続されるとともに、非表示部ＮＡＡに配された複数ずつの行制御配線３１及び行電源配線３２に接続されている。行制御配線３１は、行回路部２８の駆動を制御する信号（クロック信号など）を供給するためのものであり、一端側が行回路部２８に接続される第１行制御配線３１Ａと、一端側がパネル側制御入力端子部２４Ｂの一部や非ドライバ用外部接続端子部２２Ｂの一部に接続される第２行制御配線３１Ｂと、からなる。第１行制御配線３１Ａ及び第２行制御配線３１Ｂにおける各他端側には、保護回路部３３の一部が接続されている。保護回路部３３は、パネル側制御入力端子部２４Ｂや非ドライバ用外部接続端子部２２Ｂにサージが入力された場合に行回路部２８をサージから保護することが可能とされる。保護回路部３３は、行方向（Ｘ軸方向）に沿って延在していて後述する第２列回路部３０と列方向（Ｙ軸方向）の配置が重なり合っている。つまり、保護回路部３３と第２列回路部３０とは、行方向に沿って並ぶ形で配されている。行電源配線３２は、行回路部２８に電源電力を供給するためのものである。行電源配線３２は、一端側が行回路部２８に、他端側が非ドライバ用外部接続端子部２２Ｂの一部に、それぞれ接続されており、アレイ基板１１ｂのうち保護回路部３３及び行制御配線３１よりもさらに外周側を回り込む形で配索されている。

　行回路部２８は、行制御配線３１を介して供給される信号に基づいて走査信号を、各ゲート配線１９に所定のタイミングで供給して各ゲート配線１９を順次に走査する走査回路を有している。具体的には、ゲート配線１９は、アレイ基板１１ｂの表示部ＡＡにおいてＹ軸方向に沿って多数本が並んで配置されているのに対して、行回路部２８は、走査回路によってドライバ２１からの出力信号に含まれる走査信号を、表示部ＡＡにおいて図４（図１）に示す上端位置のゲート配線１９から下端位置のゲート配線１９に至るまで順次に供給することで、ゲート配線１９の走査を行っている。このように行回路部２８は、通常の使用に際して液晶パネル１１に画像を表示する上で必須の構成であり、後述する第１列回路部２９と共に常用回路（常用表示回路）を構成している。また、行回路部２８には、レベルシフタ回路やバッファ回路などの付属回路が備えられている。

　第１列回路部２９は、図４に示すように、多数の画素ＰＸが配された領域である表示部ＡＡにおける図４に示す下側の短辺部に隣り合う位置に配されており、行方向（Ｘ軸方向）に沿って延在する横長の方形状の範囲に形成されている。第１列回路部２９は、その長辺寸法（行方向のサイズ）が表示部ＡＡにおける短辺寸法と概ね同じ程度の大きさとされている。この第１列回路部２９は、表示部ＡＡに配されたソース配線２０に接続されるとともに、非表示部ＮＡＡに配された複数ずつの第１列制御配線３４及び第１列接続配線３６に接続されている。第１列制御配線３４は、第１列回路部２９の駆動を制御する信号（サンプリング信号など）を供給するためのものであり、一端側が第１列回路部２９に接続される第１回路側列制御配線３４Ａと、一端側がパネル側制御入力端子部２４Ｂの一部（第１列制御信号入力部）に接続される第１端子側列制御配線３４Ｂと、からなる。第１回路側列制御配線３４Ａ及び第１端子側列制御配線３４Ｂにおける各他端側には、既述した保護回路部３３の一部（制御配線用保護回路部）が接続されている。第１列接続配線３６は、第１回路側列制御配線３４Ａ群に対して行方向について行回路部２８寄りに配置されている。第１列接続配線３６の詳細に関しては、後に改めて説明する。

　第１列回路部２９は、図４に示すように、ドライバ２１側から供給される出力信号に含まれる画像信号を、各ソース配線２０に振り分けるスイッチ回路（ＲＧＢスイッチ回路）を有している。具体的には、ソース配線２０は、アレイ基板１１ｂの表示部ＡＡにおいて行方向に沿って多数本が並んで配置されるとともに、赤色、緑色及び青色の各色の画素ＰＸをなす各ＴＦＴ１７にそれぞれ接続されているのに対して、第１列回路部２９は、スイッチ回路によってドライバ２１側から供給される画像信号を赤色、緑色及び青色の各ソース配線２０に振り分けて供給している。第１列回路部２９に含まれるスイッチ回路は、行方向に沿って直線状に並んで配される多数の単位スイッチ２９ａからなり、赤色、緑色及び青色の各色の画素ＰＸに係るソース配線２０に接続される３つの単位スイッチ２９ａが一表示単位を分担している。このように第１列回路部２９は、通常の使用に際して液晶パネル１１に画像を表示する上で必須の構成であり、行回路部２８と共に常用回路（常用表示回路）を構成している。スイッチ回路を構成する複数の単位スイッチ２９ａは、行方向のサイズが、行方向に沿って並ぶ画素ＰＸ（ソース配線２０）の間のピッチ（配列間隔）とほぼ等しいものとされる。その上で、各単位スイッチ２９ａは、接続対象となる各ソース配線２０と行方向についての位置関係が揃えられているので、各ソース配線２０の端部を列方向に沿って真っ直ぐに延出させつつ各単位スイッチ２９ａに接続することが可能となり、もって各ソース配線２０の配索経路を単純化することができる。なお、図４では、一表示単位を分担する３つの単位スイッチ２９ａを実線により取り囲み、個々の単位スイッチ２９ａを破線により仕切って図示している。

　第２列回路部３０は、図４に示すように、多数の画素ＰＸが配された領域である表示部ＡＡとの間に列方向（Ｙ軸方向）について第１列回路部２９を挟み込む形で配されている。言い換えると、第２列回路部３０は、列方向について第１列回路部２９とドライバ２１（パネル側画像入力端子部２４）との間に挟み込まれる形で配されており、ＣＦ基板１１ａと平面に視て重畳する配置ともなっている。第２列回路部３０は、行方向について所定の範囲にわたって設けられているが、その範囲は、上記した第１列回路部２９の延在範囲よりも狭いものとされる。第２列回路部３０は、行方向についての中央位置が第１列回路部２９の同中央位置に近似した配置となっているので、行方向について両側方にそれぞれスペースが空けられている。これらスペースのうち、第２列回路部３０に対して行方向について行回路部２８側のスペースには、既述した複数の保護回路部３３が配置されている。第２列回路部３０は、第１列接続配線３６、第２列接続配線３７及び第２列制御配線３５にそれぞれ接続されている。第２列制御配線３５は、第２列回路部３０の駆動を制御する信号を供給するためのものである。第２列制御配線３５には、一端側が第２列回路部３０に、他端側が非ドライバ用外部接続端子部２２Ｂの一部に、接続されるものが含まれるとともに、一端側が第２列回路部３０に接続される第２回路側列制御配線３５Ａと、一端側が非ドライバ用外部接続端子部２２Ｂの一部（第２列制御信号入力部）に接続される第２端子側列制御配線３５Ｂと、から構成されて、第２回路側列制御配線３５Ａ及び第２端子側列制御配線３５Ｂにおける各他端側が保護回路部３３の一部（制御配線用保護回路部）に接続されるものが含まれている。

　第２列回路部３０は、図４に示すように、複数の単位回路３０ａを並べてなるものとされており、各単位回路３０ａには、第１列回路部２９に検査信号を供給可能な検査回路と、第１列回路部２９をサージから保護する保護回路と、が含まれている。保護回路は、単位回路３０ａにおいて列方向について第２列接続配線３７寄り（パネル側入力端子部２４寄り）に配されており、それによりパネル側入力端子部２４から第２列接続配線３７を介して入力されるサージが単位回路３０ａの検査回路や第１列回路部２９に到達するのを防ぐことが可能とされる。検査回路は、単位回路３０ａにおいて列方向について第１列接続配線３６寄り（第１列回路部２９寄り）に配されている。検査回路は、液晶パネル１１の製造過程において、ドライバ２１を実装する前の段階で行われる表示検査にて表示部ＡＡに簡単な検査画像を表示するための回路であり、製品化された液晶パネル１１及び液晶表示装置１０において通常の使用に際して画像を表示する際には用いられることがないものとされる。このように第２列回路部３０は、通常の使用に際して液晶パネル１１に画像を表示する上で必須の構成とは言えず、非常用回路（非常用表示回路）であると言える。そして、第２列回路部３０は、複数の単位回路３０ａを行方向及び列方向と交差する斜め方向に沿って並べてなる斜め配列回路部３８を一対有している。斜め配列回路部３８の構成については、後に改めて詳しく説明する。単位回路３０ａは、パネル側入力端子部２４に対して行方向についてずれた配置となっている。

　第１列接続配線３６は、図４に示すように、列方向について第２列回路部３０と第１列回路部２９との間に挟み込まれる形で配されてこれらを中継接続している。第１列接続配線３６は、行方向について相対的に小型の第２列回路部３０側から行方向について相対的に大型の第１列回路部２９側に向かう過程で行方向について外向きに広がって全体として扇形をなすよう配索されている。全体として扇形をなすよう配索される複数の第１列接続配線３６は、行方向について第１列回路部２９及び第２列回路部３０の中央位置を通る中心線に関して線対称となる形で配されている。詳しくは、第１列接続配線３６は、第２列回路部３０の各単位回路３０ａから列方向に沿ってほぼ真っ直ぐに引き出されてから屈曲されて行方向及び列方向の双方に対して傾いた方向に沿って一定長さ斜めに延出されたところで再び屈曲されて列方向に沿ってほぼ真っ直ぐに延在しつつ第１列回路部２９に接続されている。このように第１列接続配線３６は、行方向及び列方向の双方に対して斜めに延在する第１斜め延在部３６ａを有している。第１列接続配線３６のうち、図４に示す左側半分の第１列接続配線３６の第１斜め延在部３６ａは、反時計回り方向に傾斜するのに対し、同図右側半分の第１列接続配線３６の第１斜め延在部３６ａは、その反対方向、つまり時計回り方向に傾斜している。上記中心線に対して行方向について片側（図４に示す左側または右側）に配される各第１列接続配線３６が有する第１斜め延在部３６ａは、行方向に対してなす傾き角度がほぼ一定とされており、行方向について隣り合うものが互いに並行するものとされる。第１斜め延在部３６ａは、その長さ寸法が行方向についての位置に応じて変化するものとされており、行方向について第１列回路部２９及び第２列回路部３０の中央側ほど上記長さ寸法が小さくなるのに対し、行方向について第１列回路部２９及び第２列回路部３０の端側ほど上記長さ寸法が大きくなる傾向にある。また、第１列接続配線３６は、ソース配線２０と同じ第２金属膜からなるので、液晶パネル１１（アレイ基板１１ｂ）の製造工程においてソース配線２０などをパターニングする際に既知のフォトリソグラフィー法によりこれらと同時にアレイ基板１１ｂ上にパターニングされている。

　第２列接続配線３７は、図４に示すように、列方向についてパネル側入力端子部２４群と第２列回路部３０との間に挟み込まれる形で配されてこれらを中継接続している。第２列接続配線３７は、行方向について相対的に小型のパネル側入力端子部２４群側から行方向について相対的に大型の第２列回路部３０側に向かう過程で行方向について外向きに広がって全体として扇形をなすよう配索されている。全体として扇形をなすよう配索される複数の第２列接続配線３７は、行方向について第１列回路部２９及び第２列回路部３０の中央位置を通る中心線に関して線対称となる形で配されている。詳しくは、第２列接続配線３７は、各パネル側入力端子部２４から列方向に沿ってほぼ真っ直ぐに引き出されてから屈曲されて行方向及び列方向の双方に対して傾いた方向に沿って一定長さ斜めに延出されたところで再び屈曲されて列方向に沿ってほぼ真っ直ぐに延在しつつ第２列回路部３０の各単位回路３０ａに接続されている。このように第２列接続配線３７は、行方向及び列方向の双方に対して斜め（交差する方向）に延在する第２斜め延在部（斜め延在部）３７ａを有している。第２列接続配線３７のうち、図４に示す左側半分の第２列接続配線３７の第２斜め延在部３７ａは、反時計回り方向に傾斜するのに対し、同図右側半分の第２列接続配線３７の第２斜め延在部３７ａは、その反対方向、つまり時計回り方向に傾斜している。上記中心線に対して行方向について片側（図４に示す左側または右側）に配される各第２列接続配線３７が有する第２斜め延在部３７ａは、行方向に対してなす傾き角度がほぼ一定とされており、行方向について隣り合うものが互いに並行するものとされる。第２斜め延在部３７ａは、その長さ寸法が行方向についての位置に応じて変化するものとされており、行方向についてパネル側入力端子部２４群及び第２列回路部３０の中央側ほど上記長さ寸法が小さくなるのに対し、行方向についてパネル側入力端子部２４群及び第２列回路部３０の端側ほど上記長さ寸法が大きくなる傾向にある。また、第２列接続配線３７は、ゲート配線１９と同じ第１金属膜からなるので、液晶パネル１１（アレイ基板１１ｂ）の製造工程においてゲート配線１９などをパターニングする際に既知のフォトリソグラフィー法によりこれらと同時にアレイ基板１１ｂ上にパターニングされている。

　ここで、第２列回路部３０を構成する斜め配列回路部３８について改めて詳しく説明する。第２列回路部３０は、図４に示すように、斜め配列回路部３８を一対有しており、全体として行方向について第２列回路部３０の中央位置を通る中心線に関して線対称をなしている。そして、斜め配列回路部３８は、行方向について第２列接続配線３７の第２斜め延在部３７ａが接続対象となる単位回路３０ａ側からパネル側入力端子部２４側へ向かう側の単位回路３０ａほど列方向について第１列回路部２９に近くなる配列とされた複数の単位回路３０ａを含んでいる。具体的には、斜め配列回路部３８を構成する単位回路３０ａは、行方向について第２列回路部３０の中央側ほど列方向について第１列回路部２９の近く（パネル側入力端子部２４から遠く）に配されるのに対し、行方向について第２列回路部３０の端側ほど列方向について第１列回路部２９から遠く（パネル側入力端子部２４の近く）に配されている。斜め配列回路部３８を構成する複数の単位回路３０ａは、隣り合うものが一定寸法ずつ列方向にシフトする配置とされており、その寸法は、例えば単位回路３０ａの行方向のサイズが数１０μｍの場合には１μｍ程度とされるのが好ましい。このような寸法設定によれば、斜め配列回路部３８を構成する複数の単位回路３０ａに係る結線などのレイアウトが崩れる事態が生じ難いものとされる。

　このような構成の斜め配列回路部３８によれば、第２列回路部３０とパネル側入力端子部２４群との間に有されるスペースは、平面に視て二等辺三角形状をなすことになり、行方向について中央側ほど列方向について広くなるのに対し、行方向について端側ほど列方向について狭くなっている。従って、仮に複数の単位回路３０ａが行方向に沿って真っ直ぐに配列される場合に比べると、第２列回路部３０とパネル側入力端子部２４とを接続する第２列接続配線３７における第２斜め延在部３７ａが行方向に対してなす角度を小さくすることができる。詳しく説明すると、例えば、図６に示すように、単位回路３０ａの行方向のサイズを「Ｐｃ１」とし、隣り合う単位回路３０ａにおける列方向についてのシフト量を「Δｈ」とし、隣り合う第２斜め延在部３７ａ間のピッチを「ｄ１」とし、行方向に対する第２斜め延在部３７ａの傾斜角度を「θ１」とした場合、θ１が、式「ｓｉｎθ１＝ｄ１／（Ｐｃ１＋ Δｈ／ｔａｎθ１）」により求められる。これに対し、仮に複数の単位回路３０ａが行方向に沿って真っ直ぐに配列される場合には、図７に示すように、単位回路３０ａの行方向のサイズを「Ｐｃ２」とし、隣り合う第２斜め延在部３７ａ間のピッチを「ｄ２」とし、行方向に対する第２斜め延在部３７ａの傾斜角度を「θ２」とした場合、θ２が、式「ｓｉｎθ２＝ｄ２／Ｐｃ２」により求められる。ここで、「ｄ１＝ｄ２」で且つ「Ｐｃ１＝Ｐｃ２」の条件においては、式「ｄ２／Ｐｃ２＞ｄ１／（Ｐｃ１＋ Δｈ／ｔａｎθ１）」が成り立つので、結果として式「θ２＞θ１」が成り立つことになる。以上により、第２列接続配線３７における第２斜め延在部３７ａが行方向に対してなす角度が小さなものとなるので、第２列接続配線３７における列方向についての配置スペースが小さくなり、もってアレイ基板１１ｂの狭額縁化が図られる、という効果が得られる。

　ところで、第１列回路部２９及び第２列回路部３０は、行方向のサイズと列方向のサイズとが離散的に反比例するような相関関係をそれぞれ有している。つまり、第１列回路部２９及び第２列回路部３０は、行方向のサイズを大きくすると、列方向のサイズを小さくすることができ、逆に行方向のサイズを小さくすると、列方向のサイズを大きくしなければなくなる傾向にあるとともに、その変化が離散的な（不連続な）ものとなっている。この相関関係をより具体的に説明するため、まず、図８に示すように、第１列回路部２９を構成する単位スイッチ２９ａにおける行方向のサイズを「Ｗ１」とし、単位スイッチ２９ａにおける列方向のサイズを「Ｌ１」とする一方、第２列回路部３０を構成する単位回路３０ａにおける行方向のサイズを「Ｗ２」とし、単位回路３０ａにおける列方向のサイズを「Ｌ２」とする。このうちの単位スイッチ２９ａの行方向のサイズＷ１は、行方向について並ぶソース配線２０（画素ＰＸ）の間のピッチＰとほぼ等しいものとされる。そして、第１列回路部２９を構成する単位スイッチ２９ａにおける行方向のサイズと列方向のサイズとの相関関係を図９に、第２列回路部３０を構成する単位回路３０ａにおける行方向のサイズと列方向のサイズとの相関関係を図１０に、それぞれ示す。図９において、横軸が単位スイッチ２９ａにおける行方向のサイズであり、縦軸が単位スイッチ２９ａにおける列方向のサイズである。図１０において、横軸が単位回路３０ａにおける行方向のサイズであり、縦軸が単位回路３０ａにおける列方向のサイズである。

　図９及び図１０に示すように、単位スイッチ２９ａにおける行方向のサイズに対する単位スイッチ２９ａにおける列方向のサイズの離散的な変化は、単位回路３０ａにおける行方向のサイズに対する単位回路３０ａにおける列方向のサイズの離散的な変化よりも相対的に急であり、単位回路３０ａにおける行方向のサイズに対する単位回路３０ａにおける列方向のサイズの離散的な変化は、単位スイッチ２９ａにおける行方向のサイズに対する単位スイッチ２９ａにおける列方向のサイズの離散的な変化よりも相対的に緩やかなものとなっている。つまり、単位スイッチ２９ａ及び単位回路３０ａにおける行方向のサイズをそれぞれ小さくしたときに、単位スイッチ２９ａにおける列方向のサイズは、単位回路３０ａにおける列方向のサイズよりも離散的に大きな値となる傾向にある。第１列回路部２９に有されるスイッチ回路は、既述した常用回路の一種であり、仮に単位スイッチ２９ａを構成する素子（ＴＦＴなど）などの回路レイアウトが不適切なものになると、その機能であるスイッチング機能が損なわれてしまい、表示不良が発生するおそれがある。従って、図９に示すように、単位スイッチ２９ａの行方向のサイズを小さくした場合には、回路レイアウトを適切に保つため列方向のサイズを十分に確保しなければならず、逆に単位スイッチ２９ａの列方向のサイズを小さくした場合には、回路レイアウトを適切に保つため行方向のサイズを十分に確保しなければならないのである。つまり、第１列回路部２９に有されるスイッチ回路は、その機能を担保するために回路レイアウトの設計ルールが厳格で設計自由度が低いものとなっており、そのために単位スイッチ２９ａの行方向のサイズに対する列方向のサイズの離散的な変化が急な相関関係となっている。これに対し、第２列回路部３０に有される検査回路及び保護回路は、既述した非常用回路の一種であり、単位回路３０ａを構成する素子などの回路レイアウトに起因して表示不良が発生するようなことがないものとされる。従って、これら検査回路及び保護回路の単位回路３０ａは、スイッチ回路の単位スイッチ２９ａよりも回路レイアウトの設計自由度が高くなっており、そのために単位回路３０ａの行方向のサイズに対する列方向のサイズの離散的な変化が緩やかな相関関係となっている。

　このように、第２列回路部３０は、行方向のサイズと列方向のサイズとに係る離散的な変化が相対的に緩やかであるので、行方向のサイズを小型化しても、列方向のサイズが大型化し難いものとされる。従って、アレイ基板１１ｂにおける第２列回路部３０に対して行方向について外側のスペースに保護回路部３３を配置するなど、同スペースを有効利用することができるとともに、第２列回路部３０における列方向についての配置スペースを小型化することができてアレイ基板１１ｂの狭額縁化に好適となる。これに対し、第１列回路部２９は、行方向のサイズと列方向のサイズとに係る離散的な変化が相対的に急であるものの、第１列回路部２９に対して行方向について外側に保護回路部３３などの各種配線や回路を設置せずに済む。従って、第１列回路部２９における行方向のサイズを十分に大きくすることができ、もって列方向についての配置スペースを小型に保つことができる。これにより、アレイ基板１１ｂの狭額縁化を図る上でより好適となる。

　ここで、本実施形態に対する比較例として、図１１に示すように、列回路部１がスイッチ回路、検査回路及び保護回路を全て一体的に有する構成について考えてみる。列回路部１は、スイッチ回路を構成する単位スイッチ２と、検査回路及び保護回路を構成する単位回路３と、を列方向に並べてなるものとされる。列回路部１を構成する単位スイッチ２における行方向のサイズを「Ｗ３」とし、単位スイッチ２における列方向のサイズを「Ｌ３」とする一方、列回路部１を構成する単位回路３における行方向のサイズを「Ｗ４」とし、単位回路３における列方向のサイズを「Ｌ４」とする。そして、列回路部１を構成する単位スイッチ２における行方向のサイズと列方向のサイズとの相関関係を図１１に、列回路部１を構成する単位回路３における行方向のサイズと列方向のサイズとの相関関係を図１３に、それぞれ示す。図１２において、横軸が単位スイッチ２における行方向のサイズであり、縦軸が単位スイッチ２における列方向のサイズである。図１３において、横軸が単位回路３における行方向のサイズであり、縦軸が単位回路３における列方向のサイズである。

　単位スイッチ２の行方向のサイズＷ３は、図１１に示すように、行方向について並ぶソース配線４（画素ＰＸ）の間のピッチＰよりも小さいものとされる。単位スイッチ２の行方向のサイズＷ３がこのような寸法となる理由は、列回路部１がスイッチ回路、検査回路及び保護回路を全て一体的に有する構成であることから、列回路部１に対して行方向について隣り合う形で図示しない保護回路部３３などの各種配線や回路を配置せざるを得なくなり、列回路部１の全体の行方向についてのサイズに制約が生じるためである。列回路部１の全体の行方向についてのサイズは、本実施形態に係る第１列回路部２９の全体の行方向についてのサイズより小さくなっている。このように単位スイッチ２の行方向のサイズＷ３は、行方向について並ぶソース配線４の間のピッチＰよりも小さくされているので、本実施形態に係る第１列回路部２９の単位スイッチ２９ａにおける行方向のサイズＷ１（ピッチＰと同じ寸法）よりも小さいものとなっている。従って、単位スイッチ２の列方向のサイズＬ３は、図１２に示すように、本実施形態に係る第１列回路部２９の単位スイッチ２９ａにおける列方向のサイズＬ１よりも大きなものとなっている。このため、単位回路３の行方向のサイズＷ４が、本実施形態に係る第２列回路部３０の単位回路３０ａにおける行方向のサイズＷ２と同等または小さくなっていて列方向のサイズＬ２，Ｌ４同士が同等であったとしても、列回路部１の全体における列方向のサイズ（Ｌ３＋Ｌ４）は、第１列回路部２９の列方向のサイズＬ１と第２列回路部３０の列方向のサイズＬ２との合算値よりも大きなものとなる。つまり、第１列回路部１は、本実施形態に係る第１列回路部２９及び第２列回路部３０よりもアレイ基板１１ｂにおける配置スペースが相対的に大きなものとなっており、その分だけアレイ基板１１ｂの額縁が広くなってしまうのである。その点、本実施形態に係る第１列回路部２９は、単位スイッチ２９ａの列方向のサイズＬ１が、比較例に係る列回路部１の単位スイッチ２の列方向のサイズＬ３よりも小さくなっているので、その差の分だけ第１列回路部２９及び第２列回路部３０に係るアレイ基板１１ｂにおける配置スペースが小型化され、もってアレイ基板１１ｂの狭額縁化が図られている。なお、単位回路３の行方向のサイズＷ４は、単位スイッチ２９ａの行方向のサイズＷ３の三倍程度の寸法となっている。

　以上説明したように本実施形態のアレイ基板（アクティブマトリクス基板）１１ｂは、行方向及び列方向に沿ってマトリクス状に配列される複数の画素ＰＸと、列方向に沿って並ぶ複数の画素ＰＸに接続される複数のソース配線（列配線）２０と、行方向に沿って延在し複数のソース配線２０に接続される第１列回路部２９と、第１列回路部２９に接続される複数の第１列接続配線３６と、複数の画素ＰＸとの間に第１列回路部２９を挟む形で配されて複数の第１列接続配線３６にそれぞれ接続される複数の単位回路３０ａを有する第２列回路部３０と、第１列回路部２９との間に第２列回路部３０を挟む形で配されて第２列回路部３０に信号を入力するためのパネル側入力端子部（信号入力部）２４であって、接続対象となる単位回路３０ａに対して行方向にずれた配置となるものを含む複数のパネル側入力端子部２４と、第２列回路部３０における複数の単位回路３０ａと複数のパネル側入力端子部２４にそれぞれ接続され単位回路３０ａ側から接続対象となるパネル側入力端子部２４側に向かって行方向及び列方向と交差する方向に沿って延在する第２斜め延在部（斜め延在部）３７ａを少なくとも有する複数の第２列接続配線３７と、第２列回路部３０における複数の単位回路３０ａの少なくとも一部が行方向及び列方向と交差する方向に沿って並んでなる斜め配列回路部３８であって、行方向について第２斜め延在部３７ａが接続対象となる単位回路３０ａ側から入力端子部側へ向かう側の単位回路３０ａほど列方向について第１列回路部２９に近くなる配列とされた複数の単位回路３０ａを含む斜め配列回路部３８と、を備える。

　第２列回路部３０にパネル側入力端子部２４からの信号が第２列接続配線３７を介して入力されると、その信号が第１列接続配線３６を介して第１列回路部２９に入力された後にソース配線２０を介して複数の画素ＰＸへと供給される。第２列回路部３０における複数の単位画素ＰＸの少なくとも一部が行方向及び列方向と交差する方向に沿って並ぶことで斜め配列回路部３８が構成されており、この斜め配列回路部３８は、行方向について第２斜め延在部３７ａが接続対象となる単位回路３０ａ側から入力端子部側へ向かう側の単位回路３０ａほど列方向について第１列回路部２９に近くなる配列とされた複数の単位回路３０ａを含んでいるから、仮に複数の単位回路３０ａが行方向に沿って真っ直ぐに配列される場合に比べると、第２列回路部３０とパネル側入力端子部２４とを接続する第２列接続配線３７における第２斜め延在部３７ａが行方向に対してなす角度を小さくすることができる。これにより、第２列接続配線３７における列方向についての配置スペースが小さくなるので、当該アレイ基板１１ｂの狭額縁化が図られる。

　その上で、第２列回路部３０が第１列回路部２９から分離されているので、第１列回路部２９が第２列回路部３０における行方向のサイズを定める上での制約となることが避けられ、それにより第２列回路部３０における行方向のサイズを容易に小型化することができる。第２列回路部３０における行方向のサイズが小型化されれば、当該アレイ基板１１ｂにおける第２列回路部３０に対して行方向について外側のスペースを有効に利用することができ、例えば高精細化や大型化に伴って増加する傾向にある各種配線や回路などを上記スペースに設置することが可能となり、もって高精細化及び大型化を図る上で好適となる。このように当該アレイ基板１１ｂにおける第２列回路部３０に対して行方向について外側のスペースに各種配線や回路を設置すれば、第１列回路部２９に対して行方向について外側に上記のような各種配線や回路を設置せずに済むことになる。従って、第１列回路部２９における行方向のサイズを大きくして列方向のサイズを小さくすることが可能となり、それにより第１列回路部２９における列方向についての配置スペースが小型化される。もって、当該アレイ基板１１ｂのさらなる狭額縁化が図られる。

　また、第１列回路部２９及び第２列回路部３０は、行方向のサイズと列方向のサイズとが離散的に反比例するような相関関係をそれぞれ有しており、第２列回路部３０は、第１列回路部２９よりも行方向のサイズと列方向のサイズとに係る離散的な変化が相対的に緩やかなものとされる。このように、第２列回路部３０は、行方向のサイズと列方向のサイズとに係る離散的な変化が相対的に緩やかであるので、行方向のサイズを小型化しても、列方向のサイズが大型化し難いものとされる。ここで、「離散的な変化が緩やか」であることを言い換えると、注目した回路のレイアウトを平面視した場合に、１）隣接する配線同士の間のスペースが広い、２）配線やトランジスタとの間のスペースが広い、３）配線そのものが太く細線化できる余地がある、ことを指したものと理解してよい。従って、当該アレイ基板１１ｂにおける第２列回路部３０に対して行方向について外側のスペースを有効利用することができるとともに、第２列回路部３０における列方向についての配置スペースを小型化することができて当該アレイ基板１１ｂの狭額縁化に好適となる。これに対し、第１列回路部２９は、行方向のサイズと列方向のサイズとに係る離散的な変化が相対的に急であるものの、第１列回路部２９に対して行方向について外側に各種配線や回路を設置せずに済む。従って、第１列回路部２９における行方向のサイズを十分に大きくすることができ、もって列方向についての配置スペースを小型に保つことができる。これにより、当該アレイ基板１１ｂの狭額縁化を図る上でより好適となる。

　また、第１列回路部２９は、行方向に沿って並ぶ複数の画素ＰＸにそれぞれ接続される複数のソース配線２０に対して信号を振り分けるスイッチ回路を有する。スイッチ回路は、行方向のサイズと列方向のサイズとに係る離散的な変化が急になりがちであるものの、スイッチ回路を有する第１列回路部２９に対して行方向について外側に各種配線や回路を設置せずに済む。従って、第１列回路部２９における行方向のサイズを十分に大きくすることができ、もって列方向についての配置スペースを小型に保つことができる。これにより、当該アレイ基板１１ｂの狭額縁化を図る上で好適となる。

　また、スイッチ回路は、行方向に沿って直線的に並ぶ複数の単位スイッチ２９ａからなり、単位スイッチ２９ａは、行方向のサイズが、行方向に沿って並ぶ複数の画素ＰＸの間のピッチと等しいものとされる。このようにすれば、単位スイッチ２９ａにおける行方向のサイズが十分に大きなものとなるから、単位スイッチ２９ａの機能を発揮させる確実性が高いものとなり、高精細化などにより好適となる。しかも、単位スイッチ２９ａにおける行方向のサイズが、行方向に沿って並ぶ複数の画素ＰＸの間のピッチと等しくなっているので、例えば単位スイッチ２９ａとソース配線２０との行方向についての位置関係を揃えることで画素ＰＸと単位スイッチ２９ａとに接続されるソース配線２０の配索経路を単純化することができる。

　また、第２列回路部３０は、第１列回路部２９に検査信号を供給可能な検査回路と、第１列回路部２９をサージから保護する保護回路と、の少なくともいずれか一方を有する。検査回路及び保護回路は、いずれも行方向のサイズと列方向のサイズとに係る離散的な変化が緩やかになりがちであるから、行方向のサイズを小型化しても、列方向のサイズが大型化し難いものとされる。従って、当該アレイ基板１１ｂにおける第２列回路部３０に対して行方向について外側のスペースを有効利用することができるとともに、第２列回路部３０における列方向についての配置スペースを小型化することができて当該アレイ基板１１ｂの狭額縁化に好適となる。

　また、第２列回路部３０は、検査回路と保護回路との双方を有する。このように第２列回路部３０が検査回路と保護回路との双方を有することで多機能化が図られているので、第２列回路部３０以外に検査回路や保護回路を設ける必要がなくなり、もって当該アレイ基板１１ｂの狭額縁化に好適となる。また、検査回路と保護回路との双方を有する第２列回路部３０における行方向のサイズを小型化しても、列方向のサイズが大型化し難いものとされる。

　また、第１列回路部２９に接続されて第１列制御信号が伝送される第１列制御配線３４と、第１列制御配線３４に接続されて第１列制御信号が入力されるパネル側制御入力端子部（第１列制御信号入力部）２４Ｂと、第２列回路部３０に接続されて第２列制御信号が伝送される第２列制御配線３５と、第２列制御配線３５に接続されて第２列制御信号が入力される非ドライバ用外部接続端子部（第２列制御信号入力部）２２Ｂと、第１列制御配線３４及び第２列制御配線３５の配索途中に設けられて第１列回路部２９及び第２列回路部３０をサージから保護する保護回路部（制御配線用保護回路部）３３であって、第２列回路部３０に対して行方向に沿って並ぶ形で配される保護回路部３３と、を備える。このようにすれば、パネル側制御入力端子部２４Ｂや非ドライバ用外部接続端子部２２Ｂにサージが入力された場合でも、第１列制御配線３４及び第２列制御配線３５の配索途中に設けられる保護回路部３３によって第１列回路部２９及び第２列回路部３０をサージから保護することができる。保護回路部３３は、第２列回路部３０に対して行方向に沿って並ぶ形で配されており、第１列回路部２９に対して行方向に沿って並ぶ配置とはなっていないので、第１列回路部２９における行方向のサイズを十分に大きく確保することができ、それにより第１列回路部２９における列方向のサイズを小さく保つことができる。これにより、当該アレイ基板１１ｂの狭額縁化を図る上で好適となる。

　また、本実施形態に係る液晶パネル（表示パネル）１１は、上記記載のアレイ基板１１ｂと、アレイ基板１１ｂに対して貼り合わせられるＣＦ基板（対向基板）１１ａと、を備える。このような構成の液晶パネル１１によれば、アレイ基板１１ｂの狭額縁化及び高精細化などが図られているので、表示パネルに表示される画像に係る表示品位が優れたものになるとともに高いデザイン性が得られる。

　＜実施形態２＞
　本発明の実施形態２を図１４または図１５によって説明する。この実施形態２では、第２列回路部１３０などの構成を変更したものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

　本実施形態に係る第２列回路部１３０は、図１４に示すように、一対の斜め配列回路部１３８に加えて、単位回路１３０ａが行方向に沿って直線的に並んでなる真直配列回路部３９を有している。真直配列回路部３９は、第２列回路部１３０における行方向についての中央位置に配されており、行方向について一対の斜め配列回路部１３８の間に介在する配置となっている。詳しくは、真直配列回路部３９を構成する単位回路１３０ａは、一対の斜め配列回路部１３８を構成する単位回路１３０ａのうち、列方向について最も第１列制御部１２９に近い単位回路１３０ａと行方向について隣り合う形で配されるとともに、その単位回路１３０ａと列方向の配置が揃えられている。このような構成の真直配列回路部３９が備えられることで、一対の斜め配列回路部１３８の間には、行方向について真直配列回路部３９の分の間隔が空けられることになる。従って、第２列回路部１３０を構成する複数の単位回路１３０ａに接続される第２列接続配線１３７に係るレイアウト自由度が高いものとなるとともに、第２列接続配線１３７に接続されるパネル側画像入力端子部１２４Ａに係る配置自由度が高いものとなっている。

　具体的には、真直配列回路部３９を構成する単位回路１３０ａには、図１４に示すように、第１列接続配線１３６及び第２列接続配線１３７の端部がそれぞれ接続されており、このうちの第２列接続配線１３７のうち単位回路１３０ａ側とは反対側の端部には、パネル側画像入力端子部１２４Ａが接続されている。そして、真直配列回路部３９を構成する単位回路１３０ａに接続される第２列接続配線１３７は、行方向について第２列回路部１３０の中央位置を通る中心線に関して線対称となる形で配されている。より詳しくは、真直配列回路部３９を構成する単位回路１３０ａに接続される第２列接続配線１３７は、上記中心線に対して図１４に示す左側に配されるものと右側に配されるものとにおける第２斜め延在部１３７ａが、パネル側画像入力端子部１２４Ａに近づくほど行方向について遠ざかるよう傾斜するものとされる。これに伴い、真直配列回路部３９を構成する単位回路１３０ａに対して第２列接続配線１３７を介して接続されるパネル側画像入力端子部１２４Ａは、上記中心線を挟んで行方向について間隔を空けた配置となっている。つまり、行方向に沿って並ぶ複数のパネル側画像入力端子部１２４Ａは、上記中心線を挟んで行方向について間隔を空けて２つのパネル側画像入力端子部１２４Ａ群にグループ化された形で配されている。このようにパネル側画像入力端子部１２４Ａを配置すれば、ドライバ側出力端子部（図示せず）が２つにグループ化された仕様のドライバ１２１を用いる上で好適となる。なお、一対の斜め配列回路部１３８を構成する単位回路１３０ａのうち、真直配列回路部３９に隣接する単位回路１３０ａに接続される第２列接続配線１３７は、その第２斜め延在部１３７ａが、真直配列回路部３９を構成する単位回路１３０ａに接続される第２列接続配線１３７の第２斜め延在部１３７ａに並行するよう配されている。

　一方、第２列接続配線１３７及びパネル側画像入力端子部１２４Ａに係るレイアウトを次にように変更することも可能である。すなわち、図１５に示すように、真直配列回路部３９を構成する単位回路１３０ａに接続される第２列接続配線１３７は、上記中心線に対して図１５に示す左側に配されるものと右側に配されるものとにおける第２斜め延在部１３７ａが、パネル側画像入力端子部１２４Ａに近づくほど行方向について近づくよう傾斜するものとされる。これに伴い、複数のパネル側画像入力端子部１２４Ａは、第２列接続配線１３７を介して真直配列回路部３９を構成する単位回路１３０ａに接続されるものと、第２列接続配線１３７を介して一対の斜め配列回路部１３８を構成する単位回路１３０ａに接続されるものと、がほぼ等間隔を空けて行方向に沿って直線的に並んで配されており、そのグループが１つのみとなっている。このようにパネル側画像入力端子部１２４Ａを配置すれば、ドライバ側出力端子部（図示せず）が複数にグループ化されない仕様のドライバ１２１を用いる上で好適となる。なお、本実施形態は、実質的に図４で示した構成とも言えるが、ドライバ１２１に適した配線レイアウトとするために、ごく少数の単位回路１３０ａからなる真直配列回路部３９を設けることが有益な場合に本構成を採ることができる。以上のようにドライバ１２１の多様化に対応する上で好適となる。

　以上説明したように本実施形態によれば、斜め配列回路部１３８は、行方向について間隔を空けて一対配されて複数の単位回路１３０ａの配列が対称をなすものとされており、行方向について一対の斜め配列回路部１３８の間に介在する形で配されて第２列回路部１３０における複数の単位回路１３０ａの少なくとも一部が行方向に沿って直線的に並んでなる真直配列回路部３９が備えられる。このようにすれば、接続対象が真直配列回路部３９を構成する複数の単位回路１３０ａとされる複数のパネル側画像入力端子部１２４Ａに係る配置自由度と、真直配列回路部３９を構成する複数の単位回路１３０ａに接続される複数の第２列接続配線１３７に係るレイアウト自由度と、が共に高いものとなる。例えば、複数のパネル側画像入力端子部１２４Ａを行方向に沿って等間隔に配置したり、複数のパネル側画像入力端子部１２４Ａを行方向について間隔を空けた２つのグループに分けて配置したりすることができ、そのようなパネル側画像入力端子部１２４Ａの配置に応じて複数の第２列接続配線１３７のレイアウトを適宜に変更することができる。これにより、複数のパネル側画像入力端子部１２４Ａに接続される部品の多様化に対応する上で好適となる。

　＜実施形態３＞
　本発明の実施形態３を図１６または図１７によって説明する。この実施形態３では、上記した実施形態２から第２列回路部２３０などの構成を変更したものを示す。なお、上記した実施形態２と同様の構造、作用及び効果について重複する説明は省略する。

　本実施形態に係る第２列回路部２３０は、図１６に示すように、保護回路を有しておらず、検査回路を選択的に有している。このように第２列回路部２３０から保護回路が除去されれば、第２列回路部２３０の単位回路２３０ａに係る回路構成が簡単なものとなるから、第２列回路部２３０における列方向のサイズをさらに小型化することができる。もって、アレイ基板２１１ｂの狭額縁化を図る上でより好適となる。

　第２列回路部２３０の単位回路２３０ａに接続される第２列接続配線２３７は、図１６に示すように、上記した実施形態２にて示した図１４に記載されたものと同様に配索されている。そして、第２列接続配線２３７は、ゲート配線２１９と同じ第１金属膜からなるものとされる。つまり、第２列接続配線２３７は、ソース配線２２０及び第１列接続配線２３６よりもシート抵抗が大きな金属材料（Ｔａ、Ｗなど）からなるものとされる。ここで、第２列回路部２３０の単位回路２３０ａとパネル側画像入力端子部２２４Ａとの間の列方向についての距離は、行方向について第２列回路部２３０の端側ほど短くなるのに対し、中央側ほど長くなる傾向にある。これに対し、例えば、図１７に示すように、複数の単位回路２３０ａが行方向に沿って真っ直ぐに配列される場合には、単位回路２３０ａとパネル側画像入力端子部２２４Ａとの間の列方向についての距離が一定となる。このような構成のものと比較すると、本実施形態に係る第２列接続配線２３７は、図１６に示すように、行方向について第２列回路部２３０の中央側において、パネル側画像入力端子部２２４Ａから単位回路２３０ａに至るまでの延面距離が長くなっている、と言える。従って、仮にパネル側画像入力端子部２２４Ａにサージが入力された場合であっても、そのサージがシート抵抗が高く且つ延面距離が長い第２列接続配線２３７を通ることで、第２列回路部２３０に到達するまでの間に十分に減衰させることができる。これにより、第２列回路部２３０に保護回路を含ませず、検査回路を選択的に含む構成としても、第２列回路部２３０の保護機能が得られる。第２列接続配線２３７が第２列回路部２３０の保護機能を担うので、第２列接続配線２３７とは別途に保護回路を設ける必要がなくなる。もってアレイ基板２１１ｂの狭額縁化に好適となる。

　以上説明したように本実施形態によれば、第２列回路部２３０は、検査回路と保護回路とのいずれか一方を有する。このようにすれば、第２列回路部２３０における列方向のサイズをさらに小型化する上で好適となり、もって当該アレイ基板２１１ｂの狭額縁化を図る上で好適となる。

　また、第２列回路部２３０は、検査回路を選択的に有しており、第２列接続配線２３７は、第１列接続配線２３６よりも抵抗値が高い材料からなる。このようにすれば、第２列接続配線２３７が第１列接続配線２３６よりも抵抗値が高い材料からなるので、仮にパネル側画像入力端子部２２４Ａにサージが入力された場合でも、そのサージが第２列接続配線２３７を通ることで第２列回路部２３０に到達するまでの間に十分に減衰させることが可能となる。従って、第２列回路部２３０に保護回路を含ませず、検査回路を選択的に含む構成としても、第２列回路部２３０の保護機能が得られる。第２列接続配線２３７が第２列回路部２３０の保護機能を担うので、第２列接続配線２３７とは別途に保護回路を設ける必要がなくなり、もって当該アレイ基板２１１ｂの狭額縁化に好適となる。

　＜実施形態４＞
　本発明の実施形態４を図１８によって説明する。この実施形態４では、上記した実施形態２から第１列回路部３２９及び第２列回路部３３０の構成を変更したものを示す。なお、上記した実施形態２と同様の構造、作用及び効果について重複する説明は省略する。

　本実施形態に係る第１列回路部３２９は、図１８に示すように、検査回路を有しているのに対し、第２列回路部３３０は、保護回路を有している。このように第１列回路部３２９及び第２列回路部３３０は、上記した実施形態１にて説明したスイッチ回路をいずれも有さない構成とされている。従って、第１列回路部３２９を構成する検査回路に係る単位回路４０は、各ソース配線３２０に対応して個別に配されており、行方向に沿って直線的に並んで配されている。そして、スイッチ回路をいずれも有さない第１列回路部３２９及び第２列回路部３３０は、単位回路４０，３３０ａにおける行方向のサイズと列方向のサイズとに係る離散的な変化が緩やかになっており、行方向のサイズを小型化しても、列方向のサイズが大型化し難いものとされる。従って、第１列回路部３２９及び第２列回路部３３０における列方向についての配置スペースが小型化されるので、アレイ基板３１１ｂの狭額縁化を図る上でより好適となっている。なお、第１列回路部３２９及び第２列回路部３３０がいずれもスイッチ回路を有さない構成は、画素ＰＸを構成するＴＦＴ３１７の半導体膜の材料としてアモルファスシリコンを用いる場合などに好適である。

　以上説明したように本実施形態によれば、第１列回路部３２９は、複数の画素ＰＸに検査信号を供給可能な検査回路を有するのに対し、第２列回路部３３０は、第１列回路部３２９をサージから保護する保護回路を有する。このようにすれば、検査回路及び保護回路は、いずれも行方向のサイズと列方向のサイズとに係る離散的な変化が緩やかになりがちであるから、行方向のサイズを小型化しても、列方向のサイズが大型化し難いものとされる。このうちの保護回路が第２列回路部３３０に有されているから、当該アレイ基板３１１ｂにおける第２列回路部３３０に対して行方向について外側のスペースを有効利用することができるとともに、第２列回路部３３０における列方向についての配置スペースを小型化することができて当該アレイ基板３１１ｂの狭額縁化に好適となる。一方、検査回路を有する第１列回路部３２９も列方向のサイズが十分に小型に保たれるので、当該アレイ基板３１１ｂの狭額縁化に好適となる。

　＜他の実施形態＞
　本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
　（１）上記した各実施形態では、第２列回路部に対して行方向に沿って並ぶ配置とされるものとして保護回路部を例示したが、これ以外にも例えばセンサを設置する場合に用いられるセンサ回路のための配線、製造管理用のパターン（特性評価パターン、識別のためのバーコードや記号、アライメントマークなど）などを配置することも可能である。

　（２）上記した各実施形態では、保護回路部が第２列回路部に対して行方向に沿って並ぶ配置としたものを例示したが、保護回路部が第２列回路部に対して列方向について第１列回路部側にシフトした配置としたり、列方向について第１列回路部側とは反対側にシフトした配置としたりすることも可能である。

　（３）上記した各実施形態では、保護回路部が第２列回路部に対して行方向に沿って行回路部側に並ぶ配置としたものを例示したが、保護回路部が第２列回路部に対して行方向に沿って行回路部側とは反対側に並ぶ配置とすることも可能である。

　（４）上記した各実施形態では、第１列回路部を構成する単位スイッチ（単位回路）の行方向のサイズが、行方向に隣り合うソース配線の間のピッチと等しくなる場合を示したが、これらが等しくならない構成を採ることも可能である。

　（５）上記した各実施形態（実施形態４を除く）では、第１列回路部がスイッチ回路を有する場合を示したが、スイッチ回路に加えて他の回路を組み込むことも可能であり、またスイッチ回路に代えて他の回路を組み込むことも可能である。

　（６）上記した各実施形態では、第２列回路部が検査回路と保護回路との少なくともいずれか一方を有する場合を示したが、検査回路と保護回路との少なくともいずれか一方に加えて他の回路を組み込むことも可能であり、また検査回路と保護回路との少なくともいずれか一方に代えて他の回路を組み込むことも可能である。

　（７）上記した実施形態２以外にも、真直配列回路部を構成する単位回路の具体的な数は適宜に変更可能である。

　（８）上記した実施形態３では、第２列回路部が検査回路を選択的に有する構成を示したが、第２列回路部が保護回路を選択的に有する構成とすることも可能である。

　（９）上記した実施形態４では、第１列回路部が検査回路を有していて第２列回路部が保護回路を有する構成を示したが、第１列回路部が保護回路を有していて第２列回路部が検査回路を有する構成とすることも可能である。その場合は、上記した実施形態３と同様に、第２列接続配線を構成する金属材料としてシート抵抗が高いものを選択して用いるのが好ましい。

　（１０）上記した実施形態１に記載した構成に、実施形態３，４に記載した構成を組み合わせることも可能である。

　（１１）上記した各実施形態では、ドライバがアレイ基板に直接実装されるＣＯＧ実装タイプの液晶パネルを例示したが、ドライバがフレキシブル基板に実装されてそのフレキシブル基板がアレイ基板に実装されるＣＯＦ（Chip On Film）実装タイプの液晶パネルにも本発明は適用可能である。

　（１２）上記した各実施形態では、行回路部がアレイ基板における一方の長辺側の端部に配されるものを示したが、行回路部がアレイ基板における他方の長辺側の端部に配されるようにしてもよい。それ以外にも、行回路部がアレイ基板における一対の長辺側の端部に一対配される構成のものにも本発明は適用可能である。その場合、列方向に沿って並ぶゲート配線が一方の行回路部と他方の行回路部とに交互に接続されるようにするのが好ましい。

　（１３）上記した各実施形態以外にも、各端子部の具体的な配置や、各配線の具体的な配索経路などについては適宜に変更可能である。

　（１４）上記した各実施形態では、液晶パネルの画素が赤色、緑色及び青色の３色構成とされたものを例示したが、赤色、緑色及び青色に、黄色などを加えて４色構成とした画素を備えた液晶パネルにも本発明は適用可能である。その場合、第１列回路部がスイッチ回路を有する構成においては、単位スイッチを４色の画素に対応付けて配置すればよい。

　（１５）上記した各実施形態では、ＴＦＴ、列制御回路部及び行制御回路部が半導体膜としてＣＧシリコン薄膜を有する構成のものを示したが、それ以外にも、例えば、アモルファスシリコンまたは酸化物半導体などからなる半導体膜を用いることも可能である。

　（１６）上記した各実施形態では、縦長な方形状をなす液晶パネルを例示したが、横長な方形状をなす液晶パネルや正方形状をなす液晶パネルにも本発明は適用可能である。それ以外にも、円形状や楕円形状をなす液晶パネルにも本発明は適用可能である。

　（１７）上記した各実施形態に記載した液晶パネルに対して、タッチパネルや視差バリアパネル（スイッチ液晶パネル）などの機能性パネルを積層する形で取り付けるようにしたものも本発明に含まれる。

　（１８）上記した各実施形態では、液晶表示装置が備えるバックライト装置としてエッジライト型のものを例示したが、直下型のバックライト装置を用いるようにしたものも本発明に含まれる。

　（１９）上記した各実施形態では、外部光源であるバックライト装置を備えた透過型の液晶表示装置を例示したが、本発明は、外光を利用して表示を行う反射型液晶表示装置にも適用可能であり、その場合はバックライト装置を省略することができる。また、半透過型の液晶表示装置にも本発明は適用可能である。

　（２０）上記した各実施形態では、液晶表示装置のスイッチング素子としてＴＦＴを用いたが、ＴＦＴ以外のスイッチング素子（例えば薄膜ダイオード（ＴＦＤ））を用いた液晶表示装置にも適用可能であり、またカラー表示する液晶表示装置以外にも、白黒表示する液晶表示装置にも適用可能である。

　（２１）上記した各実施形態では、表示パネルとして液晶パネルを用いた液晶表示装置を例示したが、他の種類の表示パネル（ＰＤＰ（プラズマディスプレイパネル）、有機ＥＬパネル、ＥＰＤ（電気泳動ディスプレイパネル）、ＭＥＭＳ（Micro Electro Mechanical Systems）表示パネルなど）を用いた表示装置にも本発明は適用可能である。

　（２２）上記した各実施形態では、小型または中小型に分類される液晶パネルを製造する場合を例示したが、画面サイズが例えば２０インチ～９０インチで、中型または大型（超大型）に分類される液晶パネルを製造する場合にも本発明は適用可能である。その場合、液晶パネルをテレビ受信装置、電子看板（デジタルサイネージ）、電子黒板などの電子機器に用いることが可能とされる。

　１１...液晶パネル（表示パネル）、１１ａ...ＣＦ基板（対向基板）、１１ｂ，２１１ｂ，３１１ｂ...アレイ基板（アクティブマトリクス基板）、２０，２２０，３２０...ソース配線（列配線）、２２Ｂ...非ドライバ用外部接続端子部（第２列制御信号入力部）、２４...パネル側入力端子部（信号入力部）、２４Ａ，１２４Ａ，２２４Ａ...パネル側画像入力端子部（信号入力部）、２４Ｂ...パネル側制御入力端子部（第１列制御信号入力部）、２９，１２９，３２９...第１列回路部、２９ａ...単位スイッチ、３０，１３０，２３０，３３０...第２列回路部、３０ａ，１３０ａ，２３０ａ，３３０ａ...単位回路、３３...保護回路部（制御配線用保護回路部）、３４...第１列制御配線、３５...第２列制御配線、３６，１３６，２３６...第１列接続配線、３７，１３７，２３７...第２列接続配線、３７ａ，１３７ａ...第２斜め延在部（斜め延在部）、３８...斜め配列回路部、３９...真直配列回路部、ＰＸ...画素

Claims

　行方向及び列方向に沿ってマトリクス状に配列される複数の画素と、
　前記列方向に沿って並ぶ複数の前記画素に接続される複数の列配線と、
　前記行方向に沿って延在し複数の前記列配線に接続される第１列回路部と、
　前記第１列回路部に接続される複数の第１列接続配線と、
　複数の前記画素との間に前記第１列回路部を挟む形で配されて複数の前記第１列接続配線にそれぞれ接続される複数の単位回路を有する第２列回路部と、
　前記第１列回路部との間に前記第２列回路部を挟む形で配されて前記第２列回路部に信号を入力するための信号入力部であって、接続対象となる前記単位回路に対して前記行方向にずれた配置となるものを含む複数の信号入力部と、
　前記第２列回路部における複数の前記単位回路と複数の前記信号入力部にそれぞれ接続され前記単位回路側から接続対象となる前記信号入力部側に向かって前記行方向及び前記列方向と交差する方向に沿って延在する斜め延在部を少なくとも有する複数の第２列接続配線と、
　前記第２列回路部における複数の前記単位回路の少なくとも一部が前記行方向及び前記列方向と交差する方向に沿って並んでなる斜め配列回路部であって、前記行方向について前記斜め延在部が接続対象となる前記単位回路側から前記信号入力部側へ向かう側の前記単位回路ほど前記列方向について前記第１列回路部に近くなる配列とされた複数の前記単位回路を含む斜め配列回路部と、を備えるアクティブマトリクス基板。
　前記第１列回路部及び前記第２列回路部は、前記行方向のサイズと前記列方向のサイズとが離散的に反比例するような相関関係をそれぞれ有しており、
　前記第２列回路部は、前記第１列回路部よりも前記行方向のサイズと前記列方向のサイズとに係る離散的な変化が相対的に緩やかなものとされる請求項１記載のアクティブマトリクス基板。
　前記第１列回路部は、前記行方向に沿って並ぶ複数の前記画素にそれぞれ接続される複数の前記列配線に対して信号を振り分けるスイッチ回路を有する請求項１または請求項２記載のアクティブマトリクス基板。
　前記スイッチ回路は、前記行方向に沿って直線的に並ぶ複数の単位スイッチからなり、前記単位スイッチは、前記行方向のサイズが、前記行方向に沿って並ぶ複数の前記画素の間のピッチと等しいものとされる請求項３記載のアクティブマトリクス基板。
　前記第２列回路部は、前記第１列回路部に検査信号を供給可能な検査回路と、前記第１列回路部をサージから保護する保護回路と、の少なくともいずれか一方を有する請求項１から請求項４のいずれか１項に記載のアクティブマトリクス基板。
　前記第２列回路部は、前記検査回路と前記保護回路との双方を有する請求項５記載のアクティブマトリクス基板。
　前記第２列回路部は、前記検査回路と前記保護回路とのいずれか一方を有する請求項５記載のアクティブマトリクス基板。
　前記第２列回路部は、前記検査回路を選択的に有しており、
　前記第２列接続配線は、前記第１列接続配線よりも抵抗値が高い材料からなる請求項７記載のアクティブマトリクス基板。
　前記第１列回路部は、複数の前記画素に検査信号を供給可能な検査回路を有するのに対し、前記第２列回路部は、前記第１列回路部をサージから保護する保護回路を有する請求項１記載のアクティブマトリクス基板。
　前記斜め配列回路部は、前記行方向について間隔を空けて一対配されて複数の前記単位回路の配列が対称をなすものとされており、
　前記行方向について一対の前記斜め配列回路部の間に介在する形で配されて前記第２列回路部における複数の前記単位回路の少なくとも一部が前記行方向に沿って直線的に並んでなる真直配列回路部が備えられる請求項１から請求項９のいずれか１項に記載のアクティブマトリクス基板。
　前記第１列回路部に接続されて第１列制御信号が伝送される第１列制御配線と、
　前記第１列制御配線に接続されて前記第１列制御信号が入力される第１列制御信号入力部と、
　前記第２列回路部に接続されて第２列制御信号が伝送される第２列制御配線と、
　前記第２列制御配線に接続されて前記第２列制御信号が入力される第２列制御信号入力部と、
　前記第１列制御配線及び前記第２列制御配線の配索途中に設けられて前記第１列回路部及び前記第２列回路部をサージから保護する制御配線用保護回路部であって、前記第２列回路部に対して前記行方向に沿って並ぶ形で配される制御配線用保護回路部と、を備える請求項１から請求項１０のいずれか１項に記載のアクティブマトリクス基板。
　請求項１から請求項１１のいずれか１項に記載のアクティブマトリクス基板と、前記アクティブマトリクス基板に対して貼り合わせられる対向基板と、を備える表示パネル。