[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2017098769A1 - 受光素子、受光素子の製造方法、撮像素子および電子機器 - Google Patents

受光素子、受光素子の製造方法、撮像素子および電子機器 Download PDF

Info

Publication number
WO2017098769A1
WO2017098769A1 PCT/JP2016/077091 JP2016077091W WO2017098769A1 WO 2017098769 A1 WO2017098769 A1 WO 2017098769A1 JP 2016077091 W JP2016077091 W JP 2016077091W WO 2017098769 A1 WO2017098769 A1 WO 2017098769A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
conductivity type
photoelectric conversion
receiving element
light receiving
Prior art date
Application number
PCT/JP2016/077091
Other languages
English (en)
French (fr)
Inventor
吉田　慎一
丸山　俊介
良輔 松本
周治 萬田
知雅 渡邊
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to US15/778,940 priority Critical patent/US10483299B2/en
Publication of WO2017098769A1 publication Critical patent/WO2017098769A1/ja
Priority to US16/655,647 priority patent/US10943932B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H01L31/1035—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type the devices comprising active layers formed only by AIIIBV compounds
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/20—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from infrared radiation only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/33—Transforming infrared radiation

Definitions

  • the present disclosure relates to a light receiving element used for, for example, an infrared sensor, a manufacturing method thereof, an imaging element, and an electronic device.
  • a semiconductor layer having an impurity diffusion region is disposed on a photoelectric conversion layer made of a group III-V semiconductor.
  • ohmic contact may not be ensured between the electrode for extracting charges and the semiconductor layer.
  • a so-called voltage drop occurs, and the characteristics (current-voltage characteristics) of the photodiode corresponding to the applied voltage cannot be obtained.
  • a light receiving element includes a substrate, a photoelectric conversion layer formed on the substrate and including a first compound semiconductor, which absorbs wavelengths in the infrared region and generates charges, and photoelectric conversion A semiconductor layer formed on the layer and including a second compound semiconductor and having an opening in a selective region; and an electrode embedded in the opening of the semiconductor layer and electrically connected to the photoelectric conversion layer Is.
  • a method of manufacturing a light receiving element includes a photoelectric conversion layer that includes a first compound semiconductor and absorbs wavelengths in the infrared region and generates charges on a substrate, and a second compound semiconductor And a step of forming a semiconductor layer having an opening in a selective region, and a step of forming an electrode which is embedded in the opening of the semiconductor layer and electrically connected to the photoelectric conversion layer.
  • a semiconductor layer including a second compound semiconductor is formed on the photoelectric conversion layer including the first compound semiconductor, and the semiconductor layer is selectively formed. An opening is provided in this area. Since the electrode embeds the opening of the semiconductor layer and is electrically connected to the photoelectric conversion layer, the contact resistance is reduced as compared with the case where the semiconductor layer is interposed between the electrode and the photoelectric conversion layer.
  • An imaging device includes a plurality of pixels, a substrate, a photoelectric conversion element that includes a first compound semiconductor formed on the substrate and absorbs wavelengths in the infrared region to generate charges.
  • a conversion layer, a semiconductor layer formed on the photoelectric conversion layer and including the second compound semiconductor and having an opening for each pixel, each of which is formed by embedding the opening of the semiconductor layer, and the photoelectric conversion layer And a plurality of electrodes electrically connected to each other.
  • An electronic apparatus includes the image sensor according to the embodiment of the present disclosure.
  • the photoelectric conversion layer including the first compound semiconductor and the semiconductor including the second compound semiconductor on the substrate The semiconductor layer has an opening in a selective region thereof.
  • the electrode fills the opening and is electrically connected to the photoelectric conversion layer, whereby contact resistance can be reduced. Therefore, it is possible to maintain good photodiode characteristics.
  • FIG. 3 is an enlarged cross-sectional view illustrating an example of a configuration of a region A illustrated in FIG. 2. It is sectional drawing which expands and represents the other example of a structure of the area
  • FIG. 2 is an enlarged cross-sectional view illustrating configurations of a semiconductor layer, a protective layer, and a first electrode shown in FIG. It is sectional drawing for demonstrating 1 process of the manufacturing method of the light receiving element shown in FIG.
  • FIG. 6 is a cross-sectional view illustrating a process following FIG. 5.
  • FIG. 6 is a cross-sectional diagram illustrating a process following the process in FIG. 7.
  • FIG. 9 is a cross-sectional diagram illustrating a process following the process in FIG. 8.
  • 6 is a cross-sectional view illustrating a configuration of a light receiving element according to Comparative Example 1.
  • FIG. 10 is a cross-sectional view illustrating a configuration of a light receiving element according to Comparative Example 2.
  • FIG. It is sectional drawing showing the structure of the light receiving element which concerns on 2nd Embodiment of this indication. It is sectional drawing for demonstrating 1 process of the manufacturing method of the light receiving element shown in FIG. FIG.
  • FIG. 13 is a cross-sectional diagram illustrating a process following the process in FIG. 12.
  • FIG. 14 is a cross-sectional diagram illustrating a process following the process in FIG. 13. It is sectional drawing showing the process of following FIG. 14A.
  • FIG. 14B is a cross-sectional diagram illustrating a process following the process in FIG. 14B.
  • FIG. 16 is a cross-sectional diagram illustrating a process following the process in FIG. 15. It is sectional drawing showing the process of following FIG. 16A.
  • It is a schematic diagram showing the structural example of a laminated type image pick-up element.
  • First embodiment an example of a light receiving element in which an electrode is formed by filling an opening of a cap layer
  • Second embodiment an example of a light receiving element in which an insulating film is formed inside an opening of a cap layer
  • Application example 1 example of image sensor
  • Application Example 2 Example of electronic equipment
  • FIG. 1 illustrates a cross-sectional configuration of a light receiving element (light receiving element 1) according to the first embodiment of the present disclosure.
  • the light receiving element 1 is applied to, for example, an infrared sensor using a compound semiconductor (III-V semiconductor), and includes a plurality of light receiving unit regions (referred to as pixels P) arranged two-dimensionally, for example. .
  • FIG. 1 shows a cross-sectional configuration of a portion corresponding to three pixels P.
  • the light receiving element 1 has, for example, a photoelectric conversion layer 12 and a cap layer 13 (semiconductor layer) in this order on a substrate 11.
  • the first electrode 15 is electrically connected to a selective region (first conductivity type layer 12 a) on the cap layer 13 side of the photoelectric conversion layer 12.
  • a second electrode 16 is formed on the light incident side of the substrate 11.
  • a protective layer 14 is formed on the cap layer 13 as a passivation film for the light receiving element 1.
  • the back surface of the second electrode 16 is a light incident surface (surface S ⁇ b> 1) (infrared IR is incident from the second electrode 16 side).
  • an on-chip lens (not shown) or the like may be further provided on the surface S1 side of the second electrode 16.
  • a color filter may be arranged on the protective layer 14 and the first electrode 15.
  • a silicon semiconductor substrate on which a pixel circuit for reading signals from each pixel P and various wirings are formed is laminated.
  • the first electrode 15 and the second electrode 16 are electrically connected to various circuits formed on the silicon semiconductor substrate through, for example, bumps and vias.
  • the substrate 11 is made of, for example, n-type or i-type (intrinsic semiconductor) InP.
  • the photoelectric conversion layer 12 is formed on the substrate 11 in contact with the substrate 11, but another layer may be interposed between the substrate 11 and the photoelectric conversion layer 12.
  • the material of the layer interposed between the substrate 11 and the photoelectric conversion layer 12 include semiconductor materials such as InAlAs, Ge, Si, GaAs, and InP. It is desirable to select one that matches the lattice.
  • the photoelectric conversion layer 12 includes, for example, a compound semiconductor (first compound semiconductor) that absorbs wavelengths in the infrared region (hereinafter referred to as infrared rays) and generates charges (electrons and holes).
  • first compound semiconductor that absorbs wavelengths in the infrared region
  • charges electrosprays
  • the photoelectric conversion layer 12 is continuously provided on the substrate 11 as a common layer for the plurality of pixels P (or the plurality of first electrodes 15).
  • the compound semiconductor used for the photoelectric conversion layer 12 is, for example, In x Ga (1-x) As (x: 0 ⁇ x ⁇ 1). However, in order to obtain more sensitivity in the infrared region, it is desirable that x ⁇ 0.4.
  • the first conductivity type layer 12a is formed in a selective region of the photoelectric conversion layer 12 on the cap layer 13 side.
  • the first conductivity type layer 12a is formed for each pixel P. In other words, a plurality of first conductivity type layers 12a are formed discretely from each other in the photoelectric conversion layer 12.
  • the first conductivity type layer 12a is, for example, a region containing p-type impurities.
  • An example of the p-type impurity is zinc (Zn).
  • the first conductivity type layer 12a is formed from the surface of the photoelectric conversion layer 12 on the cap layer 13 side to a predetermined depth position.
  • the photoelectric conversion layer 12 has a pn junction or a pin junction by stacking the first conductivity type layer 12a and a region (second conductivity type layer 12b) other than the first conductivity type layer 12a.
  • the second conductivity type layer 12b is a region containing n-type impurities, for example. Examples of the n-type impurity include silicon (Si). However, the second conductivity type layer 12b may be made of an intrinsic semiconductor (may be an i-type semiconductor region).
  • the cap layer 13 is provided between the photoelectric conversion layer 12 and the first electrode 15. Although details will be described later, the cap layer 13 desirably has a role of electrically separating pixels or suppressing generation of dark current.
  • the cap layer 13 is preferably configured to include a compound semiconductor (second compound semiconductor) having a larger band gap than the photoelectric conversion layer 12. Examples of a compound semiconductor having a band gap larger than In 0.53 Ga 0.47 As (band gap 0.74 eV) include InP (band gap 1.34 eV) and InAlAs. Note that a layer made of any one of InAlAs, Ge, Si, GaAs, InP, and the like may be further interposed between the cap layer 13 and the photoelectric conversion layer 12.
  • the cap layer 13 has a first conductivity type region 13a facing the first conductivity type layer 12a of the photoelectric conversion layer 12, and has an opening H in a selective region of the first conductivity type region 13a. is doing. That is, the first conductivity type region 13a and the opening H are provided for each pixel P. The opening H is formed through the cap layer 13 so that the surface of the photoelectric conversion layer 12 is exposed, for example.
  • FIG. 2 is a diagram for explaining the configuration of the opening H
  • FIGS. 3A and 3B show the detailed configuration of the region A in FIG.
  • the end portion 14e of the protective layer 14 is provided so as to protrude (overhang) from the side surface of the opening H (side wall 13a1 of the first conductivity type region 13a). That is, in the vicinity of the opening H, the end portion 14e of the protective layer 14 is formed in a bowl shape.
  • the side surface of the opening H may have the inclined surface 13a2.
  • the inclined surface 13a2 has a forward tapered shape, and is inclined so that the opening area gradually decreases from the surface on the protective layer 14 side toward the surface on the photoelectric conversion layer 12 side.
  • the protective layer 14 may be formed in the shape of a bowl in the vicinity of the opening H, and the side surface of the opening H may have the inclined surface 13a2.
  • a second conductivity type region 13b is formed adjacent to the first conductivity type region 13a.
  • the first conductivity type region 13a is a region containing, for example, a p-type impurity.
  • An example of the p-type impurity is zinc (Zn).
  • the first conductivity type region 13a and the first conductivity type layer 12a contain, for example, the same impurities and have substantially the same width (width d). Although details will be described later, the first conductivity type layer 12a and the first conductivity type region 13a are collectively formed by the same impurity diffusion process.
  • a first conductivity type region 13a is formed so as to surround the opening H along the horizontal direction (a direction parallel to the substrate 11), and the second conductivity type is formed so as to surround the first conductivity type region 13a.
  • Region 13b is formed.
  • the second conductivity type region 13b is a region containing n-type impurities, for example. Examples of the n-type impurity include silicon (Si).
  • the boundary between the first conductivity type region 13a and the second conductivity type region 13b, that is, the first conductivity type region 13a and the second conductivity type region 13b are formed adjacent to each other in the lateral direction. As a result, a pn junction interface is formed. Thereby, adjacent pixels P can be electrically separated.
  • the protective layer 14 is formed so as to cover a region excluding the opening H on the cap layer 13.
  • the protective layer 14 is used as a hard mask, for example, in an impurity diffusion process and an opening H forming process described later.
  • the protective layer 14 includes an inorganic insulating material, for example, at least one of silicon nitride (SiN), aluminum oxide (Al 2 O 3 ), and hafnium oxide (HfO 2 ).
  • the protective layer 14 is formed in contact with the boundary (boundary B) between the first conductivity type region 13a and the second conductivity type region 13b of the cap layer 13, as shown in FIG.
  • the first electrode 15 is an electrode to which a voltage for reading out charges (for example, holes) generated in the photoelectric conversion layer 12 is supplied, and is formed for each pixel P.
  • Examples of the constituent material of the first electrode 15 include titanium (Ti), tungsten (W), titanium nitride (TiN), platinum (Pt), gold (Au), germanium (Ge), nickel (Ni), and aluminum ( Al) or any alloy containing at least one of them.
  • the first electrode 15 corresponds to a specific example of “electrode” of the present disclosure.
  • the first electrode 15 is formed by filling the opening H and being electrically connected to the first conductivity type layer 12a of the photoelectric conversion layer 12.
  • the first electrode 15 fills the opening H and is in direct contact with the surface of the first conductivity type layer 12a.
  • the first electrode 15 is provided for each pixel P.
  • one first electrode 15 may be arranged for one pixel P, or one A plurality of first electrodes 15 may be arranged for the pixel P.
  • some of them may include electrodes (dummy electrodes) that do not actually contribute to charge extraction.
  • the second electrode 16 is provided on the back surface (surface on the light incident side) of the substrate 11 as an electrode common to each pixel P, for example.
  • the charges generated in the photoelectric conversion layer 12 for example, when holes are read out as signal charges through the first electrode 15, for example, electrons can be discharged through the second electrode 16.
  • the second electrode 16 is not necessarily formed over the entire back surface of the substrate 11 as long as it is electrically connected to the substrate 11. Alternatively, the second electrode 16 may not be provided.
  • the second electrode 16 is made of a conductive film that can transmit light having a wavelength in the infrared region, for example.
  • the light receiving element 1 can be manufactured as follows, for example. 5 to 9 show the manufacturing process of the light receiving element 1 in the order of steps.
  • a compound semiconductor layer 120 containing, for example, InGaAs and a compound semiconductor layer 130 containing, for example, InP are epitaxially grown in order on one surface of a substrate 11 made of, for example, InP.
  • the compound semiconductor layers 120 and 130 are each formed as an n-type layer by introducing a gas containing an n-type impurity, for example.
  • the protective layer 14 is formed on the compound semiconductor layer 130.
  • the protective layer 14 made of the above-described material is formed by, for example, plasma CVD (Chemical Vapor Deposition), thermal CVD, ALD (Atomic Layer Deposition), or sputtering. Is deposited.
  • an opening h1 is formed in the protective layer 14 by etching using a lithography method. The opening h1 is formed for each pixel formation region p1 (region where the pixel P is formed).
  • p-type impurities for example, zinc
  • p-type impurities for example, zinc
  • a gas such as DMZn (Di-Methyl Zinc) is used, and the process temperature at that time can be set to about 500 ° C., for example.
  • DMZn Di-Methyl Zinc
  • the process temperature at that time can be set to about 500 ° C., for example.
  • the first conductivity type layer 12a and the first conductivity type region 13a are formed in a lump (simultaneously).
  • the portion of the compound semiconductor layer 120 excluding the first conductivity type layer 12a becomes the second conductivity type layer 12b.
  • a portion of the compound semiconductor layer 130 excluding the first conductivity type region 13a becomes the second conductivity type region 13b.
  • the photoelectric conversion layer 12 including a pn junction between the first conductivity type layer 12a and the second conductivity type layer 12b is formed, and the first conductivity type region 13a and the second conductivity type are formed on the photoelectric conversion layer 12.
  • a pn junction (boundary B) with the region 13b is formed.
  • the first conductivity type layer 12a and the first conductivity type region 13a may be formed by, for example, solid phase diffusion or ion implantation.
  • the first conductivity type region 13a is etched to form an opening H for each pixel formation region p1.
  • the sidewall of the first conductivity type region 13a can be formed into a forward tapered shape (the inclined surface 13a2 shown in FIG. 3B is formed on the side surface of the opening H).
  • wet etching is performed using a chemical solution capable of obtaining etching selectivity with InGaAs, for example, a mixed solution of hydrochloric acid and hydrogen peroxide, or a mixed solution of citric acid and hydrogen peroxide.
  • the end portion 14e of the protective layer 14 may be formed in a bowl shape together with the opening H. In this way, the photoelectric conversion layer 12 and the cap layer 13 can be formed.
  • the first electrode 15 is formed. Specifically, the first electrode 15 made of the above-described material is formed so as to embed the opening H on the protective layer 14 by, for example, a CVD method, a PVD (Physical Vapor Deposition) method, an ALD method, or an evaporation method. Thereafter, patterning is performed by etching using a lithography method. Thereby, the first electrode 15 is formed for each pixel P.
  • a CVD method a PVD (Physical Vapor Deposition) method, an ALD method, or an evaporation method.
  • patterning is performed by etching using a lithography method.
  • the first electrode 15 is formed for each pixel P.
  • the second electrode 16 is formed on the back side of the substrate 11 by, for example, a CVD method, a PVD method, an ALD method, or a vapor deposition method. Moreover, a color filter, an on-chip lens, etc. are formed as needed. Thus, the light receiving element 1 shown in FIG. 1 is completed.
  • the second electrode 16 If the second electrode 16 is not provided, voltage may be applied to the first electrode 15 so that a potential gradient is formed between the first electrode 15 and the substrate 11. However, by providing the second electrode 16, it is easy to form a larger potential gradient, and the other charge (electrons here) among the charges generated by the photoelectric conversion is passed through the second electrode 16 to the photoelectric conversion layer. 12 can be discharged.
  • a cap layer 13 made of a second compound semiconductor (for example, InP) is formed on a photoelectric conversion layer 12 including a first compound semiconductor (for example, a III-V group semiconductor such as InGaAs).
  • a first compound semiconductor for example, a III-V group semiconductor such as InGaAs.
  • An opening H is provided in a selective region of the layer 13.
  • a first electrode 15 is provided so as to fill the opening H and be electrically connected to the photoelectric conversion layer 12.
  • FIG. 10A shows a cross-sectional configuration of a light receiving element 100A according to a comparative example (Comparative Example 1) of the present embodiment.
  • a photoelectric conversion layer 102 made of InGaAs and a cap layer 103 made of InP are stacked on a substrate 101 made of InP.
  • a protective layer 104 having an opening h1 is provided on the cap layer 103, and the first electrode 105 is electrically connected to the cap layer 103 through the opening h1.
  • the cap layer 103 includes a p-type region 103a and an n-type region 103b. Thereby, a pn junction interface is formed (by pn separation), and adjacent pixels can be electrically separated. That is, it is possible to prevent signal charges from being mixed into adjacent pixels.
  • the InP p-type region 103a
  • the contact resistance is large.
  • the opening H is provided in the cap layer 13 as described above, and the first electrode 15 is electrically connected to the photoelectric conversion layer 12 through the opening H. Contact can be ensured, and contact resistance can be reduced as compared with Comparative Example 1 described above.
  • FIG. 10B shows a cross-sectional configuration of the light receiving element 100B according to the comparative example 2 of the present embodiment.
  • a photoelectric conversion layer 108 made of n-type InGaAsP and a cap layer 109 made of InGaAsP are stacked on a substrate 107 made of InP.
  • a protective layer 110 (SiN) having an opening h1 is provided on the cap layer 109, and the first electrode 111 is electrically connected to the cap layer 109 through the opening h1.
  • the cap layer 109 includes the p-type region 109a and the n-type region 109b, whereby a pn junction interface is formed, and adjacent pixels can be electrically separated.
  • InGaAsP constituting the cap layer 109 has a relatively small contact resistance, so that the contact resistance can be reduced.
  • the cap layer 13 interposed between the photoelectric conversion layer 12 containing a III-V group semiconductor (for example, InGaAs) and the protective layer 14 has a band gap higher than that of the photoelectric conversion layer 12, for example.
  • a III-V group semiconductor for example, InGaAs
  • the protective layer 14 has a band gap higher than that of the photoelectric conversion layer 12, for example.
  • an n-type second conductivity type region 13b is formed around the p-type first conductivity type region 13a, for example. That is, the cap layer 13 includes a pn junction interface (boundary B in FIG. 4) between the first conductivity type region 13 a and the second conductivity type region 13 b, and the boundary B is in contact with the protective layer 14.
  • dark current is also generated when the above-described interface defect and the depletion layer generated at the pn junction interface are in contact with each other, but the light receiving element 1 of the present embodiment has a depletion layer and an interface containing many defects. It has a structure that is not in contact with it, and dark current hardly occurs.
  • the contact resistance is reduced by realizing a structure in which the first electrode 15 fills the opening H of the cap layer 13 and the pn junction interface (boundary B) in the cap layer 13 is in contact with the protective layer 14.
  • the generation of dark current at the interface with the protective layer 14 can be suppressed while being sufficiently reduced.
  • the first conductive type layer 12a of the photoelectric conversion layer 12 and the first conductive type region 13a of the cap layer 13 are provided for each pixel P, respectively. It is done.
  • the cap layer 13 by forming the second conductivity type region 13b around the first conductivity type region 13a, a pn junction interface is formed by these boundaries (boundary B in FIG. 4) (by pn separation). Adjacent pixels P can be electrically separated from each other.
  • the first conductivity type layer 12a of the photoelectric conversion layer 12 and the first conductivity type region 13a of the cap layer 13 may be formed collectively (simultaneously) by an impurity diffusion process using the protective layer 14 as a mask. It can. That is, the first conductivity type layer 12a and the first conductivity type region 13a are formed to contain the same impurities.
  • the cap layer 13 including the second compound semiconductor is formed on the photoelectric conversion layer 12 including the first compound semiconductor, and an opening H is formed in a selective region of the cap layer 13. Is provided. Since the first electrode 15 for reading signal charges fills the opening H of the cap layer 13 and is electrically connected to the photoelectric conversion layer 12, the contact resistance can be reduced. Therefore, it is possible to maintain good photodiode characteristics.
  • FIG. 11 illustrates a cross-sectional configuration of a light receiving element (light receiving element 1 ⁇ / b> A) according to the second embodiment of the present disclosure.
  • the light receiving element 1A of the present embodiment is applied to, for example, an infrared sensor using a compound semiconductor (group III-V semiconductor).
  • a plurality of light receiving unit regions (pixels P) arranged in a dimension are included.
  • FIG. 11 shows a cross-sectional configuration of a portion corresponding to one pixel P.
  • the photoelectric conversion layer 12 and the cap layer 13 are formed on the substrate 11 in the same manner as the light receiving element 1 of the first embodiment.
  • a second electrode 16 is formed on the back surface side of the substrate 11, and the back surface of the second electrode 16 is a surface S1.
  • the photoelectric conversion layer 12 has a first conductivity type layer 12a and a second conductivity type layer 12b
  • the cap layer 13 has a first conductivity type region 13a and a second conductivity type region 13b.
  • An opening H is formed in the first conductivity type region 13 a of the cap layer 13, and the first electrode 15 is formed so as to fill the opening H.
  • a protective layer 22 is provided on the cap layer 13, and a boundary B ⁇ b> 1 between the first conductivity type region 13 a and the second conductivity type region 13 b in the cap layer 13 is in contact with the protection layer 22.
  • the insulating film 21 is formed so as to cover the side surface (inner surface) of the opening H of the cap layer 13. Specifically, the insulating film 21 is formed so as to cover the side wall of the first conductivity type region 13 a of the cap layer 13. In other words, the insulating film 21 is interposed between the first electrode 15 and the first conductivity type region 13a in the direction parallel to the substrate 11 (lateral direction).
  • the insulating film 21 functions as a so-called sidewall.
  • the insulating film 21 includes at least one of inorganic materials such as silicon nitride, aluminum oxide, and hafnium oxide.
  • the protective layer 22 is configured to include at least one of an inorganic insulating material or a high dielectric constant material such as silicon nitride, aluminum oxide, and hafnium oxide, similarly to the protective layer 14 of the first embodiment. Yes. However, unlike the protective layer 14 of the first embodiment, the protective layer 22 is formed so as to cover the upper surface of the cap layer 13 and a part of the upper surface of the first electrode 15. Opposed is an opening h2.
  • the light receiving element 1A as described above can be manufactured, for example, as follows. 12 to 16B show the manufacturing process of the light receiving element 1A in the order of steps.
  • an n-type compound semiconductor layer 120 and, for example, an n-type compound semiconductor layer 130 are sequentially formed on one surface of a substrate 11 made of, for example, InP by epitaxial growth. .
  • a p-type impurity is added to the compound semiconductor layers 120 and 130 by the same method as in the first embodiment.
  • the first conductivity type layer 12a and the first conductivity type region 13a are collectively formed.
  • the same material as that of the protective layer 14 of the first embodiment is used.
  • the opening h3 can be formed by etching using a lithography method.
  • the opening H is formed by etching the first conductivity type region 13a using the hard mask layer 210 in the same manner as in the first embodiment. In this way, the photoelectric conversion layer 12 and the cap layer 13 are formed. Thereafter, the hard mask layer 210 is removed.
  • the hard mask layer 210 is made of SiN
  • the hard mask layer 210 can be removed by wet etching using, for example, a hydrogen fluoride (HF) chemical solution.
  • HF hydrogen fluoride
  • the insulating film 21 (insulating film 21 a) made of the above-described material is formed on the cap layer 13.
  • the insulating film 21A is formed so as to cover the upper surface of the cap layer 13 and the side surface of the opening H.
  • the film forming method include a plasma CVD method, a thermal CVD method, an ALD method, and a sputtering method.
  • the first electrode 15 is formed. Specifically, as in the first embodiment, the first electrode 15 made of the above-described material is opened on the cap layer 13 by, for example, a CVD method, a PVD method, an ALD method, or an evaporation method. Then, patterning is performed by etching using a lithography method.
  • a protective layer 22 made of the above-described material is formed so as to cover the first electrode 15 and the cap layer 13.
  • the film forming method include a plasma CVD method, a thermal CVD method, an ALD method, and a sputtering method.
  • the opening h2 is formed by etching the protective layer 22 using, for example, a lithography method.
  • the second electrode 16 is formed on the back surface side of the substrate 11 in the same manner as in the first embodiment.
  • the light receiving element 1A shown in FIG. 11 is completed.
  • the infrared IR when infrared IR is incident on the photoelectric conversion layer 12, as in the light receiving element 1 of the first embodiment, the infrared IR is absorbed and photoelectrically converted by the photoelectric conversion layer 12.
  • a predetermined voltage is applied to the photoelectric conversion layer 12 through the first electrode 15 and the second electrode 16, and the signal charge is read out through the first electrode 15.
  • the cap layer 13 formed on the photoelectric conversion layer 12 has the opening H, and the first electrode 15 is provided so as to fill the opening H. Thereby, the contact resistance can be reduced for the reason described above. Therefore, an effect equivalent to that of the first embodiment can be obtained.
  • the cap layer 13 interposed between the photoelectric conversion layer 12 containing a III-V group semiconductor (for example, InGaAs) and the protective layer 14 is formed of a compound semiconductor (for example, InP) having a band gap larger than that of the photoelectric conversion layer 12, for example. Including. Thereby, the interface recombination rate is reduced, and the generation of dark current can be suppressed.
  • the boundary B1 between the first conductivity type region 13a and the second conductivity type region 13b in the cap layer 13 is in contact with the protective layer 22, and the depletion layer and the interface containing many defects do not contact each other. And dark current is less likely to occur. Therefore, also in the light receiving element 1A of the present embodiment, the generation of dark current at the interface with the protective layer 14 can be suppressed while sufficiently reducing the contact resistance, as in the first embodiment. .
  • the insulating film 21 is formed on the side surface of the opening H, the following effects are further obtained. That is, a predetermined voltage is applied to the first electrode 15 for signal reading. By applying this voltage, the vicinity of the side surface of the opening H (the first conductive type region 13a between the first electrode 15 and the cap layer 13). The depletion layer tends to spread in the intermediate region. By providing the insulating film 21 between the side surface of the opening H, that is, between the first electrode 15 and the side wall of the first conductivity type region 13a, such spreading of the depletion layer can be suppressed, and the dark current can be reduced. Occurrence can be suppressed.
  • FIG. 17 illustrates a functional configuration of the imaging element 2 using the element structure of the light receiving element 1 described in the first embodiment and the like.
  • the imaging device 2 is, for example, an infrared image sensor, and includes, for example, a pixel unit 10 and a circuit unit 20 that drives the pixel unit 10.
  • the circuit unit 20 includes, for example, a row scanning unit 131, a horizontal selection unit 133, a column scanning unit 134, and a system control unit 132.
  • the pixel unit 10 includes, for example, a plurality of pixels P that are two-dimensionally arranged in a matrix.
  • pixel drive lines Lread for example, row selection lines and reset control lines
  • vertical signal lines Lsig are wired to the pixel columns.
  • the pixel drive line Lread transmits a drive signal for reading a signal from the pixel P.
  • One end of the pixel drive line Lread is connected to an output end corresponding to each row of the row scanning unit 131.
  • the row scanning unit 131 includes a shift register, an address decoder, and the like, and is a pixel driving unit that drives each pixel P of the pixel unit 10 in units of rows, for example.
  • a signal output from each pixel P in the pixel row selected and scanned by the row scanning unit 131 is supplied to the horizontal selection unit 133 through each of the vertical signal lines Lsig.
  • the horizontal selection unit 133 is configured by an amplifier, a horizontal selection switch, and the like provided for each vertical signal line Lsig.
  • the column scanning unit 134 includes a shift register, an address decoder, and the like, and drives the horizontal selection switches in the horizontal selection unit 133 in order while scanning. By the selective scanning by the column scanning unit 134, the signal of each pixel transmitted through each of the vertical signal lines Lsig is sequentially output to the horizontal signal line 135 and is input to the signal processing unit (not shown) through the horizontal signal line 135.
  • the signal processing unit not shown
  • a substrate 2A having a pixel unit 10 and a substrate 2B having a circuit unit 20 are stacked.
  • the configuration is not limited to this, and the circuit unit 20 may be formed on the same substrate as the pixel unit 10 or may be provided in an external control IC.
  • the circuit unit 20 may be formed on another substrate connected by a cable or the like.
  • the system control unit 132 receives a clock given from the outside, data for instructing an operation mode, and the like, and outputs data such as internal information of the image sensor 2.
  • the system control unit 132 further includes a timing generator that generates various timing signals.
  • the row scanning unit 131, the horizontal selection unit 133, the column scanning unit 134, and the like are based on the various timing signals generated by the timing generator. Drive control is performed.
  • FIG. 19 shows a schematic configuration of an electronic apparatus 3 (camera) as an example.
  • the electronic device 3 is a camera capable of taking a still image or a moving image, for example.
  • the image pickup device 2 an optical system (optical lens) 310, a shutter device 311, and a drive unit that drives the image pickup device 2 and the shutter device 311. 313 and a signal processing unit 312.
  • the optical system 310 guides image light (incident light) from the subject to the image sensor 2.
  • the optical system 310 may be composed of a plurality of optical lenses.
  • the shutter device 311 controls the light irradiation period and the light shielding period to the image sensor 2.
  • the drive unit 313 controls the transfer operation of the image sensor 2 and the shutter operation of the shutter device 311.
  • the signal processing unit 312 performs various signal processing on the signal output from the image sensor 2.
  • the video signal Dout after the signal processing is stored in a storage medium such as a memory, or is output to a monitor or the like.
  • the layer configuration of the light receiving element described in the above embodiment is an example, and other layers may be provided.
  • the material and thickness of each layer are examples, and are not limited to those described above.
  • the “first conductivity type layer” and the “first conductivity type region” of the present disclosure are defined as p-type layers (regions), and the “second conductivity type layer” and the “second conductivity type” are used.
  • the “region” is described as an n-type layer (region), the present disclosure is not limited to this combination. That is, according to the type of compound semiconductor and impurity (dopant) used in the light receiving element, the “first conductivity type layer” and the “first conductivity type region” are n-type, and the “second conductivity type layer” and The “second conductivity type region” may be p-type.
  • the present disclosure may be configured as follows.
  • a substrate A photoelectric conversion layer which is formed on the substrate and includes a first compound semiconductor and absorbs wavelengths in the infrared region to generate charges;
  • a semiconductor layer formed on the photoelectric conversion layer and including a second compound semiconductor and having an opening in a selective region;
  • a light receiving element comprising: an electrode embedded in the opening of the semiconductor layer and electrically connected to the photoelectric conversion layer.
  • the photoelectric conversion layer has a first conductivity type layer in a selective region on the semiconductor layer side, The semiconductor layer is A first conductivity type region formed opposite to the first conductivity type layer and having the opening;
  • the light receiving element according to (1) further including a second conductivity type region formed around the first conductivity type region.
  • the photoelectric conversion layer has a first conductivity type layer in a selective region on the semiconductor layer side,
  • the semiconductor layer is A first conductivity type region formed opposite to the first conductivity type layer and having the opening;
  • the light receiving element according to (3) wherein a boundary between the first conductivity type region and the second conductivity type region is in contact with the protective layer.
  • the first conductivity type layer and the first conductivity type region are provided for each pixel, The light receiving element according to (2), wherein adjacent pixels are electrically separated by a boundary between the first conductivity type region and the second conductivity type region.
  • the photoelectric conversion layer has a first conductivity type layer in a selective region on the semiconductor layer side,
  • the semiconductor layer is A first conductivity type region formed opposite to the first conductivity type layer and having the opening;
  • the photoelectric conversion layer has a first conductivity type layer in a selective region on the semiconductor layer side,
  • the semiconductor layer is A first conductivity type region formed opposite to the first conductivity type layer and having the opening; A second conductivity type region formed around the first conductivity type region;
  • the protective layer is formed thereon, The first conductive type layer and the first conductive type region are formed by diffusing impurities into a selective region of the first and second compound semiconductors using the protective layer as a mask.
  • a substrate which is formed on the substrate and includes a first compound semiconductor and absorbs wavelengths in the infrared region to generate charges
  • a semiconductor layer formed on the photoelectric conversion layer and including a second compound semiconductor and having an opening for each pixel
  • An imaging device comprising: a plurality of electrodes each of which is formed by embedding the opening of the semiconductor layer and electrically connected to the photoelectric conversion layer.
  • a substrate Including a plurality of pixels, A substrate, A photoelectric conversion layer which is formed on the substrate and includes a first compound semiconductor and absorbs wavelengths in the infrared region to generate charges; A semiconductor layer formed on the photoelectric conversion layer and including a second compound semiconductor and having an opening for each pixel; An electronic apparatus having an imaging device, each of which is formed by embedding the opening of the semiconductor layer and includes a plurality of electrodes electrically connected to the photoelectric conversion layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

この受光素子は、基板と、基板上に形成されると共に第１の化合物半導体を含み、赤外領域の波長を吸収して電荷を発生する光電変換層と、光電変換層上に形成されると共に第２の化合物半導体を含み、かつ選択的な領域に開口を有する半導体層と、半導体層の開口を埋め込むと共に光電変換層に電気的に接続された電極とを備える。

Description

受光素子、受光素子の製造方法、撮像素子および電子機器
　本開示は、例えば赤外線センサ等に用いられる受光素子およびその製造方法と、撮像素子および電子機器とに関する。
　近年、赤外領域に感度を有するイメージセンサ（赤外線センサ）が商品化されている。この赤外線センサに用いられる受光素子では、例えばＩｎＧａＡｓ（インジウムガリウム砒素）等のIII－Ｖ族半導体を含む光電変換層が設けられ、この光電変換層において、赤外線が吸収されることで電荷が発生する（光電変換が行われる）。このような受光素子あるいは撮像素子の素子構造については、様々な提案がなされている（例えば、特許文献１）。
特開２００３－３３２５５１号公報
　上記特許文献１に記載された受光素子では、III－Ｖ族半導体からなる光電変換層の上に、不純物拡散領域を有する半導体層が配置されている。しかしながら、このような素子構造では、電荷取り出しのための電極と半導体層との間においてオーミック接触を確保できない場合がある。この結果、いわゆる電圧降下が生じ、印加電圧に応じたフォトダイオードの特性（電流電圧特性）を得ることができない。
　良好なフォトダイオード特性を維持することが可能な受光素子、受光素子の製造方法、撮像素子および電子機器を提供することが望ましい。
　本開示の一実施の形態の受光素子は、基板と、基板上に形成されると共に第１の化合物半導体を含み、赤外領域の波長を吸収して電荷を発生する光電変換層と、光電変換層上に形成されると共に第２の化合物半導体を含み、かつ選択的な領域に開口を有する半導体層と、半導体層の開口を埋め込むと共に光電変換層に電気的に接続された電極とを備えたものである。
　本開示の一実施の形態の受光素子の製造方法は、基板上に、第１の化合物半導体を含むと共に赤外領域の波長を吸収して電荷を発生する光電変換層と、第２の化合物半導体を含むと共に選択的な領域に開口を有する半導体層とを形成する工程と、半導体層の開口を埋め込むと共に光電変換層に電気的に接続される電極を形成する工程とを含むものである。
　本開示の一実施の形態の受光素子および受光素子の製造方法では、第１の化合物半導体を含む光電変換層上に、第２の化合物半導体を含む半導体層が形成され、この半導体層の選択的な領域に開口が設けられている。電極が、この半導体層の開口を埋め込むと共に光電変換層に電気的に接続されることで、電極と光電変換層との間に半導体層が介在する場合に比べ、コンタクト抵抗が低減する。
　本開示の一実施の形態の撮像素子は、複数の画素を含み、基板と、基板上に形成されると共に第１の化合物半導体を含み、赤外領域の波長を吸収して電荷を発生する光電変換層と、光電変換層上に形成されると共に第２の化合物半導体を含み、かつ画素毎に開口を有する半導体層と、それぞれが、半導体層の開口を埋め込んで形成されると共に、光電変換層に電気的に接続された複数の電極とを備えたものである。
　本開示の一実施の形態の電子機器は、上記本開示の一実施の形態の撮像素子を備えたものである。
　本開示の一実施の形態の受光素子、受光素子の製造方法、撮像素子および電子機器によれば、基板上に、第１の化合物半導体を含む光電変換層と、第２の化合物半導体を含む半導体層とが形成され、半導体層は、その選択的な領域に開口を有する。電極が、この開口を埋め込んで光電変換層に電気的に接続されることで、コンタクト抵抗を低減することができる。よって、良好なフォトダイオード特性を維持することが可能となる。
　尚、上記内容は本開示の一例である。本開示の効果は、上述したものに限らず、他の異なる効果であってもよいし、更に他の効果を含んでいてもよい。
本開示の第１の実施の形態に係る受光素子の構成を表す断面図である。 図１に示した半導体層の開口の構成を説明するための断面図である。 図２に示した領域Ａの構成の一例を拡大して表す断面図である。 図２に示した領域Ａの構成の他の例を拡大して表す断面図である。 図１に示した半導体層、保護層および第１電極の構成を拡大して表す断面図である。 図１に示した受光素子の製造方法の一工程を説明するための断面図である。 図５に続く工程を表す断面図である。 図６Ａに続く工程を表す断面図である。 図６Ｂに続く工程を表す断面図である。 図７に続く工程を表す断面図である。 図８に続く工程を表す断面図である。 比較例１に係る受光素子の構成を表す断面図である。 比較例２に係る受光素子の構成を表す断面図である。 本開示の第２の実施の形態に係る受光素子の構成を表す断面図である。 図１１に示した受光素子の製造方法の一工程を説明するための断面図である。 図１２に続く工程を表す断面図である。 図１３に続く工程を表す断面図である。 図１４Ａに続く工程を表す断面図である。 図１４Ｂに続く工程を表す断面図である。 図１５に続く工程を表す断面図である。 図１６Ａに続く工程を表す断面図である。 撮像素子の構成を表すブロック図である。 積層型の撮像素子の構成例を表す模式図である。 図１７に示した撮像素子を用いた電子機器（カメラ）の一例を表す機能ブロック図である。
　以下、本開示における実施形態について、図面を参照して詳細に説明する。なお、説明する順序は、下記の通りである。
１．第１の実施形態（キャップ層の開口を埋め込んで電極が形成された受光素子の例）
２．第２の実施形態（キャップ層の開口の内側に絶縁膜が形成された受光素子の例）
３．適用例１（撮像素子の例）
４．適用例２（電子機器の例）
＜第１の実施の形態＞
［構成］
　図１は、本開示の第１の実施形態の受光素子（受光素子１）の断面構成を表したものである。受光素子１は、例えば化合物半導体（III－Ｖ族半導体）を用いた赤外線センサ等に適用されるものであり、例えば２次元配置された複数の受光単位領域（画素Ｐとする）を含んでいる。尚、図１では、３つの画素Ｐに相当する部分の断面構成について示している。
　受光素子１は、基板１１上に、例えば光電変換層１２と、キャップ層１３（半導体層）とをこの順に有している。光電変換層１２のうちのキャップ層１３の側の選択的な領域（第１導電型層１２ａ）には、第１電極１５が電気的に接続されている。基板１１の光入射側には、例えば第２電極１６が形成されている。キャップ層１３上には、受光素子１のパッシベーション膜として保護層１４が形成されている。この受光素子１では、例えば第２電極１６の裏面が光入射面（面Ｓ１）となっている（第２電極１６の側から赤外線ＩＲが入射するように構成されている）。以下、各部の構成について説明する。
　尚、第２電極１６の面Ｓ１の側には、更に、オンチップレンズ（図示せず）等が設けられていてもよい。また、赤外線だけでなく可視光についても検出する場合には、カラーフィルタが配置されていても構わない。また、保護層１４および第１電極１５の上には、各画素Ｐから信号読み出しを行うための画素回路および各種配線等が形成されたシリコン半導体基板が積層されている。第１電極１５および第２電極１６は、例えばバンプやビア等を通じてシリコン半導体基板に形成された各種回路と電気的に接続されている。
　基板１１は、例えばｎ型またはｉ型（真性半導体）のＩｎＰから構成されている。ここでは、基板１１上に、基板１１に接して光電変換層１２が形成されているが、基板１１と光電変換層１２との間には他の層が介在していていもよい。基板１１と光電変換層１２との間に介在する層の材料としては、例えば、ＩｎＡｌＡｓ，Ｇｅ，Ｓｉ，ＧａＡｓ，ＩｎＰ等の半導体材料が挙げられるが、基板１１および光電変換層１２との間で格子整合するものが選択されることが望ましい。
　光電変換層１２は、例えば赤外領域の波長（以下、赤外線という）を吸収して、電荷（電子および正孔）を発生させる化合物半導体（第１の化合物半導体）を含むものである。光電変換層１２は、ここでは、複数の画素Ｐ（あるいは複数の第１電極１５）に対して共通の層として、基板１１上に連続して設けられている。
　光電変換層１２に用いられる化合物半導体は、例えばＩｎxＧａ(1-x)Ａｓ（ｘ：０＜ｘ≦１）である。但し、赤外領域でより感度を得るために、ｘ≧０．４であることが望ましい。ＩｎＰよりなる基板１１と格子整合する光電変換層１２の化合物半導体の組成の一例としては、Ｉｎ0.53Ｇａ0.47Ａｓが挙げられる。
　この光電変換層１２のキャップ層１３側の選択的な領域には、第１導電型層１２ａが形成されている。第１導電型層１２ａは、画素Ｐ毎に形成されている。換言すると、第１導電型層１２ａは、光電変換層１２において互いに離散して複数形成されている。
　第１導電型層１２ａは、例えばｐ型の不純物を含む領域である。ｐ型の不純物としては、例えば亜鉛（Ｚｎ）等が挙げられる。この第１導電型層１２ａは、光電変換層１２のうちのキャップ層１３側の面から所定の深さ位置まで形成されている。光電変換層１２は、第１導電型層１２ａと、この第１導電型層１２ａ以外の領域（第２導電型層１２ｂ）との積層により、ｐｎ接合またはｐｉｎ接合を有している。第２導電型層１２ｂは、例えばｎ型の不純物を含む領域である。ｎ型の不純物としては、例えばケイ素（Ｓｉ）等が挙げられる。但し、この第２導電型層１２ｂは、真性半導体から構成されていてもよい（ｉ型の半導体領域であってもよい）。
　キャップ層１３は、光電変換層１２と第１電極１５との間に設けられている。このキャップ層１３は、詳細は後述するが、画素を電気的に分離したり、あるいは暗電流の発生を抑制する役割を有していることが望ましい。キャップ層１３は、光電変換層１２よりもバンドギャップの大きな化合物半導体（第２の化合物半導体）を含んで構成されることが望ましい。Ｉｎ0.53Ｇａ0.47Ａｓ（バンドギャップ０．７４ｅＶ）よりもバンドギャップの大きな化合物半導体の一例としては、例えばＩｎＰ（バンドギャップ１．３４ｅＶ）およびＩｎＡｌＡｓ等が挙げられる。尚、キャップ層１３と光電変換層１２との間には、更に、例えば、ＩｎＡｌＡｓ，Ｇｅ，Ｓｉ，ＧａＡｓおよびＩｎＰ等のうちのいずれかの半導体からなる層が介在していてもよい。
　このキャップ層１３は、光電変換層１２の第１導電型層１２ａに対向して第１導電型領域１３ａを有しており、この第１導電型領域１３ａの選択的な領域に開口Ｈを有している。即ち、第１導電型領域１３ａと開口Ｈとは、画素Ｐ毎に設けられている。開口Ｈは、例えば光電変換層１２の表面が露出するように、キャップ層１３を貫通して形成されている。
　図２は、開口Ｈの構成を説明するための図であり、図３Ａおよび図３Ｂは、図２における領域Ａの詳細構成を表したものである。図３Ａに示したように、開口Ｈ付近では、保護層１４の端部１４ｅが、開口Ｈの側面（第１導電型領域１３ａの側壁１３ａ１）よりも突出して（張り出して）設けられている。つまり、開口Ｈ付近では、保護層１４の端部１４ｅは庇状に形成されている。あるいは、図３Ｂに示したように、開口Ｈの側面が、傾斜面１３ａ２を有していてもよい。傾斜面１３ａ２は、順テーパ形状を有し、保護層１４側の面から光電変換層１２側の面に向かって徐々に開口面積が小さくなるように傾斜している。このように、開口Ｈ付近において保護層１４が庇状に形成されていてもよいし、開口Ｈの側面が傾斜面１３ａ２を有していてもよい。但し、図３Ｂに示したように、開口Ｈが傾斜面１３ａ２を有することが望ましい。第１導電型領域１３ａの側壁に対する第１電極１５のカバレッジがより良好となるためである。
　この第１導電型領域１３ａの周囲には、第１導電型領域１３ａに隣接して第２導電型領域１３ｂが形成されている。
　第１導電型領域１３ａは、例えばｐ型の不純物を含む領域である。ｐ型の不純物としては、例えば亜鉛（Ｚｎ）等が挙げられる。この第１導電型領域１３ａと、第１導電型層１２ａとは、例えば互いに同一の不純物を含み、また略同一の幅（幅ｄ）を有している。詳細は後述するが、同一の不純物拡散プロセスにより、一括して第１導電型層１２ａと第１導電型領域１３ａとが形成されるためである。キャップ層１３では、横方向（基板１１に平行な方向）に沿って、開口Ｈを囲むように第１導電型領域１３ａが形成され、この第１導電型領域１３ａを囲むように第２導電型領域１３ｂが形成されている。第２導電型領域１３ｂは、例えばｎ型の不純物を含む領域である。ｎ型の不純物としては、例えばケイ素（Ｓｉ）等が挙げられる。
　キャップ層１３では、これらの第１導電型領域１３ａと第２導電型領域１３ｂとの境界により、即ち、第１導電型領域１３ａと第２導電型領域１３ｂとが横方向に隣接して形成されることによってｐｎ接合界面が形成される。これにより、隣り合う画素Ｐ同士を電気的に分離することができる。
　保護層１４は、キャップ層１３上の開口Ｈを除く領域を覆って形成されている。この保護層１４は、例えば後述の不純物拡散プロセスおよび開口Ｈの形成プロセスにおいてハードマスクとして用いられるものである。保護層１４は、無機絶縁材料、例えば窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ2Ｏ3）および酸化ハフニウム（ＨｆＯ2）のうちの少なくとも１種を含んで構成されている。
　この保護層１４は、図４に示したように、キャップ層１３の第１導電型領域１３ａと第２導電型領域１３ｂとの境界（境界Ｂ）に接して形成されている。
　第１電極１５は、光電変換層１２において発生した電荷（例えば、正孔）を読み出すための電圧が供給される電極であり、画素Ｐ毎に形成されている。この第１電極１５の構成材料としては、例えばチタン（Ｔｉ），タングステン（Ｗ），窒化チタン（ＴｉＮ），白金（Ｐｔ），金（Ａｕ），ゲルマニウム（Ｇｅ），ニッケル（Ｎｉ）およびアルミニウム（Ａｌ）のうちのいずれかの単体、またはそれらのうちの少なくとも１種を含む合金が挙げられる。この第１電極１５が、本開示の「電極」の一具体例に相当する。
　この第１電極１５は、開口Ｈを埋め込むと共に光電変換層１２の第１導電型層１２ａと電気的に接続されて形成されている。ここでは、第１電極１５は、開口Ｈを埋め込み、かつ第１導電型層１２ａの表面と直に接している。また、第１電極１５は、画素Ｐ毎に設けられているが、本実施の形態のように、１つの画素Ｐに対して１つの第１電極１５が配置されていてもよいし、１つの画素Ｐに対して複数の第１電極１５が配置されていてもよい。また、１つの画素Ｐに複数の第１電極１５が配置される場合には、それらのうちの一部に実際には電荷取り出しに寄与しない電極（ダミー電極）が含まれていても構わない。
　第２電極１６は、例えば各画素Ｐに共通の電極として、基板１１の裏面（光入射側の面）に設けられている。尚、光電変換層１２において発生した電荷のうち、例えば正孔が第１電極１５を通じて信号電荷として読み出される場合には、この第２電極１６を通じて例えば電子を排出することができる。また、第２電極１６は、基板１１に電気的に接続されていれば、必ずしも基板１１の裏面の全面にわたって形成されていなくともよい。あるいは、この第２電極１６は設けられていなくともよい。
　この第２電極１６は、例えば赤外領域の波長の光を透過可能な導電膜により構成されている。
［製造方法］
　受光素子１は、例えば次のようにして製造することができる。図５～図９は、受光素子１の製造工程を工程順に示したものである。
　まず、図５に示したように、例えばＩｎＰよりなる基板１１の一面に、例えばＩｎＧａＡｓを含む化合物半導体層１２０と、例えばＩｎＰ含む化合物半導体層１３０とを、順にエピタキシャル成長させる。この成長過程において、例えばｎ型の不純物を含むガス等を導入することにより、化合物半導体層１２０，１３０をそれぞれｎ型の層として成膜する。
　次いで、化合物半導体層１３０上に、保護層１４を形成する。具体的には、まず、図６Ａに示したように、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法、熱ＣＶＤ法、ＡＬＤ（Atomic Layer Deposition）法またはスパッタリング法などにより、上述した材料よりなる保護層１４を成膜する。この後、図６Ｂに示したように、リソグラフィ法を用いたエッチングにより、保護層１４に開口ｈ１を形成する。開口ｈ１は、画素形成領域ｐ１（画素Ｐが形成される領域）毎に形成する。
　続いて、図７に示したように、保護層１４をマスクとして（開口ｈ１を通じて）、化合物半導体層１２０，１３０に対し、例えば気相拡散により、例えばｐ型の不純物（例えば亜鉛）を拡散させる。この際、例えばＤＭＺｎ（Di-Methyl Zinc）などのガスが使用され、その際のプロセス温度は、例えば５００℃程度とすることができる。これにより、第１導電型層１２ａと第１導電型領域１３ａとが一括して（同時に）形成される。また、化合物半導体層１２０のうちの第１導電型層１２ａを除く部分が、第２導電型層１２ｂとなる。化合物半導体層１３０のうちの第１導電型領域１３ａを除く部分が、第２導電型領域１３ｂとなる。これにより、第１導電型層１２ａと第２導電型層１２ｂとのｐｎ接合を含む光電変換層１２が形成されると共に、光電変換層１２上に、第１導電型領域１３ａと第２導電型領域１３ｂとのｐｎ接合（境界Ｂ）が形成される。尚、気相拡散の他にも、例えば固相拡散またはイオンインプランテーションにより、第１導電型層１２ａおよび第１導電型領域１３ａを形成してもよい。
　次いで、図８に示したように、保護層１４をマスクとして、第１導電型領域１３ａをエッチングすることにより、画素形成領域ｐ１毎に開口Ｈを形成する。この際、ウェットプロセスを用いることにより、第１導電型領域１３ａの側壁を順テーパ形状とする（開口Ｈの側面に、図３Ｂに示した傾斜面１３ａ２を形成する）ことができる。具体的には、ＩｎＧａＡｓとエッチング選択性を得ることの可能な薬液、例えば塩酸と過酸化水素との混合液、あるいはクエン酸と過酸化水素との混合液等を用いたウェットエッチングを行う。但し、このようなウェットプロセスに限定されず、ドライプロセス（ドライエッチング）が用いられてもよい。また、図３Ａに示したように、開口Ｈと共に保護層１４の端部１４ｅが庇状に形成されても構わない。このようにして、光電変換層１２とキャップ層１３とを形成することができる。
　続いて、図９に示したように、第１電極１５を形成する。具体的には、上述した材料よりなる第１電極１５を、例えばＣＶＤ法、ＰＶＤ（Physical Vapor Deposition）法、ＡＬＤ法または蒸着法等により、保護層１４上に開口Ｈを埋め込むように成膜した後、リソグラフィ法を用いたエッチングによりパターニングする。これにより、第１電極１５が画素Ｐ毎に形成される。
　この後、基板１１の裏面側に、例えばＣＶＤ法、ＰＶＤ法、ＡＬＤ法または蒸着法等により、第２電極１６を形成する。また、必要に応じて、カラーフィルタやオンチップレンズ等を形成する。以上により、図１に示した受光素子１を完成する。
［作用、効果］
　本実施の形態の受光素子１では、第２電極１６および基板１１を介して、光電変換層１２へ赤外線ＩＲが入射すると、この赤外線ＩＲが光電変換層１２において吸収される。これにより、光電変換層１２では、正孔（ホール）および電子の対が発生する（光電変換される）。このとき、例えば第１電極１５と第２電極１６とを通じて光電変換層１２に所定の電圧が印加される（電位勾配が形成される）ことで、発生した電荷のうちの一方の電荷（ここでは、正孔）が、信号電荷として第１電極１５の側へ収集される。この信号電荷は、第１電極１５を通じて、図示しない画素回路によって読み出される。
　尚、第２電極１６が設けられていない場合には、第１電極１５と基板１１との間で電位勾配が形成されるように第１電極１５への電圧印加を行えばよい。但し、第２電極１６を設けることで、電位勾配をより大きく形成し易く、また、光電変換により発生した電荷のうちの他方の電荷（ここでは、電子）を、第２電極１６を通じて光電変換層１２から排出することができる。
　この受光素子１では、第１の化合物半導体（例えばＩｎＧａＡｓ等のIII－Ｖ族半導体）を含む光電変換層１２上に、第２の化合物半導体（例えばＩｎＰ）からなるキャップ層１３が形成され、キャップ層１３の選択的な領域に開口Ｈが設けられている。この開口Ｈを埋め込み、かつ光電変換層１２に電気的に接続されて、第１電極１５が設けられている。
　ここで、図１０Ａに、本実施の形態の比較例（比較例１）に係る受光素子１００Ａの断面構成について示す。尚、図１０Ａでは、１つの画素に相当する領域のみを示している。受光素子１００Ａでは、ＩｎＰよりなる基板１０１上に、ＩｎＧａＡｓよりなる光電変換層１０２と、ＩｎＰよりなるキャップ層１０３とが積層されている。キャップ層１０３上には、開口ｈ１を有する保護層１０４が設けられ、この開口ｈ１を介してキャップ層１０３に第１電極１０５が電気的に接続されている。
　この受光素子１００Ａでは、キャップ層１０３が、ｐ型領域１０３ａとｎ型領域１０３ｂとを含んでいる。これにより、ｐｎ接合界面が形成され（ｐｎ分離により）、隣接する画素同士を電気的に分離することができる。即ち、信号電荷の隣接画素への混入を防ぐことができる。ところが、この比較例１の受光素子１００Ａでは、第１電極１０５と光電変換層１０２との間に、ＩｎＰ（ｐ型領域１０３ａ）が介在することから、オーミック接触を確保しにくい（コンタクト抵抗が大きくなる）。この結果、光電変換層１０２に所望の電圧が印加されにくくなり、フォトダイオードの特性（電流電圧特性）が低下する。
　これに対し、本実施の形態では、上記のようにキャップ層１３に開口Ｈが設けられ、この開口Ｈを介して第１電極１５が光電変換層１２に電気的に接続されることにより、オーミック接触を確保することができ、上記比較例１よりもコンタクト抵抗を低減することができる。
　ここで、図１０Ｂに、本実施の形態の比較例２に係る受光素子１００Ｂの断面構成について示す。受光素子１００Ｂは、ＩｎＰよりなる基板１０７上に、ｎ型のＩｎＧａＡｓＰよりなる光電変換層１０８と、ＩｎＧａＡｓＰよりなるキャップ層１０９とが積層されている。キャップ層１０９上には、開口ｈ１を有する保護層１１０（ＳｉＮ）が設けられ、この開口ｈ１を介してキャップ層１０９に第１電極１１１が電気的に接続されている。この受光素子１００Ｂにおいても、キャップ層１０９が、ｐ型領域１０９ａとｎ型領域１０９ｂとを含み、これにより、ｐｎ接合界面が形成されて、隣接する画素同士を電気的に分離することができる。また、この受光素子１００Ｂでは、キャップ層１０９を構成するＩｎＧａＡｓＰは、コンタクト抵抗が比較的小さいことから、コンタクト抵抗を減少させることが可能である。
　しかしながら、一般に、III－Ｖ族半導体と絶縁膜との界面には欠陥が生じ易い。また、III－Ｖ族半導体のバンドギャップが比較的小さいことから、界面再結合速度が増加する。これらのことから、III－Ｖ族半導体と絶縁膜との界面付近では、暗電流が発生し易い。このため、比較例２の受光素子１００Ｂでは、ＳｉＮよりなる保護層１１０とＩｎＧａＡｓＰよりなるキャップ層１０９とが接触することから、これらの界面で欠陥が生じ易く暗電流が発生する。したがって、III－Ｖ族半導体を用いた素子構造において、コンタクト抵抗を低減しつつ暗電流を抑制することが難しい。暗電流は、受光信号におけるノイズとなることから、抑制されることが望ましい。
　これに対し、本実施の形態では、III－Ｖ族半導体（例えばＩｎＧａＡｓ）を含む光電変換層１２と保護層１４との間に介在するキャップ層１３が、例えば光電変換層１２よりもバンドギャップの大きな化合物半導体（例えばＩｎＰ）を含む。これにより、界面再結合速度が低減し、暗電流の発生を抑制することができる。
　また、本実施の形態では、キャップ層１３において、例えばｐ型の第１導電型領域１３ａの周囲に、例えばｎ型の第２導電型領域１３ｂが形成される。即ち、キャップ層１３が、第１導電型領域１３ａと第２導電型領域１３ｂとのｐｎ接合界面（図４の境界Ｂ）を含み、この境界Ｂが保護層１４と接する。ここで、上記のような界面欠陥とｐｎ接合界面に生じる空乏層とが接した場合にも暗電流が生じるが、本実施の形態の受光素子１は、空乏層と欠陥を多く含む界面とが接しない構造を有しており、暗電流が生じにくい。
　即ち、本実施の形態では、第１電極１５がキャップ層１３の開口Ｈを埋め込み、かつキャップ層１３におけるｐｎ接合界面（境界Ｂ）が保護層１４と接する構造を実現することで、コンタクト抵抗を十分に低減しつつ、保護層１４との界面での暗電流の発生を抑制することができる。
　また、受光素子１が複数の受光単位領域として画素Ｐを含む場合において、光電変換層１２の第１導電型層１２ａとキャップ層１３の第１導電型領域１３ａとは、それぞれ画素Ｐ毎に設けられる。キャップ層１３において、第１導電型領域１３ａの周囲に第２導電型領域１３ｂが形成されることで、これらの境界（図４の境界Ｂ）によって、ｐｎ接合界面が形成され（ｐｎ分離により）、隣り合う画素Ｐ同士を電気的に分離することができる。
　更に、光電変換層１２の第１導電型層１２ａと、キャップ層１３の第１導電型領域１３ａとは、保護層１４をマスクとした不純物拡散プロセスにより、一括して（同時に）形成することができる。即ち、第１導電型層１２ａと第１導電型領域１３ａとは、互いに同一の不純物を含んで形成される。
　以上のように本実施の形態では、第１の化合物半導体を含む光電変換層１２上に、第２の化合物半導体を含むキャップ層１３が形成され、このキャップ層１３の選択的な領域に開口Ｈが設けられている。信号電荷読み出しのための第１電極１５が、キャップ層１３の開口Ｈを埋め込むと共に光電変換層１２に電気的に接続されることで、コンタクト抵抗を低減することができる。よって、良好なフォトダイオードの特性を維持することが可能となる。
　次に、上記第１の実施の形態の他の実施の形態について説明する。以下では、上記第１の実施の形態と同様の構成要素については同一の符号を付し、適宜その説明を省略する。
＜第２の実施の形態＞
　図１１は、本開示の第２の実施形態の受光素子（受光素子１Ａ）の断面構成を表したものである。本実施の形態の受光素子１Ａも、上記第１の実施の形態の受光素子１と同様、例えば化合物半導体（III－Ｖ族半導体）を用いた赤外線センサ等に適用されるものであり、例えば２次元配置された複数の受光単位領域（画素Ｐ）を含んでいる。尚、図１１では、１つの画素Ｐに相当する部分の断面構成について示している。
　受光素子１Ａは、上記第１の実施の形態の受光素子１と同様、基板１１上に光電変換層１２とキャップ層１３とが形成されたものである。基板１１の裏面側には第２電極１６が形成されており、この第２電極１６の裏面が面Ｓ１となっている。光電変換層１２は、第１導電型層１２ａと第２導電型層１２ｂとを有し、キャップ層１３は、第１導電型領域１３ａと第２導電型領域１３ｂとを有している。キャップ層１３の第１導電型領域１３ａには開口Ｈが形成されており、この開口Ｈを埋め込むように第１電極１５が形成されている。キャップ層１３上には、保護層２２が設けられており、キャップ層１３における第１導電型領域１３ａと第２導電型領域１３ｂとの境界Ｂ１は、保護層２２と接している。
　但し、本実施の形態では、上記第１の実施の形態と異なり、キャップ層１３の開口Ｈの側面（内側の面）を覆って、絶縁膜２１が形成されている。具体的には、絶縁膜２１は、キャップ層１３の第１導電型領域１３ａの側壁を覆って形成されている。換言すると、基板１１と平行な方向（横方向）において、第１電極１５と第１導電型領域１３ａとの間に絶縁膜２１が介在している。
　絶縁膜２１は、いわゆるサイドウォールとして機能するものである。この絶縁膜２１は、例えば窒化シリコン、酸化アルミニウムおよび酸化ハフニウム等の無機材料のうちの少なくとも１種を含んで構成されている。
　保護層２２は、上記第１の実施の形態の保護層１４と同様、例えば窒化シリコン、酸化アルミニウムおよび酸化ハフニウム等の無機絶縁材料または高誘電率材料のうちの少なくとも１種を含んで構成されている。但し、この保護層２２は、上記第１の実施の形態の保護層１４と異なり、キャップ層１３の上面と、第１電極１５の上面の一部とを覆って形成され、第１電極１５に対向して開口ｈ２を有している。
　上記のような受光素子１Ａは、例えば次のようにして製造することができる。図１２～図１６Ｂは、受光素子１Ａの製造工程を工程順に示したものである。
　まず、上記第１の実施の形態と同様にして、例えばＩｎＰよりなる基板１１の一面に、例えばｎ型の化合物半導体層１２０と、例えばｎ型の化合物半導体層１３０とを、順にエピタキシャル成長により形成する。この後、図１２に示したように、開口ｈ３を有するハードマスク層２１０を用いて、上記第１の実施の形態と同様の手法により、化合物半導体層１２０，１３０に、例えばｐ型の不純物を拡散させる。これにより、第１導電型層１２ａと第１導電型領域１３ａとを一括形成する。ハードマスク層２１０としては、例えば上記第１の実施の形態の保護層１４と同様の材料が用いられる。このような材料を、例えばプラズマＣＶＤ法、熱ＣＶＤ法、ＡＬＤ法またはスパッタリング法などにより成膜した後、リソグラフィ法を用いたエッチングにより、開口ｈ３を形成することができる。
　次いで、図１３に示したように、ハードマスク層２１０を用いて、上記第１の実施の形態と同様にして、第１導電型領域１３ａをエッチングすることにより、開口Ｈを形成する。このようにして、光電変換層１２とキャップ層１３とが形成される。その後、ハードマスク層２１０を除去する。ハードマスク層２１０がＳｉＮからなる場合、例えばフッ化水素（ＨＦ）系の薬液を用いたウェットエッチングにより、ハードマスク層２１０を除去することができる。
　続いて、図１４Ａに示したように、キャップ層１３の上に、上述した材料よりなる絶縁膜２１（絶縁膜２１ａ）を成膜する。このとき、キャップ層１３の上面と、開口Ｈの側面とを覆って、絶縁膜２１Ａを形成する。成膜手法としては、例えば、プラズマＣＶＤ法、熱ＣＶＤ法、ＡＬＤ法およびスパッタリング法などが挙げられる。
　この後、図１４Ｂに示したように、例えばドライエッチングにより、成膜した絶縁膜２１ａのうち開口Ｈの側面以外の部分（キャップ層１３の上面と、開口Ｈの底面とに対向する各部分）を選択的に除去する。このようにして、サイドウォールとして機能する絶縁膜２１を形成する。
　次いで、図１５に示したように、第１電極１５を形成する。具体的には、上記第１の実施の形態と同様にして、上述した材料よりなる第１電極１５を、例えばＣＶＤ法、ＰＶＤ法、ＡＬＤ法または蒸着法等により、キャップ層１３上に開口Ｈを埋め込むように成膜した後、リソグラフィ法を用いたエッチングによりパターニングする。
　続いて、図１６Ａに示したように、第１電極１５とキャップ層１３とを覆うように、上述した材料よりなる保護層２２を成膜する。成膜手法としては、例えば、プラズマＣＶＤ法、熱ＣＶＤ法、ＡＬＤ法およびスパッタリング法などが挙げられる。
　この後、図１６Ｂに示したように、保護層２２を例えばリソグラフィ法を用いてエッチングすることにより、開口ｈ２を形成する。尚、本実施の形態においても、基板１１の裏面側に、上記第１の実施の形態と同様にして、第２電極１６を形成する。以上により、図１１に示した受光素子１Ａを完成する。
　本実施の形態の受光素子１Ａでは、上記第１の実施の形態の受光素子１と同様、光電変換層１２へ赤外線ＩＲが入射すると、この赤外線ＩＲが光電変換層１２において吸収され、光電変換される。このとき、例えば第１電極１５と第２電極１６とを通じて光電変換層１２に所定の電圧が印加され、第１電極１５を通じて、信号電荷が読み出される。
　この受光素子１Ａにおいても、光電変換層１２上に形成されたキャップ層１３が開口Ｈを有し、この開口Ｈを埋め込むように第１電極１５が設けられている。これにより、上述した理由から、コンタクト抵抗を低減することができる。よって、上記第１の実施の形態と同等の効果を得ることができる。
　また、III－Ｖ族半導体（例えばＩｎＧａＡｓ）を含む光電変換層１２と保護層１４との間に介在するキャップ層１３が、例えば光電変換層１２よりもバンドギャップの大きな化合物半導体（例えばＩｎＰ）を含む。これにより、界面再結合速度が低減し、暗電流の発生を抑制することができる。加えて、キャップ層１３における第１導電型領域１３ａと第２導電型領域１３ｂとの境界Ｂ１が保護層２２と接しており、空乏層と欠陥を多く含む界面とが接しない構造を有しており、暗電流が生じにくい。よって、本実施の形態の受光素子１Ａにおいても、上記第１の実施の形態と同様、コンタクト抵抗を十分に低減しつつ、保護層１４との界面での暗電流の発生を抑制することができる。
　加えて、本実施の形態では、開口Ｈの側面に絶縁膜２１が形成されていることにより、更に次のような効果を有する。即ち、信号読み出しのために第１電極１５には所定の電圧が印加されるが、この電圧印加によって、開口Ｈの側面付近（第１電極１５とキャップ層１３の第１導電型領域１３ａとの間の領域）には、空乏層が拡がり易い。開口Ｈの側面、即ち、第１電極１５と第１導電型領域１３ａの側壁との間に絶縁膜２１が設けられることで、このような空乏層の拡がりを抑制することができ、暗電流の発生を抑制することができる。
＜適用例１＞
　図１７は、上記第１の実施の形態等において説明した受光素子１の素子構造を用いた撮像素子２の機能構成を表したものである。撮像素子２は、例えば赤外線イメージセンサであり、例えば画素部１０と、この画素部１０を駆動する回路部２０とを有している。回路部２０は、例えば行走査部１３１、水平選択部１３３、列走査部１３４およびシステム制御部１３２を有している。
　画素部１０は、例えば行列状に２次元配置された複数の画素Ｐを有している。この画素Ｐには、例えば画素行ごとに画素駆動線Ｌread（例えば、行選択線およびリセット制御線）が配線され、画素列ごとに垂直信号線Ｌsigが配線されている。画素駆動線Ｌreadは、画素Ｐからの信号読み出しのための駆動信号を伝送するものである。画素駆動線Ｌreadの一端は、行走査部１３１の各行に対応した出力端に接続されている。
　行走査部１３１は、シフトレジスタやアドレスデコーダ等によって構成され、画素部１０の各画素Ｐを、例えば行単位で駆動する画素駆動部である。行走査部１３１によって選択走査された画素行の各画素Ｐから出力される信号は、垂直信号線Ｌsigの各々を通して水平選択部１３３に供給される。水平選択部１３３は、垂直信号線Ｌsigごとに設けられたアンプや水平選択スイッチ等によって構成されている。
　列走査部１３４は、シフトレジスタやアドレスデコーダ等によって構成され、水平選択部１３３の各水平選択スイッチを走査しつつ順番に駆動するものである。この列走査部１３４による選択走査により、垂直信号線Ｌsigの各々を通して伝送される各画素の信号が順番に水平信号線１３５に出力され、当該水平信号線１３５を通して図示しない信号処理部等へ入力される。
　この撮像素子２では、図１８に示したように、例えば、画素部１０を有する基板２Ａと、回路部２０を有する基板２Ｂとが積層されている。但し、このような構成に限定されず、回路部２０は、画素部１０と同一の基板上に形成されていてもよいし、あるいは外部制御ＩＣに配設されたものであってもよい。また、回路部２０は、ケーブル等により接続された他の基板に形成されていてもよい。
　システム制御部１３２は、外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、撮像素子２の内部情報などのデータを出力するものである。システム制御部１３２はさらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部１３１、水平選択部１３３および列走査部１３４などの駆動制御を行う。
＜適用例２＞
　上述の撮像素子２は、例えば赤外領域を撮像可能なカメラなど、様々なタイプの電子機器に適用することができる。図１９に、その一例として、電子機器３（カメラ）の概略構成を示す。この電子機器３は、例えば静止画または動画を撮影可能なカメラであり、撮像素子２と、光学系（光学レンズ）３１０と、シャッタ装置３１１と、撮像素子２およびシャッタ装置３１１を駆動する駆動部３１３と、信号処理部３１２とを有する。
　光学系３１０は、被写体からの像光（入射光）を撮像素子２へ導くものである。この光学系３１０は、複数の光学レンズから構成されていてもよい。シャッタ装置３１１は、撮像素子２への光照射期間および遮光期間を制御するものである。駆動部３１３は、撮像素子２の転送動作およびシャッタ装置３１１のシャッタ動作を制御するものである。信号処理部３１２は、撮像素子２から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄoutは、メモリなどの記憶媒体に記憶されるか、あるいは、モニタ等に出力される。
　以上、実施の形態および適用例を挙げて説明したが、本開示内容は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態において説明した受光素子の層構成は一例であり、更に他の層を備えていてもよい。また、各層の材料や厚みも一例であって、上述のものに限定されるものではない。
　また、上記実施の形態等では、本開示の「第１導電型層」および「第１導電型領域」をｐ型の層（領域）として、「第２導電型層」および「第２導電型領域」をｎ型の層（領域）として、それぞれ記載したが、本開示はこの組み合わせに限定される訳ではない。即ち、受光素子に用いられる化合物半導体と不純物（ドーパント）との種類に応じて、「第１導電型層」および「第１導電型領域」がｎ型とされ、「第２導電型層」および「第２導電型領域」がｐ型とされてもよい。
　また、上記実施の形態等において説明した効果は一例であり、他の効果であってもよいし、更に他の効果を含んでいてもよい。
　尚、本開示は、以下のような構成であってもよい。
（１）
　基板と、
　前記基板上に形成されると共に第１の化合物半導体を含み、赤外領域の波長を吸収して電荷を発生する光電変換層と、
　前記光電変換層上に形成されると共に第２の化合物半導体を含み、かつ選択的な領域に開口を有する半導体層と、
　前記半導体層の前記開口を埋め込むと共に前記光電変換層に電気的に接続された電極と
　を備えた
　受光素子。
（２）
　前記光電変換層は、前記半導体層の側の選択的な領域に第１導電型層を有し、
　前記半導体層は、
　前記第１導電型層に対向して形成されると共に前記開口を有する第１導電型領域と、
　前記第１導電型領域に周囲に形成された第２導電型領域と
　を有する
　上記（１）に記載の受光素子。
（３）
　前記半導体層上に絶縁材料を含む保護層を更に備え、
　前記第２の化合物半導体は、前記第１の化合物半導体よりも大きなバンドギャップを有する
　上記（１）または（２）に記載の受光素子。
（４）
　前記光電変換層は、前記半導体層の側の選択的な領域に第１導電型層を有し、
　前記半導体層は、
　前記第１導電型層に対向して形成されると共に前記開口を有する第１導電型領域と、
　前記第１導電型領域に周囲に形成された第２導電型領域と
　を有し、
　前記第１導電型領域と前記第２導電型領域との境界が前記保護層に接する
　上記（３）に記載の受光素子。
（５）
　複数の画素を含み、
　前記第１導電型層と前記第１導電型領域とがそれぞれ前記画素毎に設けられ、
　前記第１導電型領域と前記第２導電型領域との境界により、隣り合う画素同士が電気的に分離されている
　上記（２）に記載の受光素子。
（６）
　前記第１導電型層と前記第１導電型領域とは互いに同一の不純物を含む
　上記（２）または（５）に記載の受光素子。
（７）
　前記半導体層の前記開口の内側の面を覆って絶縁膜が設けられている
　上記（１）～（６）のいずれか１つに記載の受光素子。
（８）
　前記半導体層の前記開口の側面は傾斜面を有する
　上記（１）～（７）のいずれか１つに記載の受光素子。
（９）
　前記第１の化合物半導体は、ＩｎxＧａ(1-x)Ａｓ（ｘ：０＜ｘ≦１）から構成されている
　上記（１）～（８）のいずれか１つに記載の受光素子。
（１０）
　前記第２の化合物半導体は、ＩｎＰまたはＩｎＡｌＡｓから構成されている
　上記（９）に記載の受光素子。
（１１）
　前記基板に電気的に接続された他の電極を更に備えた
　上記（１）～（１０）のいずれか１つに記載の受光素子。
（１２）
　基板上に、
　第１の化合物半導体を含むと共に赤外領域の波長を吸収して電荷を発生する光電変換層と、
　第２の化合物半導体を含むと共に選択的な領域に開口を有する半導体層と
　を形成する工程と、
　前記半導体層の前記開口を埋め込むと共に前記光電変換層に電気的に接続される電極を形成する工程と
　を含む
　受光素子の製造方法。
（１３）
　前記光電変換層は、前記半導体層の側の選択的な領域に第１導電型層を有し、
　前記半導体層は、
　前記第１導電型層に対向して形成されると共に前記開口を有する第１導電型領域と、
　前記第１導電型領域の周囲に形成された第２導電型領域と
　を有する
　上記（１２）に記載の受光素子の製造方法。
（１４）
　前記半導体層上に絶縁材料を含む保護層を更に備え、
　前記第２の化合物半導体は、前記第１の化合物半導体よりも大きなバンドギャップを有する
　上記（１２）または（１３）に記載の受光素子の製造方法。
（１５）
　前記光電変換層は、前記半導体層の側の選択的な領域に第１導電型層を有し、
　前記半導体層は、
　前記第１導電型層に対向して形成されると共に前記開口を有する第１導電型領域と、
　前記第１導電型領域の周囲に形成された第２導電型領域と
　を有し、
　前記第１導電型領域と前記第２導電型領域との境界が前記保護層に接する
　上記（１４）に記載の受光素子の製造方法。
（１６）
　前記光電変換層と前記半導体層とを形成する工程では、
　前記基板上に、前記第１および第２の化合物半導体を順に成膜した後、この上に前記保護層を形成し、
　前記保護層をマスクとして、前記第１および第２の化合物半導体のうちの選択的な領域に不純物を拡散させることにより、前記第１導電型層と前記第１導電型領域とを形成する
　上記（１４）または（１５）に記載の受光素子の製造方法。
（１７）
　前記保護層をマスクとして前記半導体層をエッチングすることにより、前記開口を形成する
　上記（１６）に記載の受光素子の製造方法。
（１８）
　前記光電変換層と前記半導体層とを形成する工程において、
　前記半導体層の前記開口の内側の面を覆う絶縁膜を形成する
　上記（１２）～（１７）のいずれか１つに記載の受光素子の製造方法。
（１９）
　複数の画素を含み、
　基板と、
　前記基板上に形成されると共に第１の化合物半導体を含み、赤外領域の波長を吸収して電荷を発生する光電変換層と、
　前記光電変換層上に形成されると共に第２の化合物半導体を含み、かつ前記画素毎に開口を有する半導体層と、
　それぞれが、前記半導体層の前記開口を埋め込んで形成されると共に、前記光電変換層に電気的に接続された複数の電極と
　を備えた
　撮像素子。
（２０）
　複数の画素を含み、
　基板と、
　前記基板上に形成されると共に第１の化合物半導体を含み、赤外領域の波長を吸収して電荷を発生する光電変換層と、
　前記光電変換層上に形成されると共に第２の化合物半導体を含み、かつ前記画素毎に開口を有する半導体層と、
　それぞれが、前記半導体層の前記開口を埋め込んで形成されると共に、前記光電変換層に電気的に接続された複数の電極と
　を備えた
　撮像素子を有する電子機器。
　本出願は、日本国特許庁において２０１５年１２月１１日に出願された日本特許出願番号第２０１５－２４２２３５号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (20)

  1. 　基板と、
    　前記基板上に形成されると共に第１の化合物半導体を含み、赤外領域の波長を吸収して電荷を発生する光電変換層と、
    　前記光電変換層上に形成されると共に第２の化合物半導体を含み、かつ選択的な領域に開口を有する半導体層と、
    　前記半導体層の前記開口を埋め込むと共に前記光電変換層に電気的に接続された電極と
    　を備えた
    　受光素子。
  2. 　前記光電変換層は、前記半導体層の側の選択的な領域に第１導電型層を有し、
    　前記半導体層は、
    　前記第１導電型層に対向して形成されると共に前記開口を有する第１導電型領域と、
    　前記第１導電型領域に周囲に形成された第２導電型領域と
    　を有する
    　請求項１に記載の受光素子。
  3. 　前記半導体層上に絶縁材料を含む保護層を更に備え、
    　前記第２の化合物半導体は、前記第１の化合物半導体よりも大きなバンドギャップを有する
    　請求項１に記載の受光素子。
  4. 　前記光電変換層は、前記半導体層の側の選択的な領域に第１導電型層を有し、
    　前記半導体層は、
    　前記第１導電型層に対向して形成されると共に前記開口を有する第１導電型領域と、
    　前記第１導電型領域に周囲に形成された第２導電型領域と
    　を有し、
    　前記第１導電型領域と前記第２導電型領域との境界が前記保護層に接する
    　請求項３に記載の受光素子。
  5. 　複数の画素を含み、
    　前記第１導電型層と前記第１導電型領域とがそれぞれ前記画素毎に設けられ、
    　前記第１導電型領域と前記第２導電型領域との境界により、隣り合う画素同士が電気的に分離されている
    　請求項２に記載の受光素子。
  6. 　前記第１導電型層と前記第１導電型領域とは互いに同一の不純物を含む
    　請求項２に記載の受光素子。
  7. 　前記半導体層の前記開口の内側の面を覆って絶縁膜が設けられている
    　請求項１に記載の受光素子。
  8. 　前記半導体層の前記開口の側面は傾斜面を有する
    　請求項１に記載の受光素子。
  9. 　前記第１の化合物半導体は、ＩｎxＧａ(1-x)Ａｓ（ｘ：０＜ｘ≦１）から構成されている
    　請求項１に記載の受光素子。
  10. 　前記第２の化合物半導体は、ＩｎＰまたはＩｎＡｌＡｓから構成されている
    　請求項９に記載の受光素子。
  11. 　前記基板に電気的に接続された他の電極を更に備えた
    　請求項１に記載の受光素子。
  12. 　基板上に、
    　第１の化合物半導体を含むと共に赤外領域の波長を吸収して電荷を発生する光電変換層と、
    　第２の化合物半導体を含むと共に選択的な領域に開口を有する半導体層と
    　を形成する工程と、
    　前記半導体層の前記開口を埋め込むと共に前記光電変換層に電気的に接続される電極を形成する工程と
    　を含む
    　受光素子の製造方法。
  13. 　前記光電変換層は、前記半導体層の側の選択的な領域に第１導電型層を有し、
    　前記半導体層は、
    　前記第１導電型層に対向して形成されると共に前記開口を有する第１導電型領域と、
    　前記第１導電型領域の周囲に形成された第２導電型領域と
    　を有する
    　請求項１２に記載の受光素子の製造方法。
  14. 　前記半導体層上に絶縁材料を含む保護層を更に備え、
    　前記第２の化合物半導体は、前記第１の化合物半導体よりも大きなバンドギャップを有する
    　請求項１２に記載の受光素子の製造方法。
  15. 　前記光電変換層は、前記半導体層の側の選択的な領域に第１導電型層を有し、
    　前記半導体層は、
    　前記第１導電型層に対向して形成されると共に前記開口を有する第１導電型領域と、
    　前記第１導電型領域の周囲に形成された第２導電型領域と
    　を有し、
    　前記第１導電型領域と前記第２導電型領域との境界が前記保護層に接する
    　請求項１４に記載の受光素子の製造方法。
  16. 　前記光電変換層と前記半導体層とを形成する工程では、
    　前記基板上に、前記第１および第２の化合物半導体を順に成膜した後、この上に前記保護層を形成し、
    　前記保護層をマスクとして、前記第１および第２の化合物半導体のうちの選択的な領域に不純物を拡散させることにより、前記第１導電型層と前記第１導電型領域とを形成する
    　請求項１５に記載の受光素子の製造方法。
  17. 　前記保護層をマスクとして前記半導体層をエッチングすることにより、前記開口を形成する
    　請求項１６に記載の受光素子の製造方法。
  18. 　前記光電変換層と前記半導体層とを形成する工程において、
    　前記半導体層の前記開口の内側の面を覆う絶縁膜を形成する
    　請求項１２に記載の受光素子の製造方法。
  19. 　複数の画素を含み、
    　基板と、
    　前記基板上に形成されると共に第１の化合物半導体を含み、赤外領域の波長を吸収して電荷を発生する光電変換層と、
    　前記光電変換層上に形成されると共に第２の化合物半導体を含み、かつ前記画素毎に開口を有する半導体層と、
    　それぞれが、前記半導体層の前記開口を埋め込んで形成されると共に、前記光電変換層に電気的に接続された複数の電極と
    　を備えた
    　撮像素子。
  20. 　複数の画素を含み、
    　基板と、
    　前記基板上に形成されると共に第１の化合物半導体を含み、赤外領域の波長を吸収して電荷を発生する光電変換層と、
    　前記光電変換層上に形成されると共に第２の化合物半導体を含み、かつ前記画素毎に開口を有する半導体層と、
    　それぞれが、前記半導体層の前記開口を埋め込んで形成されると共に、前記光電変換層に電気的に接続された複数の電極と
    　を備えた
    　撮像素子を有する電子機器。
PCT/JP2016/077091 2015-12-11 2016-09-14 受光素子、受光素子の製造方法、撮像素子および電子機器 WO2017098769A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/778,940 US10483299B2 (en) 2015-12-11 2016-09-14 Light-receiving element, method of manufacturing light-receiving element, imaging device, and electronic apparatus
US16/655,647 US10943932B2 (en) 2015-12-11 2019-10-17 Light-receiving element, method of manufacturing light-receiving element, imaging device, and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015242235 2015-12-11
JP2015-242235 2015-12-11

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/778,940 A-371-Of-International US10483299B2 (en) 2015-12-11 2016-09-14 Light-receiving element, method of manufacturing light-receiving element, imaging device, and electronic apparatus
US16/655,647 Continuation US10943932B2 (en) 2015-12-11 2019-10-17 Light-receiving element, method of manufacturing light-receiving element, imaging device, and electronic apparatus

Publications (1)

Publication Number Publication Date
WO2017098769A1 true WO2017098769A1 (ja) 2017-06-15

Family

ID=59013971

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/077091 WO2017098769A1 (ja) 2015-12-11 2016-09-14 受光素子、受光素子の製造方法、撮像素子および電子機器

Country Status (2)

Country Link
US (2) US10483299B2 (ja)
WO (1) WO2017098769A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180350851A1 (en) * 2015-12-11 2018-12-06 Sony Semiconductor Solutions Corporation Light-receiving element, method of manufacturing light-receiving element, imaging device, and electronic apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6893135B2 (ja) * 2017-07-07 2021-06-23 フォンダチオーネ ブルーノ ケスラー 放射線検出素子、放射線検出器及び放射線検出装置
US11769782B2 (en) * 2018-05-02 2023-09-26 Sony Semiconductor Solutions Corporation Solid-state imaging element and imaging apparatus

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6149484A (ja) * 1984-08-18 1986-03-11 Matsushita Electric Ind Co Ltd 化合物半導体素子及びその製造方法
JPS63228767A (ja) * 1987-03-18 1988-09-22 Matsushita Electric Ind Co Ltd 受光素子およびその製造方法
JPH01503664A (ja) * 1987-02-17 1989-12-07 ビー・テイ・アンド・デイ　テクノロジイーズ・リミテッド 被覆層構造物
EP0404987A1 (de) * 1989-06-29 1991-01-02 Siemens Aktiengesellschaft Ohmscher Kontakt für eine p-leitende Schicht eines InP-Substrates von Fotodioden und Verfahren zu dessen Herstellung
JP2002343951A (ja) * 2001-05-18 2002-11-29 Oki Electric Ind Co Ltd 化合物半導体装置
JP2007184410A (ja) * 2006-01-06 2007-07-19 Sumitomo Electric Ind Ltd 半導体受光素子およびその製造方法
JP2015056617A (ja) * 2013-09-13 2015-03-23 住友電気工業株式会社 受光素子、その製造方法、および光センサ装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017098769A1 (ja) * 2015-12-11 2017-06-15 ソニー株式会社 受光素子、受光素子の製造方法、撮像素子および電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6149484A (ja) * 1984-08-18 1986-03-11 Matsushita Electric Ind Co Ltd 化合物半導体素子及びその製造方法
JPH01503664A (ja) * 1987-02-17 1989-12-07 ビー・テイ・アンド・デイ　テクノロジイーズ・リミテッド 被覆層構造物
JPS63228767A (ja) * 1987-03-18 1988-09-22 Matsushita Electric Ind Co Ltd 受光素子およびその製造方法
EP0404987A1 (de) * 1989-06-29 1991-01-02 Siemens Aktiengesellschaft Ohmscher Kontakt für eine p-leitende Schicht eines InP-Substrates von Fotodioden und Verfahren zu dessen Herstellung
JP2002343951A (ja) * 2001-05-18 2002-11-29 Oki Electric Ind Co Ltd 化合物半導体装置
JP2007184410A (ja) * 2006-01-06 2007-07-19 Sumitomo Electric Ind Ltd 半導体受光素子およびその製造方法
JP2015056617A (ja) * 2013-09-13 2015-03-23 住友電気工業株式会社 受光素子、その製造方法、および光センサ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180350851A1 (en) * 2015-12-11 2018-12-06 Sony Semiconductor Solutions Corporation Light-receiving element, method of manufacturing light-receiving element, imaging device, and electronic apparatus
US10943932B2 (en) 2015-12-11 2021-03-09 Sony Semiconductor Solutions Corporation Light-receiving element, method of manufacturing light-receiving element, imaging device, and electronic apparatus

Also Published As

Publication number Publication date
US20180350851A1 (en) 2018-12-06
US20200052011A1 (en) 2020-02-13
US10943932B2 (en) 2021-03-09
US10483299B2 (en) 2019-11-19

Similar Documents

Publication Publication Date Title
US10903257B2 (en) Solid-state imaging device, driving method for solid-state imaging device, and electronic appliance
US9202839B2 (en) Solid-state imaging device, method for manufacturing the same, and electronic apparatus to form high-concentration impurity region in semiconductor substrate
US11205668B2 (en) Light receiving device, method of manufacturing light receiving device, imaging device, and electronic apparatus
JP4990859B2 (ja) イメージセンサ及びその製造方法
US8669135B2 (en) System and method for fabricating a 3D image sensor structure
US9059068B2 (en) Pixel structures of CMOS imaging sensors and fabrication method thereof
JP2017175102A (ja) 光電変換素子及びその製造方法並びに撮像装置
US11127910B2 (en) Imaging device and electronic apparatus
US11610927B2 (en) Capping structure along image sensor element to mitigate damage to active layer
US10943932B2 (en) Light-receiving element, method of manufacturing light-receiving element, imaging device, and electronic apparatus
US20150334320A1 (en) Solid-state imaging device
WO2017061176A1 (ja) 固体撮像素子および固体撮像素子の製造方法
US20100026824A1 (en) Image sensor with reduced red light crosstalk
US20140151753A1 (en) Solid-state imaging apparatus, manufacturing method thereof, and electronic information device
US20220293647A1 (en) Dielectric structure overlying image sensor element to increase quantum efficiency
WO2021053893A1 (ja) 半導体素子および半導体装置
JP2009283603A (ja) 検出装置、受光素子アレイおよびその製造方法
WO2023047644A1 (ja) 撮像装置
WO2023199707A1 (ja) 撮像装置
JP2006147657A (ja) 固体撮像装置およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16872669

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16872669

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP