[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2016028098A1 - 메탈 코어 인쇄회로기판 및 그 제조 방법 - Google Patents

메탈 코어 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
WO2016028098A1
WO2016028098A1 PCT/KR2015/008691 KR2015008691W WO2016028098A1 WO 2016028098 A1 WO2016028098 A1 WO 2016028098A1 KR 2015008691 W KR2015008691 W KR 2015008691W WO 2016028098 A1 WO2016028098 A1 WO 2016028098A1
Authority
WO
WIPO (PCT)
Prior art keywords
thermal
circuit board
insulating layer
conductor
passages
Prior art date
Application number
PCT/KR2015/008691
Other languages
English (en)
French (fr)
Inventor
차승진
이양수
이영수
Original Assignee
(주)엘리텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)엘리텍 filed Critical (주)엘리텍
Publication of WO2016028098A1 publication Critical patent/WO2016028098A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components

Definitions

  • the present invention relates to a metal core printed circuit board (MCPCB), and more particularly, to a MCPCB for heat dissipation of various electronic components and a method of manufacturing the same.
  • MCPCB metal core printed circuit board
  • LED light emitting diodes
  • a cooling technology capable of efficiently cooling the heat of electronic components is an important issue.
  • LED has been used in various fields due to its many advantages such as long life, easy miniaturization and light weight, and low power consumption.
  • the LED used as a light source for illumination is increasing luminous efficiency, it is generally known that 50% or more of the supply power is consumed for heat generation. Therefore, it is very important to solve problems such as deterioration of characteristics and shortened life due to heat generation of the LED chip.
  • LED packages are generally mounted on PCBs, metal PCBs (Metal PCBs, MPCBs), MCPCBs, etc. by surface mount technology (SMT).
  • MPCB and MCPCB are heat dissipation substrates that transfer heat from an LED chip to a metal base with high thermal conductivity.
  • a chip-on-board LED package is manufactured by directly mounting an LED chip, that is, a bare chip or a bare die on a heat dissipation board, and then packaging the LED chip. There is an advantage to improve the productivity by shortening the process.
  • US patent application 2012/0268896 A1 discloses a MCPCB and a metal core printed circuit board and electronic package structure.
  • the MCPCB of this patent application is composed of a circuit layer in which electronic components are mounted on the surface, and a metal layer disposed on the back surface of the circuit layer.
  • a plurality of through holes are formed in the circuit layer and the metal layer of the MCPCB.
  • a plurality of thermal passages are connected to an external circuit board through the through holes of the MCPCB. Pins of the electronic component are connected to the thermal passages. The heat of the electronic component is transferred to the circuit board through the thermal passages and is released.
  • the conventional MCPCB inserts a plastic sheath through the through holes of the MCPCB with a plurality of insulating layers for insulation of the metal layer and the thermal passages, and then rivets the thermal passages with the MCPCB. Since the fitting is to pass through the through-holes of the assembly, there is a problem that the configuration is quite complicated and difficult to assemble the productivity is lowered. In addition, a separate soldering process for connecting the pins of the electronic component to the thermal passages is additionally required.
  • the present invention is to solve various problems of the conventional MCPCB as described above.
  • An object of the present invention is to provide a new MCPCB capable of efficiently dissipating heat of an electronic component by a thermal passage extending from an edge of a conductive pattern and a metal layer, and improving heat dissipation performance, and a manufacturing method thereof. .
  • Another object of the present invention is that the conductor pattern and the thermal passage are simply integrally formed by photolithography of the conductor plate to improve productivity and reduce production costs.
  • Method for manufacturing MCPCB comprises the steps of etching one side of the top conductor plate to form a plurality of primary thermal passage patterns; Further etching one side of the top conductor plate to form a plurality of thermal passages having a plurality of secondary thermal passage patterns extending from the plurality of primary thermal passage patterns; Stacking each of the first insulating layer, the metal layer, the second insulating layer, and the bottom conductor plate in a plurality of thermal passages on one side of the top conductor plate; Etching the other side of the top conductor plate to form a plurality of top circuit boards having a plurality of conductor patterns each of which extends a plurality of thermal passages; Etching the bottom conductor board to form a plurality of bottom circuit boards having a conductor pattern to which each of the plurality of thermal passages is connected.
  • an MCPCB includes a top circuit having a plurality of conductor patterns for mounting electronic components, and a plurality of thermal passages extending from the rear surfaces of the plurality of conductor patterns so as to transfer heat of the electronic components.
  • a substrate A first insulating layer laminated on the rear surface of the top circuit board so as to be disposed between the plurality of thermal passages;
  • the bottom circuit board is stacked on the rear surface of the second insulating layer and has a plurality of conductor patterns connected to each of the plurality of thermal passages.
  • the plurality of thermal passages are formed by multistage photolithography so as to be perpendicular to the plurality of conductor patterns of the top circuit board.
  • the MCPCB and the method of manufacturing the same according to the present invention can improve the heat dissipation performance by efficiently dissipating heat of the electronic component by the thermal passage and the metal layer extending from the edge of the conductor pattern, thereby improving performance and reliability of the electronic component. have.
  • by simply configuring the thermal passages integrally with the conductor pattern by at least two or more multi-stage photolithography it is possible to improve productivity and reduce production costs.
  • FIG. 1 is a cross-sectional view showing the configuration of an MCPCB according to the present invention.
  • FIG. 2 is a plan view showing the configuration of the MCPCB according to the present invention.
  • FIG 3 is a view showing for explaining the first photolithography of the top conductor plate in the manufacturing method of MCPCB according to the present invention.
  • FIG. 4 is a diagram illustrating secondary photolithography of a top conductor plate continuous to FIG. 3.
  • FIG. 4 is a diagram illustrating secondary photolithography of a top conductor plate continuous to FIG. 3.
  • FIG. 5 is a diagram for explaining the tertiary photolithography of the top conductor plate continuous to FIG. 4.
  • FIG. 6 is an enlarged cross-sectional view illustrating a configuration of a thermal passage in FIG. 5.
  • FIG. 7 is a view illustrating a lamination of a first insulating layer, a metal layer, a second insulating layer and a bottom conductor plate in the method of manufacturing MCPCB according to the present invention.
  • FIG. 8 is a diagram illustrating photolithography for forming conductor patterns of a top and a bottom circuit board in a method of manufacturing an MCPCB according to the present invention.
  • FIG. 9 is a view showing for explaining a method of mounting the LED package in the MCPCB according to the present invention.
  • FIG. 10 is a plan view illustrating the cutting of the MCPCB according to the present invention.
  • FIG. 11 is a cross-sectional view illustrating the cutting of the MCPCB according to the present invention.
  • the MCPCB 10 transmits and discharges heat of an electronic component 20, for example, an LED package 22, downward.
  • the LED package 22 includes an LED chip 24, a first lead wire 26a, a second lead wire 26b, and an encapsulant 28.
  • the encapsulation 28 is composed of a convex lens for diffusing light of the LED chip 24, and may be made of silicon.
  • the MCPCB 10 includes a top circuit board 30 on which the LED package 20 is mounted.
  • the top circuit board 30 is composed of a first conductor pattern 32a, a second conductor pattern 32b, a first thermal passage 34a and a second thermal passage 34b.
  • Each of the first and second thermal passages 34a and 34b extends downward from the rear edge of each of the first and second conductor patterns 32a and 32b.
  • the first and second thermal passages 34a and 34b are formed in a square rim shape or a skirt shape having a recess 36 therein.
  • the first and second conductor patterns 32a and 32b and the first and second thermal passages 34a and 34b of the top circuit board 30 may be formed of a conductive plate, for example, a copper plate. It is formed by photolithography.
  • the LED chip 24 is mounted on the surface of the first conductor pattern 32a among the first and second conductor patterns 32a and 32b by soldering a solder 24a.
  • Each of the first and second lead wires 26a and 26b is wire bonded to each of the first and second conductor patterns 32a and 32b.
  • the encapsulation 28 is packaged in the LED chip 24 and the first and second lead wires 26a and 26b.
  • the MCPCB 10 includes a top circuit board 30 having first and second conductor patterns 32a and 32b for electrical connection between the first and second lead wires 26a and 26b. Although illustrated and described, this is exemplary and the number of conductor patterns may be increased according to the number of lead wires.
  • MCPCB 10 is the first insulating layer 40, the metal layer 50 or the metal base (Metal base) and the second insulating layer 60 which are sequentially disposed below the top circuit board 30 ).
  • Each of the first insulating layer 40, the metal layer 50, and the second insulating layer 60 is accommodated in the recess 36 of the first and second thermal passages 34a and 34b.
  • the first and second insulating layers 40 and 60 cover the entire surface and the rear surface of the metal layer 50 to insulate the top circuit board 30 and the metal layer 50 from each other.
  • the first and second insulating layers 40 and 60 may be formed of a ceramic-based insulating plate having good insulation. In some embodiments, the first and second insulating layers 40 and 60 may be formed by coating of epoxy resin.
  • the metal layer 50 may be formed of an aluminum plate having good conductivity.
  • the third insulating layer 70 is further provided between the first and second thermal passages 34a and 34b and the metal layer 50 to insulate the first and second thermal passages 34a and 34b and the metal layer 50. Formed.
  • the third insulating layer 70 may be formed by coating an insulating material, for example, an epoxy resin, an insulating oil, or the like, on the edge of the metal layer 50.
  • the third insulating layer 70 may be composed of an air layer by the gap between the first and second thermal passages 34a and 34b and the metal layer 50.
  • the MCPCB 10 further includes a bottom circuit board 80 mounted on the rear surface of the second insulating layer 60.
  • the bottom circuit board 80 includes first and second conductor patterns 82a and 82b to which the first and second thermal passages 34a and 34b are connected, respectively.
  • the bottom circuit board 80 is housed in the recess 36 of the first and second thermal passages 34a and 34b.
  • the bottom circuit board 80 may be configured by etching the copper plate as a conductor board.
  • the conductor layer 90 is further plated on the back surface of the bottom circuit board 80.
  • the conductor layer 90 is made of the same copper as the material of the bottom circuit board 80. By plating the conductor layer 90, the surfaces of the first and second thermal passages 34a and 34b and the bottom circuit board 80 are precisely formed.
  • the first and second thermal passages 34a and 34b extend downwardly from the rear edges of the first and second conductor patterns 32a and 32b in the form of a rectangular border, thereby improving heat transfer efficiency. Accordingly, the first and second thermal passages 34a and 34b rapidly transfer heat from the first and second conductor patterns 32a and 32b to the metal layer 50 and the bottom circuit board 80 to improve heat dissipation performance. do. Meanwhile, the first and second conductor patterns 32a and 32b and the first and second thermal passages 34a and 34b of the top circuit board 30 are simply configured by etching the copper plate, thereby improving productivity. have.
  • a copper plate is prepared as the top conductor board 100 to manufacture the top circuit board 30.
  • the top conductor plate 100 has the flat 1st surface 102a and the 2nd surface 102b, and the thing of thickness 1mm is used.
  • the first surface 102a of the top conductor board 100 is the back surface of the top circuit board 30, and the second surface 102b is the surface of the top circuit board 30.
  • a preform for forming the first and second thermal passages 34a and 34b a plurality of primary passage patterns 104a are formed on the first side of the top conductor plate 100. Patterned by primary photolithography at 102a).
  • primary photolithography forms a photoresist layer 110 by coating a photoresist with a uniform thickness on the first surface 102a.
  • the photoresist layer 110 may be formed by various methods such as spin coating, roller coating, screen printing, and dispensing.
  • a photomask 120 is disposed on the photoresist layer 110, and a window of the photomask 120 is formed.
  • Ultraviolet light 124 is irradiated onto the photoresist layer 110 through the light 122 to perform exposure.
  • the photomask 120 is removed and the photoresist layer 110 is developed by a developer.
  • the exposed photoresist 112 remains on the first surface 102a without being dissolved, and the non-exposed portion 114 is dissolved and removed.
  • descum may be further performed.
  • FIG. 3D after development of the photoresist layer 110, the first surface 102a of the unexposed portion 114 is etched.
  • FIG. 3 (e) after etching the top conductor plate 100, the first thermal passage is formed by stripping the remaining photoresist remaining on the first surface 102a. Patterns the patterns 106.
  • the heights of the first and second thermal passages 34a and 34b are first insulated. Secondary photolithography is performed so that the total thickness of the layer 40, the metal layer 50, and the second insulating layer 60 is at least. Secondary photolithography further forms a plurality of secondary thermal passage patterns 104b extending from the plurality of primary thermal passage patterns 104a. As the etching depth of the top conductor plate 100 becomes deeper, the cross-sectional direction is also corroded, so that it is difficult to perform fine processing with high precision.
  • first and second thermal passages 34a and 34b are corroded in the cross-sectional direction, the cross-sectional area is reduced, resulting in a low heat transfer efficiency, and in the case of severe corrosion, they may be damaged.
  • the primary and secondary photolithography are performed separately in order to increase the accuracy of the first and second thermal passages 34a and 34b.
  • secondary photolithography includes a primary etching face 106a and a primary thermal passivation pattern 104a of the top conductor plate 100 that have undergone primary photolithography.
  • the photoresist is coated with a uniform thickness on the surfaces of the layers to form the photoresist layer 130.
  • the photoresist may be uniformly coated on the side surfaces of the primary thermal passage patterns 104a by spraying.
  • FIG. 4B after the photoresist layer 130 is coated, the photomask 140 is mounted on the surface of the photoresist layer 130 coated on the primary etching surface 106a. do.
  • the photomask 140 has a plurality of holes 142 that are formed such that the first thermal passage patterns 104a are inserted through the photomask 140.
  • the first thermal passage patterns 104a are inserted through the holes 142 of the photomask 140, and the photomask 140 is brought into close contact with the surface of the photoresist layer 130.
  • the ultraviolet rays 144 are irradiated onto the surfaces of the primary thermal passage patterns 104a exposed on the upper surface of the photomask 140 to perform exposure.
  • the photomask 140 may be disposed above the top conductor plate 100 to perform exposure.
  • the photomask 140 is removed, and the photoresist layer 130 is developed using a developer, and then the exposed portion 132 is exposed.
  • the exposed portion 132 is exposed.
  • the unexposed portion 134 is dissolved and removed.
  • FIG. 4D after development of the photoresist layer 130, the primary etching surface 106a of the unexposed portion 134 is etched.
  • FIG. 4E after etching the top conductor plate 100, the second thermal passage pattern 104b is formed by stripping the photoresist remaining on the surface of the primary preform 106a. Pattern them.
  • the first and second thermal passages 34a and 3 may be formed according to the total thicknesses of the first insulating layer 40, the metal layer 50, and the second insulating layer 60.
  • tertiary photolithography can be further performed.
  • the thickness of the top conductor plate 100 is 1 mm
  • the etching depth of the primary photolithography may be set to 450 ⁇ m
  • the etching depth of each of the secondary and tertiary photolithography may be set to 250 ⁇ m.
  • Tertiary photolithography is performed almost the same as secondary photolithography.
  • tertiary photolithography coats the photoresist layer 150 on the secondary etch surface 106b of the top conductor plate 100.
  • the hole 162 of the photomask 160 is fitted to the photoresist layer 150 by being inserted into the secondary thermal passivation pattern 104b, and then exposed to ultraviolet light 164 for exposure.
  • the photoresist layer 150 is developed to leave the exposed portions 152 and remove the unexposed portions 154.
  • the third thermal passage pattern 104c is patterned by etching and stripping the top conductor plate 100.
  • the photolithography is performed by a negative photoresist, but is illustrated and described, but may also be performed by a positive photoresist.
  • FIG. 6 shows an enlarged thermal passage through primary, secondary and tertiary photolithography.
  • marks 38a, 38b are formed at the boundaries of each of the primary, secondary and tertiary thermal passage patterns 104a, 104b and 104c by performing the first, second and third photolithography stepwise. ) Is formed.
  • the outer surface of each of the first and second thermal passages 34a and 34b is a vertical line indicated by a dashed line with respect to the first surface 102a of the top conductor plate 100.
  • it is formed vertically with little difference to maintain an ideal squareness.
  • heat transfer efficiency may be improved, and defects during the manufacturing process may be prevented to improve productivity.
  • the first insulating layer 40, the metal layer 50, and the second insulating layer are formed.
  • the first ceramic plate 170, the aluminum plate 180, the second ceramic plate 190, and the bottom conductor plate 200 are sequentially inserted.
  • the stack is stacked on the secondary etching surface 106b of the top conductor plate 100.
  • Each of the first ceramic plate 170, the aluminum plate 180, the second ceramic plate 190, and the bottom conductor plate 200 is fitted in a relationship in which the first and second thermal passages 34a and 34b correspond to each other.
  • a plurality of through holes 172, 182, 192, 202 are formed to pass through. End portions of each of the first and second thermal passages 34a and 34b may protrude out of the through holes 202 of the bottom conductor plate 200.
  • the top conductor plate after lamination of the first ceramic plate 170, the aluminum plate 180, the second ceramic plate 190, and the bottom conductor plate 200 100, the first ceramic plate 170, the aluminum plate 180, the second ceramic plate 190, and the bottom conductor plate 200 are hot pressed in a vacuum atmosphere.
  • the top conductor plate 100, the first ceramic plate 170, the aluminum plate 180, the second ceramic plate 190, and the bottom conductor plate 200 are provided. After each pressure contact, the ends of each of the first and second thermal passages 34a and 34b protruding out of the through holes 202 of the bottom conductor plate 200 are planarized.
  • the conductor layer 180 is plated on the surface.
  • the conductor layer 180 is made of the same copper as the material of the top conductor plate 100 and the bottom conductor plate 200, so that the top conductor plate 100 and the bottom conductor plate 200 are the first and the second.
  • the thermal passages 34a and 34b are integrally connected. Therefore, the heat of the top circuit board 30 is efficiently transferred to the bottom circuit board 80 through the first and second thermal passages 34a and 34b.
  • the second surface 102b of the top conductor plate 100 is etched by photolithography to form a plurality of first and second conductor patterns 32a and 32b. do.
  • Each of the first and second thermal passages 34a and 34b may extend to each of the first and second conductor patterns 32a and 32b during the etching of the second surface 102b.
  • a plurality of top circuit boards 30 including first and second conductor patterns 32a and 32b and first and second thermal passages 34a and 34b are formed.
  • the thickness of the first and second conductor patterns 32a and 32b is about 100 ⁇ m. As shown in FIG.
  • the plurality of bottom conductor plates 200 are etched by photolithography to form a plurality of first and second conductor patterns 82a and 82b.
  • Each of the first and second conductor patterns 82a and 82b may be connected to each of the first and second thermal passages 34a and 34b when the bottom conductive plate 200 is etched. Therefore, each of the first and second conductor patterns 82a and 82b is formed by the first and second thermal passages 34a and 34b, respectively.
  • a plurality of bottom circuit boards 80 are integrally connected to the 32a and 32b.
  • the LED chips 24 are mounted on each of the first conductor patterns 32a among the first and second conductor patterns 32a and 32b, and the first and second lead wires 26a, Each of the LED chips 24 is connected to each of the first and second conductor patterns 32a and 32b by the 26b).
  • the LED packages 22 are formed by packaging the LED chips 24 and each of the first and second lead wires 26a and 26b with silicon to form an encapsulation 28.
  • the boundary 34c of each of the first and second thermal passages 34a and 34b is cut off to be separated.
  • the first and second thermal passages 34a and 34b may be precisely cut by a dicing saw like the semiconductor wafer.
  • each of the first and second thermal passages 34a and 34b may have a width of about 500 ⁇ m.
  • the distance between the first and second thermal passages 34a and 34b neighboring each other may be configured to be about 320 ⁇ m.
  • the first and second thermal passages 34a and 34b of the top circuit board 30 formed by photolithography of the top conductor board 100 are the bottom circuit boards. It is connected to the unit 80 integrally, and the first insulating layer 40, the metal layer 50 and the second insulating layer 60 is interposed between the top circuit board 30 and the bottom circuit board 80.
  • the configuration can improve productivity and reduce production costs.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 전자부품의 방열을 위한 메탈 코어 인쇄회로기판 및 그 제조 방법을 개시한다. 본 발명의 메탈 코어 인쇄회로기판은 맨 위 회로기판, 제1 절연층, 금속층, 제2 절연층과 맨 아래 회로기판으로 구성되어 있다. 맨 위 회로기판은 전자부품의 실장을 위한 복수의 도체패턴과, 전자부품의 열을 전달할 수 있도록 복수의 도체패턴 각각의 이면으로부터 연장되어 있는 복수의 서멀 패시지를 갖는다. 제1 절연층, 금속층, 제2 절연층과 맨 아래 회로기판은 복수의 서멀 패시지 사이에 배치되도록 맨 위 회로기판의 이면에 적층되어 있다. 맨 아래 회로기파은 복수의 서멀 패시지 각각과 연결되는 복수의 도체패턴을 갖는다. 본 발명의 제조 방법은 맨 위 회로기판의 제1 및 제2 서멀 패시지를 다단 포토리소그래피에 의하여 형성하고, 제1 절연층, 금속층, 제2 절연층과 맨 아래 회로기판을 적층 형태로 구성한 후, 맨 위 및 맨 아래 회로기판 각각에 복수의 도체패턴을 형성하여 제조한다. 본 발명에 의하면, 전자부품의 열을 도체패턴의 가장자리로부터 연장되어 있는 서멀 패시지와 금속층에 의하여 효율적으로 방출하여 방열 성능을 향상시킬 수 있는 효과가 있다.

Description

메탈 코어 인쇄회로기판 및 그 제조 방법
본 발명은 메탈 코어 인쇄회로기판(Metal core printed circuit board, MCPCB)에 관한 것으로, 보다 상세하게는 다양한 전자부품(Electronic components)의 방열(Heat dissipation)을 위한 MCPCB 및 그 제조 방법에 관한 것이다.
오랫동안 반도체 소자, 트랜지스터(Transistor), LED(Light emitting diode) 등과 같은 다양한 전자부품의 성능과 신뢰성을 확보하기 위하여 전자부품의 열을 효율적으로 냉각시킬 수 있는 냉각기술(Cooling technology)이 중요한 이슈(Issue)로 되고 있다. 고발열 전자부품의 하나로 LED는 수명이 길고, 소형화 및 경량화가 용이하며, 소비전력이 낮은 등의 많은 장점으로 다양한 분야에서 사용이 증가되고 있다. 조명의 광원으로 사용되는 LED는 발광 효율이 높아지고 있지만, 통상적으로 공급 전력의 50% 이상이 발열에 소비되는 것으로 알려져 있다. 따라서 LED 칩의 발열로 인한 특성 저하, 수명 단축 등의 문제를 해결하는 것이 매우 중요하다.
LED 패키지(LED package)는 표면실장기술(Surface mount technology, SMT)에 의하여 PCB, 메탈 PCB(Metal PCB, MPCB), MCPCB 등에 실장하는 것이 일반화되어 있다. MPCB와 MCPCB는 LED 칩의 열을 열전도도(Thermal conductivity)가 높은 메탈 베이스(Metal base)에 전달하여 방출하는 방열 기판(Heat dissipation substrate)이다. 한편, 칩온보드 LED 패키지(Chip-on-board LED package)는 LED 칩, 즉 베어 칩(Bare chip) 또는 베어 다이(bare die)를 방열 기판에 직접 실장한 후 패키징(Packing)함으로써 LED 패키지의 제조 공정을 단축시켜 생산성을 향상시킬 수 있는 장점이 있다.
미국 특허출원 제2012/0268896 A1호 'MCPCB와 전자 패키지 구조물(Metal core printed circuit board and electronic package structure)'이 개시되어 있다. 이 특허출원의 MCPCB는 전자부품이 표면에 실장되어 있는 회로층(Circuit layer)과, 회로층의 이면에 배치되어 있는 금속층(Metal layer)으로 구성되어 있다. 복수의 관통구멍(Through hole)이 MCPCB의 회로층과 금속층에 형성되어 있다. 복수의 서멀 패시지(Thermal passage)가 MCPCB의 관통구멍들을 통하여 외부의 회로기판(External circuit board)에 접속되어 있다. 전자부품의 핀(Pin)들은 서멀 패시지들에 접속되어 있다. 전자부품의 열은 서멀 패시지들을 통하여 회로기판에 전달되어 방출되게 된다.
그러나 종래의 MCPCB는 금속층과 서멀 패시지들의 절연을 위한 복수의 절연층(Insulating layer)으로 플라스틱 시스(Plastic sheath)를 MCPCB의 관통구멍들에 통과되도록 끼운 후, 서멀 패시지들로 리벳(Rivet)을 MCPCB의 관통구멍들에 통과되도록 끼워 결합해야 하므로, 구성이 상당히 복잡하고 조립이 어려워 생산성이 저하되는 문제가 있다. 또한, 전자부품의 핀들을 서멀 패시지들에 접속하기 위한 별도의 솔더링 공정(Soldering process)이 추가로 필요한 단점이 있다.
본 발명은 상기와 같은 종래 MCPCB의 여러 가지 문제점을 해결하기 위한 것이다. 본 발명의 목적은, 전자부품의 열을 도체패턴(Conductive pattern)의 가장자리로부터 연장되어 있는 서멀 패시지와 금속층에 의하여 효율적으로 방출하여 방열 성능을 향상시킬 수 있는 새로운 MCPCB 및 그 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은, 도체패턴과 서멀 패시지가 도체판의 포토리소그래피(Photolithography)에 의하여 일체형으로 단순하게 구성되어 생산성을 향상시키고, 생산비를 절감할 수 있다.
본 발명의 또 따른 목적은, 적어도 2회 이상의 다단 포토리소그래피(Multiple-step photolithography)를 단계적으로 행하여 서멀 패시지를 정밀하게 형성할 수 있는 MCPCB 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, MCPCB의 제조 방법이 제공된다. 본 발명에 따른 MCPCB의 제조 방법은, 맨 위 도체판의 한쪽 면을 식각하여 복수의 1차 서멀 패시지 패턴을 형성하는 단계와; 맨 위 도체판의 한쪽 면을 추가로 식각하여 복수의 1차 서멀 패시지 패턴으로부터 연장되는 복수의 2차 서멀 패시지 패턴을 갖는 복수의 서멀 패시지를 형성하는 단계와; 복수의 서멀 패시지에 제1 절연층, 금속층, 제2 절연층과 맨 아래 도체판 각각을 순차적으로 끼워 맨 위 도체판의 한쪽 면에 적층하는 단계와; 맨 위 도체판의 다른 쪽 면을 식각하여 복수의 서멀 패시지 각각이 연장되어 있는 복수의 도체패턴을 갖는 복수의 맨 위 회로기판을 형성하는 단계와; 맨 아래 도체판을 식각하여 복수의 서멀 패시지 각각이 연결되어 있는 도체패턴을 갖는 복수의 맨 아래 회로기판을 형성하는 단계를 포함한다.
본 발명의 다른 측면에 따른 MCPCB는, 전자부품의 실장을 위한 복수의 도체패턴과, 전자부품의 열을 전달할 수 있도록 복수의 도체패턴 각각의 이면으로부터 연장되어 있는 복수의 서멀 패시지를 갖는 맨 위 회로기판과; 복수의 서멀 패시지 사이에 배치되도록 맨 위 회로기판의 이면에 적층되어 있는 제1 절연층과; 제1 절연층의 이면에 적층되어 있는 금속층과; 금속층의 이면에 적층되어 있는 제2 절연층과; 제2 절연층의 이면에 적층되어 있으며, 복수의 서멀 패시지 각각과 연결되는 복수의 도체패턴을 갖는 맨 아래 회로기판을 포함한다. 복수의 서멀 패시지는 맨 위 회로기판의 복수의 도체패턴에 대하여 수직이 되도록 다단 포토리소그래피에 의하여 형성되어 있다.
본 발명에 따른 MCPCB 및 그 제조 방법은, 전자부품의 열을 도체패턴의 가장자리로부터 연장되어 있는 서멀 패시지와 금속층에 의하여 효율적으로 방출하여 방열 성능을 향상시킴으로써, 전자부품의 성능과 신뢰성을 향상시킬 수 있다. 또한, 서멀 패시지를 적어도 2회 이상의 다단 포토리소그래피에 의하여 도체패턴과 일체형으로 단순하게 구성함으로써, 생산성을 향상시키고, 생산비를 절감할 수 있다. 또한, 2회 이상의 다단 포토리소그래피에 의하여 서멀 패시지의 직각도를 높여 정밀도를 향상시킬 수 있다. 따라서 본 발명에 따른 MCPCB 및 그 제조 방법은, 칩온보드 LED 패키지 등에 매우 유용하게 채택될 수 있다.
도 1은 본 발명에 따른 MCPCB의 구성을 나타낸 단면도이다.
도 2는 본 발명에 따른 MCPCB의 구성을 나타낸 평면도이다.
도 3은 본 발명에 따른 MCPCB의 제조 방법에서 맨 위 도체판의 1차 포토리소그래피를 설명하기 위하여 나타낸 도면이다.
도 4는 도 3에 연속하는 맨 위 도체판의 2차 포토리소그래피를 설명하기 위하여 나타낸 도면이다.
도 5는 도 4에 연속하는 맨 위 도체판의 3차 포토리소그래피를 설명하기 위하여 나타낸 도면이다.
도 6은 도 5에서 서멀 패시지의 구성을 확대하여 나타낸 단면도이다.
도 7은 본 발명에 따른 MCPCB의 제조 방법에서 제1 절연층, 금속층, 제2 절연층과 맨 아래 도체판의 적층을 설명하기 위하여 나타낸 도면이다.
도 8은 본 발명에 따른 MCPCB의 제조 방법에서 맨 위 및 맨 아래 회로기판의 도체패턴을 형성하기 위한 포토리소그래피를 설명하기 위하여 나타낸 도면이다.
도 9는 본 발명에 따른 MCPCB에 LED 패키지를 실장하는 방법을 설명하기 위하여 나타낸 도면이다.
도 10은 본 발명에 따른 MCPCB의 절단을 설명하기 위하여 나타낸 평면도이다.
도 11은 본 발명에 따른 MCPCB의 절단을 설명하기 위하여 나타낸 단면도이다.
본 발명의 그 밖의 목적, 특정한 장점들과 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 분명해질 것이다.
이하, 본 발명에 따른 MCPCB 및 그 제조 방법에 대한 바람직한 실시예들을 첨부된 도면들에 의거하여 상세하게 설명한다.
먼저, 도 1과 도 2를 참조하면, 본 발명의 일 측면에 따른 MCPCB(10)는 전자부품(20), 예를 들면 LED 패키지(22)의 열을 아래쪽으로 전달하여 방출한다. LED 패키지(22)는 LED 칩(24), 제1 리드와이어(Lead wire: 26a), 제2 리드와이어(26b)와 봉지(Encapsulant: 28)로 구성되어 있다. 봉지(28)는 LED 칩(24)의 빛을 확산시키는 볼록렌즈(Convex lens)로 구성되어 있으며, 실리콘(Silicone)으로 구성될 수 있다.
본 발명에 따른 MCPCB(10)는 LED 패키지(20)가 실장되어 있는 맨 위 회로기판(Top circuit board: 30)을 구비한다. 맨 위 회로기판(30)은 제1 도체패턴(32a), 제2 도체패턴(32b), 제1 서멀 패시지(34a)와 제2 서멀 패시지(34b)로 구성되어 있다. 제1 및 제2 서멀 패시지(34a, 34b) 각각은 제1 및 제2 도체패턴(32a, 32b) 각각의 이면 가장자리로부터 아래를 향하여 연장되어 있다. 제1 및 제2 서멀 패시지(34a, 34b)는 그 안쪽에 리세스(Recess: 36)를 갖는 사각 테두리 형태(Square rim shape) 또는 스커트 형태(Skirt shape)로 형성되어 있다. 맨 위 회로기판(30)의 제1 및 제2 도체패턴(32a, 32b), 제1 및 제2 서멀 패시지(34a, 34b)는 도체판(Conductive plate), 예를 들면 동판(Copper plate)의 포토리소그래피에 의하여 형성된다.
LED 칩(24)은 솔더(Solder: 24a)의 솔더링에 의하여 제1 및 제2 도체패턴(32a, 32b) 중 제1 도체패턴(32a)의 표면에 실장되어 있다. 제1 및 제2 리드와이어(26a, 26b) 각각은 제1 및 제2 도체패턴(32a, 32b) 각각에 와이어 본딩(Wire bonding)되어 있다. 봉지(28)는 LED 칩(24), 제1 및 제2 리드와이어(26a, 26b)에 패키징되어 있다. 본 실시예 있어서, MCPCB(10)는 제1 및 제2 리드와이어(26a, 26b)의 전기적 접속을 위하여 맨 위 회로기판(30)이 제1 및 제2 도체패턴(32a, 32b)을 구비되는 것이 도시되고 설명되었으나, 이는 예시적인 것으로 도체패턴의 개수는 리드와이어의 개수에 따라 증가될 수 있다.
본 발명에 따른 MCPCB(10)는 맨 위 회로기판(30)의 아래에 순차적으로 배치되어 있는 제1 절연층(40), 금속층(50) 또는 금속 베이스(Metal base)와 제2 절연층(60)을 구비한다. 제1 절연층(40), 금속층(50)과 제2 절연층(60) 각각은 제1 및 제2 서멀 패시지(34a, 34b)의 리세스(36) 안에 수용되어 있다. 제1 및 제2 절연층(40, 60)은 금속층(50)의 표면과 이면 전체를 덮어 맨 위 회로기판(30)과 금속층(50)을 절연한다. 제1 및 제2 절연층(40, 60)은 절연성이 좋은 세라믹 계열의 절연판(Insulating plate)으로 구성될 수 있다. 몇몇 실시예에 있어서, 제1 및 제2 절연층(40, 60)은 에폭시 수지(Epoxy resin)의 코팅(Coating)에 의하여 형성될 수 있다. 금속층(50)은 전도성이 좋은 알루미늄판(Aluminium plate)로 구성될 수 있다.
제3 절연층(70)이 제1 및 제2 서멀 패시지(34a, 34b)와 금속층(50)의 절연을 위하여 제1 및 제2 서멀 패시지(34a, 34b)와 금속층(50) 사이에 추가로 형성되어 있다. 제3 절연층(70)은 금속층(50)의 가장자리에 절연물질, 예를 들면 에폭시 수지, 절연유(Insulating oil) 등이 코팅되어 형성될 수 있다. 몇몇 실시예에 있어서, 제3 절연층(70)은 제1 및 제2 서멀 패시지(34a, 34b)와 금속층(50) 사이의 간격에 의한 공기층으로 구성될 수도 있다.
본 발명에 따른 MCPCB(10)은 제2 절연층(60)의 이면에 장착되어 있는 맨 아래 회로기판(80)을 추가로 포함한다. 맨 아래 회로기판(80)은 제1 및 제2 서멀 패시지(34a, 34b) 각각이 접속되는 제1 및 제2 도체패턴(82a, 82b)을 구비한다. 맨 아래 회로기판(80)은 제1 및 제2 서멀 패시지(34a, 34b)의 리세스(36) 안에 수용되어 있다. 맨 아래 회로기판(80)은 도체판으로 동판의 식각에 의하여 구성될 수 있다. 도체층(90)이 맨 아래 회로기판(80)의 이면에 더 도금되어 있다. 도체층(90)은 맨 아래 회로기판(80)의 소재와 같은 동(Copper)으로 구성되어 있다. 도체층(90)의 도금에 의하여 제1 및 제2 서멀 패시지(34a, 34b)와 맨 아래 회로기판(80)의 표면을 정밀하게 된다.
본 발명에 따른 MCPCB(10)에서 LED 칩(24)의 구동 시 발생되는 열은 맨 위 회로기판(30)과 제1 절연층(40)을 통하여 금속층(50)에 전달된 후, 제2 절연층(60)과 맨 아래 회로기판(80)을 통하여 방출된다. 특히, 제1 및 제2 서멀 패시지(34a, 34b)는 제1 및 제2 도체패턴(32a, 32b) 각각의 이면 가장자리로부터 아래를 향하여 사각 테두리 형태로 연장되어 열전달 효율을 향상시키게 된다. 따라서 제1 및 제2 서멀 패시지(34a, 34b)는 제1 및 제2 도체패턴(32a, 32b)의 열을 금속층(50)과 맨 아래 회로기판(80)에 빠르게 전달하여 방열 성능을 향상시키게 된다. 한편, 맨 위 회로기판(30)의 제1 및 제2 도체패턴(32a, 32b)과 제1 및 제2 서멀 패시지(34a, 34b)이 동판의 식각에 의하여 단순하게 구성되어 생산성을 향상시킬 수 있다.
지금부터는, 이와 같은 구성을 갖는 본 발명에 따른 MCPCB의 제조 방법을 설명한다.
도 3을 참조하면, 맨 위 회로기판(30)의 제조를 위하여 맨 위 도체판(100)으로 동판을 준비한다. 맨 위 도체판(100)은 평탄한 제1 면(102a)과 제2 면(102b)을 가지며, 두께 1㎜의 것이 사용된다. 맨 위 도체판(100)의 제1 면(102a)은 맨 위 회로기판(30)의 이면으로 되고, 제2 면(102b)은 맨 위 회로기판(30)의 표면으로 된다. 제1 및 제2 서멀 패시지(34a, 34b)를 형성하기 위한 예비 형성품(Preform)으로 복수의 1차 서멀 패시지 패턴(Thermal passage pattern: 104a)이 맨 위 도체판(100)의 제1 면(102a)에 1차 포토리소그래피에 의하여 패터닝(Patterning)된다.
도 3의 (a)에 도시되어 있는 바와 같이, 1차 포토리소그래피는 포토레지스트(Photoresist)를 제1 면(102a)에 균일한 두께로 코팅하여 포토레지스트층(Photoresist layer: 110)을 형성한다. 포토레지스트층(110)은 스핀코팅(Spin coating), 롤러코팅(Roller coating), 스크린 프린팅(Screen printing), 분사(Dispensing) 등 여러 가지 방법에 의하여 형성할 수 있다. 도 3의 (b)에 도시되어 있는 바와 같이, 포토레지스트층(110)의 코팅 후, 포토마스크(Photomask: 120)를 포토레지스트층(110) 위에 배치하고, 포토마스크(120)의 윈도우(Window: 122)를 통하여 자외선(Ultraviolet light: 124)을 포토레지스트층(110)에 조사하여 노광(Exposure)을 행한다.
도 3의 (c)에 도시되어 있는 바와 같이, 포토레지스트층(110)의 노광 후, 포토마스크(120)를 제거하고, 현상액(Developer)에 의하여 포토레지스트층(110)을 현상(Development)하면, 노광된 부분(Exposed photoresist: 112)은 용해되지 않고 제1 면(102a) 위에 남으며, 노광되지 않은 부분(Non-exposed portion: 114)은 용해되어 제거된다. 잔류하는 포토레지스트 찌꺼기(Scum)를 제거하기 위하여 디스컴(Descum)을 추가로 실시할 수 있다. 도 3의 (d)에 도시되어 있는 바와 같이, 포토레지스트층(110)의 현상 후, 노광되지 않은 부분(114)의 제1 면(102a)을 식각한다. 도 3의 (e)에 도시되어 있는 바와 같이, 맨 위 도체판(100)의 식각 후, 제1 면(102a)에 남아있는 포토레지스트(Remaining photoresist)을 스트립핑(Stripping)하여 1차 서멀 패시지 패턴(106)들을 패터닝한다.
도 4를 참조하면, 제1 및 제2 서멀 패시지(34a, 34b)의 1차 서멀 패시지 패턴(104a)들을 패터닝한 후, 제1 및 제2 서멀 패시지(34a, 34b)의 높이가 제1 절연층(40), 금속층(50)과 제2 절연층(60)의 총 두께이상이 되도록 2차 포토리소그래피를 행한다. 2차 포토리소그래피에 의해서는 복수의 1차 서멀 패시지 패턴(104a)으로부터 연장되는 복수의 2차 서멀 패시지 패턴(104b)을 추가로 형성한다. 맨 위 도체판(100)의 식각 깊이(Etching depth)가 깊어질수록 단면 방향도 부식이 진행되기 때문에 정밀도가 높은 미세 가공이 어렵다. 또한, 제1 및 제2 서멀 패시지(34a, 34b)가 단면 방향으로 파여지는 형태로 부식되면서 단면적이 줄어들어 열전달 효율이 떨어지게 되고, 부식이 심한 경우 파손되기도 한다. 본 발명에 따른 MCPCB의 제조 방법은 제1 및 제2 서멀 패시지(34a, 34b)의 정밀도를 높이기 위하여 1차 및 2차 포토리소그래피를 나누어 행한다.
도 4의 (a)에 도시되어 있는 바와 같이, 2차 포토리소그래피는 1차 포토리소그래피를 거친 맨 위 도체판(100)의 1차 식각면(Etching face: 106a)과 1차 서멀 패시지 패턴(104a)들의 표면에 포토레지스트를 균일한 두께로 코팅하여 포토레지스트층(130)을 형성한다. 이때, 포토레지스트는 분사에 의하여 1차 서멀 패시지 패턴(104a)들의 측면에 균일하게 코팅할 수 있다. 도 4의 (b)에 도시되어 있는 바와 같이, 포토레지스트층(130)의 코팅 후, 포토마스크(140)를 1차 식각면(106a)에 코팅되어 있는 포토레지스트층(130)의 표면에 장착한다. 포토마스크(140)는 1차 서멀 패시지 패턴(104a)들이 끼워져 통과되도록 형성되어 있는 복수의 구멍(142)들을 갖는다. 포토마스크(140)의 구멍(142)들에 1차 서멀 패시지 패턴(104a)들을 끼워 통과시키고, 포토레지스트층(130)의 표면에 포토마스크(140)를 밀착시킨다. 계속해서, 포토마스크(140)의 장착 후, 포토마스크(140)의 윗면에 노출되어 있는 1차 서멀 패시지 패턴(104a)들의 표면에 자외선(144)을 조사하여 노광을 행한다. 몇몇 실시예에 있어서, 포토마스크(140)는 맨 위 도체판(100) 위쪽에 배치하여 노광을 실시할 수도 있다.
도 4의 (c)에 도시되어 있는 바와 같이, 포토레지스트층(130)의 노광 후, 포토마스크(140)를 제거하고, 현상액에 의하여 포토레지스트층(130)을 현상하면, 노광된 부분(132)은 용해되지 않고 1차 서멀 패시지 패턴(104a)들의 표면에 남으며, 노광되지 않은 부분(134)은 용해되어 제거된다. 도 4의 (d)에 도시되어 있는 바와 같이, 포토레지스트층(130)의 현상 후, 노광되지 않은 부분(134)의 1차 식각면(106a)을 식각한다. 도 4의 (e)에 도시되어 있는 바와 같이, 맨 위 도체판(100)의 식각 후, 1차 예비 성형품(106a)의 표면에 남아있는 포토레지스트를 스트립핑하여 2차 서멀 패시지 패턴(104b)들을 패터닝한다.
도 5를 참조하면, 본 발명에 따른 MCPCB의 제조 방법은 제1 절연층(40), 금속층(50)과 제2 절연층(60)의 총 두께에 따라 제1 및 제2 서멀 패시지(34a, 34b)의 정밀도를 높이기 위하여 1차 및 2차 포토리소그래피를 행한 후, 3차 포토리소그래피를 추가로 행할 수 있다. 맨 위 도체판(100)의 두께가 1㎜인 경우, 1차 포토리소그래피의 식각 깊이는 450㎛, 2차 및 3차 포토리소그래피 각각의 식각 깊이는 250㎛으로 설정할 수 있다.
3차 포토리소그래피는 2차 포토리소그래피와 거의 마찬가지로 행한다. 도 5의 (a), (b) 및 (c)에 도시되어 있는 바와 같이, 3차 포토리소그래피는 포토레지스트층(150)을 맨 위 도체판(100)의 2차 식각면(106b)에 코팅하고, 포토마스크(160)의 구멍(162)을 2차 서멀 패시지 패턴(104b)에 끼워 포토레지스트층(150)에 밀착되도록 장착한 후, 자외선(164)을 조사하여 노광을 행한다. 포토레지스트층(150)을 현상하여 노광된 부분(152)을 남기고, 노광되지 않은 부분(154)을 제거한다. 계속해서, 도 5의 (d) 및 (e)에 도시되어 있는 바와 같이, 맨 위 도체판(100)의 식각 및 스트립핑을 행하여 3차 서멀 패시지 패턴(104c)들을 패터닝한다. 본 실시예 있어서, 포토리소그래피는 네가티브 포토레지스트(Negative photoresist)에 의하여 실시하는 것이 도시되고 설명되었으나, 포지티브 포토레지스트(Positive photoresist)에 의하여 실시할 수도 있다.
도 6에 1차, 2차 및 3차 포토리소그래피를 거친 서멀 패시지를 확대하여 나타냈다. 도 6을 참조하면, 1차, 2차 및 3차 포토리소그래피가 단계적으로 실시되는 것에 의하여 1차, 2차 및 3차 서멀 패시지 패턴(104a, 104b, 104c) 각각의 경계에 자국(38a, 38b)이 형성된다. 이러한 자국(38a, 38b)의 형성에도 불구하고 제1 및 제2 서멀 패시지(34a, 34b)들 각각의 외면은 맨 위 도체판(100)의 제1 면(102a)에 대하여 이점쇄선으로 나타낸 수직선(108)과 비교하여 거의 차이가 없이 수직하게 형성되어 이상적인 직각도를 유지하게 된다. 이와 같이 제1 및 제2 서멀 패시지(34a, 34b)들이 높은 정밀도를 유지하는 것에 의하여 열전달 효율을 향상시킬 수 있고, 제조 공정 중의 불량을 방지하여 생산성을 향상시킬 수 있다.
도 7의 (a) 내지 (d)에 도시되어 있는 바와 같이, 제1 및 제2 서멀 패지지 (34a, 34b)들의 형성 후, 제1 절연층(40), 금속층(50), 제2 절연층(60)과 맨 아래 회로기판(80)의 형성을 위하여 제1 세라믹판(170), 알루미늄판(180), 제2 세라믹판(190)과 맨 아래 도체판(200) 각각을 순차적으로 끼워 맨 위 도체판(100)의 2차 식각면(106b) 위에 적층한다. 제1 세라믹판(170), 알루미늄판(180), 제2 세라믹판(190)과 맨 아래 도체판(200) 각각은 제1 및 제2 서멀 패시지(34a, 34b)들이 서로 대응하는 관계로 끼워져 통과되도록 형성되어 있는 복수의 관통구멍(172, 182, 192, 202)을 구비한다. 제1 및 제2 서멀 패시지(34a, 34b)들 각각의 끝 부분은 맨 아래 도체판(200)의 관통구멍(202)들 밖으로 돌출되어 있게 된다.
도 7의 (e)에 도시되어 있는 바와 같이, 제1 세라믹판(170), 알루미늄판(180), 제2 세라믹판(190)과 맨 아래 도체판(200)의 적층 후, 맨 위 도체판(100), 제1 세라믹판(170), 알루미늄판(180), 제2 세라믹판(190)과 맨 아래 도체판(200)을 진공 분위기에서 열압착(Hot pressure welding)한다. 도 7의 (f)에 도시되어 있는 바와 같이, 맨 위 도체판(100), 제1 세라믹판(170), 알루미늄판(180), 제2 세라믹판(190)과 맨 아래 도체판(200) 각각의 압접 후, 맨 아래 도체판(200)의 관통구멍(202)들 밖으로 돌출되어 있는 제1 및 제2 서멀 패시지(34a, 34b)들 각각의 끝 부분을 평탄화(Planarization process)한다.
도 7의 (g)에 도시되어 있는 바와 같이, 제1 및 제2 서멀 패시지(34a, 34b)들의 평탄화 후, 제1 및 제2 서멀 패시지(34a, 34b)들의 말단과 맨 아래 도체판(200)의 표면에 도체층(180)을 도금한다. 도체층(180)은 맨 위 도체판(100)과 맨 아래 도체판(200)의 소재와 같은 동으로 구성되어 맨 위 도체판(100)과 맨 아래 도체판(200)이 제1 및 제2 서멀 패시지(34a, 34b)들에 의하여 일체형으로 연결되게 된다. 따라서 맨 위 회로기판(30)의 열이 제1 및 제2 서멀 패시지(34a, 34b)들을 통하여 맨 아래 회로기판(80)에 효율적으로 전달되게 된다.
도 8의 (a)에 도시되어 있는 바와 같이, 맨 위 도체판(100)의 제2 면(102b)을 포토리소그래피에 의하여 식각하여 복수의 제1 및 제2 도체패턴(32a, 32b)을 형성한다. 제2 면(102b)의 식각 시 제1 및 제2 서멀 패시지(34a, 34b)들 각각은 제1 및 제2 도체패턴(32a, 32b)들 각각에 연장되도록 한다. 따라서 제1 및 제2 도체패턴(32a, 32b)들과 제1 및 제2 서멀 패시지(34a, 34b)들을 구비하는 복수의 맨 위 회로기판(30)이 형성된다. 제1 및 제2 도체패턴(32a, 32b)의 두께는 약 100㎛이다. 도 8의 (b)에 도시되어 있는 바와 같이, 복수의 맨 아래 도체판(200)을 포토리소그래피에 의하여 식각하여 복수의 제1 및 제2 도체패턴(82a, 82b)을 형성한다. 맨 아래 도체판(200)의 식각 시 제1 및 제2 도체패턴(82a, 82b)들 각각은 제1 및 제2 서멀 패시지(34a, 34b)들 각각에 연결되게 한다. 따라서 제1 및 제2 도체패턴(82a, 82b)들 각각이 제1 및 제2 서멀 패시지(34a, 34b)들 각각에 의하여 맨 위 회로기판(30)들 각각의 제1 및 제2 도체패턴(32a, 32b)들에 일체형으로 연결되어 있는 복수의 맨 아래 회로기판(80)이 형성된다.
도 9를 참조하면, 제1 및 제2 도체패턴(32a, 32b)들 중 제1 도체패턴(32a)들 각각의 위에 LED 칩(24)들을 실장하고, 제1 및 제2 리드와이어(26a, 26b)들 각각에 의하여 LED 칩(24)들을 제1 및 제2 도체패턴(32a, 32b)들 각각에 연결한다. LED 칩(24)들과 제1 및 제2 리드와이어(26a, 26b)들 각각을 실리콘으로 패키징하여 봉지(28)를 형성함으로써 LED 패키지(22)들을 구성한다.
도 10과 도 11을 참조하면, 복수의 LED 패키지(22) 중 하나의 LED 패키지, 복수의 맨 위 회로기판(30) 중 하나의 맨 위 회로기판, 복수의 맨 아래 회로기판(80) 중 하나의 맨 아래 회로기판, 하나의 맨 위 및 맨 아래 회로기판 사이에 개재되어 있는 제1 절연층(40), 금속층(50)과 제2 절연층(60)을 구비하는 복수의 MCPCB(10)로 분리되도록 제1 및 제2 서멀 패시지(34a, 34b)들 각각의 경계(34c)를 절단한다. 제1 및 제2 서멀 패시지(34a, 34b)들은 반도체 웨이퍼와 마찬가지로 다이싱 쏘우(Dicing saw)에 의하여 정밀하게 절단할 수 있다. 본 실시예에 있어서, 제1 및 제2 서멀 패시지(34a, 34b)들 각각의 폭은 약 500㎛으로 구성될 수 있다. 또한, 서로 이웃하는 제1 및 제2 서멀 패시지(34a, 34b)들 사이의 간격은 약 320㎛으로 구성될 수 있다.
이와 같이 본 발명에 따른 MCPCB(10)는 맨 위 도체판(100)의 포토리소그래피에 의하여 형성되는 맨 위 회로기판(30)의 제1 및 제2 서멀 패시지(34a, 34b)이 맨 아래 회로기판(80)과 일체형으로 연결되고, 제1 절연층(40), 금속층(50)과 제2 절연층(60)이 맨 위 회로기판(30)과 맨 아래 회로기판(80) 사이에 개재되는 단순한 구성에 의하여 생산성을 향상시키고, 생산비를 절감할 수 있다.
이상에서 설명된 실시예는 본 발명의 바람직한 실시예를 설명한 것에 불과하고, 본 발명의 권리범위는 설명된 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상과 특허청구범위 내에서 이 분야의 당업자에 의하여 다양한 변경, 변형 또는 치환이 가능할 것이며, 그와 같은 실시예들은 본 발명의 범위에 속하는 것으로 이해되어야 한다.

Claims (13)

  1. 맨 위 도체판의 한쪽 면을 식각하여 복수의 1차 서멀 패시지 패턴을 형성하는 단계와;
    상기 맨 위 도체판의 한쪽 면을 추가로 식각하여 상기 복수의 1차 서멀 패시지 패턴으로부터 연장되는 복수의 2차 서멀 패시지 패턴을 갖는 복수의 서멀 패시지를 형성하는 단계와;
    상기 복수의 서멀 패시지에 제1 절연층, 금속층, 제2 절연층과 맨 아래 도체판 각각을 순차적으로 끼워 상기 맨 위 도체판의 한쪽 면에 적층하는 단계와;
    상기 맨 위 도체판의 다른 쪽 면을 식각하여 상기 복수의 서멀 패시지 각각이 연장되어 있는 복수의 도체패턴을 갖는 복수의 맨 위 회로기판을 형성하는 단계와;
    상기 맨 아래 도체판을 식각하여 상기 복수의 서멀 패시지 각각이 연결되어 있는 도체패턴을 갖는 복수의 맨 아래 회로기판을 형성하는 단계를 포함하는 메탈 코어 인쇄회로기판의 제조 방법.
  2. 제1항에 있어서,
    상기 복수의 서멀 패시지를 형성하는 단계는,
    상기 복수의 1차 서멀 패시지 패턴과, 상기 복수의 1차 서멀 패시지 패턴이 형성되어 있는 상기 맨 위 도체판의 식각면에 포토레지스트를 코팅하는 단계와;
    상기 맨 위 도체판의 식각면을 덮도록 포토마스크를 상기 복수의 1차 서멀 패시지 패턴에 끼워 장착하는 단계와;
    상기 포토레지스트 중 상기 복수의 1차 서멀 패시지 패턴의 표면에 코팅되어 있는 포토레지스트를 노광 부분으로 노광하는 단계와;
    상기 포토마스크를 제거한 후, 상기 복수의 2차 서멀 패시지 패턴이 상기 복수의 제1 서멀 패시지 패턴으로부터 연장되도록 상기 맨 위 도체판의 식각면을 식각하는 단계를 포함하는 메탈 코어 인쇄회로기판의 제조 방법.
  3. 제1항에 있어서,
    상기 복수의 맨 위 도체판, 상기 제1 절연층, 상기 금속층, 상기 제2 절연층과 상기 맨 아래 도체판 적층한 후 열압착하는 단계를 더 포함하는 메탈 코어 인쇄회로기판의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 절연층을 적층하기 전에, 상기 복수의 서멀 패시지와 상기 금속층의 절연을 위한 제3 절연층을 형성하는 단계를 더 포함하는 메탈 코어 인쇄회로기판의 제조 방법.
  5. 제4항에 있어서,
    상기 제1 절연층을 적층하기 전에, 상기 복수의 서멀 패시지가 상기 제3 절연층 밖으로 돌출되도록 상기 맨 위 도체판의 한쪽 면을 추가로 식각하여 상기 복수의 2차 서멀 패시지 패턴으로부터 연장되는 복수의 3차 서멀 패시지 패턴을 형성하는 단계를 더 포함하는 메탈 코어 인쇄회로기판의 제조 방법.
  6. 제5항에 있어서,
    상기 제3 절연층 밖으로 돌출되어 있는 상기 복수의 서멀 패시지의 돌출 부분을 평탄화하는 단계와;
    상기 복수의 서멀 패시지의 말단과 상기 맨 아래 도체판의 표면에 도체층을 도금하는 단계를 더 포함하는 메탈 코어 인쇄회로기판의 제조 방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 복수의 서멀 패시지는 상기 맨 위 회로기판의 도체패턴의 가장자리로부터 연장되어 상기 제1 및 제2 절연층과 상기 금속층을 수용하도록 절단하는 메탈 코어 인쇄회로기판의 제조 방법.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 맨 위 도체판과 상기 맨 아래 도체판 각각은 동판으로 이루어지고, 상기 제1 및 제2 절연층 각각은 세라믹판으로 이루어지며, 상기 금속층은 알루미늄판으로 이루어지는 메탈 코어 인쇄회로기판의 제조 방법.
  9. 전자부품의 실장을 위한 복수의 도체패턴과, 상기 전자부품의 열을 전달할 수 있도록 상기 복수의 도체패턴 각각의 이면으로부터 연장되어 있는 복수의 서멀 패시지를 갖는 맨 위 회로기판과;
    상기 복수의 서멀 패시지 사이에 배치되도록 상기 맨 위 회로기판의 이면에 적층되어 있는 제1 절연층과;
    상기 제1 절연층의 이면에 적층되어 있는 금속층과;
    상기 금속층의 이면에 적층되어 있는 제2 절연층과;
    상기 제2 절연층의 이면에 적층되어 있으며, 상기 복수의 서멀 패시지 각각과 연결되는 복수의 도체패턴을 갖는 맨 아래 회로기판을 포함하고,
    상기 복수의 서멀 패시지는 상기 맨 위 회로기판의 복수의 도체패턴에 대하여 수직이 되도록 다단 포토리소그래피에 의하여 형성되어 있는 메탈 코어 인쇄회로기판.
  10. 제9항에 있어서,
    상기 복수의 서멀 패시지와 상기 금속층 사이의 절연을 위하여 상기 복수의 서멀 패시지와 상기 금속층 사이에 형성되어 있는 제3 절연층을 더 포함하는 메탈 코어 인쇄회로기판.
  11. 제9항 또는 제10항에 있어서,
    상기 맨 위 회로기판, 상기 제1 절연층, 상기 금속층, 상기 제2 절연층과 상기 맨 아래 회로기판 각각은 압접되어 있는 메탈 코어 인쇄회로기판.
  12. 제9항 또는 제10항에 있어서,
    상기 복수의 서멀 패시지의 말단과 상기 맨 아래 회로기판의 표면에 도체층이 더 도금되어 있는 메탈 코어 인쇄회로기판.
  13. 제9항 또는 제10항에 있어서,
    상기 맨 위 회로기판과 상기 맨 아래 회로기판 각각은 동판으로 이루어지고, 상기 제1 및 제2 절연층 각각은 세라믹판으로 이루어지며, 상기 금속층은 알루미늄판으로 이루어지는 메탈 코어 인쇄회로기판.
PCT/KR2015/008691 2014-08-20 2015-08-20 메탈 코어 인쇄회로기판 및 그 제조 방법 WO2016028098A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0108653 2014-08-20
KR1020140108653A KR101575127B1 (ko) 2014-08-20 2014-08-20 메탈 코어 인쇄회로기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
WO2016028098A1 true WO2016028098A1 (ko) 2016-02-25

Family

ID=54872512

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/008691 WO2016028098A1 (ko) 2014-08-20 2015-08-20 메탈 코어 인쇄회로기판 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR101575127B1 (ko)
WO (1) WO2016028098A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105764239B (zh) * 2015-12-15 2019-04-30 惠州市蓝微电子有限公司 一种高散热性能的大功率电子元件线路板及其制作方法
DE102017221861A1 (de) * 2017-12-05 2019-06-06 Zf Friedrichshafen Ag Leiterplatte und Verfahren zur Fertigung einer Leiterplatte

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012982A (ja) * 1996-06-19 1998-01-16 Nippon Avionics Co Ltd メタルコアプリント配線板およびその製造方法
KR19990044869A (ko) * 1997-11-12 1999-06-25 포만 제프리 엘 인쇄 회로 기판 제조 방법 및 이에 의해 형성된 인쇄 회로 기판
JP2004104045A (ja) * 2002-09-13 2004-04-02 Nippon Mektron Ltd 多層回路配線基板
KR20090053622A (ko) * 2007-11-23 2009-05-27 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR20120053690A (ko) * 2010-11-18 2012-05-29 한국단자공업 주식회사 메탈코어를 구비한 인쇄회로기판 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012982A (ja) * 1996-06-19 1998-01-16 Nippon Avionics Co Ltd メタルコアプリント配線板およびその製造方法
KR19990044869A (ko) * 1997-11-12 1999-06-25 포만 제프리 엘 인쇄 회로 기판 제조 방법 및 이에 의해 형성된 인쇄 회로 기판
JP2004104045A (ja) * 2002-09-13 2004-04-02 Nippon Mektron Ltd 多層回路配線基板
KR20090053622A (ko) * 2007-11-23 2009-05-27 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR20120053690A (ko) * 2010-11-18 2012-05-29 한국단자공업 주식회사 메탈코어를 구비한 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR101575127B1 (ko) 2015-12-07

Similar Documents

Publication Publication Date Title
US20130001632A1 (en) Light-emitting element mounting substrate, led package and method of manufacturing the led package
US20130001633A1 (en) Light-emitting element mounting substrate and led package
KR101911707B1 (ko) 배선 기판 및 배선 기판의 제조 방법
JP2012178581A (ja) 発光ダイオードパッケージ
KR100930502B1 (ko) 금속 기판을 이용한 광소자 패키지 플랫폼 제조방법
US20130001618A1 (en) Light-emitting element mounting substrate and led package
US20130062633A1 (en) LED Array Having Embedded LED and Method Therefor
US20100149823A1 (en) Lamp unit, circuit board, and method of manufaturing circuit board
WO2014092392A1 (ko) 엘이디 금속기판 패키지 및 그 제조방법
WO2014142396A1 (ko) 방열성능을 향상하고 누설전류를 방지하기 위한 금속회로를 장착한 고광력 ｌｅｄ 광원 구조체
WO2018016899A1 (ko) 금속 인쇄 회로 기판 및 그 제조 방법
KR20150046235A (ko) 전기 소자 어셈블리
US8461614B2 (en) Packaging substrate device, method for making the packaging substrate device, and packaged light emitting device
WO2016028098A1 (ko) 메탈 코어 인쇄회로기판 및 그 제조 방법
KR101253183B1 (ko) 인쇄회로기판, 이를 포함하는 발광 장치 및 그 제조 방법
TWI553912B (zh) 發光裝置晶片級封裝
US20130234184A1 (en) Light emitting diode package and method of manufacturing the same
KR101236715B1 (ko) 실리콘 성형 방식을 이용한 칩온보드댐을 포함한 ｌｅｄ 모듈의 제조방법 및 상기 제조방법에 의해 제조된 ｌｅｄ 모듈
JP2013033912A (ja) 発光素子搭載用基板及びｌｅｄパッケージ
US10777723B2 (en) LED package structure, heat-dissipating substrate, method for manufacturing LED package structure, and method for manufacturing heat-dissipating substrate
KR101317952B1 (ko) 트랜스퍼 몰드 방식을 이용한 ｌｅｄ모듈의 칩온보드 댐 제조방법 및 그 제조방법에 의한 ｌｅｄ 모듈
KR101768908B1 (ko) 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법
KR20100044401A (ko) 발광다이오드 패키지 및 이의 제조 방법
WO2016167625A2 (ko) 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법
WO2013002588A2 (ko) 엘이디용 회로기판원판, 회로기판, 엘이디유닛, 조명기구 및 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15834356

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 04/07/2017)

122 Ep: pct application non-entry in european phase

Ref document number: 15834356

Country of ref document: EP

Kind code of ref document: A1