[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2016063590A1 - 実装基板 - Google Patents

実装基板 Download PDF

Info

Publication number
WO2016063590A1
WO2016063590A1 PCT/JP2015/070640 JP2015070640W WO2016063590A1 WO 2016063590 A1 WO2016063590 A1 WO 2016063590A1 JP 2015070640 W JP2015070640 W JP 2015070640W WO 2016063590 A1 WO2016063590 A1 WO 2016063590A1
Authority
WO
WIPO (PCT)
Prior art keywords
mounting
conductor
external connection
reflective film
substrate
Prior art date
Application number
PCT/JP2015/070640
Other languages
English (en)
French (fr)
Inventor
福井勇貴
泉谷淳子
大川忠行
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2016555105A priority Critical patent/JP6222377B2/ja
Priority to CN201580050306.0A priority patent/CN106796979B/zh
Priority to TW104133491A priority patent/TWI570970B/zh
Publication of WO2016063590A1 publication Critical patent/WO2016063590A1/ja
Priority to US15/481,987 priority patent/US10177289B2/en

Links

Images

Classifications

    • H01L33/60—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H01L33/62—
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H01L29/866—
    • H01L2933/0066—
    • H01L33/486—

Definitions

  • the present invention relates to a mounting substrate on which a light emitting element is mounted.
  • Patent Document 1 discloses an LED submount for mounting a semiconductor light emitting diode (LED element) on a mother substrate.
  • a reflective film Al thin film
  • the Si base substrate of the LED submount and the LED element mounted thereon.
  • the reflective film is provided in an exposed state. For this reason, depending on the storage condition of the LED submount or the usage environment, the reflective film may be affected by moisture or the like. If the reflective film is altered, the reflectivity is lowered and the quality is deteriorated. As a result, the luminous efficiency may be lowered.
  • an object of the present invention is to provide a mounting substrate that prevents deterioration of the reflective film and suppresses a decrease in luminous efficiency.
  • a mounting substrate according to the present invention is formed on a base material having a through hole, an external connection electrode formed on the first main surface of the base material, and a second main surface of the base material, and mounts a mounting component.
  • the reflective film can be protected from the surrounding environment by covering the reflective film with the insulating film layer. As a result, alteration of the reflective film can be prevented. Furthermore, since the conductive thin film can be formed uniformly, the height of the light emitting element at the time of mounting is made uniform, and the mountability of the light emitting element to the mounting electrode can be maintained. Moreover, improvement of heat dissipation can be expected by using a conductive thin film.
  • the external connection conductor has a first external connection conductor and a second external connection conductor that are formed apart from each other, and the mounting electrode is a first component mounting conductor that is formed apart from each other, And the second component mounting conductor, wherein the connection conductor includes the first external connection conductor, the first connection conductor connecting the first component mounting conductor, the second external connection conductor, and A second connecting conductor for connecting the second component mounting conductor, and the reflective film is formed so as to be sandwiched between the first component mounting conductor and the second component mounting conductor.
  • the first connection conductor and the second connection conductor have a first opening and a second opening in the region where the first connection conductor and the second connection conductor are formed, and the first opening and the second opening are mounted on the first component in a plan view. It is preferable that the conductor is smaller than the conductor for mounting and the second component mounting conductor.
  • the reflective film is formed so as to enter at least the lower side (base material side) of the outer periphery of the first component mounting conductor and the second component mounting conductor. That is, in the plan view, the second main surface of the base material is not exposed around the first component mounting conductor and the second component mounting conductor. For this reason, the light emitted from the light emitting element to the substrate side is reflected by the reflection film without being transmitted to the substrate side. As a result, light from the light emitting element can be reflected efficiently, and the light emission efficiency of the light emitting element can be increased.
  • the external connection electrode includes a first external connection conductor and a second external connection conductor that are formed apart from each other, and the mounting electrode is a first component mounting conductor that is formed apart from each other, And the second component mounting conductor, wherein the connection conductor includes the first external connection conductor, the first connection conductor connecting the first component mounting conductor, the second external connection conductor, and A second connecting conductor that connects the second component mounting conductor, and the reflective film is sandwiched between the base material, the first component mounting conductor, and the second component mounting conductor.
  • first connection conductor and the second connection conductor are formed in a region having a first opening and a second opening,
  • the first opening and the second opening are preferably larger than the first component mounting conductor and the second component mounting conductor in plan view.
  • the reflective film does not overlap the first component mounting conductor and the second component mounting conductor in a plan view, it is possible to prevent a short circuit failure that may occur between them, and to improve insulation. It can be secured.
  • the reflective film is preferably a thin film containing Al, Ag, or Rh.
  • the light emission efficiency of the light emitting element can be further increased by using a thin film having a high reflectance.
  • stable reflection characteristics can be obtained over a long period of time.
  • the reflective film is preferably formed on the inner side of the peripheral edge of the second main surface of the base material.
  • the reflective film is not formed on the entire surface of the second main surface of the base material, and the reflective film is coated with the insulating film layer, so that it is possible to suppress alteration due to stress that is likely to occur when directly coated with the resin film.
  • the first main surface of the substrate includes an electrostatic protection element formed between the first external connection conductor and the second external connection conductor.
  • the light emitting element mounted on the mounting substrate can be protected from damage due to ESD discharge. Moreover, since the light emitted from the light emitting element does not leak to the substrate side by the reflective film formed on the second main surface of the substrate, the electrostatic protection element can be protected.
  • the substrate has a plurality of the through holes, and the connection conductor is formed in each of the plurality of through holes. In this configuration, the conductivity between the mounting electrode and the external connection electrode can be increased.
  • the light emitted from the light emitting element to the substrate side is reflected by the reflective film without being transmitted to the substrate side.
  • the reflective film can be protected from the surrounding environment by covering the reflective film with the insulating film layer, the reflective film can be prevented from being deteriorated and a decrease in light emission efficiency can be suppressed.
  • FIG. 1 Top view of mounting board
  • FIG. Top view of mounting board A plan view of a mounting board on which a plurality of in-hole electrodes are formed.
  • FIG. 1 is a cross-sectional view of a mounting substrate 10 according to the present embodiment.
  • FIG. 2 is a plan view of the mounting substrate 10. 1 is a cross-sectional view taken along the line II of FIG.
  • FIG. 2 is a diagram through which a part (mounting electrodes 71 and 72 described later) is transmitted.
  • the mounting substrate 10 is a substrate on which the semiconductor light emitting element 200 is mounted.
  • the semiconductor light emitting device 200 emits light on the front surface side and includes connection electrodes 201 and 202 on the back surface side.
  • the connection electrodes 201 and 202 are soldered to the mounting substrate 10, and the semiconductor light emitting element 200 is mounted on the mounting substrate 10.
  • the mounting substrate 10 includes a base material 20.
  • the base material 20 has a rectangular parallelepiped shape having a front surface (second main surface) and a back surface (first main surface) orthogonal to the thickness direction, and is made of an insulating semiconductor such as a silicon single crystal.
  • the base material 20 does not necessarily need to be insulating, and may be a base material made of a semiconductor.
  • the surface of the base material 20 is a surface on the side where the semiconductor light emitting element 200 is mounted.
  • the back surface of the base material 20 is a surface on the side to be mounted on a mother board (not shown).
  • a well layer 31 is formed on the back surface of the substrate 20. In part of the well layer 31, an n-type doping layer 32 and a p-type doping layer 33 are formed.
  • the Zener diode 30 is formed by the layer structure of the n-type doping layer 32 and the p-type doping layer 33.
  • the Zener diode 30 functions as an electrostatic protection element, and protects the semiconductor light emitting element 200 mounted on the mounting substrate 10 from damage due to ESD discharge.
  • High insulating films 21 and 22 are formed on the back surface and the entire surface of the substrate 20.
  • the high insulating films 21 and 22 are, for example, SiOx films.
  • External connection electrodes 61 and 62 are formed on the surface of the high insulating film 21.
  • the external connection electrodes 61 and 62 are formed on the back surface of the substrate 20 with a predetermined distance therebetween.
  • the high insulating film 21 is removed near the ends of the external connection electrodes 61 and 62.
  • the external connection electrode 61 is connected to the n-type doping layer 32, and the external connection electrode 62 is connected to the p-type doping layer 33.
  • the Zener diode 30 is connected between the external connection electrodes 61 and 62.
  • a high insulating film 25 such as polyimide is formed on the surface of the high insulating film 21 so as to cover the external connection electrodes 61 and 62.
  • An opening 25A is formed in the high insulating film 25 so that a part of the external connection electrodes 61 and 62 is exposed.
  • a lead electrode (not shown) connected to the external connection electrodes 61 and 62 through the opening 25A, and the electrode is an electrode of a mother substrate (not shown).
  • the mounting board 10 is mounted on the mother board by soldering to the mother board.
  • the external connection electrodes 61 and 62 correspond to the “first external connection conductor” and the “second external connection conductor” according to the present invention.
  • a reflective film 40 is formed on the surface of the high insulating film 22.
  • An insulating film layer 41 is formed so as to cover the reflective film 40.
  • the reflective film 40 and the insulating film layer 41 will be described in detail later.
  • Mounting electrodes 71 and 72 are formed on the surface of the insulating film layer 41 at a predetermined distance.
  • the mounting electrode 71 is opposed to the external connection electrode 61 with the base material 20 interposed therebetween.
  • the mounting electrode 72 is opposed to the external connection electrode 62 with the base material 20 interposed therebetween.
  • the connection electrodes 201 and 202 of the semiconductor light emitting device 200 are mounted on the mounting electrodes 71 and 72 by solder.
  • the mounting electrodes 71 and 72 correspond to the “first component mounting conductor” and the “second component mounting conductor” according to the present invention.
  • a hole (not shown) penetrating in the thickness direction of the substrate 20 is formed. Each is formed. A high insulating film 23 such as SiOx is formed on the inner wall surface of each hole.
  • In-hole electrodes 51 and 52 are formed in the holes.
  • the in-hole electrode 51 connects the external connection electrode 61 and the mounting electrode 71.
  • the in-hole electrode 52 connects the external connection electrode 62 and the mounting electrode 72.
  • the in-hole electrodes 51 and 52 correspond to the “first connection conductor” and the “second connection conductor” according to the present invention.
  • the reflective film 40 formed on the surface of the high insulating film 22 is a thin film containing Al, such as AlSiCu or AlCu.
  • Al such as AlSiCu or AlCu.
  • the light emitted from the semiconductor light emitting element 200 mounted on the mounting substrate 10 toward the base material 20 is reflected by the reflective film 40.
  • the reflective film 40 is smaller than the entire surface of the base material 20 in plan view, and is formed so that the base material 20 is not exposed around the mounting electrodes 71 and 72.
  • the reflective film 40 is formed so as to be sandwiched between the base material 20 and the mounting electrodes 71 and 72, and has openings 40A and 40B in which the in-hole electrodes 51 and 52 are disposed. .
  • the size and shape of the openings 40A and 40B are not particularly limited, but are at least smaller than the mounting electrodes 71 and 72 in plan view. For this reason, the reflective film 40 and the outer peripheral portions of the mounting electrodes 71 and 72 overlap each other. Thereby, the base material 20 is not exposed around the mounting electrodes 71 and 72 in plan view.
  • the openings 40A and 40B correspond to the “first opening” and the “second opening” according to the present invention.
  • the reflective film 40 is formed so as to overlap with the mounting electrodes 71 and 72 in plan view, but may not overlap with the mounting electrodes 71 and 72.
  • a region where the semiconductor light emitting element 200 is mounted on the mounting substrate 10 is referred to as a mounting region 53.
  • the reflection film 40 only needs to be formed so as to cover at least the region facing the mounting region 53 around the mounting electrodes 71 and 72 in plan view. Thereby, the base material 20 is not exposed around the mounting electrodes 71 and 72 in plan view. As a result, the light emitted from the semiconductor light emitting element 200 to the base material 20 side is reflected by the reflective film 40 without being transmitted to the base material 20 side.
  • the insulating film layer 41 is formed on the entire surface of the substrate 20 so as to cover the reflective film 40.
  • the insulating film layer 41 is, for example, a SiOx film, like the high insulating films 21 and 22.
  • the reflective film 40 is not formed on the outer peripheral portion of the surface of the substrate 20. For this reason, the reflective film 40 is entirely covered with the insulating film layer 41 by forming the insulating film layer 41 on the entire surface of the substrate 20. Thereby, it is possible to prevent the reflective film from being deteriorated due to the influence of the environment during use, particularly humidity, and to relieve stress from the resin used when mounting the semiconductor light emitting element.
  • the reflective film 40 is a thin film containing Al, that is, a conductive thin film
  • the film thickness can be uniformly formed.
  • the mounting electrodes 71 and 72 formed on the surface of the insulating film layer 41 that covers the reflective film 40 are flattened, the height of the semiconductor light emitting element 200 during mounting is made uniform, and the mountability of the semiconductor light emitting element 200 is improved. Can be held. Further, since the mounting electrodes 71 and 72 are flat, the contact area between the mounting electrodes 71 and 72 and the connection electrodes 201 and 202 is widened, and heat dissipation is improved. Furthermore, in this embodiment, since the insulating film layer 41 is formed, the mounting electrodes 71 and 72 do not conduct through the reflective film 40.
  • the reflective film 40 is a thin film containing Al and is covered with an insulating film layer 41. For this reason, alteration due to environmental factors such as stress and humidity can be suppressed, and light can be reflected stably.
  • Al has a small variation in reflectance with wavelength, it can reflect light stably.
  • the reflective film 40 may be a thin film containing Ag or Rh having a high reflectance in addition to Al.
  • light emitted from the semiconductor light emitting element 200 mounted on the mounting substrate 10 is emitted not only to the front (front side) but also to the mounting substrate 10 side.
  • the light emitted to the substrate 20 side is reflected by the reflective film 40.
  • the surface of the base material 20 is not exposed in plan view, the light emitted to the base material 20 side is not transmitted to the base material 20 side. If a slit or the like is formed in the reflective film 40 and the surface of the base material 20 is exposed, light is transmitted to the base material 20, and as a result, the light emission efficiency of the semiconductor light emitting element 200 is reduced.
  • the transmission of light to the base material 20 can be suppressed, the light from the semiconductor light emitting element 200 can be efficiently reflected, and the light emission efficiency of the semiconductor light emitting element 200 can be increased.
  • FIG. 3 is a graph showing the reflectance when the reflective film contains Al, Ag, and Rh.
  • the horizontal axis of the graph shown in FIG. 3 is the light wavelength [ ⁇ m], and the vertical axis is the reflectance [%] by the reflective film.
  • Al a reflectance of approximately 90% can be obtained regardless of the wavelength of light.
  • Ag a reflectance of about 95% can be obtained, and in the case of Rh, a reflectance of about 77% can be obtained.
  • Al, Ag, and Rh for the reflective film 40, a substantially constant high reflectance can be obtained regardless of the wavelength of light, so that the light emission efficiency of the semiconductor light emitting device 200 can be increased.
  • the electrically conductive film was shown here as the reflecting film 40, as long as it has the function to reflect light, it may be comprised not only by the electrically conductive film but by insulators, such as resin.
  • 4 and 5 are diagrams sequentially illustrating the manufacturing process of the mounting substrate 10. 4 and 5 are cross-sectional views of the mounting substrate 10.
  • the Zener diode 30 composed of the n-type doping layer 32 and the p-type doping layer 33 is formed on the back surface of the substrate 20.
  • the n-type doping layer 32 and the p-type doping layer 33 are formed using, for example, an ion implantation method.
  • a hole (not shown) is formed in the substrate 20.
  • High insulating films 21 and 23 are formed on the back surface and the high inner wall surface of the substrate 20 by a thermal oxidation method or the like.
  • In-hole electrodes 51 and 52 are formed in the holes, and external connection electrodes 61 and 62 that are electrically connected to the in-hole electrodes 51 and 52 are formed on the back surface of the substrate 20.
  • a plating seed layer is formed on the back surface of the substrate 20 by sputtering.
  • the plating seed layer is formed, for example, by sputtering titanium (Ti) and copper (Cu) in this order.
  • the plating seed layer is patterned by a photolithography method, and copper (Cu), nickel (Ni), and gold (Au) are sequentially grown on the surface of the patterned plating seed layer, and external connection electrodes 61 and 62 are formed.
  • the high insulating layer 25 that covers the external connection electrodes 61 and 62 is formed on the back surface of the substrate 20.
  • the insulating layer 25 is formed with an opening 25 ⁇ / b> A that exposes part of the external connection electrodes 61 and 62.
  • a high insulating film 22 is formed on the surface of the substrate 20 by a thermal oxidation method or the like.
  • the reflective film 40 is formed on the surface of the high insulating film 22.
  • the forming method is, for example, lift-off or dry etching.
  • an insulating film layer 41 is formed so as to cover the reflective film 40, and an opening 41 ⁇ / b> A is formed in the high insulating film 22 and the insulating film layer 41.
  • a plating seed layer made of titanium (Ti) and copper (Cu) is formed on the insulating film layer 41, patterning is performed, and further, copper (Cu), nickel (Ni), and gold (Au) are successively grown by plating.
  • the mounting electrodes 71 and 72 are formed.
  • the mounting electrodes 71 and 72 are connected to the in-hole electrodes 51 and 52 through the openings 41 ⁇ / b> A formed in the high insulating film 22 and the insulating film layer 41. Through this process, the mounting substrate 10 is formed.
  • each of the in-hole electrodes 51 and 52 is formed, but the conductivity between the external connection electrodes 61 and 62 and the mounting electrodes 71 and 72 is set to be low. In order to make it high, a plurality of in-hole electrodes 51 and 52 may be formed.
  • FIG. 6 is a plan view of the mounting substrate 10 on which a plurality of in-hole electrodes 51 and 52 are formed.
  • three in-hole electrodes 51 are formed in the opening 40A formed in the reflective film 40
  • three in-hole electrodes 52 are formed in the opening 40B.
  • the three in-hole electrodes 51 connect the mounting electrode 71 and the external connection electrode 61 (not shown in FIG. 6), and the three in-hole electrodes 52 include the mounting electrode 72 and the external connection electrode 62 (see FIG. 6). 6 (not shown).
  • the reflective film 40 is formed around the mounting electrodes 71 and 72 so as not to expose the substrate 20 in plan view. Thereby, the light emitted from the semiconductor light emitting element 200 to the base material 20 side is reflected by the reflective film 40 without being transmitted to the base material 20 side, and the light emission efficiency of the semiconductor light emitting element 200 can be increased.
  • FIG. 7 is a cross-sectional view of the mounting substrate 10A according to the present embodiment.
  • FIG. 8 is a plan view of the mounting substrate 10A.
  • 7 is a cross-sectional view taken along line VII-VII in FIG.
  • the sizes of the openings 42A and 42B formed in the reflective film 42 are different from those in the first embodiment. Only the reflective film 42 will be described below. Since other configurations are the same as those of the first embodiment, description thereof is omitted.
  • the reflective film 42 is a thin film containing Al, and is formed on the surface of the high insulating film 22.
  • An insulating film layer 41 is formed so as to cover the reflective film 42.
  • the reflective film 42 is formed so as to be sandwiched between the base material 20 and the mounting electrodes 71 and 72, and has openings 42 ⁇ / b> A and 42 ⁇ / b> B in which the in-hole electrodes 51 and 52 are disposed.
  • the shape of the openings 42A and 42B is not particularly limited, but the size is larger than the mounting electrodes 71 and 72 in plan view.
  • the openings 42A and 42B have a size that does not exceed the mounting area 53.
  • the reflective film 42 and the mounting electrodes 71 and 72 do not overlap with each other. Short circuit failure can be prevented and insulation can be secured.
  • the reflective film 42 a thin film containing Al and covering it with the insulating film layer 41, it is possible to suppress deterioration due to environmental factors such as stress and humidity and to reflect light stably.
  • FIG. 9 is a plan view of a mounting substrate 10A on which a plurality of in-hole electrodes 51 and 52 are formed.
  • three in-hole electrodes 51 are formed in the opening 42A formed in the reflective film 42
  • three in-hole electrodes 52 are formed in the opening 42B.
  • the three in-hole electrodes 51 connect the mounting electrode 71 and the external connection electrode 61 (not shown in FIG. 9), and the three in-hole electrodes 52 include the mounting electrode 72 and the external connection electrode 62 (see FIG. 9). 9 is not shown). Even when a plurality of in-hole electrodes 51 and 52 are formed, the openings 42A and 42B of the reflective film 42 are larger than the mounting electrodes 71 and 72 in plan view.
  • the reflective film 42 and the mounting electrodes 71 and 72 do not overlap with each other, it is possible to prevent a short circuit failure that may occur between them, and the reflective film 42 is made of a thin film containing Al and insulated. By covering with the film layer 41, alteration due to environmental factors such as stress and humidity can be suppressed, and light can be reflected stably.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)

Abstract

　実装基板（１０）が備える基材（２０）の裏面には、外部接続用電極が形成され、表面には実装用電極（７１，７２）が形成されている。また、基材（２０）の厚み方向には、外部接続用電極と実装用電極（７１，７２）とを接続する孔内電極（５１，５２）が形成されている。基材（２０）と実装用電極（７１，７２）との間には、Ａｌを含む反射膜（４０）が形成されている。反射膜（４０）は、絶縁膜層（４１）で覆われ、平面視で、孔内電極（５１，５２）の形成領域に開口（４０Ａ，４０Ｂ）を有している。反射膜（４０）は、平面視で、外周が実装用電極（７１，７２）を含む導体形成領域（７３）から一定距離離れた大きさを有している。開口（４０Ａ，４０Ｂ）は、平面視で、実装用電極（７１，７２）よりも小さい。これにより、反射膜の変質を防止して、発光効率が低下を抑制する実装基板を提供する。

Description

実装基板
　本発明は、発光素子を表面に実装する実装基板に関する。
　特許文献１には、半導体発光ダイオード（ＬＥＤ素子）をマザー基板に実装するためのＬＥＤ用サブマウントが開示されている。特許文献１に記載のＬＥＤ用サブマウントは、ＬＥＤ用サブマウントのＳｉ製ベース基板と、それに実装するＬＥＤ素子との間に反射膜（Ａｌ薄膜）を形成している。これにより、ＬＥＤ素子からＳｉ製ベース基板側に出力された光は反射膜で反射する。この結果、ＬＥＤ素子の発光効率は上がる。
特開２００６－８６１７６号公報
　特許文献１では、反射膜は露出した状態で設けられている。このため、ＬＥＤ用サブマウントの保存状況、又は利用環境によっては、水分等の影響を受けて、反射膜が変質するおそれがある。反射膜が変質すると、反射率の低下を招き、品質劣化を引き起こし、その結果、発光効率が低下するおそれがある。
　そこで、本発明の目的は、反射膜の変質を防止して、発光効率が低下を抑制する実装基板を提供することにある。
　本発明に係る実装基板は、貫通孔を有する基材と、前記基材の第１主面に形成された外部接続用電極と、前記基材の第２主面に形成され、実装部品を実装する実装用電極と、前記貫通孔に形成され、前記外部接続用電極、及び前記実装用電極を電気的に接続する接続導体と、前記第２主面に形成された導電薄膜の反射膜と、前記反射膜を覆う絶縁膜層と、を備え、前記実装用電極は、前記絶縁膜層上に形成されていることを特徴とする。
　この構成では、反射膜を絶縁膜層で覆うことで、反射膜を周囲の環境から保護することができる。その結果、反射膜の変質を防止できる。さらに、導電薄膜の膜厚を均一に成膜することができるため、実装時の発光素子の高さが均一化され、実装用電極への発光素子の実装性を保持できる。また、導電薄膜を用いることにより、放熱性の向上が見込める。
　前記外部接続用導体は、離間して形成された第１外部接続用導体、及び第２外部接続用導体を有し、前記実装用電極は、離間して形成された第１部品実装用導体、及び第２部品実装用導体を有し、前記接続導体は、前記第１外部接続用導体、及び前記第１部品実装用導体を接続する第１接続導体と、前記第２外部接続用導体、及び前記第２部品実装用導体を接続する第２接続導体とを有し、前記反射膜は、前記第１部品実装用導体及び前記第２部品実装用導体とに挟まれるように形成され、平面視で、前記第１接続導体及び前記第２接続導体が形成された領域に第１開口及び第２開口を有し、前記第１開口及び前記第２開口は、平面視で、前記第１部品実装用導体及び前記第２部品実装用導体よりも小さいことが好ましい。
　この構成では、反射膜は、少なくとも第１部品実装用導体、及び第２部品実装用導体の外周の下側（基材側）に入りこんで形成されている。すなわち、平面視で、第１部品実装用導体、及び第２部品実装用導体の周囲には、基材の第２主面が露出していない構成となる。このため、発光素子から基材側へ放出された光は、基材側へ透過することなく、反射膜で反射する。その結果、発光素子からの光を効率よく反射させることができ、発光素子の発光効率を高めることができる。
　前記外部接続用電極は、離間して形成された第１外部接続用導体、及び第２外部接続用導体を有し、前記実装用電極は、離間して形成された第１部品実装用導体、及び第２部品実装用導体を有し、前記接続導体は、前記第１外部接続用導体、及び前記第１部品実装用導体を接続する第１接続導体と、前記第２外部接続用導体、及び前記第２部品実装用導体を接続する第２接続導体とを有し、前記反射膜は、前記基材と、前記第１部品実装用導体及び前記第２部品実装用導体とに挟まれるように形成され、平面視で、前記第１接続導体及び前記第２接続導体が形成された領域に第１開口及び第２開口を有し、
　前記第１開口及び前記第２開口は、平面視で、前記第１部品実装用導体及び前記第２部品実装用導体よりも大きいことが好ましい。
　この構成では、平面視で、反射膜と第１部品実装用導体及び第２部品実装用導体とは重ならないので、これらの間で発生するおそれのあるショート不良を防ぐことができ、絶縁性を確保できる。
　前記反射膜は、Ａｌ、Ａｇ又はＲｈを含む薄膜であることが好ましい。
　この構成では、高い反射率を有する薄膜とすることで、発光素子の発光効率をより高めることができる。また、湿度等の環境要因による変質が生じにくいため、長期にわたり、安定した反射特性が得られる。
　前記反射膜は、前記基材の前記第２主面の周縁部より内側に形成されていることが好ましい。
　この構成では、反射膜を基材の第２主面全面に形成せず、絶縁膜層により反射膜を被膜することで、樹脂膜で直接被膜した場合に生じやすい、ストレスによる変質を抑制できる。
　前記基材の前記第１主面において、前記第１外部接続用導体、及び第２外部接続用導体の間に形成された静電気保護素子を備えたことが好ましい。
　この構成では、実装基板に実装する発光素子をＥＳＤ放電による損傷から保護できる。また、基材の第２主面に形成された反射膜によって、発光素子から発せられる光が基材側に漏れないため、静電気保護素子を保護できる。
　前記基材は前記貫通孔を複数有し、複数の前記貫通孔それぞれに前記接続導体が形成されていることが好ましい。この構成では、実装電極及び外部接続用電極間の導電率を高くできる。
　本発明によれば、発光素子から基材側へ放出された光は、基材側へ透過することなく、反射膜で反射する。その結果、発光素子からの光を効率よく反射させることができ、発光素子の発光効率を高めることができる。そして、反射膜を絶縁膜層で覆うことで、反射膜を周囲の環境から保護することができるため、反射膜の変質を防止して、発光効率の低下を抑制できる。
実施形態１に係る実装基板の断面図 実装基板の平面図 反射膜がＡｌ，Ａｇ，Ｒｈを含む場合の反射率を示すグラフ 実装基板の製造工程を順に示す図 実装基板の製造工程を順に示す図 複数の孔内電極が形成された実装基板の平面図 実施形態２に係る実装基板の断面図 実装基板の平面図 複数の孔内電極が形成された実装基板の平面図
（実施形態１）
　図１は、本実施形態に係る実装基板１０の断面図である。図２は、実装基板１０の平面図である。図１は、図２のＩ－Ｉ線の断面図である。また、図２は、一部（後述の実装用電極７１，７２）を透過させた図である。
　実装基板１０は半導体発光素子２００を実装する基板である。半導体発光素子２００は、表面側が発光し、裏面側に接続電極２０１，２０２を備える。この接続電極２０１，２０２が実装基板１０にはんだ付けされ、半導体発光素子２００は実装基板１０に実装される。
　実装基板１０は基材２０を備える。基材２０は、厚み方向に対して直交する表面（第２主面）と裏面（第１主面）とを有する直方体形状であり、シリコン単結晶等の絶縁性半導体からなる。なお、基材２０は、必ずしも絶縁性である必要はなく、半導体からなる基材であってもよい。基材２０の表面は、半導体発光素子２００を実装する側の面である。また、基材２０の裏面は、不図示のマザー基板に実装する側の面である。
　基材２０の裏面には、ウェル層３１が形成されている。ウェル層３１の一部には、ｎ型ドーピング層３２とｐ型ドーピング層３３とが形成されている。このｎ型ドーピング層３２とｐ型ドーピング層３３との層構造によりツェナーダイオード３０が形成される。このツェナーダイオード３０は静電気保護素子として機能し、実装基板１０に実装される半導体発光素子２００を、ＥＳＤ放電による損傷から保護する。
　基材２０の裏面及び表面全体には、高絶縁膜２１，２２が形成されている。高絶縁膜２１，２２は、例えばＳｉＯｘ膜である。
　高絶縁膜２１の表面には、外部接続用電極６１，６２が形成されている。外部接続用電極６１，６２は、基材２０の裏面上において、所定距離離間して形成されている。外部接続用電極６１，６２の端部付近は、高絶縁膜２１が除去されている。その高絶縁膜２１が除去されている部分で、外部接続用電極６１はｎ型ドーピング層３２に接続し、外部接続用電極６２はｐ型ドーピング層３３に接続している。これにより、外部接続用電極６１，６２との間にツェナーダイオード３０が接続された構造となる。
　高絶縁膜２１の表面には、外部接続用電極６１，６２を覆うようにポリイミド等の高絶縁膜２５が形成されている。高絶縁膜２５には、外部接続用電極６１，６２の一部が露出するように、開口２５Ａが形成されている。高絶縁膜２５には、の表面には、開口２５Ａを介して外部接続用電極６１，６２に接続する、不図示の引き出し電極が設けられていて、その電極がマザー基板（不図示）の電極にはんだ付けされることで、実装基板１０はマザー基板に実装される。外部接続用電極６１，６２は、本発明に係る「第１外部接続用導体」及び「第２外部接続用導体」に相当する。
　高絶縁膜２２の表面には反射膜４０が形成されている。その反射膜４０を被膜するように絶縁膜層４１が形成されている。反射膜４０及び絶縁膜層４１については、後に詳述する。
　絶縁膜層４１の表面には、所定距離離間して実装用電極７１，７２が形成されている。実装用電極７１は、外部接続用電極６１に対して基材２０を挟んで対向している。実装用電極７２は、外部接続用電極６２に対して基材２０を挟んで対向している。実装用電極７１，７２には、半導体発光素子２００の接続電極２０１，２０２がはんだにより実装される。実装用電極７１，７２は、本発明に係る「第１部品実装用導体」及び「第２部品実装用導体」に相当する。
　外部接続用電極６１と実装用電極７１とが重なる領域、及び、外部接続用電極６２と実装用電極７２とが重なる領域それぞれには、基材２０の厚み方向を貫通する孔（不図示）がそれぞれ形成されている。それぞれの孔の内壁面には、ＳｉＯｘなどの高絶縁膜２３が形成されている。そして、その孔には、孔内電極５１，５２が形成されている。孔内電極５１は、外部接続用電極６１と実装用電極７１とを接続している。孔内電極５２は、外部接続用電極６２と実装用電極７２とを接続している。孔内電極５１，５２は、本発明に係る「第１接続導体」及び「第２接続導体」に相当する。
　高絶縁膜２２の表面に形成された反射膜４０は、Ａｌを含む薄膜、例えばＡｌＳｉＣｕ又はＡｌＣｕ等である。実装基板１０に実装する半導体発光素子２００から基材２０側に放出された光は、反射膜４０で反射する。反射膜４０は、平面視で、基材２０の表面全面よりも小さく、実装用電極７１，７２の周囲において、基材２０が露出しないように形成されている。
　具体的には、反射膜４０は、基材２０と実装用電極７１，７２とに挟まれるように形成され、内側に孔内電極５１，５２が配置される開口４０Ａ，４０Ｂを有している。開口４０Ａ，４０Ｂの大きさ及び形状は特に限定されないが、少なくとも、平面視で、実装用電極７１，７２よりも小さい。このため、反射膜４０と実装用電極７１，７２の外周部とが重なる構成となる。これにより、平面視で、実装用電極７１，７２の周囲において、基材２０は露出しない。このように反射膜４０を形成することで、半導体発光素子２００から基材２０側へ放出された光は、基材２０側へ透過することなく、反射膜４０で反射される。
　開口４０Ａ，４０Ｂは、本発明に係る「第１開口」及び「第２開口」に相当する。
　なお、反射膜４０は、平面視で、実装用電極７１，７２と重なるように形成されているが、実装用電極７１，７２と重なっていなくてもよい。ここで、図２において、実装基板１０に半導体発光素子２００が実装される領域を実装領域５３とする。反射膜４０は、平面視で、実装用電極７１，７２の周囲において、少なくとも実装領域５３と対向する領域を被覆するよう形成されていればよい。これにより、平面視で、実装用電極７１，７２の周囲において、基材２０は露出しない。この結果、半導体発光素子２００から基材２０側へ放出された光は、基材２０側へ透過することなく、反射膜４０で反射される。
　絶縁膜層４１は、反射膜４０を覆うように、基材２０の表面全体に形成されている。絶縁膜層４１は、高絶縁膜２１，２２と同様、例えばＳｉＯｘ膜である。前記のように、反射膜４０は基材２０の表面の外周部には形成されていない。このため、基材２０の表面全体に絶縁膜層４１を形成することで、反射膜４０は全体が絶縁膜層４１により被覆される。これにより、使用時の環境、特に湿度の影響による反射膜の変質を防ぎ、また、半導体発光素子の実装時に用いられる樹脂からのストレスを緩和できる。
　反射膜４０はＡｌを含む薄膜、すなわち導電薄膜であるため、膜厚を均一に成膜することできる。このため、反射膜４０を被覆する絶縁膜層４１の表面に形成した実装用電極７１，７２は平坦となり、実装時の半導体発光素子２００の高さが均一化され、半導体発光素子２００の実装性を保持できる。また、実装用電極７１，７２が平坦であるため、実装用電極７１，７２と接続電極２０１，２０２との密着面積は広くなり、放熱性は向上する。さらに、本実施形態においては、絶縁膜層４１が形成されているため、実装用電極７１，７２が反射膜４０を介して導通することがない。
　特に、本実施形態では、反射膜４０を、Ａｌを含む薄膜とし、絶縁膜層４１で被覆している。このため、ストレス、湿度などの環境要因による変質を抑制し、安定して光を反射させることができる。また、Ａｌは波長による反射率の変動が小さいため、安定して光を反射させることができる。なお、反射膜４０は、Ａｌ以外に、高い反射率を有するＡｇ又はＲｈを含む薄膜であってもよい。
　また、実装基板１０に実装された半導体発光素子２００から発せられた光は前方（表面側）だけでなく、実装基板１０側にも放出される。基材２０側に放出された光は反射膜４０で反射する。このとき、平面視で基材２０の表面が露出していないため、基材２０側に放出された光は基材２０側へ透過しない。仮に、反射膜４０にスリット等が形成され、基材２０の表面が露出していた場合、光は基材２０へ透過し、結果、半導体発光素子２００の発光効率の低下を招く。本実施形態では、基材２０への光の透過を抑制できるため、半導体発光素子２００からの光を効率よく反射させ、半導体発光素子２００の発光効率を高めることができる。
　図３は、反射膜がＡｌ，Ａｇ，Ｒｈを含む場合の反射率を示すグラフである。図３に示すグラフの横軸は光の波長［μｍ］、縦軸は反射膜による反射率［％］である。Ａｌの場合、光の波長に関係なく、略９０％の反射率を得ることができる。Ａｇの場合、略９５％の反射率を得ることができ、Ｒｈの場合、略７７％の反射率を得ることができる。このように、反射膜４０にＡｌ，Ａｇ，Ｒｈを用いることで、光の波長に関係なく、略一定の高反射率を得られるため、半導体発光素子２００の発光効率を高めることができる。
　なお、ここでは反射膜４０として導電膜を示したが、光を反射する機能を有するものであれば、導電膜に限らず、樹脂などの絶縁体により構成されていてもよい。
　以下に、実装基板１０の製造方法について説明する。
　図４及び図５は、実装基板１０の製造工程を順に示す図である。図４及び図５では、実装基板１０の断面図で示している。
　基材２０の裏面に、上述のｎ型ドーピング層３２とｐ型ドーピング層３３とからなるツェナーダイオード３０を形成する。ｎ型ドーピング層３２及びｐ型ドーピング層３３は、例えば、イオン注入法等を用いて形成する。基材２０に対して孔（不図示）を形成する。基材２０の裏面及び高の内壁面に、熱酸化法等により高絶縁膜２１，２３を形成する。孔に孔内電極５１，５２を形成し、基材２０の裏面に、孔内電極５１，５２と導通する外部接続用電極６１，６２を形成する。
　具体的には、スパッタ法により、基材２０の裏面にメッキシード層を形成する。メッキシード層は、例えばチタン（Ｔｉ）、銅（Ｃｕ）をこの順にスパッタリングすることにより形成される。そして、メッキシード層をフォトリソ法によってパターニングして、パターニングされたメッキシード層の表面に、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）を順次メッキ成長させ、外部接続用電極６１，６２を形成する。
　基材２０の裏面に、外部接続用電極６１，６２を被覆する高絶縁層２５を形成する。絶縁層２５には、外部接続用電極６１，６２の一部を露出させる開口２５Ａが形成される。
　次に、基材２０の表面に、熱酸化法等により高絶縁膜２２を形成する。そして、高絶縁膜２２の表面に反射膜４０を形成する。形成方法は、例えば、リフトオフ又はドライエッチなどである。この反射膜４０の形成時において、Ａｌ薄膜の下に、２０ｎｍ以下のＴｉを含む層を形成すると好ましい。これにより、密着性が向上する。また、Ｔｉ層に成膜することで、Ａｌ薄膜を均一にでき、その結果、反射膜４０での反射率を高めることができる。
　次に、反射膜４０を覆うように絶縁膜層４１を形成し、高絶縁膜２２及び絶縁膜層４１に開口４１Ａを形成する。そして、絶縁膜層４１に、チタン（Ｔｉ）、銅（Ｃｕ）からなるメッキシード層を形成した後にパターニングを行い、さらに、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）を順次メッキ成長させることにより、実装用電極７１，７２を形成する。実装用電極７１，７２は、高絶縁膜２２及び絶縁膜層４１に形成した開口４１Ａを介して、孔内電極５１，５２と接続する。この工程により、実装基板１０が形成される。
　なお、本実施形態に係る実装基板１０において、孔内電極５１，５２はそれぞれ１つずつ形成されているが、外部接続用電極６１，６２と実装用電極７１，７２との間の導電率を高くするため、孔内電極５１，５２は複数形成されていてもよい。
　図６は、複数の孔内電極５１，５２が形成された実装基板１０の平面図である。この例では、反射膜４０に形成された開口４０Ａ内に、３つの孔内電極５１が形成され、開口４０Ｂ内に、３つの孔内電極５２が形成されている。３つの孔内電極５１は、実装用電極７１と外部接続用電極６１（図６では不図示）とを接続し、３つの孔内電極５２は、実装用電極７２と外部接続用電極６２（図６では不図示）とを接続している。孔内電極５１，５２が複数形成されている場合であっても、平面視で、実装用電極７１，７２の周囲において、基材２０は露出しないように反射膜４０が形成されている。これにより、半導体発光素子２００から基材２０側へ放出された光は、基材２０側へ透過することなく、反射膜４０で反射され、半導体発光素子２００の発光効率を高めることができる。
（実施形態２）
　図７は、本実施形態に係る実装基板１０Ａの断面図である。図８は、実装基板１０Ａの平面図である。図７は、図８のVII－VII線の断面図である。本実施形態では、反射膜４２に形成される開口４２Ａ，４２Ｂの大きさが、実施形態１と相違する。以下、反射膜４２についてのみ説明する。他の構成は、実施形態１と同じであるため、説明は省略する。
　反射膜４２は、Ａｌを含む薄膜であり、高絶縁膜２２の表面に形成されている。その反射膜４２を被膜するように絶縁膜層４１が形成されている。反射膜４２は、基材２０と実装用電極７１，７２とに挟まれるように形成され、内側に孔内電極５１，５２が配置される開口４２Ａ，４２Ｂを有している。開口４２Ａ，４２Ｂの形状は特に限定されないが、その大きさは、平面視で、実装用電極７１，７２よりも大きい。また、開口４２Ａ，４２Ｂは、実装領域５３を超えない大きさである。
　平面視での開口４２Ａ，４２Ｂの大きさを実装用電極７１，７２よりも大きくすることで、反射膜４２と実装用電極７１，７２とが重ならないので、これらの間で発生するおそれのあるショート不良を防ぐことができ、絶縁性を確保できる。反射膜４２を、Ａｌを含む薄膜とし、絶縁膜層４１で被覆することで、ストレス、湿度などの環境要因による変質を抑制し、安定して光を反射させることができる。
　図９は、複数の孔内電極５１，５２が形成された実装基板１０Ａの平面図である。この例では、反射膜４２に形成された開口４２Ａ内に、３つの孔内電極５１が形成され、開口４２Ｂ内に、３つの孔内電極５２が形成されている。３つの孔内電極５１は、実装用電極７１と外部接続用電極６１（図９では不図示）とを接続し、３つの孔内電極５２は、実装用電極７２と外部接続用電極６２（図９では不図示）とを接続している。孔内電極５１，５２が複数形成されている場合であっても、平面視で、反射膜４２の開口４２Ａ，４２Ｂは、実装用電極７１，７２より大きい。このため、反射膜４２と実装用電極７１，７２とが重ならないので、これらの間で発生するおそれのあるショート不良を防ぐことができ、また、反射膜４２を、Ａｌを含む薄膜とし、絶縁膜層４１で被覆することで、ストレス、湿度などの環境要因による変質を抑制し、安定して光を反射させることができる。
１０，１０Ａ…実装基板
２０…基材
２１，２２，２３，２５…高絶縁膜
３０…ツェナーダイオード
３１…ウェル層
３２…ｎ型ドーピング層
３３…ｐ型ドーピング層
４０，４２…反射膜
４０Ａ，４０Ｂ…開口
４２Ａ，４２Ｂ…開口
４１…絶縁膜層
４１Ａ…開口
５１，５２…孔内電極
５３…実装領域
６１，６２…外部接続用電極
７１，７２…実装用電極
２００…半導体発光素子
２０１，２０２…接続電極

Claims (7)

  1. 　貫通孔を有する基材と、
    　前記基材の第１主面に形成された外部接続用電極と、
    　前記基材の第２主面に形成され、実装部品を実装する実装用電極と、
    　前記貫通孔に形成され、前記外部接続用電極、及び前記実装用電極を電気的に接続する接続導体と、
    　前記第２主面に形成された導電薄膜の反射膜と、
    　前記反射膜を覆う絶縁膜層と、
    　を備え、
    　前記実装用電極は、
    　前記絶縁膜層上に形成されている、
    　実装基板。
  2. 　前記外部接続用電極は、離間して形成された第１外部接続用導体、及び第２外部接続用導体を有し、
    　前記実装用電極は、離間して形成された第１部品実装用導体、及び第２部品実装用導体を有し、
    　前記接続導体は、
    　前記第１外部接続用導体、及び前記第１部品実装用導体を接続する第１接続導体と、
    　前記第２外部接続用導体、及び前記第２部品実装用導体を接続する第２接続導体と
    　を有し、
    　前記反射膜は、
    　前記基材と、前記第１部品実装用導体及び前記第２部品実装用導体とに挟まれるように形成され、平面視で、前記第１接続導体及び前記第２接続導体が形成された領域に第１開口及び第２開口を有し、
    　前記第１開口及び前記第２開口は、
    　平面視で、前記第１部品実装用導体及び前記第２部品実装用導体よりも小さい、
    　請求項１に記載の実装基板。
  3. 　前記外部接続用電極は、離間して形成された第１外部接続用導体、及び第２外部接続用導体を有し、
    　前記実装用電極は、離間して形成された第１部品実装用導体、及び第２部品実装用導体を有し、
    　前記接続導体は、
    　前記第１外部接続用導体、及び前記第１部品実装用導体を接続する第１接続導体と、
    　前記第２外部接続用導体、及び前記第２部品実装用導体を接続する第２接続導体と
    　を有し、
    　前記反射膜は、
    　前記基材と、前記第１部品実装用導体及び前記第２部品実装用導体とに挟まれるように形成され、平面視で、前記第１接続導体及び前記第２接続導体が形成された領域に第１開口及び第２開口を有し、
    　前記第１開口及び前記第２開口は、
    　平面視で、前記第１部品実装用導体及び前記第２部品実装用導体よりも大きい、
    　請求項１に記載の実装基板。
  4. 　前記反射膜は、Ａｌ、Ａｇ又はＲｈを含む薄膜である、請求項３に記載の実装基板。
  5. 　前記反射膜は、前記基材の前記第２主面の周縁部より内側に形成されている、
    　請求項３又は４に記載の実装基板。
  6. 　前記基材の前記第１主面において、前記第１外部接続用導体、及び第２外部接続用導体の間に形成された静電気保護素子を備えた、請求項２から５の何れかに記載の実装基板。
  7. 　前記基材は前記貫通孔を複数有し、
    　複数の前記貫通孔それぞれに前記接続導体が形成されている、
    　請求項１から６の何れかに記載の実装基板。
PCT/JP2015/070640 2014-10-22 2015-07-21 実装基板 WO2016063590A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016555105A JP6222377B2 (ja) 2014-10-22 2015-07-21 実装基板
CN201580050306.0A CN106796979B (zh) 2014-10-22 2015-07-21 安装基板
TW104133491A TWI570970B (zh) 2014-10-22 2015-10-13 Construction of the substrate
US15/481,987 US10177289B2 (en) 2014-10-22 2017-04-07 Mounting substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014215474 2014-10-22
JP2014-215474 2014-10-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/481,987 Continuation US10177289B2 (en) 2014-10-22 2017-04-07 Mounting substrate

Publications (1)

Publication Number Publication Date
WO2016063590A1 true WO2016063590A1 (ja) 2016-04-28

Family

ID=55760640

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/070640 WO2016063590A1 (ja) 2014-10-22 2015-07-21 実装基板

Country Status (5)

Country Link
US (1) US10177289B2 (ja)
JP (1) JP6222377B2 (ja)
CN (1) CN106796979B (ja)
TW (1) TWI570970B (ja)
WO (1) WO2016063590A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN212648273U (zh) * 2020-07-29 2021-03-02 隆达电子股份有限公司 发光二极管装置
US12094861B2 (en) 2020-09-18 2024-09-17 Lextar Electronics Corporation Light emitting array structure and display

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034487A (ja) * 2008-06-24 2010-02-12 Sharp Corp 発光装置、面光源、および発光装置用パッケージの製造方法
JP2011502356A (ja) * 2007-11-01 2011-01-20 エルジー イノテック カンパニー リミテッド 発光素子パッケージ及びその製造方法
JP2012049512A (ja) * 2010-07-26 2012-03-08 Asahi Glass Co Ltd 発光素子搭載用基板とその製造方法および発光装置
JP2012151191A (ja) * 2011-01-17 2012-08-09 Ibiden Co Ltd Ｌｅｄ用配線基板、発光モジュール、ｌｅｄ用配線基板の製造方法、及び発光モジュールの製造方法
US20120248481A1 (en) * 2010-09-30 2012-10-04 Seoul Opto Device Co., Ltd. Wafer level light emitting diode package and method of fabricating the same
JP2013115088A (ja) * 2011-11-25 2013-06-10 Citizen Holdings Co Ltd 半導体発光装置
JP2014017303A (ja) * 2012-07-06 2014-01-30 Citizen Holdings Co Ltd Ｌｅｄ光源装置及び光反射性基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086176A (ja) 2004-09-14 2006-03-30 Hitachi Kyowa Engineering Co Ltd Ｌｅｄ用サブマウント及びその製造方法
US7719099B2 (en) * 2005-10-21 2010-05-18 Advanced Optoelectronic Technology Inc. Package structure for solid-state lighting devices and method of fabricating the same
CN102347426A (zh) 2010-07-26 2012-02-08 旭硝子株式会社 发光元件搭载用基板、其制造方法及发光装置
TW201214793A (en) * 2010-07-26 2012-04-01 Asahi Glass Co Ltd Substrate for mounting light emitting element, method for manufacturing the same and light emitting device
KR20130011088A (ko) * 2011-07-20 2013-01-30 삼성전자주식회사 발광소자 패키지 및 그 제조방법
JP2013089717A (ja) 2011-10-17 2013-05-13 Rohm Co Ltd Ｌｅｄモジュール
JPWO2013121787A1 (ja) * 2012-02-15 2015-05-11 パナソニックＩｐマネジメント株式会社 発光装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011502356A (ja) * 2007-11-01 2011-01-20 エルジー イノテック カンパニー リミテッド 発光素子パッケージ及びその製造方法
JP2010034487A (ja) * 2008-06-24 2010-02-12 Sharp Corp 発光装置、面光源、および発光装置用パッケージの製造方法
JP2012049512A (ja) * 2010-07-26 2012-03-08 Asahi Glass Co Ltd 発光素子搭載用基板とその製造方法および発光装置
US20120248481A1 (en) * 2010-09-30 2012-10-04 Seoul Opto Device Co., Ltd. Wafer level light emitting diode package and method of fabricating the same
JP2012151191A (ja) * 2011-01-17 2012-08-09 Ibiden Co Ltd Ｌｅｄ用配線基板、発光モジュール、ｌｅｄ用配線基板の製造方法、及び発光モジュールの製造方法
JP2013115088A (ja) * 2011-11-25 2013-06-10 Citizen Holdings Co Ltd 半導体発光装置
JP2014017303A (ja) * 2012-07-06 2014-01-30 Citizen Holdings Co Ltd Ｌｅｄ光源装置及び光反射性基板

Also Published As

Publication number Publication date
JPWO2016063590A1 (ja) 2017-04-27
US20170213943A1 (en) 2017-07-27
CN106796979A (zh) 2017-05-31
CN106796979B (zh) 2019-03-05
US10177289B2 (en) 2019-01-08
JP6222377B2 (ja) 2017-11-01
TW201622188A (zh) 2016-06-16
TWI570970B (zh) 2017-02-11

Similar Documents

Publication Publication Date Title
US9640719B2 (en) Light emitting diode, method of fabricating the same and LED module having the same
JP6526809B2 (ja) デバイスおよびデバイスの製造方法
JP6029760B2 (ja) オプトエレクトロニクス半導体モジュール
US9799808B2 (en) Light emitting element and light emitting element package
KR20150033622A (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
KR20150014353A (ko) 발광 다이오드
US20160056118A1 (en) Semiconductor light emitting device and semiconductor light emitting device package using the same
KR101660020B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
CN105322082B (zh) 发光二极管芯片及发光装置
JP6222377B2 (ja) 実装基板
KR102091842B1 (ko) 발광 다이오드 및 그것을 제조하는 방법
US8975659B2 (en) Chip on board light emitting diode device having dissipation unit array
JP5806608B2 (ja) 半導体発光装置
US9431578B2 (en) Semiconductor light emitting devices
JP2004228408A (ja) 半導体発光素子および半導体素子
KR102002618B1 (ko) 발광 다이오드
KR20160071854A (ko) 발광 소자
TWI407603B (zh) 發光元件封裝結構及其製程
KR102002617B1 (ko) 발광 다이오드
US9673368B2 (en) Light emitting device having first and second electrodes on one side of a light emitting structure
KR20160099430A (ko) 금속 벌크를 포함하는 발광 소자
KR102475409B1 (ko) 금속 벌크를 포함하는 발광 소자
KR101297353B1 (ko) 발광 다이오드
KR20160112295A (ko) 금속 벌크를 포함하는 발광 소자
KR20160087050A (ko) 발광소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15853208

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016555105

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15853208

Country of ref document: EP

Kind code of ref document: A1