[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2015110359A1 - Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements - Google Patents

Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements Download PDF

Info

Publication number
WO2015110359A1
WO2015110359A1 PCT/EP2015/050781 EP2015050781W WO2015110359A1 WO 2015110359 A1 WO2015110359 A1 WO 2015110359A1 EP 2015050781 W EP2015050781 W EP 2015050781W WO 2015110359 A1 WO2015110359 A1 WO 2015110359A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
main body
semiconductor
carrier
contact element
Prior art date
Application number
PCT/EP2015/050781
Other languages
English (en)
French (fr)
Inventor
Siegfried Herrmann
Stefan Illek
Frank Singer
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to CN201580005757.2A priority Critical patent/CN105934834B/zh
Priority to US15/112,765 priority patent/US20160336307A1/en
Publication of WO2015110359A1 publication Critical patent/WO2015110359A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08235—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08237—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • the application relates to a semiconductor device and a
  • connections between the electrical contacts based on a soldering or gluing technique.
  • the use of an electrically conductive connection material can lead to a short circuit of the flip-chip component. Especially in mass production, a low rejection of components is an important factor in reducing manufacturing costs.
  • One task is to provide a reliable procedure for
  • the object is a semiconductor device with a simplified contacting structure and a high mechanical
  • a carrier and a main body are provided.
  • the carrier has a first insulation layer.
  • the carrier has a first insulation layer.
  • Insulation layer an oxide layer, in particular a
  • Silicon oxide layer For example, the first
  • Insulation layer formed on a support body of the carrier.
  • the carrier has at least one electrically conductive connection element. In a vertical
  • connection element extends through the first insulating layer.
  • a vertical direction is understood to mean a direction which runs in particular perpendicular to a main extension plane of the carrier.
  • a mirror layer is formed in the first insulation layer
  • the mirror layer is at least partially from the first
  • the first insulation layer may be single-layered or multi-layered.
  • a surface of the carrier is formed as a planar mounting surface.
  • the connection element extends through the first insulation layer to the
  • the planar mounting surface is particular through an exposed surface of the first
  • connection element formed.
  • the planar mounting surface limits the carrier in a vertical direction.
  • planar mounting surface is free of edges.
  • planar mounting surface is one
  • a lateral direction is understood to mean a direction
  • a planar surface is understood to mean a surface which is in particular designed to be microscopically flat.
  • such a planar surface has a roughness
  • such a planar surface is free of edges.
  • a main body is provided.
  • the main body points
  • the main body has, for example, an exposed, planar contact surface.
  • the planar contact surface limits the main body in a vertical direction.
  • the main body has at least one
  • the contact element extends in the vertical direction, in particular through the second
  • planar contact surface is characterized by a lateral Directions expansive, exposed surface of the
  • the planar contact surface is formed coherently.
  • the planar contact surface in plan view covers the
  • the main body and the carrier are replaced by a direct
  • connection surface delimits the carrier from the main body and vice versa.
  • connection surface and the mounting surface have the same vertical position.
  • the contact element and the connecting surface have the same vertical position.
  • the contact element adjoins the connection element at the connection surface.
  • the connection surface is an overlapping surface between the contact surface and the mounting surface that arises during the combination.
  • the mounting surface is larger than the contact surface formed, or vice versa. In plan view of the carrier, the mounting surface protrudes
  • a center of gravity of the contact surface and a center of gravity of the mounting surface are in plan view
  • a carrier and a main body are provided.
  • the carrier has a first insulating layer, one of the first
  • Insulation layer at least partially covered
  • Insulation layer extends through to the mounting surface.
  • the main body has a semiconductor body, a second one
  • Insulation layer extends through to the contact surface.
  • the main body is connected to the carrier, wherein the planar contact surface and the planar mounting surface are brought together to form a connection surface and the
  • planar surfaces may be, for example, by surfaces of a metal and / or a
  • Oxide layer may be formed.
  • a connection material for example a glue or a soldering material can be dispensed with.
  • the contact element and the connecting element are electrically connected directly to each other, whereby the risk of
  • Main body are connected to each other by means of an alternative method with a connecting material.
  • Semiconductor device can be realized in the separately manufactured from the main body carrier, whereby the production of the wiring of the semiconductor device is comparatively easy to carry out. Furthermore, protective elements as well as optical elements for increasing the efficiency of the semiconductor device
  • Semiconductor device may be integrated in the carrier, whereby a reliable production of the semiconductor device is simplified as a whole.
  • connection surface is free of a connection material.
  • connection surface forms an interface between the first and the second insulation layer and between the connection element and the contact element.
  • first and second insulating layers each have an oxide.
  • Contact element each have, for example, a metal.
  • the connection surface is formed in particular regions by an oxide-oxide, a metal-metal and an oxide-metal interface.
  • the mirror layer is completely embedded in the first insulation layer. The mirror layer is thereby protected in particular against environmental influences.
  • the mirror layer can be
  • mirror layer is structured and has one or a plurality of openings.
  • the mirror layer is formed so large that it after the
  • the mirror layer has a base area that is larger than a base area of the main body.
  • a flat layer or a flat surface means that, apart from openings in the context of manufacturing tolerances, in particular, it has no local elevations or depressions.
  • the mirror layer is formed parallel to the mounting surface.
  • the semiconductor body has a first semiconductor layer, a second semiconductor layer and one between the first
  • the active region is provided for the emission or for the detection of electromagnetic radiation.
  • the semiconductor component is designed as an optoelectronic semiconductor component.
  • At least one further contact element is formed in the main body brought in.
  • the further contact element extends in particular from the contact surface through the second
  • the further contact element is at least one vertical position of the semiconductor body
  • the contact element and the further contact element are in particular for the electrical contacting of
  • the contact element adjoins, for example, the first semiconductor layer.
  • the further contact element extends in particular through the first semiconductor layer and the active region into the second semiconductor layer.
  • the semiconductor body is externally electrically contacted. In particular, about the
  • Contact element and the other contact element charge carriers from different sides enter the active area and recombine there under the emission of radiation.
  • Converter layer applied so that it completely covers the main body in a plan view and portions of the mirror layer laterally of the main body at least partially.
  • the converter layer is sprayed, cast or dispensed onto the main body and onto the body
  • the semiconductor body is stratified onto a growth substrate applied, in particular epitaxially deposited.
  • Growth substrate is thinned, structured or of the example in a subsequent process step
  • this has a carrier, a main body arranged on the carrier with a
  • the via structure is for electrical
  • the via structure extends in the
  • the semiconductor component is in particular by means of the via structure at a the
  • Semiconductor device is between the carrier and the
  • Main body formed a connection surface
  • Main body at the bonding surface is made, for example, by a direct bonding method.
  • Connecting surface is flat, in particular planar.
  • this has a carrier, a main body and a
  • the carrier has a first insulation layer, a mirror layer at least partially covered by the first insulation layer, and a layer extending through the first insulation layer Connection element on.
  • the mirror layer is flat and protrudes laterally beyond the main body in plan view.
  • the main body has a semiconductor body, a second insulating layer and a through the second
  • Insulation layer extending therethrough contact element.
  • the carrier and the main body are attached to the
  • the via structure extends vertically through the carrier.
  • Via structure comprises at least the
  • the carrier has another
  • Insulating layer extends through and is spatially spaced in the lateral direction of the connection element.
  • the semiconductor body on a first semiconductor layer, a second semiconductor layer and an active region arranged between the semiconductor layers.
  • the main body has at least one further contact element, which extends from the connecting area, in particular through the second insulating layer, the first semiconductor layer and the active area, into the second
  • Semiconductor body is arranged and in vertical
  • Semiconductor layer extends.
  • the mirror layer is formed electrically insulating. Apart from that, the
  • Mirror layer to be formed electrically conductive.
  • electrical insulation for example of the connection element of the mirror layer, in an opening of the
  • connection element a terminal insulation may be formed.
  • the further connection element can be in direct electrical
  • the mirror layer is electrically conductive and has two parts, wherein the two parts of the
  • Terminal insulation is spatially spaced and the two parts of the mirror layer in each case with the connection element or with the further connection element in direct
  • the further contact element has a lateral cross section, which, for example, in
  • Contact element has a flank, which with a
  • perpendicular to the connecting surface forms an acute angle to the connecting surface
  • the cross section of the contact element points to the Connecting surface has a diameter, for example, at most 40 ym, in particular at most 20 ym.
  • the diameter is at least 3 ym, in particular at least 15 ym.
  • Such an embodiment of the contact element reduces the proportion of the electromagnetic radiation which impinges on the further contact element and is absorbed by the latter.
  • the converter layer covers the main body in particular completely and, for example, areas of the mirror layer laterally of the main body at least partially.
  • the converter layer contains, for example, a phosphor, for example in the form of particles, of the radiation having a first dominant wavelength in radiation with a second one
  • the efficiency of the semiconductor device is increased with respect to coupling out in a predetermined emission direction.
  • Radiation decoupling of the semiconductor device is additionally increased in a predetermined emission direction.
  • this has a protective element, in particular for protection against electrostatic discharge.
  • the Protective element is integrated, for example, in the carrier.
  • the protective element over the
  • the semiconductor body is deposited in layers on the growth substrate.
  • the growth substrate has in particular a surface facing the semiconductor body with light extraction structure elements.
  • the growth substrate is, for example, a
  • the optical element In plan view, the optical element completely covers the main body, the converter layer and the mirror layer in particular. For example, the optical element completely covers the mounting surface of the carrier.
  • the method described in the present application is particularly suitable for the production of a semiconductor device described above. Therefore, features described in connection with the semiconductor device can also be used for the method and vice versa.
  • Figure 1A shows an embodiment of a method for
  • Figures 2A to 2C are schematic sectional views of various components
  • Figures 3A and 3B show an embodiment of a
  • Figures 4A to 7 further embodiments of a
  • FIG. 1A Fabrication of a semiconductor device 100 is shown in FIG. 1A.
  • a carrier 1 is provided.
  • the carrier 1 has a carrier body 14.
  • the carrier body 14 may contain a semiconductor material, in particular silicon, or as a silicon body may be formed.
  • the carrier 1 has a first insulation layer 12.
  • the first insulating layer 12 is formed on the carrier body 14.
  • the carrier 1 has at least one connecting element 41 and a laterally spaced from the connecting element 41 further
  • Connection element 51 on. In the vertical direction
  • connection element 41 extends the connection element 41 and the other
  • the carrier 1 has one of the first
  • Insulation layer 12 facing away from back 19 with a
  • connection element 41 is electrically connected to the connection surface 40 via an opening in the carrier body 14.
  • the further connection element 51 is electrically connected to the further connection surface 50 via a further opening in the carrier body 14.
  • the carrier 1 has an exposed, planar mounting surface 11.
  • the planar mounting surface 11 is the back 19 of the
  • the carrier 1 has a plurality of
  • Connection elements 41 and further connection elements 51 are connected to connection elements 41 and further connection elements 51.
  • planar mounting surface 11 is exposed by
  • the planar mounting surface 11 is a continuous surface of the carrier 1.
  • the carrier 1 has a mirror layer 13.
  • Mirror layer 13 is embedded in the first insulation layer 12. Due to the high planarity of the mounting surface 11 and the contact surface 21 in particular air gaps between the carrier 1 and the main body 2 can be avoided.
  • the mirror layer 13 in the carrier 1 can be optically coupled without an air gap, for example.
  • the radiation generated by the active region 202 can thus reach the mirror layer 13 without interference, for example without Fresnel losses.
  • the mirror layer 13 can only be any one of the mirror layer 13 and
  • Insulation layer 12 may be covered.
  • the mirror layer 13 is in particular through the first insulating layer 12
  • the mirror layer 13 is planar.
  • the mirror layer 13 is directed parallel to the mounting surface 11.
  • a main body 2 is provided.
  • Main body 2 has a growth substrate 25, for example, a sapphire substrate.
  • the growth substrate 25 has a surface 251 onto which a semiconductor body 20
  • Semiconductor body 20 comprises a first semiconductor layer 201 of a first charge carrier type, a second semiconductor layer 203 of a second charge carrier type and an active region 202 arranged between the semiconductor layers.
  • the second semiconductor layer 203 is n-type and the first semiconductor layer 201 is p-type, or vice versa.
  • the semiconductor layers 201 and 203 and the active region 202 may each be single-layered or
  • the active region 202 is provided for generating electromagnetic radiation.
  • the semiconductor component is an optoelectronic semiconductor component.
  • Growth substrate 25 has a surface facing away from the semiconductor body 20, which serves as a
  • Radiation exit surface 29 of the semiconductor device 100 may serve.
  • the main body 2 has a further mirror layer 24.
  • the mirror layer 24 adjoins the semiconductor body 20.
  • Mirror layer 24 are reflected in the direction of the radiation exit surface 29.
  • the other serves
  • the main body 2 has an intermediate layer 23, which to the other
  • the intermediate layer 23 is in particular formed as a current spreading layer.
  • the main body 2 has a second insulation layer 22.
  • the intermediate layer 23 is between the second
  • Insulation layer 22 and the further mirror layer 24 is arranged.
  • the further mirror layer 24 has silver.
  • the intermediate layer 23 serves in particular at the same time as an encapsulation for the further mirror layer 24, whereby the further mirror layer 24 before
  • the main body has at least one contact element 42 and
  • the contact element 42 is provided for electrically contacting the first semiconductor layer 201, in particular via the further mirror layer 24.
  • the further contact element 52 extends through the second insulation layer 22, the intermediate layer 23, the further mirror layer 24, the first semiconductor layer 201 and the active region 202 into the second semiconductor layer 203.
  • Contact element 52 of the active region 202, the first semiconductor layer 201, the further mirror layer 24 and the intermediate layer 23 is a contact insulation 26
  • Contact element 52 laterally surrounds all sides. The further
  • Contact element 52 is complete at a vertical position of the semiconductor body 20 in the lateral direction
  • the main body 2 has a plurality of further contact elements 52, which are spatially spaced from each other in the lateral direction.
  • the main body 2 may include a plurality of contact elements 42.
  • the main body 2 has an exposed, planar
  • the planar contact surface 21 is formed by exposed surfaces of the second insulating layer 22, the contact element 42 and the further contact element 52.
  • the semiconductor body 20 is thus over the
  • Contact surface 21 is, for example, a continuous, exposed surface of the main body 2.
  • the main body 2 and the carrier 1 are connected to each other at the planar contact surface 21 and at the planar mounting surface 11.
  • a direct bonding method is preferably used.
  • the mechanical connection between the Carrier 1 and the main body 2 on the connecting surface 3 is particularly on the interactions, such as Van der Waals interactions, or on the
  • Insulation layer 12 and 22 each have an oxide, in particular a silicon oxide (SiO 2) on.
  • the connection element 41 and the contact element 42 may each comprise a metal, such as copper.
  • the further connection element 51 and the further contact element 52 may each comprise a metal, in particular copper.
  • the connection surface 3 is in particular partially by an oxide-oxide, a
  • the stability of the mechanical connection between the carrier 1 and the main body 2 is based in particular mainly on the interactions between the atoms at the oxide-oxide interface.
  • the interactions between the atoms at the metal-metal interface, in particular at a copper-copper interface, and at the oxide-metal interface, in particular at a copper-silicon oxide interface, contribute to increasing the stability of the mechanical connection the carrier 1 and the main body 2 at.
  • the carrier 1 and the main body 2 are connected together so that the contact element 42 at the
  • connection element 41 Connecting surface 3 adjacent to the connection element 41 and is connected to this electrically conductive.
  • the Semiconductor device 100 is so over a
  • Connection element 41, the further connection element 51, the pad 40 and the further pad 50 has, on the back side 19 of the carrier 1 externally electrically contacted.
  • the carrier 1 has a larger footprint than the
  • the mirror layer 13 has a larger footprint than the main body 2.
  • the carrier 1 and the main body 2 are connected to each other so that the
  • Luminous efficacy can be increased by up to 5%.
  • the other contact element 52 is completely covered in top view and comparatively complicated to manufacture, can be dispensed with.
  • the main body 2 can thus have only one mirror layer, namely the further mirror layer 24.
  • the protective element 9 is arranged completely within the carrier body 14.
  • the protective element 9 is over the
  • the protective element 9 for example, a diode
  • the carrier 1 is shown in plan view of the back 19.
  • the carrier has on the rear side 19 the connection surface 40 and the further connection surface 50, which are spaced apart in the lateral direction.
  • the pads 40 and 50 are formed flat and adjacent to the carrier body 14, which has, for example, silicon.
  • the carrier body 14 has a larger base than the mirror layer 13.
  • the mirror layer 13 may be formed electrically insulating.
  • the mirror layer is not used in this case, the electrical contact.
  • Mirror layer 13 has a plurality of openings 131. In the vertical direction that extend
  • Connection element 41 and the further connection element 51 respectively through one of the openings 131 of the mirror layer 13 therethrough.
  • FIG. IC a further embodiment of the carrier 1 is shown schematically. This exemplary embodiment essentially corresponds to the exemplary embodiment illustrated in FIG. 1B. In contrast, the
  • Mirror layer 13 may be electrically conductive.
  • the mirror layer 13 is formed in two parts, wherein a part of the mirror layer 13 is in direct electrical contact with the connection elements 41 and the further part of Mirror layer in direct electrical contact with the other connection elements 51 is.
  • the two parts of the mirror layer 13 are electrically isolated from each other by a terminal insulation 16.
  • FIG. 1D a further embodiment of the carrier 1 is shown schematically. This embodiment substantially corresponds to the embodiment shown in the figure IC. In contrast to this is the
  • the terminal insulation 16 is formed in the respective opening 131 through which the
  • Connecting element 41 extends through the mirror layer 13 therethrough.
  • FIGS. 2A to 2C schematically illustrate various method stages for producing a plurality of semiconductor components 100.
  • a main body assembly 200 having a growth substrate 25 is provided, wherein the semiconductor body 20, the further mirror layer 24, the intermediate layer 23 and the second insulation layer 22 are formed on the growth substrate 25 (FIG. 2A).
  • a plurality of recesses 422, a plurality of further recesses 522, and a plurality of isolation trenches 27 are formed.
  • the recesses 422 extend in the vertical direction through the second
  • the further recesses 522 extend in the vertical direction through the second insulating layer 22, the Intermediate layer 23, the further mirror layer 24, the first semiconductor layer 201 and the active region 202 into the second semiconductor layer 203.
  • a surface of the main body composite 200 facing away from the substrate 25 is planarized, so that an exposed, planar contact surface 21 is formed in each case between the separation trenches 27.
  • the main body composite 200 may include a plurality of
  • Carriers 1 are mechanically connected for example by means of a direct bonding process. Before or after the connection of the main body composite 200 to the carriers 1, the semiconductor composite 200 is formed along the separation trenches 27
  • Carrier composite can be applied.
  • a subsequent method step in a plurality of
  • Figure 3A is an embodiment of a
  • the semiconductor device 100 shown in a schematic sectional view.
  • the semiconductor device 100 has a carrier 1 and a main body 2, wherein the carrier 1 and the main body 2 are mechanically connected to each other at a joint surface 3.
  • the carrier 1 described in FIG. 3A corresponds to the carrier 1 shown in FIG. 1A.
  • the main body 2 described in FIG. 3A corresponds to the main body 2 shown in FIG. 1A.
  • the connecting surface 3 is free of a bonding material, such as a glue or from a soldering material. Via the pad 40 and the further pad 50 on the back 19 of the carrier 1, the semiconductor device 100 can be contacted on the back side.
  • the semiconductor device is surface mountable
  • the further contact element 52 has a lateral
  • Cross section 520 which tapers in the vertical direction from the connection surface 3 via the first semiconductor layer 201 to the second semiconductor layer 203.
  • the slope of one flank is the other
  • FIG. 3B the semiconductor component 100 is shown in plan view.
  • FIG. 3B essentially corresponds to FIG. 1B.
  • the semiconductor component 100 is shown in plan view.
  • FIG. 3B essentially corresponds to FIG. 1B.
  • the semiconductor component 100 is shown in plan view.
  • FIG. 3B essentially corresponds to FIG. 1B.
  • the semiconductor component 100 is shown in plan view.
  • FIG. 3B essentially corresponds to FIG. 1B.
  • FIG. 3B the
  • the main body 2 has a smaller footprint than the mirror layer 13
  • Mirror layer 13 has regions 132 that protrude beyond the main body 2 in lateral directions.
  • FIGS. 4A to 4C show further exemplary embodiments of a semiconductor component 100 in sectional views. These exemplary embodiments essentially correspond to the exemplary embodiment illustrated in FIG. 3A.
  • the semiconductor component 100 shown in FIG. 4A is free of a growth substrate 25.
  • the main body 2 has a support 1 facing away from the support 1
  • the semiconductor component 100 illustrated in FIG. 4B has a structured growth substrate 25, wherein the growth substrate has a structured surface 251 with light extraction structure elements 252 facing the semiconductor body 20.
  • Semiconductor layer 203 is modeled on the structured surface 251 of the growth substrate 25.
  • the semiconductor component 100 shown in FIG. 4C is free of a growth substrate 25. Furthermore, the semiconductor component 100 has a structured radiation exit surface 29.
  • the exemplary embodiment illustrated in FIG. 4C essentially corresponds to the exemplary embodiment illustrated in FIG. 4B, wherein the
  • FIGS. 5A and 5B show further exemplary embodiments of a semiconductor component 100. The exemplary embodiment illustrated in FIG. 5A
  • the further contact element 52 extends laterally in the vertical direction of the semiconductor body 20, wherein in the lateral direction a contact insulation 26 is arranged between the semiconductor body 20 and the further contact element 52. In the vertical direction, the further contact element 52 extends beyond the second semiconductor layer 203 and is in direct electrical contact therewith.
  • Semiconductor device on a structured growth substrate 25 The semiconductor body 20 is partially removed, so that the further contact element 52, which is arranged in the vertical direction between the carrier 1 and the growth substrate 25, extends to the second semiconductor layer 203 and adjacent thereto.
  • FIGS. 6 and 7 further exemplary embodiments of a semiconductor component 100 are shown schematically in sectional views. That shown in FIGS. 6 and 7, further exemplary embodiments of a semiconductor component 100 are shown schematically in sectional views. That shown in FIGS. 6 and 7, further exemplary embodiments of a semiconductor component 100 are shown schematically in sectional views. That shown in FIG.
  • Embodiment corresponds substantially to the embodiment shown in Figure 4B.
  • the growth substrate 25 has a further structured surface facing away from the structured surface 251 on, which is formed as the radiation exit surface 29 of the semiconductor device 100.
  • Mirror layer 13 are partially covered by the converter layer. It is also possible that the mirror layer in
  • the converter layer 7 has, in particular, a casting compound, for example a silicone or a resin composition, in which phosphor particles are embedded.
  • the converter layer 7 completely covers side surfaces of the main body 2.
  • the converter layer 7 completely covers side surfaces of the main body 2.
  • the converter layer can be flat, for example by means of
  • Spraying, Moldens or Dispensens be applied to the main body 2 and on the support 1.
  • the converter layer 7 may be formed lens-shaped.
  • the semiconductor device 100 shown in FIG. 7 has an optical element 8.
  • the converter layer 7 is disposed between the main body 2 and the optical element 8.
  • the optical element 8 completely covers the converter layer 7 and the main body 2.
  • the optical element 8 is in particular
  • the optical element 8 can be any optical element formed lens-shaped.
  • the optical element 8 can be any optical element formed lens-shaped.
  • the converter layer 7 and / or the optical element 8 can before or after the separation into individual
  • the main body composite 200 becomes mechanical with a carrier composite by means of a direct bonding process
  • a common growth substrate is in particular along the separation trenches 27 in a plurality of
  • the converter layer 7 and / or the optical element 8 may in particular be formed such that the carrier assembly is not covered in regions of the separation trenches at least in regions, so that the converter layer 7 and / or the optical element 8 subsequently in the singling of the carrier composite and the main body composite in a plurality of
  • Semiconductor devices 100 each with a carrier 1 and a main body 2 need not be cut.
  • the converter layer 7 and the optical element 8 of the embodiment shown in FIG. 7 can also be applied to those in FIGS. 3A to 6.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines Halbleiterbauelements (100) angegeben, bei dem ein Träger (1) mit einer ersten Isolierungsschicht (12), einer von der ersten Isolierungsschicht zumindest bereichsweise bedeckten Spiegelschicht (13) und einem Anschlusselement (41) bereitgestellt wird, wobei der Träger eine freiliegende, planare Montagefläche (11) aufweist und sich das Anschlusselement durch die erste Isolierungsschicht hindurch zur Montagefläche erstreckt. Des Weiteren wird ein Hauptkörper (2) mit einem Halbleiterkörper (20), einer zweiten Isolierungsschicht (22) und einem Kontaktelement (42) zur elektrischen Kontaktierung des Halbleiterkörpers bereitgestellt, wobei der Hauptkörper eine freiliegende, planare Kontaktfläche (21) aufweist und sich das Kontaktelement durch die zweite Isolierungsschicht hindurch zur Kontaktfläche erstreckt. Der Hauptkörper wird mit dem Träger verbunden, wobei die planare Kontaktfläche und die planare Montagefläche zur Bildung einer Verbindungsfläche (3) zusammen geführt werden und das Kontaktelement und das Anschlusselement elektrisch miteinander verbunden werden. Weiterhin wird ein solches Halbleiterbauelement angegeben, wobei die Spiegelschicht eben ausgebildet ist, in Draufsicht seitlich über den Hauptkörper hinausragt, und die Verbindungsfläche (3) frei von einem Verbindungsmaterial ist.

Description

Beschreibung
Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
Die Anmeldung betrifft ein Halbleiterbauelement und ein
Verfahren zur Herstellung eines Halbleiterbauelements.
Die elektrische Kontaktierung eines Flip-Chip-Bauelements ist aus der Druckschrift US 8,427,839 B2 bekannt, bei der die Herstellung von mechanischen Verbindungen zwischen einem Flip-Chip und einem Träger sowie von elektrischen
Verbindungen zwischen den elektrischen Kontakten auf einer Löttechnik oder Klebetechnik basiert. Die Verwendung eines elektrisch leitfähigen Verbindungsmaterials kann zu einem Kurzschluss des Flip-Chip-Bauelements führen. Insbesondere bei einer Massenfertigung ist ein geringer Ausschuss von Bauelementen ein wichtiger Faktor für die Reduzierung von Herstellungskosten .
Eine Aufgabe ist es, ein zuverlässiges Verfahren zur
Herstellung eines Halbleiterbauelements anzugeben, bei dem eine mechanische sowie eine elektrische Verbindung zwischen einem Hauptkörper und einem Träger des Halbleiterbauelements vereinfacht und zuverlässig erzielbar ist. Als eine weitere
Aufgabe wird ein Halbleiterbauelement mit einer vereinfachten Kontaktierungsstruktur und einer hohen mechanischen
Stabilität angegeben. Diese Aufgaben werden unter anderem durch ein Verfahren zur Herstellung eines Halbleiterbauelements und ein
Halbleiterbauelement gemäß den unabhängigen Patentansprüchen gelöst. Weitere Ausgestaltungen und Weiterbildungen sind Gegenstand der abhängigen Patentansprüche.
Gemäß zumindest einer Ausführungsform eines Verfahrens zur Herstellung eines Halbleiterbauelements werden ein Träger und ein Hauptkörper bereitgestellt. Der Träger weist eine erste Isolierungsschicht auf. Beispielsweise ist die
Isolierungsschicht eine Oxidschicht, insbesondere eine
Siliziumoxidschicht. Beispielsweise wird die erste
Isolierungsschicht auf einem Trägerkörper des Trägers ausgebildet. Der Träger weist mindestens ein elektrisch leitfähiges Anschlusselement auf. In einer vertikalen
Richtung erstreckt sich das Anschlusselement durch die erste Isolierungsschicht hindurch. Unter einer vertikalen Richtung wird eine Richtung verstanden, die insbesondere senkrecht zu einer Haupterstreckungsebene des Trägers verläuft.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Spiegelschicht in die erste Isolierungsschicht
eingebettet. In Draufsicht auf den Trägerkörper wird die Spiegelschicht zumindest bereichsweise von der ersten
Isolierungsschicht bedeckt. Insbesondere wird die
Spiegelschicht vollständig in die erste Isolierungsschicht eingebettet. Mit anderen Worten ist die Spiegelschicht allseitig von der ersten Isolierungsschicht umschlossen. Die erste Isolierungsschicht kann einschichtig oder mehrschichtig ausgebildet sein.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Oberfläche des Trägers als eine planare Montagefläche ausgebildet. Insbesondere erstreckt sich das Anschlusselement durch die erste Isolierungsschicht hindurch zur
Montagefläche. Die planare Montagefläche ist insbesondere durch eine freiliegende Oberfläche der ersten
Isolierungsschicht und eine freiliegende Oberfläche des
Anschlusselements gebildet. Insbesondere begrenzt die planare Montagefläche den Träger in einer vertikalen Richtung.
Beispielsweise ist die planare Montagefläche frei von Kanten. Beispielsweise ist die planare Montagefläche als eine
zusammenhängende Oberfläche des Trägers ausgebildet, die sich in lateralen Richtungen über die gesamte
Haupterstreckungsebene des Trägers erstreckt. Unter einer lateralen Richtung wird eine Richtung verstanden, die
insbesondere parallel zu der Haupterstreckungsebene des
Trägers verläuft. Die laterale Richtung und die vertikale Richtung sind somit zueinander orthogonal. Unter einer planaren Fläche wird eine Fläche verstanden, die insbesondere mikroskopisch flach ausgebildet ist. Beispielsweise weist eine solche planare Fläche eine Rauigkeit auf, die
beispielsweise kleiner als 10 nm, insbesondere kleiner als 1 nm ist. Insbesondere ist eine solche planare Fläche frei von Kanten .
Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Hauptkörper bereitgestellt. Der Hauptkörper weist
insbesondere einen Halbleiterkörper und eine auf dem
Halbleiterkörper angeordnete zweite Isolierungsschicht auf. Der Hauptkörper weist beispielsweise eine freiliegende, planare Kontaktfläche auf. Insbesondere begrenzt die planare Kontaktfläche den Hauptkörper in einer vertikalen Richtung. Des Weiteren weist der Hauptkörper mindestens ein
Kontaktelement zur elektrischen Kontaktierung des
Halbleiterkörpers auf. Das Kontaktelement erstreckt sich in der vertikalen Richtung insbesondere durch die zweite
Isolierungsschicht hindurch zur Kontaktfläche. Insbesondere ist die planare Kontaktfläche durch eine sich in lateralen Richtungen ausdehnende, freiliegende Oberfläche des
Kontaktelements und eine sich in lateralen Richtungen
ausdehnende, freiliegende Oberfläche der zweiten
Isolierungsschicht gebildet. Insbesondere ist die planare Kontaktfläche zusammenhängend ausgebildet. Beispielsweise bedeckt die planare Kontaktfläche in Draufsicht den
Halbleiterkörper oder den Hauptkörper vollständig.
Gemäß zumindest einer Ausführungsform des Verfahrens werden der Hauptkörper und der Träger mittels eines direkten
Bonding-Verfahrens miteinander verbunden. Insbesondere werden die Kontaktfläche und die Montagefläche zur Bildung einer Verbindungsfläche zusammengeführt. Die Verbindungsfläche grenzt insbesondere den Träger von dem Hauptkörper ab und umgekehrt. Insbesondere weisen die Verbindungsfläche und die Montagefläche dieselbe vertikale Position auf. Entlang der Verbindungsfläche werden das Kontaktelement und das
Anschlusselement elektrisch miteinander verbunden,
insbesondere elektrisch direkt miteinander verbunden, etwa ohne ein elektrisches Verbindungsmittel wie ein Lot oder ein Klebstoff. Beispielsweise grenzt das Kontaktelement an der Verbindungsfläche an das Anschlusselement an. Insbesondere ist die Verbindungsfläche eine bei der Zusammenführung entstehende Überlappungsfläche zwischen der Kontaktfläche und der Montagefläche. Beispielsweise ist die Montagefläche größer als die Kontaktfläche ausgebildet, oder umgekehrt. In Draufsicht auf den Träger ragt die Montagefläche
beispielsweise in lateralen Richtungen über die Kontaktfläche hinaus. Zum Beispiel sind ein Schwerpunkt der Kontaktfläche und ein Schwerpunkt der Montagefläche in Draufsicht
voneinander beabstandet. In mindestens einer Ausführungsform des Verfahrens werden ein Träger und ein Hauptkörper bereitgestellt. Der Träger weist eine erste Isolierungsschicht, eine von der ersten
Isolierungsschicht zumindest bereichsweise bedeckte
Spiegelschicht und mindestens ein Anschlusselement auf, wobei der Träger eine freiliegende, planare Montagefläche aufweist und sich das Anschlusselement durch die erste
Isolierungsschicht hindurch zur Montagefläche erstreckt. Der Hauptkörper weist einen Halbleiterkörper, eine zweite
Isolierungsschicht und mindestens ein Kontaktelement zur elektrischen Kontaktierung des Halbleiterkörpers auf, wobei der Hauptkörper eine freiliegende, planare Kontaktfläche aufweist und sich das Kontaktelement durch die zweite
Isolierungsschicht hindurch zur Kontaktfläche erstreckt. Der Hauptkörper wird mit dem Träger verbunden, wobei die planare Kontaktfläche und die planare Montagefläche zur Bildung einer Verbindungsfläche zusammengeführt werden und das
Kontaktelement und das Anschlusselement elektrisch
miteinander verbunden werden.
Aufgrund der planaren Ausgestaltung der Kontaktfläche und der Montagefläche werden der Hauptkörper und der Träger bevorzugt mittels eines direkten Bonding-Verfahrens miteinander
mechanisch verbunden. Bei einem direkten Bonding-Verfahren werden zwei Körper, die jeweils eine planare Oberfläche aufweisen, bei geeignetem Druck und geeigneter Temperatur zusammengeführt und aufgrund von Van-der-Waals- Wechselwirkungen oder Wasserstoffbrücken-verbindungen
zwischen den Atomen auf den planaren Oberflächen miteinander mechanisch verbunden. Die planaren Oberflächen können zum Beispiel durch Oberflächen einer Metall- und/oder einer
Oxidschicht gebildet sein. Bei dieser Bondtechnik kann insbesondere auf ein Verbindungsmaterial, beispielsweise einen Klebestoff oder ein Lötmaterial, verzichtet werden. Das Kontaktelement und das Anschlusselement werden elektrisch direkt miteinander verbunden, wodurch die Gefahr eines
Kurzschlusses weitgehend vermieden werden kann. Abgesehen davon ist es auch denkbar, dass der Träger und der
Hauptkörper mittels eines alternativen Verfahrens mit einem Verbindungsmaterial miteinander verbunden werden.
Des Weiteren kann aufgrund der separaten Herstellung des Kontaktelements im Hauptkörper und des Anschlusselements im Träger die vergleichsweise komplizierte Verdrahtung des
Halbleiterbauelements in dem von dem Hauptkörper getrennt gefertigten Träger realisiert werden, wodurch die Herstellung der Verdrahtung des Halbleiterbauelements vergleichsweise einfach durchführbar ist. Des Weiteren können Schutzelemente sowie optische Elemente zur Erhöhung der Effizienz des
Halbleiterbauelements in dem Träger integriert sein, wodurch eine zuverlässige Herstellung des Halbleiterbauelements insgesamt vereinfacht wird.
Gemäß zumindest einer Ausführungsform des Verfahrens ist die Verbindungsfläche frei von einem Verbindungsmaterial.
Insbesondere bildet die Verbindungsfläche eine Grenzfläche zwischen der ersten und der zweiten Isolierungsschicht sowie zwischen dem Anschlusselement und dem Kontaktelement.
Insbesondere weisen die erste und zweite Isolierungsschicht jeweils ein Oxid auf. Das Anschlusselement und das
Kontaktelement weisen jeweils zum Beispiel ein Metall auf. Die Verbindungsfläche ist insbesondere bereichsweise durch eine Oxid-Oxid-, eine Metall-Metall- und eine Oxid-Metall- Grenzfläche gebildet. Gemäß zumindest einer Ausführungsform des Verfahrens wird die Spiegelschicht vollständig in die erste Isolierungsschicht eingebettet. Die Spiegelschicht wird dadurch insbesondere vor Umwelteinflüssen geschützt. Die Spiegelschicht kann
elektrisch leitfähig oder elektrisch isolierend ausgebildet sein. Insbesondere ist Spiegelschicht strukturiert und weist eine oder eine Mehrzahl von Öffnungen auf.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die Spiegelschicht so groß ausgebildet, dass diese nach dem
Verbinden des Trägers mit dem Hauptkörper in Draufsicht auf den Träger beispielsweise bereichsweise an allen Seiten seitlich über den Hauptkörper hinaus ragt. Insbesondere weist die Spiegelschicht eine Grundfläche auf, die größer ist als eine Grundfläche des Hauptkörpers. Beispielsweise ist die
Spiegelschicht eben ausgebildet. Eine ebene Schicht oder eine ebene Fläche bedeutet, dass diese abgesehen von Öffnungen im Rahmen der Herstellungstoleranzen insbesondere keine lokalen Erhebungen oder Vertiefungen aufweist. Insbesondere ist die Spiegelschicht parallel zu der Montagefläche ausgebildet.
Gemäß zumindest einer Ausführungsform des Verfahrens weist der Halbleiterkörper eine erste Halbleiterschicht, eine zweite Halbleiterschicht und einen zwischen der ersten
Halbleiterschicht und der zweiten Halbleiterschicht
angeordneten aktiven Bereich auf. Insbesondere ist der aktive Bereich für das Emittieren oder für das Detektieren von elektromagnetischen Strahlungen vorgesehen. Beispielsweise ist das Halbleiterbauelement als ein optoelektronisches Halbleiterbauelement ausgebildet.
Gemäß zumindest einer Ausführungsform des Verfahrens wird in den Hauptkörper mindestens ein weiteres Kontaktelement eingebracht. Das weitere Kontaktelement erstreckt sich insbesondere von der Kontaktfläche durch die zweite
Isolierungsschicht, die erste Halbleiterschicht und den aktiven Bereich hindurch in die zweite Halbleiterschicht. Insbesondere ist das weitere Kontaktelement an zumindest einer vertikalen Position von dem Halbleiterkörper,
insbesondere von dem aktiven Bereich lateral vollständig umgeben . Das Kontaktelement und das weitere Kontaktelement sind insbesondere für die elektrische Kontaktierung des
Halbleiterkörpers vorgesehen. Das Kontaktelement grenzt beispielsweise an die erste Halbleiterschicht an. Das weitere Kontaktelement erstreckt sich insbesondere durch die erste Halbleiterschicht und den aktiven Bereich hindurch in die zweite Halbleiterschicht. Über das Kontaktelement und das weitere Kontaktelement ist der Halbleiterkörper extern elektrisch kontaktierbar . Insbesondere können über das
Kontaktelement und das weitere Kontaktelement Ladungsträger von verschiedenen Seiten in den aktiven Bereich gelangen und dort unter Emission von Strahlung rekombinieren.
Gemäß zumindest einer Ausführungsform des Verfahrens wird nach dem Verbinden des Hauptkörpers mit dem Träger eine
Konverterschicht so aufgebracht, dass diese in Draufsicht den Hauptkörper vollständig und Bereiche der Spiegelschicht seitlich des Hauptkörpers zumindest teilweise bedeckt.
Beispielsweise wird die Konverterschicht mittels Sprühens, Gießens oder Dispensens auf den Hauptkörper und auf den
Träger aufgebracht.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Halbleiterkörper schichtenweise auf ein Aufwachssubstrat aufgebracht, insbesondere epitaktisch abgeschieden. Das
Aufwachssubstrat wird beispielsweise in einem nachfolgenden Verfahrensschritt gedünnt, strukturiert oder von dem
Halbleiterkörper vollständig entfernt.
Gemäß zumindest einer Ausführungsform eines
Halbleiterbauelements weist dieses einen Träger, einen auf dem Träger angeordneten Hauptkörper mit einem
Halbleiterkörper und eine Durchkontaktierungsstruktur auf. Die Durchkontaktierungsstruktur ist zur elektrischen
Kontaktierung des Halbleiterkörpers vorgesehen. Insbesondere erstreckt sich die Durchkontaktierungsstruktur in der
vertikalen Richtung durch den Träger hindurch in den
Hauptkörper. Das Halbleiterbauelement ist insbesondere mittels der Durchkontaktierungsstruktur an einer dem
Hauptkörper abgewandten Rückseite des Trägers extern
elektrisch kontaktierbar .
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements ist zwischen dem Träger und dem
Hauptkörper eine Verbindungsfläche ausgebildet, die
insbesondere frei von einem Verbindungsmaterial ist. Eine mechanische Verbindung zwischen dem Träger und dem
Hauptkörper an der Verbindungsfläche ist beispielsweise durch ein direktes Bonding-Verfahren hergestellt. Die
Verbindungsfläche ist eben, insbesondere planar ausgebildet.
In mindestens einer Ausführungsform des Halbleiterbauelements weist dieses einen Träger, einen Hauptkörper und eine
Durchkontaktierungsstruktur auf. Der Träger weist eine erste Isolierungsschicht, eine von der ersten Isolierungsschicht zumindest bereichsweise bedeckte Spiegelschicht und ein durch die erste Isolierungsschicht hindurch erstreckendes Anschlusselement auf. Die Spiegelschicht ist eben ausgebildet und ragt in Draufsicht seitlich über den Hauptkörper hinaus. Der Hauptkörper weist einen Halbleiterkörper, eine zweite Isolierungsschicht und ein durch die zweite
Isolierungsschicht hindurch erstreckendes Kontaktelement auf. Der Träger und der Hauptkörper sind an den
Isolierungsschichten miteinander verbunden, wobei zwischen den Isolierungsschichten eine Verbindungsfläche ausgebildet ist. Die Durchkontaktierungsstruktur erstreckt sich in vertikaler Richtung durch den Träger hindurch. Die
Durchkontaktierungsstruktur umfasst zumindest das
Anschlusselement und das Kontaktelement, wobei das
Anschlusselement und das Kontaktelement an der
Verbindungsfläche aneinander angrenzen und miteinander elektrisch verbunden sind. Insbesondere ist die
Verbindungsfläche frei von einem Verbindungsmaterial.
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements weist der Träger ein weiteres
Anschlusselement auf, das sich durch die erste
Isolierungsschicht hindurch erstreckt und in der lateralen Richtung von dem Anschlusselement räumlich beabstandet ist.
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements weist der Halbleiterkörper eine erste Halbleiterschicht, eine zweite Halbleiterschicht und einen zwischen den Halbleiterschichten angeordneten aktiven Bereich auf. Zur elektrischen Kontaktierung des Halbleiterkörpers weist der Hauptkörper mindestens ein weiteres Kontaktelement auf, das sich von der Verbindungsfläche insbesondere durch die zweite Isolierungsschicht, die erste Halbleiterschicht und den aktiven Bereich hindurch in die zweite
Halbleiterschicht erstreckt. Alternativ ist es auch möglich, dass das weitere Kontaktelement seitlich des
Halbleiterkörpers angeordnet ist und sich in vertikaler
Richtung von der Verbindungsfläche zur zweiten
Halbleiterschicht erstreckt.
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements ist die Spiegelschicht elektrisch isolierend ausgebildet. Abgesehen davon kann die
Spiegelschicht elektrisch leitfähig ausgebildet sein. Zur elektrischen Isolierung, beispielsweise des Anschlusselements von der Spiegelschicht, kann in einer Öffnung der
Spiegelschicht, durch die sich das Anschlusselement hindurch erstreckt, eine Anschlussisolierung ausgebildet sein. Das weitere Anschlusselement kann in direktem elektrischen
Kontakt mit der Spiegelschicht stehen. Es ist auch möglich, dass die Spiegelschicht elektrisch leitfähig ausgebildet ist und zwei Teile aufweist, wobei die zwei Teile der
Spiegelschicht in der lateralen Richtung durch eine
Anschlussisolierung räumlich beabstandet ist und die zwei Teile der Spiegelschicht jeweils mit dem Anschlusselement oder mit dem weiteren Anschlusselement in direktem
elektrischen Kontakt stehen.
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements weist das weitere Kontaktelement einen lateralen Querschnitt auf, der sich beispielsweise in
vertikaler Richtung von der ersten Halbleiterschicht zur zweiten Halbleiterschicht verjüngt. Das weitere
Kontaktelement weist eine Flanke auf, die mit einer
Senkrechten zur Verbindungsfläche beispielsweise einen spitzen Winkel an der Verbindungsfläche bildet, der
beispielsweise maximal 10°, insbesondere maximal 5° ist. Der Querschnitt des Kontaktelements weist an der Verbindungsfläche einen Durchmesser auf, der zum Beispiel höchstens 40 ym, insbesondere höchstens 20 ym ist.
Beispielsweise beträgt der Durchmesser mindestens 3 ym, insbesondere mindestens 15 ym. Eine solche Ausgestaltung des Kontaktelements reduziert den Anteil der elektromagnetischen Strahlung, der auf das weitere Kontaktelement auftrifft und von diesem absorbiert wird.
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements weist dieses eine Konverterschicht auf. In Draufsicht bedeckt die Konverterschicht den Hauptkörper insbesondere vollständig und beispielsweise Bereiche der Spiegelschicht seitlich des Hauptkörpers zumindest teilweise. Die Konverterschicht enthält zum Beispiel einen Leuchtstoff, etwa in Form von Partikeln, der Strahlung mit einer ersten Dominantwellenlänge in Strahlung mit einer zweiten
Dominantwellenlänge konvertiert. Trifft die konvertierte Strahlung auf Bereiche der Spiegelschicht seitlich des
Hauptkörpers, wird die Strahlung in die Richtung einer
Strahlungsaustrittseite des Halbleiterbauelements
reflektiert, wodurch die Effizienz des Halbleiterbauelements bezüglich Auskopplung in eine vorgegebene Abstrahlrichtung erhöht wird. In einer Ausführungsvariante weist das
Halbleiterbauelement an Seitenflanken des Hauptkörpers eine Schicht, insbesondere die Konverterschicht, mit
reflektierenden oder streuenden Partikeln, etwa
Titanoxidpartikeln, auf, wodurch der
Strahlungsauskopplungsgrad des Halbleiterbauelements in eine vorgegebene Abstrahlrichtung zusätzlich erhöht wird.
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements weist dieses ein Schutzelement auf, insbesondere zum Schutz vor elektrostatischer Entladung. Das Schutzelement ist beispielsweise im Träger integriert.
Beispielsweise ist das Schutzelement über die
Durchkontaktierungsstruktur mit dem Halbleiterkörper
elektrisch parallel verschaltet.
Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements weist der Hauptkörper ein
Aufwachssubstrat auf. Insbesondere ist der Halbleiterkörper schichtenweise auf das Aufwachssubstrat abgeschieden. Das Aufwachssubstrat weist insbesondere eine dem Halbleiterkörper zugewandte Oberfläche mit Lichtauskoppelstrukturelementen auf. Das Aufwachssubstrat ist beispielsweise ein
strukturiertes Saphirsubstrat. Gemäß zumindest einer Ausführungsform des
Halbleiterbauelements weist dieses ein optisches Element auf. In Draufsicht bedeckt das optische Element den Hauptkörper, die Konverterschicht und die Spiegelschicht insbesondere vollständig. Beispielsweise bedeckt das optische Element die Montagefläche des Trägers vollständig.
Das in der vorliegenden Anmeldung beschriebene Verfahren ist besonders geeignet für die Herstellung eines vorstehend beschriebenen Halbleiterbauelements. In Zusammenhang mit dem Halbleiterbauelement beschriebene Merkmale können daher auch für das Verfahren herangezogen werden und umgekehrt.
Weitere Vorteile, bevorzugte Ausführungsformen und
Weiterbildungen des Halbleiterbauelements sowie des
Verfahrens ergeben sich aus den im Folgenden in Verbindung mit den Figuren 1A bis 7 erläuterten Ausführungsbeispielen. Es zeigen: Figur 1A ein Ausführungsbeispiel für ein Verfahren zur
Herstellung eines Halbleiterbauelements mit einem Träger und einem Hauptkörper in Schnittansicht, Figuren 1B bis 1D verschiedene Ausführungsbeispiele für den
Träger des Halbleiterbauelements in Draufsicht,
Figuren 2A bis 2C schematische Schnittansichten verschiedener
Verfahrensstadien eines Ausführungsbeispiels zur Herstellung eines Hauptkörpers des
Halbleiterbauelements ,
Figuren 3A und 3B ein Ausführungsbeispiel für ein
Halbleiterbauelement, und
Figuren 4A bis 7 weitere Ausführungsbeispiele für ein
Halbleiterbauelement in Schnittansicht.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit gleichen Bezugszeichen versehen. Die Figuren sind jeweils schematische Darstellungen und daher nicht unbedingt maßstabsgetreu. Vielmehr können vergleichsweise kleine Elemente und insbesondere Schichtdicken beispielsweise an Stufenübergängen der Schichten zur Verdeutlichung
übertrieben groß dargestellt sein.
Ein erstes Ausführungsbeispiel für ein Verfahren zur
Herstellung eines Halbleiterbauelements 100 ist in Figur 1A dargestellt .
In Figur 1A wird ein Träger 1 bereitgestellt. Der Träger 1 weist einen Trägerkörper 14 auf. Der Trägerkörper 14 kann ein Halbleitermaterial, insbesondere Silizium, enthalten oder als ein Siliziumkörper ausgebildet sein. Der Träger 1 weist eine erste Isolierungsschicht 12 auf. Die erste Isolierungsschicht 12 ist auf dem Trägerkörper 14 ausgebildet. Der Träger 1 weist mindestens ein Anschlusselement 41 und ein von dem Anschlusselement 41 lateral beabstandetes weiteres
Anschlusselement 51 auf. In der vertikalen Richtung
erstrecken sich das Anschlusselement 41 und das weitere
Anschlusselement 51 durch die erste Isolierungsschicht 12 hindurch. Der Träger 1 weist eine der ersten
Isolierungsschicht 12 abgewandte Rückseite 19 mit einer
Anschlussfläche 40 und einer von der Anschlussfläche 40 lateral beabstandeten weiteren Anschlussfläche 50 auf. Das Anschlusselement 41 ist über eine Öffnung in dem Trägerkörper 14 mit der Anschlussfläche 40 elektrisch verbunden. Das weitere Anschlusselement 51 ist über eine weitere Öffnung in dem Trägerkörper 14 mit der weiteren Anschlussfläche 50 elektrisch verbunden.
Der Träger 1 weist eine freiliegende, planare Montagefläche 11 auf. Die planare Montagefläche 11 ist der Rückseite 19 des
Trägers 1 abgewandt. Der Träger 1 weist eine Mehrzahl von
Anschlusselementen 41 und weiteren Anschlusselementen 51 auf.
Die planare Montagefläche 11 ist durch freiliegende
Oberflächen der ersten Isolierungsschicht 12, der
Anschlusselemente 41 und der weiteren Anschlusselemente 51 gebildet. Insbesondere ist die planare Montagefläche 11 eine zusammenhängende Oberfläche des Trägers 1.
Der Träger 1 weist eine Spiegelschicht 13 auf. Die
Spiegelschicht 13 ist in der ersten Isolierungsschicht 12 eingebettet. Durch die hohe Planarität der Montagefläche 11 und der Kontaktfläche 21 können insbesondere Luftspalte zwischen dem Träger 1 und dem Hauptkörper 2 vermieden werden. Die Spiegelschicht 13 im Träger 1 ist beispielsweise ohne Luftspalt optisch ankoppelbar. Die von dem aktiven Bereich 202 erzeugte Strahlung kann somit die Spiegelschicht 13 ohne Störung, beispielsweise ohne Fresnelverluste, erreichen.
Insbesondere kann die Spiegelschicht 13 lediglich
bereichsweise oder vollständig von der ersten
Isolierungsschicht 12 bedeckt sein. Die Spiegelschicht 13 ist insbesondere durch die erste Isolierungsschicht 12
vollständig verkapselt. In Figur 1A ist die Spiegelschicht 13 eben ausgebildet. Die Spiegelschicht 13 ist parallel zu der Montagefläche 11 gerichtet.
In Figur 1A wird ein Hauptkörper 2 bereitgestellt. Der
Hauptkörper 2 weist ein Aufwachssubstrat 25, beispielsweise ein Saphirsubstrat, auf. Das Aufwachssubstrat 25 weist eine Oberfläche 251 auf, auf die ein Halbleiterkörper 20
insbesondere schichtenweise aufgebracht wird. Der
Halbleiterkörper 20 weist eine erste Halbleiterschicht 201 eines ersten Ladungsträgertyps, eine zweite Halbleiterschicht 203 eines zweiten Ladungsträgertyps und einen zwischen den Halbleiterschichten angeordneten aktiven Bereich 202 auf. Beispielsweise ist die zweite Halbleiterschicht 203 n-leitend und die erste Halbleiterschicht 201 p-leitend ausgebildet, oder umgekehrt. Die Halbleiterschichten 201 und 203 sowie der aktive Bereich 202 können jeweils einschichtig oder
mehrschichtig ausgebildet sein. Beispielsweise ist der aktive Bereich 202 zur Erzeugung einer elektromagnetischen Strahlung vorgesehen. Insbesondere ist das Halbleiterbauelement ein optoelektronisches Halbleiterbauelements. Das
Aufwachssubstrat 25 weist eine dem Halbleiterkörper 20 abgewandte Oberfläche auf, die als eine
Strahlungsaustrittsfläche 29 des Halbleiterbauelements 100 dienen kann. Der Hauptkörper 2 weist eine weitere Spiegelschicht 24 auf. Die Spiegelschicht 24 grenzt an den Halbleiterkörper 20 an. Zur Erhöhung der Auskopplungseffizienz kann die von dem aktiven Bereich 202 erzeugte Strahlung an der weiteren
Spiegelschicht 24 in Richtung der Strahlungsaustrittsfläche 29 reflektiert werden. Insbesondere dient die weitere
Spiegelschicht 24 zugleich als großflächige elektrische
Kontaktschicht zur Halbleiterschicht 201. Der Hauptkörper 2 weist eine Zwischenschicht 23 auf, die an die weitere
Spiegelschicht 24 angrenzt. Die Zwischenschicht 23 ist insbesondere als eine Stromaufweitungsschicht ausgebildet. Der Hauptkörper 2 weist eine zweite Isolierungsschicht 22 auf. Die Zwischenschicht 23 ist zwischen der zweiten
Isolierungsschicht 22 und der weiteren Spiegelschicht 24 angeordnet. Beispielsweise weist die weitere Spiegelschicht 24 Silber auf. Die Zwischenschicht 23 dient insbesondere zugleich als eine Kapselung für die weitere Spiegelschicht 24, wodurch die weitere Spiegelschicht 24 vor
Umwelteinflüssen, beispielsweise vor Feuchten oder
Schadgasen, geschützt wird.
Zur elektrischen Kontaktierung des Halbleiterkörpers 20 weist der Hauptkörper mindestens ein Kontaktelement 42 und
mindestens ein weiteres Kontaktelement 52 auf. Das
Kontaktelement 42 erstreckt sich durch die zweite
Isolierungsschicht 22 hindurch. Das Kontaktelement 42 ist zur elektrischen Kontaktierung der ersten Halbleiterschicht 201, insbesondere über die weitere Spiegelschicht 24, vorgesehen. Zur elektrischen Kontaktierung der zweiten Halbleiterschicht 203 erstreckt sich das weitere Kontaktelement 52 durch die zweite Isolierungsschicht 22, die Zwischenschicht 23, die weitere Spiegelschicht 24, die erste Halbleiterschicht 201 und den aktiven Bereich 202 hindurch in die zweite Halbleiterschicht 203. Zur Isolierung des weiteren
Kontaktelements 52 von dem aktiven Bereich 202, der ersten Halbleiterschicht 201, der weiteren Spiegelschicht 24 und von der Zwischenschicht 23 ist eine Kontaktisolierung 26
ausgebildet, wobei die Kontaktisolierung 26 das weitere
Kontaktelement 52 lateral allseitig umgibt. Das weitere
Kontaktelement 52 ist an einer vertikalen Position von dem Halbleiterkörper 20 in lateraler Richtung vollständig
umschlossen. Der Hauptkörper 2 weist eine Mehrzahl von weiteren Kontaktelementen 52 auf, die in lateraler Richtung räumlich voneinander beanstandet sind. Der Hauptkörper 2 kann eine Mehrzahl von Kontaktelementen 42 aufweisen.
Der Hauptkörper 2 weist eine freiliegende, planare
Kontaktfläche 21 auf. Die planare Kontaktfläche 21 ist durch freiliegende Oberflächen der zweiten Isolierungsschicht 22, des Kontaktelements 42 und des weiteren Kontaktelements 52 gebildet. Der Halbleiterkörper 20 ist somit über das
Kontaktelement 42 und das weitere Kontaktelement 52 an der Kontaktfläche 21 elektrisch kontaktierbar . Die planare
Kontaktfläche 21 ist beispielsweise eine zusammenhängende, freiliegende Oberfläche des Hauptkörpers 2. Der Hauptkörper 2 und der Träger 1 sind an der planaren Kontaktfläche 21 und an der planaren Montagefläche 11 miteinander verbunden.
Zur Herstellung einer mechanischen Verbindung zwischen dem Träger 1 und dem Hauptkörper 2 wird bevorzugt ein direktes Bonding-Verfahren angewandt. Bei dem direkten Bonding- Verfahren werden die planare Kontaktfläche 21 des
Hauptkörpers 2 und die planare Montagefläche 11 des Trägers 1 zur Ausbildung einer Verbindungsfläche 3 (Figur 3A)
zusammengeführt. Die mechanische Verbindung zwischen dem Träger 1 und dem Hauptkörper 2 an der Verbindungsfläche 3 ist insbesondere auf die Wechselwirkungen, beispielsweise Van- der-Waals-Wechselwirkungen, oder auf die
Wasserstoffbrückenverbindungen zwischen den Atomen auf der zusammengeführten planaren Kontaktfläche 21 und Montagefläche 11 zurückzuführen.
Beispielsweise weisen die erste und die zweite
Isolierungsschicht 12 und 22 jeweils ein Oxid, insbesondere ein Siliziumoxid (Si02), auf. Das Anschlusselement 41 und das Kontaktelement 42 können jeweils ein Metall, etwa Kupfer, aufweisen. Ebenfalls können das weitere Anschlusselement 51 und das weitere Kontaktelement 52 jeweils ein Metall, insbesondere Kupfer, aufweisen. Die Verbindungsfläche 3 ist insbesondere bereichsweise durch eine Oxid-Oxid-, eine
Metall-Metall- und eine Oxid-Metall-Grenzfläche gebildet. Die Stabilität der mechanischen Verbindung zwischen dem Träger 1 und dem Hauptkörper 2 beruht insbesondere hauptsächlich auf den Wechselwirkungen zwischen den Atomen an der Oxid-Oxid- Grenzfläche. Auch die Wechselwirkungen zwischen den Atomen an der Metall-Metall-Grenzfläche, insbesondere an einer Kupfer- Kupfer-Grenzfläche, und an der Oxid-Metall-Grenzfläche, insbesondere an einer Kupfer-Siliziumoxid-Grenzfläche, tragen zur Erhöhung der Stabilität der mechanischen Verbindung zwischen dem Träger 1 und dem Hauptkörper 2 bei.
Der Träger 1 und der Hauptkörper 2 werden so miteinander verbunden, dass das Kontaktelement 42 an der
Verbindungsfläche 3 an das Anschlusselement 41 angrenzt und mit diesem elektrisch leitend verbunden ist. An der
Verbindungsfläche 3 grenzen das weitere Anschlusselement 51 und das weitere Kontaktelement 52 aneinander und sind
miteinander elektrisch leitend verbunden. Das Halbleiterbauelement 100 ist so über eine
Durchkontaktierungsstruktur 4 (Figur 3A) , welche das
Kontaktelement 42, das weitere Kontaktelement 52, das
Anschlusselement 41, das weitere Anschlusselement 51, die Anschlussfläche 40 und die weitere Anschlussfläche 50 aufweist, an der Rückseite 19 des Trägers 1 extern elektrisch kontaktierbar .
Der Träger 1 weist eine größere Grundfläche auf als der
Hauptkörper 2. Auch die Spiegelschicht 13 weist eine größere Grundfläche auf als der Hauptkörper 2. Der Träger 1 und der Hauptkörper 2 werden so miteinander verbunden, dass die
Spiegelschicht 13 in Draufsicht auf den Träger 1
bereichsweise an allen Seiten seitlich über den Hauptkörper hinaus ragt. Die von dem aktiven Bereich 202 emittierte
Strahlung, die seitlich aus dem Hauptkörper 2 austritt, kann so zumindest teilweise in Richtung der
Strahlungsaustrittsfläche 29 des Halbleiterbauelements 100 von seitlichen Bereichen 132 der Spiegelschicht 13
reflektiert werden. Simulationen haben ergeben, dass die
Lichtausbeute dadurch um bis zu 5 % erhöht werden kann. Auf eine zusätzliche Spiegelschicht im Hauptkörper 2, die in Draufsicht das weitere Kontaktelement 52 vollständig bedeckt und vergleichsweise kompliziert herzustellen ist, kann verzichtet werden. Der Hauptkörper 2 kann somit lediglich eine Spiegelschicht, nämlich die weitere Spiegelschicht 24, aufweisen .
In Figur 1A ist ein Schutzelement 9, insbesondere eine ESD- Diode, in dem Trägerkörper 14 des Trägers 1 integriert. Das Schutzelement 9 ist vollständig innerhalb des Trägerkörpers 14 angeordnet. Das Schutzelement 9 ist über die
Durchkontaktierungsstruktur 4 mit dem Halbleiterkörper 20 des Hauptkörpers 2 elektrisch parallel verschaltet. Ist das Schutzelement 9 beispielsweise eine Diode, können das
Schutzelement 9 und der Halbleiterkörper 20 bezüglich ihrer Durchlassrichtung antiparallel zueinander verschaltet sein.
In Figur 1B ist der Träger 1 in Draufsicht auf die Rückseite 19 dargestellt. Der Träger weist auf der Rückseite 19 die Anschlussfläche 40 und die weitere Anschlussfläche 50 auf, die in der lateralen Richtung voneinander beabstandet sind. Auf der Rückseite 19 sind die Anschlussflächen 40 und 50 flächig ausgebildet und grenzen an den Trägerkörper 14 an, der beispielsweise Silizium aufweist. Eine derartige
Anordnung verbessert die Wärmeabfuhr über die Rückseite 19 des Trägers 1.
Der Trägerkörper 14 weist eine größere Grundfläche auf als die Spiegelschicht 13. Die Spiegelschicht 13 kann elektrisch isolierend ausgebildet sein. Die Spiegelschicht dient in diesem Fall nicht der elektrischen Kontaktierung . Die
Spiegelschicht 13 weist eine Mehrzahl von Öffnungen 131 auf. In der vertikalen Richtung erstrecken sich das
Anschlusselement 41 und das weitere Anschlusselement 51 jeweils durch eine der Öffnungen 131 der Spiegelschicht 13 hindurch .
In Figur IC ist ein weiteres Ausführungsbeispiel für den Träger 1 schematisch dargestellt. Dieses Ausführungsbeispiel entspricht im Wesentlichen dem in der Figur 1B dargestellten Ausführungsbeispiel. Im Unterschied hierzu kann die
Spiegelschicht 13 elektrisch leitfähig ausgebildet sein. Die Spiegelschicht 13 ist zweiteilig ausgebildet, wobei ein Teil der Spiegelschicht 13 in direktem elektrischen Kontakt mit den Anschlusselementen 41 steht und der weitere Teil der Spiegelschicht im direkten elektrischen Kontakt mit den weiteren Anschlusselementen 51 steht. Die zwei Teile der Spiegelschicht 13 sind durch eine Anschlussisolierung 16 voneinander elektrisch isoliert.
In Figur 1D ist ein weiteres Ausführungsbeispiel für den Träger 1 schematisch dargestellt. Dieses Ausführungsbeispiel entspricht im Wesentlichen dem in der Figur IC dargestellten Ausführungsbeispiel. Im Unterschied hierzu ist die
Spiegelschicht 13 zusammenhängend ausgebildet. Zur
elektrischen Isolierung des Anschlusselements 41 von der Spiegelschicht 13 ist die Anschlussisolierung 16 in der jeweiligen Öffnung 131 ausgebildet, durch die sich das
Anschlusselement 41 durch die Spiegelschicht 13 hindurch erstreckt.
In Figuren 2A bis 2C sind verschiedene Verfahrensstadien zur Herstellung einer Mehrzahl von Halbleiterbauelementen 100 schematisch dargestellt.
Ein Hauptkörperverbund 200 mit einem Aufwachssubstrat 25 wird bereitgestellt, wobei der Halbleiterkörper 20, die weitere Spiegelschicht 24, die Zwischenschicht 23 und die zweite Isolierungsschicht 22 auf dem Aufwachssubstrat 25 ausgebildet sind (Figur 2A) .
In Figur 2B werden eine Mehrzahl von Ausnehmungen 422, eine Mehrzahl von weiteren Ausnehmungen 522 und eine Mehrzahl von Trenngräben 27 ausgebildet. Die Ausnehmungen 422 erstrecken sich in der vertikalen Richtung durch die zweite
Isolierungsschicht 22 hindurch zu der Zwischenschicht 23. Die weiteren Ausnehmungen 522 erstrecken sich in der vertikalen Richtung durch die zweite Isolierungsschicht 22, die Zwischenschicht 23, die weitere Spiegelschicht 24, die erste Halbleiterschicht 201 und den aktiven Bereich 202 hindurch in die zweite Halbleiterschicht 203. In den weiteren
Ausnehmungen 522 wird jeweils eine Kontaktisolierung 26 ausgebildet.
In Figur 2C werden die Ausnehmungen 422 und die weiteren Ausnehmungen 522 zur Ausbildung der Kontaktelemente 42 und der weiteren Kontaktelemente 52 mit einem elektrisch
leitfähigen Material, beispielsweise mit einem Metall, etwa Kupfer, gefüllt. Eine dem Substrat 25 abgewandte Oberfläche des Hauptkörperverbunds 200 wird planarisiert , sodass zwischen den Trenngräben 27 jeweils eine freiliegende, planare Kontaktfläche 21 ausgebildet wird.
Der Hauptkörperverbund 200 kann mit einer Mehrzahl von
Trägern 1 beispielsweise mittels eines direkten Bonding- Verfahrens mechanisch verbunden werden. Vor oder nach dem Verbinden des Hauptkörperverbunds 200 mit den Trägern 1 wird der Halbleiterverbund 200 entlang der Trenngräben 27
vereinzelt, beispielsweise mittels Lasers und mechanischer Belastung (Englisch: Stealth dicing) , Bestrahlung oder mittels eines mechanischen und/oder chemischen
Trennverfahrens. Abgesehen davon kann eine Mehrzahl von vereinzelten Hauptkörpern 2 auf einen gemeinsamen
Trägerverbund aufgebracht werden. In einem nachfolgenden Verfahrensschritt kann in eine Mehrzahl von
Halbleiterbauelementen mit jeweils einem Träger 1 aus dem Trägerverbund vereinzelt werden.
In Figur 3A ist ein Ausführungsbeispiel für ein
Halbleiterbauelement 100 in schematischer Schnittansicht dargestellt. Das Halbleiterbauelement 100 weist einen Träger 1 und einen Hauptkörper 2 auf, wobei der Träger 1 und der Hauptkörper 2 an einer Verbindungsfläche 3 miteinander mechanisch verbunden sind. Der in der Figur 3A beschriebene Träger 1 entspricht dem in der Figur 1A dargestellten Träger 1. Der in der Figur 3A beschriebene Hauptkörper 2 entspricht dem in der Figur 1A dargestellten Hauptkörper 2. Die Verbindungsfläche 3 ist frei von einem Verbindungsmaterial, etwa von einem Klebestoff oder von einem Lötmaterial. Über die Anschlussfläche 40 und die weitere Anschlussfläche 50 auf der Rückseite 19 des Trägers 1 ist das Halbleiterbauelement 100 rückseitig kontaktierbar. Das Halbleiterbauelement ist oberflächenmontierbar
ausgebildet. An der Verbindungsfläche 3 weist die
Durchkontaktierungsstruktur 4 entlang der vertikalen Richtung einen Sprung auf. Mit anderen Worten weist die
Durchkontaktierungsstruktur 4 eine Seitenfläche auf, die an der Verbindungsfläche 3 einen Knick, insbesondere bei einem Übergang vom Anschlusselement 41 zum Kontaktelement 42 oder bei einem Übergang von dem weiteren Anschlusselement 51 zum weiteren Kontaktelement 52, auf.
Das weitere Kontaktelement 52 weist einen lateralen
Querschnitt 520 auf, der sich in vertikaler Richtung von der Verbindungsfläche 3 über die erste Halbleiterschicht 201 zur zweiten Halbleiterschicht 203 verjüngt. Beispielsweise beträgt die Steilheit einer Flanke des weiteren
Kontaktelements 52 von einer Senkrechten zu der
Verbindungsfläche 3 zwischen 3° und 5°. Abgesehen davon kann die Steilheit auch flacher ausgestaltet sein, insbesondere zwischen 10° und 60°, beispielsweise zwischen 30° und 45°. In Figur 3B ist das Halbleiterbauelement 100 in Draufsicht dargestellt. Die Figur 3B entspricht im Wesentlichen der Figur IB. Im Unterschied hierzu ist in der Figur 3B der
Hauptkörper 2 dargestellt. Der Hauptkörper 2 weist eine kleinere Grundfläche auf als die Spiegelschicht 13. Die
Spiegelschicht 13 weist Bereiche 132 auf, die in lateralen Richtungen über den Hauptkörper 2 hinaus ragen.
In Figuren 4A bis 4C sind weitere Ausführungsbeispiele für ein Halbleiterbauelement 100 in Schnittansichten dargestellt. Diese Ausführungsbeispiele entsprechen im Wesentlichen dem in der Figur 3A dargestellten Ausführungsbeispiel.
Im Unterschied hierzu ist das in der Figur 4A dargestellte Halbleiterbauelement 100 frei von einem Aufwachssubstrat 25. Der Hauptkörper 2 weist eine dem Träger 1 abgewandte
Strahlungsaustrittsfläche 29 auf.
Das in der Figur 4B dargestellte Halbleiterbauelement 100 weist ein strukturiertes Aufwachssubstrat 25 auf, wobei das Aufwachssubstrat eine dem Halbleiterkörper 20 zugewandte strukturierte Oberfläche 251 mit Lichtauskoppelstruktur- elementen 252 aufweist. Eine Oberfläche der zweiten
Halbleiterschicht 203 ist der strukturierten Oberfläche 251 des Aufwachssubstrats 25 nachgebildet.
Das in der Figur 4C dargestellte Halbleiterbauelement 100 ist frei von einem Aufwachssubstrat 25. Des Weiteren weist das Halbleiterbauelement 100 eine strukturierte Strahlungs- austrittsfläche 29 auf. Das in der Figur 4C dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der Figur 4B dargestellten Ausführungsbeispiel, wobei das
strukturierte Aufwachssubstrat 25 vollständig entfernt ist. In Figuren 5A und 5B sind weitere Ausführungsbeispiele für ein Halbleiterbauelement 100 dargestellt. Das in der Figur 5A dargestellte Ausführungsbeispiel
entspricht im Wesentlichen dem in der Figur 4C dargestellten Ausführungsbeispiel. Im Unterschied hierzu erstreckt sich das weitere Kontaktelement 52 in der vertikalen Richtung seitlich des Halbleiterkörpers 20, wobei in der lateralen Richtung eine Kontaktisolierung 26 zwischen dem Halbleiterkörper 20 und dem weiteren Kontaktelement 52 angeordnet ist. In der vertikalen Richtung erstreckt sich das weitere Kontaktelement 52 über die zweite Halbleiterschicht 203 hinaus und steht mit dieser im direkten elektrischen Kontakt.
Das in der Figur 5B dargestellte Ausführungsbeispiel
entspricht im Wesentlichen dem in der Figur 5A dargestellten Ausführungsbeispiel. Im Unterschied hierzu weist das
Halbleiterbauelement ein strukturiertes Aufwachssubstrat 25 auf. Der Halbleiterkörper 20 ist bereichsweise entfernt, sodass das weitere Kontaktelement 52, das in der vertikalen Richtung zwischen dem Träger 1 und dem Aufwachssubstrat 25 angeordnet ist, sich bis zu der zweiten Halbleiterschicht 203 erstreckt und an diese angrenzt.
In Figuren 6 und 7 sind weitere Ausführungsbeispiele für ein Halbleiterbauelement 100 schematisch in Schnittansichten dargestellt. Das in der Figur 6 dargestellte
Ausführungsbeispiel entspricht im Wesentlichen dem in der Figur 4B dargestellten Ausführungsbeispiel. Im Unterschied hierzu weist das Aufwachssubstrat 25 eine der strukturierten Oberfläche 251 abgewandte weitere strukturierte Oberfläche auf, die als die Strahlungsaustrittsfläche 29 des Halbleiterbauelements 100 ausgebildet ist.
In Figur 7 ist auf der strukturierten
Strahlungsaustrittsfläche 29 eine Konverterschicht 7
angeordnet. In Draufsicht auf den Träger 1 bedeckt die
Konverterschicht 7 den Hauptkörper 2 vollständig. Die über den Hauptkörper 2 herausragenden Bereiche 132 der
Spiegelschicht 13 sind von der Konverterschicht bereichsweise bedeckt. Es ist auch möglich, dass die Spiegelschicht in
Draufsicht vollständig von der Konverterschicht bedeckt ist. Die Konverterschicht 7 weist insbesondere eine Vergussmasse, beispielsweise eine Silikon- oder eine Harzmasse auf, in der Phosphorpartikel eingebettet sind.
Die Konverterschicht 7 bedeckt Seitenflächen des Hauptkörpers 2 vollständig. Insbesondere kann die Konverterschicht
lichtreflektierende Partikel, etwa Titanoxid, aufweisen. Die Konverterschicht kann flächig, beispielsweise mittels
Sprühens, Moldens oder Dispensens auf den Hauptkörper 2 und auf den Träger 1 aufgebracht werden. Die Konverterschicht 7 kann linsenförmig ausgebildet sein.
Das in der Figur 7 dargestellte Halbleiterbauelement 100 weist ein optisches Element 8 auf. Die Konverterschicht 7 ist zwischen dem Hauptkörper 2 und dem optischen Element 8 angeordnet. In Draufsicht auf den Träger bedeckt das optische Element 8 die Konverterschicht 7 und den Hauptkörper 2 vollständig. Das optische Element 8 ist insbesondere
linsenförmig ausgebildet. Das optische Element 8 kann
beispielsweise durch Molden oder durch Dispensen eines thixotropen oder hochviskosen Materials auf den Hauptkörper 2 und auf den Träger 1 aufgebracht werden. Die Konverterschicht 7 und/oder das optische Element 8 können vor oder nach der Vereinzelung in einzelne
Halbleiterbauelemente 100 ausgebildet werden. Beispielsweise wird der Hauptkörperverbund 200 mit einem Trägerverbund mittels eines direkten Bonding-Verfahrens mechanisch
verbunden. Ein gemeinsames Aufwachssubstrat wird insbesondere entlang der Trenngräben 27 in eine Mehrzahl von
Aufwachssubstraten 25 getrennt. Die Konverterschicht 7 und/oder das optische Element 8 können insbesondere so ausgebildet werden, dass der Trägerverbund in Bereichen der Trenngräben zumindest bereichsweise nicht bedeckt wird, so dass die Konverterschicht 7 und/oder das optische Element 8 nachfolgend bei der Vereinzelung des Trägerverbunds und des Hauptkörperverbunds in eine Mehrzahl von
Halbleiterbauelementen 100 mit jeweils einem Träger 1 und einem Hauptkörper 2 nicht durchgetrennt werden müssen.
Die Konverterschicht 7 und das optische Element 8 des in der Figur 7 dargestellten Ausführungsbeispiels können auch bei den in den Figuren 3A bis 6 Anwendung finden.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2014 100 773.5, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch die Beschreibung der Erfindung anhand der Ausführungsbeispiele auf diese beschränkt. Die Erfindung umfasst vielmehr jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist .

Claims

Patentansprüche
1. Verfahren zur Herstellung eines Halbleiterbauelements (100) mit folgenden Schritten:
- A) Bereitstellen eines Trägers (1) mit einer ersten
Isolierungsschicht (12), einer von der ersten
Isolierungsschicht zumindest bereichsweise bedeckten Spiegelschicht (13) und einem Anschlusselement (41), wobei der Träger eine freiliegende, planare
Montagefläche (11) aufweist und sich das
Anschlusselement durch die erste Isolierungsschicht hindurch zur Montagefläche erstreckt,
- B) Bereitstellen eines Hauptkörpers (2) mit einem
Halbleiterkörper (20), einer zweiten Isolierungsschicht (22) und einem Kontaktelement (42) zur elektrischen
Kontaktierung des Halbleiterkörpers, wobei der
Hauptkörper eine freiliegende, planare Kontaktfläche (21) aufweist und sich das Kontaktelement durch die zweite Isolierungsschicht hindurch zur Kontaktfläche erstreckt, und
- C) Verbinden des Hauptkörpers mit dem Träger, wobei die planare Kontaktfläche und die planare Montagefläche zur Bildung einer Verbindungsfläche (3) zusammen geführt werden, und das Kontaktelement und das Anschlusselement elektrisch miteinander verbunden werden.
2. Verfahren nach Anspruch 1,
wobei der Träger (1) und der Hauptkörper (2) mittels eines direkten Bonding-Verfahrens miteinander verbunden werden, bei dem die zwischen dem Träger (1) und dem
Hauptkörper (2) gebildete Verbindungsfläche (3) frei von einem Verbindungsmaterial ist. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die planare Kontaktfläche (21) zusammenhängend ausgebildet ist, in Draufsicht den Halbleiterkörper (20) vollständig bedeckt und eine Rauigkeit von höchstens 10 nm aufweist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Isolierungsschichten (12, 22) jeweils ein Oxid aufweisen, das Anschlusselement (41) und das
Kontaktelement (42) jeweils ein Metall aufweisen und die Verbindungsfläche (3) bereichsweise durch eine Oxid- Oxid-, eine Metall-Metall- und eine Oxid-Metall- Grenzfläche gebildet wird.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Spiegelschicht (13) vollständig in die erste
Isolierungsschicht (12) eingebettet wird.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Spiegelschicht (13) eben und in lateraler Richtung so ausgebildet wird, dass diese in Draufsicht auf den Träger (1) seitlich über den Hauptkörper (2) hinaus ragt.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem, der Halbleiterkörper (20) einen aktiven Bereich (202) aufweist und in den Hauptkörper (2) mindestens ein weiteres Kontaktelement (52) eingebracht wird, das sich von der Kontaktfläche (21) durch die zweite
Isolierungsschicht (22) und durch den aktiven Bereich hindurch erstreckt.
8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine Konverterschicht (7) nach Schritt C) auf den Hauptkörper (2) und auf den Träger (1) aufgebracht wird, wobei in Draufsicht die Konverterschicht den
Hauptkörper vollständig und Bereiche (132) der
Spiegelschicht (13) seitlich des Hauptkörpers zumindest teilweise bedeckt.
9. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem der Halbleiterkörper (20) schichtenweise auf ein Aufwachssubstrat (25) aufgebracht wird und das
Aufwachssubstrat in einem nachfolgenden
Verfahrensschritt gedünnt oder vollständig entfernt wird .
10. Halbleiterbauelement (100) mit einem Träger (1), einem auf dem Träger angeordneten Hauptkörper (2) und einer
Durchkontaktierungsstruktur (4), bei dem
- der Träger eine erste Isolierungsschicht (12), eine von der ersten Isolierungsschicht zumindest bereichsweise bedeckte Spiegelschicht (13) und ein sich durch die erste Isolierungsschicht hindurch erstreckendes
Anschlusselement (41) aufweist, wobei die Spiegelschicht eben ausgebildet ist und in Draufsicht seitlich über den Hauptkörper hinaus ragt,
- der Hauptkörper einen Halbleiterkörper (20), eine zweite Isolierungsschicht (22) und ein sich durch die zweite Isolierungsschicht hindurch erstreckendes Kontaktelement (42) aufweist,
- der Träger und der Hauptkörper an den
Isolierungsschichten (12, 22) miteinander verbunden sind, wobei zwischen den Isolierungsschichten eine Verbindungsfläche (3) ausgebildet ist, die frei von einem Verbindungsmaterial ist, und
- sich die Durchkontaktierungsstruktur in vertikaler
Richtung durch den Träger hindurch erstreckt und das Anschlusselement sowie das Kontaktelement aufweist, wobei das Anschlusselement und das Kontaktelement an der Verbindungsfläche aneinander angrenzen.
11. Halbleiterbauelement nach dem vorhergehenden Anspruch, bei dem die Spiegelschicht (13) vollständig in der ersten Isolierungsschicht (12) eingebettet ist.
12. Halbleiterbauelement nach einem der Ansprüche 10 bis 11, bei dem die Spiegelschicht (13) eine Öffnung (131) aufweist, durch die sich die Durchkontaktierungsstruktur
(4) hindurch erstreckt.
13. Halbleiterbauelement nach einem der Ansprüche 10 bis 12, bei dem der Hauptkörper (2) einen aktiven Bereich (202), eine Kontaktisolierung (26) und ein weiteres
Kontaktelement (52) aufweist, wobei
- sich das weitere Kontaktelement durch die zweite
Isolierungsschicht (22) und durch den aktiven Bereich hindurch erstreckt, und
- zur Isolierung des weiteren Kontaktelements von dem
aktiven Bereich die Kontaktisolierung das weitere
Kontaktelement lateral allseitig umgibt.
14. Halbleiterbauelement nach einem der Ansprüche 10 bis 13, bei dem das Halbleiterbauelement rückseitig über eine dem Hauptkörper (2) abgewandte Rückseite (19) des
Trägers (1) elektrisch kontaktierbar ist. Halbleiterbauelement nach einem der Ansprüche 10 bis mit einer Konverterschicht (7),
wobei in Draufsicht auf das Halbleiterbauelement die Konverterschicht den Hauptkörper (2) vollständig und Bereiche (132) der Spiegelschicht (13) seitlich des Hauptkörpers zumindest teilweise bedeckt.
16. Halbleiterbauelement nach einem der Ansprüche 10 bis 12 oder 14 bis 15, bei dem
- der Halbleiterkörper (20) eine erste Halbleiterschicht
(201), eine zweite Halbleiterschicht (203) und einen zwischen den Halbleiterschichten (201, 203) angeordneten aktiven Bereich (202) aufweist, und
- der Hauptkörper (2) mindestens ein weiteres
Kontaktelement (52) aufweist, das sich von der
Verbindungsfläche (3) durch die zweite
Isolierungsschicht (22), die erste Halbleiterschicht und den aktiven Bereich hindurch in die zweite
Halbleiterschicht erstreckt.
17. Halbleiterbauelement nach Anspruch 13 oder 16, bei dem das weitere Kontaktelement (52) einen lateralen
Querschnitt (520) aufweist, der sich in vertikaler
Richtung von der ersten Halbleiterschicht (201) zur zweiten Halbleiterschicht (203) verjüngt.
Halbleiterbauelement nach einem der Ansprüche 10 bis 17, mit einem Schutzelement (9), bei dem
das Schutzelement im Träger (1) integriert ist und über die Durchkontaktierungsstruktur (4) mit dem
Halbleiterkörper (20) elektrisch parallel verschaltet ist . Halbleiterbauelement nach einem der Ansprüche 10 bis 18 bei dem der Hauptkörper (2) ein Aufwachssubstrat (25) umfasst, auf das der Halbleiterkörper (20)
schichtenweise abgeschieden ist, wobei das
Aufwachssubstrat eine dem Halbleiterkörper zugewandte strukturierte Oberfläche (251) aufweist.
PCT/EP2015/050781 2014-01-23 2015-01-16 Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements WO2015110359A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201580005757.2A CN105934834B (zh) 2014-01-23 2015-01-16 半导体器件和用于制造半导体器件的方法
US15/112,765 US20160336307A1 (en) 2014-01-23 2015-01-16 Semiconductor component and method of producing a semiconductor component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014100773.5A DE102014100773A1 (de) 2014-01-23 2014-01-23 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014100773.5 2014-01-23

Publications (1)

Publication Number Publication Date
WO2015110359A1 true WO2015110359A1 (de) 2015-07-30

Family

ID=52396668

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2015/050781 WO2015110359A1 (de) 2014-01-23 2015-01-16 Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements

Country Status (4)

Country Link
US (1) US20160336307A1 (de)
CN (1) CN105934834B (de)
DE (1) DE102014100773A1 (de)
WO (1) WO2015110359A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475955B2 (en) 2015-12-03 2019-11-12 Osram Opto Semiconductors Gmbh Method for producing a plurality of components, and component

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014116935A1 (de) * 2014-11-19 2016-05-19 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
CN107293629A (zh) * 2017-07-31 2017-10-24 广东工业大学 一种紫外led外延芯片倒装结构及其制作方法
CN107507896B (zh) * 2017-09-25 2024-11-05 广东工业大学 一种紫外led光源倒装结构
DE102019101544A1 (de) 2018-01-24 2019-07-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren
DE102018103431A1 (de) * 2018-02-15 2019-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Verbindung zwischen Bauteilen und Bauelement aus Bauteilen
FR3082663B1 (fr) * 2018-06-14 2022-01-07 Aledia Dispositif optoelectronique
DE102018118355A1 (de) * 2018-07-30 2020-01-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und optoelektronisches Halbleiterbauteil
DE102018131954A1 (de) * 2018-12-12 2020-06-18 Osram Opto Semiconductors Gmbh Träger, anordnung mit einem träger und verfahren zum herstellen eines trägers
DE102019111816A1 (de) * 2019-05-07 2020-11-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines bauelements und bauelement
DE102019112762A1 (de) * 2019-05-15 2020-11-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit vergrabenen dotierten bereichen und verfahren zur herstellung eines bauelements
FR3123151B1 (fr) * 2021-05-18 2024-05-10 Commissariat Energie Atomique Procédé de fabrication d'un dispositif optoélectronique

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110220939A1 (en) * 2010-03-12 2011-09-15 Asahi Glass Company, Limited Light-emitting device
US20130056773A1 (en) * 2011-09-02 2013-03-07 Wen Kun Yang Led package and method of the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005045911A1 (ja) * 2003-11-11 2007-11-29 旭硝子株式会社 パターン形成方法、およびこれにより製造される電子回路、並びにこれを用いた電子機器
DE102007053849A1 (de) 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Anordnung umfassend ein optoelektronisches Bauelement
DE102008011848A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102008051050A1 (de) * 2008-10-09 2010-04-15 Osram Opto Semiconductors Gmbh Modul mit optoelektronischen Halbleiterelementen
KR20100045857A (ko) * 2008-10-24 2010-05-04 삼성전자주식회사 반도체 칩, 스택 모듈, 메모리 카드 및 반도체 칩의 제조 방법
EP2200077B1 (de) * 2008-12-22 2012-12-05 Soitec Verfahren zur Bindung zweier Substrate
JP2010232163A (ja) * 2009-03-03 2010-10-14 Fujifilm Corp 発光表示装置の製造方法、発光表示装置、及び発光ディスプレイ
DE102009032486A1 (de) * 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102009056386B4 (de) * 2009-11-30 2024-06-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterbauelements
DE102010025320B4 (de) * 2010-06-28 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US9395057B2 (en) * 2011-02-07 2016-07-19 Cree, Inc. Lighting device with flexibly coupled heatsinks
DE102011015821B4 (de) * 2011-04-01 2023-04-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110220939A1 (en) * 2010-03-12 2011-09-15 Asahi Glass Company, Limited Light-emitting device
US20130056773A1 (en) * 2011-09-02 2013-03-07 Wen Kun Yang Led package and method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475955B2 (en) 2015-12-03 2019-11-12 Osram Opto Semiconductors Gmbh Method for producing a plurality of components, and component

Also Published As

Publication number Publication date
US20160336307A1 (en) 2016-11-17
CN105934834A (zh) 2016-09-07
DE102014100773A1 (de) 2015-07-23
CN105934834B (zh) 2019-11-08

Similar Documents

Publication Publication Date Title
WO2015110359A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE112015005762B4 (de) Lichtemittierende Vorrichtung und Verfahren zu deren Herstellung
DE102010027253B4 (de) Optoelektronisches Halbleiterbauteil
DE102013112549B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
EP2345074B1 (de) Trägerkörper für ein halbleiterbauelement, halbleiterbauelement und verfahren zur herstellung eines trägerkörpers
WO2008131736A1 (de) Optoelektronisches bauelement und verfahren zur herstellung einer mehrzahl optoelektronischer bauelemente
EP1914814A1 (de) Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
DE102012213343A1 (de) Optoelektronisches halbleiterbauteil mit saphir-flip-chip
DE112015000703B4 (de) Optoelektronisches Halbleiterbauelement
EP2425464A1 (de) Leuchtdiode und verfahren zur herstellung einer leuchtdiode
DE102014108368A1 (de) Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102012113003A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
WO2009132618A1 (de) Oberflächenmontierbares leuchtdioden-modul und verfahren zur herstellung eines oberflächenmontierbaren leuchtdioden-moduls
WO2014095895A1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
DE102013212247B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2017178332A1 (de) Bauelement mit reflektor und verfahren zur herstellung von bauelementen
WO2013124420A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und derart hergestelltes optoelektronisches bauelement
WO2009152790A1 (de) Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements
DE102012109995A1 (de) Halbleiterbauelement mit Kontakt, Halbleitervorrichtung und Verfahren zur Herstellung einer externen elektrischen Kontaktierung eines Halbleiterbauelements
DE102014100772A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102018131775A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
DE102016103819A1 (de) Anschlussträger, optoelektronisches Bauteil und Verfahren zur Herstellung eines Anschlussträgers oder eines optoelektronischen Bauteils
WO2018010883A1 (de) Bauelement mit verbesserter effizienz und verfahren zur herstellung eines bauelements
EP2223333A2 (de) Verfahren zur herstellung von halbleiterchips und halbleiterchip
DE102008006757A1 (de) Oberflächenmontierbares Bauelement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15701137

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15112765

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15701137

Country of ref document: EP

Kind code of ref document: A1